Fitter report for cpu
Wed Jun 03 21:49:08 2020
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 03 21:49:08 2020         ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; cpu                                           ;
; Top-level Entity Name              ; ecosistem_cpu                                 ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,516 / 18,752 ( 13 % )                       ;
;     Total combinational functions  ; 2,394 / 18,752 ( 13 % )                       ;
;     Dedicated logic registers      ; 1,207 / 18,752 ( 6 % )                        ;
; Total registers                    ; 1207                                          ;
; Total pins                         ; 84 / 315 ( 27 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 1,152 / 239,616 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   6.5%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3711 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3711 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3708    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DarkWayC0de_pc/Desktop/Diseno-de-procesadores-Proyecto1/output_files/cpu.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,516 / 18,752 ( 13 % )   ;
;     -- Combinational with no register       ; 1309                      ;
;     -- Register only                        ; 122                       ;
;     -- Combinational with a register        ; 1085                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1152                      ;
;     -- 3 input functions                    ; 161                       ;
;     -- <=2 input functions                  ; 1081                      ;
;     -- Register only                        ; 122                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2359                      ;
;     -- arithmetic mode                      ; 35                        ;
;                                             ;                           ;
; Total registers*                            ; 1,207 / 19,649 ( 6 % )    ;
;     -- Dedicated logic registers            ; 1,207 / 18,752 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 200 / 1,172 ( 17 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 84 / 315 ( 27 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 2 / 52 ( 4 % )            ;
; Total block memory bits                     ; 1,152 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 239,616 ( 4 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%              ;
; Peak interconnect usage (total/H/V)         ; 16% / 14% / 18%           ;
; Maximum fan-out                             ; 1024                      ;
; Highest non-global fan-out                  ; 266                       ;
; Total fan-out                               ; 10078                     ;
; Average fan-out                             ; 2.68                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2516 / 18752 ( 13 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1309                  ; 0                              ;
;     -- Register only                        ; 122                   ; 0                              ;
;     -- Combinational with a register        ; 1085                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1152                  ; 0                              ;
;     -- 3 input functions                    ; 161                   ; 0                              ;
;     -- <=2 input functions                  ; 1081                  ; 0                              ;
;     -- Register only                        ; 122                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2359                  ; 0                              ;
;     -- arithmetic mode                      ; 35                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1207                  ; 0                              ;
;     -- Dedicated logic registers            ; 1207 / 18752 ( 6 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 200 / 1172 ( 17 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 84                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 1152                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 52 ( 3 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10078                 ; 0                              ;
;     -- Registered Connections               ; 1616                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 44                    ; 0                              ;
;     -- Output Ports                         ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk                    ; M22   ; 6        ; 50           ; 14           ; 2           ; 75                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[0] ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[1] ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[2] ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[3] ; P9    ; 8        ; 7            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[4] ; F9    ; 3        ; 11           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[5] ; W5    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[6] ; A10   ; 3        ; 20           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo1[7] ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo2[0] ; R22   ; 6        ; 50           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; entradaDispositivo2[1] ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; entradaDispositivo2[2] ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; entradaDispositivo2[3] ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo2[4] ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo2[5] ; P6    ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo2[6] ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo2[7] ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[0] ; F11   ; 3        ; 18           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[1] ; G7    ; 3        ; 5            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[2] ; W7    ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[3] ; Y17   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[4] ; AB13  ; 7        ; 29           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[5] ; W16   ; 7        ; 46           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[6] ; V11   ; 8        ; 20           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo3[7] ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[0] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[1] ; H12   ; 4        ; 31           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[2] ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[3] ; R14   ; 7        ; 42           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[4] ; H11   ; 3        ; 20           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[5] ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[6] ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo4[7] ; U14   ; 7        ; 39           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[0] ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[1] ; P3    ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[2] ; Y18   ; 6        ; 50           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[3] ; W11   ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[4] ; A7    ; 3        ; 11           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[5] ; B11   ; 3        ; 22           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[6] ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entradaDispositivo5[7] ; W15   ; 7        ; 39           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; interrupciones[0]      ; W14   ; 7        ; 35           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; interrupciones[1]      ; AA15  ; 7        ; 35           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset                  ; T21   ; 6        ; 50           ; 9            ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; salidaDispositivo1[0] ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[1] ; AB17  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[2] ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[3] ; AA17  ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[4] ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[5] ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[6] ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo1[7] ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[0] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[1] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[2] ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[3] ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[4] ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[5] ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[6] ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo2[7] ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[0] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[1] ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[2] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[3] ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[4] ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[5] ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[6] ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo3[7] ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[0] ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[1] ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[2] ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[3] ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[4] ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[5] ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[6] ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo4[7] ; E14   ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[0] ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[1] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[2] ; J20   ; 5        ; 50           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[3] ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[4] ; AB16  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[5] ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[6] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; salidaDispositivo5[7] ; J22   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 41 ( 20 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 9 / 43 ( 21 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 40 ( 25 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 39 ( 15 % )  ; 3.3V          ; --           ;
; 6        ; 22 / 36 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 40 ( 60 % ) ; 3.3V          ; --           ;
; 8        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; entradaDispositivo1[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 306        ; 3        ; entradaDispositivo5[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; entradaDispositivo1[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; salidaDispositivo1[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; salidaDispositivo1[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; salidaDispositivo2[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; entradaDispositivo5[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; salidaDispositivo2[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; salidaDispositivo2[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; interrupciones[1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; salidaDispositivo4[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; salidaDispositivo1[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; entradaDispositivo4[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; entradaDispositivo3[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; salidaDispositivo4[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; salidaDispositivo5[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; salidaDispositivo5[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; salidaDispositivo1[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; entradaDispositivo2[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; entradaDispositivo5[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; entradaDispositivo2[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; salidaDispositivo1[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; salidaDispositivo1[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; entradaDispositivo4[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; entradaDispositivo5[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; entradaDispositivo1[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; salidaDispositivo4[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; entradaDispositivo2[7]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; entradaDispositivo1[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; entradaDispositivo3[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; entradaDispositivo3[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; entradaDispositivo4[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; entradaDispositivo4[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; entradaDispositivo2[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; salidaDispositivo4[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; salidaDispositivo5[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 211        ; 5        ; salidaDispositivo2[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 212        ; 5        ; salidaDispositivo5[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; entradaDispositivo1[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; entradaDispositivo1[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; salidaDispositivo5[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; salidaDispositivo4[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 45         ; 1        ; entradaDispositivo3[7]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; salidaDispositivo2[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; salidaDispositivo2[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; salidaDispositivo5[5]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; entradaDispositivo5[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; entradaDispositivo2[5]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; entradaDispositivo1[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; salidaDispositivo4[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; entradaDispositivo4[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; salidaDispositivo4[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; salidaDispositivo1[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; entradaDispositivo4[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; salidaDispositivo5[6]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 190        ; 6        ; entradaDispositivo2[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; entradaDispositivo2[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; salidaDispositivo5[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; salidaDispositivo2[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; entradaDispositivo2[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; salidaDispositivo2[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; entradaDispositivo4[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; salidaDispositivo3[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; salidaDispositivo3[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; entradaDispositivo3[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; salidaDispositivo1[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; salidaDispositivo3[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; salidaDispositivo3[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; entradaDispositivo4[6]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; entradaDispositivo1[5]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; entradaDispositivo3[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; entradaDispositivo5[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; interrupciones[0]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; entradaDispositivo5[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; entradaDispositivo3[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; salidaDispositivo3[5]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; salidaDispositivo3[4]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; salidaDispositivo4[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; entradaDispositivo3[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; entradaDispositivo5[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; salidaDispositivo3[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; salidaDispositivo3[6]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |ecosistem_cpu                                     ; 2516 (0)    ; 1207 (0)                  ; 0 (0)         ; 1152        ; 2    ; 0            ; 0       ; 0         ; 84   ; 0            ; 1309 (0)     ; 122 (0)           ; 1085 (0)         ; |ecosistem_cpu                                                                                                    ;              ;
;    |cpu:micpu|                                     ; 2488 (0)    ; 1207 (0)                  ; 0 (0)         ; 1152        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1281 (0)     ; 122 (0)           ; 1085 (0)         ; |ecosistem_cpu|cpu:micpu                                                                                          ;              ;
;       |cd:CaminoDeDatos|                           ; 2452 (64)   ; 1207 (0)                  ; 0 (0)         ; 1152        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1245 (64)    ; 122 (0)           ; 1085 (0)         ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos                                                                         ;              ;
;          |alu:unidaAritmeticoLogica|               ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 1 (1)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica                                               ;              ;
;          |entradaSalida:dispositivosEntradaSalida| ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 4 (4)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida                                 ;              ;
;          |ffd:ffz|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|ffd:ffz                                                                 ;              ;
;          |memoriaDatos:memoriaDeDatos|             ; 1763 (1763) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 739 (739)    ; 47 (47)           ; 977 (977)        ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos                                             ;              ;
;          |memprog:memoriaPrograma|                 ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma                                                 ;              ;
;          |mux2:muxDirecionMemoriaDatos|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos                                            ;              ;
;          |mux2:muxPilaDatos|                       ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 3 (3)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos                                                       ;              ;
;          |mux2:muxPilaSubrutinas|                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaSubrutinas                                                  ;              ;
;          |mux2:muxSaltoRelativo|                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|mux2:muxSaltoRelativo                                                   ;              ;
;          |pila:pilaDatos|                          ; 34 (34)     ; 21 (21)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 20 (20)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos                                                          ;              ;
;             |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0                                     ;              ;
;                |altsyncram_m5c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated      ;              ;
;          |pila:pilaSubRutinas|                     ; 36 (36)     ; 23 (23)                   ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 22 (22)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas                                                     ;              ;
;             |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0                                ;              ;
;                |altsyncram_88c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated ;              ;
;          |regfile:bancoDeRegistros|                ; 286 (286)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (158)    ; 73 (73)           ; 55 (55)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros                                                ;              ;
;          |registro:pc|                             ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|registro:pc                                                             ;              ;
;          |sum:sumadorPC|                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ecosistem_cpu|cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC                                                           ;              ;
;       |uc:UnidadDeControl|                         ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|cpu:micpu|uc:UnidadDeControl                                                                       ;              ;
;    |timer:mitimer|                                 ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |ecosistem_cpu|timer:mitimer                                                                                      ;              ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------------+----------+---------------+---------------+-----------------------+-----+
; entradaDispositivo1[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo1[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo1[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo1[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo1[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo1[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo1[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo1[7] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; salidaDispositivo1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo1[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; entradaDispositivo2[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo2[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo2[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo2[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo2[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo2[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo2[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo2[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; salidaDispositivo2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo2[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; entradaDispositivo3[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo3[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; salidaDispositivo3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo3[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; entradaDispositivo4[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo4[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo4[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo4[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo4[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo4[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo4[6] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo4[7] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; salidaDispositivo4[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo4[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; entradaDispositivo5[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo5[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo5[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entradaDispositivo5[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo5[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo5[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo5[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entradaDispositivo5[7] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; salidaDispositivo5[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; salidaDispositivo5[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; interrupciones[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; interrupciones[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; reset                  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk                    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+------------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; entradaDispositivo1[0]                                                                   ;                   ;         ;
; entradaDispositivo1[1]                                                                   ;                   ;         ;
; entradaDispositivo1[2]                                                                   ;                   ;         ;
; entradaDispositivo1[3]                                                                   ;                   ;         ;
; entradaDispositivo1[4]                                                                   ;                   ;         ;
; entradaDispositivo1[5]                                                                   ;                   ;         ;
; entradaDispositivo1[6]                                                                   ;                   ;         ;
; entradaDispositivo1[7]                                                                   ;                   ;         ;
; entradaDispositivo2[0]                                                                   ;                   ;         ;
; entradaDispositivo2[1]                                                                   ;                   ;         ;
; entradaDispositivo2[2]                                                                   ;                   ;         ;
; entradaDispositivo2[3]                                                                   ;                   ;         ;
; entradaDispositivo2[4]                                                                   ;                   ;         ;
; entradaDispositivo2[5]                                                                   ;                   ;         ;
; entradaDispositivo2[6]                                                                   ;                   ;         ;
; entradaDispositivo2[7]                                                                   ;                   ;         ;
; entradaDispositivo3[0]                                                                   ;                   ;         ;
; entradaDispositivo3[1]                                                                   ;                   ;         ;
; entradaDispositivo3[2]                                                                   ;                   ;         ;
; entradaDispositivo3[3]                                                                   ;                   ;         ;
; entradaDispositivo3[4]                                                                   ;                   ;         ;
; entradaDispositivo3[5]                                                                   ;                   ;         ;
; entradaDispositivo3[6]                                                                   ;                   ;         ;
; entradaDispositivo3[7]                                                                   ;                   ;         ;
; entradaDispositivo4[0]                                                                   ;                   ;         ;
; entradaDispositivo4[1]                                                                   ;                   ;         ;
; entradaDispositivo4[2]                                                                   ;                   ;         ;
; entradaDispositivo4[3]                                                                   ;                   ;         ;
; entradaDispositivo4[4]                                                                   ;                   ;         ;
; entradaDispositivo4[5]                                                                   ;                   ;         ;
; entradaDispositivo4[6]                                                                   ;                   ;         ;
; entradaDispositivo4[7]                                                                   ;                   ;         ;
; entradaDispositivo5[0]                                                                   ;                   ;         ;
; entradaDispositivo5[1]                                                                   ;                   ;         ;
; entradaDispositivo5[2]                                                                   ;                   ;         ;
; entradaDispositivo5[3]                                                                   ;                   ;         ;
; entradaDispositivo5[4]                                                                   ;                   ;         ;
; entradaDispositivo5[5]                                                                   ;                   ;         ;
; entradaDispositivo5[6]                                                                   ;                   ;         ;
; entradaDispositivo5[7]                                                                   ;                   ;         ;
; interrupciones[1]                                                                        ;                   ;         ;
;      - cpu:micpu|cd:CaminoDeDatos|Equal0~0                                               ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[0]~36                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[2]~45                                      ; 1                 ; 6       ;
; interrupciones[0]                                                                        ;                   ;         ;
;      - cpu:micpu|cd:CaminoDeDatos|Equal0~0                                               ; 0                 ; 0       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[1]~35                                      ; 1                 ; 0       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[0]~36                                      ; 0                 ; 0       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[2]~45                                      ; 1                 ; 0       ;
; reset                                                                                    ;                   ;         ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9]                                       ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[8]~14                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[9]~17                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[11]~24                                     ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[10]~29                                     ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[5]~34                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[1]~37                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[4]~38                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[0]~41                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[6]~44                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[2]~47                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[7]~49                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[3]~52                                      ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|mux2:muxSaltoRelativo|y[4]~2                           ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|mux2:muxSaltoRelativo|y[3]~3                           ; 1                 ; 6       ;
;      - timer:mitimer|salida~1                                                            ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[13]~54                                     ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[15]~57                                     ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[12]                                        ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|instruccion[14]~64                                     ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]~0 ; 1                 ; 6       ;
;      - cpu:micpu|uc:UnidadDeControl|WideOr11~0                                           ; 1                 ; 6       ;
;      - cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                              ; 1                 ; 6       ;
;      - timer:mitimer|counter[2]~12                                                       ; 1                 ; 6       ;
;      - cpu:micpu|uc:UnidadDeControl|WideOr1~3                                            ; 1                 ; 6       ;
;      - cpu:micpu|uc:UnidadDeControl|Selector2~4                                          ; 1                 ; 6       ;
; clk                                                                                      ;                   ;         ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                               ; PIN_M22            ; 75      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                               ; PIN_M22            ; 111     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]~0 ; LCCOMB_X32_Y13_N10 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1700                   ; LCCOMB_X29_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1702                   ; LCCOMB_X31_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1704                   ; LCCOMB_X30_Y18_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1706                   ; LCCOMB_X26_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1708                   ; LCCOMB_X26_Y18_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1710                   ; LCCOMB_X24_Y18_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1712                   ; LCCOMB_X21_Y18_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1714                   ; LCCOMB_X25_Y18_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1716                   ; LCCOMB_X30_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1718                   ; LCCOMB_X27_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1720                   ; LCCOMB_X29_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1722                   ; LCCOMB_X25_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1724                   ; LCCOMB_X24_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1726                   ; LCCOMB_X25_Y17_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1728                   ; LCCOMB_X25_Y17_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1730                   ; LCCOMB_X27_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1732                   ; LCCOMB_X25_Y10_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1733                   ; LCCOMB_X24_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1734                   ; LCCOMB_X23_Y10_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1735                   ; LCCOMB_X25_Y10_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1736                   ; LCCOMB_X21_Y11_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1737                   ; LCCOMB_X20_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1738                   ; LCCOMB_X20_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1739                   ; LCCOMB_X21_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1740                   ; LCCOMB_X22_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1741                   ; LCCOMB_X23_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1742                   ; LCCOMB_X23_Y13_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1743                   ; LCCOMB_X22_Y10_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1744                   ; LCCOMB_X24_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1745                   ; LCCOMB_X23_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1746                   ; LCCOMB_X23_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1747                   ; LCCOMB_X24_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1749                   ; LCCOMB_X27_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1750                   ; LCCOMB_X26_Y13_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1751                   ; LCCOMB_X26_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1752                   ; LCCOMB_X27_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1753                   ; LCCOMB_X26_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1754                   ; LCCOMB_X27_Y9_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1755                   ; LCCOMB_X27_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1756                   ; LCCOMB_X26_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1757                   ; LCCOMB_X26_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1758                   ; LCCOMB_X26_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1759                   ; LCCOMB_X27_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1760                   ; LCCOMB_X26_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1761                   ; LCCOMB_X26_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1762                   ; LCCOMB_X29_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1763                   ; LCCOMB_X25_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1764                   ; LCCOMB_X26_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1766                   ; LCCOMB_X23_Y14_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1767                   ; LCCOMB_X23_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1768                   ; LCCOMB_X24_Y12_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1769                   ; LCCOMB_X23_Y14_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1770                   ; LCCOMB_X21_Y14_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1771                   ; LCCOMB_X21_Y12_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1772                   ; LCCOMB_X22_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1773                   ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1774                   ; LCCOMB_X20_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1775                   ; LCCOMB_X21_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1776                   ; LCCOMB_X20_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1777                   ; LCCOMB_X20_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1778                   ; LCCOMB_X22_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1779                   ; LCCOMB_X22_Y15_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1780                   ; LCCOMB_X22_Y14_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1781                   ; LCCOMB_X22_Y15_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1783                   ; LCCOMB_X29_Y14_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1784                   ; LCCOMB_X32_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1785                   ; LCCOMB_X31_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1786                   ; LCCOMB_X29_Y10_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1787                   ; LCCOMB_X31_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1788                   ; LCCOMB_X30_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1789                   ; LCCOMB_X30_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1790                   ; LCCOMB_X31_Y11_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1791                   ; LCCOMB_X32_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1792                   ; LCCOMB_X30_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1793                   ; LCCOMB_X30_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1794                   ; LCCOMB_X30_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1795                   ; LCCOMB_X33_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1796                   ; LCCOMB_X33_Y10_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1797                   ; LCCOMB_X32_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1798                   ; LCCOMB_X31_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1800                   ; LCCOMB_X33_Y18_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1801                   ; LCCOMB_X35_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1802                   ; LCCOMB_X35_Y18_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1803                   ; LCCOMB_X31_Y19_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1804                   ; LCCOMB_X33_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1805                   ; LCCOMB_X33_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1806                   ; LCCOMB_X33_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1807                   ; LCCOMB_X33_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1808                   ; LCCOMB_X32_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1809                   ; LCCOMB_X33_Y19_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1810                   ; LCCOMB_X32_Y16_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1811                   ; LCCOMB_X31_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1812                   ; LCCOMB_X32_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1813                   ; LCCOMB_X33_Y18_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1814                   ; LCCOMB_X34_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1815                   ; LCCOMB_X30_Y18_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1816                   ; LCCOMB_X30_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1817                   ; LCCOMB_X32_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1818                   ; LCCOMB_X29_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1819                   ; LCCOMB_X30_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1820                   ; LCCOMB_X31_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1821                   ; LCCOMB_X30_Y17_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1822                   ; LCCOMB_X30_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1823                   ; LCCOMB_X27_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1824                   ; LCCOMB_X30_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1825                   ; LCCOMB_X29_Y18_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1826                   ; LCCOMB_X29_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1827                   ; LCCOMB_X30_Y13_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1828                   ; LCCOMB_X30_Y16_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1829                   ; LCCOMB_X33_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1830                   ; LCCOMB_X29_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1831                   ; LCCOMB_X30_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1833                   ; LCCOMB_X23_Y17_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1834                   ; LCCOMB_X23_Y18_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1835                   ; LCCOMB_X29_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1836                   ; LCCOMB_X24_Y19_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1837                   ; LCCOMB_X22_Y17_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1838                   ; LCCOMB_X21_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1839                   ; LCCOMB_X22_Y19_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1840                   ; LCCOMB_X24_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1841                   ; LCCOMB_X23_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1842                   ; LCCOMB_X24_Y16_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1843                   ; LCCOMB_X23_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1844                   ; LCCOMB_X22_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1845                   ; LCCOMB_X26_Y18_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1846                   ; LCCOMB_X27_Y18_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1847                   ; LCCOMB_X26_Y18_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1848                   ; LCCOMB_X27_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem~4                                   ; LCCOMB_X40_Y12_N24 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem~0                              ; LCCOMB_X40_Y9_N28  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~219                      ; LCCOMB_X36_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~221                      ; LCCOMB_X36_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~223                      ; LCCOMB_X36_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~225                      ; LCCOMB_X36_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~227                      ; LCCOMB_X36_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~229                      ; LCCOMB_X36_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~231                      ; LCCOMB_X35_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~233                      ; LCCOMB_X35_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~235                      ; LCCOMB_X35_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~237                      ; LCCOMB_X36_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~239                      ; LCCOMB_X35_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~241                      ; LCCOMB_X36_Y16_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~243                      ; LCCOMB_X36_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~245                      ; LCCOMB_X36_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~247                      ; LCCOMB_X36_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~249                      ; LCCOMB_X36_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|uc:UnidadDeControl|WideOr1~3                                            ; LCCOMB_X33_Y13_N8  ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; cpu:micpu|uc:UnidadDeControl|WideOr1~3                                            ; LCCOMB_X33_Y13_N8  ; 14      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                  ; LCCOMB_X32_Y13_N22 ; 1024    ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; reset                                                                             ; PIN_T21            ; 35      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                                                                               ; PIN_M22            ; 111     ; Global Clock         ; GCLK7            ; --                        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]~0 ; LCCOMB_X32_Y13_N10 ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; cpu:micpu|uc:UnidadDeControl|WideOr1~3                                            ; LCCOMB_X33_Y13_N8  ; 14      ; Global Clock         ; GCLK5            ; --                        ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                  ; LCCOMB_X32_Y13_N22 ; 1024    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[1]~0                             ; 266     ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[2]~2                             ; 261     ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[0]~1                             ; 261     ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[3]~4                             ; 259     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[5]~5                               ; 132     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[0]~0                               ; 132     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[7]~7                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[6]~6                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[4]~4                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[3]~3                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[2]~2                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[1]~1                               ; 131     ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[5]~6                             ; 78      ;
; clk                                                                                        ; 74      ;
; cpu:micpu|cd:CaminoDeDatos|activarMemoria                                                  ; 68      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[10]~29                                              ; 40      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[7]~49                                               ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[6]~44                                               ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[4]~38                                               ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[5]~34                                               ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[11]~24                                              ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]                                                ; 37      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[9]~17                                               ; 36      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[8]~14                                               ; 36      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                                                ; 36      ;
; reset                                                                                      ; 35      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                                                ; 35      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5]                                                ; 34      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1782                            ; 33      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3]                                                ; 31      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[4]~5                             ; 29      ;
; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                     ; 28      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|Equal0~0                               ; 27      ;
; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                     ; 24      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                          ; 24      ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo1[0]~1 ; 22      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                                                ; 21      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[1]~37                                               ; 20      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[2]~47                                               ; 19      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[0]~41                                               ; 19      ;
; cpu:micpu|cd:CaminoDeDatos|Equal0~0                                                        ; 19      ;
; timer:mitimer|counter[2]~12                                                                ; 18      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[3]~52                                               ; 18      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                           ; 17      ;
; cpu:micpu|uc:UnidadDeControl|we3                                                           ; 17      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1832                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1799                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1765                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1748                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1731                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1699                            ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[7]~56                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[6]~51                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[5]~46                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[4]~41                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[3]~35                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[2]~30                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[1]~24                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[0]~19                                       ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|Equal1~0                               ; 16      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]~4                                              ; 15      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[6]~7                             ; 15      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[13]~54                                              ; 14      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[3]~15                                       ; 14      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~157                               ; 14      ;
; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                     ; 13      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                            ; 13      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[12]                                                 ; 13      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~147                               ; 13      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxAluMem_E_S                                         ; 12      ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|Selector1~10            ; 12      ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|Selector1~4             ; 12      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[14]~64                                              ; 12      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                                ; 12      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                             ; 11      ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxPilaDatos|y[3]~16                                       ; 11      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~167                               ; 11      ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~137                               ; 11      ;
; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                          ; 10      ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[15]~57                                              ; 10      ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9]                                                ; 10      ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]                            ; 9       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]                                 ; 9       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~207                               ; 9       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~197                               ; 9       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~177                               ; 9       ;
; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|Selector1~6             ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1848                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1847                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1846                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1845                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1844                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1843                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1842                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1841                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1840                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1839                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1838                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1837                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1836                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1835                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1834                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1833                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1831                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1830                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1829                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1828                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1827                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1826                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1825                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1824                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1823                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1822                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1821                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1820                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1819                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1818                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1817                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1816                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1815                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1814                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1813                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1812                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1811                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1810                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1809                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1808                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1807                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1806                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1805                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1804                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1803                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1802                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1801                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1800                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1798                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1797                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1796                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1795                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1794                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1793                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1792                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1791                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1790                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1789                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1788                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1787                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1786                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1785                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1784                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1783                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1781                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1780                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1779                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1778                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1777                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1776                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1775                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1774                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1773                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1772                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1771                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1770                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1769                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1768                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1767                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1766                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1764                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1763                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1762                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1761                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1760                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1759                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1758                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1757                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1756                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1755                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1754                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1753                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1752                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1751                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1750                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1749                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1747                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1746                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1745                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1744                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1743                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1742                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1741                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1740                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1739                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1738                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1737                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1736                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1735                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1734                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1733                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1732                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1730                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1729                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1728                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1727                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1726                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1725                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1724                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1723                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1722                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1721                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1720                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1719                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1718                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1717                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1716                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1715                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1714                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1713                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1712                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1711                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1710                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1709                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1708                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1707                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1706                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1705                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1704                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1703                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1702                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1701                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1700                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1698                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~249                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~247                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~245                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~243                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~241                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~239                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~237                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~235                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~233                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~231                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~229                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~227                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~225                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~223                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~221                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~219                               ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem~3                                            ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[0]~0 ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2~10   ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2~9    ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2~0    ; 8       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~187                               ; 8       ;
; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                  ; 7       ;
; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                 ; 7       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]                            ; 7       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]                                 ; 7       ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                                                ; 7       ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                                                ; 7       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]                            ; 6       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]                                 ; 6       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~7                                   ; 6       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~15                               ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]                            ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]                            ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]                                 ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]                                 ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~6                                   ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[13]~15                                              ; 5       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~0                                   ; 5       ;
; interrupciones[0]                                                                          ; 4       ;
; timer:mitimer|salida~1                                                                     ; 4       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]                            ; 4       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]                                 ; 4       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~1                                   ; 4       ;
; interrupciones[1]                                                                          ; 3       ;
; timer:mitimer|counter[0]~22                                                                ; 3       ;
; cpu:micpu|uc:UnidadDeControl|activarPilaSubR~0                                             ; 3       ;
; cpu:micpu|uc:UnidadDeControl|WideOr11~0                                                    ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~309                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~289                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~279                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~269                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~259                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[15]~56                                              ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo1[2]~4 ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo1[1]~3 ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~24                                  ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[0]~31                                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~5                                   ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[3]~11                                               ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[9]~18                                           ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[8]~16                                           ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[7]~14                                           ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[6]~12                                           ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[5]~10                                           ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[4]~8                                            ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[3]~6                                            ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[2]~4                                            ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[1]~2                                            ; 3       ;
; cpu:micpu|cd:CaminoDeDatos|sum:sumadorPC|y[0]~0                                            ; 3       ;
; cpu:micpu|uc:UnidadDeControl|wez                                                           ; 2       ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[6]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[3]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[2]            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1]            ; 2       ;
; cpu:micpu|uc:UnidadDeControl|s_inc                                                         ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[0]            ; 2       ;
; cpu:micpu|uc:UnidadDeControl|WideOr1~3                                                     ; 2       ;
; timer:mitimer|counter[2]~24                                                                ; 2       ;
; timer:mitimer|Equal0~8                                                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~19                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~18                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[3]~5                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[2]~4                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~17                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[1]~3                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[0]~2                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~16                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~15                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|Add0~14                                     ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[5]~1                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem.raddr_a[4]~0                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem~0                                       ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                                       ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[5]~5                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[4]~4                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[3]~3                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[2]~2                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[1]~1                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem.raddr_a[0]~0                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~7                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~6                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~5                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~4                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~3                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|Add0~2                                           ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem~4                                            ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~62                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~61                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~319                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~60                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~46                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~299                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~44                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~29                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~27                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~11                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[13]~53                                              ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~28                                  ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~9                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~2                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[3]~51                                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|mux2:muxDirecionMemoriaDatos|y[7]~3                             ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[7]~8 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[6]~7 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[5]~6 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[4]~5 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[3]~4 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[2]~3 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[1]~2 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo5[0]~1 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[7]~7 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[6]~6 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[5]~5 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[4]~4 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[3]~3 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[2]~2 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[1]~1 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo4[0]~0 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[7]~7 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[6]~6 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[5]~5 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[4]~4 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[3]~3 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[2]~2 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[1]~1 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo3[0]~0 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[7]~8 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[6]~7 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[5]~6 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[4]~5 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[3]~4 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[2]~3 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[1]~2 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo2[0]~1 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~127                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~79                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~111                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~55                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~7                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~23                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~39                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~63                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~15                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~47                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~31                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~119                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~71                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~87                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~103                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~126                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~54                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~118                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~78                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~6                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~14                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~70                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~110                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~38                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~102                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~46                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~94                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~22                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~30                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~77                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~93                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~117                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~101                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~61                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~45                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~124                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~52                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~60                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~116                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~76                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~4                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~68                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~12                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~92                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~20                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~84                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~28                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~36                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~44                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~123                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~75                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~107                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~51                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~3                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~19                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~35                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~11                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~43                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~27                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~67                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~83                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~99                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~122                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~74                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~90                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~98                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~73                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~89                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~105                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~49                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~1                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~17                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~33                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~57                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~9                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~25                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~41                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~65                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~81                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~97                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|salidaDispositivo1[0]~2 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~20                                  ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~17                                  ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[0]~36                                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~96                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~104                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~112                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~24                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~0                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~16                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                 ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[14]~25                                              ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~56                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~32                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~48                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~40                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~88                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~64                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|memprog:memoriaPrograma|mem~4                                   ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~80                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[8]~12                                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|instruccion[5]~9                                                ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~72                                ; 2       ;
; timer:mitimer|Add0~17                                                                      ; 2       ;
; timer:mitimer|Add0~15                                                                      ; 2       ;
; timer:mitimer|Add0~13                                                                      ; 2       ;
; timer:mitimer|Add0~11                                                                      ; 2       ;
; timer:mitimer|Add0~9                                                                       ; 2       ;
; timer:mitimer|Add0~7                                                                       ; 2       ;
; timer:mitimer|Add0~5                                                                       ; 2       ;
; timer:mitimer|Add0~1                                                                       ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~67                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~50                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~34                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|alu:unidaAritmeticoLogica|Add0~17                               ; 2       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[7]~7_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[6]~6_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[5]~5_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[4]~4_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[3]~3_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[2]~2_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|rd1[1]~1_wirecell                      ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]~_wirecell                  ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]~_wirecell                       ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2736                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2735                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2734                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2733                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2732                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2731                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2730                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2729                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2728                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2727                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2726                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2725                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2724                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2723                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2722                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2721                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2720                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2719                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2718                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2717                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2716                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2715                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2714                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2713                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2712                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2711                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2710                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2709                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2708                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2707                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2706                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2705                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2704                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2703                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2702                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2701                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2700                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2699                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2698                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2697                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2696                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2695                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2694                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2693                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2692                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2691                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2690                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2689                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2688                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2687                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2686                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2685                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2684                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2683                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2682                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2681                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2680                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2679                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2678                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2677                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2676                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2675                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2674                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2673                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2672                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2671                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2670                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2669                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2668                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2667                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2666                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2665                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2664                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2663                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2662                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2661                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2660                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2659                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2658                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2657                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2656                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2655                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2654                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2653                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2652                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2651                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2650                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2649                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2648                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2647                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2646                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2645                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2644                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2643                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2642                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2641                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2640                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2639                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2638                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2637                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2636                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2635                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2634                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2633                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2632                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2631                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2630                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2629                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2628                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2627                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2626                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2625                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2624                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2623                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2622                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2621                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2620                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2619                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2618                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2617                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2616                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2615                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2614                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2613                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2612                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2611                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2610                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[20]~7                           ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2609                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2608                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2607                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2606                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2605                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2604                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2603                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2602                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2601                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2600                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2599                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2598                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2597                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2596                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2595                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2594                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2593                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2592                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2591                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2590                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2589                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2588                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2587                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2586                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2585                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2584                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2583                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2582                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2581                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2580                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2579                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2578                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2577                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2576                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2575                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2574                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2573                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2572                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2571                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2570                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2569                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2568                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2567                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2566                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2565                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2564                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2563                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2562                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2561                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2560                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2559                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2558                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2557                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2556                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2555                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2554                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2553                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2552                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2551                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2550                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2549                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2548                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2547                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2546                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2545                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2544                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2543                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2542                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2541                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2540                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2539                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2538                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2537                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2536                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2535                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2534                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2533                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2532                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2531                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2530                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2529                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2528                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2527                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2526                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2525                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2524                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2523                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2522                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2521                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2520                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2519                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2518                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2517                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2516                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2515                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2514                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2513                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2512                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2511                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2510                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2509                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2508                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2507                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2506                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2505                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2504                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2503                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2502                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2501                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2500                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2499                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2498                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2497                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2496                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2495                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2494                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2493                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2492                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2491                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2490                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2489                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2488                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2487                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2486                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2485                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2484                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2483                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[19]~6                           ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2482                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2481                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2480                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2479                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2478                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2477                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2476                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2475                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2474                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2473                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2472                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2471                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2470                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2469                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2468                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2467                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2466                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2465                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2464                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2463                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2462                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2461                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2460                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2459                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2458                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2457                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2456                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2455                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2454                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2453                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2452                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2451                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2450                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2449                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2448                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2447                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2446                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2445                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2444                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2443                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2442                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2441                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2440                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2439                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2438                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2437                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2436                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2435                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2434                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2433                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2432                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2431                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2430                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2429                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2428                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2427                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2426                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2425                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2424                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2423                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2422                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2421                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2420                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2419                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2418                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2417                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2416                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2415                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2414                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2413                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2412                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2411                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2410                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2409                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2408                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2407                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2406                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2405                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2404                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2403                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2402                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2401                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2400                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2399                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2398                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2397                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2396                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2395                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2394                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2393                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2392                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2391                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2390                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2389                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2388                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2387                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2386                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2385                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2384                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2383                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2382                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2381                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2380                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2379                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2378                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2377                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2376                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2375                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2374                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2373                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2372                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2371                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2370                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2369                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2368                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2367                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2366                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2365                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2364                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2363                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2362                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2361                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2360                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2359                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2358                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2357                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2356                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[18]~5                           ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2355                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2354                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2353                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2352                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2351                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2350                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2349                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2348                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2347                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2346                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2345                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2344                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2343                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2342                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2341                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2340                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2339                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2338                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2337                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2336                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2335                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2334                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2333                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2332                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2331                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2330                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2329                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2328                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2327                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2326                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2325                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2324                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2323                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2322                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2321                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2320                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2319                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2318                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2317                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2316                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2315                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2314                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2313                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2312                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2311                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2310                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2309                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2308                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2307                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2306                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2305                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2304                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2303                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2302                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2301                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2300                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2299                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2298                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2297                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2296                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2295                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2294                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2293                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2292                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2291                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2290                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2289                            ; 1       ;
; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2288                            ; 1       ;
+--------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M4K_X41_Y12 ;
; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640  ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1    ; None ; M4K_X41_Y9  ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,942 / 54,004 ( 7 % ) ;
; C16 interconnects           ; 43 / 2,100 ( 2 % )     ;
; C4 interconnects            ; 2,329 / 36,000 ( 6 % ) ;
; Direct links                ; 419 / 54,004 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 1,245 / 18,752 ( 7 % ) ;
; R24 interconnects           ; 65 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 2,585 / 46,920 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.58) ; Number of LABs  (Total = 200) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 7                             ;
; 3                                           ; 3                             ;
; 4                                           ; 5                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 6                             ;
; 11                                          ; 4                             ;
; 12                                          ; 16                            ;
; 13                                          ; 7                             ;
; 14                                          ; 15                            ;
; 15                                          ; 18                            ;
; 16                                          ; 93                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 200) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 4                             ;
; 1 Clock                            ; 185                           ;
; 1 Clock enable                     ; 59                            ;
; 2 Clock enables                    ; 88                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.32) ; Number of LABs  (Total = 200) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 9                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 12                            ;
; 17                                           ; 12                            ;
; 18                                           ; 19                            ;
; 19                                           ; 10                            ;
; 20                                           ; 12                            ;
; 21                                           ; 6                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 14                            ;
; 28                                           ; 7                             ;
; 29                                           ; 3                             ;
; 30                                           ; 10                            ;
; 31                                           ; 4                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.75) ; Number of LABs  (Total = 200) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 13                            ;
; 3                                               ; 16                            ;
; 4                                               ; 17                            ;
; 5                                               ; 10                            ;
; 6                                               ; 11                            ;
; 7                                               ; 12                            ;
; 8                                               ; 13                            ;
; 9                                               ; 24                            ;
; 10                                              ; 11                            ;
; 11                                              ; 10                            ;
; 12                                              ; 11                            ;
; 13                                              ; 10                            ;
; 14                                              ; 11                            ;
; 15                                              ; 11                            ;
; 16                                              ; 3                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.09) ; Number of LABs  (Total = 200) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 0                             ;
; 3                                            ; 9                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 6                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 10                            ;
; 15                                           ; 18                            ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 6                             ;
; 21                                           ; 10                            ;
; 22                                           ; 7                             ;
; 23                                           ; 11                            ;
; 24                                           ; 9                             ;
; 25                                           ; 3                             ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 10                            ;
; 29                                           ; 4                             ;
; 30                                           ; 10                            ;
; 31                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                              ;
+---------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)           ; Destination Clock(s)                                                       ; Delay Added in ns ;
+---------------------------+----------------------------------------------------------------------------+-------------------+
; clk,I/O                   ; interrupciones[0],cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos,clk,I/O ; 365.5             ;
; clk,I/O                   ; interrupciones[0],cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos,clk     ; 297.0             ;
; clk,I/O                   ; interrupciones[0],clk                                                      ; 112.9             ;
; interrupciones[0],clk,I/O ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                           ; 28.8              ;
+---------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                      ;
+--------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                                                            ; Delay Added in ns ;
+--------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4] ; 7.749             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[0] ; 7.745             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[3] ; 7.745             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~99  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~3   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~35  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~67  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~19  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~51  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~83  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~107 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~11  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~75  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~43  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~27  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~122 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~74  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~90  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~98  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; reset                                                        ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; interrupciones[0]                                            ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; interrupciones[1]                                            ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~123 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~96  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~112 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~104 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~24  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~0   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~16  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~56  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~32  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~48  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~40  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~88  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~64  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~72  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~80  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~73  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~89  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~105 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~49  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~1   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~17  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~33  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~57  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~9   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~25  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~41  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~65  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~81  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~97  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5] ; 7.634             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~99  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~3   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~35  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~67  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~19  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~51  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~83  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~107 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~11  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~75  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~43  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~27  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~122 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~74  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1] ; 7.626             ;
+--------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 03 21:48:36 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cpu -c cpu
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 84 total pins
    Info (169086): Pin entradaDispositivo1[0] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[1] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[2] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[3] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[4] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[5] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[6] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo1[7] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[0] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[1] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[2] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[3] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[4] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[5] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[6] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo1[7] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo2[3] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo2[4] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo2[5] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo2[6] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo2[7] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[0] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[1] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[2] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[3] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[4] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[5] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[6] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo2[7] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[0] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[1] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[2] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[3] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[4] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[5] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[6] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo3[7] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[0] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[1] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[2] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[3] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[4] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[5] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[6] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo4[7] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[0] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[1] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[2] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[3] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[4] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[5] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[6] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo4[7] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[0] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[1] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[2] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[3] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[4] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[5] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[6] not assigned to an exact location on the device
    Info (169086): Pin entradaDispositivo5[7] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[0] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[1] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[2] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[3] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[4] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[5] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[6] not assigned to an exact location on the device
    Info (169086): Pin salidaDispositivo5[7] not assigned to an exact location on the device
    Info (169086): Pin interrupciones[1] not assigned to an exact location on the device
    Info (169086): Pin interrupciones[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 320 nodes
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|Equal0~0|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~1|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~1|combout"
    Warning (332126): Node "mitimer|salida~1|datab"
    Warning (332126): Node "mitimer|salida~1|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~45|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~45|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~47|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~47|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[2]~2|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[2]~2|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~1|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[1]~35|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[1]~35|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[1]~37|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[1]~37|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[1]~0|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[1]~0|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~1|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[0]~41|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[0]~41|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[0]~1|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[0]~1|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~1|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|Equal0~0|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|Equal0~0|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~46|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~46|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[2]~47|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[10]~29|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[10]~29|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~159|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~159|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~167|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~167|combout"
    Warning (332126): Node "mitimer|salida~1|datac"
    Warning (332126): Node "mitimer|counter[2]~12|datad"
    Warning (332126): Node "mitimer|counter[2]~12|combout"
    Warning (332126): Node "mitimer|counter[3]~13|datad"
    Warning (332126): Node "mitimer|counter[3]~13|combout"
    Warning (332126): Node "mitimer|Equal0~0|dataa"
    Warning (332126): Node "mitimer|Equal0~0|combout"
    Warning (332126): Node "mitimer|Equal0~1|dataa"
    Warning (332126): Node "mitimer|Equal0~1|combout"
    Warning (332126): Node "mitimer|Equal0~8|dataa"
    Warning (332126): Node "mitimer|Equal0~8|combout"
    Warning (332126): Node "mitimer|counter[2]~12|dataa"
    Warning (332126): Node "mitimer|salida~1|datad"
    Warning (332126): Node "mitimer|Equal0~1|datac"
    Warning (332126): Node "mitimer|Equal0~3|datab"
    Warning (332126): Node "mitimer|Equal0~3|combout"
    Warning (332126): Node "mitimer|Equal0~4|dataa"
    Warning (332126): Node "mitimer|Equal0~4|combout"
    Warning (332126): Node "mitimer|Equal0~8|datab"
    Warning (332126): Node "mitimer|Equal0~2|datab"
    Warning (332126): Node "mitimer|Equal0~2|combout"
    Warning (332126): Node "mitimer|Equal0~3|datad"
    Warning (332126): Node "mitimer|Add0~17|datab"
    Warning (332126): Node "mitimer|Add0~17|combout"
    Warning (332126): Node "mitimer|Add0~17|dataa"
    Warning (332126): Node "mitimer|Equal0~4|datab"
    Warning (332126): Node "mitimer|Equal0~4|datac"
    Warning (332126): Node "mitimer|Add0~15|datab"
    Warning (332126): Node "mitimer|Add0~15|cout"
    Warning (332126): Node "mitimer|Add0~17|cin"
    Warning (332126): Node "mitimer|Add0~15|combout"
    Warning (332126): Node "mitimer|Add0~15|dataa"
    Warning (332126): Node "mitimer|Equal0~5|dataa"
    Warning (332126): Node "mitimer|Equal0~5|combout"
    Warning (332126): Node "mitimer|Equal0~6|dataa"
    Warning (332126): Node "mitimer|Equal0~6|combout"
    Warning (332126): Node "mitimer|Equal0~8|datac"
    Warning (332126): Node "mitimer|Equal0~5|datab"
    Warning (332126): Node "mitimer|Equal0~6|datac"
    Warning (332126): Node "mitimer|Add0~13|datab"
    Warning (332126): Node "mitimer|Add0~13|cout"
    Warning (332126): Node "mitimer|Add0~15|cin"
    Warning (332126): Node "mitimer|Add0~13|combout"
    Warning (332126): Node "mitimer|Add0~13|dataa"
    Warning (332126): Node "mitimer|Equal0~6|datad"
    Warning (332126): Node "mitimer|Add0~11|datab"
    Warning (332126): Node "mitimer|Add0~11|combout"
    Warning (332126): Node "mitimer|Equal0~3|dataa"
    Warning (332126): Node "mitimer|Add0~11|dataa"
    Warning (332126): Node "mitimer|Add0~11|cout"
    Warning (332126): Node "mitimer|Add0~13|cin"
    Warning (332126): Node "mitimer|Add0~9|datab"
    Warning (332126): Node "mitimer|Add0~9|combout"
    Warning (332126): Node "mitimer|Equal0~1|datab"
    Warning (332126): Node "mitimer|Add0~9|dataa"
    Warning (332126): Node "mitimer|Add0~9|cout"
    Warning (332126): Node "mitimer|Add0~11|cin"
    Warning (332126): Node "mitimer|Add0~7|datab"
    Warning (332126): Node "mitimer|Add0~7|combout"
    Warning (332126): Node "mitimer|Equal0~2|datad"
    Warning (332126): Node "mitimer|Add0~7|dataa"
    Warning (332126): Node "mitimer|Add0~7|cout"
    Warning (332126): Node "mitimer|Add0~9|cin"
    Warning (332126): Node "mitimer|Add0~5|datab"
    Warning (332126): Node "mitimer|Add0~5|combout"
    Warning (332126): Node "mitimer|counter[3]~13|dataa"
    Warning (332126): Node "mitimer|Add0~5|dataa"
    Warning (332126): Node "mitimer|Add0~5|cout"
    Warning (332126): Node "mitimer|Add0~7|cin"
    Warning (332126): Node "mitimer|counter[2]~24|datad"
    Warning (332126): Node "mitimer|counter[2]~24|combout"
    Warning (332126): Node "mitimer|Add0~3|dataa"
    Warning (332126): Node "mitimer|Add0~3|cout"
    Warning (332126): Node "mitimer|Add0~5|cin"
    Warning (332126): Node "mitimer|Add0~3|combout"
    Warning (332126): Node "mitimer|counter[2]~24|dataa"
    Warning (332126): Node "mitimer|Equal0~7|dataa"
    Warning (332126): Node "mitimer|Equal0~7|combout"
    Warning (332126): Node "mitimer|Equal0~8|datad"
    Warning (332126): Node "mitimer|counter[1]~23|datad"
    Warning (332126): Node "mitimer|counter[1]~23|combout"
    Warning (332126): Node "mitimer|Add0~1|datab"
    Warning (332126): Node "mitimer|Add0~1|cout"
    Warning (332126): Node "mitimer|Add0~3|cin"
    Warning (332126): Node "mitimer|Add0~1|combout"
    Warning (332126): Node "mitimer|counter[1]~23|dataa"
    Warning (332126): Node "mitimer|Equal0~7|datab"
    Warning (332126): Node "mitimer|counter[0]~22|datad"
    Warning (332126): Node "mitimer|counter[0]~22|combout"
    Warning (332126): Node "mitimer|Add0~1|dataa"
    Warning (332126): Node "mitimer|counter[0]~22|dataa"
    Warning (332126): Node "mitimer|Equal0~7|datac"
    Warning (332126): Node "mitimer|Equal0~7|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~158|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~158|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~159|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~160|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~160|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~161|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~161|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~164|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~164|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~167|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~163|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~163|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~164|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~162|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~162|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~163|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~165|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~165|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~166|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~166|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~167|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~157|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~157|combout"
    Warning (332126): Node "mitimer|WideOr1~0|dataa"
    Warning (332126): Node "mitimer|WideOr1~0|combout"
    Warning (332126): Node "mitimer|Equal0~1|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[2]~4|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[2]~4|combout"
    Warning (332126): Node "mitimer|Equal0~0|datad"
    Warning (332126): Node "mitimer|Equal0~3|datac"
    Warning (332126): Node "mitimer|Decoder1~0|datab"
    Warning (332126): Node "mitimer|Decoder1~0|combout"
    Warning (332126): Node "mitimer|Equal0~2|dataa"
    Warning (332126): Node "mitimer|Decoder0~0|datac"
    Warning (332126): Node "mitimer|Decoder0~0|combout"
    Warning (332126): Node "mitimer|Equal0~4|datad"
    Warning (332126): Node "mitimer|Equal0~5|datad"
    Warning (332126): Node "mitimer|WideOr0~0|datad"
    Warning (332126): Node "mitimer|WideOr0~0|combout"
    Warning (332126): Node "mitimer|Equal0~6|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~154|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~154|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~157|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~139|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~139|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~147|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~147|combout"
    Warning (332126): Node "mitimer|WideOr1~0|datac"
    Warning (332126): Node "mitimer|Decoder1~0|dataa"
    Warning (332126): Node "mitimer|Decoder0~0|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[1]~3|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[1]~3|combout"
    Warning (332126): Node "mitimer|Equal0~0|datac"
    Warning (332126): Node "mitimer|Equal0~5|datac"
    Warning (332126): Node "mitimer|WideOr0~0|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~138|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~138|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~139|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~141|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~141|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~144|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~144|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~147|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~140|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~140|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~141|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~143|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~143|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~144|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~142|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~142|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~143|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~146|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~146|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~147|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~145|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~145|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~146|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~134|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~134|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~137|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~137|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~2|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~2|combout"
    Warning (332126): Node "mitimer|Equal0~0|datab"
    Warning (332126): Node "mitimer|WideOr1~0|datab"
    Warning (332126): Node "mitimer|Decoder0~0|dataa"
    Warning (332126): Node "mitimer|WideOr0~0|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|Equal0~0|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[4]~38|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[4]~38|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[0]~1|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[9]~16|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[9]~16|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[9]~17|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[9]~17|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~158|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~161|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~160|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~162|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~166|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~165|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~154|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~138|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~140|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~142|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~145|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~128|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~128|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~129|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~129|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~137|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~130|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~130|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~131|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~131|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~134|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~132|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~132|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~133|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~133|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~134|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~136|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~136|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~137|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~135|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~135|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~136|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|Equal0~0|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[11]~24|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[11]~24|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~167|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~164|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~149|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~149|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~157|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~148|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~148|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~149|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~151|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~151|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~154|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~150|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~150|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~151|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~153|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~153|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~154|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~152|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~152|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~153|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~156|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~156|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~157|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~155|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~155|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~156|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~147|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~144|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~137|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~134|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|Equal0~0|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[8]~14|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[8]~14|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~164|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~148|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~150|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~152|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~155|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~144|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~129|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~128|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~131|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~130|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~133|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~132|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|regb~135|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|bancoDeRegistros|Equal0~0|datab"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[6]~44|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[6]~44|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[2]~2|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[5]~34|datac"
    Warning (332126): Node "micpu|CaminoDeDatos|instruccion[5]~34|combout"
    Warning (332126): Node "micpu|CaminoDeDatos|muxDirecionMemoriaDatos|y[1]~0|dataa"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[0]~2|datad"
    Warning (332126): Node "mitimer|WideOr1~0|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[2]~4|datad"
    Warning (332126): Node "mitimer|Decoder1~0|datad"
    Warning (332126): Node "mitimer|Decoder0~0|datad"
    Warning (332126): Node "micpu|CaminoDeDatos|dispositivosEntradaSalida|salidaDispositivo1[1]~3|datad"
    Warning (332126): Node "mitimer|WideOr0~0|dataa"
    Warning (332126): Node "mitimer|counter[2]~12|datac"
Critical Warning (332081): Design contains combinational loop of 320 nodes. Estimating the delays through the loop.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: micpu|CaminoDeDatos|Equal0~0|datad  to: micpu|CaminoDeDatos|instruccion[1]~37|combout
    Info (332098): From: micpu|CaminoDeDatos|instruccion[0]~41|dataa  to: micpu|CaminoDeDatos|instruccion[1]~37|combout
    Info (332098): From: micpu|CaminoDeDatos|instruccion[1]~35|dataa  to: micpu|CaminoDeDatos|instruccion[1]~37|combout
    Info (332098): From: micpu|CaminoDeDatos|instruccion[1]~37|datac  to: micpu|CaminoDeDatos|instruccion[2]~47|combout
    Info (332098): From: micpu|CaminoDeDatos|instruccion[2]~45|datac  to: micpu|CaminoDeDatos|instruccion[1]~37|combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: datab  to: combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: datac  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M22 (CLK6, LVDSCLK3p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]~0
        Info (176357): Destination node cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos
Info (176353): Automatically promoted node cpu:micpu|uc:UnidadDeControl|WideOr1~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos
        Info (176357): Destination node cpu:micpu|uc:UnidadDeControl|selectorMuxAluMem_E_S
Info (176353): Automatically promoted node cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 71 (unused VREF, 3.3V VCCIO, 39 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170089): 8e+02 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 40 output pins without output pin load capacitance assignment
    Info (306007): Pin "salidaDispositivo1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "salidaDispositivo5[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/DarkWayC0de_pc/Desktop/Diseno-de-procesadores-Proyecto1/output_files/cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 328 warnings
    Info: Peak virtual memory: 4972 megabytes
    Info: Processing ended: Wed Jun 03 21:49:08 2020
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DarkWayC0de_pc/Desktop/Diseno-de-procesadores-Proyecto1/output_files/cpu.fit.smsg.


