# 计算机组成原理

 2024-2025第二学期 章老师班

一些个人的实验记录和踩过的坑，留给朋友们参考。

## 实验环境配置

本次课程使用docker环境。*（题外话，上一年使用的是部署在所里的云平台，今年似乎因为搬迁和一些安全问题只能采用docker本地部署了）*

因为老师的文档给的很详细，这里只简单记录一下步骤。

1. 安装docker desktop  
  注意一定要把c盘留够地方！跟随文档指引直接在官网下载，基本就是一直点next，如果勾选框那里不一样也没事。
2. 导入  
  导入镜像前先在设置勾选`Expose daemon on tcp://localhost:2375 without TLS`，等apply变灰可以点击cancel退回到主界面。之后按部就班就行。
3. 启动  
  在containers页面点击启动的三角按钮，看到前面小圆点变绿说明启动成功，可以在web输入`localhost:3000`打开ide。

注意到实验ide只能下载少量拓展，习惯了本地环境的朋友会不太舒服，一种方案是下载.vsix插件文件导入到docker里安装，使用到以下命令：

```bash
docker exec -it cod-lab /bin/bash
$ mkdir /location #这里随便新建一个文件夹放
$ exit
docker cp example_file cod-lab:/location
```

接着在ide里点击插件右上角，选择“从vsix安装”，选择刚刚导入的文件即可。

另一种方案是在本地ide安装docker插件和dev containers插件，然后配置远程docker环境，这样就可以在本地ide里直接使用docker，打开后在插件页面多了一个下载按钮，*按理说能下载*。但是实际使用中好像没用，目前还未解决。

[推荐一些插件](/工具/vscode_extension.md)

## 实验0

实验目的就是熟悉一下基本操作。

从远程仓库获取最新的代码

```bash
cd ~/cod-lab && git pull upstream master
```

完成修改后提交

```bash
git add .
git commit
```

以上两步也可以直接在左侧图形化界面点击完成。最后推送到远程仓库

```bash
git push origin master
```

注意gitlab使用的默认主分支是master（而github一般会让你新建一个main分支`git branch -M main`）

## 实验1

实验1需要完成regfile和alu模块基本逻辑。

1. regfile主要完成寄存器堆的读写操作，要求实现同步读异步写，注意对全0`raddr`的判定

另外如果在读操作判断了全0，写操作其实不需要再次判定，因此条件只需要wen

```verilog
reg [31:0]rf[31:0];

assign rdata1 = |raddr1 ? rf[raddr1] : 32'b0;
assign rdata2 = |raddr2 ? rf[raddr2] : 32'b0;
always @(posedge clk) begin
	if(wen /*& (|waddr)*/) begin
		rf[waddr] <= wdata;
	end
end
```

2. alu模块主要完成对`and,or,add,sub,slt`五种操作的支持，要求加减法复用同一个加法器

利用补码运算思想，`A-B`可以看作`A+(-B)+1`  
进位在加法过程中计算，而溢出利用真值表  
![overflow](../overflow.jpg "overflow真值表")  

加法关键代码如下：
```verilog
assign cin 		= op_sub | op_slt;
assign choice_B = cin ? ~B : B;
assign {cout, adder_result} = A + choice_B + cin;
assign CarryOut = cin ? ~cout : cout;
assign Overflow = op_add & ~A[31] & ~B[31] &  adder_result[31] |
		          op_add &  A[31] &  B[31] & ~adder_result[31] |
		          op_sub & ~A[31] &  B[31] &  adder_result[31] |
		          op_sub &  A[31] & ~B[31] & ~adder_result[31];
```

举例：
|A|op|B|choice_B|cin|cout|Result|Overflow|CarryOut|Zero|
|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|
|01001|sub|10101|01010|1|0|10100|1|1|0|

其中，  
若为有符号数减法，因为A为正，B为负，结果为负，则溢出（overflow）  
若为无符号数减法，因为A小于B，则借位（carryout）

另外Zero判断结果是否为全0，可以使用单目运算`|`逐位或简化计算
```verilog
assign Zero 	= ~|Result;
```

## 实验2

实验2需要完成simple_cpu总体设计，实现45条基础mips指令。

在此强烈推荐Digital design and Computer architecture(David Money Harris，mips version)，中文版[数字设计和计算机体系结构（第二版）](/ref/数字设计和计算机体系结构原书第2版%20(it-ebooks)%20(Z-Library).pdf)，作为ETH Zurich同名课程教材，本书第7章手把手教你设计mips单周期、多周期和流水线cpu，有详细的电路图和设计流程，对实验2的电路设计有极大的帮助。此外前三章讲解了数字电路器件，第4章并列讲解system verilog和VHDL语言，第6章介绍mips指令集，内容详尽便于理解，如果对数字电路知识不熟悉的同学十分推荐全文阅读。

大佬还写了一份ARM版本的，感兴趣可以看看，[不过是英文版](/ref/Digital%20Design%20and%20Computer%20Architecture%20ARM?%20Edition%20(Sarah%20L.%20Harris%20%20David%20Money%20Harris)%20(Z-Library).pdf)。

### 1、单周期CPU设计

0. 在开始之前要对cpu主要框架有大体了解。pc更新后，指令从指令存储器取出，经译码器解码（此实验不需要），经过alu，寄存器堆，数据存储器等部件工作，最终结果写入寄存器堆或数据存储器。在此过程中如果不是所有部件产生值都需要，则该值视为无关值；不像程序设计语言中如果不需要某个函数就不使用，硬件描述语言中布线固定，但可以决定是使用还是不关心。

1. 阅读指令集，对45条指令进行分类，除了r,i,j,regimm大类外还要分清计算，跳转，读写内存，移位等具体功能。之后对每条指令分析alu,regfile,mem信号。举例如下：

|inst type|example|alu_need|rf_wen|mem_write|mem_read|jump|
|:--:|:--:|:--:|:--:|:--:|:--:|:--:|
|cal|add rd,rs,rt|1|1|0|0|0|
|load|lw rt,offset(rs)|1|1|1|0|0|
|jump|jalr rs|0|1|0|0|1|

当然上述例子还是有些简略，实际还要涵盖alu计算数的选择，跳转指令条件判断等等。附上我的表格以供参考：[mips45条指令分析](/ref/mips.xlsx)

2. 完成分析后可以开始写具体verilog实现了，以下将按照PC-ID-EXE-MEM-WB的顺序进行讲解。注意分阶段只是便于逻辑处理，在单周期里这些都是在一拍里完成的，直到流水线时才会有真正的时序关系（因为数据要通过bus传输）。

- PC

	PC寄存器，用于存储指令地址，每次更新后指令地址+4，如有跳转则转到跳转地址。

	```verilog
	assign next_pc = j_taken ? j_target :
			 		 jr_taken ? jr_target :
			 		 br_taken ? br_target :
			 		 sec_pc;
	always @(posedge clk) begin
		if(rst)begin
			PC <= 32'b0;
		end
		else begin
			PC <= next_pc;
		end
	end
	```

	对于跳转，我将其分为跳转条件taken和跳转地址target单独处理。

	j类型（j，jal）和r类型（jalr，jal）都是无条件跳转，因此判断条件只要求指令类型即可。

	对regimm(bgez，bltz)和i（beq，bge，bgtz，blez），只有条件成立才会跳转。

	注意因为benchmark使用了延迟槽，每条跳转指令后都有一条nop指令，因此像beq的跳转地址需要在原pc地址基础上+4再加跳转offset，而jal和jalr写入GR31/rd的数据是原pc地址+8（这部分处理在WB中）。

	```verilog
	assign j_taken = j_type;
	assign jr_taken = r_type_j;
	assign br_taken = i_type_b & ~opcode[1] & (alu_zero ^ opcode[0]) |
                      i_type_b &  opcode[1] & ((alu_zero ^ alu_result[0]) ^ opcode[0]) |
                      regimm   & (RF_rdata1[31] ^ rt[0]);
	assign j_target = {sec_pc[31:28], inst[25:0], 2'b0};
	assign jr_target = RF_rdata1;
	assign br_target = sec_pc + {{14{off[15]}}, off, 2'b0};
	```

- ID

	此阶段主要完成指令译码，顺便生成alu、regfile、mem等的控制信号。

- EXE

	此阶段主要完成alu和shifter相关计算。

	运算数选择和表格分析一致：
	```verilog
	assign alu_a = r_type_m ? RF_rdata2 : RF_rdata1;
	assign alu_b = AluSrc[1] ? 32'b0 : AluSrc[0] ? extend : RF_rdata2;
	```
	aluop分成r型计算、i型计算和其他类型分别处理，注意lui指令不需要计算，可以直接在最后结果得出：
	```verilog
	assign r_ctrl = {3{~funct[3] & ~funct[2]}} & {funct[1], 2'b10} 	  	|
					{3{~funct[3] &  funct[2]}} & {funct[1], 1'b0, funct[0]} |
					{3{ funct[3] & ~funct[2]}} & {~funct[0], 2'b11};
	assign i_ctrl = {3{~opcode[2] & ~opcode[1]}} & {opcode[1], 2'b10}	    |
				{3{ opcode[2] & ~inst_lui }} & {opcode[1], 1'b0, opcode[0]} |
					{3{~opcode[2] &  opcode[1]}} & {~opcode[0], 2'b11};
	assign alu_op = {3{type_ldst | r_type_m}} & 3'b010 |  	//ld,st,mov->add
					{3{i_type_b}} & {2'b11, opcode[1]} | 	//beq,bne->sub && bgtz,blez->slt
				{3{r_type_c}} & r_ctrl 		   |
				{3{i_type_c}} & i_ctrl;
	```
	shifter计算和最终结果整合：
	```verilog
	assign shifter_a = RF_rdata2;
	assign shifter_b = need_sa ? sa : RF_rdata1[4:0];
	assign shifter_op = funct[1:0];

	assign alu_shifter_result = inst_lui ? {off, 16'b0} : r_type_s ? shifter_result : alu_result;
	```

- MEM

- WB