all: clean comp run
clean:
\rm -rf simv* csrc* *.log
comp:
vcs -timescale=1ns/1ps -sverilog +define+TRACE_VPD -debug_access+r -l comp.log saed32nm_hvt.v  ram_dp_DATA_WIDTH4_ADDR_WIDTH6_0.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_31.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_30.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_29.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_28.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_27.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_26.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_25.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_24.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_23.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_22.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_21.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_20.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_19.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_18.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_17.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_16.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_15.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_14.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_13.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_12.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_11.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_10.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_9.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_8.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_7.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_6.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_5.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_4.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_3.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_2.v ram_dp_DATA_WIDTH4_ADDR_WIDTH6_1.v encoder_2_1_0.v encoder_2_1_31.v encoder_2_1_30.v encoder_2_1_29.v encoder_2_1_28.v encoder_2_1_27.v encoder_2_1_26.v encoder_2_1_25.v encoder_2_1_24.v encoder_2_1_23.v encoder_2_1_22.v encoder_2_1_21.v encoder_2_1_20.v encoder_2_1_19.v encoder_2_1_18.v encoder_2_1_17.v encoder_2_1_16.v encoder_2_1_15.v encoder_2_1_14.v encoder_2_1_13.v encoder_2_1_12.v encoder_2_1_11.v encoder_2_1_10.v encoder_2_1_9.v encoder_2_1_8.v encoder_2_1_7.v encoder_2_1_6.v encoder_2_1_5.v encoder_2_1_4.v encoder_2_1_3.v encoder_2_1_2.v encoder_2_1_1.v encoder_WIDTH64.v test.sv

./simv test -debug_all -debug_access+r -l run.log
