module sample(
    clk,
    rst,
    data_i,
    data_o
);

// input & output
input clk;
input rst;
input data_i;
output data_o;

<% if dummy %>
data_o = 1'b0;
<% else %>
data_o = data_i;
<% end %>

endmodule
