TimeQuest Timing Analyzer report for cpu
Fri Jul  8 10:57:07 2016
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu                                                             ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.89 MHz ; 57.89 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -16.275 ; -2694.308     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -258.251              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                     ;
+---------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.275 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.302     ;
; -16.251 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 17.286     ;
; -16.233 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.260     ;
; -16.209 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 17.244     ;
; -16.180 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.012     ; 17.206     ;
; -16.171 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.198     ;
; -16.156 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.004     ; 17.190     ;
; -16.150 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 17.186     ;
; -16.149 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.185     ;
; -16.147 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 17.182     ;
; -16.121 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.148     ;
; -16.119 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.146     ;
; -16.111 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.147     ;
; -16.108 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 17.144     ;
; -16.107 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.143     ;
; -16.105 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.012     ; 17.131     ;
; -16.104 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.009     ; 17.133     ;
; -16.097 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 17.132     ;
; -16.095 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 17.130     ;
; -16.081 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.004     ; 17.115     ;
; -16.069 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.105     ;
; -16.062 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.009     ; 17.091     ;
; -16.055 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.003     ; 17.090     ;
; -16.054 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.081     ;
; -16.054 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.003     ; 17.089     ;
; -16.053 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.080     ;
; -16.047 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.078     ;
; -16.046 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 17.082     ;
; -16.045 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.081     ;
; -16.016 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.003     ; 17.051     ;
; -16.014 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.011     ; 17.041     ;
; -16.012 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.039     ;
; -16.011 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.038     ;
; -16.010 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.037     ;
; -16.009 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.036     ;
; -16.009 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.010     ; 17.037     ;
; -16.008 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.011     ; 17.035     ;
; -16.007 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.043     ;
; -16.005 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.036     ;
; -16.003 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; -0.001     ; 17.040     ;
; -16.000 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.009     ; 17.029     ;
; -15.996 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 17.032     ;
; -15.995 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.031     ;
; -15.994 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 17.030     ;
; -15.993 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 17.029     ;
; -15.980 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.003     ; 17.015     ;
; -15.979 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 17.009     ;
; -15.979 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.003     ; 17.014     ;
; -15.972 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.011     ; 16.999     ;
; -15.968 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.995     ;
; -15.967 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.994     ;
; -15.966 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.993     ;
; -15.961 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~85  ; clk          ; clk         ; 1.000        ; -0.007     ; 16.992     ;
; -15.961 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; -0.001     ; 16.998     ;
; -15.959 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.985     ;
; -15.958 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.984     ;
; -15.957 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 16.993     ;
; -15.955 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 16.991     ;
; -15.953 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~53  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.980     ;
; -15.952 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.008     ; 16.982     ;
; -15.950 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.979     ;
; -15.950 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.977     ;
; -15.949 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.976     ;
; -15.948 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.977     ;
; -15.943 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.007     ; 16.974     ;
; -15.941 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.003     ; 16.976     ;
; -15.939 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~29  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.968     ;
; -15.937 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 16.967     ;
; -15.936 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~37  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.965     ;
; -15.934 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.010     ; 16.962     ;
; -15.924 ; cpu:cpu1|microc:micro1|registro:pc|q[9] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.951     ;
; -15.919 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.012     ; 16.945     ;
; -15.919 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~85  ; clk          ; clk         ; 1.000        ; -0.007     ; 16.950     ;
; -15.915 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.941     ;
; -15.914 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.940     ;
; -15.913 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.939     ;
; -15.911 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~53  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.938     ;
; -15.910 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.011     ; 16.937     ;
; -15.908 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; -0.002     ; 16.944     ;
; -15.906 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.933     ;
; -15.905 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.932     ;
; -15.904 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.931     ;
; -15.900 ; cpu:cpu1|microc:micro1|registro:pc|q[9] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.003     ; 16.935     ;
; -15.900 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.927     ;
; -15.899 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.926     ;
; -15.899 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; -0.001     ; 16.936     ;
; -15.898 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.925     ;
; -15.897 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.011     ; 16.924     ;
; -15.897 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~29  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.926     ;
; -15.894 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~37  ; clk          ; clk         ; 1.000        ; -0.009     ; 16.923     ;
; -15.893 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.007     ; 16.924     ;
; -15.891 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.007     ; 16.922     ;
; -15.884 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.009     ; 16.913     ;
; -15.884 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.910     ;
; -15.883 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.012     ; 16.909     ;
; -15.879 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~78  ; clk          ; clk         ; 1.000        ; -0.005     ; 16.912     ;
; -15.877 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.008     ; 16.907     ;
; -15.875 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 16.905     ;
; -15.874 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~14  ; clk          ; clk         ; 1.000        ; -0.005     ; 16.907     ;
; -15.866 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~85  ; clk          ; clk         ; 1.000        ; -0.008     ; 16.896     ;
+---------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; counter[0]                                     ; counter[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.964 ; timer:timer1|count[1]                          ; timer:timer1|count[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; timer:timer1|count[4]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; timer:timer1|count[6]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; timer:timer1|count[8]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.968 ; timer:timer1|count[13]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; timer:timer1|count[14]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; timer:timer1|count[15]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; timer:timer1|count[22]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; timer:timer1|count[10]                         ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; timer:timer1|count[11]                         ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; timer:timer1|count[12]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; timer:timer1|count[17]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; timer:timer1|count[20]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; timer:timer1|count[24]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.990 ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.276      ;
; 0.991 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1] ; cpu:cpu1|microc:micro1|registro:pc|q[1]        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.276      ;
; 0.998 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7] ; cpu:cpu1|microc:micro1|registro:pc|q[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 1.007 ; timer:timer1|count[5]                          ; timer:timer1|count[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; timer:timer1|count[2]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; timer:timer1|count[3]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; timer:timer1|count[7]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; timer:timer1|count[9]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.011 ; timer:timer1|count[0]                          ; timer:timer1|count[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; timer:timer1|count[21]                         ; timer:timer1|count[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; timer:timer1|count[16]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; timer:timer1|count[18]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; timer:timer1|count[19]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; timer:timer1|count[23]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; timer:timer1|count[25]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.239 ; timer:timer1|delay                             ; counter[0]                                     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.530      ;
; 1.262 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6] ; cpu:cpu1|microc:micro1|registro:pc|q[6]        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.547      ;
; 1.264 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5] ; cpu:cpu1|microc:micro1|registro:pc|q[5]        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.549      ;
; 1.267 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2] ; cpu:cpu1|microc:micro1|registro:pc|q[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.553      ;
; 1.281 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8] ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.567      ;
; 1.292 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9] ; cpu:cpu1|microc:micro1|registro:pc|q[9]        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.577      ;
; 1.296 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3] ; cpu:cpu1|microc:micro1|registro:pc|q[3]        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.581      ;
; 1.396 ; timer:timer1|count[1]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; timer:timer1|count[6]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; timer:timer1|count[8]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.400 ; timer:timer1|count[13]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; timer:timer1|count[14]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; timer:timer1|count[15]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; timer:timer1|count[22]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; timer:timer1|count[10]                         ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; timer:timer1|count[11]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; timer:timer1|count[17]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; timer:timer1|count[24]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.422 ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.708      ;
; 1.440 ; timer:timer1|count[5]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.726      ;
; 1.441 ; timer:timer1|count[0]                          ; timer:timer1|count[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; timer:timer1|count[3]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; timer:timer1|count[7]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; timer:timer1|count[9]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; timer:timer1|count[2]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.448 ; timer:timer1|count[21]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; timer:timer1|count[16]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; timer:timer1|count[19]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; timer:timer1|count[23]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; timer:timer1|count[18]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.476 ; timer:timer1|count[6]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; timer:timer1|count[8]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; timer:timer1|count[1]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.480 ; timer:timer1|count[13]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; timer:timer1|count[14]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; timer:timer1|count[15]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; timer:timer1|count[22]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; timer:timer1|count[10]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; timer:timer1|count[17]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; timer:timer1|count[4]                          ; timer:timer1|count[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.505 ; timer:timer1|count[12]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 1.795      ;
; 1.510 ; timer:timer1|count[20]                         ; timer:timer1|count[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.520 ; timer:timer1|count[5]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.806      ;
; 1.521 ; timer:timer1|count[0]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; timer:timer1|count[7]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; timer:timer1|count[9]                          ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; timer:timer1|count[2]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.528 ; timer:timer1|count[21]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; timer:timer1|count[16]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; timer:timer1|count[23]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; timer:timer1|count[18]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.556 ; timer:timer1|count[6]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; timer:timer1|count[8]                          ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; timer:timer1|count[1]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.560 ; timer:timer1|count[13]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.846      ;
; 1.566 ; timer:timer1|count[11]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 1.856      ;
; 1.567 ; timer:timer1|count[14]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; timer:timer1|count[15]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; timer:timer1|count[22]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; timer:timer1|count[17]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.577 ; timer:timer1|count[4]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.585 ; timer:timer1|count[12]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 1.875      ;
; 1.590 ; timer:timer1|count[20]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.600 ; timer:timer1|count[5]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.601 ; timer:timer1|count[7]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; timer:timer1|count[0]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; timer:timer1|count[9]                          ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.608 ; timer:timer1|count[21]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; timer:timer1|count[16]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.615 ; timer:timer1|count[3]                          ; timer:timer1|count[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; counter[0]                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; counter[0]                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~0   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~0   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~1   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~10  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~10  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~103 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 6.608 ; 6.608 ; Rise       ; clk             ;
; suma      ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.729 ; -0.729 ; Rise       ; clk             ;
; suma      ; clk        ; -4.858 ; -4.858 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; display3[*]  ; clk        ; 10.320 ; 10.320 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 10.320 ; 10.320 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 9.644  ; 9.644  ; Rise       ; clk             ;
;  display3[2] ; clk        ; 10.253 ; 10.253 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 10.275 ; 10.275 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 10.267 ; 10.267 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 10.251 ; 10.251 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 10.099 ; 10.099 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 9.187  ; 9.187  ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 8.773  ; 8.773  ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 8.101  ; 8.101  ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 8.483  ; 8.483  ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 9.070  ; 9.070  ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 8.788  ; 8.788  ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 8.788  ; 8.788  ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 9.187  ; 9.187  ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 8.423  ; 8.423  ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
; s0[*]        ; clk        ; 9.942  ; 9.942  ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 8.609  ; 8.609  ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 8.795  ; 8.795  ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 9.942  ; 9.942  ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 8.784  ; 8.784  ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 8.890  ; 8.890  ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 8.779  ; 8.779  ; Rise       ; clk             ;
; s1[*]        ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 8.047  ; 8.047  ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 7.665  ; 7.665  ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 7.660  ; 7.660  ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 8.040  ; 8.040  ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 8.051  ; 8.051  ; Rise       ; clk             ;
; s2[*]        ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 7.969  ; 7.969  ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 7.913  ; 7.913  ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 7.990  ; 7.990  ; Rise       ; clk             ;
; s3[*]        ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 7.900  ; 7.900  ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 7.909  ; 7.909  ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 7.986  ; 7.986  ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 7.969  ; 7.969  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; display3[*]  ; clk        ; 8.998 ; 8.998 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 9.672 ; 9.672 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 8.998 ; 8.998 ; Rise       ; clk             ;
;  display3[2] ; clk        ; 9.605 ; 9.605 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 9.627 ; 9.627 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 9.576 ; 9.576 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 9.603 ; 9.603 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 9.450 ; 9.450 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 9.053 ; 9.053 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 9.053 ; 9.053 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 9.053 ; 9.053 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 8.773 ; 8.773 ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 8.398 ; 8.398 ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 8.483 ; 8.483 ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 9.070 ; 9.070 ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 8.788 ; 8.788 ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 8.788 ; 8.788 ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 9.187 ; 9.187 ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 8.423 ; 8.423 ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
; s0[*]        ; clk        ; 8.609 ; 8.609 ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 8.609 ; 8.609 ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 8.795 ; 8.795 ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 9.639 ; 9.639 ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 9.942 ; 9.942 ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 8.825 ; 8.825 ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 8.784 ; 8.784 ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 8.890 ; 8.890 ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 8.779 ; 8.779 ; Rise       ; clk             ;
; s1[*]        ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 8.058 ; 8.058 ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 8.047 ; 8.047 ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 7.665 ; 7.665 ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 7.660 ; 7.660 ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 8.040 ; 8.040 ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 8.058 ; 8.058 ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 8.051 ; 8.051 ; Rise       ; clk             ;
; s2[*]        ; clk        ; 7.913 ; 7.913 ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 7.947 ; 7.947 ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 7.969 ; 7.969 ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 7.959 ; 7.959 ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 8.312 ; 8.312 ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 7.944 ; 7.944 ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 8.288 ; 8.288 ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 7.913 ; 7.913 ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 7.990 ; 7.990 ; Rise       ; clk             ;
; s3[*]        ; clk        ; 7.900 ; 7.900 ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 8.691 ; 8.691 ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 7.900 ; 7.900 ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 7.909 ; 7.909 ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 7.986 ; 7.986 ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 7.923 ; 7.923 ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 7.911 ; 7.911 ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 7.932 ; 7.932 ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 7.969 ; 7.969 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.522 ; -884.216      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -211.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                    ;
+--------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.522 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.552      ;
; -5.514 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.544      ;
; -5.512 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.542      ;
; -5.501 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.531      ;
; -5.494 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.524      ;
; -5.486 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.508      ;
; -5.478 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.500      ;
; -5.476 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.498      ;
; -5.465 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.495      ;
; -5.465 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.495      ;
; -5.458 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.480      ;
; -5.455 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.477      ;
; -5.451 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.473      ;
; -5.450 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.480      ;
; -5.447 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.469      ;
; -5.446 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.470      ;
; -5.445 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.467      ;
; -5.443 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.465      ;
; -5.443 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.465      ;
; -5.442 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.472      ;
; -5.441 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.463      ;
; -5.440 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.470      ;
; -5.438 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.462      ;
; -5.436 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.460      ;
; -5.434 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.456      ;
; -5.430 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.452      ;
; -5.429 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.451      ;
; -5.429 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.459      ;
; -5.427 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.449      ;
; -5.425 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.449      ;
; -5.423 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.445      ;
; -5.422 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.452      ;
; -5.418 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.442      ;
; -5.416 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.446      ;
; -5.414 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.444      ;
; -5.410 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.432      ;
; -5.408 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.438      ;
; -5.407 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.429      ;
; -5.407 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.429      ;
; -5.406 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.436      ;
; -5.406 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.436      ;
; -5.404 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.434      ;
; -5.402 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; 0.000      ; 6.434      ;
; -5.402 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.424      ;
; -5.401 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.427      ;
; -5.400 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.422      ;
; -5.399 ; cpu:cpu1|microc:micro1|registro:pc|q[8] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.429      ;
; -5.399 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.421      ;
; -5.398 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.420      ;
; -5.398 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~118 ; clk          ; clk         ; 1.000        ; -0.010     ; 6.420      ;
; -5.397 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.419      ;
; -5.395 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.417      ;
; -5.394 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.416      ;
; -5.394 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.416      ;
; -5.394 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~54  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.416      ;
; -5.394 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; 0.000      ; 6.426      ;
; -5.393 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.423      ;
; -5.393 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.423      ;
; -5.393 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.419      ;
; -5.392 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; 0.000      ; 6.424      ;
; -5.391 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.417      ;
; -5.389 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.413      ;
; -5.389 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~30  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.413      ;
; -5.389 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.411      ;
; -5.388 ; cpu:cpu1|microc:micro1|registro:pc|q[9] ; cpu:cpu1|microc:micro1|regfile:registros|regb~62  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.418      ;
; -5.388 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.418      ;
; -5.387 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.409      ;
; -5.386 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.416      ;
; -5.386 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.408      ;
; -5.386 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.408      ;
; -5.385 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.407      ;
; -5.384 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.406      ;
; -5.382 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.404      ;
; -5.380 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.406      ;
; -5.379 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~46  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.401      ;
; -5.375 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 6.399      ;
; -5.374 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; 0.000      ; 6.406      ;
; -5.373 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.403      ;
; -5.373 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~22  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.399      ;
; -5.371 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~78  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.400      ;
; -5.371 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.401      ;
; -5.367 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~14  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.396      ;
; -5.367 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.389      ;
; -5.367 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 6.391      ;
; -5.366 ; cpu:cpu1|microc:micro1|registro:pc|q[4] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.388      ;
; -5.365 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~117 ; clk          ; clk         ; 1.000        ; -0.008     ; 6.389      ;
; -5.363 ; cpu:cpu1|microc:micro1|registro:pc|q[8] ; cpu:cpu1|microc:micro1|regfile:registros|regb~77  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.385      ;
; -5.363 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~78  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.392      ;
; -5.361 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~78  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.390      ;
; -5.359 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~85  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.385      ;
; -5.359 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~5   ; clk          ; clk         ; 1.000        ; -0.002     ; 6.389      ;
; -5.359 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~4   ; clk          ; clk         ; 1.000        ; 0.000      ; 6.391      ;
; -5.359 ; cpu:cpu1|microc:micro1|registro:pc|q[2] ; cpu:cpu1|microc:micro1|regfile:registros|regb~14  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.388      ;
; -5.357 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ; clk          ; clk         ; 1.000        ; -0.002     ; 6.387      ;
; -5.357 ; cpu:cpu1|microc:micro1|registro:pc|q[5] ; cpu:cpu1|microc:micro1|regfile:registros|regb~14  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.386      ;
; -5.356 ; cpu:cpu1|microc:micro1|registro:pc|q[6] ; cpu:cpu1|microc:micro1|regfile:registros|regb~53  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.378      ;
; -5.353 ; cpu:cpu1|microc:micro1|registro:pc|q[1] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.375      ;
; -5.353 ; cpu:cpu1|microc:micro1|registro:pc|q[0] ; cpu:cpu1|microc:micro1|regfile:registros|regb~38  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.375      ;
; -5.352 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~13  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.374      ;
; -5.351 ; cpu:cpu1|microc:micro1|registro:pc|q[3] ; cpu:cpu1|microc:micro1|regfile:registros|regb~45  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.373      ;
+--------+-----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter[0]                                     ; counter[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.355 ; timer:timer1|count[13]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; timer:timer1|count[1]                          ; timer:timer1|count[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; timer:timer1|count[4]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; timer:timer1|count[6]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; timer:timer1|count[8]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; timer:timer1|count[14]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; timer:timer1|count[15]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; timer:timer1|count[22]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; timer:timer1|count[24]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; timer:timer1|count[10]                         ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; timer:timer1|count[11]                         ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; timer:timer1|count[12]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; timer:timer1|count[17]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; timer:timer1|count[20]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; timer:timer1|count[0]                          ; timer:timer1|count[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; timer:timer1|count[5]                          ; timer:timer1|count[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; timer:timer1|count[7]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; timer:timer1|count[2]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; timer:timer1|count[3]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; timer:timer1|count[9]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; timer:timer1|count[16]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; timer:timer1|count[21]                         ; timer:timer1|count[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; timer:timer1|count[23]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; timer:timer1|count[18]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; timer:timer1|count[19]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; timer:timer1|count[25]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.406 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1] ; cpu:cpu1|microc:micro1|registro:pc|q[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7] ; cpu:cpu1|microc:micro1|registro:pc|q[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.482 ; timer:timer1|delay                             ; counter[0]                                     ; clk          ; clk         ; 0.000        ; 0.004      ; 0.638      ;
; 0.493 ; timer:timer1|count[13]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; timer:timer1|count[6]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; timer:timer1|count[1]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; timer:timer1|count[8]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; timer:timer1|count[14]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; timer:timer1|count[15]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; timer:timer1|count[22]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; timer:timer1|count[24]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; timer:timer1|count[10]                         ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; timer:timer1|count[11]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; timer:timer1|count[17]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.506 ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6] ; cpu:cpu1|microc:micro1|registro:pc|q[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5] ; cpu:cpu1|microc:micro1|registro:pc|q[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2] ; cpu:cpu1|microc:micro1|registro:pc|q[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; timer:timer1|count[0]                          ; timer:timer1|count[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; timer:timer1|count[5]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; timer:timer1|count[7]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; timer:timer1|count[3]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; timer:timer1|count[9]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; timer:timer1|count[2]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; timer:timer1|count[21]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; timer:timer1|count[23]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; timer:timer1|count[16]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; timer:timer1|count[19]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; timer:timer1|count[18]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8] ; cpu:cpu1|microc:micro1|registro:pc|q[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.522 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9] ; cpu:cpu1|microc:micro1|registro:pc|q[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.528 ; timer:timer1|count[13]                         ; timer:timer1|count[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; timer:timer1|count[6]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; timer:timer1|count[8]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; timer:timer1|count[1]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; timer:timer1|count[14]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; timer:timer1|count[22]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; timer:timer1|count[15]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; timer:timer1|count[10]                         ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; timer:timer1|count[17]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; timer:timer1|count[12]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.698      ;
; 0.544 ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3] ; cpu:cpu1|microc:micro1|registro:pc|q[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; timer:timer1|count[5]                          ; timer:timer1|count[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; timer:timer1|count[0]                          ; timer:timer1|count[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; timer:timer1|count[7]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; timer:timer1|count[9]                          ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; timer:timer1|count[2]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; timer:timer1|count[21]                         ; timer:timer1|count[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; timer:timer1|count[23]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; timer:timer1|count[16]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; timer:timer1|count[18]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; timer:timer1|count[4]                          ; timer:timer1|count[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; timer:timer1|count[20]                         ; timer:timer1|count[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; timer:timer1|count[13]                         ; timer:timer1|count[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; timer:timer1|count[6]                          ; timer:timer1|count[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; timer:timer1|count[8]                          ; timer:timer1|count[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; timer:timer1|count[1]                          ; timer:timer1|count[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; timer:timer1|count[14]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; timer:timer1|count[22]                         ; timer:timer1|count[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; timer:timer1|count[15]                         ; timer:timer1|count[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; timer:timer1|count[17]                         ; timer:timer1|count[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.577 ; timer:timer1|count[12]                         ; timer:timer1|count[14]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.733      ;
; 0.579 ; timer:timer1|count[5]                          ; timer:timer1|count[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; timer:timer1|count[7]                          ; timer:timer1|count[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; timer:timer1|count[0]                          ; timer:timer1|count[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; timer:timer1|count[9]                          ; timer:timer1|count[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; timer:timer1|count[21]                         ; timer:timer1|count[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; timer:timer1|count[16]                         ; timer:timer1|count[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; timer:timer1|count[11]                         ; timer:timer1|count[13]                         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.738      ;
; 0.584 ; timer:timer1|count[4]                          ; timer:timer1|count[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; timer:timer1|count[20]                         ; timer:timer1|count[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; timer:timer1|count[13]                         ; timer:timer1|count[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:pcbackup|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida0|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida1|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida2|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|enablereg:salida3|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~0   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~0   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~10  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~10  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpu1|microc:micro1|regfile:registros|regb~103 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.967 ; 1.967 ; Rise       ; clk             ;
; suma      ; clk        ; 2.323 ; 2.323 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 0.234  ; 0.234  ; Rise       ; clk             ;
; suma      ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; display3[*]  ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  display3[2] ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
; s0[*]        ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
; s1[*]        ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
; s2[*]        ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 4.225 ; 4.225 ; Rise       ; clk             ;
; s3[*]        ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; display3[*]  ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  display3[2] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 4.781 ; 4.781 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
; s0[*]        ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
; s1[*]        ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
; s2[*]        ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 4.225 ; 4.225 ; Rise       ; clk             ;
; s3[*]        ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.275   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -16.275   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -2694.308 ; 0.0   ; 0.0      ; 0.0     ; -258.251            ;
;  clk             ; -2694.308 ; 0.000 ; N/A      ; N/A     ; -258.251            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 6.608 ; 6.608 ; Rise       ; clk             ;
; suma      ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 0.234  ; 0.234  ; Rise       ; clk             ;
; suma      ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; display3[*]  ; clk        ; 10.320 ; 10.320 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 10.320 ; 10.320 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 9.644  ; 9.644  ; Rise       ; clk             ;
;  display3[2] ; clk        ; 10.253 ; 10.253 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 10.275 ; 10.275 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 10.267 ; 10.267 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 10.251 ; 10.251 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 10.099 ; 10.099 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 9.187  ; 9.187  ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 8.773  ; 8.773  ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 8.101  ; 8.101  ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 8.483  ; 8.483  ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 9.070  ; 9.070  ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 8.788  ; 8.788  ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 8.788  ; 8.788  ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 9.187  ; 9.187  ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 8.423  ; 8.423  ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
; s0[*]        ; clk        ; 9.942  ; 9.942  ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 8.609  ; 8.609  ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 8.795  ; 8.795  ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 9.942  ; 9.942  ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 8.784  ; 8.784  ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 8.890  ; 8.890  ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 8.779  ; 8.779  ; Rise       ; clk             ;
; s1[*]        ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 7.645  ; 7.645  ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 8.047  ; 8.047  ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 7.665  ; 7.665  ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 7.660  ; 7.660  ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 8.040  ; 8.040  ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 8.051  ; 8.051  ; Rise       ; clk             ;
; s2[*]        ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 7.969  ; 7.969  ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 7.913  ; 7.913  ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 7.990  ; 7.990  ; Rise       ; clk             ;
; s3[*]        ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 7.900  ; 7.900  ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 7.909  ; 7.909  ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 7.986  ; 7.986  ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 7.969  ; 7.969  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; display3[*]  ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  display3[0] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  display3[1] ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  display3[2] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  display3[3] ; clk        ; 4.781 ; 4.781 ; Rise       ; clk             ;
;  display3[4] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  display3[5] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  display3[6] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
; display4[*]  ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  display4[1] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  display4[2] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
; pc_out[*]    ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  pc_out[0]   ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  pc_out[1]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  pc_out[2]   ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  pc_out[3]   ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  pc_out[4]   ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  pc_out[5]   ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  pc_out[6]   ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  pc_out[7]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  pc_out[8]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  pc_out[9]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
; s0[*]        ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  s0[0]       ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  s0[1]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  s0[2]       ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  s0[3]       ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  s0[4]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  s0[5]       ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  s0[6]       ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
;  s0[7]       ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
; s1[*]        ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  s1[0]       ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  s1[1]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[2]       ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  s1[3]       ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  s1[4]       ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  s1[5]       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  s1[6]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  s1[7]       ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
; s2[*]        ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  s2[0]       ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  s2[1]       ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  s2[2]       ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  s2[3]       ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  s2[4]       ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  s2[5]       ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  s2[6]       ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  s2[7]       ; clk        ; 4.225 ; 4.225 ; Rise       ; clk             ;
; s3[*]        ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  s3[0]       ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  s3[1]       ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  s3[2]       ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  s3[3]       ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  s3[4]       ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  s3[5]       ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  s3[6]       ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  s3[7]       ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11469057 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11469057 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 184   ; 184  ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul  8 10:57:05 2016
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.275     -2694.308 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -258.251 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.522      -884.216 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -211.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Fri Jul  8 10:57:07 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


