Timing Analyzer report for A2D_test
Mon Mar 20 11:41:37 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
;     Processors 3-6         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 377.07 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.652 ; -51.202            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.395 ; -63.400               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.037 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -58.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                    ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.652 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.542 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.475      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.532 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.464      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.449 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.381      ;
; -1.424 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.356      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.345      ;
; -1.374 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.373 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.305      ;
; -1.371 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.303      ;
; -1.364 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]  ; clk          ; clk         ; 1.000        ; -0.431     ; 1.928      ;
; -1.349 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.281      ;
; -1.342 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.275      ;
; -1.341 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.273      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.314 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.246      ;
; -1.309 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.241      ;
; -1.303 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.235      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.279 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.211      ;
; -1.269 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.269 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.269 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.269 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.269 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; chnnl_reg[1]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; chnnl_reg[0]                                ; chnnl_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; chnnl_reg[2]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.373 ; reset_synch:iRST|temp                       ; reset_synch:iRST|rst_n                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.594      ;
; 0.383 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.618      ;
; 0.384 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.603      ;
; 0.385 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.604      ;
; 0.392 ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.479 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.481 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.499 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.719      ;
; 0.500 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.719      ;
; 0.502 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.721      ;
; 0.542 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.777      ;
; 0.543 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.778      ;
; 0.543 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.763      ;
; 0.545 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.780      ;
; 0.546 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.766      ;
; 0.548 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.552 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.556 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.143      ;
; 0.561 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.063      ; 0.781      ;
; 0.563 ; chnnl_reg[1]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.797      ;
; 0.566 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.801      ;
; 0.571 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.589 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.592 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.604 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.824      ;
; 0.610 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.829      ;
; 0.611 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.830      ;
; 0.622 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.857      ;
; 0.627 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.847      ;
; 0.632 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.852      ;
; 0.639 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.226      ;
; 0.645 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.865      ;
; 0.673 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.893      ;
; 0.683 ; PB_release:iPB|pre2                         ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.903      ;
; 0.686 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.906      ;
; 0.719 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.063      ; 0.939      ;
; 0.728 ; strt_cnv_reg                                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.948      ;
; 0.738 ; nxt_chnnl_temp2                             ; strt_cnv_reg                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.958      ;
; 0.756 ; PB_release:iPB|pre1                         ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.976      ;
; 0.757 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.431      ; 1.345      ;
; 0.773 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.431      ; 1.361      ;
; 0.783 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.650      ;
; 0.784 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.651      ;
; 0.785 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.004      ;
; 0.787 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.000        ; -0.290     ; 0.654      ;
; 0.796 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.015      ;
; 0.797 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.017      ;
; 0.817 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.052      ;
; 0.819 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.054      ;
; 0.822 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.041      ;
; 0.823 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.042      ;
; 0.831 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.066      ;
; 0.833 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.068      ;
; 0.833 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.068      ;
; 0.835 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.070      ;
; 0.838 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.073      ;
; 0.846 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.066      ;
; 0.855 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.074      ;
; 0.883 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.470      ;
; 0.887 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.107      ;
; 0.887 ; PB_release:iPB|pre3                         ; chnnl_reg[0]                                ; clk          ; clk         ; -0.500       ; 0.185      ; 0.749      ;
; 0.889 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.431      ; 1.477      ;
; 0.899 ; chnnl_reg[0]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 1.133      ;
; 0.899 ; chnnl_reg[0]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.077      ; 1.133      ;
; 0.900 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.120      ;
; 0.918 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.505      ;
; 0.923 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.143      ;
; 0.924 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.144      ;
; 0.927 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.162      ;
; 0.929 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.164      ;
; 0.930 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.149      ;
; 0.935 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.936 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.938 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.938 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.938 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.939 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.159      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                               ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.395 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.582      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.267 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.453      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.243 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.430      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.202 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; 0.500        ; -0.308     ; 1.389      ;
; -1.105 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; 0.500        ; 0.044      ; 1.644      ;
; -1.105 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; 0.500        ; 0.044      ; 1.644      ;
; -1.105 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; 0.500        ; 0.044      ; 1.644      ;
; -1.102 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.500        ; 0.045      ; 1.642      ;
; -1.102 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.500        ; 0.045      ; 1.642      ;
; -1.102 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.500        ; 0.045      ; 1.642      ;
; -1.102 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.045      ; 1.642      ;
; -1.102 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.045      ; 1.642      ;
; -0.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.500        ; 0.044      ; 1.453      ;
; -0.914 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; 0.044      ; 1.453      ;
; -0.713 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.644      ;
; -0.713 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.644      ;
; -0.458 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.389      ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                               ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.037 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.258      ;
; 1.284 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.504      ;
; 1.284 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.504      ;
; 1.444 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; -0.500       ; 0.186      ; 1.307      ;
; 1.444 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; 0.186      ; 1.307      ;
; 1.626 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.187      ; 1.490      ;
; 1.626 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; -0.500       ; 0.187      ; 1.490      ;
; 1.626 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.187      ; 1.490      ;
; 1.626 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.187      ; 1.490      ;
; 1.626 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.187      ; 1.490      ;
; 1.642 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; -0.500       ; 0.185      ; 1.504      ;
; 1.642 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; -0.500       ; 0.185      ; 1.504      ;
; 1.642 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; -0.500       ; 0.185      ; 1.504      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.763 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; -0.500       ; -0.182     ; 1.258      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.786 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.281      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.812 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.307      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
; 1.955 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; -0.500       ; -0.181     ; 1.451      ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 417.19 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.397 ; -41.225           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.219 ; -54.486              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.944 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -58.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.397 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.336      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.286 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.225      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.204 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.195 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.134      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.187 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.126      ;
; -1.140 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.079      ;
; -1.134 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.073      ;
; -1.121 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.060      ;
; -1.116 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.103 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.042      ;
; -1.101 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.711      ;
; -1.095 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.034      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.088 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.027      ;
; -1.077 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.016      ;
; -1.076 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.015      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.054 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.993      ;
; -1.046 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.985      ;
; -1.046 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.985      ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; chnnl_reg[1]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; chnnl_reg[0]                                ; chnnl_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; chnnl_reg[2]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.339 ; reset_synch:iRST|temp                       ; reset_synch:iRST|rst_n                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.553      ;
; 0.341 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.357 ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.432 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.632      ;
; 0.433 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.633      ;
; 0.445 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.644      ;
; 0.451 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.452 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.652      ;
; 0.487 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.700      ;
; 0.489 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.490 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.703      ;
; 0.496 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.503 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.505 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; chnnl_reg[1]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.718      ;
; 0.507 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.720      ;
; 0.507 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.514 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.043      ;
; 0.516 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.527 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.527 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.531 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.731      ;
; 0.531 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.731      ;
; 0.532 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.732      ;
; 0.532 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.732      ;
; 0.533 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.733      ;
; 0.545 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.745      ;
; 0.545 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.745      ;
; 0.548 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.558 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.771      ;
; 0.563 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.762      ;
; 0.567 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.766      ;
; 0.574 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.103      ;
; 0.593 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.793      ;
; 0.613 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.813      ;
; 0.629 ; PB_release:iPB|pre2                         ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.829      ;
; 0.632 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.832      ;
; 0.643 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.056      ; 0.843      ;
; 0.669 ; strt_cnv_reg                                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.869      ;
; 0.676 ; nxt_chnnl_temp2                             ; strt_cnv_reg                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.876      ;
; 0.683 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.385      ; 1.212      ;
; 0.696 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.385      ; 1.225      ;
; 0.697 ; PB_release:iPB|pre1                         ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.896      ;
; 0.699 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; -0.261     ; 0.582      ;
; 0.701 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; -0.261     ; 0.584      ;
; 0.706 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.905      ;
; 0.709 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.000        ; -0.261     ; 0.592      ;
; 0.718 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.917      ;
; 0.731 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.944      ;
; 0.735 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.948      ;
; 0.737 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.738 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.740 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.953      ;
; 0.745 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.958      ;
; 0.747 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.960      ;
; 0.752 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.757 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.970      ;
; 0.760 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.962      ;
; 0.783 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.983      ;
; 0.797 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.385      ; 1.326      ;
; 0.801 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.001      ;
; 0.807 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.006      ;
; 0.807 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.336      ;
; 0.820 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.033      ;
; 0.825 ; chnnl_reg[0]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 1.038      ;
; 0.825 ; chnnl_reg[0]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.069      ; 1.038      ;
; 0.827 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.027      ;
; 0.827 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.040      ;
; 0.830 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.030      ;
; 0.830 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.359      ;
; 0.836 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.049      ;
; 0.838 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.038      ;
; 0.841 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.841 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.842 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.843 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.843 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.056      ;
; 0.846 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.847 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.219 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.417      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.097 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.295      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.268      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -1.035 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.233      ;
; -0.950 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; 0.500        ; 0.019      ; 1.464      ;
; -0.950 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; 0.500        ; 0.019      ; 1.464      ;
; -0.950 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; 0.500        ; 0.019      ; 1.464      ;
; -0.948 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.500        ; 0.020      ; 1.463      ;
; -0.948 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.500        ; 0.020      ; 1.463      ;
; -0.948 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.500        ; 0.020      ; 1.463      ;
; -0.948 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.020      ; 1.463      ;
; -0.948 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.020      ; 1.463      ;
; -0.781 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.500        ; 0.019      ; 1.295      ;
; -0.781 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; 0.019      ; 1.295      ;
; -0.526 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.464      ;
; -0.526 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.464      ;
; -0.294 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 1.000        ; -0.056     ; 1.233      ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.944 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 1.170 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.369      ;
; 1.170 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.369      ;
; 1.380 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; -0.500       ; 0.144      ; 1.188      ;
; 1.380 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; 0.144      ; 1.188      ;
; 1.555 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.145      ; 1.364      ;
; 1.555 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; -0.500       ; 0.145      ; 1.364      ;
; 1.555 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.145      ; 1.364      ;
; 1.555 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.145      ; 1.364      ;
; 1.555 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.145      ; 1.364      ;
; 1.561 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; -0.500       ; 0.144      ; 1.369      ;
; 1.561 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; -0.500       ; 0.144      ; 1.369      ;
; 1.561 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; -0.500       ; 0.144      ; 1.369      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.666 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.144      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.689 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.168      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.710 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.188      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
; 1.847 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.326      ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.559 ; -10.976           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.018 ; -45.921              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.559 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -73.954                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.559 ; PB_release:iPB|pre2                         ; chnnl_reg[0]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.640      ;
; -0.525 ; PB_release:iPB|pre3                         ; chnnl_reg[1]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.606      ;
; -0.514 ; PB_release:iPB|pre3                         ; chnnl_reg[2]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.595      ;
; -0.485 ; PB_release:iPB|pre2                         ; chnnl_reg[2]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.566      ;
; -0.485 ; PB_release:iPB|pre2                         ; chnnl_reg[1]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.566      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.413      ;
; -0.409 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.359      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.387 ; PB_release:iPB|pre3                         ; chnnl_reg[0]                             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.468      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.343 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.293      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.272      ;
; -0.317 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.267      ;
; -0.315 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.311 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.261      ;
; -0.307 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.257      ;
; -0.304 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.055      ;
; -0.295 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.245      ;
; -0.291 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.271 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.221      ;
+--------+---------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; chnnl_reg[1]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; chnnl_reg[0]                                ; chnnl_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; chnnl_reg[2]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; reset_synch:iRST|temp                       ; reset_synch:iRST|rst_n                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.200 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.329      ;
; 0.201 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.205 ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.251 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.264 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.269 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.280 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.285 ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.287 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.607      ;
; 0.289 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.291 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.293 ; A2D_intf:iA2D|cur_state.CMD                 ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.299 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; chnnl_reg[1]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.303 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.432      ;
; 0.304 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.315 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.325 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.446      ;
; 0.326 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.333 ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.463      ;
; 0.337 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.342 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.351 ; PB_release:iPB|pre2                         ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.473      ;
; 0.353 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.363 ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.683      ;
; 0.364 ; A2D_intf:iA2D|cur_state.DONE                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.485      ;
; 0.381 ; nxt_chnnl_temp2                             ; strt_cnv_reg                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.383 ; strt_cnv_reg                                ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.392 ; PB_release:iPB|pre1                         ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.514      ;
; 0.394 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.402 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.722      ;
; 0.413 ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.733      ;
; 0.414 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.419 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.000        ; -0.154     ; 0.349      ;
; 0.422 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.543      ;
; 0.423 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.353      ;
; 0.423 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.353      ;
; 0.429 ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.429 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.438 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.567      ;
; 0.440 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.569      ;
; 0.443 ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.449 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.578      ;
; 0.450 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.452 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.581      ;
; 0.453 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.455 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.469 ; strt_cnv_reg                                ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.471 ; chnnl_reg[0]                                ; chnnl_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.600      ;
; 0.471 ; chnnl_reg[0]                                ; chnnl_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.600      ;
; 0.473 ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.793      ;
; 0.477 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.482 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.802      ;
; 0.490 ; A2D_intf:iA2D|cur_state.IDLE                ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.611      ;
; 0.495 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.616      ;
; 0.498 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.500 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; A2D_intf:iA2D|dl1_done                      ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.501 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.501 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.630      ;
; 0.503 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.503 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; strt_cnv_reg                                ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504 ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.633      ;
; 0.505 ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -1.018 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.908      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.934 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.824      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.895 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; 0.500        ; -0.597     ; 0.785      ;
; -0.861 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; 0.500        ; -0.406     ; 0.942      ;
; -0.861 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; 0.500        ; -0.406     ; 0.942      ;
; -0.861 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; 0.500        ; -0.406     ; 0.942      ;
; -0.859 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.940      ;
; -0.859 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.940      ;
; -0.859 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.940      ;
; -0.859 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.940      ;
; -0.859 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.940      ;
; -0.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; 0.500        ; -0.406     ; 0.824      ;
; -0.743 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; 0.500        ; -0.406     ; 0.824      ;
; 0.007  ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 1.000        ; -0.038     ; 0.942      ;
; 0.007  ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 1.000        ; -0.038     ; 0.942      ;
; 0.164  ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 1.000        ; -0.038     ; 0.785      ;
+--------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.559 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre1                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.681      ;
; 0.690 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre3                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.812      ;
; 0.690 ; reset_synch:iRST|rst_n ; PB_release:iPB|pre2                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.812      ;
; 1.425 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.DONE  ; clk          ; clk         ; -0.500       ; -0.323     ; 0.706      ;
; 1.425 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[3]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.706      ;
; 1.523 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.523 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[4]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.523 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.523 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.523 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.531 ; reset_synch:iRST|rst_n ; chnnl_reg[0]                                ; clk          ; clk         ; -0.500       ; -0.323     ; 0.812      ;
; 1.531 ; reset_synch:iRST|rst_n ; chnnl_reg[2]                                ; clk          ; clk         ; -0.500       ; -0.323     ; 0.812      ;
; 1.531 ; reset_synch:iRST|rst_n ; chnnl_reg[1]                                ; clk          ; clk         ; -0.500       ; -0.323     ; 0.812      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|MISO_samp       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.DONE                ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.CMD                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|dl1_done                      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.599 ; reset_synch:iRST|rst_n ; nxt_chnnl_temp2                             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.681      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[13]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[12]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[11]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[10]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[9]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[8]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[7]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[6]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[5]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[4]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[3]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[2]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[1]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[0]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|b16_done        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre1_SCLK       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[0]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[1]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|done_reg        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|full            ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[4]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SCLK_div[2]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[15]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|shft_reg[14]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.SHIFT ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|SS_n_reg        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.IDLE  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|cur_state.WAIT  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|cur_state.IDLE                ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; strt_cnv_reg                                ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
; 1.703 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mnrch:smn|pre2_SCLK       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.785      ;
+-------+------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.652  ; 0.178 ; -1.395   ; 0.559   ; -3.000              ;
;  clk             ; -1.652  ; 0.178 ; -1.395   ; 0.559   ; -3.000              ;
; Design-wide TNS  ; -51.202 ; 0.0   ; -63.4    ; 0.0     ; -73.954             ;
;  clk             ; -51.202 ; 0.000 ; -63.400  ; 0.000   ; -73.954             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nxt_chnnl               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 462      ; 6        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 462      ; 6        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 50       ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 50       ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Mon Mar 20 11:41:34 2023
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.652             -51.202 clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk 
Info (332146): Worst-case recovery slack is -1.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.395             -63.400 clk 
Info (332146): Worst-case removal slack is 1.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.037               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.397             -41.225 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332146): Worst-case recovery slack is -1.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.219             -54.486 clk 
Info (332146): Worst-case removal slack is 0.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.944               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.559             -10.976 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332146): Worst-case recovery slack is -1.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.018             -45.921 clk 
Info (332146): Worst-case removal slack is 0.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.559               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.954 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4814 megabytes
    Info: Processing ended: Mon Mar 20 11:41:37 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


