# Architecture

            ┌──────────────────────────────────────────┐
            │               Frontend                   │
            │------------------------------------------│
            │ Lexer → Parser → Resolver → Analyzer     │
            └──────────────────────────────────────────┘
                              ↓
            ┌──────────────────────────────────────────┐
            │               IR Builder                 │
            │------------------------------------------│
            │ AST → HIR → SSA IR (function graphs)     │
            └──────────────────────────────────────────┘
                              ↓
            ┌──────────────────────────────────────────┐
            │               MIR Lowering               │
            │------------------------------------------│
            │ IR → LIR (block-level, VRegs)            │
            └──────────────────────────────────────────┘
                              ↓
            ┌──────────────────────────────────────────┐
            │           Register Allocation            │
            │------------------------------------------│
            │ Compute live ranges + linear scan alloc  │
            └──────────────────────────────────────────┘
                              ↓
            ┌──────────────────────────────────────────┐
            │            Target Backend                │
            │------------------------------------------│
            │ LIR → MachineInstr (target-dependent)    │
            │ + Assembly emission                      │
            └──────────────────────────────────────────┘