<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7s15ftgb196-1" LaunchTime="1596277190">
  <File Type="PA-TCL" Name="Filter_WaveGenerator.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Filter_WaveGenerator_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Filter_WaveGenerator_reports.tcl"/>
  <File Type="RDS-RDS" Name="Filter_WaveGenerator.vds"/>
  <File Type="RDS-UTIL" Name="Filter_WaveGenerator_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Filter_WaveGenerator_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Filter_WaveGenerator.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Filter_WaveGenerator_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Filter_WaveGenerator_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/DDS_Addr_Generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_9/Lab_9.srcs/sources_1/new/DDS_Addr_Generator.v"/>
        <Attr Name="ImportTime" Val="1595990808"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Driver_DAC.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_9/Lab_9.srcs/sources_1/new/Driver_DAC.v"/>
        <Attr Name="ImportTime" Val="1595990815"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sources_1/new/UART.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sources_1/new/UART.v"/>
        <Attr Name="ImportTime" Val="1595922133"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clk_division.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_9/Lab_9.srcs/sources_1/new/clk_division.v"/>
        <Attr Name="ImportTime" Val="1595473387"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sources_1/imports/rtl/rx_clk_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sources_1/imports/rtl/rx_clk_gen.v"/>
        <Attr Name="ImportTime" Val="1564747093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sources_1/imports/rtl/tx_clk_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sources_1/imports/rtl/tx_clk_gen.v"/>
        <Attr Name="ImportTime" Val="1595841610"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sources_1/imports/rtl/uart_frame_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sources_1/imports/rtl/uart_frame_rx.v"/>
        <Attr Name="ImportTime" Val="1595857238"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sources_1/imports/rtl/uart_frame_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sources_1/imports/rtl/uart_frame_tx.v"/>
        <Attr Name="ImportTime" Val="1595839992"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Filter_WaveGenerator.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VivadoProjects/fir.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fir.v"/>
        <Attr Name="ImportTime" Val="1596125943"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Lab_9.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_9/Lab_9.srcs/sources_1/new/Lab_9.v"/>
        <Attr Name="ImportTime" Val="1595990810"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.sim/sim_1/behav/xsim/glbl.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.sim/sim_1/behav/xsim/glbl.v"/>
        <Attr Name="ImportTime" Val="1529022455"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART/UART.srcs/sim_1/imports/tb/uart_loop.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/sim_1/imports/tb/uart_loop.v"/>
        <Attr Name="ImportTime" Val="1564747093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/Sin_Wave_Rom.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/Square_Wave_Rom.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/Triangle_Wave_Rom.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/FIR_coef_hamming_5k_signed.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/FIR_coef_hamming_500_signed.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/FIR_coef_hamming_500_signed_10kSampling.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Filter_WaveGenerator"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/system.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART/UART.srcs/constrs_1/new/system.xdc"/>
        <Attr Name="ImportTime" Val="1595852625"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Rom_Sin"/>
  <BlockFileSet Type="BlockSrcs" Name="Rom_Square"/>
  <BlockFileSet Type="BlockSrcs" Name="Rom_Triangle"/>
  <BlockFileSet Type="BlockSrcs" Name="fir_compiler_0"/>
</GenRun>
