viewport:width=device-width,initial-scale=1

目录

[TOC]

要想学好组成原理,要理解教程中提到的每个知识点,要通过做一定数量的习题深入理解各个知识点的内涵

+ 计算机如何区分指令和数据
	- 取指周期访存得到的是指令
	- 执行周期访存得到的是数据
+ 总线上通信的双方如何获知传输的开始和结束,如何配合
	- 同步按时钟
	- 异步
	- 半同步
+ 各种校验码,纠错什么的
	- 异步传输有奇偶校验
	- 存储器校验用到了海明码
	- CRC校验码在磁介质和计算机通信(网络)中用到
+ 读时间$t_A$和读周期$t_{RC}$的区别P78,"显然读时间小于读周期"
+ 存储芯片的地址线数目,cpu地址线数目,是两回事;MAR的位数
+ 高位交叉和低位交叉编址和数组的行序为主列序为主似乎有一定的相似之处啊
+ 总线周期和存取周期的联系,我的理解:
	- 一次读内存的过程:首先是一个读取周期,数据送到了总线上,接着是一个总线周期,数据经过总线送到了CPU里边
+ 立即响应式的i/o和主机联络方式时针对速度十分缓慢的设备,?
+ 程序中断接口电路,中断请求与中断请求允许,区别体现在哪,?
设备准备就绪,就相当于提出了中断请求,,??因为设备是cpu启动的,,????
+ 中断,原来是,cpu主动在指令结束后查询,而不是说中断源发出请求
也就是说,,,无论有没有中断源,cpu都会执行一次中断查询,,,??
+ 电路和逻辑,,,???好屌啊,,
+ 子程序,中断,陷阱,dma的区别
	- 陷阱和程序是同步的;中断是异步的,随机的;子程序
+ 关于中断的屏蔽触发器
	- 接口电路有一个屏蔽触发器MASK,可以软件控制外设能否发出中断;
		+ 对应于外设发出中断请求要具备的两个条件
			- 外设准备就绪
			- 系统允许外设发出中断请求
	- cpu有一个允许中断触发器EINT,控制cpu是否响应中断
		+ 对应cpu响应i/o设备提出中断请求的条件;
			- cpu的中断允许触发器EINT为1(中断开)
+ 向量地址转移,灵活到哪去了,???			
+ 做题理解,dma,三种访存冲突解决方案,?
+ dma数据输出时,第一步,主存的数据送到dma的br是什么时候发生的,?
+ dma不是主存和外设直接连线传送,通过dma的br中转,?,,,???
+ 为什么dma传送数据比中断传送要快,?
	- 一个疑问,dma是通过dma中转,还是有数据线直连
	- 首先是什么制约了每次数据传送的位数,?
		+ dma方式,数据传送,数据通过,????
		+ 中断方式,数据经过cpu中转,是cpu内的寄存器决定了每次中断传多少数据量
	- 回答,为什么dma比中断更快,
		+ 同样传送较大的数据量,以至于一次传不完,要分很多次
			- 采用中断来说,每传一次,都要cpu停下来处理下次传送数据的相关事宜
			- 采用dma相当于cpu权力下放,由dma处理每传完一次要处理的改内存,改计数器这些事情
			cpu可以继续原程序
			- 这样,自然,dma方式要比中断效率高
			可以通过课本P
+ dma是cpu响应请求,中断是cpu查询请求,???,
	- 回答,都要看cpu检测/查询
+ 中断识别程序,恢复现场,?????
+ 关中断,的理由,并不充分,,又没有发中断查询,怎么会干扰呢,?
+ 先开中断,然后返回现场,如果这中间,又有中断来了怎么办,?
+ 唐朔飞讲解的收获
	+ 外设的基本硬件电路(程序查询中,四个部分)
		- 设备选择电路
		- 命令译码
		- 数据缓冲
		- 设备状态
	+ 触发器的基本知识+ 每一个细节都是有来历的
		- 触发器的时钟,置1,置0,
		- 自己能根据相互之间的关系,画出中断接口电路的基本组成
	+ 从图推公式,根据公式设计图
+ 按字寻址范围;按字节寻址范围:唐朔飞P73,图4.6
就是,以字为单位,有多少个字;以字节为单位有多少个字节
但是(假设1个字占4个字节)
	- $第0个字节的地址是0,第1个字节的地址是1,\cdots,第i个字节的地址是i$
	- $第0个字的地址是0,第1个字的地址是4,\cdots,第i个字的地址是4i)$
		+ $如果小端,第0个字的内容是[(0)(1)(2)(3)]$
		+ $如果大端,第0个字的内容是[(3)(2)(1)(0)]$
+ 字节序,大端,小端:唐朔飞P306,图7.4
	- 一个多字节的数据,右边是低字节,,往左是高字节
	- 内存地址从0是低地址,往后是高低址	
	- 从某一地址处取出某一长度的一条指令,指令的第一个字节,第二个字节,.....
	- **<u>课本上的图4.7,和图7.4都是在一个字的高字节到低字节一次存放字节地址</u>**
		+ 即从字的角度看地址排序
	+ **<u>再按照字节地址的高低一次存放一个字的高到低字节,</u>**
		+ 即从地址的角度看字的分布
	- 二者对比,就更容易理解问题
+ 总结:字节顺序是指占内存多于一个字节类型的数据在内存中的存放顺序,
通常有小端,大端两种字节顺序.
	- 小端字节序指低字节数据存放在内存低地址处，高字节数据存放在内存高地址处；
	- 大端字节序是高字节数据存放在低地址处，低字节数据存放在高地址处。	
多字节数据'ABC':
___012
小端:ABC,从低字节开始存
大端:CBA,从高字节开始存放
把多个字节放到内存里
BIG-ENDIAN、LITTLE-ENDIAN
intel处理器  小端模式
TCP/IP       大端模式

+ `PC值自动加1`,PC自动加上一条指令的长度;然而不同的指令的长度是不一样的
可以这么理解CPU从存储器中取出一个字节时自动完成$(PC)+1\to PC$
这样,CPU总存储器中取出的指令由多少个字节,PC就自增多少个字节
+ 关于扩展操作码,
	- 用组合的观点,看扩展操作码,,??
	- 扩展操作码如何有效地缩短指令字长,?
	- 例7.2中,固定长度指令,4位操作码,6位地址码,
	那,零地址,一地址指令中剩下的位怎么安排呢,?
+ 指令分类,
	- 按指令字中操作数数目有`零地址,一地址,二地址,三地址,..`之分;
	- 按所执行的功能,有`数据传送指令,算术运算指令,位处理指令,
	串操作指令,控制转移指令,处理机控制指令`之分
		+ 二者一结合, x地址的某某功能的某指令,比如问,
		0地址的算术运算类指令,操作来源是
	- 按指令字操作数的寻址方式分有`直接寻址,立即数寻址,...`之分
+ 双符号位的尾数,怎么右移,?!!!!	
+ 什么是`微操作`
	- $PC\to MAR,1\to R,M(MAR)\to MDR,Ad(IR)\to PC\\\
	这些为了完成一条指令要进行的操作,\\\
	不同功能的指令的执行周期的微操作各有不同\\\
	各个指令的取指周期,间址周期,中断周期的微操作基本相同\\\
	显然,指令的数量越多执行周期的微操作的数量也就越多,总的微操作的数量也越多$