1.  在Veirlog中，所有的端口，隐含地声明为wire类型。因此，
  如果希望端口具有wire类型，则将其声明为input，output或
  inout三种类型之一即可。
2.  如果输出类型的端口需要保存其数值，则必须将其显式地声
  明为reg数据类型。
3.  不能将input或inout类型的端口声明为reg数据类型。这是因为，
  reg类型的变量是用于保存数值的，而输入端口只反应与其相连的
  外部信号的变化，并不能保存这些这些信号的值。
4.  如果声明中未指明端口的数据类型，则默认地，端口具有wire数据类型。