TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 18:44:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 67.86 MHz  ; 67.86 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.736 ; -1769.018     ;
; clk_rom ; -4.110  ; -232.043      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.528 ; 0.000         ;
; clk_rom ; 1.336 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.736 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.795     ;
; -13.658 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.017      ; 14.711     ;
; -13.637 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.686     ;
; -13.622 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.681     ;
; -13.582 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.641     ;
; -13.544 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.017      ; 14.597     ;
; -13.523 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.572     ;
; -13.516 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.560     ;
; -13.515 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.559     ;
; -13.515 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.559     ;
; -13.514 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.568     ;
; -13.514 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.568     ;
; -13.514 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.568     ;
; -13.514 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.568     ;
; -13.504 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.017      ; 14.557     ;
; -13.499 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.581     ;
; -13.493 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.575     ;
; -13.483 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.532     ;
; -13.474 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.514     ;
; -13.474 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.514     ;
; -13.466 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.543     ;
; -13.466 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.543     ;
; -13.464 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.523     ;
; -13.460 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.041      ; 14.537     ;
; -13.460 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.537     ;
; -13.460 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.537     ;
; -13.442 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.485     ;
; -13.442 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.485     ;
; -13.416 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.460     ;
; -13.404 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.473     ;
; -13.402 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.446     ;
; -13.401 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.445     ;
; -13.401 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.445     ;
; -13.400 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.454     ;
; -13.400 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.454     ;
; -13.400 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.454     ;
; -13.400 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.454     ;
; -13.386 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.017      ; 14.439     ;
; -13.385 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.467     ;
; -13.379 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.461     ;
; -13.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.414     ;
; -13.362 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.406     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.405     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.405     ;
; -13.360 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.400     ;
; -13.360 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.400     ;
; -13.360 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.414     ;
; -13.360 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.414     ;
; -13.360 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.414     ;
; -13.360 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.414     ;
; -13.352 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.429     ;
; -13.352 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.429     ;
; -13.349 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.411     ;
; -13.346 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.041      ; 14.423     ;
; -13.346 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.423     ;
; -13.346 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.423     ;
; -13.345 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.427     ;
; -13.339 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.421     ;
; -13.328 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.371     ;
; -13.328 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.371     ;
; -13.320 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.360     ;
; -13.320 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.360     ;
; -13.312 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.371     ;
; -13.312 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.389     ;
; -13.312 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.389     ;
; -13.306 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.041      ; 14.383     ;
; -13.306 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.383     ;
; -13.306 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.041      ; 14.383     ;
; -13.302 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.346     ;
; -13.290 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.359     ;
; -13.288 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.331     ;
; -13.288 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.331     ;
; -13.284 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.349     ;
; -13.271 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.327     ;
; -13.270 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.329     ;
; -13.262 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.306     ;
; -13.254 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.316     ;
; -13.250 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.302     ;
; -13.250 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.319     ;
; -13.244 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.288     ;
; -13.243 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.287     ;
; -13.243 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.287     ;
; -13.242 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.296     ;
; -13.242 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.296     ;
; -13.242 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.296     ;
; -13.242 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.296     ;
; -13.234 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.017      ; 14.287     ;
; -13.227 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.309     ;
; -13.221 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.046      ; 14.303     ;
; -13.213 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 14.262     ;
; -13.213 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.272     ;
; -13.208 ; reg:pc|sr_out[24]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.249     ;
; -13.206 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.023      ; 14.265     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.242     ;
; -13.202 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.242     ;
; -13.199 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.236     ;
; -13.199 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.236     ;
; -13.199 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.236     ;
; -13.199 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.236     ;
; -13.199 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.236     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.110 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.150      ;
; -4.101 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.141      ;
; -4.090 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.130      ;
; -4.069 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.109      ;
; -4.060 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.100      ;
; -4.049 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.089      ;
; -3.973 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 5.013      ;
; -3.932 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.972      ;
; -3.844 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.884      ;
; -3.803 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.843      ;
; -3.796 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.836      ;
; -3.787 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.827      ;
; -3.776 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.816      ;
; -3.775 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.815      ;
; -3.775 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.815      ;
; -3.773 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.813      ;
; -3.769 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.809      ;
; -3.768 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.796      ;
; -3.759 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.799      ;
; -3.753 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.793      ;
; -3.747 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.787      ;
; -3.734 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.774      ;
; -3.732 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.772      ;
; -3.728 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.768      ;
; -3.727 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.755      ;
; -3.718 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.758      ;
; -3.712 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.752      ;
; -3.706 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.746      ;
; -3.689 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.729      ;
; -3.688 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.716      ;
; -3.684 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.712      ;
; -3.682 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.710      ;
; -3.681 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.709      ;
; -3.680 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.720      ;
; -3.677 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.705      ;
; -3.675 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.703      ;
; -3.671 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.711      ;
; -3.669 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.709      ;
; -3.664 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.692      ;
; -3.662 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.702      ;
; -3.659 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.699      ;
; -3.651 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.691      ;
; -3.647 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.687      ;
; -3.647 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.675      ;
; -3.646 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.686      ;
; -3.643 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.671      ;
; -3.641 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.669      ;
; -3.640 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.668      ;
; -3.638 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.678      ;
; -3.636 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.664      ;
; -3.635 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.675      ;
; -3.634 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.662      ;
; -3.627 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.667      ;
; -3.623 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.651      ;
; -3.621 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.661      ;
; -3.615 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.655      ;
; -3.606 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.646      ;
; -3.594 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.634      ;
; -3.580 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.620      ;
; -3.575 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.615      ;
; -3.574 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.614      ;
; -3.571 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.611      ;
; -3.565 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.605      ;
; -3.562 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.590      ;
; -3.561 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.589      ;
; -3.561 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.601      ;
; -3.557 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.585      ;
; -3.555 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.595      ;
; -3.549 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.589      ;
; -3.548 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.576      ;
; -3.530 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.570      ;
; -3.521 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.549      ;
; -3.520 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.548      ;
; -3.516 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.544      ;
; -3.510 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.550      ;
; -3.507 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.535      ;
; -3.473 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.513      ;
; -3.461 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.501      ;
; -3.459 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.499      ;
; -3.455 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.495      ;
; -3.454 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.482      ;
; -3.445 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.485      ;
; -3.439 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.479      ;
; -3.433 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.469      ;
; -3.433 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.473      ;
; -3.432 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.472      ;
; -3.416 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.429      ;
; -3.409 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.426      ;
; -3.400 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.417      ;
; -3.389 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.406      ;
; -3.381 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.421      ;
; -3.374 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.402      ;
; -3.370 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.398      ;
; -3.368 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.396      ;
; -3.367 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.395      ;
; -3.364 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.392      ;
; -3.363 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.391      ;
; -3.363 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.391      ;
; -3.363 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.391      ;
; -3.361 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.389      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.542 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.665 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.679 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.713 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.977      ;
; 0.719 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.802 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.824 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.830 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.836 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.839 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.843 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.996 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.260      ;
; 1.101 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.359      ;
; 1.112 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.149 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.019     ; 1.396      ;
; 1.182 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.019     ; 1.429      ;
; 1.186 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 1.436      ;
; 1.193 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.231 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; regbuf:regULA|sr_out[18]                  ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.505      ;
; 1.235 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.499      ;
; 1.237 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.255 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.017     ; 1.504      ;
; 1.255 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.276 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.565      ;
; 1.278 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.560      ;
; 1.298 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.303 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.308 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.565      ;
; 1.311 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.568      ;
; 1.311 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.568      ;
; 1.314 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.571      ;
; 1.321 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.620      ;
; 1.328 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.605      ;
; 1.329 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.588      ;
; 1.342 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.348 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.353 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.632      ;
; 1.354 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; -0.015     ; 1.605      ;
; 1.397 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                ; clk          ; clk         ; 0.000        ; -0.020     ; 1.643      ;
; 1.398 ; regbuf:regULA|sr_out[16]                  ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.016      ; 1.680      ;
; 1.401 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.679      ;
; 1.401 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.679      ;
; 1.430 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 1.688      ;
; 1.447 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.029     ; 1.684      ;
; 1.459 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.044     ; 1.681      ;
; 1.512 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 1.805      ;
; 1.529 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.017     ; 1.778      ;
; 1.530 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.794      ;
; 1.535 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.810      ;
; 1.545 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.802      ;
; 1.559 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.835      ;
; 1.574 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 1.821      ;
; 1.582 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.858      ;
; 1.585 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.021     ; 1.830      ;
; 1.596 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.859      ;
; 1.598 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.874      ;
; 1.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.885      ;
; 1.611 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.889      ;
; 1.617 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.052     ; 1.831      ;
; 1.627 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.015     ; 1.878      ;
; 1.652 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.020     ; 1.898      ;
; 1.652 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.020     ; 1.898      ;
; 1.652 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.907      ;
; 1.658 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.931      ;
; 1.667 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.926      ;
; 1.668 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.911      ;
; 1.668 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.911      ;
; 1.668 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.023     ; 1.911      ;
; 1.668 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.911      ;
; 1.668 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.911      ;
; 1.669 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 1.938      ;
; 1.669 ; regbuf:regULA|sr_out[1]                   ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.930      ;
; 1.675 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.942      ;
; 1.676 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.941      ;
; 1.680 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.050      ; 1.964      ;
; 1.682 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.939      ;
; 1.686 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.954      ;
; 1.689 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.016     ; 1.939      ;
; 1.690 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 2.000      ;
; 1.694 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.959      ;
; 1.695 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.042     ; 1.919      ;
; 1.703 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.031      ; 1.968      ;
; 1.705 ; reg:ir|sr_out[19]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.958      ;
; 1.706 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 1.975      ;
; 1.710 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.969      ;
; 1.752 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.020     ; 1.998      ;
; 1.757 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.018      ;
; 1.764 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 2.066      ;
; 1.771 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 2.047      ;
; 1.772 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 2.048      ;
; 1.779 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.033      ; 2.078      ;
; 1.784 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 2.068      ;
; 1.790 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 2.047      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.336 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.622      ;
; 1.342 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.628      ;
; 1.607 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.905      ;
; 1.612 ; regbuf:regULA|sr_out[5]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.906      ;
; 1.616 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.910      ;
; 1.617 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.915      ;
; 1.712 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.010      ;
; 1.719 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.029      ;
; 1.748 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.042      ;
; 1.868 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.169      ;
; 1.890 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.196      ;
; 1.919 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.214      ;
; 1.921 ; regbuf:regULA|sr_out[5]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.227      ;
; 1.930 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 2.265      ;
; 2.057 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.363      ;
; 2.061 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 2.387      ;
; 2.073 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.374      ;
; 2.079 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 2.405      ;
; 2.093 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.382      ;
; 2.119 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.397      ;
; 2.128 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 2.452      ;
; 2.135 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.428      ;
; 2.162 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.460      ;
; 2.164 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.457      ;
; 2.171 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.105      ; 2.510      ;
; 2.177 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.475      ;
; 2.177 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.487      ;
; 2.191 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.501      ;
; 2.196 ; regbuf:regULA|sr_out[8]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 2.448      ;
; 2.202 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 2.537      ;
; 2.203 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.510      ;
; 2.218 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.502      ;
; 2.224 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.510      ;
; 2.314 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.607      ;
; 2.337 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 2.665      ;
; 2.343 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 2.678      ;
; 2.348 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.103      ; 2.685      ;
; 2.356 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.645      ;
; 2.367 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.668      ;
; 2.391 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.686      ;
; 2.391 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 2.715      ;
; 2.393 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.105      ; 2.732      ;
; 2.400 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.698      ;
; 2.403 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.713      ;
; 2.408 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.694      ;
; 2.418 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.711      ;
; 2.441 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.725      ;
; 2.458 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.093      ; 2.785      ;
; 2.464 ; regbuf:regULA|sr_out[7]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 2.798      ;
; 2.465 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.767      ;
; 2.467 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.757      ;
; 2.470 ; regbuf:regULA|sr_out[8]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.734      ;
; 2.478 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.783      ;
; 2.479 ; regbuf:regULA|sr_out[7]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.112      ; 2.825      ;
; 2.501 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.799      ;
; 2.530 ; regbuf:regULA|sr_out[6]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 2.839      ;
; 2.538 ; regbuf:regULA|sr_out[4]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.828      ;
; 2.552 ; regbuf:regULA|sr_out[4]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.854      ;
; 2.615 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.904      ;
; 2.629 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.936      ;
; 2.633 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.940      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.649 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.951      ;
; 2.652 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 2.961      ;
; 2.657 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.111      ; 3.002      ;
; 2.665 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.966      ;
; 2.675 ; reg:pc|sr_out[4]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.939      ;
; 2.682 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.111      ; 3.027      ;
; 2.689 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.946      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.956 ; 2.956 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.782 ; -0.782 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.538 ; 21.538 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.680 ; 19.680 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.841 ; 17.841 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.933 ; 19.933 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 20.033 ; 20.033 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.112 ; 20.112 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.084 ; 19.084 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.893 ; 19.893 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.091 ; 20.091 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.168 ; 20.168 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.726 ; 20.726 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.410 ; 20.410 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.419 ; 19.419 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.538 ; 21.538 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.054 ; 19.054 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.320 ; 19.320 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.521 ; 19.521 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.684 ; 18.684 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.097 ; 20.097 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.424 ; 19.424 ; Rise       ; clk             ;
;  data[22] ; clk        ; 21.079 ; 21.079 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.639 ; 18.639 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.713 ; 19.713 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.413 ; 19.413 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.365 ; 20.365 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.253 ; 18.253 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.564 ; 20.564 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.947 ; 18.947 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.068 ; 19.068 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.774 ; 18.774 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.172 ; 14.172 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.075 ; 12.075 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.555 ; 12.555 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.133 ; 12.133 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 14.172 ; 14.172 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.249 ; 12.249 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.015 ; 13.015 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.963 ; 12.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.175 ; 12.175 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.465 ; 12.465 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.079 ; 12.079 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.129 ; 13.129 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.356 ; 13.356 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.330 ; 12.330 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.823 ; 12.823 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.836 ; 11.836 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.296 ; 13.296 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.340 ; 12.340 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.045 ; 12.045 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.028 ; 13.028 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.706 ; 13.706 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.479 ; 13.479 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.447  ; 8.447  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.054 ; 10.054 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 11.405 ; 11.405 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.591 ; 10.591 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.665  ; 9.665  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.985  ; 8.985  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.136  ; 9.136  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.486  ; 9.486  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.888 ; 10.888 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.659 ; 10.659 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.822  ; 9.822  ; Rise       ; clk             ;
;  data[15] ; clk        ; 11.223 ; 11.223 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  data[17] ; clk        ; 10.145 ; 10.145 ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.447  ; 8.447  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.519  ; 8.519  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.520  ; 8.520  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.928  ; 8.928  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.824  ; 9.824  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.505 ; 10.505 ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.390 ; 10.390 ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.048 ; 10.048 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.285  ; 9.285  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.075 ; 12.075 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.555 ; 12.555 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.133 ; 12.133 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 14.172 ; 14.172 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.249 ; 12.249 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.015 ; 13.015 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.963 ; 12.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.175 ; 12.175 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.465 ; 12.465 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.079 ; 12.079 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.129 ; 13.129 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.356 ; 13.356 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.330 ; 12.330 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.823 ; 12.823 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.836 ; 11.836 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.296 ; 13.296 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.340 ; 12.340 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.045 ; 12.045 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.028 ; 13.028 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.706 ; 13.706 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.479 ; 13.479 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; debug[0]   ; data[1]     ; 8.803  ; 8.803  ; 8.803  ; 8.803  ;
; debug[0]   ; data[2]     ; 10.962 ; 10.962 ; 10.962 ; 10.962 ;
; debug[0]   ; data[3]     ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; debug[0]   ; data[4]     ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; debug[0]   ; data[5]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[6]     ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; debug[0]   ; data[7]     ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; debug[0]   ; data[8]     ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; debug[0]   ; data[9]     ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; debug[0]   ; data[10]    ; 8.629  ; 8.629  ; 8.629  ; 8.629  ;
; debug[0]   ; data[11]    ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; debug[0]   ; data[12]    ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; debug[0]   ; data[13]    ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; debug[0]   ; data[14]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; debug[0]   ; data[15]    ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[0]   ; data[16]    ; 9.903  ; 9.903  ; 9.903  ; 9.903  ;
; debug[0]   ; data[17]    ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; debug[0]   ; data[18]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; debug[0]   ; data[19]    ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; debug[0]   ; data[20]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[21]    ; 8.304  ; 8.304  ; 8.304  ; 8.304  ;
; debug[0]   ; data[22]    ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[0]   ; data[23]    ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; debug[0]   ; data[24]    ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; debug[0]   ; data[25]    ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; debug[0]   ; data[26]    ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; debug[0]   ; data[27]    ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; debug[0]   ; data[28]    ; 8.954  ; 8.954  ; 8.954  ; 8.954  ;
; debug[0]   ; data[29]    ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; debug[0]   ; data[30]    ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; debug[0]   ; data[31]    ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; debug[1]   ; data[0]     ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[1]   ; data[1]     ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[2]     ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; debug[1]   ; data[3]     ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; debug[1]   ; data[4]     ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[5]     ; 8.505  ; 8.505  ; 8.505  ; 8.505  ;
; debug[1]   ; data[6]     ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; debug[1]   ; data[7]     ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; debug[1]   ; data[8]     ; 9.703  ; 9.703  ; 9.703  ; 9.703  ;
; debug[1]   ; data[9]     ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[10]    ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; debug[1]   ; data[11]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; debug[1]   ; data[12]    ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; debug[1]   ; data[13]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; debug[1]   ; data[14]    ; 10.605 ; 10.605 ; 10.605 ; 10.605 ;
; debug[1]   ; data[15]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[1]   ; data[16]    ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; debug[1]   ; data[17]    ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; debug[1]   ; data[18]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; debug[1]   ; data[19]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; debug[1]   ; data[20]    ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; debug[1]   ; data[21]    ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; debug[1]   ; data[22]    ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; debug[1]   ; data[23]    ; 7.169  ; 7.169  ; 7.169  ; 7.169  ;
; debug[1]   ; data[24]    ; 9.104  ; 9.104  ; 9.104  ; 9.104  ;
; debug[1]   ; data[25]    ; 8.983  ; 8.983  ; 8.983  ; 8.983  ;
; debug[1]   ; data[26]    ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; debug[1]   ; data[27]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; debug[1]   ; data[28]    ; 8.884  ; 8.884  ; 8.884  ; 8.884  ;
; debug[1]   ; data[29]    ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; debug[1]   ; data[30]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; debug[0]   ; data[1]     ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; debug[0]   ; data[2]     ; 10.962 ; 10.962 ; 10.962 ; 10.962 ;
; debug[0]   ; data[3]     ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; debug[0]   ; data[4]     ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; debug[0]   ; data[5]     ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; debug[0]   ; data[6]     ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; debug[0]   ; data[7]     ; 8.632  ; 8.632  ; 8.632  ; 8.632  ;
; debug[0]   ; data[8]     ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; debug[0]   ; data[9]     ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[0]   ; data[10]    ; 8.629  ; 8.629  ; 8.629  ; 8.629  ;
; debug[0]   ; data[11]    ; 8.999  ; 8.999  ; 8.999  ; 8.999  ;
; debug[0]   ; data[12]    ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; debug[0]   ; data[13]    ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; debug[0]   ; data[14]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; debug[0]   ; data[15]    ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; debug[0]   ; data[16]    ; 9.903  ; 9.903  ; 9.903  ; 9.903  ;
; debug[0]   ; data[17]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[18]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; debug[0]   ; data[19]    ; 8.714  ; 8.714  ; 8.714  ; 8.714  ;
; debug[0]   ; data[20]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[21]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; debug[0]   ; data[22]    ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[0]   ; data[23]    ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; debug[0]   ; data[24]    ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; debug[0]   ; data[25]    ; 7.063  ; 7.063  ; 7.063  ; 7.063  ;
; debug[0]   ; data[26]    ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; debug[0]   ; data[27]    ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; debug[0]   ; data[28]    ; 8.954  ; 8.954  ; 8.954  ; 8.954  ;
; debug[0]   ; data[29]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; debug[0]   ; data[30]    ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; debug[0]   ; data[31]    ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; debug[1]   ; data[0]     ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; debug[1]   ; data[1]     ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[2]     ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; debug[1]   ; data[3]     ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; debug[1]   ; data[4]     ; 8.914  ; 8.914  ; 8.914  ; 8.914  ;
; debug[1]   ; data[5]     ; 8.505  ; 8.505  ; 8.505  ; 8.505  ;
; debug[1]   ; data[6]     ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; debug[1]   ; data[7]     ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; debug[1]   ; data[8]     ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; debug[1]   ; data[9]     ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[10]    ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; debug[1]   ; data[11]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; debug[1]   ; data[12]    ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; debug[1]   ; data[13]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; debug[1]   ; data[14]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[1]   ; data[15]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[1]   ; data[16]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[1]   ; data[17]    ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; debug[1]   ; data[18]    ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[1]   ; data[19]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; debug[1]   ; data[20]    ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; debug[1]   ; data[21]    ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; debug[1]   ; data[22]    ; 9.798  ; 9.798  ; 9.798  ; 9.798  ;
; debug[1]   ; data[23]    ; 7.169  ; 7.169  ; 7.169  ; 7.169  ;
; debug[1]   ; data[24]    ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; debug[1]   ; data[25]    ; 8.983  ; 8.983  ; 8.983  ; 8.983  ;
; debug[1]   ; data[26]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[27]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; debug[1]   ; data[28]    ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; debug[1]   ; data[29]    ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; debug[1]   ; data[30]    ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.690 ; -743.450      ;
; clk_rom ; -1.460 ; -92.780       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.242 ; 0.000         ;
; clk_rom ; 0.551 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.690 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.744      ;
; -5.682 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.736      ;
; -5.671 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.719      ;
; -5.663 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.711      ;
; -5.661 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.715      ;
; -5.660 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.704      ;
; -5.652 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.696      ;
; -5.642 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.690      ;
; -5.631 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.675      ;
; -5.593 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.637      ;
; -5.592 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.636      ;
; -5.592 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.636      ;
; -5.589 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.645      ;
; -5.585 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.629      ;
; -5.584 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.637      ;
; -5.584 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.637      ;
; -5.584 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.637      ;
; -5.584 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.637      ;
; -5.584 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.628      ;
; -5.584 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.628      ;
; -5.576 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.612      ;
; -5.576 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.612      ;
; -5.576 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.629      ;
; -5.576 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.629      ;
; -5.576 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.629      ;
; -5.576 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.629      ;
; -5.570 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.620      ;
; -5.569 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.648      ;
; -5.568 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.604      ;
; -5.568 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.604      ;
; -5.565 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.644      ;
; -5.565 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.619      ;
; -5.564 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.608      ;
; -5.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.607      ;
; -5.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.607      ;
; -5.561 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.640      ;
; -5.559 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.605      ;
; -5.558 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.597      ;
; -5.558 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.597      ;
; -5.557 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.636      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.608      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.608      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.608      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.608      ;
; -5.550 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.624      ;
; -5.550 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.624      ;
; -5.550 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.589      ;
; -5.550 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.589      ;
; -5.547 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.042      ; 6.621      ;
; -5.547 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.621      ;
; -5.547 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.621      ;
; -5.547 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.603      ;
; -5.547 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.583      ;
; -5.547 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.583      ;
; -5.546 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.594      ;
; -5.546 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.605      ;
; -5.542 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.616      ;
; -5.542 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.616      ;
; -5.540 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.619      ;
; -5.539 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.042      ; 6.613      ;
; -5.539 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.613      ;
; -5.539 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.613      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.615      ;
; -5.535 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.579      ;
; -5.532 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.586      ;
; -5.529 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.583      ;
; -5.529 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.568      ;
; -5.529 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.568      ;
; -5.528 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.578      ;
; -5.527 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.580      ;
; -5.522 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.561      ;
; -5.521 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.595      ;
; -5.521 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.595      ;
; -5.519 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.036      ; 6.587      ;
; -5.518 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.572      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.042      ; 6.592      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.592      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 6.592      ;
; -5.517 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.563      ;
; -5.516 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.565      ;
; -5.514 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.553      ;
; -5.513 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.561      ;
; -5.511 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.036      ; 6.579      ;
; -5.510 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.558      ;
; -5.502 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.546      ;
; -5.499 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.547      ;
; -5.499 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.543      ;
; -5.493 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.532      ;
; -5.492 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.538      ;
; -5.491 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.537      ;
; -5.491 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.537      ;
; -5.490 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.036      ; 6.558      ;
; -5.488 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.532      ;
; -5.483 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.538      ;
; -5.483 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.538      ;
; -5.483 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.538      ;
; -5.483 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.538      ;
; -5.475 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.513      ;
; -5.475 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.513      ;
; -5.468 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.512      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.259 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.338      ;
; -1.258 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.337      ;
; -1.252 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.331      ;
; -1.238 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.317      ;
; -1.237 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.316      ;
; -1.231 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.310      ;
; -1.160 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.239      ;
; -1.139 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.218      ;
; -1.121 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.200      ;
; -1.118 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.197      ;
; -1.117 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.196      ;
; -1.111 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.190      ;
; -1.105 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.184      ;
; -1.103 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.182      ;
; -1.100 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.179      ;
; -1.099 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.178      ;
; -1.098 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.177      ;
; -1.097 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.166      ;
; -1.095 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.174      ;
; -1.092 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.171      ;
; -1.087 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.156      ;
; -1.084 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.153      ;
; -1.084 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.163      ;
; -1.083 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.152      ;
; -1.083 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.152      ;
; -1.083 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.162      ;
; -1.082 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.161      ;
; -1.082 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.161      ;
; -1.079 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.148      ;
; -1.079 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.148      ;
; -1.078 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.157      ;
; -1.077 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.156      ;
; -1.076 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.155      ;
; -1.076 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.145      ;
; -1.075 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.154      ;
; -1.074 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.143      ;
; -1.074 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.153      ;
; -1.071 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.150      ;
; -1.067 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.146      ;
; -1.066 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.145      ;
; -1.066 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.135      ;
; -1.063 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.132      ;
; -1.062 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.131      ;
; -1.062 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.131      ;
; -1.060 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.139      ;
; -1.058 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.127      ;
; -1.058 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.127      ;
; -1.055 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.134      ;
; -1.054 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.133      ;
; -1.053 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.122      ;
; -1.048 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.127      ;
; -1.042 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.121      ;
; -1.034 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.113      ;
; -1.030 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.109      ;
; -1.027 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.106      ;
; -1.021 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.100      ;
; -1.020 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.099      ;
; -1.019 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.098      ;
; -1.018 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.097      ;
; -1.014 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.093      ;
; -1.013 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.092      ;
; -1.013 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.092      ;
; -1.010 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.089      ;
; -1.009 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.088      ;
; -1.007 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.086      ;
; -1.006 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.085      ;
; -0.996 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.075      ;
; -0.991 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.060      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.242 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.250 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.297 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.304 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.329 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.478      ;
; 0.331 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.358 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.372 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.451 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.601      ;
; 0.502 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.647      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.018     ; 0.662      ;
; 0.537 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.547 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.018     ; 0.682      ;
; 0.550 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.700      ;
; 0.550 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.687      ;
; 0.551 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.569 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.753      ;
; 0.574 ; regbuf:regULA|sr_out[18]                  ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.735      ;
; 0.577 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.744      ;
; 0.578 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.021      ; 0.751      ;
; 0.582 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 0.724      ;
; 0.594 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.737      ;
; 0.596 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.783      ;
; 0.597 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.740      ;
; 0.598 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.763      ;
; 0.598 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.741      ;
; 0.599 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.742      ;
; 0.603 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.607 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.752      ;
; 0.615 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.622 ; regbuf:regULA|sr_out[16]                  ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 0.789      ;
; 0.623 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.639 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; -0.014     ; 0.777      ;
; 0.666 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.028     ; 0.790      ;
; 0.670 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.046      ; 0.854      ;
; 0.672 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 0.805      ;
; 0.682 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 0.859      ;
; 0.682 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.867      ;
; 0.688 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.043     ; 0.797      ;
; 0.699 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.884      ;
; 0.700 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.849      ;
; 0.707 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.892      ;
; 0.709 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 0.843      ;
; 0.710 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.893      ;
; 0.712 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.855      ;
; 0.719 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.885      ;
; 0.719 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.885      ;
; 0.723 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.021     ; 0.854      ;
; 0.727 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.902      ;
; 0.732 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.907      ;
; 0.735 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.888      ;
; 0.736 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.929      ;
; 0.738 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.017     ; 0.873      ;
; 0.744 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.920      ;
; 0.745 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 0.889      ;
; 0.751 ; regbuf:regULA|sr_out[1]                   ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.899      ;
; 0.753 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.014     ; 0.891      ;
; 0.754 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.898      ;
; 0.755 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.898      ;
; 0.757 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 0.905      ;
; 0.759 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.923      ;
; 0.766 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.912      ;
; 0.770 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.051     ; 0.871      ;
; 0.773 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.775 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.926      ;
; 0.775 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.939      ;
; 0.778 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.017     ; 0.913      ;
; 0.788 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.984      ;
; 0.790 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.937      ;
; 0.798 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.991      ;
; 0.798 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.984      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.800 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.944      ;
; 0.801 ; reg:ir|sr_out[19]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.941      ;
; 0.804 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.997      ;
; 0.805 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.025      ; 0.982      ;
; 0.807 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 0.982      ;
; 0.810 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.990      ;
; 0.810 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.963      ;
; 0.810 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.961      ;
; 0.817 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.987      ;
; 0.819 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.007      ;
; 0.820 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.929      ;
; 0.821 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.964      ;
; 0.821 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.020     ; 0.953      ;
; 0.822 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.994      ;
; 0.822 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.011      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.551 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.746      ;
; 0.559 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.754      ;
; 0.681 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.886      ;
; 0.691 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.896      ;
; 0.692 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.897      ;
; 0.699 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.904      ;
; 0.751 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.956      ;
; 0.764 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.973      ;
; 0.769 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 0.988      ;
; 0.808 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.013      ;
; 0.812 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.054      ;
; 0.813 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.028      ;
; 0.819 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.028      ;
; 0.840 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.055      ;
; 0.887 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.119      ;
; 0.892 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.107      ;
; 0.893 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.125      ;
; 0.899 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.129      ;
; 0.914 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.123      ;
; 0.917 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.107      ;
; 0.919 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.118      ;
; 0.926 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.168      ;
; 0.928 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.109      ; 1.175      ;
; 0.947 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.142      ;
; 0.948 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.157      ;
; 0.948 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.146      ;
; 0.958 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.167      ;
; 0.958 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.160      ;
; 0.958 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.177      ;
; 0.960 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.175      ;
; 0.963 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.168      ;
; 0.968 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.187      ;
; 0.981 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.223      ;
; 1.000 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.235      ;
; 1.012 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.105      ; 1.255      ;
; 1.016 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.178      ;
; 1.019 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.249      ;
; 1.020 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.107      ; 1.265      ;
; 1.021 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.216      ;
; 1.032 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.237      ;
; 1.041 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.240      ;
; 1.041 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.250      ;
; 1.042 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.243      ;
; 1.055 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.297      ;
; 1.056 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.291      ;
; 1.057 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.266      ;
; 1.058 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.254      ;
; 1.060 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.279      ;
; 1.063 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.265      ;
; 1.065 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.114      ; 1.317      ;
; 1.098 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.307      ;
; 1.104 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.319      ;
; 1.121 ; regbuf:regULA|sr_out[4]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.318      ;
; 1.122 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.115      ; 1.375      ;
; 1.125 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.332      ;
; 1.131 ; regbuf:regULA|sr_out[4]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.338      ;
; 1.132 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.329      ;
; 1.136 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.351      ;
; 1.138 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.310      ;
; 1.140 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.358      ;
; 1.149 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.369      ;
; 1.149 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.115      ; 1.402      ;
; 1.156 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.374      ;
; 1.161 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.376      ;
; 1.161 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.356      ;
; 1.161 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.372      ;
; 1.162 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.360      ;
; 1.166 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.365      ;
; 1.182 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.391      ;
; 1.183 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.388      ;
; 1.188 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.371      ;
; 1.189 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.397      ;
; 1.190 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.395      ;
; 1.191 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.399      ;
; 1.191 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.399      ;
; 1.198 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.417      ;
; 1.198 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.406      ;
; 1.199 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.410      ;
; 1.200 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.408      ;
; 1.201 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.409      ;
; 1.201 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.409      ;
; 1.201 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.412      ;
; 1.202 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.410      ;
; 1.202 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.413      ;
; 1.206 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.414      ;
; 1.207 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.415      ;
; 1.207 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.425      ;
; 1.208 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.419      ;
; 1.209 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.112      ; 1.459      ;
; 1.209 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.381      ;
; 1.209 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.427      ;
; 1.210 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.418      ;
; 1.210 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.428      ;
; 1.211 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.419      ;
; 1.212 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.420      ;
; 1.213 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.424      ;
; 1.214 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.432      ;
; 1.216 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.434      ;
; 1.217 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.422      ;
; 1.218 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.385      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_g8o1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.166 ; 1.166 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.146 ; -0.146 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.488 ; 10.488 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.896  ; 8.896  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.840  ; 9.840  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.371  ; 9.371  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.709  ; 9.709  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.805  ; 9.805  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.692  ; 9.692  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.084 ; 10.084 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.975  ; 9.975  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.488 ; 10.488 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.774  ; 9.774  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.240  ; 9.240  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.897  ; 9.897  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.601  ; 9.601  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.338 ; 10.338 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.650  ; 9.650  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.995  ; 9.995  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.335  ; 9.335  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.848  ; 7.848  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.304  ; 7.304  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.793  ; 6.793  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.889  ; 6.889  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.203  ; 7.203  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.080  ; 7.080  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.934  ; 6.934  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.879  ; 6.879  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.848  ; 7.848  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.945  ; 6.945  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.024  ; 7.024  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.336  ; 7.336  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.288  ; 7.288  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.859  ; 6.859  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.080  ; 7.080  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.903  ; 6.903  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.358  ; 7.358  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.450  ; 7.450  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.985  ; 6.985  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.243  ; 7.243  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.781  ; 6.781  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.488  ; 6.488  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.789  ; 6.789  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.458  ; 7.458  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.817  ; 6.817  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.013  ; 7.013  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.858  ; 6.858  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.927  ; 6.927  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.047  ; 7.047  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.313  ; 7.313  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.639  ; 7.639  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.516  ; 7.516  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.040  ; 7.040  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.578 ; 5.578 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.552 ; 5.552 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.928 ; 4.928 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.741 ; 5.741 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.899 ; 4.899 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.287 ; 5.287 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.221 ; 5.221 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.331 ; 5.331 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.366 ; 5.366 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.599 ; 5.599 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.549 ; 5.549 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.488 ; 6.488 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.304 ; 7.304 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.793 ; 6.793 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.080 ; 7.080 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.934 ; 6.934 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.879 ; 6.879 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.848 ; 7.848 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.945 ; 6.945 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.024 ; 7.024 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.336 ; 7.336 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.288 ; 7.288 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.859 ; 6.859 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.080 ; 7.080 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.903 ; 6.903 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.358 ; 7.358 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.450 ; 7.450 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.985 ; 6.985 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.243 ; 7.243 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.488 ; 6.488 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.789 ; 6.789 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.458 ; 7.458 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.817 ; 6.817 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.013 ; 7.013 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.858 ; 6.858 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.927 ; 6.927 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.047 ; 7.047 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.313 ; 7.313 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.516 ; 7.516 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.040 ; 7.040 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[1]     ; 4.526 ; 4.526 ; 4.526 ; 4.526 ;
; debug[0]   ; data[2]     ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[3]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; debug[0]   ; data[4]     ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[0]   ; data[5]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[0]   ; data[6]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; debug[0]   ; data[7]     ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; debug[0]   ; data[8]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[9]     ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; debug[0]   ; data[10]    ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; debug[0]   ; data[11]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[0]   ; data[12]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[0]   ; data[13]    ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; debug[0]   ; data[14]    ; 5.616 ; 5.616 ; 5.616 ; 5.616 ;
; debug[0]   ; data[15]    ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; debug[0]   ; data[16]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; debug[0]   ; data[17]    ; 4.751 ; 4.751 ; 4.751 ; 4.751 ;
; debug[0]   ; data[18]    ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; debug[0]   ; data[19]    ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; debug[0]   ; data[20]    ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[0]   ; data[21]    ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; debug[0]   ; data[22]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[0]   ; data[23]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; debug[0]   ; data[24]    ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; debug[0]   ; data[25]    ; 3.934 ; 3.934 ; 3.934 ; 3.934 ;
; debug[0]   ; data[26]    ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; debug[0]   ; data[27]    ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; debug[0]   ; data[28]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[0]   ; data[29]    ; 4.775 ; 4.775 ; 4.775 ; 4.775 ;
; debug[0]   ; data[30]    ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; debug[0]   ; data[31]    ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; debug[1]   ; data[0]     ; 4.797 ; 4.797 ; 4.797 ; 4.797 ;
; debug[1]   ; data[1]     ; 4.413 ; 4.413 ; 4.413 ; 4.413 ;
; debug[1]   ; data[2]     ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; debug[1]   ; data[3]     ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[4]     ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; debug[1]   ; data[5]     ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[6]     ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[1]   ; data[7]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[8]     ; 4.884 ; 4.884 ; 4.884 ; 4.884 ;
; debug[1]   ; data[9]     ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; debug[1]   ; data[10]    ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[1]   ; data[11]    ; 4.904 ; 4.904 ; 4.904 ; 4.904 ;
; debug[1]   ; data[12]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[1]   ; data[13]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; debug[1]   ; data[14]    ; 5.282 ; 5.282 ; 5.282 ; 5.282 ;
; debug[1]   ; data[15]    ; 4.883 ; 4.883 ; 4.883 ; 4.883 ;
; debug[1]   ; data[16]    ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[1]   ; data[17]    ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[1]   ; data[18]    ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; debug[1]   ; data[19]    ; 4.090 ; 4.090 ; 4.090 ; 4.090 ;
; debug[1]   ; data[20]    ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[21]    ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; debug[1]   ; data[22]    ; 5.188 ; 5.188 ; 5.188 ; 5.188 ;
; debug[1]   ; data[23]    ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; debug[1]   ; data[24]    ; 4.601 ; 4.601 ; 4.601 ; 4.601 ;
; debug[1]   ; data[25]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[26]    ; 5.153 ; 5.153 ; 5.153 ; 5.153 ;
; debug[1]   ; data[27]    ; 4.543 ; 4.543 ; 4.543 ; 4.543 ;
; debug[1]   ; data[28]    ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; debug[1]   ; data[29]    ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[30]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; debug[1]   ; data[31]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[1]     ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; debug[0]   ; data[2]     ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[3]     ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[0]   ; data[4]     ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[0]   ; data[5]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[0]   ; data[6]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; debug[0]   ; data[7]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[0]   ; data[8]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[9]     ; 4.266 ; 4.266 ; 4.266 ; 4.266 ;
; debug[0]   ; data[10]    ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; debug[0]   ; data[11]    ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; debug[0]   ; data[12]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[0]   ; data[13]    ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[0]   ; data[14]    ; 5.616 ; 5.616 ; 5.616 ; 5.616 ;
; debug[0]   ; data[15]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[0]   ; data[16]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; debug[0]   ; data[17]    ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; debug[0]   ; data[18]    ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; debug[0]   ; data[19]    ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; debug[0]   ; data[20]    ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[0]   ; data[21]    ; 3.904 ; 3.904 ; 3.904 ; 3.904 ;
; debug[0]   ; data[22]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[0]   ; data[23]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[0]   ; data[24]    ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; debug[0]   ; data[25]    ; 3.643 ; 3.643 ; 3.643 ; 3.643 ;
; debug[0]   ; data[26]    ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; debug[0]   ; data[27]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[28]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[0]   ; data[29]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; debug[0]   ; data[30]    ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; debug[0]   ; data[31]    ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; debug[1]   ; data[0]     ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; debug[1]   ; data[1]     ; 4.413 ; 4.413 ; 4.413 ; 4.413 ;
; debug[1]   ; data[2]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; debug[1]   ; data[3]     ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[4]     ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; debug[1]   ; data[5]     ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[6]     ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[7]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[8]     ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; debug[1]   ; data[9]     ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; debug[1]   ; data[10]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[11]    ; 4.904 ; 4.904 ; 4.904 ; 4.904 ;
; debug[1]   ; data[12]    ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; debug[1]   ; data[13]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; debug[1]   ; data[14]    ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; debug[1]   ; data[15]    ; 4.883 ; 4.883 ; 4.883 ; 4.883 ;
; debug[1]   ; data[16]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[17]    ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[1]   ; data[18]    ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; debug[1]   ; data[19]    ; 4.090 ; 4.090 ; 4.090 ; 4.090 ;
; debug[1]   ; data[20]    ; 4.038 ; 4.038 ; 4.038 ; 4.038 ;
; debug[1]   ; data[21]    ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; debug[1]   ; data[22]    ; 5.032 ; 5.032 ; 5.032 ; 5.032 ;
; debug[1]   ; data[23]    ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; debug[1]   ; data[24]    ; 4.570 ; 4.570 ; 4.570 ; 4.570 ;
; debug[1]   ; data[25]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[26]    ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; debug[1]   ; data[27]    ; 4.543 ; 4.543 ; 4.543 ; 4.543 ;
; debug[1]   ; data[28]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[29]    ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[30]    ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; debug[1]   ; data[31]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.736   ; 0.242 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.736   ; 0.242 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -4.110    ; 0.551 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2001.061 ; 0.0   ; 0.0      ; 0.0     ; -1075.86            ;
;  clk             ; -1769.018 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -232.043  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.956 ; 2.956 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.146 ; -0.146 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.538 ; 21.538 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.680 ; 19.680 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.841 ; 17.841 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.933 ; 19.933 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 20.033 ; 20.033 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.112 ; 20.112 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.084 ; 19.084 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.893 ; 19.893 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.091 ; 20.091 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.168 ; 20.168 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.726 ; 20.726 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.410 ; 20.410 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.419 ; 19.419 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.538 ; 21.538 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.054 ; 19.054 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.320 ; 19.320 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.521 ; 19.521 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.684 ; 18.684 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.097 ; 20.097 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.424 ; 19.424 ; Rise       ; clk             ;
;  data[22] ; clk        ; 21.079 ; 21.079 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.639 ; 18.639 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.713 ; 19.713 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.413 ; 19.413 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.365 ; 20.365 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.253 ; 18.253 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.564 ; 20.564 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.947 ; 18.947 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.068 ; 19.068 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.774 ; 18.774 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.172 ; 14.172 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.075 ; 12.075 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.555 ; 12.555 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.133 ; 12.133 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 14.172 ; 14.172 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.249 ; 12.249 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.383 ; 12.383 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.015 ; 13.015 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.963 ; 12.963 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.175 ; 12.175 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.465 ; 12.465 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.079 ; 12.079 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.129 ; 13.129 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.356 ; 13.356 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.330 ; 12.330 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.823 ; 12.823 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.836 ; 11.836 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.296 ; 13.296 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.340 ; 12.340 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.045 ; 12.045 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.135 ; 12.135 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.028 ; 13.028 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.706 ; 13.706 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.479 ; 13.479 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.578 ; 5.578 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.552 ; 5.552 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.928 ; 4.928 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.741 ; 5.741 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.899 ; 4.899 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.287 ; 5.287 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.221 ; 5.221 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.331 ; 5.331 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.366 ; 5.366 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.599 ; 5.599 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.549 ; 5.549 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.488 ; 6.488 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.304 ; 7.304 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.793 ; 6.793 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.080 ; 7.080 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.934 ; 6.934 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.879 ; 6.879 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.848 ; 7.848 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.945 ; 6.945 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.024 ; 7.024 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.336 ; 7.336 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.288 ; 7.288 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.859 ; 6.859 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.080 ; 7.080 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.903 ; 6.903 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.358 ; 7.358 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.450 ; 7.450 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.985 ; 6.985 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.243 ; 7.243 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.488 ; 6.488 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.789 ; 6.789 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.458 ; 7.458 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.817 ; 6.817 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.013 ; 7.013 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.858 ; 6.858 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.927 ; 6.927 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.047 ; 7.047 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.313 ; 7.313 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.516 ; 7.516 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.040 ; 7.040 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; debug[0]   ; data[1]     ; 8.803  ; 8.803  ; 8.803  ; 8.803  ;
; debug[0]   ; data[2]     ; 10.962 ; 10.962 ; 10.962 ; 10.962 ;
; debug[0]   ; data[3]     ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; debug[0]   ; data[4]     ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; debug[0]   ; data[5]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[6]     ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; debug[0]   ; data[7]     ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; debug[0]   ; data[8]     ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; debug[0]   ; data[9]     ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; debug[0]   ; data[10]    ; 8.629  ; 8.629  ; 8.629  ; 8.629  ;
; debug[0]   ; data[11]    ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; debug[0]   ; data[12]    ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; debug[0]   ; data[13]    ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; debug[0]   ; data[14]    ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; debug[0]   ; data[15]    ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[0]   ; data[16]    ; 9.903  ; 9.903  ; 9.903  ; 9.903  ;
; debug[0]   ; data[17]    ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; debug[0]   ; data[18]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; debug[0]   ; data[19]    ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; debug[0]   ; data[20]    ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; debug[0]   ; data[21]    ; 8.304  ; 8.304  ; 8.304  ; 8.304  ;
; debug[0]   ; data[22]    ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[0]   ; data[23]    ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; debug[0]   ; data[24]    ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; debug[0]   ; data[25]    ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; debug[0]   ; data[26]    ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; debug[0]   ; data[27]    ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; debug[0]   ; data[28]    ; 8.954  ; 8.954  ; 8.954  ; 8.954  ;
; debug[0]   ; data[29]    ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; debug[0]   ; data[30]    ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; debug[0]   ; data[31]    ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; debug[1]   ; data[0]     ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[1]   ; data[1]     ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[2]     ; 9.581  ; 9.581  ; 9.581  ; 9.581  ;
; debug[1]   ; data[3]     ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; debug[1]   ; data[4]     ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[5]     ; 8.505  ; 8.505  ; 8.505  ; 8.505  ;
; debug[1]   ; data[6]     ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; debug[1]   ; data[7]     ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; debug[1]   ; data[8]     ; 9.703  ; 9.703  ; 9.703  ; 9.703  ;
; debug[1]   ; data[9]     ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[10]    ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; debug[1]   ; data[11]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; debug[1]   ; data[12]    ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; debug[1]   ; data[13]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; debug[1]   ; data[14]    ; 10.605 ; 10.605 ; 10.605 ; 10.605 ;
; debug[1]   ; data[15]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[1]   ; data[16]    ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; debug[1]   ; data[17]    ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; debug[1]   ; data[18]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; debug[1]   ; data[19]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; debug[1]   ; data[20]    ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; debug[1]   ; data[21]    ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; debug[1]   ; data[22]    ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; debug[1]   ; data[23]    ; 7.169  ; 7.169  ; 7.169  ; 7.169  ;
; debug[1]   ; data[24]    ; 9.104  ; 9.104  ; 9.104  ; 9.104  ;
; debug[1]   ; data[25]    ; 8.983  ; 8.983  ; 8.983  ; 8.983  ;
; debug[1]   ; data[26]    ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; debug[1]   ; data[27]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; debug[1]   ; data[28]    ; 8.884  ; 8.884  ; 8.884  ; 8.884  ;
; debug[1]   ; data[29]    ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; debug[1]   ; data[30]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[1]     ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; debug[0]   ; data[2]     ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; debug[0]   ; data[3]     ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[0]   ; data[4]     ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[0]   ; data[5]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[0]   ; data[6]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; debug[0]   ; data[7]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[0]   ; data[8]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; debug[0]   ; data[9]     ; 4.266 ; 4.266 ; 4.266 ; 4.266 ;
; debug[0]   ; data[10]    ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; debug[0]   ; data[11]    ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; debug[0]   ; data[12]    ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; debug[0]   ; data[13]    ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[0]   ; data[14]    ; 5.616 ; 5.616 ; 5.616 ; 5.616 ;
; debug[0]   ; data[15]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[0]   ; data[16]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; debug[0]   ; data[17]    ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; debug[0]   ; data[18]    ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; debug[0]   ; data[19]    ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; debug[0]   ; data[20]    ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[0]   ; data[21]    ; 3.904 ; 3.904 ; 3.904 ; 3.904 ;
; debug[0]   ; data[22]    ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[0]   ; data[23]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[0]   ; data[24]    ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; debug[0]   ; data[25]    ; 3.643 ; 3.643 ; 3.643 ; 3.643 ;
; debug[0]   ; data[26]    ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; debug[0]   ; data[27]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[28]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[0]   ; data[29]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; debug[0]   ; data[30]    ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; debug[0]   ; data[31]    ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; debug[1]   ; data[0]     ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; debug[1]   ; data[1]     ; 4.413 ; 4.413 ; 4.413 ; 4.413 ;
; debug[1]   ; data[2]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; debug[1]   ; data[3]     ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[4]     ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; debug[1]   ; data[5]     ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[6]     ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[7]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[8]     ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; debug[1]   ; data[9]     ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; debug[1]   ; data[10]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[11]    ; 4.904 ; 4.904 ; 4.904 ; 4.904 ;
; debug[1]   ; data[12]    ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; debug[1]   ; data[13]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; debug[1]   ; data[14]    ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; debug[1]   ; data[15]    ; 4.883 ; 4.883 ; 4.883 ; 4.883 ;
; debug[1]   ; data[16]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[17]    ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[1]   ; data[18]    ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; debug[1]   ; data[19]    ; 4.090 ; 4.090 ; 4.090 ; 4.090 ;
; debug[1]   ; data[20]    ; 4.038 ; 4.038 ; 4.038 ; 4.038 ;
; debug[1]   ; data[21]    ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; debug[1]   ; data[22]    ; 5.032 ; 5.032 ; 5.032 ; 5.032 ;
; debug[1]   ; data[23]    ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; debug[1]   ; data[24]    ; 4.570 ; 4.570 ; 4.570 ; 4.570 ;
; debug[1]   ; data[25]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[1]   ; data[26]    ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; debug[1]   ; data[27]    ; 4.543 ; 4.543 ; 4.543 ; 4.543 ;
; debug[1]   ; data[28]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[29]    ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[30]    ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; debug[1]   ; data[31]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736132  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736132  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 12 18:44:51 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.736
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.736     -1769.018 clk 
    Info (332119):    -4.110      -232.043 clk_rom 
Info (332146): Worst-case hold slack is 0.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.528         0.000 clk 
    Info (332119):     1.336         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.690      -743.450 clk 
    Info (332119):    -1.460       -92.780 clk_rom 
Info (332146): Worst-case hold slack is 0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.242         0.000 clk 
    Info (332119):     0.551         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Wed Dec 12 18:44:52 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


