# Title: UE ECE_4SE04_TP | Catalogue 2024-2025 | SynapseS

#  [ ](/catalogue/2024-2025) Enseignement scientifique & technique \-
ECE_4SE04_TP : Architectures reconfigurables et langages HDL (Reconfigurable
architectures and HDL language)

## Domaine > Electronique.

## Descriptif

L'objectif principal de ce cours est une initiation à la modélisation et la
synthèse des systèmes de traitements numériques.  
Une première partie du cours est consacrée à l'utilisation de langages
informatiques (langages de description de matériel) dont la sémantique
particulière permet, entre autres, de représenter les notions de temps et de
parallélisme. La seconde partie du cours, consacrée à la technologie des
circuits logiques reprogrammables, aborde simultanément les enjeux techniques
et économiques de ces circuits ainsi qu'une initiation pratique à leur mise en
oeuvre.

  * Informations générales
  * Pré-requis
  * Acquisition de l'UE
  * Descriptif & programme

24 heures en présentiel (16 blocs ou créneaux)

réparties en:

  * Leçon : 12
  * Travaux Dirigés : 10.5
  * Contrôle de connaissance : 1.5

38.5 heures de travail personnel estimé pour l’étudiant.

### Diplôme(s) concerné(s)

  * [Echange international non diplomant](/catalogue/2024-2025/diplome/1/PEI-echange-international-non-diplomant)
  * [Diplôme d'ingénieur](/catalogue/2024-2025/diplome/4/ING-diplome-d-ingenieur)

### Parcours de rattachement

  * [Filière Systèmes embarqués (créneau B)](/catalogue/2024-2025/parcours/1377/SE-filiere-systemes-embarques-creneau-b)

## Pour les étudiants du diplôme Diplôme d'ingénieur

Cours de 1eA ou équivalent (Bases de la logique séquentielle, logique
synchrone).

### Format des notes

Numérique sur 20

Littérale/grade européen

## Pour les étudiants du diplôme Echange international non diplomant

## Pour les étudiants du diplôme Diplôme d'ingénieur

### Vos modalités d'acquisition :

Contrôle de connaissances (1h30) et comptes rendus de TD.

L'UE est acquise si Note finale >= 10

  * Crédits ECTS acquis : 2.5 ECTS
  * Crédit d'UE électives acquis : 2.5

La note obtenue rentre dans le calcul de votre GPA.

L'UE est évaluée par les étudiants.

### Programme détaillé

### Mots clés

Modélisation événementielle, HDL, SystemVerilog, simulation logique, synthèse
logique, styles de codage, FPGA, accélération matérielle.

# responsables

Sumanta CHAUDHURI

# coordinateurs des études

Jérome CAHORS

# Equipe d'ingénierie pédagogique

Sumanta CHAUDHURI

Guillaume DUC

Tarik GRABA

Yves MATHIEU

# programmation

## Architectures reconfigurables et langages HDL - SE204 - S1P2 - B1 - B1

2024-2025 - 1er semestre période 2 (du 08/11/24 au 12/02/25)

### Responsable :

Sumanta CHAUDHURI

### Langues :

Français

###

E-mail

Catégorie

Site(s)

Téléphone

Téléphone

Entité de rattachement :

Libelle diplôme :

Niveau :

Site :

Fonction :

Programme d'échange :

Régime d'inscription :

