lab3_2.v为实验内容1_B中实现同步时序逻辑电路的verilog文件
lab3_2_sml.v为实验内容1_B中用于测试同步时序逻辑电路的仿真文件