# ===================================================================
# Xilinx Vivado
#
# この .gitignore は、プロジェクトを再構築するために必要な
# 「ソース」ファイルのみを追跡することを目的としています。
#
# - 追跡する (KEEP):
#   - VHDL ソース: *.vhd, *.vhdl
#   - 制約: *.xdc
#   - プロジェクトファイル: *.xpr
#   - ブロックデザイン: *.bd
#   - IP コア設定: *.xci
#   - Tcl スクリプト: *.tcl
#
# - 無視する (IGNORE):
#   - 合成・配置配線の実行結果
#   - キャッシュ、ログ、レポート
#   - IP コアの「生成済み」ファイル
#   - ウェーブフォーム、一時ファイル
# ===================================================================

# --- プロジェクトのローカル設定 ---
# Vivadoのローカル設定と状態ファイル
.Xil/
*.data/
*.srcs/utils_1/

# --- Vivadoの実行結果ディレクトリ ---
# 合成 (synth) と 配置配線 (impl) の全結果
*.runs/

# --- プロジェクトのキャッシュ ---
*.cache/

# --- IP と ブロックデザインの「生成」ファイル ---
# *.xci と *.bd は保持しますが、それらから生成されたファイルは無視します
*.gen/
*.srcs/sources_1/bd/*/hdl/
*.srcs/sources_1/bd/*/ip/
*.srcs/sources_1/bd/*/sim/
*.srcs/sources_1/bd/*/synth/
*.ip_user_files/

# --- シミュレーション ---
*.sim/
*.wdb  # Waveform Database

# --- ログ、ジャーナル、レポート ---
*.log
*.jou
*.html
*.xml
*.rpt
*.str
*.xrpt
*webtalk*.*
*_rules.xml

# --- 出力ファイル ---
*.bit
*.bin
*.ltx
*.prm
*.mcs
*.rbt
*.sysdef
*.hwdef

# --- SDK / Vitis (組み込みプロジェクトの場合) ---
*.sdk/
*.vitis/
*_bsp/
.metadata/

# --- その他の一時ファイル ---
*~
*.swp
*.bak