module AndGate16(a,b,c) ;  // 8

output [0:15] c ;
input [0:15] a,b ;

AndGate AG_1[0:15](a,b,c) ;

endmodule 
