//============================================
// Define VDD and VSS
//============================================

VVDD (VDD 0) vsource dc=pvdd
VVSS (VSS 0) vsource dc=0


//============================================
// Gate bias
//============================================

VVGS (VGS VDD) vsource


//============================================
// Drain bias
//============================================

VVDS (VDS VDD) vsource dc=-pvdd


//============================================
// Test transistor
//============================================

P1 (VDS VGS VDD BULK) P_TRANSISTOR width=wdef length=ldef

VBULK (BULK VDD) vsource dc=0


