# 12주차 : Sense Amplifier

**SRAM의 기본구조 및 Sense Amplifier의 사용 목적**

SRAM을 구성하는 전체적인 구조는 다음 **▲그림1**을 통하여 확인할 수 있다.

![HW12%20002dff65da474596a4e4035f1811f69d/image119.png](HW12%20002dff65da474596a4e4035f1811f69d/image119.png)

![HW12%20002dff65da474596a4e4035f1811f69d/image120.png](HW12%20002dff65da474596a4e4035f1811f69d/image120.png)

**▲그림1(SRAM 기본구조) ▲그림2(컬럼회로)**

기본적으로 뱅크 구조를 이루는 cell들이 페이지로 구성되어 겹겹이 쌓여 있으며, 상단부에는 Bit line을 예비 충전하기 위한 pre-charge 회로가 위치하여 있고 이외에 기타 쓰기 및 읽기를 위한 구동회로 가 하단부에 위치하여 있다.

Data를 Read or write 하기 위한 주소를 사용자로부터 입력받을 시 해당 주소를 디코딩하여 해당 cell이 선택되고 해당 cell과 Bit line 간의 전하 재분배에 의한 Read or write 동작을 수행하게 된다.

이때, 수많은 cell로 구성된 RAM의 BL과 $\overline{\text{BL}}$은 매우 큰 capacitance를 가지며 이에 의하여 읽기 속도가 매우 느려진다.

가령, Bit line capacitance = *C*BL, cell current=*I*av, cell pull-down resistance=R이라 가정한다면 Bit line에 *ΔV*의 전압 변화가 일어나기까지의 지연 시간은 다음과 같이 표현된다.

$t_{\text{pd}} = \frac{C_{\text{BL}} \bullet \mathrm{\Delta}V}{I_{\text{av}}} = \frac{R \bullet C_{\text{BL}} \bullet \mathrm{\Delta}V}{V_{\text{DD}}}$ 이때, *C*BL은 매우 크고, *I*av는 작으므로 지연 시간 *t*pd는 매우 큰 값을 가진다.

위의 식을 토대로 지연 시간(*t*pd)을 줄여 속도를 빠르게 개선하기 위해서는 *C*BL, R을 최소화하고, *V*DD을 크게 하여야 하지만 이는 현실적으로 쉽지 않다.

따라서 Bit line의 작은 전압 변화를 감지하여 읽기 속도를 개선하고 고속 동작에 용이 하기 위하여

Sense Amplifier가 사용된다.

Sense Amplifier는 크게 Voltage Sense Amplifier와 Current Sense Amplifier 2가지로 구분할 수 있다.

Voltage Sense Amplifier의 경우 간단하며 효과적인 Sense Amplifier지만 큰 bit line capacitor 부하에 사용할 경우 어느 정도 전압 차이가 발생할 때까지 기다려야 하는 단점이 있다.

Current Sense Amplifier의 경우 전류를 감지하기 때문에 Voltage Sense Amplifier와 비교하면 고속 동작이 가능하지만, 높은 파워소모, layout 증가, 비트라인 멀티 플렉서의 유한한 저항으로 인한 퍼포먼스 저하와 더불어 transistor 부정합에 의하여 발생하는 소전류를 측정하는 데 어려움이 있다.

다음은 본 과제에서 제안한 Voltage Sense Amplifier[(a), (b), (c)]에 대하여 알아보도록 한다.

**(a) Linear Type Sense Amplifier**

![HW12%20002dff65da474596a4e4035f1811f69d/image121.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image121.bmp)

**▲그림3**은 Linear Type Sense Amplifier의 기본구조이다.

Typical Circuit for Static Voltage Sense Amplifier 혹은

Current Mirror Type Sense Amplifier 라고도 불리며,

가장 일반적으로 사용되는 정적 전압 감지 증폭기이다.

이 감지 증폭기는 *VB* 가 Sense Enable 역할을 담당하며 읽기 작업 중에만 활성화된다.

**▲그림3(Linear Type Sense Amplifier)**

- **Linear Type Sense Amplifier Operations**

Linear Type Sense Amplifier의 경우 WL=1로 Read 동작 수행 시 앞서 언급한 바와 같이 해당 cell이 선택되고 transistor가 도통 되어 pre-charge 되어있던 BL, $\overline{\text{BL}}$에서 전압 차이가 발생한다.

이때, BL=VCM + Vid/2, $\overline{\text{BL}}$= VCM – Vid/2 로 표현할 수 있다.

(단, VCM은 BL과 $\overline{\text{BL}}$의 common mode voltage이며, VCM = (BL+$\overline{\text{BL}}$)/2, Vid = BL-$\overline{\text{BL}}$)

다음 식에서 Vid/2 << Vov 를 만족한다면 (차동신호 소신호 조건을 만족) ▲**그림3**같이 회로를 소신호 해석할 수 있다.

![HW12%20002dff65da474596a4e4035f1811f69d/image122.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image122.bmp)

계속해서 Sense Amplifier의 입력전압인 BL, $\overline{\text{BL}}$가 소신호 임으로 Q5 Current sink가 정상 동작하지 못한다.

따라서 Q5 Drain node는 signal ground가 되므로 current mirror의 input current인 *I*는 vid/(2/gm) [단, gm=Q1, Q2 NFET의 transconductance]으로 표현되며, current mirror의 output current도 *I*가 되어 결과적으로 Sense Amplifier의 output current는 2*I*가 된다.

SA의 출력전압은 Q1과 Q3의 출력저항 ro1과 ro3에 의하여 Vout=(ro1//ro3)gm*vid 로 차동이득(*Ad*)에 의한 증폭 출력이 나타난다. **▲그림4(차동신호 소신호 해석)**

만약 BL과 $\overline{\text{BL}}$의 차동신호가 소신호 조건을 만족하지 않는다면 다음과 같은 Sense Amplifier 동작한다.

*ΔV*=Vid(BL-$\overline{\text{BL}}$) 즉, *ΔV*가 커질수록 Q1의 입력전압은 커짐으로 Q1의 출력전류는 증가하며 complementary 구조에 의하여 Q2의 출력전류는 감소함을 알 수 있다.

이때, 차동신호 *ΔV*가 충분히 크다면 다음 **▲그림5**과 같이 동작한다.

![HW12%20002dff65da474596a4e4035f1811f69d/image123.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image123.bmp)

**▲그림5**

▲그림5 Q5의 Current sink에 의해 전체 전류는 I보다 커질 수 없다. 따라서 *ΔV*가 충분히 크다면 전체 전류 I는 Q1을 통해 흐를 것이다. 이때, Q2에는 전류가 흐르지 않으므로 open 된다.

Q1에 최대출력전류가 흐를 때 *ΔV*는 차동신호의 입력범위에 의해 *ΔV*=$\sqrt{2}V_{\text{OV}}$가 된다.

current mirror의 output current도 I이기 때문에 *ΔV*가 충분히 크다면 SA의 출력전압은 I에 의하여 충전되고, SA의 출력전압이 VDD 까지 Full swing으로 충전되는데 걸리는 시간은 다음과 같다.

$\mathrm{\Delta}t = \frac{\text{CV}_{\text{DD}}}{I}$

이와 반대로 *ΔV*=$- \sqrt{2}V_{\text{OV}}$ 일 경우 Q1이 open 되어 모든 전류는 Q2를 통해 흐른다.

이때, current mirror의 입력 전류가 ‘0’이므로 출력전류 또한 0이 된다. 따라서 회로는 ▲그림5의 오른쪽과 같고, 만약 충분한 시간이 흐른다면 SA의 출력전압은 GND 까지 Full swing으로 방전될 것이다.

SA의 출력전압이 VDD~GND full swing 하는데 걸리는 시간이 짧을수록 read 시간이 짧아지므로 I가 클수록 좋다. 하지만 I가 커지면 *P* = *V*DD*I* 이므로 Read 동작에서의 파워 소모가 증가하는 trade-off가 발생한다.

- **Linear Type Sense Amplifier의 장점**

① 차동증폭기이므로 common mode 신호는 제거된다.

따라서 BL과 $\overline{\text{BL}}$에서의 Noise는 제거하고 차동신호만 증폭할 수 있다.

② BL과 $\overline{\text{BL}}$의 차동신호가 클수록 읽기 동작 속도는 빨라진다.

단, 차동신호가 클수록 전력 소모가 커지는 trade-off가 발생.

③ 입력과 출력이 분리되어 있어 추가의 PG가 필요치 않다.

④ pre-charge voltage level = *V*DD - *V*th로 low power 설계에 장점이 있다.

- **Linear Type Sense Amplifier의 단점**

① 느리다. (다단증폭기나 약한 Positive Feedback을 통하여 개선 가능)

② Current Sink에 의하여 정적 전력 소모가 존재한다.

③ Circuit이 정합되어 있어야 하며, 모든 transistor가 saturation region에서 동작하여야 한다.

④ BL과 $\overline{\text{BL}}$의 차동신호가 충분히 커야 출력이 full-swing 할 수 있다.

⑤ 낮은 pre-charge voltage level에 의하여 voltage swing이 작아 cell의 stability가 감소한다.

**(b) Latch Type Sense Amplifier**

![HW12%20002dff65da474596a4e4035f1811f69d/image124.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image124.bmp)

**▲그림6**

은 Latch Type Sense Amplifier의 기본구조이다.

BL과 $\overline{\text{BL}}$에 붙어있는 회로를 격리(isolation) transistor라고 도 불린다.

Latch Type SA는 6T SRAM cell과 같이 한 쌍의 cross coupled inverter로 구성되어 있다.

감지 동작은 precharging/equalizing 함으로써 입력이 high-gain metastable region(고이득 준 안정 영역)으로 bias 되면서 시작된다.

**▲그림6(Latch type Sense Amplifier)**

- **Latch Type Sense Amplifier Operations**

Latch Type SA는 pre-charge 된 bit line과의 전하 재분배 시 BL과 $\overline{\text{BL}}$의 큰 정전용량에 의하여 격리되며 이때, 충분한 전압 차이가 발생하면 SAE(Sense Enable) 신호를 pull-down하고 이때 SAE 신호에 의하여 pass transistor가 도통 되며 SA와 Memory cell이 연결된다.

[ 단, Latch Type SA는 그림 7에서 볼 수 있듯 Latch Type SA의 입력은 출력과 격리되어 있지 않기 때문에 트랜지스터 Q5와 Q6는 bit line으로부터 Latch Type SA와 격리되어 bit line이 ‘0’으로 완전방전 되는 것을 막을 필요가 있다. 이는 추가적인 전력과 delay가 발생한다. ]

![HW12%20002dff65da474596a4e4035f1811f69d/image125.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image125.bmp)

**▲그림7(Latch type SA circuit 및 신호도)**

SAE 신호에 의하여 연결된 SA와 cell은 bit line capacitance의 differential discharging을 통하여 전압 차이를 감지하고 내부 노드의 전압 차이가 cross-coupled inverters에 의해 full-swing output으로 증폭된다.

이때, 낮은 전압을 가진 bit line에 연결된 출력단이 ‘0’으로 pull-down 됨과 동시에 Positive Feedback에 의해 반대쪽 출력단은 ‘1’을 유지하게 된다.

- **Latch Type Sense Amplifier의 장점**

① 입력과 출력이 분리되어 있어 추가의 PG가 필요치 않다.

이는 low power와 빠른 speed가 가능하다.

② 다음에서 살펴볼 (c) 구조와 비교하면 Transistor의 수가 작으므로 높은 감지 속도를 가지며

작은 layout 영역을 차지한다.

③ pre-charge voltage level = *V*DD 을 사용하여 stability가 좋다.

④ Low power consumption.

- **Latch Type Sense Amplifier의 단점**

① 출력 노드가 입력 노드로도 사용됨으로 SAE 신호의 control이 중요하다.

② 동일한 positive feedback으로 한번 enable 되면, reset 되기 전(Meta-stable 상태)

으로 돌아가지 않는 한 다시 회복(recover)하기 어렵다.

따라서 충분한 bit line difference가 요구됨.

③ (c) 구조와 비교하면 leakage가 크다.

**(c) Conventional Latch Type Sense Amplifier**

**▲그림7**은 관습적으로 사용되는 Latch Type Sense Amplifier의 기본구조이다.

**▲그림7(Conventional Latch type SA)**

![HW12%20002dff65da474596a4e4035f1811f69d/image126.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image126.bmp)

강한 Positive Feedback을 사용하여 Latching 동작을 유발하므로 래치형 감지 증폭기라는 명칭을 가진다.

(b)와 유사하게 cross coupled inverter를 기반으로 구성되어 있으며, 동일하게 SAE가 Sense Enable 역할을 담당한다.

- **Conventional Type Sense Amplifier Operations**

Conventional Latch Type Sense Amplifier는 OUT과 $\overline{\text{OUT}}$간의 충분한 전압 차이가 있을 때 SAE 신호에 의하여 활성화된다.

![HW12%20002dff65da474596a4e4035f1811f69d/image127.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image127.bmp)

SAE=1, BL=1, $\overline{\text{BL}}$=1로 가정한다면,

**▲그림8에**

서 볼 수 있듯

N5, N4, N2 transistor가 turn on 되어 N2의 Drain 전압은 GND 와 같다고 볼 수 있다.

이에 따라 N2의 Drain과 연결된 P2 transistor가

turn on 된다.

**▲그림8(SAE=1, BL=1,** $\overline{\text{BL}}$**=1)**

![HW12%20002dff65da474596a4e4035f1811f69d/image128.bmp](HW12%20002dff65da474596a4e4035f1811f69d/image128.bmp)

DD

와 연결되고 P2 source에 연결된 OUT1 으로 V

DD

=‘1’의 신호가 감지되며,

N2의 Drain에 연결된 GND는 OUT2=’0’으로 연결되어 서로 반전의 신호 값을 산출한다.

**▲그림8(OUT1=’1’, OUT2=’2’)**

- **Conventional Type Sense Amplifier의 장점**

① 대칭적이며 구조가 비교적 간단하다.

② (b) 구조와 비교하면 leakage current가 작다.

③ Low power consumption.

- **Conventional Type Sense Amplifier의 단점**

① 입력과 출력이 같아 multiplexer나 pass gate와 같은 추가 회로가 필요하다.

(bit line의 부하가 SA의 입출력에 그대로 나타나 Full 전압을 만듦)

② 추가 회로에 의한 bit line의 전압 차이가 작아져 speed가 감소한다.

③ (b) 구조와 비교하면 차지하는 layout의 할당량이 크다.

④ 동일한 positive feedback으로 한번 enable 되면, reset 되기 전(Meta-stable 상태)

으로 돌아가지 않는 한 다시 회복(recover)하기 어렵다.

따라서 충분한 bit line difference가 요구됨.

12주차

이경민 : 자료조사 및 보고서작성

김동현, 김승현, 나경운, 이근정 : 자료조사

출처:

“신경욱, CMOS 디지털 집적회로 설계, 한빛아카데미, 2014“

“Tradeoffs Involved in Design of SRAMs by Indrannel B Kelkar, 2005”

“Design and Test of Embedded SRAMs by Andrei S. Pavlov”

”Microeletronic Circuits“ by Adel S. Sedra, Kenneth C. Smith”