{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1554818393740 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Fitter Quartus II 32-bit " "Running Quartus II 32-bit Fitter" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1554818393741 ""} { "Info" "IQEXE_START_BANNER_TIME" "Tue Apr 09 15:59:53 2019 " "Processing started: Tue Apr 09 15:59:53 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1554818393741 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1554818393741 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_fit --read_settings_files=off --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_fit --read_settings_files=off --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1554818393741 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1554818394282 ""}
{ "Info" "IMPP_MPP_USER_DEVICE" "Perudo_Datapath EP2C20F484C7 " "Selected device EP2C20F484C7 for design \"Perudo_Datapath\"" {  } {  } 0 119006 "Selected device %2!s! for design \"%1!s!\"" 0 0 "" 0 -1 1554818394497 ""}
{ "Info" "ICUT_CUT_USING_OPERATING_CONDITION" "Low junction temperature 0 degrees C " "Low junction temperature is 0 degrees C" {  } {  } 0 21077 "%1!s! is %2!s!" 0 0 "" 0 -1 1554818394578 ""}
{ "Info" "ICUT_CUT_USING_OPERATING_CONDITION" "High junction temperature 85 degrees C " "High junction temperature is 85 degrees C" {  } {  } 0 21077 "%1!s! is %2!s!" 0 0 "" 0 -1 1554818394578 ""}
{ "Info" "IFITCC_FITCC_INFO_AUTO_FIT_COMPILATION_ON" "" "Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time" {  } {  } 0 171003 "Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time" 0 0 "" 0 -1 1554818397102 ""}
{ "Warning" "WCPT_FEATURE_DISABLED_POST" "LogicLock " "Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature." {  } {  } 0 292013 "Feature %1!s! is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature." 0 0 "" 0 -1 1554818397137 ""}
{ "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED" "" "Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices" { { "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED_SUB" "EP2C15AF484C7 " "Device EP2C15AF484C7 is compatible" {  } {  } 2 176445 "Device %1!s! is compatible" 0 0 "" 0 -1 1554818400675 ""} { "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED_SUB" "EP2C35F484C7 " "Device EP2C35F484C7 is compatible" {  } {  } 2 176445 "Device %1!s! is compatible" 0 0 "" 0 -1 1554818400675 ""} { "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED_SUB" "EP2C50F484C7 " "Device EP2C50F484C7 is compatible" {  } {  } 2 176445 "Device %1!s! is compatible" 0 0 "" 0 -1 1554818400675 ""}  } {  } 2 176444 "Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices" 0 0 "" 0 -1 1554818400675 ""}
{ "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION" "3 " "Fitter converted 3 user pins into dedicated programming pins" { { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ASDO~ C4 " "Pin ~ASDO~ is reserved at location C4" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ~ASDO~ } } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ~ASDO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 2062 6720 7625 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "" 0 -1 1554818400679 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~nCSO~ C3 " "Pin ~nCSO~ is reserved at location C3" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ~nCSO~ } } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ~nCSO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 2063 6720 7625 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "" 0 -1 1554818400679 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~LVDS91p/nCEO~ W20 " "Pin ~LVDS91p/nCEO~ is reserved at location W20" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ~LVDS91p/nCEO~ } } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ~LVDS91p/nCEO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 2064 6720 7625 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "" 0 -1 1554818400679 ""}  } {  } 0 169124 "Fitter converted %1!d! user pins into dedicated programming pins" 0 0 "" 0 -1 1554818400679 ""}
{ "Critical Warning" "WFIOMGR_PINS_MISSING_LOCATION_INFO" "438 438 " "No exact pin location assignment(s) for 438 pins of 438 total pins" { { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "PROSSIMO_TURNO " "Pin PROSSIMO_TURNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { PROSSIMO_TURNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 19 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { PROSSIMO_TURNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 425 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "TURNO_GIOCATORE " "Pin TURNO_GIOCATORE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { TURNO_GIOCATORE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 26 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { TURNO_GIOCATORE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 411 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "INIZIA_PARTITA " "Pin INIZIA_PARTITA not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { INIZIA_PARTITA } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 31 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { INIZIA_PARTITA } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 435 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DAMMI_GIOCATORI_IN_CAMPO " "Pin DAMMI_GIOCATORI_IN_CAMPO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DAMMI_GIOCATORI_IN_CAMPO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 36 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DAMMI_GIOCATORI_IN_CAMPO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 444 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DAMMI_SCOMMESSA_CORRENTE " "Pin DAMMI_SCOMMESSA_CORRENTE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DAMMI_SCOMMESSA_CORRENTE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 37 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DAMMI_SCOMMESSA_CORRENTE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 445 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "FINE_PARTITA " "Pin FINE_PARTITA not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { FINE_PARTITA } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 39 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { FINE_PARTITA } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 412 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 351 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 352 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 353 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 286 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 285 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 284 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 283 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 282 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 281 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 280 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 279 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 278 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 277 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 276 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 275 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 274 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 273 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 272 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 271 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 270 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 269 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 268 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 267 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 266 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 265 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 264 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 263 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 262 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 261 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 260 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 259 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 258 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 257 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 256 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 255 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 254 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 253 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[7\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[7].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 252 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 354 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 355 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 356 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 251 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 250 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 249 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 248 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 247 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 246 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 245 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 244 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 243 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 242 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 241 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 240 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 239 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 238 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 237 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 236 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 235 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 234 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 233 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 232 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 231 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 230 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 229 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 228 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 227 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 226 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 225 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 224 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 223 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 222 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 221 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 220 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 219 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 218 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[6\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[6].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 217 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 357 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 358 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 359 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 216 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 215 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 214 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 213 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 212 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 211 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 210 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 209 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 208 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 207 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 206 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 205 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 204 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 203 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 202 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 201 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 200 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 199 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 198 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 197 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 196 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 195 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 194 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 193 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 192 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 191 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 190 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 189 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 188 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 187 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 186 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 185 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 184 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 183 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[5\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[5].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 182 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 360 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 361 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 362 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 181 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 180 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 179 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 178 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 177 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 176 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 175 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 174 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 173 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 172 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 171 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 170 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 169 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 168 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 167 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 166 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 165 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 164 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 163 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 162 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 161 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 160 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 159 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 158 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 157 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 156 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 155 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 154 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 153 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 152 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 151 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 150 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 149 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 148 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[4\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[4].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 147 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 363 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 364 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 365 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 146 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 145 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 144 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 143 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 142 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 141 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 140 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 139 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 138 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 137 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 136 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 135 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 134 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 133 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 132 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 131 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 130 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 129 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 128 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 127 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 126 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 125 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 124 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 123 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 122 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 121 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 120 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 119 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 118 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 117 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 116 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 115 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 114 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 113 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[3\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[3].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 112 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 366 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 367 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 368 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 111 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 110 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 109 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 108 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 107 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 106 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 105 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 104 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 103 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 102 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 101 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 100 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 99 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 98 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 97 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 96 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 95 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 94 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 93 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 92 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 91 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 90 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 89 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 88 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 87 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 86 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 85 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 84 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 83 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 82 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 81 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 80 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 79 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 78 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[2\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[2].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 77 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 369 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 370 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 371 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 76 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 75 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 74 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 73 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 72 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 71 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 70 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 69 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 68 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 67 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 66 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 65 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 64 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 63 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 62 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 61 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 60 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 59 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 58 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 57 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 56 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 55 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 54 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 53 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 52 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 51 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 50 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 49 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 48 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 47 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 46 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 45 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 44 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 43 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[1\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[1].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 42 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[0\] " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 372 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[1\] " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 373 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[2\] " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].numero_dadi_in_mano\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].numero_dadi_in_mano[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 374 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 41 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 40 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 39 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 38 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 37 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 36 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[4\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[4].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 35 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 34 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 33 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 32 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 31 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 30 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 29 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[3\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[3].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 28 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 27 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 26 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 25 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 24 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 23 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 22 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[2\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[2].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 21 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 20 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 19 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 18 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 17 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 16 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 15 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[1\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[1].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 14 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].NONE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 13 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].SEI " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 12 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].CINQUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 11 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].QUATTRO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 10 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].TRE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 9 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].DUE " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 8 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].UNO " "Pin GIOCATORI_IN_CAMPO_OUT\[0\].dadi_in_mano\[0\].UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 40 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { GIOCATORI_IN_CAMPO_OUT[0].dadi_in_mano[0].UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 7 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "NUMERO_GIOCATORI_IN_CAMPO_OUT\[0\] " "Pin NUMERO_GIOCATORI_IN_CAMPO_OUT\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { NUMERO_GIOCATORI_IN_CAMPO_OUT[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 41 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { NUMERO_GIOCATORI_IN_CAMPO_OUT[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 375 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "NUMERO_GIOCATORI_IN_CAMPO_OUT\[1\] " "Pin NUMERO_GIOCATORI_IN_CAMPO_OUT\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { NUMERO_GIOCATORI_IN_CAMPO_OUT[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 41 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { NUMERO_GIOCATORI_IN_CAMPO_OUT[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 376 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "NUMERO_GIOCATORI_IN_CAMPO_OUT\[2\] " "Pin NUMERO_GIOCATORI_IN_CAMPO_OUT\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { NUMERO_GIOCATORI_IN_CAMPO_OUT[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 41 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { NUMERO_GIOCATORI_IN_CAMPO_OUT[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 377 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "NUMERO_GIOCATORI_IN_CAMPO_OUT\[3\] " "Pin NUMERO_GIOCATORI_IN_CAMPO_OUT\[3\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { NUMERO_GIOCATORI_IN_CAMPO_OUT[3] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 41 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { NUMERO_GIOCATORI_IN_CAMPO_OUT[3] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 378 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[0\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 379 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[1\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 380 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[2\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 381 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[3\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[3\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[3] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[3] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 382 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[4\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[4\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[4] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[4] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 383 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[5\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[5\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[5] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[5] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 384 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[6\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[6\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[6] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[6] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 385 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[7\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[7\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[7] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[7] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 386 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[8\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[8\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[8] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[8] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 387 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[9\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[9\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[9] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[9] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 388 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[10\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[10\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[10] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[10] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 389 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[11\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[11\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[11] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[11] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 390 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[12\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[12\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[12] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[12] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 391 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[13\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[13\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[13] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[13] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 392 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[14\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[14\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[14] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[14] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 393 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[15\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[15\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[15] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[15] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 394 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[16\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[16\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[16] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[16] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 395 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[17\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[17\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[17] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[17] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 396 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[18\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[18\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[18] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[18] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 397 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[19\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[19\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[19] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[19] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 398 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[20\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[20\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[20] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[20] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 399 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[21\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[21\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[21] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[21] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 400 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[22\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[22\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[22] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[22] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 401 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[23\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[23\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[23] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[23] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 402 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[24\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[24\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[24] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[24] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 403 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[25\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[25\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[25] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[25] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 404 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[26\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[26\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[26] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[26] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 405 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[27\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[27\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[27] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[27] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 406 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[28\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[28\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[28] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[28] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 407 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[29\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[29\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[29] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[29] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 408 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[30\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[30\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[30] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[30] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 409 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.ricorrenza\[31\] " "Pin SCOMMESSA_CORRENTE_OUT.ricorrenza\[31\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.ricorrenza[31] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.ricorrenza[31] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 410 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.NONE " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 420 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.SEI " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 419 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.CINQUE " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 418 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.QUATTRO " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 417 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.TRE " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 416 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.DUE " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 415 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "SCOMMESSA_CORRENTE_OUT.dado_scommesso.UNO " "Pin SCOMMESSA_CORRENTE_OUT.dado_scommesso.UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 42 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { SCOMMESSA_CORRENTE_OUT.dado_scommesso.UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 414 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "ELIMINA_DADO " "Pin ELIMINA_DADO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ELIMINA_DADO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ELIMINA_DADO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 426 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "CLOCK " "Pin CLOCK not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { CLOCK } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 9 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { CLOCK } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 421 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RESET_N " "Pin RESET_N not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RESET_N } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RESET_N } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 422 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "NUOVO_GIOCATORE " "Pin NUOVO_GIOCATORE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { NUOVO_GIOCATORE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 15 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { NUOVO_GIOCATORE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 423 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "ELIMINA_GIOCATORE " "Pin ELIMINA_GIOCATORE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ELIMINA_GIOCATORE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 16 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ELIMINA_GIOCATORE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 424 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[0\] " "Pin RICORRENZA_COM\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 287 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[0\] " "Pin RICORRENZA_G0\[0\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[0] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[0] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 319 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "ESEGUI_SCOMMESSA_COM " "Pin ESEGUI_SCOMMESSA_COM not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ESEGUI_SCOMMESSA_COM } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ESEGUI_SCOMMESSA_COM } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 427 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "ESEGUI_SCOMMESSA_G0 " "Pin ESEGUI_SCOMMESSA_G0 not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { ESEGUI_SCOMMESSA_G0 } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 33 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { ESEGUI_SCOMMESSA_G0 } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 436 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[1\] " "Pin RICORRENZA_COM\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 288 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[1\] " "Pin RICORRENZA_G0\[1\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[1] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[1] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 320 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[2\] " "Pin RICORRENZA_COM\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 289 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[2\] " "Pin RICORRENZA_G0\[2\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[2] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[2] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 321 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[3\] " "Pin RICORRENZA_COM\[3\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[3] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[3] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 290 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[3\] " "Pin RICORRENZA_G0\[3\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[3] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[3] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 322 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[4\] " "Pin RICORRENZA_COM\[4\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[4] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[4] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 291 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[4\] " "Pin RICORRENZA_G0\[4\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[4] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[4] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 323 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[5\] " "Pin RICORRENZA_COM\[5\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[5] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[5] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 292 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[5\] " "Pin RICORRENZA_G0\[5\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[5] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[5] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 324 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[6\] " "Pin RICORRENZA_COM\[6\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[6] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[6] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 293 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[6\] " "Pin RICORRENZA_G0\[6\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[6] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[6] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 325 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[7\] " "Pin RICORRENZA_COM\[7\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[7] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[7] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 294 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[7\] " "Pin RICORRENZA_G0\[7\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[7] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[7] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 326 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[8\] " "Pin RICORRENZA_COM\[8\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[8] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[8] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 295 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[8\] " "Pin RICORRENZA_G0\[8\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[8] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[8] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 327 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[9\] " "Pin RICORRENZA_COM\[9\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[9] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[9] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 296 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[9\] " "Pin RICORRENZA_G0\[9\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[9] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[9] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 328 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[10\] " "Pin RICORRENZA_COM\[10\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[10] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[10] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 297 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[10\] " "Pin RICORRENZA_G0\[10\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[10] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[10] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 329 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[11\] " "Pin RICORRENZA_COM\[11\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[11] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[11] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 298 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[11\] " "Pin RICORRENZA_G0\[11\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[11] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[11] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 330 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[12\] " "Pin RICORRENZA_COM\[12\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[12] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[12] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 299 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[12\] " "Pin RICORRENZA_G0\[12\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[12] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[12] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 331 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[13\] " "Pin RICORRENZA_COM\[13\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[13] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[13] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 300 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[13\] " "Pin RICORRENZA_G0\[13\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[13] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[13] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 332 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[14\] " "Pin RICORRENZA_COM\[14\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[14] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[14] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 301 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[14\] " "Pin RICORRENZA_G0\[14\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[14] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[14] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 333 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[15\] " "Pin RICORRENZA_COM\[15\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[15] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[15] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 302 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[15\] " "Pin RICORRENZA_G0\[15\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[15] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[15] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 334 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[16\] " "Pin RICORRENZA_COM\[16\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[16] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[16] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 303 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[16\] " "Pin RICORRENZA_G0\[16\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[16] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[16] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 335 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[17\] " "Pin RICORRENZA_COM\[17\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[17] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[17] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 304 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[17\] " "Pin RICORRENZA_G0\[17\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[17] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[17] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 336 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[18\] " "Pin RICORRENZA_COM\[18\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[18] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[18] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 305 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[18\] " "Pin RICORRENZA_G0\[18\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[18] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[18] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 337 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[19\] " "Pin RICORRENZA_COM\[19\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[19] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[19] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 306 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[19\] " "Pin RICORRENZA_G0\[19\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[19] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[19] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 338 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[20\] " "Pin RICORRENZA_COM\[20\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[20] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[20] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 307 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[20\] " "Pin RICORRENZA_G0\[20\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[20] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[20] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 339 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[21\] " "Pin RICORRENZA_COM\[21\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[21] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[21] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 308 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[21\] " "Pin RICORRENZA_G0\[21\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[21] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[21] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 340 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[22\] " "Pin RICORRENZA_COM\[22\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[22] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[22] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 309 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[22\] " "Pin RICORRENZA_G0\[22\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[22] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[22] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 341 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[23\] " "Pin RICORRENZA_COM\[23\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[23] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[23] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 310 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[23\] " "Pin RICORRENZA_G0\[23\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[23] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[23] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 342 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[24\] " "Pin RICORRENZA_COM\[24\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[24] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[24] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 311 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[24\] " "Pin RICORRENZA_G0\[24\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[24] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[24] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 343 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[25\] " "Pin RICORRENZA_COM\[25\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[25] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[25] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 312 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[25\] " "Pin RICORRENZA_G0\[25\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[25] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[25] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 344 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[26\] " "Pin RICORRENZA_COM\[26\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[26] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[26] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 313 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[26\] " "Pin RICORRENZA_G0\[26\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[26] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[26] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 345 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[27\] " "Pin RICORRENZA_COM\[27\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[27] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[27] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 314 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[27\] " "Pin RICORRENZA_G0\[27\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[27] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[27] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 346 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[28\] " "Pin RICORRENZA_COM\[28\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[28] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[28] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 315 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[28\] " "Pin RICORRENZA_G0\[28\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[28] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[28] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 347 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[29\] " "Pin RICORRENZA_COM\[29\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[29] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[29] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 316 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[29\] " "Pin RICORRENZA_G0\[29\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[29] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[29] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 348 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[30\] " "Pin RICORRENZA_COM\[30\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[30] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[30] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 317 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[30\] " "Pin RICORRENZA_G0\[30\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[30] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[30] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 349 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_COM\[31\] " "Pin RICORRENZA_COM\[31\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_COM[31] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 24 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_COM[31] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 318 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "RICORRENZA_G0\[31\] " "Pin RICORRENZA_G0\[31\] not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RICORRENZA_G0[31] } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 35 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RICORRENZA_G0[31] } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 350 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.NONE " "Pin DADO_SCOMMESSO_COM.NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 434 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.NONE " "Pin DADO_SCOMMESSO_G0.NONE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.NONE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.NONE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 443 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.SEI " "Pin DADO_SCOMMESSO_COM.SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 433 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.SEI " "Pin DADO_SCOMMESSO_G0.SEI not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.SEI } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.SEI } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 442 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.CINQUE " "Pin DADO_SCOMMESSO_COM.CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 432 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.CINQUE " "Pin DADO_SCOMMESSO_G0.CINQUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.CINQUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.CINQUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 441 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.QUATTRO " "Pin DADO_SCOMMESSO_COM.QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 431 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.QUATTRO " "Pin DADO_SCOMMESSO_G0.QUATTRO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.QUATTRO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.QUATTRO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 440 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.TRE " "Pin DADO_SCOMMESSO_COM.TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 430 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.TRE " "Pin DADO_SCOMMESSO_G0.TRE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.TRE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.TRE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 439 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.DUE " "Pin DADO_SCOMMESSO_COM.DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 429 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.DUE " "Pin DADO_SCOMMESSO_G0.DUE not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.DUE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.DUE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 438 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_COM.UNO " "Pin DADO_SCOMMESSO_COM.UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_COM.UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 23 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_COM.UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 428 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "DADO_SCOMMESSO_G0.UNO " "Pin DADO_SCOMMESSO_G0.UNO not assigned to an exact location on the device" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { DADO_SCOMMESSO_G0.UNO } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 34 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { DADO_SCOMMESSO_G0.UNO } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 437 6720 7625 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "" 0 -1 1554818400820 ""}  } {  } 1 169085 "No exact pin location assignment(s) for %1!d! pins of %2!d! total pins" 0 0 "" 0 -1 1554818400820 ""}
{ "Warning" "WTDB_ANALYZE_COMB_LATCHES" "17 " "TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches." {  } {  } 0 335093 "TimeQuest Timing Analyzer is analyzing %1!d! combinational loops as latches." 0 0 "" 0 -1 1554818401339 ""}
{ "Critical Warning" "WSTA_SDC_NOT_FOUND" "Perudo_Datapath.sdc " "Synopsys Design Constraints File file not found: 'Perudo_Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." {  } {  } 1 332012 "Synopsys Design Constraints File file not found: '%1!s!'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." 0 0 "" 0 -1 1554818401340 ""}
{ "Info" "ISTA_NO_CLOCK_FOUND_NO_DERIVING_MSG" "base clocks " "No user constrained base clocks found in the design" {  } {  } 0 332144 "No user constrained %1!s! found in the design" 0 0 "" 0 -1 1554818401341 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut\|combout " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add2~1\|datab " "Node \"Add2~1\|datab\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add2~1\|combout " "Node \"Add2~1\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut\|datad " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401346 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~head_lut\|combout " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add1~1\|datab " "Node \"Add1~1\|datab\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add1~1\|combout " "Node \"Add1~1\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~head_lut\|datad " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401346 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut\|combout " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add2~0\|datad " "Node \"Add2~0\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add2~0\|combout " "Node \"Add2~0\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut\|datad " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401346 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~head_lut\|combout " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add1~0\|datad " "Node \"Add1~0\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "Add1~0\|combout " "Node \"Add1~0\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~head_lut\|datad " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401346 ""}
{ "Warning" "WSTA_SCC_LOOP" "2 " "Found combinational loop of 2 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut\|combout " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut\|datad " "Node \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401346 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401346 ""}
{ "Warning" "WSTA_SCC_LOOP" "2 " "Found combinational loop of 2 nodes" { { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~head_lut\|combout " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~head_lut\|datad " "Node \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401347 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[3\]~head_lut\|combout " "Node \"numero_giocatori_in_campo\[3\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~2\|dataa " "Node \"Add7~2\|dataa\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~2\|combout " "Node \"Add7~2\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[3\]~head_lut\|datad " "Node \"numero_giocatori_in_campo\[3\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 178 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401347 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[2\]~head_lut\|combout " "Node \"numero_giocatori_in_campo\[2\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~1\|datab " "Node \"Add7~1\|datab\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~1\|combout " "Node \"Add7~1\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[2\]~head_lut\|datad " "Node \"numero_giocatori_in_campo\[2\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 178 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401347 ""}
{ "Warning" "WSTA_SCC_LOOP" "4 " "Found combinational loop of 4 nodes" { { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[1\]~head_lut\|combout " "Node \"numero_giocatori_in_campo\[1\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~0\|datad " "Node \"Add7~0\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "Add7~0\|combout " "Node \"Add7~0\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[1\]~head_lut\|datad " "Node \"numero_giocatori_in_campo\[1\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 178 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401347 ""}
{ "Warning" "WSTA_SCC_LOOP" "2 " "Found combinational loop of 2 nodes" { { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[0\]~head_lut\|combout " "Node \"numero_giocatori_in_campo\[0\]~head_lut\|combout\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""} { "Warning" "WSTA_SCC_NODE" "numero_giocatori_in_campo\[0\]~head_lut\|datad " "Node \"numero_giocatori_in_campo\[0\]~head_lut\|datad\"" {  } {  } 0 332126 "Node \"%1!s!\"" 0 0 "" 0 -1 1554818401347 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } }  } 0 332125 "Found combinational loop of %1!d! nodes" 0 0 "" 0 -1 1554818401347 ""}
{ "Info" "ISTA_TDC_NO_DEFAULT_OPTIMIZATION_GOALS" "" "Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time." {  } {  } 0 332130 "Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time." 0 0 "" 0 -1 1554818401361 ""}
{ "Info" "IFSAC_FSAC_ASSIGN_AUTO_GLOBAL_TO_SIGNAL" "CLOCK (placed in PIN M1 (CLK2, LVDSCLK1p, Input)) " "Automatically promoted node CLOCK (placed in PIN M1 (CLK2, LVDSCLK1p, Input))" { { "Info" "IFSAC_FSAC_ASSIGN_AUTO_GLOBAL_TO_SIGNAL_FANOUTS" "destinations Global Clock CLKCTRL_G3 " "Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3" {  } {  } 0 176355 "Automatically promoted %1!s! to use location or clock signal %2!s!" 0 0 "" 0 -1 1554818401461 ""}  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { CLOCK } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 9 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { CLOCK } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 421 6720 7625 0}  }  } }  } 0 176353 "Automatically promoted node %1!s! %2!s!" 0 0 "" 0 -1 1554818401461 ""}
{ "Info" "IFSAC_FSAC_ASSIGN_AUTO_GLOBAL_TO_SIGNAL" "RESET_N (placed in PIN M2 (CLK3, LVDSCLK1n, Input)) " "Automatically promoted node RESET_N (placed in PIN M2 (CLK3, LVDSCLK1n, Input))" { { "Info" "IFSAC_FSAC_ASSIGN_AUTO_GLOBAL_TO_SIGNAL_FANOUTS" "destinations Global Clock CLKCTRL_G1 " "Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1" {  } {  } 0 176355 "Automatically promoted %1!s! to use location or clock signal %2!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS" "" "Following destination nodes may be non-global or may not use global or regional clocks" { { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut " "Destination node giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].numero_dadi_in_mano[0]~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1102 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut " "Destination node giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].numero_dadi_in_mano[1]~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1106 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut " "Destination node giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 118 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].numero_dadi_in_mano[2]~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1110 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].NONE~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1114 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].SEI~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1118 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].CINQUE~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1122 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].QUATTRO~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1126 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].TRE~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1130 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].DUE~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1134 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~head_lut " "Destination node giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~head_lut" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { giocatori_in_campo[1].dadi_in_mano[4].UNO~head_lut } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 1138 6720 7625 0}  }  } }  } 0 176357 "Destination node %1!s!" 0 0 "" 0 -1 1554818401461 ""} { "Info" "IFSAC_FSAC_GLOBAL_UNASSIGNED_FANOUTS_LIMITED_TO_SUB" "10 " "Non-global destination nodes limited to 10 nodes" {  } {  } 0 176358 "Non-global destination nodes limited to %1!d! nodes" 0 0 "" 0 -1 1554818401461 ""}  } {  } 0 176356 "Following destination nodes may be non-global or may not use global or regional clocks" 0 0 "" 0 -1 1554818401461 ""}  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { RESET_N } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { RESET_N } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 422 6720 7625 0}  }  } }  } 0 176353 "Automatically promoted node %1!s! %2!s!" 0 0 "" 0 -1 1554818401461 ""}
{ "Info" "IFSAC_FSAC_REGISTER_PACKING_START_REGPACKING_INFO" "" "Starting register packing" {  } {  } 0 176233 "Starting register packing" 0 0 "" 0 -1 1554818401894 ""}
{ "Extra Info" "IFSAC_FSAC_START_REG_LOCATION_PROCESSING" "" "Performing register packing on registers with non-logic cell location assignments" {  } {  } 1 176273 "Performing register packing on registers with non-logic cell location assignments" 0 0 "" 0 -1 1554818401896 ""}
{ "Extra Info" "IFSAC_FSAC_FINISH_REG_LOCATION_PROCESSING" "" "Completed register packing on registers with non-logic cell location assignments" {  } {  } 1 176274 "Completed register packing on registers with non-logic cell location assignments" 0 0 "" 0 -1 1554818401897 ""}
{ "Extra Info" "IFSAC_FSAC_REGISTER_PACKING_BEGIN_FAST_REGISTER_INFO" "" "Started Fast Input/Output/OE register processing" {  } {  } 1 176236 "Started Fast Input/Output/OE register processing" 0 0 "" 0 -1 1554818401899 ""}
{ "Extra Info" "IFSAC_FSAC_REGISTER_PACKING_FINISH_FAST_REGISTER_INFO" "" "Finished Fast Input/Output/OE register processing" {  } {  } 1 176237 "Finished Fast Input/Output/OE register processing" 0 0 "" 0 -1 1554818401902 ""}
{ "Extra Info" "IFSAC_FSAC_START_IO_MULT_RAM_PACKING" "" "Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density" {  } {  } 1 176248 "Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density" 0 0 "" 0 -1 1554818401904 ""}
{ "Extra Info" "IFSAC_FSAC_FINISH_IO_MULT_RAM_PACKING" "" "Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks" {  } {  } 1 176249 "Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks" 0 0 "" 0 -1 1554818402022 ""}
{ "Info" "IFSAC_FSAC_REGISTER_PACKING_FINISH_REGPACKING_INFO" "" "Finished register packing" { { "Extra Info" "IFSAC_NO_REGISTERS_WERE_PACKED" "" "No registers were packed into other blocks" {  } {  } 1 176219 "No registers were packed into other blocks" 0 0 "" 0 -1 1554818402024 ""}  } {  } 0 176235 "Finished register packing" 0 0 "" 0 -1 1554818402024 ""}
{ "Info" "IFSAC_FSAC_IO_BANK_PIN_GROUP_STATISTICS" "I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement " "Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement" { { "Info" "IFSAC_FSAC_SINGLE_IOC_GROUP_STATISTICS" "436 unused 3.3V 87 349 0 " "Number of I/O pins in group: 436 (unused VREF, 3.3V VCCIO, 87 input, 349 output, 0 bidirectional)" { { "Info" "IFSAC_FSAC_IO_STDS_IN_IOC_GROUP" "3.3-V LVTTL. " "I/O standards used: 3.3-V LVTTL." {  } {  } 0 176212 "I/O standards used: %1!s!" 0 0 "" 0 -1 1554818402026 ""}  } {  } 0 176211 "Number of I/O pins in group: %1!d! (%2!s! VREF, %3!s! VCCIO, %4!d! input, %5!d! output, %6!d! bidirectional)" 0 0 "" 0 -1 1554818402026 ""}  } {  } 0 176214 "Statistics of %1!s!" 0 0 "" 0 -1 1554818402026 ""}
{ "Info" "IFSAC_FSAC_IO_STATS_BEFORE_AFTER_PLACEMENT" "before " "I/O bank details before I/O pin placement" { { "Info" "IFSAC_FSAC_IO_BANK_PIN_GROUP_STATISTICS" "I/O banks " "Statistics of I/O banks" { { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "1 does not use undetermined 2 39 " "I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "2 does not use undetermined 2 31 " "I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "3 does not use undetermined 0 43 " "I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "4 does not use undetermined 0 40 " "I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "5 does not use undetermined 0 39 " "I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "6 does not use undetermined 1 35 " "I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "7 does not use undetermined 0 40 " "I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "8 does not use undetermined 0 43 " "I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402027 ""}  } {  } 0 176214 "Statistics of %1!s!" 0 0 "" 0 -1 1554818402027 ""}  } {  } 0 176215 "I/O bank details %1!s! I/O pin placement" 0 0 "" 0 -1 1554818402027 ""}
{ "Info" "IFSAC_FSAC_IO_STATS_BEFORE_AFTER_PLACEMENT" "after " "I/O bank details after I/O pin placement" { { "Info" "IFSAC_FSAC_IO_BANK_PIN_GROUP_STATISTICS" "I/O banks " "Statistics of I/O banks" { { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "1 does not use undetermined 2 39 " "I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "2 does not use undetermined 2 31 " "I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "3 does not use undetermined 0 43 " "I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "4 does not use undetermined 0 40 " "I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "5 does not use undetermined 0 39 " "I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "6 does not use undetermined 1 35 " "I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "7 does not use undetermined 0 40 " "I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "8 does not use undetermined 0 43 " "I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "" 0 -1 1554818402045 ""}  } {  } 0 176214 "Statistics of %1!s!" 0 0 "" 0 -1 1554818402045 ""}  } {  } 0 176215 "I/O bank details %1!s! I/O pin placement" 0 0 "" 0 -1 1554818402045 ""}
{ "Error" "EFSAC_FSAC_IOSTD_CAPACITY_FAIL" "436 3.3-V LVTTL 310 " "Can't place 436 pins with 3.3-V LVTTL I/O standard because Fitter has only 310 such free pins available for general purpose I/O placement" {  } {  } 0 176205 "Can't place %1!d! pins with %2!s! I/O standard because Fitter has only %3!d! such free pins available for general purpose I/O placement" 0 0 "" 0 -1 1554818402046 ""}
{ "Error" "EFSAC_FSAC_FAIL_TO_PLACE_PIN" "" "Can't place pins due to device constraints" {  } {  } 0 176204 "Can't place pins due to device constraints" 0 0 "" 0 -1 1554818402046 ""}
{ "Info" "IFITCC_FITTER_PREPARATION_END" "00:00:03 " "Fitter preparation operations ending: elapsed time is 00:00:03" {  } {  } 0 171121 "Fitter preparation operations ending: elapsed time is %1!s!" 0 0 "" 0 -1 1554818402046 ""}
{ "Error" "EFITCC_FITCC_FAIL" "" "Can't fit design in device" {  } {  } 0 171000 "Can't fit design in device" 0 0 "" 0 -1 1554818402462 ""}
{ "Warning" "WFIOMGR_BIDIR_OR_OUTPUT_WITH_TRIVIAL_DATAIN" "2 " "Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results" { { "Info" "IFIOMGR_BIDIR_OR_OUTPUT_WITH_TRIVIAL_DATAIN_SUB" "TURNO_GIOCATORE GND " "Pin TURNO_GIOCATORE has GND driving its datain port" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { TURNO_GIOCATORE } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 26 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { TURNO_GIOCATORE } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 411 6720 7625 0}  }  } }  } 0 169070 "Pin %1!s! has %2!s! driving its datain port" 0 0 "" 0 -1 1554818402463 ""} { "Info" "IFIOMGR_BIDIR_OR_OUTPUT_WITH_TRIVIAL_DATAIN_SUB" "FINE_PARTITA VCC " "Pin FINE_PARTITA has VCC driving its datain port" {  } { { "c:/altera/12.0/quartus/bin/pin_planner.ppl" "" { PinPlanner "c:/altera/12.0/quartus/bin/pin_planner.ppl" { FINE_PARTITA } } } { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 39 0 0 } } { "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/12.0/quartus/bin/TimingClosureFloorplan.fld" "" "" { FINE_PARTITA } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/" { { 0 { 0 ""} 0 412 6720 7625 0}  }  } }  } 0 169070 "Pin %1!s! has %2!s! driving its datain port" 0 0 "" 0 -1 1554818402463 ""}  } {  } 0 169069 "Following %1!d! pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results" 0 0 "" 0 -1 1554818402463 ""}
{ "Warning" "WFIOMGR_RESERVE_ASSIGNMENT_FOR_UNUSED_PINS_IS_DEFAULT" "As output driving ground " "The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'." {  } {  } 0 169174 "The Reserve All Unused Pins setting has not been specified, and will default to '%1!s!'." 0 0 "" 0 -1 1554818402463 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Fitter 3 s 51 s Quartus II 32-bit " "Quartus II 32-bit Fitter was unsuccessful. 3 errors, 51 warnings" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "418 " "Peak virtual memory: 418 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1554818403055 ""} { "Error" "EQEXE_END_BANNER_TIME" "Tue Apr 09 16:00:03 2019 " "Processing ended: Tue Apr 09 16:00:03 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1554818403055 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:10 " "Elapsed time: 00:00:10" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1554818403055 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:05 " "Total CPU time (on all processors): 00:00:05" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1554818403055 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1554818403055 ""}
