library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- ******************************************************************************* --
-- Definizione di un componente MUX 2:1 attraverso 
-- l'utilizzo di vari costrutti al livello di astrazione dataflow/behavioral
-- ******************************************************************************* --


-- Definizione dell'interfaccia del modulo mux_2_1.
entity mux_2_1 is
	port( 	
        a0 	: in STD_LOGIC;
        a1 	: in STD_LOGIC;
        s 	: in STD_LOGIC;
        y 	: out std_logic 
	);	
end mux_2_1;

-- Utilizzo di statement di assegnazione concorrente.
architecture dataflow of mux_2_1 is

	begin
		y <= ((a0 and (NOT s)) OR (a1 and s));

end dataflow;