<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>ZYNQ7000-MIO与EMIO详解 - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="ZYNQ7000-MIO与EMIO详解" />
<meta property="og:description" content="摘要 本文参考芯片手册详细介绍了ZYNQ7000芯片的信号、接口与引脚，结合芯片封装说明了引脚的类别与分布，并说明了MIO与EMIO的区别。
关键词：ZYNQ；信号；引脚；MIO；EMIO；Bank
前言 了解ZYNQ7000的基础知识可参考我的另一篇博客：
传送门：ZYNQ-7000概述
一. ZYNQ7000的信号、接口与引脚 参考：UG585 - Zynq-7000 SoC Technical Reference Manual (v1.12.2) 42~59页–Ch2: Signals, Interfaces, and Pins。
1.1 ZYNQ7000引脚分组 下图展示了ZYNQ7000信号、接口与引脚的大致分组。
可见，ZYNQ7000分为PS与PL两部分，信号、接口和引脚也分属这两部分。
PS部分：
分类名称说明PS信号与接口PS_CLKPS侧专用时钟引脚，为CPU工作提供外部时钟POR_RST_N
SRST_Npower on reset 上电复位
外部输入的同步复位DDR Memory连接DDR的接口USB连接USB的接口Quad-SPI连接FLASH的接口NAND, NOR/SRAM连接SRAM的接口PS Power PinsPS Power PinsPS电源引脚，提供多种电平的电源Boot Mode MIOBoot Mode MIOPS侧的启动模式引脚，控制ZYNQ的启动模式MIO Pins,
EMIO SignalsGigE, SDIO, SPI, I2C,
CAN, UART, GPIO, TTC, SWDTPS侧多种外设，既可以使用MIO引脚，
也可以使用EMIO引脚JTAGJTAGPS与PL共有的JTAG引脚，
烧写与调试PS/PL程序 PL部分：
分类名称说明PL SignalsUser SelectIOPL为FPGA，用户可更加需要任意指定信号对应的引脚XADCPL部分的ADC，对应引脚为固定的ADC专用引脚MGTX只所示这几种芯片才有的MGTX专用引脚PL Power PinsPL Power PinsPL供电引脚，提供多种PL电平 PS-PL交互部分（交互在芯片内部，故只存在接口与信号，不存在引脚）：
分类名称说明AXI InterfacesM_AXI_GP × 22组AXI GP主机接口S_AXI_GP × 22组AXI GP从机接口S_AXI_HP × 44组AXI HP从机接口S_AXI_ACP1组AXI ACP从机接口Misc（杂项）," />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/da0b15db2be10932d7f57ff634b200b2/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-10-21T20:47:55+08:00" />
<meta property="article:modified_time" content="2022-10-21T20:47:55+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">ZYNQ7000-MIO与EMIO详解</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-dracula">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h3><a id="center_3"></a> 
 <center>
   摘要 
 </center></h3> 
<p>本文参考芯片手册详细介绍了ZYNQ7000芯片的信号、接口与引脚，结合芯片封装说明了引脚的类别与分布，并说明了MIO与EMIO的区别。</p> 
<p>关键词：<strong>ZYNQ</strong>；<strong>信号</strong>；<strong>引脚</strong>；<strong>MIO</strong>；<strong>EMIO</strong>；<strong>Bank</strong></p> 
<h3><a id="center_9"></a> 
 <center>
   前言 
 </center></h3> 
<p>了解ZYNQ7000的基础知识可参考我的另一篇博客：</p> 
<p>传送门：<a href="https://blog.csdn.net/weixin_42837669/article/details/114992927">ZYNQ-7000概述</a></p> 
<h3><a id="center_ZYNQ7000_15"></a> 
 <center>
   一. ZYNQ7000的信号、接口与引脚 
 </center></h3> 
<p>参考：<a href="https://china.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf" rel="nofollow">UG585 - Zynq-7000 SoC Technical Reference Manual (v1.12.2)</a> 42~59页–Ch2: Signals, Interfaces, and Pins。</p> 
<h4><a id="11_ZYNQ7000_19"></a>1.1 ZYNQ7000引脚分组</h4> 
<p>下图展示了ZYNQ7000<font color="Darkorange" size="4">信号、接口与引脚的大致分组</font>。</p> 
<img src="https://images2.imgbox.com/40/db/nYyQ55oe_o.png"> 
<p>可见，ZYNQ7000分为PS与PL两部分，信号、接口和引脚也分属这两部分。</p> 
<p>PS部分：</p> 
<table><thead><tr><th align="center">分类</th><th align="center">名称</th><th align="center">说明</th></tr></thead><tbody><tr><td align="center">PS信号与接口</td><td align="center">PS_CLK</td><td align="center">PS侧专用时钟引脚，为CPU工作提供外部时钟</td></tr><tr><td align="center"></td><td align="center">POR_RST_N<br>SRST_N</td><td align="center">power on reset 上电复位<br>外部输入的同步复位</td></tr><tr><td align="center"></td><td align="center">DDR Memory</td><td align="center">连接DDR的接口</td></tr><tr><td align="center"></td><td align="center">USB</td><td align="center">连接USB的接口</td></tr><tr><td align="center"></td><td align="center">Quad-SPI</td><td align="center">连接FLASH的接口</td></tr><tr><td align="center"></td><td align="center">NAND, NOR/SRAM</td><td align="center">连接SRAM的接口</td></tr><tr><td align="center">PS Power Pins</td><td align="center">PS Power Pins</td><td align="center">PS电源引脚，提供多种电平的电源</td></tr><tr><td align="center">Boot Mode MIO</td><td align="center">Boot Mode MIO</td><td align="center">PS侧的启动模式引脚，控制ZYNQ的启动模式</td></tr><tr><td align="center">MIO Pins,<br>EMIO Signals</td><td align="center">GigE, SDIO, SPI, I2C,<br>CAN, UART, GPIO, <br>TTC, SWDT</td><td align="center">PS侧多种外设，既可以使用MIO引脚，<br>也可以使用EMIO引脚</td></tr><tr><td align="center"><strong>JTAG</strong></td><td align="center"><strong>JTAG</strong></td><td align="center">PS与PL共有的JTAG引脚，<br>烧写与调试PS/PL程序</td></tr></tbody></table> 
<p>PL部分：</p> 
<table><thead><tr><th align="center">分类</th><th align="center">名称</th><th align="center">说明</th></tr></thead><tbody><tr><td align="center">PL Signals</td><td align="center">User SelectIO</td><td align="center">PL为FPGA，用户可更加需要任意指定信号对应的引脚</td></tr><tr><td align="center"></td><td align="center">XADC</td><td align="center">PL部分的ADC，对应引脚为固定的ADC专用引脚</td></tr><tr><td align="center"></td><td align="center">MGTX</td><td align="center">只所示这几种芯片才有的MGTX专用引脚</td></tr><tr><td align="center">PL Power Pins</td><td align="center">PL Power Pins</td><td align="center">PL供电引脚，提供多种PL电平</td></tr></tbody></table> 
<p>PS-PL交互部分（交互在芯片内部，故只存在接口与信号，不存在引脚）：</p> 
<table><thead><tr><th align="center">分类</th><th align="center">名称</th><th align="center">说明</th></tr></thead><tbody><tr><td align="center">AXI Interfaces</td><td align="center">M_AXI_GP × 2</td><td align="center">2组AXI GP主机接口</td></tr><tr><td align="center"></td><td align="center">S_AXI_GP × 2</td><td align="center">2组AXI GP从机接口</td></tr><tr><td align="center"></td><td align="center">S_AXI_HP × 4</td><td align="center">4组AXI HP从机接口</td></tr><tr><td align="center"></td><td align="center">S_AXI_ACP</td><td align="center">1组AXI ACP从机接口</td></tr><tr><td align="center">Misc（杂项）,<br>PL Signals</td><td align="center">FCLKS</td><td align="center">PS提供给PL的时钟信号</td></tr><tr><td align="center"></td><td align="center">IRQ, Event, Standby</td><td align="center">PL &lt;-&gt; PS 中断</td></tr><tr><td align="center"></td><td align="center">DMA Req/Ack</td><td align="center">DMA请求与应答</td></tr><tr><td align="center"></td><td align="center">DDR Arb, <br>AXI Idle,<br>SRAM Int</td><td align="center">存储器控制</td></tr><tr><td align="center"></td><td align="center">FTMD Trace,<br>FTMT Trigs</td><td align="center">调试信号</td></tr></tbody></table> 
<p>总结一下，除去电源、地、时钟、复位、JTAG这五种引脚外，PS部分还有专门对接DDR，SRAM，USB的引脚，PL部分只有XADC和一些芯片的MGTX引脚是专用的，其余引脚均可任意配置。</p> 
<h4><a id="12__67"></a>1.2 电源引脚</h4> 
<p>PS与PL部分均需要多种电平的供电电源，电源需要从特定的电源引脚接入芯片。相关电源引脚（包含ADC与地）信息如下表所示。</p> 
<img src="https://images2.imgbox.com/a4/ec/m85WYx2p_o.png"> 
<h4><a id="13_PS_73"></a>1.3 PS信号引脚</h4> 
<p>PS部分除电源引脚外的引脚信息如下图所示。从这里可以看出来，<font color="Darkorange" size="4">PS部分的引脚除了电源、地、时钟、复位和DDR专用引脚外均为MIO引脚</font>。</p> 
<img src="https://images2.imgbox.com/84/93/sTjYHRam_o.png"> 
<h4><a id="14_PL_79"></a>1.4 PL信号引脚</h4> 
<p>PL部分有少量的引脚用作特殊功能，绝大部分引脚为用户引脚，可任意配置，<font color="Darkorange" size="4">这些User I/O Pins即为EMIO引脚</font>。</p> 
<img src="https://images2.imgbox.com/f9/b6/hHBsHbIC_o.png"> 
<h3><a id="center_ZYNQ7000_85"></a> 
 <center>
   二. ZYNQ7000某芯片的引脚分布 
 </center></h3> 
<p>参考：<a href="https://china.xilinx.com/support/documentation/user_guides/ug865-Zynq-7000-Pkg-Pinout.pdf" rel="nofollow">ug865 Zynq-7000 SoC Packaging and Pinout</a> 30~32页 CL225/CLG225 Packages—XC7Z007S, XC7Z010, and XA7Z010</p> 
<p>以最简单CL225封装引脚图为例，查看下ZYNQ芯片的引脚分布情况。</p> 
<img src="https://images2.imgbox.com/ba/09/abBJ2C70_o.png"> 
<img src="https://images2.imgbox.com/27/e7/phidxowe_o.png"> 
<p>可以看到，空白圆⚪️为EMIO，空白六边形为MIO。</p> 
<p><font color="Darkorange" size="4">除了Dedicated Pins（专用引脚）与 Other Pins（其它引脚，由电源、地以及NC引脚组成）外</font>，剩下的引脚<font color="Darkorange" size="4">根据各自的供电引脚不同分组</font>即分为不同的Bank，Banks分布图如下：</p> 
<img src="https://images2.imgbox.com/c6/f5/Sg3iy8aY_o.png"> 
<p>其中，<font color="Darkorange" size="4">500, 501, 502这些50X的Bank为PS侧的引脚</font>，<font color="Darkorange" size="4">34, 35这些3X的Bank为PL侧的引脚</font>。其它封装也遵循此Bank命名方式。</p> 
<p>也可以看出，<font color="Darkorange" size="4">PS侧的Bank主要是由DDR引脚与MIO引脚构成</font>。<font color="Darkorange" size="4">PL侧Bank由少量Multi-Function引脚和EMIO构成</font>。</p> 
<h3><a id="center_MIOEMIO_105"></a> 
 <center>
   三. MIO与EMIO概览及两者的区别 
 </center></h3> 
<p>下图展示了MIO与EMIO接口概览。</p> 
<img src="https://images2.imgbox.com/e2/8f/H5tMKu2Y_o.png"> 
<p><font color="Darkorange" size="4">MIO，Multiuse I/O，称为复用输入/输出</font>，对应PS侧的可配置的多功能引脚。</p> 
<p><font color="Darkorange" size="4">EMIO，Extent MIO，称为扩展复用输入/输出</font>，对应PL侧的可配置的多功能引脚。</p> 
<p>MIO是外设的基础引脚，因为MIO引脚数量较少，ZYNQ也提供了EMIO接口作为MIO的扩展，外设可通过EMIO接口路由到PL侧的引脚上，<font color="Darkorange" size="4">来实现与MIO几乎相同的功能</font>。</p> 
<p>几乎相同也就意味着有些许不同，<font color="red" size="4">MIO和EMIO作为引脚不同的地方有3点</font>：</p> 
<p>1.MIO对于PL侧是透明的，PL无法得到MIO引脚上的电平信息，而EMIO因为就是PL的引脚，所以PS可以通过EMIO与PL通信</p> 
<p>2.外设与MIO是固定搭配的，就是说要使用MIO作为外设引脚就必须是一组固定引脚。如下图，举个例子，如果你使用了MIO34作为UART0的一个引脚，那么UART0的另一个引脚必须是MIO35，USB1也是如此，除了GPIO比较特殊外，其它外设MIO都是一组一组起作用的，并且是产商预先定好的位置，不能任意指定，所以在设计硬件电路时，使用哪些引脚来连接外设要遵照这一特性。另外因为电路是确定的，使用MIO也不用指定引脚约束。</p> 
<p>EMIO相对灵活，引脚之间预先没有绑定，可任意指定，而且使用EMIO需要加引脚约束指定到PL确定的某个引脚。</p> 
<img src="https://images2.imgbox.com/bf/b4/ZlCp6rDN_o.png"> 
<p>3.因为MIO引脚位置更靠近这些外设电路，所以相较于使用EMIO，一些外设使用MIO性能更好。还有一些外设只能使用MIO无法使用EMIO（上图也有展示），UG585中说明了这些差异，如下图所示。</p> 
<img src="https://images2.imgbox.com/bf/e0/4dOgOmol_o.png"> 
<h3><a id="center_MIO_BankBank_131"></a> 
 <center>
   四. MIO Bank与封装Bank的区别与联系 
 </center></h3> 
<p>在 <a href="#500" rel="nofollow">二. ZYNQ7000某芯片的引脚分布</a> 中已经说明了封装是分Bank的，而MIO引脚也是分Bank的，MIO分为Bank 0 和 Bank 1，其中 MIO Bank 0是封装Bank 500中的部分引脚，MIO Bank 1是封装Bank501中的部分引脚。具体MIO引脚的Bank分布及其与外设的关系如下图<font color="Darkorange" size="4">MIO一览表</font>所示。</p> 
<p>Bank 0包括MIO 0~15 共16个MIO，Bank 1包括 MIO 16~53 共38个MIO（除了7z010和7z007s外），所以，<font color="Darkorange" size="4">MIO共54个</font>。</p> 
<p>而<font color="Darkorange" size="4">EMIO共64个</font>。</p> 
<img src="https://images2.imgbox.com/cd/a9/ybwJ3s8m_o.png"> 
<h3><a id="center_MIO_141"></a> 
 <center>
   五. 特殊的MIO 
 </center></h3> 
<p>一般来说MIO同一程序只能被配置成一种功能，而MIO[2:8]不同，这些引脚在芯片上电启动时起作用，它们还可被配置为其它功能，这并不冲突，因为其它功能是在芯片启动后起作用，这时MIO[2:8]的启动模式选择功能等就失效了。</p> 
<p>MIO[8:7]控制Bank的电压，MIO6控制PLL使能，MIO[5:2]控制Boot Mode。</p> 
<p>同时MIOMIO[8:7]只能被配置为输出。</p> 
<img src="https://images2.imgbox.com/71/b3/Oku6bn6F_o.png"> 
<h3><a id="center__151"></a> 
 <center>
   六. 总结 
 </center></h3> 
<p>本文介绍了ZYNQ7000系列芯片的引脚的基本信息，包括引脚的分类，分布，Bank等。还重点介绍了MIO与EMIO的定义以及两者间的区别。基本上，MIO可理解外PS侧的用户IO，EMIO则为PL侧的用户IO，它们均被配置为多种功能。EMIO是对MIO的扩展，它可以作为PS与PL通讯的一种媒介。</p> 
<hr> 
<img src="https://images2.imgbox.com/07/f7/g3mztZgr_o.png"> 
<p><strong>徐晓康的博客</strong>持续分享高质量硬件、FPGA与嵌入式知识，软件，工具等内容，欢迎大家关注。</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/07af83c7e50def6a899e94769c2d4d12/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">使用Houdini快速将图片转换成文字模型</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/6dbb0bef97d1c6703ab7f84a1fe922d4/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Manjaro系统配置Chisel开发环境</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>