TimeQuest Timing Analyzer report for Xmit
Mon Nov 07 22:04:24 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Xmit                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; out_FSM:out_FSM|clk_phy_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { out_FSM:out_FSM|clk_phy_2 } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 218.2 MHz ; 218.2 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.583 ; -103.082           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -81.877       ;
; out_FSM:out_FSM|clk_phy_2 ; -1.285 ; -1.285        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                  ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.583 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.501      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.553 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.038      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.548 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.513     ; 4.033      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.513 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.998      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.498 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.416      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.479 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.397      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.413 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.408 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.079     ; 4.327      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.400 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.513     ; 3.885      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.388 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.306      ;
; -3.371 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.512     ; 3.857      ;
; -3.331 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.512     ; 3.817      ;
; -3.283 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.079     ; 4.202      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.256 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.174      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.164      ;
; -3.246 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.079     ; 4.165      ;
; -3.238 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.079     ; 4.157      ;
; -3.238 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.079     ; 4.157      ;
; -3.216 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.512     ; 3.702      ;
; -3.168 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; 0.335      ; 4.501      ;
; -3.168 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; 0.335      ; 4.501      ;
; -3.168 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; 0.335      ; 4.501      ;
; -3.168 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[1]       ; clk          ; clk         ; 1.000        ; 0.335      ; 4.501      ;
; -3.168 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[0]       ; clk          ; clk         ; 1.000        ; 0.335      ; 4.501      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.163 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.512     ; 3.649      ;
; -3.138 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; -0.098     ; 4.038      ;
; -3.138 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; -0.098     ; 4.038      ;
; -3.138 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; -0.098     ; 4.038      ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                ; To Node                                                                                                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.385 ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.424 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.014      ;
; 0.430 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.020      ;
; 0.431 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.021      ;
; 0.439 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.029      ;
; 0.441 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.452 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.042      ;
; 0.456 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.046      ;
; 0.465 ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.731      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.971      ; 2.176      ;
; 0.499 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 2.258      ; 2.499      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.562 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.240      ;
; 0.574 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.513      ; 1.273      ;
; 0.575 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.513      ; 1.274      ;
; 0.631 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_we_reg               ; clk                       ; clk         ; 0.000        ; 0.436      ; 1.289      ;
; 0.638 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.228      ;
; 0.639 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.643 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.648 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.943      ;
; 0.659 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.945      ;
; 0.661 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.663 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.948      ;
; 0.665 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.098      ; 0.949      ;
; 0.676 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; clk                       ; clk         ; 0.000        ; 0.081      ; 0.943      ;
; 0.680 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.946      ;
; 0.681 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.947      ;
; 0.690 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.956      ;
; 0.693 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.959      ;
; 0.698 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.368      ; 1.288      ;
; 0.700 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.513      ; 1.399      ;
; 0.701 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.513      ; 1.400      ;
; 0.711 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.972      ; 2.389      ;
; 0.762 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.013      ;
; 0.766 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.767 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.769 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.020      ;
; 0.771 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.779 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.030      ;
; 0.788 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.098      ; 1.072      ;
; 0.788 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.791 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.042      ;
; 0.792 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.043      ;
; 0.801 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.098      ; 1.085      ;
; 0.801 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.802 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.053      ;
; 0.802 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.069      ;
; 0.805 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.056      ;
; 0.808 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.059      ;
; 0.808 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.810 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.061      ;
; 0.819 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.029      ; 1.070      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.49 MHz ; 238.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.193 ; -89.358           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -81.701       ;
; out_FSM:out_FSM|clk_phy_2 ; -1.285 ; -1.285        ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.193 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.721      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.180 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.177 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.705      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.143 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.142 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.068      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.110 ; out_FSM:out_FSM|count[1]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.638      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.040 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.966      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.037 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.471     ; 3.565      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.016 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.942      ;
; -3.000 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.469     ; 3.530      ;
; -2.973 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.071     ; 3.901      ;
; -2.943 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.469     ; 3.473      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.912 ; out_FSM:out_FSM|count[9]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.838      ;
; -2.898 ; out_FSM:out_FSM|count[4]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.071     ; 3.826      ;
; -2.867 ; out_FSM:out_FSM|count[8]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.071     ; 3.795      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.840 ; out_FSM:out_FSM|count[2]  ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.766      ;
; -2.839 ; out_FSM:out_FSM|count[10] ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.071     ; 3.767      ;
; -2.833 ; out_FSM:out_FSM|count[11] ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.071     ; 3.761      ;
; -2.810 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.721      ;
; -2.810 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.721      ;
; -2.810 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.721      ;
; -2.810 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[1]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.721      ;
; -2.810 ; out_FSM:out_FSM|count[5]  ; out_FSM:out_FSM|count[0]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.721      ;
; -2.804 ; out_FSM:out_FSM|count[7]  ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.469     ; 3.334      ;
; -2.797 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; 0.310      ; 4.106      ;
; -2.797 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; 0.310      ; 4.106      ;
; -2.797 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; 0.310      ; 4.106      ;
; -2.797 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[1]       ; clk          ; clk         ; 1.000        ; 0.310      ; 4.106      ;
; -2.797 ; out_FSM:out_FSM|count[6]  ; out_FSM:out_FSM|count[0]       ; clk          ; clk         ; 1.000        ; 0.310      ; 4.106      ;
; -2.794 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.705      ;
; -2.794 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.705      ;
; -2.794 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.705      ;
; -2.794 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[1]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.705      ;
; -2.794 ; out_FSM:out_FSM|count[3]  ; out_FSM:out_FSM|count[0]       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.705      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                ; To Node                                                                                                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.338 ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.354 ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.383 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.642      ;
; 0.400 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.400 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.418 ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.662      ;
; 0.430 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.955      ;
; 0.435 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.960      ;
; 0.435 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.960      ;
; 0.441 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.966      ;
; 0.456 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.981      ;
; 0.460 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 0.985      ;
; 0.472 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 2.062      ; 2.255      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.492 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.810      ; 1.993      ;
; 0.508 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.471      ; 1.150      ;
; 0.508 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.471      ; 1.150      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.526 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.028      ;
; 0.583 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_we_reg               ; clk                       ; clk         ; 0.000        ; 0.389      ; 1.173      ;
; 0.584 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.589 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.593 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.836      ;
; 0.600 ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.862      ;
; 0.603 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.862      ;
; 0.603 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.865      ;
; 0.606 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 1.132      ;
; 0.609 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.868      ;
; 0.610 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.618 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.471      ; 1.260      ;
; 0.618 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.862      ;
; 0.618 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.862      ;
; 0.618 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.471      ; 1.260      ;
; 0.619 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.862      ;
; 0.628 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.630 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.874      ;
; 0.651 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.811      ; 2.153      ;
; 0.659 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.324      ; 1.184      ;
; 0.703 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.946      ;
; 0.705 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.948      ;
; 0.709 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.728 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.471      ; 1.370      ;
; 0.729 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.945      ;
; 0.729 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.733 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.088      ; 0.992      ;
; 0.735 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.951      ;
; 0.739 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.740 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.741 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.088      ; 1.000      ;
; 0.743 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.959      ;
; 0.751 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.967      ;
; 0.751 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.758 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.974      ;
; 0.767 ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.087      ; 1.025      ;
; 0.767 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.983      ;
; 0.767 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; clk                       ; clk         ; 0.000        ; 0.072      ; 1.010      ;
; 0.768 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.015      ; 0.984      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.197 ; -22.601           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -64.198       ;
; out_FSM:out_FSM|clk_phy_2 ; -1.000 ; -1.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.197 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.939      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.187 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.929      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.183 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.164 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.164 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.906      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.140 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.086      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.138 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.084      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.130 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.076      ;
; -1.129 ; out_FSM:out_FSM|count[6]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.041     ; 2.075      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.118 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.860      ;
; -1.110 ; out_FSM:out_FSM|count[5]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.245     ; 1.852      ;
; -1.107 ; out_FSM:out_FSM|count[4]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.041     ; 2.053      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.090 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.036      ;
; -1.065 ; out_FSM:out_FSM|count[7]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.245     ; 1.807      ;
; -1.060 ; out_FSM:out_FSM|count[8]            ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.041     ; 2.006      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.056 ; out_FSM:out_FSM|count[2]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 2.002      ;
; -1.050 ; out_FSM:out_FSM|count[10]           ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.041     ; 1.996      ;
; -1.036 ; out_FSM:out_FSM|count[11]           ; out_FSM:out_FSM|my_state.s_SFD ; clk          ; clk         ; 1.000        ; -0.041     ; 1.982      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.011 ; out_FSM:out_FSM|my_state.s_preamble ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.245     ; 1.753      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[10]      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[11]      ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[9]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[8]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.003 ; out_FSM:out_FSM|count[9]            ; out_FSM:out_FSM|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.949      ;
; -1.002 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.939      ;
; -1.002 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.939      ;
; -1.002 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.939      ;
; -1.002 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[1]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.939      ;
; -1.002 ; out_FSM:out_FSM|count[1]            ; out_FSM:out_FSM|count[0]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.939      ;
; -0.992 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[7]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.929      ;
; -0.992 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[5]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.929      ;
; -0.992 ; out_FSM:out_FSM|count[3]            ; out_FSM:out_FSM|count[3]       ; clk          ; clk         ; 1.000        ; -0.050     ; 1.929      ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                ; To Node                                                                                                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.173 ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; out_FSM:out_FSM|my_state.s_data                                                                                                                                                          ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_FCS                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; out_FSM:out_FSM|my_state.s_preamble                                                                                                                                                      ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_SFD                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; out_FSM:out_FSM|my_state.s_length                                                                                                                                                        ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; out_FSM:out_FSM|my_state.s_gap                                                                                                                                                           ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.190 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.324      ;
; 0.190 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.477      ;
; 0.194 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.481      ;
; 0.196 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.483      ;
; 0.199 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.486      ;
; 0.200 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.202 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.489      ;
; 0.202 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.489      ;
; 0.212 ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; out_FSM:out_FSM|count[11]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.337      ;
; 0.266 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.245      ; 0.595      ;
; 0.267 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.245      ; 0.596      ;
; 0.289 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.576      ;
; 0.291 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.421      ;
; 0.299 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; out_FSM:out_FSM|count[10]                                                                                                                                                                ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.435      ;
; 0.301 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.301 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.089      ; 0.994      ;
; 0.302 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; out_FSM:out_FSM|count[0]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.437      ;
; 0.303 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.437      ;
; 0.303 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.438      ;
; 0.308 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_we_reg               ; clk                       ; clk         ; 0.000        ; 0.224      ; 0.636      ;
; 0.310 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.435      ;
; 0.312 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.183      ; 0.600      ;
; 0.318 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; out_FSM:out_FSM|count[9]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.443      ;
; 0.319 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; out_FSM:out_FSM|count[8]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.041      ; 0.444      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.329 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8] ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.090      ; 1.023      ;
; 0.332 ; out_FSM:out_FSM|count[2]                                                                                                                                                                 ; out_FSM:out_FSM|count[5]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.245      ; 0.661      ;
; 0.333 ; out_FSM:out_FSM|count[4]                                                                                                                                                                 ; out_FSM:out_FSM|count[7]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.245      ; 0.662      ;
; 0.335 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.339 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.344 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.348 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.350 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.352 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.352 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.353 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; out_FSM:out_FSM|count[1]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.487      ;
; 0.354 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.358 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.359 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; out_FSM:out_FSM|count[3]                                                                                                                                                                 ; clk                       ; clk         ; 0.000        ; 0.050      ; 0.493      ;
; 0.360 ; out_FSM:out_FSM|rden                                                                                                                                                                     ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~portb_address_reg0         ; out_FSM:out_FSM|clk_phy_2 ; clk         ; -0.500       ; 1.231      ; 1.215      ;
; 0.362 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|altsyncram_6tm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.362 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.488      ;
; 0.363 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.489      ;
; 0.365 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.491      ;
; 0.368 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.370 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.496      ;
; 0.373 ; out_FSM:out_FSM|my_state.s_DA                                                                                                                                                            ; out_FSM:out_FSM|my_state.s_SA                                                                                                                                                            ; clk                       ; clk         ; 0.000        ; 0.049      ; 0.506      ;
; 0.376 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.502      ;
; 0.381 ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; out_FSM:out_FSM|output_buffer:output_buffer_inst|scfifo:scfifo_component|scfifo_k841:auto_generated|a_dpfifo_re41:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4] ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.507      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -3.583   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -3.583   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  out_FSM:out_FSM|clk_phy_2 ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS            ; -103.082 ; 0.0   ; 0.0      ; 0.0     ; -83.162             ;
;  clk                       ; -103.082 ; 0.000 ; N/A      ; N/A     ; -81.877             ;
;  out_FSM:out_FSM|clk_phy_2 ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
+----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rst_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rst_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rst_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rst_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Transfers                                                                  ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 2361     ; 0        ; 0        ; 0        ;
; out_FSM:out_FSM|clk_phy_2 ; clk      ; 1        ; 23       ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Hold Transfers                                                                   ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 2361     ; 0        ; 0        ; 0        ;
; out_FSM:out_FSM|clk_phy_2 ; clk      ; 1        ; 23       ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------+
; Clock Status Summary                                                       ;
+---------------------------+---------------------------+------+-------------+
; Target                    ; Clock                     ; Type ; Status      ;
+---------------------------+---------------------------+------+-------------+
; clk                       ; clk                       ; Base ; Constrained ;
; out_FSM:out_FSM|clk_phy_2 ; out_FSM:out_FSM|clk_phy_2 ; Base ; Constrained ;
+---------------------------+---------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Nov 07 22:04:17 2016
Info: Command: quartus_sta Xmit -c Xmit
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Xmit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name out_FSM:out_FSM|clk_phy_2 out_FSM:out_FSM|clk_phy_2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.583            -103.082 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.877 clk 
    Info (332119):    -1.285              -1.285 out_FSM:out_FSM|clk_phy_2 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.193             -89.358 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.701 clk 
    Info (332119):    -1.285              -1.285 out_FSM:out_FSM|clk_phy_2 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.197             -22.601 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.198 clk 
    Info (332119):    -1.000              -1.000 out_FSM:out_FSM|clk_phy_2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 895 megabytes
    Info: Processing ended: Mon Nov 07 22:04:24 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


