TimeQuest Timing Analyzer report for MSX_DE1_Top
Tue Jan 10 16:04:42 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[0]'
 12. Slow Model Hold: 'A[0]'
 13. Slow Model Minimum Pulse Width: 'A[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[0]'
 30. Fast Model Hold: 'A[0]'
 31. Fast Model Minimum Pulse Width: 'A[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_DE1_Top                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+--------------+-----------------+------------+---------------------------------------------------------------+
; Fmax         ; Restricted Fmax ; Clock Name ; Note                                                          ;
+--------------+-----------------+------------+---------------------------------------------------------------+
; 11111.11 MHz ; 405.02 MHz      ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+--------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.455 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -1.203 ; -1.203        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.469 ; -11.245               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[0]'                                                                             ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 0.500        ; 8.613      ; 7.482      ;
; 0.955 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 1.000        ; 8.613      ; 7.482      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[0]'                                                                               ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -1.203 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 0.000        ; 8.685      ; 7.482      ;
; -0.703 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; -0.500       ; 8.685      ; 7.482      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[7]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en|combout          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en|combout          ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en~clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en~clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en~clkctrl|outclk   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en~clkctrl|outclk   ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[0]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[0]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[0]|datac           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[0]|datac           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[1]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[1]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[1]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[1]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[2]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[2]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[2]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[2]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[3]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[3]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[3]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[3]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[4]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[4]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[4]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[4]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[5]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[5]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[5]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[5]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[6]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[6]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[6]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[6]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[7]                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[7]                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[7]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[7]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[0]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[0]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[0]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[0]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[1]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[1]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[1]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[1]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[2]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[2]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[2]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[2]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[3]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[3]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[3]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[3]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[4]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[4]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[4]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[4]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[5]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[5]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[5]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[5]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[6]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[6]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[6]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[6]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[7]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[7]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[7]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[7]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~5clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~5clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~5clkctrl|outclk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 2.224  ; 2.224  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.045  ; 0.045  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.329  ; 0.329  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -0.534 ; -0.534 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -0.526 ; -0.526 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 0.411  ; 0.411  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 0.644  ; 0.644  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 2.224  ; 2.224  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 0.418  ; 0.418  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.580  ; 0.580  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.539  ; 0.539  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.580  ; 0.580  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.447  ; 0.447  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.399  ; 0.399  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.501  ; 0.501  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.168  ; 0.168  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.416  ; 0.416  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.242  ; 0.242  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; -0.384 ; -0.384 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.608 ; -0.608 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.384 ; -0.384 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.515 ; -0.515 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.955 ; -0.955 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.514 ; -0.514 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.828 ; -0.828 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.935 ; -0.935 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.722 ; -0.722 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.646  ; 1.646  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.203  ; 1.203  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.788  ; 0.788  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 1.646  ; 1.646  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 1.445  ; 1.445  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 0.703  ; 0.703  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 0.540  ; 0.540  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -1.040 ; -1.040 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 0.500  ; 0.500  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.861  ; 0.861  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.261  ; 0.261  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.425  ; 0.425  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.558  ; 0.558  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.606  ; 0.606  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.351  ; 0.351  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.861  ; 0.861  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.584  ; 0.584  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.758  ; 0.758  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.203  ; 1.203  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.856  ; 0.856  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.632  ; 0.632  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.763  ; 0.763  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.203  ; 1.203  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.762  ; 0.762  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 1.076  ; 1.076  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 1.183  ; 1.183  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.970  ; 0.970  ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 11.172 ; 11.172 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 13.370 ; 13.370 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 13.370 ; 13.370 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 12.946 ; 12.946 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 11.468 ; 11.468 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 11.085 ; 11.085 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 11.399 ; 11.399 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 11.745 ; 11.745 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 11.652 ; 11.652 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 11.825 ; 11.825 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 17.598 ; 17.598 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 15.021 ; 15.021 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 17.598 ; 17.598 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 16.250 ; 16.250 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 16.520 ; 16.520 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 15.393 ; 15.393 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 17.087 ; 17.087 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 16.354 ; 16.354 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 14.272 ; 14.272 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 13.743 ; 13.743 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 14.272 ; 14.272 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 14.270 ; 14.270 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 13.367 ; 13.367 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 13.756 ; 13.756 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 13.720 ; 13.720 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 14.119 ; 14.119 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.396 ; 10.396 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.396 ; 10.396 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 13.024 ; 13.024 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 12.503 ; 12.503 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 12.671 ; 12.671 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 13.024 ; 13.024 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 12.784 ; 12.784 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 12.649 ; 12.649 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 12.711 ; 12.711 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 12.828 ; 12.828 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 11.172 ; 11.172 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 15.223 ; 15.223 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 15.223 ; 15.223 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 15.200 ; 15.200 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 14.512 ; 14.512 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 14.454 ; 14.454 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 14.171 ; 14.171 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 14.299 ; 14.299 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 14.017 ; 14.017 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 14.208 ; 14.208 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 15.718 ; 15.718 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 15.298 ; 15.298 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 14.946 ; 14.946 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 14.281 ; 14.281 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 15.657 ; 15.657 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 14.485 ; 14.485 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 15.718 ; 15.718 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 14.125 ; 14.125 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 16.736 ; 16.736 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 16.130 ; 16.130 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 15.437 ; 15.437 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 16.038 ; 16.038 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 16.431 ; 16.431 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 15.976 ; 15.976 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 16.736 ; 16.736 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 14.257 ; 14.257 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.396 ; 10.396 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.396 ; 10.396 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 11.100 ; 11.100 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 11.085 ; 11.085 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 13.370 ; 13.370 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 12.946 ; 12.946 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 11.468 ; 11.468 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 11.085 ; 11.085 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 11.399 ; 11.399 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 11.745 ; 11.745 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 11.652 ; 11.652 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 11.825 ; 11.825 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 14.423 ; 14.423 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 14.423 ; 14.423 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 17.002 ; 17.002 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 15.651 ; 15.651 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 15.914 ; 15.914 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 14.788 ; 14.788 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 16.492 ; 16.492 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 15.757 ; 15.757 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 12.913 ; 12.913 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 13.283 ; 13.283 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 13.812 ; 13.812 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 13.820 ; 13.820 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 12.913 ; 12.913 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 13.306 ; 13.306 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 13.266 ; 13.266 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 13.666 ; 13.666 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.324 ; 10.324 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.324 ; 10.324 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 12.503 ; 12.503 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 12.671 ; 12.671 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 13.024 ; 13.024 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 12.784 ; 12.784 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 12.649 ; 12.649 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 12.711 ; 12.711 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 12.828 ; 12.828 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 11.100 ; 11.100 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 11.085 ; 11.085 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 13.370 ; 13.370 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 12.946 ; 12.946 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 11.468 ; 11.468 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 11.085 ; 11.085 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 11.399 ; 11.399 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 11.745 ; 11.745 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 11.652 ; 11.652 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 11.825 ; 11.825 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 13.747 ; 13.747 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 14.664 ; 14.664 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 14.568 ; 14.568 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 13.902 ; 13.902 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 15.280 ; 15.280 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 14.139 ; 14.139 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 15.371 ; 15.371 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 13.747 ; 13.747 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 13.826 ; 13.826 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 15.498 ; 15.498 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 14.793 ; 14.793 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 15.647 ; 15.647 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 16.010 ; 16.010 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 15.547 ; 15.547 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 16.308 ; 16.308 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 13.826 ; 13.826 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.324 ; 10.324 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.324 ; 10.324 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 14.413 ; 14.413 ;        ;
; A[1]       ; D[0]          ; 16.405 ; 16.405 ; 16.405 ; 16.405 ;
; A[1]       ; D[1]          ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; A[1]       ; D[2]          ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; A[1]       ; D[3]          ; 14.354 ; 14.354 ; 14.354 ; 14.354 ;
; A[1]       ; D[4]          ; 14.434 ; 14.434 ; 14.434 ; 14.434 ;
; A[1]       ; D[5]          ; 14.968 ; 14.968 ; 14.968 ; 14.968 ;
; A[1]       ; D[6]          ; 14.962 ; 14.962 ; 14.962 ; 14.962 ;
; A[1]       ; D[7]          ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; A[1]       ; FL_ADDR[1]    ; 10.821 ;        ;        ; 10.821 ;
; A[1]       ; LEDG[0]       ; 13.637 ;        ;        ; 13.637 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.098 ;        ;        ; 11.098 ;
; A[2]       ; BUSDIR_n      ;        ; 14.105 ; 14.105 ;        ;
; A[2]       ; D[0]          ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[2]       ; D[1]          ; 15.673 ; 15.673 ; 15.673 ; 15.673 ;
; A[2]       ; D[2]          ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; A[2]       ; D[3]          ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; A[2]       ; D[4]          ; 14.126 ; 14.126 ; 14.126 ; 14.126 ;
; A[2]       ; D[5]          ; 14.660 ; 14.660 ; 14.660 ; 14.660 ;
; A[2]       ; D[6]          ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; A[2]       ; D[7]          ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; A[2]       ; FL_ADDR[2]    ; 9.957  ;        ;        ; 9.957  ;
; A[2]       ; LEDG[0]       ; 13.329 ;        ;        ; 13.329 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.855 ;        ;        ; 10.855 ;
; A[3]       ; BUSDIR_n      ; 13.903 ;        ;        ; 13.903 ;
; A[3]       ; D[0]          ; 15.895 ; 15.895 ; 15.895 ; 15.895 ;
; A[3]       ; D[1]          ; 15.471 ; 15.471 ; 15.471 ; 15.471 ;
; A[3]       ; D[2]          ; 13.993 ; 13.993 ; 13.993 ; 13.993 ;
; A[3]       ; D[3]          ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; A[3]       ; D[4]          ; 13.924 ; 13.924 ; 13.924 ; 13.924 ;
; A[3]       ; D[5]          ; 14.458 ; 14.458 ; 14.458 ; 14.458 ;
; A[3]       ; D[6]          ; 14.452 ; 14.452 ; 14.452 ; 14.452 ;
; A[3]       ; D[7]          ; 14.447 ; 14.447 ; 14.447 ; 14.447 ;
; A[3]       ; FL_ADDR[3]    ; 9.590  ;        ;        ; 9.590  ;
; A[3]       ; LEDG[0]       ;        ; 13.127 ; 13.127 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[4]       ; BUSDIR_n      ;        ; 14.144 ; 14.144 ;        ;
; A[4]       ; D[0]          ; 16.136 ; 16.136 ; 16.136 ; 16.136 ;
; A[4]       ; D[1]          ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; A[4]       ; D[2]          ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; A[4]       ; D[3]          ; 14.085 ; 14.085 ; 14.085 ; 14.085 ;
; A[4]       ; D[4]          ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; A[4]       ; D[5]          ; 14.699 ; 14.699 ; 14.699 ; 14.699 ;
; A[4]       ; D[6]          ; 14.693 ; 14.693 ; 14.693 ; 14.693 ;
; A[4]       ; D[7]          ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; A[4]       ; FL_ADDR[4]    ; 10.180 ;        ;        ; 10.180 ;
; A[4]       ; LEDG[0]       ; 13.368 ;        ;        ; 13.368 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.520 ;        ;        ; 10.520 ;
; A[5]       ; BUSDIR_n      ; 17.335 ;        ;        ; 17.335 ;
; A[5]       ; D[0]          ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[5]       ; D[1]          ; 19.181 ; 19.181 ; 19.181 ; 19.181 ;
; A[5]       ; D[2]          ; 17.703 ; 17.703 ; 17.703 ; 17.703 ;
; A[5]       ; D[3]          ; 17.554 ; 17.554 ; 17.554 ; 17.554 ;
; A[5]       ; D[4]          ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[5]       ; D[5]          ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[5]       ; D[6]          ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[5]       ; D[7]          ; 18.157 ; 18.157 ; 18.157 ; 18.157 ;
; A[5]       ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]       ; LEDG[0]       ;        ; 16.559 ; 16.559 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.743 ;        ;        ; 10.743 ;
; A[6]       ; BUSDIR_n      ;        ; 18.778 ; 18.778 ;        ;
; A[6]       ; D[0]          ; 21.048 ; 21.048 ; 21.048 ; 21.048 ;
; A[6]       ; D[1]          ; 20.624 ; 20.624 ; 20.624 ; 20.624 ;
; A[6]       ; D[2]          ; 19.146 ; 19.146 ; 19.146 ; 19.146 ;
; A[6]       ; D[3]          ; 18.997 ; 18.997 ; 18.997 ; 18.997 ;
; A[6]       ; D[4]          ; 19.077 ; 19.077 ; 19.077 ; 19.077 ;
; A[6]       ; D[5]          ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[6]       ; D[6]          ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[6]       ; D[7]          ; 19.600 ; 19.600 ; 19.600 ; 19.600 ;
; A[6]       ; FL_ADDR[6]    ; 10.629 ;        ;        ; 10.629 ;
; A[6]       ; LEDG[0]       ; 18.002 ;        ;        ; 18.002 ;
; A[6]       ; SRAM_ADDR[6]  ; 11.061 ;        ;        ; 11.061 ;
; A[7]       ; BUSDIR_n      ; 16.851 ;        ;        ; 16.851 ;
; A[7]       ; D[0]          ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; A[7]       ; D[1]          ; 18.697 ; 18.697 ; 18.697 ; 18.697 ;
; A[7]       ; D[2]          ; 17.219 ; 17.219 ; 17.219 ; 17.219 ;
; A[7]       ; D[3]          ; 17.070 ; 17.070 ; 17.070 ; 17.070 ;
; A[7]       ; D[4]          ; 17.150 ; 17.150 ; 17.150 ; 17.150 ;
; A[7]       ; D[5]          ; 17.684 ; 17.684 ; 17.684 ; 17.684 ;
; A[7]       ; D[6]          ; 17.678 ; 17.678 ; 17.678 ; 17.678 ;
; A[7]       ; D[7]          ; 17.673 ; 17.673 ; 17.673 ; 17.673 ;
; A[7]       ; FL_ADDR[7]    ; 10.936 ;        ;        ; 10.936 ;
; A[7]       ; LEDG[0]       ;        ; 16.075 ; 16.075 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 10.976 ;        ;        ; 10.976 ;
; A[8]       ; BUSDIR_n      ; 17.395 ;        ;        ; 17.395 ;
; A[8]       ; D[0]          ; 19.593 ; 19.593 ; 19.593 ; 19.593 ;
; A[8]       ; D[1]          ; 19.169 ; 19.169 ; 19.169 ; 19.169 ;
; A[8]       ; D[2]          ; 17.691 ; 17.691 ; 17.691 ; 17.691 ;
; A[8]       ; D[3]          ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[8]       ; D[4]          ; 17.622 ; 17.622 ; 17.622 ; 17.622 ;
; A[8]       ; D[5]          ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[8]       ; D[6]          ; 18.150 ; 18.150 ; 18.150 ; 18.150 ;
; A[8]       ; D[7]          ; 18.145 ; 18.145 ; 18.145 ; 18.145 ;
; A[8]       ; FL_ADDR[8]    ; 11.451 ;        ;        ; 11.451 ;
; A[8]       ; LEDG[0]       ;        ; 16.619 ; 16.619 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 10.580 ;        ;        ; 10.580 ;
; A[9]       ; BUSDIR_n      ; 15.498 ;        ;        ; 15.498 ;
; A[9]       ; D[0]          ; 17.696 ; 17.696 ; 17.696 ; 17.696 ;
; A[9]       ; D[1]          ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[9]       ; D[2]          ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; A[9]       ; D[3]          ; 15.645 ; 15.645 ; 15.645 ; 15.645 ;
; A[9]       ; D[4]          ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; A[9]       ; D[5]          ; 16.259 ; 16.259 ; 16.259 ; 16.259 ;
; A[9]       ; D[6]          ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; A[9]       ; D[7]          ; 16.248 ; 16.248 ; 16.248 ; 16.248 ;
; A[9]       ; FL_ADDR[9]    ; 10.486 ;        ;        ; 10.486 ;
; A[9]       ; LEDG[0]       ;        ; 14.722 ; 14.722 ;        ;
; A[9]       ; SRAM_ADDR[9]  ; 10.529 ;        ;        ; 10.529 ;
; A[10]      ; BUSDIR_n      ; 16.798 ;        ;        ; 16.798 ;
; A[10]      ; D[0]          ; 18.996 ; 18.996 ; 18.996 ; 18.996 ;
; A[10]      ; D[1]          ; 18.572 ; 18.572 ; 18.572 ; 18.572 ;
; A[10]      ; D[2]          ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[10]      ; D[3]          ; 16.945 ; 16.945 ; 16.945 ; 16.945 ;
; A[10]      ; D[4]          ; 17.025 ; 17.025 ; 17.025 ; 17.025 ;
; A[10]      ; D[5]          ; 17.559 ; 17.559 ; 17.559 ; 17.559 ;
; A[10]      ; D[6]          ; 17.553 ; 17.553 ; 17.553 ; 17.553 ;
; A[10]      ; D[7]          ; 17.548 ; 17.548 ; 17.548 ; 17.548 ;
; A[10]      ; FL_ADDR[10]   ; 10.914 ;        ;        ; 10.914 ;
; A[10]      ; LEDG[0]       ;        ; 16.022 ; 16.022 ;        ;
; A[10]      ; SRAM_ADDR[10] ; 10.893 ;        ;        ; 10.893 ;
; A[11]      ; BUSDIR_n      ; 16.060 ;        ;        ; 16.060 ;
; A[11]      ; D[0]          ; 18.258 ; 18.258 ; 18.258 ; 18.258 ;
; A[11]      ; D[1]          ; 17.834 ; 17.834 ; 17.834 ; 17.834 ;
; A[11]      ; D[2]          ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[11]      ; D[3]          ; 16.207 ; 16.207 ; 16.207 ; 16.207 ;
; A[11]      ; D[4]          ; 16.287 ; 16.287 ; 16.287 ; 16.287 ;
; A[11]      ; D[5]          ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; A[11]      ; D[6]          ; 16.815 ; 16.815 ; 16.815 ; 16.815 ;
; A[11]      ; D[7]          ; 16.810 ; 16.810 ; 16.810 ; 16.810 ;
; A[11]      ; FL_ADDR[11]   ; 10.887 ;        ;        ; 10.887 ;
; A[11]      ; LEDG[0]       ;        ; 15.284 ; 15.284 ;        ;
; A[11]      ; SRAM_ADDR[11] ; 10.826 ;        ;        ; 10.826 ;
; A[12]      ; BUSDIR_n      ; 15.528 ;        ;        ; 15.528 ;
; A[12]      ; D[0]          ; 17.726 ; 17.726 ; 17.726 ; 17.726 ;
; A[12]      ; D[1]          ; 17.302 ; 17.302 ; 17.302 ; 17.302 ;
; A[12]      ; D[2]          ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; A[12]      ; D[3]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[12]      ; D[4]          ; 15.755 ; 15.755 ; 15.755 ; 15.755 ;
; A[12]      ; D[5]          ; 16.289 ; 16.289 ; 16.289 ; 16.289 ;
; A[12]      ; D[6]          ; 16.283 ; 16.283 ; 16.283 ; 16.283 ;
; A[12]      ; D[7]          ; 16.278 ; 16.278 ; 16.278 ; 16.278 ;
; A[12]      ; FL_ADDR[12]   ; 10.772 ;        ;        ; 10.772 ;
; A[12]      ; LEDG[0]       ;        ; 14.752 ; 14.752 ;        ;
; A[12]      ; SRAM_ADDR[12] ; 10.942 ;        ;        ; 10.942 ;
; A[13]      ; BUSDIR_n      ; 15.707 ;        ;        ; 15.707 ;
; A[13]      ; D[0]          ; 17.905 ; 17.905 ; 17.905 ; 17.905 ;
; A[13]      ; D[1]          ; 17.481 ; 17.481 ; 17.481 ; 17.481 ;
; A[13]      ; D[2]          ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; A[13]      ; D[3]          ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; A[13]      ; D[4]          ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; A[13]      ; D[5]          ; 16.468 ; 16.468 ; 16.468 ; 16.468 ;
; A[13]      ; D[6]          ; 16.462 ; 16.462 ; 16.462 ; 16.462 ;
; A[13]      ; D[7]          ; 16.457 ; 16.457 ; 16.457 ; 16.457 ;
; A[13]      ; FL_ADDR[13]   ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; A[13]      ; FL_ADDR[14]   ; 13.020 ; 13.020 ; 13.020 ; 13.020 ;
; A[13]      ; FL_ADDR[15]   ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; A[13]      ; FL_ADDR[16]   ; 13.433 ; 13.433 ; 13.433 ; 13.433 ;
; A[13]      ; FL_ADDR[17]   ; 12.875 ; 12.875 ; 12.875 ; 12.875 ;
; A[13]      ; FL_ADDR[18]   ; 12.738 ; 12.738 ; 12.738 ; 12.738 ;
; A[13]      ; FL_ADDR[19]   ; 13.072 ;        ;        ; 13.072 ;
; A[13]      ; LEDG[0]       ;        ; 14.931 ; 14.931 ;        ;
; A[13]      ; SRAM_ADDR[13] ; 10.893 ;        ;        ; 10.893 ;
; A[14]      ; BUSDIR_n      ; 16.241 ;        ;        ; 16.241 ;
; A[14]      ; D[0]          ; 18.439 ; 18.439 ; 18.439 ; 18.439 ;
; A[14]      ; D[1]          ; 18.015 ; 18.015 ; 18.015 ; 18.015 ;
; A[14]      ; D[2]          ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[14]      ; D[3]          ; 16.388 ; 16.388 ; 16.388 ; 16.388 ;
; A[14]      ; D[4]          ; 16.468 ; 16.468 ; 16.468 ; 16.468 ;
; A[14]      ; D[5]          ; 17.002 ; 17.002 ; 17.002 ; 17.002 ;
; A[14]      ; D[6]          ; 16.996 ; 16.996 ; 16.996 ; 16.996 ;
; A[14]      ; D[7]          ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; A[14]      ; FL_ADDR[14]   ; 13.294 ; 13.294 ; 13.294 ; 13.294 ;
; A[14]      ; FL_ADDR[15]   ; 14.082 ; 14.082 ; 14.082 ; 14.082 ;
; A[14]      ; FL_ADDR[16]   ; 14.552 ; 14.552 ; 14.552 ; 14.552 ;
; A[14]      ; FL_ADDR[17]   ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; A[14]      ; FL_ADDR[18]   ; 13.857 ; 13.857 ; 13.857 ; 13.857 ;
; A[14]      ; FL_ADDR[19]   ; 14.191 ; 14.191 ; 14.191 ; 14.191 ;
; A[14]      ; LEDG[0]       ;        ; 15.465 ; 15.465 ;        ;
; A[14]      ; SRAM_ADDR[14] ; 11.048 ;        ;        ; 11.048 ;
; A[15]      ; BUSDIR_n      ; 15.156 ;        ;        ; 15.156 ;
; A[15]      ; D[0]          ; 17.354 ; 17.354 ; 17.354 ; 17.354 ;
; A[15]      ; D[1]          ; 16.930 ; 16.930 ; 16.930 ; 16.930 ;
; A[15]      ; D[2]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; A[15]      ; D[3]          ; 15.303 ; 15.303 ; 15.303 ; 15.303 ;
; A[15]      ; D[4]          ; 15.383 ; 15.383 ; 15.383 ; 15.383 ;
; A[15]      ; D[5]          ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; A[15]      ; D[6]          ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; A[15]      ; D[7]          ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; A[15]      ; FL_ADDR[15]   ; 13.369 ; 13.369 ; 13.369 ; 13.369 ;
; A[15]      ; FL_ADDR[16]   ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; A[15]      ; FL_ADDR[17]   ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; A[15]      ; FL_ADDR[18]   ; 13.144 ; 13.144 ; 13.144 ; 13.144 ;
; A[15]      ; FL_ADDR[19]   ; 13.478 ; 13.478 ; 13.478 ; 13.478 ;
; A[15]      ; LEDG[0]       ;        ; 14.380 ; 14.380 ;        ;
; A[15]      ; SRAM_ADDR[15] ; 11.056 ;        ;        ; 11.056 ;
; CS1_n      ; LEDG[6]       ; 10.369 ;        ;        ; 10.369 ;
; CS2_n      ; LEDG[5]       ; 8.523  ;        ;        ; 8.523  ;
; FL_DQ[0]   ; D[0]          ; 12.163 ;        ;        ; 12.163 ;
; FL_DQ[1]   ; D[1]          ; 12.705 ;        ;        ; 12.705 ;
; FL_DQ[2]   ; D[2]          ; 11.712 ;        ;        ; 11.712 ;
; FL_DQ[3]   ; D[3]          ; 12.028 ;        ;        ; 12.028 ;
; FL_DQ[4]   ; D[4]          ; 11.353 ;        ;        ; 11.353 ;
; FL_DQ[5]   ; D[5]          ; 11.404 ;        ;        ; 11.404 ;
; FL_DQ[6]   ; D[6]          ; 11.662 ;        ;        ; 11.662 ;
; FL_DQ[7]   ; D[7]          ; 12.314 ;        ;        ; 12.314 ;
; IORQ_n     ; BUSDIR_n      ; 15.574 ;        ;        ; 15.574 ;
; IORQ_n     ; D[0]          ; 17.772 ; 17.772 ; 17.772 ; 17.772 ;
; IORQ_n     ; D[1]          ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; IORQ_n     ; D[2]          ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; IORQ_n     ; D[3]          ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; IORQ_n     ; D[4]          ; 15.801 ; 15.801 ; 15.801 ; 15.801 ;
; IORQ_n     ; D[5]          ; 16.335 ; 16.335 ; 16.335 ; 16.335 ;
; IORQ_n     ; D[6]          ; 16.329 ; 16.329 ; 16.329 ; 16.329 ;
; IORQ_n     ; D[7]          ; 16.324 ; 16.324 ; 16.324 ; 16.324 ;
; IORQ_n     ; LEDG[0]       ;        ; 14.798 ; 14.798 ;        ;
; IORQ_n     ; LEDG[3]       ; 10.375 ;        ;        ; 10.375 ;
; MREQ_n     ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; RD_n       ; BUSDIR_n      ; 13.913 ;        ;        ; 13.913 ;
; RD_n       ; D[0]          ; 16.183 ; 16.183 ; 16.183 ; 16.183 ;
; RD_n       ; D[1]          ; 15.759 ; 15.759 ; 15.759 ; 15.759 ;
; RD_n       ; D[2]          ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; RD_n       ; D[3]          ; 14.132 ; 14.132 ; 14.132 ; 14.132 ;
; RD_n       ; D[4]          ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; RD_n       ; D[5]          ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; RD_n       ; D[6]          ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; RD_n       ; D[7]          ; 14.735 ; 14.735 ; 14.735 ; 14.735 ;
; RD_n       ; FL_OE_N       ; 10.354 ;        ;        ; 10.354 ;
; RD_n       ; LEDG[0]       ;        ; 13.137 ; 13.137 ;        ;
; RD_n       ; LEDG[2]       ; 10.437 ;        ;        ; 10.437 ;
; RD_n       ; SRAM_OE_N     ; 11.035 ;        ;        ; 11.035 ;
; SLTSL_n    ; BUSDIR_n      ; 12.940 ;        ;        ; 12.940 ;
; SLTSL_n    ; D[0]          ; 14.870 ; 12.281 ; 12.281 ; 14.870 ;
; SLTSL_n    ; D[1]          ; 14.445 ; 12.094 ; 12.094 ; 14.445 ;
; SLTSL_n    ; D[2]          ; 13.239 ; 12.331 ; 12.331 ; 13.239 ;
; SLTSL_n    ; D[3]          ; 12.710 ; 12.629 ; 12.629 ; 12.710 ;
; SLTSL_n    ; D[4]          ; 13.205 ; 12.629 ; 12.629 ; 13.205 ;
; SLTSL_n    ; D[5]          ; 13.275 ; 13.243 ; 13.243 ; 13.275 ;
; SLTSL_n    ; D[6]          ; 13.336 ; 13.237 ; 13.237 ; 13.336 ;
; SLTSL_n    ; D[7]          ; 13.702 ; 13.232 ; 13.232 ; 13.702 ;
; SLTSL_n    ; FL_CE_N       ; 12.474 ;        ;        ; 12.474 ;
; SLTSL_n    ; LEDG[7]       ; 10.135 ;        ;        ; 10.135 ;
; SLTSL_n    ; SRAM_CE_N     ; 13.802 ;        ;        ; 13.802 ;
; SRAM_DQ[0] ; D[0]          ; 14.937 ;        ;        ; 14.937 ;
; SRAM_DQ[1] ; D[1]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[2] ; D[2]          ; 13.580 ;        ;        ; 13.580 ;
; SRAM_DQ[3] ; D[3]          ; 12.816 ;        ;        ; 12.816 ;
; SRAM_DQ[4] ; D[4]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[5] ; D[5]          ; 12.775 ;        ;        ; 12.775 ;
; SRAM_DQ[6] ; D[6]          ; 12.683 ;        ;        ; 12.683 ;
; SRAM_DQ[7] ; D[7]          ; 13.322 ;        ;        ; 13.322 ;
; SW[0]      ; FL_ADDR[13]   ; 8.112  ; 8.112  ; 8.112  ; 8.112  ;
; SW[0]      ; FL_ADDR[14]   ; 8.592  ; 8.592  ; 8.592  ; 8.592  ;
; SW[0]      ; FL_ADDR[15]   ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; SW[0]      ; FL_ADDR[16]   ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; SW[0]      ; FL_ADDR[17]   ; 8.447  ; 8.447  ; 8.447  ; 8.447  ;
; SW[0]      ; FL_ADDR[18]   ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; SW[0]      ; FL_ADDR[19]   ; 8.644  ;        ;        ; 8.644  ;
; SW[1]      ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; SW[1]      ; FL_ADDR[15]   ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; SW[1]      ; FL_ADDR[16]   ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; SW[1]      ; FL_ADDR[17]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[1]      ; FL_ADDR[18]   ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; SW[1]      ; FL_ADDR[19]   ; 8.548  ;        ;        ; 8.548  ;
; SW[2]      ; FL_ADDR[15]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[2]      ; FL_ADDR[16]   ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; SW[2]      ; FL_ADDR[17]   ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; SW[2]      ; FL_ADDR[18]   ; 8.124  ; 8.124  ; 8.124  ; 8.124  ;
; SW[2]      ; FL_ADDR[19]   ; 8.458  ;        ;        ; 8.458  ;
; SW[3]      ; FL_ADDR[16]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; SW[3]      ; FL_ADDR[17]   ; 8.280  ; 8.280  ; 8.280  ; 8.280  ;
; SW[3]      ; FL_ADDR[18]   ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; SW[3]      ; FL_ADDR[19]   ; 8.477  ;        ;        ; 8.477  ;
; SW[4]      ; FL_ADDR[17]   ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; SW[4]      ; FL_ADDR[18]   ; 8.081  ; 8.081  ; 8.081  ; 8.081  ;
; SW[4]      ; FL_ADDR[19]   ; 8.415  ;        ;        ; 8.415  ;
; SW[5]      ; FL_ADDR[18]   ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; SW[5]      ; FL_ADDR[19]   ; 8.351  ;        ;        ; 8.351  ;
; SW[9]      ; BUSDIR_n      ;        ; 8.856  ; 8.856  ;        ;
; SW[9]      ; D[0]          ; 8.741  ; 11.303 ; 11.303 ; 8.741  ;
; SW[9]      ; D[1]          ; 8.545  ; 10.878 ; 10.878 ; 8.545  ;
; SW[9]      ; D[2]          ; 8.791  ; 9.672  ; 9.672  ; 8.791  ;
; SW[9]      ; D[3]          ; 9.089  ; 9.143  ; 9.143  ; 9.089  ;
; SW[9]      ; D[4]          ; 9.089  ; 9.638  ; 9.638  ; 9.089  ;
; SW[9]      ; D[5]          ; 9.703  ; 9.708  ; 9.708  ; 9.703  ;
; SW[9]      ; D[6]          ; 9.697  ; 9.769  ; 9.769  ; 9.697  ;
; SW[9]      ; D[7]          ; 9.692  ; 10.135 ; 10.135 ; 9.692  ;
; SW[9]      ; FL_CE_N       ;        ; 8.907  ; 8.907  ;        ;
; SW[9]      ; SRAM_CE_N     ; 10.285 ;        ;        ; 10.285 ;
; WR_n       ; BUSDIR_n      ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; LEDG[0]       ;        ; 12.468 ; 12.468 ;        ;
; WR_n       ; LEDG[1]       ; 10.608 ;        ;        ; 10.608 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 14.135 ; 14.135 ;        ;
; A[1]       ; D[0]          ; 14.006 ; 14.006 ; 14.006 ; 14.006 ;
; A[1]       ; D[1]          ; 13.580 ; 13.580 ; 13.580 ; 13.580 ;
; A[1]       ; D[2]          ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; A[1]       ; D[3]          ; 14.120 ; 14.120 ; 14.120 ; 14.120 ;
; A[1]       ; D[4]          ; 14.354 ; 14.354 ; 14.354 ; 14.354 ;
; A[1]       ; D[5]          ; 14.780 ; 14.780 ; 14.780 ; 14.780 ;
; A[1]       ; D[6]          ; 14.687 ; 14.687 ; 14.687 ; 14.687 ;
; A[1]       ; D[7]          ; 14.860 ; 14.860 ; 14.860 ; 14.860 ;
; A[1]       ; FL_ADDR[1]    ; 10.821 ;        ;        ; 10.821 ;
; A[1]       ; LEDG[0]       ; 13.359 ;        ;        ; 13.359 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.098 ;        ;        ; 11.098 ;
; A[2]       ; BUSDIR_n      ;        ; 13.827 ; 13.827 ;        ;
; A[2]       ; D[0]          ; 13.698 ; 13.698 ; 13.698 ; 13.698 ;
; A[2]       ; D[1]          ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; A[2]       ; D[2]          ; 13.748 ; 13.748 ; 13.748 ; 13.748 ;
; A[2]       ; D[3]          ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; A[2]       ; D[4]          ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; A[2]       ; D[5]          ; 14.472 ; 14.472 ; 14.472 ; 14.472 ;
; A[2]       ; D[6]          ; 14.379 ; 14.379 ; 14.379 ; 14.379 ;
; A[2]       ; D[7]          ; 14.552 ; 14.552 ; 14.552 ; 14.552 ;
; A[2]       ; FL_ADDR[2]    ; 9.957  ;        ;        ; 9.957  ;
; A[2]       ; LEDG[0]       ; 13.051 ;        ;        ; 13.051 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.855 ;        ;        ; 10.855 ;
; A[3]       ; BUSDIR_n      ; 13.625 ;        ;        ; 13.625 ;
; A[3]       ; D[0]          ; 13.496 ; 13.496 ; 13.496 ; 13.496 ;
; A[3]       ; D[1]          ; 13.070 ; 13.070 ; 13.070 ; 13.070 ;
; A[3]       ; D[2]          ; 13.546 ; 13.546 ; 13.546 ; 13.546 ;
; A[3]       ; D[3]          ; 13.610 ; 13.610 ; 13.610 ; 13.610 ;
; A[3]       ; D[4]          ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; A[3]       ; D[5]          ; 14.270 ; 14.270 ; 14.270 ; 14.270 ;
; A[3]       ; D[6]          ; 14.177 ; 14.177 ; 14.177 ; 14.177 ;
; A[3]       ; D[7]          ; 14.350 ; 14.350 ; 14.350 ; 14.350 ;
; A[3]       ; FL_ADDR[3]    ; 9.590  ;        ;        ; 9.590  ;
; A[3]       ; LEDG[0]       ;        ; 12.849 ; 12.849 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[4]       ; BUSDIR_n      ;        ; 13.866 ; 13.866 ;        ;
; A[4]       ; D[0]          ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; A[4]       ; D[1]          ; 13.311 ; 13.311 ; 13.311 ; 13.311 ;
; A[4]       ; D[2]          ; 13.787 ; 13.787 ; 13.787 ; 13.787 ;
; A[4]       ; D[3]          ; 13.851 ; 13.851 ; 13.851 ; 13.851 ;
; A[4]       ; D[4]          ; 14.085 ; 14.085 ; 14.085 ; 14.085 ;
; A[4]       ; D[5]          ; 14.511 ; 14.511 ; 14.511 ; 14.511 ;
; A[4]       ; D[6]          ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; A[4]       ; D[7]          ; 14.591 ; 14.591 ; 14.591 ; 14.591 ;
; A[4]       ; FL_ADDR[4]    ; 10.180 ;        ;        ; 10.180 ;
; A[4]       ; LEDG[0]       ; 13.090 ;        ;        ; 13.090 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.520 ;        ;        ; 10.520 ;
; A[5]       ; BUSDIR_n      ; 17.243 ;        ;        ; 17.243 ;
; A[5]       ; D[0]          ; 17.206 ; 17.206 ; 17.206 ; 17.206 ;
; A[5]       ; D[1]          ; 16.780 ; 16.780 ; 16.780 ; 16.780 ;
; A[5]       ; D[2]          ; 17.256 ; 17.256 ; 17.256 ; 17.256 ;
; A[5]       ; D[3]          ; 17.320 ; 17.320 ; 17.320 ; 17.320 ;
; A[5]       ; D[4]          ; 17.554 ; 17.554 ; 17.554 ; 17.554 ;
; A[5]       ; D[5]          ; 17.980 ; 17.980 ; 17.980 ; 17.980 ;
; A[5]       ; D[6]          ; 17.887 ; 17.887 ; 17.887 ; 17.887 ;
; A[5]       ; D[7]          ; 18.060 ; 18.060 ; 18.060 ; 18.060 ;
; A[5]       ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]       ; LEDG[0]       ;        ; 16.467 ; 16.467 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.743 ;        ;        ; 10.743 ;
; A[6]       ; BUSDIR_n      ;        ; 18.686 ; 18.686 ;        ;
; A[6]       ; D[0]          ; 18.649 ; 18.649 ; 18.649 ; 18.649 ;
; A[6]       ; D[1]          ; 18.223 ; 18.223 ; 18.223 ; 18.223 ;
; A[6]       ; D[2]          ; 18.699 ; 18.699 ; 18.699 ; 18.699 ;
; A[6]       ; D[3]          ; 18.763 ; 18.763 ; 18.763 ; 18.763 ;
; A[6]       ; D[4]          ; 18.997 ; 18.997 ; 18.997 ; 18.997 ;
; A[6]       ; D[5]          ; 19.423 ; 19.423 ; 19.423 ; 19.423 ;
; A[6]       ; D[6]          ; 19.330 ; 19.330 ; 19.330 ; 19.330 ;
; A[6]       ; D[7]          ; 19.503 ; 19.503 ; 19.503 ; 19.503 ;
; A[6]       ; FL_ADDR[6]    ; 10.629 ;        ;        ; 10.629 ;
; A[6]       ; LEDG[0]       ; 17.910 ;        ;        ; 17.910 ;
; A[6]       ; SRAM_ADDR[6]  ; 11.061 ;        ;        ; 11.061 ;
; A[7]       ; BUSDIR_n      ; 16.759 ;        ;        ; 16.759 ;
; A[7]       ; D[0]          ; 16.722 ; 16.722 ; 16.722 ; 16.722 ;
; A[7]       ; D[1]          ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[7]       ; D[2]          ; 16.772 ; 16.772 ; 16.772 ; 16.772 ;
; A[7]       ; D[3]          ; 16.836 ; 16.836 ; 16.836 ; 16.836 ;
; A[7]       ; D[4]          ; 17.070 ; 17.070 ; 17.070 ; 17.070 ;
; A[7]       ; D[5]          ; 17.496 ; 17.496 ; 17.496 ; 17.496 ;
; A[7]       ; D[6]          ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; A[7]       ; D[7]          ; 17.576 ; 17.576 ; 17.576 ; 17.576 ;
; A[7]       ; FL_ADDR[7]    ; 10.936 ;        ;        ; 10.936 ;
; A[7]       ; LEDG[0]       ;        ; 15.983 ; 15.983 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 10.976 ;        ;        ; 10.976 ;
; A[8]       ; BUSDIR_n      ; 17.323 ;        ;        ; 17.323 ;
; A[8]       ; D[0]          ; 17.194 ; 17.194 ; 17.194 ; 17.194 ;
; A[8]       ; D[1]          ; 16.768 ; 16.768 ; 16.768 ; 16.768 ;
; A[8]       ; D[2]          ; 17.244 ; 17.244 ; 17.244 ; 17.244 ;
; A[8]       ; D[3]          ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[8]       ; D[4]          ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[8]       ; D[5]          ; 17.968 ; 17.968 ; 17.968 ; 17.968 ;
; A[8]       ; D[6]          ; 17.875 ; 17.875 ; 17.875 ; 17.875 ;
; A[8]       ; D[7]          ; 18.048 ; 18.048 ; 18.048 ; 18.048 ;
; A[8]       ; FL_ADDR[8]    ; 11.451 ;        ;        ; 11.451 ;
; A[8]       ; LEDG[0]       ;        ; 16.547 ; 16.547 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 10.580 ;        ;        ; 10.580 ;
; A[9]       ; BUSDIR_n      ; 15.426 ;        ;        ; 15.426 ;
; A[9]       ; D[0]          ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; A[9]       ; D[1]          ; 14.871 ; 14.871 ; 14.871 ; 14.871 ;
; A[9]       ; D[2]          ; 15.347 ; 15.347 ; 15.347 ; 15.347 ;
; A[9]       ; D[3]          ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; A[9]       ; D[4]          ; 15.645 ; 15.645 ; 15.645 ; 15.645 ;
; A[9]       ; D[5]          ; 16.071 ; 16.071 ; 16.071 ; 16.071 ;
; A[9]       ; D[6]          ; 15.978 ; 15.978 ; 15.978 ; 15.978 ;
; A[9]       ; D[7]          ; 16.151 ; 16.151 ; 16.151 ; 16.151 ;
; A[9]       ; FL_ADDR[9]    ; 10.486 ;        ;        ; 10.486 ;
; A[9]       ; LEDG[0]       ;        ; 14.650 ; 14.650 ;        ;
; A[9]       ; SRAM_ADDR[9]  ; 10.529 ;        ;        ; 10.529 ;
; A[10]      ; BUSDIR_n      ; 16.726 ;        ;        ; 16.726 ;
; A[10]      ; D[0]          ; 16.597 ; 16.597 ; 16.597 ; 16.597 ;
; A[10]      ; D[1]          ; 16.171 ; 16.171 ; 16.171 ; 16.171 ;
; A[10]      ; D[2]          ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; A[10]      ; D[3]          ; 16.711 ; 16.711 ; 16.711 ; 16.711 ;
; A[10]      ; D[4]          ; 16.945 ; 16.945 ; 16.945 ; 16.945 ;
; A[10]      ; D[5]          ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; A[10]      ; D[6]          ; 17.278 ; 17.278 ; 17.278 ; 17.278 ;
; A[10]      ; D[7]          ; 17.451 ; 17.451 ; 17.451 ; 17.451 ;
; A[10]      ; FL_ADDR[10]   ; 10.914 ;        ;        ; 10.914 ;
; A[10]      ; LEDG[0]       ;        ; 15.950 ; 15.950 ;        ;
; A[10]      ; SRAM_ADDR[10] ; 10.893 ;        ;        ; 10.893 ;
; A[11]      ; BUSDIR_n      ; 15.988 ;        ;        ; 15.988 ;
; A[11]      ; D[0]          ; 15.859 ; 15.859 ; 15.859 ; 15.859 ;
; A[11]      ; D[1]          ; 15.433 ; 15.433 ; 15.433 ; 15.433 ;
; A[11]      ; D[2]          ; 15.909 ; 15.909 ; 15.909 ; 15.909 ;
; A[11]      ; D[3]          ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; A[11]      ; D[4]          ; 16.207 ; 16.207 ; 16.207 ; 16.207 ;
; A[11]      ; D[5]          ; 16.633 ; 16.633 ; 16.633 ; 16.633 ;
; A[11]      ; D[6]          ; 16.540 ; 16.540 ; 16.540 ; 16.540 ;
; A[11]      ; D[7]          ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; A[11]      ; FL_ADDR[11]   ; 10.887 ;        ;        ; 10.887 ;
; A[11]      ; LEDG[0]       ;        ; 15.212 ; 15.212 ;        ;
; A[11]      ; SRAM_ADDR[11] ; 10.826 ;        ;        ; 10.826 ;
; A[12]      ; BUSDIR_n      ; 15.456 ;        ;        ; 15.456 ;
; A[12]      ; D[0]          ; 15.327 ; 15.327 ; 15.327 ; 15.327 ;
; A[12]      ; D[1]          ; 14.901 ; 14.901 ; 14.901 ; 14.901 ;
; A[12]      ; D[2]          ; 15.377 ; 15.377 ; 15.377 ; 15.377 ;
; A[12]      ; D[3]          ; 15.441 ; 15.441 ; 15.441 ; 15.441 ;
; A[12]      ; D[4]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[12]      ; D[5]          ; 16.101 ; 16.101 ; 16.101 ; 16.101 ;
; A[12]      ; D[6]          ; 16.008 ; 16.008 ; 16.008 ; 16.008 ;
; A[12]      ; D[7]          ; 16.181 ; 16.181 ; 16.181 ; 16.181 ;
; A[12]      ; FL_ADDR[12]   ; 10.772 ;        ;        ; 10.772 ;
; A[12]      ; LEDG[0]       ;        ; 14.680 ; 14.680 ;        ;
; A[12]      ; SRAM_ADDR[12] ; 10.942 ;        ;        ; 10.942 ;
; A[13]      ; BUSDIR_n      ; 15.635 ;        ;        ; 15.635 ;
; A[13]      ; D[0]          ; 15.506 ; 15.506 ; 15.506 ; 15.506 ;
; A[13]      ; D[1]          ; 15.080 ; 15.080 ; 15.080 ; 15.080 ;
; A[13]      ; D[2]          ; 15.556 ; 15.556 ; 15.556 ; 15.556 ;
; A[13]      ; D[3]          ; 15.620 ; 15.620 ; 15.620 ; 15.620 ;
; A[13]      ; D[4]          ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; A[13]      ; D[5]          ; 16.280 ; 16.280 ; 16.280 ; 16.280 ;
; A[13]      ; D[6]          ; 16.187 ; 16.187 ; 16.187 ; 16.187 ;
; A[13]      ; D[7]          ; 16.360 ; 16.360 ; 16.360 ; 16.360 ;
; A[13]      ; FL_ADDR[13]   ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; A[13]      ; FL_ADDR[14]   ; 13.020 ; 13.020 ; 13.020 ; 13.020 ;
; A[13]      ; FL_ADDR[15]   ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; A[13]      ; FL_ADDR[16]   ; 13.433 ; 13.433 ; 13.433 ; 13.433 ;
; A[13]      ; FL_ADDR[17]   ; 12.875 ; 12.875 ; 12.875 ; 12.875 ;
; A[13]      ; FL_ADDR[18]   ; 12.738 ; 12.738 ; 12.738 ; 12.738 ;
; A[13]      ; FL_ADDR[19]   ; 13.072 ;        ;        ; 13.072 ;
; A[13]      ; LEDG[0]       ;        ; 14.859 ; 14.859 ;        ;
; A[13]      ; SRAM_ADDR[13] ; 10.893 ;        ;        ; 10.893 ;
; A[14]      ; BUSDIR_n      ; 16.169 ;        ;        ; 16.169 ;
; A[14]      ; D[0]          ; 16.040 ; 16.040 ; 16.040 ; 16.040 ;
; A[14]      ; D[1]          ; 15.614 ; 15.614 ; 15.614 ; 15.614 ;
; A[14]      ; D[2]          ; 16.090 ; 16.090 ; 16.090 ; 16.090 ;
; A[14]      ; D[3]          ; 16.154 ; 16.154 ; 16.154 ; 16.154 ;
; A[14]      ; D[4]          ; 16.388 ; 16.388 ; 16.388 ; 16.388 ;
; A[14]      ; D[5]          ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; A[14]      ; D[6]          ; 16.721 ; 16.721 ; 16.721 ; 16.721 ;
; A[14]      ; D[7]          ; 16.894 ; 16.894 ; 16.894 ; 16.894 ;
; A[14]      ; FL_ADDR[14]   ; 13.294 ; 13.294 ; 13.294 ; 13.294 ;
; A[14]      ; FL_ADDR[15]   ; 13.939 ; 13.939 ; 13.939 ; 13.939 ;
; A[14]      ; FL_ADDR[16]   ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; A[14]      ; FL_ADDR[17]   ; 13.499 ; 13.499 ; 13.499 ; 13.499 ;
; A[14]      ; FL_ADDR[18]   ; 13.362 ; 13.362 ; 13.362 ; 13.362 ;
; A[14]      ; FL_ADDR[19]   ; 14.191 ; 13.696 ; 13.696 ; 14.191 ;
; A[14]      ; LEDG[0]       ;        ; 15.393 ; 15.393 ;        ;
; A[14]      ; SRAM_ADDR[14] ; 11.048 ;        ;        ; 11.048 ;
; A[15]      ; BUSDIR_n      ; 15.084 ;        ;        ; 15.084 ;
; A[15]      ; D[0]          ; 14.955 ; 14.955 ; 14.955 ; 14.955 ;
; A[15]      ; D[1]          ; 14.529 ; 14.529 ; 14.529 ; 14.529 ;
; A[15]      ; D[2]          ; 15.005 ; 15.005 ; 15.005 ; 15.005 ;
; A[15]      ; D[3]          ; 15.069 ; 15.069 ; 15.069 ; 15.069 ;
; A[15]      ; D[4]          ; 15.303 ; 15.303 ; 15.303 ; 15.303 ;
; A[15]      ; D[5]          ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; A[15]      ; D[6]          ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; A[15]      ; D[7]          ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; A[15]      ; FL_ADDR[15]   ; 13.369 ; 13.369 ; 13.369 ; 13.369 ;
; A[15]      ; FL_ADDR[16]   ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; A[15]      ; FL_ADDR[17]   ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; A[15]      ; FL_ADDR[18]   ; 13.144 ; 13.144 ; 13.144 ; 13.144 ;
; A[15]      ; FL_ADDR[19]   ; 13.478 ; 13.478 ; 13.478 ; 13.478 ;
; A[15]      ; LEDG[0]       ;        ; 14.308 ; 14.308 ;        ;
; A[15]      ; SRAM_ADDR[15] ; 11.056 ;        ;        ; 11.056 ;
; CS1_n      ; LEDG[6]       ; 10.369 ;        ;        ; 10.369 ;
; CS2_n      ; LEDG[5]       ; 8.523  ;        ;        ; 8.523  ;
; FL_DQ[0]   ; D[0]          ; 12.163 ;        ;        ; 12.163 ;
; FL_DQ[1]   ; D[1]          ; 12.705 ;        ;        ; 12.705 ;
; FL_DQ[2]   ; D[2]          ; 11.712 ;        ;        ; 11.712 ;
; FL_DQ[3]   ; D[3]          ; 12.028 ;        ;        ; 12.028 ;
; FL_DQ[4]   ; D[4]          ; 11.353 ;        ;        ; 11.353 ;
; FL_DQ[5]   ; D[5]          ; 11.404 ;        ;        ; 11.404 ;
; FL_DQ[6]   ; D[6]          ; 11.662 ;        ;        ; 11.662 ;
; FL_DQ[7]   ; D[7]          ; 12.314 ;        ;        ; 12.314 ;
; IORQ_n     ; BUSDIR_n      ; 15.502 ;        ;        ; 15.502 ;
; IORQ_n     ; D[0]          ; 15.373 ; 15.373 ; 15.373 ; 15.373 ;
; IORQ_n     ; D[1]          ; 14.947 ; 14.947 ; 14.947 ; 14.947 ;
; IORQ_n     ; D[2]          ; 15.423 ; 15.423 ; 15.423 ; 15.423 ;
; IORQ_n     ; D[3]          ; 15.487 ; 15.487 ; 15.487 ; 15.487 ;
; IORQ_n     ; D[4]          ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; IORQ_n     ; D[5]          ; 16.147 ; 16.147 ; 16.147 ; 16.147 ;
; IORQ_n     ; D[6]          ; 16.054 ; 16.054 ; 16.054 ; 16.054 ;
; IORQ_n     ; D[7]          ; 16.227 ; 16.227 ; 16.227 ; 16.227 ;
; IORQ_n     ; LEDG[0]       ;        ; 14.726 ; 14.726 ;        ;
; IORQ_n     ; LEDG[3]       ; 10.375 ;        ;        ; 10.375 ;
; MREQ_n     ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; RD_n       ; BUSDIR_n      ; 13.913 ;        ;        ; 13.913 ;
; RD_n       ; D[0]          ; 13.160 ; 13.160 ; 13.160 ; 13.160 ;
; RD_n       ; D[1]          ; 12.734 ; 12.734 ; 12.734 ; 12.734 ;
; RD_n       ; D[2]          ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; RD_n       ; D[3]          ; 13.508 ; 13.508 ; 13.508 ; 13.508 ;
; RD_n       ; D[4]          ; 13.508 ; 13.508 ; 13.508 ; 13.508 ;
; RD_n       ; D[5]          ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; RD_n       ; D[6]          ; 14.116 ; 14.116 ; 14.116 ; 14.116 ;
; RD_n       ; D[7]          ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; RD_n       ; FL_OE_N       ; 10.354 ;        ;        ; 10.354 ;
; RD_n       ; LEDG[0]       ;        ; 13.137 ; 13.137 ;        ;
; RD_n       ; LEDG[2]       ; 10.437 ;        ;        ; 10.437 ;
; RD_n       ; SRAM_OE_N     ; 11.035 ;        ;        ; 11.035 ;
; SLTSL_n    ; BUSDIR_n      ; 12.940 ;        ;        ; 12.940 ;
; SLTSL_n    ; D[0]          ; 12.281 ; 11.953 ; 11.953 ; 12.281 ;
; SLTSL_n    ; D[1]          ; 11.855 ; 11.855 ; 11.855 ; 11.855 ;
; SLTSL_n    ; D[2]          ; 12.331 ; 11.571 ; 11.571 ; 12.331 ;
; SLTSL_n    ; D[3]          ; 12.629 ; 11.590 ; 11.590 ; 12.629 ;
; SLTSL_n    ; D[4]          ; 12.629 ; 11.546 ; 11.546 ; 12.629 ;
; SLTSL_n    ; D[5]          ; 13.243 ; 11.288 ; 11.288 ; 13.243 ;
; SLTSL_n    ; D[6]          ; 13.237 ; 11.233 ; 11.233 ; 13.237 ;
; SLTSL_n    ; D[7]          ; 13.232 ; 11.565 ; 11.565 ; 13.232 ;
; SLTSL_n    ; FL_CE_N       ; 12.474 ;        ;        ; 12.474 ;
; SLTSL_n    ; LEDG[7]       ; 10.135 ;        ;        ; 10.135 ;
; SLTSL_n    ; SRAM_CE_N     ; 13.802 ;        ;        ; 13.802 ;
; SRAM_DQ[0] ; D[0]          ; 14.937 ;        ;        ; 14.937 ;
; SRAM_DQ[1] ; D[1]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[2] ; D[2]          ; 13.580 ;        ;        ; 13.580 ;
; SRAM_DQ[3] ; D[3]          ; 12.816 ;        ;        ; 12.816 ;
; SRAM_DQ[4] ; D[4]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[5] ; D[5]          ; 12.775 ;        ;        ; 12.775 ;
; SRAM_DQ[6] ; D[6]          ; 12.683 ;        ;        ; 12.683 ;
; SRAM_DQ[7] ; D[7]          ; 13.322 ;        ;        ; 13.322 ;
; SW[0]      ; FL_ADDR[13]   ; 8.112  ; 8.112  ; 8.112  ; 8.112  ;
; SW[0]      ; FL_ADDR[14]   ; 8.592  ; 8.592  ; 8.592  ; 8.592  ;
; SW[0]      ; FL_ADDR[15]   ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; SW[0]      ; FL_ADDR[16]   ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; SW[0]      ; FL_ADDR[17]   ; 8.447  ; 8.447  ; 8.447  ; 8.447  ;
; SW[0]      ; FL_ADDR[18]   ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; SW[0]      ; FL_ADDR[19]   ; 8.644  ;        ;        ; 8.644  ;
; SW[1]      ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; SW[1]      ; FL_ADDR[15]   ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; SW[1]      ; FL_ADDR[16]   ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; SW[1]      ; FL_ADDR[17]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[1]      ; FL_ADDR[18]   ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; SW[1]      ; FL_ADDR[19]   ; 8.548  ;        ;        ; 8.548  ;
; SW[2]      ; FL_ADDR[15]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[2]      ; FL_ADDR[16]   ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; SW[2]      ; FL_ADDR[17]   ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; SW[2]      ; FL_ADDR[18]   ; 8.124  ; 8.124  ; 8.124  ; 8.124  ;
; SW[2]      ; FL_ADDR[19]   ; 8.458  ;        ;        ; 8.458  ;
; SW[3]      ; FL_ADDR[16]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; SW[3]      ; FL_ADDR[17]   ; 8.280  ; 8.280  ; 8.280  ; 8.280  ;
; SW[3]      ; FL_ADDR[18]   ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; SW[3]      ; FL_ADDR[19]   ; 8.477  ;        ;        ; 8.477  ;
; SW[4]      ; FL_ADDR[17]   ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; SW[4]      ; FL_ADDR[18]   ; 8.081  ; 8.081  ; 8.081  ; 8.081  ;
; SW[4]      ; FL_ADDR[19]   ; 8.415  ;        ;        ; 8.415  ;
; SW[5]      ; FL_ADDR[18]   ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; SW[5]      ; FL_ADDR[19]   ; 8.351  ;        ;        ; 8.351  ;
; SW[9]      ; BUSDIR_n      ;        ; 8.856  ; 8.856  ;        ;
; SW[9]      ; D[0]          ; 8.406  ; 8.741  ; 8.741  ; 8.406  ;
; SW[9]      ; D[1]          ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; SW[9]      ; D[2]          ; 8.028  ; 8.791  ; 8.791  ; 8.028  ;
; SW[9]      ; D[3]          ; 8.039  ; 9.089  ; 9.089  ; 8.039  ;
; SW[9]      ; D[4]          ; 8.004  ; 9.089  ; 9.089  ; 8.004  ;
; SW[9]      ; D[5]          ; 7.385  ; 9.703  ; 9.703  ; 7.385  ;
; SW[9]      ; D[6]          ; 7.342  ; 9.697  ; 9.697  ; 7.342  ;
; SW[9]      ; D[7]          ; 7.675  ; 9.692  ; 9.692  ; 7.675  ;
; SW[9]      ; FL_CE_N       ;        ; 8.907  ; 8.907  ;        ;
; SW[9]      ; SRAM_CE_N     ; 10.285 ;        ;        ; 10.285 ;
; WR_n       ; BUSDIR_n      ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; LEDG[0]       ;        ; 12.468 ; 12.468 ;        ;
; WR_n       ; LEDG[1]       ; 10.608 ;        ;        ; 10.608 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 10.545 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.545 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922 ;      ; Fall       ; A[0]            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 10.545 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.545 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922 ;      ; Fall       ; A[0]            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 10.545    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.545    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922    ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 10.545    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.545    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.971    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.545    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.021    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.319    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.319    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.933    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 11.927    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 11.922    ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.529 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.458 ; -0.458        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.222 ; -9.222                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[0]'                                                                             ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 0.500        ; 4.012      ; 3.585      ;
; 1.029 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 1.000        ; 4.012      ; 3.585      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[0]'                                                                               ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.458 ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; 0.000        ; 4.043      ; 3.585      ;
; 0.042  ; A[0]      ; s_msx_a[0] ; A[0]         ; A[0]        ; -0.500       ; 4.043      ; 3.585      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_reg56[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_reg56[7]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en|combout          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en|combout          ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_busd_en~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_busd_en~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[0]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[0]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[0]|datac           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[0]|datac           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[1]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[1]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[1]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[1]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[2]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[2]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[2]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[2]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[3]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[3]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[3]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[3]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[4]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[4]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[4]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[4]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[5]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[5]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[5]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[5]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[6]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[6]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[6]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[6]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_msx_a[7]                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_msx_a[7]                 ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_msx_a[7]|datad           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_msx_a[7]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[0]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[0]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[0]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[0]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[1]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[1]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[1]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[1]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[2]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[2]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[2]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[2]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[3]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[3]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[3]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[3]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[4]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[4]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[4]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[4]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[5]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[5]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[5]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[5]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[6]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[6]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[6]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[6]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR[7]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR[7]$latch              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR[7]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR[7]$latch|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; LEDR~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; LEDR~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~5clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; LEDR~5clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; LEDR~5clkctrl|outclk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.399  ; 1.399  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.029 ; -0.029 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.385  ; 0.385  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 0.050  ; 0.050  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 0.070  ; 0.070  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 0.507  ; 0.507  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 0.610  ; 0.610  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.399  ; 1.399  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 0.491  ; 0.491  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.520  ; 0.520  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.477  ; 0.477  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.520  ; 0.520  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.427  ; 0.427  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.405  ; 0.405  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.452  ; 0.452  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.332  ; 0.332  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.418  ; 0.418  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.324  ; 0.324  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.135  ; 0.135  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.014  ; 0.014  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.135  ; 0.135  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.003  ; 0.003  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.136 ; -0.136 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.037  ; 0.037  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.073 ; -0.073 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.121 ; -0.121 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.103 ; -0.103 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.458  ; 0.458  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.458  ; 0.458  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.016  ; 0.016  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 0.344  ; 0.344  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 0.258  ; 0.258  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -0.111 ; -0.111 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -0.186 ; -0.186 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.976 ; -0.976 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -0.159 ; -0.159 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.024  ; 0.024  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.206 ; -0.206 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.176 ; -0.176 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.083 ; -0.083 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.058 ; -0.058 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.153 ; -0.153 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.024  ; 0.024  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.074 ; -0.074 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.017  ; 0.017  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.256  ; 0.256  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.106  ; 0.106  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.015 ; -0.015 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.117  ; 0.117  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.256  ; 0.256  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.083  ; 0.083  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.193  ; 0.193  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.241  ; 0.241  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.223  ; 0.223  ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 4.920 ; 4.920 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 5.628 ; 5.628 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 5.628 ; 5.628 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 5.549 ; 5.549 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 4.899 ; 4.899 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 4.771 ; 4.771 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 4.870 ; 4.870 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 4.988 ; 4.988 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 4.949 ; 4.949 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 5.029 ; 5.029 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 7.950 ; 7.950 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 6.886 ; 6.886 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 7.950 ; 7.950 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 7.334 ; 7.334 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 7.427 ; 7.427 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 7.053 ; 7.053 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 7.783 ; 7.783 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 7.397 ; 7.397 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 6.573 ; 6.573 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 6.298 ; 6.298 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 6.571 ; 6.571 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 6.573 ; 6.573 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 6.143 ; 6.143 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 6.295 ; 6.295 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 6.291 ; 6.291 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.564 ; 4.564 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.564 ; 4.564 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 6.061 ; 6.061 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 5.735 ; 5.735 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 5.843 ; 5.843 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 5.912 ; 5.912 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 6.061 ; 6.061 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 5.997 ; 5.997 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 5.900 ; 5.900 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 5.936 ; 5.936 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 6.021 ; 6.021 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 4.920 ; 4.920 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 7.025 ; 7.025 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 6.964 ; 6.964 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 7.025 ; 7.025 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 6.665 ; 6.665 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 6.672 ; 6.672 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 6.527 ; 6.527 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 6.576 ; 6.576 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 6.485 ; 6.485 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 6.569 ; 6.569 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 7.168 ; 7.168 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 7.055 ; 7.055 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 6.919 ; 6.919 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 6.700 ; 6.700 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 7.149 ; 7.149 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 6.781 ; 6.781 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 7.168 ; 7.168 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 6.663 ; 6.663 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 7.835 ; 7.835 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 7.333 ; 7.333 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 7.159 ; 7.159 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 7.293 ; 7.293 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 7.563 ; 7.563 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 7.446 ; 7.446 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 7.835 ; 7.835 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 6.741 ; 6.741 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.564 ; 4.564 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.564 ; 4.564 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 4.889 ; 4.889 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 4.771 ; 4.771 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 5.628 ; 5.628 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 5.549 ; 5.549 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 4.899 ; 4.899 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 4.771 ; 4.771 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 4.870 ; 4.870 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 4.988 ; 4.988 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 4.949 ; 4.949 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 5.029 ; 5.029 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 6.669 ; 6.669 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 6.669 ; 6.669 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 7.736 ; 7.736 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 7.116 ; 7.116 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 7.202 ; 7.202 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 7.569 ; 7.569 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 7.181 ; 7.181 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 5.988 ; 5.988 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 6.136 ; 6.136 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 6.409 ; 6.409 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 6.418 ; 6.418 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 5.988 ; 5.988 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 6.140 ; 6.140 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 6.132 ; 6.132 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 6.303 ; 6.303 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.533 ; 4.533 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.533 ; 4.533 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 5.735 ; 5.735 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 5.735 ; 5.735 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 5.843 ; 5.843 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 5.912 ; 5.912 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 6.061 ; 6.061 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 5.997 ; 5.997 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 5.900 ; 5.900 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 5.936 ; 5.936 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 6.021 ; 6.021 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 4.889 ; 4.889 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 4.771 ; 4.771 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 5.628 ; 5.628 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 5.549 ; 5.549 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 4.899 ; 4.899 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 4.771 ; 4.771 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 4.870 ; 4.870 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 4.988 ; 4.988 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 4.949 ; 4.949 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 5.029 ; 5.029 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 6.538 ; 6.538 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 6.857 ; 6.857 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 6.794 ; 6.794 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 6.565 ; 6.565 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 7.024 ; 7.024 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 6.656 ; 6.656 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 7.044 ; 7.044 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 6.538 ; 6.538 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 6.586 ; 6.586 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 7.145 ; 7.145 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 6.949 ; 6.949 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 7.137 ; 7.137 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 7.418 ; 7.418 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 7.293 ; 7.293 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 7.682 ; 7.682 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 6.586 ; 6.586 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.533 ; 4.533 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.533 ; 4.533 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 6.950 ; 6.950 ;       ;
; A[1]       ; D[0]          ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; A[1]       ; D[1]          ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; A[1]       ; D[2]          ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; A[1]       ; D[3]          ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; A[1]       ; D[4]          ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; A[1]       ; D[5]          ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[1]       ; D[6]          ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; A[1]       ; D[7]          ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; A[1]       ; FL_ADDR[1]    ; 5.667 ;       ;       ; 5.667 ;
; A[1]       ; LEDG[0]       ; 6.594 ;       ;       ; 6.594 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.824 ;       ;       ; 5.824 ;
; A[2]       ; BUSDIR_n      ;       ; 6.834 ; 6.834 ;       ;
; A[2]       ; D[0]          ; 7.481 ; 7.481 ; 7.481 ; 7.481 ;
; A[2]       ; D[1]          ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; A[2]       ; D[2]          ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; A[2]       ; D[3]          ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[2]       ; D[4]          ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[2]       ; D[5]          ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; A[2]       ; D[6]          ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; A[2]       ; D[7]          ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; A[2]       ; FL_ADDR[2]    ; 5.276 ;       ;       ; 5.276 ;
; A[2]       ; LEDG[0]       ; 6.478 ;       ;       ; 6.478 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.710 ;       ;       ; 5.710 ;
; A[3]       ; BUSDIR_n      ; 6.755 ;       ;       ; 6.755 ;
; A[3]       ; D[0]          ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; A[3]       ; D[1]          ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; A[3]       ; D[2]          ; 6.673 ; 6.673 ; 6.673 ; 6.673 ;
; A[3]       ; D[3]          ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; A[3]       ; D[4]          ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; A[3]       ; D[5]          ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; A[3]       ; D[6]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[3]       ; D[7]          ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; A[3]       ; FL_ADDR[3]    ; 5.120 ;       ;       ; 5.120 ;
; A[3]       ; LEDG[0]       ;       ; 6.399 ; 6.399 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.660 ;       ;       ; 5.660 ;
; A[4]       ; BUSDIR_n      ;       ; 6.839 ; 6.839 ;       ;
; A[4]       ; D[0]          ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; A[4]       ; D[1]          ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; A[4]       ; D[2]          ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; A[4]       ; D[3]          ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; A[4]       ; D[4]          ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; A[4]       ; D[5]          ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; A[4]       ; D[6]          ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; A[4]       ; D[7]          ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; A[4]       ; FL_ADDR[4]    ; 5.346 ;       ;       ; 5.346 ;
; A[4]       ; LEDG[0]       ; 6.483 ;       ;       ; 6.483 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.558 ;       ;       ; 5.558 ;
; A[5]       ; BUSDIR_n      ; 8.225 ;       ;       ; 8.225 ;
; A[5]       ; D[0]          ; 8.964 ; 8.964 ; 8.964 ; 8.964 ;
; A[5]       ; D[1]          ; 8.885 ; 8.885 ; 8.885 ; 8.885 ;
; A[5]       ; D[2]          ; 8.235 ; 8.235 ; 8.235 ; 8.235 ;
; A[5]       ; D[3]          ; 8.230 ; 8.230 ; 8.230 ; 8.230 ;
; A[5]       ; D[4]          ; 8.230 ; 8.230 ; 8.230 ; 8.230 ;
; A[5]       ; D[5]          ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[5]       ; D[6]          ; 8.545 ; 8.545 ; 8.545 ; 8.545 ;
; A[5]       ; D[7]          ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[5]       ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]       ; LEDG[0]       ;       ; 7.869 ; 7.869 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.674 ;       ;       ; 5.674 ;
; A[6]       ; BUSDIR_n      ;       ; 8.968 ; 8.968 ;       ;
; A[6]       ; D[0]          ; 9.707 ; 9.707 ; 9.707 ; 9.707 ;
; A[6]       ; D[1]          ; 9.628 ; 9.628 ; 9.628 ; 9.628 ;
; A[6]       ; D[2]          ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; A[6]       ; D[3]          ; 8.973 ; 8.973 ; 8.973 ; 8.973 ;
; A[6]       ; D[4]          ; 8.973 ; 8.973 ; 8.973 ; 8.973 ;
; A[6]       ; D[5]          ; 9.282 ; 9.282 ; 9.282 ; 9.282 ;
; A[6]       ; D[6]          ; 9.288 ; 9.288 ; 9.288 ; 9.288 ;
; A[6]       ; D[7]          ; 9.283 ; 9.283 ; 9.283 ; 9.283 ;
; A[6]       ; FL_ADDR[6]    ; 5.547 ;       ;       ; 5.547 ;
; A[6]       ; LEDG[0]       ; 8.612 ;       ;       ; 8.612 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.816 ;       ;       ; 5.816 ;
; A[7]       ; BUSDIR_n      ; 7.992 ;       ;       ; 7.992 ;
; A[7]       ; D[0]          ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; A[7]       ; D[1]          ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[7]       ; D[2]          ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; A[7]       ; D[3]          ; 7.997 ; 7.997 ; 7.997 ; 7.997 ;
; A[7]       ; D[4]          ; 7.997 ; 7.997 ; 7.997 ; 7.997 ;
; A[7]       ; D[5]          ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[7]       ; D[6]          ; 8.312 ; 8.312 ; 8.312 ; 8.312 ;
; A[7]       ; D[7]          ; 8.307 ; 8.307 ; 8.307 ; 8.307 ;
; A[7]       ; FL_ADDR[7]    ; 5.698 ;       ;       ; 5.698 ;
; A[7]       ; LEDG[0]       ;       ; 7.636 ; 7.636 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.740 ;       ;       ; 5.740 ;
; A[8]       ; BUSDIR_n      ; 8.269 ;       ;       ; 8.269 ;
; A[8]       ; D[0]          ; 8.977 ; 8.977 ; 8.977 ; 8.977 ;
; A[8]       ; D[1]          ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; A[8]       ; D[2]          ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[8]       ; D[3]          ; 8.243 ; 8.243 ; 8.243 ; 8.243 ;
; A[8]       ; D[4]          ; 8.243 ; 8.243 ; 8.243 ; 8.243 ;
; A[8]       ; D[5]          ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[8]       ; D[6]          ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[8]       ; D[7]          ; 8.553 ; 8.553 ; 8.553 ; 8.553 ;
; A[8]       ; FL_ADDR[8]    ; 5.972 ;       ;       ; 5.972 ;
; A[8]       ; LEDG[0]       ;       ; 7.913 ; 7.913 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 5.580 ;       ;       ; 5.580 ;
; A[9]       ; BUSDIR_n      ; 7.379 ;       ;       ; 7.379 ;
; A[9]       ; D[0]          ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; A[9]       ; D[1]          ; 8.008 ; 8.008 ; 8.008 ; 8.008 ;
; A[9]       ; D[2]          ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; A[9]       ; D[3]          ; 7.353 ; 7.353 ; 7.353 ; 7.353 ;
; A[9]       ; D[4]          ; 7.353 ; 7.353 ; 7.353 ; 7.353 ;
; A[9]       ; D[5]          ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; A[9]       ; D[6]          ; 7.668 ; 7.668 ; 7.668 ; 7.668 ;
; A[9]       ; D[7]          ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; A[9]       ; FL_ADDR[9]    ; 5.483 ;       ;       ; 5.483 ;
; A[9]       ; LEDG[0]       ;       ; 7.023 ; 7.023 ;       ;
; A[9]       ; SRAM_ADDR[9]  ; 5.519 ;       ;       ; 5.519 ;
; A[10]      ; BUSDIR_n      ; 8.006 ;       ;       ; 8.006 ;
; A[10]      ; D[0]          ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; A[10]      ; D[1]          ; 8.635 ; 8.635 ; 8.635 ; 8.635 ;
; A[10]      ; D[2]          ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; A[10]      ; D[3]          ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[10]      ; D[4]          ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[10]      ; D[5]          ; 8.289 ; 8.289 ; 8.289 ; 8.289 ;
; A[10]      ; D[6]          ; 8.295 ; 8.295 ; 8.295 ; 8.295 ;
; A[10]      ; D[7]          ; 8.290 ; 8.290 ; 8.290 ; 8.290 ;
; A[10]      ; FL_ADDR[10]   ; 5.686 ;       ;       ; 5.686 ;
; A[10]      ; LEDG[0]       ;       ; 7.650 ; 7.650 ;       ;
; A[10]      ; SRAM_ADDR[10] ; 5.679 ;       ;       ; 5.679 ;
; A[11]      ; BUSDIR_n      ; 7.627 ;       ;       ; 7.627 ;
; A[11]      ; D[0]          ; 8.335 ; 8.335 ; 8.335 ; 8.335 ;
; A[11]      ; D[1]          ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; A[11]      ; D[2]          ; 7.606 ; 7.606 ; 7.606 ; 7.606 ;
; A[11]      ; D[3]          ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; A[11]      ; D[4]          ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; A[11]      ; D[5]          ; 7.910 ; 7.910 ; 7.910 ; 7.910 ;
; A[11]      ; D[6]          ; 7.916 ; 7.916 ; 7.916 ; 7.916 ;
; A[11]      ; D[7]          ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; A[11]      ; FL_ADDR[11]   ; 5.668 ;       ;       ; 5.668 ;
; A[11]      ; LEDG[0]       ;       ; 7.271 ; 7.271 ;       ;
; A[11]      ; SRAM_ADDR[11] ; 5.649 ;       ;       ; 5.649 ;
; A[12]      ; BUSDIR_n      ; 7.445 ;       ;       ; 7.445 ;
; A[12]      ; D[0]          ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; A[12]      ; D[1]          ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[12]      ; D[2]          ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[12]      ; D[3]          ; 7.419 ; 7.419 ; 7.419 ; 7.419 ;
; A[12]      ; D[4]          ; 7.419 ; 7.419 ; 7.419 ; 7.419 ;
; A[12]      ; D[5]          ; 7.728 ; 7.728 ; 7.728 ; 7.728 ;
; A[12]      ; D[6]          ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; A[12]      ; D[7]          ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[12]      ; FL_ADDR[12]   ; 5.643 ;       ;       ; 5.643 ;
; A[12]      ; LEDG[0]       ;       ; 7.089 ; 7.089 ;       ;
; A[12]      ; SRAM_ADDR[12] ; 5.735 ;       ;       ; 5.735 ;
; A[13]      ; BUSDIR_n      ; 7.517 ;       ;       ; 7.517 ;
; A[13]      ; D[0]          ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[13]      ; D[1]          ; 8.146 ; 8.146 ; 8.146 ; 8.146 ;
; A[13]      ; D[2]          ; 7.496 ; 7.496 ; 7.496 ; 7.496 ;
; A[13]      ; D[3]          ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; A[13]      ; D[4]          ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; A[13]      ; D[5]          ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; A[13]      ; D[6]          ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[13]      ; D[7]          ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[13]      ; FL_ADDR[13]   ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; A[13]      ; FL_ADDR[14]   ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; A[13]      ; FL_ADDR[15]   ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16]   ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; A[13]      ; FL_ADDR[17]   ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; A[13]      ; FL_ADDR[18]   ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[13]      ; FL_ADDR[19]   ; 6.439 ;       ;       ; 6.439 ;
; A[13]      ; LEDG[0]       ;       ; 7.161 ; 7.161 ;       ;
; A[13]      ; SRAM_ADDR[13] ; 5.711 ;       ;       ; 5.711 ;
; A[14]      ; BUSDIR_n      ; 7.768 ;       ;       ; 7.768 ;
; A[14]      ; D[0]          ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[14]      ; D[1]          ; 8.397 ; 8.397 ; 8.397 ; 8.397 ;
; A[14]      ; D[2]          ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; A[14]      ; D[3]          ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; A[14]      ; D[4]          ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; A[14]      ; D[5]          ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; A[14]      ; D[6]          ; 8.057 ; 8.057 ; 8.057 ; 8.057 ;
; A[14]      ; D[7]          ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[14]      ; FL_ADDR[14]   ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; A[14]      ; FL_ADDR[15]   ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; A[14]      ; FL_ADDR[16]   ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; A[14]      ; FL_ADDR[17]   ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; A[14]      ; FL_ADDR[18]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; A[14]      ; FL_ADDR[19]   ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; A[14]      ; LEDG[0]       ;       ; 7.412 ; 7.412 ;       ;
; A[14]      ; SRAM_ADDR[14] ; 5.805 ;       ;       ; 5.805 ;
; A[15]      ; BUSDIR_n      ; 7.294 ;       ;       ; 7.294 ;
; A[15]      ; D[0]          ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; A[15]      ; D[1]          ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; A[15]      ; D[2]          ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; A[15]      ; D[3]          ; 7.268 ; 7.268 ; 7.268 ; 7.268 ;
; A[15]      ; D[4]          ; 7.268 ; 7.268 ; 7.268 ; 7.268 ;
; A[15]      ; D[5]          ; 7.577 ; 7.577 ; 7.577 ; 7.577 ;
; A[15]      ; D[6]          ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; A[15]      ; D[7]          ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; A[15]      ; FL_ADDR[15]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; A[15]      ; FL_ADDR[16]   ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; A[15]      ; FL_ADDR[17]   ; 6.479 ; 6.479 ; 6.479 ; 6.479 ;
; A[15]      ; FL_ADDR[18]   ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[15]      ; FL_ADDR[19]   ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[15]      ; LEDG[0]       ;       ; 6.938 ; 6.938 ;       ;
; A[15]      ; SRAM_ADDR[15] ; 5.770 ;       ;       ; 5.770 ;
; CS1_n      ; LEDG[6]       ; 5.397 ;       ;       ; 5.397 ;
; CS2_n      ; LEDG[5]       ; 4.602 ;       ;       ; 4.602 ;
; FL_DQ[0]   ; D[0]          ; 6.037 ;       ;       ; 6.037 ;
; FL_DQ[1]   ; D[1]          ; 6.270 ;       ;       ; 6.270 ;
; FL_DQ[2]   ; D[2]          ; 5.865 ;       ;       ; 5.865 ;
; FL_DQ[3]   ; D[3]          ; 5.935 ;       ;       ; 5.935 ;
; FL_DQ[4]   ; D[4]          ; 5.680 ;       ;       ; 5.680 ;
; FL_DQ[5]   ; D[5]          ; 5.701 ;       ;       ; 5.701 ;
; FL_DQ[6]   ; D[6]          ; 5.790 ;       ;       ; 5.790 ;
; FL_DQ[7]   ; D[7]          ; 6.019 ;       ;       ; 6.019 ;
; IORQ_n     ; BUSDIR_n      ; 7.451 ;       ;       ; 7.451 ;
; IORQ_n     ; D[0]          ; 8.159 ; 8.159 ; 8.159 ; 8.159 ;
; IORQ_n     ; D[1]          ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; IORQ_n     ; D[2]          ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; IORQ_n     ; D[3]          ; 7.425 ; 7.425 ; 7.425 ; 7.425 ;
; IORQ_n     ; D[4]          ; 7.425 ; 7.425 ; 7.425 ; 7.425 ;
; IORQ_n     ; D[5]          ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; IORQ_n     ; D[6]          ; 7.740 ; 7.740 ; 7.740 ; 7.740 ;
; IORQ_n     ; D[7]          ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; IORQ_n     ; LEDG[0]       ;       ; 7.095 ; 7.095 ;       ;
; IORQ_n     ; LEDG[3]       ; 5.400 ;       ;       ; 5.400 ;
; MREQ_n     ; LEDG[4]       ; 5.363 ;       ;       ; 5.363 ;
; RD_n       ; BUSDIR_n      ; 6.777 ;       ;       ; 6.777 ;
; RD_n       ; D[0]          ; 7.516 ; 7.516 ; 7.516 ; 7.516 ;
; RD_n       ; D[1]          ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; RD_n       ; D[2]          ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; RD_n       ; D[3]          ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; RD_n       ; D[4]          ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; RD_n       ; D[5]          ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; RD_n       ; D[6]          ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; RD_n       ; D[7]          ; 7.092 ; 7.092 ; 7.092 ; 7.092 ;
; RD_n       ; FL_OE_N       ; 5.437 ;       ;       ; 5.437 ;
; RD_n       ; LEDG[0]       ;       ; 6.421 ; 6.421 ;       ;
; RD_n       ; LEDG[2]       ; 5.423 ;       ;       ; 5.423 ;
; RD_n       ; SRAM_OE_N     ; 5.748 ;       ;       ; 5.748 ;
; SLTSL_n    ; BUSDIR_n      ; 6.368 ;       ;       ; 6.368 ;
; SLTSL_n    ; D[0]          ; 7.022 ; 6.062 ; 6.062 ; 7.022 ;
; SLTSL_n    ; D[1]          ; 6.946 ; 6.052 ; 6.052 ; 6.946 ;
; SLTSL_n    ; D[2]          ; 6.393 ; 6.093 ; 6.093 ; 6.393 ;
; SLTSL_n    ; D[3]          ; 6.196 ; 6.196 ; 6.196 ; 6.196 ;
; SLTSL_n    ; D[4]          ; 6.370 ; 6.196 ; 6.196 ; 6.370 ;
; SLTSL_n    ; D[5]          ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; SLTSL_n    ; D[6]          ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; SLTSL_n    ; D[7]          ; 6.573 ; 6.506 ; 6.506 ; 6.573 ;
; SLTSL_n    ; FL_CE_N       ; 6.240 ;       ;       ; 6.240 ;
; SLTSL_n    ; LEDG[7]       ; 5.282 ;       ;       ; 5.282 ;
; SLTSL_n    ; SRAM_CE_N     ; 6.812 ;       ;       ; 6.812 ;
; SRAM_DQ[0] ; D[0]          ; 7.128 ;       ;       ; 7.128 ;
; SRAM_DQ[1] ; D[1]          ; 6.921 ;       ;       ; 6.921 ;
; SRAM_DQ[2] ; D[2]          ; 6.570 ;       ;       ; 6.570 ;
; SRAM_DQ[3] ; D[3]          ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4] ; D[4]          ; 6.487 ;       ;       ; 6.487 ;
; SRAM_DQ[5] ; D[5]          ; 6.281 ;       ;       ; 6.281 ;
; SRAM_DQ[6] ; D[6]          ; 6.217 ;       ;       ; 6.217 ;
; SRAM_DQ[7] ; D[7]          ; 6.459 ;       ;       ; 6.459 ;
; SW[0]      ; FL_ADDR[13]   ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[0]      ; FL_ADDR[14]   ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[0]      ; FL_ADDR[15]   ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; SW[0]      ; FL_ADDR[16]   ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; SW[0]      ; FL_ADDR[17]   ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[0]      ; FL_ADDR[18]   ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[0]      ; FL_ADDR[19]   ; 3.859 ;       ;       ; 3.859 ;
; SW[1]      ; FL_ADDR[14]   ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[1]      ; FL_ADDR[15]   ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[1]      ; FL_ADDR[16]   ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; FL_ADDR[17]   ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[1]      ; FL_ADDR[18]   ; 3.710 ; 3.710 ; 3.710 ; 3.710 ;
; SW[1]      ; FL_ADDR[19]   ; 3.828 ;       ;       ; 3.828 ;
; SW[2]      ; FL_ADDR[15]   ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; SW[2]      ; FL_ADDR[16]   ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; SW[2]      ; FL_ADDR[17]   ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; SW[2]      ; FL_ADDR[18]   ; 3.662 ; 3.662 ; 3.662 ; 3.662 ;
; SW[2]      ; FL_ADDR[19]   ; 3.780 ;       ;       ; 3.780 ;
; SW[3]      ; FL_ADDR[16]   ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; SW[3]      ; FL_ADDR[17]   ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; SW[3]      ; FL_ADDR[18]   ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[3]      ; FL_ADDR[19]   ; 3.812 ;       ;       ; 3.812 ;
; SW[4]      ; FL_ADDR[17]   ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[4]      ; FL_ADDR[18]   ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[4]      ; FL_ADDR[19]   ; 3.764 ;       ;       ; 3.764 ;
; SW[5]      ; FL_ADDR[18]   ; 3.518 ; 3.518 ; 3.518 ; 3.518 ;
; SW[5]      ; FL_ADDR[19]   ; 3.741 ;       ;       ; 3.741 ;
; SW[9]      ; BUSDIR_n      ;       ; 4.042 ; 4.042 ;       ;
; SW[9]      ; D[0]          ; 3.925 ; 4.869 ; 4.869 ; 3.925 ;
; SW[9]      ; D[1]          ; 3.907 ; 4.793 ; 4.793 ; 3.907 ;
; SW[9]      ; D[2]          ; 3.956 ; 4.240 ; 4.240 ; 3.956 ;
; SW[9]      ; D[3]          ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[9]      ; D[4]          ; 4.059 ; 4.217 ; 4.217 ; 4.059 ;
; SW[9]      ; D[5]          ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; SW[9]      ; D[6]          ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; SW[9]      ; D[7]          ; 4.369 ; 4.420 ; 4.420 ; 4.369 ;
; SW[9]      ; FL_CE_N       ;       ; 4.087 ; 4.087 ;       ;
; SW[9]      ; SRAM_CE_N     ; 4.659 ;       ;       ; 4.659 ;
; WR_n       ; BUSDIR_n      ; 6.528 ;       ;       ; 6.528 ;
; WR_n       ; LEDG[0]       ;       ; 6.172 ; 6.172 ;       ;
; WR_n       ; LEDG[1]       ; 5.453 ;       ;       ; 5.453 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 6.858 ; 6.858 ;       ;
; A[1]       ; D[0]          ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; A[1]       ; D[1]          ; 6.539 ; 6.539 ; 6.539 ; 6.539 ;
; A[1]       ; D[2]          ; 6.760 ; 6.760 ; 6.760 ; 6.760 ;
; A[1]       ; D[3]          ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; A[1]       ; D[4]          ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; A[1]       ; D[5]          ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; A[1]       ; D[6]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; A[1]       ; D[7]          ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; A[1]       ; FL_ADDR[1]    ; 5.667 ;       ;       ; 5.667 ;
; A[1]       ; LEDG[0]       ; 6.502 ;       ;       ; 6.502 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.824 ;       ;       ; 5.824 ;
; A[2]       ; BUSDIR_n      ;       ; 6.742 ; 6.742 ;       ;
; A[2]       ; D[0]          ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; A[2]       ; D[1]          ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; A[2]       ; D[2]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; A[2]       ; D[3]          ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; A[2]       ; D[4]          ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; A[2]       ; D[5]          ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; A[2]       ; D[6]          ; 6.802 ; 6.802 ; 6.802 ; 6.802 ;
; A[2]       ; D[7]          ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; A[2]       ; FL_ADDR[2]    ; 5.276 ;       ;       ; 5.276 ;
; A[2]       ; LEDG[0]       ; 6.386 ;       ;       ; 6.386 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.710 ;       ;       ; 5.710 ;
; A[3]       ; BUSDIR_n      ; 6.663 ;       ;       ; 6.663 ;
; A[3]       ; D[0]          ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; A[3]       ; D[1]          ; 6.344 ; 6.344 ; 6.344 ; 6.344 ;
; A[3]       ; D[2]          ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; A[3]       ; D[3]          ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; A[3]       ; D[4]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; A[3]       ; D[5]          ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; A[3]       ; D[6]          ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; A[3]       ; D[7]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; A[3]       ; FL_ADDR[3]    ; 5.120 ;       ;       ; 5.120 ;
; A[3]       ; LEDG[0]       ;       ; 6.307 ; 6.307 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.660 ;       ;       ; 5.660 ;
; A[4]       ; BUSDIR_n      ;       ; 6.747 ; 6.747 ;       ;
; A[4]       ; D[0]          ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; A[4]       ; D[1]          ; 6.428 ; 6.428 ; 6.428 ; 6.428 ;
; A[4]       ; D[2]          ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; A[4]       ; D[3]          ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; A[4]       ; D[4]          ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; A[4]       ; D[5]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[4]       ; D[6]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[4]       ; D[7]          ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; A[4]       ; FL_ADDR[4]    ; 5.346 ;       ;       ; 5.346 ;
; A[4]       ; LEDG[0]       ; 6.391 ;       ;       ; 6.391 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.558 ;       ;       ; 5.558 ;
; A[5]       ; BUSDIR_n      ; 8.207 ;       ;       ; 8.207 ;
; A[5]       ; D[0]          ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; A[5]       ; D[1]          ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; A[5]       ; D[2]          ; 8.127 ; 8.127 ; 8.127 ; 8.127 ;
; A[5]       ; D[3]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[5]       ; D[4]          ; 8.206 ; 8.206 ; 8.206 ; 8.206 ;
; A[5]       ; D[5]          ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; A[5]       ; D[6]          ; 8.285 ; 8.285 ; 8.285 ; 8.285 ;
; A[5]       ; D[7]          ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; A[5]       ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]       ; LEDG[0]       ;       ; 7.851 ; 7.851 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.674 ;       ;       ; 5.674 ;
; A[6]       ; BUSDIR_n      ;       ; 8.950 ; 8.950 ;       ;
; A[6]       ; D[0]          ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[6]       ; D[1]          ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; A[6]       ; D[2]          ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[6]       ; D[3]          ; 8.850 ; 8.850 ; 8.850 ; 8.850 ;
; A[6]       ; D[4]          ; 8.949 ; 8.949 ; 8.949 ; 8.949 ;
; A[6]       ; D[5]          ; 9.067 ; 9.067 ; 9.067 ; 9.067 ;
; A[6]       ; D[6]          ; 9.028 ; 9.028 ; 9.028 ; 9.028 ;
; A[6]       ; D[7]          ; 9.108 ; 9.108 ; 9.108 ; 9.108 ;
; A[6]       ; FL_ADDR[6]    ; 5.547 ;       ;       ; 5.547 ;
; A[6]       ; LEDG[0]       ; 8.594 ;       ;       ; 8.594 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.816 ;       ;       ; 5.816 ;
; A[7]       ; BUSDIR_n      ; 7.974 ;       ;       ; 7.974 ;
; A[7]       ; D[0]          ; 7.863 ; 7.863 ; 7.863 ; 7.863 ;
; A[7]       ; D[1]          ; 7.673 ; 7.673 ; 7.673 ; 7.673 ;
; A[7]       ; D[2]          ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[7]       ; D[3]          ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; A[7]       ; D[4]          ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; A[7]       ; D[5]          ; 8.091 ; 8.091 ; 8.091 ; 8.091 ;
; A[7]       ; D[6]          ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[7]       ; D[7]          ; 8.132 ; 8.132 ; 8.132 ; 8.132 ;
; A[7]       ; FL_ADDR[7]    ; 5.698 ;       ;       ; 5.698 ;
; A[7]       ; LEDG[0]       ;       ; 7.618 ; 7.618 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.740 ;       ;       ; 5.740 ;
; A[8]       ; BUSDIR_n      ; 8.238 ;       ;       ; 8.238 ;
; A[8]       ; D[0]          ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; A[8]       ; D[1]          ; 7.919 ; 7.919 ; 7.919 ; 7.919 ;
; A[8]       ; D[2]          ; 8.140 ; 8.140 ; 8.140 ; 8.140 ;
; A[8]       ; D[3]          ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; A[8]       ; D[4]          ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; A[8]       ; D[5]          ; 8.337 ; 8.337 ; 8.337 ; 8.337 ;
; A[8]       ; D[6]          ; 8.298 ; 8.298 ; 8.298 ; 8.298 ;
; A[8]       ; D[7]          ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; A[8]       ; FL_ADDR[8]    ; 5.972 ;       ;       ; 5.972 ;
; A[8]       ; LEDG[0]       ;       ; 7.882 ; 7.882 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 5.580 ;       ;       ; 5.580 ;
; A[9]       ; BUSDIR_n      ; 7.348 ;       ;       ; 7.348 ;
; A[9]       ; D[0]          ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; A[9]       ; D[1]          ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; A[9]       ; D[2]          ; 7.250 ; 7.250 ; 7.250 ; 7.250 ;
; A[9]       ; D[3]          ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; A[9]       ; D[4]          ; 7.329 ; 7.329 ; 7.329 ; 7.329 ;
; A[9]       ; D[5]          ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; A[9]       ; D[6]          ; 7.408 ; 7.408 ; 7.408 ; 7.408 ;
; A[9]       ; D[7]          ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; A[9]       ; FL_ADDR[9]    ; 5.483 ;       ;       ; 5.483 ;
; A[9]       ; LEDG[0]       ;       ; 6.992 ; 6.992 ;       ;
; A[9]       ; SRAM_ADDR[9]  ; 5.519 ;       ;       ; 5.519 ;
; A[10]      ; BUSDIR_n      ; 7.975 ;       ;       ; 7.975 ;
; A[10]      ; D[0]          ; 7.846 ; 7.846 ; 7.846 ; 7.846 ;
; A[10]      ; D[1]          ; 7.656 ; 7.656 ; 7.656 ; 7.656 ;
; A[10]      ; D[2]          ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; A[10]      ; D[3]          ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; A[10]      ; D[4]          ; 7.956 ; 7.956 ; 7.956 ; 7.956 ;
; A[10]      ; D[5]          ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[10]      ; D[6]          ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; A[10]      ; D[7]          ; 8.115 ; 8.115 ; 8.115 ; 8.115 ;
; A[10]      ; FL_ADDR[10]   ; 5.686 ;       ;       ; 5.686 ;
; A[10]      ; LEDG[0]       ;       ; 7.619 ; 7.619 ;       ;
; A[10]      ; SRAM_ADDR[10] ; 5.679 ;       ;       ; 5.679 ;
; A[11]      ; BUSDIR_n      ; 7.596 ;       ;       ; 7.596 ;
; A[11]      ; D[0]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; A[11]      ; D[1]          ; 7.277 ; 7.277 ; 7.277 ; 7.277 ;
; A[11]      ; D[2]          ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[11]      ; D[3]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[11]      ; D[4]          ; 7.577 ; 7.577 ; 7.577 ; 7.577 ;
; A[11]      ; D[5]          ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; A[11]      ; D[6]          ; 7.656 ; 7.656 ; 7.656 ; 7.656 ;
; A[11]      ; D[7]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[11]      ; FL_ADDR[11]   ; 5.668 ;       ;       ; 5.668 ;
; A[11]      ; LEDG[0]       ;       ; 7.240 ; 7.240 ;       ;
; A[11]      ; SRAM_ADDR[11] ; 5.649 ;       ;       ; 5.649 ;
; A[12]      ; BUSDIR_n      ; 7.414 ;       ;       ; 7.414 ;
; A[12]      ; D[0]          ; 7.285 ; 7.285 ; 7.285 ; 7.285 ;
; A[12]      ; D[1]          ; 7.095 ; 7.095 ; 7.095 ; 7.095 ;
; A[12]      ; D[2]          ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; A[12]      ; D[3]          ; 7.296 ; 7.296 ; 7.296 ; 7.296 ;
; A[12]      ; D[4]          ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; A[12]      ; D[5]          ; 7.513 ; 7.513 ; 7.513 ; 7.513 ;
; A[12]      ; D[6]          ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; A[12]      ; D[7]          ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; A[12]      ; FL_ADDR[12]   ; 5.643 ;       ;       ; 5.643 ;
; A[12]      ; LEDG[0]       ;       ; 7.058 ; 7.058 ;       ;
; A[12]      ; SRAM_ADDR[12] ; 5.735 ;       ;       ; 5.735 ;
; A[13]      ; BUSDIR_n      ; 7.486 ;       ;       ; 7.486 ;
; A[13]      ; D[0]          ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; A[13]      ; D[1]          ; 7.167 ; 7.167 ; 7.167 ; 7.167 ;
; A[13]      ; D[2]          ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; A[13]      ; D[3]          ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; A[13]      ; D[4]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; A[13]      ; D[5]          ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; A[13]      ; D[6]          ; 7.546 ; 7.546 ; 7.546 ; 7.546 ;
; A[13]      ; D[7]          ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; A[13]      ; FL_ADDR[13]   ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; A[13]      ; FL_ADDR[14]   ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; A[13]      ; FL_ADDR[15]   ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16]   ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; A[13]      ; FL_ADDR[17]   ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; A[13]      ; FL_ADDR[18]   ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[13]      ; FL_ADDR[19]   ; 6.439 ;       ;       ; 6.439 ;
; A[13]      ; LEDG[0]       ;       ; 7.130 ; 7.130 ;       ;
; A[13]      ; SRAM_ADDR[13] ; 5.711 ;       ;       ; 5.711 ;
; A[14]      ; BUSDIR_n      ; 7.737 ;       ;       ; 7.737 ;
; A[14]      ; D[0]          ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; A[14]      ; D[1]          ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; A[14]      ; D[2]          ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; A[14]      ; D[3]          ; 7.619 ; 7.619 ; 7.619 ; 7.619 ;
; A[14]      ; D[4]          ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; A[14]      ; D[5]          ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; A[14]      ; D[6]          ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; A[14]      ; D[7]          ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; A[14]      ; FL_ADDR[14]   ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; A[14]      ; FL_ADDR[15]   ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; A[14]      ; FL_ADDR[16]   ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[14]      ; FL_ADDR[17]   ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; A[14]      ; FL_ADDR[18]   ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; A[14]      ; FL_ADDR[19]   ; 6.908 ; 6.746 ; 6.746 ; 6.908 ;
; A[14]      ; LEDG[0]       ;       ; 7.381 ; 7.381 ;       ;
; A[14]      ; SRAM_ADDR[14] ; 5.805 ;       ;       ; 5.805 ;
; A[15]      ; BUSDIR_n      ; 7.263 ;       ;       ; 7.263 ;
; A[15]      ; D[0]          ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; A[15]      ; D[1]          ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; A[15]      ; D[2]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[15]      ; D[3]          ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; A[15]      ; D[4]          ; 7.244 ; 7.244 ; 7.244 ; 7.244 ;
; A[15]      ; D[5]          ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; A[15]      ; D[6]          ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; A[15]      ; D[7]          ; 7.403 ; 7.403 ; 7.403 ; 7.403 ;
; A[15]      ; FL_ADDR[15]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; A[15]      ; FL_ADDR[16]   ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; A[15]      ; FL_ADDR[17]   ; 6.479 ; 6.479 ; 6.479 ; 6.479 ;
; A[15]      ; FL_ADDR[18]   ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[15]      ; FL_ADDR[19]   ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[15]      ; LEDG[0]       ;       ; 6.907 ; 6.907 ;       ;
; A[15]      ; SRAM_ADDR[15] ; 5.770 ;       ;       ; 5.770 ;
; CS1_n      ; LEDG[6]       ; 5.397 ;       ;       ; 5.397 ;
; CS2_n      ; LEDG[5]       ; 4.602 ;       ;       ; 4.602 ;
; FL_DQ[0]   ; D[0]          ; 6.037 ;       ;       ; 6.037 ;
; FL_DQ[1]   ; D[1]          ; 6.270 ;       ;       ; 6.270 ;
; FL_DQ[2]   ; D[2]          ; 5.865 ;       ;       ; 5.865 ;
; FL_DQ[3]   ; D[3]          ; 5.935 ;       ;       ; 5.935 ;
; FL_DQ[4]   ; D[4]          ; 5.680 ;       ;       ; 5.680 ;
; FL_DQ[5]   ; D[5]          ; 5.701 ;       ;       ; 5.701 ;
; FL_DQ[6]   ; D[6]          ; 5.790 ;       ;       ; 5.790 ;
; FL_DQ[7]   ; D[7]          ; 6.019 ;       ;       ; 6.019 ;
; IORQ_n     ; BUSDIR_n      ; 7.420 ;       ;       ; 7.420 ;
; IORQ_n     ; D[0]          ; 7.291 ; 7.291 ; 7.291 ; 7.291 ;
; IORQ_n     ; D[1]          ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; IORQ_n     ; D[2]          ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; IORQ_n     ; D[3]          ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; IORQ_n     ; D[4]          ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; IORQ_n     ; D[5]          ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; IORQ_n     ; D[6]          ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; IORQ_n     ; D[7]          ; 7.560 ; 7.560 ; 7.560 ; 7.560 ;
; IORQ_n     ; LEDG[0]       ;       ; 7.064 ; 7.064 ;       ;
; IORQ_n     ; LEDG[3]       ; 5.400 ;       ;       ; 5.400 ;
; MREQ_n     ; LEDG[4]       ; 5.363 ;       ;       ; 5.363 ;
; RD_n       ; BUSDIR_n      ; 6.777 ;       ;       ; 6.777 ;
; RD_n       ; D[0]          ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; RD_n       ; D[1]          ; 6.181 ; 6.181 ; 6.181 ; 6.181 ;
; RD_n       ; D[2]          ; 6.402 ; 6.402 ; 6.402 ; 6.402 ;
; RD_n       ; D[3]          ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; RD_n       ; D[4]          ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; RD_n       ; D[5]          ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; RD_n       ; D[6]          ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; RD_n       ; D[7]          ; 6.815 ; 6.815 ; 6.815 ; 6.815 ;
; RD_n       ; FL_OE_N       ; 5.437 ;       ;       ; 5.437 ;
; RD_n       ; LEDG[0]       ;       ; 6.421 ; 6.421 ;       ;
; RD_n       ; LEDG[2]       ; 5.423 ;       ;       ; 5.423 ;
; RD_n       ; SRAM_OE_N     ; 5.748 ;       ;       ; 5.748 ;
; SLTSL_n    ; BUSDIR_n      ; 6.368 ;       ;       ; 6.368 ;
; SLTSL_n    ; D[0]          ; 6.062 ; 5.949 ; 5.949 ; 6.062 ;
; SLTSL_n    ; D[1]          ; 5.872 ; 5.872 ; 5.872 ; 5.872 ;
; SLTSL_n    ; D[2]          ; 6.093 ; 5.784 ; 5.784 ; 6.093 ;
; SLTSL_n    ; D[3]          ; 6.190 ; 5.795 ; 5.795 ; 6.190 ;
; SLTSL_n    ; D[4]          ; 6.196 ; 5.763 ; 5.763 ; 6.196 ;
; SLTSL_n    ; D[5]          ; 6.384 ; 5.685 ; 5.685 ; 6.384 ;
; SLTSL_n    ; D[6]          ; 6.426 ; 5.651 ; 5.651 ; 6.426 ;
; SLTSL_n    ; D[7]          ; 6.506 ; 5.777 ; 5.777 ; 6.506 ;
; SLTSL_n    ; FL_CE_N       ; 6.240 ;       ;       ; 6.240 ;
; SLTSL_n    ; LEDG[7]       ; 5.282 ;       ;       ; 5.282 ;
; SLTSL_n    ; SRAM_CE_N     ; 6.812 ;       ;       ; 6.812 ;
; SRAM_DQ[0] ; D[0]          ; 7.128 ;       ;       ; 7.128 ;
; SRAM_DQ[1] ; D[1]          ; 6.921 ;       ;       ; 6.921 ;
; SRAM_DQ[2] ; D[2]          ; 6.570 ;       ;       ; 6.570 ;
; SRAM_DQ[3] ; D[3]          ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4] ; D[4]          ; 6.487 ;       ;       ; 6.487 ;
; SRAM_DQ[5] ; D[5]          ; 6.281 ;       ;       ; 6.281 ;
; SRAM_DQ[6] ; D[6]          ; 6.217 ;       ;       ; 6.217 ;
; SRAM_DQ[7] ; D[7]          ; 6.459 ;       ;       ; 6.459 ;
; SW[0]      ; FL_ADDR[13]   ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[0]      ; FL_ADDR[14]   ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[0]      ; FL_ADDR[15]   ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; SW[0]      ; FL_ADDR[16]   ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; SW[0]      ; FL_ADDR[17]   ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[0]      ; FL_ADDR[18]   ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[0]      ; FL_ADDR[19]   ; 3.859 ;       ;       ; 3.859 ;
; SW[1]      ; FL_ADDR[14]   ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[1]      ; FL_ADDR[15]   ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[1]      ; FL_ADDR[16]   ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; FL_ADDR[17]   ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[1]      ; FL_ADDR[18]   ; 3.710 ; 3.710 ; 3.710 ; 3.710 ;
; SW[1]      ; FL_ADDR[19]   ; 3.828 ;       ;       ; 3.828 ;
; SW[2]      ; FL_ADDR[15]   ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; SW[2]      ; FL_ADDR[16]   ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; SW[2]      ; FL_ADDR[17]   ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; SW[2]      ; FL_ADDR[18]   ; 3.662 ; 3.662 ; 3.662 ; 3.662 ;
; SW[2]      ; FL_ADDR[19]   ; 3.780 ;       ;       ; 3.780 ;
; SW[3]      ; FL_ADDR[16]   ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; SW[3]      ; FL_ADDR[17]   ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; SW[3]      ; FL_ADDR[18]   ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[3]      ; FL_ADDR[19]   ; 3.812 ;       ;       ; 3.812 ;
; SW[4]      ; FL_ADDR[17]   ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[4]      ; FL_ADDR[18]   ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[4]      ; FL_ADDR[19]   ; 3.764 ;       ;       ; 3.764 ;
; SW[5]      ; FL_ADDR[18]   ; 3.518 ; 3.518 ; 3.518 ; 3.518 ;
; SW[5]      ; FL_ADDR[19]   ; 3.741 ;       ;       ; 3.741 ;
; SW[9]      ; BUSDIR_n      ;       ; 4.042 ; 4.042 ;       ;
; SW[9]      ; D[0]          ; 3.811 ; 3.925 ; 3.925 ; 3.811 ;
; SW[9]      ; D[1]          ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; SW[9]      ; D[2]          ; 3.650 ; 3.956 ; 3.956 ; 3.650 ;
; SW[9]      ; D[3]          ; 3.648 ; 4.037 ; 4.037 ; 3.648 ;
; SW[9]      ; D[4]          ; 3.630 ; 4.059 ; 4.059 ; 3.630 ;
; SW[9]      ; D[5]          ; 3.419 ; 4.231 ; 4.231 ; 3.419 ;
; SW[9]      ; D[6]          ; 3.395 ; 4.273 ; 4.273 ; 3.395 ;
; SW[9]      ; D[7]          ; 3.522 ; 4.369 ; 4.369 ; 3.522 ;
; SW[9]      ; FL_CE_N       ;       ; 4.087 ; 4.087 ;       ;
; SW[9]      ; SRAM_CE_N     ; 4.659 ;       ;       ; 4.659 ;
; WR_n       ; BUSDIR_n      ; 6.528 ;       ;       ; 6.528 ;
; WR_n       ; LEDG[0]       ;       ; 6.172 ; 6.172 ;       ;
; WR_n       ; LEDG[1]       ; 5.453 ;       ;       ; 5.453 ;
+------------+---------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.570 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.570 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204 ;      ; Fall       ; A[0]            ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.570 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.570 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204 ;      ; Fall       ; A[0]            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.570     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.570     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204     ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.570     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.570     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.760     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.570     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.791     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.894     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.894     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.203     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.209     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.204     ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+-------+--------+----------+---------+---------------------+
; Clock            ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack ; 0.455 ; -1.203 ; N/A      ; N/A     ; -1.469              ;
;  A[0]            ; 0.455 ; -1.203 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; 0.0   ; -1.203 ; 0.0      ; 0.0     ; -11.245             ;
;  A[0]            ; 0.000 ; -1.203 ; N/A      ; N/A     ; -11.245             ;
+------------------+-------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 2.224  ; 2.224  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.045  ; 0.045  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.385  ; 0.385  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 0.050  ; 0.050  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 0.070  ; 0.070  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 0.507  ; 0.507  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 0.644  ; 0.644  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 2.224  ; 2.224  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 0.491  ; 0.491  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.580  ; 0.580  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.539  ; 0.539  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.580  ; 0.580  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.447  ; 0.447  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.405  ; 0.405  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.501  ; 0.501  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.332  ; 0.332  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.418  ; 0.418  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.324  ; 0.324  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.135  ; 0.135  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.014  ; 0.014  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.135  ; 0.135  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.003  ; 0.003  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.136 ; -0.136 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.037  ; 0.037  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.073 ; -0.073 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.121 ; -0.121 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.103 ; -0.103 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.646  ; 1.646  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.203  ; 1.203  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.788  ; 0.788  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 1.646  ; 1.646  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 1.445  ; 1.445  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 0.703  ; 0.703  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 0.540  ; 0.540  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.976 ; -0.976 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 0.500  ; 0.500  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.861  ; 0.861  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.261  ; 0.261  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.425  ; 0.425  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.558  ; 0.558  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.606  ; 0.606  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.351  ; 0.351  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.861  ; 0.861  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.584  ; 0.584  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.758  ; 0.758  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.203  ; 1.203  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.856  ; 0.856  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.632  ; 0.632  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.763  ; 0.763  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.203  ; 1.203  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.762  ; 0.762  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 1.076  ; 1.076  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 1.183  ; 1.183  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.970  ; 0.970  ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 11.172 ; 11.172 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 13.370 ; 13.370 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 13.370 ; 13.370 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 12.946 ; 12.946 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 11.468 ; 11.468 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 11.085 ; 11.085 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 11.399 ; 11.399 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 11.745 ; 11.745 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 11.652 ; 11.652 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 11.825 ; 11.825 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 17.598 ; 17.598 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 15.021 ; 15.021 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 17.598 ; 17.598 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 16.250 ; 16.250 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 16.520 ; 16.520 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 15.393 ; 15.393 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 17.087 ; 17.087 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 16.354 ; 16.354 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 14.272 ; 14.272 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 13.743 ; 13.743 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 14.272 ; 14.272 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 14.270 ; 14.270 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 13.367 ; 13.367 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 13.756 ; 13.756 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 13.720 ; 13.720 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 14.119 ; 14.119 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.396 ; 10.396 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.396 ; 10.396 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 13.024 ; 13.024 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 12.503 ; 12.503 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 12.671 ; 12.671 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 13.024 ; 13.024 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 12.784 ; 12.784 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 12.649 ; 12.649 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 12.711 ; 12.711 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 12.828 ; 12.828 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 11.172 ; 11.172 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 15.223 ; 15.223 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 15.223 ; 15.223 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 15.200 ; 15.200 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 14.512 ; 14.512 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 14.454 ; 14.454 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 14.171 ; 14.171 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 14.299 ; 14.299 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 14.017 ; 14.017 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 14.208 ; 14.208 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 10.120 ; 10.120 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 15.718 ; 15.718 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 15.298 ; 15.298 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 14.946 ; 14.946 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 14.281 ; 14.281 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 15.657 ; 15.657 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 14.485 ; 14.485 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 15.718 ; 15.718 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 14.125 ; 14.125 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 16.736 ; 16.736 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 16.130 ; 16.130 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 15.437 ; 15.437 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 16.038 ; 16.038 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 16.431 ; 16.431 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 15.976 ; 15.976 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 16.736 ; 16.736 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 14.257 ; 14.257 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 10.396 ; 10.396 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 10.396 ; 10.396 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 10.134 ; 10.134 ; Fall       ; A[0]            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n      ; A[0]       ; 4.889 ; 4.889 ; Rise       ; A[0]            ;
; D[*]          ; A[0]       ; 4.771 ; 4.771 ; Rise       ; A[0]            ;
;  D[0]         ; A[0]       ; 5.628 ; 5.628 ; Rise       ; A[0]            ;
;  D[1]         ; A[0]       ; 5.549 ; 5.549 ; Rise       ; A[0]            ;
;  D[2]         ; A[0]       ; 4.899 ; 4.899 ; Rise       ; A[0]            ;
;  D[3]         ; A[0]       ; 4.771 ; 4.771 ; Rise       ; A[0]            ;
;  D[4]         ; A[0]       ; 4.870 ; 4.870 ; Rise       ; A[0]            ;
;  D[5]         ; A[0]       ; 4.988 ; 4.988 ; Rise       ; A[0]            ;
;  D[6]         ; A[0]       ; 4.949 ; 4.949 ; Rise       ; A[0]            ;
;  D[7]         ; A[0]       ; 5.029 ; 5.029 ; Rise       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Rise       ; A[0]            ;
; HEX2[*]       ; A[0]       ; 6.669 ; 6.669 ; Rise       ; A[0]            ;
;  HEX2[0]      ; A[0]       ; 6.669 ; 6.669 ; Rise       ; A[0]            ;
;  HEX2[1]      ; A[0]       ; 7.736 ; 7.736 ; Rise       ; A[0]            ;
;  HEX2[2]      ; A[0]       ; 7.116 ; 7.116 ; Rise       ; A[0]            ;
;  HEX2[3]      ; A[0]       ; 7.202 ; 7.202 ; Rise       ; A[0]            ;
;  HEX2[4]      ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  HEX2[5]      ; A[0]       ; 7.569 ; 7.569 ; Rise       ; A[0]            ;
;  HEX2[6]      ; A[0]       ; 7.181 ; 7.181 ; Rise       ; A[0]            ;
; HEX3[*]       ; A[0]       ; 5.988 ; 5.988 ; Rise       ; A[0]            ;
;  HEX3[0]      ; A[0]       ; 6.136 ; 6.136 ; Rise       ; A[0]            ;
;  HEX3[1]      ; A[0]       ; 6.409 ; 6.409 ; Rise       ; A[0]            ;
;  HEX3[2]      ; A[0]       ; 6.418 ; 6.418 ; Rise       ; A[0]            ;
;  HEX3[3]      ; A[0]       ; 5.988 ; 5.988 ; Rise       ; A[0]            ;
;  HEX3[4]      ; A[0]       ; 6.140 ; 6.140 ; Rise       ; A[0]            ;
;  HEX3[5]      ; A[0]       ; 6.132 ; 6.132 ; Rise       ; A[0]            ;
;  HEX3[6]      ; A[0]       ; 6.303 ; 6.303 ; Rise       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.533 ; 4.533 ; Rise       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.533 ; 4.533 ; Rise       ; A[0]            ;
; LEDR[*]       ; A[0]       ; 5.735 ; 5.735 ; Rise       ; A[0]            ;
;  LEDR[0]      ; A[0]       ; 5.735 ; 5.735 ; Rise       ; A[0]            ;
;  LEDR[1]      ; A[0]       ; 5.843 ; 5.843 ; Rise       ; A[0]            ;
;  LEDR[2]      ; A[0]       ; 5.912 ; 5.912 ; Rise       ; A[0]            ;
;  LEDR[3]      ; A[0]       ; 6.061 ; 6.061 ; Rise       ; A[0]            ;
;  LEDR[4]      ; A[0]       ; 5.997 ; 5.997 ; Rise       ; A[0]            ;
;  LEDR[5]      ; A[0]       ; 5.900 ; 5.900 ; Rise       ; A[0]            ;
;  LEDR[6]      ; A[0]       ; 5.936 ; 5.936 ; Rise       ; A[0]            ;
;  LEDR[7]      ; A[0]       ; 6.021 ; 6.021 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Rise       ; A[0]            ;
; BUSDIR_n      ; A[0]       ; 4.889 ; 4.889 ; Fall       ; A[0]            ;
; D[*]          ; A[0]       ; 4.771 ; 4.771 ; Fall       ; A[0]            ;
;  D[0]         ; A[0]       ; 5.628 ; 5.628 ; Fall       ; A[0]            ;
;  D[1]         ; A[0]       ; 5.549 ; 5.549 ; Fall       ; A[0]            ;
;  D[2]         ; A[0]       ; 4.899 ; 4.899 ; Fall       ; A[0]            ;
;  D[3]         ; A[0]       ; 4.771 ; 4.771 ; Fall       ; A[0]            ;
;  D[4]         ; A[0]       ; 4.870 ; 4.870 ; Fall       ; A[0]            ;
;  D[5]         ; A[0]       ; 4.988 ; 4.988 ; Fall       ; A[0]            ;
;  D[6]         ; A[0]       ; 4.949 ; 4.949 ; Fall       ; A[0]            ;
;  D[7]         ; A[0]       ; 5.029 ; 5.029 ; Fall       ; A[0]            ;
; FL_ADDR[*]    ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
;  FL_ADDR[0]   ; A[0]       ; 5.163 ; 5.163 ; Fall       ; A[0]            ;
; HEX0[*]       ; A[0]       ; 6.538 ; 6.538 ; Fall       ; A[0]            ;
;  HEX0[0]      ; A[0]       ; 6.857 ; 6.857 ; Fall       ; A[0]            ;
;  HEX0[1]      ; A[0]       ; 6.794 ; 6.794 ; Fall       ; A[0]            ;
;  HEX0[2]      ; A[0]       ; 6.565 ; 6.565 ; Fall       ; A[0]            ;
;  HEX0[3]      ; A[0]       ; 7.024 ; 7.024 ; Fall       ; A[0]            ;
;  HEX0[4]      ; A[0]       ; 6.656 ; 6.656 ; Fall       ; A[0]            ;
;  HEX0[5]      ; A[0]       ; 7.044 ; 7.044 ; Fall       ; A[0]            ;
;  HEX0[6]      ; A[0]       ; 6.538 ; 6.538 ; Fall       ; A[0]            ;
; HEX1[*]       ; A[0]       ; 6.586 ; 6.586 ; Fall       ; A[0]            ;
;  HEX1[0]      ; A[0]       ; 7.145 ; 7.145 ; Fall       ; A[0]            ;
;  HEX1[1]      ; A[0]       ; 6.949 ; 6.949 ; Fall       ; A[0]            ;
;  HEX1[2]      ; A[0]       ; 7.137 ; 7.137 ; Fall       ; A[0]            ;
;  HEX1[3]      ; A[0]       ; 7.418 ; 7.418 ; Fall       ; A[0]            ;
;  HEX1[4]      ; A[0]       ; 7.293 ; 7.293 ; Fall       ; A[0]            ;
;  HEX1[5]      ; A[0]       ; 7.682 ; 7.682 ; Fall       ; A[0]            ;
;  HEX1[6]      ; A[0]       ; 6.586 ; 6.586 ; Fall       ; A[0]            ;
; LEDG[*]       ; A[0]       ; 4.533 ; 4.533 ; Fall       ; A[0]            ;
;  LEDG[0]      ; A[0]       ; 4.533 ; 4.533 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]  ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0] ; A[0]       ; 5.190 ; 5.190 ; Fall       ; A[0]            ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 14.413 ; 14.413 ;        ;
; A[1]       ; D[0]          ; 16.405 ; 16.405 ; 16.405 ; 16.405 ;
; A[1]       ; D[1]          ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; A[1]       ; D[2]          ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; A[1]       ; D[3]          ; 14.354 ; 14.354 ; 14.354 ; 14.354 ;
; A[1]       ; D[4]          ; 14.434 ; 14.434 ; 14.434 ; 14.434 ;
; A[1]       ; D[5]          ; 14.968 ; 14.968 ; 14.968 ; 14.968 ;
; A[1]       ; D[6]          ; 14.962 ; 14.962 ; 14.962 ; 14.962 ;
; A[1]       ; D[7]          ; 14.957 ; 14.957 ; 14.957 ; 14.957 ;
; A[1]       ; FL_ADDR[1]    ; 10.821 ;        ;        ; 10.821 ;
; A[1]       ; LEDG[0]       ; 13.637 ;        ;        ; 13.637 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.098 ;        ;        ; 11.098 ;
; A[2]       ; BUSDIR_n      ;        ; 14.105 ; 14.105 ;        ;
; A[2]       ; D[0]          ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[2]       ; D[1]          ; 15.673 ; 15.673 ; 15.673 ; 15.673 ;
; A[2]       ; D[2]          ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; A[2]       ; D[3]          ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; A[2]       ; D[4]          ; 14.126 ; 14.126 ; 14.126 ; 14.126 ;
; A[2]       ; D[5]          ; 14.660 ; 14.660 ; 14.660 ; 14.660 ;
; A[2]       ; D[6]          ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; A[2]       ; D[7]          ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; A[2]       ; FL_ADDR[2]    ; 9.957  ;        ;        ; 9.957  ;
; A[2]       ; LEDG[0]       ; 13.329 ;        ;        ; 13.329 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.855 ;        ;        ; 10.855 ;
; A[3]       ; BUSDIR_n      ; 13.903 ;        ;        ; 13.903 ;
; A[3]       ; D[0]          ; 15.895 ; 15.895 ; 15.895 ; 15.895 ;
; A[3]       ; D[1]          ; 15.471 ; 15.471 ; 15.471 ; 15.471 ;
; A[3]       ; D[2]          ; 13.993 ; 13.993 ; 13.993 ; 13.993 ;
; A[3]       ; D[3]          ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; A[3]       ; D[4]          ; 13.924 ; 13.924 ; 13.924 ; 13.924 ;
; A[3]       ; D[5]          ; 14.458 ; 14.458 ; 14.458 ; 14.458 ;
; A[3]       ; D[6]          ; 14.452 ; 14.452 ; 14.452 ; 14.452 ;
; A[3]       ; D[7]          ; 14.447 ; 14.447 ; 14.447 ; 14.447 ;
; A[3]       ; FL_ADDR[3]    ; 9.590  ;        ;        ; 9.590  ;
; A[3]       ; LEDG[0]       ;        ; 13.127 ; 13.127 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[4]       ; BUSDIR_n      ;        ; 14.144 ; 14.144 ;        ;
; A[4]       ; D[0]          ; 16.136 ; 16.136 ; 16.136 ; 16.136 ;
; A[4]       ; D[1]          ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; A[4]       ; D[2]          ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; A[4]       ; D[3]          ; 14.085 ; 14.085 ; 14.085 ; 14.085 ;
; A[4]       ; D[4]          ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; A[4]       ; D[5]          ; 14.699 ; 14.699 ; 14.699 ; 14.699 ;
; A[4]       ; D[6]          ; 14.693 ; 14.693 ; 14.693 ; 14.693 ;
; A[4]       ; D[7]          ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; A[4]       ; FL_ADDR[4]    ; 10.180 ;        ;        ; 10.180 ;
; A[4]       ; LEDG[0]       ; 13.368 ;        ;        ; 13.368 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.520 ;        ;        ; 10.520 ;
; A[5]       ; BUSDIR_n      ; 17.335 ;        ;        ; 17.335 ;
; A[5]       ; D[0]          ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[5]       ; D[1]          ; 19.181 ; 19.181 ; 19.181 ; 19.181 ;
; A[5]       ; D[2]          ; 17.703 ; 17.703 ; 17.703 ; 17.703 ;
; A[5]       ; D[3]          ; 17.554 ; 17.554 ; 17.554 ; 17.554 ;
; A[5]       ; D[4]          ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[5]       ; D[5]          ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[5]       ; D[6]          ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[5]       ; D[7]          ; 18.157 ; 18.157 ; 18.157 ; 18.157 ;
; A[5]       ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]       ; LEDG[0]       ;        ; 16.559 ; 16.559 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.743 ;        ;        ; 10.743 ;
; A[6]       ; BUSDIR_n      ;        ; 18.778 ; 18.778 ;        ;
; A[6]       ; D[0]          ; 21.048 ; 21.048 ; 21.048 ; 21.048 ;
; A[6]       ; D[1]          ; 20.624 ; 20.624 ; 20.624 ; 20.624 ;
; A[6]       ; D[2]          ; 19.146 ; 19.146 ; 19.146 ; 19.146 ;
; A[6]       ; D[3]          ; 18.997 ; 18.997 ; 18.997 ; 18.997 ;
; A[6]       ; D[4]          ; 19.077 ; 19.077 ; 19.077 ; 19.077 ;
; A[6]       ; D[5]          ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[6]       ; D[6]          ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[6]       ; D[7]          ; 19.600 ; 19.600 ; 19.600 ; 19.600 ;
; A[6]       ; FL_ADDR[6]    ; 10.629 ;        ;        ; 10.629 ;
; A[6]       ; LEDG[0]       ; 18.002 ;        ;        ; 18.002 ;
; A[6]       ; SRAM_ADDR[6]  ; 11.061 ;        ;        ; 11.061 ;
; A[7]       ; BUSDIR_n      ; 16.851 ;        ;        ; 16.851 ;
; A[7]       ; D[0]          ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; A[7]       ; D[1]          ; 18.697 ; 18.697 ; 18.697 ; 18.697 ;
; A[7]       ; D[2]          ; 17.219 ; 17.219 ; 17.219 ; 17.219 ;
; A[7]       ; D[3]          ; 17.070 ; 17.070 ; 17.070 ; 17.070 ;
; A[7]       ; D[4]          ; 17.150 ; 17.150 ; 17.150 ; 17.150 ;
; A[7]       ; D[5]          ; 17.684 ; 17.684 ; 17.684 ; 17.684 ;
; A[7]       ; D[6]          ; 17.678 ; 17.678 ; 17.678 ; 17.678 ;
; A[7]       ; D[7]          ; 17.673 ; 17.673 ; 17.673 ; 17.673 ;
; A[7]       ; FL_ADDR[7]    ; 10.936 ;        ;        ; 10.936 ;
; A[7]       ; LEDG[0]       ;        ; 16.075 ; 16.075 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 10.976 ;        ;        ; 10.976 ;
; A[8]       ; BUSDIR_n      ; 17.395 ;        ;        ; 17.395 ;
; A[8]       ; D[0]          ; 19.593 ; 19.593 ; 19.593 ; 19.593 ;
; A[8]       ; D[1]          ; 19.169 ; 19.169 ; 19.169 ; 19.169 ;
; A[8]       ; D[2]          ; 17.691 ; 17.691 ; 17.691 ; 17.691 ;
; A[8]       ; D[3]          ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[8]       ; D[4]          ; 17.622 ; 17.622 ; 17.622 ; 17.622 ;
; A[8]       ; D[5]          ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[8]       ; D[6]          ; 18.150 ; 18.150 ; 18.150 ; 18.150 ;
; A[8]       ; D[7]          ; 18.145 ; 18.145 ; 18.145 ; 18.145 ;
; A[8]       ; FL_ADDR[8]    ; 11.451 ;        ;        ; 11.451 ;
; A[8]       ; LEDG[0]       ;        ; 16.619 ; 16.619 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 10.580 ;        ;        ; 10.580 ;
; A[9]       ; BUSDIR_n      ; 15.498 ;        ;        ; 15.498 ;
; A[9]       ; D[0]          ; 17.696 ; 17.696 ; 17.696 ; 17.696 ;
; A[9]       ; D[1]          ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[9]       ; D[2]          ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; A[9]       ; D[3]          ; 15.645 ; 15.645 ; 15.645 ; 15.645 ;
; A[9]       ; D[4]          ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; A[9]       ; D[5]          ; 16.259 ; 16.259 ; 16.259 ; 16.259 ;
; A[9]       ; D[6]          ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; A[9]       ; D[7]          ; 16.248 ; 16.248 ; 16.248 ; 16.248 ;
; A[9]       ; FL_ADDR[9]    ; 10.486 ;        ;        ; 10.486 ;
; A[9]       ; LEDG[0]       ;        ; 14.722 ; 14.722 ;        ;
; A[9]       ; SRAM_ADDR[9]  ; 10.529 ;        ;        ; 10.529 ;
; A[10]      ; BUSDIR_n      ; 16.798 ;        ;        ; 16.798 ;
; A[10]      ; D[0]          ; 18.996 ; 18.996 ; 18.996 ; 18.996 ;
; A[10]      ; D[1]          ; 18.572 ; 18.572 ; 18.572 ; 18.572 ;
; A[10]      ; D[2]          ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[10]      ; D[3]          ; 16.945 ; 16.945 ; 16.945 ; 16.945 ;
; A[10]      ; D[4]          ; 17.025 ; 17.025 ; 17.025 ; 17.025 ;
; A[10]      ; D[5]          ; 17.559 ; 17.559 ; 17.559 ; 17.559 ;
; A[10]      ; D[6]          ; 17.553 ; 17.553 ; 17.553 ; 17.553 ;
; A[10]      ; D[7]          ; 17.548 ; 17.548 ; 17.548 ; 17.548 ;
; A[10]      ; FL_ADDR[10]   ; 10.914 ;        ;        ; 10.914 ;
; A[10]      ; LEDG[0]       ;        ; 16.022 ; 16.022 ;        ;
; A[10]      ; SRAM_ADDR[10] ; 10.893 ;        ;        ; 10.893 ;
; A[11]      ; BUSDIR_n      ; 16.060 ;        ;        ; 16.060 ;
; A[11]      ; D[0]          ; 18.258 ; 18.258 ; 18.258 ; 18.258 ;
; A[11]      ; D[1]          ; 17.834 ; 17.834 ; 17.834 ; 17.834 ;
; A[11]      ; D[2]          ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[11]      ; D[3]          ; 16.207 ; 16.207 ; 16.207 ; 16.207 ;
; A[11]      ; D[4]          ; 16.287 ; 16.287 ; 16.287 ; 16.287 ;
; A[11]      ; D[5]          ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; A[11]      ; D[6]          ; 16.815 ; 16.815 ; 16.815 ; 16.815 ;
; A[11]      ; D[7]          ; 16.810 ; 16.810 ; 16.810 ; 16.810 ;
; A[11]      ; FL_ADDR[11]   ; 10.887 ;        ;        ; 10.887 ;
; A[11]      ; LEDG[0]       ;        ; 15.284 ; 15.284 ;        ;
; A[11]      ; SRAM_ADDR[11] ; 10.826 ;        ;        ; 10.826 ;
; A[12]      ; BUSDIR_n      ; 15.528 ;        ;        ; 15.528 ;
; A[12]      ; D[0]          ; 17.726 ; 17.726 ; 17.726 ; 17.726 ;
; A[12]      ; D[1]          ; 17.302 ; 17.302 ; 17.302 ; 17.302 ;
; A[12]      ; D[2]          ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; A[12]      ; D[3]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[12]      ; D[4]          ; 15.755 ; 15.755 ; 15.755 ; 15.755 ;
; A[12]      ; D[5]          ; 16.289 ; 16.289 ; 16.289 ; 16.289 ;
; A[12]      ; D[6]          ; 16.283 ; 16.283 ; 16.283 ; 16.283 ;
; A[12]      ; D[7]          ; 16.278 ; 16.278 ; 16.278 ; 16.278 ;
; A[12]      ; FL_ADDR[12]   ; 10.772 ;        ;        ; 10.772 ;
; A[12]      ; LEDG[0]       ;        ; 14.752 ; 14.752 ;        ;
; A[12]      ; SRAM_ADDR[12] ; 10.942 ;        ;        ; 10.942 ;
; A[13]      ; BUSDIR_n      ; 15.707 ;        ;        ; 15.707 ;
; A[13]      ; D[0]          ; 17.905 ; 17.905 ; 17.905 ; 17.905 ;
; A[13]      ; D[1]          ; 17.481 ; 17.481 ; 17.481 ; 17.481 ;
; A[13]      ; D[2]          ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; A[13]      ; D[3]          ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; A[13]      ; D[4]          ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; A[13]      ; D[5]          ; 16.468 ; 16.468 ; 16.468 ; 16.468 ;
; A[13]      ; D[6]          ; 16.462 ; 16.462 ; 16.462 ; 16.462 ;
; A[13]      ; D[7]          ; 16.457 ; 16.457 ; 16.457 ; 16.457 ;
; A[13]      ; FL_ADDR[13]   ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; A[13]      ; FL_ADDR[14]   ; 13.020 ; 13.020 ; 13.020 ; 13.020 ;
; A[13]      ; FL_ADDR[15]   ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; A[13]      ; FL_ADDR[16]   ; 13.433 ; 13.433 ; 13.433 ; 13.433 ;
; A[13]      ; FL_ADDR[17]   ; 12.875 ; 12.875 ; 12.875 ; 12.875 ;
; A[13]      ; FL_ADDR[18]   ; 12.738 ; 12.738 ; 12.738 ; 12.738 ;
; A[13]      ; FL_ADDR[19]   ; 13.072 ;        ;        ; 13.072 ;
; A[13]      ; LEDG[0]       ;        ; 14.931 ; 14.931 ;        ;
; A[13]      ; SRAM_ADDR[13] ; 10.893 ;        ;        ; 10.893 ;
; A[14]      ; BUSDIR_n      ; 16.241 ;        ;        ; 16.241 ;
; A[14]      ; D[0]          ; 18.439 ; 18.439 ; 18.439 ; 18.439 ;
; A[14]      ; D[1]          ; 18.015 ; 18.015 ; 18.015 ; 18.015 ;
; A[14]      ; D[2]          ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[14]      ; D[3]          ; 16.388 ; 16.388 ; 16.388 ; 16.388 ;
; A[14]      ; D[4]          ; 16.468 ; 16.468 ; 16.468 ; 16.468 ;
; A[14]      ; D[5]          ; 17.002 ; 17.002 ; 17.002 ; 17.002 ;
; A[14]      ; D[6]          ; 16.996 ; 16.996 ; 16.996 ; 16.996 ;
; A[14]      ; D[7]          ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; A[14]      ; FL_ADDR[14]   ; 13.294 ; 13.294 ; 13.294 ; 13.294 ;
; A[14]      ; FL_ADDR[15]   ; 14.082 ; 14.082 ; 14.082 ; 14.082 ;
; A[14]      ; FL_ADDR[16]   ; 14.552 ; 14.552 ; 14.552 ; 14.552 ;
; A[14]      ; FL_ADDR[17]   ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; A[14]      ; FL_ADDR[18]   ; 13.857 ; 13.857 ; 13.857 ; 13.857 ;
; A[14]      ; FL_ADDR[19]   ; 14.191 ; 14.191 ; 14.191 ; 14.191 ;
; A[14]      ; LEDG[0]       ;        ; 15.465 ; 15.465 ;        ;
; A[14]      ; SRAM_ADDR[14] ; 11.048 ;        ;        ; 11.048 ;
; A[15]      ; BUSDIR_n      ; 15.156 ;        ;        ; 15.156 ;
; A[15]      ; D[0]          ; 17.354 ; 17.354 ; 17.354 ; 17.354 ;
; A[15]      ; D[1]          ; 16.930 ; 16.930 ; 16.930 ; 16.930 ;
; A[15]      ; D[2]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; A[15]      ; D[3]          ; 15.303 ; 15.303 ; 15.303 ; 15.303 ;
; A[15]      ; D[4]          ; 15.383 ; 15.383 ; 15.383 ; 15.383 ;
; A[15]      ; D[5]          ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; A[15]      ; D[6]          ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; A[15]      ; D[7]          ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; A[15]      ; FL_ADDR[15]   ; 13.369 ; 13.369 ; 13.369 ; 13.369 ;
; A[15]      ; FL_ADDR[16]   ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; A[15]      ; FL_ADDR[17]   ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; A[15]      ; FL_ADDR[18]   ; 13.144 ; 13.144 ; 13.144 ; 13.144 ;
; A[15]      ; FL_ADDR[19]   ; 13.478 ; 13.478 ; 13.478 ; 13.478 ;
; A[15]      ; LEDG[0]       ;        ; 14.380 ; 14.380 ;        ;
; A[15]      ; SRAM_ADDR[15] ; 11.056 ;        ;        ; 11.056 ;
; CS1_n      ; LEDG[6]       ; 10.369 ;        ;        ; 10.369 ;
; CS2_n      ; LEDG[5]       ; 8.523  ;        ;        ; 8.523  ;
; FL_DQ[0]   ; D[0]          ; 12.163 ;        ;        ; 12.163 ;
; FL_DQ[1]   ; D[1]          ; 12.705 ;        ;        ; 12.705 ;
; FL_DQ[2]   ; D[2]          ; 11.712 ;        ;        ; 11.712 ;
; FL_DQ[3]   ; D[3]          ; 12.028 ;        ;        ; 12.028 ;
; FL_DQ[4]   ; D[4]          ; 11.353 ;        ;        ; 11.353 ;
; FL_DQ[5]   ; D[5]          ; 11.404 ;        ;        ; 11.404 ;
; FL_DQ[6]   ; D[6]          ; 11.662 ;        ;        ; 11.662 ;
; FL_DQ[7]   ; D[7]          ; 12.314 ;        ;        ; 12.314 ;
; IORQ_n     ; BUSDIR_n      ; 15.574 ;        ;        ; 15.574 ;
; IORQ_n     ; D[0]          ; 17.772 ; 17.772 ; 17.772 ; 17.772 ;
; IORQ_n     ; D[1]          ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; IORQ_n     ; D[2]          ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; IORQ_n     ; D[3]          ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; IORQ_n     ; D[4]          ; 15.801 ; 15.801 ; 15.801 ; 15.801 ;
; IORQ_n     ; D[5]          ; 16.335 ; 16.335 ; 16.335 ; 16.335 ;
; IORQ_n     ; D[6]          ; 16.329 ; 16.329 ; 16.329 ; 16.329 ;
; IORQ_n     ; D[7]          ; 16.324 ; 16.324 ; 16.324 ; 16.324 ;
; IORQ_n     ; LEDG[0]       ;        ; 14.798 ; 14.798 ;        ;
; IORQ_n     ; LEDG[3]       ; 10.375 ;        ;        ; 10.375 ;
; MREQ_n     ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; RD_n       ; BUSDIR_n      ; 13.913 ;        ;        ; 13.913 ;
; RD_n       ; D[0]          ; 16.183 ; 16.183 ; 16.183 ; 16.183 ;
; RD_n       ; D[1]          ; 15.759 ; 15.759 ; 15.759 ; 15.759 ;
; RD_n       ; D[2]          ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; RD_n       ; D[3]          ; 14.132 ; 14.132 ; 14.132 ; 14.132 ;
; RD_n       ; D[4]          ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; RD_n       ; D[5]          ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; RD_n       ; D[6]          ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; RD_n       ; D[7]          ; 14.735 ; 14.735 ; 14.735 ; 14.735 ;
; RD_n       ; FL_OE_N       ; 10.354 ;        ;        ; 10.354 ;
; RD_n       ; LEDG[0]       ;        ; 13.137 ; 13.137 ;        ;
; RD_n       ; LEDG[2]       ; 10.437 ;        ;        ; 10.437 ;
; RD_n       ; SRAM_OE_N     ; 11.035 ;        ;        ; 11.035 ;
; SLTSL_n    ; BUSDIR_n      ; 12.940 ;        ;        ; 12.940 ;
; SLTSL_n    ; D[0]          ; 14.870 ; 12.281 ; 12.281 ; 14.870 ;
; SLTSL_n    ; D[1]          ; 14.445 ; 12.094 ; 12.094 ; 14.445 ;
; SLTSL_n    ; D[2]          ; 13.239 ; 12.331 ; 12.331 ; 13.239 ;
; SLTSL_n    ; D[3]          ; 12.710 ; 12.629 ; 12.629 ; 12.710 ;
; SLTSL_n    ; D[4]          ; 13.205 ; 12.629 ; 12.629 ; 13.205 ;
; SLTSL_n    ; D[5]          ; 13.275 ; 13.243 ; 13.243 ; 13.275 ;
; SLTSL_n    ; D[6]          ; 13.336 ; 13.237 ; 13.237 ; 13.336 ;
; SLTSL_n    ; D[7]          ; 13.702 ; 13.232 ; 13.232 ; 13.702 ;
; SLTSL_n    ; FL_CE_N       ; 12.474 ;        ;        ; 12.474 ;
; SLTSL_n    ; LEDG[7]       ; 10.135 ;        ;        ; 10.135 ;
; SLTSL_n    ; SRAM_CE_N     ; 13.802 ;        ;        ; 13.802 ;
; SRAM_DQ[0] ; D[0]          ; 14.937 ;        ;        ; 14.937 ;
; SRAM_DQ[1] ; D[1]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[2] ; D[2]          ; 13.580 ;        ;        ; 13.580 ;
; SRAM_DQ[3] ; D[3]          ; 12.816 ;        ;        ; 12.816 ;
; SRAM_DQ[4] ; D[4]          ; 13.372 ;        ;        ; 13.372 ;
; SRAM_DQ[5] ; D[5]          ; 12.775 ;        ;        ; 12.775 ;
; SRAM_DQ[6] ; D[6]          ; 12.683 ;        ;        ; 12.683 ;
; SRAM_DQ[7] ; D[7]          ; 13.322 ;        ;        ; 13.322 ;
; SW[0]      ; FL_ADDR[13]   ; 8.112  ; 8.112  ; 8.112  ; 8.112  ;
; SW[0]      ; FL_ADDR[14]   ; 8.592  ; 8.592  ; 8.592  ; 8.592  ;
; SW[0]      ; FL_ADDR[15]   ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; SW[0]      ; FL_ADDR[16]   ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; SW[0]      ; FL_ADDR[17]   ; 8.447  ; 8.447  ; 8.447  ; 8.447  ;
; SW[0]      ; FL_ADDR[18]   ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; SW[0]      ; FL_ADDR[19]   ; 8.644  ;        ;        ; 8.644  ;
; SW[1]      ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; SW[1]      ; FL_ADDR[15]   ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; SW[1]      ; FL_ADDR[16]   ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; SW[1]      ; FL_ADDR[17]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[1]      ; FL_ADDR[18]   ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; SW[1]      ; FL_ADDR[19]   ; 8.548  ;        ;        ; 8.548  ;
; SW[2]      ; FL_ADDR[15]   ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[2]      ; FL_ADDR[16]   ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; SW[2]      ; FL_ADDR[17]   ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; SW[2]      ; FL_ADDR[18]   ; 8.124  ; 8.124  ; 8.124  ; 8.124  ;
; SW[2]      ; FL_ADDR[19]   ; 8.458  ;        ;        ; 8.458  ;
; SW[3]      ; FL_ADDR[16]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; SW[3]      ; FL_ADDR[17]   ; 8.280  ; 8.280  ; 8.280  ; 8.280  ;
; SW[3]      ; FL_ADDR[18]   ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; SW[3]      ; FL_ADDR[19]   ; 8.477  ;        ;        ; 8.477  ;
; SW[4]      ; FL_ADDR[17]   ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; SW[4]      ; FL_ADDR[18]   ; 8.081  ; 8.081  ; 8.081  ; 8.081  ;
; SW[4]      ; FL_ADDR[19]   ; 8.415  ;        ;        ; 8.415  ;
; SW[5]      ; FL_ADDR[18]   ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; SW[5]      ; FL_ADDR[19]   ; 8.351  ;        ;        ; 8.351  ;
; SW[9]      ; BUSDIR_n      ;        ; 8.856  ; 8.856  ;        ;
; SW[9]      ; D[0]          ; 8.741  ; 11.303 ; 11.303 ; 8.741  ;
; SW[9]      ; D[1]          ; 8.545  ; 10.878 ; 10.878 ; 8.545  ;
; SW[9]      ; D[2]          ; 8.791  ; 9.672  ; 9.672  ; 8.791  ;
; SW[9]      ; D[3]          ; 9.089  ; 9.143  ; 9.143  ; 9.089  ;
; SW[9]      ; D[4]          ; 9.089  ; 9.638  ; 9.638  ; 9.089  ;
; SW[9]      ; D[5]          ; 9.703  ; 9.708  ; 9.708  ; 9.703  ;
; SW[9]      ; D[6]          ; 9.697  ; 9.769  ; 9.769  ; 9.697  ;
; SW[9]      ; D[7]          ; 9.692  ; 10.135 ; 10.135 ; 9.692  ;
; SW[9]      ; FL_CE_N       ;        ; 8.907  ; 8.907  ;        ;
; SW[9]      ; SRAM_CE_N     ; 10.285 ;        ;        ; 10.285 ;
; WR_n       ; BUSDIR_n      ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; LEDG[0]       ;        ; 12.468 ; 12.468 ;        ;
; WR_n       ; LEDG[1]       ; 10.608 ;        ;        ; 10.608 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 6.858 ; 6.858 ;       ;
; A[1]       ; D[0]          ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; A[1]       ; D[1]          ; 6.539 ; 6.539 ; 6.539 ; 6.539 ;
; A[1]       ; D[2]          ; 6.760 ; 6.760 ; 6.760 ; 6.760 ;
; A[1]       ; D[3]          ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; A[1]       ; D[4]          ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; A[1]       ; D[5]          ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; A[1]       ; D[6]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; A[1]       ; D[7]          ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; A[1]       ; FL_ADDR[1]    ; 5.667 ;       ;       ; 5.667 ;
; A[1]       ; LEDG[0]       ; 6.502 ;       ;       ; 6.502 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.824 ;       ;       ; 5.824 ;
; A[2]       ; BUSDIR_n      ;       ; 6.742 ; 6.742 ;       ;
; A[2]       ; D[0]          ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; A[2]       ; D[1]          ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; A[2]       ; D[2]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; A[2]       ; D[3]          ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; A[2]       ; D[4]          ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; A[2]       ; D[5]          ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; A[2]       ; D[6]          ; 6.802 ; 6.802 ; 6.802 ; 6.802 ;
; A[2]       ; D[7]          ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; A[2]       ; FL_ADDR[2]    ; 5.276 ;       ;       ; 5.276 ;
; A[2]       ; LEDG[0]       ; 6.386 ;       ;       ; 6.386 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.710 ;       ;       ; 5.710 ;
; A[3]       ; BUSDIR_n      ; 6.663 ;       ;       ; 6.663 ;
; A[3]       ; D[0]          ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; A[3]       ; D[1]          ; 6.344 ; 6.344 ; 6.344 ; 6.344 ;
; A[3]       ; D[2]          ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; A[3]       ; D[3]          ; 6.545 ; 6.545 ; 6.545 ; 6.545 ;
; A[3]       ; D[4]          ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; A[3]       ; D[5]          ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; A[3]       ; D[6]          ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; A[3]       ; D[7]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; A[3]       ; FL_ADDR[3]    ; 5.120 ;       ;       ; 5.120 ;
; A[3]       ; LEDG[0]       ;       ; 6.307 ; 6.307 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.660 ;       ;       ; 5.660 ;
; A[4]       ; BUSDIR_n      ;       ; 6.747 ; 6.747 ;       ;
; A[4]       ; D[0]          ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; A[4]       ; D[1]          ; 6.428 ; 6.428 ; 6.428 ; 6.428 ;
; A[4]       ; D[2]          ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; A[4]       ; D[3]          ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; A[4]       ; D[4]          ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; A[4]       ; D[5]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[4]       ; D[6]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[4]       ; D[7]          ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; A[4]       ; FL_ADDR[4]    ; 5.346 ;       ;       ; 5.346 ;
; A[4]       ; LEDG[0]       ; 6.391 ;       ;       ; 6.391 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.558 ;       ;       ; 5.558 ;
; A[5]       ; BUSDIR_n      ; 8.207 ;       ;       ; 8.207 ;
; A[5]       ; D[0]          ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; A[5]       ; D[1]          ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; A[5]       ; D[2]          ; 8.127 ; 8.127 ; 8.127 ; 8.127 ;
; A[5]       ; D[3]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[5]       ; D[4]          ; 8.206 ; 8.206 ; 8.206 ; 8.206 ;
; A[5]       ; D[5]          ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; A[5]       ; D[6]          ; 8.285 ; 8.285 ; 8.285 ; 8.285 ;
; A[5]       ; D[7]          ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; A[5]       ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]       ; LEDG[0]       ;       ; 7.851 ; 7.851 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.674 ;       ;       ; 5.674 ;
; A[6]       ; BUSDIR_n      ;       ; 8.950 ; 8.950 ;       ;
; A[6]       ; D[0]          ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[6]       ; D[1]          ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; A[6]       ; D[2]          ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[6]       ; D[3]          ; 8.850 ; 8.850 ; 8.850 ; 8.850 ;
; A[6]       ; D[4]          ; 8.949 ; 8.949 ; 8.949 ; 8.949 ;
; A[6]       ; D[5]          ; 9.067 ; 9.067 ; 9.067 ; 9.067 ;
; A[6]       ; D[6]          ; 9.028 ; 9.028 ; 9.028 ; 9.028 ;
; A[6]       ; D[7]          ; 9.108 ; 9.108 ; 9.108 ; 9.108 ;
; A[6]       ; FL_ADDR[6]    ; 5.547 ;       ;       ; 5.547 ;
; A[6]       ; LEDG[0]       ; 8.594 ;       ;       ; 8.594 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.816 ;       ;       ; 5.816 ;
; A[7]       ; BUSDIR_n      ; 7.974 ;       ;       ; 7.974 ;
; A[7]       ; D[0]          ; 7.863 ; 7.863 ; 7.863 ; 7.863 ;
; A[7]       ; D[1]          ; 7.673 ; 7.673 ; 7.673 ; 7.673 ;
; A[7]       ; D[2]          ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[7]       ; D[3]          ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; A[7]       ; D[4]          ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; A[7]       ; D[5]          ; 8.091 ; 8.091 ; 8.091 ; 8.091 ;
; A[7]       ; D[6]          ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[7]       ; D[7]          ; 8.132 ; 8.132 ; 8.132 ; 8.132 ;
; A[7]       ; FL_ADDR[7]    ; 5.698 ;       ;       ; 5.698 ;
; A[7]       ; LEDG[0]       ;       ; 7.618 ; 7.618 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.740 ;       ;       ; 5.740 ;
; A[8]       ; BUSDIR_n      ; 8.238 ;       ;       ; 8.238 ;
; A[8]       ; D[0]          ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; A[8]       ; D[1]          ; 7.919 ; 7.919 ; 7.919 ; 7.919 ;
; A[8]       ; D[2]          ; 8.140 ; 8.140 ; 8.140 ; 8.140 ;
; A[8]       ; D[3]          ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; A[8]       ; D[4]          ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; A[8]       ; D[5]          ; 8.337 ; 8.337 ; 8.337 ; 8.337 ;
; A[8]       ; D[6]          ; 8.298 ; 8.298 ; 8.298 ; 8.298 ;
; A[8]       ; D[7]          ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; A[8]       ; FL_ADDR[8]    ; 5.972 ;       ;       ; 5.972 ;
; A[8]       ; LEDG[0]       ;       ; 7.882 ; 7.882 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 5.580 ;       ;       ; 5.580 ;
; A[9]       ; BUSDIR_n      ; 7.348 ;       ;       ; 7.348 ;
; A[9]       ; D[0]          ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; A[9]       ; D[1]          ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; A[9]       ; D[2]          ; 7.250 ; 7.250 ; 7.250 ; 7.250 ;
; A[9]       ; D[3]          ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; A[9]       ; D[4]          ; 7.329 ; 7.329 ; 7.329 ; 7.329 ;
; A[9]       ; D[5]          ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; A[9]       ; D[6]          ; 7.408 ; 7.408 ; 7.408 ; 7.408 ;
; A[9]       ; D[7]          ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; A[9]       ; FL_ADDR[9]    ; 5.483 ;       ;       ; 5.483 ;
; A[9]       ; LEDG[0]       ;       ; 6.992 ; 6.992 ;       ;
; A[9]       ; SRAM_ADDR[9]  ; 5.519 ;       ;       ; 5.519 ;
; A[10]      ; BUSDIR_n      ; 7.975 ;       ;       ; 7.975 ;
; A[10]      ; D[0]          ; 7.846 ; 7.846 ; 7.846 ; 7.846 ;
; A[10]      ; D[1]          ; 7.656 ; 7.656 ; 7.656 ; 7.656 ;
; A[10]      ; D[2]          ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; A[10]      ; D[3]          ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; A[10]      ; D[4]          ; 7.956 ; 7.956 ; 7.956 ; 7.956 ;
; A[10]      ; D[5]          ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[10]      ; D[6]          ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; A[10]      ; D[7]          ; 8.115 ; 8.115 ; 8.115 ; 8.115 ;
; A[10]      ; FL_ADDR[10]   ; 5.686 ;       ;       ; 5.686 ;
; A[10]      ; LEDG[0]       ;       ; 7.619 ; 7.619 ;       ;
; A[10]      ; SRAM_ADDR[10] ; 5.679 ;       ;       ; 5.679 ;
; A[11]      ; BUSDIR_n      ; 7.596 ;       ;       ; 7.596 ;
; A[11]      ; D[0]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; A[11]      ; D[1]          ; 7.277 ; 7.277 ; 7.277 ; 7.277 ;
; A[11]      ; D[2]          ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[11]      ; D[3]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[11]      ; D[4]          ; 7.577 ; 7.577 ; 7.577 ; 7.577 ;
; A[11]      ; D[5]          ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; A[11]      ; D[6]          ; 7.656 ; 7.656 ; 7.656 ; 7.656 ;
; A[11]      ; D[7]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[11]      ; FL_ADDR[11]   ; 5.668 ;       ;       ; 5.668 ;
; A[11]      ; LEDG[0]       ;       ; 7.240 ; 7.240 ;       ;
; A[11]      ; SRAM_ADDR[11] ; 5.649 ;       ;       ; 5.649 ;
; A[12]      ; BUSDIR_n      ; 7.414 ;       ;       ; 7.414 ;
; A[12]      ; D[0]          ; 7.285 ; 7.285 ; 7.285 ; 7.285 ;
; A[12]      ; D[1]          ; 7.095 ; 7.095 ; 7.095 ; 7.095 ;
; A[12]      ; D[2]          ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; A[12]      ; D[3]          ; 7.296 ; 7.296 ; 7.296 ; 7.296 ;
; A[12]      ; D[4]          ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; A[12]      ; D[5]          ; 7.513 ; 7.513 ; 7.513 ; 7.513 ;
; A[12]      ; D[6]          ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; A[12]      ; D[7]          ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; A[12]      ; FL_ADDR[12]   ; 5.643 ;       ;       ; 5.643 ;
; A[12]      ; LEDG[0]       ;       ; 7.058 ; 7.058 ;       ;
; A[12]      ; SRAM_ADDR[12] ; 5.735 ;       ;       ; 5.735 ;
; A[13]      ; BUSDIR_n      ; 7.486 ;       ;       ; 7.486 ;
; A[13]      ; D[0]          ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; A[13]      ; D[1]          ; 7.167 ; 7.167 ; 7.167 ; 7.167 ;
; A[13]      ; D[2]          ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; A[13]      ; D[3]          ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; A[13]      ; D[4]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; A[13]      ; D[5]          ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; A[13]      ; D[6]          ; 7.546 ; 7.546 ; 7.546 ; 7.546 ;
; A[13]      ; D[7]          ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; A[13]      ; FL_ADDR[13]   ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; A[13]      ; FL_ADDR[14]   ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; A[13]      ; FL_ADDR[15]   ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16]   ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; A[13]      ; FL_ADDR[17]   ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; A[13]      ; FL_ADDR[18]   ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[13]      ; FL_ADDR[19]   ; 6.439 ;       ;       ; 6.439 ;
; A[13]      ; LEDG[0]       ;       ; 7.130 ; 7.130 ;       ;
; A[13]      ; SRAM_ADDR[13] ; 5.711 ;       ;       ; 5.711 ;
; A[14]      ; BUSDIR_n      ; 7.737 ;       ;       ; 7.737 ;
; A[14]      ; D[0]          ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; A[14]      ; D[1]          ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; A[14]      ; D[2]          ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; A[14]      ; D[3]          ; 7.619 ; 7.619 ; 7.619 ; 7.619 ;
; A[14]      ; D[4]          ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; A[14]      ; D[5]          ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; A[14]      ; D[6]          ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; A[14]      ; D[7]          ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; A[14]      ; FL_ADDR[14]   ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; A[14]      ; FL_ADDR[15]   ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; A[14]      ; FL_ADDR[16]   ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[14]      ; FL_ADDR[17]   ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; A[14]      ; FL_ADDR[18]   ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; A[14]      ; FL_ADDR[19]   ; 6.908 ; 6.746 ; 6.746 ; 6.908 ;
; A[14]      ; LEDG[0]       ;       ; 7.381 ; 7.381 ;       ;
; A[14]      ; SRAM_ADDR[14] ; 5.805 ;       ;       ; 5.805 ;
; A[15]      ; BUSDIR_n      ; 7.263 ;       ;       ; 7.263 ;
; A[15]      ; D[0]          ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; A[15]      ; D[1]          ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; A[15]      ; D[2]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[15]      ; D[3]          ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; A[15]      ; D[4]          ; 7.244 ; 7.244 ; 7.244 ; 7.244 ;
; A[15]      ; D[5]          ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; A[15]      ; D[6]          ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; A[15]      ; D[7]          ; 7.403 ; 7.403 ; 7.403 ; 7.403 ;
; A[15]      ; FL_ADDR[15]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; A[15]      ; FL_ADDR[16]   ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; A[15]      ; FL_ADDR[17]   ; 6.479 ; 6.479 ; 6.479 ; 6.479 ;
; A[15]      ; FL_ADDR[18]   ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[15]      ; FL_ADDR[19]   ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[15]      ; LEDG[0]       ;       ; 6.907 ; 6.907 ;       ;
; A[15]      ; SRAM_ADDR[15] ; 5.770 ;       ;       ; 5.770 ;
; CS1_n      ; LEDG[6]       ; 5.397 ;       ;       ; 5.397 ;
; CS2_n      ; LEDG[5]       ; 4.602 ;       ;       ; 4.602 ;
; FL_DQ[0]   ; D[0]          ; 6.037 ;       ;       ; 6.037 ;
; FL_DQ[1]   ; D[1]          ; 6.270 ;       ;       ; 6.270 ;
; FL_DQ[2]   ; D[2]          ; 5.865 ;       ;       ; 5.865 ;
; FL_DQ[3]   ; D[3]          ; 5.935 ;       ;       ; 5.935 ;
; FL_DQ[4]   ; D[4]          ; 5.680 ;       ;       ; 5.680 ;
; FL_DQ[5]   ; D[5]          ; 5.701 ;       ;       ; 5.701 ;
; FL_DQ[6]   ; D[6]          ; 5.790 ;       ;       ; 5.790 ;
; FL_DQ[7]   ; D[7]          ; 6.019 ;       ;       ; 6.019 ;
; IORQ_n     ; BUSDIR_n      ; 7.420 ;       ;       ; 7.420 ;
; IORQ_n     ; D[0]          ; 7.291 ; 7.291 ; 7.291 ; 7.291 ;
; IORQ_n     ; D[1]          ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; IORQ_n     ; D[2]          ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; IORQ_n     ; D[3]          ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; IORQ_n     ; D[4]          ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; IORQ_n     ; D[5]          ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; IORQ_n     ; D[6]          ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; IORQ_n     ; D[7]          ; 7.560 ; 7.560 ; 7.560 ; 7.560 ;
; IORQ_n     ; LEDG[0]       ;       ; 7.064 ; 7.064 ;       ;
; IORQ_n     ; LEDG[3]       ; 5.400 ;       ;       ; 5.400 ;
; MREQ_n     ; LEDG[4]       ; 5.363 ;       ;       ; 5.363 ;
; RD_n       ; BUSDIR_n      ; 6.777 ;       ;       ; 6.777 ;
; RD_n       ; D[0]          ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; RD_n       ; D[1]          ; 6.181 ; 6.181 ; 6.181 ; 6.181 ;
; RD_n       ; D[2]          ; 6.402 ; 6.402 ; 6.402 ; 6.402 ;
; RD_n       ; D[3]          ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; RD_n       ; D[4]          ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; RD_n       ; D[5]          ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; RD_n       ; D[6]          ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; RD_n       ; D[7]          ; 6.815 ; 6.815 ; 6.815 ; 6.815 ;
; RD_n       ; FL_OE_N       ; 5.437 ;       ;       ; 5.437 ;
; RD_n       ; LEDG[0]       ;       ; 6.421 ; 6.421 ;       ;
; RD_n       ; LEDG[2]       ; 5.423 ;       ;       ; 5.423 ;
; RD_n       ; SRAM_OE_N     ; 5.748 ;       ;       ; 5.748 ;
; SLTSL_n    ; BUSDIR_n      ; 6.368 ;       ;       ; 6.368 ;
; SLTSL_n    ; D[0]          ; 6.062 ; 5.949 ; 5.949 ; 6.062 ;
; SLTSL_n    ; D[1]          ; 5.872 ; 5.872 ; 5.872 ; 5.872 ;
; SLTSL_n    ; D[2]          ; 6.093 ; 5.784 ; 5.784 ; 6.093 ;
; SLTSL_n    ; D[3]          ; 6.190 ; 5.795 ; 5.795 ; 6.190 ;
; SLTSL_n    ; D[4]          ; 6.196 ; 5.763 ; 5.763 ; 6.196 ;
; SLTSL_n    ; D[5]          ; 6.384 ; 5.685 ; 5.685 ; 6.384 ;
; SLTSL_n    ; D[6]          ; 6.426 ; 5.651 ; 5.651 ; 6.426 ;
; SLTSL_n    ; D[7]          ; 6.506 ; 5.777 ; 5.777 ; 6.506 ;
; SLTSL_n    ; FL_CE_N       ; 6.240 ;       ;       ; 6.240 ;
; SLTSL_n    ; LEDG[7]       ; 5.282 ;       ;       ; 5.282 ;
; SLTSL_n    ; SRAM_CE_N     ; 6.812 ;       ;       ; 6.812 ;
; SRAM_DQ[0] ; D[0]          ; 7.128 ;       ;       ; 7.128 ;
; SRAM_DQ[1] ; D[1]          ; 6.921 ;       ;       ; 6.921 ;
; SRAM_DQ[2] ; D[2]          ; 6.570 ;       ;       ; 6.570 ;
; SRAM_DQ[3] ; D[3]          ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4] ; D[4]          ; 6.487 ;       ;       ; 6.487 ;
; SRAM_DQ[5] ; D[5]          ; 6.281 ;       ;       ; 6.281 ;
; SRAM_DQ[6] ; D[6]          ; 6.217 ;       ;       ; 6.217 ;
; SRAM_DQ[7] ; D[7]          ; 6.459 ;       ;       ; 6.459 ;
; SW[0]      ; FL_ADDR[13]   ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[0]      ; FL_ADDR[14]   ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[0]      ; FL_ADDR[15]   ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; SW[0]      ; FL_ADDR[16]   ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; SW[0]      ; FL_ADDR[17]   ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[0]      ; FL_ADDR[18]   ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[0]      ; FL_ADDR[19]   ; 3.859 ;       ;       ; 3.859 ;
; SW[1]      ; FL_ADDR[14]   ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[1]      ; FL_ADDR[15]   ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[1]      ; FL_ADDR[16]   ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; FL_ADDR[17]   ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[1]      ; FL_ADDR[18]   ; 3.710 ; 3.710 ; 3.710 ; 3.710 ;
; SW[1]      ; FL_ADDR[19]   ; 3.828 ;       ;       ; 3.828 ;
; SW[2]      ; FL_ADDR[15]   ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; SW[2]      ; FL_ADDR[16]   ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; SW[2]      ; FL_ADDR[17]   ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; SW[2]      ; FL_ADDR[18]   ; 3.662 ; 3.662 ; 3.662 ; 3.662 ;
; SW[2]      ; FL_ADDR[19]   ; 3.780 ;       ;       ; 3.780 ;
; SW[3]      ; FL_ADDR[16]   ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; SW[3]      ; FL_ADDR[17]   ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; SW[3]      ; FL_ADDR[18]   ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[3]      ; FL_ADDR[19]   ; 3.812 ;       ;       ; 3.812 ;
; SW[4]      ; FL_ADDR[17]   ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[4]      ; FL_ADDR[18]   ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[4]      ; FL_ADDR[19]   ; 3.764 ;       ;       ; 3.764 ;
; SW[5]      ; FL_ADDR[18]   ; 3.518 ; 3.518 ; 3.518 ; 3.518 ;
; SW[5]      ; FL_ADDR[19]   ; 3.741 ;       ;       ; 3.741 ;
; SW[9]      ; BUSDIR_n      ;       ; 4.042 ; 4.042 ;       ;
; SW[9]      ; D[0]          ; 3.811 ; 3.925 ; 3.925 ; 3.811 ;
; SW[9]      ; D[1]          ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; SW[9]      ; D[2]          ; 3.650 ; 3.956 ; 3.956 ; 3.650 ;
; SW[9]      ; D[3]          ; 3.648 ; 4.037 ; 4.037 ; 3.648 ;
; SW[9]      ; D[4]          ; 3.630 ; 4.059 ; 4.059 ; 3.630 ;
; SW[9]      ; D[5]          ; 3.419 ; 4.231 ; 4.231 ; 3.419 ;
; SW[9]      ; D[6]          ; 3.395 ; 4.273 ; 4.273 ; 3.395 ;
; SW[9]      ; D[7]          ; 3.522 ; 4.369 ; 4.369 ; 3.522 ;
; SW[9]      ; FL_CE_N       ;       ; 4.087 ; 4.087 ;       ;
; SW[9]      ; SRAM_CE_N     ; 4.659 ;       ;       ; 4.659 ;
; WR_n       ; BUSDIR_n      ; 6.528 ;       ;       ; 6.528 ;
; WR_n       ; LEDG[0]       ;       ; 6.172 ; 6.172 ;       ;
; WR_n       ; LEDG[1]       ; 5.453 ;       ;       ; 5.453 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 54    ; 54   ;
; Unconstrained Input Port Paths  ; 326   ; 326  ;
; Unconstrained Output Ports      ; 93    ; 93   ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 10 16:04:41 2023
Info: Command: quartus_sta MSX_DE1_Top -c MSX_DE1_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_DE1_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.455         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.203        -1.203 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.529         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.458        -0.458 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Tue Jan 10 16:04:42 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


