//IP Functional Simulation Model
//VERSION_BEGIN 17.1 cbx_mgl 2017:10:25:18:08:29:SJ cbx_simgen 2017:10:25:18:06:53:SJ  VERSION_END
// synthesis VERILOG_INPUT_VERSION VERILOG_2001
// altera message_off 10463



// Copyright (C) 2017  Intel Corporation. All rights reserved.
// Your use of Intel Corporation's design tools, logic functions 
// and other software and tools, and its AMPP partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Intel Program License 
// Subscription Agreement, the Intel Quartus Prime License Agreement,
// the Intel FPGA IP License Agreement, or other applicable license
// agreement, including, without limitation, that your use is for
// the sole purpose of programming logic devices manufactured by
// Intel and sold by Intel or its authorized distributors.  Please
// refer to the applicable agreement for further details.

// You may only use these simulation model output files for simulation
// purposes and expressly not for synthesis or any other purposes (in which
// event Intel disclaims all warranties of any kind).


//synopsys translate_off

//synthesis_resources = altsyncram 2 lut 1606 mux21 1533 oper_add 39 oper_decoder 1 oper_less_than 5 oper_mux 37 oper_selector 100 
`timescale 1 ps / 1 ps
module  de2i_150_qsys_alt_vip_vfr_0
	( 
	clock,
	dout_data,
	dout_endofpacket,
	dout_ready,
	dout_startofpacket,
	dout_valid,
	master_address,
	master_burstcount,
	master_clock,
	master_read,
	master_readdata,
	master_readdatavalid,
	master_reset,
	master_waitrequest,
	reset,
	slave_address,
	slave_irq,
	slave_read,
	slave_readdata,
	slave_write,
	slave_writedata) /* synthesis synthesis_clearbox=1 */;
	input   clock;
	output   [23:0]  dout_data;
	output   dout_endofpacket;
	input   dout_ready;
	output   dout_startofpacket;
	output   dout_valid;
	output   [31:0]  master_address;
	output   [5:0]  master_burstcount;
	input   master_clock;
	output   master_read;
	input   [31:0]  master_readdata;
	input   master_readdatavalid;
	input   master_reset;
	input   master_waitrequest;
	input   reset;
	input   [4:0]  slave_address;
	output   slave_irq;
	input   slave_read;
	output   [31:0]  slave_readdata;
	input   slave_write;
	input   [31:0]  slave_writedata;

	wire  [51:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b;
	wire  [31:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_11548q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_11547q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_11546q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_11545q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_11544q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_11543q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_11542q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_11541q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_11540q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_11539q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_11538q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_11537q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_11536q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_11535q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_11534q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_11533q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_11463q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_11453q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_11452q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_11451q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_11450q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_11449q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_11448q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_11447q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_11446q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_11445q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_11444q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_11462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_11443q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_11442q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_11441q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_11440q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_11439q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_11438q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_11437q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_11436q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_11435q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_11434q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_11461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_11433q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_11432q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_11460q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_11459q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_11458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_11457q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_11456q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_11455q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_11454q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_11756q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_11755q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_11754q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_11753q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_11752q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_11751q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_11750q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_11749q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_11748q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_11747q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_11746q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_11745q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_11744q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_11743q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_11742q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_11741q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_11740q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_11739q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_11738q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_11737q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_11736q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_11735q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_11762q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_11761q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_11760q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_11759q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_11758q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_11757q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_11649q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_11648q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_11647q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_11646q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_11645q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_11644q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_11643q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_11642q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_11641q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_11640q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_11639q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_11638q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_11637q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_11636q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_11635q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_11634q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_16041q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_4368q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_4358q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_4357q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_4356q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_4355q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_4354q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_4353q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_4352q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_4351q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_4350q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_4349q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_4367q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_4348q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_4347q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_4346q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_4345q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_4344q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_4343q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_4342q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_4341q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_4340q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_4339q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_4366q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_4338q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_4337q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_4365q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_4364q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_4363q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_4362q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_4361q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_4360q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_4359q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_4387q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_4377q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_4376q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_4375q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_4374q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_4373q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_4372q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_4371q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_4370q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_18_4369q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_4386q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_4385q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_4384q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_4383q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_4382q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_4381q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_4380q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_4379q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_4378q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_4389q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_4315q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_4305q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_4304q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_4303q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_4302q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_4301q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_4300q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_4299q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_4298q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_4297q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_4296q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_4314q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_4295q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_4294q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_4293q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_4292q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_4291q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_4290q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_4289q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_4288q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_4287q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_4286q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_4313q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_4285q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_4284q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_4312q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_4311q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_4310q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_4309q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_4308q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_4307q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_4306q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_4334q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_4324q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_4323q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_4322q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_4321q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_4320q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_4319q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_4318q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_4317q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_18_4316q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_4333q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_4332q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_4331q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_4330q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_4329q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_4328q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_4327q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_4326q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_4325q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_4336q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_4335q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_4273q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_4263q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_4262q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_4261q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_4260q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_4259q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_4258q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_4257q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_4256q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_4255q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_4254q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_4272q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_4253q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_4252q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_4251q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_4250q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_4249q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_4248q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_4247q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_4246q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_4245q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_4244q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_4271q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_4243q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_4242q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_4270q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_4269q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_4268q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_4267q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_4266q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_4265q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_4264q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_4279q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_4278q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_4277q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_4276q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_4275q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_6475q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6465q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_6494q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_6493q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_6492q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_6491q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_6490q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6418q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_7798q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6921q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6920q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6919q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6880q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_5556q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_5501q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_5500q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_5499q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_5498q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_5497q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_5496q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_5495q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_7_5494q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_8_5493q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_9_5492q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_5491q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_5490q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_5489q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_5488q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_5487q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_5486q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_5485q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_7_5484q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_8_5483q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_9_5482q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_5302q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_5300q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_5299q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_5298q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_5297q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_5296q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_5295q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_7_5294q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_8_5293q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_9_5292q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_5147q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_5107q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_5106q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_5105q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_5104q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_5103q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_5102q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_7_5101q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_8_5100q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_9_5099q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_11049q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_11048q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_11047q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_11046q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_11045q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_11044q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_11043q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_11042q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_11041q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_11040q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_11058q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_11039q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_11038q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_11037q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_11036q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_11035q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_11034q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_11033q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_11032q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_11031q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_11030q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_11057q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_11029q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_11028q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_11056q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_11055q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_11054q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_11053q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_11052q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_11051q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_11050q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_5481q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_5480q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_5479q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_5478q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_5477q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_5476q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_5475q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_7_5474q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_8_5473q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_9_5472q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_7974q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_7972q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_7970q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_9468q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_9458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_9457q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_9456q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_9455q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_9454q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_9453q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_9452q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_9451q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_18_9450q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_9467q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_9466q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_9465q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_9464q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_9463q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_9462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_9461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_9460q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_9459q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_9030q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_10396q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_10386q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_10385q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_10384q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_10383q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_10382q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_10381q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_10395q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_10394q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_10393q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_10392q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_10391q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_10390q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_10389q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_10388q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_10387q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_10400q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_10399q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_10398q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_10397q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_10380q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_10370q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_10369q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_10368q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_10367q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_10366q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_10365q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_10379q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_10378q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_10377q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_10376q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_10375q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_10374q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_10373q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_10372q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_10371q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_9366q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_9356q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_9355q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_9354q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_9353q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_9352q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_9351q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_9350q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_9349q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_9348q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_9365q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_9364q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_9363q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_9362q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_9361q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_9360q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_9359q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_9358q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_9357q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_9264q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_9263q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_9262q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_9261q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_9163q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_9153q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_9152q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_9151q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_9150q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_9149q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_9148q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_9147q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_9146q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_9145q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_9144q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_9162q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_9143q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_9142q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_9141q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_9140q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_9139q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_9138q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_9137q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_9136q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_9135q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_9134q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_9161q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_9133q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_9132q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_9160q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_9159q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_9158q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_9157q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_9156q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_9155q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_9154q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_10995q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_10948q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_10947q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_10946q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_10945q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_10944q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_10943q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_10942q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_10941q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_10940q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_10939q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_10957q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_10938q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_10937q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_10936q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_10935q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_10934q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_10933q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_10932q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_10931q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_10930q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_10929q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_10956q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_10928q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_10927q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_10955q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_10954q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_10953q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_10952q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_10951q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_10950q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_10949q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_12778q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_12768q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_12767q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_12766q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_12765q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_12764q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_12763q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_12762q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_12761q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_12760q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_12759q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_12777q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_12758q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_12757q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_12756q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_12755q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_12754q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_12753q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_12752q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_12751q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_12750q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_12749q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_12776q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_12748q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_12747q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_12775q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_12774q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_12773q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_12772q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_12771q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_12770q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_12769q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_12676q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_12666q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_12665q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_12664q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_12663q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_12662q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_12661q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_12660q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_12659q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_12658q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_12657q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_12675q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_12656q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_12655q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_12654q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_12653q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_12652q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_12651q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_12650q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_12649q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_12648q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_12647q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_12674q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_12646q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_12645q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_12673q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_12672q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_12671q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_12670q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_12669q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_12668q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_12667q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_12574q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_12564q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_12563q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_12562q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_12561q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_12560q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_12559q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_12558q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_12557q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_12556q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_12555q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_12573q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_12554q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_12553q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_12552q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_12551q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_12550q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_12549q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_12548q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_12547q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_12546q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_12545q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_12572q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_12544q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_12543q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_12571q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_12570q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_12569q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_12568q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_12567q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_12566q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_12565q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_12463q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_12462q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_12461q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_12460q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_12459q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_12458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_12457q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_12456q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_12455q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_12454q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_12453q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_12452q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_12451q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_12450q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_12449q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_12448q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_12447q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_12446q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_12445q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_12444q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_12443q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_12442q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_12469q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_12468q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_12467q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_12466q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_12465q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_12464q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_12356q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_12355q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_12354q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_12353q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_12352q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_12351q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_12350q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_12349q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_12348q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_12347q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_12346q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_12345q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_12344q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_12343q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_12342q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_12341q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_12255q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_12254q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_12253q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_12252q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_12251q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_12250q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_12249q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_12248q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_12247q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_12246q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_12245q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_12244q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_12243q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_12242q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_12241q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_12240q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_15302q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_15287q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_15286q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_15248q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_15284q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_15283q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_15282q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_15291q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_15244q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_15280q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_15279q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_15278q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_15290q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_15240q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_15276q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_15275q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_15274q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_15289q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_15236q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_15272q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_15271q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_15270q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_15232q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_15268q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_15267q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_15266q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_15228q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_15264q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_15263q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_15262q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_15223q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_15260q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_15259q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_15258q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_15252q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_15288q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_12170q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_12160q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_12159q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_12158q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_12157q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_12156q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_12155q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_12154q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_12153q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_12152q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_12151q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_12169q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_12150q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_12149q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_12148q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_12147q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_12146q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_12145q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_12144q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_12143q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_12142q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_12141q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_12168q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_12140q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_12139q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_12167q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_12166q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_12165q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_12164q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_12163q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_12162q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_12161q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_16013q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_8552q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_8542q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_8541q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_8540q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_8539q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_8538q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_8537q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_8536q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_8535q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_8534q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_8533q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_8551q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_8532q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_8531q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_8530q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_8529q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_8550q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_8549q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_8548q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_8547q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_8546q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_8545q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_8544q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_8543q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_8369q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_8553q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_6478q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_6477q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_6476q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6458q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6429q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_6431q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6918q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_5417q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_5351q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_5350q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_5349q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_5348q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_5347q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_5346q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_5345q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_7_5344q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_8_5343q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_9_5342q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_5341q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_5340q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_5339q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_5338q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_5337q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_5336q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_5335q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_7_5334q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_8_5333q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_9_5332q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_5089q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_5075q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_5074q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_5073q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_5072q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_5071q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_5070q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_7_5069q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_8_5068q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_9_5067q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q;
	reg	de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10824m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10825m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10826m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10827m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10828m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10829m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10830m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10831m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10832m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10833m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10834m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10835m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10836m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10787m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10781m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10782m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15959m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15960m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15961m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15962m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15963m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15964m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15965m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15966m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15967m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15968m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15969m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15970m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15971m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15972m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15973m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15974m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15975m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15976m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15977m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15978m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15979m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15980m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15981m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15982m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_15984m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_15983m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_15958m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8890m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8893m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8886m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8887m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8175m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8188m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8080m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8081m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8082m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8083m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8084m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8085m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8086m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8087m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8088m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8089m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8090m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8091m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8092m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8093m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8094m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8095m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8096m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8097m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8098m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8099m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8100m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8101m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8102m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8103m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8104m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8105m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8106m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8107m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8108m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8109m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8110m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8111m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8256m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8257m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8258m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8259m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8260m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8261m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8263m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8264m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8265m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8266m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8267m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8268m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8269m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8270m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8271m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8272m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8273m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8274m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8276m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8277m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8278m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8279m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8280m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8281m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8282m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8283m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8284m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8285m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8286m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8287m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8289m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8290m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8112m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8113m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8114m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8115m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8116m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8117m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8118m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8119m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8120m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8121m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8122m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8123m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8124m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8125m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8126m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8127m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8128m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8129m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8130m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8291m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8292m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8293m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8294m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8295m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8296m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8297m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8298m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8299m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8300m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8302m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8303m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8304m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8305m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8306m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8307m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8308m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8309m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8310m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8223m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_8524m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_8514m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_8513m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_8512m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_8511m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_8510m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_8509m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_8508m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_8507m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_8506m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_8505m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_8523m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_8504m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_8503m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_8502m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_8501m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_8522m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_8521m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_8520m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_8519m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_8518m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_8517m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_8516m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_8515m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8075m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8219m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_8525m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8176m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8182m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8131m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8132m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8133m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8134m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8135m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8136m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8137m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8138m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8139m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8140m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8141m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8142m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8143m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8144m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8145m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8146m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8147m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8148m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8149m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8311m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8312m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8313m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8315m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8316m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8317m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8318m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8319m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8320m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8321m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8322m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8323m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8324m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8325m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8326m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8328m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8329m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8330m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8331m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8151m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8152m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8153m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8154m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8155m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8156m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8157m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8158m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8159m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8160m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8161m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8162m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8163m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8164m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8165m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8166m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8167m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8168m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8169m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8170m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8171m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8172m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8173m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8174m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8192m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8193m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8194m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8195m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8196m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8197m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8198m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8199m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8200m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8201m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8202m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8203m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8204m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8205m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8206m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8207m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8208m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8209m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8210m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8211m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8212m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8213m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8214m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8215m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8077m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8224m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8177m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8189m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8191m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8047m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8048m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8049m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8050m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8051m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8052m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8053m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8054m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8055m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8056m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8057m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8058m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8059m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8060m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8061m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8062m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8063m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8064m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8065m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8227m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8229m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8230m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8231m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8232m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8233m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8234m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8235m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8236m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8237m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8238m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8239m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8240m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8242m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8243m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8244m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8245m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8246m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8247m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_8526m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8178m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8179m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8180m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8181m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8225m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8226m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_4443m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_4433m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_4432m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_4431m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_4430m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_4429m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_4428m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_4427m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_4426m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_4425m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_4424m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_4442m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_4423m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_4422m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_4421m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_4420m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_4419m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_4418m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_4417m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_4416m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_4415m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_4414m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_4441m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_4413m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_4412m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_4440m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_4439m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_4438m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_4437m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_4436m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_4435m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_4434m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_4410m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_4400m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_4399m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_4398m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_4397m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_4396m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_4395m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_4394m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_4393m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_18_4392m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_4409m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_4408m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_4407m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_4406m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_4405m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_4404m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_4403m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_4402m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_4401m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6434m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6425m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6404m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6407m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7726m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7727m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7728m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7729m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6938m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6939m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6940m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6941m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6942m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6943m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6944m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6945m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6946m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6947m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6948m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6949m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6950m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6951m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6952m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6953m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6954m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6955m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6956m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6957m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6958m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6959m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6960m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6961m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6962m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6963m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6964m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6965m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6966m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6967m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6968m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6969m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6970m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6971m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6972m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6973m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6974m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6975m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6976m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6977m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6978m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6979m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6980m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6981m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6982m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6983m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6984m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6985m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6986m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6987m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6988m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6989m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6990m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6991m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6992m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6993m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6994m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6995m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6996m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6997m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6998m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6999m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7000m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7001m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7002m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7003m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7004m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7005m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7006m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7007m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7008m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7009m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7010m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7011m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7012m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7013m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7014m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7015m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7016m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7017m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7018m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7019m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7020m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7021m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7022m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7023m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7024m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7025m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7026m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7027m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7028m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7029m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7030m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7031m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7032m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7033m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7034m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7035m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7036m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7037m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7038m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7039m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7040m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7041m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7046m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7047m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7048m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7049m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7050m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7051m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7052m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7053m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7054m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7055m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7056m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7057m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7058m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7059m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7060m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7061m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7062m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7063m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7064m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7065m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7066m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7067m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7068m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7069m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7070m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7071m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7072m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7073m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7074m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7075m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7076m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7077m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7078m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7079m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7080m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7081m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7082m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7083m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7084m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7085m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7086m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7087m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7088m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7089m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7090m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7091m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7092m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7093m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7094m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7095m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7096m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7097m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7098m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7099m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7100m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7101m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7102m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7103m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7104m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7105m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7106m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7107m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7108m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7109m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7110m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7111m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7112m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7113m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7114m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7115m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7116m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7117m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7118m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7119m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7120m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7121m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7122m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7123m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7124m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7125m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7126m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7127m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7128m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7129m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7130m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7131m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7132m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7133m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7134m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7135m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7136m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7137m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7138m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7139m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7140m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7141m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7142m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7143m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7144m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7145m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7146m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7147m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7148m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7149m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7158m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7159m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7160m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7161m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7162m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7163m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7164m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7165m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7166m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7167m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7168m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7169m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7170m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7171m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7172m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7173m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7174m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7175m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7176m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7177m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7178m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7179m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7180m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7181m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7182m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7183m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7184m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7185m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7186m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7187m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7188m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7189m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7190m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7191m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7192m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7193m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7194m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7195m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7196m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7197m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7198m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7199m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7200m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7201m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7202m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7203m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7204m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7205m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7206m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7207m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7208m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7209m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7210m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7211m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7212m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7213m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7214m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7215m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7216m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7217m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7218m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7219m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7220m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7221m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7222m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7223m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7224m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7225m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7226m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7227m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7228m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7229m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7230m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7231m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7232m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7233m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7234m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7235m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7236m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7237m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7238m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7239m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7240m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7241m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7242m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7243m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7244m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7245m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7246m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7247m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7248m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7249m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7250m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7251m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7252m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7253m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7254m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7255m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7256m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7257m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7258m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7259m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7260m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7261m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6896m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6869m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6509m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6512m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6273m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6274m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6275m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6276m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5172m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5173m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5174m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5175m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5176m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5177m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5178m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5179m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5180m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5181m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5123m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5124m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5125m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5126m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5127m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5128m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5129m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5130m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5131m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5132m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4976m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4977m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4978m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4979m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4980m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4981m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4982m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4983m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4984m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4985m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5015m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5016m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5017m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5018m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5019m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5020m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5021m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5022m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5023m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5024m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5599m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5600m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5601m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5602m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5603m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5604m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5605m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5606m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5607m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5634m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5635m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5636m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5637m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5638m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5639m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5640m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5641m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5642m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_4590m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_4580m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_4579m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_4578m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_4577m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_4576m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_4575m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_4574m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_4573m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_4572m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_4571m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_4589m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_4570m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_4569m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_4568m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_4567m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_4566m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_4565m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_4564m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_4563m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_4562m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_4561m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_4588m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_4560m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_4559m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_4587m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_4586m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_4585m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_4584m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_4583m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_4582m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_4581m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_4602m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_4601m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_4600m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_4599m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4529m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4532m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4533m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4534m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4535m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4536m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4537m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4538m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4539m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4540m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4541m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4542m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4543m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4550m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4551m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4552m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4553m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4554m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4555m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_4598m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_4597m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3935m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3936m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3937m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3938m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3939m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3940m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3941m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3942m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3943m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3944m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3945m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3946m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3947m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3948m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3949m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3950m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3951m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3952m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3953m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3954m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_3930m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_3929m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_3928m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_3927m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_3926m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_3925m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_3924m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_7_3923m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_8_3922m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_9_3921m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_4503m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_4493m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_4492m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_4491m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_4490m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_4489m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_4488m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_4487m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_4486m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_4485m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_4484m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_4502m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_4483m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_4482m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_4481m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_4480m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_4479m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_4478m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_4477m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_4476m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_4475m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_4474m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_4501m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_4473m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_4472m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_4500m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_4499m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_4498m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_4497m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_4496m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_4495m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_4494m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_4522m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_4512m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_4511m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_4510m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_4509m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_4508m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_4507m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_4506m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_4505m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_18_4504m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_4521m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_4520m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_4519m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_4518m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_4517m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_4516m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_4515m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_4514m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_4513m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4869m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4556m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4558m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_4557m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3995m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3996m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3997m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3998m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3999m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4000m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4001m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4002m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4003m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4004m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4005m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4006m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_4596m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_4595m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_4594m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_4593m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4544m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4545m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4546m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4547m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4548m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4549m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_4592m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_4591m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7812m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7813m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7814m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7815m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7816m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7817m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7818m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7819m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7820m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7821m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7822m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7823m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7824m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7825m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7826m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7827m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7828m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7829m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7830m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7831m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7832m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7833m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7834m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7835m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7836m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7837m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7838m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7839m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7840m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7841m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7842m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7843m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7844m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7845m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7846m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7847m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7848m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7849m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7850m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7851m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7852m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7853m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7854m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7855m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7856m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7857m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7858m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7859m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7860m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7861m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7862m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7863m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7864m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7865m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7866m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7867m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7868m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7869m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7870m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7871m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7872m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7873m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7874m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7875m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7876m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7877m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7878m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7879m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7880m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7881m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7882m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7883m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7810m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7811m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15316m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15662m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15652m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15651m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15650m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_15649m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_15648m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15327m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15328m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15329m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15330m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15331m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15332m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15333m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15334m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15335m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15336m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15337m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15338m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15339m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15340m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15341m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15342m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15343m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15344m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15345m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15346m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15347m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15348m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15349m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15350m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15351m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15352m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15353m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15354m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15355m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15356m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15357m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15358m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15359m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15360m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15361m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15362m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15363m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15364m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15365m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15366m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15367m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15368m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15369m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15370m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15371m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15372m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15373m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15374m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15375m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15376m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15377m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15378m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15379m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15380m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15381m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15382m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15383m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15384m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15385m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15386m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15387m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15388m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15389m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15390m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15391m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15392m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15393m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15394m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15395m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15396m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15397m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15398m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15399m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15400m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15401m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15402m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15403m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15404m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15405m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15406m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15407m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15408m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15409m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15410m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15411m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15412m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15413m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15414m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15415m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15416m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15417m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15418m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15419m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15420m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15421m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15422m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15423m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15424m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15425m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15426m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15427m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15428m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15429m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15430m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15431m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15432m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15433m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15434m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15435m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15436m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15437m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15438m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15439m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15440m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15441m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15442m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15443m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15444m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15445m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15446m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15447m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15448m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15449m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15450m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15451m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15452m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15453m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15454m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15455m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15456m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15457m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15458m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15459m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15460m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15461m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15462m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15463m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15464m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15465m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15466m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15467m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15468m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15469m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15470m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15471m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15472m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15473m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15474m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15475m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15476m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15477m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15478m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15479m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15480m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15481m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15482m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15483m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15484m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15485m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15486m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15487m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15488m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15489m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15490m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15491m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15492m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15493m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15494m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15495m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15496m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15497m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15498m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15499m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15500m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15501m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15502m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15503m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15504m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15505m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15506m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15507m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15508m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15509m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15510m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15511m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15512m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15513m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15514m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15515m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15516m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15517m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15518m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15519m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15520m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15521m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15522m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15523m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15524m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15525m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15526m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15527m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15528m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15529m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15530m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15531m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15532m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15533m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15534m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15535m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15536m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15537m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15538m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15539m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15540m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15541m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15542m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15543m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15544m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15545m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15546m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15547m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15548m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15549m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15550m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15551m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15552m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15553m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15554m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15555m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15556m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15557m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15558m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15559m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15560m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15561m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15562m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15563m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15564m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15565m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15566m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15567m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15568m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15569m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15570m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15571m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15572m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15573m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15574m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15575m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15576m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15577m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15578m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15579m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15580m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15581m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15582m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15583m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15584m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15585m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15586m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15587m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15588m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15589m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15590m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15591m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15592m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15593m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15594m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15595m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15596m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15597m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15598m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15599m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15600m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15601m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15602m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15603m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15604m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15605m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15606m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15607m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15608m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15609m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15610m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15611m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15612m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15613m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15614m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15615m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15616m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15617m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15618m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15619m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15620m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15621m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15622m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15623m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15624m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15625m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15626m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15627m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15628m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15629m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15630m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15631m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15632m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15633m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15634m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15635m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15636m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15637m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15638m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_15647m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_15646m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_15645m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_15644m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_15643m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15661m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_15642m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_15641m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_15640m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15639m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15660m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15659m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15658m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15657m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15656m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15655m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15654m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15653m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_15699m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_15689m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_15688m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_15687m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_15686m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_15685m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_15684m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_15683m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_15682m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_15681m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_15680m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_15698m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_15679m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_15678m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_15677m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_15676m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_15697m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_15696m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_15695m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_15694m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_15693m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_15692m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_15691m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_15690m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_15701m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_15700m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15675m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_15670m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_15294m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10018m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10161m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10069m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10070m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10071m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10072m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10073m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10074m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10075m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10076m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10077m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10078m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10079m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10080m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10081m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10082m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10083m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10084m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10085m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10086m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10087m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10088m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10021m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10022m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10023m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10024m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10025m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10026m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10027m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10028m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10029m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10030m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10031m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10032m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10033m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10034m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10035m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10036m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10037m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10038m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10039m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10040m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10041m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10042m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10043m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10044m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10045m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10046m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10047m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10048m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10049m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10050m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10051m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10052m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10089m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10090m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10091m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10092m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10093m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10094m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10095m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10096m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10097m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10098m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10099m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10100m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10101m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10102m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10103m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10104m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10105m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10106m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10107m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10108m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10109m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10110m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10111m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10112m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10113m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10114m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10115m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10116m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10117m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10118m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10119m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10120m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10121m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10122m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10123m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10124m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10125m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10126m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10127m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10128m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10129m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10130m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10131m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10132m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10133m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10134m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10135m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10136m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10137m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10138m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10139m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10140m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10141m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10142m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10143m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10144m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10145m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10146m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10147m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10148m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10149m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10150m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10151m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10152m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10019m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10160m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10011m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10012m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10013m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10014m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10015m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10016m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10017m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10153m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10154m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10155m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10156m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10157m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10158m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10159m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10053m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10054m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10055m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10056m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10057m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10058m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10059m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10060m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10061m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10062m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10063m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10064m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10065m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10066m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10067m_dataout;
	wire	wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10068m_dataout;
	wire  [5:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o;
	wire  [20:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o;
	wire  [18:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o;
	wire  [9:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o;
	wire  [18:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974_o;
	wire  [6:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o;
	wire  [29:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o;
	wire  [19:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268_o;
	wire  [2:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435_o;
	wire  [2:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877_o;
	wire  [1:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895_o;
	wire  [0:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897_o;
	wire  [9:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o;
	wire  [9:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o;
	wire  [9:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o;
	wire  [10:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o;
	wire  [9:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o;
	wire  [8:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o;
	wire  [8:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o;
	wire  [31:0]   wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176_o;
	wire  wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178_o;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_14590_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_10786_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_14557_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_10960_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_14623_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_11970_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14953_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_12071_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14986_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_12172_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_15019_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_12273_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15052_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_12374_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15085_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_12475_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15118_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_12577_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15151_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_12679_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15184_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_11061_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_14656_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_11162_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_14689_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_11263_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14722_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_11364_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14755_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_11465_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14788_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_11566_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14821_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_11667_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14854_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_11768_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14887_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_11869_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14920_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_valid_16068_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_eop_15946_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_16163_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_sop_15945_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_15955_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_8892_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_9064_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_9165_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_9267_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_9369_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8183_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8187_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8249_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7709_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7716_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_7692_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_7701_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6267_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6270_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5263_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_4524_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_3993_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_4876_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15671_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15673_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15674_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor11_10217_dataout;
	wire  s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout;
	wire  s_wire_gnd;
	wire  s_wire_vcc;

	altsyncram   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104
	( 
	.address_a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q}),
	.address_b({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q}),
	.clock0(clock),
	.clock1(master_clock),
	.clocken0(1'b1),
	.clocken1(1'b1),
	.data_a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q, 1'b1}),
	.data_b({52{1'b0}}),
	.eccstatus(),
	.q_a(),
	.q_b(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b),
	.wren_a(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout),
	.wren_b(1'b0),
	.aclr0(),
	.aclr1(),
	.addressstall_a(),
	.addressstall_b(),
	.byteena_a(),
	.byteena_b(),
	.clocken2(),
	.clocken3(),
	.rden_a(),
	.rden_b()
	);
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.address_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.address_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.address_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.byte_size = 8,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.byteena_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.byteena_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.byteena_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_core_a = "USE_INPUT_CLKEN",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_core_b = "USE_INPUT_CLKEN",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_input_a = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_input_b = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_output_a = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.clock_enable_output_b = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.ecc_pipeline_stage_enabled = "FALSE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.enable_ecc = "FALSE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.indata_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.indata_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.indata_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.init_file_layout = "PORT_A",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.intended_device_family = "Stratix",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.numwords_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.numwords_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.operation_mode = "DUAL_PORT",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.outdata_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.outdata_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.outdata_reg_a = "CLOCK0",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.outdata_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.ram_block_type = "AUTO",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.rdcontrol_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.rdcontrol_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.read_during_write_mode_mixed_ports = "DONT_CARE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.read_during_write_mode_port_a = "NEW_DATA_NO_NBE_READ",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.read_during_write_mode_port_b = "NEW_DATA_NO_NBE_READ",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.width_a = 52,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.width_b = 52,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.width_byteena_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.width_byteena_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.width_eccstatus = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.widthad_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.widthad_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.wrcontrol_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.wrcontrol_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.wrcontrol_wraddress_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104.lpm_hint = "WIDTH_BYTEENA=1";
	altsyncram   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601
	( 
	.address_a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q}),
	.address_b({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q}),
	.clock0(master_clock),
	.clock1(clock),
	.clocken0(1'b1),
	.clocken1((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)),
	.data_a({master_readdata[31:0]}),
	.data_b({32{1'b0}}),
	.eccstatus(),
	.q_a(),
	.q_b(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b),
	.wren_a(master_readdatavalid),
	.wren_b(1'b0),
	.aclr0(),
	.aclr1(),
	.addressstall_a(),
	.addressstall_b(),
	.byteena_a(),
	.byteena_b(),
	.clocken2(),
	.clocken3(),
	.rden_a(),
	.rden_b()
	);
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.address_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.address_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.address_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.byte_size = 8,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.byteena_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.byteena_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.byteena_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_core_a = "USE_INPUT_CLKEN",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_core_b = "USE_INPUT_CLKEN",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_input_a = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_input_b = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_output_a = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.clock_enable_output_b = "NORMAL",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.ecc_pipeline_stage_enabled = "FALSE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.enable_ecc = "FALSE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.indata_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.indata_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.indata_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.init_file_layout = "PORT_A",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.intended_device_family = "Stratix",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.numwords_a = 512,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.numwords_b = 512,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.operation_mode = "DUAL_PORT",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.outdata_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.outdata_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.outdata_reg_a = "CLOCK0",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.outdata_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.ram_block_type = "AUTO",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.rdcontrol_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.rdcontrol_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.read_during_write_mode_mixed_ports = "DONT_CARE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.read_during_write_mode_port_a = "NEW_DATA_NO_NBE_READ",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.read_during_write_mode_port_b = "NEW_DATA_NO_NBE_READ",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.width_a = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.width_b = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.width_byteena_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.width_byteena_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.width_eccstatus = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.widthad_a = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.widthad_b = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.wrcontrol_aclr_a = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.wrcontrol_aclr_b = "NONE",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.wrcontrol_wraddress_reg_b = "CLOCK1",
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601.lpm_hint = "WIDTH_BYTEENA=1";
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_11548q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_11547q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_11546q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_11545q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_11544q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_11543q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_11542q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_11541q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_11540q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_11539q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_11538q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_11537q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_11536q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_11535q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_11534q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_11533q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_11548q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_11547q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_11546q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_11545q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_11544q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_11543q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_11542q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_11541q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_11540q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_11539q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_11538q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_11537q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_11536q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_11535q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_11534q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_11533q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_11465_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_11548q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_11547q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_11546q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_11545q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_11544q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_11543q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_11542q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_11541q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_11540q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_11539q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_11538q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_11537q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_11536q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_11535q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_11534q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_11533q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_11463q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_11453q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_11452q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_11451q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_11450q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_11449q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_11448q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_11447q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_11446q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_11445q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_11444q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_11462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_11443q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_11442q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_11441q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_11440q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_11439q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_11438q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_11437q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_11436q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_11435q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_11434q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_11461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_11433q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_11432q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_11460q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_11459q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_11458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_11457q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_11456q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_11455q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_11454q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_11463q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_11453q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_11452q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_11451q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_11450q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_11449q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_11448q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_11447q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_11446q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_11445q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_11444q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_11462q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_11443q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_11442q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_11441q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_11440q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_11439q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_11438q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_11437q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_11436q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_11435q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_11434q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_11461q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_11433q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_11432q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_11460q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_11459q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_11458q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_11457q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_11456q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_11455q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_11454q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_11364_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_11463q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_11453q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_11452q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_11451q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_11450q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_11449q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_11448q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_11447q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_11446q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_11445q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_11444q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_11462q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_11443q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_11442q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_11441q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_11440q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_11439q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_11438q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_11437q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_11436q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_11435q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_11434q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_11461q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_11433q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_11432q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_11460q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_11459q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_11458q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_11457q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_11456q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_11455q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_11454q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_11263_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_11768_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_11756q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_11755q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_11754q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_11753q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_11752q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_11751q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_11750q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_11749q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_11748q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_11747q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_11746q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_11745q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_11744q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_11743q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_11742q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_11741q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_11740q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_11739q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_11738q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_11737q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_11736q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_11735q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_11762q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_11761q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_11760q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_11759q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_11758q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_11757q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_11756q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_11755q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_11754q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_11753q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_11752q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_11751q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_11750q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_11749q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_11748q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_11747q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_11746q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_11745q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_11744q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_11743q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_11742q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_11741q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_11740q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_11739q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_11738q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_11737q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_11736q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_11735q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_11762q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_11761q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_11760q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_11759q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_11758q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_11757q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_11667_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_11756q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_11755q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_11754q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_11753q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_11752q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_11751q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_11750q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_11749q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_11748q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_11747q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_11746q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_11745q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_11744q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_11743q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_11742q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_11741q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_11740q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_11739q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_11738q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_11737q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_11736q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_11735q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_11762q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_11761q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_11760q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_11759q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_11758q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_11757q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_11649q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_11648q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_11647q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_11646q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_11645q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_11644q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_11643q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_11642q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_11641q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_11640q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_11639q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_11638q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_11637q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_11636q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_11635q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_11634q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_11649q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_11648q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_11647q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_11646q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_11645q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_11644q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_11643q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_11642q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_11641q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_11640q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_11639q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_11638q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_11637q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_11636q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_11635q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_11634q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_11566_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_11649q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_11648q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_11647q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_11646q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_11645q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_11644q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_11643q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_11642q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_11641q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_11640q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_11639q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_11638q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_11637q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_11636q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_11635q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_11634q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_16041q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_16041q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15982m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15972m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15971m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15970m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15969m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15968m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15967m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15966m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15965m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15964m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15963m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15981m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15962m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15961m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15960m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15959m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15980m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15979m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15978m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15977m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15976m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15975m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15974m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15973m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_15984m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_15983m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_16041q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_15958m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q <= 1;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q == 1'b0) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q;
		end
	end
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q_event;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q <= 1;
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_4368q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_4358q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_4357q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_4356q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_4355q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_4354q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_4353q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_4352q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_4351q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_4350q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_4349q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_4367q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_4348q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_4347q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_4346q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_4345q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_4344q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_4343q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_4342q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_4341q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_4340q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_4339q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_4366q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_4338q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_4337q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_4365q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_4364q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_4363q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_4362q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_4361q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_4360q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_4359q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_4387q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_4377q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_4376q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_4375q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_4374q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_4373q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_4372q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_4371q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_4370q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_18_4369q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_4386q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_4385q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_4384q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_4383q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_4382q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_4381q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_4380q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_4379q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_4378q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_4389q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_4368q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_4358q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_4357q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_4356q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_4355q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_4354q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_4353q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_4352q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_4351q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_4350q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_4349q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_4367q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_4348q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_4347q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_4346q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_4345q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_4344q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_4343q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_4342q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_4341q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_4340q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_4339q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_4366q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_4338q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_4337q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_4365q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_4364q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_4363q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_4362q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_4361q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_4360q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_4359q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_4387q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_4377q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_4376q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_4375q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_4374q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_4373q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_4372q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_4371q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_4370q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_18_4369q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_4386q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_4385q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_4384q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_4383q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_4382q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_4381q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_4380q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_4379q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_4378q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_4389q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q == 1'b0) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_4368q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_4358q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_4357q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_4356q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_4355q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_4354q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_4353q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_4352q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_4351q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_4350q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_4349q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_4367q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_4348q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_4347q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_4346q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_4345q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_4344q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_4343q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_4342q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_4341q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_4340q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_4339q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_4366q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_4338q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_4337q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_4365q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_4364q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_4363q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_4362q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_4361q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_4360q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_4359q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_4387q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_4377q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_4376q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_4375q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_4374q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_4373q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_4372q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_4371q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_4370q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_18_4369q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_4386q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_4385q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_4384q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_4383q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_4382q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_4381q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_4380q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_4379q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_4378q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_4389q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_4315q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_4305q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_4304q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_4303q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_4302q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_4301q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_4300q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_4299q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_4298q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_4297q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_4296q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_4314q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_4295q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_4294q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_4293q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_4292q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_4291q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_4290q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_4289q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_4288q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_4287q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_4286q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_4313q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_4285q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_4284q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_4312q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_4311q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_4310q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_4309q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_4308q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_4307q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_4306q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_4334q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_4324q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_4323q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_4322q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_4321q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_4320q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_4319q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_4318q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_4317q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_18_4316q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_4333q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_4332q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_4331q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_4330q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_4329q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_4328q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_4327q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_4326q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_4325q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_4336q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_4335q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_4315q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_4305q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_4304q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_4303q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_4302q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_4301q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_4300q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_4299q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_4298q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_4297q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_4296q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_4314q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_4295q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_4294q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_4293q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_4292q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_4291q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_4290q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_4289q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_4288q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_4287q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_4286q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_4313q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_4285q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_4284q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_4312q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_4311q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_4310q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_4309q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_4308q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_4307q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_4306q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_4334q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_4324q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_4323q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_4322q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_4321q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_4320q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_4319q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_4318q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_4317q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_18_4316q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_4333q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_4332q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_4331q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_4330q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_4329q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_4328q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_4327q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_4326q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_4325q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_4336q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_4335q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_3993_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_4315q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_4503m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_4305q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_4493m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_4304q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_4492m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_4303q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_4491m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_4302q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_4490m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_4301q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_4489m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_4300q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_4488m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_4299q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_4487m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_4298q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_4486m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_4297q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_4485m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_4296q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_4484m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_4314q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_4502m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_4295q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_4483m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_4294q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_4482m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_4293q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_4481m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_4292q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_4480m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_4291q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_4479m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_4290q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_4478m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_4289q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_4477m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_4288q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_4476m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_4287q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_4475m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_4286q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_4474m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_4313q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_4501m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_4285q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_4473m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_4284q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_4472m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_4312q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_4500m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_4311q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_4499m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_4310q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_4498m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_4309q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_4497m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_4308q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_4496m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_4307q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_4495m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_4306q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_4494m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_4334q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_4522m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_4324q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_4512m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_4323q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_4511m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_4322q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_4510m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_4321q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_4509m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_4320q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_4508m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_4319q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_4507m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_4318q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_4506m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_4317q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_4505m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_18_4316q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_18_4504m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_4333q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_4521m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_4332q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_4520m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_4331q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_4519m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_4330q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_4518m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_4329q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_4517m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_4328q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_4516m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_4327q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_4515m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_4326q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_4514m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_4325q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_4513m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_4336q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_4335q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_11162_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_4273q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_4263q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_4262q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_4261q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_4260q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_4259q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_4258q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_4257q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_4256q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_4255q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_4254q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_4272q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_4253q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_4252q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_4251q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_4250q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_4249q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_4248q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_4247q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_4246q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_4245q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_4244q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_4271q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_4243q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_4242q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_4270q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_4269q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_4268q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_4267q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_4266q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_4265q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_4264q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_4279q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_4278q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_4277q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_4276q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_4275q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_4273q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_4263q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_4262q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_4261q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_4260q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_4259q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_4258q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_4257q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_4256q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_4255q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_4254q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_4272q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_4253q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_4252q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_4251q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_4250q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_4249q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_4248q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_4247q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_4246q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_4245q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_4244q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_4271q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_4243q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_4242q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_4270q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_4269q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_4268q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_4267q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_4266q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_4265q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_4264q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_4279q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_4278q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_4277q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_4276q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_4275q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_4273q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_4443m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_4263q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_4433m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_4262q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_4432m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_4261q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_4431m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_4260q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_4430m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_4259q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_4429m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_4258q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_4428m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_4257q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_4427m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_4256q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_4426m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_4255q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_4425m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_4254q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_4424m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_4272q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_4442m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_4253q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_4423m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_4252q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_4422m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_4251q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_4421m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_4250q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_4420m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_4249q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_4419m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_4248q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_4418m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_4247q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_4417m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_4246q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_4416m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_4245q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_4415m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_4244q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_4414m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_4271q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_4441m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_4243q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_4413m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_4242q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_4412m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_4270q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_4440m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_4269q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_4439m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_4268q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_4438m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_4267q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_4437m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_4266q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_4436m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_4265q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_4435m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_4264q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_4434m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_4279q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_4410m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_4278q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_4409m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_4277q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_4408m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_4276q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_4407m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_4275q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_4406m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_4405m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q <= s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_4524_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_4590m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_4580m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_4579m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_4578m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_4577m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_4576m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_4575m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_4574m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_4573m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_4572m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_4571m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_4589m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_4570m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_4569m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_4568m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_4567m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_4566m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_4565m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_4564m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_4563m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_4562m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_4561m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_4588m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_4560m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_4559m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_4587m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_4586m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_4585m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_4584m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_4583m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_4582m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_4581m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_4602m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_4601m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_4600m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_4599m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_4598m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_4597m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4558m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q <= 1;
		end
		else 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q <= (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435_o[0]);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7041m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7031m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7030m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7029m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7027m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7026m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7025m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7023m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7022m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7020m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7018m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7016m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7015m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7014m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7013m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7039m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7011m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7010m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7009m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7007m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7006m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7004m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7002m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7038m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7000m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6999m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6998m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6997m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6995m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6994m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6993m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6991m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6990m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7036m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7034m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7032m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7149m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7139m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7138m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7137m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7135m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7134m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7133m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7131m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7130m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7128m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7126m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7124m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7123m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7122m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7121m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7147m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7119m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7118m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7117m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7115m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7114m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7112m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7110m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7146m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7108m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7107m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7106m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7105m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7103m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7102m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7101m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7099m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7098m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7144m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7142m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7140m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7261m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7251m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7250m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7249m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7247m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7246m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7245m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7243m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7242m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7240m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7238m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7236m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7235m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7234m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7233m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7259m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7231m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7230m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7229m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7227m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7226m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7224m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7222m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7258m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7220m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7219m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7218m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7217m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7215m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7214m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7213m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7211m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7210m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7256m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7254m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7252m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q <= (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897_o[0]);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4006m_dataout;
		end
	end
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q_event;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q <= 1;
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_11061_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_6475q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6465q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_6494q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_6493q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_6492q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_6491q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_6490q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6418q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_7798q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6921q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6920q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6919q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6880q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_5556q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_5501q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_5500q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_5499q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_5498q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_5497q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_5496q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_5495q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_7_5494q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_8_5493q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_9_5492q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_5491q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_5490q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_5489q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_5488q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_5487q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_5486q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_5485q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_7_5484q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_8_5483q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_9_5482q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_5302q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_5300q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_5299q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_5298q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_5297q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_5296q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_5295q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_7_5294q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_8_5293q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_9_5292q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_5147q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_5107q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_5106q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_5105q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_5104q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_5103q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_5102q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_7_5101q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_8_5100q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_9_5099q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q = 0;
	end
	always @ ( posedge master_clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_6475q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6465q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6462q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6461q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_6494q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_6493q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_6492q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_6491q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_6490q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6418q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_7798q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6921q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6920q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6919q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6880q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_5556q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_5501q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_5500q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_5499q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_5498q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_5497q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_5496q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_5495q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_7_5494q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_8_5493q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_9_5492q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_5491q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_5490q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_5489q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_5488q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_5487q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_5486q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_5485q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_7_5484q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_8_5483q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_9_5482q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_5302q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_5300q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_5299q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_5298q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_5297q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_5296q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_5295q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_7_5294q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_8_5293q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_9_5292q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_5147q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_5107q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_5106q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_5105q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_5104q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_5103q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_5102q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_7_5101q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_8_5100q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_9_5099q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q <= 0;
		end
		else 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_6475q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6465q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6465q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6462q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6462q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6461q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6461q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6458q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_6494q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_6493q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_6493q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_6492q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_6492q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_6491q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_6491q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_6490q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_6490q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415_o[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6418q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6404m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435_o[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7729m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7728m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7028m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7024m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7040m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7021m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7019m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7017m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7012m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7008m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7005m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7003m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7001m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6996m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6992m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7037m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7035m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7033m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7136m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7132m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7148m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7129m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7127m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7125m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7120m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7116m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7113m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7111m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7109m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7104m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7100m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7145m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7143m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7141m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7248m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7244m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7260m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7241m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7239m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7237m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7232m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7228m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7225m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7223m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7221m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7216m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7212m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7257m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7255m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7253m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_7798q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_7798q <= s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6921q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_6921q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6920q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6920q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6919q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6919q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6918q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6880q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897_o[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6509m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6276m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6275m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q
 ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_5556q)))))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q
))))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q)))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q)))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
 ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q
)));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_5556q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_5501q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_5510q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_5500q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_5509q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_5499q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_5508q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_5498q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_5507q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_5497q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_5506q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_5496q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_5505q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_5495q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_7_5504q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_7_5494q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_8_5503q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_8_5493q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_9_5502q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_9_5492q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_5501q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_5491q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_5500q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_5490q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_5499q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_5489q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_5498q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_5488q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_5497q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_5487q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_5496q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_5486q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_5495q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_5485q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_7_5494q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_7_5484q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_8_5493q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_8_5483q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_9_5492q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_9_5482q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_5491q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_5481q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_5490q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_5480q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_5489q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_5479q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_5488q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_5478q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_5487q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_5477q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_5486q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_5476q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_5485q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_5475q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_7_5484q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_7_5474q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_8_5483q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_8_5473q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_9_5482q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_9_5472q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_5302q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_5300q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_5299q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_5298q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_5297q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_5296q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_5295q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_7_5294q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_8_5293q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_9_5292q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_5147q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_5107q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_5106q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_5105q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_5104q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_5103q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_5102q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_7_5101q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_8_5100q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_9_5099q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5024m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5023m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5022m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5021m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5020m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5019m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5018m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5017m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5016m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5015m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[9];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5642m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5641m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5640m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5639m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5638m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5637m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5636m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5635m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5634m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3954m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3953m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3952m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3951m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3950m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3949m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3948m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3947m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3946m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3945m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4869m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4005m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4004m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4003m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4002m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4001m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q <= 1;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout == 1'b0) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7811m_dataout;
		end
	end
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q_event;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q <= 1;
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q = 0;
	end
	always @ ( posedge clock)
	begin
		if (reset == 1'b0) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8290m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8279m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8278m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8277m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8276m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8274m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8273m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8272m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8271m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8270m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8269m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8289m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8268m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8267m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8266m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8265m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8264m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8263m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8261m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8260m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8259m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8258m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8287m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8257m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8256m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8286m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8285m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8284m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8283m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8282m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8281m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8280m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8310m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8299m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8298m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8297m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8296m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8295m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8294m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8293m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8292m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8291m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8309m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8308m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8307m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8306m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8305m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8304m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8303m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8302m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8300m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8331m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8320m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8319m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8318m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8317m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8316m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8315m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8313m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8312m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8311m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8330m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8329m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8328m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8326m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8325m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8324m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8323m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8322m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8321m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349_o;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_11049q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_11048q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_11047q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_11046q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_11045q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_11044q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_11043q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_11042q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_11041q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_11040q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_11058q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_11039q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_11038q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_11037q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_11036q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_11035q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_11034q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_11033q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_11032q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_11031q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_11030q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_11057q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_11029q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_11028q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_11056q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_11055q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_11054q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_11053q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_11052q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_11051q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_11050q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_11049q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_11048q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_11047q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_11046q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_11045q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_11044q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_11043q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_11042q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_11041q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_11040q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_11058q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_11039q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_11038q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_11037q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_11036q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_11035q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_11034q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_11033q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_11032q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_11031q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_11030q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_11057q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_11029q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_11028q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_11056q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_11055q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_11054q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_11053q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_11052q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_11051q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_11050q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_10960_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_11049q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_11048q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_11047q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_11046q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_11045q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_11044q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_11043q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_11042q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_11041q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_11040q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_11058q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_11039q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_11038q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_11037q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_11036q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_11035q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_11034q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_11033q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_11032q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_11031q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_11030q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_11057q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_11029q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_11028q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_11056q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_11055q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_11054q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_11053q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_11052q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_11051q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_11050q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8191m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_5481q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_5480q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_5479q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_5478q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_5477q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_5476q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_5475q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_7_5474q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_8_5473q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_9_5472q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_7974q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_7972q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_7970q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_5481q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_5480q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_5479q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_5478q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_5477q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_5476q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_5475q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_7_5474q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_8_5473q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_9_5472q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_7974q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_7972q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_7970q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout == 1'b0) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_5481q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_5480q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_5479q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_5478q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_5477q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_5476q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_5475q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_7_5474q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_8_5473q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_9_5472q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4985m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4984m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4983m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4982m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4981m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4980m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4979m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4978m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4977m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4976m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5607m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5606m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5605m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5604m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5603m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5602m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5601m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5600m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5599m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7883m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7873m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7872m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7871m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7870m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7869m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7868m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7867m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7866m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7865m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7864m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7882m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7863m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7862m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7861m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7860m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7881m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7880m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7879m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7878m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7877m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7876m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7875m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7874m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_7974q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_7974q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_7972q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_7972q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_7970q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_7970q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_9468q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_9458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_9457q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_9456q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_9455q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_9454q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_9453q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_9452q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_9451q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_18_9450q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_9467q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_9466q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_9465q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_9464q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_9463q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_9462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_9461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_9460q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_9459q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_9468q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_9458q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_9457q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_9456q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_9455q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_9454q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_9453q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_9452q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_9451q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_18_9450q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_9467q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_9466q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_9465q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_9464q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_9463q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_9462q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_9461q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_9460q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_9459q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_9369_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_9468q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_9458q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_9457q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_9456q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_9455q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_9454q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_9453q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_9452q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_9451q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_18_9450q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_9467q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_9466q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_9465q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_9464q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_9463q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_9462q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_9461q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_9460q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_9459q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q <= 1;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q <= 1;
		end
		else 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q <= s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_15955_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q <= s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5263_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165_o;
		end
	end
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q_event;
	event de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q_event;
	initial
		#1 ->de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q_event;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q <= 1;
	always @(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q_event)
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q <= 1;
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_9030q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_9030q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_8892_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_9030q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_10396q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_10386q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_10385q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_10384q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_10383q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_10382q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_10381q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_10395q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_10394q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_10393q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_10392q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_10391q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_10390q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_10389q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_10388q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_10387q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_10400q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_10399q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_10398q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_10397q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_10380q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_10370q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_10369q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_10368q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_10367q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_10366q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_10365q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_10379q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_10378q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_10377q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_10376q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_10375q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_10374q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_10373q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_10372q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_10371q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_10396q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_10386q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_10385q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_10384q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_10383q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_10382q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_10381q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_10395q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_10394q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_10393q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_10392q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_10391q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_10390q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_10389q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_10388q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_10387q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_10400q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_10399q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_10398q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_10397q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_10380q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_10370q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_10369q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_10368q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_10367q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_10366q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_10365q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_10379q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_10378q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_10377q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_10376q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_10375q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_10374q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_10373q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_10372q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_10371q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_10396q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10084m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_10386q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10074m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_10385q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10073m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_10384q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10072m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_10383q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10071m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_10382q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10070m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_10381q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10069m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_10395q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10083m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_10394q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10082m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_10393q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10081m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_10392q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10080m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_10391q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10079m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_10390q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10078m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_10389q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10077m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_10388q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10076m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_10387q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10075m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_10400q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10088m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_10399q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10087m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_10398q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10086m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_10397q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10085m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_10380q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10068m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_10370q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10058m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_10369q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10057m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_10368q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10056m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_10367q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10055m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_10366q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10054m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_10365q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10053m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_10379q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10067m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_10378q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10066m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_10377q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10065m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_10376q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10064m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_10375q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10063m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_10374q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10062m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_10373q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10061m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_10372q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10060m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_10371q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10059m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10018m_dataout;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_9366q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_9356q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_9355q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_9354q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_9353q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_9352q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_9351q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_9350q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_9349q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_9348q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_9365q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_9364q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_9363q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_9362q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_9361q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_9360q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_9359q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_9358q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_9357q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_9366q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_9356q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_9355q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_9354q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_9353q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_9352q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_9351q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_9350q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_9349q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_9348q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_9365q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_9364q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_9363q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_9362q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_9361q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_9360q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_9359q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_9358q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_9357q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_9267_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_9366q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_9356q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_9355q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_9354q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_9353q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_9352q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_9351q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_9350q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_9349q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_9348q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_9365q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_9364q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_9363q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_9362q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_9361q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_9360q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_9359q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_9358q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_9357q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_9264q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_9263q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_9262q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_9261q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_9264q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_9263q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_9262q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_9261q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_9165_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_9264q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_9263q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_9262q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_9261q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_9163q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_9153q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_9152q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_9151q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_9150q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_9149q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_9148q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_9147q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_9146q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_9145q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_9144q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_9162q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_9143q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_9142q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_9141q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_9140q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_9139q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_9138q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_9137q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_9136q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_9135q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_9134q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_9161q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_9133q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_9132q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_9160q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_9159q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_9158q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_9157q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_9156q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_9155q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_9154q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_9163q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_9153q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_9152q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_9151q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_9150q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_9149q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_9148q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_9147q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_9146q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_9145q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_9144q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_9162q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_9143q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_9142q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_9141q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_9140q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_9139q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_9138q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_9137q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_9136q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_9135q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_9134q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_9161q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_9133q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_9132q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_9160q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_9159q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_9158q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_9157q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_9156q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_9155q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_9154q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_9064_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_9163q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_9153q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_9152q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_9151q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_9150q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_9149q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_9148q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_9147q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_9146q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_9145q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_9144q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_9162q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_9143q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_9142q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_9141q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_9140q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_9139q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_9138q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_9137q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_9136q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_9135q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_9134q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_9161q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_9133q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_9132q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_9160q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_9159q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_9158q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_9157q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_9156q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_9155q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_9154q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_10995q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_10948q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_10947q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_10946q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_10945q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_10944q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_10943q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_10942q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_10941q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_10940q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_10939q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_10957q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_10938q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_10937q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_10936q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_10935q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_10934q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_10933q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_10932q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_10931q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_10930q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_10929q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_10956q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_10928q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_10927q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_10955q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_10954q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_10953q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_10952q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_10951q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_10950q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_10949q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_10995q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_10948q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_10947q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_10946q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_10945q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_10944q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_10943q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_10942q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_10941q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_10940q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_10939q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_10957q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_10938q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_10937q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_10936q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_10935q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_10934q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_10933q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_10932q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_10931q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_10930q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_10929q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_10956q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_10928q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_10927q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_10955q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_10954q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_10953q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_10952q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_10951q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_10950q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_10949q <= 0;
		end
		else if  (slave_read == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_10995q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_10948q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_10947q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_10946q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_10945q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_10944q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_10943q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_10942q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_10941q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_10940q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_10939q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10836m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_10957q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_10938q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10835m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_10937q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10834m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_10936q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10833m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_10935q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10832m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_10934q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10831m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_10933q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10830m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_10932q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10829m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_10931q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10828m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_10930q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10827m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_10929q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10826m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_10956q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_10928q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10825m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_10927q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10824m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_10955q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_10954q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_10953q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_10952q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_10951q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_10950q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_10949q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848_o;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_12778q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_12768q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_12767q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_12766q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_12765q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_12764q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_12763q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_12762q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_12761q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_12760q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_12759q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_12777q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_12758q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_12757q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_12756q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_12755q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_12754q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_12753q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_12752q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_12751q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_12750q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_12749q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_12776q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_12748q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_12747q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_12775q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_12774q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_12773q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_12772q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_12771q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_12770q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_12769q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_12778q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_12768q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_12767q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_12766q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_12765q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_12764q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_12763q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_12762q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_12761q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_12760q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_12759q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_12777q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_12758q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_12757q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_12756q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_12755q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_12754q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_12753q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_12752q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_12751q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_12750q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_12749q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_12776q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_12748q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_12747q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_12775q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_12774q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_12773q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_12772q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_12771q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_12770q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_12769q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_12679_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_12778q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_12768q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_12767q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_12766q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_12765q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_12764q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_12763q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_12762q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_12761q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_12760q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_12759q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_12777q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_12758q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_12757q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_12756q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_12755q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_12754q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_12753q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_12752q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_12751q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_12750q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_12749q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_12776q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_12748q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_12747q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_12775q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_12774q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_12773q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_12772q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_12771q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_12770q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_12769q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_12676q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_12666q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_12665q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_12664q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_12663q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_12662q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_12661q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_12660q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_12659q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_12658q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_12657q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_12675q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_12656q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_12655q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_12654q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_12653q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_12652q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_12651q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_12650q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_12649q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_12648q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_12647q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_12674q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_12646q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_12645q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_12673q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_12672q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_12671q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_12670q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_12669q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_12668q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_12667q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_12676q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_12666q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_12665q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_12664q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_12663q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_12662q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_12661q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_12660q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_12659q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_12658q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_12657q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_12675q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_12656q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_12655q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_12654q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_12653q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_12652q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_12651q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_12650q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_12649q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_12648q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_12647q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_12674q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_12646q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_12645q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_12673q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_12672q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_12671q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_12670q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_12669q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_12668q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_12667q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_12577_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_12676q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_12666q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_12665q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_12664q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_12663q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_12662q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_12661q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_12660q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_12659q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_12658q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_12657q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_12675q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_12656q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_12655q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_12654q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_12653q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_12652q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_12651q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_12650q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_12649q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_12648q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_12647q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_12674q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_12646q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_12645q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_12673q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_12672q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_12671q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_12670q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_12669q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_12668q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_12667q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_12574q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_12564q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_12563q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_12562q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_12561q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_12560q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_12559q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_12558q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_12557q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_12556q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_12555q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_12573q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_12554q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_12553q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_12552q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_12551q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_12550q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_12549q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_12548q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_12547q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_12546q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_12545q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_12572q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_12544q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_12543q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_12571q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_12570q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_12569q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_12568q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_12567q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_12566q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_12565q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_12574q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_12564q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_12563q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_12562q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_12561q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_12560q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_12559q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_12558q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_12557q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_12556q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_12555q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_12573q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_12554q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_12553q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_12552q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_12551q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_12550q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_12549q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_12548q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_12547q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_12546q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_12545q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_12572q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_12544q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_12543q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_12571q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_12570q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_12569q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_12568q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_12567q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_12566q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_12565q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_12475_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_12574q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_12564q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_12563q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_12562q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_12561q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_12560q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_12559q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_12558q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_12557q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_12556q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_12555q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_12573q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_12554q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_12553q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_12552q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_12551q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_12550q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_12549q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_12548q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_12547q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_12546q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_12545q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_12572q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_12544q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_12543q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_12571q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_12570q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_12569q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_12568q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_12567q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_12566q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_12565q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_10786_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q <= slave_writedata[1];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_12463q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_12462q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_12461q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_12460q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_12459q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_12458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_12457q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_12456q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_12455q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_12454q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_12453q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_12452q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_12451q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_12450q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_12449q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_12448q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_12447q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_12446q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_12445q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_12444q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_12443q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_12442q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_12469q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_12468q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_12467q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_12466q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_12465q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_12464q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_12463q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_12462q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_12461q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_12460q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_12459q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_12458q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_12457q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_12456q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_12455q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_12454q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_12453q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_12452q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_12451q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_12450q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_12449q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_12448q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_12447q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_12446q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_12445q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_12444q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_12443q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_12442q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_12469q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_12468q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_12467q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_12466q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_12465q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_12464q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_12374_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_12463q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_12462q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_12461q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_12460q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_12459q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_12458q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_12457q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_12456q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_12455q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_12454q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_12453q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_12452q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_12451q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_12450q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_12449q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_12448q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_12447q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_12446q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_12445q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_12444q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_12443q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_12442q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_12469q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_12468q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_12467q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_12466q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_12465q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_12464q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_12356q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_12355q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_12354q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_12353q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_12352q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_12351q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_12350q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_12349q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_12348q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_12347q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_12346q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_12345q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_12344q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_12343q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_12342q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_12341q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_12356q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_12355q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_12354q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_12353q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_12352q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_12351q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_12350q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_12349q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_12348q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_12347q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_12346q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_12345q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_12344q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_12343q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_12342q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_12341q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_12273_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_12356q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_12355q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_12354q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_12353q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_12352q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_12351q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_12350q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_12349q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_12348q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_12347q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_12346q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_12345q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_12344q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_12343q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_12342q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_12341q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_12255q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_12254q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_12253q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_12252q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_12251q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_12250q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_12249q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_12248q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_12247q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_12246q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_12245q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_12244q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_12243q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_12242q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_12241q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_12240q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_12255q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_12254q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_12253q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_12252q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_12251q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_12250q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_12249q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_12248q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_12247q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_12246q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_12245q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_12244q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_12243q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_12242q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_12241q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_12240q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_12172_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_12255q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_12254q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_12253q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_12252q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_12251q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_12250q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_12249q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_12248q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_12247q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_12246q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_12245q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_12244q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_12243q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_12242q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_12241q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_12240q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_15302q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_15287q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_15286q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_15248q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_15284q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_15283q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_15282q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_15291q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_15244q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_15280q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_15279q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_15278q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_15290q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_15240q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_15276q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_15275q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_15274q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_15289q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_15236q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_15272q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_15271q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_15270q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_15232q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_15268q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_15267q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_15266q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_15228q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_15264q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_15263q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_15262q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_15223q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_15260q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_15259q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_15258q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_15252q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_15288q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_15302q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_15287q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_15286q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_15248q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_15284q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_15283q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_15282q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_15291q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_15244q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_15280q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_15279q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_15278q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_15290q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_15240q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_15276q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_15275q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_15274q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_15289q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_15236q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_15272q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_15271q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_15270q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_15232q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_15268q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_15267q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_15266q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_15228q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_15264q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_15263q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_15262q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_15223q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_15260q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_15259q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_15258q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_15252q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_15288q <= 0;
		end
		else if  (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_15302q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_10368q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_15287q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_10370q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_15286q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_10369q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_15248q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_10376q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_15284q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_10375q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_15283q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_10374q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_15282q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_10373q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_15291q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_10367q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_15244q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_10380q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_15280q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_10379q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_15279q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_10378q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_15278q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_10377q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_15290q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_10366q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_15240q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_10384q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_15276q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_10383q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_15275q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_10382q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_15274q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_10381q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_15289q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_10365q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_15236q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_10388q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_15272q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_10387q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_15271q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_10386q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_15270q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_10385q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_15232q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_10392q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_15268q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_10391q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_15267q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_10390q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_15266q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_10389q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_15228q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_10396q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_15264q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_10395q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_15263q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_10394q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_15262q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_10393q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_15223q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_10400q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_15260q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_10399q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_15259q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_10398q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_15258q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_10397q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_15252q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_10372q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_15288q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_10371q;
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_12170q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_12160q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_12159q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_12158q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_12157q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_12156q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_12155q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_12154q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_12153q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_12152q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_12151q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_12169q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_12150q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_12149q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_12148q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_12147q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_12146q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_12145q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_12144q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_12143q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_12142q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_12141q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_12168q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_12140q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_12139q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_12167q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_12166q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_12165q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_12164q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_12163q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_12162q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_12161q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_12170q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_12160q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_12159q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_12158q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_12157q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_12156q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_12155q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_12154q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_12153q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_12152q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_12151q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_12169q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_12150q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_12149q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_12148q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_12147q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_12146q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_12145q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_12144q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_12143q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_12142q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_12141q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_12168q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_12140q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_12139q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_12167q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_12166q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_12165q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_12164q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_12163q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_12162q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_12161q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_12071_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_12170q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_12160q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_12159q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_12158q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_12157q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_12156q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_12155q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_12154q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_12153q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_12152q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_12151q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_12169q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_12150q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_12149q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_12148q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_12147q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_12146q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_12145q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_12144q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_12143q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_12142q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_12141q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_12168q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_12140q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_12139q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_12167q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_12166q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_12165q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_12164q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_12163q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_12162q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_12161q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_11970_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q <= 0;
		end
		else if  (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_11869_dataout == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q <= slave_writedata[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q <= slave_writedata[10];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q <= slave_writedata[11];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q <= slave_writedata[12];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q <= slave_writedata[13];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q <= slave_writedata[14];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q <= slave_writedata[15];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q <= slave_writedata[16];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q <= slave_writedata[17];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q <= slave_writedata[18];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q <= slave_writedata[19];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q <= slave_writedata[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q <= slave_writedata[20];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q <= slave_writedata[21];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q <= slave_writedata[22];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q <= slave_writedata[23];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q <= slave_writedata[24];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q <= slave_writedata[25];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q <= slave_writedata[26];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q <= slave_writedata[27];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q <= slave_writedata[28];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q <= slave_writedata[29];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q <= slave_writedata[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q <= slave_writedata[30];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q <= slave_writedata[31];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q <= slave_writedata[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q <= slave_writedata[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q <= slave_writedata[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q <= slave_writedata[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q <= slave_writedata[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q <= slave_writedata[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q <= slave_writedata[9];
		end
	end
	initial
	begin
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_16013q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_8552q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_8542q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_8541q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_8540q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_8539q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_8538q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_8537q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_8536q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_8535q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_8534q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_8533q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_8551q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_8532q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_8531q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_8530q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_8529q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_8550q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_8549q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_8548q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_8547q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_8546q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_8545q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_8544q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_8543q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_8369q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_8553q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_6478q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_6477q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_6476q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6458q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6429q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_6431q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6918q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_5417q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_5351q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_5350q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_5349q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_5348q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_5347q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_5346q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_5345q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_7_5344q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_8_5343q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_9_5342q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_5341q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_5340q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_5339q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_5338q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_5337q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_5336q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_5335q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_7_5334q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_8_5333q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_9_5332q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_5089q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_5075q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_5074q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_5073q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_5072q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_5071q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_5070q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_7_5069q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_8_5068q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_9_5067q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q = 0;
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q = 0;
	end
	always @ ( posedge clock or  posedge reset)
	begin
		if (reset == 1'b1) 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_16013q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_8552q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_8542q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_8541q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_8540q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_8539q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_8538q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_8537q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_8536q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_8535q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_8534q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_8533q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_8551q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_8532q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_8531q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_8530q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_8529q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_8550q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_8549q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_8548q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_8547q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_8546q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_8545q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_8544q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_8543q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_8369q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_8553q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_6478q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_6477q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_6476q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6458q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6429q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_6431q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6918q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_5417q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_5351q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_5350q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_5349q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_5348q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_5347q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_5346q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_5345q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_7_5344q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_8_5343q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_9_5342q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_5341q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_5340q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_5339q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_5338q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_5337q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_5336q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_5335q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_7_5334q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_8_5333q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_9_5332q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_5089q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_5075q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_5074q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_5073q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_5072q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_5071q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_5070q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_7_5069q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_8_5068q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_9_5067q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q <= 0;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q <= 0;
		end
		else 
		begin
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10787m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10782m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_16013q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q <= ((s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_sop_15945_dataout & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_16163_dataout) | (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q & (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_eop_15946_dataout)));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q <= dout_ready;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8893m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8887m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_8552q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_8524m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_8542q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_8514m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_8541q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_8513m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_8540q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_8512m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_8539q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_8511m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_8538q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_8510m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_8537q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_8509m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_8536q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_8508m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_8535q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_8507m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_8534q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_8506m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_8533q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_8505m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_8551q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_8523m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_8532q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_8504m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_8531q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_8503m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_8530q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_8502m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_8529q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_8501m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_8550q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_8522m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_8549q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_8521m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_8548q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_8520m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_8547q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_8519m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_8546q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_8518m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_8545q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_8517m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_8544q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_8516m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_8543q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_8515m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_8369q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_8525m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8247m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8236m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8235m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8234m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8233m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8232m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8231m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8230m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8229m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8227m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8246m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8245m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8244m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8243m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8242m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8240m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8239m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8238m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8237m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_8553q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_8526m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_6478q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_6478q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_6477q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_6477q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_6476q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_6476q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_6475q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6458q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6429q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6407m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_6431q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427_o[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427_o[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6918q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6869m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6512m_dataout;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q
 ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_5417q)))))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q
))))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q)))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q))))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q)))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
 ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q))));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q
)));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q));
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q <= (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q);
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_5417q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_5351q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_5360q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_5350q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_5359q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_5349q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_5358q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_5348q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_5357q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_5347q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_5356q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_5346q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_5355q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_5345q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_7_5354q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_7_5344q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_8_5353q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_8_5343q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_9_5352q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_9_5342q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_5351q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_5341q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_5350q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_5340q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_5349q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_5339q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_5348q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_5338q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_5347q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_5337q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_5346q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_5336q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_5345q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_5335q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_7_5344q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_7_5334q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_8_5343q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_8_5333q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_9_5342q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_9_5332q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_5341q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_5302q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_5340q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_5300q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_5339q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_5299q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_5338q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_5298q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_5337q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_5297q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_5336q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_5296q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_5335q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_5295q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_7_5334q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_7_5294q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_8_5333q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_8_5293q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_9_5332q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_9_5292q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_5089q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_5075q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_5074q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_5073q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_5072q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_5071q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_5070q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_7_5069q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_8_5068q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_9_5067q <= de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[0];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[1];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[2];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[3];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[4];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[5];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[6];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[7];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[8];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[9];
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170_o;
			de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q <= wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176_o;
		end
	end
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10824m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10825m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10826m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10827m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10828m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10829m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10830m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10831m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10832m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10833m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10834m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10835m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10836m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802_o, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10787m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_10786_dataout === 1'b1) ? slave_writedata[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10781m_dataout, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10782m_dataout = ((slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_14557_dataout) === 1'b1) ? ((~ slave_writedata[1]) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q) : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_10781m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15959m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_15676m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15960m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_15677m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15961m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_15678m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15962m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_15679m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15963m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_15680m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15964m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_15681m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15965m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_15682m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15966m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_15683m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15967m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_15684m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15968m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_15685m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15969m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_15686m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15970m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_15687m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15971m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_15688m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15972m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_15689m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15973m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_15690m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15974m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_15691m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15975m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_15692m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15976m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_15693m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15977m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_15694m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15978m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_15695m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15979m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_15696m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15980m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_15697m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15981m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_15698m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15982m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_15699m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_15984m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_15701m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_15983m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_15700m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_16013q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_15955_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_15958m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15675m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8890m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8893m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_8892_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_8890m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8886m_dataout, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_9030q);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8887m_dataout = (((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q) === 1'b1) ? (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q)) : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_8886m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8175m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8183_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8188m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8187_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8080m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_9132q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8081m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_9133q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8082m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_9134q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8083m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_9135q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8084m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_9136q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8085m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_9137q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8086m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_9138q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8087m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_9139q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8088m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_9140q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8089m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_9141q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8090m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_9142q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8091m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_9143q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8092m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_9144q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8093m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_9145q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8094m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_9146q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8095m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_9147q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8096m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_9148q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8097m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_9149q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8098m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_9150q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8099m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_9151q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8100m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_9152q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8101m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_9153q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8102m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_9154q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8103m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_9155q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8104m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_9156q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8105m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_9157q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8106m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_9158q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8107m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_9159q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8108m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_9160q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8109m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_9161q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8110m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_9162q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8111m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_9163q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8256m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8080m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_8405q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8257m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8081m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_8406q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8258m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8082m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_8407q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8259m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8083m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_8408q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8260m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8084m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_8409q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8261m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8085m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_8410q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8263m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8086m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_8411q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8264m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8087m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_8412q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8265m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8088m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_8413q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8266m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8089m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_8414q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8267m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8090m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_8415q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8268m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8091m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_8416q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8269m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8092m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_8417q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8270m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8093m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_8418q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8271m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8094m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_8419q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8272m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8095m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_8420q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8273m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8096m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_8421q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8274m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8097m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_8422q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8276m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8098m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_8423q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8277m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8099m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_8424q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8278m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8100m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_8425q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8279m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8101m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_8426q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8280m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8102m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_8427q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8281m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8103m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_8428q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8282m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8104m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_8429q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8283m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8105m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_8430q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8284m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8106m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_8431q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8285m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8107m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_8432q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8286m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8108m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_8433q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8287m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8109m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_8434q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8289m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8110m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_8435q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8290m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8111m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_8436q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8112m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_18_9450q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8113m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_9451q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8114m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_9452q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8115m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_9453q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8116m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_9454q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8117m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_9455q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8118m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_9456q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8119m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_9457q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8120m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_9458q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8121m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_9459q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8122m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_9460q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8123m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_9461q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8124m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_9462q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8125m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_9463q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8126m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_9464q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8127m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_9465q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8128m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_9466q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8129m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_9467q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8130m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_9468q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8291m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8112m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8292m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8113m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8293m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8114m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8294m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8115m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8295m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8116m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8296m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8117m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8297m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8118m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8298m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8119m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8299m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8120m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8300m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8121m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8302m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8122m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8303m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8123m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8304m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8124m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8305m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8125m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8306m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8126m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8307m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8127m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8308m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8128m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8309m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8129m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8310m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8130m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8223m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_8524m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_8552q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_8514m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_8542q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_8513m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_8541q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_8512m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_8540q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_8511m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_8539q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_8510m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_8538q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_8509m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_8537q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_8508m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_8536q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_8507m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_8535q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_8506m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_8534q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_8505m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_8533q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_8523m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_8551q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_8504m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_8532q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_8503m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_8531q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_8502m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_8530q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_8501m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_8529q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_8522m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_8550q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_8521m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_8549q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_8520m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_8548q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_8519m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_8547q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_8518m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_8546q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_8517m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_8545q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_8516m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_8544q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_8515m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_8543q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8075m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q, ~(((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q)));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8219m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_8525m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_8369q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8176m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8182m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8131m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_9348q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8132m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_9349q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8133m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_9350q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8134m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_9351q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8135m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_9352q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8136m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_9353q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8137m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_9354q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8138m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_9355q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8139m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_9356q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8140m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_9357q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8141m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_9358q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8142m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_9359q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8143m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_9360q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8144m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_9361q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8145m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_9362q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8146m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_9363q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8147m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_9364q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8148m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_9365q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8149m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_9366q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8311m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8131m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8312m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8132m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8313m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8133m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8315m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8134m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8316m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8135m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8317m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8136m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8318m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8137m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8319m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8138m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8320m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8139m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8321m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8140m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8322m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8141m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8323m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8142m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8324m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8143m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8325m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8144m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8326m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8145m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8328m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8146m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8329m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8147m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8330m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8148m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8331m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8149m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8151m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8152m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8153m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8154m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8155m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8156m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8157m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8158m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8159m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8160m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8161m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8162m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8163m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8164m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8165m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8166m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8167m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8168m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8169m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8170m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8171m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_9261q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8172m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_9262q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8173m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_9263q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8174m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_9264q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8192m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8193m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8194m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8195m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8196m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8197m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8198m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8199m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8200m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8201m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8202m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8203m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8204m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8205m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8206m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8207m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8208m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8209m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8210m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8211m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8212m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8213m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8214m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8215m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8077m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q, ~(((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8224m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8177m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8189m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8187_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8191m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8189m_dataout, ~(((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout)));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8047m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[18] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8048m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[17] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8049m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[16] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8050m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[15] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8051m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[14] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8052m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[13] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8053m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[12] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8054m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[11] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8055m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[10] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8056m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8057m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8058m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8059m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8060m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8061m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8062m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8063m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8064m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8065m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8227m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8047m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8229m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8048m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8230m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8049m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8231m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8050m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8232m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8051m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8233m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8052m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8234m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8053m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8235m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8054m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8236m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8055m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8237m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8056m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8238m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8057m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8239m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8058m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8240m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8059m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8242m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8060m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8243m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8061m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8244m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8062m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8245m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8063m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8246m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8064m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8247m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8065m_dataout, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_8526m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_8553q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8178m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8179m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8180m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8181m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8225m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8226m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, ~((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout)));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_4443m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_4315q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_4368q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_4433m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_4305q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_4358q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_4432m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_4304q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_4357q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_4431m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_4303q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_4356q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_4430m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_4302q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_4355q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_4429m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_4301q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_4354q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_4428m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_4300q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_4353q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_4427m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_4299q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_4352q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_4426m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_4298q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_4351q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_4425m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_4297q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_4350q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_4424m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_4296q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_4349q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_4442m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_4314q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_4367q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_4423m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_4295q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_4348q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_4422m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_4294q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_4347q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_4421m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_4293q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_4346q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_4420m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_4292q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_4345q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_4419m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_4291q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_4344q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_4418m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_4290q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_4343q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_4417m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_4289q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_4342q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_4416m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_4288q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_4341q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_4415m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_4287q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_4340q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_4414m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_4286q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_4339q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_4441m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_4313q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_4366q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_4413m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_4285q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_4338q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_4412m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_4284q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_4337q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_4440m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_4312q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_4365q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_4439m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_4311q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_4364q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_4438m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_4310q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_4363q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_4437m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_4309q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_4362q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_4436m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_4308q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_4361q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_4435m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_4307q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_4360q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_4434m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_4306q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_4359q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_4410m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_4400m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_4399m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_4398m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_4397m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_4396m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_4395m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_4394m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_4393m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_18_4392m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_4409m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_4408m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_4407m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_4406m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_4405m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout : (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_4404m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_4403m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_4402m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_4401m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6434m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6425m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6404m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6407m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7726m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7716_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7727m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7716_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7728m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7709_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711_o[2] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7726m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7729m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7709_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711_o[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7727m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6938m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_51_7521q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6939m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_7522q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6940m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_7523q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6941m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_7524q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6942m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_7525q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6943m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_7526q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6944m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_7527q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6945m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_7528q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6946m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_7529q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6947m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_7530q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6948m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_7531q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6949m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_7532q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6950m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_7533q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6951m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_7534q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6952m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_7535q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6953m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_7536q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6954m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_7537q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6955m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_7538q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6956m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_7539q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6957m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_7540q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6958m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_7541q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6959m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_7542q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6960m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_7543q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6961m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_7544q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6962m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_7545q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6963m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_7546q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6964m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_7547q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6965m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_7548q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6966m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_7549q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6967m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_7550q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6968m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_7551q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6969m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_7552q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6970m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_7553q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6971m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_7554q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6972m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_7555q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6973m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_7556q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6974m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_7557q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6975m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_7558q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6976m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_7559q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6977m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_7560q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6978m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_7561q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6979m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_7562q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6980m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_7563q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6981m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_7564q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6982m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_7565q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6983m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_7566q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6984m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_7567q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6985m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_7568q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6986m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_7569q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6987m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_7570q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6988m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_7571q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6989m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_7150q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6990m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[51] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6938m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6991m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[50] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6939m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6992m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[49] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6940m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6993m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[48] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6941m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6994m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[47] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6942m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6995m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[46] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6943m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6996m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[45] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6944m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6997m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[44] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6945m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6998m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[43] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6946m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6999m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[42] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6947m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7000m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[41] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6948m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7001m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[40] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6949m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7002m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[39] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6950m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7003m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[38] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6951m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7004m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[37] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6952m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7005m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[36] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6953m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7006m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[35] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6954m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7007m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[34] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6955m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7008m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[33] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6956m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7009m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[32] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6957m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7010m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[31] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6958m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7011m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[30] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6959m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7012m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[29] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6960m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7013m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[28] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6961m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7014m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[27] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6962m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7015m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[26] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6963m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7016m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[25] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6964m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7017m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[24] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6965m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7018m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[23] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6966m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7019m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[22] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6967m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7020m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[21] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6968m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7021m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[20] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6969m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7022m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[19] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6970m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7023m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[18] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6971m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7024m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[17] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6972m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7025m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[16] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6973m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7026m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[15] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6974m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7027m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[14] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6975m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7028m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[13] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6976m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7029m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[12] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6977m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7030m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[11] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6978m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7031m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[10] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6979m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7032m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[9] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6980m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7033m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[8] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6981m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7034m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[7] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6982m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7035m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[6] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6983m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7036m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[5] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6984m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7037m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[4] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6985m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7038m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[3] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6986m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7039m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[2] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6987m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7040m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6988m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7041m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[0] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_6989m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7046m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_51_7469q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7047m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_7470q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7048m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_7471q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7049m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_7472q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7050m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_7473q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7051m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_7474q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7052m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_7475q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7053m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_7476q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7054m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_7477q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7055m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_7478q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7056m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_7479q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7057m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_7480q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7058m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_7481q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7059m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_7482q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7060m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_7483q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7061m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_7484q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7062m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_7485q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7063m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_7486q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7064m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_7487q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7065m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_7488q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7066m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_7489q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7067m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_7490q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7068m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_7491q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7069m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_7492q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7070m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_7493q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7071m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_7494q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7072m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_7495q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7073m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_7496q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7074m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_7497q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7075m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_7498q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7076m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_7499q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7077m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_7500q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7078m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_7501q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7079m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_7502q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7080m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_7503q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7081m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_7504q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7082m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_7505q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7083m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_7506q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7084m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_7507q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7085m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_7508q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7086m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_7509q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7087m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_7510q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7088m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_7511q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7089m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_7512q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7090m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_7513q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7091m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_7514q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7092m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_7515q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7093m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_7516q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7094m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_7517q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7095m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_7518q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7096m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_7519q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7097m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_7520q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7098m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[51] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7046m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7099m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[50] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7047m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7100m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[49] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7048m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7101m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[48] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7049m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7102m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[47] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7050m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7103m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[46] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7051m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7104m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[45] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7052m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7105m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[44] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7053m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7106m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[43] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7054m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7107m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[42] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7055m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7108m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[41] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7056m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7109m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[40] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7057m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7110m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[39] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7058m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7111m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[38] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7059m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7112m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[37] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7060m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7113m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[36] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7061m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7114m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[35] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7062m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7115m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[34] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7063m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7116m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[33] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7064m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7117m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[32] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7065m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7118m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[31] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7066m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7119m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[30] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7067m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7120m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[29] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7068m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7121m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[28] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7069m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7122m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[27] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7070m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7123m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[26] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7071m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7124m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[25] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7072m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7125m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[24] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7073m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7126m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[23] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7074m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7127m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[22] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7075m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7128m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[21] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7076m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7129m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[20] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7077m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7130m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[19] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7078m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7131m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[18] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7079m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7132m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[17] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7080m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7133m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[16] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7081m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7134m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[15] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7082m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7135m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[14] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7083m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7136m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[13] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7084m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7137m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[12] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7085m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7138m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[11] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7086m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7139m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[10] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7087m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7140m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[9] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7088m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7141m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[8] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7089m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7142m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[7] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7090m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7143m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[6] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7091m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7144m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[5] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7092m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7145m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[4] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7093m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7146m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[3] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7094m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7147m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[2] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7095m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7148m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7096m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7149m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[0] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7097m_dataout;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7158m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_51_7417q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7159m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_7418q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7160m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_7419q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7161m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_7420q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7162m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_7421q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7163m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_7422q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7164m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_7423q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7165m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_7424q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7166m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_7425q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7167m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_7426q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7168m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_7427q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7169m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_7428q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7170m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_7429q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7171m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_7430q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7172m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_7431q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7173m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_7432q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7174m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_7433q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7175m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_7434q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7176m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_7435q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7177m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_7436q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7178m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_7437q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7179m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_7438q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7180m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_7439q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7181m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_7440q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7182m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_7441q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7183m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_7442q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7184m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_7443q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7185m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_7444q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7186m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_7445q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7187m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_7446q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7188m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_7447q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7189m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_7448q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7190m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_7449q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7191m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_7450q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7192m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_7451q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7193m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_7452q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7194m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_7453q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7195m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_7454q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7196m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_7455q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7197m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_7456q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7198m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_7457q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7199m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_7458q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7200m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_7459q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7201m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_7460q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7202m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_7461q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7203m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_7462q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7204m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_7463q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7205m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_7464q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7206m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_7465q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7207m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_7466q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7208m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_7467q, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7209m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_7468q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7210m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[51] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7158m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7211m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[50] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7159m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7212m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[49] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7160m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7213m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[48] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7161m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7214m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[47] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7162m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7215m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[46] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7163m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7216m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[45] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7164m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7217m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[44] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7165m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7218m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[43] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7166m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7219m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[42] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7167m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7220m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[41] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7168m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7221m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[40] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7169m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7222m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[39] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7170m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7223m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[38] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7171m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7224m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[37] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7172m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7225m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[36] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7173m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7226m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[35] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7174m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7227m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[34] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7175m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7228m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[33] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7176m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7229m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[32] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7177m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7230m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[31] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7178m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7231m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[30] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7179m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7232m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[29] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7180m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7233m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[28] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7181m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7234m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[27] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7182m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7235m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[26] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7183m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7236m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[25] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7184m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7237m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[24] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7185m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7238m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[23] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7186m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7239m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[22] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7187m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7240m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[21] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7188m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7241m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[20] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7189m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7242m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[19] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7190m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7243m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[18] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7191m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7244m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[17] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7192m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7245m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[16] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7193m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7246m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[15] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7194m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7247m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[14] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7195m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7248m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[13] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7196m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7249m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[12] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7197m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7250m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[11] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7198m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7251m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[10] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7199m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7252m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[9] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7200m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7253m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[8] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7201m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7254m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[7] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7202m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7255m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[6] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7203m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7256m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[5] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7204m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7257m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[4] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7205m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7258m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[3] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7206m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7259m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[2] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7207m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7260m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7208m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7261m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19104_q_b[0] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_7209m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6896m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6869m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6509m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6512m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6273m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6270_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6274m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6270_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6275m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6267_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268_o[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6273m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6276m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6267_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268_o[0] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_6274m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5172m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[10] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5173m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5174m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5175m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5176m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5177m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5178m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5179m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5180m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5181m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5123m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5124m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5125m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5126m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5127m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5128m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5129m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5130m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5131m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5132m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4976m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4977m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4978m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4979m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4980m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4981m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4982m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4983m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4984m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_4985m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5015m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5016m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5017m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5018m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5019m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5020m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5021m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5022m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5023m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_5024m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5599m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5600m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5601m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5602m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5603m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5604m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5605m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5606m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5607m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5634m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5635m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5636m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5637m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5638m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5639m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5640m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5641m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5642m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_4590m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_4273q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_4580m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_4263q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_4579m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_4262q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_4578m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_4261q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_4577m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_4260q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_4576m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_4259q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_4575m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_4258q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_4574m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_4257q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_4573m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_4256q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_4572m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_4255q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_4571m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_4254q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_4589m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_4272q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_4570m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_4253q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_4569m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_4252q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_4568m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_4251q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_4567m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_4250q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_4566m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_4249q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_4565m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_4248q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_4564m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_4247q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_4563m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_4246q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_4562m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_4245q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_4561m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_4244q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_4588m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_4271q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_4560m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_4243q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_4559m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_4242q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_4587m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_4270q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_4586m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_4269q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_4585m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_4268q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_4584m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_4267q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_4583m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_4266q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_4582m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_4265q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_4581m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_4264q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_4602m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4555m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_4601m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4554m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_4600m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4553m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_4599m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4552m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4529m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4532m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_4274q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4533m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_4275q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4534m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_4276q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4535m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_4277q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4536m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_4278q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q)));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4537m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_4279q, (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_4281q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4538m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4532m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4539m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4533m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4540m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4534m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4541m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4535m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4542m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4536m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4543m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4537m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4550m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4529m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4538m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4551m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4533m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4539m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4552m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4534m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4540m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4553m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4535m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4541m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4554m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4536m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4542m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4555m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4537m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4543m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_4598m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4551m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_4597m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4550m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_4334q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_4387q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_4324q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_4377q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_4323q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_4376q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_4322q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_4375q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_4321q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_4374q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_4320q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_4373q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_4319q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_4372q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_4318q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_4371q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_4317q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_4370q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_18_4316q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_18_4369q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_4333q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_4386q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_4332q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_4385q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_4331q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_4384q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_4330q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_4383q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_4329q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_4382q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_4328q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_4381q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_4327q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_4380q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_4326q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_4379q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_4325q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_4378q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3935m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[9] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[9];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3936m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[8] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[8];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3937m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[7] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[7];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3938m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[6] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[6];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3939m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[5] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[5];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3940m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[4] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[4];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3941m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[3] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[3];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3942m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[2] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[2];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3943m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[1] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[1];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3944m_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o[0] : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o[0];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3945m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3935m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_9_3921m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3946m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3936m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_8_3922m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3947m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3937m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_7_3923m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3948m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3938m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_3924m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3949m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3939m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_3925m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3950m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3940m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_3926m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3951m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3941m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_3927m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3952m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3942m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_3928m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3953m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3943m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_3929m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3954m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3944m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_3930m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_3930m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_3929m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_3928m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_3927m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_3926m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_3925m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_3924m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_7_3923m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_8_3922m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_9_3921m_dataout = (master_readdatavalid === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o[10] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_4503m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_4443m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_4493m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_4433m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[8];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_4492m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_4432m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[9];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_4491m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_4431m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[10];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_4490m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_4430m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[11];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_4489m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_4429m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[12];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_4488m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_4428m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[13];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_4487m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_4427m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[14];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_4486m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_4426m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[15];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_4485m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_4425m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[16];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_4484m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_4424m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[17];
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_4502m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_4442m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_4483m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_4423m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[18];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_4482m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_4422m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[19];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_4481m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_4421m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[20];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_4480m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_4420m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[21];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_4479m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_4419m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[22];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_4478m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_4418m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[23];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_4477m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_4417m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[24];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_4476m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_4416m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[25];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_4475m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_4415m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[26];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_4474m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_4414m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[27];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_4501m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_4441m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[0];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_4473m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_4413m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[28];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_4472m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_4412m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[29];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_4500m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_4440m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[1];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_4499m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_4439m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[2];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_4498m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_4438m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[3];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_4497m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_4437m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[4];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_4496m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_4436m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[5];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_4495m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_4435m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[6];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_4494m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_4434m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o[7];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_4522m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[1];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_4512m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[11];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_4511m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[12];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_4510m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[13];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_4509m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[14];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_4508m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[15];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_4507m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[16];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_4506m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[17];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_4505m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[18];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_18_4504m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[19];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_4521m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[2];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_4520m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[3];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_4519m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[4];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_4518m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[5];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_4517m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[6];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_4516m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[7];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_4515m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[8];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_4514m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[9];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_4513m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o[10];
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_4336q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_4389q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_4335q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4869m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_3993_dataout === 1'b1) ? (((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) | (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout)) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_4524_dataout) : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4556m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4558m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4556m_dataout, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q)));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_4557m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q, ~((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q)));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3995m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3996m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3997m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3998m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3999m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4000m_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4001m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_4591m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3995m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4002m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_4592m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3996m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4003m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_4593m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3997m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4004m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_4594m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3998m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4005m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_4595m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3999m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4006m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_4596m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4000m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_4596m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4549m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_4595m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4548m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_4594m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4547m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_4593m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4546m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4544m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4529m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4545m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4533m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4546m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4534m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4547m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4535m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4548m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4536m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4549m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_4280q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4537m_dataout : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_4592m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4545m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_4591m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4544m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7812m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[23] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7813m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[22] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7814m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[21] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7815m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[20] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7816m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[19] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7817m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[18] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7818m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[17] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7819m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[16] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7820m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[15] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7821m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[14] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7822m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[13] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7823m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[12] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7824m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[11] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7825m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[10] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7826m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[9] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7827m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[8] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7828m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[7] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7829m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[6] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7830m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[5] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7831m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[4] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7832m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[3] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7833m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[2] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7834m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[1] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7835m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_7805q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_19601_q_b[0] : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7836m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_7945q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7837m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_7946q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7838m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_7947q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7839m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_7948q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7840m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_7949q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7841m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_7950q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7842m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_7951q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7843m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_7952q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7844m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_7953q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7845m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_7954q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7846m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_7955q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7847m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_7956q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7848m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_7957q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7849m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_7958q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7850m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_7959q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7851m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_7960q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7852m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_7961q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7853m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_7962q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7854m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_7963q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7855m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_7964q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7856m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_7965q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7857m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_7966q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7858m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_7967q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7859m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_7968q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_7973q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7860m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7812m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7836m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7861m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7813m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7837m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7862m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7814m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7838m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7863m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7815m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7839m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7864m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7816m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7840m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7865m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7817m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7841m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7866m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7818m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7842m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7867m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7819m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7843m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7868m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7820m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7844m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7869m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7821m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7845m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7870m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7822m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7846m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7871m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7823m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7847m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7872m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7824m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7848m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7873m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7825m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7849m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7874m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7826m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7850m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7875m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7827m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7851m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7876m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7828m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7852m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7877m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7829m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7853m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7878m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7830m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7854m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7879m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7831m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7855m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7880m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7832m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7856m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7881m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7833m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7857m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7882m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7834m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7858m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7883m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_7971q === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7835m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_7859m_dataout;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7810m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7811m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_7810m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15316m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, ~(((((((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q) | s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout) | s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout) | s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout)));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout === 1'b1) ? (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout) : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15316m_dataout;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15662m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15638m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15652m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15628m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15651m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15627m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15650m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15626m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_15649m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15625m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_15648m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15624m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15327m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_8501m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15328m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_8502m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15329m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_8503m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15330m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_8504m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15331m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_8505m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15332m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_8506m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15333m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_8507m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15334m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_8508m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15335m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_8509m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15336m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_8510m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15337m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_8511m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15338m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_8512m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15339m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_8513m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15340m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_8514m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15341m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_8515m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15342m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_8516m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15343m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_8517m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15344m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_8518m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15345m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_8519m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15346m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_8520m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15347m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_8521m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15348m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_8522m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15349m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_8523m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15350m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_8524m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15351m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15327m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15352m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15328m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15353m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15329m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15354m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15330m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15355m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15331m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15356m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15332m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15357m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15333m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15358m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15334m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15359m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15335m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15360m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15336m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15361m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15337m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15362m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15338m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15363m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15339m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15364m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15340m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15365m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15341m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15366m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15342m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15367m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15343m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15368m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15344m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15369m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15345m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15370m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15346m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15371m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15347m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15372m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15348m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15373m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15349m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15374m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15350m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15375m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15351m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15376m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15352m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15377m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15353m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15378m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15354m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15379m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15355m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15380m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15356m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15381m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15357m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15382m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15358m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15383m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15359m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15384m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15360m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15385m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15361m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15386m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15362m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15387m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15363m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15388m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15364m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15389m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15365m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15390m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15366m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15391m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15367m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15392m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15368m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15393m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15369m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15394m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15370m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15395m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15371m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15396m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15372m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15397m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15373m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15398m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15374m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15399m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15375m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15400m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15376m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15401m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15377m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15402m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15378m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15403m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15379m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15404m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15380m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15405m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15381m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15406m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15382m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15407m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15383m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15408m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15384m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15409m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15385m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15410m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15386m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15411m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15387m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15412m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15388m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15413m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15389m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15414m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15390m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15415m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15391m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15416m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15392m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15417m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15393m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15418m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15394m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15419m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15395m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15420m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15396m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15421m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15397m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15422m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15398m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15423m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15399m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15424m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15400m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15425m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15401m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15426m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15402m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15427m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15403m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15428m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15404m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15429m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15405m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15430m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15406m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15431m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15407m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15432m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15408m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15433m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15409m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15434m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15410m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15435m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15411m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15436m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15412m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15437m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15413m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15438m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15414m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15439m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15415m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15440m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15416m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15441m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15417m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15442m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15418m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15443m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15419m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15444m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15420m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15445m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15421m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15446m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15422m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15447m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15423m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15448m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15424m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15449m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15425m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15450m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15426m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15451m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_15258q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15427m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15452m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_15259q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15428m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15453m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_15260q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15429m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15454m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_15223q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15430m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15455m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15431m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15456m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15432m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15457m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15433m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15458m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15434m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15459m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_15262q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15435m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15460m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_15263q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15436m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15461m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_15264q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15437m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15462m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_15228q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15438m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15463m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15439m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15464m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15440m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15465m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15441m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15466m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15442m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15467m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_15266q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15443m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15468m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_15267q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15444m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15469m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_15268q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15445m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15470m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_15232q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15446m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15471m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15447m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15472m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15448m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15473m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15449m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15474m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15450m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15475m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15451m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15476m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15452m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15477m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15453m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15478m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15454m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15479m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15455m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15480m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15456m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15481m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15457m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15482m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15458m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15483m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15459m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15484m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15460m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15485m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15461m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15486m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15462m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15487m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15463m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15488m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15464m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15489m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15465m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15490m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15466m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15491m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15467m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15492m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15468m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15493m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15469m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15494m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15470m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15495m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15471m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15496m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15472m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15497m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15473m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15498m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15474m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15499m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15475m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15500m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15476m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15501m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15477m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15502m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15478m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15503m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15479m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15504m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15480m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15505m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15481m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15506m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15482m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15507m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15483m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15508m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15484m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15509m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15485m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15510m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15486m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15511m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15487m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15512m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15488m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15513m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15489m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15514m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15490m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15515m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15491m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15516m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15492m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15517m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15493m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15518m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15494m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15519m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15495m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15520m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15496m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15521m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15497m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15522m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15498m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15523m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_15270q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15499m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15524m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_15271q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15500m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15525m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_15272q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15501m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15526m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_15236q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15502m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15527m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15503m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15528m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15504m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15529m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15505m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15530m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15506m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15531m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_15274q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15507m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15532m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_15275q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15508m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15533m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_15276q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15509m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15534m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_15240q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15510m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15535m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15511m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15536m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15512m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15537m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15513m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15538m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15514m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15539m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_15278q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15515m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15540m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_15279q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15516m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15541m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_15280q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15517m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15542m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_15244q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15518m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15543m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15519m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15544m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15520m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15545m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15521m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15546m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15522m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15547m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15523m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15548m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15524m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15549m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15525m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15550m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15526m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15551m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15527m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15552m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15528m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15553m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15529m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15554m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15530m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15555m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15531m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15556m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15532m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15557m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15533m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15558m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15534m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15559m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15535m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15560m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15536m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15561m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15537m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15562m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15538m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15563m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15539m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15564m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15540m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15565m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15541m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15566m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15542m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15567m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15543m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15568m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15544m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15569m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15545m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15570m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15546m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15571m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15547m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15572m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15548m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15573m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15549m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15574m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15550m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15575m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15551m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15576m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15552m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15577m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15553m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15578m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15554m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15579m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15555m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15580m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15556m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15581m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15557m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15582m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15558m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15583m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15559m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15584m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15560m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15585m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15561m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15586m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15562m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15587m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15563m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15588m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15564m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15589m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15565m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15590m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15566m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15591m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15567m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15592m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15568m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15593m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15569m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15594m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15570m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15595m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_15282q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15571m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15596m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_15283q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15572m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15597m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_15284q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15573m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15598m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_15248q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15574m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15599m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15575m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15600m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15576m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15601m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15577m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15602m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15578m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15603m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_15286q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15579m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15604m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_15287q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15580m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15605m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_15288q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15581m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15606m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_15252q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15582m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15607m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15583m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15608m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15584m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15609m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15585m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15610m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15586m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15611m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_15289q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15587m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15612m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_15290q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15588m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15613m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_15291q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15589m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15614m_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_15302q : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15590m_dataout;
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15615m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15591m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15616m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15592m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15617m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15593m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15618m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15594m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15619m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15595m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15620m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15596m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15621m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15597m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15622m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15598m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15623m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15599m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15624m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15600m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15625m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15601m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15626m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15602m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15627m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15603m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15628m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15604m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15629m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15605m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15630m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15606m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15631m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15607m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15632m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15608m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15633m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15609m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15634m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15610m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15635m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15611m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15636m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15612m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15637m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15613m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15638m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15614m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_15647m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15623m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_15646m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15622m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_15645m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15621m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_15644m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15620m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_15643m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15619m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15661m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15637m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_15642m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15618m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_15641m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15617m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_15640m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15616m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15639m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15615m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15660m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15636m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15659m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15635m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15658m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15634m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15657m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15633m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15656m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15632m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15655m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15631m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15654m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15630m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15653m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15629m_dataout, ~(s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_15699m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15662m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_8524m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_15689m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15652m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_8514m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_15688m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15651m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_8513m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_15687m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15650m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_8512m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_15686m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_15649m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_8511m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_15685m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_15648m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_8510m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_15684m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_15647m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_8509m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_15683m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_15646m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_8508m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_15682m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_15645m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_8507m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_15681m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_15644m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_8506m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_15680m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_15643m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_8505m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_15698m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15661m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_8523m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_15679m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_15642m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_8504m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_15678m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_15641m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_8503m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_15677m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_15640m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_8502m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_15676m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15639m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_8501m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_15697m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15660m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_8522m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_15696m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15659m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_8521m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_15695m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15658m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_8520m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_15694m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15657m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_8519m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_15693m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15656m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_8518m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_15692m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15655m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_8517m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_15691m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15654m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_8516m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_15690m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15653m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_8515m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_15701m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_15670m_dataout : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_8525m_dataout;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_15700m_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout === 1'b1) ? (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout | s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout) : wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_8526m_dataout;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15675m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15674_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_15317m_dataout);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_15670m_dataout, ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)), wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668_o);
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_15294m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10018m_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10161m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q);
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10069m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10070m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10071m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10072m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10073m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10074m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10075m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10076m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10077m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10078m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10079m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10080m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10081m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10082m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10083m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10084m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10085m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10086m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10087m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_10088m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10021m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10022m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10023m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10024m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10025m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10026m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10027m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10028m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10029m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10030m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10031m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10032m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10033m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10034m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10035m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10036m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10037m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10038m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10039m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10040m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10041m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10042m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10043m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10044m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10045m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10046m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10047m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10048m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10049m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10050m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10051m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10052m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10089m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10090m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10091m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10092m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10093m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10094m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10095m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10096m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10097m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10098m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10099m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10100m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10101m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10102m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10103m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10104m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10105m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10106m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10107m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10108m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10109m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10110m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10111m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10112m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10113m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10114m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10115m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10116m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10117m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10118m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10119m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10120m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10121m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10122m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10123m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10124m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10125m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10126m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10127m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10128m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10129m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10130m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10131m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10132m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10133m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10134m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10135m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10136m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10137m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10138m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10139m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10140m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10141m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10142m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10143m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10144m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10145m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10146m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10147m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10148m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10149m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10150m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10151m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10152m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q;
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10019m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10160m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10011m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10012m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10013m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10014m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10015m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10016m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10017m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q));
	or(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10153m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q);
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10154m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10155m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10156m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10157m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10158m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	and(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10159m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q, ~(de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q));
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10053m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10054m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10055m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10056m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10057m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10058m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10059m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10060m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10061m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10062m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10063m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10064m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10065m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10066m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10067m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q;
	assign		wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10068m_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_bank_to_read_10298q) === 1'b1) ? de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q : de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789
	( 
	.a({slave_address[4:0], 1'b1}),
	.b({{3{1'b1}}, {2{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789.width_a = 6,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789.width_b = 6,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789.width_o = 6;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039
	( 
	.a({1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_8456q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_8457q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_8458q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_8459q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_8460q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_8461q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_8462q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_8463q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_8464q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_8465q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_8466q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_8467q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_8468q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_8469q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_8470q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_8471q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_8472q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_8473q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_8474q, 1'b1}),
	.b({{19{1'b1}}, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039.width_a = 21,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039.width_b = 21,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039.width_o = 21;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q}),
	.b({{18{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046.width_a = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046.width_b = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_8046.width_o = 19;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q
, 1'b1}),
	.b({{9{1'b1}}, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_3920.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_9_3921m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_8_3922m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_7_3923m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_3924m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_3925m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_3926m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_3927m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_3928m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_3929m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_3930m_dataout}),
	.b({{9{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933.width_b = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_3933.width_o = 10;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934
	( 
	.a({{9{1'b0}}, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_9_3921m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_8_3922m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_7_3923m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_3924m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_3925m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_3926m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_3927m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_3928m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_3929m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_3930m_dataout}),
	.b({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_18_4392m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_4393m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_4394m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_4395m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_4396m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_4397m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_4398m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_4399m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_4400m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_4401m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_4402m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_4403m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_4404m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_4405m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_4406m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_4407m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_4408m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_4409m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_4410m_dataout}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934.width_a = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934.width_b = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_3934.width_o = 19;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974
	( 
	.a({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q
), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q), 1'b1}),
	.b({1'b1, {9{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q, 1'b1}),
	.b({{5{1'b1}}, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994.width_a = 7,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994.width_b = 7,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_3994.width_o = 7;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_4412m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_4413m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_4414m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_4415m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_4416m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_4417m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_4418m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_4419m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_4420m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_4421m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_4422m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_4423m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_4424m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_4425m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_4426m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_4427m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_4428m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_4429m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_4430m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_4431m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_4432m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_4433m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_4434m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_4435m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_4436m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_4437m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_4438m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_4439m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_4440m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_4441m_dataout}),
	.b({{24{1'b0}}, (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout), {5{1'b0}}}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469.width_a = 30,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469.width_b = 30,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_4469.width_o = 30;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout, 1'b1}),
	.b({{13{1'b1}}, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout, {6{1'b1}}}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471.width_a = 20,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471.width_b = 20,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_4471.width_o = 20;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q}),
	.b({1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_6268.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q, 1'b1}),
	.b({1'b1, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272.width_a = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272.width_b = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_6272.width_o = 3;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q}),
	.b({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_6280q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_6263q}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6410q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6403.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6413q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6406.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6466q, 1'b1}),
	.b({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6418q), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6415.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_6479q, 1'b1}),
	.b({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6429q), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6438q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6424.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6425m_dataout, 1'b1}),
	.b({(~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6420_o[1]), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6427.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6440q, 1'b1}),
	.b({1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6433.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6434m_dataout}),
	.b({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_6494q}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6435.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q, 1'b1}),
	.b({1'b1, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711.width_a = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711.width_b = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_7711.width_o = 3;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q}),
	.b({1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_7721.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_6515q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_6508.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_6506q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_6511.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6875q}),
	.b({1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6868.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_6922q, 1'b1}),
	.b({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6880q), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6902q, 1'b1}),
	.b({1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895.width_b = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6895.width_o = 2;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6896m_dataout}),
	.b({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6877_o[1]}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897.width_a = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897.width_b = 1,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6897.width_o = 1;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_9_5005q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_8_5006q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_7_5007q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_5008q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_5009q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_5010q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_5011q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_5012q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_5013q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_5036q}),
	.b({{9{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975.width_b = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_4975.width_o = 10;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_9_5046q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_8_5047q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_7_5048q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_5049q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_5050q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_5051q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_5052q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_5053q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_5054q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_5057q}),
	.b({{9{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014.width_b = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_5014.width_o = 10;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_9_5429q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_8_5430q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_7_5431q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_5432q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_5433q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_5434q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_5435q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_5436q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_5437q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_5427q, 1'b1}),
	.b({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_9_5067q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_8_5068q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_7_5069q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_5070q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_5071q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_5072q
), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_5073q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_5074q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_5075q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_5089q), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_9_5558q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_8_5559q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_7_5560q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_5561q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_5562q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_5563q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_5564q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_5565q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_5566q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_5557q, 1'b1}),
	.b({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_9_5099q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_8_5100q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_7_5101q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_5102q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_5103q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_5104q
), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_5105q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_5106q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_5107q), (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_5147q), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9_5161q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_8_5162q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_7_5163q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_5164q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_5165q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_5166q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_5167q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_5168q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_5169q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_5186q}),
	.b({{9{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122.width_b = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_5122.width_o = 10;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5123m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5124m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5125m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5126m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5127m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5128m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5129m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5130m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5131m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_5132m_dataout, 1'b1}),
	.b({(~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[10]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[9]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[8]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[7]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[6]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[5]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[4]
), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[3]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[2]), (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_5118_o[1]), 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_5143.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_9_5202q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_8_5203q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_7_5204q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_5205q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_5206q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_5207q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_5208q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_5209q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_5210q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_5198q, 1'b1}),
	.b({{9{1'b1}}, 1'b0, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171.width_a = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171.width_b = 11,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_5171.width_o = 11;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5172m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5173m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5174m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5175m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5176m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5177m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5178m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5179m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5180m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_5181m_dataout}),
	.b({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_5086_o[10:1]}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182.width_b = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182.width_o = 10;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8_5625q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7_5626q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_6_5627q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_5628q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_5629q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_5630q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_5631q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_5632q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_5653q}),
	.b({{8{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598.width_a = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598.width_b = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_5598.width_o = 9;
	oper_add   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8_5662q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7_5663q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_6_5664q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_5665q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_5666q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_5667q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_5668q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_5669q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_5596q}),
	.b({{8{1'b0}}, 1'b1}),
	.cin(1'b0),
	.cout(),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633.width_a = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633.width_b = 9,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_5633.width_o = 9;
	oper_decoder   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822
	( 
	.i({slave_address[4:0]}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822.width_i = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822.width_o = 32;
	oper_less_than   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_6281_o[1:0]}),
	.b({2{1'b1}}),
	.cin(1'b0),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282.width_a = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282.width_b = 2;
	oper_less_than   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980
	( 
	.a({19{1'b0}}),
	.b({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_18_8437q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_8438q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_8439q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_8440q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_8441q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_8442q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_8443q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_8444q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_8445q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_8446q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_8447q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_8448q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_8449q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_8450q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_8451q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_8452q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_8453q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_8454q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_8455q}),
	.cin(1'b0),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980.width_a = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980.width_b = 19;
	oper_less_than   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525
	( 
	.a({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_18_4444m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_4445m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_4446m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_4447m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_4448m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_4449m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_4450m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_4451m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_4452m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_4453m_dataout
, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_4454m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_4455m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_4456m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_4457m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_4458m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_4459m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_4460m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_4461m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_4462m_dataout}),
	.b({{13{1'b0}}, (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout), {5{1'b0}}}),
	.cin(1'b1),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525.width_a = 19,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525.width_b = 19;
	oper_less_than   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_9_3955q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_8_3956q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_7_3957q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_3958q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_3959q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_3960q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_3961q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_3962q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_3963q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_4195q}
),
	.b({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_3974_o[10:1]}),
	.cin(1'b1),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530.width_a = 10,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_4530.width_b = 10;
	oper_less_than   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668
	( 
	.a({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}),
	.b({1'b1, {3{1'b0}}}),
	.cin(1'b1),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668_o));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668.sgate_representation = 0,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668.width_a = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_15668.width_b = 4;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_12747q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_12645q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_12543q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_12442q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_12341q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_12240q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_12139q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_12038q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_11937q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_11836q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_11735q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_11634q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_11533q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_11432q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_11331q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_11230q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_11129q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_11028q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_10790.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_12757q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_12655q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_12553q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_12452q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_12351q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_12250q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_12149q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_12048q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_11947q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_11846q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_11745q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_11644q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_11543q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_11442q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_11341q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_11240q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_11139q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_11038q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_10800.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_12758q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_12656q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_12554q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_12453q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_12352q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_12251q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_12150q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_12049q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_11948q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_11847q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_11746q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_11645q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_11544q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_11443q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_11342q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_11241q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_11140q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_11039q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_10801.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_12759q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_12657q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_12555q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_12454q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_12353q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_12252q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_12151q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_12050q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_11949q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_11848q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_11747q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_11646q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_11545q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_11444q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_11343q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_11242q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_11141q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_11040q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_10802.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_12760q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_12658q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_12556q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_12455q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_12354q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_12253q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_12152q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_12051q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_11950q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_11849q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_11748q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_11647q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_11546q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_11445q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_11344q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_11243q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_11142q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_11041q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_12761q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_12659q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_12557q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_12456q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_12355q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_12254q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_12153q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_12052q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_11951q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_11850q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_11749q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_11648q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_11547q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_11446q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_11345q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_11244q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_11143q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_11042q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_12762q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_12660q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_12558q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_12457q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_12356q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_12255q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_12154q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_12053q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_11952q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_11851q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_11750q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_11649q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_11548q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_11447q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_11346q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_11245q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_11144q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_11043q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_12763q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_12661q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_12559q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_12458q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_12357q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_12256q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_12155q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_12054q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_11953q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_11852q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_11751q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_11650q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_11549q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_11448q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_11347q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_11246q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_11145q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_11044q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_12764q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_12662q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_12560q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_12459q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_12358q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_12257q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_12156q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_12055q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_11954q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_11853q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_11752q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_11651q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_11550q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_11449q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_11348q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_11247q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_11146q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_11045q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_12765q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_12663q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_12561q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_12460q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_12359q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_12258q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_12157q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_12056q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_11955q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_11854q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_11753q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_11652q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_11551q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_11450q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_11349q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_11248q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_11147q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_11046q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_12766q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_12664q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_12562q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_12461q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_12360q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_12259q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_12158q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_12057q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_11956q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_11855q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_11754q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_11653q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_11552q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_11451q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_11350q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_11249q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_11148q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_11047q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_12748q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_12646q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_12544q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_12443q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_12342q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_12241q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_12140q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_12039q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_11938q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_11837q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_11736q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_11635q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_11534q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_11433q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_11332q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_11231q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_11130q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_11029q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_10791.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_12767q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_12665q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_12563q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_12462q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_12361q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_12260q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_12159q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_12058q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_11957q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_11856q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_11755q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_11654q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_11553q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_11452q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_11351q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_11250q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_11149q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_11048q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_12768q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_12666q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_12564q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_12463q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_12362q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_12261q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_12160q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_12059q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_11958q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_11857q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_11756q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_11655q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_11554q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_11453q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_11352q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_11251q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_11150q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_11049q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_12769q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_12667q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_12565q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_12464q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_12363q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_12262q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_12161q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_12060q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_11959q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_11858q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_11757q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_11656q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_11555q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_11454q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_11353q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_11252q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_11151q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_11050q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_12770q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_12668q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_12566q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_12465q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_12364q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_12263q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_12162q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_12061q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_11960q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_11859q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_11758q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_11657q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_11556q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_11455q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_11354q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_11253q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_11152q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_11051q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_12771q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_12669q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_12567q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_12466q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_12365q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_12264q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_12163q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_12062q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_11961q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_11860q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_11759q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_11658q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_11557q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_11456q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_11355q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_11254q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_11153q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_11052q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_12772q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_12670q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_12568q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_12467q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_12366q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_12265q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_12164q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_12063q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_11962q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_11861q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_11760q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_11659q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_11558q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_11457q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_11356q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_11255q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_11154q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_11053q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_12773q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_12671q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_12569q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_12468q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_12367q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_12266q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_12165q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_12064q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_11963q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_11862q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_11761q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_11660q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_11559q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_11458q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_11357q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_11256q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_11155q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_11054q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_12774q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_12672q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_12570q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_12469q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_12368q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_12267q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_12166q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_12065q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_11964q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_11863q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_11762q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_11661q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_11560q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_11459q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_11358q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_11257q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_11156q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_11055q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_12775q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_12673q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_12571q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_12470q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_12369q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_12268q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_12167q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_12066q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_11965q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_11864q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_11763q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_11662q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_11561q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_11460q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_11359q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_11258q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_11157q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_11056q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_12776q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_12674q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_12572q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_12471q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_12370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_12269q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_12168q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_12067q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_11966q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_11865q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_11764q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_11663q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_11562q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_11461q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_11360q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_11259q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_11158q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_11057q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_12749q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_12647q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_12545q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_12444q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_12343q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_12242q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_12141q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_12040q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_11939q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_11838q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_11737q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_11636q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_11535q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_11434q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_11333q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_11232q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_11131q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_11030q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_10792.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_12777q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_12675q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_12573q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_12472q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_12371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_12270q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_12169q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_12068q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_11967q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_11866q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_11765q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_11664q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_11563q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_11462q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_11361q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_11260q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_11159q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_11058q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_12778q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_12676q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_12574q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_12473q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_12372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_12271q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_12170q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_12069q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_11968q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_11867q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_11766q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_11665q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_11564q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_11463q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_11362q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_11261q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_11160q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_11059q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_12750q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_12648q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_12546q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_12445q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_12344q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_12243q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_12142q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_12041q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_11940q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_11839q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_11738q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_11637q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_11536q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_11435q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_11334q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_11233q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_11132q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_11031q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_10793.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_12751q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_12649q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_12547q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_12446q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_12345q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_12244q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_12143q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_12042q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_11941q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_11840q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_11739q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_11638q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_11537q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_11436q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_11335q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_11234q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_11133q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_11032q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_10794.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_12752q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_12650q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_12548q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_12447q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_12346q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_12245q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_12144q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_12043q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_11942q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_11841q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_11740q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_11639q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_11538q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_11437q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_11336q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_11235q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_11134q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_11033q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_10795.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_12753q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_12651q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_12549q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_12448q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_12347q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_12246q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_12145q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_12044q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_11943q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_11842q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_11741q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_11640q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_11539q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_11438q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_11337q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_11236q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_11135q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_11034q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_10796.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_12754q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_12652q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_12550q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_12449q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_12348q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_12247q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_12146q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_12045q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_11944q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_11843q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_11742q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_11641q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_11540q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_11439q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_11338q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_11237q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_11136q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_11035q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_10797.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_12755q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_12653q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_12551q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_12450q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_12349q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_12248q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_12147q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_12046q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_11945q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_11844q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_11743q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_11642q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_11541q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_11440q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_11339q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_11238q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_11137q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_11036q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_10798.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799
	( 
	.data({{14{s_wire_gnd}}, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_12756q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_12654q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_12552q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_12451q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_12350q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_12249q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_12148q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_12047q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_11946q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_11845q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_11744q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_11643q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_11542q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_11441q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_11340q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_11239q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_11138q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_11037q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799_o),
	.sel({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_add0_10789_o[5:1]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799.width_data = 32,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_10799.width_sel = 5;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_15294m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, {4{1'b1}}, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), 1'b0, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, {6{1'b0}}}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297.width_data = 16,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_15297.width_sel = 4;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_15294m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_8525m_dataout & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15674_dataout), {3{1'b0}}, {4{(~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout)}}, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, {3{1'b0}}}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298.width_data = 16,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_15298.width_sel = 4;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_15294m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, {2{1'b1}}, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, 1'b0, {2{(~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout)}}, {2{1'b0}}, 1'b1, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), 1'b0, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299.width_data = 16,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_15299.width_sel = 4;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300
	( 
	.data({(~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q), 1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, 1'b1, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, 1'b1, 1'b0, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), 1'b0, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), 1'b0, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout), s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300.width_data = 16,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_15300.width_sel = 4;
	oper_mux   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15671_dataout, 1'b1, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q, 1'b1, 1'b0, {11{1'b1}}}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301.width_data = 16,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_15301.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_10803_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_10839.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_10813_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_10849.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_10814_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_10850.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_10815_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_10851.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_10816_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_10852.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_10817_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_10853.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_10818_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_10854.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_10819_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_10855.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_10820_o, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q, 1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_10926q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[2:0]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_10856.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_10821_o, 1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_enable_10925q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[2:0]}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_10857.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_10804_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_10840.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_10805_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_10841.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_10806_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_10842.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_10807_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_10843.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_10808_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_10844.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_10809_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_10845.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_10810_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_10846.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_10811_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_10847.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_10812_o, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848.width_data = 2,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_10848.width_sel = 2;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8075m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8219m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8075m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_8248.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8153m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_8477q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8194m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_8337.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8154m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_8478q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8195m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_8338.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8155m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_8479q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8196m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_8339.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8156m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_8480q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8197m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_8340.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8157m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_8481q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8198m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_8341.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8158m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_8482q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8199m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_8342.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8159m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_8483q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8200m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_8343.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8160m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_8484q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8201m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_8344.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8161m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_8485q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8202m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_8345.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8162m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_8486q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8203m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_8346.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout, 1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8375q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8249_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_8250.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8163m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_8487q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8204m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_8347.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8164m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_8488q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8205m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_8348.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8165m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_8489q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8206m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_8349.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8166m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_8490q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8207m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_8350.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8167m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_8491q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8208m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_8351.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8168m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_8492q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8209m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_8352.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8169m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_8493q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8210m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_8353.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8170m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_8494q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8211m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_8354.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8171m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_8495q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8212m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_8355.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8172m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_8496q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8213m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_8356.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8077m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8379q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_8224m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_8251.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8173m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_8497q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8214m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_8357.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8174m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_8527q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8215m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_8358.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359
	( 
	.data({(~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout), wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8178m_dataout, 1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8225m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_8359.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8179m_dataout, 1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8179m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_8360.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361
	( 
	.data({1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8180m_dataout, (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout), wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8226m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_8361.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362
	( 
	.data({1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8181m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_8181m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_8362.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253
	( 
	.data({1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8380q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_8223m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_8253.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8175m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8188m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_8255.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8176m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8182m_dataout, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_8332.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333
	( 
	.data({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8177m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_8378q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8249_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_8333.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8151m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_8475q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8192m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_8335.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8152m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_8476q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8193m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_8370q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_8336.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163
	( 
	.data({1'b0, 1'b1, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_9469q}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector0_10163.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q, 1'b0, 1'b1}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q), ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector10_10210.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q, 1'b1, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q), ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector11_10213.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q, 1'b1, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q), (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector12_10216.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q, 1'b1, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218_o),
	.sel({s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor11_10217_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector13_10218.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_31_10300q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10021m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10089m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10121m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector14_10220.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_30_10301q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10022m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10090m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10122m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector15_10221.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_29_10302q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10023m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10091m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10123m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector16_10222.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_28_10303q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10024m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10092m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10124m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector17_10223.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_27_10304q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10025m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10093m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10125m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector18_10224.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_26_10305q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10026m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10094m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10126m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector19_10225.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164
	( 
	.data({1'b0, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10287q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_frame_complete_10161m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector1_10164.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_25_10306q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10027m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10095m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10127m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector20_10226.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_24_10307q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10028m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10096m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10128m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector21_10227.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_23_10308q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10029m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10097m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10129m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector22_10228.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_22_10309q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10030m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10098m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10130m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector23_10229.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_21_10310q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10031m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10099m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10131m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector24_10230.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_20_10311q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10032m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10100m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10132m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector25_10231.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_19_10312q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10033m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10101m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10133m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector26_10232.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_18_10313q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10034m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10102m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10134m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector27_10233.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_17_10314q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10035m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10103m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10135m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector28_10234.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_16_10315q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10036m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10104m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10136m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector29_10235.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10011m_dataout, 1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10153m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector2_10165.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_15_10316q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10037m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10105m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10137m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector30_10236.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_14_10317q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10038m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10106m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10138m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector31_10237.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_13_10318q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10039m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10107m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10139m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector32_10238.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_12_10319q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10040m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10108m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10140m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector33_10239.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_11_10320q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10041m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10109m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10141m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector34_10240.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10_10321q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10042m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10110m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10142m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector35_10241.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_9_10322q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10043m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10111m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10143m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector36_10242.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_8_10323q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10044m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10112m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10144m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector37_10243.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_7_10324q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10045m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10113m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10145m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector38_10244.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_6_10325q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10046m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10114m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10146m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector39_10245.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10012m_dataout, 1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10154m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector3_10166.width_sel = 3;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_5_10326q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10047m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10115m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10147m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector40_10246.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_4_10327q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10048m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10116m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10148m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector41_10247.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_3_10328q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10049m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10117m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10149m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector42_10248.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_2_10329q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10050m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10118m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10150m_dataout, 1'b0}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249.width_data = 5,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector43_10249.width_sel = 5;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_1_10330q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10051m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10119m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10151m_dataout, 1'b0, 1'b1}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q)}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251.width_data = 6,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector44_10251.width_sel = 6;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253
	( 
	.data({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_0_10331q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10052m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10120m_dataout, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_writedata_10152m_dataout, 1'b0, 1'b1}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253.width_data = 6,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector45_10253.width_sel = 6;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10013m_dataout, 1'b1, 1'b0, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10155m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q, (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector4_10168.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10014m_dataout, 1'b0, 1'b1, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10156m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector5_10170.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10015m_dataout, 1'b0, 1'b1, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10157m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector6_10172.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10016m_dataout, 1'b0, 1'b1, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10158m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector7_10174.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10017m_dataout, 1'b0, 1'b1, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_10159m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q), de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176.width_data = 4,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector8_10176.width_sel = 4;
	oper_selector   de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178
	( 
	.data({wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10019m_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10401q, wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_running_10160m_dataout}),
	.o(wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178_o),
	.sel({de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q, s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q}));
	defparam
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178.width_data = 3,
		de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_selector9_10178.width_sel = 3;
	assign
		dout_data = {de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q},
		dout_endofpacket = de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q,
		dout_startofpacket = de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q,
		dout_valid = s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_valid_16068_dataout,
		master_address = {de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_4209q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_4210q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_4211q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_4212q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_4213q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_4214q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_4215q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_4216q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_4217q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_4218q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_4219q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_4220q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_4221q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_4222q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_4223q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_4224q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_4225q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_4226q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_4227q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_4228q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_4229q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_4230q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_4231q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_4232q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_4233q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_4234q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_4235q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_4236q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_4237q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_4238q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_4239q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_4605q},
		master_burstcount = {de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_4203q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_4204q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_4205q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_4206q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_4207q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_4208q},
		master_read = de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q,
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_14590_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & (~ slave_address[2])) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_10786_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_14590_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_14557_dataout = (((((~ slave_address[0]) & slave_address[1]) & (~ slave_address[2])) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_10960_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_14623_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_14623_dataout = ((((slave_address[0] & slave_address[1]) & (~ slave_address[2])) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_11970_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14953_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14953_dataout = ((((slave_address[0] & (~ slave_address[1])) & slave_address[2]) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_12071_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14986_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14986_dataout = (((((~ slave_address[0]) & slave_address[1]) & slave_address[2]) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_12172_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_15019_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_15019_dataout = ((((slave_address[0] & slave_address[1]) & slave_address[2]) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_12273_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15052_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15052_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & (~ slave_address[2])) & (~ slave_address[3])) & slave_address[4]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_12374_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15085_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15085_dataout = ((((slave_address[0] & (~ slave_address[1])) & (~ slave_address[2])) & (~ slave_address[3])) & slave_address[4]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_12475_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15118_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15118_dataout = (((((~ slave_address[0]) & slave_address[1]) & (~ slave_address[2])) & (~ slave_address[3])) & slave_address[4]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_12577_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15151_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15151_dataout = ((((slave_address[0] & slave_address[1]) & (~ slave_address[2])) & (~ slave_address[3])) & slave_address[4]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_12679_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15184_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15184_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & slave_address[2]) & (~ slave_address[3])) & slave_address[4]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_11061_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_14656_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_14656_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & slave_address[2]) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_11162_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_14689_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_14689_dataout = ((((slave_address[0] & (~ slave_address[1])) & slave_address[2]) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_11263_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14722_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14722_dataout = (((((~ slave_address[0]) & slave_address[1]) & slave_address[2]) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_11364_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14755_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14755_dataout = ((((slave_address[0] & slave_address[1]) & slave_address[2]) & (~ slave_address[3])) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_11465_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14788_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14788_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & (~ slave_address[2])) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_11566_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14821_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14821_dataout = ((((slave_address[0] & (~ slave_address[1])) & (~ slave_address[2])) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_11667_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14854_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14854_dataout = (((((~ slave_address[0]) & slave_address[1]) & (~ slave_address[2])) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_11768_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14887_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14887_dataout = ((((slave_address[0] & slave_address[1]) & (~ slave_address[2])) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_11869_dataout = (slave_write & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14920_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14920_dataout = (((((~ slave_address[0]) & (~ slave_address[1])) & slave_address[2]) & slave_address[3]) & (~ slave_address[4])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_10823_dataout = ((wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[2] | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[1]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[0]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_10837_dataout = ((((((((((((((((((((((((((((wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[31] | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[30]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[29]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[28]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[27]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[26]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[25]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[24]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[23]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[22]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[21]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[20]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[19]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[18]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[17]
) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[16]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[15]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[14]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[13]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[12]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[11]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[10]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[9]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[8]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[7]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[6]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[5]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[4]) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_10822_o[3]),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_valid_16068_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_16041q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_eop_15946_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_eop_16067q & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_valid_16068_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_16163_dataout = ((((((((((((((((((((((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_23_16042q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_22_16043q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_21_16044q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_20_16045q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_19_16046q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_18_16047q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_17_16048q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_16_16049q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_15_16050q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_14_16051q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_13_16052q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_12_16053q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_11_16054q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_10_16055q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_9_16056q
)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_8_16057q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_7_16058q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_6_16059q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_5_16060q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_4_16061q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_3_16062q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_2_16063q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_1_16064q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_data_0_16065q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout = (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_enable_synced_15956m_dataout & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_16070q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_sop_15945_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_sop_16066q & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_dout_valid_16068_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_15955_dataout = ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_image_packet_15943q & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_eop_15946_dataout) | (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_synced_int_15944q & (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_sop_15945_dataout))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_8892_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_9064_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_9165_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_9267_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_9369_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_2_10361q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_1_10362q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_address_0_10363q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_master_write_10299q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout = ((((((((((((((((((((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[20]) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[1] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_8404q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[2] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_8403q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[3] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_8402q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[4] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_8401q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[5] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_8400q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[6] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_8399q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[7]
 ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_8398q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[8] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_8397q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[9] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_8396q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[10] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_8395q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[11] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_8394q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[12] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_8393q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[13] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_8392q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[14] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_8391q
))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[15] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_8390q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[16] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_8389q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[17] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_8388q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[18] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_8387q))) & (~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_8039_o[19] ^ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_8386q))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8079_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_8384q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_9029q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8183_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8187_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8183_dataout | ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q) & (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_8218_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout & (((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_8381q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_8382q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_8383q))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_8249_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_8372q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8334_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_8371q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_8373q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8045_dataout = (((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q) & (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_8847_dataout)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_8377q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7709_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_7716_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_7692_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_7701_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_6937_dataout = (((s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_7692_dataout) | ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout) & ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q)))) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q
),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7045_dataout = (((s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_7701_dataout) | ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_7692_dataout)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_7157_dataout = (((s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout & (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_7735q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_7760q)) | ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_7701_dataout)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q
),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout = ((s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_6282_o) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6904q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6267_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_6270_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_6285_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_7799q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5263_dataout = ((((((((((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[0]) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[1])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[2])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[3])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[4])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[5]
)) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[6])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[7])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[8])) & (~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_5182_o[9])),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_5170_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_4391_dataout = ((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6442q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_3982_dataout = (((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q) & wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_3980_o),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_4527_dataout = ((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_4464m_dataout) | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_4525_o),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_4524_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q | (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_4470q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout & (~ ((~ (wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_4557m_dataout | wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_4558m_dataout)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_4282q))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_3993_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout | ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_4283q))),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_3985_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_4876_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_4876_dataout = ((((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_4196q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_4197q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_4198q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_4199q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_4200q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_4201q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_3932_dataout = (((~ wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_4463m_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_4524_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_3990_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_3916_dataout = (master_waitrequest & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_4202q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_7969q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_8385q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_comb_2791_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_5200q & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_7808_dataout) | (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_6431q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_8376q)) | (~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15673_dataout)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_15846_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_15896_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_15901_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_15906_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_15851_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_15836_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_15856_dataout = (((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_15861_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_15866_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_15871_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_15876_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_15881_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_15886_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q)) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_15891_dataout = ((((~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_15303q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_15304q) & de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_15305q) & (~ de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_15306q)),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15671_dataout = (de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_do_control_packet_10364q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_15664q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15673_dataout = ((~ s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15671_dataout) & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_stream_output_outputter_int_ready_16069_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_15674_dataout = (s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_8500_dataout & s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_15673_dataout),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor0_10162_dataout = ((((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_address_10292q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_samples_10293q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor11_10217_dataout = ((((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_idle_10291q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_words_10294q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q),
		s_wire_de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_wideor12_10219_dataout = ((de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_type_10295q | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_10296q) | de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_10297q),
		s_wire_gnd = 1'b0,
		s_wire_vcc = 1'b1,
		slave_irq = de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_12793q,
		slave_readdata = {de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_10927q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_10928q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_10929q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_10930q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_10931q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_10932q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_10933q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_10934q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_10935q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_10936q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_10937q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_10938q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_10939q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_10940q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_10941q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_10942q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_10943q
, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_10944q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_10945q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_10946q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_10947q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_10948q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_10949q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_10950q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_10951q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_10952q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_10953q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_10954q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_10955q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_10956q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_10957q, de2i_150_qsys_alt_vip_vfr_0_alt_vipvfr131_vfr_alt_vip_vfr_0_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_10995q};
endmodule //de2i_150_qsys_alt_vip_vfr_0
//synopsys translate_on
//VALID FILE
