Fitter report for Newton_method
Wed Sep 16 17:27:05 2015
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM
 25. |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM
 26. |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM
 27. |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM
 28. |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM
 29. |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM
 30. |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM
 31. |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM
 32. |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM
 33. |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM
 34. |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM
 35. |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM
 36. |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 37. |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 38. |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 39. |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 40. |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 41. |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 42. |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 43. |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM
 44. Other Routing Usage Summary
 45. LAB Logic Elements
 46. LAB-wide Signals
 47. LAB Signals Sourced
 48. LAB Signals Sourced Out
 49. LAB Distinct Inputs
 50. I/O Rules Summary
 51. I/O Rules Details
 52. I/O Rules Matrix
 53. Fitter Device Options
 54. Operating Settings and Conditions
 55. Estimated Delay Added for Hold Timing Summary
 56. Estimated Delay Added for Hold Timing Details
 57. Fitter Messages
 58. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Sep 16 17:27:04 2015       ;
; Quartus II 32-bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; Newton_method                               ;
; Top-level Entity Name              ; Newton_method                               ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX22CF19C6                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,098 / 21,280 ( 10 % )                     ;
;     Total combinational functions  ; 1,834 / 21,280 ( 9 % )                      ;
;     Dedicated logic registers      ; 1,075 / 21,280 ( 5 % )                      ;
; Total registers                    ; 1075                                        ;
; Total pins                         ; 95 / 167 ( 57 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 18,432 / 774,144 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                              ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.91        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  30.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; product_one[0]      ; Incomplete set of assignments ;
; product_one[1]      ; Incomplete set of assignments ;
; product_two[0]      ; Incomplete set of assignments ;
; product_two[1]      ; Incomplete set of assignments ;
; diff_one[0]         ; Incomplete set of assignments ;
; diff_one[1]         ; Incomplete set of assignments ;
; quotient_one[0]     ; Incomplete set of assignments ;
; quotient_one[1]     ; Incomplete set of assignments ;
; diff_two[0]         ; Incomplete set of assignments ;
; diff_two[1]         ; Incomplete set of assignments ;
; product_three[0]    ; Incomplete set of assignments ;
; product_three[1]    ; Incomplete set of assignments ;
; diff_three[0]       ; Incomplete set of assignments ;
; diff_three[1]       ; Incomplete set of assignments ;
; product_four[0]     ; Incomplete set of assignments ;
; product_four[1]     ; Incomplete set of assignments ;
; quotient_two[0]     ; Incomplete set of assignments ;
; quotient_two[1]     ; Incomplete set of assignments ;
; diff_four[0]        ; Incomplete set of assignments ;
; diff_four[1]        ; Incomplete set of assignments ;
; In_rd_mul_one       ; Incomplete set of assignments ;
; Out_vd_mul_one      ; Incomplete set of assignments ;
; In_rd_sub_one       ; Incomplete set of assignments ;
; Out_vd_sub_one      ; Incomplete set of assignments ;
; In_rd_mul_two       ; Incomplete set of assignments ;
; Out_vd_mul_two      ; Incomplete set of assignments ;
; In_rd_div_one       ; Incomplete set of assignments ;
; Out_vd_div_one      ; Incomplete set of assignments ;
; In_rd_sub_two       ; Incomplete set of assignments ;
; Out_vd_sub_two      ; Incomplete set of assignments ;
; In_rd_mul_three     ; Incomplete set of assignments ;
; Out_vd_mul_three    ; Incomplete set of assignments ;
; In_rd_sub_three     ; Incomplete set of assignments ;
; Out_vd_sub_three    ; Incomplete set of assignments ;
; In_rd_mul_four      ; Incomplete set of assignments ;
; Out_vd_mul_four     ; Incomplete set of assignments ;
; In_rd_div_two       ; Incomplete set of assignments ;
; Out_vd_div_two      ; Incomplete set of assignments ;
; In_rd_sub_four      ; Incomplete set of assignments ;
; Out_vd_sub_four     ; Incomplete set of assignments ;
; clk                 ; Incomplete set of assignments ;
; In_vd_mul_one       ; Incomplete set of assignments ;
; Out_rd_mul_one      ; Incomplete set of assignments ;
; In_vd_sub_one       ; Incomplete set of assignments ;
; Out_rd_sub_one      ; Incomplete set of assignments ;
; In_vd_mul_two       ; Incomplete set of assignments ;
; Out_rd_mul_two      ; Incomplete set of assignments ;
; In_vd_div_one       ; Incomplete set of assignments ;
; Out_rd_div_one      ; Incomplete set of assignments ;
; In_vd_sub_two       ; Incomplete set of assignments ;
; Out_rd_sub_two      ; Incomplete set of assignments ;
; In_vd_mul_three     ; Incomplete set of assignments ;
; Out_rd_mul_three    ; Incomplete set of assignments ;
; In_vd_sub_three     ; Incomplete set of assignments ;
; Out_rd_sub_three    ; Incomplete set of assignments ;
; In_vd_mul_four      ; Incomplete set of assignments ;
; Out_rd_mul_four     ; Incomplete set of assignments ;
; In_vd_div_two       ; Incomplete set of assignments ;
; Out_rd_div_two      ; Incomplete set of assignments ;
; In_vd_sub_four      ; Incomplete set of assignments ;
; Out_rd_sub_four     ; Incomplete set of assignments ;
; x_value[1]          ; Incomplete set of assignments ;
; x_value[0]          ; Incomplete set of assignments ;
; operand_two[1]      ; Incomplete set of assignments ;
; operand_two[0]      ; Incomplete set of assignments ;
; subtrahend_one[0]   ; Incomplete set of assignments ;
; minuend_one[1]      ; Incomplete set of assignments ;
; subtrahend_one[1]   ; Incomplete set of assignments ;
; subtrahend_two[0]   ; Incomplete set of assignments ;
; minuend_two[1]      ; Incomplete set of assignments ;
; subtrahend_two[1]   ; Incomplete set of assignments ;
; mul_three[1]        ; Incomplete set of assignments ;
; mul_three[0]        ; Incomplete set of assignments ;
; subtrahend_three[0] ; Incomplete set of assignments ;
; minuend_three[1]    ; Incomplete set of assignments ;
; subtrahend_three[1] ; Incomplete set of assignments ;
; mul_four[0]         ; Incomplete set of assignments ;
; mul_four[1]         ; Incomplete set of assignments ;
; operand_four[1]     ; Incomplete set of assignments ;
; operand_four[0]     ; Incomplete set of assignments ;
; subtrahend_four[0]  ; Incomplete set of assignments ;
; minuend_four[1]     ; Incomplete set of assignments ;
; subtrahend_four[1]  ; Incomplete set of assignments ;
; minuend_one[0]      ; Incomplete set of assignments ;
; divisor_one[0]      ; Incomplete set of assignments ;
; divisor_one[1]      ; Incomplete set of assignments ;
; minuend_two[0]      ; Incomplete set of assignments ;
; minuend_three[0]    ; Incomplete set of assignments ;
; divisor_two[0]      ; Incomplete set of assignments ;
; divisor_two[1]      ; Incomplete set of assignments ;
; minuend_four[0]     ; Incomplete set of assignments ;
; numerator_one[0]    ; Incomplete set of assignments ;
; numerator_one[1]    ; Incomplete set of assignments ;
; numerator_two[0]    ; Incomplete set of assignments ;
; numerator_two[1]    ; Incomplete set of assignments ;
+---------------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3110 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3110 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3100    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/UROP research/verilog/Newton_method/output_files/Newton_method.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,098 / 21,280 ( 10 % )    ;
;     -- Combinational with no register       ; 1023                       ;
;     -- Register only                        ; 264                        ;
;     -- Combinational with a register        ; 811                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 703                        ;
;     -- 3 input functions                    ; 553                        ;
;     -- <=2 input functions                  ; 578                        ;
;     -- Register only                        ; 264                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1570                       ;
;     -- arithmetic mode                      ; 264                        ;
;                                             ;                            ;
; Total registers*                            ; 1,075 / 22,031 ( 5 % )     ;
;     -- Dedicated logic registers            ; 1,075 / 21,280 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 155 / 1,330 ( 12 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 95 / 167 ( 57 % )          ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )             ;
;                                             ;                            ;
; Global signals                              ; 1                          ;
; M9Ks                                        ; 20 / 84 ( 24 % )           ;
; Total block memory bits                     ; 18,432 / 774,144 ( 2 % )   ;
; Total block memory implementation bits      ; 184,320 / 774,144 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 1 / 20 ( 5 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )              ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )              ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )              ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 16%            ;
; Maximum fan-out                             ; 1115                       ;
; Highest non-global fan-out                  ; 93                         ;
; Total fan-out                               ; 8979                       ;
; Average fan-out                             ; 2.69                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2098 / 21280 ( 10 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 1023                  ; 0                              ;
;     -- Register only                        ; 264                   ; 0                              ;
;     -- Combinational with a register        ; 811                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 703                   ; 0                              ;
;     -- 3 input functions                    ; 553                   ; 0                              ;
;     -- <=2 input functions                  ; 578                   ; 0                              ;
;     -- Register only                        ; 264                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1570                  ; 0                              ;
;     -- arithmetic mode                      ; 264                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1075                  ; 0                              ;
;     -- Dedicated logic registers            ; 1075 / 21280 ( 5 % )  ; 0 / 21280 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 155 / 1330 ( 12 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 95                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )        ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 18432                 ; 0                              ;
; Total RAM block bits                        ; 184320                ; 0                              ;
; M9K                                         ; 20 / 84 ( 23 % )      ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9058                  ; 5                              ;
;     -- Registered Connections               ; 2996                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 55                    ; 0                              ;
;     -- Output Ports                         ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                             ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; In_vd_div_one       ; F17   ; 6        ; 52           ; 25           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_div_two       ; R13   ; 4        ; 36           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_mul_four      ; P6    ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_mul_one       ; V11   ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_mul_three     ; A13   ; 7        ; 31           ; 41           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_mul_two       ; F18   ; 6        ; 52           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_sub_four      ; T9    ; 3        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_sub_one       ; V15   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_sub_three     ; E12   ; 7        ; 41           ; 41           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; In_vd_sub_two       ; F15   ; 6        ; 52           ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_div_one      ; C11   ; 8        ; 25           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_div_two      ; K16   ; 5        ; 52           ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_mul_four     ; E6    ; 8        ; 3            ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_mul_one      ; V12   ; 4        ; 27           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_mul_three    ; B13   ; 7        ; 31           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_mul_two      ; E18   ; 6        ; 52           ; 30           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_sub_four     ; V9    ; 3        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_sub_one      ; T13   ; 4        ; 41           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_sub_three    ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Out_rd_sub_two      ; C18   ; 7        ; 50           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk                 ; M10   ; 3A       ; 27           ; 0            ; 14           ; 1115                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; divisor_one[0]      ; G17   ; 6        ; 52           ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; divisor_one[1]      ; A11   ; 8        ; 23           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; divisor_two[0]      ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; divisor_two[1]      ; M16   ; 5        ; 52           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_four[0]     ; U7    ; 3        ; 12           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_four[1]     ; R9    ; 3        ; 18           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_one[0]      ; U15   ; 4        ; 41           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_one[1]      ; R11   ; 4        ; 31           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_three[0]    ; D16   ; 7        ; 46           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_three[1]    ; D13   ; 7        ; 41           ; 41           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_two[0]      ; B18   ; 7        ; 50           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; minuend_two[1]      ; D18   ; 6        ; 52           ; 31           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mul_four[0]         ; U6    ; 3        ; 5            ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mul_four[1]         ; N18   ; 5        ; 52           ; 16           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mul_three[0]        ; A14   ; 7        ; 34           ; 41           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mul_three[1]        ; D12   ; 7        ; 31           ; 41           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; numerator_one[0]    ; A10   ; 8        ; 23           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; numerator_one[1]    ; G16   ; 6        ; 52           ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; numerator_two[0]    ; N17   ; 5        ; 52           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; numerator_two[1]    ; M18   ; 5        ; 52           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; operand_four[0]     ; V5    ; 3        ; 7            ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; operand_four[1]     ; R7    ; 3        ; 7            ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; operand_two[0]      ; G18   ; 6        ; 52           ; 25           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; operand_two[1]      ; C13   ; 7        ; 36           ; 41           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_four[0]  ; C8    ; 8        ; 14           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_four[1]  ; R8    ; 3        ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_one[0]   ; P13   ; 4        ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_one[1]   ; P12   ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_three[0] ; B15   ; 7        ; 41           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_three[1] ; D14   ; 7        ; 43           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_two[0]   ; E16   ; 6        ; 52           ; 32           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; subtrahend_two[1]   ; F16   ; 6        ; 52           ; 32           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; x_value[0]          ; V7    ; 3        ; 12           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; x_value[1]          ; V6    ; 3        ; 7            ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; In_rd_div_one    ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_div_two    ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_mul_four   ; N6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_mul_one    ; D6    ; 8        ; 7            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_mul_three  ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_mul_two    ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_sub_four   ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_sub_one    ; U16   ; 4        ; 41           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_sub_three  ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; In_rd_sub_two    ; E15   ; 6        ; 52           ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_div_one   ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_div_two   ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_mul_four  ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_mul_one   ; T7    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_mul_three ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_mul_two   ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_sub_four  ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_sub_one   ; V14   ; 4        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_sub_three ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out_vd_sub_two   ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_four[0]     ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_four[1]     ; V8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_one[0]      ; R12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_one[1]      ; T14   ; 4        ; 41           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_three[0]    ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_three[1]    ; D15   ; 7        ; 46           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_two[0]      ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; diff_two[1]      ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_four[0]  ; N5    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_four[1]  ; A5    ; 8        ; 5            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_one[0]   ; M7    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_one[1]   ; N7    ; 3        ; 10           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_three[0] ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_three[1] ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_two[0]   ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; product_two[1]   ; A15   ; 7        ; 34           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quotient_one[0]  ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quotient_one[1]  ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quotient_two[0]  ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; quotient_two[1]  ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; In_vd_mul_four   ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; operand_four[0]  ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; operand_two[0]   ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; Out_rd_mul_two   ; Dual Purpose Pin          ;
; E6       ; CLKUSR                ; Use as regular IO        ; Out_rd_mul_four  ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 20 / 26 ( 77 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 14 / 28 ( 50 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 7 / 20 ( 35 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 15 / 18 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 26 / 28 ( 93 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 13 / 23 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; product_four[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; In_rd_div_one                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; numerator_one[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; divisor_one[1]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; In_vd_mul_three                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; mul_three[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; product_two[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; Out_rd_sub_three                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; diff_three[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; diff_two[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; Out_vd_mul_four                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; product_three[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; product_three[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; Out_rd_mul_three                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; subtrahend_three[0]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; Out_vd_sub_three                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; minuend_two[0]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; subtrahend_four[0]                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; Out_vd_div_one                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; Out_rd_div_one                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; divisor_two[0]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; operand_two[1]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; In_rd_mul_two                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; In_rd_sub_three                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; diff_two[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; Out_vd_sub_two                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; Out_rd_sub_two                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; In_rd_mul_one                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; In_rd_sub_four                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; quotient_two[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; Out_vd_mul_three                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; mul_three[1]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; minuend_three[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; subtrahend_three[1]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; diff_three[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; minuend_three[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; minuend_two[1]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; Out_rd_mul_four                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; In_rd_mul_three                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; In_vd_sub_three                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; In_rd_sub_two                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; subtrahend_two[0]                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; Out_rd_mul_two                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; In_vd_sub_two                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; subtrahend_two[1]                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; In_vd_div_one                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; In_vd_mul_two                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; product_two[0]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; numerator_one[1]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; divisor_one[0]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; operand_two[0]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; Out_vd_mul_two                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; quotient_one[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; quotient_one[0]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; Out_vd_div_two                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; Out_rd_div_two                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; In_rd_div_two                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; product_one[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; divisor_two[1]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; numerator_two[1]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; product_four[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 22         ; 3        ; In_rd_mul_four                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 3        ; product_one[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; numerator_two[0]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; mul_four[1]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; In_vd_mul_four                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; subtrahend_one[1]                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; subtrahend_one[0]                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; operand_four[1]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; subtrahend_four[1]                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; minuend_four[1]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; minuend_one[1]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; diff_one[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; In_vd_div_two                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; Out_vd_mul_one                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; Out_vd_sub_four                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; In_vd_sub_four                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; quotient_two[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; Out_rd_sub_one                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; diff_one[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; mul_four[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 33         ; 3        ; minuend_four[0]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; diff_four[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; minuend_one[0]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; In_rd_sub_one                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; operand_four[0]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; x_value[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; x_value[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; diff_four[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; Out_rd_sub_four                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; In_vd_mul_one                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; Out_rd_mul_one                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; Out_vd_sub_one                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; In_vd_sub_one                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                             ; Library Name ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Newton_method                                            ; 2098 (1)    ; 1075 (0)                  ; 0 (0)         ; 18432       ; 20   ; 0            ; 0       ; 0         ; 0         ; 95   ; 0            ; 1023 (1)     ; 264 (0)           ; 811 (0)          ; |Newton_method                                                                                                                                                                                  ;              ;
;    |Multiplier:mul1|                                      ; 272 (14)    ; 146 (7)                   ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 126 (7)      ; 31 (0)            ; 115 (5)          ; |Newton_method|Multiplier:mul1                                                                                                                                                                  ;              ;
;       |Adder_control_logic:adder_control_logic|           ; 97 (33)     ; 44 (9)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (25)      ; 6 (0)             ; 40 (9)           ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic                                                                                                                          ;              ;
;          |D_FF_two_bits:D2|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2                                                                                                         ;              ;
;          |D_FF_two_bits:D3|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3                                                                                                         ;              ;
;          |M_block:M|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|M_block:M                                                                                                                ;              ;
;          |four_bits_parallel_adder:adder1|                ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 13 (0)           ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1                                                                                          ;              ;
;             |four_bits_adder:adder1|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 4 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1                                                                   ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2           ;              ;
;             |four_bits_adder:adder2|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2                                                                   ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2           ;              ;
;          |v_value_ram:v_ram|                              ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 25 (25)          ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram                                                                                                        ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0                                                                                   ;              ;
;                |altsyncram_98i1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated                                                    ;              ;
;       |SDVM_mul:selector1|                                ; 10 (8)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (7)            ; |Newton_method|Multiplier:mul1|SDVM_mul:selector1                                                                                                                                               ;              ;
;          |D_FF_two_bits:D1|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1                                                                                                                              ;              ;
;       |SDVM_mul:selector2|                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|SDVM_mul:selector2                                                                                                                                               ;              ;
;       |Sample_V:Sample|                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|Sample_V:Sample                                                                                                                                                  ;              ;
;       |Selection:V_block|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|Selection:V_block                                                                                                                                                ;              ;
;       |computation_control_mul:FSM|                       ; 41 (41)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 12 (12)          ; |Newton_method|Multiplier:mul1|computation_control_mul:FSM                                                                                                                                      ;              ;
;       |counter:main_counter|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Newton_method|Multiplier:mul1|counter:main_counter                                                                                                                                             ;              ;
;       |generate_CA_REG_mul:CA_REG|                        ; 83 (19)     ; 63 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (3)       ; 24 (1)            ; 39 (16)          ; |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG                                                                                                                                       ;              ;
;          |single_clk_ram_mul:ram1|                        ; 64 (64)     ; 47 (47)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 23 (23)           ; 24 (24)          ; |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1                                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0                                                                                          ;              ;
;                |altsyncram_lck1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated                                                           ;              ;
;       |x_string_delay_control:Delay_block|                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (1)            ; |Newton_method|Multiplier:mul1|x_string_delay_control:Delay_block                                                                                                                               ;              ;
;          |D_FF_four_bits:D_FF|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Newton_method|Multiplier:mul1|x_string_delay_control:Delay_block|D_FF_four_bits:D_FF                                                                                                           ;              ;
;          |D_FF_two_bits:D_state|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul1|x_string_delay_control:Delay_block|D_FF_two_bits:D_state                                                                                                         ;              ;
;    |Multiplier:mul2|                                      ; 274 (16)    ; 146 (7)                   ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 128 (9)      ; 32 (1)            ; 114 (4)          ; |Newton_method|Multiplier:mul2                                                                                                                                                                  ;              ;
;       |Adder_control_logic:adder_control_logic|           ; 96 (31)     ; 44 (9)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (24)      ; 5 (0)             ; 39 (10)          ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic                                                                                                                          ;              ;
;          |D_FF_two_bits:D2|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2                                                                                                         ;              ;
;          |D_FF_two_bits:D3|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3                                                                                                         ;              ;
;          |M_block:M|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|M_block:M                                                                                                                ;              ;
;          |four_bits_parallel_adder:adder1|                ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 11 (0)           ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1                                                                                          ;              ;
;             |four_bits_adder:adder1|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1                                                                   ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2           ;              ;
;             |four_bits_adder:adder2|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2                                                                   ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2           ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                          ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1           ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2           ;              ;
;          |v_value_ram:v_ram|                              ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 5 (5)             ; 26 (26)          ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram                                                                                                        ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0                                                                                   ;              ;
;                |altsyncram_98i1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated                                                    ;              ;
;       |SDVM_mul:selector1|                                ; 10 (8)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (9)           ; |Newton_method|Multiplier:mul2|SDVM_mul:selector1                                                                                                                                               ;              ;
;          |D_FF_two_bits:D1|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|SDVM_mul:selector1|D_FF_two_bits:D1                                                                                                                              ;              ;
;       |SDVM_mul:selector2|                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier:mul2|SDVM_mul:selector2                                                                                                                                               ;              ;
;       |Sample_V:Sample|                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|Sample_V:Sample                                                                                                                                                  ;              ;
;       |Selection:V_block|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier:mul2|Selection:V_block                                                                                                                                                ;              ;
;       |computation_control_mul:FSM|                       ; 41 (41)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 11 (11)          ; |Newton_method|Multiplier:mul2|computation_control_mul:FSM                                                                                                                                      ;              ;
;       |counter:main_counter|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Newton_method|Multiplier:mul2|counter:main_counter                                                                                                                                             ;              ;
;       |generate_CA_REG_mul:CA_REG|                        ; 82 (20)     ; 63 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (3)       ; 25 (1)            ; 38 (16)          ; |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG                                                                                                                                       ;              ;
;          |single_clk_ram_mul:ram1|                        ; 63 (63)     ; 47 (47)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 24 (24)           ; 23 (23)          ; |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1                                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0                                                                                          ;              ;
;                |altsyncram_lck1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated                                                           ;              ;
;       |x_string_delay_control:Delay_block|                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (1)            ; |Newton_method|Multiplier:mul2|x_string_delay_control:Delay_block                                                                                                                               ;              ;
;          |D_FF_four_bits:D_FF|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Newton_method|Multiplier:mul2|x_string_delay_control:Delay_block|D_FF_four_bits:D_FF                                                                                                           ;              ;
;          |D_FF_two_bits:D_state|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Newton_method|Multiplier:mul2|x_string_delay_control:Delay_block|D_FF_two_bits:D_state                                                                                                         ;              ;
;    |Multiplier_four:mul4|                                 ; 276 (16)    ; 149 (8)                   ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 127 (8)      ; 36 (1)            ; 113 (5)          ; |Newton_method|Multiplier_four:mul4                                                                                                                                                             ;              ;
;       |Adder_control_logic:adder_control_logic|           ; 94 (29)     ; 44 (9)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (22)      ; 4 (0)             ; 40 (11)          ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic                                                                                                                     ;              ;
;          |D_FF_two_bits:D2|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2                                                                                                    ;              ;
;          |D_FF_two_bits:D3|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3                                                                                                    ;              ;
;          |M_block:M|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|M_block:M                                                                                                           ;              ;
;          |four_bits_parallel_adder:adder1|                ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 11 (0)           ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1                                                                                     ;              ;
;             |four_bits_adder:adder1|                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1                                                              ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2      ;              ;
;             |four_bits_adder:adder2|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 9 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2                                                              ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                     ;              ;
;                   |full_adder:FA1|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2      ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                     ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1      ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2      ;              ;
;          |v_value_ram:v_ram|                              ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 27 (27)          ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram                                                                                                   ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0                                                                              ;              ;
;                |altsyncram_98i1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated                                               ;              ;
;       |SDVM_mul:selector1|                                ; 9 (7)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Newton_method|Multiplier_four:mul4|SDVM_mul:selector1                                                                                                                                          ;              ;
;          |D_FF_two_bits:D1|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|SDVM_mul:selector1|D_FF_two_bits:D1                                                                                                                         ;              ;
;       |SDVM_mul:selector2|                                ; 8 (6)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|SDVM_mul:selector2                                                                                                                                          ;              ;
;          |D_FF_two_bits:D1|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|SDVM_mul:selector2|D_FF_two_bits:D1                                                                                                                         ;              ;
;       |Sample_V:Sample|                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|Sample_V:Sample                                                                                                                                             ;              ;
;       |Selection:V_block|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_four:mul4|Selection:V_block                                                                                                                                           ;              ;
;       |computation_control_mul:FSM|                       ; 42 (42)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 11 (11)          ; |Newton_method|Multiplier_four:mul4|computation_control_mul:FSM                                                                                                                                 ;              ;
;       |counter:main_counter|                              ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 8 (8)            ; |Newton_method|Multiplier_four:mul4|counter:main_counter                                                                                                                                        ;              ;
;       |generate_CA_REG_mul:CA_REG|                        ; 83 (21)     ; 63 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 28 (2)            ; 36 (15)          ; |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG                                                                                                                                  ;              ;
;          |single_clk_ram_mul:ram1|                        ; 62 (62)     ; 47 (47)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 26 (26)           ; 21 (21)          ; |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1                                                                                                          ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0                                                                                     ;              ;
;                |altsyncram_lck1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated                                                      ;              ;
;       |x_string_delay_control:Delay_block|                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 8 (1)            ; |Newton_method|Multiplier_four:mul4|x_string_delay_control:Delay_block                                                                                                                          ;              ;
;          |D_FF_four_bits:D_FF|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Newton_method|Multiplier_four:mul4|x_string_delay_control:Delay_block|D_FF_four_bits:D_FF                                                                                                      ;              ;
;          |D_FF_two_bits:D_state|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Newton_method|Multiplier_four:mul4|x_string_delay_control:Delay_block|D_FF_two_bits:D_state                                                                                                    ;              ;
;    |Multiplier_stage_two:mul3|                            ; 274 (16)    ; 148 (9)                   ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 126 (7)      ; 30 (1)            ; 118 (6)          ; |Newton_method|Multiplier_stage_two:mul3                                                                                                                                                        ;              ;
;       |Adder_control_logic:adder_control_logic|           ; 93 (28)     ; 44 (9)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (19)      ; 3 (0)             ; 43 (12)          ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic                                                                                                                ;              ;
;          |D_FF_two_bits:D2|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2                                                                                               ;              ;
;          |D_FF_two_bits:D3|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3                                                                                               ;              ;
;          |M_block:M|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|M_block:M                                                                                                      ;              ;
;          |four_bits_parallel_adder:adder1|                ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 11 (0)           ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1                                                                                ;              ;
;             |four_bits_adder:adder1|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1                                                         ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2 ;              ;
;             |four_bits_adder:adder2|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2                                                         ;              ;
;                |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2 ;              ;
;                |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                ;              ;
;                   |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1 ;              ;
;                   |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2 ;              ;
;          |v_value_ram:v_ram|                              ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 28 (28)          ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram                                                                                              ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0                                                                         ;              ;
;                |altsyncram_98i1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated                                          ;              ;
;       |SDVM_mul:selector1|                                ; 11 (9)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (8)           ; |Newton_method|Multiplier_stage_two:mul3|SDVM_mul:selector1                                                                                                                                     ;              ;
;          |D_FF_two_bits:D1|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|SDVM_mul:selector1|D_FF_two_bits:D1                                                                                                                    ;              ;
;       |SDVM_mul:selector2|                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|SDVM_mul:selector2                                                                                                                                     ;              ;
;       |Sample_V:Sample|                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|Sample_V:Sample                                                                                                                                        ;              ;
;       |Selection:V_block|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|Multiplier_stage_two:mul3|Selection:V_block                                                                                                                                      ;              ;
;       |computation_control_mul:FSM|                       ; 46 (46)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 13 (13)          ; |Newton_method|Multiplier_stage_two:mul3|computation_control_mul:FSM                                                                                                                            ;              ;
;       |counter:main_counter|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Newton_method|Multiplier_stage_two:mul3|counter:main_counter                                                                                                                                   ;              ;
;       |generate_CA_REG_mul:CA_REG|                        ; 82 (18)     ; 63 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (2)       ; 25 (0)            ; 38 (16)          ; |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG                                                                                                                             ;              ;
;          |single_clk_ram_mul:ram1|                        ; 64 (64)     ; 47 (47)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 25 (25)           ; 22 (22)          ; |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1                                                                                                     ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0                                                                                ;              ;
;                |altsyncram_lck1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated                                                 ;              ;
;       |x_string_delay_control:Delay_block|                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (1)            ; |Newton_method|Multiplier_stage_two:mul3|x_string_delay_control:Delay_block                                                                                                                     ;              ;
;          |D_FF_four_bits:D_FF|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Newton_method|Multiplier_stage_two:mul3|x_string_delay_control:Delay_block|D_FF_four_bits:D_FF                                                                                                 ;              ;
;          |D_FF_two_bits:D_state|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Newton_method|Multiplier_stage_two:mul3|x_string_delay_control:Delay_block|D_FF_two_bits:D_state                                                                                               ;              ;
;    |On_line_divider:divider|                              ; 469 (22)    ; 221 (16)                  ; 0 (0)         ; 3072        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 248 (7)      ; 59 (7)            ; 162 (5)          ; |Newton_method|On_line_divider:divider                                                                                                                                                          ;              ;
;       |D_FF_two_bits:D2|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider:divider|D_FF_two_bits:D2                                                                                                                                         ;              ;
;       |SDVM:selector1|                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |Newton_method|On_line_divider:divider|SDVM:selector1                                                                                                                                           ;              ;
;       |V_block:Sample|                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider:divider|V_block:Sample                                                                                                                                           ;              ;
;       |V_value_logic:adder1_logic|                        ; 49 (49)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 11 (11)          ; |Newton_method|On_line_divider:divider|V_value_logic:adder1_logic                                                                                                                               ;              ;
;       |computation_control:FSM|                           ; 40 (40)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 12 (12)          ; |Newton_method|On_line_divider:divider|computation_control:FSM                                                                                                                                  ;              ;
;       |counter:count|                                     ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |Newton_method|On_line_divider:divider|counter:count                                                                                                                                            ;              ;
;       |four_bits_adder:adder1|                            ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 8 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1                                                                                                                                   ;              ;
;          |on_line_adder_block:adder_chain[0].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[1].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[2].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[3].Block|       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2                                                                           ;              ;
;       |four_bits_adder:adder2|                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2                                                                                                                                   ;              ;
;          |on_line_adder_block:adder_chain[0].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[1].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[2].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                                                           ;              ;
;          |on_line_adder_block:adder_chain[3].Block|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                                                                                          ;              ;
;             |full_adder:FA1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1                                                                           ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2                                                                           ;              ;
;       |generate_CA_REG:CA_REG|                            ; 172 (59)    ; 128 (21)                  ; 0 (0)         ; 2048        ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (32)      ; 40 (1)            ; 92 (28)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG                                                                                                                                   ;              ;
;          |single_clk_ram:ram_p|                           ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 20 (20)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p                                                                                                              ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0                                                                                         ;              ;
;                |altsyncram_stj1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated                                                          ;              ;
;          |single_clk_ram_2bit:ram1|                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 10 (10)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1                                                                                                          ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0                                                                                     ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                                      ;              ;
;          |single_clk_ram_2bit:ram2|                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 12 (12)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2                                                                                                          ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0                                                                                     ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                                      ;              ;
;          |single_clk_ram_2bit:ram3|                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 14 (14)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3                                                                                                          ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0                                                                                     ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                                      ;              ;
;          |single_clk_ram_2bit:ram4|                       ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 14 (14)          ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4                                                                                                          ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0                                                                                     ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                                      ;              ;
;       |w_value_logic_fix:W_block|                         ; 139 (87)    ; 50 (12)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (64)      ; 12 (1)            ; 49 (24)          ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block                                                                                                                                ;              ;
;          |six_bits_adder:adder|                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 5 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder                                                                                                           ;              ;
;             |on_line_adder_block:adder_chain[0].Block|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block                                                                  ;              ;
;                |full_adder:FA1|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                                   ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                                   ;              ;
;             |on_line_adder_block:adder_chain[1].Block|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block                                                                  ;              ;
;                |full_adder:FA1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                                   ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                                   ;              ;
;             |on_line_adder_block:adder_chain[2].Block|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[2].Block                                                                  ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                                   ;              ;
;          |w_value_ram:w_ram|                              ; 48 (48)     ; 38 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 11 (11)           ; 27 (27)          ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram                                                                                                              ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0                                                                                         ;              ;
;                |altsyncram_inj1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated                                                          ;              ;
;    |On_line_divider_stage_two:divider2|                   ; 478 (25)    ; 219 (14)                  ; 0 (0)         ; 3072        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 259 (11)     ; 64 (7)            ; 155 (4)          ; |Newton_method|On_line_divider_stage_two:divider2                                                                                                                                               ;              ;
;       |D_FF_two_bits:D2|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Newton_method|On_line_divider_stage_two:divider2|D_FF_two_bits:D2                                                                                                                              ;              ;
;       |SDVM:selector1|                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Newton_method|On_line_divider_stage_two:divider2|SDVM:selector1                                                                                                                                ;              ;
;       |V_block:Sample|                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|V_block:Sample                                                                                                                                ;              ;
;       |V_value_logic:adder1_logic|                        ; 47 (47)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 7 (7)            ; |Newton_method|On_line_divider_stage_two:divider2|V_value_logic:adder1_logic                                                                                                                    ;              ;
;       |computation_control:FSM|                           ; 40 (40)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 12 (12)          ; |Newton_method|On_line_divider_stage_two:divider2|computation_control:FSM                                                                                                                       ;              ;
;       |counter:count|                                     ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |Newton_method|On_line_divider_stage_two:divider2|counter:count                                                                                                                                 ;              ;
;       |four_bits_adder:adder1|                            ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 8 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1                                                                                                                        ;              ;
;          |on_line_adder_block:adder_chain[0].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[1].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[2].Block|       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[3].Block|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2                                                                ;              ;
;       |four_bits_adder:adder2|                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2                                                                                                                        ;              ;
;          |on_line_adder_block:adder_chain[0].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[1].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[2].Block|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                                                ;              ;
;          |on_line_adder_block:adder_chain[3].Block|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                                                                               ;              ;
;             |full_adder:FA1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1                                                                ;              ;
;             |full_adder:FA2|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2                                                                ;              ;
;       |generate_CA_REG:CA_REG|                            ; 173 (57)    ; 128 (21)                  ; 0 (0)         ; 2048        ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (30)      ; 53 (3)            ; 80 (25)          ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG                                                                                                                        ;              ;
;          |single_clk_ram:ram_p|                           ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 21 (21)          ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p                                                                                                   ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0                                                                              ;              ;
;                |altsyncram_stj1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated                                               ;              ;
;          |single_clk_ram_2bit:ram1|                       ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 10 (10)          ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0                                                                          ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                           ;              ;
;          |single_clk_ram_2bit:ram2|                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 9 (9)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0                                                                          ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                           ;              ;
;          |single_clk_ram_2bit:ram3|                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 10 (10)          ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0                                                                          ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                           ;              ;
;          |single_clk_ram_2bit:ram4|                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 9 (9)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4                                                                                               ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0                                                                          ;              ;
;                |altsyncram_cdk1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated                                           ;              ;
;       |w_value_logic_fix:W_block|                         ; 132 (80)    ; 50 (12)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 80 (66)      ; 3 (0)             ; 49 (23)          ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block                                                                                                                     ;              ;
;          |six_bits_adder:adder|                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 5 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder                                                                                                ;              ;
;             |on_line_adder_block:adder_chain[0].Block|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block                                                       ;              ;
;                |full_adder:FA1|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1                                        ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA2                                        ;              ;
;             |on_line_adder_block:adder_chain[1].Block|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block                                                       ;              ;
;                |full_adder:FA1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA1                                        ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA2                                        ;              ;
;             |on_line_adder_block:adder_chain[2].Block|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[2].Block                                                       ;              ;
;                |full_adder:FA2|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[2].Block|full_adder:FA2                                        ;              ;
;          |w_value_ram:w_ram|                              ; 48 (48)     ; 38 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 35 (35)          ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram                                                                                                   ;              ;
;             |altsyncram:mem_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0                                                                              ;              ;
;                |altsyncram_inj1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated                                               ;              ;
;    |subtraction:sub_one|                                  ; 13 (7)      ; 11 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 8 (4)            ; |Newton_method|subtraction:sub_one                                                                                                                                                              ;              ;
;       |On_line_adder:adder|                               ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder                                                                                                                                          ;              ;
;          |D_flipflop:D1|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|D_flipflop:D1                                                                                                                            ;              ;
;          |D_flipflop:D2|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|D_flipflop:D2                                                                                                                            ;              ;
;          |D_flipflop:D3|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|D_flipflop:D3                                                                                                                            ;              ;
;          |D_flipflop:D4|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|D_flipflop:D4                                                                                                                            ;              ;
;          |D_flipflop:D5|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|D_flipflop:D5                                                                                                                            ;              ;
;          |full_adder:FA1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|full_adder:FA1                                                                                                                           ;              ;
;          |full_adder:FA2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|subtraction:sub_one|On_line_adder:adder|full_adder:FA2                                                                                                                           ;              ;
;    |subtraction_four:sub_four|                            ; 14 (8)      ; 12 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 9 (5)            ; |Newton_method|subtraction_four:sub_four                                                                                                                                                        ;              ;
;       |On_line_adder:adder|                               ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder                                                                                                                                    ;              ;
;          |D_flipflop:D1|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1                                                                                                                      ;              ;
;          |D_flipflop:D2|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D2                                                                                                                      ;              ;
;          |D_flipflop:D3|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3                                                                                                                      ;              ;
;          |D_flipflop:D4|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D4                                                                                                                      ;              ;
;          |D_flipflop:D5|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D5                                                                                                                      ;              ;
;          |full_adder:FA1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1                                                                                                                     ;              ;
;          |full_adder:FA2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|subtraction_four:sub_four|On_line_adder:adder|full_adder:FA2                                                                                                                     ;              ;
;    |subtraction_three:sub_three|                          ; 14 (8)      ; 12 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 9 (5)            ; |Newton_method|subtraction_three:sub_three                                                                                                                                                      ;              ;
;       |On_line_adder:adder|                               ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder                                                                                                                                  ;              ;
;          |D_flipflop:D1|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D1                                                                                                                    ;              ;
;          |D_flipflop:D2|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2                                                                                                                    ;              ;
;          |D_flipflop:D3|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3                                                                                                                    ;              ;
;          |D_flipflop:D4|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D4                                                                                                                    ;              ;
;          |D_flipflop:D5|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D5                                                                                                                    ;              ;
;          |full_adder:FA1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1                                                                                                                   ;              ;
;          |full_adder:FA2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|subtraction_three:sub_three|On_line_adder:adder|full_adder:FA2                                                                                                                   ;              ;
;    |subtraction_two:sub_two|                              ; 13 (7)      ; 11 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 8 (4)            ; |Newton_method|subtraction_two:sub_two                                                                                                                                                          ;              ;
;       |On_line_adder:adder|                               ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder                                                                                                                                      ;              ;
;          |D_flipflop:D1|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D1                                                                                                                        ;              ;
;          |D_flipflop:D2|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D2                                                                                                                        ;              ;
;          |D_flipflop:D3|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D3                                                                                                                        ;              ;
;          |D_flipflop:D4|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D4                                                                                                                        ;              ;
;          |D_flipflop:D5|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D5                                                                                                                        ;              ;
;          |full_adder:FA1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1                                                                                                                       ;              ;
;          |full_adder:FA2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Newton_method|subtraction_two:sub_two|On_line_adder:adder|full_adder:FA2                                                                                                                       ;              ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; product_one[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_one[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_two[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_two[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_one[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_one[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quotient_one[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quotient_one[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_two[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_two[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_three[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_three[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_three[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_three[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_four[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; product_four[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quotient_two[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; quotient_two[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_four[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diff_four[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_mul_one       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_mul_one      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_sub_one       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_sub_one      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_mul_two       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_mul_two      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_div_one       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_div_one      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_sub_two       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_sub_two      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_mul_three     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_mul_three    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_sub_three     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_sub_three    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_mul_four      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_mul_four     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_div_two       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_div_two      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In_rd_sub_four      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out_vd_sub_four     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; In_vd_mul_one       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Out_rd_mul_one      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; In_vd_sub_one       ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; Out_rd_sub_one      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; In_vd_mul_two       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Out_rd_mul_two      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; In_vd_div_one       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Out_rd_div_one      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; In_vd_sub_two       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Out_rd_sub_two      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; In_vd_mul_three     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; Out_rd_mul_three    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; In_vd_sub_three     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; Out_rd_sub_three    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; In_vd_mul_four      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; Out_rd_mul_four     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; In_vd_div_two       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; Out_rd_div_two      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; In_vd_sub_four      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; Out_rd_sub_four     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; x_value[1]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; x_value[0]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; operand_two[1]      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; operand_two[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_one[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; minuend_one[1]      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; subtrahend_one[1]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_two[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; minuend_two[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; subtrahend_two[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mul_three[1]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; mul_three[0]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_three[0] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; minuend_three[1]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_three[1] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; mul_four[0]         ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; mul_four[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; operand_four[1]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; operand_four[0]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_four[0]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; minuend_four[1]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; subtrahend_four[1]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; minuend_one[0]      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; divisor_one[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; divisor_one[1]      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; minuend_two[0]      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; minuend_three[0]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; divisor_two[0]      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; divisor_two[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; minuend_four[0]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; numerator_one[0]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; numerator_one[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; numerator_two[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; numerator_two[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                               ;
+--------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                            ;                   ;         ;
; In_vd_mul_one                                                                  ;                   ;         ;
; Out_rd_mul_one                                                                 ;                   ;         ;
; In_vd_sub_one                                                                  ;                   ;         ;
;      - subtraction:sub_one|In_rdy~0                                            ; 1                 ; 6       ;
; Out_rd_sub_one                                                                 ;                   ;         ;
;      - subtraction:sub_one|Out_vld~0                                           ; 1                 ; 6       ;
; In_vd_mul_two                                                                  ;                   ;         ;
;      - Multiplier:mul2|In_rd~0                                                 ; 0                 ; 6       ;
; Out_rd_mul_two                                                                 ;                   ;         ;
;      - Multiplier:mul2|Out_vd~0                                                ; 1                 ; 6       ;
;      - Multiplier:mul2|write_enable~1                                          ; 1                 ; 6       ;
; In_vd_div_one                                                                  ;                   ;         ;
;      - On_line_divider:divider|write_enable~0                                  ; 1                 ; 6       ;
;      - On_line_divider:divider|d_reg_two[1]~0                                  ; 1                 ; 6       ;
;      - On_line_divider:divider|flag~0                                          ; 1                 ; 6       ;
; Out_rd_div_one                                                                 ;                   ;         ;
;      - On_line_divider:divider|Out_vd~0                                        ; 0                 ; 6       ;
;      - On_line_divider:divider|write_enable~1                                  ; 0                 ; 6       ;
; In_vd_sub_two                                                                  ;                   ;         ;
;      - subtraction_two:sub_two|In_rdy~0                                        ; 1                 ; 6       ;
; Out_rd_sub_two                                                                 ;                   ;         ;
;      - subtraction_two:sub_two|Out_vld~0                                       ; 0                 ; 6       ;
; In_vd_mul_three                                                                ;                   ;         ;
;      - Multiplier_stage_two:mul3|In_rd~0                                       ; 0                 ; 6       ;
; Out_rd_mul_three                                                               ;                   ;         ;
;      - Multiplier_stage_two:mul3|Out_vd~0                                      ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|write_enable~1                                ; 1                 ; 6       ;
; In_vd_sub_three                                                                ;                   ;         ;
;      - subtraction_three:sub_three|In_rdy~0                                    ; 1                 ; 6       ;
; Out_rd_sub_three                                                               ;                   ;         ;
;      - subtraction_three:sub_three|Out_vld~0                                   ; 0                 ; 6       ;
; In_vd_mul_four                                                                 ;                   ;         ;
;      - Multiplier_four:mul4|In_rd~0                                            ; 1                 ; 6       ;
; Out_rd_mul_four                                                                ;                   ;         ;
;      - Multiplier_four:mul4|Out_vd~0                                           ; 0                 ; 6       ;
;      - Multiplier_four:mul4|write_enable~1                                     ; 0                 ; 6       ;
; In_vd_div_two                                                                  ;                   ;         ;
;      - On_line_divider_stage_two:divider2|In_rd~0                              ; 0                 ; 6       ;
;      - On_line_divider_stage_two:divider2|d_reg_two[0]~0                       ; 0                 ; 6       ;
;      - On_line_divider_stage_two:divider2|flag~0                               ; 0                 ; 6       ;
; Out_rd_div_two                                                                 ;                   ;         ;
;      - On_line_divider_stage_two:divider2|Out_vd~0                             ; 1                 ; 6       ;
;      - On_line_divider_stage_two:divider2|write_enable~4                       ; 1                 ; 6       ;
; In_vd_sub_four                                                                 ;                   ;         ;
;      - subtraction_four:sub_four|In_rdy~0                                      ; 0                 ; 6       ;
; Out_rd_sub_four                                                                ;                   ;         ;
;      - subtraction_four:sub_four|Out_vld~0                                     ; 1                 ; 6       ;
; x_value[1]                                                                     ;                   ;         ;
;      - Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]              ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[1]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[3]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[5]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[7]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[9]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[11]           ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[13]           ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[15]           ; 0                 ; 6       ;
; x_value[0]                                                                     ;                   ;         ;
;      - Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]              ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[0]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[2]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[4]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[6]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[8]            ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[10]           ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[12]           ; 0                 ; 6       ;
;      - Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[14]           ; 0                 ; 6       ;
; operand_two[1]                                                                 ;                   ;         ;
;      - Multiplier:mul2|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]              ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[1]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[3]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[5]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[7]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[9]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[11]           ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[13]           ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[15]           ; 0                 ; 6       ;
; operand_two[0]                                                                 ;                   ;         ;
;      - Multiplier:mul2|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]              ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[0]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[2]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[4]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[6]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[8]            ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[10]           ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[12]           ; 0                 ; 6       ;
;      - Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[14]           ; 0                 ; 6       ;
; subtrahend_one[0]                                                              ;                   ;         ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~0           ; 0                 ; 6       ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~1           ; 0                 ; 6       ;
; minuend_one[1]                                                                 ;                   ;         ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~0           ; 1                 ; 6       ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~1           ; 1                 ; 6       ;
; subtrahend_one[1]                                                              ;                   ;         ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~0           ; 0                 ; 6       ;
;      - subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~1           ; 0                 ; 6       ;
; subtrahend_two[0]                                                              ;                   ;         ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~0       ; 1                 ; 6       ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~1       ; 1                 ; 6       ;
; minuend_two[1]                                                                 ;                   ;         ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~0       ; 1                 ; 6       ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~1       ; 1                 ; 6       ;
; subtrahend_two[1]                                                              ;                   ;         ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~0       ; 0                 ; 6       ;
;      - subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~1       ; 0                 ; 6       ;
; mul_three[1]                                                                   ;                   ;         ;
;      - Multiplier_stage_two:mul3|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]    ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[1]  ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[3]  ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[5]  ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[7]  ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[9]  ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[11] ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[13] ; 1                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[15] ; 1                 ; 6       ;
; mul_three[0]                                                                   ;                   ;         ;
;      - Multiplier_stage_two:mul3|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]    ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[0]  ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[2]  ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[4]  ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[6]  ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[8]  ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[10] ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[12] ; 0                 ; 6       ;
;      - Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[14] ; 0                 ; 6       ;
; subtrahend_three[0]                                                            ;                   ;         ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~0   ; 0                 ; 6       ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~1   ; 0                 ; 6       ;
; minuend_three[1]                                                               ;                   ;         ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~0   ; 0                 ; 6       ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~1   ; 0                 ; 6       ;
; subtrahend_three[1]                                                            ;                   ;         ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~0   ; 0                 ; 6       ;
;      - subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~1   ; 0                 ; 6       ;
; mul_four[0]                                                                    ;                   ;         ;
;      - Multiplier_four:mul4|SDVM_mul:selector2|D_FF_two_bits:D1|out[0]         ; 1                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[2]       ; 1                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[6]       ; 1                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[10]      ; 1                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[14]      ; 1                 ; 6       ;
; mul_four[1]                                                                    ;                   ;         ;
;      - Multiplier_four:mul4|SDVM_mul:selector2|D_FF_two_bits:D1|out[1]         ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[3]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[7]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[11]      ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[15]      ; 0                 ; 6       ;
; operand_four[1]                                                                ;                   ;         ;
;      - Multiplier_four:mul4|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]         ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[1]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[5]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[9]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[13]      ; 0                 ; 6       ;
; operand_four[0]                                                                ;                   ;         ;
;      - Multiplier_four:mul4|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]         ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[0]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[4]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[8]       ; 0                 ; 6       ;
;      - Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[12]      ; 0                 ; 6       ;
; subtrahend_four[0]                                                             ;                   ;         ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~0     ; 0                 ; 6       ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~1     ; 0                 ; 6       ;
; minuend_four[1]                                                                ;                   ;         ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~0     ; 0                 ; 6       ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~1     ; 0                 ; 6       ;
; subtrahend_four[1]                                                             ;                   ;         ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~0     ; 1                 ; 6       ;
;      - subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~1     ; 1                 ; 6       ;
; minuend_one[0]                                                                 ;                   ;         ;
;      - subtraction:sub_one|On_line_adder:adder|D_flipflop:D2|out~0             ; 1                 ; 6       ;
; divisor_one[0]                                                                 ;                   ;         ;
;      - On_line_divider:divider|d_reg_one[0]                                    ; 0                 ; 6       ;
; divisor_one[1]                                                                 ;                   ;         ;
;      - On_line_divider:divider|d_reg_one[1]                                    ; 0                 ; 6       ;
; minuend_two[0]                                                                 ;                   ;         ;
;      - subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D2|out~0         ; 0                 ; 6       ;
; minuend_three[0]                                                               ;                   ;         ;
;      - subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out~0     ; 1                 ; 6       ;
; divisor_two[0]                                                                 ;                   ;         ;
;      - On_line_divider_stage_two:divider2|d_reg_one[0]~feeder                  ; 0                 ; 6       ;
; divisor_two[1]                                                                 ;                   ;         ;
;      - On_line_divider_stage_two:divider2|d_reg_one[1]                         ; 0                 ; 6       ;
; minuend_four[0]                                                                ;                   ;         ;
;      - subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D2|out~0       ; 0                 ; 6       ;
; numerator_one[0]                                                               ;                   ;         ;
;      - On_line_divider:divider|x_reg_one[0]                                    ; 0                 ; 6       ;
; numerator_one[1]                                                               ;                   ;         ;
;      - On_line_divider:divider|x_reg_one[1]~feeder                             ; 0                 ; 6       ;
; numerator_two[0]                                                               ;                   ;         ;
;      - On_line_divider_stage_two:divider2|x_reg_one[0]~feeder                  ; 0                 ; 6       ;
; numerator_two[1]                                                               ;                   ;         ;
;      - On_line_divider_stage_two:divider2|x_reg_one[1]~feeder                  ; 0                 ; 6       ;
+--------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Multiplier:mul1|Adder_control_logic:adder_control_logic|Equal4~0                         ; LCCOMB_X12_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0            ; LCCOMB_X11_Y16_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|we~0                             ; LCCOMB_X7_Y14_N24  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|computation_control_mul:FSM|Equal0~0                                     ; LCCOMB_X8_Y14_N16  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[0]~10                      ; LCCOMB_X7_Y16_N10  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[3]~9                       ; LCCOMB_X6_Y16_N22  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|counter:main_counter|cnt[0]~15                                           ; LCCOMB_X7_Y16_N2   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~0                                    ; LCCOMB_X10_Y16_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~1                                    ; LCCOMB_X7_Y15_N30  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~2                                    ; LCCOMB_X10_Y15_N14 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~7                 ; LCCOMB_X7_Y16_N30  ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|p[0]~0                                                                   ; LCCOMB_X8_Y16_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul1|write_enable                                                             ; FF_X8_Y16_N21      ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|Equal4~0                         ; LCCOMB_X38_Y28_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0            ; LCCOMB_X38_Y28_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|we~0                             ; LCCOMB_X41_Y28_N6  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|computation_control_mul:FSM|Equal0~0                                     ; LCCOMB_X44_Y28_N2  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[0]~10                      ; LCCOMB_X44_Y28_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[2]~9                       ; LCCOMB_X43_Y28_N28 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|counter:main_counter|cnt[0]~9                                            ; LCCOMB_X44_Y28_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~0                                    ; LCCOMB_X43_Y28_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~1                                    ; LCCOMB_X43_Y28_N24 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~2                                    ; LCCOMB_X43_Y28_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~6                 ; LCCOMB_X42_Y29_N10 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|p[0]~0                                                                   ; LCCOMB_X44_Y29_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier:mul2|write_enable                                                             ; FF_X44_Y29_N21     ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Equal4~0                    ; LCCOMB_X8_Y19_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0       ; LCCOMB_X5_Y18_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|we~0                        ; LCCOMB_X10_Y18_N22 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|computation_control_mul:FSM|Equal0~0                                ; LCCOMB_X8_Y19_N24  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]~10                 ; LCCOMB_X8_Y19_N6   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]~9                  ; LCCOMB_X8_Y19_N28  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|counter:main_counter|cnt[0]~15                                      ; LCCOMB_X8_Y19_N10  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~0                               ; LCCOMB_X6_Y17_N10  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~1                               ; LCCOMB_X10_Y17_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~2                               ; LCCOMB_X8_Y17_N6   ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~5            ; LCCOMB_X12_Y17_N12 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|p[0]~0                                                              ; LCCOMB_X3_Y18_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_four:mul4|write_enable                                                        ; FF_X3_Y18_N17      ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|Equal4~0               ; LCCOMB_X31_Y32_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0  ; LCCOMB_X31_Y32_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|we~0                   ; LCCOMB_X32_Y33_N6  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal0~3                           ; LCCOMB_X36_Y32_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal1~1                           ; LCCOMB_X36_Y32_N22 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]~11            ; LCCOMB_X35_Y34_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[2]~12            ; LCCOMB_X35_Y34_N26 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]~9                                  ; LCCOMB_X35_Y34_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|Decoder0~0                          ; LCCOMB_X35_Y31_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|Decoder0~1                          ; LCCOMB_X36_Y32_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~6       ; LCCOMB_X35_Y32_N16 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|p[0]~0                                                         ; LCCOMB_X31_Y34_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Multiplier_stage_two:mul3|write_enable                                                   ; FF_X31_Y34_N27     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[0]~6                   ; LCCOMB_X35_Y24_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|counter:count|cnt[0]~14                                          ; LCCOMB_X30_Y26_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|d_reg_two[1]~0                                                   ; LCCOMB_X29_Y23_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[4]~31                               ; LCCOMB_X30_Y24_N18 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]~20                               ; LCCOMB_X32_Y24_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|d_upper_minus[1]~0                        ; LCCOMB_X30_Y24_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|d_upper_plus[0]~0                         ; LCCOMB_X30_Y24_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~9                ; LCCOMB_X30_Y25_N28 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~7            ; LCCOMB_X34_Y26_N14 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~7            ; LCCOMB_X34_Y26_N10 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~7            ; LCCOMB_X34_Y26_N8  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~9            ; LCCOMB_X34_Y26_N16 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]~9                     ; LCCOMB_X30_Y25_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3]~5                     ; LCCOMB_X31_Y25_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[5]~7                     ; LCCOMB_X30_Y25_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[7]~8                     ; LCCOMB_X30_Y25_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|q_value[0]~0                                                     ; LCCOMB_X29_Y23_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[3]~0                   ; LCCOMB_X32_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~15               ; LCCOMB_X32_Y26_N8  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|write_enable                                                     ; FF_X29_Y23_N15     ; 90      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider:divider|write_enable~0                                                   ; LCCOMB_X29_Y23_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|In_rd~0                                               ; LCCOMB_X36_Y18_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|always1~0                                             ; LCCOMB_X34_Y20_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[0]~6        ; LCCOMB_X35_Y20_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|counter:count|cnt[0]~15                               ; LCCOMB_X30_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|d_reg_two[0]~2                                        ; LCCOMB_X35_Y20_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]~31                    ; LCCOMB_X35_Y20_N8  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]~20                    ; LCCOMB_X35_Y19_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|d_upper_minus[1]~0             ; LCCOMB_X32_Y18_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|d_upper_plus[0]~0              ; LCCOMB_X32_Y18_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~9     ; LCCOMB_X30_Y19_N24 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~9 ; LCCOMB_X30_Y19_N18 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~7 ; LCCOMB_X30_Y19_N12 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~7 ; LCCOMB_X30_Y19_N26 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~7 ; LCCOMB_X30_Y19_N20 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]~9          ; LCCOMB_X30_Y19_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]~5          ; LCCOMB_X31_Y19_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[5]~7          ; LCCOMB_X30_Y19_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[7]~8          ; LCCOMB_X30_Y19_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[3]~1        ; LCCOMB_X31_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~15    ; LCCOMB_X34_Y21_N8  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; On_line_divider_stage_two:divider2|write_enable                                          ; FF_X36_Y18_N13     ; 93      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                      ; PIN_M10            ; 1095    ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; subtraction:sub_one|res[0]~0                                                             ; LCCOMB_X37_Y2_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction:sub_one|write_enable                                                         ; FF_X37_Y2_N19      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_four:sub_four|res[0]~0                                                       ; LCCOMB_X16_Y2_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_four:sub_four|write_enable                                                   ; FF_X16_Y2_N27      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_three:sub_three|res[0]~0                                                     ; LCCOMB_X43_Y40_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_three:sub_three|write_enable                                                 ; FF_X43_Y40_N3      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_two:sub_two|res[0]~0                                                         ; LCCOMB_X50_Y39_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; subtraction_two:sub_two|write_enable                                                     ; FF_X50_Y39_N25     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_M10  ; 1095    ; 189                                  ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; On_line_divider_stage_two:divider2|write_enable                                                                                                                                         ; 93      ;
; On_line_divider:divider|write_enable                                                                                                                                                    ; 90      ;
; On_line_divider:divider|computation_control:FSM|STATE[0]                                                                                                                                ; 37      ;
; On_line_divider:divider|computation_control:FSM|STATE[1]                                                                                                                                ; 36      ;
; Multiplier:mul2|write_enable                                                                                                                                                            ; 36      ;
; Multiplier:mul1|write_enable                                                                                                                                                            ; 36      ;
; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                                     ; 35      ;
; Multiplier_four:mul4|write_enable                                                                                                                                                       ; 35      ;
; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[1]                                                                                                                     ; 34      ;
; Multiplier_stage_two:mul3|write_enable                                                                                                                                                  ; 33      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                  ; 32      ;
; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                                                                                                                               ; 32      ;
; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                                                                                                                                    ; 32      ;
; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                                                                                                                                    ; 32      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                                                                                                                          ; 30      ;
; On_line_divider_stage_two:divider2|d_reg_two[1]                                                                                                                                         ; 22      ;
; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                                                                                                                               ; 22      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                                          ; 22      ;
; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                                    ; 22      ;
; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                                    ; 22      ;
; On_line_divider_stage_two:divider2|Equal1~0                                                                                                                                             ; 20      ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~5                                                                                                           ; 19      ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~6                                                                                                      ; 19      ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~6                                                                                                                ; 19      ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~7                                                                                                                ; 19      ;
; On_line_divider:divider|d_reg_two[1]                                                                                                                                                    ; 19      ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Equal1~1                                                                                                                  ; 18      ;
; On_line_divider_stage_two:divider2|d_reg_two[0]                                                                                                                                         ; 18      ;
; Multiplier_stage_two:mul3|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]                                                                                                                    ; 18      ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal1~1                                                                                                                             ; 18      ;
; Multiplier:mul2|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]                                                                                                                              ; 18      ;
; Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]                                                                                                                              ; 18      ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal4~1                                                                                                                             ; 17      ;
; On_line_divider:divider|V_value_logic:adder1_logic|Mux0~0                                                                                                                               ; 17      ;
; On_line_divider_stage_two:divider2|V_block:Sample|estimated_q[1]~1                                                                                                                      ; 16      ;
; On_line_divider_stage_two:divider2|counter:count|cnt[0]                                                                                                                                 ; 16      ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~4                                                                                                           ; 16      ;
; On_line_divider:divider|V_block:Sample|estimated_q[1]~1                                                                                                                                 ; 16      ;
; On_line_divider:divider|counter:count|cnt[0]                                                                                                                                            ; 16      ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Mux0~0                                                                                                                    ; 15      ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~4                                                                                                      ; 15      ;
; On_line_divider:divider|d_reg_two[0]                                                                                                                                                    ; 15      ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~6                                                                                                                ; 15      ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~0                                                                                                                  ; 14      ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~0                                                                                                                             ; 14      ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~4                                                                                                                ; 14      ;
; On_line_divider_stage_two:divider2|counter:count|cnt[1]                                                                                                                                 ; 14      ;
; On_line_divider:divider|counter:count|cnt[1]                                                                                                                                            ; 14      ;
; On_line_divider:divider|generate_CA_REG:CA_REG|always3~4                                                                                                                                ; 12      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]                                                                                                              ; 12      ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[5]~4                                                                                                       ; 11      ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[5]~4                                                                                                                  ; 11      ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|always3~4                                                                                                                     ; 11      ;
; On_line_divider_stage_two:divider2|counter:count|cnt[2]                                                                                                                                 ; 11      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[6]                                                                                                                   ; 11      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[5]                                                                                                                   ; 11      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]                                                                                                                   ; 11      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[6]                                                                                                              ; 11      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[5]                                                                                                              ; 11      ;
; On_line_divider:divider|counter:count|cnt[2]                                                                                                                                            ; 11      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[6]                                                                                                                        ; 11      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[5]                                                                                                                        ; 11      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[0]                                                                                                                        ; 11      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[6]                                                                                                                        ; 11      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[5]                                                                                                                        ; 11      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[0]                                                                                                                        ; 11      ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[5]~5                                                                                                       ; 10      ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_minus_shifted[0]~0                                                                                                       ; 10      ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[5]~5                                                                                                                  ; 10      ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_minus_shifted[0]~0                                                                                                                  ; 10      ;
; subtraction_four:sub_four|write_enable                                                                                                                                                  ; 10      ;
; subtraction_three:sub_three|write_enable                                                                                                                                                ; 10      ;
; Multiplier_stage_two:mul3|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]                                                                                                                    ; 10      ;
; On_line_divider:divider|computation_control:FSM|fixing                                                                                                                                  ; 10      ;
; Multiplier:mul2|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]                                                                                                                              ; 10      ;
; Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]                                                                                                                              ; 10      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[4]                                                                                                                   ; 10      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[3]                                                                                                                   ; 10      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[2]                                                                                                                   ; 10      ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[1]                                                                                                                   ; 10      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[4]                                                                                                              ; 10      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[3]                                                                                                              ; 10      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[2]                                                                                                              ; 10      ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[1]                                                                                                              ; 10      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[4]                                                                                                                        ; 10      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[3]                                                                                                                        ; 10      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[2]                                                                                                                        ; 10      ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[1]                                                                                                                        ; 10      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[4]                                                                                                                        ; 10      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[3]                                                                                                                        ; 10      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[2]                                                                                                                        ; 10      ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[1]                                                                                                                        ; 10      ;
; mul_three[0]~input                                                                                                                                                                      ; 9       ;
; mul_three[1]~input                                                                                                                                                                      ; 9       ;
; operand_two[0]~input                                                                                                                                                                    ; 9       ;
; operand_two[1]~input                                                                                                                                                                    ; 9       ;
; x_value[0]~input                                                                                                                                                                        ; 9       ;
; x_value[1]~input                                                                                                                                                                        ; 9       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]~31                                                                                                                   ; 9       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[4]~31                                                                                                                              ; 9       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]~20                                                                                                                   ; 9       ;
; Multiplier_four:mul4|counter:main_counter|cnt[0]~15                                                                                                                                     ; 9       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]~9                                                                                                                                 ; 9       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]~20                                                                                                                              ; 9       ;
; Multiplier:mul2|counter:main_counter|cnt[0]~9                                                                                                                                           ; 9       ;
; Multiplier:mul1|counter:main_counter|cnt[0]~15                                                                                                                                          ; 9       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|fixing                                                                                                                       ; 9       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Equal2~0                                                                                                                  ; 9       ;
; Multiplier_four:mul4|counter:main_counter|cnt[0]                                                                                                                                        ; 9       ;
; Multiplier_four:mul4|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]                                                                                                                         ; 9       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                                                                                                                                   ; 9       ;
; subtraction_two:sub_two|write_enable                                                                                                                                                    ; 9       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal2~0                                                                                                                             ; 9       ;
; subtraction:sub_one|write_enable                                                                                                                                                        ; 9       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                                                 ; 9       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[6]~9                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[5]~8                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[4]~7                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[3]~6                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[2]~5                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[1]~4                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[0]~3                                                                                                              ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[6]~9                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[5]~8                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[4]~7                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[3]~6                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[2]~5                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[1]~4                                                                                                                         ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[0]~3                                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[3]~1                                                                                                       ; 8       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux5~1                                                                                                                     ; 8       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[0]~15                                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[0]~14                                                                                                                              ; 8       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Equal6~2                                                                                                                  ; 8       ;
; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[3]~0                                                                                                                  ; 8       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux5~1                                                                                                                                ; 8       ;
; On_line_divider:divider|counter:count|cnt[0]~14                                                                                                                                         ; 8       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal6~2                                                                                                                             ; 8       ;
; On_line_divider_stage_two:divider2|V_block:Sample|estimated_q[0]~0                                                                                                                      ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[6]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[5]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[4]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[3]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[2]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[1]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[0]                                                                                                         ; 8       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~6                                                                                                    ; 8       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~4                                                                                                    ; 8       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux3~0                                                                                                                                          ; 8       ;
; Multiplier_four:mul4|x_string_delay_control:Delay_block|always0~0                                                                                                                       ; 8       ;
; Multiplier_four:mul4|SDVM_mul:selector2|D_FF_two_bits:D1|out[1]                                                                                                                         ; 8       ;
; Multiplier_four:mul4|SDVM_mul:selector2|D_FF_two_bits:D1|out[0]                                                                                                                         ; 8       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~4                                                                                               ; 8       ;
; Multiplier_stage_two:mul3|x_string_delay_control:Delay_block|always0~0                                                                                                                  ; 8       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector1|Mux3~0                                                                                                                                     ; 8       ;
; On_line_divider:divider|V_block:Sample|estimated_q[0]~0                                                                                                                                 ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[6]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[5]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[4]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[3]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[2]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[1]                                                                                                                    ; 8       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[0]                                                                                                                    ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~8                                                                                                               ; 8       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~6                                                                                                               ; 8       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~4                                                                                                         ; 8       ;
; Multiplier:mul2|x_string_delay_control:Delay_block|always0~0                                                                                                                            ; 8       ;
; Multiplier:mul2|SDVM_mul:selector1|Mux3~0                                                                                                                                               ; 8       ;
; Multiplier:mul1|counter:main_counter|cnt[0]                                                                                                                                             ; 8       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~4                                                                                                         ; 8       ;
; Multiplier:mul1|x_string_delay_control:Delay_block|always0~0                                                                                                                            ; 8       ;
; Multiplier:mul1|SDVM_mul:selector1|Mux3~0                                                                                                                                               ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~14                                                                                                                       ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~12                                                                                                                       ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~10                                                                                                                       ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~8                                                                                                                        ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~6                                                                                                                        ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~4                                                                                                                        ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~2                                                                                                                        ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~14                                                                                                                                  ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~12                                                                                                                                  ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~10                                                                                                                                  ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~8                                                                                                                                   ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~6                                                                                                                                   ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~4                                                                                                                                   ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~2                                                                                                                                   ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                                      ; 8       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                                                 ; 8       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[8]                                                                                                                                 ; 8       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[7]                                                                                                                                 ; 8       ;
; Multiplier_four:mul4|counter:main_counter|cnt[1]                                                                                                                                        ; 8       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[1]                                                                                                                                   ; 8       ;
; On_line_divider:divider|counter:count|cnt[8]                                                                                                                                            ; 8       ;
; On_line_divider:divider|counter:count|cnt[7]                                                                                                                                            ; 8       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|addr_d_read[6]~10                                                                                                             ; 7       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|addr_d_read[6]~10                                                                                                                        ; 7       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[2]~12                                                                                                           ; 7       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[0]~6                                                                                                       ; 7       ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]~10                                                                                                                ; 7       ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]~9                                                                                                                 ; 7       ;
; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[0]~7                                                                                                                 ; 7       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0                                                                                                      ; 7       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]~11                                                                                                           ; 7       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[2]~9                                                                                                            ; 7       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0                                                                                                 ; 7       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[0]~6                                                                                                                  ; 7       ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[0]~10                                                                                                                     ; 7       ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[2]~9                                                                                                                      ; 7       ;
; Multiplier:mul2|computation_control_mul:FSM|computation_cycle[2]~7                                                                                                                      ; 7       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0                                                                                                           ; 7       ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[0]~10                                                                                                                     ; 7       ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[3]~9                                                                                                                      ; 7       ;
; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[3]~7                                                                                                                      ; 7       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]~0                                                                                                           ; 7       ;
; On_line_divider_stage_two:divider2|In_rd~0                                                                                                                                              ; 7       ;
; On_line_divider:divider|write_enable~0                                                                                                                                                  ; 7       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~8                                                                                                    ; 7       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                                      ; 7       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[6]                                                                                                                                 ; 7       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[5]                                                                                                                                 ; 7       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[4]                                                                                                                                 ; 7       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[3]                                                                                                                                 ; 7       ;
; On_line_divider:divider|counter:count|cnt[6]                                                                                                                                            ; 7       ;
; On_line_divider:divider|counter:count|cnt[5]                                                                                                                                            ; 7       ;
; On_line_divider:divider|counter:count|cnt[4]                                                                                                                                            ; 7       ;
; On_line_divider:divider|counter:count|cnt[3]                                                                                                                                            ; 7       ;
; Multiplier:mul1|counter:main_counter|cnt[1]                                                                                                                                             ; 7       ;
; On_line_divider:divider|counter:count|cnt[0]~13                                                                                                                                         ; 6       ;
; Multiplier:mul2|computation_control_mul:FSM|Equal0~0                                                                                                                                    ; 6       ;
; Multiplier:mul1|computation_control_mul:FSM|Equal0~0                                                                                                                                    ; 6       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|carry_feedback~0                                                                                                          ; 6       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|v_minus_new[3]~0                                                                                                          ; 6       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal1~0                                                                                                                          ; 6       ;
; On_line_divider:divider|V_value_logic:adder1_logic|carry_feedback~0                                                                                                                     ; 6       ;
; On_line_divider:divider|V_value_logic:adder1_logic|v_minus_new[3]~0                                                                                                                     ; 6       ;
; Multiplier:mul2|counter:main_counter|cnt[0]                                                                                                                                             ; 6       ;
; Multiplier_four:mul4|counter:main_counter|cnt[2]                                                                                                                                        ; 6       ;
; Multiplier:mul2|counter:main_counter|cnt[2]                                                                                                                                             ; 6       ;
; Multiplier:mul1|counter:main_counter|cnt[2]                                                                                                                                             ; 6       ;
; operand_four[0]~input                                                                                                                                                                   ; 5       ;
; operand_four[1]~input                                                                                                                                                                   ; 5       ;
; mul_four[1]~input                                                                                                                                                                       ; 5       ;
; mul_four[0]~input                                                                                                                                                                       ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[6]~14                                                                                                              ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[5]~13                                                                                                              ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[4]~12                                                                                                              ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[3]~11                                                                                                              ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[2]~10                                                                                                              ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[1]~9                                                                                                               ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr[0]~8                                                                                                               ; 5       ;
; Multiplier_four:mul4|computation_control_mul:FSM|Equal0~0                                                                                                                               ; 5       ;
; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                                                                                                                                ; 5       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                                                                                                                           ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[6]~14                                                                                                                         ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[5]~13                                                                                                                         ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[4]~12                                                                                                                         ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[3]~11                                                                                                                         ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[2]~10                                                                                                                         ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[1]~9                                                                                                                          ; 5       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr[0]~8                                                                                                                          ; 5       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal4~0                                                                                                                             ; 5       ;
; Multiplier:mul2|computation_control_mul:FSM|stay.01                                                                                                                                     ; 5       ;
; Multiplier:mul1|computation_control_mul:FSM|stay.01                                                                                                                                     ; 5       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|tmp_plus[2]~0                                                                                                             ; 5       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                                          ; 5       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|v_plus_new[3]~1                                                                                                           ; 5       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|always1~0                                                                                                                 ; 5       ;
; Multiplier_four:mul4|always1~0                                                                                                                                                          ; 5       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Equal1~1                                                                                                                   ; 5       ;
; Multiplier_stage_two:mul3|online_delay_cnt[1]~0                                                                                                                                         ; 5       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|enable_shift~0                                                                                                        ; 5       ;
; On_line_divider:divider|V_value_logic:adder1_logic|v_plus_new[3]~1                                                                                                                      ; 5       ;
; Multiplier:mul2|write_enable~0                                                                                                                                                          ; 5       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~0                                                                                                                                   ; 5       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|Equal1~1                                                                                                                        ; 5       ;
; Multiplier:mul1|write_enable~0                                                                                                                                                          ; 5       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|Equal1~1                                                                                                                        ; 5       ;
; On_line_divider_stage_two:divider2|Out_vd                                                                                                                                               ; 5       ;
; On_line_divider_stage_two:divider2|In_rd                                                                                                                                                ; 5       ;
; On_line_divider:divider|Out_vd                                                                                                                                                          ; 5       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[2]                                                                                                                                   ; 5       ;
; Multiplier:mul2|counter:main_counter|cnt[8]                                                                                                                                             ; 5       ;
; Multiplier:mul2|counter:main_counter|cnt[7]                                                                                                                                             ; 5       ;
; Multiplier:mul2|counter:main_counter|cnt[1]                                                                                                                                             ; 5       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p~11                                                                                                           ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|clear~3                                                                                                                       ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p~10                                                                                                           ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p~11                                                                                                                      ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|clear~3                                                                                                                                  ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p~10                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add0~4                                                                ; 4       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add0~4                                                                           ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~8                                                                                                ; 4       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~2                                                                                                                              ; 4       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~1                                                                                                                              ; 4       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|Decoder0~0                                                                                                                              ; 4       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal0~3                                                                                                                          ; 4       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|Decoder0~1                                                                                                                         ; 4       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|Decoder0~0                                                                                                                         ; 4       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal1~1                                                                                                                          ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~8                                                                                                           ; 4       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~2                                                                                                                                   ; 4       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|Decoder0~1                                                                                                                                   ; 4       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~2                                                                                                                                   ; 4       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~1                                                                                                                                   ; 4       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|Decoder0~0                                                                                                                                   ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1                                                                ; 4       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux8~1                                                                                                                     ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0                                                                ; 4       ;
; On_line_divider_stage_two:divider2|d_reg_two[0]~2                                                                                                                                       ; 4       ;
; On_line_divider_stage_two:divider2|Equal1~1                                                                                                                                             ; 4       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Equal4~0                                                                                                                   ; 4       ;
; Multiplier_four:mul4|computation_control_mul:FSM|Equal1~0                                                                                                                               ; 4       ;
; Multiplier_four:mul4|computation_control_mul:FSM|Equal4~0                                                                                                                               ; 4       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|Equal4~0                                                                                                              ; 4       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|Equal4~2                                                                                                                          ; 4       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1                                                                           ; 4       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux8~1                                                                                                                                ; 4       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0                                                                           ; 4       ;
; On_line_divider:divider|d_reg_two[1]~0                                                                                                                                                  ; 4       ;
; On_line_divider:divider|computation_control:FSM|Equal1~1                                                                                                                                ; 4       ;
; On_line_divider:divider|computation_control:FSM|Equal1~0                                                                                                                                ; 4       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|Equal4~0                                                                                                                        ; 4       ;
; Multiplier:mul2|computation_control_mul:FSM|Equal1~0                                                                                                                                    ; 4       ;
; Multiplier:mul2|computation_control_mul:FSM|Equal4~0                                                                                                                                    ; 4       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|Equal4~0                                                                                                                        ; 4       ;
; Multiplier:mul1|computation_control_mul:FSM|Equal1~0                                                                                                                                    ; 4       ;
; Multiplier:mul1|computation_control_mul:FSM|Equal4~0                                                                                                                                    ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrower_up~4                                                                                                             ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrower_up~2                                                                                                             ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add0~0                                                                ; 4       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~13                                                                                                   ; 4       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux4~5                                                                                                                                ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|v_plus_new[2]~0                                                                                                           ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~2                                                                ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|cin[0]                                                                                                                    ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0                                                                ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|v_minus_new[2]~1                                                                                                          ; 4       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~11                                                                                                   ; 4       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux7~2                                                                                                                                ; 4       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add0~2                                                                ; 4       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~8                                                                                                    ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|always4~0                                                                                                                 ; 4       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Equal6~1                                                                                                                  ; 4       ;
; Multiplier_four:mul4|online_delay_cnt[0]                                                                                                                                                ; 4       ;
; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                                ; 4       ;
; Multiplier_four:mul4|online_delay_cnt[2]                                                                                                                                                ; 4       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                                    ; 4       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux7~0                                                                                                                                          ; 4       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1      ; 4       ;
; Multiplier_stage_two:mul3|Equal3~0                                                                                                                                                      ; 4       ;
; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                                           ; 4       ;
; Multiplier_stage_two:mul3|online_delay_cnt[3]                                                                                                                                           ; 4       ;
; On_line_divider:divider|always1~0                                                                                                                                                       ; 4       ;
; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                                                    ; 4       ;
; On_line_divider:divider|V_value_logic:adder1_logic|v_plus_new[2]~0                                                                                                                      ; 4       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~2                                                                           ; 4       ;
; On_line_divider:divider|V_value_logic:adder1_logic|cin[0]                                                                                                                               ; 4       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0                                                                           ; 4       ;
; On_line_divider:divider|V_value_logic:adder1_logic|v_minus_new[2]~1                                                                                                                     ; 4       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~11                                                                                                              ; 4       ;
; On_line_divider:divider|SDVM:selector1|Mux7~2                                                                                                                                           ; 4       ;
; On_line_divider:divider|V_value_logic:adder1_logic|always1~0                                                                                                                            ; 4       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~9                                                                                                               ; 4       ;
; On_line_divider:divider|SDVM:selector1|Mux6~2                                                                                                                                           ; 4       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add0~2                                                                           ; 4       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add0~0                                                                           ; 4       ;
; On_line_divider:divider|SDVM:selector1|Mux0~0                                                                                                                                           ; 4       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal6~1                                                                                                                             ; 4       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|Equal0~0                                                                                                                        ; 4       ;
; Multiplier_four:mul4|Out_vd                                                                                                                                                             ; 4       ;
; Multiplier_stage_two:mul3|Out_vd                                                                                                                                                        ; 4       ;
; On_line_divider:divider|In_rd                                                                                                                                                           ; 4       ;
; Multiplier:mul2|Out_vd                                                                                                                                                                  ; 4       ;
; Multiplier:mul1|Out_vd                                                                                                                                                                  ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|Add0~0                                                                                                                        ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|Add0~0                                                                                                                                   ; 4       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add0~0                                                                                                                                ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                                      ; 4       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                                      ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[8]                                                                                                                                        ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[7]                                                                                                                                        ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[6]                                                                                                                                        ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[5]                                                                                                                                        ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[4]                                                                                                                                        ; 4       ;
; Multiplier_four:mul4|counter:main_counter|cnt[3]                                                                                                                                        ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                                                                                                                                   ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[7]                                                                                                                                   ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[6]                                                                                                                                   ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[5]                                                                                                                                   ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[4]                                                                                                                                   ; 4       ;
; Multiplier_stage_two:mul3|counter:main_counter|cnt[3]                                                                                                                                   ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                                                 ; 4       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                                                 ; 4       ;
; Multiplier:mul2|counter:main_counter|cnt[6]                                                                                                                                             ; 4       ;
; Multiplier:mul2|counter:main_counter|cnt[5]                                                                                                                                             ; 4       ;
; Multiplier:mul2|counter:main_counter|cnt[4]                                                                                                                                             ; 4       ;
; Multiplier:mul2|counter:main_counter|cnt[3]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[8]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[7]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[6]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[5]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[4]                                                                                                                                             ; 4       ;
; Multiplier:mul1|counter:main_counter|cnt[3]                                                                                                                                             ; 4       ;
; In_vd_div_two~input                                                                                                                                                                     ; 3       ;
; In_vd_div_one~input                                                                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~9                                                                                                    ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~9                                                                                                               ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~3                                                                ; 3       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux6~6                                                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add0~4                                                                ; 3       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux5~4                                                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add0~12                                                               ; 3       ;
; On_line_divider:divider|SDVM:selector1|Mux4~4                                                                                                                                           ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add0~4                                                                           ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~4                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~9                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~7                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~7                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~7                                                                                                ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~7                                                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~7                                                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~9                                                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~7                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|flag                                                                                                                                                 ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux4~0                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~1                                                                ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux9~0                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|start_p~1                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|clear~2                                                                                                                       ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|LessThan0~0                                                                                                                   ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~15                                                                                                   ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|always6~5                                                                                                                  ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|we~0                                                                                                                       ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|we~0                                                                                                                  ; 3       ;
; On_line_divider:divider|flag                                                                                                                                                            ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux4~0                                                                                                                                ; 3       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~1                                                                           ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux9~0                                                                                                                                ; 3       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|start_p~11                                                                                                                               ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|clear~2                                                                                                                                  ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|LessThan0~0                                                                                                                              ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~15                                                                                                              ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|always6~5                                                                                                                             ; 3       ;
; On_line_divider:divider|computation_control:FSM|error_flag~0                                                                                                                            ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|we~0                                                                                                                            ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|we~0                                                                                                                            ; 3       ;
; subtraction_four:sub_four|res[0]~0                                                                                                                                                      ; 3       ;
; subtraction_four:sub_four|online_delay_cnt[0]                                                                                                                                           ; 3       ;
; subtraction_four:sub_four|online_delay_cnt[1]                                                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|V_block:Sample|WideOr0~0                                                                                                                             ; 3       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|q_previous[1]                                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|V_block:Sample|WideOr1~0                                                                                                                             ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add2~2                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[2]                                                                                                          ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add3~1                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                                         ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add2~1                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add3~0                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|tmp_minus[2]~0                                                                                                            ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                                         ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add0~0                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[7]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~10                                                                                                   ; 3       ;
; On_line_divider_stage_two:divider2|D_FF_two_bits:D2|out[0]                                                                                                                              ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0                                                                ; 3       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                                                ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[4]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~9                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[5]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                                           ; 3       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|q_previous[0]                                                                                                                ; 3       ;
; Multiplier_four:mul4|p[0]~0                                                                                                                                                             ; 3       ;
; Multiplier_four:mul4|Equal2~1                                                                                                                                                           ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                                    ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add0~1      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~11                                                                                                   ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~9                                                                                                    ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~8                                                                                                    ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~6                                                                                                    ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0      ; 3       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|enable_shift~0                                                                                                             ; 3       ;
; subtraction_three:sub_three|res[0]~0                                                                                                                                                    ; 3       ;
; subtraction_three:sub_three|online_delay_cnt[0]                                                                                                                                         ; 3       ;
; subtraction_three:sub_three|online_delay_cnt[1]                                                                                                                                         ; 3       ;
; Multiplier_stage_two:mul3|p[0]~0                                                                                                                                                        ; 3       ;
; Multiplier_stage_two:mul3|online_delay_cnt[1]                                                                                                                                           ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                               ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                               ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~8                                                                                               ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0 ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~6                                                                                               ; 3       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0 ; 3       ;
; subtraction_two:sub_two|online_delay_cnt[0]                                                                                                                                             ; 3       ;
; On_line_divider:divider|q_value[0]~0                                                                                                                                                    ; 3       ;
; On_line_divider:divider|online_delay_cnt[0]                                                                                                                                             ; 3       ;
; On_line_divider:divider|online_delay_cnt[1]                                                                                                                                             ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add3~2                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|tmp_minus[3]~0                                                                                                                       ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add3~1                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add2~2                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|tmp_plus[3]~0                                                                                                                        ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_plus[1]                                                                                                                     ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add2~1                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add3~0                                                                                                                               ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1                                                                           ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add1~0                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add2~0                                                                                                                               ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Add0~0                                                                                                                               ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~1                                                                           ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|borrower_up~4                                                                                                                        ; 3       ;
; On_line_divider:divider|V_value_logic:adder1_logic|borrower_up~2                                                                                                                        ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0                                                                           ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~14                                                                                                              ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0                                                                           ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~13                                                                                                              ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                                                      ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                                                      ; 3       ;
; On_line_divider:divider|D_FF_two_bits:D2|out[1]                                                                                                                                         ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~3                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                                      ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[7]                                                                                                                      ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add0~0                                                                           ; 3       ;
; On_line_divider:divider|D_FF_two_bits:D2|out[0]                                                                                                                                         ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[4]                                                                                                                      ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[5]                                                                                                                      ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~8                                                                                                               ; 3       ;
; On_line_divider:divider|SDVM:selector1|Mux5~2                                                                                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                                                      ; 3       ;
; On_line_divider:divider|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add0~2                                                                           ; 3       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                                                      ; 3       ;
; subtraction:sub_one|online_delay_cnt[0]                                                                                                                                                 ; 3       ;
; Multiplier:mul2|p[0]~0                                                                                                                                                                  ; 3       ;
; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                                     ; 3       ;
; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                                     ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                                         ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                                         ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~8                                                                                                         ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~6                                                                                                         ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~3                                                                                                                ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem~1                                                                                                                ; 3       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|enable_shift~0                                                                                                                  ; 3       ;
; Multiplier:mul1|p[0]~0                                                                                                                                                                  ; 3       ;
; Multiplier:mul1|Equal2~1                                                                                                                                                                ; 3       ;
; Multiplier:mul1|online_delay_cnt[0]                                                                                                                                                     ; 3       ;
; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                                     ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                                         ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                                         ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~8                                                                                                         ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~6                                                                                                         ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0           ; 3       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|enable_shift~0                                                                                                                  ; 3       ;
; subtraction_four:sub_four|Out_vld                                                                                                                                                       ; 3       ;
; subtraction_three:sub_three|Out_vld                                                                                                                                                     ; 3       ;
; subtraction_two:sub_two|Out_vld                                                                                                                                                         ; 3       ;
; subtraction:sub_one|Out_vld                                                                                                                                                             ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~12                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~10                                                                                                                    ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~8                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~6                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~4                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~2                                                                                                                     ; 3       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add2~0                                                                                                                     ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~12                                                                                                                               ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~10                                                                                                                               ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~8                                                                                                                                ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~6                                                                                                                                ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~4                                                                                                                                ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~2                                                                                                                                ; 3       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add2~0                                                                                                                                ; 3       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add0~2                                                                                                                                ; 3       ;
; Multiplier_four:mul4|Sample_V:Sample|sample_for_P[2]~4                                                                                                                                  ; 3       ;
; Multiplier_four:mul4|Sample_V:Sample|sample_for_P[1]~2                                                                                                                                  ; 3       ;
; Multiplier_four:mul4|Sample_V:Sample|sample_for_P[0]~0                                                                                                                                  ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[14]~14                                                                                                                   ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[15]~15                                                                                                                   ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[10]~10                                                                                                                   ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[11]~11                                                                                                                   ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[6]~6                                                                                                                     ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[7]~7                                                                                                                     ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[3]~3                                                                                                                     ; 3       ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|tmp_write_data[2]~2                                                                                                                     ; 3       ;
; Multiplier_stage_two:mul3|Sample_V:Sample|sample_for_P[2]~4                                                                                                                             ; 3       ;
; Multiplier_stage_two:mul3|Sample_V:Sample|sample_for_P[1]~2                                                                                                                             ; 3       ;
; Multiplier_stage_two:mul3|Sample_V:Sample|sample_for_P[0]~0                                                                                                                             ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[12]~12                                                                                                              ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[14]~14                                                                                                              ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[15]~15                                                                                                              ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[10]~10                                                                                                              ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[11]~11                                                                                                              ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[6]~6                                                                                                                ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[7]~7                                                                                                                ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[3]~3                                                                                                                ; 3       ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|tmp_write_data[2]~2                                                                                                                ; 3       ;
; On_line_divider:divider|V_block:Sample|Add0~0                                                                                                                                           ; 3       ;
; Multiplier:mul2|Sample_V:Sample|sample_for_P[2]~4                                                                                                                                       ; 3       ;
; Multiplier:mul2|Sample_V:Sample|sample_for_P[1]~2                                                                                                                                       ; 3       ;
; Multiplier:mul2|Sample_V:Sample|sample_for_P[0]~0                                                                                                                                       ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[12]~12                                                                                                                        ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[14]~14                                                                                                                        ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[15]~15                                                                                                                        ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[10]~10                                                                                                                        ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[11]~11                                                                                                                        ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[6]~6                                                                                                                          ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[7]~7                                                                                                                          ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[3]~3                                                                                                                          ; 3       ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|tmp_write_data[2]~2                                                                                                                          ; 3       ;
; Multiplier:mul1|Sample_V:Sample|sample_for_P[2]~4                                                                                                                                       ; 3       ;
; Multiplier:mul1|Sample_V:Sample|sample_for_P[1]~2                                                                                                                                       ; 3       ;
; Multiplier:mul1|Sample_V:Sample|sample_for_P[0]~0                                                                                                                                       ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[12]~12                                                                                                                        ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[14]~14                                                                                                                        ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[15]~15                                                                                                                        ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[10]~10                                                                                                                        ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[11]~11                                                                                                                        ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[6]~6                                                                                                                          ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[7]~7                                                                                                                          ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[3]~3                                                                                                                          ; 3       ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|tmp_write_data[2]~2                                                                                                                          ; 3       ;
; subtrahend_four[1]~input                                                                                                                                                                ; 2       ;
; minuend_four[1]~input                                                                                                                                                                   ; 2       ;
; subtrahend_four[0]~input                                                                                                                                                                ; 2       ;
; subtrahend_three[1]~input                                                                                                                                                               ; 2       ;
; minuend_three[1]~input                                                                                                                                                                  ; 2       ;
; subtrahend_three[0]~input                                                                                                                                                               ; 2       ;
; subtrahend_two[1]~input                                                                                                                                                                 ; 2       ;
; minuend_two[1]~input                                                                                                                                                                    ; 2       ;
; subtrahend_two[0]~input                                                                                                                                                                 ; 2       ;
; subtrahend_one[1]~input                                                                                                                                                                 ; 2       ;
; minuend_one[1]~input                                                                                                                                                                    ; 2       ;
; subtrahend_one[0]~input                                                                                                                                                                 ; 2       ;
; Out_rd_div_two~input                                                                                                                                                                    ; 2       ;
; Out_rd_mul_four~input                                                                                                                                                                   ; 2       ;
; Out_rd_mul_three~input                                                                                                                                                                  ; 2       ;
; Out_rd_div_one~input                                                                                                                                                                    ; 2       ;
; Out_rd_mul_two~input                                                                                                                                                                    ; 2       ;
; Out_rd_mul_one~input                                                                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|write_enable~6                                                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~9                                        ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~8                                        ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~34                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~33                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~32                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~31                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~30                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~29                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Add1~28                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|STATE~2                                                                                                                      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[6]~20                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[5]~19                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[4]~18                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[3]~17                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[2]~16                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[1]~15                                                                                                           ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|write_addr[0]~14                                                                                                           ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[6]~20                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[5]~19                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[4]~18                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[3]~17                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[2]~16                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[1]~15                                                                                                      ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|write_addr[0]~14                                                                                                      ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~34                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~33                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~32                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~31                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~30                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~29                                                                                                                               ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Add1~28                                                                                                                               ; 2       ;
; On_line_divider:divider|computation_control:FSM|STATE~2                                                                                                                                 ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[6]~20                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[5]~19                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[4]~18                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[3]~17                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[2]~16                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[1]~15                                                                                                                ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|write_addr[0]~14                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[6]~20                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[5]~19                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[4]~18                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[3]~17                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[2]~16                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[1]~15                                                                                                                ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|write_addr[0]~14                                                                                                                ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add0~2 ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux3~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux6~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux2~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux5~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux1~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux4~2                                                                                                                                     ; 2       ;
; Multiplier_stage_two:mul3|SDVM_mul:selector2|Mux0~2                                                                                                                                     ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add0~2           ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux3~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux6~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux2~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux5~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux1~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux4~2                                                                                                                                               ; 2       ;
; Multiplier:mul2|SDVM_mul:selector2|Mux0~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add0~2           ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux3~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux6~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux2~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux5~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux1~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux4~2                                                                                                                                               ; 2       ;
; Multiplier:mul1|SDVM_mul:selector2|Mux0~2                                                                                                                                               ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|d_upper_minus[1]~0                                                                                                            ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|d_upper_plus[0]~0                                                                                                             ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux12~0                                                                                                                    ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|d_upper_minus[1]~0                                                                                                                       ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|d_upper_plus[0]~0                                                                                                                        ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux12~0                                                                                                                               ; 2       ;
; subtraction_four:sub_four|On_line_adder:adder|full_adder:FA1|Add1~0                                                                                                                     ; 2       ;
; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D2|out                                                                                                                         ; 2       ;
; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux2~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                        ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux0~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|cin_three[1]~0                                                                                                             ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux3~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux1~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|tmp_shift_out[0]~1                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|tmp_shift_out[1]~0                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_minus_shifted[3]~4                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_plus_shifted[3]~3                                                                                                        ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~4                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]~9                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_minus_shifted[0]~3                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_plus_shifted[0]~2                                                                                                        ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[7]~8                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_minus_shifted[1]~2                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|cin_two[0]                                                                                                                 ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[5]~2                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|computation_cycle[5]~0                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_plus_shifted[1]~1                                                                                                        ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1                                                                ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[5]~7                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]~6                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_plus_shifted[2]~0                                                                                                        ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux5~2                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~4                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]~5                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~7                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~6                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~5                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~4                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~3                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~2                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|rd_addr~1                                                                                                                  ; 2       ;
; On_line_divider_stage_two:divider2|Equal1~2                                                                                                                                             ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_minus_shifted[2]~1                                                                                                       ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|cin_two[1]                                                                                                                 ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux11~0                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux7~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~4                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux10~0                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|Mux6~0                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~4                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|counter:count|cnt[0]~12                                                                                                                              ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|error_flag~0                                                                                                                 ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|Equal1~1                                                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|computation_control:FSM|Equal1~0                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|shift_minus                                                                                                                ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|shift_plus                                                                                                                 ; 2       ;
; Multiplier_four:mul4|computation_control_mul:FSM|we                                                                                                                                     ; 2       ;
; Multiplier_four:mul4|computation_control_mul:FSM|Decoder0~0                                                                                                                             ; 2       ;
; subtraction_three:sub_three|On_line_adder:adder|full_adder:FA1|Add1~0                                                                                                                   ; 2       ;
; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out                                                                                                                       ; 2       ;
; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D1|out                                                                                                                       ; 2       ;
; Multiplier_stage_two:mul3|online_delay_cnt[1]~2                                                                                                                                         ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|shift_minus                                                                                                           ; 2       ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|shift_plus                                                                                                            ; 2       ;
; Multiplier_stage_two:mul3|computation_control_mul:FSM|we                                                                                                                                ; 2       ;
; Multiplier_stage_two:mul3|Equal1~0                                                                                                                                                      ; 2       ;
; subtraction_two:sub_two|On_line_adder:adder|full_adder:FA1|Add1~0                                                                                                                       ; 2       ;
; subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D2|out                                                                                                                           ; 2       ;
; subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D1|out                                                                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1                                                   ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux2~0                                                                                                                                ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                                   ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux0~0                                                                                                                                ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|cin_three[1]~0                                                                                                                        ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux3~0                                                                                                                                ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|six_bits_adder:adder|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0                                                   ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux1~0                                                                                                                                ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_out[0]~1                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_out[1]~0                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_minus_shifted[3]~4                                                                                                                  ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_plus_shifted[3]~3                                                                                                                   ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|mem~4                                                                                                           ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]~9                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_minus_shifted[0]~3                                                                                                                  ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_plus_shifted[0]~2                                                                                                                   ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[7]~8                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_minus_shifted[1]~2                                                                                                                  ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|cin_two[0]                                                                                                                            ; 2       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[5]~2                                                                                                                  ; 2       ;
; On_line_divider:divider|computation_control:FSM|computation_cycle[5]~0                                                                                                                  ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_plus_shifted[1]~1                                                                                                                   ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1                                                                           ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[5]~7                                                                                                                    ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]~6                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_plus_shifted[2]~0                                                                                                                   ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1                                                                           ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux5~2                                                                                                                                ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|mem~4                                                                                                           ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3]~5                                                                                                                    ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~7                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~6                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~5                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~4                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~3                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~2                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|rd_addr~1                                                                                                                             ; 2       ;
; On_line_divider:divider|V_value_logic:adder1_logic|Equal4~2                                                                                                                             ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_minus_shifted[2]~1                                                                                                                  ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|cin_two[1]                                                                                                                            ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux11~0                                                                                                                               ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1                                                                           ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0                                                                           ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux7~0                                                                                                                                ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|mem~4                                                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux10~0                                                                                                                               ; 2       ;
; On_line_divider:divider|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0                                                                           ; 2       ;
; On_line_divider:divider|w_value_logic_fix:W_block|Mux6~0                                                                                                                                ; 2       ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|mem~4                                                                                                           ; 2       ;
; On_line_divider:divider|counter:count|cnt[0]~12                                                                                                                                         ; 2       ;
; subtraction:sub_one|On_line_adder:adder|full_adder:FA1|Add1~0                                                                                                                           ; 2       ;
; subtraction:sub_one|On_line_adder:adder|D_flipflop:D2|out                                                                                                                               ; 2       ;
; subtraction:sub_one|On_line_adder:adder|D_flipflop:D1|out                                                                                                                               ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|shift_minus                                                                                                                     ; 2       ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|shift_plus                                                                                                                      ; 2       ;
; Multiplier:mul2|computation_control_mul:FSM|we                                                                                                                                          ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_minus                                                                                                                     ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_plus                                                                                                                      ; 2       ;
; Multiplier:mul1|computation_control_mul:FSM|we                                                                                                                                          ; 2       ;
; Multiplier:mul1|Adder_control_logic:adder_control_logic|Equal0~0                                                                                                                        ; 2       ;
; subtraction_four:sub_four|In_rdy~0                                                                                                                                                      ; 2       ;
; Multiplier_four:mul4|In_rd~0                                                                                                                                                            ; 2       ;
; subtraction_three:sub_three|In_rdy~0                                                                                                                                                    ; 2       ;
; Multiplier_stage_two:mul3|In_rd~0                                                                                                                                                       ; 2       ;
; subtraction_two:sub_two|In_rdy~0                                                                                                                                                        ; 2       ;
; Multiplier:mul2|In_rd~0                                                                                                                                                                 ; 2       ;
; subtraction:sub_one|In_rdy~0                                                                                                                                                            ; 2       ;
; Multiplier:mul1|In_rd~0                                                                                                                                                                 ; 2       ;
; On_line_divider_stage_two:divider2|always1~0                                                                                                                                            ; 2       ;
; On_line_divider_stage_two:divider2|always0~0                                                                                                                                            ; 2       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add1~4                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add1~2                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add3~3                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add3~2                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[2]                                                                                                         ; 2       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add1~1                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|tmp_minus[3]~1                                                                                                            ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|tmp_plus[3]~1                                                                                                             ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[1]                                                                                                          ; 2       ;
; On_line_divider_stage_two:divider2|V_block:Sample|Add1~0                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Add1~0                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~2                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|LessThan1~1                                                                                                               ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored                                                                                                             ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~14                                                                                                   ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add0~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|D_FF_two_bits:D2|out[1]                                                                                                                              ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add0~0                                                                ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|cin[1]                                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~12                                                                                                   ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~2                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~1                                                                ; 2       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux6~4                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux6~3                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[23]                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux5~3                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add0~11                                                               ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[14]                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                                     ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[0]                                                                                      ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~6                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~5                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem~4                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|SDVM:selector1|Mux0~0                                                                                                                                ; 2       ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem~7                                                                                                    ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|always4~1                                                                                                                 ; 2       ;
; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|Equal6~0                                                                                                                  ; 2       ;
; Multiplier_four:mul4|write_enable~0                                                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[1]                                                                                                    ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~12                                                                                                   ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[0]                                                                                                    ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add0~0      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~10                                                                                                   ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Add2~3                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Add2~2                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Add2~1                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|Add2~0                                                                                                                     ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[0]                                                                                                       ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0      ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux3~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux7~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux3~1                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux6~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~7                                                                                                    ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem~5                                                                                                    ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0      ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux2~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux6~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux2~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux5~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1      ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0      ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux1~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux5~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux1~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector2|Mux4~0                                                                                                                                          ; 2       ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|four_bits_parallel_adder:adder1|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0      ; 2       ;
; Multiplier_four:mul4|SDVM_mul:selector1|Mux0~0                                                                                                                                          ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                               ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                        ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_v_value_ram_f8aeb381.hdl.mif         ; M9K_X9_Y14_N0  ; Don't care           ; Old data        ; Old data        ;
; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; db/Newton_method.ram0_single_clk_ram_mul_50b14878.hdl.mif  ; M9K_X9_Y15_N0  ; Don't care           ; Old data        ; Old data        ;
; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_v_value_ram_f8aeb381.hdl.mif         ; M9K_X40_Y28_N0 ; Don't care           ; Old data        ; Old data        ;
; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; db/Newton_method.ram0_single_clk_ram_mul_50b14878.hdl.mif  ; M9K_X40_Y29_N0 ; Don't care           ; Old data        ; Old data        ;
; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_v_value_ram_f8aeb381.hdl.mif         ; M9K_X9_Y18_N0  ; Don't care           ; Old data        ; Old data        ;
; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; db/Newton_method.ram0_single_clk_ram_mul_50b14878.hdl.mif  ; M9K_X9_Y17_N0  ; Don't care           ; Old data        ; Old data        ;
; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_v_value_ram_f8aeb381.hdl.mif         ; M9K_X33_Y33_N0 ; Don't care           ; Old data        ; Old data        ;
; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; db/Newton_method.ram0_single_clk_ram_mul_50b14878.hdl.mif  ; M9K_X33_Y32_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_single_clk_ram_9e5f0453.hdl.mif      ; M9K_X33_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X40_Y27_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y27_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y24_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X40_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_w_value_ram_ba3e6e49.hdl.mif         ; M9K_X33_Y26_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_single_clk_ram_9e5f0453.hdl.mif      ; M9K_X33_Y19_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y20_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y22_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; db/Newton_method.ram0_single_clk_ram_2bit_7a4e70a8.hdl.mif ; M9K_X33_Y18_N0 ; Don't care           ; Old data        ; Old data        ;
; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; db/Newton_method.ram0_w_value_ram_ba3e6e49.hdl.mif         ; M9K_X33_Y21_N0 ; Don't care           ; Old data        ; Old data        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Newton_method|On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ALTSYNCRAM                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 2,950 / 88,936 ( 3 % ) ;
; C16 interconnects                 ; 46 / 2,912 ( 2 % )     ;
; C4 interconnects                  ; 1,148 / 54,912 ( 2 % ) ;
; Direct links                      ; 565 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 1,394 / 29,440 ( 5 % ) ;
; R24 interconnects                 ; 25 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 1,612 / 76,160 ( 2 % ) ;
+-----------------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.54) ; Number of LABs  (Total = 155) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 0                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 6                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 4                             ;
; 14                                          ; 13                            ;
; 15                                          ; 12                            ;
; 16                                          ; 92                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 155) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 144                           ;
; 1 Clock enable                     ; 80                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.91) ; Number of LABs  (Total = 155) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 8                             ;
; 20                                           ; 10                            ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 13                            ;
; 24                                           ; 12                            ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 18                            ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.40) ; Number of LABs  (Total = 155) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 4                             ;
; 2                                               ; 13                            ;
; 3                                               ; 3                             ;
; 4                                               ; 12                            ;
; 5                                               ; 7                             ;
; 6                                               ; 6                             ;
; 7                                               ; 11                            ;
; 8                                               ; 25                            ;
; 9                                               ; 17                            ;
; 10                                              ; 7                             ;
; 11                                              ; 14                            ;
; 12                                              ; 9                             ;
; 13                                              ; 12                            ;
; 14                                              ; 5                             ;
; 15                                              ; 4                             ;
; 16                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.67) ; Number of LABs  (Total = 155) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 6                             ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 12                            ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 9                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 5                             ;
; 17                                           ; 8                             ;
; 18                                           ; 12                            ;
; 19                                           ; 5                             ;
; 20                                           ; 8                             ;
; 21                                           ; 8                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 6                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 95        ; 0            ; 0            ; 95        ; 95        ; 0            ; 40           ; 0            ; 0            ; 55           ; 0            ; 40           ; 55           ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 95        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 95           ; 95           ; 95           ; 95           ; 95           ; 0         ; 95           ; 95           ; 0         ; 0         ; 95           ; 55           ; 95           ; 95           ; 40           ; 95           ; 55           ; 40           ; 95           ; 95           ; 95           ; 55           ; 95           ; 95           ; 95           ; 95           ; 95           ; 0         ; 95           ; 95           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; product_one[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_one[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_two[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_two[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_one[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_one[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quotient_one[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quotient_one[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_two[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_two[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_three[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_three[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_three[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_three[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_four[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; product_four[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quotient_two[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; quotient_two[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_four[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diff_four[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_mul_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_mul_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_sub_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_sub_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_mul_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_mul_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_div_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_div_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_sub_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_sub_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_mul_three     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_mul_three    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_sub_three     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_sub_three    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_mul_four      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_mul_four     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_div_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_div_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_rd_sub_four      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_vd_sub_four     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_mul_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_mul_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_sub_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_sub_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_mul_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_mul_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_div_one       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_div_one      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_sub_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_sub_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_mul_three     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_mul_three    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_sub_three     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_sub_three    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_mul_four      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_mul_four     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_div_two       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_div_two      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; In_vd_sub_four      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out_rd_sub_four     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x_value[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x_value[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operand_two[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operand_two[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_one[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_one[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_one[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_two[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_two[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_two[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mul_three[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mul_three[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_three[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_three[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_three[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mul_four[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mul_four[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operand_four[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operand_four[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_four[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_four[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; subtrahend_four[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_one[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; divisor_one[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; divisor_one[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_two[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_three[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; divisor_two[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; divisor_two[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; minuend_four[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; numerator_one[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; numerator_one[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; numerator_two[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; numerator_two[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                    ; Destination Register                                                                                                                                                  ; Delay Added in ns ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3] ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a3~porta_datain_reg0                ; 0.204             ;
; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[2] ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a2~porta_datain_reg0                ; 0.204             ;
; On_line_divider_stage_two:divider2|d_reg_two[1]                    ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.131             ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design Newton_method
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 95 pins of 95 total pins
    Info (169086): Pin product_one[0] not assigned to an exact location on the device
    Info (169086): Pin product_one[1] not assigned to an exact location on the device
    Info (169086): Pin product_two[0] not assigned to an exact location on the device
    Info (169086): Pin product_two[1] not assigned to an exact location on the device
    Info (169086): Pin diff_one[0] not assigned to an exact location on the device
    Info (169086): Pin diff_one[1] not assigned to an exact location on the device
    Info (169086): Pin quotient_one[0] not assigned to an exact location on the device
    Info (169086): Pin quotient_one[1] not assigned to an exact location on the device
    Info (169086): Pin diff_two[0] not assigned to an exact location on the device
    Info (169086): Pin diff_two[1] not assigned to an exact location on the device
    Info (169086): Pin product_three[0] not assigned to an exact location on the device
    Info (169086): Pin product_three[1] not assigned to an exact location on the device
    Info (169086): Pin diff_three[0] not assigned to an exact location on the device
    Info (169086): Pin diff_three[1] not assigned to an exact location on the device
    Info (169086): Pin product_four[0] not assigned to an exact location on the device
    Info (169086): Pin product_four[1] not assigned to an exact location on the device
    Info (169086): Pin quotient_two[0] not assigned to an exact location on the device
    Info (169086): Pin quotient_two[1] not assigned to an exact location on the device
    Info (169086): Pin diff_four[0] not assigned to an exact location on the device
    Info (169086): Pin diff_four[1] not assigned to an exact location on the device
    Info (169086): Pin In_rd_mul_one not assigned to an exact location on the device
    Info (169086): Pin Out_vd_mul_one not assigned to an exact location on the device
    Info (169086): Pin In_rd_sub_one not assigned to an exact location on the device
    Info (169086): Pin Out_vd_sub_one not assigned to an exact location on the device
    Info (169086): Pin In_rd_mul_two not assigned to an exact location on the device
    Info (169086): Pin Out_vd_mul_two not assigned to an exact location on the device
    Info (169086): Pin In_rd_div_one not assigned to an exact location on the device
    Info (169086): Pin Out_vd_div_one not assigned to an exact location on the device
    Info (169086): Pin In_rd_sub_two not assigned to an exact location on the device
    Info (169086): Pin Out_vd_sub_two not assigned to an exact location on the device
    Info (169086): Pin In_rd_mul_three not assigned to an exact location on the device
    Info (169086): Pin Out_vd_mul_three not assigned to an exact location on the device
    Info (169086): Pin In_rd_sub_three not assigned to an exact location on the device
    Info (169086): Pin Out_vd_sub_three not assigned to an exact location on the device
    Info (169086): Pin In_rd_mul_four not assigned to an exact location on the device
    Info (169086): Pin Out_vd_mul_four not assigned to an exact location on the device
    Info (169086): Pin In_rd_div_two not assigned to an exact location on the device
    Info (169086): Pin Out_vd_div_two not assigned to an exact location on the device
    Info (169086): Pin In_rd_sub_four not assigned to an exact location on the device
    Info (169086): Pin Out_vd_sub_four not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin In_vd_mul_one not assigned to an exact location on the device
    Info (169086): Pin Out_rd_mul_one not assigned to an exact location on the device
    Info (169086): Pin In_vd_sub_one not assigned to an exact location on the device
    Info (169086): Pin Out_rd_sub_one not assigned to an exact location on the device
    Info (169086): Pin In_vd_mul_two not assigned to an exact location on the device
    Info (169086): Pin Out_rd_mul_two not assigned to an exact location on the device
    Info (169086): Pin In_vd_div_one not assigned to an exact location on the device
    Info (169086): Pin Out_rd_div_one not assigned to an exact location on the device
    Info (169086): Pin In_vd_sub_two not assigned to an exact location on the device
    Info (169086): Pin Out_rd_sub_two not assigned to an exact location on the device
    Info (169086): Pin In_vd_mul_three not assigned to an exact location on the device
    Info (169086): Pin Out_rd_mul_three not assigned to an exact location on the device
    Info (169086): Pin In_vd_sub_three not assigned to an exact location on the device
    Info (169086): Pin Out_rd_sub_three not assigned to an exact location on the device
    Info (169086): Pin In_vd_mul_four not assigned to an exact location on the device
    Info (169086): Pin Out_rd_mul_four not assigned to an exact location on the device
    Info (169086): Pin In_vd_div_two not assigned to an exact location on the device
    Info (169086): Pin Out_rd_div_two not assigned to an exact location on the device
    Info (169086): Pin In_vd_sub_four not assigned to an exact location on the device
    Info (169086): Pin Out_rd_sub_four not assigned to an exact location on the device
    Info (169086): Pin x_value[1] not assigned to an exact location on the device
    Info (169086): Pin x_value[0] not assigned to an exact location on the device
    Info (169086): Pin operand_two[1] not assigned to an exact location on the device
    Info (169086): Pin operand_two[0] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_one[0] not assigned to an exact location on the device
    Info (169086): Pin minuend_one[1] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_one[1] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_two[0] not assigned to an exact location on the device
    Info (169086): Pin minuend_two[1] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_two[1] not assigned to an exact location on the device
    Info (169086): Pin mul_three[1] not assigned to an exact location on the device
    Info (169086): Pin mul_three[0] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_three[0] not assigned to an exact location on the device
    Info (169086): Pin minuend_three[1] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_three[1] not assigned to an exact location on the device
    Info (169086): Pin mul_four[0] not assigned to an exact location on the device
    Info (169086): Pin mul_four[1] not assigned to an exact location on the device
    Info (169086): Pin operand_four[1] not assigned to an exact location on the device
    Info (169086): Pin operand_four[0] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_four[0] not assigned to an exact location on the device
    Info (169086): Pin minuend_four[1] not assigned to an exact location on the device
    Info (169086): Pin subtrahend_four[1] not assigned to an exact location on the device
    Info (169086): Pin minuend_one[0] not assigned to an exact location on the device
    Info (169086): Pin divisor_one[0] not assigned to an exact location on the device
    Info (169086): Pin divisor_one[1] not assigned to an exact location on the device
    Info (169086): Pin minuend_two[0] not assigned to an exact location on the device
    Info (169086): Pin minuend_three[0] not assigned to an exact location on the device
    Info (169086): Pin divisor_two[0] not assigned to an exact location on the device
    Info (169086): Pin divisor_two[1] not assigned to an exact location on the device
    Info (169086): Pin minuend_four[0] not assigned to an exact location on the device
    Info (169086): Pin numerator_one[0] not assigned to an exact location on the device
    Info (169086): Pin numerator_one[1] not assigned to an exact location on the device
    Info (169086): Pin numerator_two[0] not assigned to an exact location on the device
    Info (169086): Pin numerator_two[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Newton_method.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 94 (unused VREF, 2.5V VCCIO, 54 input, 40 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file H:/UROP research/verilog/Newton_method/output_files/Newton_method.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 727 megabytes
    Info: Processing ended: Wed Sep 16 17:27:06 2015
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/UROP research/verilog/Newton_method/output_files/Newton_method.fit.smsg.


