# Simulador de Sistema Operacional - Documenta√ß√£o de Implementa√ß√£o

## üîÑ Fases Implementadas

### **Fase 1: Gerenciamento de Processos**

#### 1.1 Expans√£o do PCB (Process Control Block)
**Melhorias Implementadas:**
- Adi√ß√£o de estados do processo:
  - `NEW`, `READY`, `RUNNING`, `BLOCKED`, `TERMINATED`
- Implementa√ß√£o de controle de quantum para preemp√ß√£o.
- Contadores de tempo:
  - `waiting_time`, `cpu_time`
- Gerenciamento de recursos alocados.
- Separa√ß√£o entre dados e c√≥digo na mem√≥ria.

#### 1.2 Gerenciamento de Estados de Processo
**Funcionalidades Implementadas:**
- Transi√ß√µes de estado:
  - `NEW ‚Üí READY ‚Üí RUNNING ‚Üí TERMINATED`
- Preemp√ß√£o por quantum.
- Escalonamento FCFS (First-Come-First-Served).
- Sincroniza√ß√£o entre cores usando mutex.
- Gerenciamento de filas de processos.

---

### **Fase 2: Sistema de Mem√≥ria**

#### 2.1 Cache
### Implementa√ß√£o da Cache - Detalhamento T√©cnico

#### 1. Estrutura da Cache
```cpp
// Defini√ß√£o do bloco de cache
struct CacheBlock {
    bool valid;     // Indica se o bloco cont√©m dados v√°lidos
    bool dirty;     // Indica se o bloco foi modificado
    int tag;        // Tag do endere√ßo de mem√≥ria
    int data;       // Dados armazenados
};

class Cache {
private:
    vector<CacheBlock> blocks;     // Blocos de cache (16 blocos)
    queue<int> fifo_queue;         // Fila para pol√≠tica FIFO
    Ram* ram;                      // Ponteiro para a RAM
    pthread_mutex_t cache_mutex;   // Mutex para sincroniza√ß√£o
};
```

#### 2. Integra√ß√£o com Sistema

##### 2.1 Modifica√ß√µes na CPU
```cpp
class Cpu {
private:
    Cache* cache;  // Adicionado ponteiro para cache
    Ram* ram;      // RAM mantida para compatibilidade

public:
    // Construtor atualizado
    Cpu(int id, Ram* ram, Cache* cache) 
        : id(id), cache(cache), ram(ram) {}
};
```

##### 2.2 Modifica√ß√µes no OperatingSystem
```cpp
class OperatingSystem {
private:
    Cache* cache;  // Cache compartilhada entre cores
    
public:
    OperatingSystem(Scheduler* scheduler, Ram* ram) {
        this->cache = new Cache(ram);  // Inicializa√ß√£o da cache
        // Passa cache para cada core
        for (int i = 0; i < CORES_COUNT; i++) {
            Cpu core(i, ram, cache);
            cores.push_back(core);
        }
    }
};
```

#### 3. Opera√ß√µes da Cache

##### 3.1 Leitura (Read)
```cpp
int Cache::read(int address) {
    pthread_mutex_lock(&cache_mutex);
    
    // Verifica hit
    if (blocks[index].valid && blocks[index].tag == tag) {
        return blocks[index].data;  // Cache hit
    }
    
    // Cache miss - carrega da RAM
    blocks[index].data = ram->get_value(address);
    blocks[index].tag = tag;
    blocks[index].valid = true;
    
    return blocks[index].data;
}
```

##### 3.2 Escrita (Write)
```cpp
void Cache::write(int address, int value) {
    pthread_mutex_lock(&cache_mutex);
    
    // Write-through
    ram->set_value(address, value);
    
    // Atualiza cache
    blocks[index].data = value;
    blocks[index].tag = tag;
    blocks[index].valid = true;
}
```

#### 4. Fluxo de Dados
**CPU ‚Üí Cache ‚Üí RAM:**

- CPU solicita leitura/escrita
- Cache verifica hit/miss
- Se miss, acessa RAM
- Se write, atualiza RAM (write-through)

**Sincroniza√ß√£o:**

- Mutex protege acessos concorrentes
- FIFO gerencia substitui√ß√£o de blocos
- Write-through mant√©m consist√™ncia

#### 5. Comunica√ß√£o com Pipeline MIPS
```cpp
void Cpu::MemoryAccess() {
    switch (op) {
        case LOAD: {
            write_value = cache->read(get_register(2));
            break;
        }
        case STORE: {
            cache->write(get_register(2), get_register(get_register(1)));
            break;
        }
    }
}
```

#### 6. Melhorias Implementadas

**Consist√™ncia de Mem√≥ria:**

- Write-through para debugging
- Sincroniza√ß√£o entre cores
- Prote√ß√£o de acessos concorrentes

**Performance:**

- Cache de 16 blocos
- Pol√≠tica FIFO
- Hit/miss tracking

**Integra√ß√£o:**

- Transparente para CPU
- Compartilhada entre cores
- Consistente com RAM

## üîß Melhorias T√©cnicas

### **1. Sincroniza√ß√£o**
- Implementa√ß√£o de mutex para recursos compartilhados.
- Prote√ß√£o de regi√µes cr√≠ticas.
- Controle de acesso √† cache.
- Gerenciamento de filas de processos.

### **2. Multicore**
- Suporte a m√∫ltiplos cores (2 cores).
- Escalonamento entre cores.
- Cache compartilhada.
- Preemp√ß√£o independente por core.

### **3. Pipeline MIPS**
- Cinco est√°gios:
  - `IF`, `ID`, `EX`, `MEM`, `WB`.
- Integra√ß√£o com cache na fase MEM.
- Controle de hazards b√°sico.
- Suporte a instru√ß√µes b√°sicas.

---

## üìä Estado Atual
- Sistema base funcionando.
- Execu√ß√£o multicore operacional.
- Cache implementada e integrada.
- Gerenciamento de processos b√°sico completo.
- Preemp√ß√£o por quantum funcionando.

---

## üîú Pr√≥ximos Passos
1. Implementa√ß√£o de mem√≥ria secund√°ria (Fase 2.2).
2. Otimiza√ß√£o do c√°lculo de endere√ßos na cache.
3. Implementa√ß√£o de mais tipos de hazards.
4. Melhorias no escalonamento.
