Timing Analyzer report for uart_lookback
Sun Apr 20 20:47:48 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'sys_clk'
 22. Slow 1200mV 0C Model Hold: 'sys_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'sys_clk'
 30. Fast 1200mV 0C Model Hold: 'sys_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; uart_lookback                                           ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.25 MHz ; 217.25 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -3.603 ; -203.161         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.434 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -108.577                       ;
+---------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                            ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.603 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.525      ;
; -3.395 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.317      ;
; -3.385 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.307      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.351 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.274      ;
; -3.309 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.397      ; 4.707      ;
; -3.309 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.231      ;
; -3.269 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.191      ;
; -3.269 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.191      ;
; -3.265 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.187      ;
; -3.264 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.186      ;
; -3.258 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.180      ;
; -3.256 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.178      ;
; -3.255 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 4.177      ;
; -3.156 ; uart_tx:u_uart_tx|baud_cnt[13] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.581     ; 3.576      ;
; -3.153 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.076      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.066      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.133 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 4.056      ;
; -3.125 ; uart_tx:u_uart_tx|baud_cnt[10] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.582     ; 3.544      ;
; -3.116 ; uart_tx:u_uart_tx|baud_cnt[7]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 4.031      ;
; -3.101 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.397      ; 4.499      ;
; -3.091 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.397      ; 4.489      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.085 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 4.010      ;
; -3.071 ; uart_rx:u_uart_rx|baud_cnt[13] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.993      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.983      ;
; -3.061 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.983      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.980      ;
; -3.057 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.979      ;
; -3.056 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.978      ;
; -3.052 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.575     ; 3.478      ;
; -3.051 ; uart_rx:u_uart_rx|baud_cnt[11] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.973      ;
; -3.051 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.973      ;
; -3.051 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.973      ;
; -3.050 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.972      ;
; -3.048 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.970      ;
; -3.048 ; uart_rx:u_uart_rx|baud_cnt[7]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.970      ;
; -3.048 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.970      ;
; -3.047 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.969      ;
; -3.047 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.969      ;
; -3.046 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.968      ;
; -3.040 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.962      ;
; -3.038 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.960      ;
; -3.037 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.959      ;
; -3.033 ; uart_tx:u_uart_tx|baud_cnt[8]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.581     ; 3.453      ;
; -3.025 ; uart_rx:u_uart_rx|baud_cnt[0]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.947      ;
; -3.015 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.397      ; 4.413      ;
; -3.002 ; uart_tx:u_uart_tx|baud_cnt[11] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.916      ;
; -3.000 ; uart_tx:u_uart_tx|baud_cnt[9]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.914      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.978 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.576     ; 3.403      ;
; -2.975 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.897      ;
; -2.975 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.897      ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; uart_tx:u_uart_tx|tx_cnt[3]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_tx:u_uart_tx|tx_cnt[1]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.446 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.758      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:u_uart_tx|uart_tx_busy    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_cnt[3]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.526 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.528 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|uart_rxd_d2     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.821      ;
; 0.534 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.827      ;
; 0.622 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.410      ;
; 0.631 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.419      ;
; 0.639 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.427      ;
; 0.674 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.461      ;
; 0.677 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.971      ;
; 0.681 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.975      ;
; 0.683 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.977      ;
; 0.708 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.002      ;
; 0.741 ; uart_tx:u_uart_tx|baud_cnt[5]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; uart_tx:u_uart_tx|baud_cnt[13]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.055      ;
; 0.744 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_tx:u_uart_tx|baud_cnt[14]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.058      ;
; 0.745 ; uart_tx:u_uart_tx|baud_cnt[8]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.058      ;
; 0.746 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.040      ;
; 0.752 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.540      ;
; 0.754 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.066      ;
; 0.761 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_rx:u_uart_rx|baud_cnt[3]     ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_tx:u_uart_tx|baud_cnt[15]    ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:u_uart_rx|baud_cnt[1]     ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:u_uart_rx|baud_cnt[11]    ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:u_uart_rx|baud_cnt[13]    ; uart_rx:u_uart_rx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:u_uart_rx|baud_cnt[15]    ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_rx:u_uart_rx|baud_cnt[6]     ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:u_uart_rx|baud_cnt[2]     ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:u_uart_rx|baud_cnt[7]     ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:u_uart_rx|baud_cnt[9]     ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; uart_rx:u_uart_rx|baud_cnt[4]     ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_rx:u_uart_rx|baud_cnt[14]    ; uart_rx:u_uart_rx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; uart_rx:u_uart_rx|baud_cnt[10]    ; uart_rx:u_uart_rx|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; uart_rx:u_uart_rx|baud_cnt[12]    ; uart_rx:u_uart_rx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.558      ;
; 0.773 ; uart_rx:u_uart_rx|uart_rx_data[3] ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.592      ; 1.577      ;
; 0.780 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.568      ;
; 0.784 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.077      ;
; 0.786 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_rx:u_uart_rx|baud_cnt[5]     ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.078      ;
; 0.789 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; uart_rx:u_uart_rx|baud_cnt[8]     ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.794 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.087      ;
; 0.811 ; uart_rx:u_uart_rx|baud_cnt[0]     ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.103      ;
; 0.812 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.105      ;
; 0.812 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.105      ;
; 0.812 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.105      ;
; 0.813 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.106      ;
; 0.816 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.109      ;
; 0.829 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.123      ;
; 0.835 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.128      ;
; 0.836 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.148      ;
; 0.836 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.129      ;
; 0.842 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.629      ;
; 0.879 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.173      ;
; 0.891 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.678      ;
; 0.891 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.679      ;
; 0.901 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.689      ;
; 0.909 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.697      ;
; 0.910 ; uart_rx:u_uart_rx|uart_rxd_d0     ; uart_rx:u_uart_rx|uart_rxd_d1     ; sys_clk      ; sys_clk     ; 0.000        ; 0.085      ; 1.207      ;
; 0.913 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.592      ; 1.717      ;
; 0.915 ; uart_rx:u_uart_rx|uart_rx_data[6] ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.592      ; 1.719      ;
; 0.917 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.592      ; 1.721      ;
; 0.919 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.707      ;
; 0.932 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.719      ;
; 0.980 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.547      ; 1.739      ;
; 0.988 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.547      ; 1.747      ;
; 1.011 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.305      ;
; 1.012 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.799      ;
; 1.030 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.324      ;
; 1.033 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.821      ;
; 1.040 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.828      ;
; 1.042 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.830      ;
; 1.050 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.838      ;
; 1.058 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.846      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 233.32 MHz ; 233.32 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -3.286 ; -184.191        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.385 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -108.577                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                             ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.286 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.218      ;
; -3.111 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.043      ;
; -3.094 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 4.026      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.034 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.967      ;
; -3.020 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.952      ;
; -3.012 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.378      ; 4.392      ;
; -2.971 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.903      ;
; -2.971 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.903      ;
; -2.967 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.899      ;
; -2.966 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.898      ;
; -2.961 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.893      ;
; -2.959 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.891      ;
; -2.959 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.891      ;
; -2.950 ; uart_tx:u_uart_tx|baud_cnt[13] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.545     ; 3.407      ;
; -2.879 ; uart_tx:u_uart_tx|baud_cnt[10] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.545     ; 3.336      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.859 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.792      ;
; -2.853 ; uart_rx:u_uart_rx|baud_cnt[7]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.785      ;
; -2.843 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.776      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.842 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.775      ;
; -2.838 ; uart_tx:u_uart_tx|baud_cnt[7]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 3.762      ;
; -2.837 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.378      ; 4.217      ;
; -2.820 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.378      ; 4.200      ;
; -2.819 ; uart_rx:u_uart_rx|baud_cnt[13] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.751      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.805 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.734      ;
; -2.801 ; uart_tx:u_uart_tx|baud_cnt[8]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.545     ; 3.258      ;
; -2.799 ; uart_rx:u_uart_rx|baud_cnt[11] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.731      ;
; -2.796 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.728      ;
; -2.796 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.728      ;
; -2.792 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.724      ;
; -2.791 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.723      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.787 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 3.722      ;
; -2.786 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.718      ;
; -2.784 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.716      ;
; -2.784 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.716      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.782 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.540     ; 3.244      ;
; -2.779 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.711      ;
; -2.779 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.711      ;
; -2.775 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.707      ;
; -2.774 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.706      ;
; -2.769 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.701      ;
; -2.769 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.768 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.069     ; 3.701      ;
; -2.767 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.699      ;
; -2.767 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.699      ;
; -2.759 ; uart_tx:u_uart_tx|baud_cnt[11] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.685      ;
; -2.758 ; uart_rx:u_uart_rx|baud_cnt[0]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.690      ;
; -2.756 ; uart_tx:u_uart_tx|baud_cnt[9]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 3.682      ;
; -2.750 ; uart_rx:u_uart_rx|baud_cnt[3]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.682      ;
; -2.746 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.378      ; 4.126      ;
; -2.721 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.541     ; 3.182      ;
; -2.705 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.070     ; 3.637      ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; uart_tx:u_uart_tx|tx_cnt[3]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; uart_tx:u_uart_tx|tx_cnt[1]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.684      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|uart_tx_busy    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_cnt[3]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.738      ;
; 0.484 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.752      ;
; 0.493 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|uart_rxd_d2     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.760      ;
; 0.561 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.296      ;
; 0.565 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.300      ;
; 0.574 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.309      ;
; 0.593 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.326      ;
; 0.600 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.868      ;
; 0.604 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.872      ;
; 0.606 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.874      ;
; 0.626 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.894      ;
; 0.653 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.388      ;
; 0.661 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.929      ;
; 0.664 ; uart_rx:u_uart_rx|uart_rx_data[3] ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.554      ; 1.413      ;
; 0.666 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.933      ;
; 0.682 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.417      ;
; 0.687 ; uart_tx:u_uart_tx|baud_cnt[13]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart_tx:u_uart_tx|baud_cnt[5]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.973      ;
; 0.693 ; uart_tx:u_uart_tx|baud_cnt[14]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart_tx:u_uart_tx|baud_cnt[8]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.979      ;
; 0.699 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.434      ;
; 0.701 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.985      ;
; 0.704 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart_rx:u_uart_rx|baud_cnt[3]     ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_rx:u_uart_rx|baud_cnt[13]    ; uart_rx:u_uart_rx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_rx:u_uart_rx|baud_cnt[1]     ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_rx:u_uart_rx|baud_cnt[11]    ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx:u_uart_tx|baud_cnt[15]    ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_rx:u_uart_rx|baud_cnt[15]    ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_rx:u_uart_rx|baud_cnt[6]     ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:u_uart_rx|baud_cnt[7]     ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:u_uart_rx|baud_cnt[9]     ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_rx:u_uart_rx|baud_cnt[2]     ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_rx:u_uart_rx|baud_cnt[4]     ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:u_uart_rx|baud_cnt[10]    ; uart_rx:u_uart_rx|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:u_uart_rx|baud_cnt[12]    ; uart_rx:u_uart_rx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:u_uart_rx|baud_cnt[14]    ; uart_rx:u_uart_rx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.725 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.461      ;
; 0.727 ; uart_rx:u_uart_rx|baud_cnt[5]     ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.995      ;
; 0.731 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.998      ;
; 0.733 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_rx:u_uart_rx|baud_cnt[8]     ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.000      ;
; 0.737 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.004      ;
; 0.755 ; uart_rx:u_uart_rx|baud_cnt[0]     ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.023      ;
; 0.760 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.027      ;
; 0.761 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.028      ;
; 0.761 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.028      ;
; 0.762 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.029      ;
; 0.766 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.034      ;
; 0.766 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.033      ;
; 0.780 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.515      ;
; 0.784 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.554      ; 1.533      ;
; 0.785 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.069      ;
; 0.786 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.053      ;
; 0.787 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.054      ;
; 0.789 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.554      ; 1.538      ;
; 0.795 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.063      ;
; 0.799 ; uart_rx:u_uart_rx|uart_rx_data[6] ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.554      ; 1.548      ;
; 0.803 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.538      ;
; 0.803 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.538      ;
; 0.804 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.540      ;
; 0.811 ; uart_rx:u_uart_rx|uart_rxd_d0     ; uart_rx:u_uart_rx|uart_rxd_d1     ; sys_clk      ; sys_clk     ; 0.000        ; 0.076      ; 1.082      ;
; 0.821 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.556      ;
; 0.830 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.566      ;
; 0.857 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.506      ; 1.558      ;
; 0.865 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.506      ; 1.566      ;
; 0.896 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.164      ;
; 0.904 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.639      ;
; 0.911 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.647      ;
; 0.914 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.182      ;
; 0.925 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.660      ;
; 0.927 ; uart_tx:u_uart_tx|baud_cnt[9]     ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.663      ;
; 0.929 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.664      ;
; 0.931 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.666      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.943 ; -45.196         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.180 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -78.971                       ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                             ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.943 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.897      ;
; -0.855 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.809      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.846 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.801      ;
; -0.845 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.799      ;
; -0.822 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.776      ;
; -0.821 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.775      ;
; -0.818 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.772      ;
; -0.818 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.772      ;
; -0.813 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.767      ;
; -0.811 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.958      ;
; -0.809 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.763      ;
; -0.808 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.762      ;
; -0.799 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.753      ;
; -0.770 ; uart_tx:u_uart_tx|baud_cnt[13] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.240     ; 1.517      ;
; -0.769 ; uart_rx:u_uart_rx|baud_cnt[12] ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.724      ;
; -0.762 ; uart_tx:u_uart_tx|baud_cnt[7]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 1.708      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.758 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.713      ;
; -0.756 ; uart_tx:u_uart_tx|baud_cnt[10] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.241     ; 1.502      ;
; -0.750 ; uart_rx:u_uart_rx|baud_cnt[7]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.704      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.748 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.703      ;
; -0.734 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.688      ;
; -0.733 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.687      ;
; -0.730 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.684      ;
; -0.725 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.679      ;
; -0.724 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.678      ;
; -0.723 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.677      ;
; -0.723 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.870      ;
; -0.721 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.675      ;
; -0.720 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.674      ;
; -0.720 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.674      ;
; -0.720 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.674      ;
; -0.715 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.669      ;
; -0.713 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.667      ;
; -0.713 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.860      ;
; -0.712 ; uart_rx:u_uart_rx|baud_cnt[3]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.666      ;
; -0.711 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.665      ;
; -0.710 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.664      ;
; -0.709 ; uart_tx:u_uart_tx|baud_cnt[8]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.240     ; 1.456      ;
; -0.708 ; uart_tx:u_uart_tx|baud_cnt[11] ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.655      ;
; -0.705 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.236     ; 1.456      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.704 ; uart_rx:u_uart_rx|uart_rx_done ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.031     ; 1.660      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.702 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.657      ;
; -0.701 ; uart_rx:u_uart_rx|baud_cnt[11] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.655      ;
; -0.699 ; uart_tx:u_uart_tx|baud_cnt[9]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.040     ; 1.646      ;
; -0.698 ; uart_rx:u_uart_rx|baud_cnt[13] ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.652      ;
; -0.694 ; uart_rx:u_uart_rx|baud_cnt[0]  ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.648      ;
; -0.681 ; uart_rx:u_uart_rx|baud_cnt[10] ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.636      ;
; -0.678 ; uart_tx:u_uart_tx|tx_cnt[0]    ; uart_tx:u_uart_tx|uart_txd        ; sys_clk      ; sys_clk     ; 1.000        ; -0.227     ; 1.438      ;
; -0.678 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.632      ;
; -0.677 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.631      ;
; -0.674 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.628      ;
; -0.674 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.628      ;
; -0.671 ; uart_rx:u_uart_rx|baud_cnt[9]  ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 1.000        ; -0.032     ; 1.626      ;
; -0.669 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.623      ;
; -0.667 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.814      ;
; -0.665 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.619      ;
; -0.664 ; uart_rx:u_uart_rx|baud_cnt[14] ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.033     ; 1.618      ;
; -0.659 ; uart_tx:u_uart_tx|baud_cnt[5]  ; uart_tx:u_uart_tx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.236     ; 1.410      ;
; -0.658 ; uart_rx:u_uart_rx|rx_cnt[3]    ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.611      ;
; -0.658 ; uart_tx:u_uart_tx|baud_cnt[0]  ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 1.604      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart_rx:u_uart_rx|baud_cnt[5]  ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.606      ;
+--------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; uart_tx:u_uart_tx|tx_cnt[3]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|tx_cnt[1]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; uart_tx:u_uart_tx|uart_tx_busy    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_cnt[3]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_rx:u_uart_rx|rx_data_t[2]    ; uart_rx:u_uart_rx|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|uart_rxd_d2     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.326      ;
; 0.214 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; uart_rx:u_uart_rx|rx_cnt[1]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.334      ;
; 0.218 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.338      ;
; 0.244 ; uart_rx:u_uart_rx|rx_data_t[7]    ; uart_rx:u_uart_rx|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.564      ;
; 0.255 ; uart_rx:u_uart_rx|rx_data_t[6]    ; uart_rx:u_uart_rx|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.575      ;
; 0.257 ; uart_rx:u_uart_rx|rx_data_t[4]    ; uart_rx:u_uart_rx|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.378      ;
; 0.259 ; uart_rx:u_uart_rx|rx_data_t[1]    ; uart_rx:u_uart_rx|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.380      ;
; 0.266 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.585      ;
; 0.267 ; uart_rx:u_uart_rx|rx_data_t[5]    ; uart_rx:u_uart_rx|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.587      ;
; 0.284 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.404      ;
; 0.285 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.406      ;
; 0.297 ; uart_tx:u_uart_tx|baud_cnt[13]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_tx:u_uart_tx|baud_cnt[5]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|baud_cnt[14]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:u_uart_tx|baud_cnt[8]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.427      ;
; 0.304 ; uart_tx:u_uart_tx|baud_cnt[15]    ; uart_tx:u_uart_tx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:u_uart_rx|baud_cnt[15]    ; uart_rx:u_uart_rx|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_tx:u_uart_tx|tx_cnt[2]       ; uart_tx:u_uart_tx|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|baud_cnt[1]     ; uart_rx:u_uart_rx|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|baud_cnt[3]     ; uart_rx:u_uart_rx|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|baud_cnt[11]    ; uart_rx:u_uart_rx|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|baud_cnt[13]    ; uart_rx:u_uart_rx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:u_uart_tx|baud_cnt[7]     ; uart_tx:u_uart_tx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:u_uart_tx|baud_cnt[6]     ; uart_tx:u_uart_tx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:u_uart_rx|baud_cnt[6]     ; uart_rx:u_uart_rx|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:u_uart_rx|baud_cnt[7]     ; uart_rx:u_uart_rx|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:u_uart_rx|baud_cnt[9]     ; uart_rx:u_uart_rx|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_rx:u_uart_rx|uart_rx_data[3] ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:u_uart_rx|baud_cnt[2]     ; uart_rx:u_uart_rx|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:u_uart_rx|baud_cnt[4]     ; uart_rx:u_uart_rx|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:u_uart_rx|baud_cnt[14]    ; uart_rx:u_uart_rx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_rx:u_uart_rx|baud_cnt[10]    ; uart_rx:u_uart_rx|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:u_uart_rx|baud_cnt[12]    ; uart_rx:u_uart_rx|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; uart_rx:u_uart_rx|rx_data_t[3]    ; uart_rx:u_uart_rx|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart_rx:u_uart_rx|baud_cnt[5]     ; uart_rx:u_uart_rx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.637      ;
; 0.319 ; uart_rx:u_uart_rx|baud_cnt[8]     ; uart_rx:u_uart_rx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; uart_rx:u_uart_rx|rx_cnt[2]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.440      ;
; 0.323 ; uart_rx:u_uart_rx|rx_cnt[0]       ; uart_rx:u_uart_rx|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; uart_rx:u_uart_rx|baud_cnt[0]     ; uart_rx:u_uart_rx|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.650      ;
; 0.332 ; uart_rx:u_uart_rx|rx_data_t[0]    ; uart_rx:u_uart_rx|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.334 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.334 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; uart_tx:u_uart_tx|baud_cnt[4]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.654      ;
; 0.339 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.464      ;
; 0.346 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.666      ;
; 0.349 ; uart_tx:u_uart_tx|baud_cnt[12]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.669      ;
; 0.352 ; uart_tx:u_uart_tx|tx_cnt[0]       ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.043      ; 0.479      ;
; 0.360 ; uart_rx:u_uart_rx|uart_rxd_d0     ; uart_rx:u_uart_rx|uart_rxd_d1     ; sys_clk      ; sys_clk     ; 0.000        ; 0.041      ; 0.485      ;
; 0.373 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.244      ; 0.701      ;
; 0.374 ; uart_rx:u_uart_rx|uart_rx_data[6] ; uart_tx:u_uart_tx|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.244      ; 0.702      ;
; 0.377 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.244      ; 0.705      ;
; 0.384 ; uart_tx:u_uart_tx|baud_cnt[1]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.703      ;
; 0.387 ; uart_tx:u_uart_tx|baud_cnt[3]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.706      ;
; 0.392 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.703      ;
; 0.396 ; uart_tx:u_uart_tx|baud_cnt[0]     ; uart_tx:u_uart_tx|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.715      ;
; 0.398 ; uart_rx:u_uart_rx|uart_rxd_d2     ; uart_rx:u_uart_rx|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.519      ;
; 0.398 ; uart_rx:u_uart_rx|uart_rxd_d1     ; uart_rx:u_uart_rx|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; uart_rx:u_uart_rx|uart_rx_done    ; uart_tx:u_uart_tx|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.710      ;
; 0.399 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.719      ;
; 0.400 ; uart_tx:u_uart_tx|baud_cnt[2]     ; uart_tx:u_uart_tx|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.719      ;
; 0.402 ; uart_tx:u_uart_tx|baud_cnt[11]    ; uart_tx:u_uart_tx|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.722      ;
; 0.410 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.529      ;
; 0.410 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.529      ;
; 0.410 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.529      ;
; 0.410 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.529      ;
; 0.410 ; uart_rx:u_uart_rx|rx_flag         ; uart_rx:u_uart_rx|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.529      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.728 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.603   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -3.603   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -203.161 ; 0.0   ; 0.0      ; 0.0     ; -108.577            ;
;  sys_clk         ; -203.161 ; 0.000 ; N/A      ; N/A     ; -108.577            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1660     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1660     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; sys_clk ; sys_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Apr 20 20:47:47 2025
Info: Command: quartus_sta uart_lookback -c uart_lookback
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_lookback.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.603            -203.161 sys_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.286            -184.191 sys_clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.943             -45.196 sys_clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.971 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.728 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 799 megabytes
    Info: Processing ended: Sun Apr 20 20:47:48 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


