# 10. 内核态中断处理

本章和接下来的一章研究 xv6 中最有趣的主题之一: **内核态和用户态的切换**. 回忆一下, xv6 内核工作在 **S 模式**, 而用户进程工作在 **U 模式**. 我们知道, 在 RISC-V 中, 导致处理器特权模式从 U (低级别) 切换到 S (高级别) 的唯一机制是 **中断**. 因此, 不难得出以下论断:
* 从用户态进入内核态, 意味着发生了 **中断**
* 从内核态回到用户态, 意味着 **中断返回**

> 第 3 章中讨论的时钟中断是一个特例. 甚至不能在 S 模式中处理时钟中断, 而必须进入 M 模式.

即使在内核态, 中断也有可能发生. 在本章中, 我们首先讨论 **内核态中发生中断** 该怎么处理. 这是因为处理用户态中产生的中断涉及 **从用户态到内核态的陷入**, 从而更加复杂. 后一种情况将是下一章的主题.

## RISC-V 硬件对中断的支持

和之前讨论过的虚拟内存机制一样, 中断处理离不开硬件的支持. 在第 2、3 章中, 我们已经初步介绍过 RISC-V 处理器响应中断的过程. 在这里, 我们给出一个更加正式、完整的描述. 我们假设处理器一开始处于 S 或 U 模式.

1. 处理器每执行完一条指令, 便检查是否需要响应中断. 处理器会对每一类中断作如下检查:
    * 如果该中断是 **内中断** (即指令本身产生的中断) 且中断码为 i, 那么检查 `medeleg` 的第 i 位. 根据这一位为 0 或为 1, 处理器决定陷入 **M 模式** 或 **S 模式** 以处理中断.
    * 如果该中断是 **外中断** (外部设备产生的中断) 且中断码为 i, 那么
        + 首先检查 `mideleg` 的第 i 位. 根据这一位为 0 或为 1, 处理器判断该中断的级别为 **M 级别** 或 **S 级别**. 
            > 此时处理器还不一定决定 **响应中断**, 因为还需检查中断开关.
        + 根据中断的级别为 M/S, 确认 `mstatus`/`sstatus` 中的 MIE/SIE 位为 1, 且 `mie`/`sie` 的第 i 位为 1. 如果两个位都为 1, 说明 **中断开关** 处于开启, 执行下一步; 否则, 不响应中断.
        + 检查 `mip`/`sip` 的第 i 位. 如果为 1, 说明有中断待处理; 根据中断的级别为 M/S, 处理器决定陷入 **M 模式** 或 **S 模式** 以处理中断. 否则, 不响应中断.

        如果确实有待处理的外中断, 则处理器可以通过 `mip`/`sip` 中为 1 的位确定其类型.

> 我们看到, RISC-V 处理器对待内中断和外中断有许多不同之处:
> * 可以通过中断开关 "关闭" 外中断, 但不能 "关闭" 内中断. 这是因为, 内中断往往来源于处理器 "取值-执行" 循环中的故障; 如果不响应内中断, 处理器根本无法按正常的指令流执行下去.
> * 外中断到来时, `mip`/`sip` 寄存器会 "提醒" CPU 有待处理的外中断. 对于内中断则无这样的寄存器.
>
> 不过, 内、外中断的区别只存在于 "处理器决定是否响应中断" 这一步. 等到实际处理中断的时候, 两者就不再区别对待.

假定在第 1 步中, 处理器 **决定陷入 X 模式** (X 为 M/S) 处理中断. 那么处理器接下来就完成一些例行公事: 

2. 将当前处理器特权级别存入 `xstatus` 寄存器的 XPP 字段, 然后将特权级别切换为 X.
3. 将 `xstatus` 中的 XIE 位保存到 XPIE 位, 然后令 XIE 位为 0. 这样, 我们在 X 模式下 **关闭所有外中断**.
4. 填写 `xcause` 寄存器. 该寄存器用于向软件 (操作系统) 报告中断原因.
    * 对于外中断/内中断, `xcause` 的最高位分别填 1/0.
    * `xcause` 的剩余位填入中断码.
5. 对于内中断, 如果产生了错误码, 则将错误码填入 `xtval` 寄存器.
6. 把当前 `pc` 存入 `xepc` 寄存器.
7. 把 `xtvec` 寄存器的值复制到 `pc`.
> 这里我们假设 `mtvec`/`stvec` 中存有 4 字节对齐的地址. RISC-V 还允许在第 6 步中根据不同的中断码将 `pc` 设置为不同的地址, 但是 xv6 不使用这一特性.

在这里, 6、7 两步合称为 **交换中断向量**, 其效果是使程序的正常执行被打断, CPU 跳转到地址 `mtvec`/`stvec` 处的指令接着执行.

通过上面的描述, 我们看到: 中断处理最初的工作是由 **硬件** 完成的. 这些工作是 **共性的**; 也就是说, 不论发生什么种类的中断, 硬件都执行一模一样的步骤. 针对不同种类的中断作出 **个性化的** 处理, 是 **软件 (操作系统)** 的工作. 具体来讲, 操作系统应该:
* 事先编写好中断处理程序. 在系统启动时, 将处理程序的 **入口地址** 写入 `mtvec`/`stvec` 寄存器.
* 在中断处理程序中, 根据 `mcause`/`scause`, `mtval`/`stval` 判断中断的类型和原因, 并跳转到合适的分支执行具体的中断处理工作.
* 处理完成后, 使用 **`mret`/`sret` 指令** 回到正常指令流.

本章的剩余部分及下一章将介绍 xv6 如何配合硬件完成中断处理的工作.

> RISC-V 中, `xret` 指令 (`x` 为 `m`/`s`) 会导致处理器做如下工作:
> * 将 `xstatus` 中的 XIE 位设为 XPIE 位存储的值, 然后令 XPIE 为 1.
> * 特权级别被设为 `xstatus` 中 XPP 字段的值, 然后把 XPP 字段清零.
> * 把 `xepc` 中的值复制到 `pc`.
> 
> 这样, 处理器会回到 **中断发生时刚执行完的那条指令** 重新开始执行.

## Recap: 时钟中断处理

在 xv6 中, 对时钟中断的处理不同于其他种类的中断. 这是因为时钟中断是唯一需要 **陷入到 M 模式** 才能处理的中断. 在第 3 章中, 我们已详细介绍过 xv6 对时钟中断的处理流程. 我们在此简要总结如下:
* 在 xv6 启动时, 通过 `timerinit()` 函数完成时钟中断处理的初始化:
    + 为每个 CPU 核心分配 40 字节物理内存, 其中存放有 **该核心的 `mtimecmp` 寄存器的内存映射地址**, 以及 **每两次时钟中断相隔的周期数** 等重要信息. 将这 40 字节内存的基址存入 `mscratch` 寄存器.
    + 将函数 `timervec()` (定义在 `kernel/kernelvec.S[93:124]`) 的首地址存入 `mtvec` 寄存器.
* 时钟中断发生时, 硬件跳转到 `timervec()` 函数. 它完成以下工作:
    + 修改 `mtimecmp` 寄存器的值, 以设定下一次时钟中断发生的时间.
    + 修改 `sip` 寄存器的值为 `0x2`, 从而向 S 模式 **转发** 一个 supervisor software interrupt (SSI, 中断码为 1 的外中断).
    + 使用 `mret` 指令返回 U 或 S 模式.

    值得注意的是, `timervec()` 本身只完成尽可能少的工作, 而把更复杂的处理 **转交给 S 模式下的 SSI 中断处理函数** 完成.

一般来讲, 为了处理任何一种中断, 通常需要编写两个函数:
* **中断处理初始化函数**. 类似于 `timerinit()`, 这个函数在系统启动时执行, 为中断处理做准备 (设置有关寄存器, 在内存中维护必要的数据结构, 等等).
* **中断处理函数**. 类似于 `timervec()`, 它是实际处理中断的函数.

在本章的剩余部分中, 我们将看看 xv6 如何对 **时钟中断以外的中断** 完成以上两部分的工作.

## xv6 内核态中断处理初始化

在 `main()` 函数中, 通过调用 `trapinit()` 和 `trapinithart()` 来完成中断处理的初始化工作: (`kernel/main.c[23:24]`)
```c
    trapinit();      // trap vectors
    trapinithart();  // install kernel trap vector
```
这两个函数的定义分别在 `kernel/trap.c[19:23]` 和 `kernel/trap.c[25:30]`:
```c
void trapinit(void)
{
  initlock(&tickslock, "time");
}

void trapinithart(void)
{
  w_stvec((uint64)kernelvec);
}
```
`trapinit()` 和 `trapinithart()` 完成的工作很简单: 前者初始化了一个互斥锁 `tickslock`; 后者把 `kernelvec()` 函数的首地址存入 `stvec` 寄存器. 

> 为什么不让 `trapinit()` 和 `trapinithart()` 做更多的工作呢 (就像 `timerinit()` 那样)? 事实上, `timerinit()` 肩负着 **初始化时钟设备** 和 **初始化 M 模式中断处理** 的两重任务. 如果按照严格的模块化设计, `timerinit()` **本该拆成两个函数**, 其中一个在内存中为每个 CPU 维护 40 字节的区域 (对应前一任务), 另一个设置 `mtvec`, `mstatus`, `mie` 等寄存器 (对应后一任务). 
>
> 之所以把这两个任务放在同一个函数中, 是由于时钟中断是 **唯一** 需要在 M 模式中处理的中断. 但是对于 S 模式下的中断处理 (也就是我们现在关心的), 情况并非如此. 因此 xv6 决定让 `trapinit()` 和 `trapinithart()` 只完成共性的工作, 而把依赖于设备细节的初始化工作放到每个设备各自的初始化函数中.

## xv6 内核态中断处理函数

### `kernelvec()` 函数

在 xv6 的中断处理初始化代码中 (具体来说, 是 `trapinithart()` 函数中), 我们将 `kernelvec()` 的首地址放入了 `stvec` 寄存器. 因此, `kernelvec()` 函数就是 **内核态下的中断处理函数**. 我们现在就来研究它的实现. 

`kernelvec()` 函数是用汇编语言写的, 定义在 `kernel/kernelvec.S[10:88]`:
```asm
.globl kernelvec
.align 4
kernelvec:
    # make room to save registers.
    addi sp, sp, -256

    # save the registers.
    sd ra, 0(sp)
    sd sp, 8(sp)
    sd gp, 16(sp)
    sd tp, 24(sp)
    sd t0, 32(sp)
    sd t1, 40(sp)
    sd t2, 48(sp)
    sd s0, 56(sp)
    sd s1, 64(sp)
    sd a0, 72(sp)
    sd a1, 80(sp)
    sd a2, 88(sp)
    sd a3, 96(sp)
    sd a4, 104(sp)
    sd a5, 112(sp)
    sd a6, 120(sp)
    sd a7, 128(sp)
    sd s2, 136(sp)
    sd s3, 144(sp)
    sd s4, 152(sp)
    sd s5, 160(sp)
    sd s6, 168(sp)
    sd s7, 176(sp)
    sd s8, 184(sp)
    sd s9, 192(sp)
    sd s10, 200(sp)
    sd s11, 208(sp)
    sd t3, 216(sp)
    sd t4, 224(sp)
    sd t5, 232(sp)
    sd t6, 240(sp)

    # call the C trap handler in trap.c
    call kerneltrap

    # restore registers.
    ld ra, 0(sp)
    ld sp, 8(sp)
    ld gp, 16(sp)
    # not tp (contains hartid), in case we moved CPUs
    ld t0, 32(sp)
    ld t1, 40(sp)
    ld t2, 48(sp)
    ld s0, 56(sp)
    ld s1, 64(sp)
    ld a0, 72(sp)
    ld a1, 80(sp)
    ld a2, 88(sp)
    ld a3, 96(sp)
    ld a4, 104(sp)
    ld a5, 112(sp)
    ld a6, 120(sp)
    ld a7, 128(sp)
    ld s2, 136(sp)
    ld s3, 144(sp)
    ld s4, 152(sp)
    ld s5, 160(sp)
    ld s6, 168(sp)
    ld s7, 176(sp)
    ld s8, 184(sp)
    ld s9, 192(sp)
    ld s10, 200(sp)
    ld s11, 208(sp)
    ld t3, 216(sp)
    ld t4, 224(sp)
    ld t5, 232(sp)
    ld t6, 240(sp)

    addi sp, sp, 256

    # return to whatever we were doing in the kernel.
    sret
```
这个函数实际上并不涉及中断处理的具体逻辑, 它只是简单地 **保存现场**. 具体来说, 这个函数
* 将 RISC-V 的所有通用寄存器 (除恒为零的 `zero` 外, 一共 31 个) 全部保存到栈上
* 调用 C 语言编写的 `kerneltrap()` 函数
* 当 `kerneltrap()` 返回时, 将 **除 `tp` 外的** 所有通用寄存器值从栈上恢复
* 用 `sret` 指令返回到正常控制流

> 在第三步中, 为什么不从栈上恢复 `tp` 的值呢? 我们将在本章的稍晚时候详细分析这个问题. 在此先给出一个简要的回答. 事实上, `kerneltrap()` 的执行过程中可能会发生 **CPU 的切换**. 因而 `kernelvec()` 中 *保存寄存器* (`sd`) 和 *恢复寄存器* (`ld`) 的操作可能是在 **不同的** CPU 上完成的. 上述做法可以避免把旧 CPU 的 `tp` (存储了旧 CPU 的核心号) 复制到新 CPU 的 `tp` 中, 从而保证了 **内核态下 `tp == mhartid` 恒成立**.

### `kerneltrap()` 函数

真正针对各种类型的中断作出响应的, 是 `kerneltrap()` 函数. 这个函数定义在 `kernel/trap.c[132:161]` 中:
```c
void kerneltrap()
{
  int which_dev = 0;
  uint64 sepc = r_sepc();
  uint64 sstatus = r_sstatus();
  uint64 scause = r_scause();
  
  if((sstatus & SSTATUS_SPP) == 0)
    panic("kerneltrap: not from supervisor mode");
  if(intr_get() != 0)
    panic("kerneltrap: interrupts enabled");

  if((which_dev = devintr()) == 0){
    printf("scause %p\n", scause);
    printf("sepc=%p stval=%p\n", r_sepc(), r_stval());
    panic("kerneltrap");
  }

  // give up the CPU if this is a timer interrupt.
  if(which_dev == 2 && myproc() != 0 && myproc()->state == RUNNING)
    yield();

  // the yield() may have caused some traps to occur,
  // so restore trap registers for use by kernelvec.S's sepc instruction.
  w_sepc(sepc);
  w_sstatus(sstatus);
}
```
`kerneltrap()` 执行以下流程:
* 继续保存现场. 将 `sepc` 和 `sstatus` 这两个寄存器保存在局部变量中. 当 `kerneltrap()` 即将返回时, 会从局部变量中恢复 `sepc` 和 `sstatus`. 

  这一步看似多余, 实则必要. 其原因同样在于 `kerneltrap()` 可能在执行过程中切换 CPU. 稍后将作详细解释.
* 检查机器状态. 首先, 确认 `sstatus` 寄存器中的 SPP 字段等于 1,
    ```c
    if((sstatus & SSTATUS_SPP) == 0)
      panic("kerneltrap: not from supervisor mode");
    ```
    也就是说, `kerneltrap()` 应当 **只处理 S 模式下发生的中断**. 

    其次, 确认中断已关闭. 
    ```c
    if(intr_get() != 0)
      panic("kerneltrap: interrupts enabled");
    ```
    这是因为硬件响应中断时会自动关闭全局中断开关 (将 `sstatus` 中的 SIE 位清零).
* 调用 `devintr()` 函数判断中断的来源, 并完成相应的处理工作. `devintr()` 函数定义在 `kernel/trap.c[172:220]` 中, 其框架大致为
    ```c
    int devintr()
    {
      uint64 scause = r_scause();
    
      if((scause & 0x8000000000000000L) &&
         (scause & 0xff) == 9){
        // this is a supervisor external interrupt, via PLIC.

        // ... ... code for interrupt processing ... ...
    
        return 1;
      } else if(scause == 0x8000000000000001L){
        // software interrupt from a machine-mode timer interrupt,
        // forwarded by timervec in kernelvec.S.

        // ... ... code for interrupt processing ... ...
    
        return 2;
      } else {
        return 0;
      }
    }
    ```
    `devintr()` 函数有 3 个分支:
    * **Supervisor external interrupt** (SEI), 对应于 `scause == 0x8000000000000009L`. 这类中断是由 **外部设备** (磁盘, 或 UART 输入输出设备) 产生的. 对于这类中断, `devintr()` 会调用 PLIC 硬件提供的接口, 来判断到底是 **什么设备** 引发了中断, 然后调用相应设备的中断处理程序来响应中断. 完成处理后, `devintr()` 返回 1.
    * **Supervisor software interrupt** (SSI), 对应于 `scause == 0x8000000000000001L`. 这个中断是由 M 模式下的时钟中断处理程序转发给 S 模式的. 此时, `devintr()` 会做相应的处理, 并且返回 2.
    * **其他中断**. 假如接收到的中断属于内中断 (例如缺页、系统调用), 或者是类型未知的外中断 (既非 SEI 也非 SSI), 那么 `devintr()` 不做处理, 直接返回 0.

  在 `kerneltrap()` 函数中, 会根据 `devintr()` 的返回值做出不同的动作:
  + 如果 `devintr()` 返回 0, 说明内核收到一个内中断, 或者一个类型未知的外中断. 此时内核会 panic:
    ```c
      if((which_dev = devintr()) == 0){
        printf("scause %p\n", scause);
        printf("sepc=%p stval=%p\n", r_sepc(), r_stval());
        panic("kerneltrap");
      }
    ```
  > xv6 对于内中断的处理是非常简单粗暴的: 它认为任何内中断的发生都意味着不可恢复的错误, 从而必须终止内核继续运行. 这种过于简单化的处理方式, 为 xv6 带来了一定的局限性. 这是因为许多时候, 内中断的作用仅仅是 "提醒" 内核完成某些必要的工作. 
  >
  > 一个典型的例子是缺页中断. 如果某个虚拟页对应的物理页没被分配, 访问该虚拟页就会触发缺页中断. 此时, 缺页中断并不表示程序执行出错了, 而是告诉内核应该为当前访问的虚拟页分配物理内存. 现实中的许多操作系统都会通过适当设计缺页中断处理程序来实现 **物理内存的 lazy allocation**——简而言之, 当用户程序希望获取更多的物理内存时, 操作系统并不马上响应用户程序的内存分配请求, 而是等到用户程序真的开始访问某个尚未映射到物理内存的虚拟地址时 (此时会触发缺页中断), 由缺页处理程序来分配物理内存. 这样, 即使用户程序申请获得的内存大小远超过它实际使用的内存大小, 也不会有浪费: 操作系统只会为它实际使用的那部分内存分配物理页.
  >
  > 由于 xv6 对缺页中断不做任何处理, 它无法实现 lazy allocation 技术. xv6 中, 所有的物理内存都必须在申请的时刻全部分配好. (第 8 章中介绍的 `uvmalloc()` 和 `uvmcopy()` 就是例子.)
  
  + 如果 `devintr()` 返回 2, 说明内核收到一个 supervisor software interrupt. 这表明刚刚发生了一次时钟中断. 此时, 内核会检查当前 CPU 上是否有进程在运行; 如果有的话, 会调用 `yield()` 令该进程把当前 CPU 的执行权转让给下一个进程:
    ```c
      if(which_dev == 2 && myproc() != 0 && myproc()->state == RUNNING)
        yield();
    ```
    我们会在第 11 章中介绍 `yield()` 函数的细节. 简要来说, 假如当前 CPU 上正在运行的进程是 `p`, 那么 `yield()` 会把上下文 (包括 `ra`, `sp` 及所有 callee-saved 寄存器) 保存到 `p.context` 字段中, 然后让调度器重新选择一个进程 `q` (`q` 可能与 `p` 相同, 也有可能不同), 从 `q.context` 中恢复出上下文并接着执行. 这里就会分出两种情况:
      * 情况 1: `q == p`. 也就是说, 接下来还是由进程 `p` 在当前 CPU 上执行. 这时候, `yield()` 函数就没有任何效果. 于是当前 CPU 会接着完成 `kerneltrap()` 的剩余代码, 然后返回到 `kernelvec()` 中. 
      * 情况 2: `q != p`. 在这种情况下, 当前 CPU 会把执行到一半的中断处理程序暂时搁置, 转而执行进程 `q` 上一次停下来时的代码. 
      
        那么, 要等到什么时候才会把中断处理程序的后半部分执行完呢? 一种可能的回答是: 等到当前 CPU 再经历若干轮时钟中断后 (在此期间 `yield()` 又被调用了多次), 进程 `p` 再度被选中运行的时候, 就会接着完成剩余的中断处理代码. 
        
        不过, 别忘了我们有 **多个** 处理器核心! 因此, 还存在这样的可能性: 在稍后的时刻, 另一个 CPU 也收到了一个时钟中断, 从而引发一次 (新的 CPU 上的) `yield()` 调用; 在新的 CPU 上, 调度器恰好选中了刚刚被暂停下来的进程 `p`, 使其恢复运行. 这时候, `p.context` 中的上下文会被恢复到新的 CPU 上, 从而中断处理代码会 **转移到另一个 CPU 上** 继续执行.
* 在 `kerneltrap()` 的最后, 恢复 `sepc` 与 `sstatus` 寄存器为此前保存的值.
  ```c
    w_sepc(sepc);
    w_sstatus(sstatus);
  ```
> 我们看到, 由于有多个核心并行地执行指令, 中断处理程序有可能 **在中途切换 CPU**. 我们必须保证 **切换 CPU 不会导致中断处理程序发生错误**. 为此, 需要保证切换 CPU 前后 **寄存器、内存状态** 的一致性. 
>
> 首先, 我们检查寄存器状态的一致性. 寄存器分为三类: **callee-saved 的通用寄存器**, **caller-saved 的通用寄存器**, 以及 **特殊寄存器** (包括线程指针 `tp` 和 CSRs). 
>
> 对于前两类寄存器, 我们实际上无需担心其一致性: 上下文切换机制已确保 `ra`, `sp` 及所有的 callee-saved 通用寄存器被正确地从旧 CPU 复制到新 CPU; 一旦 `sp` 被正确恢复, 则所有的 caller-saved 通用寄存器可以从栈中正确地恢复.
> 
> 对于特殊寄存器, 又可以分成两类 (`tp` 和 CSRs) 考虑:
> * `tp` 是个特殊的寄存器, 它存储 CPU 的核心号. 我们 **不希望** 中断处理程序切换 CPU 时, 将旧 CPU 的核心号复制到新 CPU 的 `tp` 寄存器中. 换言之, 不需要也不应该保证 `tp` 在切换 CPU 前后的一致性. 这就是为什么 `kerneltrap()` 执行完毕返回到 `kernelvec()` 后, **唯独不从栈中恢复 `tp` 的值**.
> * 对于 CSRs, 我们主要关心 `sstatus` 和 `sepc` 的一致性. 这是因为只有这两个 CSR 包含了 **从中断返回** 所必需的信息. (例如, `sstatus` 中含有 SPP 字段, 表示中断处理结束后应回到的特权模式; `sepc` 包含中断返回后执行的第一条指令的地址.) 这就是为什么 `kerneltrap()` 函数的一开始, **把 `sstatus` 和 `sepc` 存储到局部变量中**: 当 `kerneltrap()` 在新的 CPU 上恢复执行时, 新的 CPU 可以从局部变量中读出旧 CPU 的 `sstatus` 和 `sepc`, 然后将自己的 `sstatus` 和 `sepc` 恢复为旧 CPU 上的相应值. 这样, `sstatus` 和 `sepc` 寄存器的一致性就得到保证. (注意到局部变量要么保存在通用寄存器中, 要么保存在栈上, 其一致性已由前面的论述得到保证.)
>
> 其次, 我们检查内存状态的一致性. 在第 7 章末尾我们曾经指出, 内核态下所有的 CPU 共用一张页表. 换言之, 切换 CPU 前后, 虚拟地址到物理地址的对应关系保持不变. 因此, 内存状态的一致性实际上是自动得到保证的. 不过, 仍有一个例外: xv6 在内存中为每个 CPU 核心维护一个 `cpu` 结构体 (见第 4 章):
> ```c
> // Per-CPU state.
> struct cpu {
>   struct proc *proc;          // The process running on this cpu, or null.
>   struct context context;     // swtch() here to enter scheduler().
>   int noff;                   // Depth of push_off() nesting.
>   int intena;                 // Were interrupts enabled before push_off()?
> };
> ```
> 我们必须把旧 CPU 的 `cpu` 结构体中的 **`intena` 字段** 复制到新 CPU 的 `cpu` 结构体. (读者不难自行论证, 为什么不需要复制另外三个字段.) 在下一章中我们将会看到, `yield()` 函数会完成这一复制.
>
> 综上所述, xv6 为了保证中断处理函数在不同 CPU 之间切换时, 程序状态能够正确过渡, 做出了三个 "例外" 动作:
> * 在上下文切换前后, 保存和恢复 `cpu` 结构体的 `intena` 字段
> * 在中断处理函数调用 `yield()` 前后, 保存和恢复 `sstatus` 及 `sepc`
> * 中断返回时, 不从栈中恢复 `tp`

## PLIC 硬件

上一小节已详细介绍了 xv6 内核态中断处理的基本流程. 这里我们作一简单的总结: 除去必要的准备工作外, 中断处理入口 `kernelvec()` 调用了 `kerneltrap()`, 而 `kerneltrap()` 又调用了 `devintr()`; `devintr()` 会根据中断产生的原因, 调用相应设备的中断处理器, 来完成中断的最终处理.

这一小节中, 我们来研究 `devintr()` 的具体实现. `devintr()` 函数的定义如下: (`kernel/trap.c[172:220]`)
```c
int devintr()
{
  uint64 scause = r_scause();

  if((scause & 0x8000000000000000L) &&
     (scause & 0xff) == 9){
    // this is a supervisor external interrupt, via PLIC.

    // irq indicates which device interrupted.
    int irq = plic_claim();

    if(irq == UART0_IRQ){
      uartintr();
    } else if(irq == VIRTIO0_IRQ){
      virtio_disk_intr();
    } else if(irq){
      printf("unexpected interrupt irq=%d\n", irq);
    }

    // the PLIC allows each device to raise at most one
    // interrupt at a time; tell the PLIC the device is
    // now allowed to interrupt again.
    if(irq)
      plic_complete(irq);

    return 1;
  } else if(scause == 0x8000000000000001L){
    // software interrupt from a machine-mode timer interrupt,
    // forwarded by timervec in kernelvec.S.

    if(cpuid() == 0){
      clockintr();
    }
    
    // acknowledge the software interrupt by clearing
    // the SSIP bit in sip.
    w_sip(r_sip() & ~2);

    return 2;
  } else {
    return 0;
  }
}
```
