TimeQuest Timing Analyzer report for mips_multi
Sat Dec  8 20:22:45 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips_multi                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 64.24 MHz  ; 64.24 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.567 ; -1738.918     ;
; clk_rom ; -1.914  ; -92.927       ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.520 ; 0.000         ;
; clk_rom ; 0.636 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                         ;
+---------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.567 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 15.598     ;
; -14.467 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 15.497     ;
; -14.438 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.480     ;
; -14.429 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.464     ;
; -14.368 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.402     ;
; -14.354 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.376     ;
; -14.329 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.363     ;
; -14.324 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.007     ; 15.353     ;
; -14.314 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.337     ;
; -14.314 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.337     ;
; -14.311 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.332     ;
; -14.305 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.328     ;
; -14.300 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.010      ; 15.346     ;
; -14.287 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 15.302     ;
; -14.268 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.301     ;
; -14.255 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.287     ;
; -14.254 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.275     ;
; -14.239 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 15.284     ;
; -14.225 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.258     ;
; -14.224 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.266     ;
; -14.224 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 15.252     ;
; -14.214 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.236     ;
; -14.214 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.236     ;
; -14.213 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.235     ;
; -14.213 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.235     ;
; -14.213 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.235     ;
; -14.213 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.235     ;
; -14.211 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.244     ;
; -14.211 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.016     ; 15.231     ;
; -14.209 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.243     ;
; -14.205 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.227     ;
; -14.195 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.235     ;
; -14.187 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.022     ; 15.201     ;
; -14.185 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.219     ;
; -14.185 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.219     ;
; -14.182 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.214     ;
; -14.176 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.002     ; 15.210     ;
; -14.158 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.184     ;
; -14.151 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.193     ;
; -14.117 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 15.153     ;
; -14.113 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.134     ;
; -14.113 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.134     ;
; -14.113 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.134     ;
; -14.113 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.134     ;
; -14.111 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.143     ;
; -14.109 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.142     ;
; -14.086 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.010      ; 15.132     ;
; -14.084 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.117     ;
; -14.084 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.117     ;
; -14.084 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 15.117     ;
; -14.084 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.117     ;
; -14.082 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.126     ;
; -14.080 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 15.125     ;
; -14.056 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.091     ;
; -14.046 ; mips_control:ctr_mips|pstate.c_mem_add_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.088     ;
; -14.042 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.065     ;
; -14.030 ; mips_control:ctr_mips|pstate.decode_st      ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 15.061     ;
; -14.025 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 15.070     ;
; -14.013 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.010      ; 15.059     ;
; -14.012 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 15.042     ;
; -14.011 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.003     ; 15.044     ;
; -14.002 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.012     ; 15.026     ;
; -14.002 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.012     ; 15.026     ;
; -13.999 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.014     ; 15.021     ;
; -13.995 ; reg:ir|sr_out[3]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.037     ;
; -13.993 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.012     ; 15.017     ;
; -13.984 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.005     ;
; -13.984 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.015     ; 15.005     ;
; -13.981 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.021     ;
; -13.975 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.991     ;
; -13.971 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.005     ;
; -13.971 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.005     ;
; -13.968 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.000     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.967 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.991     ;
; -13.965 ; mips_control:ctr_mips|pstate.logical_imm_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.007     ;
; -13.962 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.996     ;
; -13.952 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.997     ;
; -13.944 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.970     ;
; -13.938 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.971     ;
; -13.908 ; mips_control:ctr_mips|pstate.c_mem_add_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.954     ;
; -13.908 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.948     ;
; -13.901 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.924     ;
; -13.901 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.924     ;
; -13.901 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.924     ;
; -13.901 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.924     ;
; -13.899 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.933     ;
; -13.898 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.932     ;
; -13.898 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.932     ;
; -13.897 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.932     ;
; -13.895 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.927     ;
; -13.892 ; mips_control:ctr_mips|pstate.decode_st      ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.927     ;
; -13.889 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.923     ;
; -13.884 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.904     ;
; -13.884 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.904     ;
+---------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg4  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg5  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg6  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg7  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg8  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.025     ; 2.854      ;
; -1.534 ; regbuf:regULA|sr_out[6]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 2.555      ;
; -1.520 ; regbuf:regULA|sr_out[6]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.539      ;
; -1.518 ; regbuf:regULA|sr_out[5]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.553      ;
; -1.443 ; regbuf:regULA|sr_out[2]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 2.478      ;
; -1.432 ; regbuf:regULA|sr_out[8]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 2.469      ;
; -1.417 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.446      ;
; -1.403 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.430      ;
; -1.385 ; regbuf:regULA|sr_out[7]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 2.417      ;
; -1.355 ; regbuf:regULA|sr_out[3]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.374      ;
; -1.355 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.384      ;
; -1.348 ; regbuf:regULA|sr_out[7]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 2.378      ;
; -1.341 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.368      ;
; -1.271 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.300      ;
; -1.256 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.285      ;
; -1.251 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.278      ;
; -1.239 ; regbuf:regULA|sr_out[5]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 2.272      ;
; -1.230 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.259      ;
; -1.229 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.258      ;
; -1.226 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.255      ;
; -1.210 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.239      ;
; -1.207 ; reg:pc|sr_out[4]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.236      ;
; -1.204 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.231      ;
; -1.193 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.220      ;
; -1.188 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.217      ;
; -1.181 ; reg:pc|sr_out[6]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.212      ;
; -1.167 ; reg:pc|sr_out[6]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.196      ;
; -1.160 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.187      ;
; -1.160 ; reg:pc|sr_out[7]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.189      ;
; -1.154 ; regbuf:regULA|sr_out[4]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 2.184      ;
; -1.152 ; regbuf:regULA|sr_out[2]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 2.185      ;
; -1.136 ; regbuf:regULA|sr_out[8]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.175      ;
; -1.123 ; reg:pc|sr_out[7]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.150      ;
; -1.105 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.134      ;
; -1.098 ; reg:pc|sr_out[9]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 2.128      ;
; -1.067 ; reg:pc|sr_out[8]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.094      ;
; -1.065 ; regbuf:regULA|sr_out[3]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.082      ;
; -1.064 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.093      ;
; -1.057 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.086      ;
; -1.051 ; reg:pc|sr_out[3]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.080      ;
; -1.029 ; reg:pc|sr_out[9]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 2.057      ;
; -1.027 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.054      ;
; -1.003 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.032      ;
; -0.988 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.015      ;
; -0.977 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.004      ;
; -0.975 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.002      ;
; -0.955 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.984      ;
; -0.936 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.963      ;
; -0.931 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.958      ;
; -0.911 ; reg:pc|sr_out[4]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.938      ;
; -0.908 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.937      ;
; -0.905 ; reg:pc|sr_out[5]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.934      ;
; -0.898 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.925      ;
; -0.858 ; regbuf:regULA|sr_out[4]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.886      ;
; -0.817 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.846      ;
; -0.809 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.836      ;
; -0.771 ; reg:pc|sr_out[8]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.800      ;
; -0.761 ; reg:pc|sr_out[3]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.788      ;
; -0.757 ; regbuf:rgB|sr_out[8]                                                                                                ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.773      ;
; -0.733 ; regbuf:rgB|sr_out[31]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.755      ;
; -0.712 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.739      ;
; -0.676 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.705      ;
; -0.652 ; reg:pc|sr_out[2]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.681      ;
; -0.626 ; reg:pc|sr_out[5]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.653      ;
; -0.526 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.553      ;
; -0.515 ; regbuf:rgB|sr_out[20]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 1.530      ;
; -0.507 ; regbuf:rgB|sr_out[29]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 1.522      ;
; -0.506 ; regbuf:rgB|sr_out[3]                                                                                                ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 1.530      ;
; -0.505 ; regbuf:rgB|sr_out[27]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 1.520      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.520 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.537 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.549 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.714 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.980      ;
; 0.720 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.791 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.818 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.826 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.844 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.857 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.924 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.190      ;
; 0.959 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.963 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.963 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.963 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.971 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.971 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.972 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.238      ;
; 0.973 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.985 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 1.241      ;
; 0.986 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 1.005 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 1.268      ;
; 1.011 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.275      ;
; 1.020 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.287      ;
; 1.022 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.285      ;
; 1.035 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.302      ;
; 1.045 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.321      ;
; 1.053 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.319      ;
; 1.068 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.334      ;
; 1.073 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.103 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.365      ;
; 1.103 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.365      ;
; 1.120 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.124 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.127 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.384      ;
; 1.134 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 1.391      ;
; 1.134 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.398      ;
; 1.158 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.423      ;
; 1.158 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.423      ;
; 1.161 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.427      ;
; 1.180 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.478      ;
; 1.184 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.447      ;
; 1.187 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.218 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.517      ;
; 1.241 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.252 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.548      ;
; 1.261 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 1.517      ;
; 1.270 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.016      ; 1.552      ;
; 1.285 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.011     ; 1.540      ;
; 1.287 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.logical_imm_st                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.542      ;
; 1.292 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.562      ;
; 1.296 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.307 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.573      ;
; 1.316 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 1.578      ;
; 1.317 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.606      ;
; 1.332 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.604      ;
; 1.337 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.609      ;
; 1.340 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.606      ;
; 1.344 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.608      ;
; 1.360 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.010      ; 1.636      ;
; 1.363 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.617      ;
; 1.375 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.377 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.668      ;
; 1.378 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.643      ;
; 1.396 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 1.658      ;
; 1.400 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 1.673      ;
; 1.400 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.670      ;
; 1.413 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.670      ;
; 1.426 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.714      ;
; 1.426 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.684      ;
; 1.426 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.436 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.691      ;
; 1.436 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 1.695      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.449 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 1.704      ;
; 1.473 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.017      ; 1.756      ;
; 1.492 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.797      ;
; 1.519 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 1.780      ;
; 1.533 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 1.794      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.636 ; regbuf:rgB|sr_out[12]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.931      ;
; 0.640 ; regbuf:rgB|sr_out[10]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.935      ;
; 0.856 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.152      ;
; 0.900 ; regbuf:rgB|sr_out[13]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.186      ;
; 0.911 ; regbuf:rgB|sr_out[11]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.197      ;
; 0.912 ; regbuf:rgB|sr_out[16]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.197      ;
; 0.916 ; regbuf:rgB|sr_out[9]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.201      ;
; 0.922 ; regbuf:rgB|sr_out[4]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.207      ;
; 0.923 ; regbuf:rgB|sr_out[14]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.209      ;
; 0.923 ; regbuf:rgB|sr_out[2]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.208      ;
; 0.928 ; regbuf:rgB|sr_out[15]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.214      ;
; 0.930 ; regbuf:rgB|sr_out[5]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.216      ;
; 0.942 ; regbuf:rgB|sr_out[7]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.237      ;
; 0.958 ; regbuf:rgB|sr_out[1]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.260      ;
; 0.970 ; regbuf:rgB|sr_out[26]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.263      ;
; 0.972 ; regbuf:rgB|sr_out[17]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.274      ;
; 0.976 ; regbuf:rgB|sr_out[23]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.271      ;
; 0.978 ; regbuf:rgB|sr_out[25]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.273      ;
; 0.982 ; regbuf:rgB|sr_out[30]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.275      ;
; 0.985 ; regbuf:rgB|sr_out[21]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.278      ;
; 0.994 ; regbuf:rgB|sr_out[19]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.287      ;
; 0.997 ; regbuf:rgB|sr_out[28]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.290      ;
; 1.092 ; reg:pc|sr_out[2]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.388      ;
; 1.210 ; regbuf:rgB|sr_out[6]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.496      ;
; 1.222 ; regbuf:rgB|sr_out[0]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.525      ;
; 1.223 ; regbuf:rgB|sr_out[18]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.507      ;
; 1.229 ; regbuf:rgB|sr_out[22]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.520      ;
; 1.234 ; regbuf:rgB|sr_out[24]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.525      ;
; 1.236 ; regbuf:rgB|sr_out[27]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.520      ;
; 1.237 ; regbuf:rgB|sr_out[3]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.530      ;
; 1.238 ; regbuf:rgB|sr_out[29]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.522      ;
; 1.246 ; regbuf:rgB|sr_out[20]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.530      ;
; 1.257 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.553      ;
; 1.357 ; reg:pc|sr_out[5]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.653      ;
; 1.383 ; reg:pc|sr_out[2]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.681      ;
; 1.407 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.705      ;
; 1.443 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.739      ;
; 1.464 ; regbuf:rgB|sr_out[31]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.755      ;
; 1.488 ; regbuf:rgB|sr_out[8]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.773      ;
; 1.492 ; reg:pc|sr_out[3]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.788      ;
; 1.502 ; reg:pc|sr_out[8]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.800      ;
; 1.540 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.836      ;
; 1.548 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.846      ;
; 1.589 ; regbuf:regULA|sr_out[4]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.886      ;
; 1.629 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.925      ;
; 1.636 ; reg:pc|sr_out[5]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.934      ;
; 1.639 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.937      ;
; 1.642 ; reg:pc|sr_out[4]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.938      ;
; 1.662 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.958      ;
; 1.667 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.963      ;
; 1.686 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.984      ;
; 1.706 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.002      ;
; 1.708 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.004      ;
; 1.719 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.015      ;
; 1.734 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.032      ;
; 1.758 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.054      ;
; 1.760 ; reg:pc|sr_out[9]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.057      ;
; 1.782 ; reg:pc|sr_out[3]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.080      ;
; 1.788 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.086      ;
; 1.795 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.093      ;
; 1.796 ; regbuf:regULA|sr_out[3]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.082      ;
; 1.798 ; reg:pc|sr_out[8]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.094      ;
; 1.829 ; reg:pc|sr_out[9]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.128      ;
; 1.836 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.134      ;
; 1.854 ; reg:pc|sr_out[7]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.150      ;
; 1.867 ; regbuf:regULA|sr_out[8]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.175      ;
; 1.883 ; regbuf:regULA|sr_out[2]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.185      ;
; 1.885 ; regbuf:regULA|sr_out[4]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.184      ;
; 1.891 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.187      ;
; 1.891 ; reg:pc|sr_out[7]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.189      ;
; 1.898 ; reg:pc|sr_out[6]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.196      ;
; 1.912 ; reg:pc|sr_out[6]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.212      ;
; 1.919 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.217      ;
; 1.924 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.220      ;
; 1.935 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.231      ;
; 1.938 ; reg:pc|sr_out[4]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.236      ;
; 1.941 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.239      ;
; 1.957 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.255      ;
; 1.960 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.258      ;
; 1.961 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.259      ;
; 1.970 ; regbuf:regULA|sr_out[5]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.272      ;
; 1.982 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.278      ;
; 1.987 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.285      ;
; 2.002 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.300      ;
; 2.072 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.368      ;
; 2.079 ; regbuf:regULA|sr_out[7]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.378      ;
; 2.086 ; regbuf:regULA|sr_out[3]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.374      ;
; 2.086 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.384      ;
; 2.116 ; regbuf:regULA|sr_out[7]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.417      ;
; 2.134 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.430      ;
; 2.148 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.446      ;
; 2.163 ; regbuf:regULA|sr_out[8]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.469      ;
; 2.174 ; regbuf:regULA|sr_out[2]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.478      ;
; 2.249 ; regbuf:regULA|sr_out[5]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.553      ;
; 2.251 ; regbuf:regULA|sr_out[6]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.539      ;
; 2.265 ; regbuf:regULA|sr_out[6]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.555      ;
; 2.645 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.060 ; 3.060 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.721 ; -0.721 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.717 ; 22.717 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.348 ; 18.348 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.293 ; 18.293 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.545 ; 19.545 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.685 ; 17.685 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.215 ; 19.215 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.224 ; 19.224 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.618 ; 17.618 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.004 ; 19.004 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.759 ; 20.759 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.053 ; 20.053 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.796 ; 19.796 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.044 ; 19.044 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.001 ; 20.001 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.006 ; 19.006 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.025 ; 20.025 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.265 ; 17.265 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.112 ; 18.112 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.360 ; 18.360 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.370 ; 18.370 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.011 ; 18.011 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.680 ; 18.680 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.301 ; 18.301 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.304 ; 18.304 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.623 ; 16.623 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.397 ; 19.397 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.837 ; 18.837 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.097 ; 19.097 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.056 ; 19.056 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.717 ; 22.717 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.353 ; 18.353 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.612 ; 20.612 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.005 ; 17.005 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.149 ; 13.149 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.149 ; 13.149 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.043 ; 12.043 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.042 ; 12.042 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.183 ; 12.183 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.955 ; 10.955 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.397 ; 11.397 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.325 ; 11.325 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.342 ; 11.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.186 ; 12.186 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.330 ; 11.330 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.131 ; 11.131 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.085 ; 11.085 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 10.814 ; 10.814 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.269 ; 11.269 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.402 ; 11.402 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.357 ; 12.357 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 10.987 ; 10.987 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.493 ; 11.493 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.642 ; 11.642 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.728 ; 11.728 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 10.967 ; 10.967 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.988 ; 10.988 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 10.744 ; 10.744 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.272  ; 8.272  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.764  ; 8.764  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.175  ; 9.175  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.716  ; 8.716  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.604  ; 7.604  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.852  ; 9.852  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.766  ; 8.766  ; Rise       ; clk             ;
;  data[11] ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.525  ; 7.525  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.640  ; 8.640  ; Rise       ; clk             ;
;  data[18] ; clk        ; 7.708  ; 7.708  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  data[20] ; clk        ; 7.768  ; 7.768  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.380  ; 9.380  ; Rise       ; clk             ;
;  data[22] ; clk        ; 7.697  ; 7.697  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.412  ; 7.412  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  data[26] ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.588  ; 8.588  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.759  ; 8.759  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.238  ; 8.238  ; Rise       ; clk             ;
;  data[31] ; clk        ; 7.946  ; 7.946  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 10.744 ; 10.744 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.149 ; 13.149 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.043 ; 12.043 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.042 ; 12.042 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.183 ; 12.183 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.955 ; 10.955 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.397 ; 11.397 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.325 ; 11.325 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.342 ; 11.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.186 ; 12.186 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.330 ; 11.330 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.131 ; 11.131 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.085 ; 11.085 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 10.814 ; 10.814 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.269 ; 11.269 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.402 ; 11.402 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.357 ; 12.357 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 10.987 ; 10.987 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.493 ; 11.493 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.642 ; 11.642 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.728 ; 11.728 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 10.967 ; 10.967 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.988 ; 10.988 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 10.744 ; 10.744 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; debug[0]   ; data[1]     ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; debug[0]   ; data[2]     ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; debug[0]   ; data[3]     ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; debug[0]   ; data[4]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; debug[0]   ; data[5]     ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; debug[0]   ; data[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[7]     ; 11.808 ; 11.808 ; 11.808 ; 11.808 ;
; debug[0]   ; data[8]     ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; debug[0]   ; data[9]     ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; debug[0]   ; data[10]    ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; debug[0]   ; data[11]    ; 11.977 ; 11.977 ; 11.977 ; 11.977 ;
; debug[0]   ; data[12]    ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; debug[0]   ; data[13]    ; 12.275 ; 12.275 ; 12.275 ; 12.275 ;
; debug[0]   ; data[14]    ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; debug[0]   ; data[15]    ; 11.377 ; 11.377 ; 11.377 ; 11.377 ;
; debug[0]   ; data[16]    ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; debug[0]   ; data[17]    ; 12.665 ; 12.665 ; 12.665 ; 12.665 ;
; debug[0]   ; data[18]    ; 11.159 ; 11.159 ; 11.159 ; 11.159 ;
; debug[0]   ; data[19]    ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; debug[0]   ; data[20]    ; 11.098 ; 11.098 ; 11.098 ; 11.098 ;
; debug[0]   ; data[21]    ; 11.146 ; 11.146 ; 11.146 ; 11.146 ;
; debug[0]   ; data[22]    ; 12.614 ; 12.614 ; 12.614 ; 12.614 ;
; debug[0]   ; data[23]    ; 10.939 ; 10.939 ; 10.939 ; 10.939 ;
; debug[0]   ; data[24]    ; 12.095 ; 12.095 ; 12.095 ; 12.095 ;
; debug[0]   ; data[25]    ; 11.170 ; 11.170 ; 11.170 ; 11.170 ;
; debug[0]   ; data[26]    ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; debug[0]   ; data[27]    ; 11.841 ; 11.841 ; 11.841 ; 11.841 ;
; debug[0]   ; data[28]    ; 12.857 ; 12.857 ; 12.857 ; 12.857 ;
; debug[0]   ; data[29]    ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; debug[0]   ; data[30]    ; 12.314 ; 12.314 ; 12.314 ; 12.314 ;
; debug[0]   ; data[31]    ; 11.713 ; 11.713 ; 11.713 ; 11.713 ;
; debug[1]   ; data[0]     ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; debug[1]   ; data[1]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; debug[1]   ; data[2]     ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; debug[1]   ; data[3]     ; 12.155 ; 12.155 ; 12.155 ; 12.155 ;
; debug[1]   ; data[4]     ; 12.063 ; 12.063 ; 12.063 ; 12.063 ;
; debug[1]   ; data[5]     ; 11.691 ; 11.691 ; 11.691 ; 11.691 ;
; debug[1]   ; data[6]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; debug[1]   ; data[7]     ; 12.028 ; 12.028 ; 12.028 ; 12.028 ;
; debug[1]   ; data[8]     ; 12.637 ; 12.637 ; 12.637 ; 12.637 ;
; debug[1]   ; data[9]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; debug[1]   ; data[10]    ; 12.170 ; 12.170 ; 12.170 ; 12.170 ;
; debug[1]   ; data[11]    ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; debug[1]   ; data[12]    ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; debug[1]   ; data[13]    ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; debug[1]   ; data[14]    ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; debug[1]   ; data[15]    ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; debug[1]   ; data[16]    ; 13.133 ; 13.133 ; 13.133 ; 13.133 ;
; debug[1]   ; data[17]    ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; debug[1]   ; data[18]    ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; debug[1]   ; data[19]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; debug[1]   ; data[20]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; debug[1]   ; data[21]    ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; debug[1]   ; data[22]    ; 12.268 ; 12.268 ; 12.268 ; 12.268 ;
; debug[1]   ; data[23]    ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; debug[1]   ; data[24]    ; 12.654 ; 12.654 ; 12.654 ; 12.654 ;
; debug[1]   ; data[25]    ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; debug[1]   ; data[26]    ; 10.865 ; 10.865 ; 10.865 ; 10.865 ;
; debug[1]   ; data[27]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; debug[1]   ; data[28]    ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
; debug[1]   ; data[29]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; debug[1]   ; data[30]    ; 12.851 ; 12.851 ; 12.851 ; 12.851 ;
; debug[1]   ; data[31]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; debug[0]   ; data[1]     ; 12.139 ; 12.139 ; 12.139 ; 12.139 ;
; debug[0]   ; data[2]     ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; debug[0]   ; data[3]     ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; debug[0]   ; data[4]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; debug[0]   ; data[5]     ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; debug[0]   ; data[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[7]     ; 11.139 ; 11.139 ; 11.139 ; 11.139 ;
; debug[0]   ; data[8]     ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; debug[0]   ; data[9]     ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
; debug[0]   ; data[10]    ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; debug[0]   ; data[11]    ; 11.580 ; 11.580 ; 11.580 ; 11.580 ;
; debug[0]   ; data[12]    ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; debug[0]   ; data[13]    ; 11.333 ; 11.333 ; 11.333 ; 11.333 ;
; debug[0]   ; data[14]    ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; debug[0]   ; data[15]    ; 11.287 ; 11.287 ; 11.287 ; 11.287 ;
; debug[0]   ; data[16]    ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; debug[0]   ; data[17]    ; 11.440 ; 11.440 ; 11.440 ; 11.440 ;
; debug[0]   ; data[18]    ; 11.159 ; 11.159 ; 11.159 ; 11.159 ;
; debug[0]   ; data[19]    ; 10.162 ; 10.162 ; 10.162 ; 10.162 ;
; debug[0]   ; data[20]    ; 11.098 ; 11.098 ; 11.098 ; 11.098 ;
; debug[0]   ; data[21]    ; 10.622 ; 10.622 ; 10.622 ; 10.622 ;
; debug[0]   ; data[22]    ; 12.614 ; 12.614 ; 12.614 ; 12.614 ;
; debug[0]   ; data[23]    ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; debug[0]   ; data[24]    ; 12.095 ; 12.095 ; 12.095 ; 12.095 ;
; debug[0]   ; data[25]    ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; debug[0]   ; data[26]    ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; debug[0]   ; data[27]    ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; debug[0]   ; data[28]    ; 12.857 ; 12.857 ; 12.857 ; 12.857 ;
; debug[0]   ; data[29]    ; 11.000 ; 11.000 ; 11.000 ; 11.000 ;
; debug[0]   ; data[30]    ; 12.314 ; 12.314 ; 12.314 ; 12.314 ;
; debug[0]   ; data[31]    ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; debug[1]   ; data[0]     ; 11.082 ; 11.082 ; 11.082 ; 11.082 ;
; debug[1]   ; data[1]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; debug[1]   ; data[2]     ; 11.382 ; 11.382 ; 11.382 ; 11.382 ;
; debug[1]   ; data[3]     ; 12.155 ; 12.155 ; 12.155 ; 12.155 ;
; debug[1]   ; data[4]     ; 11.008 ; 11.008 ; 11.008 ; 11.008 ;
; debug[1]   ; data[5]     ; 11.691 ; 11.691 ; 11.691 ; 11.691 ;
; debug[1]   ; data[6]     ; 11.099 ; 11.099 ; 11.099 ; 11.099 ;
; debug[1]   ; data[7]     ; 12.028 ; 12.028 ; 12.028 ; 12.028 ;
; debug[1]   ; data[8]     ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; debug[1]   ; data[9]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; debug[1]   ; data[10]    ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; debug[1]   ; data[11]    ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; debug[1]   ; data[12]    ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; debug[1]   ; data[13]    ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; debug[1]   ; data[14]    ; 10.423 ; 10.423 ; 10.423 ; 10.423 ;
; debug[1]   ; data[15]    ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; debug[1]   ; data[16]    ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; debug[1]   ; data[17]    ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; debug[1]   ; data[18]    ; 9.945  ; 9.945  ; 9.945  ; 9.945  ;
; debug[1]   ; data[19]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; debug[1]   ; data[20]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; debug[1]   ; data[21]    ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; debug[1]   ; data[22]    ; 10.868 ; 10.868 ; 10.868 ; 10.868 ;
; debug[1]   ; data[23]    ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; debug[1]   ; data[24]    ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; debug[1]   ; data[25]    ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; debug[1]   ; data[26]    ; 9.922  ; 9.922  ; 9.922  ; 9.922  ;
; debug[1]   ; data[27]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; debug[1]   ; data[28]    ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; debug[1]   ; data[29]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; debug[1]   ; data[30]    ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; debug[1]   ; data[31]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -6.135 ; -720.366      ;
; clk_rom ; -1.460 ; -47.457       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.239 ; 0.000         ;
; clk_rom ; 0.250 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.135 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.161      ;
; -6.049 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 7.087      ;
; -6.033 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.064      ;
; -6.031 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.062      ;
; -6.027 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.052      ;
; -6.020 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 7.038      ;
; -6.016 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.016     ; 7.032      ;
; -6.012 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 7.029      ;
; -6.011 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 7.038      ;
; -6.000 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.015     ; 7.017      ;
; -6.000 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.015     ; 7.017      ;
; -5.998 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.020     ; 7.010      ;
; -5.965 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.993      ;
; -5.958 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.996      ;
; -5.957 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.995      ;
; -5.952 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.970      ;
; -5.952 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.970      ;
; -5.952 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.970      ;
; -5.952 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.970      ;
; -5.948 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.979      ;
; -5.948 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.980      ;
; -5.947 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.990      ;
; -5.945 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.988      ;
; -5.934 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.964      ;
; -5.930 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.958      ;
; -5.926 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.955      ;
; -5.925 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.964      ;
; -5.925 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.955      ;
; -5.923 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.953      ;
; -5.914 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.943      ;
; -5.914 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.943      ;
; -5.912 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.936      ;
; -5.912 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.929      ;
; -5.908 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.923      ;
; -5.904 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.920      ;
; -5.903 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.929      ;
; -5.892 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.908      ;
; -5.892 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.908      ;
; -5.890 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.901      ;
; -5.889 ; mips_control:ctr_mips|pstate.c_mem_add_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.927      ;
; -5.866 ; mips_control:ctr_mips|pstate.decode_st      ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.890      ;
; -5.866 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.896      ;
; -5.866 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.896      ;
; -5.866 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.896      ;
; -5.866 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.896      ;
; -5.863 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.896      ;
; -5.862 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.905      ;
; -5.862 ; mips_control:ctr_mips|pstate.branch_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.906      ;
; -5.861 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.894      ;
; -5.856 ; reg:ir|sr_out[3]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.894      ;
; -5.856 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.899      ;
; -5.855 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.898      ;
; -5.854 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.870      ;
; -5.854 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.870      ;
; -5.854 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.897      ;
; -5.853 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.896      ;
; -5.850 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.870      ;
; -5.846 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.864      ;
; -5.844 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.861      ;
; -5.844 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.861      ;
; -5.844 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.861      ;
; -5.844 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.861      ;
; -5.843 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.873      ;
; -5.842 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.872      ;
; -5.842 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; reg:ir|sr_out[2]                            ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.861      ;
; -5.841 ; mips_control:ctr_mips|pstate.logical_imm_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.879      ;
; -5.841 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.870      ;
; -5.840 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.870      ;
; -5.840 ; mips_control:ctr_mips|pstate.fetch_st       ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.871      ;
; -5.839 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.867      ;
; -5.838 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.866      ;
; -5.835 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.864      ;
; -5.834 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.863      ;
; -5.834 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.873      ;
; -5.833 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.872      ;
; -5.830 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.849      ;
; -5.830 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.849      ;
; -5.828 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.842      ;
; -5.823 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.852      ;
; -5.823 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.852      ;
; -5.822 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.851      ;
; -5.822 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.851      ;
; -5.821 ; mips_control:ctr_mips|pstate.rtype_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.845      ;
; -5.820 ; reg:ir|sr_out[4]                            ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.844      ;
; -5.808 ; reg:pc|sr_out[0]                            ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.839      ;
; -5.787 ; mips_control:ctr_mips|pstate.c_mem_add_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.830      ;
; -5.785 ; mips_control:ctr_mips|pstate.c_mem_add_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.828      ;
; -5.782 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.802      ;
; -5.782 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.802      ;
; -5.782 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.802      ;
; -5.782 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.802      ;
; -5.778 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.811      ;
; -5.778 ; reg:ir|sr_out[5]                            ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.812      ;
+--------+---------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg4  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg5  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg6  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg7  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg8  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.153 ; regbuf:regULA|sr_out[6]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.213      ;
; -0.140 ; regbuf:regULA|sr_out[6]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.199      ;
; -0.109 ; regbuf:regULA|sr_out[5]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.185      ;
; -0.088 ; regbuf:regULA|sr_out[8]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 1.167      ;
; -0.077 ; regbuf:regULA|sr_out[2]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.153      ;
; -0.064 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.134      ;
; -0.057 ; regbuf:regULA|sr_out[7]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.131      ;
; -0.054 ; regbuf:regULA|sr_out[3]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.114      ;
; -0.053 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.123      ;
; -0.051 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.120      ;
; -0.040 ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.109      ;
; -0.039 ; regbuf:regULA|sr_out[7]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.112      ;
; -0.020 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.090      ;
; -0.008 ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.077      ;
; 0.002  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.068      ;
; 0.006  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.064      ;
; 0.011  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.059      ;
; 0.012  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.057      ;
; 0.013  ; regbuf:regULA|sr_out[5]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 1.062      ;
; 0.014  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.056      ;
; 0.020  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.049      ;
; 0.021  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.049      ;
; 0.024  ; reg:pc|sr_out[4]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.046      ;
; 0.025  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.045      ;
; 0.039  ; reg:pc|sr_out[6]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 1.033      ;
; 0.042  ; regbuf:regULA|sr_out[4]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 1.030      ;
; 0.044  ; regbuf:regULA|sr_out[8]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 1.036      ;
; 0.046  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.023      ;
; 0.049  ; reg:pc|sr_out[7]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.021      ;
; 0.052  ; reg:pc|sr_out[6]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 1.019      ;
; 0.054  ; regbuf:regULA|sr_out[2]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 1.021      ;
; 0.067  ; reg:pc|sr_out[7]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.002      ;
; 0.068  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.002      ;
; 0.074  ; regbuf:regULA|sr_out[3]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 0.985      ;
; 0.075  ; reg:pc|sr_out[9]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 0.997      ;
; 0.084  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.986      ;
; 0.088  ; reg:pc|sr_out[8]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.981      ;
; 0.090  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.980      ;
; 0.099  ; reg:pc|sr_out[3]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.971      ;
; 0.107  ; reg:pc|sr_out[9]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 0.964      ;
; 0.108  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.961      ;
; 0.111  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.958      ;
; 0.116  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.953      ;
; 0.121  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.949      ;
; 0.124  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.946      ;
; 0.128  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.941      ;
; 0.139  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.930      ;
; 0.144  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.926      ;
; 0.147  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.922      ;
; 0.149  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.920      ;
; 0.155  ; reg:pc|sr_out[4]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.914      ;
; 0.163  ; reg:pc|sr_out[5]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.907      ;
; 0.173  ; regbuf:regULA|sr_out[4]                                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 0.898      ;
; 0.199  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.870      ;
; 0.207  ; regbuf:rgB|sr_out[8]                                                                                                ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 0.848      ;
; 0.210  ; mips_control:ctr_mips|pstate.readmem_st                                                                             ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.860      ;
; 0.220  ; reg:pc|sr_out[8]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.850      ;
; 0.223  ; regbuf:rgB|sr_out[31]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 0.842      ;
; 0.227  ; reg:pc|sr_out[3]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.842      ;
; 0.252  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.817      ;
; 0.257  ; mips_control:ctr_mips|pstate.writemem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.813      ;
; 0.279  ; reg:pc|sr_out[2]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 0.791      ;
; 0.285  ; reg:pc|sr_out[5]                                                                                                    ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 0.784      ;
; 0.320  ; regbuf:rgB|sr_out[20]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 0.739      ;
; 0.323  ; regbuf:rgB|sr_out[3]                                                                                                ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 0.742      ;
; 0.325  ; regbuf:rgB|sr_out[29]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 0.734      ;
; 0.326  ; regbuf:rgB|sr_out[27]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 0.733      ;
; 0.329  ; regbuf:rgB|sr_out[24]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 0.735      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.256 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.290 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.299 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.327 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.355 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.361 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.383 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.389 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.433 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.433 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.433 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.586      ;
; 0.443 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.452 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.458 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 0.607      ;
; 0.459 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.609      ;
; 0.459 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.601      ;
; 0.460 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.614      ;
; 0.462 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.463 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.612      ;
; 0.465 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.474 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.682      ;
; 0.481 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.643      ;
; 0.488 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 0.643      ;
; 0.502 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.521 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 0.664      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.529 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.536 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.686      ;
; 0.536 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.685      ;
; 0.537 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.685      ;
; 0.540 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 0.687      ;
; 0.553 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.753      ;
; 0.559 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.766      ;
; 0.563 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.574 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.724      ;
; 0.577 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.717      ;
; 0.580 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.783      ;
; 0.585 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 0.752      ;
; 0.585 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.740      ;
; 0.595 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.599 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 0.757      ;
; 0.602 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.609 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.759      ;
; 0.611 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 0.769      ;
; 0.612 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.763      ;
; 0.612 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.763      ;
; 0.615 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.logical_imm_st                                                        ; clk          ; clk         ; 0.000        ; -0.014     ; 0.753      ;
; 0.617 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.764      ;
; 0.618 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.014     ; 0.756      ;
; 0.620 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.819      ;
; 0.621 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.835      ;
; 0.623 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.779      ;
; 0.627 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.632 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.791      ;
; 0.634 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.653 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.817      ;
; 0.654 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.797      ;
; 0.660 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 0.806      ;
; 0.666 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.813      ;
; 0.666 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.865      ;
; 0.673 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.811      ;
; 0.681 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.832      ;
; 0.682 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.825      ;
; 0.683 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 0.831      ;
; 0.689 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.888      ;
; 0.689 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.888      ;
; 0.690 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.889      ;
; 0.692 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.834      ;
; 0.698 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 0.845      ;
; 0.699 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.016      ; 0.867      ;
; 0.704 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.903      ;
; 0.705 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.898      ;
; 0.714 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.860      ;
; 0.715 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.916      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.250 ; regbuf:rgB|sr_out[12]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.456      ;
; 0.250 ; regbuf:rgB|sr_out[10]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.456      ;
; 0.358 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.566      ;
; 0.380 ; regbuf:rgB|sr_out[13]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.578      ;
; 0.383 ; regbuf:rgB|sr_out[11]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.581      ;
; 0.387 ; regbuf:rgB|sr_out[16]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.583      ;
; 0.390 ; regbuf:rgB|sr_out[14]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.588      ;
; 0.390 ; regbuf:rgB|sr_out[9]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.585      ;
; 0.391 ; regbuf:rgB|sr_out[7]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.598      ;
; 0.391 ; regbuf:rgB|sr_out[4]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.587      ;
; 0.392 ; regbuf:rgB|sr_out[15]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.590      ;
; 0.393 ; regbuf:rgB|sr_out[5]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.591      ;
; 0.394 ; regbuf:rgB|sr_out[2]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.588      ;
; 0.402 ; regbuf:rgB|sr_out[1]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.615      ;
; 0.408 ; regbuf:rgB|sr_out[26]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.614      ;
; 0.410 ; regbuf:rgB|sr_out[17]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.623      ;
; 0.413 ; regbuf:rgB|sr_out[23]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.621      ;
; 0.415 ; regbuf:rgB|sr_out[25]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.623      ;
; 0.416 ; regbuf:rgB|sr_out[30]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.622      ;
; 0.416 ; regbuf:rgB|sr_out[21]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.622      ;
; 0.421 ; regbuf:rgB|sr_out[19]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.627      ;
; 0.422 ; regbuf:rgB|sr_out[28]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.628      ;
; 0.451 ; reg:pc|sr_out[2]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.659      ;
; 0.518 ; regbuf:rgB|sr_out[6]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.717      ;
; 0.520 ; regbuf:rgB|sr_out[0]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 0.735      ;
; 0.520 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.728      ;
; 0.529 ; regbuf:rgB|sr_out[22]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.732      ;
; 0.531 ; regbuf:rgB|sr_out[18]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.729      ;
; 0.532 ; regbuf:rgB|sr_out[24]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.735      ;
; 0.535 ; regbuf:rgB|sr_out[27]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.733      ;
; 0.536 ; regbuf:rgB|sr_out[29]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.734      ;
; 0.538 ; regbuf:rgB|sr_out[3]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.742      ;
; 0.541 ; regbuf:rgB|sr_out[20]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.739      ;
; 0.576 ; reg:pc|sr_out[5]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.784      ;
; 0.582 ; reg:pc|sr_out[2]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.791      ;
; 0.604 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.813      ;
; 0.609 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.817      ;
; 0.634 ; reg:pc|sr_out[3]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.842      ;
; 0.638 ; regbuf:rgB|sr_out[31]                                                                                              ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.842      ;
; 0.641 ; reg:pc|sr_out[8]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.850      ;
; 0.651 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.860      ;
; 0.654 ; regbuf:rgB|sr_out[8]                                                                                               ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.848      ;
; 0.662 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.870      ;
; 0.688 ; regbuf:regULA|sr_out[4]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.898      ;
; 0.698 ; reg:pc|sr_out[5]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.907      ;
; 0.706 ; reg:pc|sr_out[4]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.914      ;
; 0.712 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.920      ;
; 0.714 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.922      ;
; 0.717 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.926      ;
; 0.722 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.930      ;
; 0.733 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.941      ;
; 0.737 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.946      ;
; 0.740 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.949      ;
; 0.745 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.953      ;
; 0.750 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.958      ;
; 0.753 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.961      ;
; 0.754 ; reg:pc|sr_out[9]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.964      ;
; 0.762 ; reg:pc|sr_out[3]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.971      ;
; 0.771 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.980      ;
; 0.773 ; reg:pc|sr_out[8]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.981      ;
; 0.777 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.986      ;
; 0.786 ; reg:pc|sr_out[9]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.997      ;
; 0.787 ; regbuf:regULA|sr_out[3]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.985      ;
; 0.793 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.002      ;
; 0.794 ; reg:pc|sr_out[7]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.002      ;
; 0.807 ; regbuf:regULA|sr_out[2]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.021      ;
; 0.809 ; reg:pc|sr_out[6]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.019      ;
; 0.812 ; reg:pc|sr_out[7]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.021      ;
; 0.815 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.023      ;
; 0.817 ; regbuf:regULA|sr_out[8]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.036      ;
; 0.819 ; regbuf:regULA|sr_out[4]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.030      ;
; 0.822 ; reg:pc|sr_out[6]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.033      ;
; 0.836 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.045      ;
; 0.837 ; reg:pc|sr_out[4]                                                                                                   ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.046      ;
; 0.840 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.049      ;
; 0.841 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.049      ;
; 0.847 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.056      ;
; 0.848 ; regbuf:regULA|sr_out[5]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.062      ;
; 0.849 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.057      ;
; 0.850 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.059      ;
; 0.855 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.064      ;
; 0.859 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.068      ;
; 0.869 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.077      ;
; 0.881 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.090      ;
; 0.900 ; regbuf:regULA|sr_out[7]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.112      ;
; 0.901 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.109      ;
; 0.912 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.120      ;
; 0.914 ; mips_control:ctr_mips|pstate.readmem_st                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.123      ;
; 0.915 ; regbuf:regULA|sr_out[3]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.114      ;
; 0.918 ; regbuf:regULA|sr_out[7]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.131      ;
; 0.925 ; mips_control:ctr_mips|pstate.writemem_st                                                                           ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.134      ;
; 0.938 ; regbuf:regULA|sr_out[2]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.153      ;
; 0.949 ; regbuf:regULA|sr_out[8]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 1.167      ;
; 0.970 ; regbuf:regULA|sr_out[5]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.185      ;
; 1.001 ; regbuf:regULA|sr_out[6]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.199      ;
; 1.014 ; regbuf:regULA|sr_out[6]                                                                                            ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.213      ;
; 2.321 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg2 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg3 ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; byteenabled_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.257 ; 1.257 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.118 ; -0.118 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 11.103 ; 11.103 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.945  ; 8.945  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.009  ; 9.009  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.417  ; 9.417  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.529  ; 8.529  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.279  ; 9.279  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.340  ; 9.340  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.279  ; 9.279  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.072 ; 10.072 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.483  ; 9.483  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.629  ; 9.629  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.245  ; 9.245  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.667  ; 9.667  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.463  ; 8.463  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.819  ; 8.819  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.950  ; 8.950  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.009  ; 9.009  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.835  ; 8.835  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.982  ; 8.982  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.203  ; 9.203  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.345  ; 9.345  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.348  ; 9.348  ; Rise       ; clk             ;
;  data[28] ; clk        ; 11.103 ; 11.103 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.037  ; 9.037  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.074 ; 10.074 ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.469  ; 8.469  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.327  ; 7.327  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.382  ; 6.382  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.327  ; 7.327  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.496  ; 6.496  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.750  ; 6.750  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.574  ; 6.574  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.759  ; 6.759  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.632  ; 6.632  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.766  ; 6.766  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.909  ; 6.909  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.278  ; 6.278  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.462  ; 6.462  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.417  ; 6.417  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.412  ; 6.412  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.811  ; 6.811  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.521  ; 6.521  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.038  ; 7.038  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.428  ; 6.428  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.780  ; 6.780  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.335  ; 6.335  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.319  ; 6.319  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.194  ; 6.194  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.409  ; 6.409  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.449  ; 6.449  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.910  ; 6.910  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.270  ; 6.270  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.388  ; 6.388  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.463  ; 6.463  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.564  ; 6.564  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.635  ; 6.635  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.250  ; 6.250  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.274  ; 6.274  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.143  ; 6.143  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.699 ; 4.699 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.812 ; 4.812 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.249 ; 5.249 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.143 ; 6.143 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.382 ; 6.382 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.327 ; 7.327 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.496 ; 6.496 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.574 ; 6.574 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.632 ; 6.632 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.766 ; 6.766 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.909 ; 6.909 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.278 ; 6.278 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.462 ; 6.462 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.417 ; 6.417 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.412 ; 6.412 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.521 ; 6.521 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.038 ; 7.038 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.428 ; 6.428 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.335 ; 6.335 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.319 ; 6.319 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.194 ; 6.194 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.409 ; 6.409 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.449 ; 6.449 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.270 ; 6.270 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.388 ; 6.388 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.463 ; 6.463 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.564 ; 6.564 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.635 ; 6.635 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.250 ; 6.250 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.274 ; 6.274 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.143 ; 6.143 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; debug[0]   ; data[1]     ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; debug[0]   ; data[2]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; debug[0]   ; data[3]     ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; debug[0]   ; data[4]     ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; debug[0]   ; data[5]     ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; debug[0]   ; data[6]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; debug[0]   ; data[7]     ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; debug[0]   ; data[8]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; debug[0]   ; data[9]     ; 6.547 ; 6.547 ; 6.547 ; 6.547 ;
; debug[0]   ; data[10]    ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; debug[0]   ; data[11]    ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; debug[0]   ; data[12]    ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; debug[0]   ; data[13]    ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; debug[0]   ; data[14]    ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; debug[0]   ; data[15]    ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; debug[0]   ; data[16]    ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; debug[0]   ; data[17]    ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; debug[0]   ; data[18]    ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; debug[0]   ; data[19]    ; 6.336 ; 6.336 ; 6.336 ; 6.336 ;
; debug[0]   ; data[20]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[21]    ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; debug[0]   ; data[22]    ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; debug[0]   ; data[23]    ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; debug[0]   ; data[24]    ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; debug[0]   ; data[25]    ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; debug[0]   ; data[26]    ; 5.940 ; 5.940 ; 5.940 ; 5.940 ;
; debug[0]   ; data[27]    ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; debug[0]   ; data[28]    ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; debug[0]   ; data[29]    ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; debug[0]   ; data[30]    ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; debug[0]   ; data[31]    ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; debug[1]   ; data[0]     ; 6.498 ; 6.498 ; 6.498 ; 6.498 ;
; debug[1]   ; data[1]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; debug[1]   ; data[2]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; debug[1]   ; data[3]     ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; debug[1]   ; data[4]     ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; debug[1]   ; data[5]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; debug[1]   ; data[6]     ; 6.285 ; 6.285 ; 6.285 ; 6.285 ;
; debug[1]   ; data[7]     ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; debug[1]   ; data[8]     ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; debug[1]   ; data[9]     ; 6.265 ; 6.265 ; 6.265 ; 6.265 ;
; debug[1]   ; data[10]    ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; debug[1]   ; data[11]    ; 6.411 ; 6.411 ; 6.411 ; 6.411 ;
; debug[1]   ; data[12]    ; 6.379 ; 6.379 ; 6.379 ; 6.379 ;
; debug[1]   ; data[13]    ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[1]   ; data[14]    ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; debug[1]   ; data[15]    ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; debug[1]   ; data[16]    ; 6.972 ; 6.972 ; 6.972 ; 6.972 ;
; debug[1]   ; data[17]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[1]   ; data[18]    ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; debug[1]   ; data[19]    ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; debug[1]   ; data[20]    ; 6.450 ; 6.450 ; 6.450 ; 6.450 ;
; debug[1]   ; data[21]    ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; debug[1]   ; data[22]    ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; debug[1]   ; data[23]    ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; debug[1]   ; data[24]    ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; debug[1]   ; data[25]    ; 6.465 ; 6.465 ; 6.465 ; 6.465 ;
; debug[1]   ; data[26]    ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; debug[1]   ; data[27]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[28]    ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; debug[1]   ; data[29]    ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; debug[1]   ; data[30]    ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; debug[1]   ; data[31]    ; 5.948 ; 5.948 ; 5.948 ; 5.948 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; debug[0]   ; data[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; debug[0]   ; data[2]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; debug[0]   ; data[3]     ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; debug[0]   ; data[4]     ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; debug[0]   ; data[5]     ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; debug[0]   ; data[6]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; debug[0]   ; data[7]     ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; debug[0]   ; data[8]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; debug[0]   ; data[9]     ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; debug[0]   ; data[10]    ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; debug[0]   ; data[11]    ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; debug[0]   ; data[12]    ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; debug[0]   ; data[13]    ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; debug[0]   ; data[14]    ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; debug[0]   ; data[15]    ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; debug[0]   ; data[16]    ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; debug[0]   ; data[17]    ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; debug[0]   ; data[18]    ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; debug[0]   ; data[19]    ; 5.608 ; 5.608 ; 5.608 ; 5.608 ;
; debug[0]   ; data[20]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[21]    ; 5.890 ; 5.890 ; 5.890 ; 5.890 ;
; debug[0]   ; data[22]    ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; debug[0]   ; data[23]    ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; debug[0]   ; data[24]    ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; debug[0]   ; data[25]    ; 5.859 ; 5.859 ; 5.859 ; 5.859 ;
; debug[0]   ; data[26]    ; 5.940 ; 5.940 ; 5.940 ; 5.940 ;
; debug[0]   ; data[27]    ; 6.275 ; 6.275 ; 6.275 ; 6.275 ;
; debug[0]   ; data[28]    ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; debug[0]   ; data[29]    ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; debug[0]   ; data[30]    ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; debug[0]   ; data[31]    ; 5.931 ; 5.931 ; 5.931 ; 5.931 ;
; debug[1]   ; data[0]     ; 6.080 ; 6.080 ; 6.080 ; 6.080 ;
; debug[1]   ; data[1]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; debug[1]   ; data[2]     ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; debug[1]   ; data[3]     ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; debug[1]   ; data[4]     ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; debug[1]   ; data[5]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; debug[1]   ; data[6]     ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; debug[1]   ; data[7]     ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; debug[1]   ; data[8]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; debug[1]   ; data[9]     ; 6.265 ; 6.265 ; 6.265 ; 6.265 ;
; debug[1]   ; data[10]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; debug[1]   ; data[11]    ; 6.411 ; 6.411 ; 6.411 ; 6.411 ;
; debug[1]   ; data[12]    ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; debug[1]   ; data[13]    ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[1]   ; data[14]    ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; debug[1]   ; data[15]    ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; debug[1]   ; data[16]    ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; debug[1]   ; data[17]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[1]   ; data[18]    ; 5.524 ; 5.524 ; 5.524 ; 5.524 ;
; debug[1]   ; data[19]    ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; debug[1]   ; data[20]    ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; debug[1]   ; data[21]    ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; debug[1]   ; data[22]    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; debug[1]   ; data[23]    ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; debug[1]   ; data[24]    ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; debug[1]   ; data[25]    ; 6.465 ; 6.465 ; 6.465 ; 6.465 ;
; debug[1]   ; data[26]    ; 5.495 ; 5.495 ; 5.495 ; 5.495 ;
; debug[1]   ; data[27]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[28]    ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; debug[1]   ; data[29]    ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; debug[1]   ; data[30]    ; 5.684 ; 5.684 ; 5.684 ; 5.684 ;
; debug[1]   ; data[31]    ; 5.948 ; 5.948 ; 5.948 ; 5.948 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.567   ; 0.239 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.567   ; 0.239 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -1.914    ; 0.250 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1831.845 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1738.918 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -92.927   ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.060 ; 3.060 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.118 ; -0.118 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.717 ; 22.717 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.348 ; 18.348 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.293 ; 18.293 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.545 ; 19.545 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.685 ; 17.685 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.215 ; 19.215 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.224 ; 19.224 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.618 ; 17.618 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.004 ; 19.004 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.759 ; 20.759 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.053 ; 20.053 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.796 ; 19.796 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.044 ; 19.044 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.001 ; 20.001 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.006 ; 19.006 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.025 ; 20.025 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.265 ; 17.265 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.112 ; 18.112 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.360 ; 18.360 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.370 ; 18.370 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.011 ; 18.011 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.680 ; 18.680 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.301 ; 18.301 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.304 ; 18.304 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.623 ; 16.623 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.397 ; 19.397 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.837 ; 18.837 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.097 ; 19.097 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.056 ; 19.056 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.717 ; 22.717 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.353 ; 18.353 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.612 ; 20.612 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.005 ; 17.005 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.149 ; 13.149 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.149 ; 13.149 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.496 ; 11.496 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.043 ; 12.043 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.684 ; 11.684 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.042 ; 12.042 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.183 ; 12.183 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.955 ; 10.955 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.397 ; 11.397 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.325 ; 11.325 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.342 ; 11.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.186 ; 12.186 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.330 ; 11.330 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.131 ; 11.131 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.085 ; 11.085 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 10.814 ; 10.814 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.269 ; 11.269 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.402 ; 11.402 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.357 ; 12.357 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 10.987 ; 10.987 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.493 ; 11.493 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.642 ; 11.642 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.728 ; 11.728 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 10.967 ; 10.967 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.988 ; 10.988 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 10.744 ; 10.744 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.699 ; 4.699 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.812 ; 4.812 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.249 ; 5.249 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.143 ; 6.143 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.382 ; 6.382 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.327 ; 7.327 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.496 ; 6.496 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.574 ; 6.574 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.632 ; 6.632 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.766 ; 6.766 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.909 ; 6.909 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.278 ; 6.278 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.462 ; 6.462 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.417 ; 6.417 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.412 ; 6.412 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.521 ; 6.521 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.038 ; 7.038 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.428 ; 6.428 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.780 ; 6.780 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.335 ; 6.335 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.319 ; 6.319 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.194 ; 6.194 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.409 ; 6.409 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.449 ; 6.449 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.270 ; 6.270 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.388 ; 6.388 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.463 ; 6.463 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.564 ; 6.564 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.635 ; 6.635 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.250 ; 6.250 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.274 ; 6.274 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.143 ; 6.143 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; debug[0]   ; data[1]     ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; debug[0]   ; data[2]     ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; debug[0]   ; data[3]     ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; debug[0]   ; data[4]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; debug[0]   ; data[5]     ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; debug[0]   ; data[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[7]     ; 11.808 ; 11.808 ; 11.808 ; 11.808 ;
; debug[0]   ; data[8]     ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; debug[0]   ; data[9]     ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; debug[0]   ; data[10]    ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; debug[0]   ; data[11]    ; 11.977 ; 11.977 ; 11.977 ; 11.977 ;
; debug[0]   ; data[12]    ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; debug[0]   ; data[13]    ; 12.275 ; 12.275 ; 12.275 ; 12.275 ;
; debug[0]   ; data[14]    ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; debug[0]   ; data[15]    ; 11.377 ; 11.377 ; 11.377 ; 11.377 ;
; debug[0]   ; data[16]    ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; debug[0]   ; data[17]    ; 12.665 ; 12.665 ; 12.665 ; 12.665 ;
; debug[0]   ; data[18]    ; 11.159 ; 11.159 ; 11.159 ; 11.159 ;
; debug[0]   ; data[19]    ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; debug[0]   ; data[20]    ; 11.098 ; 11.098 ; 11.098 ; 11.098 ;
; debug[0]   ; data[21]    ; 11.146 ; 11.146 ; 11.146 ; 11.146 ;
; debug[0]   ; data[22]    ; 12.614 ; 12.614 ; 12.614 ; 12.614 ;
; debug[0]   ; data[23]    ; 10.939 ; 10.939 ; 10.939 ; 10.939 ;
; debug[0]   ; data[24]    ; 12.095 ; 12.095 ; 12.095 ; 12.095 ;
; debug[0]   ; data[25]    ; 11.170 ; 11.170 ; 11.170 ; 11.170 ;
; debug[0]   ; data[26]    ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; debug[0]   ; data[27]    ; 11.841 ; 11.841 ; 11.841 ; 11.841 ;
; debug[0]   ; data[28]    ; 12.857 ; 12.857 ; 12.857 ; 12.857 ;
; debug[0]   ; data[29]    ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; debug[0]   ; data[30]    ; 12.314 ; 12.314 ; 12.314 ; 12.314 ;
; debug[0]   ; data[31]    ; 11.713 ; 11.713 ; 11.713 ; 11.713 ;
; debug[1]   ; data[0]     ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; debug[1]   ; data[1]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; debug[1]   ; data[2]     ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; debug[1]   ; data[3]     ; 12.155 ; 12.155 ; 12.155 ; 12.155 ;
; debug[1]   ; data[4]     ; 12.063 ; 12.063 ; 12.063 ; 12.063 ;
; debug[1]   ; data[5]     ; 11.691 ; 11.691 ; 11.691 ; 11.691 ;
; debug[1]   ; data[6]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; debug[1]   ; data[7]     ; 12.028 ; 12.028 ; 12.028 ; 12.028 ;
; debug[1]   ; data[8]     ; 12.637 ; 12.637 ; 12.637 ; 12.637 ;
; debug[1]   ; data[9]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; debug[1]   ; data[10]    ; 12.170 ; 12.170 ; 12.170 ; 12.170 ;
; debug[1]   ; data[11]    ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; debug[1]   ; data[12]    ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; debug[1]   ; data[13]    ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; debug[1]   ; data[14]    ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; debug[1]   ; data[15]    ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; debug[1]   ; data[16]    ; 13.133 ; 13.133 ; 13.133 ; 13.133 ;
; debug[1]   ; data[17]    ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; debug[1]   ; data[18]    ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; debug[1]   ; data[19]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; debug[1]   ; data[20]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; debug[1]   ; data[21]    ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; debug[1]   ; data[22]    ; 12.268 ; 12.268 ; 12.268 ; 12.268 ;
; debug[1]   ; data[23]    ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; debug[1]   ; data[24]    ; 12.654 ; 12.654 ; 12.654 ; 12.654 ;
; debug[1]   ; data[25]    ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; debug[1]   ; data[26]    ; 10.865 ; 10.865 ; 10.865 ; 10.865 ;
; debug[1]   ; data[27]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; debug[1]   ; data[28]    ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
; debug[1]   ; data[29]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; debug[1]   ; data[30]    ; 12.851 ; 12.851 ; 12.851 ; 12.851 ;
; debug[1]   ; data[31]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; debug[0]   ; data[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; debug[0]   ; data[2]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; debug[0]   ; data[3]     ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; debug[0]   ; data[4]     ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; debug[0]   ; data[5]     ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; debug[0]   ; data[6]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; debug[0]   ; data[7]     ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; debug[0]   ; data[8]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; debug[0]   ; data[9]     ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; debug[0]   ; data[10]    ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; debug[0]   ; data[11]    ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; debug[0]   ; data[12]    ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; debug[0]   ; data[13]    ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; debug[0]   ; data[14]    ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; debug[0]   ; data[15]    ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; debug[0]   ; data[16]    ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; debug[0]   ; data[17]    ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; debug[0]   ; data[18]    ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; debug[0]   ; data[19]    ; 5.608 ; 5.608 ; 5.608 ; 5.608 ;
; debug[0]   ; data[20]    ; 6.060 ; 6.060 ; 6.060 ; 6.060 ;
; debug[0]   ; data[21]    ; 5.890 ; 5.890 ; 5.890 ; 5.890 ;
; debug[0]   ; data[22]    ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; debug[0]   ; data[23]    ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; debug[0]   ; data[24]    ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; debug[0]   ; data[25]    ; 5.859 ; 5.859 ; 5.859 ; 5.859 ;
; debug[0]   ; data[26]    ; 5.940 ; 5.940 ; 5.940 ; 5.940 ;
; debug[0]   ; data[27]    ; 6.275 ; 6.275 ; 6.275 ; 6.275 ;
; debug[0]   ; data[28]    ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; debug[0]   ; data[29]    ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; debug[0]   ; data[30]    ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; debug[0]   ; data[31]    ; 5.931 ; 5.931 ; 5.931 ; 5.931 ;
; debug[1]   ; data[0]     ; 6.080 ; 6.080 ; 6.080 ; 6.080 ;
; debug[1]   ; data[1]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; debug[1]   ; data[2]     ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; debug[1]   ; data[3]     ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; debug[1]   ; data[4]     ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; debug[1]   ; data[5]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; debug[1]   ; data[6]     ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; debug[1]   ; data[7]     ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; debug[1]   ; data[8]     ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; debug[1]   ; data[9]     ; 6.265 ; 6.265 ; 6.265 ; 6.265 ;
; debug[1]   ; data[10]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; debug[1]   ; data[11]    ; 6.411 ; 6.411 ; 6.411 ; 6.411 ;
; debug[1]   ; data[12]    ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; debug[1]   ; data[13]    ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[1]   ; data[14]    ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; debug[1]   ; data[15]    ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; debug[1]   ; data[16]    ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; debug[1]   ; data[17]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[1]   ; data[18]    ; 5.524 ; 5.524 ; 5.524 ; 5.524 ;
; debug[1]   ; data[19]    ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; debug[1]   ; data[20]    ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; debug[1]   ; data[21]    ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; debug[1]   ; data[22]    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; debug[1]   ; data[23]    ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; debug[1]   ; data[24]    ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; debug[1]   ; data[25]    ; 6.465 ; 6.465 ; 6.465 ; 6.465 ;
; debug[1]   ; data[26]    ; 5.495 ; 5.495 ; 5.495 ; 5.495 ;
; debug[1]   ; data[27]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[28]    ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; debug[1]   ; data[29]    ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; debug[1]   ; data[30]    ; 5.684 ; 5.684 ; 5.684 ; 5.684 ;
; debug[1]   ; data[31]    ; 5.948 ; 5.948 ; 5.948 ; 5.948 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4003646  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 96       ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4003646  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 96       ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File mem_byenabled.qip not found
    Info (125063): set_global_assignment -name QIP_FILE mem_byenabled.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec  8 20:22:44 2018
Info: Command: quartus_sta mips_multi -c mips_multi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_multi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.567     -1738.918 clk 
    Info (332119):    -1.914       -92.927 clk_rom 
Info (332146): Worst-case hold slack is 0.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.520         0.000 clk 
    Info (332119):     0.636         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.135      -720.366 clk 
    Info (332119):    -1.460       -47.457 clk_rom 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clk 
    Info (332119):     0.250         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 528 megabytes
    Info: Processing ended: Sat Dec  8 20:22:45 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


