<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:36.3636</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0043086</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>사전 조립된 패시브 모듈을 포함하는 팬아웃 반도체 패키지를 만드는 반도체 장치 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A FAN-OUT  SEMICONDUCTOR PACKAGE WITH PRE-ASSEMBLED PASSIVE MODULES</inventionTitleEng><openDate>2024.11.20</openDate><openNumber>10-2024-0164742</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/495</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 복수의 전기 부품을 포함한다. 모듈을 형성하기 위해 제 1 캡슐화재가 복수의 전기 구성요소 위에 증착된다. 모듈은 반도체 다이에 인접하게 배치된다. 제 2 캡슐화제는 반도체 다이와 모듈 위에 증착된다. 빌드업 상호 연결 구조는 제 2 캡슐화재, 모듈 및 반도체 다이 위에 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치를 제조하는 방법에 있어서,복수의 전기 부품을 제공하는 단계;모듈을 형성하기 위해 상기 복수의 전기 구성요소 위에 제 1 캡슐화제를 증착하는 단계;반도체 다이에 인접하게 모듈을 배치하는 단계;반도체 다이 및 모듈 위에 제 2 캡슐화제를 증착하는 단계; 및제 2 캡슐화재, 모듈 및 반도체 다이 위에 빌드업 상호 연결 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>2. 제 1항에 있어서, 상기 복수의 전기 구성요소를 제공하는 단계는, 패시브 부품을 제공하는 단계; 및제 2 반도체 다이를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>3. 제 1항에 있어서, 제 1 전도성 층을 형성하는 단계;제 2 전도성 층을 형성하는 단계; 및제 1 캡슐화재를 증착하기 전에 제 1 전도성 층과 제 2 전도성 층 위에 전기 부품을 배치하는 단계를 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>4. 제 1항에 있어서, 상기 제 1 캡슐화제를 증착하기 전에 리드프레임 위에 전기 부품을 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>5. 제 1항에 있어서, 습식 측면을 포함하도록 빌드업 상호 연결 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>6. 제 1항에 있어서, 재배선층을 포함하도록 모듈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 장치를 제조하는 방법에 있어서,전기 부품을 제공하는 단계;모듈을 형성하기 위해 전기 구성요소 위에 제 1 캡슐화제를 증착하는 단계;반도체 다이에 인접하게 모듈을 배치하는 단계; 및반도체 다이 및 모듈 위에 제 2 캡슐화제를 증착하는 단계를 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,제 2 반도체 다이를 제공하는 단계; 및전기 부품 및 제 2 반도체 다이 위에 제 1 캡슐화재를 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>9. 제 7항에 있어서,제 1 전도성 층을 형성하는 단계;제 2 전도성 층을 형성하는 단계; 및제 1 캡슐화재를 증착하기 전에 제 1 전도성 층 및 제 2 전도성 층 위에 전기 부품을 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>10. 제 7항에 있어서, 상기 제 2 캡슐화제를 증착하기 전에 상기 모듈 위에 빌드업 상호 연결 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 장치에 있어서,다수의 전기 부품;모듈을 형성하기 위해 복수의 전기 구성요소 위에 증착된 제 1 캡슐화제;모듈에 인접하게 배치된 반도체 다이;반도체 다이 및 모듈 위에 증착된 제 2 캡슐화재; 및제 2 캡슐화재, 모듈 및 반도체 다이 위에 형성된 빌드업 상호 연결 구조를 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 11항에 있어서, 상기 복수의 전기 구성요소는 패시브 구성요소와 제 2 반도체 다이를 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 11항에 있어서,접촉 패드; 및전도성 비아를 포함하며, 접촉 패드와 전도성 비아는 복수의 전기 구성요소와 제 1 캡슐화재 내의 빌드업 상호 연결 구조 사이에 적층되는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 11항에 있어서, 상기 전기 구성요소와 상기 제 1 캡슐화재 내의 빌드업 상호 연결 구조 사이에 배치된 리드프레임을 더 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 11항에 있어서, 상기 모듈은 재배선층을 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국, ******, 쟝수성,...</address><code> </code><country> </country><engName>LIN, Yaojian</engName><name>린, 야오지앤</name></inventorInfo><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 어</name></inventorInfo><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country> </country><engName>FANG, Ching Meng</engName><name>팡, 칭 멍</name></inventorInfo><inventorInfo><address>싱가포르 ******, #**...</address><code> </code><country> </country><engName>GOH, Hin Hwa</engName><name>고, 힌 화</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.05.10</priorityApplicationDate><priorityApplicationNumber>18/315,098</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.29</receiptDate><receiptNumber>1-1-2024-0353184-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>9-1-2024-9003716-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240043086.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93878c971b8065682abd5220ae382c0cc3a635bd35aba1422a6cd423d2f537242b5faefd9f949c05a1302fa71508ce86603fb5d8c1be440183</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf21caa215be650f617f7da5a16a1830a946a21381523e0d99fd788634fcf6ab229dd8e901f7ec2744343156f3dbb8e90185fb2168c59ff3ad</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>