
LAB3_SLAVE.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  000004aa  0000053e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000004aa  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800104  00800104  00000542  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000542  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000574  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a0  00000000  00000000  000005b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b55  00000000  00000000  00000654  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007f0  00000000  00000000  000011a9  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000679  00000000  00000000  00001999  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001c8  00000000  00000000  00002014  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000490  00000000  00000000  000021dc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000356  00000000  00000000  0000266c  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  000029c2  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   8:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  10:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  14:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  18:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  1c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  20:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  24:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  28:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  2c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  30:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  34:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  38:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  3c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  40:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  44:	0c 94 2f 01 	jmp	0x25e	; 0x25e <__vector_17>
  48:	0c 94 7f 01 	jmp	0x2fe	; 0x2fe <__vector_18>
  4c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  50:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  54:	0c 94 e7 00 	jmp	0x1ce	; 0x1ce <__vector_21>
  58:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  5c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  60:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  64:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  68:	0d 02       	muls	r16, r29
  6a:	14 02       	muls	r17, r20
  6c:	1b 02       	muls	r17, r27
  6e:	25 02       	muls	r18, r21
  70:	2f 02       	muls	r18, r31
  72:	39 02       	muls	r19, r25
  74:	43 02       	muls	r20, r19

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	ea ea       	ldi	r30, 0xAA	; 170
  8a:	f4 e0       	ldi	r31, 0x04	; 4
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a4 30       	cpi	r26, 0x04	; 4
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a4 e0       	ldi	r26, 0x04	; 4
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	ab 30       	cpi	r26, 0x0B	; 11
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	0e 94 9e 00 	call	0x13c	; 0x13c <main>
  ac:	0c 94 53 02 	jmp	0x4a6	; 0x4a6 <_exit>

000000b0 <__bad_interrupt>:
  b0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b4 <initADC>:
	sei();
}

void initADC()
{
	ADMUX = 0;
  b4:	ec e7       	ldi	r30, 0x7C	; 124
  b6:	f0 e0       	ldi	r31, 0x00	; 0
  b8:	10 82       	st	Z, r1
	ADMUX |= (1 << REFS0); //referencia = avcc
  ba:	80 81       	ld	r24, Z
  bc:	80 64       	ori	r24, 0x40	; 64
  be:	80 83       	st	Z, r24
	ADMUX |= (1 << ADLAR);
  c0:	80 81       	ld	r24, Z
  c2:	80 62       	ori	r24, 0x20	; 32
  c4:	80 83       	st	Z, r24
	ADMUX |= (1 << MUX2) | (1 << MUX1); // ACtivando ADC6
  c6:	80 81       	ld	r24, Z
  c8:	86 60       	ori	r24, 0x06	; 6
  ca:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  cc:	ea e7       	ldi	r30, 0x7A	; 122
  ce:	f0 e0       	ldi	r31, 0x00	; 0
  d0:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);
  d2:	80 81       	ld	r24, Z
  d4:	80 68       	ori	r24, 0x80	; 128
  d6:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);
  d8:	80 81       	ld	r24, Z
  da:	88 60       	ori	r24, 0x08	; 8
  dc:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS1) | (1 << ADPS1) | (1 << ADPS0);
  de:	80 81       	ld	r24, Z
  e0:	83 60       	ori	r24, 0x03	; 3
  e2:	80 83       	st	Z, r24
	
	ADCSRA |= (1 << ADSC);
  e4:	80 81       	ld	r24, Z
  e6:	80 64       	ori	r24, 0x40	; 64
  e8:	80 83       	st	Z, r24
  ea:	08 95       	ret

000000ec <initUART>:
}

void initUART()
{
	DDRD |= (1 << 1);
  ec:	8a b1       	in	r24, 0x0a	; 10
  ee:	82 60       	ori	r24, 0x02	; 2
  f0:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1 << 0);
  f2:	8a b1       	in	r24, 0x0a	; 10
  f4:	8e 7f       	andi	r24, 0xFE	; 254
  f6:	8a b9       	out	0x0a, r24	; 10
	
	UCSR0A = 0;
  f8:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	
	UCSR0B = (1 << RXCIE0) | (1 << RXEN0) | (1 << TXEN0);
  fc:	88 e9       	ldi	r24, 0x98	; 152
  fe:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);
 102:	86 e0       	ldi	r24, 0x06	; 6
 104:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
	
	UBRR0 = 103; // BAUD 9600
 108:	87 e6       	ldi	r24, 0x67	; 103
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 110:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 114:	08 95       	ret

00000116 <setup>:
    }
}

void setup()
{
	cli();
 116:	f8 94       	cli
	initADC();
 118:	0e 94 5a 00 	call	0xb4	; 0xb4 <initADC>
	initUART();
 11c:	0e 94 76 00 	call	0xec	; 0xec <initUART>
	SPI_init(1,0,0,0b00000010);
 120:	22 e0       	ldi	r18, 0x02	; 2
 122:	40 e0       	ldi	r20, 0x00	; 0
 124:	60 e0       	ldi	r22, 0x00	; 0
 126:	81 e0       	ldi	r24, 0x01	; 1
 128:	0e 94 c1 01 	call	0x382	; 0x382 <SPI_init>
	
	DDRD |= (1<<2);
 12c:	8a b1       	in	r24, 0x0a	; 10
 12e:	84 60       	ori	r24, 0x04	; 4
 130:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~(1<<PORTD2);
 132:	8b b1       	in	r24, 0x0b	; 11
 134:	8b 7f       	andi	r24, 0xFB	; 251
 136:	8b b9       	out	0x0b, r24	; 11

	
	sei();
 138:	78 94       	sei
 13a:	08 95       	ret

0000013c <main>:
char bit2string_buffer[4];


int main(void)
{
	setup();
 13c:	0e 94 8b 00 	call	0x116	; 0x116 <setup>
 140:	ff cf       	rjmp	.-2      	; 0x140 <main+0x4>

00000142 <wChar>:
}


void wChar(char character)
{
	while ((UCSR0A & (1 << UDRE0)) == 0);
 142:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 146:	95 ff       	sbrs	r25, 5
 148:	fc cf       	rjmp	.-8      	; 0x142 <wChar>
	UDR0 = character;
 14a:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 14e:	08 95       	ret

00000150 <wStr>:
}

void wStr(char* strng)
{
 150:	0f 93       	push	r16
 152:	1f 93       	push	r17
 154:	cf 93       	push	r28
 156:	8c 01       	movw	r16, r24
	for (uint8_t i = 0; *(strng+i) != '\0'; i++) // (strng+i) <- direccion de un character | *(strng+i) <- lo que esta contenido dentro de la direcion, es decir el character
 158:	c0 e0       	ldi	r28, 0x00	; 0
 15a:	03 c0       	rjmp	.+6      	; 0x162 <wStr+0x12>
	{
		wChar(*(strng+i));
 15c:	0e 94 a1 00 	call	0x142	; 0x142 <wChar>
	UDR0 = character;
}

void wStr(char* strng)
{
	for (uint8_t i = 0; *(strng+i) != '\0'; i++) // (strng+i) <- direccion de un character | *(strng+i) <- lo que esta contenido dentro de la direcion, es decir el character
 160:	cf 5f       	subi	r28, 0xFF	; 255
 162:	f8 01       	movw	r30, r16
 164:	ec 0f       	add	r30, r28
 166:	f1 1d       	adc	r31, r1
 168:	80 81       	ld	r24, Z
 16a:	81 11       	cpse	r24, r1
 16c:	f7 cf       	rjmp	.-18     	; 0x15c <wStr+0xc>
	{
		wChar(*(strng+i));
	}
}
 16e:	cf 91       	pop	r28
 170:	1f 91       	pop	r17
 172:	0f 91       	pop	r16
 174:	08 95       	ret

00000176 <bit8_a_string>:

void bit8_a_string(uint8_t bit8, char *str)
{
 176:	fb 01       	movw	r30, r22
	uint8_t cienes = bit8 / 100;
 178:	39 e2       	ldi	r19, 0x29	; 41
 17a:	83 9f       	mul	r24, r19
 17c:	31 2d       	mov	r19, r1
 17e:	11 24       	eor	r1, r1
 180:	32 95       	swap	r19
 182:	3f 70       	andi	r19, 0x0F	; 15
	uint8_t dieces = (bit8 / 10) % 10;;
 184:	9d ec       	ldi	r25, 0xCD	; 205
 186:	89 9f       	mul	r24, r25
 188:	21 2d       	mov	r18, r1
 18a:	11 24       	eor	r1, r1
 18c:	26 95       	lsr	r18
 18e:	26 95       	lsr	r18
 190:	26 95       	lsr	r18
 192:	29 9f       	mul	r18, r25
 194:	91 2d       	mov	r25, r1
 196:	11 24       	eor	r1, r1
 198:	96 95       	lsr	r25
 19a:	96 95       	lsr	r25
 19c:	96 95       	lsr	r25
 19e:	99 0f       	add	r25, r25
 1a0:	49 2f       	mov	r20, r25
 1a2:	44 0f       	add	r20, r20
 1a4:	44 0f       	add	r20, r20
 1a6:	94 0f       	add	r25, r20
 1a8:	42 2f       	mov	r20, r18
 1aa:	49 1b       	sub	r20, r25
 1ac:	94 2f       	mov	r25, r20
	uint8_t unos = bit8 % 10;
 1ae:	22 0f       	add	r18, r18
 1b0:	42 2f       	mov	r20, r18
 1b2:	44 0f       	add	r20, r20
 1b4:	44 0f       	add	r20, r20
 1b6:	24 0f       	add	r18, r20
 1b8:	48 2f       	mov	r20, r24
 1ba:	42 1b       	sub	r20, r18
	
	str[0] = cienes + '0';
 1bc:	80 e3       	ldi	r24, 0x30	; 48
 1be:	83 0f       	add	r24, r19
 1c0:	80 83       	st	Z, r24
	str[1] = dieces + '0';
 1c2:	90 5d       	subi	r25, 0xD0	; 208
 1c4:	91 83       	std	Z+1, r25	; 0x01
	str[2] = unos + '0';
 1c6:	40 5d       	subi	r20, 0xD0	; 208
 1c8:	42 83       	std	Z+2, r20	; 0x02
	str[3] = '\0';
 1ca:	13 82       	std	Z+3, r1	; 0x03
 1cc:	08 95       	ret

000001ce <__vector_21>:
}

ISR(ADC_vect)
{
 1ce:	1f 92       	push	r1
 1d0:	0f 92       	push	r0
 1d2:	0f b6       	in	r0, 0x3f	; 63
 1d4:	0f 92       	push	r0
 1d6:	11 24       	eor	r1, r1
 1d8:	8f 93       	push	r24
 1da:	ef 93       	push	r30
 1dc:	ff 93       	push	r31
	
	if (descartar)
 1de:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1e2:	88 23       	and	r24, r24
 1e4:	41 f0       	breq	.+16     	; 0x1f6 <__vector_21+0x28>
	{
		descartar = 0;
 1e6:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		ADCSRA |= (1 << ADSC);
 1ea:	ea e7       	ldi	r30, 0x7A	; 122
 1ec:	f0 e0       	ldi	r31, 0x00	; 0
 1ee:	80 81       	ld	r24, Z
 1f0:	80 64       	ori	r24, 0x40	; 64
 1f2:	80 83       	st	Z, r24
		return;
 1f4:	2c c0       	rjmp	.+88     	; 0x24e <__vector_21+0x80>
	}
	descartar = 1;
 1f6:	81 e0       	ldi	r24, 0x01	; 1
 1f8:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	if (contador_ADC == 0)
 1fc:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <__data_end>
 200:	81 11       	cpse	r24, r1
 202:	10 c0       	rjmp	.+32     	; 0x224 <__vector_21+0x56>
	{
		ADCUno = ADCH;
 204:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 208:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <ADCUno>
		ADMUX &= 0Xf0;
 20c:	ec e7       	ldi	r30, 0x7C	; 124
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	80 7f       	andi	r24, 0xF0	; 240
 214:	80 83       	st	Z, r24
		ADMUX |= (1 << MUX2) | (1 << MUX1) | (1 << MUX0); // ACtivando ADC7
 216:	80 81       	ld	r24, Z
 218:	87 60       	ori	r24, 0x07	; 7
 21a:	80 83       	st	Z, r24
		contador_ADC = 1;
 21c:	81 e0       	ldi	r24, 0x01	; 1
 21e:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <__data_end>
 222:	10 c0       	rjmp	.+32     	; 0x244 <__vector_21+0x76>
	}
	else if (contador_ADC == 1)
 224:	81 30       	cpi	r24, 0x01	; 1
 226:	71 f4       	brne	.+28     	; 0x244 <__vector_21+0x76>
	{
		ADCDos = ADCH;
 228:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 22c:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <ADCDos>
		ADMUX &= 0Xf0;
 230:	ec e7       	ldi	r30, 0x7C	; 124
 232:	f0 e0       	ldi	r31, 0x00	; 0
 234:	80 81       	ld	r24, Z
 236:	80 7f       	andi	r24, 0xF0	; 240
 238:	80 83       	st	Z, r24
		ADMUX |= (1 << MUX2) | (1 << MUX1); // ACtivando ADC6
 23a:	80 81       	ld	r24, Z
 23c:	86 60       	ori	r24, 0x06	; 6
 23e:	80 83       	st	Z, r24
		contador_ADC = 0;
 240:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <__data_end>
	}
	ADCSRA |= (1 << ADSC);
 244:	ea e7       	ldi	r30, 0x7A	; 122
 246:	f0 e0       	ldi	r31, 0x00	; 0
 248:	80 81       	ld	r24, Z
 24a:	80 64       	ori	r24, 0x40	; 64
 24c:	80 83       	st	Z, r24
}
 24e:	ff 91       	pop	r31
 250:	ef 91       	pop	r30
 252:	8f 91       	pop	r24
 254:	0f 90       	pop	r0
 256:	0f be       	out	0x3f, r0	; 63
 258:	0f 90       	pop	r0
 25a:	1f 90       	pop	r1
 25c:	18 95       	reti

0000025e <__vector_17>:

ISR(SPI_STC_vect)
{
 25e:	1f 92       	push	r1
 260:	0f 92       	push	r0
 262:	0f b6       	in	r0, 0x3f	; 63
 264:	0f 92       	push	r0
 266:	11 24       	eor	r1, r1
 268:	2f 93       	push	r18
 26a:	3f 93       	push	r19
 26c:	4f 93       	push	r20
 26e:	5f 93       	push	r21
 270:	6f 93       	push	r22
 272:	7f 93       	push	r23
 274:	8f 93       	push	r24
 276:	9f 93       	push	r25
 278:	af 93       	push	r26
 27a:	bf 93       	push	r27
 27c:	cf 93       	push	r28
 27e:	ef 93       	push	r30
 280:	ff 93       	push	r31
	uint8_t msgIn = SPDR;
 282:	ce b5       	in	r28, 0x2e	; 46
	bit8_a_string(ADCUno, bit2string_buffer);
 284:	67 e0       	ldi	r22, 0x07	; 7
 286:	71 e0       	ldi	r23, 0x01	; 1
 288:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <ADCUno>
 28c:	0e 94 bb 00 	call	0x176	; 0x176 <bit8_a_string>
	wStr(bit2string_buffer);
 290:	87 e0       	ldi	r24, 0x07	; 7
 292:	91 e0       	ldi	r25, 0x01	; 1
 294:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
	wChar(' ');
 298:	80 e2       	ldi	r24, 0x20	; 32
 29a:	0e 94 a1 00 	call	0x142	; 0x142 <wChar>
	bit8_a_string(ADCDos, bit2string_buffer);
 29e:	67 e0       	ldi	r22, 0x07	; 7
 2a0:	71 e0       	ldi	r23, 0x01	; 1
 2a2:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <ADCDos>
 2a6:	0e 94 bb 00 	call	0x176	; 0x176 <bit8_a_string>
	wStr(bit2string_buffer);
 2aa:	87 e0       	ldi	r24, 0x07	; 7
 2ac:	91 e0       	ldi	r25, 0x01	; 1
 2ae:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
	wChar(' ');
 2b2:	80 e2       	ldi	r24, 0x20	; 32
 2b4:	0e 94 a1 00 	call	0x142	; 0x142 <wChar>
	wChar(msgIn);
 2b8:	8c 2f       	mov	r24, r28
 2ba:	0e 94 a1 00 	call	0x142	; 0x142 <wChar>
	wChar(' ');
 2be:	80 e2       	ldi	r24, 0x20	; 32
 2c0:	0e 94 a1 00 	call	0x142	; 0x142 <wChar>
	if (msgIn == 'a')
 2c4:	c1 36       	cpi	r28, 0x61	; 97
 2c6:	21 f4       	brne	.+8      	; 0x2d0 <__vector_17+0x72>
	{
		
		SPDR = ADCUno;
 2c8:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <ADCUno>
 2cc:	8e bd       	out	0x2e, r24	; 46
 2ce:	05 c0       	rjmp	.+10     	; 0x2da <__vector_17+0x7c>
	}
	else if (msgIn == 'b')
 2d0:	c2 36       	cpi	r28, 0x62	; 98
 2d2:	19 f4       	brne	.+6      	; 0x2da <__vector_17+0x7c>
	{

		SPDR = ADCDos;
 2d4:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <ADCDos>
 2d8:	8e bd       	out	0x2e, r24	; 46
	}
	
}
 2da:	ff 91       	pop	r31
 2dc:	ef 91       	pop	r30
 2de:	cf 91       	pop	r28
 2e0:	bf 91       	pop	r27
 2e2:	af 91       	pop	r26
 2e4:	9f 91       	pop	r25
 2e6:	8f 91       	pop	r24
 2e8:	7f 91       	pop	r23
 2ea:	6f 91       	pop	r22
 2ec:	5f 91       	pop	r21
 2ee:	4f 91       	pop	r20
 2f0:	3f 91       	pop	r19
 2f2:	2f 91       	pop	r18
 2f4:	0f 90       	pop	r0
 2f6:	0f be       	out	0x3f, r0	; 63
 2f8:	0f 90       	pop	r0
 2fa:	1f 90       	pop	r1
 2fc:	18 95       	reti

000002fe <__vector_18>:

ISR(USART_RX_vect)
{
 2fe:	1f 92       	push	r1
 300:	0f 92       	push	r0
 302:	0f b6       	in	r0, 0x3f	; 63
 304:	0f 92       	push	r0
 306:	11 24       	eor	r1, r1
 308:	2f 93       	push	r18
 30a:	3f 93       	push	r19
 30c:	4f 93       	push	r20
 30e:	5f 93       	push	r21
 310:	6f 93       	push	r22
 312:	7f 93       	push	r23
 314:	8f 93       	push	r24
 316:	9f 93       	push	r25
 318:	af 93       	push	r26
 31a:	bf 93       	push	r27
 31c:	ef 93       	push	r30
 31e:	ff 93       	push	r31
	char msgIn = UDR0;
 320:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	if (msgIn == '1')
 324:	81 33       	cpi	r24, 0x31	; 49
 326:	e1 f4       	brne	.+56     	; 0x360 <__vector_18+0x62>
	{
		bit8_a_string(ADCUno, bit2string_buffer);
 328:	67 e0       	ldi	r22, 0x07	; 7
 32a:	71 e0       	ldi	r23, 0x01	; 1
 32c:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <ADCUno>
 330:	0e 94 bb 00 	call	0x176	; 0x176 <bit8_a_string>
		wStr(bit2string_buffer);
 334:	87 e0       	ldi	r24, 0x07	; 7
 336:	91 e0       	ldi	r25, 0x01	; 1
 338:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
		wStr("\n");
 33c:	81 e0       	ldi	r24, 0x01	; 1
 33e:	91 e0       	ldi	r25, 0x01	; 1
 340:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
		bit8_a_string(ADCDos, bit2string_buffer);
 344:	67 e0       	ldi	r22, 0x07	; 7
 346:	71 e0       	ldi	r23, 0x01	; 1
 348:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <ADCDos>
 34c:	0e 94 bb 00 	call	0x176	; 0x176 <bit8_a_string>
		wStr(bit2string_buffer);
 350:	87 e0       	ldi	r24, 0x07	; 7
 352:	91 e0       	ldi	r25, 0x01	; 1
 354:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
		wStr("\n");
 358:	81 e0       	ldi	r24, 0x01	; 1
 35a:	91 e0       	ldi	r25, 0x01	; 1
 35c:	0e 94 a8 00 	call	0x150	; 0x150 <wStr>
	}
}
 360:	ff 91       	pop	r31
 362:	ef 91       	pop	r30
 364:	bf 91       	pop	r27
 366:	af 91       	pop	r26
 368:	9f 91       	pop	r25
 36a:	8f 91       	pop	r24
 36c:	7f 91       	pop	r23
 36e:	6f 91       	pop	r22
 370:	5f 91       	pop	r21
 372:	4f 91       	pop	r20
 374:	3f 91       	pop	r19
 376:	2f 91       	pop	r18
 378:	0f 90       	pop	r0
 37a:	0f be       	out	0x3f, r0	; 63
 37c:	0f 90       	pop	r0
 37e:	1f 90       	pop	r1
 380:	18 95       	reti

00000382 <SPI_init>:


void SPI_init(uint8_t ena_inter, uint8_t data_order, uint8_t Master_slave, uint8_t CLOCK ){
	
	//Interrupciones (casi siempre activadas)
	if (ena_inter==1){
 382:	81 30       	cpi	r24, 0x01	; 1
 384:	21 f4       	brne	.+8      	; 0x38e <SPI_init+0xc>
		//Interrupciones de SPI activadas
		SPCR |= (1<<SPIE);
 386:	8c b5       	in	r24, 0x2c	; 44
 388:	80 68       	ori	r24, 0x80	; 128
 38a:	8c bd       	out	0x2c, r24	; 44
 38c:	03 c0       	rjmp	.+6      	; 0x394 <SPI_init+0x12>
		}
	else{
		//Interrupciones deshabilitadas
		SPCR &= ~((1<<SPIE));
 38e:	8c b5       	in	r24, 0x2c	; 44
 390:	8f 77       	andi	r24, 0x7F	; 127
 392:	8c bd       	out	0x2c, r24	; 44
		}
	
	//Configurar el orden de data (No se en que influye)
	if (data_order==1){
 394:	61 30       	cpi	r22, 0x01	; 1
 396:	21 f4       	brne	.+8      	; 0x3a0 <SPI_init+0x1e>
		SPCR |= (1<<DORD); //first LSB
 398:	8c b5       	in	r24, 0x2c	; 44
 39a:	80 62       	ori	r24, 0x20	; 32
 39c:	8c bd       	out	0x2c, r24	; 44
 39e:	03 c0       	rjmp	.+6      	; 0x3a6 <SPI_init+0x24>
	}else {
		SPCR &= ~(1<<DORD); //first MSB
 3a0:	8c b5       	in	r24, 0x2c	; 44
 3a2:	8f 7d       	andi	r24, 0xDF	; 223
 3a4:	8c bd       	out	0x2c, r24	; 44
	}
	
	//Master/slave selector
	if (Master_slave==1){
 3a6:	41 30       	cpi	r20, 0x01	; 1
 3a8:	69 f4       	brne	.+26     	; 0x3c4 <SPI_init+0x42>
		//ATmega sera master
		SPCR |= (1<<MSTR);
 3aa:	8c b5       	in	r24, 0x2c	; 44
 3ac:	80 61       	ori	r24, 0x10	; 16
 3ae:	8c bd       	out	0x2c, r24	; 44
		//Configurar los pines para master
		DDRB &= ~(1 << DDB4);  // MISO como entrada
 3b0:	84 b1       	in	r24, 0x04	; 4
 3b2:	8f 7e       	andi	r24, 0xEF	; 239
 3b4:	84 b9       	out	0x04, r24	; 4
		DDRB |= ((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como salidas
 3b6:	84 b1       	in	r24, 0x04	; 4
 3b8:	8c 62       	ori	r24, 0x2C	; 44
 3ba:	84 b9       	out	0x04, r24	; 4
		
		PORTB &= ~(1<<PORTB2); // SS LOW ? esclavo seleccionado
 3bc:	85 b1       	in	r24, 0x05	; 5
 3be:	8b 7f       	andi	r24, 0xFB	; 251
 3c0:	85 b9       	out	0x05, r24	; 5
 3c2:	09 c0       	rjmp	.+18     	; 0x3d6 <SPI_init+0x54>

		
	}else{
		//ATMega sera esclavo
		SPCR &= ~(1<<MSTR);
 3c4:	8c b5       	in	r24, 0x2c	; 44
 3c6:	8f 7e       	andi	r24, 0xEF	; 239
 3c8:	8c bd       	out	0x2c, r24	; 44
		
		//Configurar los pines para slave
		DDRB |= (1 << DDB4);  // MISO como salida
 3ca:	84 b1       	in	r24, 0x04	; 4
 3cc:	80 61       	ori	r24, 0x10	; 16
 3ce:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como entradas
 3d0:	84 b1       	in	r24, 0x04	; 4
 3d2:	83 7d       	andi	r24, 0xD3	; 211
 3d4:	84 b9       	out	0x04, r24	; 4
	}
	
	
	
	//Selecionar la velocidad de transmisión con los primeros bits de CLOCK
	if (Master_slave==1){
 3d6:	41 30       	cpi	r20, 0x01	; 1
 3d8:	09 f0       	breq	.+2      	; 0x3dc <SPI_init+0x5a>
 3da:	5b c0       	rjmp	.+182    	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
		
		if ((CLOCK & 0b00001000) == 0b00001000){
 3dc:	23 ff       	sbrs	r18, 3
 3de:	04 c0       	rjmp	.+8      	; 0x3e8 <SPI_init+0x66>
			SPCR |= (1<<CPOL); //Polaridad del reloj inicia arriba o en HIGH
 3e0:	8c b5       	in	r24, 0x2c	; 44
 3e2:	88 60       	ori	r24, 0x08	; 8
 3e4:	8c bd       	out	0x2c, r24	; 44
 3e6:	03 c0       	rjmp	.+6      	; 0x3ee <SPI_init+0x6c>
			}else{
			SPCR &= ~(1<<CPOL); //Polaridad del reloj inicia en LOW
 3e8:	8c b5       	in	r24, 0x2c	; 44
 3ea:	87 7f       	andi	r24, 0xF7	; 247
 3ec:	8c bd       	out	0x2c, r24	; 44
		}
		
		if ((CLOCK & 0b00010000) == 0b00010000){
 3ee:	24 ff       	sbrs	r18, 4
 3f0:	04 c0       	rjmp	.+8      	; 0x3fa <SPI_init+0x78>
			SPCR |= (1<<CPHA); //phase del reloj segundo flanco
 3f2:	8c b5       	in	r24, 0x2c	; 44
 3f4:	84 60       	ori	r24, 0x04	; 4
 3f6:	8c bd       	out	0x2c, r24	; 44
 3f8:	03 c0       	rjmp	.+6      	; 0x400 <__EEPROM_REGION_LENGTH__>
			}else{
			SPCR &= ~(1<<CPHA); //Phase del reloj primer flanco
 3fa:	8c b5       	in	r24, 0x2c	; 44
 3fc:	8b 7f       	andi	r24, 0xFB	; 251
 3fe:	8c bd       	out	0x2c, r24	; 44
		}
		
		switch((CLOCK&0b00000111)){
 400:	e2 2f       	mov	r30, r18
 402:	e7 70       	andi	r30, 0x07	; 7
 404:	8e 2f       	mov	r24, r30
 406:	90 e0       	ldi	r25, 0x00	; 0
 408:	87 30       	cpi	r24, 0x07	; 7
 40a:	91 05       	cpc	r25, r1
 40c:	08 f0       	brcs	.+2      	; 0x410 <__EEPROM_REGION_LENGTH__+0x10>
 40e:	41 c0       	rjmp	.+130    	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
 410:	fc 01       	movw	r30, r24
 412:	ec 5c       	subi	r30, 0xCC	; 204
 414:	ff 4f       	sbci	r31, 0xFF	; 255
 416:	0c 94 4d 02 	jmp	0x49a	; 0x49a <__tablejump2__>
			//DIV2
			case 0:
			SPSR |= (1<<SPI2X);
 41a:	8d b5       	in	r24, 0x2d	; 45
 41c:	81 60       	ori	r24, 0x01	; 1
 41e:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 420:	8c b5       	in	r24, 0x2c	; 44
 422:	8c 7f       	andi	r24, 0xFC	; 252
 424:	8c bd       	out	0x2c, r24	; 44
			break;
 426:	35 c0       	rjmp	.+106    	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV4
			case 1:
			SPSR &= ~(1<<SPI2X);
 428:	8d b5       	in	r24, 0x2d	; 45
 42a:	8e 7f       	andi	r24, 0xFE	; 254
 42c:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 42e:	8c b5       	in	r24, 0x2c	; 44
 430:	8c 7f       	andi	r24, 0xFC	; 252
 432:	8c bd       	out	0x2c, r24	; 44
			break;
 434:	2e c0       	rjmp	.+92     	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV8
			case 2:
			SPSR |= (1<<SPI2X);
 436:	8d b5       	in	r24, 0x2d	; 45
 438:	81 60       	ori	r24, 0x01	; 1
 43a:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 43c:	8c b5       	in	r24, 0x2c	; 44
 43e:	8d 7f       	andi	r24, 0xFD	; 253
 440:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 442:	8c b5       	in	r24, 0x2c	; 44
 444:	81 60       	ori	r24, 0x01	; 1
 446:	8c bd       	out	0x2c, r24	; 44
			break;
 448:	24 c0       	rjmp	.+72     	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV16
			case 3:
			SPSR &= ~(1<<SPI2X);
 44a:	8d b5       	in	r24, 0x2d	; 45
 44c:	8e 7f       	andi	r24, 0xFE	; 254
 44e:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 450:	8c b5       	in	r24, 0x2c	; 44
 452:	8d 7f       	andi	r24, 0xFD	; 253
 454:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 456:	8c b5       	in	r24, 0x2c	; 44
 458:	81 60       	ori	r24, 0x01	; 1
 45a:	8c bd       	out	0x2c, r24	; 44
			break;
 45c:	1a c0       	rjmp	.+52     	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV32
			case 4:
			SPSR |= (1<<SPI2X);
 45e:	8d b5       	in	r24, 0x2d	; 45
 460:	81 60       	ori	r24, 0x01	; 1
 462:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 464:	8c b5       	in	r24, 0x2c	; 44
 466:	8e 7f       	andi	r24, 0xFE	; 254
 468:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 46a:	8c b5       	in	r24, 0x2c	; 44
 46c:	82 60       	ori	r24, 0x02	; 2
 46e:	8c bd       	out	0x2c, r24	; 44
			break;
 470:	10 c0       	rjmp	.+32     	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV64
			case 5:
			SPSR &= ~(1<<SPI2X);
 472:	8d b5       	in	r24, 0x2d	; 45
 474:	8e 7f       	andi	r24, 0xFE	; 254
 476:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 478:	8c b5       	in	r24, 0x2c	; 44
 47a:	8e 7f       	andi	r24, 0xFE	; 254
 47c:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 47e:	8c b5       	in	r24, 0x2c	; 44
 480:	82 60       	ori	r24, 0x02	; 2
 482:	8c bd       	out	0x2c, r24	; 44
			break;
 484:	06 c0       	rjmp	.+12     	; 0x492 <__EEPROM_REGION_LENGTH__+0x92>
			
			//DIV128
			case 6:
			SPSR &= ~(1<<SPI2X);
 486:	8d b5       	in	r24, 0x2d	; 45
 488:	8e 7f       	andi	r24, 0xFE	; 254
 48a:	8d bd       	out	0x2d, r24	; 45
			SPCR |= (1<<SPR0)|(1<<SPR1);
 48c:	8c b5       	in	r24, 0x2c	; 44
 48e:	83 60       	ori	r24, 0x03	; 3
 490:	8c bd       	out	0x2c, r24	; 44
		}
		
	}
	
	//Habilitar el modo SPI
	SPCR |= (1<<SPE);
 492:	8c b5       	in	r24, 0x2c	; 44
 494:	80 64       	ori	r24, 0x40	; 64
 496:	8c bd       	out	0x2c, r24	; 44
 498:	08 95       	ret

0000049a <__tablejump2__>:
 49a:	ee 0f       	add	r30, r30
 49c:	ff 1f       	adc	r31, r31
 49e:	05 90       	lpm	r0, Z+
 4a0:	f4 91       	lpm	r31, Z
 4a2:	e0 2d       	mov	r30, r0
 4a4:	09 94       	ijmp

000004a6 <_exit>:
 4a6:	f8 94       	cli

000004a8 <__stop_program>:
 4a8:	ff cf       	rjmp	.-2      	; 0x4a8 <__stop_program>
