一种锁相环及其时钟产生电路 本实用新型提出一种锁相环及其时钟产生电路。所述的锁相环包括数字控制单元，所述数字控制单元产生分频比调整信号；和模拟锁相环单元，所述模拟锁相环单元基于分频比调整信号对产生的时钟信号进行调整，其特征在于所述模拟锁相环单元通过对分频比调整信号进行响应来微调产生的时钟信号的频率，从而实现对信号相位的跟踪和对输入水平同步信号的锁定功能，使所产生的时钟信号的频率与要求工作频率相符。这种锁相环避免了全模拟锁相环实现时的低带宽的限制，环路滤波器的电容和电阻可以集成到片内以节约成本，也避免了全数字锁相环抖动性能差失真率高的弊端。
