============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:03:02 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          541       1713         0        1713    <none> (D) 
  TOP                             541       1713         0        1713    <none> (D) 
    cas                           241        530         0         530    <none> (D) 
      genblk1.cas_abmax_abminc    100        210         0         210    <none> (D) 
      genblk1.cas_abmin_c          79        174         0         174    <none> (D) 
      genblk1.cas_a_b              62        146         0         146    <none> (D) 
    stoch2bin                     109        492         0         492    <none> (D) 
      inc_add_23_27_1              21         99         0          99    <none> (D) 
    genblk1[2].genblk1.sng         63        229         0         229    <none> (D) 
      ctr                          38        172         0         172    <none> (D) 
    genblk1[1].genblk1.sng         62        227         0         227    <none> (D) 
      ctr                          37        169         0         169    <none> (D) 
    genblk1[0].genblk1.sng         62        227         0         227    <none> (D) 
      ctr                          37        169         0         169    <none> (D) 

 (D) = wireload is default in technology library
