# Format: clock  timeReq  slackR/slackF  holdR/holdF  instName/pinName   # cycle(s)
@(R)->CLK(R)	0.194    -0.029/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[19]/SN    1
@(R)->CLK(R)	0.194    -0.027/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[25]/SN    1
@(R)->CLK(R)	0.141    -0.025/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[19]/RN    1
@(R)->CLK(R)	0.141    -0.023/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[30]/RN    1
@(R)->CLK(R)	0.141    -0.022/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[25]/RN    1
@(R)->CLK(R)	0.194    -0.019/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[27]/SN    1
@(R)->CLK(R)	0.194    -0.018/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[23]/SN    1
@(R)->CLK(R)	0.194    -0.018/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[24]/SN    1
@(R)->CLK(R)	0.194    -0.017/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[20]/SN    1
@(R)->CLK(R)	0.188    -0.011/*        -0.188/*        DP0/DEC_STAGE/RF/swp_reg_reg[11]/SN    1
@(R)->CLK(R)	0.194    -0.011/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[14]/SN    1
@(R)->CLK(R)	0.141    -0.011/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[23]/RN    1
@(R)->CLK(R)	0.194    -0.011/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[29]/SN    1
@(R)->CLK(R)	0.141    -0.010/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[10]/RN    1
@(R)->CLK(R)	0.188    -0.010/*        -0.188/*        DP0/DEC_STAGE/RF/swp_reg_reg[10]/SN    1
@(R)->CLK(R)	0.194    -0.010/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[17]/SN    1
@(R)->CLK(R)	0.193    -0.010/*        -0.193/*        DP0/DEC_STAGE/RF/swp_reg_reg[1]/SN    1
@(R)->CLK(R)	0.194    -0.010/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[26]/SN    1
@(R)->CLK(R)	0.194    -0.009/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[21]/SN    1
@(R)->CLK(R)	0.194    -0.008/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[22]/SN    1
@(R)->CLK(R)	0.141    -0.008/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[20]/RN    1
@(R)->CLK(R)	0.194    -0.007/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[30]/SN    1
@(R)->CLK(R)	0.189    -0.007/*        -0.189/*        DP0/DEC_STAGE/RF/swp_reg_reg[9]/SN    1
@(R)->CLK(R)	0.191    -0.006/*        -0.191/*        DP0/DEC_STAGE/RF/swp_reg_reg[13]/SN    1
@(R)->CLK(R)	0.141    -0.006/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[4]/RN    1
@(R)->CLK(R)	0.141    -0.006/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[21]/RN    1
@(R)->CLK(R)	0.141    -0.005/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[18]/RN    1
@(R)->CLK(R)	0.141    -0.004/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[17]/RN    1
@(R)->CLK(R)	0.194    -0.003/*        -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[3]/SN    1
@(R)->CLK(R)	0.141    -0.003/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[5]/RN    1
@(R)->CLK(R)	0.141    -0.003/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[9]/RN    1
@(R)->CLK(R)	0.141    -0.003/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[27]/RN    1
@(R)->CLK(R)	0.192    -0.002/*        -0.192/*        DP0/DEC_STAGE/RF/swp_reg_reg[12]/SN    1
@(R)->CLK(R)	0.190    -0.001/*        -0.190/*        DP0/DEC_STAGE/RF/swp_reg_reg[2]/SN    1
@(R)->CLK(R)	0.141    -0.000/*        -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[2]/RN    1
@(R)->CLK(R)	0.228    -0.000/*        -0.228/*        DP0/DEC_STAGE/RF/CWP/unfl_s_reg/RN    1
@(R)->CLK(R)	0.228    -0.000/*        -0.228/*        DP0/DEC_STAGE/RF/CWP/ovfl_s_reg/RN    1
@(R)->CLK(R)	0.228    0.000/*         -0.228/*        DP0/DEC_STAGE/RF/state_reg[1]/RN    1
@(R)->CLK(R)	0.228    0.000/*         -0.228/*        DP0/DEC_STAGE/RF/state_reg[0]/RN    1
@(R)->CLK(R)	0.228    0.000/*         -0.228/*        DP0/DEC_STAGE/RF/memory_reg[39][12]/RN    1
@(R)->CLK(R)	0.228    0.001/*         -0.228/*        DP0/DEC_STAGE/RF/memory_reg[33][10]/RN    1
@(R)->CLK(R)	0.194    0.001/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[15]/SN    1
@(R)->CLK(R)	0.228    0.001/*         -0.228/*        DP0/DEC_STAGE/RF/state_reg[2]/RN    1
@(R)->CLK(R)	0.228    0.001/*         -0.228/*        DP0/DEC_STAGE/RF/memory_reg[37][9]/RN    1
@(R)->CLK(R)	0.228    0.001/*         -0.228/*        DP0/DEC_STAGE/RF/memory_reg[38][9]/RN    1
@(R)->CLK(R)	0.189    0.002/*         -0.189/*        DP0/DEC_STAGE/RF/swp_reg_reg[5]/SN    1
@(R)->CLK(R)	0.141    0.002/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[14]/RN    1
@(R)->CLK(R)	0.188    0.003/*         -0.188/*        DP0/DEC_STAGE/RF/swp_reg_reg[8]/SN    1
@(R)->CLK(R)	0.141    0.004/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[24]/RN    1
@(R)->CLK(R)	0.141    0.004/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[13]/RN    1
@(R)->CLK(R)	0.194    0.005/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[18]/SN    1
@(R)->CLK(R)	0.194    0.006/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[31]/SN    1
@(R)->CLK(R)	0.210    0.007/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[47][7]/RN    1
@(R)->CLK(R)	0.194    0.007/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[16]/SN    1
@(R)->CLK(R)	0.210    0.007/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[51][7]/RN    1
@(R)->CLK(R)	0.210    0.007/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[50][6]/RN    1
@(R)->CLK(R)	0.210    0.007/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[51][12]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[51][6]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[48][6]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[43][12]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[43][7]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[46][12]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[41][12]/RN    1
@(R)->CLK(R)	0.210    0.008/*         -0.210/*        DP0/DEC_STAGE/RF/memory_reg[41][6]/RN    1
@(R)->CLK(R)	0.194    0.009/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[0]/SN    1
@(R)->CLK(R)	0.141    0.010/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[15]/RN    1
@(R)->CLK(R)	0.194    0.010/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[28]/SN    1
@(R)->CLK(R)	0.194    0.011/*         -0.194/*        DP0/DEC_STAGE/RF/swp_reg_reg[4]/SN    1
@(R)->CLK(R)	0.141    0.013/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[11]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[50][1]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[50][18]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[50][13]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[48][1]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[54][18]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[48][13]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[54][13]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[52][13]/RN    1
@(R)->CLK(R)	0.293    0.013/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[54][1]/RN    1
@(R)->CLK(R)	0.141    0.014/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[31]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[52][1]/RN    1
@(R)->CLK(R)	0.141    0.014/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[1]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[57][1]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[49][1]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[53][1]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[49][13]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[56][1]/RN    1
@(R)->CLK(R)	0.293    0.014/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[57][13]/RN    1
@(R)->CLK(R)	0.293    0.015/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[49][11]/RN    1
@(R)->CLK(R)	0.293    0.015/*         -0.293/*        DP0/DEC_STAGE/RF/memory_reg[53][11]/RN    1
@(R)->CLK(R)	0.141    0.015/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[7]/RN    1
@(R)->CLK(R)	0.141    0.015/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[0]/RN    1
@(R)->CLK(R)	0.196    0.018/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[46][13]/RN    1
@(R)->CLK(R)	0.196    0.018/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[44][13]/RN    1
@(R)->CLK(R)	0.197    0.018/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[46][1]/RN    1
@(R)->CLK(R)	0.190    0.018/*         -0.190/*        DP0/DEC_STAGE/RF/swp_reg_reg[7]/SN    1
@(R)->CLK(R)	0.196    0.019/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[44][1]/RN    1
@(R)->CLK(R)	0.196    0.019/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[43][1]/RN    1
@(R)->CLK(R)	0.196    0.019/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[60][1]/RN    1
@(R)->CLK(R)	0.005    0.020/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.196    0.020/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[51][1]/RN    1
@(R)->CLK(R)	0.197    0.020/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[47][1]/RN    1
@(R)->CLK(R)	0.197    0.020/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[62][18]/RN    1
@(R)->CLK(R)	0.197    0.020/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[62][1]/RN    1
@(R)->CLK(R)	0.196    0.020/*         -0.196/*        DP0/DEC_STAGE/RF/memory_reg[63][1]/RN    1
@(R)->CLK(R)	0.005    0.021/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.005    0.021/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.005    0.021/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.005    0.021/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.005    0.022/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.005    0.022/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.005    0.022/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.005    0.023/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.141    0.024/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[6]/RN    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.141    0.024/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[22]/RN    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.005    0.024/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.141    0.025/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[8]/RN    1
@(R)->CLK(R)	0.005    0.025/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.141    0.025/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[29]/RN    1
@(R)->CLK(R)	0.279    0.025/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[43][13]/RN    1
@(R)->CLK(R)	0.229    0.025/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[37][8]/RN    1
@(R)->CLK(R)	0.279    0.025/*         -0.279/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[2]/RN    1
@(R)->CLK(R)	0.229    0.025/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[37][11]/RN    1
@(R)->CLK(R)	0.229    0.025/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[37][10]/RN    1
@(R)->CLK(R)	0.229    0.025/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[38][8]/RN    1
@(R)->CLK(R)	0.229    0.025/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[36][8]/RN    1
@(R)->CLK(R)	0.229    0.026/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[38][11]/RN    1
@(R)->CLK(R)	0.279    0.026/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[47][13]/RN    1
@(R)->CLK(R)	0.279    0.026/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[60][13]/RN    1
@(R)->CLK(R)	0.279    0.026/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[51][13]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[62][13]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[63][13]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[62][11]/RN    1
@(R)->CLK(R)	0.192    0.027/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[42][7]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[63][11]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[51][11]/RN    1
@(R)->CLK(R)	0.141    0.027/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[3]/RN    1
@(R)->CLK(R)	0.141    0.027/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[26]/RN    1
@(R)->CLK(R)	0.192    0.027/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[42][6]/RN    1
@(R)->CLK(R)	0.279    0.027/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[50][11]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[32][12]/RN    1
@(R)->CLK(R)	0.279    0.028/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[54][11]/RN    1
@(R)->CLK(R)	0.279    0.028/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[48][11]/RN    1
@(R)->CLK(R)	0.279    0.028/*         -0.279/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[3]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[61][12]/RN    1
@(R)->CLK(R)	0.279    0.028/*         -0.279/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[5]/RN    1
@(R)->CLK(R)	0.279    0.028/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[60][11]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[61][6]/RN    1
@(R)->CLK(R)	0.226    0.028/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[63][18]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[34][12]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[37][6]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[34][7]/RN    1
@(R)->CLK(R)	0.197    0.028/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[34][6]/RN    1
@(R)->CLK(R)	0.197    0.028/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[32][7]/RN    1
@(R)->CLK(R)	0.192    0.028/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[37][12]/RN    1
@(R)->CLK(R)	0.007    0.028/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[4]/D    1
@(R)->CLK(R)	0.226    0.028/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[51][18]/RN    1
@(R)->CLK(R)	0.197    0.028/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[32][6]/RN    1
@(R)->CLK(R)	0.197    0.028/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[61][7]/RN    1
@(R)->CLK(R)	0.226    0.028/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[63][21]/RN    1
@(R)->CLK(R)	0.006    0.028/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[3]/D    1
@(R)->CLK(R)	0.006    0.028/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[0]/D    1
@(R)->CLK(R)	0.006    0.028/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[2]/D    1
@(R)->CLK(R)	0.226    0.029/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[62][21]/RN    1
@(R)->CLK(R)	0.007    0.029/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[15]/D    1
@(R)->CLK(R)	0.006    0.029/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[24]/D    1
@(R)->CLK(R)	0.226    0.029/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[50][21]/RN    1
@(R)->CLK(R)	0.226    0.029/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[48][21]/RN    1
@(R)->CLK(R)	0.006    0.029/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[16]/D    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[48][18]/RN    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[54][14]/RN    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[48][14]/RN    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[54][21]/RN    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[52][18]/RN    1
@(R)->CLK(R)	0.226    0.030/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[50][14]/RN    1
@(R)->CLK(R)	0.006    0.030/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[29]/D    1
@(R)->CLK(R)	0.006    0.030/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[5]/D    1
@(R)->CLK(R)	0.007    0.030/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[19]/D    1
@(R)->CLK(R)	0.006    0.031/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[1]/D    1
@(R)->CLK(R)	0.007    0.032/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[30]/D    1
@(R)->CLK(R)	0.006    0.032/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[20]/D    1
@(R)->CLK(R)	0.007    0.032/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[27]/D    1
@(R)->CLK(R)	0.006    0.032/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[25]/D    1
@(R)->CLK(R)	0.006    0.032/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[17]/D    1
@(R)->CLK(R)	0.006    0.032/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[13]/D    1
@(R)->CLK(R)	0.006    0.032/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[14]/D    1
@(R)->CLK(R)	0.007    0.032/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[26]/D    1
@(R)->CLK(R)	0.007    0.033/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[31]/D    1
@(R)->CLK(R)	0.006    0.033/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[23]/D    1
@(R)->CLK(R)	0.006    0.033/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[10]/D    1
@(R)->CLK(R)	0.141    0.033/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[28]/RN    1
@(R)->CLK(R)	0.006    0.033/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[11]/D    1
@(R)->CLK(R)	0.006    0.033/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[22]/D    1
@(R)->CLK(R)	0.007    0.034/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[28]/D    1
@(R)->CLK(R)	0.007    0.034/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[18]/D    1
@(R)->CLK(R)	0.141    0.035/*         -0.141/*        DP0/DEC_STAGE/RF/swp_reg_reg[16]/RN    1
@(R)->CLK(R)	0.006    0.035/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[9]/D    1
@(R)->CLK(R)	0.190    0.035/*         -0.190/*        DP0/DEC_STAGE/RF/swp_reg_reg[6]/SN    1
@(R)->CLK(R)	0.006    0.036/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[8]/D    1
@(R)->CLK(R)	0.003    */0.036         */-0.003        DP0/DEC_STAGE/RF/state_reg[0]/D    1
@(R)->CLK(R)	0.006    0.037/*         -0.006/*        DP0/DEC_STAGE/RF/state_reg[1]/D    1
@(R)->CLK(R)	0.193    0.037/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[35][7]/RN    1
@(R)->CLK(R)	0.006    0.037/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[6]/D    1
@(R)->CLK(R)	0.006    0.037/*         -0.006/*        DP0/DEC_STAGE/RF/swp_reg_reg[21]/D    1
@(R)->CLK(R)	0.283    0.039/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[43][8]/RN    1
@(R)->CLK(R)	0.283    0.039/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[43][10]/RN    1
@(R)->CLK(R)	0.283    0.040/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[47][8]/RN    1
@(R)->CLK(R)	0.283    0.040/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[47][10]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[40][10]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[61][9]/RN    1
@(R)->CLK(R)	0.283    0.040/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[43][11]/RN    1
@(R)->CLK(R)	0.283    0.040/*         -0.283/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[4]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[61][10]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[40][9]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[42][9]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[40][7]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[40][6]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[32][10]/RN    1
@(R)->CLK(R)	0.283    0.040/*         -0.283/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[6]/RN    1
@(R)->CLK(R)	0.239    0.040/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[40][12]/RN    1
@(R)->CLK(R)	0.283    0.041/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[60][8]/RN    1
@(R)->CLK(R)	0.283    0.042/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[51][8]/RN    1
@(R)->CLK(R)	0.007    0.042/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[12]/D    1
@(R)->CLK(R)	0.283    0.042/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[47][11]/RN    1
@(R)->CLK(R)	0.283    0.042/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[62][8]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[42][13]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[41][13]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[41][11]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[61][13]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[42][11]/RN    1
@(R)->CLK(R)	0.005    0.043/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.005    0.043/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[40][11]/RN    1
@(R)->CLK(R)	0.226    0.043/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[61][11]/RN    1
@(R)->CLK(R)	0.283    0.043/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[63][8]/RN    1
@(R)->CLK(R)	0.002    */0.043         */-0.002        DP0/FET_FOUT_PIPELINE/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.005    0.043/*         -0.005/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.283    0.043/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[50][8]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[54][8]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[48][8]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[63][10]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[54][10]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[50][10]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[62][10]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[48][10]/RN    1
@(R)->CLK(R)	0.140    0.044/*         -0.140/*        DP0/DEC_STAGE/RF/swp_reg_reg[12]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[51][9]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[63][9]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[62][7]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[51][10]/RN    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[60][10]/RN    1
@(R)->CLK(R)	0.002    */0.044         */-0.002        DP0/FET_FOUT_PIPELINE/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.283    0.044/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[62][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[60][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[47][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[43][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[44][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[46][9]/RN    1
@(R)->CLK(R)	0.283    0.045/*         -0.283/*        DP0/DEC_STAGE/RF/memory_reg[41][9]/RN    1
@(R)->CLK(R)	0.192    0.046/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[41][10]/RN    1
@(R)->CLK(R)	0.192    0.046/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[41][8]/RN    1
@(R)->CLK(R)	0.197    0.046/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[46][8]/RN    1
@(R)->CLK(R)	0.197    0.046/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[46][11]/RN    1
@(R)->CLK(R)	0.192    0.046/*         -0.192/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[0]/RN    1
@(R)->CLK(R)	0.007    0.046/*         -0.007/*        DP0/DEC_STAGE/RF/swp_reg_reg[7]/D    1
@(R)->CLK(R)	0.260    0.053/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[47][12]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[47][6]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[63][7]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[63][12]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[63][6]/RN    1
@(R)->CLK(R)	0.262    0.054/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[34][9]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[43][6]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[44][12]/RN    1
@(R)->CLK(R)	0.262    0.054/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[32][9]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[44][7]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[44][6]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[60][12]/RN    1
@(R)->CLK(R)	0.197    0.054/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[46][6]/RN    1
@(R)->CLK(R)	0.197    0.054/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[46][7]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[62][6]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[60][6]/RN    1
@(R)->CLK(R)	0.260    0.054/*         -0.260/*        DP0/DEC_STAGE/RF/memory_reg[60][7]/RN    1
@(R)->CLK(R)	0.191    0.055/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[41][7]/RN    1
@(R)->CLK(R)	0.192    0.055/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[42][12]/RN    1
@(R)->CLK(R)	0.262    0.055/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[34][8]/RN    1
@(R)->CLK(R)	0.006    0.056/*         -0.006/*        DP0/FET_FOUT_PIPELINE/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.262    0.056/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[61][8]/RN    1
@(R)->CLK(R)	0.262    0.056/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[40][8]/RN    1
@(R)->CLK(R)	0.262    0.056/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[42][8]/RN    1
@(R)->CLK(R)	0.262    0.056/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[42][10]/RN    1
@(R)->CLK(R)	0.262    0.057/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[46][10]/RN    1
@(R)->CLK(R)	0.262    0.057/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[44][10]/RN    1
@(R)->CLK(R)	0.262    0.057/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[44][8]/RN    1
@(R)->CLK(R)	0.262    0.057/*         -0.262/*        DP0/DEC_STAGE/RF/memory_reg[44][11]/RN    1
@(R)->CLK(R)	0.262    0.057/*         -0.262/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[1]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[36][7]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[35][10]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[38][10]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[39][6]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[36][10]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[34][10]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[36][6]/RN    1
@(R)->CLK(R)	0.231    0.063/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[36][12]/RN    1
@(R)->CLK(R)	0.202    0.065/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[38][12]/RN    1
@(R)->CLK(R)	0.202    0.065/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[38][7]/RN    1
@(R)->CLK(R)	0.202    0.065/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[38][6]/RN    1
@(R)->CLK(R)	0.007    0.065/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_26/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.065/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[35][6]/RN    1
@(R)->CLK(R)	0.007    0.065/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_28/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.065/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_25/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.065         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_1/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.065         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_6/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.066/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_22/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.066         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_5/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.066/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[35][12]/RN    1
@(R)->CLK(R)	0.193    0.067/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[37][7]/RN    1
@(R)->CLK(R)	0.007    0.067/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_20/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.067/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[33][7]/RN    1
@(R)->CLK(R)	0.007    0.067/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_17/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.067/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[33][12]/RN    1
@(R)->CLK(R)	0.192    0.067/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[33][6]/RN    1
@(R)->CLK(R)	0.007    0.067/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_7/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.067/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[39][7]/RN    1
@(R)->CLK(R)	0.002    */0.067         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_3/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.067/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_23/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.067/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_27/DOUT_reg/D    1
@(R)->CLK(R)	0.192    0.068/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[39][10]/RN    1
@(R)->CLK(R)	0.192    0.068/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[39][9]/RN    1
@(R)->CLK(R)	0.192    0.068/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[35][9]/RN    1
@(R)->CLK(R)	0.192    0.068/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[35][8]/RN    1
@(R)->CLK(R)	0.007    0.068/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_19/DOUT_reg/D    1
@(R)->CLK(R)	0.193    0.068/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[36][9]/RN    1
@(R)->CLK(R)	0.002    */0.069         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_0/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.069/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_24/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.070/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_18/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.070         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_4/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.071/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_30/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.071         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_2/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.072/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.073         */-0.002        CU0/hazard_pipe_t_reg[2][1]/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        RF_WR_PIPE3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.074         */-0.002        CU0/hazard_pipe_t_reg[2][2]/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        RF_CALL_PIPE2/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        RF_RETN_PIPE2/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_29/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        RF_WR_PIPE2/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.074/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        FPU_OPCODE_PIPE1/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        FPU_OPCODE_PIPE1/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        FPU_OPCODE_PIPE1/DOUT_reg[2]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        FPU_OPCODE_PIPE1/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        ALU_OPCODE_PIPE1/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        ALU_OPCODE_PIPE1/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        ALU_OPCODE_PIPE1/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.002    */0.075         */-0.002        ALU_OPCODE_PIPE1/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.002    */0.076         */-0.002        FPU_OPCODE_PIPE1/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.002    */0.076         */-0.002        ALU_OPCODE_PIPE1/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.007    0.076/*         -0.007/*        DP0/MEM_MEM_OUT_PIPELINE/FF_i_31/DOUT_reg/D    1
@(R)->CLK(R)	0.312    0.077/*         -0.312/*        DP0/DEC_STAGE/RF/memory_reg[47][22]/RN    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][16]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][12]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][31]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][26]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][14]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][5]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][17]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][10]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][7]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][4]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][20]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][28]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][23]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][27]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][20]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][3]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][22]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][21]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][18]/D    1
CLK(R)->CLK(R)	0.003    */0.077         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][1]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][25]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][20]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][9]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][0]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][2]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][29]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][15]/D    1
@(R)->CLK(R)	0.312    0.078/*         -0.312/*        DP0/DEC_STAGE/RF/memory_reg[62][14]/RN    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][6]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][19]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][13]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][30]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][24]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][11]/D    1
@(R)->CLK(R)	0.007    0.078/*         -0.007/*        DP0/DEC_STAGE/RF/state_reg[2]/D    1
CLK(R)->CLK(R)	0.002    */0.078         */-0.002        CU0/hazard_pipe_t_reg[2][0]/D    1
CLK(R)->CLK(R)	0.003    */0.078         */-0.003        DP0/DEC_STAGE/RF/memory_reg[51][8]/D    1
CLK(R)->CLK(R)	0.002    */0.078         */-0.002        CU0/has_link_pipe_reg[1]/D    1
@(R)->CLK(R)	0.312    0.079/*         -0.312/*        DP0/DEC_STAGE/RF/memory_reg[63][14]/RN    1
CLK(R)->CLK(R)	0.002    */0.080         */-0.002        CU0/hazard_pipe_d_reg[0][4]/D    1
@(R)->CLK(R)	0.312    0.080/*         -0.312/*        DP0/DEC_STAGE/RF/memory_reg[62][22]/RN    1
@(R)->CLK(R)	0.002    */0.080         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.080         */-0.002        CU0/has_link_pipe_reg[2]/D    1
CLK(R)->CLK(R)	0.002    */0.080         */-0.002        CU0/hazard_pipe_t_reg[0][1]/D    1
CLK(R)->CLK(R)	0.002    */0.080         */-0.002        CU0/hazard_pipe_d_reg[1][1]/D    1
CLK(R)->CLK(R)	0.002    */0.081         */-0.002        CU0/hazard_pipe_t_reg[1][1]/D    1
CLK(R)->CLK(R)	0.002    */0.081         */-0.002        CU0/hazard_pipe_t_reg[0][2]/D    1
CLK(R)->CLK(R)	0.002    */0.081         */-0.002        CU0/hazard_pipe_d_reg[0][1]/D    1
CLK(R)->CLK(R)	0.002    */0.081         */-0.002        CU0/hazard_pipe_t_reg[1][0]/D    1
CLK(R)->CLK(R)	0.002    */0.081         */-0.002        CU0/hazard_pipe_d_reg[0][0]/D    1
@(R)->CLK(R)	0.313    0.081/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][22]/RN    1
CLK(R)->CLK(R)	0.002    */0.082         */-0.002        CU0/hazard_pipe_t_reg[1][2]/D    1
@(R)->CLK(R)	0.313    0.082/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][22]/RN    1
@(R)->CLK(R)	0.002    */0.083         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.083         */-0.002        CU0/hazard_pipe_d_reg[1][4]/D    1
@(R)->CLK(R)	0.002    */0.083         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][9]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][19]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][15]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][30]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][21]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][20]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][18]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][15]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][28]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][0]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][6]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][30]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][23]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][8]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][28]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][16]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][16]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][22]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][14]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][2]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][1]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][27]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][21]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][18]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][9]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][8]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][25]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][3]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][30]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][15]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][25]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][21]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][18]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][13]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][11]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][10]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][9]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][6]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][4]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][4]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][25]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][23]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][4]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][26]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][3]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][28]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][15]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][4]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][0]/D    1
CLK(R)->CLK(R)	0.003    */0.083         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][29]/D    1
@(R)->CLK(R)	0.002    */0.084         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][31]/D    1
CLK(R)->CLK(R)	0.002    */0.084         */-0.002        CU0/hazard_pipe_d_reg[2][1]/D    1
@(R)->CLK(R)	0.002    */0.084         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][16]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][16]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][4]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][4]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][16]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][4]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][30]/D    1
CLK(R)->CLK(R)	0.002    */0.084         */-0.002        CU0/hazard_pipe_d_reg[1][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][4]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][30]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][4]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][30]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][30]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][22]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][17]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][26]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][16]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][8]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][28]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][12]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][3]/D    1
@(R)->CLK(R)	0.002    */0.084         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_9/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][21]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][27]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][14]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][10]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][25]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][7]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][9]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][6]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][19]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][23]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][11]/D    1
@(R)->CLK(R)	0.313    0.084/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][17]/RN    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][3]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][11]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][5]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][0]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][29]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][20]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][18]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][15]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][24]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][13]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][2]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][31]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][16]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][1]/D    1
CLK(R)->CLK(R)	0.003    */0.084         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][20]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][13]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][28]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][28]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][10]/D    1
@(R)->CLK(R)	0.313    0.085/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[60][17]/RN    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][23]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][16]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][7]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][30]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[11][12]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][5]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][20]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][12]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][0]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][22]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][7]/D    1
@(R)->CLK(R)	0.313    0.085/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[43][23]/RN    1
@(R)->CLK(R)	0.313    0.085/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[47][23]/RN    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][26]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][21]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][15]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][6]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][26]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][2]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][5]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][4]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][3]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][7]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][30]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][1]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][31]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[18][26]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][6]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[54][19]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][14]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][31]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][26]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[16][29]/D    1
CLK(R)->CLK(R)	0.002    */0.085         */-0.002        CU0/hazard_pipe_d_reg[2][0]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][30]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][16]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][21]/D    1
@(R)->CLK(R)	0.002    */0.085         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[15][11]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][19]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][17]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[26][30]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][4]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][17]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][22]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][0]/D    1
CLK(R)->CLK(R)	0.003    */0.085         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][27]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][16]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][9]/D    1
@(R)->CLK(R)	0.274    0.086/*         -0.274/*        DP0/DEC_STAGE/RF/memory_reg[52][21]/RN    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][8]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][31]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[60][12]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[58][16]/D    1
@(R)->CLK(R)	0.274    0.086/*         -0.274/*        DP0/DEC_STAGE/RF/memory_reg[57][21]/RN    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][25]/D    1
@(R)->CLK(R)	0.313    0.086/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][17]/RN    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][19]/D    1
CLK(R)->CLK(R)	0.003    */0.086         */-0.003        DP0/DEC_STAGE/RF/memory_reg[22][12]/D    1
CLK(R)->CLK(R)	0.003    */0.087         */-0.003        DP0/DEC_STAGE/RF/memory_reg[30][19]/D    1
@(R)->CLK(R)	0.274    0.087/*         -0.274/*        DP0/DEC_STAGE/RF/memory_reg[49][21]/RN    1
CLK(R)->CLK(R)	0.002    */0.087         */-0.002        CU0/hazard_pipe_d_reg[0][3]/D    1
@(R)->CLK(R)	0.313    0.087/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][17]/RN    1
@(R)->CLK(R)	0.313    0.088/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[50][17]/RN    1
@(R)->CLK(R)	0.313    0.088/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[48][17]/RN    1
@(R)->CLK(R)	0.313    0.088/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[48][23]/RN    1
@(R)->CLK(R)	0.313    0.088/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[52][17]/RN    1
@(R)->CLK(R)	0.275    0.088/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[49][22]/RN    1
CLK(R)->CLK(R)	0.002    */0.088         */-0.002        CU0/hazard_pipe_d_reg[2][2]/D    1
@(R)->CLK(R)	0.313    0.088/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[54][23]/RN    1
@(R)->CLK(R)	0.002    */0.088         */-0.002        DP0/MEM_MEM_OUT_PIPELINE/FF_i_10/DOUT_reg/D    1
@(R)->CLK(R)	0.281    0.088/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][11]/RN    1
@(R)->CLK(R)	0.281    0.089/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[39][8]/RN    1
@(R)->CLK(R)	0.281    0.089/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][8]/RN    1
@(R)->CLK(R)	0.281    0.089/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][9]/RN    1
CLK(R)->CLK(R)	0.002    */0.089         */-0.002        CU0/hazard_pipe_d_reg[0][2]/D    1
@(R)->CLK(R)	0.313    0.089/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][23]/RN    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][2]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][18]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][4]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][2]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][20]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][1]/D    1
@(R)->CLK(R)	0.275    0.089/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[57][23]/RN    1
@(R)->CLK(R)	0.281    0.089/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[39][11]/RN    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][26]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][20]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][9]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][30]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][7]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][9]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][19]/D    1
CLK(R)->CLK(R)	0.002    */0.089         */-0.002        CU0/hazard_pipe_d_reg[1][2]/D    1
CLK(R)->CLK(R)	0.002    */0.089         */-0.002        CU0/hazard_pipe_d_reg[2][4]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][17]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][22]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][0]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][25]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][5]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][2]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][25]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][2]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][23]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][23]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][18]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][15]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][13]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][3]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][0]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][28]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][23]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][25]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][17]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][27]/D    1
CLK(R)->CLK(R)	0.003    */0.089         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][18]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][12]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][26]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][31]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][1]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][31]/D    1
@(R)->CLK(R)	0.275    0.090/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[56][0]/RN    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][11]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][3]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][1]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][1]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][20]/D    1
@(R)->CLK(R)	0.281    0.090/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][13]/RN    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][18]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][28]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][12]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][11]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][26]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][28]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][3]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][15]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][11]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][22]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][31]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][31]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][22]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][26]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][11]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][22]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][18]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][15]/D    1
CLK(R)->CLK(R)	0.002    */0.090         */-0.002        CU0/hazard_pipe_d_reg[1][3]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][3]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][20]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][20]/D    1
@(R)->CLK(R)	0.313    0.090/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][23]/RN    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][24]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][18]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][7]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][7]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][1]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][31]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][27]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][15]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][29]/D    1
@(R)->CLK(R)	0.281    0.090/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[35][13]/RN    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][15]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][22]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][31]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][23]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][12]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][1]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][10]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][5]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][3]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][19]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][17]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][14]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][6]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][20]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][4]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][25]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][8]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][28]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][29]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][16]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][30]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][13]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][21]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][18]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][15]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][12]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][9]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][2]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][26]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][0]/D    1
CLK(R)->CLK(R)	0.003    */0.090         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][6]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][12]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][13]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][6]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][22]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][18]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][15]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][22]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][28]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][27]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][22]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][3]/D    1
@(R)->CLK(R)	0.281    0.091/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[39][13]/RN    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][15]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][14]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][22]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][1]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][6]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][18]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][11]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][17]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][0]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][12]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][25]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][11]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][23]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][1]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][11]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][26]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][23]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][11]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][28]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][2]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][28]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][1]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][16]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][9]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][20]/D    1
@(R)->CLK(R)	0.313    0.091/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[60][23]/RN    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][25]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][24]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][11]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[8][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][24]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][21]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][23]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][22]/D    1
@(R)->CLK(R)	0.281    0.091/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[39][1]/RN    1
@(R)->CLK(R)	0.313    0.091/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][23]/RN    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][15]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][14]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][10]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][9]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][1]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][27]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][12]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][25]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][21]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][14]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][1]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][9]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][27]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][18]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][16]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][2]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][23]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][14]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][10]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][2]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][22]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][18]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][16]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][31]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][6]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][24]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[3][4]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][29]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][21]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][3]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][2]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][0]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][8]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][14]/D    1
@(R)->CLK(R)	0.281    0.091/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[35][1]/RN    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][10]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][10]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][7]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][14]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][10]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][28]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][25]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][25]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][19]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][13]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][18]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][20]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][5]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][15]/D    1
@(R)->CLK(R)	0.281    0.091/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[36][1]/RN    1
@(R)->CLK(R)	0.281    0.091/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[38][1]/RN    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][30]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][9]/D    1
CLK(R)->CLK(R)	0.003    */0.091         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][31]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][28]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][14]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][26]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][20]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][9]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[36][13]/RN    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][23]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][7]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][26]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][9]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][19]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][5]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][4]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][26]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][23]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][9]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][21]/D    1
CLK(R)->CLK(R)	0.002    */0.092         */-0.002        CU0/hazard_pipe_t_reg[0][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][20]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][29]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][5]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[46][12]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][29]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][31]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][7]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][16]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][18]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][1]/RN    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[37][1]/RN    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[7][28]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][25]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][19]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][14]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][29]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][6]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][4]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][12]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][20]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][31]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][23]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][28]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][20]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[10][12]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][9]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][14]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][16]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][26]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][29]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][15]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[33][18]/RN    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][16]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[50][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][12]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][19]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][11]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[37][18]/RN    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][9]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][9]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[38][31]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[42][18]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][8]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][15]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][4]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][5]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][3]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][28]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][26]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][31]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][12]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][17]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][14]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][10]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][29]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][22]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][2]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][28]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][6]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[38][18]/RN    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[35][18]/RN    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][27]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][11]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][21]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[36][7]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][13]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][1]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][0]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][24]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][19]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][6]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][30]/D    1
CLK(R)->CLK(R)	0.003    */0.092         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][4]/D    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[38][21]/RN    1
@(R)->CLK(R)	0.281    0.092/*         -0.281/*        DP0/DEC_STAGE/RF/memory_reg[36][18]/RN    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][25]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][29]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][0]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][15]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][9]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][25]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][23]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][20]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][18]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][29]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][19]/D    1
@(R)->CLK(R)	0.313    0.093/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][0]/RN    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][22]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][18]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][27]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][8]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][2]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][16]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][26]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][13]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][25]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][22]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][27]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][13]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][21]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][30]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][16]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][0]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[34][6]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][11]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][9]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][4]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][16]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][31]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][25]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][1]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][6]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][27]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][10]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][1]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][17]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][5]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][20]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][17]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][17]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][15]/D    1
CLK(R)->CLK(R)	0.002    */0.093         */-0.002        CU0/hazard_pipe_d_reg[2][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][30]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][14]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][10]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][27]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][0]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][24]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][17]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][0]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][24]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][14]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][11]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][5]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][21]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][6]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][14]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][8]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][30]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][14]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][3]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][1]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][17]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][15]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][6]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][18]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][21]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][16]/D    1
@(R)->CLK(R)	0.313    0.093/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][20]/RN    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][21]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][13]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][22]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][15]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][28]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][9]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][10]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][11]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][5]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][26]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][7]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][1]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][12]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][19]/D    1
CLK(R)->CLK(R)	0.003    */0.093         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][31]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][1]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][2]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][26]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][13]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][20]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][12]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][23]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][11]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][26]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][20]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][31]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[17][31]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][19]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][26]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][5]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][18]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][9]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[61][17]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][16]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[12][16]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][21]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][11]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][14]/D    1
@(R)->CLK(R)	0.007    0.094/*         -0.007/*        RF_WR_ADDR_PIPE2/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][1]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][31]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][25]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][19]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][7]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][19]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][14]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][18]/D    1
@(R)->CLK(R)	0.007    0.094/*         -0.007/*        RF_WR_ADDR_PIPE1/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][19]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][28]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][17]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][4]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][19]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][12]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][8]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][31]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][5]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][5]/D    1
@(R)->CLK(R)	0.313    0.094/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][0]/RN    1
@(R)->CLK(R)	0.313    0.094/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[50][0]/RN    1
@(R)->CLK(R)	0.313    0.094/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][0]/RN    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][20]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][13]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][13]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][28]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][24]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][23]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][16]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][6]/D    1
CLK(R)->CLK(R)	0.003    */0.094         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][17]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][27]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][2]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[6][13]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[41][7]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][21]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][10]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][27]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][11]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][16]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][0]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][22]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][17]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][15]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][22]/D    1
@(R)->CLK(R)	0.233    0.095/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[35][11]/RN    1
@(R)->CLK(R)	0.007    0.095/*         -0.007/*        RF_WR_ADDR_PIPE2/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][11]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][9]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][10]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][22]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][21]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][2]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][25]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][7]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][18]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][30]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][11]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][16]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][23]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][30]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][25]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][28]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][7]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][2]/D    1
@(R)->CLK(R)	0.233    0.095/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[37][13]/RN    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][1]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][26]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][12]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][26]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][18]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][24]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][26]/D    1
@(R)->CLK(R)	0.233    0.095/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[38][13]/RN    1
@(R)->CLK(R)	0.313    0.095/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][20]/RN    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][22]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][17]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][10]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][27]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][13]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][6]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][16]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][16]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][0]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][31]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][22]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][3]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][2]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[2][8]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][13]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][1]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][0]/D    1
@(R)->CLK(R)	0.233    0.095/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[36][11]/RN    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][14]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][7]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][29]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][23]/D    1
CLK(R)->CLK(R)	0.003    */0.095         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][3]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][4]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][27]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][10]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][26]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][9]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][10]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][10]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[9][7]/D    1
@(R)->CLK(R)	0.233    0.096/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[34][11]/RN    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][3]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][28]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][2]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][24]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][8]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][27]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][9]/D    1
@(R)->CLK(R)	0.233    0.096/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[32][11]/RN    1
@(R)->CLK(R)	0.233    0.096/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[32][8]/RN    1
@(R)->CLK(R)	0.233    0.096/*         -0.233/*        DP0/DEC_STAGE/RF/memory_reg[34][13]/RN    1
@(R)->CLK(R)	0.313    0.096/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][20]/RN    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][30]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][14]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][24]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][20]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][15]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][30]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][5]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][24]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][23]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][15]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][29]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][20]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][11]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][31]/D    1
@(R)->CLK(R)	0.007    0.096/*         -0.007/*        RF_WR_ADDR_PIPE1/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][15]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][0]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][3]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][17]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][12]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][25]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][24]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][22]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][9]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][29]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][26]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][1]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][4]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][1]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[43][7]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][4]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][8]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][23]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][16]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][18]/D    1
@(R)->CLK(R)	0.313    0.096/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][5]/RN    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][11]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][29]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][6]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][13]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][12]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][23]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][13]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][17]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][18]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][14]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][4]/D    1
CLK(R)->CLK(R)	0.003    */0.096         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][3]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][30]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][30]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][11]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][22]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][24]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][12]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][21]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][21]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][9]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][4]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][20]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[55][12]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][21]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][17]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][28]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][24]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][3]/D    1
@(R)->CLK(R)	0.007    0.097/*         -0.007/*        RF_WR_ADDR_PIPE1/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][4]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][10]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][25]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][20]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][12]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][9]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][12]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][5]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][31]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][10]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][3]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][22]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][6]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][18]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][7]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][21]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][2]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][6]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][11]/D    1
@(R)->CLK(R)	0.313    0.097/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][5]/RN    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][20]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][0]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][11]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][13]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][1]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][22]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][21]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][0]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][18]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][29]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][27]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][2]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][24]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][23]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][30]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][8]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][5]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][23]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][11]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][4]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][18]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][14]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][17]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][17]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][22]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][13]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][11]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][18]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][10]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][3]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][22]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][14]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][14]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][25]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][13]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][31]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][28]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][6]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][25]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][9]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][27]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][17]/D    1
@(R)->CLK(R)	0.313    0.097/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][2]/RN    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][26]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][1]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][0]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][12]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][5]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][16]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][13]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][3]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][0]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][23]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][10]/D    1
CLK(R)->CLK(R)	0.003    */0.097         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][30]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][8]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][26]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][26]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][5]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][2]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][26]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][10]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][16]/D    1
@(R)->CLK(R)	0.313    0.098/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][2]/RN    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][25]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][2]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][27]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][18]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][10]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][26]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][24]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][20]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][1]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][0]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][12]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][12]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][6]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][9]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][27]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][8]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][16]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][18]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][14]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][3]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][30]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][4]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][3]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][27]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][1]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][29]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][20]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][5]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][23]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][23]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][13]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][7]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][16]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][11]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][2]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][5]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][4]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[45][19]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][6]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][19]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][3]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][25]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][12]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][8]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][5]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][1]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][12]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][21]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][23]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][24]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][31]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][14]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][17]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][8]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][27]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][7]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][16]/D    1
@(R)->CLK(R)	0.313    0.098/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][2]/RN    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][27]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][5]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][22]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][20]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][31]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[14][16]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][7]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][20]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][9]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][16]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][13]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][20]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][2]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][0]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][24]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][11]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][31]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][15]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][11]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][29]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][7]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][21]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][9]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][4]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][14]/D    1
@(R)->CLK(R)	0.007    0.098/*         -0.007/*        RF_WR_ADDR_PIPE1/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][26]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][30]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][17]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][13]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][30]/D    1
CLK(R)->CLK(R)	0.003    */0.098         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][29]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][22]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][1]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][5]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][25]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][28]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][6]/D    1
@(R)->CLK(R)	0.313    0.099/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][26]/RN    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][24]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][10]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][0]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][28]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][9]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][2]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][0]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][12]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][8]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][29]/D    1
@(R)->CLK(R)	0.313    0.099/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[63][26]/RN    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][5]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][2]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][28]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][4]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][29]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][18]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][27]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][15]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][8]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][30]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][15]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][0]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][21]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][1]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][30]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[63][19]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][21]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][11]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][15]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][16]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][23]/D    1
@(R)->CLK(R)	0.313    0.099/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][3]/RN    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][19]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][31]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][3]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][16]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][14]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][6]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][17]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][1]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][19]/D    1
@(R)->CLK(R)	0.007    0.099/*         -0.007/*        RF_WR_ADDR_PIPE1/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][14]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][14]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][12]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][29]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][20]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][15]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][8]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][28]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][9]/D    1
@(R)->CLK(R)	0.007    0.099/*         -0.007/*        DP0/MEM_PC_OUT_PIPELINE/FF_i_9/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][7]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][17]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][24]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][15]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][29]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][1]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][0]/D    1
@(R)->CLK(R)	0.007    0.099/*         -0.007/*        MEMORY_OP_SEL_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][13]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][5]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][24]/D    1
@(R)->CLK(R)	0.314    0.099/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[51][3]/RN    1
@(R)->CLK(R)	0.007    0.099/*         -0.007/*        SIGNED_EXT_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][19]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][17]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][12]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][22]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][13]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][12]/D    1
CLK(R)->CLK(R)	0.003    */0.099         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][16]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][15]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][19]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][15]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][11]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][17]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][17]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][27]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][9]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][6]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE2/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][22]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[57][7]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][7]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][3]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][18]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][8]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][14]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        HALFWORD_PIPE2/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE3/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][1]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][11]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE3/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][25]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][4]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][19]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][20]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][0]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][10]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        DP0/MEM_PC_OUT_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][21]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][4]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][5]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][9]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][18]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][2]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][19]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][13]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE3/FF_i_4/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE2/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][28]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][6]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][21]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][31]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][6]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][28]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][7]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][14]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][31]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][23]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][9]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][21]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][5]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][16]/D    1
@(R)->CLK(R)	0.314    0.100/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][2]/RN    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][16]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][10]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][23]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][22]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][7]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][28]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][17]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][19]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][10]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][2]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][25]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][1]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][14]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][25]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        RF_WR_ADDR_PIPE2/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][18]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][9]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][26]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][30]/D    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        BYTE_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][25]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][17]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][13]/D    1
@(R)->CLK(R)	0.314    0.100/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][3]/RN    1
@(R)->CLK(R)	0.314    0.100/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][3]/RN    1
@(R)->CLK(R)	0.007    0.100/*         -0.007/*        DP0/MEM_PC_OUT_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][8]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][0]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][22]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][31]/D    1
CLK(R)->CLK(R)	0.003    */0.100         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][26]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[19][15]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][26]/D    1
@(R)->CLK(R)	0.007    0.101/*         -0.007/*        DP0/EXE_RC_PIPELINE/FF_i_9/DOUT_reg/D    1
@(R)->CLK(R)	0.007    0.101/*         -0.007/*        DP0/EXE_RC_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][29]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][5]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][30]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][3]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][20]/D    1
@(R)->CLK(R)	0.314    0.101/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][3]/RN    1
@(R)->CLK(R)	0.007    0.101/*         -0.007/*        DP0/EXE_RC_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][28]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][4]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][21]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][6]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][14]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][10]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][18]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][6]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][15]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][3]/D    1
@(R)->CLK(R)	0.314    0.101/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][26]/RN    1
@(R)->CLK(R)	0.314    0.101/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][26]/RN    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][6]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][15]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][16]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][27]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][23]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][2]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][19]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][18]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][11]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][10]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][7]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][26]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][29]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][0]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][7]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][29]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][21]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][20]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][7]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][21]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][4]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][6]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][3]/D    1
@(R)->CLK(R)	0.314    0.101/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][26]/RN    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][24]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][15]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][3]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][29]/D    1
CLK(R)->CLK(R)	0.003    */0.101         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][13]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][31]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][7]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][13]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][22]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][2]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][6]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][9]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][28]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][15]/D    1
@(R)->CLK(R)	0.007    0.102/*         -0.007/*        DP0/MEM_PC_OUT_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][17]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][20]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][1]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][23]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][18]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][5]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][2]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][16]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][15]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][4]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][30]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][23]/D    1
@(R)->CLK(R)	0.313    0.102/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[60][29]/RN    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][18]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][17]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][29]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][16]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][31]/D    1
@(R)->CLK(R)	0.313    0.102/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[62][29]/RN    1
@(R)->CLK(R)	0.313    0.102/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][29]/RN    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][10]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][0]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][31]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][27]/D    1
@(R)->CLK(R)	0.313    0.102/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[51][26]/RN    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][19]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][7]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][28]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][13]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][28]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][4]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][14]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][19]/D    1
@(R)->CLK(R)	0.313    0.102/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[47][29]/RN    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][14]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][20]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][14]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][28]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][4]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][27]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][25]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][30]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][1]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[59][19]/D    1
CLK(R)->CLK(R)	0.003    */0.102         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][24]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[27][6]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][25]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][21]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[33][12]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][2]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][15]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][10]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][25]/D    1
@(R)->CLK(R)	0.313    0.103/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[60][30]/RN    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][19]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][21]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][15]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][26]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][30]/D    1
@(R)->CLK(R)	0.313    0.103/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[47][30]/RN    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][6]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][8]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][5]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][9]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][19]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][1]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][30]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][11]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][22]/D    1
@(R)->CLK(R)	0.313    0.103/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[43][30]/RN    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][24]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][0]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][11]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][24]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][30]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][9]/D    1
@(R)->CLK(R)	0.313    0.103/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[44][30]/RN    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/CWP/ovfl_s_reg/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][6]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][26]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][3]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][11]/D    1
@(R)->CLK(R)	0.313    0.103/*         -0.313/*        DP0/DEC_STAGE/RF/memory_reg[46][30]/RN    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][3]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][11]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][0]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][16]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][26]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][24]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][10]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][29]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][12]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][27]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][27]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][22]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][25]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[4][31]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][23]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][13]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/FET_STAGE/curr_pc_reg[7]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][30]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][22]/D    1
CLK(R)->CLK(R)	0.003    */0.103         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][25]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[22]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][10]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][23]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[53][15]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][26]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][23]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][2]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[39][20]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][4]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[49][12]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][18]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][13]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][21]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][8]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/CWP/unfl_s_reg/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][8]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][5]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][23]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][26]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][2]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][25]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][13]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][19]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][12]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][28]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][12]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][31]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[21][19]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[26]/D    1
CLK(R)->CLK(R)	0.002    */0.104         */-0.002        CU0/has_link_pipe_reg[0]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][9]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][5]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[24]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][29]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[23]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][6]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][9]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][3]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[28]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][20]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][22]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][1]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][29]/D    1
CLK(R)->CLK(R)	0.003    */0.104         */-0.003        DP0/FET_STAGE/curr_pc_reg[27]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][17]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][19]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][13]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[1][31]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][14]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][18]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][31]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][20]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][12]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][21]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][7]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][12]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][31]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][1]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][9]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[35][12]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][26]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][28]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][8]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][10]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][31]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][7]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][10]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/FET_STAGE/curr_pc_reg[18]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][28]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][23]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][11]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][17]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][6]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][4]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][3]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][16]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][16]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[13][20]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][20]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][11]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][4]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][27]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][7]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][0]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][14]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[37][1]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][18]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][0]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][15]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][2]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][7]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][27]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][22]/D    1
CLK(R)->CLK(R)	0.003    */0.105         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][30]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][20]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][19]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][1]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][24]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][16]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][28]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[5][28]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][4]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][26]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][24]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][31]/D    1
@(R)->CLK(R)	0.203    0.106/*         -0.203/*        DP0/DEC_STAGE/RF/CWP/buff_reg[0]/SN    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][7]/D    1
CLK(R)->CLK(R)	0.003    */0.106         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][14]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][5]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][25]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][15]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][0]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][9]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][18]/D    1
CLK(R)->CLK(R)	0.003    */0.107         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][8]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][2]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][19]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[25][19]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][27]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][17]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][15]/D    1
CLK(R)->CLK(R)	0.003    */0.108         */-0.003        DP0/DEC_STAGE/RF/memory_reg[23][31]/D    1
CLK(R)->CLK(R)	0.003    */0.109         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][16]/D    1
CLK(R)->CLK(R)	0.003    */0.109         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][3]/D    1
CLK(R)->CLK(R)	0.002    */0.110         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.110         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][24]/D    1
CLK(R)->CLK(R)	0.003    */0.110         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][22]/D    1
CLK(R)->CLK(R)	0.003    */0.111         */-0.003        DP0/DEC_STAGE/RF/memory_reg[47][31]/D    1
CLK(R)->CLK(R)	0.003    */0.111         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][8]/D    1
CLK(R)->CLK(R)	0.002    */0.112         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.113         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][5]/D    1
CLK(R)->CLK(R)	0.002    */0.113         */-0.002        LINK_PC_PIPE3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.113         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][7]/D    1
CLK(R)->CLK(R)	0.002    */0.113         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.113         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.113         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.113         */-0.002        WR_SEL_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_9/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_7/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        RD_SEL_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        RF_WR_ADDR_PIPE3/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_31/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        MEM_EN_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.114         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][16]/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.114         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_30/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.115         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        LINK_PC_PIPE2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        RF_WR_ADDR_PIPE3/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.116         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][29]/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.116         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_31/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.117         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][27]/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_30/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.117         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][26]/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_22/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_22/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.117         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][26]/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_22/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.117         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][28]/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][25]/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][27]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_20/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[31][6]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_14/DOUT_reg/D    1
@(R)->CLK(R)	0.141    0.118/*         -0.141/*        DP0/DEC_STAGE/RF/CWP/buff_reg[1]/RN    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[32][23]/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[48][23]/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][23]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[52][24]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_23/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][23]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.118         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][24]/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_20/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.118         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.119         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.119         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.119         */-0.003        DP0/DEC_STAGE/RF/memory_reg[29][28]/D    1
CLK(R)->CLK(R)	0.002    */0.119         */-0.002        DP0/EXE_RC_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.120         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_7/DOUT_reg/D    1
CLK(R)->CLK(R)	0.009    0.120/*         -0.009/*        DP0/DEC_STAGE/RF/CWP/buff_reg[1]/D    1
CLK(R)->CLK(R)	0.003    */0.120         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][27]/D    1
CLK(R)->CLK(R)	0.010    0.120/*         -0.010/*        DP0/DEC_STAGE/RF/CWP/buff_reg[0]/D    1
CLK(R)->CLK(R)	0.002    */0.121         */-0.002        DP0/MEM_PC_OUT_PIPELINE/FF_i_23/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.121         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][25]/D    1
CLK(R)->CLK(R)	0.007    0.122/*         -0.007/*        SIGNED_COMP_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.122/*         -0.007/*        WR_SEL_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.122/*         -0.007/*        RD_SEL_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.122/*         -0.007/*        LINK_PC_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.122         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][24]/D    1
CLK(R)->CLK(R)	0.003    */0.123         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][23]/D    1
CLK(R)->CLK(R)	0.007    0.123/*         -0.007/*        MEM_EN_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.124         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][26]/D    1
CLK(R)->CLK(R)	0.001    */0.124         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.124/*         -0.007/*        RF_WR_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.125/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_9/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.125/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_7/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.125/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.125/*         -0.007/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[0]/D    1
CLK(R)->CLK(R)	0.007    0.125/*         -0.007/*        RF_RETN_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.126/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.126         */-0.003        DP0/FET_STAGE/curr_pc_reg[12]/D    1
CLK(R)->CLK(R)	0.003    */0.126         */-0.003        DP0/DEC_STAGE/RF/memory_reg[24][28]/D    1
CLK(R)->CLK(R)	0.007    0.126/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        MEMORY_OP_SEL_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.127/*         -0.007/*        RF_CALL_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.127         */-0.003        DP0/FET_STAGE/curr_pc_reg[2]/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[10]/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[1]/D    1
CLK(R)->CLK(R)	0.007    0.128/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.128/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.128/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.128         */-0.002        DP0/FET_PC_PIPELINE/FF_i_20/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[15]/D    1
CLK(R)->CLK(R)	0.002    */0.128         */-0.002        DP0/FET_PC_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[4]/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[14]/D    1
CLK(R)->CLK(R)	0.002    */0.128         */-0.002        DP0/FET_PC_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.128         */-0.002        DP0/FET_PC_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[8]/D    1
CLK(R)->CLK(R)	0.003    */0.128         */-0.003        DP0/FET_STAGE/curr_pc_reg[11]/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        DP0/FET_PC_PIPELINE/FF_i_23/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.129         */-0.003        DP0/FET_STAGE/curr_pc_reg[6]/D    1
CLK(R)->CLK(R)	0.003    */0.129         */-0.003        DP0/FET_STAGE/curr_pc_reg[0]/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        DP0/FET_PC_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        DP0/FET_PC_PIPELINE/FF_i_30/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.129         */-0.003        DP0/FET_STAGE/curr_pc_reg[5]/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        DP0/FET_PC_PIPELINE/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.129         */-0.003        DP0/FET_STAGE/curr_pc_reg[13]/D    1
CLK(R)->CLK(R)	0.003    */0.129         */-0.003        DP0/FET_STAGE/curr_pc_reg[9]/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        BYTE_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.129         */-0.002        HALFWORD_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.129/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.130/*         -0.007/*        DP0/FET_PC_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.130         */-0.002        DP0/FET_PC_PIPELINE/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.130         */-0.002        DP0/FET_PC_PIPELINE/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.130         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][31]/D    1
CLK(R)->CLK(R)	0.003    */0.130         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][22]/D    1
CLK(R)->CLK(R)	0.002    */0.130         */-0.002        DP0/FET_PC_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.130         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][1]/D    1
CLK(R)->CLK(R)	0.003    */0.130         */-0.003        DP0/FET_STAGE/curr_pc_reg[30]/D    1
CLK(R)->CLK(R)	0.002    */0.131         */-0.002        DP0/FET_PC_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][21]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][4]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[29]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][29]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][2]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][24]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[31]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[25]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[19]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][10]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[21]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[16]/D    1
CLK(R)->CLK(R)	0.007    0.131/*         -0.007/*        SIGNED_EXT_PIPE1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][18]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][26]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][8]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][27]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][23]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[20]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][6]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][20]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][3]/D    1
CLK(R)->CLK(R)	0.002    */0.131         */-0.002        DP0/FET_PC_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][9]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][14]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][1]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][13]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/FET_STAGE/curr_pc_reg[17]/D    1
CLK(R)->CLK(R)	0.002    */0.131         */-0.002        DP0/FET_PC_PIPELINE/FF_i_22/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][15]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][6]/D    1
CLK(R)->CLK(R)	0.003    */0.131         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][18]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][11]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][12]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][13]/D    1
CLK(R)->CLK(R)	0.002    */0.132         */-0.002        DP0/FET_PC_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][29]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][5]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][30]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][9]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][20]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][12]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][28]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][10]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][22]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][17]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][31]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][8]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][21]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][0]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][5]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][30]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][17]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][26]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][29]/D    1
CLK(R)->CLK(R)	0.003    */0.132         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][16]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][10]/D    1
CLK(R)->CLK(R)	0.002    */0.133         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][0]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][27]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/FET_STAGE/curr_pc_reg[3]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][1]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][21]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][11]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][15]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][25]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][13]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][30]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][7]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][27]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][2]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][18]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][17]/D    1
CLK(R)->CLK(R)	0.002    */0.133         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][3]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][1]/D    1
CLK(R)->CLK(R)	0.003    */0.133         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][24]/D    1
CLK(R)->CLK(R)	0.002    */0.134         */-0.002        DP0/FET_PC_PIPELINE/FF_i_31/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][0]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][4]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][5]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][14]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][7]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][18]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][23]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][16]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][9]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][2]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][19]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][20]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][25]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][24]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][22]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][12]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][15]/D    1
CLK(R)->CLK(R)	0.002    */0.134         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_7/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][0]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][12]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][15]/D    1
CLK(R)->CLK(R)	0.002    */0.134         */-0.002        DP0/FET_PC_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][4]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][21]/D    1
CLK(R)->CLK(R)	0.003    */0.134         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][26]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][23]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][3]/D    1
@(R)->CLK(R)	0.006    0.135/*         -0.006/*        DP0/DEC_REG_C_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][20]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][13]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][22]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][19]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[56][25]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][23]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][14]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][14]/D    1
@(R)->CLK(R)	0.006    0.135/*         -0.006/*        DP0/DEC_REG_C_PIPELINE/FF_i_20/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][16]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[40][28]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][17]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][11]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][10]/D    1
CLK(R)->CLK(R)	0.003    */0.135         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][7]/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][3]/D    1
CLK(R)->CLK(R)	0.001    */0.136         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][6]/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][11]/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][31]/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][12]/D    1
CLK(R)->CLK(R)	0.003    */0.136         */-0.003        DP0/DEC_STAGE/RF/memory_reg[20][19]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][2]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][29]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][13]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][17]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][16]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][14]/D    1
CLK(R)->CLK(R)	0.002    */0.137         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][8]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][25]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][8]/D    1
CLK(R)->CLK(R)	0.002    */0.137         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][28]/D    1
CLK(R)->CLK(R)	0.003    */0.137         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][4]/D    1
CLK(R)->CLK(R)	0.002    */0.138         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][10]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][19]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][20]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][29]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][5]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][26]/D    1
CLK(R)->CLK(R)	0.002    */0.138         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.138         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_20/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.138         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_7/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][6]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][19]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][5]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][31]/D    1
CLK(R)->CLK(R)	0.003    */0.138         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][8]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[28][28]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][30]/D    1
CLK(R)->CLK(R)	0.002    */0.139         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][0]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][7]/D    1
@(R)->CLK(R)	0.005    0.139/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_4/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.139/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/spill_fill_counter_reg[6]/D    1
CLK(R)->CLK(R)	0.002    */0.139         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][25]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][3]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][18]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][27]/D    1
CLK(R)->CLK(R)	0.003    */0.139         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][24]/D    1
@(R)->CLK(R)	0.006    0.140/*         -0.006/*        DP0/DEC_REG_C_PIPELINE/FF_i_31/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][27]/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][7]/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][26]/D    1
CLK(R)->CLK(R)	0.002    */0.140         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][4]/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][9]/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][1]/D    1
CLK(R)->CLK(R)	0.001    */0.140         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_0/DOUT_reg/D    1
@(R)->CLK(R)	0.006    0.140/*         -0.006/*        DP0/DEC_REG_C_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.140         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.140         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][31]/D    1
CLK(R)->CLK(R)	0.002    */0.141         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][22]/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][24]/D    1
CLK(R)->CLK(R)	0.002    */0.141         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_3/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][28]/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][21]/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][11]/D    1
CLK(R)->CLK(R)	0.001    */0.141         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.141         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][9]/D    1
CLK(R)->CLK(R)	0.002    */0.142         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.142         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][2]/D    1
CLK(R)->CLK(R)	0.003    */0.142         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][16]/D    1
CLK(R)->CLK(R)	0.002    */0.142         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.142         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][15]/D    1
CLK(R)->CLK(R)	0.003    */0.142         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][6]/D    1
@(R)->CLK(R)	0.006    0.142/*         -0.006/*        DP0/DEC_REG_B_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.142         */-0.003        DP0/DEC_STAGE/RF/memory_reg[44][23]/D    1
CLK(R)->CLK(R)	0.002    */0.143         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_23/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.143         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_11/DOUT_reg/D    1
CLK(R)->CLK(R)	0.003    */0.144         */-0.003        DP0/DEC_STAGE/RF/memory_reg[62][30]/D    1
CLK(R)->CLK(R)	0.002    */0.144         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_31/DOUT_reg/D    1
@(R)->CLK(R)	0.006    0.144/*         -0.006/*        DP0/DEC_REG_C_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.144         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_17/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.144         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.145         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.146         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.146         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.146         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.147         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.147/*         -0.005/*        DP0/DEC_REG_C_PIPELINE/FF_i_0/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.147         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.147         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_30/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.147         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.148         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.148/*         -0.005/*        DP0/DEC_REG_C_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.148         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_18/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.148         */-0.002        DP0/DEC_REG_C_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.149/*         -0.005/*        DP0/DEC_REG_C_PIPELINE/FF_i_18/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.149/*         -0.005/*        DP0/DEC_REG_C_PIPELINE/FF_i_23/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.149         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.149         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_16/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.149         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_30/DOUT_reg/D    1
CLK(R)->CLK(R)	0.007    0.150/*         -0.007/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[1]/D    1
CLK(R)->CLK(R)	0.002    */0.150         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_4/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.152         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_24/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.153         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_9/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.154/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_27/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.155         */-0.002        DP0/DEC_REG_A_PIPELINE/FF_i_21/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.156/*         -0.005/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[5]/D    1
CLK(R)->CLK(R)	0.005    0.156/*         -0.005/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[3]/D    1
@(R)->CLK(R)	0.005    0.156/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.156/*         -0.005/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[4]/D    1
CLK(R)->CLK(R)	0.005    0.157/*         -0.005/*        DP0/DEC_REG_A_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.157         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_22/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.157/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_20/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.157/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_26/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.158/*         -0.005/*        DP0/DEC_BRANCH_TAKEN_PIPELINE/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.158/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_25/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.158         */-0.001        DP0/DEC_REG_A_PIPELINE/FF_i_22/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.158/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_30/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.159/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_22/DOUT_reg/D    1
@(R)->CLK(R)	-0.014   0.160/*         0.014/*         DP0/DEC_REG_B_PIPELINE/FF_i_23/DOUT_reg/SI    1
CLK(R)->CLK(R)	0.002    */0.161         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.161         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_6/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.161         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_0/DOUT_reg/D    1
@(R)->CLK(R)	-0.014   0.161/*         0.014/*         DP0/DEC_REG_B_PIPELINE/FF_i_1/DOUT_reg/SI    1
@(R)->CLK(R)	0.002    */0.162         */-0.002        DP0/DEC_REG_B_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.163         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_23/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.163/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.163         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_10/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.164         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_9/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.164/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_6/DOUT_reg/D    1
@(R)->CLK(R)	0.002    */0.164         */-0.002        DP0/DEC_REG_B_PIPELINE/FF_i_14/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.164         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_4/DOUT_reg/D    1
@(R)->CLK(R)	-0.014   0.165/*         0.014/*         DP0/DEC_REG_B_PIPELINE/FF_i_0/DOUT_reg/SI    1
@(R)->CLK(R)	0.005    0.165/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_7/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.165/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_31/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.167         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.006    0.168/*         -0.006/*        DP0/DEC_REG_A_PIPELINE/FF_i_13/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.168/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_17/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.169/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_16/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.170/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_24/DOUT_reg/D    1
@(R)->CLK(R)	0.006    0.170/*         -0.006/*        DP0/DEC_REG_B_PIPELINE/FF_i_3/DOUT_reg/D    1
@(R)->CLK(R)	0.006    0.171/*         -0.006/*        DP0/DEC_REG_B_PIPELINE/FF_i_5/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.171         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.171         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_19/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.172         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_8/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.174/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_29/DOUT_reg/D    1
@(R)->CLK(R)	0.005    0.175/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_2/DOUT_reg/D    1
CLK(R)->CLK(R)	0.005    0.178/*         -0.005/*        DP0/DEC_STAGE/RF/spill_fill_counter_reg[2]/D    1
CLK(R)->CLK(R)	0.001    */0.179         */-0.001        DP0/DEC_REG_B_PIPELINE/FF_i_8/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.181         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_29/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.184         */-0.002        DP0/DEC_REG_B_PIPELINE/FF_i_13/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.185         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_15/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.187         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_21/DOUT_reg/D    1
@(R)->CLK(R)	0.001    */0.187         */-0.001        DP0/DEC_REG_B_PIPELINE/FF_i_9/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.187         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_28/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.188         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_20/DOUT_reg/D    1
@(R)->CLK(R)	0.001    */0.188         */-0.001        DP0/DEC_REG_B_PIPELINE/FF_i_12/DOUT_reg/D    1
CLK(R)->CLK(R)	0.002    */0.190         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_1/DOUT_reg/D    1
CLK(R)->CLK(R)	0.001    */0.191         */-0.001        FPU_FUNC_SEL_PIPE1/DOUT_reg/D    1
@(R)->CLK(R)	0.279    0.192/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[38][14]/RN    1
CLK(R)->CLK(R)	0.002    */0.192         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_2/DOUT_reg/D    1
@(R)->CLK(R)	0.279    0.192/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[36][21]/RN    1
@(R)->CLK(R)	0.279    0.193/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[37][14]/RN    1
@(R)->CLK(R)	0.279    0.193/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[35][14]/RN    1
@(R)->CLK(R)	0.279    0.193/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[37][21]/RN    1
@(R)->CLK(R)	0.296    0.194/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[58][23]/RN    1
@(R)->CLK(R)	0.296    0.194/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[56][23]/RN    1
CLK(R)->CLK(R)	0.001    */0.195         */-0.001        DP0/DEC_REG_B_PIPELINE/FF_i_10/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.195/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[55][23]/RN    1
@(R)->CLK(R)	0.296    0.195/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[23][23]/RN    1
@(R)->CLK(R)	0.296    0.195/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[21][23]/RN    1
CLK(R)->CLK(R)	0.002    */0.195         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_25/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.196/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[59][17]/RN    1
CLK(R)->CLK(R)	0.002    */0.196         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_14/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.196/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[21][17]/RN    1
@(R)->CLK(R)	0.280    0.196/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[35][21]/RN    1
CLK(R)->CLK(R)	0.002    */0.196         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_26/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.196/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[55][17]/RN    1
CLK(R)->CLK(R)	0.002    */0.197         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_3/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.197/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[56][17]/RN    1
@(R)->CLK(R)	0.280    0.197/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[39][18]/RN    1
@(R)->CLK(R)	0.280    0.197/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[39][21]/RN    1
@(R)->CLK(R)	0.296    0.197/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[58][17]/RN    1
CLK(R)->CLK(R)	0.002    */0.197         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_30/DOUT_reg/D    1
@(R)->CLK(R)	0.280    0.198/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[39][14]/RN    1
@(R)->CLK(R)	0.296    0.198/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[58][22]/RN    1
CLK(R)->CLK(R)	0.002    */0.198         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_7/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.198/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[56][22]/RN    1
@(R)->CLK(R)	0.296    0.199/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[59][22]/RN    1
@(R)->CLK(R)	0.280    0.199/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[33][21]/RN    1
@(R)->CLK(R)	0.296    0.199/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[21][14]/RN    1
@(R)->CLK(R)	0.296    0.200/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[55][22]/RN    1
@(R)->CLK(R)	0.296    0.200/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[23][14]/RN    1
CLK(R)->CLK(R)	0.002    */0.200         */-0.002        DP0/EXE_EX_OUT_PIPELINE/FF_i_31/DOUT_reg/D    1
@(R)->CLK(R)	0.296    0.201/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[23][17]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[52][14]/RN    1
@(R)->CLK(R)	0.296    0.201/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[22][17]/RN    1
@(R)->CLK(R)	0.209    0.201/*         -0.209/*        DP0/DEC_STAGE/RF/memory_reg[57][18]/RN    1
@(R)->CLK(R)	0.209    0.201/*         -0.209/*        DP0/DEC_STAGE/RF/memory_reg[53][18]/RN    1
@(R)->CLK(R)	0.209    0.201/*         -0.209/*        DP0/DEC_STAGE/RF/memory_reg[49][18]/RN    1
@(R)->CLK(R)	0.209    0.201/*         -0.209/*        DP0/DEC_STAGE/RF/memory_reg[53][21]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[52][22]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[54][22]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[48][22]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[54][17]/RN    1
@(R)->CLK(R)	0.222    0.201/*         -0.222/*        DP0/DEC_STAGE/RF/memory_reg[50][22]/RN    1
@(R)->CLK(R)	0.296    0.201/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[20][14]/RN    1
@(R)->CLK(R)	0.296    0.202/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[22][14]/RN    1
@(R)->CLK(R)	0.296    0.202/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[17][14]/RN    1
@(R)->CLK(R)	0.194    0.202/*         -0.194/*        DP0/DEC_STAGE/RF/memory_reg[57][14]/RN    1
@(R)->CLK(R)	0.194    0.202/*         -0.194/*        DP0/DEC_STAGE/RF/memory_reg[57][22]/RN    1
CLK(R)->CLK(R)	0.005    0.203/*         -0.005/*        DP0/DEC_REG_B_PIPELINE/FF_i_11/DOUT_reg/D    1
@(R)->CLK(R)	0.198    0.203/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[49][14]/RN    1
@(R)->CLK(R)	0.198    0.203/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[53][14]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[17][17]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[19][17]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[28][14]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[19][14]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[28][22]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[19][22]/RN    1
@(R)->CLK(R)	0.296    0.203/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[20][22]/RN    1
@(R)->CLK(R)	0.194    0.203/*         -0.194/*        DP0/DEC_STAGE/RF/memory_reg[57][17]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[45][22]/RN    1
@(R)->CLK(R)	0.194    0.204/*         -0.194/*        DP0/DEC_STAGE/RF/memory_reg[49][17]/RN    1
@(R)->CLK(R)	0.199    0.204/*         -0.199/*        DP0/DEC_STAGE/RF/memory_reg[53][22]/RN    1
@(R)->CLK(R)	0.199    0.204/*         -0.199/*        DP0/DEC_STAGE/RF/memory_reg[53][17]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[45][21]/RN    1
@(R)->CLK(R)	0.202    0.204/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[21][20]/RN    1
@(R)->CLK(R)	0.193    0.204/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[49][23]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[19][21]/RN    1
@(R)->CLK(R)	0.194    0.204/*         -0.194/*        DP0/DEC_STAGE/RF/memory_reg[53][23]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[19][18]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[22][21]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[28][18]/RN    1
@(R)->CLK(R)	0.296    0.204/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[20][18]/RN    1
@(R)->CLK(R)	0.202    0.204/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[23][20]/RN    1
@(R)->CLK(R)	0.253    0.216/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[57][0]/RN    1
@(R)->CLK(R)	0.253    0.217/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[52][23]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[54][0]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[52][0]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[48][0]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[50][23]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[52][20]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[54][20]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[48][20]/RN    1
@(R)->CLK(R)	0.253    0.218/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[50][20]/RN    1
@(R)->CLK(R)	0.253    0.219/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[54][5]/RN    1
@(R)->CLK(R)	0.253    0.219/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[52][5]/RN    1
@(R)->CLK(R)	0.253    0.219/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[54][2]/RN    1
@(R)->CLK(R)	0.296    0.220/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[51][14]/RN    1
@(R)->CLK(R)	0.253    0.220/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[57][5]/RN    1
@(R)->CLK(R)	0.253    0.220/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[49][2]/RN    1
@(R)->CLK(R)	0.296    0.220/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[60][14]/RN    1
@(R)->CLK(R)	0.296    0.220/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[47][14]/RN    1
@(R)->CLK(R)	0.296    0.220/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[47][21]/RN    1
@(R)->CLK(R)	0.253    0.220/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[49][5]/RN    1
@(R)->CLK(R)	0.253    0.220/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[53][5]/RN    1
@(R)->CLK(R)	0.253    0.220/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[57][20]/RN    1
@(R)->CLK(R)	0.253    0.221/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[49][20]/RN    1
@(R)->CLK(R)	0.253    0.221/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[53][0]/RN    1
@(R)->CLK(R)	0.253    0.221/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[49][0]/RN    1
@(R)->CLK(R)	0.253    0.221/*         -0.253/*        DP0/DEC_STAGE/RF/memory_reg[53][20]/RN    1
@(R)->CLK(R)	0.296    0.221/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[51][21]/RN    1
@(R)->CLK(R)	0.296    0.222/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[60][21]/RN    1
@(R)->CLK(R)	0.296    0.222/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[47][18]/RN    1
@(R)->CLK(R)	0.296    0.222/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[43][18]/RN    1
@(R)->CLK(R)	0.296    0.222/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[60][18]/RN    1
@(R)->CLK(R)	0.296    0.222/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[43][21]/RN    1
@(R)->CLK(R)	0.296    0.223/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[44][21]/RN    1
@(R)->CLK(R)	0.296    0.224/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[44][18]/RN    1
@(R)->CLK(R)	0.296    0.225/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[46][21]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[41][21]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[42][14]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[41][22]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[42][21]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[41][14]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[46][14]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[46][18]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[44][14]/RN    1
@(R)->CLK(R)	0.296    0.226/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[40][21]/RN    1
@(R)->CLK(R)	0.296    0.227/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[42][18]/RN    1
@(R)->CLK(R)	0.296    0.227/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[40][18]/RN    1
@(R)->CLK(R)	0.296    0.227/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[41][18]/RN    1
@(R)->CLK(R)	0.296    0.227/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[41][1]/RN    1
@(R)->CLK(R)	0.296    0.227/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[42][1]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[40][13]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[61][1]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[40][1]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[61][18]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[32][1]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[34][18]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[32][13]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[34][1]/RN    1
@(R)->CLK(R)	0.296    0.228/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[32][18]/RN    1
@(R)->CLK(R)	0.256    0.237/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[20][20]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[17][20]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[28][20]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[59][5]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[55][5]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[59][20]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[22][0]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[56][20]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[58][0]/RN    1
@(R)->CLK(R)	0.219    0.238/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[58][20]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[20][0]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[20][23]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[20][17]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[28][17]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[28][0]/RN    1
@(R)->CLK(R)	0.256    0.238/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[22][23]/RN    1
@(R)->CLK(R)	0.256    0.239/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[17][0]/RN    1
@(R)->CLK(R)	0.191    0.239/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[59][23]/RN    1
@(R)->CLK(R)	0.256    0.239/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[28][23]/RN    1
@(R)->CLK(R)	0.256    0.239/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[45][0]/RN    1
@(R)->CLK(R)	0.192    0.240/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[59][0]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[19][0]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[19][23]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[17][23]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[19][20]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[45][17]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[45][23]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[45][20]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[19][5]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[18][23]/RN    1
@(R)->CLK(R)	0.191    0.240/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[21][0]/RN    1
@(R)->CLK(R)	0.191    0.240/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[23][0]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[30][23]/RN    1
@(R)->CLK(R)	0.256    0.240/*         -0.256/*        DP0/DEC_STAGE/RF/memory_reg[30][17]/RN    1
@(R)->CLK(R)	0.191    0.240/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[55][20]/RN    1
@(R)->CLK(R)	0.191    0.240/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[55][0]/RN    1
@(R)->CLK(R)	0.191    0.241/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[22][20]/RN    1
@(R)->CLK(R)	0.191    0.241/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[28][5]/RN    1
@(R)->CLK(R)	0.191    0.241/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[20][5]/RN    1
@(R)->CLK(R)	0.191    0.241/*         -0.191/*        DP0/DEC_STAGE/RF/memory_reg[22][5]/RN    1
@(R)->CLK(R)	0.251    0.247/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[63][3]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[50][2]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[48][5]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[50][5]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[50][3]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[48][3]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[54][3]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[52][3]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[52][2]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[48][2]/RN    1
@(R)->CLK(R)	0.251    0.248/*         -0.251/*        DP0/DEC_STAGE/RF/memory_reg[54][26]/RN    1
@(R)->CLK(R)	0.258    0.249/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[46][26]/RN    1
@(R)->CLK(R)	0.258    0.249/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[44][26]/RN    1
@(R)->CLK(R)	0.258    0.249/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[44][29]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[43][29]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[46][3]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[44][3]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[43][2]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[41][3]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[42][3]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[41][2]/RN    1
@(R)->CLK(R)	0.310    0.250/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[62][5]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[42][26]/RN    1
@(R)->CLK(R)	0.258    0.250/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[40][26]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[60][5]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[47][5]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[60][2]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[47][20]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[43][20]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[60][20]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[47][0]/RN    1
@(R)->CLK(R)	0.310    0.251/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[60][0]/RN    1
@(R)->CLK(R)	0.310    0.252/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[43][5]/RN    1
@(R)->CLK(R)	0.310    0.252/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[46][2]/RN    1
@(R)->CLK(R)	0.310    0.252/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[44][2]/RN    1
@(R)->CLK(R)	0.310    0.252/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[46][5]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[41][5]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[42][2]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[42][5]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[40][5]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[41][20]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[42][20]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[40][20]/RN    1
@(R)->CLK(R)	0.310    0.253/*         -0.310/*        DP0/DEC_STAGE/RF/memory_reg[40][0]/RN    1
@(R)->CLK(R)	0.246    0.254/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[41][30]/RN    1
@(R)->CLK(R)	0.246    0.254/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[46][24]/RN    1
@(R)->CLK(R)	0.246    0.255/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[46][29]/RN    1
@(R)->CLK(R)	0.279    0.255/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[47][17]/RN    1
@(R)->CLK(R)	0.279    0.255/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[60][22]/RN    1
@(R)->CLK(R)	0.246    0.256/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[41][29]/RN    1
@(R)->CLK(R)	0.279    0.256/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[43][17]/RN    1
@(R)->CLK(R)	0.279    0.257/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][2]/RN    1
@(R)->CLK(R)	0.279    0.257/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[43][22]/RN    1
@(R)->CLK(R)	0.279    0.257/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[43][14]/RN    1
@(R)->CLK(R)	0.246    0.257/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[40][30]/RN    1
@(R)->CLK(R)	0.279    0.257/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][22]/RN    1
@(R)->CLK(R)	0.279    0.257/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][2]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[46][17]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][3]/RN    1
@(R)->CLK(R)	0.246    0.258/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[42][30]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][3]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[22][3]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][2]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][5]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][2]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][5]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][2]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][5]/RN    1
@(R)->CLK(R)	0.246    0.258/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[42][24]/RN    1
@(R)->CLK(R)	0.246    0.258/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[40][24]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][2]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[42][22]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[42][17]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[46][22]/RN    1
@(R)->CLK(R)	0.279    0.258/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[41][17]/RN    1
@(R)->CLK(R)	0.246    0.258/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[61][30]/RN    1
@(R)->CLK(R)	0.279    0.259/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][3]/RN    1
@(R)->CLK(R)	0.193    0.259/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[22][2]/RN    1
@(R)->CLK(R)	0.279    0.259/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][3]/RN    1
@(R)->CLK(R)	0.246    0.259/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[34][30]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[32][30]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][3]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[53][3]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[34][24]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][26]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][3]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[32][24]/RN    1
@(R)->CLK(R)	0.193    0.260/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[20][2]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][17]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[34][25]/RN    1
@(R)->CLK(R)	0.193    0.260/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[28][3]/RN    1
@(R)->CLK(R)	0.193    0.260/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[17][2]/RN    1
@(R)->CLK(R)	0.193    0.260/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[20][3]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[38][25]/RN    1
@(R)->CLK(R)	0.279    0.260/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][23]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[36][24]/RN    1
@(R)->CLK(R)	0.246    0.260/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[37][24]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[53][2]/RN    1
@(R)->CLK(R)	0.193    0.261/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[17][3]/RN    1
@(R)->CLK(R)	0.193    0.261/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[19][26]/RN    1
@(R)->CLK(R)	0.197    0.261/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[28][2]/RN    1
@(R)->CLK(R)	0.197    0.261/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[21][5]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[41][23]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[46][23]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[57][2]/RN    1
@(R)->CLK(R)	0.193    0.261/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[45][26]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[41][0]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][0]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[43][0]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[57][3]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][20]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[44][5]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[46][0]/RN    1
@(R)->CLK(R)	0.279    0.261/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[46][20]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[49][3]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[42][23]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[52][26]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[42][0]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[45][3]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[19][3]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[57][26]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[22][26]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[20][26]/RN    1
@(R)->CLK(R)	0.279    0.262/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[49][26]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[17][26]/RN    1
@(R)->CLK(R)	0.197    0.262/*         -0.197/*        DP0/DEC_STAGE/RF/memory_reg[20][29]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[53][26]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[57][29]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[40][23]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[53][29]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[49][29]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[49][30]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[53][30]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][23]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[40][17]/RN    1
@(R)->CLK(R)	0.279    0.263/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][17]/RN    1
@(R)->CLK(R)	0.279    0.264/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][0]/RN    1
@(R)->CLK(R)	0.219    0.265/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[19][29]/RN    1
@(R)->CLK(R)	0.279    0.265/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][0]/RN    1
@(R)->CLK(R)	0.219    0.265/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[45][29]/RN    1
@(R)->CLK(R)	0.219    0.265/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[17][29]/RN    1
@(R)->CLK(R)	0.219    0.265/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[19][30]/RN    1
@(R)->CLK(R)	0.279    0.265/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[32][23]/RN    1
@(R)->CLK(R)	0.219    0.265/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[20][30]/RN    1
@(R)->CLK(R)	0.219    0.266/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[45][30]/RN    1
@(R)->CLK(R)	0.219    0.266/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[18][30]/RN    1
@(R)->CLK(R)	0.279    0.266/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][23]/RN    1
@(R)->CLK(R)	0.219    0.266/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[30][30]/RN    1
@(R)->CLK(R)	0.219    0.266/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[30][29]/RN    1
@(R)->CLK(R)	0.219    0.266/*         -0.219/*        DP0/DEC_STAGE/RF/memory_reg[18][29]/RN    1
@(R)->CLK(R)	0.279    0.266/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[32][17]/RN    1
@(R)->CLK(R)	0.279    0.266/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][17]/RN    1
@(R)->CLK(R)	0.288    0.267/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[44][24]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[32][22]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][22]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[32][14]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][14]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][14]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][21]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[34][21]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[61][22]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[32][21]/RN    1
@(R)->CLK(R)	0.288    0.267/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[43][24]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[40][14]/RN    1
@(R)->CLK(R)	0.279    0.267/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[40][22]/RN    1
@(R)->CLK(R)	0.288    0.268/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[43][4]/RN    1
@(R)->CLK(R)	0.288    0.268/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[43][25]/RN    1
@(R)->CLK(R)	0.289    0.269/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[60][24]/RN    1
@(R)->CLK(R)	0.289    0.271/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[51][24]/RN    1
@(R)->CLK(R)	0.289    0.273/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[47][25]/RN    1
@(R)->CLK(R)	0.289    0.273/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[60][25]/RN    1
@(R)->CLK(R)	0.289    0.273/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[60][4]/RN    1
@(R)->CLK(R)	0.289    0.273/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[51][4]/RN    1
@(R)->CLK(R)	0.289    0.273/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[62][4]/RN    1
@(R)->CLK(R)	0.289    0.274/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[51][25]/RN    1
@(R)->CLK(R)	0.289    0.274/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[63][25]/RN    1
@(R)->CLK(R)	0.289    0.275/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[50][25]/RN    1
@(R)->CLK(R)	0.289    0.275/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[62][25]/RN    1
@(R)->CLK(R)	0.289    0.276/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[63][24]/RN    1
@(R)->CLK(R)	0.289    0.276/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[62][24]/RN    1
@(R)->CLK(R)	0.289    0.277/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[63][30]/RN    1
@(R)->CLK(R)	0.289    0.277/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[62][30]/RN    1
@(R)->CLK(R)	0.289    0.277/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[51][30]/RN    1
@(R)->CLK(R)	0.289    0.277/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[50][24]/RN    1
@(R)->CLK(R)	0.289    0.278/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[48][24]/RN    1
@(R)->CLK(R)	0.289    0.278/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[54][25]/RN    1
@(R)->CLK(R)	0.289    0.279/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[54][24]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[52][24]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[54][30]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[57][30]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[49][24]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[57][24]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[53][24]/RN    1
@(R)->CLK(R)	0.289    0.280/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[52][30]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[57][25]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[49][25]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[53][25]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[57][4]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[57][27]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[53][4]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[52][29]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[49][4]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[54][29]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[48][29]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[63][29]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[48][30]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[50][29]/RN    1
@(R)->CLK(R)	0.289    0.281/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[50][30]/RN    1
@(R)->CLK(R)	0.289    0.282/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[48][26]/RN    1
@(R)->CLK(R)	0.289    0.282/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[50][26]/RN    1
@(R)->CLK(R)	0.296    0.318/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[33][14]/RN    1
@(R)->CLK(R)	0.305    0.318/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[17][30]/RN    1
@(R)->CLK(R)	0.296    0.318/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[36][14]/RN    1
@(R)->CLK(R)	0.305    0.319/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[17][24]/RN    1
@(R)->CLK(R)	0.305    0.319/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[45][24]/RN    1
@(R)->CLK(R)	0.305    0.319/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[19][24]/RN    1
@(R)->CLK(R)	0.296    0.319/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[37][22]/RN    1
@(R)->CLK(R)	0.305    0.319/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[19][25]/RN    1
@(R)->CLK(R)	0.305    0.319/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[45][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[17][4]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[17][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[45][4]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[19][4]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[19][27]/RN    1
@(R)->CLK(R)	0.214    0.320/*         -0.214/*        DP0/DEC_STAGE/RF/memory_reg[30][24]/RN    1
@(R)->CLK(R)	0.214    0.320/*         -0.214/*        DP0/DEC_STAGE/RF/memory_reg[18][24]/RN    1
@(R)->CLK(R)	0.214    0.320/*         -0.214/*        DP0/DEC_STAGE/RF/memory_reg[18][25]/RN    1
@(R)->CLK(R)	0.214    0.320/*         -0.214/*        DP0/DEC_STAGE/RF/memory_reg[18][4]/RN    1
@(R)->CLK(R)	0.214    0.320/*         -0.214/*        DP0/DEC_STAGE/RF/memory_reg[30][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[28][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[20][24]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[23][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[22][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[20][25]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[28][4]/RN    1
@(R)->CLK(R)	0.296    0.320/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[33][22]/RN    1
@(R)->CLK(R)	0.305    0.320/*         -0.305/*        DP0/DEC_STAGE/RF/memory_reg[22][4]/RN    1
@(R)->CLK(R)	0.296    0.323/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[35][22]/RN    1
@(R)->CLK(R)	0.254    0.323/*         -0.254/*        DP0/DEC_STAGE/RF/memory_reg[16][26]/RN    1
@(R)->CLK(R)	0.254    0.324/*         -0.254/*        DP0/DEC_STAGE/RF/memory_reg[27][26]/RN    1
@(R)->CLK(R)	0.296    0.324/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[39][22]/RN    1
@(R)->CLK(R)	0.296    0.325/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[35][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[33][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[36][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[38][22]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[36][22]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[39][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[38][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[37][23]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[37][17]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[36][23]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[35][23]/RN    1
@(R)->CLK(R)	0.296    0.326/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[38][23]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[33][23]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[39][23]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[39][0]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[33][0]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[38][0]/RN    1
@(R)->CLK(R)	0.296    0.327/*         -0.296/*        DP0/DEC_STAGE/RF/memory_reg[37][0]/RN    1
@(R)->CLK(R)	0.300    0.340/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[61][24]/RN    1
@(R)->CLK(R)	0.300    0.341/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[40][25]/RN    1
@(R)->CLK(R)	0.300    0.342/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[40][4]/RN    1
@(R)->CLK(R)	0.300    0.342/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[61][25]/RN    1
@(R)->CLK(R)	0.300    0.342/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[61][4]/RN    1
@(R)->CLK(R)	0.278    0.342/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][29]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[42][29]/RN    1
@(R)->CLK(R)	0.252    0.343/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[45][14]/RN    1
@(R)->CLK(R)	0.300    0.343/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[34][4]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[40][29]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[41][26]/RN    1
@(R)->CLK(R)	0.300    0.343/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][25]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][29]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][26]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][26]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][29]/RN    1
@(R)->CLK(R)	0.311    0.343/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[33][25]/RN    1
@(R)->CLK(R)	0.278    0.343/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][26]/RN    1
@(R)->CLK(R)	0.252    0.343/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[18][14]/RN    1
@(R)->CLK(R)	0.300    0.343/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][4]/RN    1
@(R)->CLK(R)	0.311    0.343/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[35][25]/RN    1
@(R)->CLK(R)	0.311    0.343/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[39][25]/RN    1
@(R)->CLK(R)	0.311    0.343/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[33][24]/RN    1
@(R)->CLK(R)	0.300    0.344/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[34][27]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[40][3]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[18][17]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][3]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[31][17]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[16][17]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[30][14]/RN    1
@(R)->CLK(R)	0.300    0.344/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][27]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][3]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][2]/RN    1
@(R)->CLK(R)	0.311    0.344/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[39][4]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][3]/RN    1
@(R)->CLK(R)	0.278    0.344/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][2]/RN    1
@(R)->CLK(R)	0.311    0.344/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[35][4]/RN    1
@(R)->CLK(R)	0.311    0.344/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[36][25]/RN    1
@(R)->CLK(R)	0.311    0.344/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[33][4]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[30][22]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[16][22]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[30][21]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[18][21]/RN    1
@(R)->CLK(R)	0.252    0.344/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[18][22]/RN    1
@(R)->CLK(R)	0.300    0.344/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[34][15]/RN    1
@(R)->CLK(R)	0.300    0.344/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][15]/RN    1
@(R)->CLK(R)	0.311    0.345/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[37][4]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[34][19]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[34][31]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][31]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[32][19]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[61][19]/RN    1
@(R)->CLK(R)	0.311    0.345/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[36][4]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[40][31]/RN    1
@(R)->CLK(R)	0.300    0.345/*         -0.300/*        DP0/DEC_STAGE/RF/memory_reg[40][19]/RN    1
@(R)->CLK(R)	0.311    0.345/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[38][27]/RN    1
@(R)->CLK(R)	0.311    0.345/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[35][27]/RN    1
@(R)->CLK(R)	0.311    0.345/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[38][4]/RN    1
@(R)->CLK(R)	0.311    0.346/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[39][27]/RN    1
@(R)->CLK(R)	0.311    0.346/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[33][27]/RN    1
@(R)->CLK(R)	0.311    0.346/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[37][15]/RN    1
@(R)->CLK(R)	0.311    0.346/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[33][15]/RN    1
@(R)->CLK(R)	0.290    0.347/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[37][25]/RN    1
@(R)->CLK(R)	0.290    0.349/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[35][24]/RN    1
@(R)->CLK(R)	0.290    0.349/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[38][24]/RN    1
@(R)->CLK(R)	0.284    0.350/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[17][21]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[33][30]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[38][30]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[37][30]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[36][29]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[36][30]/RN    1
@(R)->CLK(R)	0.290    0.351/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[35][29]/RN    1
@(R)->CLK(R)	0.284    0.352/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[17][22]/RN    1
@(R)->CLK(R)	0.284    0.352/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[20][21]/RN    1
@(R)->CLK(R)	0.291    0.352/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][24]/RN    1
@(R)->CLK(R)	0.291    0.352/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[35][30]/RN    1
@(R)->CLK(R)	0.284    0.352/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[28][21]/RN    1
@(R)->CLK(R)	0.291    0.353/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][30]/RN    1
@(R)->CLK(R)	0.291    0.354/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[37][29]/RN    1
@(R)->CLK(R)	0.291    0.354/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[33][29]/RN    1
@(R)->CLK(R)	0.291    0.354/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][29]/RN    1
@(R)->CLK(R)	0.284    0.355/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][21]/RN    1
@(R)->CLK(R)	0.284    0.356/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][21]/RN    1
@(R)->CLK(R)	0.284    0.356/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][21]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][21]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][21]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][18]/RN    1
@(R)->CLK(R)	0.291    0.357/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[33][26]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][14]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][14]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][14]/RN    1
@(R)->CLK(R)	0.284    0.357/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][22]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][22]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[22][22]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][14]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][21]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][18]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[38][26]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[37][26]/RN    1
@(R)->CLK(R)	0.284    0.358/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][18]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[38][29]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][26]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[36][26]/RN    1
@(R)->CLK(R)	0.291    0.358/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[35][26]/RN    1
@(R)->CLK(R)	0.284    0.359/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][18]/RN    1
@(R)->CLK(R)	0.291    0.359/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[35][3]/RN    1
@(R)->CLK(R)	0.284    0.359/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][18]/RN    1
@(R)->CLK(R)	0.291    0.359/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][3]/RN    1
@(R)->CLK(R)	0.284    0.359/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][18]/RN    1
@(R)->CLK(R)	0.291    0.359/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[33][3]/RN    1
@(R)->CLK(R)	0.284    0.360/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][1]/RN    1
@(R)->CLK(R)	0.291    0.360/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[33][2]/RN    1
@(R)->CLK(R)	0.291    0.360/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[39][2]/RN    1
@(R)->CLK(R)	0.284    0.361/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][1]/RN    1
@(R)->CLK(R)	0.284    0.361/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][1]/RN    1
@(R)->CLK(R)	0.284    0.361/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][1]/RN    1
@(R)->CLK(R)	0.284    0.362/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][1]/RN    1
@(R)->CLK(R)	0.284    0.363/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][13]/RN    1
@(R)->CLK(R)	0.284    0.363/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[22][13]/RN    1
@(R)->CLK(R)	0.284    0.363/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][13]/RN    1
@(R)->CLK(R)	0.284    0.363/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][13]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[20][8]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[55][11]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[23][8]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[22][8]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][11]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[21][8]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][11]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][11]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][11]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][8]/RN    1
@(R)->CLK(R)	0.284    0.364/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[59][13]/RN    1
@(R)->CLK(R)	0.284    0.365/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[58][13]/RN    1
@(R)->CLK(R)	0.284    0.365/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[56][13]/RN    1
@(R)->CLK(R)	0.284    0.365/*         -0.284/*        DP0/DEC_STAGE/RF/memory_reg[53][13]/RN    1
@(R)->CLK(R)	0.314    0.391/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][4]/RN    1
@(R)->CLK(R)	0.314    0.393/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][27]/RN    1
@(R)->CLK(R)	0.314    0.394/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[62][27]/RN    1
@(R)->CLK(R)	0.314    0.394/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[51][27]/RN    1
@(R)->CLK(R)	0.314    0.394/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[63][27]/RN    1
@(R)->CLK(R)	0.314    0.394/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[51][31]/RN    1
@(R)->CLK(R)	0.314    0.394/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[63][31]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[50][27]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][27]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[50][31]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[62][15]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[62][31]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][27]/RN    1
@(R)->CLK(R)	0.314    0.395/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[44][27]/RN    1
@(R)->CLK(R)	0.314    0.396/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][15]/RN    1
@(R)->CLK(R)	0.314    0.397/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[47][31]/RN    1
@(R)->CLK(R)	0.314    0.397/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][31]/RN    1
@(R)->CLK(R)	0.314    0.397/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][19]/RN    1
@(R)->CLK(R)	0.314    0.398/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[44][19]/RN    1
@(R)->CLK(R)	0.314    0.398/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[46][19]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[42][19]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[41][15]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[42][15]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[46][15]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[44][15]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[41][19]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[46][27]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[41][27]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[46][4]/RN    1
@(R)->CLK(R)	0.314    0.400/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[42][31]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[40][28]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[40][16]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[44][31]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[44][28]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[46][31]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[43][31]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][16]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[62][19]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][19]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[62][16]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][15]/RN    1
@(R)->CLK(R)	0.314    0.401/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[60][28]/RN    1
@(R)->CLK(R)	0.269    0.401/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[47][24]/RN    1
@(R)->CLK(R)	0.269    0.402/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[44][25]/RN    1
@(R)->CLK(R)	0.269    0.402/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[41][24]/RN    1
@(R)->CLK(R)	0.269    0.402/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[46][25]/RN    1
@(R)->CLK(R)	0.269    0.403/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[42][25]/RN    1
@(R)->CLK(R)	0.269    0.403/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[41][25]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[44][4]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[41][4]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[42][4]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[42][27]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[40][27]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[40][15]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[61][27]/RN    1
@(R)->CLK(R)	0.269    0.404/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[61][15]/RN    1
@(R)->CLK(R)	0.272    0.408/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[2][5]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[1][20]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[13][5]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[13][2]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[1][5]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[6][2]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[4][5]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[7][2]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[7][5]/RN    1
@(R)->CLK(R)	0.272    0.409/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[6][5]/RN    1
@(R)->CLK(R)	0.272    0.410/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[7][20]/RN    1
@(R)->CLK(R)	0.272    0.410/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[4][20]/RN    1
@(R)->CLK(R)	0.272    0.410/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[6][20]/RN    1
@(R)->CLK(R)	0.272    0.410/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[13][20]/RN    1
@(R)->CLK(R)	0.272    0.410/*         -0.272/*        DP0/DEC_STAGE/RF/memory_reg[1][0]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[24][3]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[26][3]/RN    1
@(R)->CLK(R)	0.220    0.415/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[25][5]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[16][3]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[27][2]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[24][2]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[31][3]/RN    1
@(R)->CLK(R)	0.226    0.415/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[26][2]/RN    1
@(R)->CLK(R)	0.226    0.416/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[1][3]/RN    1
@(R)->CLK(R)	0.220    0.416/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][5]/RN    1
@(R)->CLK(R)	0.226    0.416/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[1][26]/RN    1
@(R)->CLK(R)	0.226    0.416/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[6][3]/RN    1
@(R)->CLK(R)	0.226    0.416/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[7][26]/RN    1
@(R)->CLK(R)	0.226    0.416/*         -0.226/*        DP0/DEC_STAGE/RF/memory_reg[4][26]/RN    1
@(R)->CLK(R)	0.220    0.416/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[26][5]/RN    1
@(R)->CLK(R)	0.220    0.416/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[16][2]/RN    1
@(R)->CLK(R)	0.220    0.416/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[31][2]/RN    1
@(R)->CLK(R)	0.193    0.416/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[30][26]/RN    1
@(R)->CLK(R)	0.220    0.417/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[27][5]/RN    1
@(R)->CLK(R)	0.220    0.417/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[27][20]/RN    1
@(R)->CLK(R)	0.193    0.417/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[18][26]/RN    1
@(R)->CLK(R)	0.220    0.417/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][20]/RN    1
@(R)->CLK(R)	0.269    0.417/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[30][3]/RN    1
@(R)->CLK(R)	0.193    0.417/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[24][26]/RN    1
@(R)->CLK(R)	0.220    0.418/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][0]/RN    1
@(R)->CLK(R)	0.269    0.418/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[18][3]/RN    1
@(R)->CLK(R)	0.220    0.418/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[26][0]/RN    1
@(R)->CLK(R)	0.269    0.418/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[45][2]/RN    1
@(R)->CLK(R)	0.220    0.418/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[27][0]/RN    1
@(R)->CLK(R)	0.193    0.418/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[27][3]/RN    1
@(R)->CLK(R)	0.193    0.418/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[2][3]/RN    1
@(R)->CLK(R)	0.269    0.418/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[18][2]/RN    1
@(R)->CLK(R)	0.193    0.418/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[2][2]/RN    1
@(R)->CLK(R)	0.193    0.418/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[25][3]/RN    1
@(R)->CLK(R)	0.220    0.418/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[27][23]/RN    1
@(R)->CLK(R)	0.193    0.418/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[13][26]/RN    1
@(R)->CLK(R)	0.220    0.418/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][23]/RN    1
@(R)->CLK(R)	0.193    0.419/*         -0.193/*        DP0/DEC_STAGE/RF/memory_reg[25][2]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[30][2]/RN    1
@(R)->CLK(R)	0.220    0.419/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][17]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[30][5]/RN    1
@(R)->CLK(R)	0.198    0.419/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[1][2]/RN    1
@(R)->CLK(R)	0.198    0.419/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[13][3]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[18][5]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[45][5]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[17][5]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[19][2]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[30][20]/RN    1
@(R)->CLK(R)	0.220    0.419/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[24][14]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[18][20]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[30][0]/RN    1
@(R)->CLK(R)	0.269    0.419/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[18][0]/RN    1
@(R)->CLK(R)	0.220    0.419/*         -0.220/*        DP0/DEC_STAGE/RF/memory_reg[31][14]/RN    1
@(R)->CLK(R)	0.285    0.462/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[23][4]/RN    1
@(R)->CLK(R)	0.279    0.463/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[28][24]/RN    1
@(R)->CLK(R)	0.279    0.463/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][24]/RN    1
@(R)->CLK(R)	0.285    0.463/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[28][27]/RN    1
@(R)->CLK(R)	0.279    0.464/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[22][24]/RN    1
@(R)->CLK(R)	0.279    0.464/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[22][30]/RN    1
@(R)->CLK(R)	0.279    0.464/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][30]/RN    1
@(R)->CLK(R)	0.285    0.464/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[55][4]/RN    1
@(R)->CLK(R)	0.279    0.465/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][30]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[21][27]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][27]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][4]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][27]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[59][4]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][4]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[21][4]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][25]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[59][25]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[55][25]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[22][27]/RN    1
@(R)->CLK(R)	0.298    0.465/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[20][4]/RN    1
@(R)->CLK(R)	0.279    0.465/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][24]/RN    1
@(R)->CLK(R)	0.285    0.465/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[23][27]/RN    1
@(R)->CLK(R)	0.279    0.465/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][30]/RN    1
@(R)->CLK(R)	0.285    0.466/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[55][27]/RN    1
@(R)->CLK(R)	0.298    0.466/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[20][27]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][29]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[28][30]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[22][29]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[28][29]/RN    1
@(R)->CLK(R)	0.285    0.466/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[59][27]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][29]/RN    1
@(R)->CLK(R)	0.285    0.466/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][16]/RN    1
@(R)->CLK(R)	0.285    0.466/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][15]/RN    1
@(R)->CLK(R)	0.279    0.466/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][29]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[21][15]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][29]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][15]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[17][27]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][16]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[17][15]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[45][15]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[55][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[23][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][29]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[22][31]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[20][15]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[55][31]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[28][31]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[20][31]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][29]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[28][26]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][30]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[22][15]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[45][27]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][30]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][19]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][19]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[56][24]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][30]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][25]/RN    1
@(R)->CLK(R)	0.279    0.467/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[58][24]/RN    1
@(R)->CLK(R)	0.285    0.467/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[58][28]/RN    1
@(R)->CLK(R)	0.298    0.467/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[28][15]/RN    1
@(R)->CLK(R)	0.279    0.468/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[59][24]/RN    1
@(R)->CLK(R)	0.279    0.468/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][24]/RN    1
@(R)->CLK(R)	0.279    0.468/*         -0.279/*        DP0/DEC_STAGE/RF/memory_reg[21][25]/RN    1
@(R)->CLK(R)	0.285    0.468/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[56][28]/RN    1
@(R)->CLK(R)	0.285    0.468/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[57][31]/RN    1
@(R)->CLK(R)	0.285    0.468/*         -0.285/*        DP0/DEC_STAGE/RF/memory_reg[57][28]/RN    1
@(R)->CLK(R)	0.287    0.468/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[6][26]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[18][15]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][19]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][28]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[18][27]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][15]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][31]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][27]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[30][4]/RN    1
@(R)->CLK(R)	0.298    0.468/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[18][31]/RN    1
@(R)->CLK(R)	0.287    0.469/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[13][29]/RN    1
@(R)->CLK(R)	0.287    0.470/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[6][29]/RN    1
@(R)->CLK(R)	0.287    0.470/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[7][29]/RN    1
@(R)->CLK(R)	0.287    0.470/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[1][29]/RN    1
@(R)->CLK(R)	0.287    0.470/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[1][30]/RN    1
@(R)->CLK(R)	0.311    0.470/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[27][21]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[26][22]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[2][20]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[25][20]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[26][21]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[2][0]/RN    1
@(R)->CLK(R)	0.287    0.471/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[2][29]/RN    1
@(R)->CLK(R)	0.311    0.471/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[24][22]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[25][0]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[13][0]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[2][23]/RN    1
@(R)->CLK(R)	0.227    0.471/*         -0.227/*        DP0/DEC_STAGE/RF/memory_reg[13][23]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[31][18]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[16][21]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[31][21]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[26][18]/RN    1
@(R)->CLK(R)	0.229    0.471/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[24][18]/RN    1
@(R)->CLK(R)	0.311    0.471/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[27][22]/RN    1
@(R)->CLK(R)	0.289    0.471/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[29][26]/RN    1
@(R)->CLK(R)	0.280    0.471/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[27][14]/RN    1
@(R)->CLK(R)	0.229    0.472/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[24][21]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[14][26]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[12][29]/RN    1
@(R)->CLK(R)	0.280    0.472/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[25][14]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[14][29]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[29][29]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[4][29]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[12][30]/RN    1
@(R)->CLK(R)	0.216    0.472/*         -0.216/*        DP0/DEC_STAGE/RF/memory_reg[26][20]/RN    1
@(R)->CLK(R)	0.311    0.472/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[25][22]/RN    1
@(R)->CLK(R)	0.216    0.472/*         -0.216/*        DP0/DEC_STAGE/RF/memory_reg[31][5]/RN    1
@(R)->CLK(R)	0.280    0.472/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[25][17]/RN    1
@(R)->CLK(R)	0.216    0.472/*         -0.216/*        DP0/DEC_STAGE/RF/memory_reg[16][5]/RN    1
@(R)->CLK(R)	0.216    0.472/*         -0.216/*        DP0/DEC_STAGE/RF/memory_reg[31][20]/RN    1
@(R)->CLK(R)	0.216    0.472/*         -0.216/*        DP0/DEC_STAGE/RF/memory_reg[16][20]/RN    1
@(R)->CLK(R)	0.289    0.472/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[12][26]/RN    1
@(R)->CLK(R)	0.229    0.472/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][21]/RN    1
@(R)->CLK(R)	0.229    0.473/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[27][18]/RN    1
@(R)->CLK(R)	0.311    0.473/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[13][22]/RN    1
@(R)->CLK(R)	0.280    0.473/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[2][14]/RN    1
@(R)->CLK(R)	0.229    0.473/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][18]/RN    1
@(R)->CLK(R)	0.311    0.473/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[1][22]/RN    1
@(R)->CLK(R)	0.280    0.473/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][14]/RN    1
@(R)->CLK(R)	0.280    0.473/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[2][22]/RN    1
@(R)->CLK(R)	0.280    0.473/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][14]/RN    1
@(R)->CLK(R)	0.290    0.473/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[4][3]/RN    1
@(R)->CLK(R)	0.290    0.473/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[4][2]/RN    1
@(R)->CLK(R)	0.290    0.473/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[7][3]/RN    1
@(R)->CLK(R)	0.311    0.473/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[1][21]/RN    1
@(R)->CLK(R)	0.311    0.473/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[2][21]/RN    1
@(R)->CLK(R)	0.289    0.473/*         -0.289/*        DP0/DEC_STAGE/RF/memory_reg[29][3]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][17]/RN    1
@(R)->CLK(R)	0.311    0.474/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[13][21]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][14]/RN    1
@(R)->CLK(R)	0.287    0.474/*         -0.287/*        DP0/DEC_STAGE/RF/memory_reg[25][30]/RN    1
@(R)->CLK(R)	0.311    0.474/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[2][18]/RN    1
@(R)->CLK(R)	0.311    0.474/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[1][18]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][17]/RN    1
@(R)->CLK(R)	0.229    0.474/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[27][1]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][17]/RN    1
@(R)->CLK(R)	0.290    0.474/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[12][3]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][14]/RN    1
@(R)->CLK(R)	0.280    0.474/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][17]/RN    1
@(R)->CLK(R)	0.311    0.474/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[13][18]/RN    1
@(R)->CLK(R)	0.229    0.474/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[31][1]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[13][1]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[2][1]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[1][1]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][23]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][23]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][23]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][14]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][0]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][0]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[6][18]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[7][18]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][22]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][22]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[29][0]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[4][18]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[6][1]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[4][21]/RN    1
@(R)->CLK(R)	0.311    0.475/*         -0.311/*        DP0/DEC_STAGE/RF/memory_reg[7][21]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[6][21]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][17]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][22]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[12][17]/RN    1
@(R)->CLK(R)	0.290    0.475/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[3][2]/RN    1
@(R)->CLK(R)	0.203    0.475/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[31][0]/RN    1
@(R)->CLK(R)	0.203    0.475/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[16][0]/RN    1
@(R)->CLK(R)	0.203    0.475/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[31][23]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[29][14]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[14][17]/RN    1
@(R)->CLK(R)	0.229    0.475/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][1]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[29][17]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[29][23]/RN    1
@(R)->CLK(R)	0.280    0.475/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][23]/RN    1
@(R)->CLK(R)	0.202    0.476/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[27][17]/RN    1
@(R)->CLK(R)	0.202    0.476/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[2][17]/RN    1
@(R)->CLK(R)	0.202    0.476/*         -0.202/*        DP0/DEC_STAGE/RF/memory_reg[25][23]/RN    1
@(R)->CLK(R)	0.290    0.476/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[9][3]/RN    1
@(R)->CLK(R)	0.288    0.476/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[27][30]/RN    1
@(R)->CLK(R)	0.229    0.476/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[2][13]/RN    1
@(R)->CLK(R)	0.290    0.476/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[15][2]/RN    1
@(R)->CLK(R)	0.198    0.476/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[16][23]/RN    1
@(R)->CLK(R)	0.198    0.476/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[26][23]/RN    1
@(R)->CLK(R)	0.229    0.476/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][13]/RN    1
@(R)->CLK(R)	0.192    0.477/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[26][17]/RN    1
@(R)->CLK(R)	0.229    0.477/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][8]/RN    1
@(R)->CLK(R)	0.229    0.477/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[27][8]/RN    1
@(R)->CLK(R)	0.229    0.477/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[2][8]/RN    1
@(R)->CLK(R)	0.192    0.477/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[26][14]/RN    1
@(R)->CLK(R)	0.198    0.477/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[16][14]/RN    1
@(R)->CLK(R)	0.198    0.477/*         -0.198/*        DP0/DEC_STAGE/RF/memory_reg[31][22]/RN    1
@(R)->CLK(R)	0.290    0.477/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[8][3]/RN    1
@(R)->CLK(R)	0.229    0.477/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[25][9]/RN    1
@(R)->CLK(R)	0.290    0.477/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[10][2]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[21]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[22]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[3]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[10][3]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[8][2]/RN    1
@(R)->CLK(R)	0.229    0.478/*         -0.229/*        DP0/DEC_STAGE/RF/memory_reg[13][10]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[8][5]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[10][5]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[18]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[8][26]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[23]/RN    1
@(R)->CLK(R)	0.275    0.478/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[20]/RN    1
@(R)->CLK(R)	0.288    0.478/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[27][24]/RN    1
@(R)->CLK(R)	0.290    0.478/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[15][26]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[3][3]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[9][26]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[3][26]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[15][3]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[14][3]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[9][29]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[3][29]/RN    1
@(R)->CLK(R)	0.290    0.479/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[15][29]/RN    1
@(R)->CLK(R)	0.288    0.479/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[25][25]/RN    1
@(R)->CLK(R)	0.288    0.479/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[2][24]/RN    1
@(R)->CLK(R)	0.288    0.480/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[31][25]/RN    1
@(R)->CLK(R)	0.314    0.481/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[22][1]/RN    1
@(R)->CLK(R)	0.294    0.481/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[55][8]/RN    1
@(R)->CLK(R)	0.294    0.481/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[22][11]/RN    1
@(R)->CLK(R)	0.294    0.481/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[23][11]/RN    1
@(R)->CLK(R)	0.314    0.481/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[20][1]/RN    1
@(R)->CLK(R)	0.314    0.482/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[28][1]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[0]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[2]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[1]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[4]/RN    1
@(R)->CLK(R)	0.288    0.482/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[26][25]/RN    1
@(R)->CLK(R)	0.288    0.482/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[24][25]/RN    1
@(R)->CLK(R)	0.288    0.482/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[16][4]/RN    1
@(R)->CLK(R)	0.294    0.482/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[55][10]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[5]/RN    1
@(R)->CLK(R)	0.314    0.482/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[22][18]/RN    1
@(R)->CLK(R)	0.314    0.482/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[17][18]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[15]/RN    1
@(R)->CLK(R)	0.275    0.482/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[14]/RN    1
@(R)->CLK(R)	0.314    0.482/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[19][1]/RN    1
@(R)->CLK(R)	0.314    0.482/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[17][1]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[45][1]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[45][18]/RN    1
@(R)->CLK(R)	0.294    0.483/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[23][10]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[20][13]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[28][13]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[19][13]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[45][13]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[18][1]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[30][18]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[18][18]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[18][13]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[30][1]/RN    1
@(R)->CLK(R)	0.294    0.483/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[22][10]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[16][1]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[26][1]/RN    1
@(R)->CLK(R)	0.314    0.483/*         -0.314/*        DP0/DEC_STAGE/RF/memory_reg[16][18]/RN    1
@(R)->CLK(R)	0.288    0.483/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[31][4]/RN    1
@(R)->CLK(R)	0.294    0.484/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[20][10]/RN    1
@(R)->CLK(R)	0.294    0.484/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[28][9]/RN    1
@(R)->CLK(R)	0.288    0.484/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[26][4]/RN    1
@(R)->CLK(R)	0.288    0.484/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[16][27]/RN    1
@(R)->CLK(R)	0.294    0.485/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[17][10]/RN    1
@(R)->CLK(R)	0.288    0.485/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[26][27]/RN    1
@(R)->CLK(R)	0.288    0.485/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[26][15]/RN    1
@(R)->CLK(R)	0.288    0.485/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[16][15]/RN    1
@(R)->CLK(R)	0.294    0.485/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[45][9]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[19][9]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[45][11]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[17][11]/RN    1
@(R)->CLK(R)	0.288    0.486/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[31][15]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[45][10]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[19][10]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[17][9]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[28][10]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[19][11]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[28][11]/RN    1
@(R)->CLK(R)	0.294    0.486/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[28][8]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[18][10]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[18][9]/RN    1
@(R)->CLK(R)	0.278    0.487/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[37][2]/RN    1
@(R)->CLK(R)	0.288    0.487/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[24][15]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][10]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][9]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[18][11]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][6]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][11]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[17][8]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[20][11]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[45][8]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[17][13]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[19][8]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[18][8]/RN    1
@(R)->CLK(R)	0.278    0.487/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[36][2]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][8]/RN    1
@(R)->CLK(R)	0.278    0.487/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[38][3]/RN    1
@(R)->CLK(R)	0.278    0.487/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[37][3]/RN    1
@(R)->CLK(R)	0.278    0.487/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[36][3]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[30][13]/RN    1
@(R)->CLK(R)	0.294    0.487/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[16][13]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[31][27]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[27][27]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[24][4]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[24][27]/RN    1
@(R)->CLK(R)	0.275    0.488/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[6]/RN    1
@(R)->CLK(R)	0.278    0.488/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[38][5]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[27][15]/RN    1
@(R)->CLK(R)	0.288    0.488/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[25][15]/RN    1
@(R)->CLK(R)	0.278    0.488/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[38][2]/RN    1
@(R)->CLK(R)	0.276    0.488/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[7]/RN    1
@(R)->CLK(R)	0.278    0.489/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[35][2]/RN    1
@(R)->CLK(R)	0.288    0.489/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[27][31]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[13]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[12]/RN    1
@(R)->CLK(R)	0.288    0.490/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[2][15]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[8]/RN    1
@(R)->CLK(R)	0.288    0.490/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[2][31]/RN    1
@(R)->CLK(R)	0.278    0.490/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[37][5]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[9]/RN    1
@(R)->CLK(R)	0.288    0.490/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[6][31]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[11]/RN    1
@(R)->CLK(R)	0.276    0.490/*         -0.276/*        DP0/FET_STAGE/curr_pc_reg[10]/RN    1
@(R)->CLK(R)	0.278    0.490/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[35][5]/RN    1
@(R)->CLK(R)	0.278    0.490/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[33][5]/RN    1
@(R)->CLK(R)	0.278    0.490/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[39][5]/RN    1
@(R)->CLK(R)	0.278    0.490/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[36][5]/RN    1
@(R)->CLK(R)	0.288    0.490/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[6][19]/RN    1
@(R)->CLK(R)	0.288    0.490/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[2][19]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[36][20]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[2][28]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[6][16]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[6][28]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[7][16]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[25][28]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[36][0]/RN    1
@(R)->CLK(R)	0.288    0.491/*         -0.288/*        DP0/DEC_STAGE/RF/memory_reg[25][31]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][5]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[35][0]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[38][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[37][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][5]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[33][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[34][2]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[35][20]/RN    1
@(R)->CLK(R)	0.278    0.491/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[32][0]/RN    1
@(R)->CLK(R)	0.278    0.492/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[61][5]/RN    1
@(R)->CLK(R)	0.278    0.492/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[39][20]/RN    1
@(R)->CLK(R)	0.278    0.492/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[40][2]/RN    1
@(R)->CLK(R)	0.275    0.500/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[59][8]/RN    1
@(R)->CLK(R)	0.275    0.500/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[58][8]/RN    1
@(R)->CLK(R)	0.275    0.500/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[58][10]/RN    1
@(R)->CLK(R)	0.275    0.500/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[56][10]/RN    1
@(R)->CLK(R)	0.275    0.500/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[59][10]/RN    1
@(R)->CLK(R)	0.276    0.501/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[21][9]/RN    1
@(R)->CLK(R)	0.276    0.502/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[21][10]/RN    1
@(R)->CLK(R)	0.276    0.503/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[20][9]/RN    1
@(R)->CLK(R)	0.276    0.503/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[23][9]/RN    1
@(R)->CLK(R)	0.276    0.503/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[22][9]/RN    1
@(R)->CLK(R)	0.276    0.504/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[55][9]/RN    1
@(R)->CLK(R)	0.276    0.505/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[59][9]/RN    1
@(R)->CLK(R)	0.276    0.506/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[58][9]/RN    1
@(R)->CLK(R)	0.276    0.508/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[56][9]/RN    1
@(R)->CLK(R)	0.276    0.509/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[53][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[49][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[57][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[54][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][10]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[48][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[50][9]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[62][12]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[57][10]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][6]/RN    1
@(R)->CLK(R)	0.297    0.510/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[37][27]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][7]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[58][7]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[56][7]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[53][10]/RN    1
@(R)->CLK(R)	0.276    0.510/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[49][10]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[49][8]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[57][11]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[57][8]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[53][8]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][8]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[56][6]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[52][11]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[56][12]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[58][6]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[55][6]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[55][12]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[55][7]/RN    1
@(R)->CLK(R)	0.276    0.511/*         -0.276/*        DP0/DEC_STAGE/RF/memory_reg[58][12]/RN    1
@(R)->CLK(R)	0.275    0.512/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[31]/RN    1
@(R)->CLK(R)	0.297    0.512/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[36][27]/RN    1
@(R)->CLK(R)	0.275    0.512/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[17]/RN    1
@(R)->CLK(R)	0.275    0.512/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[16]/RN    1
@(R)->CLK(R)	0.275    0.512/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[19]/RN    1
@(R)->CLK(R)	0.275    0.512/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[30]/RN    1
@(R)->CLK(R)	0.275    0.513/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[29]/RN    1
@(R)->CLK(R)	0.275    0.513/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[24]/RN    1
@(R)->CLK(R)	0.275    0.513/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[28]/RN    1
@(R)->CLK(R)	0.275    0.514/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[26]/RN    1
@(R)->CLK(R)	0.297    0.514/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[38][15]/RN    1
@(R)->CLK(R)	0.297    0.514/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[36][15]/RN    1
@(R)->CLK(R)	0.275    0.514/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[27]/RN    1
@(R)->CLK(R)	0.275    0.514/*         -0.275/*        DP0/FET_STAGE/curr_pc_reg[25]/RN    1
@(R)->CLK(R)	0.297    0.514/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[39][15]/RN    1
@(R)->CLK(R)	0.297    0.514/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[35][15]/RN    1
@(R)->CLK(R)	0.297    0.516/*         -0.297/*        DP0/DEC_STAGE/RF/memory_reg[36][19]/RN    1
@(R)->CLK(R)	0.298    0.516/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[38][19]/RN    1
@(R)->CLK(R)	0.298    0.516/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[35][19]/RN    1
@(R)->CLK(R)	0.298    0.516/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[36][31]/RN    1
@(R)->CLK(R)	0.298    0.517/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[37][19]/RN    1
@(R)->CLK(R)	0.298    0.517/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[36][16]/RN    1
@(R)->CLK(R)	0.298    0.517/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[39][19]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[33][19]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[39][31]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[33][31]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[35][31]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[36][28]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[38][31]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[39][16]/RN    1
@(R)->CLK(R)	0.298    0.518/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[39][28]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[38][16]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[38][28]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[35][16]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[37][28]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[35][28]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[33][28]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[33][16]/RN    1
@(R)->CLK(R)	0.298    0.519/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[37][31]/RN    1
@(R)->CLK(R)	0.298    0.520/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[37][16]/RN    1
@(R)->CLK(R)	0.298    0.520/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[34][28]/RN    1
@(R)->CLK(R)	0.298    0.520/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[32][28]/RN    1
@(R)->CLK(R)	0.298    0.521/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[34][16]/RN    1
@(R)->CLK(R)	0.298    0.521/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[32][16]/RN    1
@(R)->CLK(R)	0.298    0.521/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[61][31]/RN    1
@(R)->CLK(R)	0.298    0.522/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[61][28]/RN    1
@(R)->CLK(R)	0.298    0.522/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[61][16]/RN    1
@(R)->CLK(R)	0.298    0.523/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[41][28]/RN    1
@(R)->CLK(R)	0.298    0.523/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[42][28]/RN    1
@(R)->CLK(R)	0.298    0.523/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[42][16]/RN    1
@(R)->CLK(R)	0.298    0.523/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[41][16]/RN    1
@(R)->CLK(R)	0.298    0.523/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[41][31]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[46][28]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[46][16]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[43][28]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[47][16]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[44][16]/RN    1
@(R)->CLK(R)	0.298    0.524/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[43][16]/RN    1
@(R)->CLK(R)	0.298    0.525/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[47][28]/RN    1
@(R)->CLK(R)	0.298    0.525/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[47][15]/RN    1
@(R)->CLK(R)	0.298    0.525/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[51][28]/RN    1
@(R)->CLK(R)	0.298    0.525/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[47][19]/RN    1
@(R)->CLK(R)	0.298    0.525/*         -0.298/*        DP0/DEC_STAGE/RF/memory_reg[62][28]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[24][9]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[27][11]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[26][11]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[24][11]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[31][11]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[27][9]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[31][9]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[26][9]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[16][9]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[16][11]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[31][8]/RN    1
@(R)->CLK(R)	0.258    0.537/*         -0.258/*        DP0/DEC_STAGE/RF/memory_reg[16][8]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[13][13]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[13][8]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[1][8]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[27][13]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[26][13]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[24][1]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[31][13]/RN    1
@(R)->CLK(R)	0.245    0.539/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[2][6]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[4][8]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[26][8]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[24][13]/RN    1
@(R)->CLK(R)	0.225    0.539/*         -0.225/*        DP0/DEC_STAGE/RF/memory_reg[24][8]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[1][13]/RN    1
@(R)->CLK(R)	0.245    0.539/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[31][6]/RN    1
@(R)->CLK(R)	0.238    0.539/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[4][13]/RN    1
@(R)->CLK(R)	0.238    0.540/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[7][13]/RN    1
@(R)->CLK(R)	0.238    0.540/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[6][13]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[26][10]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[27][10]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[24][10]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[31][12]/RN    1
@(R)->CLK(R)	0.238    0.540/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[7][1]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[16][10]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[31][10]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[31][7]/RN    1
@(R)->CLK(R)	0.245    0.540/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[30][12]/RN    1
@(R)->CLK(R)	0.268    0.545/*         -0.268/*        DP0/DEC_STAGE/RF/memory_reg[2][7]/RN    1
@(R)->CLK(R)	0.203    0.545/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[13][9]/RN    1
@(R)->CLK(R)	0.203    0.545/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[1][9]/RN    1
@(R)->CLK(R)	0.203    0.545/*         -0.203/*        DP0/DEC_STAGE/RF/memory_reg[13][11]/RN    1
@(R)->CLK(R)	0.192    0.545/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[2][11]/RN    1
@(R)->CLK(R)	0.192    0.545/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[25][11]/RN    1
@(R)->CLK(R)	0.192    0.545/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[2][9]/RN    1
@(R)->CLK(R)	0.192    0.546/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[1][10]/RN    1
@(R)->CLK(R)	0.268    0.546/*         -0.268/*        DP0/DEC_STAGE/RF/memory_reg[1][7]/RN    1
@(R)->CLK(R)	0.192    0.546/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[25][10]/RN    1
@(R)->CLK(R)	0.192    0.546/*         -0.192/*        DP0/DEC_STAGE/RF/memory_reg[2][10]/RN    1
@(R)->CLK(R)	0.269    0.547/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[6][10]/RN    1
@(R)->CLK(R)	0.246    0.547/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[2][12]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[25][7]/RN    1
@(R)->CLK(R)	0.269    0.548/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[7][10]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[27][6]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[25][6]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[25][12]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[24][6]/RN    1
@(R)->CLK(R)	0.269    0.548/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[7][9]/RN    1
@(R)->CLK(R)	0.269    0.548/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[4][10]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[26][12]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[24][12]/RN    1
@(R)->CLK(R)	0.246    0.548/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[24][7]/RN    1
@(R)->CLK(R)	0.269    0.550/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[6][9]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[7][11]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[6][11]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[7][8]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[4][9]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[6][8]/RN    1
@(R)->CLK(R)	0.269    0.551/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[1][11]/RN    1
@(R)->CLK(R)	0.269    0.552/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[4][11]/RN    1
@(R)->CLK(R)	0.269    0.553/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[29][11]/RN    1
@(R)->CLK(R)	0.269    0.554/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[12][11]/RN    1
@(R)->CLK(R)	0.269    0.554/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[14][11]/RN    1
@(R)->CLK(R)	0.269    0.555/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[12][8]/RN    1
@(R)->CLK(R)	0.269    0.556/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[14][8]/RN    1
@(R)->CLK(R)	0.269    0.557/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[9][8]/RN    1
@(R)->CLK(R)	0.269    0.557/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[3][8]/RN    1
@(R)->CLK(R)	0.269    0.557/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[3][11]/RN    1
@(R)->CLK(R)	0.269    0.557/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[15][8]/RN    1
@(R)->CLK(R)	0.269    0.558/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[8][13]/RN    1
@(R)->CLK(R)	0.269    0.558/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[8][11]/RN    1
@(R)->CLK(R)	0.269    0.558/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[15][11]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[10][11]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[11][11]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[5][9]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[5][11]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[11][9]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[10][9]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[11][8]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[10][8]/RN    1
@(R)->CLK(R)	0.269    0.559/*         -0.269/*        DP0/DEC_STAGE/RF/memory_reg[8][8]/RN    1
@(R)->CLK(R)	0.307    0.582/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[57][19]/RN    1
@(R)->CLK(R)	0.307    0.582/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[52][28]/RN    1
@(R)->CLK(R)	0.307    0.584/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[57][15]/RN    1
@(R)->CLK(R)	0.307    0.584/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[54][31]/RN    1
@(R)->CLK(R)	0.307    0.584/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[57][16]/RN    1
@(R)->CLK(R)	0.307    0.585/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[54][28]/RN    1
@(R)->CLK(R)	0.307    0.585/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[48][28]/RN    1
@(R)->CLK(R)	0.307    0.585/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[50][28]/RN    1
@(R)->CLK(R)	0.307    0.587/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[52][16]/RN    1
@(R)->CLK(R)	0.307    0.587/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[48][15]/RN    1
@(R)->CLK(R)	0.307    0.587/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[54][16]/RN    1
@(R)->CLK(R)	0.307    0.588/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[50][19]/RN    1
@(R)->CLK(R)	0.307    0.588/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[48][19]/RN    1
@(R)->CLK(R)	0.307    0.588/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[50][15]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[54][19]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[63][19]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[63][15]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[52][19]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[63][16]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[51][16]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[51][15]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[54][15]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[51][19]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[49][19]/RN    1
@(R)->CLK(R)	0.307    0.589/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[50][16]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[63][28]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[48][16]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[49][28]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[49][15]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[53][19]/RN    1
@(R)->CLK(R)	0.307    0.590/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[53][15]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[59][16]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[59][19]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[59][28]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[53][28]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[53][16]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[53][31]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[49][31]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[49][16]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[52][15]/RN    1
@(R)->CLK(R)	0.307    0.591/*         -0.307/*        DP0/DEC_STAGE/RF/memory_reg[59][31]/RN    1
@(R)->CLK(R)	0.294    0.593/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[27][25]/RN    1
@(R)->CLK(R)	0.282    0.593/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[48][31]/RN    1
@(R)->CLK(R)	0.282    0.593/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[52][31]/RN    1
@(R)->CLK(R)	0.282    0.594/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[49][27]/RN    1
@(R)->CLK(R)	0.282    0.594/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[52][27]/RN    1
@(R)->CLK(R)	0.282    0.594/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[58][31]/RN    1
@(R)->CLK(R)	0.282    0.594/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[56][31]/RN    1
@(R)->CLK(R)	0.282    0.594/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[53][27]/RN    1
@(R)->CLK(R)	0.294    0.594/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[27][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[54][27]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[48][27]/RN    1
@(R)->CLK(R)	0.321    0.595/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[10][20]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[54][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[50][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[48][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[63][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[52][4]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[48][25]/RN    1
@(R)->CLK(R)	0.282    0.595/*         -0.282/*        DP0/DEC_STAGE/RF/memory_reg[52][25]/RN    1
@(R)->CLK(R)	0.294    0.596/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[25][4]/RN    1
@(R)->CLK(R)	0.321    0.596/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[8][20]/RN    1
@(R)->CLK(R)	0.246    0.596/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[13][30]/RN    1
@(R)->CLK(R)	0.246    0.596/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[2][30]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[6][30]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[4][30]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[7][30]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[7][24]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[13][24]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[1][24]/RN    1
@(R)->CLK(R)	0.294    0.597/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[25][27]/RN    1
@(R)->CLK(R)	0.294    0.597/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[2][27]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[6][25]/RN    1
@(R)->CLK(R)	0.246    0.597/*         -0.246/*        DP0/DEC_STAGE/RF/memory_reg[6][24]/RN    1
@(R)->CLK(R)	0.294    0.598/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[2][4]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[27][29]/RN    1
@(R)->CLK(R)	0.321    0.598/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[10][0]/RN    1
@(R)->CLK(R)	0.309    0.598/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[28][19]/RN    1
@(R)->CLK(R)	0.309    0.598/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[22][19]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[25][29]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[24][29]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[31][29]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[31][26]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[26][26]/RN    1
@(R)->CLK(R)	0.294    0.598/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[1][27]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[16][29]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[25][26]/RN    1
@(R)->CLK(R)	0.239    0.598/*         -0.239/*        DP0/DEC_STAGE/RF/memory_reg[2][26]/RN    1
@(R)->CLK(R)	0.309    0.599/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[28][16]/RN    1
@(R)->CLK(R)	0.321    0.599/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[10][23]/RN    1
@(R)->CLK(R)	0.309    0.599/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[22][28]/RN    1
@(R)->CLK(R)	0.309    0.599/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[28][28]/RN    1
@(R)->CLK(R)	0.294    0.600/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[13][27]/RN    1
@(R)->CLK(R)	0.321    0.600/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[11][23]/RN    1
@(R)->CLK(R)	0.294    0.601/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[1][15]/RN    1
@(R)->CLK(R)	0.294    0.601/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[6][27]/RN    1
@(R)->CLK(R)	0.309    0.601/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[20][28]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[13][15]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[7][27]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[4][27]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[6][15]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[7][15]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[45][16]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[7][19]/RN    1
@(R)->CLK(R)	0.294    0.602/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[7][31]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[19][16]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[45][31]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[19][31]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[17][28]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[45][28]/RN    1
@(R)->CLK(R)	0.321    0.602/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[5][0]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[19][28]/RN    1
@(R)->CLK(R)	0.309    0.602/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[17][31]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[18][16]/RN    1
@(R)->CLK(R)	0.321    0.603/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[5][23]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[18][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[17][16]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[18][28]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[16][16]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[16][28]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[16][31]/RN    1
@(R)->CLK(R)	0.294    0.603/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[4][4]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[20][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[17][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[45][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[23][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[19][19]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[23][28]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[19][15]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[21][28]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[23][16]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[59][15]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[23][15]/RN    1
@(R)->CLK(R)	0.309    0.603/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[23][31]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[21][31]/RN    1
@(R)->CLK(R)	0.294    0.604/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][4]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[20][16]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[55][16]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[22][16]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[55][15]/RN    1
@(R)->CLK(R)	0.321    0.604/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[5][17]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[55][19]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[21][16]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[55][28]/RN    1
@(R)->CLK(R)	0.321    0.604/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[11][17]/RN    1
@(R)->CLK(R)	0.309    0.604/*         -0.309/*        DP0/DEC_STAGE/RF/memory_reg[21][19]/RN    1
@(R)->CLK(R)	0.294    0.604/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][27]/RN    1
@(R)->CLK(R)	0.294    0.604/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[14][4]/RN    1
@(R)->CLK(R)	0.294    0.604/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[12][4]/RN    1
@(R)->CLK(R)	0.294    0.605/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[12][27]/RN    1
@(R)->CLK(R)	0.321    0.605/*         -0.321/*        DP0/DEC_STAGE/RF/memory_reg[5][14]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[26][24]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[16][25]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[16][24]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[24][24]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[31][24]/RN    1
@(R)->CLK(R)	0.294    0.605/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][15]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[24][30]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[26][30]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[16][30]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[26][29]/RN    1
@(R)->CLK(R)	0.247    0.605/*         -0.247/*        DP0/DEC_STAGE/RF/memory_reg[31][30]/RN    1
@(R)->CLK(R)	0.302    0.605/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[8][29]/RN    1
@(R)->CLK(R)	0.294    0.605/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[12][15]/RN    1
@(R)->CLK(R)	0.322    0.606/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[11][14]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][31]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][19]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[29][28]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[14][15]/RN    1
@(R)->CLK(R)	0.302    0.606/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[8][30]/RN    1
@(R)->CLK(R)	0.302    0.606/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[10][29]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[3][31]/RN    1
@(R)->CLK(R)	0.302    0.606/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[15][30]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[3][19]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[15][15]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[5][19]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[8][15]/RN    1
@(R)->CLK(R)	0.294    0.606/*         -0.294/*        DP0/DEC_STAGE/RF/memory_reg[3][28]/RN    1
@(R)->CLK(R)	0.302    0.607/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[10][26]/RN    1
@(R)->CLK(R)	0.322    0.607/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[11][22]/RN    1
@(R)->CLK(R)	0.322    0.607/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[8][22]/RN    1
@(R)->CLK(R)	0.322    0.607/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[10][22]/RN    1
@(R)->CLK(R)	0.302    0.608/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][29]/RN    1
@(R)->CLK(R)	0.302    0.608/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][29]/RN    1
@(R)->CLK(R)	0.302    0.608/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][30]/RN    1
@(R)->CLK(R)	0.322    0.608/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[5][22]/RN    1
@(R)->CLK(R)	0.302    0.608/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][26]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][26]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][3]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[5][21]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][3]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[11][18]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[5][18]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[5][1]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[10][18]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][2]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][2]/RN    1
@(R)->CLK(R)	0.322    0.609/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[11][21]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][5]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][5]/RN    1
@(R)->CLK(R)	0.302    0.609/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[5][20]/RN    1
@(R)->CLK(R)	0.302    0.610/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][20]/RN    1
@(R)->CLK(R)	0.302    0.610/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[11][0]/RN    1
@(R)->CLK(R)	0.322    0.610/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[10][21]/RN    1
@(R)->CLK(R)	0.322    0.611/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[8][21]/RN    1
@(R)->CLK(R)	0.245    0.612/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[25][24]/RN    1
@(R)->CLK(R)	0.322    0.612/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[15][21]/RN    1
@(R)->CLK(R)	0.245    0.612/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[13][25]/RN    1
@(R)->CLK(R)	0.302    0.612/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[9][30]/RN    1
@(R)->CLK(R)	0.245    0.612/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[13][4]/RN    1
@(R)->CLK(R)	0.245    0.612/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[2][25]/RN    1
@(R)->CLK(R)	0.245    0.612/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[1][25]/RN    1
@(R)->CLK(R)	0.302    0.613/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[3][30]/RN    1
@(R)->CLK(R)	0.302    0.613/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[14][30]/RN    1
@(R)->CLK(R)	0.245    0.613/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[7][25]/RN    1
@(R)->CLK(R)	0.245    0.613/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[4][25]/RN    1
@(R)->CLK(R)	0.245    0.613/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[6][4]/RN    1
@(R)->CLK(R)	0.245    0.613/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[1][4]/RN    1
@(R)->CLK(R)	0.245    0.613/*         -0.245/*        DP0/DEC_STAGE/RF/memory_reg[7][4]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[9][22]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[15][22]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[3][21]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[9][21]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[14][21]/RN    1
@(R)->CLK(R)	0.322    0.613/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[3][22]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[9][14]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[14][14]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[3][14]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[14][22]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[12][22]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[12][14]/RN    1
@(R)->CLK(R)	0.322    0.614/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[29][22]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[15][14]/RN    1
@(R)->CLK(R)	0.278    0.615/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[15][20]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[15][17]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[9][17]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[8][17]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[10][14]/RN    1
@(R)->CLK(R)	0.322    0.615/*         -0.322/*        DP0/DEC_STAGE/RF/memory_reg[8][14]/RN    1
@(R)->CLK(R)	0.302    0.615/*         -0.302/*        DP0/DEC_STAGE/RF/memory_reg[9][24]/RN    1
@(R)->CLK(R)	0.278    0.616/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[15][5]/RN    1
@(R)->CLK(R)	0.303    0.617/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][24]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[9][5]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[3][20]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[9][2]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[14][20]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[3][5]/RN    1
@(R)->CLK(R)	0.278    0.617/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[9][20]/RN    1
@(R)->CLK(R)	0.278    0.618/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[14][2]/RN    1
@(R)->CLK(R)	0.278    0.618/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[15][0]/RN    1
@(R)->CLK(R)	0.278    0.618/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[8][0]/RN    1
@(R)->CLK(R)	0.278    0.618/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[14][5]/RN    1
@(R)->CLK(R)	0.278    0.618/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[29][5]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[29][2]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[12][2]/RN    1
@(R)->CLK(R)	0.303    0.619/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[15][24]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[12][5]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[29][20]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[9][0]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[12][0]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[12][20]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[14][0]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[4][0]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[3][0]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[3][23]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[9][23]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[15][23]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[8][23]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[10][17]/RN    1
@(R)->CLK(R)	0.278    0.619/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[3][17]/RN    1
@(R)->CLK(R)	0.278    0.620/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[14][23]/RN    1
@(R)->CLK(R)	0.278    0.620/*         -0.278/*        DP0/DEC_STAGE/RF/memory_reg[12][23]/RN    1
@(R)->CLK(R)	0.303    0.621/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[15][25]/RN    1
@(R)->CLK(R)	0.303    0.622/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][25]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[9][25]/RN    1
@(R)->CLK(R)	0.252    0.623/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[2][16]/RN    1
@(R)->CLK(R)	0.252    0.623/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[27][16]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[3][25]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[14][25]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[3][24]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[14][24]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[15][4]/RN    1
@(R)->CLK(R)	0.252    0.623/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[27][28]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[9][4]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][4]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[12][25]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[3][4]/RN    1
@(R)->CLK(R)	0.303    0.623/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[29][25]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[29][24]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[4][24]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[3][27]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[27][19]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[29][30]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[12][24]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[24][31]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[9][15]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[9][27]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[3][15]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[14][27]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][27]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[15][27]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][15]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[31][28]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[31][31]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[26][31]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[31][19]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][30]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[30][16]/RN    1
@(R)->CLK(R)	0.252    0.624/*         -0.252/*        DP0/DEC_STAGE/RF/memory_reg[31][16]/RN    1
@(R)->CLK(R)	0.303    0.624/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][24]/RN    1
@(R)->CLK(R)	0.303    0.625/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][24]/RN    1
@(R)->CLK(R)	0.303    0.625/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][30]/RN    1
@(R)->CLK(R)	0.303    0.626/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][24]/RN    1
@(R)->CLK(R)	0.303    0.626/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][25]/RN    1
@(R)->CLK(R)	0.303    0.626/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][25]/RN    1
@(R)->CLK(R)	0.303    0.627/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][4]/RN    1
@(R)->CLK(R)	0.303    0.627/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][4]/RN    1
@(R)->CLK(R)	0.303    0.628/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][4]/RN    1
@(R)->CLK(R)	0.303    0.628/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][25]/RN    1
@(R)->CLK(R)	0.303    0.629/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][27]/RN    1
@(R)->CLK(R)	0.303    0.629/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][27]/RN    1
@(R)->CLK(R)	0.303    0.629/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][27]/RN    1
@(R)->CLK(R)	0.303    0.630/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][15]/RN    1
@(R)->CLK(R)	0.303    0.630/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][15]/RN    1
@(R)->CLK(R)	0.231    0.630/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[26][7]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][31]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[27][12]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[27][7]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][31]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[10][31]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][28]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[13][12]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[5][16]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[13][7]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[13][6]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[4][12]/RN    1
@(R)->CLK(R)	0.231    0.631/*         -0.231/*        DP0/DEC_STAGE/RF/memory_reg[4][7]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][16]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[11][28]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][28]/RN    1
@(R)->CLK(R)	0.303    0.631/*         -0.303/*        DP0/DEC_STAGE/RF/memory_reg[8][16]/RN    1
@(R)->CLK(R)	0.290    0.632/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[16][7]/RN    1
@(R)->CLK(R)	0.290    0.632/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[26][6]/RN    1
@(R)->CLK(R)	0.290    0.634/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[16][12]/RN    1
@(R)->CLK(R)	0.290    0.635/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[16][6]/RN    1
@(R)->CLK(R)	0.290    0.637/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[18][7]/RN    1
@(R)->CLK(R)	0.290    0.639/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[18][6]/RN    1
@(R)->CLK(R)	0.280    0.639/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[7][28]/RN    1
@(R)->CLK(R)	0.290    0.639/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[19][7]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][16]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][19]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][19]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][19]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][16]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][31]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][31]/RN    1
@(R)->CLK(R)	0.280    0.640/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[1][28]/RN    1
@(R)->CLK(R)	0.290    0.641/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[45][7]/RN    1
@(R)->CLK(R)	0.290    0.641/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[19][12]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][28]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[24][28]/RN    1
@(R)->CLK(R)	0.290    0.641/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[18][12]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[13][16]/RN    1
@(R)->CLK(R)	0.290    0.641/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[30][7]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[25][19]/RN    1
@(R)->CLK(R)	0.291    0.641/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[45][6]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[25][16]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][15]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[16][19]/RN    1
@(R)->CLK(R)	0.280    0.641/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[29][16]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[26][16]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[26][19]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[24][19]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[26][28]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[24][16]/RN    1
@(R)->CLK(R)	0.280    0.642/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[14][31]/RN    1
@(R)->CLK(R)	0.291    0.642/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[19][6]/RN    1
@(R)->CLK(R)	0.291    0.642/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[17][7]/RN    1
@(R)->CLK(R)	0.291    0.642/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[45][12]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[14][16]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[12][28]/RN    1
@(R)->CLK(R)	0.291    0.643/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[22][7]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][28]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[12][16]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[4][31]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[12][31]/RN    1
@(R)->CLK(R)	0.291    0.643/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[20][12]/RN    1
@(R)->CLK(R)	0.291    0.643/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[17][12]/RN    1
@(R)->CLK(R)	0.291    0.643/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[28][6]/RN    1
@(R)->CLK(R)	0.290    0.643/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[20][7]/RN    1
@(R)->CLK(R)	0.290    0.643/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[20][6]/RN    1
@(R)->CLK(R)	0.290    0.643/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[28][12]/RN    1
@(R)->CLK(R)	0.290    0.643/*         -0.290/*        DP0/DEC_STAGE/RF/memory_reg[28][7]/RN    1
@(R)->CLK(R)	0.280    0.643/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[14][28]/RN    1
@(R)->CLK(R)	0.291    0.644/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[17][6]/RN    1
@(R)->CLK(R)	0.291    0.644/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[23][12]/RN    1
@(R)->CLK(R)	0.280    0.644/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[9][19]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[15][19]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[23][6]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[14][19]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[3][16]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[23][7]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[22][12]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[22][6]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[21][6]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[9][28]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[21][7]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[59][6]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[21][12]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[9][16]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[15][31]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[12][19]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[9][31]/RN    1
@(R)->CLK(R)	0.291    0.645/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[59][12]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[15][28]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[15][16]/RN    1
@(R)->CLK(R)	0.280    0.645/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[8][31]/RN    1
@(R)->CLK(R)	0.280    0.646/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[8][19]/RN    1
@(R)->CLK(R)	0.291    0.646/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[59][7]/RN    1
@(R)->CLK(R)	0.280    0.646/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[11][19]/RN    1
@(R)->CLK(R)	0.291    0.646/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[53][12]/RN    1
@(R)->CLK(R)	0.280    0.646/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[10][16]/RN    1
@(R)->CLK(R)	0.280    0.646/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[10][19]/RN    1
@(R)->CLK(R)	0.280    0.646/*         -0.280/*        DP0/DEC_STAGE/RF/memory_reg[10][28]/RN    1
@(R)->CLK(R)	0.291    0.646/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[53][6]/RN    1
@(R)->CLK(R)	0.291    0.647/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[53][7]/RN    1
@(R)->CLK(R)	0.291    0.647/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[49][7]/RN    1
@(R)->CLK(R)	0.291    0.647/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[49][6]/RN    1
@(R)->CLK(R)	0.291    0.647/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[49][12]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[54][7]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[48][12]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[48][7]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[50][12]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[50][7]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[54][12]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[54][6]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[52][12]/RN    1
@(R)->CLK(R)	0.291    0.648/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[57][6]/RN    1
@(R)->CLK(R)	0.291    0.649/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[57][7]/RN    1
@(R)->CLK(R)	0.291    0.649/*         -0.291/*        DP0/DEC_STAGE/RF/memory_reg[57][12]/RN    1
@(R)->CLK(R)	0.240    0.657/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[1][6]/RN    1
@(R)->CLK(R)	0.240    0.657/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[1][12]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[6][12]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[6][7]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[7][7]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[7][12]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[7][6]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[6][6]/RN    1
@(R)->CLK(R)	0.240    0.658/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[29][12]/RN    1
@(R)->CLK(R)	0.270    0.658/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[10][13]/RN    1
@(R)->CLK(R)	0.270    0.658/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[8][1]/RN    1
@(R)->CLK(R)	0.270    0.658/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[10][1]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[11][1]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[15][1]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[5][13]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[5][8]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[11][13]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[9][1]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[3][1]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[9][18]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[8][18]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[3][18]/RN    1
@(R)->CLK(R)	0.270    0.659/*         -0.270/*        DP0/DEC_STAGE/RF/memory_reg[15][18]/RN    1
@(R)->CLK(R)	0.238    0.659/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[9][11]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[14][9]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[15][9]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[3][9]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[9][9]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[3][10]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[8][9]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[3][7]/RN    1
@(R)->CLK(R)	0.238    0.660/*         -0.238/*        DP0/DEC_STAGE/RF/memory_reg[9][10]/RN    1
@(R)->CLK(R)	0.275    0.661/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[8][10]/RN    1
@(R)->CLK(R)	0.275    0.662/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[5][10]/RN    1
@(R)->CLK(R)	0.275    0.663/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[11][7]/RN    1
@(R)->CLK(R)	0.275    0.663/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[11][6]/RN    1
@(R)->CLK(R)	0.275    0.663/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[5][6]/RN    1
@(R)->CLK(R)	0.275    0.663/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[11][10]/RN    1
@(R)->CLK(R)	0.275    0.664/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[10][10]/RN    1
@(R)->CLK(R)	0.275    0.664/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[15][10]/RN    1
@(R)->CLK(R)	0.275    0.665/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[10][6]/RN    1
@(R)->CLK(R)	0.275    0.665/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[10][7]/RN    1
@(R)->CLK(R)	0.275    0.666/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[11][12]/RN    1
@(R)->CLK(R)	0.275    0.666/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[3][6]/RN    1
@(R)->CLK(R)	0.234    0.666/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[9][13]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[10][12]/RN    1
@(R)->CLK(R)	0.240    0.667/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[29][9]/RN    1
@(R)->CLK(R)	0.234    0.667/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[15][13]/RN    1
@(R)->CLK(R)	0.240    0.667/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[12][9]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[15][6]/RN    1
@(R)->CLK(R)	0.240    0.667/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[29][10]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[8][6]/RN    1
@(R)->CLK(R)	0.240    0.667/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[12][10]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[8][7]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[5][7]/RN    1
@(R)->CLK(R)	0.275    0.667/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[5][12]/RN    1
@(R)->CLK(R)	0.240    0.668/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[14][10]/RN    1
@(R)->CLK(R)	0.234    0.668/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[3][13]/RN    1
@(R)->CLK(R)	0.240    0.668/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[29][7]/RN    1
@(R)->CLK(R)	0.275    0.668/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[8][12]/RN    1
@(R)->CLK(R)	0.240    0.668/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[29][6]/RN    1
@(R)->CLK(R)	0.240    0.668/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[14][6]/RN    1
@(R)->CLK(R)	0.240    0.668/*         -0.240/*        DP0/DEC_STAGE/RF/memory_reg[3][12]/RN    1
@(R)->CLK(R)	0.275    0.668/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[9][6]/RN    1
@(R)->CLK(R)	0.275    0.668/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[9][7]/RN    1
@(R)->CLK(R)	0.234    0.668/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[14][13]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[12][13]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[29][8]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[29][13]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[15][12]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[15][7]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[9][12]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[14][1]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[12][6]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[12][7]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[4][6]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[12][12]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[4][1]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[14][7]/RN    1
@(R)->CLK(R)	0.275    0.669/*         -0.275/*        DP0/DEC_STAGE/RF/memory_reg[14][12]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[12][1]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[29][1]/RN    1
@(R)->CLK(R)	0.234    0.669/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[14][18]/RN    1
@(R)->CLK(R)	0.234    0.670/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[12][18]/RN    1
@(R)->CLK(R)	0.234    0.670/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[29][18]/RN    1
@(R)->CLK(R)	0.234    0.670/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[29][21]/RN    1
@(R)->CLK(R)	0.234    0.670/*         -0.234/*        DP0/DEC_STAGE/RF/memory_reg[12][21]/RN    1
@(R)->CLK(R)	-0.008   */0.727         */0.008         DP0/DEC_REG_B_PIPELINE/FF_i_0/DOUT_reg/SE    1
@(R)->CLK(R)	-0.008   */0.727         */0.008         DP0/DEC_REG_B_PIPELINE/FF_i_1/DOUT_reg/SE    1
@(R)->CLK(R)	0.007    */0.793         */-0.007        DP0/DEC_REG_B_PIPELINE/FF_i_23/DOUT_reg/SE    1
