# 논리 게이트 - 1
1960년대 중반 잭 킬비가 일하던 회사인 텍사스 인스트루먼트가 5400과 7400 집적 회로(이하 IC) 패밀리를 발표했다. 이 칩들에는 논리 연산을 수행하는 회로가 미리 들어가 있다. 이런 회로를 논리 게이트라고 부르며, 그냥 게이트라고도 한다. 텍사스 인스트루먼츠는 엄청난 수의 게이트 IC를 팔았다. 요즘도 이런 IC를 구입해 사용할 수 있다.

논리 게이트는 하드웨어 설계자에게 단비와도 같은 존재였다. 게이트를 사용하면 하드웨어 설계자가 밑바닥부터 모든 회로를 설계할 필요 없이, 배관공이 기성 제품들을 복잡한 배관으로 연결해 수도 시스템을 만드는 것처럼 IC를 선으로 연결해 복잡한 회로를 쉽게 만들 수 있었다. 배관공이 철물점에서 티자형 연결 파이프(티), 기역자형 연결 파이프(엘보), 연결부품(조인트) 등을 박스로 구할 수 있듯이, 논리 설계자도 AND 게이트, OR 게이트, XOR 게이트, 인버터(NOT을 수행하는 게이트)가 들어있는 '박스'를 얻을 수 있다. 그림 2-26은 이런 게이트를 표현하는 기호를 보여준다.

그림 2-26 게이트 스키매틱 기호\
![그림 2-26 게이트 스키매틱 기호](https://velog.velcdn.com/images/kmw89891/post/bcc20d1c-9ff6-433a-96c0-a4429c48f820/image.png)

여러분의 예상대로 AND 게이트의 출력 Y는 게이트의 입력 A와 B가 참인 경우에만 참이 된다(그림 1-1에 있는 진리표를 보면 다른 게이트의 연산 결과도 알 수 있다).

인버터 기호에서 중요한 부분은 삼각형이 아니라 삼각형 꼭짓점에 있는 ○ (동그라미)다. 동그라미가 없는 삼각형은 버퍼라고 하며, 버퍼는 단지 입력을 출력으로 전달하기만 한다. (이렇게 버퍼와 동그라미 기호가 합쳐진) 인버터 기호는 인버터를 다른 논리 게이트와 별도로 독립적으로 사용할 때만 쓰인다.

하지만 AND나 OR 게이트가 가장 효율적인 게이트는 아니다. 트랜지스터-트랜지스터 논리든 CMOS든 논리 게이트에서 가장 단순한 회로는 NAND(not and)나 NOR(not or)이다. NAND나 NOR은 트랜지스터를 2개(TTL)나 4개(CMOS) 사용한다. 반면 AND나 OR은 NAND나 NOR 회로 출력에 트랜지스터를 덧붙여서 출력을 반전시켜야 하기 때문에 더 비싸고 반응 속도도 더 느리며, 전력도 더 많이 소모된다. 따라서 보통 디지털 회로 설계 시 가장 기본적으로 사용하는 게이트는 NAND나 NOR 게이트다. 이 두 게이트의 기호는 그림 2-27처럼 AND나 NOR의 출력에 출력을 반전시켜주는 원이 더 붙는다.

그림 2-27 NAND와 NOR 게이트\
![그림 2-27 NAND와 NOR 게이트](https://velog.velcdn.com/images/kmw89891/post/d31028a4-7808-4f0d-819b-3caeee06b3a6/image.png)

다행히 NAND나 NOR에 붙은 반전이 논리 회로 설계에는 문제가 되지 않는다. 사실은 오히려 AND나 OR보다 더 표현할 수 있는 논리가 늘어난다. NAND와 NOR의 두 입력을 같은 입력에 연결하면 인버터를 만들 수 있다(a NAND a나 a NOR a는 NOT a와 같다. 진리표를 한번 그려보라). 그리고 드모르간 법칙에 의해 NAND는 OR의 두 입력을 반전시킨 것과 같으므로 그림 2-28에 그린 것처럼 NAND 게이트를 OR 게이트로 쉽게 바꿔 그릴 수 있다. 여기서 NAND로 만든 인버터를 사용해 입력을 반전시키면 OR을 만들 수 있다. 역으로 NAND의 출력에 NAND로 만든 인버터를 연결하면 AND가 된다. 따라서 NAND만 있으면 OR, AND, NOT으로 표현할 수 있는 모든 논리를 표현할 수 있다. NOR도 비슷한 방식으로 모든 논리를 표현 가능하다.

그림 2-28 드모르간 법칙을 사용해 NAND 게이트 다시 그리기\
![그림 2-28 드모르간 법칙을 사용해 NAND 게이트 다시 그리기](https://velog.velcdn.com/images/kmw89891/post/09a1e263-7f40-46cc-ab3b-9494df4199b6/image.png)

인버터를 제외하면, 지금까지 본 모든 게이트에는 입력이 둘뿐이었다. 하지만 실제로는 입력이 좀 더 많은 게이트도 있다. 예를 들어, 입력이 3개인 AND 게이트는 세 입력이 모두 참일 때만 참이 된다. 

이제 게이트가 어떻게 작동하는지 알았으므로, 게이트를 사용할 때 발생할 수 있는 복잡한 문제들을 살펴보자.

## 이력 현상을 활용한 잡음 내성 향상
앞에서 디지털(이산적인) 장치를 사용하면 판정 기준에 의해 잡음 내성을 얻을 수 있다는 사실을 배웠다. 하지만 디지털로 전환하는 것만으로 충분하지 않은 경우가 있다. 논리 신호가 0에서 1로 순간적으로 바뀌고, 1에서 0으로도 순간적으로 바뀐다고 생각하기 쉽다. 대부분의 경우, 특히 게이트를 서로 연결하는 경우에는 이 가정이 옳다. 하지만 실제 현실에서 사용 중인 신호 중에는 천천히 변하는 신호가 많다.

천천히 변하는 신호가 있으면 어떤 일이 벌어지는지 살펴보자. 그림 2-29는 0에서 1로 천천히 변하는 두 가지 신호를 보여준다.

그림 2-29 잡음 글리치\
![그림 2-29 잡음 글리치](https://velog.velcdn.com/images/kmw89891/post/61140c83-c0db-46d1-8ce0-c29beba29a41/image.png)

왼쪽 그림의 입력은 조용하며 잡음이 없지만, 오른쪽 그림의 입력 신호에는 잡음이 있다. 잡음으로 인해 입력 신호가 문턱값을 여러 번 오락가락하기 때문에 출력 신호에 글리치(작은 오류라는 뜻)가 생긴다.

이런 글리치를 이력 현상을 사용해 방지할 수 있다. 이력 현상이란 말은 판정 기준이 이력(과거에 벌어진 일)에 따라 달라진다는 뜻이다. 그림 2-30에 있는 전이 함수는 대칭적이지 않다. 화살표로 표시해놓은 것처럼 올라가는 신호(0에서 1로 가는 신호)와 내려가는 신호(1에서 0으로 가는 신호)에 대한 전이 함수가 다르다. 출력이 0이면 오른쪽 곡선을 사용하고, 출력이 1이면 왼쪽 곡선을 사용한다.

그림 2-30 이력 전이 함수\
![그림 2-30 이력 전이 함수](https://velog.velcdn.com/images/kmw89891/post/e01639b5-ff17-47ec-a111-813f80b6c1f5/image.png)

이렇게 하면 올라가는 신호와 내려가는 신호에 대해 각기 다른 문턱값이 생긴다. 이 말은 입력 신호가 두 문턱값 중 하나를 넘어간 경우 반대쪽 문턱값을 지나가며 출력이 반전되려면 값이 상당히 많이 변해야 한다는 뜻이다. 따라서 잡음 내성이 더 커진다.

이력을 사용하는 게이트가 있다. 슈미트 트리거라는 게이트는 발명자인 미국 과학자 오토 H. 슈미트의 이름을 딴 것이다. 일반적인 게이트보다 더 복잡하고 비싸기 때문에 정말 필요한 경우에만 슈미트 트리거를 사용한다. 슈미트 트리거의 스키매틱 기호는 이력을 추가했다는 사실을 나타내며, 인버터의 경우 그림 2-31과 같다.

그림 2-31 슈미트 트리거 게이트 스키매틱 기호\
![그림 2-31 슈미트 트리거 게이트 스키매틱 기호](https://blog.kakaocdn.net/dn/bzbSVS/btr53DTLk96/Rt7x4eurXYbobQpqPD0TNk/img.png)

