// vi:syntax=verilog
// Config 0, tag array way 0
//
// Only first 129 locations are initialized , address 128 has all F's
// 8192 (13b address) by 14 bit (tag)
@0000 0000
      0004
      0008
      000c
      0010
      0014
      0018
      001c
      0020
      0024
      0028
      002c
      0030
      0034
      0038
      003c
      0040
      0044
      0048
      004c
      0050
      0054
      0058
      005c
      0060
      0064
      0068
      006c
      0070
      0074
      0078
      007c
      0080
      0084
      0088
      008c
      0090
      0094
      0098
      009c
      00a0
      00a4
      00a8
      00ac
      00b0
      00b4
      00b8
      00bc
      00c0
      00c4
      00c8
      00cc
      00d0
      00d4
      00d8
      00dc
      00e0
      00e4
      00e8
      00ec
      00f0
      00f4
      00f8
      00fc
      0100
      0104
      0108
      010c
      0110
      0114
      0118
      011c
      0120
      0124
      0128
      012c
      0130
      0134
      0138
      013c
      0140
      0144
      0148
      014c
      0150
      0154
      0158
      015c
      0160
      0164
      0168
      016c
      0170
      0174
      0178
      017c
      0180
      0184
      0188
      018c
      0190
      0194
      0198
      019c
      01a0
      01a4
      01a8
      01ac
      01b0
      01b4
      01b8
      01bc
      01c0
      01c4
      01c8
      01cc
      01d0
      01d4
      01d8
      01dc
      01e0
      01e4
      01e8
      01ec
      01f0
      01f4
      01f8
      01fc
      3FFF