## 课程简介

基于先修课程，根据系统设计的思想，使用 Verilog HDL 语言完成一款基于 LoongArch、MIPS32、RISC-V 或 ARM 等精简指令集架构的多周期 CPU 或流水线 CPU 的设计，并将设计的 CPU 下载至 FPGA 芯片上，在开发板上可以运行测试程序。设计难度为递进式，所有学生必须至少完成一个单周期 CPU 的设计工作。该课程设计贯穿了数字逻辑、计算机组成原理、计算机体系结构课程，实现从逻辑门至完整 CPU 处理器的设计。

## 题目要求

基于 MIPS32 精简指令集架构或者自定义指令集，完成一个单周期 CPU 的设计，所设计的各类指令条数不少于 10 条，设计的结构可以下载至 FPGA 芯片上，并在开发板上运行自己设计的测试程序并验证所设计的指令。例如：斐波拉契数列的显示。

## 要求

- 能够建立 `vivado` 工程，虽然没有 `vivado` 环境，但是你要保证规范符合 `vivado`。
- 我配置好了`iverilog` + `gtkwave` 环境，你可以使用这个工具链进行编译，运行，查看波形图。
- 你需要阅读课程介绍和题目要求，给出我需要的代码。
- 能够给出整个工程中各个 module 模块的功能划分与引脚定义。
- 你有足够的时间思考，请确保给出的代码正确。
- 你给出的代码必须注释清晰，最后再生成一个 md 文档进行解释，因为我要拿这个给老师讲。
- 再给出一个 md 文档，负责解释,运行了斐波那契数列应该看哪些指标。
- `test.v`是测试文件，与本次课设任务无关，你可以做成参考也可以忽略。
