# Pipeline
Ogni operazione può essere scomposta in 4 istruzioni fondamentali:
- **Fetch** = preleva l'informazione.
- **Decode** = decodifica l'istruzione.
- **Operate** = esegue l'istruzione(si compone di *Execute e Memory access*.
- **Write Back** = scrive in memoria.

È possibile interlacciare queste operazioni con più istruzioni.
![[schemi/7. pipeline_ma 12_10 - 11_46.excalidraw.md]]

Alcuni termini importanti:
- **Throughput** = numero di istruzioni che vengono eseguite in un'unità di tempo
- **Machine cycle** = tempo per eseguire uno step e solitamente corrisponde ad un ciclo di clock
- **CPI** = cicli di clock per instruction

## Ciclo macchina
L'esecuzione di ciascuna istruzione è composta al massimo da 5 colpi di clock, la branch ne richiede 4.

### Instruction fetch 
IR <- MEM[PC]
MPC <- PC + 4

### Instruction decode/Register fetch
A <- REGS[IR_6..10]
B <- REGS[IR_11..15]
Imm <- (([IR]16)^16 ## IR_16..31)	
	- Viene eseguite *l'estensione del segno* se immediato (i bit alti sono riempiti di 0 se positivo o 1 se negativo).
	
### Execution/Effective address cycle
ALUoutput <- A + Imm
	- Se memory reference(es ld r1, 16(r5)).
	
ALUoutput <- A op B
	- Se instruzione registro-registro.
	
ALUoutput <- A op Imm
	- Se istruzione registro-immediato.
	
ALUoutput <- NPC + Imm
Cond <- (A op 0)
	- Se istruzione di branch.
	
### Memory access/Branch completition cycle
LMD <- MEM[ALUoutput]
oppure
MEM[ALUoutput] <- B
	- Se memory reference.
	
if(cond)				
	PC <- ALUoutput
else
	PC <- NPC
	- Se branch.
	
### Write back cycle
REGS[IR_16..20] <- ALUoutput
	- Se istruzione ALU registro-registro.

REGS[IR_11..15] <- ALUoutput
	- Se istruzione ALU registro-immediato.

REGS[IR_11..15] <- LMD
	- Se istruzione di load.
	
## Versione pipelined di base
- Viene eseguita una nuova istruzione ad ogni colpo di clock.
- Risorse diverse lavorano ad istruzioni diverse allo stesso momento.
- Vengono separate memoria di istruzioni e memoria di dati.
- Il *register file è usato per leggere e per scrivere* e deve poterlo fare nello *stesso colpo di clock*.
- Vengono aggiunti *registri di pipeline tra gli stage*.
- Rimane il problema dei *branch*.

### Pipeline hazard
Situazione che impedisce ad un'istruzione di essere eseguita durante il ciclo di clock designato.
Per risolvere il problema è possibile forzare la pipeline in una situazione di stallo, creando una *bolla* della pipeline oppure tramite **forwarding** (hardware speciale nel datapath, in grado di inviare un dato da un'istruzione precedente).
Si distinguono 3 tipi di hazard:
- **Strutturali**
	- Accesso alla memoria da parte di 2 diverse istruzioni. si può evitare se la memoria è divisa tra dati e codice
- **di Dati**
	- leggo un dato non aggiornato. Posso dividere il clock cycle in 2, con la prima parte dedicata al write back e la seconda dedicata alla lettura.
- **di Controllo**
	- causati da branches, che alterano il PC. Posso aggiungere un sommatore e calcolare subito il nuovo program counter.

### Tecniche di gestione pipeline
- **Freeze**
	- Blocca la pipeline.
- **Predict untaken**
	- Prevede che il branch *non venga preso* ed evita cambiamenti nello stato della pipeline finchè il branch non viene preso. A quel punto annulla tutte le operazioni effettuate se il branch viene effettivamente preso.
	- In caso di predict errata provoca uno stallo nella pipeline.
- **Predict taken**
	- Devo conoscere il nuovo indirizzo del branch e devo essere in grado di ricordare l'indirizzo precedente.
- **Delayed Branch**
	- Riempie lo slot dopo l'istruzione di branch (branch-delay slot) con istruzioni che devono essere eseguite a prescindere dal risultato del branch.

## Operazioni multicycle
**Latency**
- numero di cicli tra un'istruzione che produce un risultato e un'altra istruzione che utilizza quello stesso risultato.
es.
- le operazioni di alu su interi hanno latenza = 0.
- le operazioni di memoria hanno latenza = 1.
- fp add = 3.
- fp/integer multiply = 6.
- fp/integer divide = 24.

**Initiation interval**
- numero di cicli che devono passare tra 2 istruzioni dello stesso tipo.
es.
- 1 per tutti tranne fp/integer divide = 25 (istruzione non pipelined).

## Instruction level parallelism
**Approccio dinamico**
  	- fa affidamento sull'*hardware*.
**Approccio statico**
	- fa affidamento sul *software*(compilatore).
	
### Approccio statico
Ottimizzazione del *basic block* (sequenza di istruzioni con nessun branch di uscita oltre l'exit e nessun branch d'ingresso oltre la entry).

#### Rescheduling
All'interno di un basic block il compilatore può rischedulare le istruzioni per ottimizzare il codice.

#### Loop level parallelism
Ogni iterazione del loop è indipendente dalle altre, quindi possono essere *concatenate*.
- **Loop unrolling** (statico o dinamico)
	- faccio eseguire meno iterazioni scrivendo più codice.
- **SIMD** = single instruction, multiple data stream (GPU).

#### Dependencies
3 tipi di dipendenze:
- **Dipendenze di Dato**
	- Il risultato di un'operazione dipende dal risultato di un'altra operazione.
- **Dipendenze di Nome**
	- Due istruzioni fanno riferimento allo stesso registro o locazione di memoria (nome) ma non c'è flusso di dati associato a quel nome.
	- **Antidipendenza** = l'istruzione scrive in un registro o locazione di memoria che un'altra istruzione ha già letto.
	- **Dipendenza di output** = entrambe le istruzioni scrivono sullo stesso registro o locazione di memoria.
	- Entrambi i problemi possono essere risolti attraverso *Register renaming*.
- **Dipendenze di Controllo**
	- Causate da operazioni che dipendono da una branch.
	- Le istruzioni *control dependent* non possono essere spostate *prima* del branch, le istruzioni *non control dependent* non possono essere spostate *dopo* il branch.

#### Data Hazards
Le dipendenze sono proprietà di un programma, mentre gli hazard sono proprietà dell'organizzazione della pipeline. Consideriamo l'istruzione *i* seguita dall'istruzione *j*.
- **RAW (Read after Write)** = j prova a leggere una sorgente prima che i la scriva.
	- Più comune, corrispondono a *dipendenze di dato*.
- **WAW (Write after Write)** = j prova a scrivere una destinazione prima che sia scritta da i.
	- Causati da dipendenze di output.
- **WAR (Write after Read)** = j prova a scrivere una destinazione prima che sia letta da i.
	- Causati da antidipendenze, più rari.
