TimeQuest Timing Analyzer report for CEG-3155-LAB-2
Tue Oct 22 21:18:23 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Removal: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Recovery: 'clk'
 50. Fast 1200mV 0C Model Removal: 'clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG-3155-LAB-2                                                    ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.73 MHz ; 209.73 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.768 ; -53.432            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.824 ; -16.110               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.024 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -46.690                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.768 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.685      ;
; -3.693 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.611      ;
; -3.557 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.474      ;
; -3.482 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.400      ;
; -3.344 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.261      ;
; -3.297 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.215      ;
; -3.147 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.065      ;
; -3.133 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.086 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.004      ;
; -3.046 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.963      ;
; -2.971 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.889      ;
; -2.936 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.854      ;
; -2.836 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.753      ;
; -2.767 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.684      ;
; -2.765 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.679      ;
; -2.622 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.539      ;
; -2.590 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.508      ;
; -2.575 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.493      ;
; -2.571 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.488      ;
; -2.556 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.473      ;
; -2.554 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.472      ;
; -2.425 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.343      ;
; -2.379 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.297      ;
; -2.365 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.283      ;
; -2.243 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.160      ;
; -2.215 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.133      ;
; -2.163 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.079      ;
; -2.118 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.034      ;
; -2.088 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.045 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.962      ;
; -2.043 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.961      ;
; -2.043 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.960      ;
; -2.032 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.949      ;
; -1.889 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.806      ;
; -1.884 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.800      ;
; -1.868 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.786      ;
; -1.835 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.752      ;
; -1.833 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.751      ;
; -1.753 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.672      ;
; -1.751 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.670      ;
; -1.739 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.655      ;
; -1.711 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.628      ;
; -1.694 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.610      ;
; -1.692 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.609      ;
; -1.690 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.608      ;
; -1.678 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.595      ;
; -1.677 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.594      ;
; -1.674 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 2.592      ;
; -1.673 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.589      ;
; -1.668 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.584      ;
; -1.647 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.647 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.566      ;
; -1.645 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.564      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.595 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.514      ;
; -1.542 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.459      ;
; -1.527 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.443      ;
; -1.523 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.441      ;
; -1.521 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.438      ;
; -1.521 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.439      ;
; -1.520 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 2.440      ;
; -1.503 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.421      ;
; -1.501 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.419      ;
; -1.497 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.414      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.453 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.370      ;
; -1.451 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 2.371      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.335      ;
; -1.416 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.332      ;
; -1.381 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.299      ;
; -1.361 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.279      ;
; -1.360 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.275      ;
; -1.358 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.273      ;
; -1.358 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.276      ;
; -1.356 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.274      ;
; -1.339 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.257      ;
; -1.339 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.257      ;
; -1.339 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.257      ;
; -1.339 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.257      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.465 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.732      ;
; 0.466 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.733      ;
; 0.466 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.733      ;
; 0.572 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.839      ;
; 0.615 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.883      ;
; 0.617 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.885      ;
; 0.621 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.890      ;
; 0.622 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.890      ;
; 0.695 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.963      ;
; 0.695 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.963      ;
; 0.702 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.970      ;
; 0.703 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.971      ;
; 0.712 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.713 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.980      ;
; 0.725 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.776 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.788 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.859 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.126      ;
; 0.860 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.127      ;
; 0.864 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.886 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.156      ;
; 0.888 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.158      ;
; 0.890 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.160      ;
; 0.891 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.161      ;
; 0.891 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.161      ;
; 0.928 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.196      ;
; 0.949 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.217      ;
; 0.954 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.222      ;
; 0.975 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.243      ;
; 0.978 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.246      ;
; 0.987 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.990 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 0.992 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.006 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.273      ;
; 1.013 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.279      ;
; 1.019 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.285      ;
; 1.030 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.298      ;
; 1.030 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.031 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.299      ;
; 1.031 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.298      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.067 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.336      ;
; 1.076 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.343      ;
; 1.077 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.346      ;
; 1.097 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.366      ;
; 1.098 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.367      ;
; 1.111 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.379      ;
; 1.115 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.115 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.124 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.394      ;
; 1.125 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.395      ;
; 1.134 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.403      ;
; 1.148 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.413      ;
; 1.183 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.451      ;
; 1.187 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.454      ;
; 1.190 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.195 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.460      ;
; 1.200 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.469      ;
; 1.232 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.499      ;
; 1.256 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.260 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.527      ;
; 1.287 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.555      ;
; 1.290 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.291 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.308 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.575      ;
; 1.331 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.600      ;
; 1.333 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.352 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.620      ;
; 1.366 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.634      ;
; 1.377 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.644      ;
; 1.391 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.660      ;
; 1.393 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.662      ;
; 1.400 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.667      ;
; 1.400 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.667      ;
; 1.408 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.676      ;
; 1.418 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.685      ;
; 1.429 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.696      ;
; 1.434 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.703      ;
; 1.448 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.717      ;
; 1.464 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.733      ;
; 1.474 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.742      ;
; 1.475 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.743      ;
; 1.481 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.748      ;
; 1.486 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.083      ; 1.755      ;
; 1.489 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.755      ;
; 1.502 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.771      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.824 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.083     ; 1.739      ;
; -0.700 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 1.616      ;
; -0.700 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 1.616      ;
; -0.700 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 1.616      ;
; -0.700 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 1.616      ;
; -0.670 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.587      ;
; -0.670 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.587      ;
; -0.670 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.587      ;
; -0.670 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.587      ;
; -0.670 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.587      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
; -0.524 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.440      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.024 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.218 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.218 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.218 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.218 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.380 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.869 ; 3.211 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.732 ; 3.057 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.869 ; 3.191 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.506 ; 2.856 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.858 ; 3.211 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 3.101 ; 3.454 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 3.056 ; 3.402 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.405 ; 2.758 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.870 ; 3.226 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 3.101 ; 3.454 ; Rise       ; clk             ;
; reset     ; clk        ; 1.074 ; 1.045 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.752 ; -1.105 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.752 ; -1.118 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.763 ; -1.105 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.970 ; -1.303 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -1.070 ; -1.416 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.809 ; -1.170 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -1.459 ; -1.814 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.809 ; -1.170 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -1.137 ; -1.477 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.971 ; -1.323 ; Rise       ; clk             ;
; reset     ; clk        ; -0.644 ; -0.611 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 12.320 ; 12.317 ; Rise       ; clk             ;
; product[*]  ; clk        ; 8.722  ; 8.746  ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.105  ; 7.046  ; Rise       ; clk             ;
;  product[1] ; clk        ; 7.123  ; 7.068  ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.873  ; 6.836  ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.857  ; 6.823  ; Rise       ; clk             ;
;  product[4] ; clk        ; 7.063  ; 7.002  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.054  ; 6.995  ; Rise       ; clk             ;
;  product[6] ; clk        ; 7.247  ; 7.178  ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.722  ; 8.746  ; Rise       ; clk             ;
; zero        ; clk        ; 8.737  ; 8.801  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 8.560 ; 8.483 ; Rise       ; clk             ;
; product[*]  ; clk        ; 6.631 ; 6.596 ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.869 ; 6.810 ; Rise       ; clk             ;
;  product[1] ; clk        ; 6.886 ; 6.831 ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.646 ; 6.610 ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.631 ; 6.596 ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.825 ; 6.766 ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.818 ; 6.761 ; Rise       ; clk             ;
;  product[6] ; clk        ; 7.003 ; 6.935 ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.473 ; 8.499 ; Rise       ; clk             ;
; zero        ; clk        ; 7.839 ; 7.931 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.757 ; 9.198 ;    ;
; INA[1]     ; overflow    ;    ; 8.894 ; 9.332 ;    ;
; INA[2]     ; overflow    ;    ; 8.531 ; 8.997 ;    ;
; INA[3]     ; overflow    ;    ; 8.425 ; 8.912 ;    ;
; INB[0]     ; overflow    ;    ; 9.424 ; 9.893 ;    ;
; INB[1]     ; overflow    ;    ; 8.773 ; 9.249 ;    ;
; INB[2]     ; overflow    ;    ; 9.238 ; 9.717 ;    ;
; INB[3]     ; overflow    ;    ; 9.469 ; 9.945 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.450 ; 8.881 ;    ;
; INA[1]     ; overflow    ;    ; 8.571 ; 8.985 ;    ;
; INA[2]     ; overflow    ;    ; 8.229 ; 8.684 ;    ;
; INA[3]     ; overflow    ;    ; 8.130 ; 8.606 ;    ;
; INB[0]     ; overflow    ;    ; 9.021 ; 9.471 ;    ;
; INB[1]     ; overflow    ;    ; 8.395 ; 8.853 ;    ;
; INB[2]     ; overflow    ;    ; 8.841 ; 9.300 ;    ;
; INB[3]     ; overflow    ;    ; 9.064 ; 9.522 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 232.99 MHz ; 232.99 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.292 ; -45.774           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.645 ; -12.129              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.926 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -46.690                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.292 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.219      ;
; -3.285 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.213      ;
; -3.090 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.017      ;
; -3.069 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.997      ;
; -2.958 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.905 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.833      ;
; -2.803 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.731      ;
; -2.742 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.669      ;
; -2.689 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.617      ;
; -2.653 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.580      ;
; -2.627 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.555      ;
; -2.587 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.515      ;
; -2.459 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.386      ;
; -2.434 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.362      ;
; -2.386 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.314      ;
; -2.382 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.309      ;
; -2.300 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.227      ;
; -2.268 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.196      ;
; -2.247 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.175      ;
; -2.218 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.146      ;
; -2.213 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.140      ;
; -2.193 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.120      ;
; -2.145 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.073      ;
; -2.052 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.980      ;
; -2.032 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.960      ;
; -1.923 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.850      ;
; -1.897 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.825      ;
; -1.869 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.794      ;
; -1.828 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.753      ;
; -1.796 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.722      ;
; -1.776 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.704      ;
; -1.756 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.683      ;
; -1.755 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.681      ;
; -1.725 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.652      ;
; -1.610 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.538      ;
; -1.606 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.533      ;
; -1.595 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.521      ;
; -1.562 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.489      ;
; -1.556 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.484      ;
; -1.524 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.452      ;
; -1.522 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.450      ;
; -1.496 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.421      ;
; -1.462 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.388      ;
; -1.455 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.380      ;
; -1.449 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 2.377      ;
; -1.442 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.368      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.431 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.360      ;
; -1.423 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.351      ;
; -1.421 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.349      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.418 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.347      ;
; -1.408 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.335      ;
; -1.406 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.332      ;
; -1.406 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.334      ;
; -1.401 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.327      ;
; -1.400 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.327      ;
; -1.390 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.315      ;
; -1.338 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.265      ;
; -1.337 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.069     ; 2.267      ;
; -1.336 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.263      ;
; -1.321 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.248      ;
; -1.319 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.246      ;
; -1.307 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.233      ;
; -1.288 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.215      ;
; -1.276 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.202      ;
; -1.268 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.069     ; 2.198      ;
; -1.266 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.192      ;
; -1.239 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.166      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 2.152      ;
; -1.195 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.121      ;
; -1.180 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.107      ;
; -1.178 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.105      ;
; -1.174 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.101      ;
; -1.167 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.092      ;
; -1.157 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.084      ;
; -1.138 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.066      ;
; -1.138 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.066      ;
; -1.138 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.066      ;
; -1.138 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.066      ;
; -1.126 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.050      ;
; -1.124 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.048      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.428 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.672      ;
; 0.429 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.673      ;
; 0.429 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.673      ;
; 0.518 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.564 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.808      ;
; 0.565 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.566 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.567 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.568 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.812      ;
; 0.569 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.813      ;
; 0.642 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.887      ;
; 0.642 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.887      ;
; 0.648 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.649 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.894      ;
; 0.649 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.893      ;
; 0.650 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.895      ;
; 0.661 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.905      ;
; 0.720 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.730 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.795 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.039      ;
; 0.795 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.796 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.040      ;
; 0.817 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.819 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.066      ;
; 0.820 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.067      ;
; 0.828 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.075      ;
; 0.832 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.079      ;
; 0.839 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.083      ;
; 0.880 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.125      ;
; 0.887 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.132      ;
; 0.894 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.139      ;
; 0.898 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.143      ;
; 0.910 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.154      ;
; 0.914 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.158      ;
; 0.916 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.160      ;
; 0.919 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.161      ;
; 0.933 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.177      ;
; 0.934 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.176      ;
; 0.937 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.181      ;
; 0.937 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.181      ;
; 0.945 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.189      ;
; 0.947 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.191      ;
; 0.951 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.197      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.967 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.210      ;
; 0.994 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.238      ;
; 1.005 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.251      ;
; 1.015 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.259      ;
; 1.018 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.264      ;
; 1.020 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.266      ;
; 1.026 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.271      ;
; 1.043 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.290      ;
; 1.044 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.291      ;
; 1.044 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.289      ;
; 1.057 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.298      ;
; 1.070 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.074 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.318      ;
; 1.092 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.335      ;
; 1.101 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.342      ;
; 1.107 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.352      ;
; 1.123 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.158 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.159 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.162 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.172 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.193 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.436      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.200 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.226 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.471      ;
; 1.230 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.474      ;
; 1.241 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.485      ;
; 1.244 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.489      ;
; 1.248 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.269 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.514      ;
; 1.272 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.515      ;
; 1.276 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.519      ;
; 1.281 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.526      ;
; 1.284 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.298 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.543      ;
; 1.299 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.543      ;
; 1.325 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.571      ;
; 1.340 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.586      ;
; 1.348 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.593      ;
; 1.357 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.075      ; 1.603      ;
; 1.361 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.606      ;
; 1.362 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.607      ;
; 1.363 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.607      ;
; 1.371 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.613      ;
; 1.378 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.624      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.645 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 1.569      ;
; -0.528 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.453      ;
; -0.528 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.453      ;
; -0.528 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.453      ;
; -0.528 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.453      ;
; -0.502 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.429      ;
; -0.502 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.429      ;
; -0.502 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.429      ;
; -0.502 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.429      ;
; -0.502 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.429      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
; -0.374 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.300      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.926 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.114 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.114 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.114 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.114 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.260 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.573 ; 2.727 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.424 ; 2.611 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.545 ; 2.717 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.214 ; 2.422 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.573 ; 2.727 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 2.755 ; 2.975 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 2.704 ; 2.928 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.094 ; 2.356 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.524 ; 2.773 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 2.755 ; 2.975 ; Rise       ; clk             ;
; reset     ; clk        ; 0.990 ; 1.053 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.608 ; -0.849 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.608 ; -0.867 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.613 ; -0.849 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.807 ; -1.026 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.916 ; -1.129 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.655 ; -0.912 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -1.263 ; -1.486 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.655 ; -0.912 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.957 ; -1.179 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.814 ; -1.061 ; Rise       ; clk             ;
; reset     ; clk        ; -0.602 ; -0.658 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 11.239 ; 11.061 ; Rise       ; clk             ;
; product[*]  ; clk        ; 7.856  ; 7.784  ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.417  ; 6.337  ; Rise       ; clk             ;
;  product[1] ; clk        ; 6.437  ; 6.351  ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.196  ; 6.146  ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.180  ; 6.134  ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.379  ; 6.292  ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.372  ; 6.290  ; Rise       ; clk             ;
;  product[6] ; clk        ; 6.559  ; 6.448  ; Rise       ; clk             ;
;  product[7] ; clk        ; 7.856  ; 7.784  ; Rise       ; clk             ;
; zero        ; clk        ; 7.833  ; 7.999  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 7.725 ; 7.607 ; Rise       ; clk             ;
; product[*]  ; clk        ; 5.959 ; 5.914 ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.187 ; 6.109 ; Rise       ; clk             ;
;  product[1] ; clk        ; 6.206 ; 6.122 ; Rise       ; clk             ;
;  product[2] ; clk        ; 5.975 ; 5.926 ; Rise       ; clk             ;
;  product[3] ; clk        ; 5.959 ; 5.914 ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.149 ; 6.065 ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.143 ; 6.063 ; Rise       ; clk             ;
;  product[6] ; clk        ; 6.321 ; 6.214 ; Rise       ; clk             ;
;  product[7] ; clk        ; 7.614 ; 7.546 ; Rise       ; clk             ;
; zero        ; clk        ; 7.013 ; 7.180 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 7.792 ; 8.176 ;    ;
; INA[1]     ; overflow    ;    ; 7.913 ; 8.282 ;    ;
; INA[2]     ; overflow    ;    ; 7.582 ; 7.987 ;    ;
; INA[3]     ; overflow    ;    ; 7.525 ; 7.894 ;    ;
; INB[0]     ; overflow    ;    ; 8.405 ; 8.803 ;    ;
; INB[1]     ; overflow    ;    ; 7.795 ; 8.231 ;    ;
; INB[2]     ; overflow    ;    ; 8.225 ; 8.648 ;    ;
; INB[3]     ; overflow    ;    ; 8.456 ; 8.850 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 7.506 ; 7.880 ;    ;
; INA[1]     ; overflow    ;    ; 7.618 ; 7.957 ;    ;
; INA[2]     ; overflow    ;    ; 7.300 ; 7.695 ;    ;
; INA[3]     ; overflow    ;    ; 7.250 ; 7.608 ;    ;
; INB[0]     ; overflow    ;    ; 8.031 ; 8.408 ;    ;
; INB[1]     ; overflow    ;    ; 7.444 ; 7.860 ;    ;
; INB[2]     ; overflow    ;    ; 7.855 ; 8.258 ;    ;
; INB[3]     ; overflow    ;    ; 8.080 ; 8.454 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.335 ; -11.015           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.081 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.500 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -39.052                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.335 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.281      ;
; -1.306 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.253      ;
; -1.228 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.174      ;
; -1.199 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.146      ;
; -1.120 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.066      ;
; -1.107 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.054      ;
; -1.035 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.982      ;
; -1.013 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.959      ;
; -1.000 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.947      ;
; -0.977 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.923      ;
; -0.948 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.895      ;
; -0.928 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.875      ;
; -0.875 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.821      ;
; -0.846 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.793      ;
; -0.846 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.793      ;
; -0.845 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.791      ;
; -0.770 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.717      ;
; -0.763 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.709      ;
; -0.762 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.708      ;
; -0.749 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.696      ;
; -0.739 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.686      ;
; -0.738 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.684      ;
; -0.677 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.624      ;
; -0.663 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.610      ;
; -0.647 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.594      ;
; -0.587 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.533      ;
; -0.575 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.522      ;
; -0.538 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.482      ;
; -0.525 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.469      ;
; -0.509 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.454      ;
; -0.496 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.441      ;
; -0.488 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.435      ;
; -0.487 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.433      ;
; -0.480 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.426      ;
; -0.414 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.360      ;
; -0.412 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.405 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.350      ;
; -0.386 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.333      ;
; -0.385 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.331      ;
; -0.344 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.289      ;
; -0.335 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.040     ; 1.282      ;
; -0.324 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.271      ;
; -0.323 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.267      ;
; -0.315 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.261      ;
; -0.310 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.255      ;
; -0.310 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.254      ;
; -0.307 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.253      ;
; -0.306 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.250      ;
; -0.298 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.243      ;
; -0.297 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.242      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.243      ;
; -0.292 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.240      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.278 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.227      ;
; -0.261 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.208      ;
; -0.258 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.205      ;
; -0.253 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.200      ;
; -0.250 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.197      ;
; -0.249 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.244 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.192      ;
; -0.241 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.189      ;
; -0.238 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.183      ;
; -0.234 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.179      ;
; -0.230 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.180      ;
; -0.229 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.175      ;
; -0.225 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.170      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.220 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.192 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.137      ;
; -0.191 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.137      ;
; -0.191 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.135      ;
; -0.188 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.135      ;
; -0.180 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.180 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.177 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.124      ;
; -0.172 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.115      ;
; -0.169 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.112      ;
; -0.151 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
; -0.151 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
; -0.151 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
; -0.151 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.207 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.333      ;
; 0.208 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.334      ;
; 0.208 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.334      ;
; 0.263 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.401      ;
; 0.314 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.441      ;
; 0.315 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.442      ;
; 0.323 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.450      ;
; 0.326 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.453      ;
; 0.326 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.452      ;
; 0.330 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.456      ;
; 0.333 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.459      ;
; 0.336 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.461      ;
; 0.342 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.467      ;
; 0.390 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.516      ;
; 0.391 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.517      ;
; 0.392 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.516      ;
; 0.402 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.532      ;
; 0.404 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.534      ;
; 0.404 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.534      ;
; 0.405 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.535      ;
; 0.408 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.538      ;
; 0.425 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.551      ;
; 0.429 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.555      ;
; 0.430 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.557      ;
; 0.432 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.433 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.558      ;
; 0.435 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.439 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.041      ; 0.564      ;
; 0.440 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.446 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.572      ;
; 0.450 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.466 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.592      ;
; 0.468 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.594      ;
; 0.472 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.601      ;
; 0.473 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.478 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.491 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.619      ;
; 0.494 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.621      ;
; 0.496 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.622      ;
; 0.496 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.621      ;
; 0.498 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.624      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.628      ;
; 0.501 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.629      ;
; 0.506 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.633      ;
; 0.512 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.642      ;
; 0.512 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.642      ;
; 0.523 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.645      ;
; 0.526 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.537 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.664      ;
; 0.538 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.664      ;
; 0.538 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.548 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.670      ;
; 0.567 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.693      ;
; 0.569 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.695      ;
; 0.571 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.697      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.589 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.595 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.721      ;
; 0.596 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.723      ;
; 0.599 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.724      ;
; 0.604 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.730      ;
; 0.612 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.739      ;
; 0.621 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.748      ;
; 0.624 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.750      ;
; 0.628 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.755      ;
; 0.631 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.757      ;
; 0.635 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.762      ;
; 0.635 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.761      ;
; 0.639 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.765      ;
; 0.640 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.765      ;
; 0.650 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.777      ;
; 0.652 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.779      ;
; 0.654 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.782      ;
; 0.656 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.783      ;
; 0.662 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.790      ;
; 0.663 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.044      ; 0.791      ;
; 0.665 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.789      ;
; 0.667 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.793      ;
; 0.674 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.799      ;
; 0.690 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.818      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.081 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.044     ; 0.862      ;
; 0.147 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 0.797      ;
; 0.147 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 0.797      ;
; 0.147 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 0.797      ;
; 0.147 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 0.797      ;
; 0.162 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.784      ;
; 0.162 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 0.784      ;
; 0.162 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 0.784      ;
; 0.162 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 0.784      ;
; 0.162 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 0.784      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
; 0.242 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.703      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.570 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.697      ;
; 0.580 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
; 0.657 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.039      ; 0.780      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:1:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:2:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:3:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:4:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:5:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:6:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:7:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:8:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|stateReg0|int_q|clk                                                                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:0:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:1:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:2:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:3:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:4:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:5:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:6:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:7:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:0:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:1:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:2:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:3:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:4:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:5:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:6:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:7:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:0:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:1:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:2:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:3:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:4:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:5:b|int_q|clk                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 1.325 ; 1.990 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 1.262 ; 1.859 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 1.289 ; 1.901 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 1.122 ; 1.728 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 1.325 ; 1.990 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 1.464 ; 2.076 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 1.448 ; 2.036 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 1.128 ; 1.693 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 1.321 ; 1.923 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 1.464 ; 2.076 ; Rise       ; clk             ;
; reset     ; clk        ; 0.624 ; 0.776 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.304 ; -0.863 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.341 ; -0.905 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.304 ; -0.863 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.401 ; -0.970 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.498 ; -1.087 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.366 ; -0.931 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.674 ; -1.268 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.366 ; -0.931 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.489 ; -1.087 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.459 ; -1.029 ; Rise       ; clk             ;
; reset     ; clk        ; -0.405 ; -0.560 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 6.174 ; 6.418 ; Rise       ; clk             ;
; product[*]  ; clk        ; 4.794 ; 4.921 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.786 ; 3.834 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.784 ; 3.843 ; Rise       ; clk             ;
;  product[2] ; clk        ; 3.675 ; 3.723 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.664 ; 3.707 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.738 ; 3.789 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.751 ; 3.799 ; Rise       ; clk             ;
;  product[6] ; clk        ; 3.826 ; 3.885 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.794 ; 4.921 ; Rise       ; clk             ;
; zero        ; clk        ; 4.648 ; 4.508 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 4.401 ; 4.473 ; Rise       ; clk             ;
; product[*]  ; clk        ; 3.546 ; 3.588 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.663 ; 3.709 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.661 ; 3.718 ; Rise       ; clk             ;
;  product[2] ; clk        ; 3.557 ; 3.603 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.546 ; 3.588 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.615 ; 3.665 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.629 ; 3.675 ; Rise       ; clk             ;
;  product[6] ; clk        ; 3.700 ; 3.757 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.666 ; 4.790 ; Rise       ; clk             ;
; zero        ; clk        ; 4.204 ; 4.101 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.640 ; 5.122 ;    ;
; INA[1]     ; overflow    ;    ; 4.667 ; 5.164 ;    ;
; INA[2]     ; overflow    ;    ; 4.500 ; 4.991 ;    ;
; INA[3]     ; overflow    ;    ; 4.482 ; 5.034 ;    ;
; INB[0]     ; overflow    ;    ; 4.974 ; 5.478 ;    ;
; INB[1]     ; overflow    ;    ; 4.654 ; 5.135 ;    ;
; INB[2]     ; overflow    ;    ; 4.847 ; 5.365 ;    ;
; INB[3]     ; overflow    ;    ; 4.990 ; 5.518 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.486 ; 4.962 ;    ;
; INA[1]     ; overflow    ;    ; 4.499 ; 4.986 ;    ;
; INA[2]     ; overflow    ;    ; 4.348 ; 4.834 ;    ;
; INA[3]     ; overflow    ;    ; 4.334 ; 4.876 ;    ;
; INB[0]     ; overflow    ;    ; 4.774 ; 5.268 ;    ;
; INB[1]     ; overflow    ;    ; 4.466 ; 4.937 ;    ;
; INB[2]     ; overflow    ;    ; 4.649 ; 5.156 ;    ;
; INB[3]     ; overflow    ;    ; 4.789 ; 5.307 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.768  ; 0.181 ; -0.824   ; 0.500   ; -3.000              ;
;  clk             ; -3.768  ; 0.181 ; -0.824   ; 0.500   ; -3.000              ;
; Design-wide TNS  ; -53.432 ; 0.0   ; -16.11   ; 0.0     ; -46.69              ;
;  clk             ; -53.432 ; 0.000 ; -16.110  ; 0.000   ; -46.690             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.869 ; 3.211 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.732 ; 3.057 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.869 ; 3.191 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.506 ; 2.856 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.858 ; 3.211 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 3.101 ; 3.454 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 3.056 ; 3.402 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.405 ; 2.758 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.870 ; 3.226 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 3.101 ; 3.454 ; Rise       ; clk             ;
; reset     ; clk        ; 1.074 ; 1.053 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.304 ; -0.849 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.341 ; -0.867 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.304 ; -0.849 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.401 ; -0.970 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.498 ; -1.087 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.366 ; -0.912 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.674 ; -1.268 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.366 ; -0.912 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.489 ; -1.087 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.459 ; -1.029 ; Rise       ; clk             ;
; reset     ; clk        ; -0.405 ; -0.560 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 12.320 ; 12.317 ; Rise       ; clk             ;
; product[*]  ; clk        ; 8.722  ; 8.746  ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.105  ; 7.046  ; Rise       ; clk             ;
;  product[1] ; clk        ; 7.123  ; 7.068  ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.873  ; 6.836  ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.857  ; 6.823  ; Rise       ; clk             ;
;  product[4] ; clk        ; 7.063  ; 7.002  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.054  ; 6.995  ; Rise       ; clk             ;
;  product[6] ; clk        ; 7.247  ; 7.178  ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.722  ; 8.746  ; Rise       ; clk             ;
; zero        ; clk        ; 8.737  ; 8.801  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 4.401 ; 4.473 ; Rise       ; clk             ;
; product[*]  ; clk        ; 3.546 ; 3.588 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.663 ; 3.709 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.661 ; 3.718 ; Rise       ; clk             ;
;  product[2] ; clk        ; 3.557 ; 3.603 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.546 ; 3.588 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.615 ; 3.665 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.629 ; 3.675 ; Rise       ; clk             ;
;  product[6] ; clk        ; 3.700 ; 3.757 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.666 ; 4.790 ; Rise       ; clk             ;
; zero        ; clk        ; 4.204 ; 4.101 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.757 ; 9.198 ;    ;
; INA[1]     ; overflow    ;    ; 8.894 ; 9.332 ;    ;
; INA[2]     ; overflow    ;    ; 8.531 ; 8.997 ;    ;
; INA[3]     ; overflow    ;    ; 8.425 ; 8.912 ;    ;
; INB[0]     ; overflow    ;    ; 9.424 ; 9.893 ;    ;
; INB[1]     ; overflow    ;    ; 8.773 ; 9.249 ;    ;
; INB[2]     ; overflow    ;    ; 9.238 ; 9.717 ;    ;
; INB[3]     ; overflow    ;    ; 9.469 ; 9.945 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.486 ; 4.962 ;    ;
; INA[1]     ; overflow    ;    ; 4.499 ; 4.986 ;    ;
; INA[2]     ; overflow    ;    ; 4.348 ; 4.834 ;    ;
; INA[3]     ; overflow    ;    ; 4.334 ; 4.876 ;    ;
; INB[0]     ; overflow    ;    ; 4.774 ; 5.268 ;    ;
; INB[1]     ; overflow    ;    ; 4.466 ; 4.937 ;    ;
; INB[2]     ; overflow    ;    ; 4.649 ; 5.156 ;    ;
; INB[3]     ; overflow    ;    ; 4.789 ; 5.307 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; INB[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 505      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 505      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 22 21:18:19 2024
Info: Command: quartus_sta CEG-3155-LAB-2 -c CEG-3155-LAB-2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG-3155-LAB-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.768
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.768       -53.432 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -0.824
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.824       -16.110 clk 
Info (332146): Worst-case removal slack is 1.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.024         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.690 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.292       -45.774 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332146): Worst-case recovery slack is -0.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.645       -12.129 clk 
Info (332146): Worst-case removal slack is 0.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.926         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.690 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.335       -11.015 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is 0.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.081         0.000 clk 
Info (332146): Worst-case removal slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -39.052 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4654 megabytes
    Info: Processing ended: Tue Oct 22 21:18:23 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


