#计算机组成原理

# 第3章 系统总线
## 3.1 总线的基本概念
总线： 各个部件共享的传输介质
特点：同一时间，只有一个部件向总线发送信息，可以有多个设备从总线接收信息
### 总线结构
1. 面向 CPU的双总线结构框图
M 总线：连接 CPU 和主存
I/O 总线：建立 ACPU 和个 I/O 设备之间交换信息的通道，各种 I/O 设备通过 I/O 接口挂到 I/O 
        总线上，便于增删设备
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915142137.png)

2. 单总线结构框图
CPU、主存和 I/O 设备都挂在一组总线上

3. 以存储器为中心的双总线结构
存储总线：在单主线基础上开辟出一条 CPU 与主存之间的总线
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915140943.png)

4. 三种总线结构比较分析
| 结构框图   | 优点                                  | 缺点                                                       |
| ---------- | ------------------------------------- | ---------------------------------------------------------- |
| 单总线结构 | 结构简单，成本低，易于接入新设备      | 带宽第，负载重；多个部件只能征用唯一的总线，不支持并发操作 |
| 双总线结构 | 将低速 I/O 设备从单总线上分离出来     | 需要增加通道等硬件设备                                     |
| 三总线结构 | 底稿了 I/O 设备的性能，提高系统吞吐量 | 系统工作效率较低

## 3.2 总线的分类

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915143336.png)

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915143409.png)

按时序控制方式：同步总线和异步总线
按数据传输格式：并行总线和串行总线

## 3.3 总线特性及性能指标
### 总线物理实现
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915144357.png)

### 总线特性
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915144417.png)

### 总线性能指标

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915144427.png)

总线带宽 ：标准传输率，`总线带宽 = 总线工作频率 * （总线宽度 / 8)` 

> 例题：总线龚总频率为 22MHz，总线宽度为 16位，则 总线带宽 = 22*(16/8) = 44MB/S

### 总线标准
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915144837.png)

## 3.4 总线结构
1. 单总线结构
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915170424.png)

2. 双总线结构
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915170607.png)

3. 三总线结构的几种形式
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915170638.png)


处理器与 Cache 之间有一条局部总线，将 CPU 与 Cache 或与更多局部设备相连
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220915170658.png)

