//8 Oct 2007
//monica
// set_testbench_verilog_filename command

csl_unit dut{
  csl_port stim_p(input), exp_p(output);
  csl_port clk(input);
  dut(){
    clk.set_attr(clock);
  }
};
csl_vector stim_v{
  stim_v(){
    set_unit_name(dut);
    set_direction(input);
  }
};
csl_vector exp_v{
  exp_v(){
    set_unit_name(dut);
    set_direction(output);
  }
};


csl_unit a {
  csl_port p1(input);
  //csl_port p2(input,8);
  csl_port p3(output);
  //csl_port p4(output,8);
  csl_port p5(input);
  dut dut1(.stim_p(p1),.exp_p(p3),.clk(p5));
  a (){}
};


csl_testbench tb{
  csl_signal clk(reg);
   dut dut;
   tb(){
         clk.set_attr ( clock );
         add_logic(clock, clk, 2, ns);
         set_testbench_verilog_filename("testbench_name");
      }
};
