# CzÄ™ste BÅ‚Ä™dy w Projektowaniu PCB

## ğŸ¯ Wprowadzenie

Projektowanie PCB to proces peÅ‚en potencjalnych puÅ‚apek. Nawet doÅ›wiadczeni projektanci mogÄ… popeÅ‚niÄ‡ bÅ‚Ä™dy, ktÃ³re prowadzÄ… do niepoprawnego dziaÅ‚ania ukÅ‚adu, problemÃ³w z produkcjÄ… lub zwiÄ™kszonych kosztÃ³w. Ta notatka prezentuje najczÄ™stsze bÅ‚Ä™dy i sposoby ich unikniÄ™cia.

## âš¡ BÅ‚Ä™dy elektryczne

### 1. Problemy z zasilaniem

#### Nieodpowiednie Å›cieÅ¼ki zasilania
```
âŒ BÅ‚Ä…d:
VCC â”€â”€â”€â”€â”€â”€0.1mmâ”€â”€â”€â”€â”€â”€â–º MCU (5V, 500mA)

âœ… Poprawnie:
VCC â”€â”€â”€â”€â”€â”€1.2mmâ”€â”€â”€â”€â”€â”€â–º MCU (5V, 500mA)
```

**Problem**: Za wÄ…skie Å›cieÅ¼ki zasilania powodujÄ… spadek napiÄ™cia
**Skutki**: NieprawidÅ‚owe dziaÅ‚anie, reset ukÅ‚adu, przegrzewanie
**RozwiÄ…zanie**: Oblicz szerokoÅ›Ä‡ Å›cieÅ¼ki na podstawie prÄ…du

#### Brak kondensatorÃ³w odsprzÄ™gajÄ…cych
```
âŒ BÅ‚Ä…d:
VCC â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º MCU
                       (brak kondensatorÃ³w)

âœ… Poprawnie:  
VCC â”€â”€â”¬â”€â”€ 100ÂµF â”€â”€â”¬â”€â”€â”€â–º MCU
      â””â”€â”€ 100nF â”€â”€â”˜
```

**Problem**: ZakÅ‚Ã³cenia na liniach zasilania
**Skutki**: Niestabilne dziaÅ‚anie, bÅ‚Ä™dy komunikacji
**RozwiÄ…zanie**: 100nF ceramic + bulk electrolytic przy kaÅ¼dym IC

#### NieprawidÅ‚owe uziemienie
```
âŒ BÅ‚Ä…d: Ground loops
Digital GND â”€â”€â”¬â”€â”€â”€â”€ Analog GND
              â”‚
              â””â”€â”€â”€â”€ Power GND

âœ… Poprawnie: Star ground  
        â”Œâ”€â”€â”€ Digital GND
GND â”€â”€â”€â”€â”¼â”€â”€â”€ Analog GND
        â””â”€â”€â”€ Power GND
```

### 2. BÅ‚Ä™dy sygnaÅ‚owe

#### Nieustalony stan logiczny
```
âŒ BÅ‚Ä…d:
MCU_PIN â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º Button â”€â”€â”€â”€ GND
(pin floating when button open)

âœ… Poprawnie:
VCC â”€â”€â”¤10kÎ©â”œâ”€â”€ MCU_PIN â”€â”€â–º Button â”€â”€â”€â”€ GND
      (pull-up resistor)
```

**Problem**: Pin w stanie nieokreÅ›lonym
**Skutki**: Przypadkowe przeÅ‚Ä…czenia, nieprzewidywalne zachowanie
**RozwiÄ…zanie**: Pull-up/pull-down resistors

#### Brak terminacji linii wysokiej czÄ™stotliwoÅ›ci
```
âŒ BÅ‚Ä…d:
MCU â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€long traceâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º Load

âœ… Poprawnie:
MCU â”€â”€â”€â”€â”€traceâ”€â”€â”€â”€â”€â”¤50Î©â”œâ”€â–º Load
                          â””â”€â–º GND
```

### 3. EMI/EMC problemy

#### DÅ‚ugie Å›cieÅ¼ki zegara
```
âŒ BÅ‚Ä…d:
Crystal â”€â”€â”€â”€â”€â”€long meandering traceâ”€â”€â”€â”€â”€â”€â–º MCU

âœ… Poprawnie:
Crystal â”€â”€short direct traceâ”€â”€â–º MCU
```

**Problem**: Clock sygnaÅ‚y jako anteny
**Skutki**: Promieniowanie EMI, problemy z certyfikacjÄ…
**RozwiÄ…zanie**: Minimalna dÅ‚ugoÅ›Ä‡, ground plane pod trasÄ…

## ğŸ—ï¸ BÅ‚Ä™dy mechaniczne

### 1. Problemy z komponentami

#### NiewÅ‚aÅ›ciwy footprint
```
âŒ BÅ‚Ä…d: SOIC-8 symbol â†’ DIP-8 footprint
âŒ BÅ‚Ä…d: 0805 resistor â†’ 0603 footprint
âŒ BÅ‚Ä…d: Pin 1 orientation mismatch
```

**Problem**: Komponent nie pasuje do pÅ‚ytki
**Skutki**: NiemoÅ¼noÅ›Ä‡ montaÅ¼u, bÅ‚Ä™dne poÅ‚Ä…czenia
**RozwiÄ…zanie**: DokÅ‚adna weryfikacja datasheet vs footprint

#### Via in pad (dla THT)
```
âŒ BÅ‚Ä…d:
THT component pad with via inside

âœ… Poprawnie:
Via offset from THT pads
```

**Problem**: Solder wciÄ…gana do via podczas lutowania
**Skutki**: SÅ‚abe poÅ‚Ä…czenia lutownicze, zimne lutowie
**RozwiÄ…zanie**: Via poza padami THT

### 2. Problemy z rozmiarami

#### Zbyt maÅ‚e spacing
```
âŒ BÅ‚Ä…d:
Track â–“â–“ Track (0.05mm spacing)

âœ… Poprawnie:
Track â–“â–“â–“â–“â–“ Track (0.15mm+ spacing)
```

**Problem**: PoniÅ¼ej moÅ¼liwoÅ›ci producenta
**Skutki**: Zwarcia, wysoki koszt produkcji
**RozwiÄ…zanie**: Design Rules Check z parametrami producenta

#### Nieodpowiednia gruboÅ›Ä‡ pÅ‚ytki
```
âŒ BÅ‚Ä™dy:
- 0.6mm PCB with heavy components
- 3.2mm PCB for flexible application
- Wrong aspect ratio for vias (depth:diameter >10:1)
```

### 3. Thermal management

#### Brak odprowadzania ciepÅ‚a
```
âŒ BÅ‚Ä…d:
High power IC on standard footprint
No thermal vias or heat spreading

âœ… Poprawnie:
Thermal pad with multiple vias to ground plane
Large copper areas for heat spreading
```

## ğŸ“ BÅ‚Ä™dy layoutu

### 1. Routing problems

#### Acid traps
```
âŒ BÅ‚Ä…d: Acute angles
Track â•²
      â•± Track (sharp angle <90Â°)

âœ… Poprawnie: Obtuse angles  
Track â•²
       â•² Track (>90Â° or rounded)
```

**Problem**: Trawienie niecaÅ‚kowite w ostrych kÄ…tach
**Skutki**: Zwarcia, niewiarygodne poÅ‚Ä…czenia
**RozwiÄ…zanie**: Unikaj kÄ…tÃ³w ostrych, uÅ¼ywaj 45Â° lub Å‚ukÃ³w

#### Impedancja niekontrolowana
```
âŒ BÅ‚Ä…d:
High-speed signal with varying trace width
Different distances to reference plane

âœ… Poprawnie:
Constant width, consistent stackup
Controlled impedance design
```

### 2. Layer stackup issues

#### Asymmetryczne stackup
```
âŒ BÅ‚Ä…d (warpage):
Layer 1: 35Âµm Cu
Core:    1.6mm  
Layer 2: 70Âµm Cu (unbalanced)

âœ… Poprawnie:
Layer 1: 35Âµm Cu
Core:    1.6mm
Layer 2: 35Âµm Cu (balanced)
```

#### Brak reference planes
```
âŒ BÅ‚Ä…d:
Signal layer without adjacent ground/power plane

âœ… Poprawnie:
Signal layer sandwiched between reference planes
```

## ğŸ”§ BÅ‚Ä™dy w narzÄ™dziach CAD

### 1. Library errors

#### Niepoprawne pin assignments
```
âŒ BÅ‚Ä…d:
Schematic: MCU Pin 1 = VCC
Footprint: MCU Pin 1 = GND
(pin numbering mismatch)
```

**Problem**: Symbol nie pasuje do footprinta
**Skutki**: Katastrofalne bÅ‚Ä™dy poÅ‚Ä…czeÅ„
**RozwiÄ…zanie**: Cross-check symbol vs datasheet vs footprint

#### BÅ‚Ä™dne electrical types
```
âŒ BÅ‚Ä…d:
Input pin type = Power Output
Output pin = Input
```

### 2. Design rule setup

#### NieprawidÅ‚owe constraints
```
âŒ BÅ‚Ä™dne design rules:
Minimum trace width: 0.01mm (unrealistic)
Maximum via drill: 0.1mm (too small for current)
Clearance: 0.05mm (below fab capability)
```

### 3. Export errors

#### NiepeÅ‚ne pliki Gerber
```
âŒ Missing layers:
- Drill files not generated
- Solder mask layers missing  
- No board outline
- Assembly drawings absent

âœ… Complete set:
- All copper layers
- Solder mask (top/bottom)
- Silkscreen (top/bottom)  
- Drill files (PTH + NPTH)
- Pick & place files
- Assembly drawings
```

## ğŸ§ª BÅ‚Ä™dy w testowaniu

### 1. Brak test points

#### NiedostÄ™pne sygnaÅ‚y
```
âŒ BÅ‚Ä…d:
Critical signals buried in BGA
No test access to power rails
Debug pins not broken out

âœ… Poprawnie:
Test points on critical nets
Debug connector for programming
Probe access to key signals
```

### 2. NiewÅ‚aÅ›ciwe debug provisions

#### Brak moÅ¼liwoÅ›ci debugowania
```
âŒ BÅ‚Ä…d:
No JTAG connector
No UART debug pins  
No LED indicators
No jumpers for configuration

âœ… Poprawnie:
Programming/debug interface
Status LEDs
Configuration options
```

## ğŸ’° BÅ‚Ä™dy ekonomiczne

### 1. Over-engineering

#### Niepotrzebne features
```
âŒ Nadmiarowe:
- 8-layer PCB for simple project
- Controlled impedance dla low-speed
- Expensive materials bez potrzeby
- Gold plating dla internal connections

âœ… Optymalne:
- Minimum viable layer count
- Standard materials when adequate
- Cost-effective surface finish
```

### 2. Panel optimization

#### Niewykorzystany panel
```
âŒ BÅ‚Ä…d:
85mm Ã— 85mm PCB on 100mm Ã— 100mm panel
(poor utilization, high cost per piece)

âœ… Better:
4Ã— 42mm Ã— 42mm PCBs on same panel
(better utilization, lower unit cost)
```

## ğŸ­ BÅ‚Ä™dy zwiÄ…zane z produkcjÄ…

### 1. DFM violations

#### Nieprodukowalne features
```
âŒ Problematyczne:
- 0.05mm vias (specialized process)
- Aspect ratio >8:1 dla via
- Track width <0.1mm (higher yield loss)
- Complex board shapes (routing cost)
```

### 2. Assembly issues

#### Problemy montaÅ¼owe
```
âŒ BÅ‚Ä™dy:
- Components too close for pick & place
- No fiducials for assembly machines  
- Mixed THT/SMD orientation
- No polarity markings on PCB

âœ… Dobre praktyki:
- Adequate component spacing
- Fiducial markers in corners
- Consistent component orientation
- Clear polarity indicators
```

## ğŸ›¡ï¸ Jak unikaÄ‡ bÅ‚Ä™dÃ³w

### 1. Design reviews

#### Systematyczne przeglÄ…dy
```
Schematic review:
â˜ All connections verified
â˜ Power calculations checked
â˜ Component values confirmed
â˜ Net names consistent

Layout review:  
â˜ DRC clean
â˜ Component orientations
â˜ Thermal considerations
â˜ Test access provided

Manufacturing review:
â˜ DFM compliant
â˜ Assembly considerations
â˜ Cost optimization
â˜ Lead time realistic
```

### 2. Prototyping strategy

#### Iterative development
```
Phase 1: Proof of concept
- Basic functionality
- Key components only
- Hand assembly friendly

Phase 2: Engineering prototype  
- Full functionality
- Production-like components
- Basic testing

Phase 3: Production prototype
- Final specifications
- Production processes
- Full qualification
```

### 3. Checklists i automation

#### Pre-production checklist
```
Design verification:
â˜ Schematic vs layout netlist match
â˜ Component footprints verified
â˜ Power integrity analysis
â˜ Signal integrity review

Manufacturing readiness:
â˜ Gerber files complete
â˜ Pick & place files accurate
â˜ Bill of materials final
â˜ Assembly drawings complete

Quality assurance:
â˜ Design rules compliant
â˜ Test procedures defined
â˜ Acceptance criteria set
â˜ Backup plan prepared
```

## ğŸ”— PowiÄ…zane tematy
- [[pcb_design|Projektowanie PCB]] - gÅ‚Ã³wny indeks
- [[pcb_najlepsze_praktyki|Najlepsze Praktyki]] - sprawdzone metody
- [[pcb_testowanie_debug|Testowanie i Debug]] - identyfikacja problemÃ³w
- [[pcb_produkcja_wytwarzanie|Produkcja PCB]] - unikanie bÅ‚Ä™dÃ³w produkcyjnych
- [[pcb_projekt_layoutu|Projekt Layoutu]] - wÅ‚aÅ›ciwe praktyki layoutu
- [[pcb_narzedzia_kicad|KiCad]] - unikanie bÅ‚Ä™dÃ³w w narzÄ™dziach

---

**ğŸ¯ Co dalej?**
Po zapoznaniu siÄ™ z czÄ™stymi bÅ‚Ä™dami, przejdÅº do [[pcb_najlepsze_praktyki|Najlepszych Praktyk]] aby poznaÄ‡ sprawdzone metody projektowania, lub [[pcb_testowanie_debug|Testowania i Debug]] aby nauczyÄ‡ siÄ™ identyfikowaÄ‡ i naprawiaÄ‡ problemy.