Fitter report for test
Sun Jul 29 11:04:49 2012
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 29 11:04:49 2012         ;
; Quartus II 32-bit Version          ; 12.0 Build 232 07/05/2012 SP 1 SJ Web Edition ;
; Revision Name                      ; test                                          ;
; Top-level Entity Name              ; test                                          ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C5T144C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 1,955 / 4,608 ( 42 % )                        ;
;     Total combinational functions  ; 1,830 / 4,608 ( 40 % )                        ;
;     Dedicated logic registers      ; 974 / 4,608 ( 21 % )                          ;
; Total registers                    ; 974                                           ;
; Total pins                         ; 20 / 89 ( 22 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Maximum processors allowed for parallel compilation                        ; 1                              ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2829 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2829 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2826    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tej/Documents/MyDesigns/Incliniometer 16mars 2009/test.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,955 / 4,608 ( 42 % ) ;
;     -- Combinational with no register       ; 981                    ;
;     -- Register only                        ; 125                    ;
;     -- Combinational with a register        ; 849                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 965                    ;
;     -- 3 input functions                    ; 321                    ;
;     -- <=2 input functions                  ; 544                    ;
;     -- Register only                        ; 125                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1463                   ;
;     -- arithmetic mode                      ; 367                    ;
;                                             ;                        ;
; Total registers*                            ; 974 / 4,851 ( 20 % )   ;
;     -- Dedicated logic registers            ; 974 / 4,608 ( 21 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 142 / 288 ( 49 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 20 / 89 ( 22 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 1 / 8 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%           ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 12%         ;
; Maximum fan-out node                        ; Clock~clkctrl          ;
; Maximum fan-out                             ; 910                    ;
; Highest non-global fan-out signal           ; ResetIn                ;
; Highest non-global fan-out                  ; 678                    ;
; Total fan-out                               ; 9338                   ;
; Average fan-out                             ; 3.21                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1955 / 4608 ( 42 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 981                  ; 0                              ;
;     -- Register only                        ; 125                  ; 0                              ;
;     -- Combinational with a register        ; 849                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 965                  ; 0                              ;
;     -- 3 input functions                    ; 321                  ; 0                              ;
;     -- <=2 input functions                  ; 544                  ; 0                              ;
;     -- Register only                        ; 125                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1463                 ; 0                              ;
;     -- arithmetic mode                      ; 367                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 974                  ; 0                              ;
;     -- Dedicated logic registers            ; 974 / 4608 ( 21 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 142 / 288 ( 49 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 20                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9338                 ; 0                              ;
;     -- Registered Connections               ; 3188                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 0                              ;
;     -- Output Ports                         ; 9                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock   ; 22    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Din     ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENC1A   ; 57    ; 4        ; 12           ; 0            ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENC1B   ; 53    ; 4        ; 9            ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENC2A   ; 63    ; 4        ; 19           ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENC2B   ; 59    ; 4        ; 14           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ResetIn ; 113   ; 2        ; 26           ; 14           ; 1           ; 678                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Rx      ; 42    ; 4        ; 1            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Rx2     ; 121   ; 2        ; 19           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_DIN ; 24    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Topbit  ; 115   ; 2        ; 24           ; 14           ; 0           ; 69                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Dout     ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ResetOut ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPICLOCK ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_OUT  ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SclkOut  ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TESTOUT  ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TX2      ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Tx       ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_name ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 19 ( 42 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 23 ( 22 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 24 ( 38 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; SPICLOCK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; pin_name                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; SPI_OUT                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; Tx                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; Rx                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; TESTOUT                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; ENC1B                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; ENC1A                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; ENC2B                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; ENC2A                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; Dout                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; SclkOut                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; ResetOut                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; ResetIn                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; Topbit                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; Din                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; Rx2                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; TX2                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; |test                                     ; 1955 (0)    ; 974 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 981 (0)      ; 125 (0)           ; 849 (0)          ; |test                                                                              ;              ;
;    |Encoder:inst5|                        ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 64 (64)          ; |test|Encoder:inst5                                                                ;              ;
;    |FSM:inst14|                           ; 1124 (1124) ; 421 (421)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 703 (703)    ; 1 (1)             ; 420 (420)        ; |test|FSM:inst14                                                                   ;              ;
;    |SPI:inst|                             ; 120 (120)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 25 (25)           ; 72 (72)          ; |test|SPI:inst                                                                     ;              ;
;    |UartController:inst3|                 ; 445 (445)   ; 222 (222)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 208 (208)    ; 39 (39)           ; 198 (198)        ; |test|UartController:inst3                                                         ;              ;
;    |lpm_counter0:inst1|                   ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |test|lpm_counter0:inst1                                                           ;              ;
;       |lpm_counter:lpm_counter_component| ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |test|lpm_counter0:inst1|lpm_counter:lpm_counter_component                         ;              ;
;          |cntr_amh:auto_generated|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |test|lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated ;              ;
;    |mmu_uart_top:inst11|                  ; 95 (2)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (2)       ; 28 (0)            ; 45 (1)           ; |test|mmu_uart_top:inst11                                                          ;              ;
;       |RX:rx_u0|                          ; 43 (43)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 27 (27)           ; 11 (11)          ; |test|mmu_uart_top:inst11|RX:rx_u0                                                 ;              ;
;       |baud_cnt:baud_cnt_u0|              ; 26 (26)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 16 (16)          ; |test|mmu_uart_top:inst11|baud_cnt:baud_cnt_u0                                     ;              ;
;       |tx:tx_u0|                          ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |test|mmu_uart_top:inst11|tx:tx_u0                                                 ;              ;
;    |mmu_uart_top:inst9|                   ; 96 (7)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (7)       ; 32 (0)            ; 41 (1)           ; |test|mmu_uart_top:inst9                                                           ;              ;
;       |RX:rx_u0|                          ; 40 (40)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (31)           ; 7 (7)            ; |test|mmu_uart_top:inst9|RX:rx_u0                                                  ;              ;
;       |baud_cnt:baud_cnt_u0|              ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 16 (16)          ; |test|mmu_uart_top:inst9|baud_cnt:baud_cnt_u0                                      ;              ;
;       |tx:tx_u0|                          ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |test|mmu_uart_top:inst9|tx:tx_u0                                                  ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; SPICLOCK ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_OUT  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name ; Output   ; --            ; --            ; --                    ; --  ;
; TX2      ; Output   ; --            ; --            ; --                    ; --  ;
; Tx       ; Output   ; --            ; --            ; --                    ; --  ;
; TESTOUT  ; Output   ; --            ; --            ; --                    ; --  ;
; Dout     ; Output   ; --            ; --            ; --                    ; --  ;
; SclkOut  ; Output   ; --            ; --            ; --                    ; --  ;
; ResetOut ; Output   ; --            ; --            ; --                    ; --  ;
; Clock    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ResetIn  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Rx2      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Rx       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Topbit   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Din      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_DIN  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ENC1A    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENC1B    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ENC2A    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENC2B    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; Clock                                                ;                   ;         ;
; ResetIn                                              ;                   ;         ;
;      - FSM:inst14|clockedin                          ; 0                 ; 0       ;
;      - FSM:inst14|SclkInt~1                          ; 0                 ; 0       ;
;      - FSM:inst14|ResetOut~0                         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[102]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[102]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[102]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|count[9]~2                         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[86]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[86]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[86]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[70]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[70]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[70]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[118]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[118]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[118]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[82]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[82]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[82]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[98]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[98]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[98]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[66]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[66]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[66]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[114]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[114]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[114]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[94]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[94]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[94]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[78]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[78]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[78]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[62]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[62]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[62]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[110]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[110]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[110]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[90]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[90]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[90]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[106]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[106]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[106]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[74]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[74]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[74]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[122]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[122]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[122]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[83]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[83]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[83]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[99]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[99]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[99]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[67]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[67]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[67]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[115]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[115]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[115]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[103]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[103]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[103]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[87]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[87]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[87]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[71]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[71]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[71]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[119]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[119]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[119]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[95]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[95]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[95]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[79]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[79]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[79]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[63]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[63]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[63]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[111]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[111]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[111]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[91]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[91]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[91]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[107]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[107]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[107]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[75]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[75]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[75]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[123]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[123]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[123]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[81]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[81]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[81]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[97]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[97]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[97]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[65]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[65]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[65]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[113]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[113]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[113]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[101]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[101]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[101]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[85]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[85]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[85]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[69]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[69]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[69]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[117]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[117]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[117]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[93]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[93]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[93]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[77]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[77]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[77]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[61]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[61]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[61]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[109]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[109]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[109]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[89]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[89]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[89]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[105]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[105]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[105]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[73]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[73]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[73]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[121]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[121]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[121]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[104]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[104]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[104]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[100]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[100]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[100]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[96]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[96]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[96]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[108]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[108]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[108]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[84]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[84]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[84]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[88]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[88]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[88]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[80]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[80]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[80]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[92]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[92]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[92]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[72]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[72]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[72]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[68]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[68]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[68]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[64]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[64]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[64]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[76]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[76]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[76]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[116]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[116]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[116]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[120]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[120]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[120]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[112]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[112]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[112]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[124]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[124]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[124]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|incounter[31]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[30]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[29]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[28]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[27]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[26]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[25]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[24]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[23]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[22]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[21]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[20]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[19]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[18]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[17]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[16]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[15]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[14]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[13]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[12]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[11]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[10]                      ; 1                 ; 0       ;
;      - FSM:inst14|incounter[9]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[8]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[6]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[4]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[7]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[5]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[3]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[2]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[1]                       ; 1                 ; 0       ;
;      - FSM:inst14|incounter[0]                       ; 1                 ; 0       ;
;      - FSM:inst14|outclockcounter[3]~2               ; 0                 ; 0       ;
;      - FSM:inst14|done~3                             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[158]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[158]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[158]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[134]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[134]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[134]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[130]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[130]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[130]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[126]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[126]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[126]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[138]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[138]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[138]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[131]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[131]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[131]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[135]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[135]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[135]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[127]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[127]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[127]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[139]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[139]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[139]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[129]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[129]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[129]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[133]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[133]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[133]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[125]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[125]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[125]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[137]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[137]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[137]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[136]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[136]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[136]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[132]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[132]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[132]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[128]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[128]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[128]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[140]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[140]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[140]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[147]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[147]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[147]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[151]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[151]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[151]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[143]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[143]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[143]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[155]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[155]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[155]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[150]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[150]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[150]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[146]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[146]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[146]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[142]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[142]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[142]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[154]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[154]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[154]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[145]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[145]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[145]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[149]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[149]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[149]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[141]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[141]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[141]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[153]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[153]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[153]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[152]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[152]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[152]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[148]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[148]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[148]~head_lut        ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[144]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[144]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[144]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[156]~_emulated       ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[156]                  ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[156]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[38]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[38]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[38]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[39]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[39]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[39]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[37]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[37]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[37]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[40]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[40]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[40]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[22]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[22]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[22]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[23]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[23]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[23]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[21]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[21]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[21]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[24]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[24]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[24]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[6]~_emulated         ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[6]                    ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[6]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[7]~_emulated         ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[7]                    ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[7]~head_lut          ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[5]~_emulated         ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[5]                    ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[5]~head_lut          ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[8]~_emulated         ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[8]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[8]~head_lut          ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[54]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[54]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[54]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[55]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[55]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[55]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[53]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[53]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[53]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[56]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[56]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[56]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[19]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[19]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[19]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[18]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[18]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[18]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[17]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[17]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[17]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[20]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[20]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[20]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[35]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[35]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[35]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[34]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[34]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[34]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[33]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[33]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[33]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[36]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[36]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[36]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[3]~_emulated         ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[3]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[3]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[2]~_emulated         ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[2]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[2]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[1]~_emulated         ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[1]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[1]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[4]~_emulated         ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[4]                    ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[4]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[51]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[51]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[51]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[50]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[50]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[50]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[49]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[49]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[49]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[52]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[52]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[52]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[30]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[30]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[30]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[31]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[31]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[31]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[29]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[29]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[29]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[32]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[32]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[32]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[14]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[14]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[14]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[15]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[15]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[15]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[13]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[13]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[13]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[16]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[16]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[16]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[0]~_emulated         ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[0]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[0]~head_lut          ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[46]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[46]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[46]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[47]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[47]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[47]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[45]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[45]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[45]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[48]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[48]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[48]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[27]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[27]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[27]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[26]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[26]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[26]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[25]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[25]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[25]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[28]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[28]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[28]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[43]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[43]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[43]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[42]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[42]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[42]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[41]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[41]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[41]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[44]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[44]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[44]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[11]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[11]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[11]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[10]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[10]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[10]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[9]~_emulated         ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[9]                    ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[9]~head_lut          ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[12]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[12]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[12]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[59]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[59]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[59]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[58]~_emulated        ; 1                 ; 0       ;
;      - FSM:inst14|dataregister[58]                   ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[58]~head_lut         ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[57]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[57]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[57]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[60]~_emulated        ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[60]                   ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[60]~head_lut         ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[159]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[159]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[159]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[157]~_emulated       ; 0                 ; 0       ;
;      - FSM:inst14|dataregister[157]                  ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[157]~head_lut        ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[102]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[86]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[70]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[118]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[82]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[98]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[66]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[114]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[94]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[78]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[62]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[110]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[90]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[106]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[74]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[122]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[83]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[99]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[67]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[115]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[103]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[87]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[71]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[119]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[95]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[79]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[63]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[111]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[91]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[107]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[75]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[123]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[81]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[97]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[65]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[113]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[101]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[85]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[69]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[117]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[93]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[77]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[61]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[109]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[89]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[105]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[73]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[121]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[104]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[100]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[96]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[108]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[84]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[88]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[80]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[92]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[72]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[68]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[64]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[76]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[116]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[120]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[112]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[124]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[158]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[134]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[130]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[126]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[138]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[131]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[135]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[127]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[139]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[129]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[133]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[125]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[137]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[136]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[132]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[128]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[140]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[147]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[151]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[143]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[155]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[150]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[146]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[142]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[154]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[145]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[149]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[141]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[153]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[152]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[148]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[144]~latch           ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[156]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[38]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[39]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[37]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[40]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[22]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[23]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[21]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[24]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[6]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[7]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[5]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[8]~latch             ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[54]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[55]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[53]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[56]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[19]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[18]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[17]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[20]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[35]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[34]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[33]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[36]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[3]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[2]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[1]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[4]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[51]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[50]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[49]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[52]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[30]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[31]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[29]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[32]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[14]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[15]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[13]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[16]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[0]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[46]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[47]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[45]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[48]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[27]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[26]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[25]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[28]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[43]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[42]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[41]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[44]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[11]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[10]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[9]~latch             ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[12]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[59]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[58]~latch            ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[57]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[60]~latch            ; 1                 ; 0       ;
;      - FSM:inst14|shiftregister[159]~latch           ; 0                 ; 0       ;
;      - FSM:inst14|shiftregister[157]~latch           ; 0                 ; 0       ;
; Rx2                                                  ;                   ;         ;
;      - mmu_uart_top:inst9|RX:rx_u0|NS.START_START~0  ; 1                 ; 6       ;
;      - mmu_uart_top:inst9|RX:rx_u0|Selector0~0       ; 1                 ; 6       ;
;      - mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[7]   ; 1                 ; 6       ;
; Rx                                                   ;                   ;         ;
;      - mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[7]  ; 0                 ; 6       ;
;      - mmu_uart_top:inst11|RX:rx_u0|NS.START_START~0 ; 0                 ; 6       ;
;      - mmu_uart_top:inst11|RX:rx_u0|Selector0~0      ; 0                 ; 6       ;
; Topbit                                               ;                   ;         ;
;      - FSM:inst14|shiftregister~161                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~165                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~166                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~169                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~173                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~177                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister[144]~181             ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister[120]~182             ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~183                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~188                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~195                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~198                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~203                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~206                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~210                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~217                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~218                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~219                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~220                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~227                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister[120]~228             ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~229                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~230                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~231                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~232                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~233                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~234                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~235                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~236                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~237                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~238                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~239                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~240                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~241                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~242                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~243                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~244                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~245                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~246                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~247                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~248                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~249                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~250                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~251                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~255                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~260                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~261                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~262                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~263                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~264                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~265                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~267                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~277                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~278                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~279                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~280                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~281                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~282                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~283                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~284                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~289                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~291                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~293                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~298                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~299                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~300                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~301                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~306                  ; 0                 ; 6       ;
;      - FSM:inst14|shiftregister~307                  ; 0                 ; 6       ;
; Din                                                  ;                   ;         ;
;      - FSM:inst14|dataregister~158                   ; 0                 ; 6       ;
; SPI_DIN                                              ;                   ;         ;
;      - SPI:inst|Dataregister[15]                     ; 1                 ; 6       ;
; ENC1A                                                ;                   ;         ;
;      - Encoder:inst5|COUNT_1[6]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[10]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[2]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[14]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[9]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[5]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[1]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[13]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[4]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[8]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[0]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[12]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[11]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[7]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[3]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[15]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[22]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[21]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[20]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[23]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[25]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[26]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[24]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[27]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[17]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[18]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[16]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[19]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[30]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[29]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[28]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_1[31]                     ; 0                 ; 0       ;
; ENC1B                                                ;                   ;         ;
;      - Encoder:inst5|COUNT_1[6]~44                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[10]~52                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[2]~36                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[14]~60                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[9]~50                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[5]~42                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[1]~34                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[13]~58                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[4]~40                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[8]~48                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[12]~56                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[11]~54                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[7]~46                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[3]~38                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[15]~62                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[22]~76                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[21]~74                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[20]~72                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[23]~78                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[25]~82                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[26]~84                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[24]~80                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[27]~86                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[17]~66                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[18]~68                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[16]~64                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[19]~70                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[30]~92                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[29]~90                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[28]~88                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_1[31]~94                  ; 1                 ; 6       ;
; ENC2A                                                ;                   ;         ;
;      - Encoder:inst5|COUNT_2[6]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[10]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[2]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[14]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[9]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[5]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[1]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[13]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[4]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[8]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[0]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[12]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[11]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[7]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[3]                      ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[15]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[22]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[21]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[20]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[23]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[25]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[26]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[24]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[27]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[17]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[18]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[16]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[19]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[30]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[29]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[28]                     ; 0                 ; 0       ;
;      - Encoder:inst5|COUNT_2[31]                     ; 0                 ; 0       ;
; ENC2B                                                ;                   ;         ;
;      - Encoder:inst5|COUNT_2[6]~44                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[10]~52                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[2]~36                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[14]~60                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[9]~50                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[5]~42                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[1]~34                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[13]~58                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[4]~40                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[8]~48                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[12]~56                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[11]~54                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[7]~46                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[3]~38                   ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[15]~62                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[22]~76                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[21]~74                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[20]~72                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[23]~78                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[25]~82                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[26]~84                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[24]~80                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[27]~86                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[17]~66                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[18]~68                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[16]~64                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[19]~70                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[30]~92                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[29]~90                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[28]~88                  ; 1                 ; 6       ;
;      - Encoder:inst5|COUNT_2[31]~94                  ; 1                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Clock                                                                                   ; PIN_22             ; 910     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ENC1A                                                                                   ; PIN_57             ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ENC2A                                                                                   ; PIN_63             ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Encoder:inst5|process_0~0                                                               ; LCCOMB_X8_Y4_N26   ; 64      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Encoder:inst5|process_0~1                                                               ; LCCOMB_X8_Y4_N8    ; 64      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; FSM:inst14|clockout~2                                                                   ; LCCOMB_X27_Y13_N22 ; 221     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FSM:inst14|count[9]~2                                                                   ; LCCOMB_X20_Y9_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FSM:inst14|incounter[1]~0                                                               ; LCCOMB_X20_Y12_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FSM:inst14|outclockcounter[3]~2                                                         ; LCCOMB_X20_Y10_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FSM:inst14|shiftregister[144]~163                                                       ; LCCOMB_X22_Y8_N16  ; 160     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ResetIn                                                                                 ; PIN_113            ; 678     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; SPI:inst|Dataregister[15]~0                                                             ; LCCOMB_X14_Y8_N16  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI:inst|Dataregister[15]~1                                                             ; LCCOMB_X14_Y8_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|ENClatch[31]~3                                                     ; LCCOMB_X7_Y4_N6    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2ReceivedCounter[17]~38                                        ; LCCOMB_X9_Y3_N16   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2ReceivedCounter[17]~42                                        ; LCCOMB_X9_Y4_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[15]~6                                                  ; LCCOMB_X13_Y4_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[23]~8                                                  ; LCCOMB_X15_Y6_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[31]~5                                                  ; LCCOMB_X10_Y4_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[39]~9                                                  ; LCCOMB_X14_Y6_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[47]~4                                                  ; LCCOMB_X13_Y4_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[55]~11                                                 ; LCCOMB_X14_Y6_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[63]~7                                                  ; LCCOMB_X15_Y4_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[71]~2                                                  ; LCCOMB_X12_Y4_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[79]~3                                                  ; LCCOMB_X9_Y4_N10   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|UART2buffer[7]~10                                                  ; LCCOMB_X15_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|packet[31]~4                                                       ; LCCOMB_X8_Y3_N4    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|packetnumber[0]~56                                                 ; LCCOMB_X14_Y5_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|packetnumber[31]~109                                               ; LCCOMB_X9_Y5_N0    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|process_0~0                                                        ; LCCOMB_X14_Y5_N10  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|wr_enint2~3                                                        ; LCCOMB_X5_Y5_N22   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UartController:inst3|wr_enint~7                                                         ; LCCOMB_X8_Y5_N4    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; LCFF_X13_Y8_N23    ; 83      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst11|RX:rx_u0|RX_SHIFT~0                                                 ; LCCOMB_X8_Y5_N14   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|ck_en                                          ; LCFF_X8_Y3_N25     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]~1                                                 ; LCCOMB_X4_Y4_N20   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst11|tx:tx_u0|data[1]~1                                                  ; LCCOMB_X5_Y5_N6    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst9|RX:rx_u0|RX_SHIFT~0                                                  ; LCCOMB_X17_Y4_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|ck_en                                           ; LCFF_X15_Y3_N27    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]~1                                                  ; LCCOMB_X15_Y3_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mmu_uart_top:inst9|tx:tx_u0|data[8]~1                                                   ; LCCOMB_X14_Y3_N14  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Clock ; PIN_22   ; 910     ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; ResetIn                                                                                 ; 678     ;
; FSM:inst14|done                                                                         ; 301     ;
; FSM:inst14|clockout~2                                                                   ; 221     ;
; FSM:inst14|shiftregister[144]~163                                                       ; 160     ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_amh:auto_generated|safe_q[23] ; 83      ;
; FSM:inst14|clockin~1                                                                    ; 80      ;
; Topbit                                                                                  ; 69      ;
; mmu_uart_top:inst11|tx:tx_u0|shift_en                                                   ; 66      ;
; Encoder:inst5|process_0~1                                                               ; 64      ;
; Encoder:inst5|process_0~0                                                               ; 64      ;
; FSM:inst14|shiftregister[120]~182                                                       ; 60      ;
; UartController:inst3|DoneINCLINO                                                        ; 38      ;
; FSM:inst14|outclockcounter[5]                                                           ; 38      ;
; FSM:inst14|clockout~1                                                                   ; 37      ;
; FSM:inst14|outclockcounter[3]                                                           ; 37      ;
; FSM:inst14|Equal1~9                                                                     ; 36      ;
; UartController:inst3|encaddress                                                         ; 35      ;
; FSM:inst14|clockin~0                                                                    ; 34      ;
; UartController:inst3|packet[19]~1                                                       ; 33      ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|ck_en                                          ; 33      ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|ck_en                                           ; 33      ;
; SPI:inst|Dataregister[15]~0                                                             ; 33      ;
; ENC2A                                                                                   ; 32      ;
; ENC1A                                                                                   ; 32      ;
; UartController:inst3|packetnumber[31]~109                                               ; 32      ;
; UartController:inst3|UART2ReceivedCounter[17]~42                                        ; 32      ;
; UartController:inst3|UART2ReceivedCounter[17]~38                                        ; 32      ;
; UartController:inst3|ENClatch[31]~3                                                     ; 32      ;
; FSM:inst14|incounter[1]~0                                                               ; 32      ;
; UartController:inst3|packetnumber[0]~56                                                 ; 32      ;
; FSM:inst14|outclockcounter[3]~2                                                         ; 32      ;
; FSM:inst14|count[9]~2                                                                   ; 32      ;
; FSM:inst14|count[0]                                                                     ; 32      ;
; FSM:inst14|count[1]                                                                     ; 32      ;
; ENC2B                                                                                   ; 31      ;
; ENC1B                                                                                   ; 31      ;
; UartController:inst3|packet[31]~4                                                       ; 31      ;
; FSM:inst14|shiftregister~164                                                            ; 30      ;
; UartController:inst3|packetnumber[4]                                                    ; 30      ;
; UartController:inst3|packetnumber[5]                                                    ; 30      ;
; FSM:inst14|Add2~6                                                                       ; 30      ;
; UartController:inst3|packetnumber[2]                                                    ; 29      ;
; UartController:inst3|packetnumber[1]                                                    ; 29      ;
; FSM:inst14|shiftregister[144]~180                                                       ; 27      ;
; FSM:inst14|Add2~4                                                                       ; 27      ;
; FSM:inst14|shiftregister~251                                                            ; 25      ;
; FSM:inst14|shiftregister~166                                                            ; 25      ;
; FSM:inst14|shiftregister~161                                                            ; 25      ;
; UartController:inst3|packetnumber[0]                                                    ; 25      ;
; FSM:inst14|Add2~2                                                                       ; 25      ;
; FSM:inst14|Add2~0                                                                       ; 25      ;
; mmu_uart_top:inst11|RX:rx_u0|full                                                       ; 23      ;
; UartController:inst3|packetnumber[3]                                                    ; 23      ;
; UartController:inst3|wr_enint                                                           ; 19      ;
; mmu_uart_top:inst9|tx:tx_u0|shift_en                                                    ; 19      ;
; UartController:inst3|wr_enint2                                                          ; 18      ;
; SPI:inst|Dataregister[15]~1                                                             ; 16      ;
; UartController:inst3|Equal10~9                                                          ; 13      ;
; mmu_uart_top:inst11|tx:tx_u0|data[1]~1                                                  ; 13      ;
; mmu_uart_top:inst9|tx:tx_u0|data[8]~1                                                   ; 13      ;
; mmu_uart_top:inst11|D_OUT[2]~2                                                          ; 12      ;
; mmu_uart_top:inst9|RX:rx_u0|full                                                        ; 12      ;
; mmu_uart_top:inst11|D_OUT[0]~1                                                          ; 11      ;
; mmu_uart_top:inst11|D_OUT[1]~0                                                          ; 11      ;
; UartController:inst3|UART2ReceivedCounter[2]                                            ; 11      ;
; UartController:inst3|UART2ReceivedCounter[1]                                            ; 11      ;
; mmu_uart_top:inst9|D_OUT[4]~7                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[0]~6                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[3]~5                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[7]~4                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[1]~3                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[5]~2                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[6]~1                                                           ; 10      ;
; mmu_uart_top:inst9|D_OUT[2]~0                                                           ; 10      ;
; FSM:inst14|shiftregister[144]~181                                                       ; 10      ;
; UartController:inst3|DoneENC2                                                           ; 9       ;
; UartController:inst3|DoneTemp                                                           ; 9       ;
; UartController:inst3|DoneSendInclino                                                    ; 9       ;
; UartController:inst3|packet[1]                                                          ; 9       ;
; mmu_uart_top:inst9|RX:rx_u0|RX_SHIFT~0                                                  ; 8       ;
; UartController:inst3|UART2buffer[55]~11                                                 ; 8       ;
; UartController:inst3|UART2buffer[7]~10                                                  ; 8       ;
; UartController:inst3|UART2buffer[39]~9                                                  ; 8       ;
; UartController:inst3|UART2buffer[23]~8                                                  ; 8       ;
; UartController:inst3|UART2buffer[63]~7                                                  ; 8       ;
; UartController:inst3|UART2buffer[15]~6                                                  ; 8       ;
; UartController:inst3|UART2buffer[31]~5                                                  ; 8       ;
; UartController:inst3|UART2buffer[47]~4                                                  ; 8       ;
; UartController:inst3|UART2buffer[79]~3                                                  ; 8       ;
; UartController:inst3|UART2buffer[71]~2                                                  ; 8       ;
; mmu_uart_top:inst11|RX:rx_u0|RX_SHIFT~0                                                 ; 8       ;
; UartController:inst3|DoneENC1                                                           ; 8       ;
; FSM:inst14|clockedin                                                                    ; 8       ;
; UartController:inst3|packetnumber[31]                                                   ; 8       ;
; UartController:inst3|packetnumber[6]                                                    ; 8       ;
; FSM:inst14|dataregister[44]                                                             ; 7       ;
; FSM:inst14|dataregister[42]                                                             ; 7       ;
; FSM:inst14|dataregister[43]                                                             ; 7       ;
; FSM:inst14|dataregister[124]                                                            ; 7       ;
; FSM:inst14|dataregister[123]                                                            ; 7       ;
; FSM:inst14|dataregister[122]                                                            ; 7       ;
; UartController:inst3|LessThan3~0                                                        ; 7       ;
; UartController:inst3|UART2buffer[73]~1                                                  ; 6       ;
; UartController:inst3|UART2buffer[7]~0                                                   ; 6       ;
; UartController:inst3|LoadENC1                                                           ; 6       ;
; FSM:inst14|dataregister[60]                                                             ; 6       ;
; FSM:inst14|dataregister[57]                                                             ; 6       ;
; FSM:inst14|dataregister[58]                                                             ; 6       ;
; FSM:inst14|dataregister[59]                                                             ; 6       ;
; FSM:inst14|dataregister[41]                                                             ; 6       ;
; FSM:inst14|dataregister[28]                                                             ; 6       ;
; FSM:inst14|dataregister[25]                                                             ; 6       ;
; FSM:inst14|dataregister[26]                                                             ; 6       ;
; FSM:inst14|dataregister[27]                                                             ; 6       ;
; FSM:inst14|dataregister[48]                                                             ; 6       ;
; FSM:inst14|dataregister[45]                                                             ; 6       ;
; FSM:inst14|dataregister[47]                                                             ; 6       ;
; FSM:inst14|dataregister[46]                                                             ; 6       ;
; FSM:inst14|dataregister[16]                                                             ; 6       ;
; FSM:inst14|dataregister[15]                                                             ; 6       ;
; FSM:inst14|dataregister[32]                                                             ; 6       ;
; FSM:inst14|dataregister[29]                                                             ; 6       ;
; FSM:inst14|dataregister[31]                                                             ; 6       ;
; FSM:inst14|dataregister[30]                                                             ; 6       ;
; FSM:inst14|dataregister[52]                                                             ; 6       ;
; FSM:inst14|dataregister[49]                                                             ; 6       ;
; FSM:inst14|dataregister[50]                                                             ; 6       ;
; FSM:inst14|dataregister[51]                                                             ; 6       ;
; FSM:inst14|dataregister[36]                                                             ; 6       ;
; FSM:inst14|dataregister[33]                                                             ; 6       ;
; FSM:inst14|dataregister[34]                                                             ; 6       ;
; FSM:inst14|dataregister[35]                                                             ; 6       ;
; FSM:inst14|dataregister[20]                                                             ; 6       ;
; FSM:inst14|dataregister[17]                                                             ; 6       ;
; FSM:inst14|dataregister[18]                                                             ; 6       ;
; FSM:inst14|dataregister[19]                                                             ; 6       ;
; FSM:inst14|dataregister[56]                                                             ; 6       ;
; FSM:inst14|dataregister[53]                                                             ; 6       ;
; FSM:inst14|dataregister[55]                                                             ; 6       ;
; FSM:inst14|dataregister[54]                                                             ; 6       ;
; FSM:inst14|dataregister[24]                                                             ; 6       ;
; FSM:inst14|dataregister[21]                                                             ; 6       ;
; FSM:inst14|dataregister[23]                                                             ; 6       ;
; FSM:inst14|dataregister[22]                                                             ; 6       ;
; FSM:inst14|dataregister[40]                                                             ; 6       ;
; FSM:inst14|dataregister[37]                                                             ; 6       ;
; FSM:inst14|dataregister[39]                                                             ; 6       ;
; FSM:inst14|dataregister[38]                                                             ; 6       ;
; FSM:inst14|dataregister[112]                                                            ; 6       ;
; FSM:inst14|dataregister[116]                                                            ; 6       ;
; FSM:inst14|dataregister[76]                                                             ; 6       ;
; FSM:inst14|dataregister[64]                                                             ; 6       ;
; FSM:inst14|dataregister[68]                                                             ; 6       ;
; FSM:inst14|dataregister[72]                                                             ; 6       ;
; FSM:inst14|dataregister[84]                                                             ; 6       ;
; FSM:inst14|dataregister[108]                                                            ; 6       ;
; FSM:inst14|dataregister[96]                                                             ; 6       ;
; FSM:inst14|dataregister[100]                                                            ; 6       ;
; FSM:inst14|dataregister[104]                                                            ; 6       ;
; FSM:inst14|dataregister[73]                                                             ; 6       ;
; FSM:inst14|dataregister[105]                                                            ; 6       ;
; FSM:inst14|dataregister[109]                                                            ; 6       ;
; FSM:inst14|dataregister[61]                                                             ; 6       ;
; FSM:inst14|dataregister[77]                                                             ; 6       ;
; FSM:inst14|dataregister[117]                                                            ; 6       ;
; FSM:inst14|dataregister[69]                                                             ; 6       ;
; FSM:inst14|dataregister[101]                                                            ; 6       ;
; FSM:inst14|dataregister[113]                                                            ; 6       ;
; FSM:inst14|dataregister[65]                                                             ; 6       ;
; FSM:inst14|dataregister[97]                                                             ; 6       ;
; FSM:inst14|dataregister[75]                                                             ; 6       ;
; FSM:inst14|dataregister[107]                                                            ; 6       ;
; FSM:inst14|dataregister[111]                                                            ; 6       ;
; FSM:inst14|dataregister[63]                                                             ; 6       ;
; FSM:inst14|dataregister[79]                                                             ; 6       ;
; FSM:inst14|dataregister[95]                                                             ; 6       ;
; FSM:inst14|dataregister[119]                                                            ; 6       ;
; FSM:inst14|dataregister[71]                                                             ; 6       ;
; FSM:inst14|dataregister[103]                                                            ; 6       ;
; FSM:inst14|dataregister[115]                                                            ; 6       ;
; FSM:inst14|dataregister[67]                                                             ; 6       ;
; FSM:inst14|dataregister[99]                                                             ; 6       ;
; FSM:inst14|dataregister[83]                                                             ; 6       ;
; FSM:inst14|dataregister[74]                                                             ; 6       ;
; FSM:inst14|dataregister[106]                                                            ; 6       ;
; FSM:inst14|dataregister[110]                                                            ; 6       ;
; FSM:inst14|dataregister[62]                                                             ; 6       ;
; FSM:inst14|dataregister[78]                                                             ; 6       ;
; FSM:inst14|dataregister[114]                                                            ; 6       ;
; FSM:inst14|dataregister[66]                                                             ; 6       ;
; FSM:inst14|dataregister[98]                                                             ; 6       ;
; FSM:inst14|dataregister[82]                                                             ; 6       ;
; FSM:inst14|dataregister[118]                                                            ; 6       ;
; FSM:inst14|dataregister[70]                                                             ; 6       ;
; FSM:inst14|dataregister[102]                                                            ; 6       ;
; UartController:inst3|LessThan0~1                                                        ; 6       ;
; UartController:inst3|Equal20~2                                                          ; 6       ;
; UartController:inst3|process_0~0                                                        ; 6       ;
; UartController:inst3|UART2ReceivedCounter[0]                                            ; 6       ;
; UartController:inst3|Equal0~10                                                          ; 5       ;
; UartController:inst3|dout[2]                                                            ; 5       ;
; FSM:inst14|shiftregister~283                                                            ; 5       ;
; FSM:inst14|shiftregister~264                                                            ; 5       ;
; FSM:inst14|shiftregister~255                                                            ; 5       ;
; FSM:inst14|shiftregister[120]~228                                                       ; 5       ;
; FSM:inst14|shiftregister[93]~160                                                        ; 5       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|Equal0~4                                       ; 5       ;
; UartController:inst3|Equal16~0                                                          ; 5       ;
; UartController:inst3|LoadENC2                                                           ; 5       ;
; UartController:inst3|packet[0]                                                          ; 5       ;
; FSM:inst14|dataregister[157]                                                            ; 5       ;
; FSM:inst14|dataregister[159]                                                            ; 5       ;
; FSM:inst14|dataregister[156]                                                            ; 5       ;
; FSM:inst14|dataregister[144]                                                            ; 5       ;
; FSM:inst14|dataregister[148]                                                            ; 5       ;
; FSM:inst14|dataregister[152]                                                            ; 5       ;
; FSM:inst14|dataregister[153]                                                            ; 5       ;
; FSM:inst14|dataregister[141]                                                            ; 5       ;
; FSM:inst14|dataregister[149]                                                            ; 5       ;
; FSM:inst14|dataregister[145]                                                            ; 5       ;
; FSM:inst14|dataregister[154]                                                            ; 5       ;
; FSM:inst14|dataregister[142]                                                            ; 5       ;
; FSM:inst14|dataregister[146]                                                            ; 5       ;
; FSM:inst14|dataregister[150]                                                            ; 5       ;
; FSM:inst14|dataregister[155]                                                            ; 5       ;
; FSM:inst14|dataregister[143]                                                            ; 5       ;
; FSM:inst14|dataregister[151]                                                            ; 5       ;
; FSM:inst14|dataregister[147]                                                            ; 5       ;
; FSM:inst14|dataregister[140]                                                            ; 5       ;
; FSM:inst14|dataregister[132]                                                            ; 5       ;
; FSM:inst14|dataregister[136]                                                            ; 5       ;
; FSM:inst14|dataregister[137]                                                            ; 5       ;
; FSM:inst14|dataregister[133]                                                            ; 5       ;
; FSM:inst14|dataregister[139]                                                            ; 5       ;
; FSM:inst14|dataregister[135]                                                            ; 5       ;
; FSM:inst14|dataregister[131]                                                            ; 5       ;
; FSM:inst14|dataregister[138]                                                            ; 5       ;
; FSM:inst14|dataregister[130]                                                            ; 5       ;
; FSM:inst14|dataregister[134]                                                            ; 5       ;
; FSM:inst14|dataregister[158]                                                            ; 5       ;
; mmu_uart_top:inst11|tx:tx_u0|shift_en~2                                                 ; 5       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer[0]                                              ; 5       ;
; UartController:inst3|Equal17~10                                                         ; 5       ;
; UartController:inst3|process_0~1                                                        ; 5       ;
; mmu_uart_top:inst9|tx:tx_u0|shift_en~2                                                  ; 5       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer[0]                                               ; 5       ;
; UartController:inst3|DoneENC2~0                                                         ; 5       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[2]                                            ; 5       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[1]                                            ; 5       ;
; UartController:inst3|packet[31]                                                         ; 5       ;
; FSM:inst14|done~2                                                                       ; 5       ;
; SPI:inst|outclockcounter[4]                                                             ; 5       ;
; UartController:inst3|write_enc                                                          ; 4       ;
; UartController:inst3|Equal1~0                                                           ; 4       ;
; UartController:inst3|Equal8~1                                                           ; 4       ;
; UartController:inst3|Equal0~9                                                           ; 4       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|Equal0~4                                        ; 4       ;
; FSM:inst14|dataregister[12]                                                             ; 4       ;
; FSM:inst14|dataregister[9]                                                              ; 4       ;
; FSM:inst14|dataregister[10]                                                             ; 4       ;
; FSM:inst14|dataregister[11]                                                             ; 4       ;
; FSM:inst14|dataregister[13]                                                             ; 4       ;
; FSM:inst14|dataregister[14]                                                             ; 4       ;
; FSM:inst14|dataregister[4]                                                              ; 4       ;
; FSM:inst14|dataregister[1]                                                              ; 4       ;
; FSM:inst14|dataregister[2]                                                              ; 4       ;
; FSM:inst14|dataregister[3]                                                              ; 4       ;
; FSM:inst14|dataregister[8]                                                              ; 4       ;
; FSM:inst14|dataregister[5]                                                              ; 4       ;
; FSM:inst14|dataregister[7]                                                              ; 4       ;
; FSM:inst14|dataregister[6]                                                              ; 4       ;
; FSM:inst14|dataregister[128]                                                            ; 4       ;
; FSM:inst14|dataregister[125]                                                            ; 4       ;
; FSM:inst14|dataregister[129]                                                            ; 4       ;
; FSM:inst14|dataregister[127]                                                            ; 4       ;
; FSM:inst14|dataregister[126]                                                            ; 4       ;
; FSM:inst14|dataregister[120]                                                            ; 4       ;
; FSM:inst14|dataregister[92]                                                             ; 4       ;
; FSM:inst14|dataregister[80]                                                             ; 4       ;
; FSM:inst14|dataregister[88]                                                             ; 4       ;
; FSM:inst14|dataregister[121]                                                            ; 4       ;
; FSM:inst14|dataregister[89]                                                             ; 4       ;
; FSM:inst14|dataregister[93]                                                             ; 4       ;
; FSM:inst14|dataregister[85]                                                             ; 4       ;
; FSM:inst14|dataregister[81]                                                             ; 4       ;
; FSM:inst14|dataregister[91]                                                             ; 4       ;
; FSM:inst14|dataregister[87]                                                             ; 4       ;
; FSM:inst14|dataregister[90]                                                             ; 4       ;
; FSM:inst14|dataregister[94]                                                             ; 4       ;
; FSM:inst14|dataregister[86]                                                             ; 4       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer[1]                                              ; 4       ;
; UartController:inst3|wr_enint~7                                                         ; 4       ;
; UartController:inst3|LessThan1~0                                                        ; 4       ;
; UartController:inst3|Equal17~4                                                          ; 4       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer[1]                                               ; 4       ;
; UartController:inst3|DoneENC1~0                                                         ; 4       ;
; UartController:inst3|Equal12~0                                                          ; 4       ;
; UartController:inst3|Equal13~0                                                          ; 4       ;
; UartController:inst3|wr_enint2~0                                                        ; 4       ;
; UartController:inst3|Equal27~9                                                          ; 4       ;
; FSM:inst14|count[2]                                                                     ; 4       ;
; FSM:inst14|count[4]                                                                     ; 4       ;
; FSM:inst14|count[3]                                                                     ; 4       ;
; FSM:inst14|count[5]                                                                     ; 4       ;
; SPI:inst|outclockcounter[3]                                                             ; 4       ;
; SPI:inst|outclockcounter[5]                                                             ; 4       ;
; UartController:inst3|dout[0]                                                            ; 4       ;
; FSM:inst14|Add2~10                                                                      ; 4       ;
; Rx                                                                                      ; 3       ;
; Rx2                                                                                     ; 3       ;
; FSM:inst14|shiftregister[157]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[159]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[60]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[57]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[58]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[59]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[12]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[9]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[10]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[11]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[44]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[41]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[42]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[43]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[28]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[25]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[26]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[27]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[48]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[45]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[47]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[46]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[0]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[16]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[13]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[15]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[14]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[32]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[29]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[31]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[30]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[52]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[49]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[50]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[51]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[4]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[1]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[2]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[3]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[36]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[33]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[34]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[35]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[20]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[17]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[18]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[19]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[56]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[53]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[55]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[54]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[8]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[5]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[7]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[6]~latch                                                       ; 3       ;
; FSM:inst14|shiftregister[24]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[21]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[23]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[22]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[40]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[37]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[39]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[38]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[156]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[144]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[148]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[152]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[153]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[141]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[149]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[145]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[154]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[142]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[146]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[150]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[155]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[143]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[151]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[147]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[140]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[128]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[132]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[136]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[137]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[125]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[133]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[129]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[139]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[127]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[135]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[131]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[138]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[126]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[130]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[134]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[158]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[124]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[112]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[120]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[116]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[76]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[64]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[68]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[72]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[92]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[80]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[88]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[84]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[108]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[96]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[100]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[104]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[121]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[73]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[105]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[89]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[109]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[61]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[77]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[93]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[117]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[69]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[85]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[101]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[113]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[65]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[97]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[81]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[123]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[75]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[107]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[91]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[111]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[63]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[79]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[95]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[119]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[71]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[87]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[103]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[115]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[67]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[99]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[83]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[122]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[74]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[106]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[90]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[110]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[62]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[78]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[94]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[114]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[66]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[98]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[82]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[118]~latch                                                     ; 3       ;
; FSM:inst14|shiftregister[70]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[86]~latch                                                      ; 3       ;
; FSM:inst14|shiftregister[102]~latch                                                     ; 3       ;
; FSM:inst14|testdata~14                                                                  ; 3       ;
; UartController:inst3|DoneSendInclino~1                                                  ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.IDLE                                                    ; 3       ;
; UartController:inst3|DoneTemp~10                                                        ; 3       ;
; FSM:inst14|dataregister[0]                                                              ; 3       ;
; FSM:inst14|incounter[0]                                                                 ; 3       ;
; mmu_uart_top:inst11|tx:tx_u0|cnt_3[1]                                                   ; 3       ;
; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]                                                   ; 3       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer[2]                                              ; 3       ;
; UartController:inst3|wr_enint~6                                                         ; 3       ;
; UartController:inst3|dout~5                                                             ; 3       ;
; UartController:inst3|wr_enint~1                                                         ; 3       ;
; UartController:inst3|Equal17~8                                                          ; 3       ;
; UartController:inst3|Equal17~7                                                          ; 3       ;
; mmu_uart_top:inst9|tx:tx_u0|cnt_3[1]                                                    ; 3       ;
; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]                                                    ; 3       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer[2]                                               ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[6]                                            ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[3]                                            ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[7]                                            ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[4]                                            ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[5]                                            ; 3       ;
; mmu_uart_top:inst11|RX:rx_u0|rx_shift_reg[0]                                            ; 3       ;
; FSM:inst14|outclockcounter[4]                                                           ; 3       ;
; FSM:inst14|count[7]                                                                     ; 3       ;
; FSM:inst14|count[6]                                                                     ; 3       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.IDLE                                                     ; 3       ;
; mmu_uart_top:inst11|tx:tx_u0|ck3_en                                                     ; 3       ;
; mmu_uart_top:inst9|tx:tx_u0|ck3_en                                                      ; 3       ;
; SPI:inst|Equal3~0                                                                       ; 3       ;
; SPI:inst|Equal0~9                                                                       ; 3       ;
; SPI:inst|Counter[31]                                                                    ; 3       ;
; UartController:inst3|UART2ReceivedCounter[3]                                            ; 3       ;
; FSM:inst14|Add2~8                                                                       ; 3       ;
; UartController:inst3|Equal10~10                                                         ; 2       ;
; UartController:inst3|DoneTemp~14                                                        ; 2       ;
; UartController:inst3|LoadENC2~7                                                         ; 2       ;
; FSM:inst14|count[9]~3                                                                   ; 2       ;
; FSM:inst14|outclockcounter[3]~3                                                         ; 2       ;
; mmu_uart_top:inst11|tx:tx_u0|data[9]                                                    ; 2       ;
; mmu_uart_top:inst9|tx:tx_u0|data[9]                                                     ; 2       ;
; UartController:inst3|UART2ReceivedCounter[17]~36                                        ; 2       ;
; UartController:inst3|DoneUART~0                                                         ; 2       ;
; UartController:inst3|encaddress~1                                                       ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[4]                                             ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[3]                                             ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[7]                                             ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[1]                                             ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[5]                                             ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[6]                                             ; 2       ;
; UartController:inst3|Equal0~8                                                           ; 2       ;
; UartController:inst3|Equal0~5                                                           ; 2       ;
; UartController:inst3|Equal0~4                                                           ; 2       ;
; UartController:inst3|DoneUART                                                           ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[2]                                             ; 2       ;
; UartController:inst3|ENClatch[31]~2                                                     ; 2       ;
; UartController:inst3|encaddress~0                                                       ; 2       ;
; UartController:inst3|Equal28~0                                                          ; 2       ;
; SPI:inst|Dataregister[15]                                                               ; 2       ;
; SPI:inst|Dataregister[12]                                                               ; 2       ;
; SPI:inst|Dataregister[14]                                                               ; 2       ;
; SPI:inst|Dataregister[13]                                                               ; 2       ;
; SPI:inst|Dataregister[3]                                                                ; 2       ;
; SPI:inst|Dataregister[1]                                                                ; 2       ;
; SPI:inst|Dataregister[2]                                                                ; 2       ;
; SPI:inst|Dataregister[7]                                                                ; 2       ;
; SPI:inst|Dataregister[4]                                                                ; 2       ;
; SPI:inst|Dataregister[6]                                                                ; 2       ;
; SPI:inst|Dataregister[5]                                                                ; 2       ;
; SPI:inst|Dataregister[11]                                                               ; 2       ;
; SPI:inst|Dataregister[8]                                                                ; 2       ;
; SPI:inst|Dataregister[9]                                                                ; 2       ;
; SPI:inst|Dataregister[10]                                                               ; 2       ;
; UartController:inst3|wr_enint~10                                                        ; 2       ;
; UartController:inst3|LoadENC2~4                                                         ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[1]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[2]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[3]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[0]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[4]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[5]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[6]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[7]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[8]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[9]                                     ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[10]                                    ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[11]                                    ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[12]                                    ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[13]                                    ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[14]                                    ; 2       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter[15]                                    ; 2       ;
; mmu_uart_top:inst11|tx:tx_u0|cnt_3[0]~1                                                 ; 2       ;
; UartController:inst3|packetnumber[31]~49                                                ; 2       ;
; UartController:inst3|dout[2]~6                                                          ; 2       ;
; UartController:inst3|wr_enint~9                                                         ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[1]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[2]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[3]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[0]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[4]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[5]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[6]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[7]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[8]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[9]                                      ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[10]                                     ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[11]                                     ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[12]                                     ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[13]                                     ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[14]                                     ; 2       ;
; mmu_uart_top:inst9|baud_cnt:baud_cnt_u0|counter[15]                                     ; 2       ;
; mmu_uart_top:inst9|tx:tx_u0|cnt_3[0]~1                                                  ; 2       ;
; UartController:inst3|DoneENC1~1                                                         ; 2       ;
; UartController:inst3|Equal15~0                                                          ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|WideOr0~1                                                  ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B7_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B6_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B5_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B4_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|WideOr0~0                                                  ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B3_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B2_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B1_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B0_SAMPLE                                               ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|WideOr1~0                                                  ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.STOP                                                    ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B7_END                                                  ; 2       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.START_START                                             ; 2       ;
; UartController:inst3|ENClatch[31]~0                                                     ; 2       ;
; UartController:inst3|process_0~2                                                        ; 2       ;
; FSM:inst14|Equal0~10                                                                    ; 2       ;
; FSM:inst14|incounter[1]                                                                 ; 2       ;
; FSM:inst14|incounter[2]                                                                 ; 2       ;
; FSM:inst14|incounter[3]                                                                 ; 2       ;
; FSM:inst14|incounter[5]                                                                 ; 2       ;
; FSM:inst14|incounter[7]                                                                 ; 2       ;
; FSM:inst14|incounter[4]                                                                 ; 2       ;
; FSM:inst14|incounter[6]                                                                 ; 2       ;
; FSM:inst14|incounter[8]                                                                 ; 2       ;
; FSM:inst14|incounter[9]                                                                 ; 2       ;
; FSM:inst14|incounter[10]                                                                ; 2       ;
; FSM:inst14|incounter[11]                                                                ; 2       ;
; FSM:inst14|incounter[12]                                                                ; 2       ;
; FSM:inst14|incounter[13]                                                                ; 2       ;
; FSM:inst14|incounter[14]                                                                ; 2       ;
; FSM:inst14|incounter[15]                                                                ; 2       ;
; FSM:inst14|incounter[16]                                                                ; 2       ;
; FSM:inst14|incounter[17]                                                                ; 2       ;
; FSM:inst14|incounter[18]                                                                ; 2       ;
; FSM:inst14|incounter[19]                                                                ; 2       ;
; FSM:inst14|incounter[20]                                                                ; 2       ;
; FSM:inst14|incounter[21]                                                                ; 2       ;
; FSM:inst14|incounter[22]                                                                ; 2       ;
; FSM:inst14|incounter[23]                                                                ; 2       ;
; FSM:inst14|incounter[24]                                                                ; 2       ;
; FSM:inst14|incounter[25]                                                                ; 2       ;
; FSM:inst14|incounter[26]                                                                ; 2       ;
; FSM:inst14|incounter[27]                                                                ; 2       ;
; FSM:inst14|incounter[28]                                                                ; 2       ;
; FSM:inst14|incounter[29]                                                                ; 2       ;
; FSM:inst14|incounter[30]                                                                ; 2       ;
; FSM:inst14|incounter[31]                                                                ; 2       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer[3]                                              ; 2       ;
; UartController:inst3|wr_enint~0                                                         ; 2       ;
; UartController:inst3|Equal20~0                                                          ; 2       ;
; UartController:inst3|Equal17~6                                                          ; 2       ;
; UartController:inst3|Equal17~5                                                          ; 2       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer[3]                                               ; 2       ;
; UartController:inst3|wr_enint2~3                                                        ; 2       ;
; UartController:inst3|packet[1]~0                                                        ; 2       ;
; UartController:inst3|LessThan4~0                                                        ; 2       ;
; UartController:inst3|packet[30]                                                         ; 2       ;
; UartController:inst3|packet[29]                                                         ; 2       ;
; UartController:inst3|packet[28]                                                         ; 2       ;
; UartController:inst3|packet[27]                                                         ; 2       ;
; UartController:inst3|packet[26]                                                         ; 2       ;
; UartController:inst3|packet[25]                                                         ; 2       ;
; UartController:inst3|packet[24]                                                         ; 2       ;
; UartController:inst3|packet[23]                                                         ; 2       ;
; UartController:inst3|packet[22]                                                         ; 2       ;
; UartController:inst3|packet[21]                                                         ; 2       ;
; UartController:inst3|packet[20]                                                         ; 2       ;
; UartController:inst3|packet[19]                                                         ; 2       ;
; UartController:inst3|packet[18]                                                         ; 2       ;
; UartController:inst3|packet[17]                                                         ; 2       ;
; UartController:inst3|packet[16]                                                         ; 2       ;
; UartController:inst3|packet[15]                                                         ; 2       ;
; UartController:inst3|packet[14]                                                         ; 2       ;
; UartController:inst3|packet[13]                                                         ; 2       ;
; UartController:inst3|packet[12]                                                         ; 2       ;
; UartController:inst3|packet[11]                                                         ; 2       ;
; UartController:inst3|packet[10]                                                         ; 2       ;
; UartController:inst3|packet[9]                                                          ; 2       ;
; UartController:inst3|packet[8]                                                          ; 2       ;
; UartController:inst3|packet[7]                                                          ; 2       ;
; UartController:inst3|packet[6]                                                          ; 2       ;
; UartController:inst3|packet[5]                                                          ; 2       ;
; UartController:inst3|packet[4]                                                          ; 2       ;
; UartController:inst3|packet[3]                                                          ; 2       ;
; UartController:inst3|packet[2]                                                          ; 2       ;
; SPI:inst|Counter[0]                                                                     ; 2       ;
; FSM:inst14|Equal5~10                                                                    ; 2       ;
; FSM:inst14|count[30]                                                                    ; 2       ;
; FSM:inst14|count[29]                                                                    ; 2       ;
; FSM:inst14|count[28]                                                                    ; 2       ;
; FSM:inst14|count[31]                                                                    ; 2       ;
; FSM:inst14|count[27]                                                                    ; 2       ;
; FSM:inst14|count[26]                                                                    ; 2       ;
; FSM:inst14|count[25]                                                                    ; 2       ;
; FSM:inst14|count[24]                                                                    ; 2       ;
; FSM:inst14|count[23]                                                                    ; 2       ;
; FSM:inst14|count[22]                                                                    ; 2       ;
; FSM:inst14|count[21]                                                                    ; 2       ;
; FSM:inst14|count[20]                                                                    ; 2       ;
; FSM:inst14|count[19]                                                                    ; 2       ;
; FSM:inst14|count[18]                                                                    ; 2       ;
; FSM:inst14|count[17]                                                                    ; 2       ;
; FSM:inst14|count[16]                                                                    ; 2       ;
; FSM:inst14|count[15]                                                                    ; 2       ;
; FSM:inst14|count[14]                                                                    ; 2       ;
; FSM:inst14|count[13]                                                                    ; 2       ;
; FSM:inst14|count[12]                                                                    ; 2       ;
; FSM:inst14|count[11]                                                                    ; 2       ;
; FSM:inst14|count[10]                                                                    ; 2       ;
; FSM:inst14|count[9]                                                                     ; 2       ;
; FSM:inst14|count[8]                                                                     ; 2       ;
; FSM:inst14|testdata~5                                                                   ; 2       ;
; FSM:inst14|Equal5~0                                                                     ; 2       ;
; FSM:inst14|testdata~4                                                                   ; 2       ;
; FSM:inst14|Equal1~8                                                                     ; 2       ;
; FSM:inst14|outclockcounter[30]                                                          ; 2       ;
; FSM:inst14|outclockcounter[29]                                                          ; 2       ;
; FSM:inst14|outclockcounter[28]                                                          ; 2       ;
; FSM:inst14|outclockcounter[27]                                                          ; 2       ;
; FSM:inst14|outclockcounter[31]                                                          ; 2       ;
; FSM:inst14|outclockcounter[26]                                                          ; 2       ;
; FSM:inst14|outclockcounter[25]                                                          ; 2       ;
; FSM:inst14|outclockcounter[24]                                                          ; 2       ;
; FSM:inst14|outclockcounter[23]                                                          ; 2       ;
; FSM:inst14|outclockcounter[22]                                                          ; 2       ;
; FSM:inst14|outclockcounter[21]                                                          ; 2       ;
; FSM:inst14|outclockcounter[20]                                                          ; 2       ;
; FSM:inst14|outclockcounter[19]                                                          ; 2       ;
; FSM:inst14|Equal1~4                                                                     ; 2       ;
; FSM:inst14|outclockcounter[18]                                                          ; 2       ;
; FSM:inst14|outclockcounter[17]                                                          ; 2       ;
; FSM:inst14|outclockcounter[1]                                                           ; 2       ;
; FSM:inst14|outclockcounter[0]                                                           ; 2       ;
; FSM:inst14|outclockcounter[2]                                                           ; 2       ;
; FSM:inst14|outclockcounter[6]                                                           ; 2       ;
; FSM:inst14|outclockcounter[7]                                                           ; 2       ;
; FSM:inst14|outclockcounter[8]                                                           ; 2       ;
; FSM:inst14|outclockcounter[9]                                                           ; 2       ;
; FSM:inst14|outclockcounter[10]                                                          ; 2       ;
; FSM:inst14|outclockcounter[11]                                                          ; 2       ;
; FSM:inst14|outclockcounter[12]                                                          ; 2       ;
; FSM:inst14|outclockcounter[13]                                                          ; 2       ;
; FSM:inst14|outclockcounter[14]                                                          ; 2       ;
; FSM:inst14|outclockcounter[15]                                                          ; 2       ;
; FSM:inst14|outclockcounter[16]                                                          ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|WideOr0~1                                                   ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B7_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B6_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B5_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B4_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|WideOr0~0                                                   ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B3_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B2_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B1_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B0_SAMPLE                                                ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|WideOr1~0                                                   ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.STOP                                                     ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.B7_END                                                   ; 2       ;
; mmu_uart_top:inst9|RX:rx_u0|CS.START_START                                              ; 2       ;
; SPI:inst|Equal0~10                                                                      ; 2       ;
; SPI:inst|outclockcounter[0]                                                             ; 2       ;
; SPI:inst|outclockcounter[1]                                                             ; 2       ;
; SPI:inst|outclockcounter[2]                                                             ; 2       ;
; SPI:inst|outclockcounter[6]                                                             ; 2       ;
; SPI:inst|outclockcounter[7]                                                             ; 2       ;
; SPI:inst|outclockcounter[8]                                                             ; 2       ;
; SPI:inst|outclockcounter[9]                                                             ; 2       ;
; SPI:inst|outclockcounter[10]                                                            ; 2       ;
; SPI:inst|outclockcounter[11]                                                            ; 2       ;
; SPI:inst|outclockcounter[12]                                                            ; 2       ;
; SPI:inst|outclockcounter[13]                                                            ; 2       ;
; SPI:inst|outclockcounter[14]                                                            ; 2       ;
; SPI:inst|outclockcounter[15]                                                            ; 2       ;
; SPI:inst|outclockcounter[18]                                                            ; 2       ;
; SPI:inst|outclockcounter[19]                                                            ; 2       ;
; SPI:inst|outclockcounter[16]                                                            ; 2       ;
; SPI:inst|outclockcounter[17]                                                            ; 2       ;
; SPI:inst|outclockcounter[20]                                                            ; 2       ;
; SPI:inst|outclockcounter[21]                                                            ; 2       ;
; SPI:inst|outclockcounter[22]                                                            ; 2       ;
; SPI:inst|outclockcounter[23]                                                            ; 2       ;
; SPI:inst|outclockcounter[24]                                                            ; 2       ;
; SPI:inst|outclockcounter[25]                                                            ; 2       ;
; SPI:inst|outclockcounter[26]                                                            ; 2       ;
; SPI:inst|outclockcounter[27]                                                            ; 2       ;
; SPI:inst|outclockcounter[28]                                                            ; 2       ;
; SPI:inst|outclockcounter[29]                                                            ; 2       ;
; SPI:inst|outclockcounter[30]                                                            ; 2       ;
; SPI:inst|outclockcounter[31]                                                            ; 2       ;
; FSM:inst14|ResetOut                                                                     ; 2       ;
; FSM:inst14|SclkInt                                                                      ; 2       ;
; FSM:inst14|testdata                                                                     ; 2       ;
; SPI:inst|SclkInt                                                                        ; 2       ;
; UartController:inst3|UART2ReceivedCounter[31]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[30]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[29]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[28]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[27]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[26]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[25]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[24]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[23]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[22]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[21]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[20]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[19]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[18]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[17]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[16]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[15]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[14]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[13]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[12]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[11]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[10]                                           ; 2       ;
; UartController:inst3|UART2ReceivedCounter[9]                                            ; 2       ;
; UartController:inst3|UART2ReceivedCounter[8]                                            ; 2       ;
; UartController:inst3|UART2ReceivedCounter[7]                                            ; 2       ;
; UartController:inst3|UART2ReceivedCounter[6]                                            ; 2       ;
; UartController:inst3|UART2ReceivedCounter[5]                                            ; 2       ;
; UartController:inst3|UART2ReceivedCounter[4]                                            ; 2       ;
; Encoder:inst5|COUNT_2[15]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[15]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[3]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[3]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[7]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[7]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[11]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[11]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[12]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[12]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[0]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[0]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[8]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[8]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[4]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[4]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[13]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[13]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[1]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[1]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[5]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[5]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[9]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[9]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[14]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[14]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[2]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[2]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[10]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[10]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[6]                                                                ; 2       ;
; Encoder:inst5|COUNT_1[6]                                                                ; 2       ;
; Encoder:inst5|COUNT_2[31]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[31]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[28]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[28]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[29]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[29]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[30]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[30]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[19]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[19]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[16]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[16]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[18]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[18]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[17]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[17]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[27]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[27]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[24]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[24]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[26]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[26]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[25]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[25]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[23]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[23]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[20]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[20]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[21]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[21]                                                               ; 2       ;
; Encoder:inst5|COUNT_2[22]                                                               ; 2       ;
; Encoder:inst5|COUNT_1[22]                                                               ; 2       ;
; UartController:inst3|packetnumber[30]                                                   ; 2       ;
; UartController:inst3|packetnumber[29]                                                   ; 2       ;
; UartController:inst3|packetnumber[28]                                                   ; 2       ;
; UartController:inst3|packetnumber[27]                                                   ; 2       ;
; UartController:inst3|packetnumber[26]                                                   ; 2       ;
; UartController:inst3|packetnumber[25]                                                   ; 2       ;
; UartController:inst3|packetnumber[24]                                                   ; 2       ;
; UartController:inst3|packetnumber[23]                                                   ; 2       ;
; UartController:inst3|packetnumber[22]                                                   ; 2       ;
; UartController:inst3|packetnumber[21]                                                   ; 2       ;
; UartController:inst3|packetnumber[20]                                                   ; 2       ;
; UartController:inst3|packetnumber[19]                                                   ; 2       ;
; UartController:inst3|packetnumber[18]                                                   ; 2       ;
; UartController:inst3|packetnumber[17]                                                   ; 2       ;
; UartController:inst3|packetnumber[16]                                                   ; 2       ;
; UartController:inst3|packetnumber[15]                                                   ; 2       ;
; UartController:inst3|packetnumber[14]                                                   ; 2       ;
; UartController:inst3|packetnumber[13]                                                   ; 2       ;
; UartController:inst3|packetnumber[12]                                                   ; 2       ;
; UartController:inst3|packetnumber[11]                                                   ; 2       ;
; UartController:inst3|packetnumber[10]                                                   ; 2       ;
; UartController:inst3|packetnumber[9]                                                    ; 2       ;
; UartController:inst3|packetnumber[8]                                                    ; 2       ;
; UartController:inst3|packetnumber[7]                                                    ; 2       ;
; SPI_DIN                                                                                 ; 1       ;
; Din                                                                                     ; 1       ;
; FSM:inst14|incounter[0]~1                                                               ; 1       ;
; SPI:inst|Counter[0]~3                                                                   ; 1       ;
; SPI:inst|Counter[1]~2                                                                   ; 1       ;
; SPI:inst|Counter[2]~1                                                                   ; 1       ;
; SPI:inst|Counter[3]~0                                                                   ; 1       ;
; UartController:inst3|dout[2]~21                                                         ; 1       ;
; UartController:inst3|dout[2]~20                                                         ; 1       ;
; UartController:inst3|LoadENC1~3                                                         ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer~9                                               ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer~8                                               ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|byte_timer~7                                               ; 1       ;
; UartController:inst3|packetnumber[0]~110                                                ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer~9                                                ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer~8                                                ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|byte_timer~7                                                ; 1       ;
; UartController:inst3|DoneTemp~13                                                        ; 1       ;
; FSM:inst14|done~4                                                                       ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|shift_en~3                                                 ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|shift_en~3                                                  ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data[9]~11                                                 ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data[9]~11                                                  ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data~10                                                    ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data~10                                                     ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data~9                                                     ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data[8]                                                    ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data~9                                                      ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data[8]                                                     ; 1       ;
; UartController:inst3|write_enc~1                                                        ; 1       ;
; UartController:inst3|write_enc~0                                                        ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data~8                                                     ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data[7]                                                    ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data~8                                                      ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data[7]                                                     ; 1       ;
; UartController:inst3|UART2ReceivedCounter[17]~41                                        ; 1       ;
; UartController:inst3|UART2ReceivedCounter[17]~40                                        ; 1       ;
; UartController:inst3|UART2ReceivedCounter[17]~39                                        ; 1       ;
; UartController:inst3|UART2ReceivedCounter[17]~37                                        ; 1       ;
; UartController:inst3|DoneUART~1                                                         ; 1       ;
; UartController:inst3|encaddress~4                                                       ; 1       ;
; UartController:inst3|encaddress~3                                                       ; 1       ;
; UartController:inst3|encaddress~2                                                       ; 1       ;
; UartController:inst3|dout[2]~19                                                         ; 1       ;
; UartController:inst3|dout[2]~18                                                         ; 1       ;
; UartController:inst3|dout[2]~17                                                         ; 1       ;
; UartController:inst3|dout[2]~16                                                         ; 1       ;
; UartController:inst3|dout[2]~15                                                         ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data~7                                                     ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data[6]                                                    ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data~7                                                      ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data[6]                                                     ; 1       ;
; mmu_uart_top:inst9|RX:rx_u0|rx_shift_reg[0]                                             ; 1       ;
; UartController:inst3|Equal8~0                                                           ; 1       ;
; UartController:inst3|Equal0~7                                                           ; 1       ;
; UartController:inst3|Equal0~6                                                           ; 1       ;
; UartController:inst3|Equal0~3                                                           ; 1       ;
; UartController:inst3|Equal0~2                                                           ; 1       ;
; UartController:inst3|Equal0~1                                                           ; 1       ;
; UartController:inst3|Equal0~0                                                           ; 1       ;
; UartController:inst3|ENClatch~34                                                        ; 1       ;
; UartController:inst3|ENClatch~33                                                        ; 1       ;
; UartController:inst3|ENClatch~32                                                        ; 1       ;
; UartController:inst3|ENClatch~31                                                        ; 1       ;
; UartController:inst3|ENClatch~30                                                        ; 1       ;
; UartController:inst3|ENClatch~29                                                        ; 1       ;
; UartController:inst3|ENClatch~28                                                        ; 1       ;
; UartController:inst3|ENClatch~27                                                        ; 1       ;
; UartController:inst3|ENClatch~26                                                        ; 1       ;
; UartController:inst3|ENClatch~25                                                        ; 1       ;
; UartController:inst3|ENClatch~24                                                        ; 1       ;
; UartController:inst3|ENClatch~23                                                        ; 1       ;
; UartController:inst3|ENClatch~22                                                        ; 1       ;
; UartController:inst3|ENClatch~21                                                        ; 1       ;
; UartController:inst3|ENClatch~20                                                        ; 1       ;
; UartController:inst3|ENClatch~19                                                        ; 1       ;
; UartController:inst3|ENClatch~18                                                        ; 1       ;
; UartController:inst3|ENClatch~17                                                        ; 1       ;
; UartController:inst3|ENClatch~16                                                        ; 1       ;
; UartController:inst3|ENClatch~15                                                        ; 1       ;
; UartController:inst3|ENClatch~14                                                        ; 1       ;
; UartController:inst3|ENClatch~13                                                        ; 1       ;
; UartController:inst3|ENClatch~12                                                        ; 1       ;
; UartController:inst3|ENClatch~11                                                        ; 1       ;
; UartController:inst3|ENClatch~10                                                        ; 1       ;
; UartController:inst3|ENClatch~9                                                         ; 1       ;
; UartController:inst3|ENClatch~8                                                         ; 1       ;
; UartController:inst3|ENClatch~7                                                         ; 1       ;
; UartController:inst3|ENClatch~6                                                         ; 1       ;
; UartController:inst3|ENClatch~5                                                         ; 1       ;
; UartController:inst3|ENClatch~4                                                         ; 1       ;
; UartController:inst3|ENClatch~1                                                         ; 1       ;
; SPI:inst|Dataregister[0]                                                                ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data~6                                                     ; 1       ;
; mmu_uart_top:inst11|tx:tx_u0|data[5]                                                    ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B6_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B5_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B4_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B3_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B2_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B1_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.B0_END                                                  ; 1       ;
; mmu_uart_top:inst11|RX:rx_u0|CS.START_END                                               ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data~6                                                      ; 1       ;
; mmu_uart_top:inst9|tx:tx_u0|data[5]                                                     ; 1       ;
; mmu_uart_top:inst11|baud_cnt:baud_cnt_u0|counter~3                                      ; 1       ;
+-----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 2,437 / 15,666 ( 16 % ) ;
; C16 interconnects          ; 12 / 812 ( 1 % )        ;
; C4 interconnects           ; 859 / 11,424 ( 8 % )    ;
; Direct links               ; 639 / 15,666 ( 4 % )    ;
; Global clocks              ; 1 / 8 ( 13 % )          ;
; Local interconnects        ; 1,396 / 4,608 ( 30 % )  ;
; R24 interconnects          ; 7 / 652 ( 1 % )         ;
; R4 interconnects           ; 997 / 13,328 ( 7 % )    ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.77) ; Number of LABs  (Total = 142) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 6                             ;
; 13                                          ; 1                             ;
; 14                                          ; 3                             ;
; 15                                          ; 11                            ;
; 16                                          ; 94                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 142) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 36                            ;
; 1 Clock                            ; 129                           ;
; 1 Clock enable                     ; 46                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 62                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.32) ; Number of LABs  (Total = 142) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 5                             ;
; 21                                           ; 10                            ;
; 22                                           ; 27                            ;
; 23                                           ; 10                            ;
; 24                                           ; 5                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.51) ; Number of LABs  (Total = 142) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 8                             ;
; 2                                               ; 11                            ;
; 3                                               ; 12                            ;
; 4                                               ; 12                            ;
; 5                                               ; 10                            ;
; 6                                               ; 15                            ;
; 7                                               ; 19                            ;
; 8                                               ; 10                            ;
; 9                                               ; 5                             ;
; 10                                              ; 6                             ;
; 11                                              ; 1                             ;
; 12                                              ; 3                             ;
; 13                                              ; 4                             ;
; 14                                              ; 1                             ;
; 15                                              ; 3                             ;
; 16                                              ; 21                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.75) ; Number of LABs  (Total = 142) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 7                             ;
; 4                                            ; 14                            ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 9                             ;
; 16                                           ; 7                             ;
; 17                                           ; 17                            ;
; 18                                           ; 7                             ;
; 19                                           ; 9                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 7                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                 ;
+-----------------+-----------------------------------------+-------------------+
; Source Register ; Destination Register                    ; Delay Added in ns ;
+-----------------+-----------------------------------------+-------------------+
; ResetIn         ; FSM:inst14|done                         ; 1.710             ;
; ResetIn         ; FSM:inst14|ResetOut                     ; 1.214             ;
; ResetIn         ; FSM:inst14|SclkInt                      ; 1.206             ;
; ResetIn         ; FSM:inst14|shiftregister[59]~latch      ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[132]~latch     ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[131]~latch     ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[130]~latch     ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[99]~latch      ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[83]~latch      ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[60]~latch      ; 1.178             ;
; ResetIn         ; FSM:inst14|shiftregister[101]~latch     ; 1.177             ;
; ResetIn         ; FSM:inst14|shiftregister[53]~latch      ; 1.172             ;
; ResetIn         ; FSM:inst14|shiftregister[55]~latch      ; 1.172             ;
; ResetIn         ; FSM:inst14|shiftregister[54]~latch      ; 1.172             ;
; ResetIn         ; FSM:inst14|shiftregister[81]~latch      ; 1.158             ;
; ResetIn         ; FSM:inst14|shiftregister[57]~latch      ; 1.155             ;
; ResetIn         ; FSM:inst14|shiftregister[56]~latch      ; 1.155             ;
; ResetIn         ; FSM:inst14|shiftregister[96]~latch      ; 1.155             ;
; ResetIn         ; FSM:inst14|shiftregister[19]~latch      ; 1.135             ;
; ResetIn         ; FSM:inst14|shiftregister[51]~latch      ; 1.127             ;
; ResetIn         ; FSM:inst14|shiftregister[82]~latch      ; 1.043             ;
; ResetIn         ; FSM:inst14|shiftregister[130]~_emulated ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[96]~_emulated  ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[101]~_emulated ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[95]~_emulated  ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[83]~_emulated  ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[82]~_emulated  ; 1.022             ;
; ResetIn         ; FSM:inst14|shiftregister[21]~_emulated  ; 1.020             ;
; ResetIn         ; FSM:inst14|shiftregister[51]~_emulated  ; 1.016             ;
; ResetIn         ; FSM:inst14|shiftregister[34]~_emulated  ; 1.016             ;
; ResetIn         ; FSM:inst14|shiftregister[54]~_emulated  ; 1.016             ;
; ResetIn         ; FSM:inst14|shiftregister[100]~_emulated ; 1.015             ;
; ResetIn         ; FSM:inst14|clockedin                    ; 1.010             ;
; ResetIn         ; FSM:inst14|shiftregister[100]~latch     ; 0.987             ;
; ResetIn         ; FSM:inst14|shiftregister[32]~latch      ; 0.981             ;
; ResetIn         ; FSM:inst14|shiftregister[20]~latch      ; 0.968             ;
; ResetIn         ; FSM:inst14|shiftregister[21]~latch      ; 0.900             ;
; ResetIn         ; FSM:inst14|shiftregister[18]~latch      ; 0.856             ;
; ResetIn         ; FSM:inst14|shiftregister[49]~latch      ; 0.845             ;
; ResetIn         ; FSM:inst14|shiftregister[50]~latch      ; 0.845             ;
; ResetIn         ; FSM:inst14|outclockcounter[8]           ; 0.839             ;
; ResetIn         ; FSM:inst14|shiftregister[17]~latch      ; 0.791             ;
; ResetIn         ; FSM:inst14|shiftregister[25]~latch      ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[22]~latch      ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[148]~latch     ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[141]~latch     ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[149]~latch     ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[105]~latch     ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[65]~latch      ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[103]~latch     ; 0.788             ;
; ResetIn         ; FSM:inst14|shiftregister[140]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[136]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[137]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[133]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[139]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[138]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[134]~latch     ; 0.787             ;
; ResetIn         ; FSM:inst14|shiftregister[23]~latch      ; 0.785             ;
; ResetIn         ; FSM:inst14|shiftregister[28]~latch      ; 0.781             ;
; ResetIn         ; FSM:inst14|shiftregister[26]~latch      ; 0.781             ;
; ResetIn         ; FSM:inst14|shiftregister[27]~latch      ; 0.781             ;
; ResetIn         ; FSM:inst14|shiftregister[69]~latch      ; 0.779             ;
; ResetIn         ; FSM:inst14|shiftregister[66]~latch      ; 0.778             ;
; ResetIn         ; FSM:inst14|shiftregister[124]~latch     ; 0.762             ;
; ResetIn         ; FSM:inst14|shiftregister[123]~latch     ; 0.762             ;
; ResetIn         ; FSM:inst14|shiftregister[122]~latch     ; 0.762             ;
; ResetIn         ; FSM:inst14|shiftregister[16]~latch      ; 0.756             ;
; ResetIn         ; FSM:inst14|shiftregister[24]~latch      ; 0.751             ;
; ResetIn         ; FSM:inst14|shiftregister[38]~latch      ; 0.743             ;
; ResetIn         ; FSM:inst14|shiftregister[108]~latch     ; 0.743             ;
; ResetIn         ; FSM:inst14|shiftregister[44]~latch      ; 0.738             ;
; ResetIn         ; FSM:inst14|shiftregister[41]~latch      ; 0.738             ;
; ResetIn         ; FSM:inst14|shiftregister[42]~latch      ; 0.738             ;
; ResetIn         ; FSM:inst14|shiftregister[43]~latch      ; 0.738             ;
; ResetIn         ; FSM:inst14|shiftregister[40]~latch      ; 0.738             ;
; ResetIn         ; FSM:inst14|shiftregister[58]~latch      ; 0.733             ;
; ResetIn         ; FSM:inst14|shiftregister[36]~latch      ; 0.731             ;
; ResetIn         ; FSM:inst14|shiftregister[35]~latch      ; 0.731             ;
; ResetIn         ; FSM:inst14|shiftregister[102]~latch     ; 0.726             ;
; ResetIn         ; FSM:inst14|shiftregister[97]~latch      ; 0.725             ;
; ResetIn         ; FSM:inst14|shiftregister[87]~latch      ; 0.725             ;
; ResetIn         ; FSM:inst14|outclockcounter[5]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[3]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[4]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[0]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[1]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[2]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[30]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[6]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[7]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[9]           ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[10]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[11]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[12]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[13]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[14]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[15]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[16]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[17]          ; 0.707             ;
; ResetIn         ; FSM:inst14|outclockcounter[18]          ; 0.707             ;
+-----------------+-----------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jul 29 11:04:15 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Inclinometer -c test
Info (119006): Selected device EP2C5T144C8 for design "test"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Warning (335093): TimeQuest Timing Analyzer is analyzing 160 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clock (placed in PIN 22 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 9 output pins without output pin load capacitance assignment
    Info (306007): Pin "SPICLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TX2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TESTOUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SclkOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResetOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Sun Jul 29 11:04:49 2012
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:32


