# Atividade 5 - Interface SPI e Comunica√ß√£o ADC na DE1-SoC

![Tamanho do Reposit√≥rio](https://img.shields.io/github/repo-size/joaosnet/Atividade5?style=for-the-badge)
![Contagem de Linguagens](https://img.shields.io/github/languages/count/joaosnet/Atividade5?style=for-the-badge)
![Forks](https://img.shields.io/github/forks/joaosnet/Atividade5?style=for-the-badge)
![Issues Abertas](https://img.shields.io/github/issues/joaosnet/Atividade5?style=for-the-badge)
![Pull Requests Abertos](https://img.shields.io/github/issues-pr/joaosnet/Atividade5?style=for-the-badge)
[![Idioma](https://img.shields.io/badge/lang-pt-green.svg)](https://github.com/joaosnet/Atividade5/blob/master/README.pt-br.md)

## Descri√ß√£o do Projeto

Este projeto configura a comunica√ß√£o SPI com um ADC na DE1-SoC, incluindo controle de amostragem do ADC por bot√£o, mapeamento adequado dos pinos e possivelmente um arquivo top-level para integrar o SPI e o PIO √†s portas configuradas. A configura√ß√£o utiliza Quartus Prime Lite 17.0 e VHDL para a descri√ß√£o de hardware.

## Tecnologias Utilizadas

<img src="https://img.shields.io/badge/VHDL-blue?style=for-the-badge&logo=vhdl&logoColor=white" />
<img src="https://img.shields.io/badge/Quartus%20Prime%20Lite-blue?style=for-the-badge&logo=intel&logoColor=white" />

# √çndice

- [Descri√ß√£o do Projeto](#descri√ß√£o-do-projeto)
- [Capturas de Tela](#capturas-de-tela)
- [Arquitetura](#arquitetura)
- [Objetivos](#objetivos)
    - [Geral](#geral)
    - [Espec√≠ficos](#espec√≠ficos)
- [Contribuidores](#contribuidores)
- [Slides do Projeto](#slides-do-projeto)
- [Come√ßando](#come√ßando)
- [Instru√ß√µes de Build](#instru√ß√µes-de-build)
- [Execu√ß√£o em Segundo Plano](#execu√ß√£o-em-segundo-plano)

## Capturas de Tela

![Capturas de Tela](screenshots/screenshots.png)

_Descri√ß√£o das capturas de tela._

## Arquitetura

![Diagrama de Arquitetura](screenshots/architecture.png)

_Descri√ß√£o da arquitetura._

## Objetivos

### Geral

Estabelecer comunica√ß√£o SPI para amostragem de dados ADC usando a DE1-SoC.

### Espec√≠ficos

1. Configurar os pinos SPI para conex√£o ADC.
2. Implementar a amostragem acionada por bot√£o.
3. Desenvolver e testar o c√≥digo VHDL no Quartus 17.

### Melhorias Futuras

O projeto est√° em desenvolvimento; futuras atualiza√ß√µes incluir√£o:

- [x] Configura√ß√£o inicial do SPI.
- [ ] Completar l√≥gica de amostragem.
- [ ] Integrar e verificar conex√µes de hardware.

## ü§ù Contribuidores

<table>
    <tr>
        <td align="center">
            <a href="https://www.instagram.com/jaonativi/" title="Project Manager Backend Developer">
                <img src="https://avatars.githubusercontent.com/u/87316339?v=4" width="100px;" alt="Jo√£o Natividade's Photo on GitHub"/><br>
                <sub>
                    <b>Jo√£o Natividade</b>
                </sub>
            </a>
        </td>
    </tr>
</table>

## Come√ßando

### Pr√©-requisitos

Certifique-se de ter o Quartus Prime Lite 17.0 instalado.

### Instala√ß√£o

1. Clone o reposit√≥rio:
   ```bash
   git clone https://github.com/joaosnet/Atividade5.git
   ```
2. Abra o projeto no Quartus.

### Execu√ß√£o em Segundo Plano

Use a CLI do Quartus para processos de build em segundo plano no Linux.