# Final
## 題目 : RISC-V CPU
## 成員
林柏維 E24064216、吳文歆 E24066064、陳哲彥 E24066365  
## 說明  
### 架構設計圖  
![架構圖](images/架構design.png)  
### 實作的指令  
![指令圖](images/指令.png)  
我們這次實作了基本指令中的37條 (47條基本指令 - 狀態相關的10條)  
### Block Design  (bitstream可產生，但是無法測試)  
[simulate](https://github.com/HainanG/2019_FPGA_Design_Group9/tree/master/Final/block_design)  
[synthesis](https://github.com/HainanG/2019_FPGA_Design_Group9/tree/master/Final/block_design)  
* bitstream可以產生 但是不知為啥bsp裡的driver有少 沒辦法測試...  
### testbench 解說  

