#### 冯诺依曼体系
运算器 控制器 存储器 输入设备 输出设备
其中程序指令和数据存出在同一存储器的不同位置
故程序和数据宽度相同
#### 现代计算机组织架构
中央处理器(CPU) 存储器 输入设备 输出设备
#### 冯诺依曼与现代计算机的区别
冯诺依曼串行处理而现代计算机并行处理
冯诺依曼以运算器为核心而现代计算器以存储器为核心
现代计算机将运算器与控制器合并为中央处理器


#### 主存储器的工作原理
主存储器包括了
随机存取存储器RAM
和只读存储器ROM

RAM分为静态随机存取存储器SRAM
与动态随机存储器DRAM

SRAM由MOS管组成
而DRAM利用电容电荷存储信息

##### CPU
###### 寄存器
首先CPU会根据程序要求 生成内存地址

再将该地址发送给MAR(地址寄存器)

然后CPU通过控制线发送读取或写入信号

存储器根据MAR中的地址访问相应内存单元

若是读取 存储器将数据从内存单元传输至MDR(数据寄存器)

若是写入 CPU将数据发送至MDR 
再由存储器写入其到指定内存单元

MDR暂存从存储器读取或将写入的数据

另CPU会先在缓存中查找数据 找不到后才会读取主存储器
#### Cache局限性原理
指的是程序倾向于重复访问相同或邻近的内存地址
包括了：
###### 时间局限性
通常在循环中 或是同一数据结构中
某数据在其被访问后很可能会被再多次访问
###### 空间局限性
通常在数组处理 数据结构遍历或内存中顺序访问数据中
某数据在被访问后 其附近的数据很可能被访问

#### Cache的运用
CPU会先访问一级缓存
再访问二级缓存
然后三级缓存
最后才是主存储器
随优先度下降 空间依次增大 而速度依次减小

缓存中最近最少使用的数据会被替换
使经常访问的数据保留

缓存在CPU内或是邻近CPU
通过访问缓存从而减少CPU通过总线访问内存的次数
并且缓存的带宽通常大于主存储器
从而让数据的传输更快












