\documentclass[a4paper,12pt]{article}
\usepackage{a4wide}
\usepackage{tikz}
\usetikzlibrary{calc}
\usepackage{hyperref}
\usepackage{color}
\usepackage{pdflscape}
\usepackage{bytefield}
\usepackage{rotating}
\usepackage{caption}

 \usepackage[ngerman]{babel}

\newlength{\maxheight}
\setlength{\maxheight}{\heightof{W}}
\newcommand{\baselinealign}[1]{
	\centering
	\raisebox{0pt}[\maxheight][0pt]{ #1 }
}

\newcommand{\bitlabel}[2]{
	\bitbox[]{ #1 }{
		\raisebox{0pt}[4ex][0pt]{
			\turnbox{45}{\fontsize{7}{7}\selectfont#2}
		}
	}
}

\begin{document}
\pagestyle{empty}
\setlength{\parindent}{0em}
\section*{Register File}

Ihre Aufgabe ist es, das Verhalten einer Entity  namens "`register\_\,file"' zu programmieren. Die Entity ist in der angeh\"angten Datei "`register\_\,file.vhdl"' deklariert und hat folgende Eigenschaften:

\begin{itemize}
\item Eingang:  IN1 vom Typ std\_logic\_vector mit der L\"ange {{n}}
\item Eingang:  WA1 und RA vom Typ std\_logic\_vector mit der L\"ange {{address_width_n}}

\item Eingang:  WA2 vom Typ std\_logic\_vector mit der L\"ange {{address_width_reg0}}


\item Eingang:  WE1, WE2 und IN2 vom Typ std\_logic

\item Eingang:  CLK vom Typ std\_logic


\item Ausgang: Output vom Typ std\_logic\_vector mit der L\"ange {{n}}
\end{itemize}

\begin{center}
\begin{tikzpicture}
\draw node [draw,rectangle, minimum height=50mm, minimum width=35mm,rounded corners=2mm,thick](entity){};

\draw[->] ($ (entity.west)+(-10mm,21mm)$) -- ($ (entity.west) + (0mm,21mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,21mm)$){IN1};

\draw[->] ($ (entity.west)+(-10mm,15.5mm)$) -- ($ (entity.west) + (0mm,15.5mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,15.5mm)$){WA1};

\draw[->] ($ (entity.west)+(-10mm,10mm)$) -- ($ (entity.west) + (0mm,10mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,10mm)$){WE1};


\draw[->] ($ (entity.west)+(-10mm,3.5mm)$)  -- ($ (entity.west) + (0mm,3.5mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,3.5mm)$){IN2};

\draw[->] ($ (entity.west)+(-10mm,-2mm)$)  -- ($ (entity.west) + (0mm,-2mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,-2mm)$){WA2};

\draw[->] ($ (entity.west)+(-10mm,-7.5mm)$) -- ($ (entity.west) + (0mm,-7.5mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,-7.5mm)$){WE2};


\draw[->] ($ (entity.west)+(-10mm,-14mm)$) -- ($ (entity.west) + (0mm,-14mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,-14mm)$){RA};


\draw[->] ($ (entity.west)+(-10mm,-21mm)$) -- ($(entity.west) + (0mm,-21mm)$);
\draw[anchor=east] node at ($ (entity.west)+(-9mm,-21mm)$){CLK};



\draw[->] ($ (entity.east) + (0mm,0mm)$) -- ($ (entity.east) + (10mm,0mm)$);
\draw[anchor=west] node at ($ (entity.east) + (9mm,0mm)$){Output};

\draw node at ($ (entity) - (0,0mm)$){register\_\,file};

\end{tikzpicture}
\end{center}

Ver\"andern sie die Datei "`register\_\,file.vhdl"' nicht!\\

Die Entity  "`register\_\,file"' soll {{N_n}} Register beinhalten, welche jeweils {{n}} Bit lang sind. Die Eingangsdaten f\"ur Register 1 bis {{N_n_minus_1}} kommen von dem Eingang IN1 und sollen jeweils in das Register mit jener Adresse geschrieben werden, welche durch WA1 angegeben wird. Der Schreibvorgang soll jedoch nur dann ausgef\"uhrt werden, wenn das Write Enable Bit WE1 auf '1' gesetzt ist. Der Adresseingang WA2 wird dazu benutzt, die {{lower}} {{special_reg0_size}} Bit des Registers 0 einzeln zu adressieren. Die Eingangsdaten f\"ur Register 0 kommen von dem Eingang IN2 und sollen aber nur dann in das Register geschrieben werden, wenn das Write Enable Bit WE2 auf '1' gesetzt ist.
Am Ausgang der Entity soll der Inhalt jenes Registers ausgegeben werden, welches durch den Adresseingang RA adressiert wird.
Beachten Sie Abbildung~1 f\"ur einen strukturellen \"Uberblick \"uber die Entity und die vorhandenen Register. \\

\"Anderungen der Eingangssignale sollen jeweils bei einer steigenden Flanke des Taktsignals CLK wirksam werden.\\

{{bypass_or_read_priority_text1}} {{bypass_or_read_priority_text2}}

\begin{figure}[h!]
	\centering
	\captionsetup{justification=centering,margin=1cm}
	\begin{bytefield}[rightcurly=., rightcurlyspace=0pt, boxformatting=\baselinealign]{ {{n}} }
		{{bitlabel}} \\
		\bitheader[endianness=big]{ {{reg0_bitheader_bits}} {{n_minus_1}}  } \\

		\begin{rightwordgroup}{00h}
		\begin{leftwordgroup}{Register 0}
			\bitbox{ {{n_minus_reg0_size}} }{} {{bitbox}}
		\end{leftwordgroup}
		\end{rightwordgroup} \\

		\begin{rightwordgroup}{01h}
			\bitbox{ {{n}} }{Register 1}
		\end{rightwordgroup} \\

		{{dots_or_bitbox}}

		\begin{rightwordgroup}{0{{N_n_minus_2}}{}h}
			\bitbox{ {{n}} }{Register {{N_n_minus_2}} {}}
		\end{rightwordgroup} \\

		\begin{rightwordgroup}{0{{N_n_minus_1}}{}h}
			\bitbox{ {{n}} }{Register {{N_n_minus_1}} {}}
		\end{rightwordgroup} \\

	\end{bytefield}
	\caption{Registerstruktur der Entity. Adressen werden hier in hexadezimaler Darstellung der Bits angegeben.}
\end{figure}

Programmieren Sie das oben beschriebene Verhalten der Entity in der angeh\"angten Datei "`register\_\,file\_beh.vhdl"'.\\

Um Ihre L\"osung abzugeben, senden Sie ein E-Mail mit dem Betreff "`Result Task {{ TASKNR }}"' und Ihrer Datei "`register\_file\_beh.vhdl"'  an {{ SUBMISSIONEMAIL }}.

\vspace{0.7cm}

Viel Erfolg und m\"oge die Macht mit Ihnen sein.

\end{document}
