# LEF file for qflow created by Seijiro Moriyama 
# original lef files are generated by ALSI Mr. Yamada
#
# Contains LEF for all bins.
# Options:  [x] Antenna
#      [x] Geometry
#      [x] Technology

VERSION 5.4 ;
NAMESCASESENSITIVE ON ;
BUSBITCHARS "[]" ;
DIVIDERCHAR "/" ;
UNITS
 DATABASE MICRONS 1000 ;
END UNITS

USEMINSPACING OBS ON ;
USEMINSPACING PIN OFF ;
CLEARANCEMEASURE EUCLIDEAN ;


MANUFACTURINGGRID 0.1 ;

LAYER nwell
 TYPE	MASTERSLICE ;
END nwell

LAYER nactive
 TYPE	MASTERSLICE ;
END nactive

LAYER pactive
 TYPE	MASTERSLICE ;
END pactive

LAYER poly
 TYPE	MASTERSLICE ;
END poly

LAYER cc
 TYPE	CUT ;
 SPACING	0.9 ;
END cc

LAYER ML1
 TYPE		ROUTING ;
 DIRECTION	HORIZONTAL ;
 PITCH		2 ;
 OFFSET	1 ;
 WIDTH		1 ;
 SPACING	1 ;
 RESISTANCE	RPERSQ 0.07 ;
 CAPACITANCE	CPERSQDIST 3e-05 ;
END ML1

LAYER via
 TYPE	CUT ;
 SPACING	0.5 ;
END via

LAYER ML2
 TYPE		ROUTING ;
 DIRECTION	VERTICAL ;
 PITCH		2 ;
 OFFSET	1 ;
 WIDTH		1 ;
 SPACING	1 ;
 RESISTANCE	RPERSQ 0.07 ;
 CAPACITANCE	CPERSQDIST 1.7e-05 ;
END ML2

LAYER via2
 TYPE	CUT ;
 SPACING	0.5 ;
END via2

LAYER ML3
 TYPE		ROUTING ;
 DIRECTION	HORIZONTAL ;
 PITCH		2 ;
 OFFSET	1 ;
 WIDTH		1 ;
 SPACING	1 ;
 RESISTANCE	RPERSQ 0.07 ;
 CAPACITANCE	CPERSQDIST 7e-06 ;
END ML3

LAYER via3
 TYPE	CUT ;
 SPACING	0.5 ;
END via3

#LAYER metal4
# TYPE		ROUTING ;
# DIRECTION	VERTICAL ;
# PITCH		3.2 ;
# OFFSET	1.6 ;
# WIDTH		1.2 ;
# SPACING	1.2 ;
# RESISTANCE	RPERSQ 0.04 ;
# CAPACITANCE	CPERSQDIST 4e-06 ;
#END metal4

VIA M2_M1 DEFAULT
 LAYER ML1 ;
  RECT -1.0 -1.0 1.0 1.0 ;
 LAYER via ;
  RECT -0.5 -0.5 0.5 0.5 ;
 LAYER ML2 ;
  RECT -1.0 -1.0 1.0 1.0 ;
END M2_M1

VIA M3_M2 DEFAULT
 LAYER ML2 ;
  RECT -1.0 -1.0 1.0 1.0 ;
 LAYER via2 ;
  RECT -0.5 -0.5 0.5 0.5 ;
 LAYER ML3 ;
  RECT -1.0 -1.0 1.0 1.0 ;
END M3_M2

#VIA M4_M3 DEFAULT
# LAYER ML3 ;
#  RECT -0.400 -0.400 0.400 0.400 ;
# LAYER via3 ;
#  RECT -0.200 -0.200 0.200 0.200 ;
# LAYER metal4 ;
#  RECT -0.600 -0.600 0.600 0.600 ;
#END M4_M3


VIARULE viagen21 GENERATE
 LAYER ML1 ;
  DIRECTION HORIZONTAL ;
  WIDTH 1.0 TO 60 ;
  OVERHANG 0.2 ;
  METALOVERHANG 0 ;
 LAYER ML2 ;
  DIRECTION VERTICAL ;
  WIDTH 1.0 TO 60 ;
  OVERHANG 0.2 ;
  METALOVERHANG 0 ;
 LAYER via ;
  RECT -0.5 -0.5 0.5 0.5 ;
  SPACING 1 BY 1 ;
END viagen21

VIARULE viagen32 GENERATE
 LAYER ML3 ;
  DIRECTION HORIZONTAL ;
  WIDTH 1.0 TO 60 ;
  OVERHANG 0.2 ;
  METALOVERHANG 0 ;
 LAYER ML2 ;
  DIRECTION VERTICAL ;
  WIDTH 1.0 TO 60 ;
  OVERHANG 0.2 ;
  METALOVERHANG 0 ;
 LAYER via2 ;
  RECT -0.5 -0.5 0.5 0.5 ;
  SPACING 1 BY 1 ;
END viagen32

#VIARULE viagen43 GENERATE
# LAYER ML3 ;
#  DIRECTION HORIZONTAL ;
#  WIDTH 0.6 TO 60 ;
#  OVERHANG 0.4 ;
#  METALOVERHANG 0 ;
# LAYER metal4 ;
#  DIRECTION VERTICAL ;
#  WIDTH 0.6 TO 60 ;
#  OVERHANG 0.4 ;
#  METALOVERHANG 0 ;
# LAYER via3 ;
#  RECT -0.2 -0.2 0.2 0.2 ;
#  SPACING 1.2 BY 1.2 ;
#END viagen43

VIARULE TURN1 GENERATE
 LAYER ML1 ;
  DIRECTION HORIZONTAL ;
 LAYER ML1 ;
  DIRECTION VERTICAL ;
END TURN1

VIARULE TURN2 GENERATE
 LAYER ML2 ;
  DIRECTION HORIZONTAL ;
 LAYER ML2 ;
  DIRECTION VERTICAL ;
END TURN2

VIARULE TURN3 GENERATE
 LAYER ML3 ;
  DIRECTION HORIZONTAL ;
 LAYER ML3 ;
  DIRECTION VERTICAL ;
END TURN3

#VIARULE TURN4 GENERATE
# LAYER metal4 ;
#  DIRECTION HORIZONTAL ;
# LAYER metal4 ;
#  DIRECTION VERTICAL ;
#END TURN4

SITE corner
  CLASS	PAD ;
  SYMMETRY	R90 Y ;
  SIZE	300.000 BY 300.000 ;
END corner

SITE IO
  CLASS	PAD ;
  SYMMETRY	Y ;
  SIZE	90.000 BY 300.000 ;
END IO

SITE core
  CLASS	CORE ;
  SYMMETRY	Y ;
  SIZE	1.600 BY 30.000 ;
END core

MACRO FILL
 CLASS CORE ;
 FOREIGN FILL 0.000 0.000 ;
 ORIGIN 0.000 0.000 ;
 SIZE 1.600 BY 30.000 ;
 SYMMETRY X Y ;
 SITE core ;
 PIN gnd
  DIRECTION INOUT ;
  USE GROUND ;
  SHAPE ABUTMENT ;
  PORT
   LAYER ML1 ;
    RECT -0.400 -0.600 2.000 0.600 ;
  END
 END gnd
 PIN vdd
  DIRECTION INOUT ;
  USE POWER ;
  SHAPE ABUTMENT ;
  PORT
   LAYER ML1 ;
    RECT -0.400 29.400 2.000 30.600 ;
  END
 END vdd
END FILL

MACRO dcont
 CLASS CORE ;
 SIZE 4.0 BY 4.0 ;
 OBS
  LAYER ML1 ;
   RECT -1.000 -1.000 1.000 1.000 ;
 END
END dcont

MACRO nsubcont
 CLASS CORE ;
 SIZE 2.0 BY 2.0 ;
 OBS
  LAYER ML1 ;
   RECT -1.000 -1.000 1.000 1.000 ;
 END
END nsubcont

MACRO pcont
 CLASS CORE ;
 SIZE 2.0 BY 2.0 ;
 OBS
  LAYER ML1 ;
   RECT -1.000 -1.000 1.000 1.000 ;
 END
END pcont

MACRO psubcont
 CLASS CORE ;
 SIZE 2.0 BY 2.0 ;
 OBS
  LAYER ML1 ;
   RECT -1.000 -1.000 1.000 1.000 ;
 END
END psubcont

MACRO an21
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 9.700  1.000 11.700  3.000 11.700  3.000 9.700  1.000 9.700 ;
      LAYER ML1 ;
        POLYGON 1.000 9.700  1.000 11.700  3.000 11.700  3.000 9.700  1.000 9.700 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
      LAYER ML1 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 10.000 12.500  10.000 14.500  12.000 14.500  12.000 12.500  10.000 12.500 ;
      LAYER ML1 ;
        POLYGON 10.000 12.500  10.000 14.500  12.000 14.500  12.000 12.500  10.000 12.500 ;
        RECT 10.3 6.5 11.3 20.5 ;
        RECT 9.8 6.0 10.8 7.0 ;
        RECT 9.3 3.8 10.3 6.5 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 7.1 21.3 8.5 28.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 6.3 1.0 7.3 3.8 ;
      RECT 4.3 18.0 5.3 20.5 ;
      RECT 4.8 17.5 7.8 18.5 ;
      RECT 7.3 10.5 8.3 18.0 ;
      RECT 4.5 10.0 7.8 11.0 ;
      RECT 4.0 8.2 5.0 10.5 ;
      RECT 1.8 7.7 4.5 8.7 ;
      RECT 1.3 3.8 2.3 8.2 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 4.1 21.3 5.5 24.5 ;
    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 6.800 3.800  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 9.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 5.000 13.500  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 8.300 10.500  pcont ;
    VIA 2.000 10.700  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END an21
MACRO an31
#  CLASS BLOCK ;
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;

  PIN A
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 9.700  1.000 11.700  3.000 11.700  3.000 9.700  1.000 9.700 ;
      LAYER ML2 ;
        POLYGON 1.000 9.700  1.000 11.700  3.000 11.700  3.000 9.700  1.000 9.700 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
      LAYER ML2 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 9.700  7.000 11.700  9.000 11.700  9.000 9.700  7.000 9.700 ;
      LAYER ML1 ;
        POLYGON 7.000 9.700  7.000 11.700  9.000 11.700  9.000 9.700  7.000 9.700 ;
    END
  END C
  PIN VDD
    DIRECTION INOUT ;
    DIRECTION INOUT ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    DIRECTION INOUT ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    DIRECTION OUTPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 13.000 12.700  13.000 14.700  15.000 14.700  15.000 12.700  13.000 12.700 ;
      LAYER ML1 ;
        POLYGON 13.000 12.700  13.000 14.700  15.000 14.700  15.000 12.700  13.000 12.700 ;
        RECT 13.3 3.8 14.3 20.5 ;
        RECT 11.8 3.3 13.8 4.3 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 1.1 21.3 2.5 24.5 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 1.3 18.0 2.3 20.5 ;
      RECT 1.8 17.5 10.8 18.5 ;
      RECT 10.3 8.2 11.3 18.0 ;
      RECT 1.8 7.7 10.8 8.7 ;
      RECT 1.3 3.8 2.3 8.2 ;
      RECT 7.3 18.0 8.3 20.5 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 8.3 1.0 9.3 3.8 ;
      RECT 10.1 21.3 11.5 28.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 13.1 21.3 14.5 24.5 ;
    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 8.800 3.800  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 11.800 3.800  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 5.000 13.500  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 8.000 10.700  pcont ;
    VIA 11.300 10.500  pcont ;
    VIA 2.000 10.700  pcont ;
    VIA 5.000 0.500  psubcont ;
    VIA 2.000 10.700  Via ;
    VIA 8.000 10.700  Via ;
    VIA 5.000 13.500  Via ;
    VIA 14.000 13.700  Via ;
  END
END an31
MACRO an41
#  CLASS BLOCK ;
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 18.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;

  PIN A
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 15.500  1.000 17.500  3.000 17.500  3.000 15.500  1.000 15.500 ;
      LAYER ML1 ;
        POLYGON 1.000 15.500  1.000 17.500  3.000 17.500  3.000 15.500  1.000 15.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
      LAYER ML1 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 9.700  7.000 11.700  9.000 11.700  9.000 9.700  7.000 9.700 ;
      LAYER ML1 ;
        POLYGON 7.000 9.700  7.000 11.700  9.000 11.700  9.000 9.700  7.000 9.700 ;
    END
  END C
  PIN D
    DIRECTION INPUT ;
    DIRECTION INPUT ;
    PORT
      LAYER ML2 ;
        POLYGON 10.000 12.500  10.000 14.500  12.000 14.500  12.000 12.500  10.000 12.500 ;
      LAYER ML1 ;
        POLYGON 10.000 12.500  10.000 14.500  12.000 14.500  12.000 12.500  10.000 12.500 ;
    END
  END D
  PIN VDD
    DIRECTION INOUT ;
    DIRECTION INOUT ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  19.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    DIRECTION INOUT ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  19.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    DIRECTION OUTPUT ;
    PORT
      LAYER ML1 ;
        RECT 16.3 8.0 17.3 20.5 ;
        RECT 13.8 7.5 16.8 8.5 ;
        RECT 13.3 3.8 14.3 8.0 ;
        POLYGON 16.000 12.700  16.000 14.700  18.000 14.700  18.000 12.700  16.000 12.700 ;
      LAYER ML2 ;
        POLYGON 16.000 12.700  16.000 14.700  18.000 14.700  18.000 12.700  16.000 12.700 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 4.1 21.3 5.5 24.5 ;
      RECT 7.1 21.3 8.5 28.5 ;
      RECT 4.3 18.0 5.3 20.5 ;
      RECT 4.8 17.5 13.8 18.5 ;
      RECT 13.3 10.0 14.3 18.0 ;
      RECT 10.8 9.5 13.8 10.5 ;
      RECT 10.3 3.8 11.3 10.0 ;
      RECT 10.3 18.0 11.3 20.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 13.1 21.3 14.5 28.5 ;
      RECT 13.1 21.3 14.5 24.5 ;
      RECT 16.1 21.3 17.5 24.5 ;
    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 16.800 20.500  dcont ;
    VIA 16.800 22.500  dcont ;
    VIA 16.800 24.500  dcont ;
    VIA 14.300 10.500  pcont ;
    VIA 11.000 13.500  pcont ;
    VIA 8.000 10.700  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 5.000 13.500  pcont ;
    VIA 2.000 16.500  pcont ;
    VIA 5.000 0.500  psubcont ;
    VIA 17.000 13.700  Via ;
    VIA 11.000 13.500  Via ;
    VIA 8.000 10.700  Via ;
    VIA 5.000 13.500  Via ;
    VIA 2.000 16.500  Via ;
  END
END an41
MACRO buf1
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 9.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  10.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  10.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 13.800  7.000 15.800  9.000 15.800  9.000 13.800  7.000 13.800 ;
      LAYER ML1 ;
        POLYGON 7.000 13.800  7.000 15.800  9.000 15.800  9.000 13.800  7.000 13.800 ;
        RECT 7.3 3.9 8.3 20.5 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 7.3 3.9 8.3 20.5 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 1.3 18.0 2.3 20.5 ;
      RECT 1.8 17.5 4.5 18.5 ;
      RECT 4.0 7.5 5.0 18.0 ;
      RECT 1.8 7.0 4.5 8.0 ;
      RECT 1.3 3.8 2.3 7.5 ;
      RECT 1.1 21.3 2.5 24.5 ;
      RECT 4.3 1.0 5.3 3.8 ;
      RECT 4.1 21.3 5.5 28.5 ;
    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 5.300 11.500  pcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END buf1
MACRO buf2
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 7.3 3.9 8.3 20.5 ;
        POLYGON 7.000 13.800  7.000 15.800  9.000 15.800  9.000 13.800  7.000 13.800 ;
      LAYER ML2 ;
        POLYGON 7.000 13.800  7.000 15.800  9.000 15.800  9.000 13.800  7.000 13.800 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 1.1 21.3 2.5 24.5 ;
      RECT 1.3 18.0 2.3 20.5 ;
      RECT 1.8 17.5 4.5 18.5 ;
      RECT 4.0 7.5 5.0 18.0 ;
      RECT 1.8 7.0 4.5 8.0 ;
      RECT 1.3 3.8 2.3 7.5 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 4.3 1.0 5.3 3.8 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 7.3 3.9 8.3 20.5 ;
      RECT 10.3 1.0 11.3 3.8 ;
      RECT 10.1 21.3 11.5 28.5 ;
      RECT 10.1 21.3 11.5 24.5 ;

    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 5.300 11.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END buf2
MACRO buf4
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 18.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  19.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  19.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 13.3 3.9 14.3 20.5 ;
        POLYGON 13.000 15.000  13.000 17.000  15.000 17.000  15.000 15.000  13.000 15.000 ;
      LAYER ML2 ;
        POLYGON 13.000 15.000  13.000 17.000  15.000 17.000  15.000 15.000  13.000 15.000 ;
    END
  END Y
  OBS
    LAYER ML1 ;
      RECT 1.1 21.3 2.5 24.5 ;
      RECT 1.3 18.0 2.3 20.5 ;
      RECT 1.8 17.5 4.5 18.5 ;
      RECT 4.0 7.5 5.0 18.0 ;
      RECT 1.8 7.0 4.5 8.0 ;
      RECT 1.3 3.8 2.3 7.5 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 4.3 1.0 5.3 3.8 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 7.3 3.9 8.3 20.5 ;
      RECT 10.3 1.0 11.3 3.8 ;
      RECT 10.1 21.3 11.5 28.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 8.3 7.0 13.3 8.0 ;
      RECT 8.3 8.0 13.3 9.0 ;
      RECT 13.3 3.9 14.3 20.5 ;
      RECT 16.1 21.3 17.5 28.5 ;
      RECT 16.3 1.0 17.3 3.8 ;

    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 16.800 20.500  dcont ;
    VIA 16.800 22.500  dcont ;
    VIA 16.800 24.500  dcont ;
    VIA 16.800 3.800  dcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 5.300 11.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END buf4
MACRO buf8
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 30.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  31.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  31.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
#        RECT 25.3 3.9 26.3 20.5 ;
#        POLYGON 25.000 13.800  25.000 15.800  27.000 15.800  27.000 13.800  25.000 13.800 ;
      LAYER ML2 ;
        POLYGON 25.000 13.800  25.000 15.800  27.000 15.800  27.000 13.800  25.000 13.800 ;
    END
  END Y
  OBS

    LAYER ML1 ;
      RECT 1.1 21.3 2.5 24.5 ;
      RECT 1.3 18.0 2.3 20.5 ;
      RECT 1.8 17.5 4.5 18.5 ;
      RECT 4.0 7.5 5.0 18.0 ;
      RECT 1.8 7.0 4.5 8.0 ;
      RECT 1.3 3.8 2.3 7.5 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 4.3 1.0 5.3 3.8 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 7.3 3.9 8.3 20.5 ;
      RECT 10.3 1.0 11.3 3.8 ;
      RECT 10.1 21.3 11.5 28.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 13.3 3.9 14.3 20.5 ;
      RECT 13.1 21.3 14.5 24.5 ;

      RECT 16.1 21.3 17.5 28.5 ;
      RECT 16.3 1.0 17.3 3.8 ;
      RECT 8.3 7.0 25.3 8.0 ;
      RECT 8.3 8.0 25.3 9.0 ;
      RECT 19.1 21.3 20.5 24.5 ;
      RECT 19.3 3.9 20.3 20.5 ;
      RECT 22.1 21.3 23.5 24.5 ;
      RECT 22.1 21.3 23.5 28.5 ;
      RECT 22.3 1.0 23.3 3.8 ;
      RECT 25.1 21.3 26.5 24.5 ;
      RECT 25.3 3.9 26.3 20.5 ;
      RECT 28.1 21.3 29.5 28.5 ;
      RECT 28.3 1.0 29.3 3.8 ;

    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 16.800 20.500  dcont ;
    VIA 16.800 22.500  dcont ;
    VIA 16.800 24.500  dcont ;
    VIA 16.800 3.800  dcont ;
    VIA 19.800 20.500  dcont ;
    VIA 19.800 22.500  dcont ;
    VIA 19.800 24.500  dcont ;
    VIA 19.800 3.800  dcont ;
    VIA 22.800 24.500  dcont ;
    VIA 22.800 22.500  dcont ;
    VIA 22.800 20.500  dcont ;
    VIA 22.800 3.800  dcont ;
    VIA 25.800 24.500  dcont ;
    VIA 25.800 22.500  dcont ;
    VIA 25.800 20.500  dcont ;
    VIA 25.800 3.800  dcont ;
    VIA 28.800 24.500  dcont ;
    VIA 28.800 22.500  dcont ;
    VIA 28.800 20.500  dcont ;
    VIA 28.800 3.800  dcont ;
    VIA 5.300 11.500  pcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 22.900 0.500  psubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
    VIA 22.000 29.500  nsubcont ;
  END
END buf8
MACRO dff1
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 52.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN CK
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 3.300 9.000  3.300 11.000  5.300 11.000  5.300 9.000  3.300 9.000 ;
      LAYER ML1 ;
        POLYGON 3.300 9.000  3.300 11.000  5.300 11.000  5.300 9.000  3.300 9.000 ;
    END
  END CK
  PIN D
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
      LAYER ML2 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
    END
  END D
  PIN Q
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 49.500 10.500  49.500 12.500  51.500 12.500  51.500 10.500  49.500 10.500 ;
      LAYER ML2 ;
        POLYGON 49.500 10.500  49.500 12.500  51.500 12.500  51.500 10.500  49.500 10.500 ;
    END
  END Q
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  52.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
     USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  52.500 1.500 ;
    END
  END VSS
  OBS

    LAYER ML1 ;
      RECT 1.1 22.6 2.5 25.8 ;

      RECT 49.6 22.6 51.0 25.8 ;
      RECT 1.3 3.8 2.3 21.8 ;
      RECT 1.8 18.3 5.8 19.3 ;
      RECT 1.8 12.5 5.3 13.5 ;
      RECT 1.8 6.3 5.8 7.3 ;
      RECT 7.8 16.2 8.8 25.8 ;
      RECT 8.3 6.3 14.8 7.3 ;
      RECT 7.8 3.6 8.8 9.5 ;
      RECT 7.8 9.0 8.3 10.0 ;
      RECT 7.3 9.5 8.3 16.2 ;
      RECT 7.8 15.7 31.3 16.7 ;
      RECT 15.8 18.8 16.8 21.8 ;
      RECT 16.3 18.3 22.3 19.3 ;
      RECT 25.0 18.7 26.8 19.7 ;
      RECT 24.5 19.2 25.5 21.3 ;
      RECT 24.3 20.8 25.0 21.8 ;
      RECT 23.8 21.3 24.8 21.8 ;
      RECT 32.8 18.7 38.8 19.7 ;
      RECT 32.3 19.2 33.3 21.8 ;
      RECT 40.8 3.7 41.8 25.8 ;
      RECT 41.3 8.3 45.3 9.3 ;
      RECT 36.8 13.5 41.3 14.5 ;
      RECT 41.3 16.7 45.3 17.7 ;
      RECT 20.3 6.3 26.8 7.3 ;
      RECT 23.8 3.7 24.8 6.8 ;
      RECT 32.3 3.8 33.3 6.8 ;
      RECT 32.8 6.3 38.8 7.3 ;
      RECT 43.8 3.8 44.8 6.3 ;
      RECT 44.3 5.8 48.0 6.8 ;
      RECT 47.5 6.3 48.5 19.4 ;
      RECT 44.2 18.9 48.0 19.9 ;
      RECT 43.7 19.4 44.7 21.8 ;
      RECT 50.3 3.3 51.3 26.0 ;
      RECT 7.1 22.6 8.5 25.8 ;
      RECT 15.6 22.6 17.0 25.8 ;
      RECT 23.6 22.6 25.0 25.8 ;
      RECT 32.1 22.6 33.5 25.8 ;
      RECT 40.1 22.6 41.5 25.8 ;
      RECT 43.6 22.6 45.0 25.8 ;
      RECT 49.6 22.6 51.0 25.8 ;

      RECT 4.1 1.5 5.5 3.8 ;
      RECT 10.6 1.5 12.0 3.8 ;
      RECT 20.6 1.5 22.0 3.8 ;
      RECT 27.1 1.5 28.5 3.8 ;
      RECT 37.1 1.5 38.5 3.8 ;
      RECT 46.6 1.5 48.0 3.8 ;
      RECT 4.1 21.8 5.5 28.5 ;
      RECT 10.6 21.8 12.0 28.5 ;
      RECT 20.6 21.8 22.0 28.5 ;
      RECT 27.1 21.8 28.5 28.5 ;
      RECT 37.1 21.8 38.5 28.5 ;
      RECT 46.6 21.8 48.0 28.5 ;

      RECT 10.3 12.5 34.0 13.5 ;
      RECT 16.8 9.5 22.3 10.5 ;
      RECT 16.3 4.3 17.3 10.0 ;

    VIA 22.300 18.700  pcont ;
    VIA 20.300 6.800  pcont ;
    VIA 17.300 16.000  pcont ;
    VIA 15.300 13.000  pcont ;
    VIA 14.800 6.800  pcont ;
    VIA 5.800 18.800  pcont ;
    VIA 10.300 13.000  pcont ;
    VIA 5.300 13.000  pcont ;
    VIA 5.800 6.800  pcont ;
    VIA 4.300 10.000  pcont ;
    VIA 12.000 10.000  pcont ;
    VIA 22.300 10.000  pcont ;
    VIA 26.800 6.800  pcont ;
    VIA 26.800 18.700  pcont ;
    VIA 28.800 13.000  pcont ;
    VIA 31.800 16.700  pcont ;
    VIA 33.800 13.700  pcont ;
    VIA 36.800 14.000  pcont ;
    VIA 38.800 6.800  pcont ;
    VIA 38.800 18.700  pcont ;
    VIA 45.300 8.800  pcont ;
    VIA 48.300 6.800  pcont ;
    VIA 48.300 18.900  pcont ;
    VIA 45.300 17.200  pcont ;
    VIA 46.000 0.500  psubcont ;
    VIA 27.700 0.500  psubcont ;
    VIA 10.200 0.500  psubcont ;
    VIA 27.700 29.500  nsubcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 46.000 29.500  nsubcont ;
    VIA 11.300 3.800  dcont ;
    VIA 16.300 3.800  dcont ;
    VIA 21.300 3.800  dcont ;
    VIA 24.300 3.800  dcont ;
    VIA 27.800 3.800  dcont ;
    VIA 32.800 3.800  dcont ;
    VIA 37.800 3.800  dcont ;
    VIA 40.800 3.800  dcont ;
    VIA 44.300 3.800  dcont ;
    VIA 47.300 3.800  dcont ;
    VIA 50.300 3.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 4.800 21.800  dcont ;
    VIA 4.800 23.800  dcont ;
    VIA 4.800 25.800  dcont ;
    VIA 7.800 25.800  dcont ;
    VIA 7.800 23.800  dcont ;
    VIA 7.800 21.800  dcont ;
    VIA 11.300 21.800  dcont ;
    VIA 11.300 23.800  dcont ;
    VIA 11.300 25.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 21.300 21.800  dcont ;
    VIA 21.300 23.800  dcont ;
    VIA 21.300 25.800  dcont ;
    VIA 24.300 25.800  dcont ;
    VIA 24.300 23.800  dcont ;
    VIA 24.300 21.800  dcont ;
    VIA 27.800 21.800  dcont ;
    VIA 27.800 23.800  dcont ;
    VIA 27.800 25.800  dcont ;
    VIA 32.800 25.800  dcont ;
    VIA 32.800 23.800  dcont ;
    VIA 32.800 21.800  dcont ;
    VIA 37.800 21.800  dcont ;
    VIA 37.800 23.800  dcont ;
    VIA 37.800 25.800  dcont ;
    VIA 40.800 25.800  dcont ;
    VIA 40.800 23.800  dcont ;
    VIA 40.800 21.800  dcont ;
    VIA 44.300 25.800  dcont ;
    VIA 44.300 23.800  dcont ;
    VIA 44.300 21.800  dcont ;
    VIA 47.300 21.800  dcont ;
    VIA 47.300 23.800  dcont ;
    VIA 47.300 25.800  dcont ;
    VIA 50.300 25.800  dcont ;
    VIA 50.300 23.800  dcont ;
    VIA 50.300 21.800  dcont ;
  END
END dff1
MACRO dff1m2
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 52.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN CK
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 3.300 9.000  3.300 11.000  5.300 11.000  5.300 9.000  3.300 9.000 ;
      LAYER ML2 ;
        POLYGON 3.300 9.000  3.300 11.000  5.300 11.000  5.300 9.000  3.300 9.000 ;
    END
  END CK
  PIN D
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
      LAYER ML2 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
    END
  END D
  PIN Q
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 49.500 10.500  49.500 12.500  51.500 12.500  51.500 10.500  49.500 10.500 ;
      LAYER ML2 ;
        POLYGON 49.500 10.500  49.500 12.500  51.500 12.500  51.500 10.500  49.500 10.500 ;
    END
  END Q
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  52.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  52.500 1.500 ;
    END
  END VSS
  OBS

    LAYER ML1 ;
      RECT 1.3 3.6 2.3 26.0 ;
      RECT 1.1 22.6 2.5 25.8 ;
      RECT 1.8 12.5 5.4 13.5 ;
      RECT 1.8 18.3 5.9 19.3 ;
      RECT 1.8 6.3 5.9 7.3 ;
      RECT 4.1 22.6 5.5 28.5 ;
      RECT 4.1 1.0 5.5 3.8 ;
      RECT 7.8 3.6 8.8 9.5 ;
      RECT 7.8 9.0 8.3 10.0 ;
      RECT 7.3 9.5 8.3 16.2 ;
      RECT 7.8 15.7 8.3 16.7 ;
      RECT 7.8 16.2 8.8 26.0 ;
      RECT 10.6 1.0 12.0 3.8 ;
      RECT 10.6 22.6 12.0 28.5 ;
      RECT 8.3 6.3 14.8 7.3 ;
      RECT 15.6 22.6 17.0 25.8 ;
      RECT 15.8 18.8 16.8 22.6 ;
      RECT 16.3 18.3 22.3 19.3 ;
      RECT 15.8 3.8 16.8 4.3 ;
      RECT 16.3 3.8 16.8 4.8 ;
      RECT 16.3 4.3 17.3 10.0 ;
      RECT 16.8 9.5 22.4 10.5 ;
      RECT 8.3 15.7 31.8 16.7 ;
      RECT 20.6 22.6 22.0 28.5 ;
      RECT 20.6 1.0 22.0 3.8 ;
      RECT 19.9 6.3 24.3 7.3 ;
      RECT 23.8 3.5 24.8 6.8 ;
      RECT 10.3 12.5 34.0 13.5 ;
      RECT 23.6 22.6 25.0 25.8 ;
      RECT 24.3 20.8 24.8 21.8 ;
      RECT 24.3 18.7 25.3 21.3 ;

      RECT 27.1 21.8 28.5 28.5 ;
      RECT 27.1 1.0 28.5 3.8 ;
      RECT 32.1 22.6 33.5 25.8 ;
      RECT 32.3 19.2 33.3 22.6 ;
      RECT 32.8 18.7 39.0 19.7 ;
      RECT 32.3 3.8 33.3 6.8 ;
      RECT 32.8 6.3 39.3 7.3 ;
      RECT 37.1 22.6 38.5 28.5 ;
      RECT 37.1 1.0 38.5 3.8 ;
      RECT 36.8 13.5 41.3 14.5 ;
      RECT 40.8 3.8 41.8 21.5 ;
      RECT 41.3 16.7 45.3 17.7 ;
      RECT 41.3 8.3 45.3 9.3 ;
      RECT 43.6 22.6 45.0 25.8 ;
      RECT 43.7 19.4 44.7 26.0 ;
      RECT 44.2 18.9 48.0 19.9 ;
      RECT 47.5 6.3 48.5 19.4 ;
      RECT 44.3 5.8 48.0 6.8 ;
      RECT 43.8 3.6 44.8 6.3 ;
      RECT 46.6 1.0 48.0 3.8 ;
      RECT 46.6 22.6 48.0 28.5 ;

      RECT 49.6 22.6 51.0 25.8 ;
      RECT 50.3 3.3 51.3 26.0 ;

    LAYER ML2 ;

      RECT 21.8 10.0 22.8 18.7 ;
      RECT 24.3 6.8 25.3 18.7 ;
      RECT 38.3 7.8 39.3 18.7 ;
    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 4.800 23.800  dcont ;
    VIA 4.800 21.800  dcont ;
    VIA 4.800 25.800  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 25.800  dcont ;
    VIA 7.800 23.800  dcont ;
    VIA 7.800 21.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 11.300 21.800  dcont ;
    VIA 11.300 23.800  dcont ;
    VIA 11.300 25.800  dcont ;
    VIA 11.300 3.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 16.300 3.800  dcont ;
    VIA 21.300 21.800  dcont ;
    VIA 21.300 23.800  dcont ;
    VIA 21.300 25.800  dcont ;
    VIA 21.300 3.800  dcont ;
    VIA 24.300 21.800  dcont ;
    VIA 24.300 23.800  dcont ;
    VIA 24.300 25.800  dcont ;
    VIA 24.300 3.800  dcont ;
    VIA 27.800 25.800  dcont ;
    VIA 27.800 23.800  dcont ;
    VIA 27.800 3.800  dcont ;
    VIA 27.800 21.800  dcont ;
    VIA 32.800 21.800  dcont ;
    VIA 32.800 23.800  dcont ;
    VIA 32.800 25.800  dcont ;
    VIA 32.800 3.800  dcont ;
    VIA 37.800 21.800  dcont ;
    VIA 37.800 23.800  dcont ;
    VIA 37.800 25.800  dcont ;
    VIA 37.800 3.800  dcont ;
    VIA 40.800 21.800  dcont ;
    VIA 40.800 23.800  dcont ;
    VIA 40.800 25.800  dcont ;
    VIA 40.800 3.800  dcont ;
    VIA 44.300 3.800  dcont ;
    VIA 44.300 21.800  dcont ;
    VIA 44.300 23.800  dcont ;
    VIA 44.300 25.800  dcont ;
    VIA 47.300 3.800  dcont ;
    VIA 47.300 21.800  dcont ;
    VIA 47.300 23.800  dcont ;
    VIA 47.300 25.800  dcont ;
    VIA 50.300 3.800  dcont ;
    VIA 50.300 21.800  dcont ;
    VIA 50.300 23.800  dcont ;
    VIA 50.300 25.800  dcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 27.700 29.500  nsubcont ;
    VIA 46.000 29.500  nsubcont ;
    VIA 4.300 10.000  pcont ;
    VIA 5.300 13.000  pcont ;
    VIA 5.800 18.800  pcont ;
    VIA 5.800 6.800  pcont ;
    VIA 10.300 13.000  pcont ;
    VIA 12.000 10.000  pcont ;
    VIA 14.800 6.800  pcont ;
    VIA 15.300 13.000  pcont ;
    VIA 17.300 16.000  pcont ;
    VIA 20.300 6.800  pcont ;
    VIA 22.300 18.700  pcont ;
    VIA 22.300 10.000  pcont ;
    VIA 24.800 6.800  pcont ;
    VIA 25.300 18.700  pcont ;
    VIA 28.800 13.000  pcont ;
    VIA 31.800 16.700  pcont ;
    VIA 33.800 13.700  pcont ;
    VIA 36.800 14.000  pcont ;
    VIA 38.800 18.700  pcont ;
    VIA 38.800 6.800  pcont ;
    VIA 45.300 8.700  pcont ;
    VIA 45.300 17.200  pcont ;
    VIA 48.300 6.800  pcont ;
    VIA 48.300 18.900  pcont ;
    VIA 10.200 0.500  psubcont ;
    VIA 27.700 0.500  psubcont ;
    VIA 46.000 0.500  psubcont ;
    VIA 22.300 18.700  Via ;
    VIA 22.300 10.000  Via ;
    VIA 24.800 6.800  Via ;
    VIA 25.300 18.700  Via ;
    VIA 38.800 6.800  Via ;
    VIA 38.800 18.700  Via ;
  END
END dff1m2
MACRO exnr
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 21.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 6.000 13.700  6.000 15.700  8.000 15.700  8.000 13.700  6.000 13.700 ;
      LAYER ML2 ;
        POLYGON 6.000 13.700  6.000 15.700  8.000 15.700  8.000 13.700  6.000 13.700 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 3.000 10.700  3.000 12.700  5.000 12.700  5.000 10.700  3.000 10.700 ;
      LAYER ML1 ;
        POLYGON 3.000 10.700  3.000 12.700  5.000 12.700  5.000 10.700  3.000 10.700 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  21.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  21.500 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 18.500 12.500  18.500 14.500  20.500 14.500  20.500 12.500  18.500 12.500 ;
      LAYER ML2 ;
        POLYGON 18.500 12.500  18.500 14.500  20.500 14.500  20.500 12.500  18.500 12.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.1 22.6 2.5 28.5 ;
      RECT 4.3 19.0 5.3 25.8 ;
      RECT 1.5 18.5 4.8 19.5 ;
      RECT 1.0 8.7 2.0 19.0 ;
      RECT 1.5 8.2 1.8 9.2 ;
      RECT 1.3 3.8 2.3 8.7 ;
      RECT 6.3 1.0 7.3 3.8 ;
      RECT 4.0 11.2 11.3 12.2 ;
      RECT 7.1 22.6 8.5 28.5 ;
      RECT 1.5 8.2 16.8 9.2 ;

      RECT 7.0 14.2 14.8 15.2 ;
      RECT 10.6 22.6 12.0 28.5 ;
      RECT 12.8 1.0 13.8 3.8 ;
      RECT 15.8 3.8 16.8 6.2 ;
      RECT 10.3 5.7 16.3 6.7 ;
      RECT 9.8 3.8 10.8 6.2 ;
      RECT 15.6 21.8 17.0 25.8 ;
      RECT 15.8 17.5 16.8 21.8 ;
      RECT 16.3 17.0 19.8 18.0 ;
      RECT 19.3 6.2 20.3 17.5 ;
      RECT 19.3 5.7 19.8 6.7 ;
      RECT 18.8 3.8 19.8 6.2 ;
      RECT 18.6 22.6 20.0 28.5 ;

    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 4.800 25.800  dcont ;
    VIA 4.800 23.800  dcont ;
    VIA 4.800 21.800  dcont ;
    VIA 6.800 3.800  dcont ;
    VIA 7.800 23.800  dcont ;
    VIA 7.800 21.800  dcont ;
    VIA 7.800 25.800  dcont ;
    VIA 10.300 3.800  dcont ;
    VIA 11.300 21.800  dcont ;
    VIA 11.300 23.800  dcont ;
    VIA 11.300 25.800  dcont ;
    VIA 13.300 3.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 16.300 3.800  dcont ;
    VIA 19.300 23.800  dcont ;
    VIA 19.300 21.800  dcont ;
    VIA 19.300 25.800  dcont ;
    VIA 19.300 3.800  dcont ;
    VIA 7.000 14.700  pcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 17.300 8.700  pcont ;
    VIA 14.300 14.700  pcont ;
    VIA 4.000 11.700  pcont ;
    VIA 11.300 11.700  pcont ;
    VIA 10.200 0.500  psubcont ;
  END
END exnr
MACRO exor
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 21.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 6.000 13.700  6.000 15.700  8.000 15.700  8.000 13.700  6.000 13.700 ;
      LAYER ML2 ;
        POLYGON 6.000 13.700  6.000 15.700  8.000 15.700  8.000 13.700  6.000 13.700 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 3.000 9.700  3.000 11.700  5.000 11.700  5.000 9.700  3.000 9.700 ;
      LAYER ML2 ;
        POLYGON 3.000 9.700  3.000 11.700  5.000 11.700  5.000 9.700  3.000 9.700 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  21.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  21.500 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 18.500 12.700  18.500 14.700  20.500 14.700  20.500 12.700  18.500 12.700 ;
      LAYER ML2 ;
        POLYGON 18.500 12.700  18.500 14.700  20.500 14.700  20.500 12.700  18.500 12.700 ;
    END
  END Y
  OBS

    LAYER ML1 ;
      RECT 1.1 22.6 2.5 25.8 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 4.3 3.8 5.3 8.2 ;
      RECT 6.1 22.6 7.5 28.5 ;
      RECT 4.0 10.2 11.3 11.2 ;
      RECT 7.3 1.0 8.3 3.8 ;
      RECT 1.3 19.0 2.3 25.8 ;
      RECT 1.5 18.5 1.8 19.5 ;
      RECT 1.0 8.2 2.0 19.0 ;
      RECT 1.5 7.7 16.8 8.7 ;
      RECT 9.8 1.0 10.8 3.8 ;

      RECT 7.0 14.2 14.8 15.2 ;
      RECT 12.6 22.6 14.0 28.5 ;
      RECT 15.6 19.5 17.0 25.8 ;
      RECT 10.3 18.8 16.3 20.2 ;
      RECT 9.6 19.5 11.0 25.1 ;
      RECT 18.8 5.7 19.8 21.8 ;
      RECT 15.3 5.2 19.3 6.2 ;
      RECT 14.8 3.8 15.8 5.7 ;
      RECT 17.8 1.0 18.8 3.8 ;
      RECT 18.6 21.8 20.0 25.8 ;

    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 6.800 23.800  dcont ;
    VIA 6.800 21.800  dcont ;
    VIA 6.800 25.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.300 21.800  dcont ;
    VIA 10.300 23.800  dcont ;
    VIA 10.300 25.800  dcont ;
    VIA 10.300 3.800  dcont ;
    VIA 13.300 21.800  dcont ;
    VIA 13.300 23.800  dcont ;
    VIA 13.300 25.800  dcont ;
    VIA 15.300 3.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 18.300 3.800  dcont ;
    VIA 19.300 23.800  dcont ;
    VIA 19.300 21.800  dcont ;
    VIA 19.300 25.800  dcont ;
    VIA 7.000 14.700  pcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 17.000 8.200  pcont ;
    VIA 14.300 14.700  pcont ;
    VIA 4.000 10.700  pcont ;
    VIA 11.300 10.700  pcont ;
    VIA 10.200 0.500  psubcont ;
  END
END exor
MACRO inv1
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 6.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  7.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  7.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 4.3 3.8 5.3 20.5 ;
        POLYGON 4.000 10.300  4.000 12.300  6.000 12.300  6.000 10.300  4.000 10.300 ;
      LAYER ML2 ;
        POLYGON 4.000 10.300  4.000 12.300  6.000 12.300  6.000 10.300  4.000 10.300 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;

      RECT 4.1 21.3 5.5 24.5 ;
      RECT 4.3 3.8 5.3 20.5 ;

    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 3.500 29.500  nsubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 4.000 0.500  psubcont ;
  END
END inv1
MACRO inv2
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 9.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  10.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  10.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 4.3 3.8 5.3 20.5 ;
        POLYGON 4.000 11.000  4.000 13.000  6.000 13.000  6.000 11.000  4.000 11.000 ;
      LAYER ML2 ;
        POLYGON 4.000 11.000  4.000 13.000  6.000 13.000  6.000 11.000  4.000 11.000 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 7.3 1.0 8.3 3.8 ;
      RECT 7.1 21.3 8.5 28.5 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;

      RECT 4.1 21.3 5.5 24.5 ;
      RECT 4.3 3.8 5.3 20.5 ;

    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END inv2
MACRO inv4
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 10.3 3.8 11.3 20.5 ;
        POLYGON 10.000 10.000  10.000 12.000  12.000 12.000  12.000 10.000  10.000 10.000 ;
      LAYER ML2 ;
        POLYGON 10.000 10.000  10.000 12.000  12.000 12.000  12.000 10.000  10.000 10.000 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 4.3 3.8 5.3 20.5 ;
      RECT 4.1 21.3 5.5 24.5 ;

      RECT 7.1 21.3 8.5 28.5 ;
      RECT 7.3 1.0 8.3 3.8 ;
      RECT 4.8 10.5 10.8 11.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 10.3 3.8 11.3 20.5 ;
      RECT 13.1 21.3 14.5 28.5 ;
      RECT 13.3 1.0 14.3 3.8 ;

    VIA 1.800 24.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END inv4
MACRO inv8
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 27.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
  
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  28.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  28.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 22.3 3.8 23.3 20.5 ;
        POLYGON 22.000 10.500  22.000 12.500  24.000 12.500  24.000 10.500  22.000 10.500 ;
      LAYER ML2 ;
        POLYGON 22.000 10.500  22.000 12.500  24.000 12.500  24.000 10.500  22.000 10.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 4.3 3.8 5.3 20.5 ;
      RECT 4.1 21.3 5.5 24.5 ;
      RECT 7.3 1.0 8.3 3.8 ;
      RECT 7.1 21.3 8.5 28.5 ;
      RECT 10.3 3.8 11.3 20.5 ;
      RECT 10.1 21.3 11.5 24.5 ;

      RECT 13.1 21.3 14.5 28.5 ;
      RECT 4.8 10.5 22.8 11.5 ;
      RECT 13.3 1.0 14.3 3.8 ;
      RECT 16.3 3.8 17.3 20.5 ;
      RECT 19.1 21.3 20.5 24.5 ;
      RECT 19.1 21.3 20.5 28.5 ;
      RECT 19.3 1.0 20.3 3.8 ;
      RECT 22.3 3.8 23.3 20.5 ;
      RECT 25.1 21.3 26.5 24.5 ;
      RECT 25.1 21.3 26.5 28.5 ;
      RECT 25.3 1.0 26.3 3.8 ;

    VIA 1.800 3.800  dcont ;
    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 16.800 24.500  dcont ;
    VIA 16.800 20.500  dcont ;
    VIA 16.800 22.500  dcont ;
    VIA 16.800 3.800  dcont ;
    VIA 19.800 24.500  dcont ;
    VIA 19.800 20.500  dcont ;
    VIA 19.800 22.500  dcont ;
    VIA 19.800 3.800  dcont ;
    VIA 22.800 24.500  dcont ;
    VIA 22.800 22.500  dcont ;
    VIA 22.800 20.500  dcont ;
    VIA 22.800 3.800  dcont ;
    VIA 25.800 22.500  dcont ;
    VIA 25.800 20.500  dcont ;
    VIA 25.800 24.500  dcont ;
    VIA 25.800 3.800  dcont ;
    VIA 5.000 29.500  nsubcont ;
    VIA 18.300 0.500  psubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
    VIA 19.100 29.500  nsubcont ;
  END
END inv8
MACRO na21
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 9.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
      LAYER ML1 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  10.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  10.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 13.000  7.000 15.000  9.000 15.000  9.000 13.000  7.000 13.000 ;
      LAYER ML2 ;
        POLYGON 7.000 13.000  7.000 15.000  9.000 15.000  9.000 13.000  7.000 13.000 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 7.1 21.3 8.5 28.5 ;

      RECT 4.1 21.3 5.5 24.5 ;
      RECT 4.3 18.0 5.3 20.5 ;
      RECT 4.8 17.5 7.5 18.5 ;
      RECT 7.0 6.5 8.0 18.0 ;
      RECT 6.8 6.0 7.5 7.0 ;
      RECT 6.3 3.8 7.3 6.5 ;

    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 6.800 3.800  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 5.000 9.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END na21
MACRO na212
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A0
  PIN A1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
    END
  END A1
  PIN B0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
      LAYER ML1 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
    END
  END B0
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 10.000 8.500  10.000 10.500  12.000 10.500  12.000 8.500  10.000 8.500 ;
      LAYER ML2 ;
        POLYGON 10.000 8.500  10.000 10.500  12.000 10.500  12.000 8.500  10.000 8.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 4.3 1.0 5.3 5.5 ;
      RECT 2.1 21.3 3.5 28.5 ;

      RECT 7.3 18.0 8.3 20.5 ;
      RECT 7.8 17.5 10.5 18.5 ;
      RECT 10.0 8.0 11.0 18.0 ;
      RECT 10.5 7.5 10.8 8.5 ;
      RECT 10.3 5.5 11.3 8.0 ;
      RECT 10.1 21.3 11.5 28.5 ;
      RECT 7.1 21.3 8.5 24.5 ;
      RECT 7.3 5.5 8.3 8.0 ;
      RECT 1.8 7.5 7.8 8.5 ;
      RECT 1.3 5.5 2.3 8.0 ;

    VIA 1.800 5.500  dcont ;
    VIA 2.800 22.500  dcont ;
    VIA 2.800 20.500  dcont ;
    VIA 2.800 24.500  dcont ;
    VIA 4.800 5.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 5.500  dcont ;
    VIA 10.800 5.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 8.000 13.000  pcont ;
    VIA 8.200 29.500  nsubcont ;
    VIA 5.000 12.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 6.500 0.500  psubcont ;
  END
END na212
MACRO na222
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A0
  PIN A1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 10.300  4.000 12.300  6.000 12.300  6.000 10.300  4.000 10.300 ;
      LAYER ML1 ;
        POLYGON 4.000 10.300  4.000 12.300  6.000 12.300  6.000 10.300  4.000 10.300 ;
    END
  END A1
  PIN B0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 10.000 14.500  10.000 16.500  12.000 16.500  12.000 14.500  10.000 14.500 ;
      LAYER ML1 ;
        POLYGON 10.000 14.500  10.000 16.500  12.000 16.500  12.000 14.500  10.000 14.500 ;
    END
  END B0
  PIN B1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
      LAYER ML1 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
    END
  END B1
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
     USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 13.000 10.500  13.000 12.500  15.000 12.500  15.000 10.500  13.000 10.500 ;
      LAYER ML2 ;
        POLYGON 13.000 10.500  13.000 12.500  15.000 12.500  15.000 10.500  13.000 10.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      POLYGON 4.000 10.300  4.000 12.300  6.000 12.300  6.000 10.300  4.000 10.300 ;
      POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      POLYGON 13.000 10.500  13.000 12.500  15.000 12.500  15.000 10.500  13.000 10.500 ;
      RECT 13.3 3.0 14.3 5.5 ;
      RECT 7.8 2.5 13.8 3.5 ;
      RECT 7.3 3.0 8.3 8.0 ;
      RECT 1.8 7.5 7.8 8.5 ;
      RECT 1.3 5.5 2.3 8.0 ;
      RECT 4.3 1.0 5.3 5.5 ;
      RECT 2.1 21.3 3.5 28.5 ;

      RECT 7.3 18.0 8.3 20.5 ;
      RECT 7.8 17.5 13.5 18.5 ;
      RECT 13.0 8.0 14.0 18.0 ;
      RECT 10.8 7.5 13.5 8.5 ;
      RECT 10.3 5.5 11.3 8.0 ;
      RECT 12.1 21.3 13.5 28.5 ;
      RECT 7.1 21.3 8.5 24.5 ;

    VIA 1.800 5.500  dcont ;
    VIA 2.800 22.500  dcont ;
    VIA 2.800 20.500  dcont ;
    VIA 2.800 24.500  dcont ;
    VIA 4.800 5.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 7.800 5.500  dcont ;
    VIA 10.800 5.500  dcont ;
    VIA 12.800 20.500  dcont ;
    VIA 12.800 22.500  dcont ;
    VIA 12.800 24.500  dcont ;
    VIA 13.800 5.500  dcont ;
    VIA 11.000 15.500  pcont ;
    VIA 8.000 12.500  pcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 5.000 11.300  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 10.200 0.500  psubcont ;
  END
END na222
MACRO na31
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML2 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 8.000  7.000 10.000  9.000 10.000  9.000 8.000  7.000 8.000 ;
      LAYER ML1 ;
        POLYGON 7.000 8.000  7.000 10.000  9.000 10.000  9.000 8.000  7.000 8.000 ;
    END
  END C
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 10.000 12.000  10.000 14.000  12.000 14.000  12.000 12.000  10.000 12.000 ;
      LAYER ML2 ;
        POLYGON 10.000 12.000  10.000 14.000  12.000 14.000  12.000 12.000  10.000 12.000 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;

      RECT 4.1 21.3 5.5 24.5 ;


      RECT 7.1 21.3 8.5 28.5 ;
      RECT 4.3 18.0 5.3 20.5 ;
      RECT 4.8 17.5 10.8 18.5 ;
      RECT 10.3 6.5 11.3 18.0 ;
      RECT 8.8 6.0 10.8 7.0 ;
      RECT 8.3 3.8 9.3 6.5 ;

      RECT 10.3 18.0 11.3 20.5 ;
      RECT 10.1 21.3 11.5 24.5 ;

    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 8.800 3.800  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 5.000 12.500  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 8.000 9.000  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END na31
MACRO na41
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 1.000 15.500  1.000 17.500  3.000 17.500  3.000 15.500  1.000 15.500 ;
      LAYER ML1 ;
        POLYGON 1.000 15.500  1.000 17.500  3.000 17.500  3.000 15.500  1.000 15.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
      LAYER ML1 ;
        POLYGON 4.000 12.500  4.000 14.500  6.000 14.500  6.000 12.500  4.000 12.500 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 7.000 9.500  7.000 11.500  9.000 11.500  9.000 9.500  7.000 9.500 ;
      LAYER ML1 ;
        POLYGON 7.000 9.500  7.000 11.500  9.000 11.500  9.000 9.500  7.000 9.500 ;
    END
  END C
  PIN D
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 10.000 6.500  10.000 8.500  12.000 8.500  12.000 6.500  10.000 6.500 ;
      LAYER ML1 ;
        POLYGON 10.000 6.500  10.000 8.500  12.000 8.500  12.000 6.500  10.000 6.500 ;
    END
  END D
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 4.3 18.0 5.3 20.5 ;
        RECT 4.8 17.5 13.8 18.5 ;
        RECT 13.3 3.8 14.3 18.0 ;
        RECT 10.8 3.3 13.8 4.3 ;
        POLYGON 13.000 9.500  13.000 11.500  15.000 11.500  15.000 9.500  13.000 9.500 ;
      LAYER ML2 ;
        POLYGON 13.000 9.500  13.000 11.500  15.000 11.500  15.000 9.500  13.000 9.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.1 21.3 2.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 4.1 21.3 5.5 24.5 ;

      RECT 7.1 21.3 8.5 28.5 ;
      RECT 4.3 18.0 5.3 20.5 ;
      RECT 4.8 17.5 13.8 18.5 ;
      RECT 13.3 3.8 14.3 18.0 ;
      RECT 10.8 3.3 13.8 4.3 ;
      RECT 10.3 18.0 11.3 20.5 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 13.1 21.3 14.5 28.5 ;
      RECT 13.1 21.3 14.5 24.5 ;

    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 11.000 7.500  pcont ;
    VIA 8.000 10.500  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 5.000 13.500  pcont ;
    VIA 2.000 16.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END na41
MACRO nr21
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 9.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML2 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  10.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  10.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 8.500  7.000 10.500  9.000 10.500  9.000 8.500  7.000 8.500 ;
      LAYER ML2 ;
        POLYGON 7.000 8.500  7.000 10.500  9.000 10.500  9.000 8.500  7.000 8.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 4.3 3.8 5.3 6.2 ;
      RECT 4.8 5.7 7.8 6.7 ;
      RECT 7.3 6.2 8.3 15.5 ;
      RECT 7.3 15.0 7.8 16.0 ;
      RECT 6.8 15.5 7.8 20.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 6.6 21.3 8.0 24.5 ;

      RECT 1.6 21.3 3.0 28.5 ;
      RECT 7.3 1.0 8.3 3.8 ;

    VIA 1.800 3.800  dcont ;
    VIA 2.300 22.500  dcont ;
    VIA 2.300 20.500  dcont ;
    VIA 2.300 24.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 7.300 20.500  dcont ;
    VIA 7.300 22.500  dcont ;
    VIA 7.300 24.500  dcont ;
    VIA 5.000 12.500  pcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 2.000 15.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END nr21
MACRO nr212
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A0
  PIN A1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
      LAYER ML2 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
    END
  END A1
  PIN B0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
      LAYER ML2 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
    END
  END B0
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 9.500 8.500  9.500 10.500  11.500 10.500  11.500 8.500  9.500 8.500 ;
      LAYER ML2 ;
        POLYGON 9.500 8.500  9.500 10.500  11.500 10.500  11.500 8.500  9.500 8.500 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 1.3 18.0 2.3 24.5 ;
      RECT 1.8 17.5 7.8 18.5 ;
      RECT 7.3 18.0 8.3 24.5 ;
      RECT 10.3 18.0 11.3 20.5 ;
      RECT 10.5 17.5 10.8 18.5 ;
      RECT 10.0 6.5 11.0 18.0 ;
      RECT 6.8 6.0 10.5 7.0 ;
      RECT 6.3 3.8 7.3 6.5 ;
      RECT 10.1 21.3 11.5 24.5 ;

      RECT 9.3 1.0 10.3 3.8 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 1.1 21.3 2.5 24.5 ;

    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 6.800 3.800  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 9.800 3.800  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 5.000 9.500  pcont ;
    VIA 7.000 29.500  nsubcont ;
    VIA 8.000 12.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 6.000 0.500  psubcont ;
  END
END nr212
MACRO nr222
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A0
  PIN A1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
      LAYER ML2 ;
        POLYGON 4.000 8.500  4.000 10.500  6.000 10.500  6.000 8.500  4.000 8.500 ;
    END
  END A1
  PIN B0
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 10.000 14.500  10.000 16.500  12.000 16.500  12.000 14.500  10.000 14.500 ;
      LAYER ML2 ;
        POLYGON 10.000 14.500  10.000 16.500  12.000 16.500  12.000 14.500  10.000 14.500 ;
    END
  END B0
  PIN B1
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
      LAYER ML2 ;
        POLYGON 7.000 11.500  7.000 13.500  9.000 13.500  9.000 11.500  7.000 11.500 ;
    END
  END B1
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 12.500 8.000  12.500 10.000  14.500 10.000  14.500 8.000  12.500 8.000 ;
      LAYER ML2 ;
        POLYGON 12.500 8.000  12.500 10.000  14.500 10.000  14.500 8.000  12.500 8.000 ;
    END
  END YB
  OBS

    LAYER ML1 ;

      RECT 1.1 21.3 2.5 24.5 ;
      RECT 1.3 1.0 2.3 3.8 ;
      RECT 4.1 21.3 5.5 28.5 ;
      RECT 11.3 1.0 12.3 3.8 ;

      RECT 1.3 18.0 2.3 24.5 ;
      RECT 1.8 17.5 7.8 18.5 ;
      RECT 7.3 18.0 8.3 27.0 ;
      RECT 7.8 26.5 13.8 27.5 ;
      RECT 13.3 20.5 14.3 27.0 ;
      RECT 10.1 21.3 11.5 24.5 ;
      RECT 10.3 18.0 11.3 20.5 ;
      RECT 10.8 17.5 13.5 18.5 ;
      RECT 13.0 6.5 14.0 18.0 ;
      RECT 6.8 6.0 13.5 7.0 ;
      RECT 6.3 3.8 7.3 6.5 ;

    VIA 1.800 22.500  dcont ;
    VIA 1.800 20.500  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 24.500  dcont ;
    VIA 4.800 22.500  dcont ;
    VIA 4.800 20.500  dcont ;
    VIA 4.800 24.500  dcont ;
    VIA 6.800 3.800  dcont ;
    VIA 7.800 24.500  dcont ;
    VIA 7.800 22.500  dcont ;
    VIA 7.800 20.500  dcont ;
    VIA 10.800 20.500  dcont ;
    VIA 10.800 22.500  dcont ;
    VIA 10.800 24.500  dcont ;
    VIA 11.800 3.800  dcont ;
    VIA 13.800 20.500  dcont ;
    VIA 13.800 22.500  dcont ;
    VIA 13.800 24.500  dcont ;
    VIA 11.000 15.500  pcont ;
    VIA 8.000 12.500  pcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 5.000 9.500  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 10.200 0.500  psubcont ;
  END
END nr222
MACRO nr31
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
#        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 #        11.500 ;
        POLYGON 4.000 9.000  4.000 11.000  6.000 11.000  6.000 9.000  4.000 9.000 ;
      LAYER ML1 ;
#        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 #        11.500 ;
        POLYGON 4.000 9.000  4.000 11.000  6.000 11.000  6.000 9.000  4.000 9.000 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
      LAYER ML2 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
    END
  END C
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS

  PIN YB
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        RECT 9.3 18.0 10.3 20.5 ;
        RECT 9.8 17.5 10.8 18.5 ;
        RECT 10.3 3.8 11.3 18.0 ;
        RECT 10.000 7.800  12.000 9.800 ;
      LAYER ML2 ;
        RECT 10.000 7.800  12.000 9.800 ;
    END
  END YB
  OBS

    LAYER ML1 ;
      RECT 1.3 1.0 2.3 3.8 ;

      RECT 2.1 21.3 3.5 28.5 ;


      RECT 7.3 1.0 8.3 3.8 ;
      RECT 4.3 3.8 5.3 6.3 ;
      RECT 4.8 5.8 10.8 6.8 ;

      RECT 9.1 21.3 10.5 24.5 ;
      RECT 9.3 18.0 10.3 20.5 ;
      RECT 9.8 17.5 10.8 18.5 ;
      RECT 10.3 3.8 11.3 18.0 ;

      RECT 4.3 3.8 5.3 6.3 ;
      RECT 4.8 5.8 10.8 6.8 ;

    VIA 1.800 3.800  dcont ;
    VIA 2.800 22.500  dcont ;
    VIA 2.800 20.500  dcont ;
    VIA 2.800 24.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 9.800 20.500  dcont ;
    VIA 9.800 22.500  dcont ;
    VIA 9.800 24.500  dcont ;
    VIA 5.000 12.500  pcont ;
    VIA 8.200 29.500  nsubcont ;
    VIA 8.000 13.000  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 6.500 0.500  psubcont ;
  END
END nr31
MACRO or21
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 12.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 8.500  1.000 10.500  3.000 10.500  3.000 8.500  1.000 8.500 ;
      LAYER ML2 ;
        POLYGON 1.000 8.500  1.000 10.500  3.000 10.500  3.000 8.500  1.000 8.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML2 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
    END
  END B
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  13.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  13.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 10.000 8.000  10.000 10.000  12.000 10.000  12.000 8.000  10.000 8.000 ;
      LAYER ML2 ;
        POLYGON 10.000 8.000  10.000 10.000  12.000 10.000  12.000 8.000  10.000 8.000 ;
    END
  END Y
  OBS

    LAYER ML1 ;
      RECT 1.3 1.0 2.3 3.8 ;

      RECT 1.6 21.3 3.0 24.5 ;

      RECT 4.3 3.8 5.3 6.3 ;
      RECT 4.8 5.8 7.8 6.8 ;
      RECT 7.3 6.3 8.3 16.5 ;
      RECT 2.3 16.0 7.8 17.0 ;
      RECT 1.8 16.5 2.8 20.5 ;

      RECT 6.6 21.3 8.0 28.5 ;
      RECT 7.3 1.0 8.3 3.8 ;
      RECT 9.6 21.3 11.0 24.5 ;
      RECT 10.3 3.8 11.3 18.0 ;
      RECT 10.3 17.5 10.8 18.5 ;
      RECT 9.8 18.0 10.8 20.5 ;

    VIA 1.800 3.800  dcont ;
    VIA 2.300 22.500  dcont ;
    VIA 2.300 20.500  dcont ;
    VIA 2.300 24.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.300 20.500  dcont ;
    VIA 7.300 22.500  dcont ;
    VIA 7.300 24.500  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 10.300 22.500  dcont ;
    VIA 10.300 20.500  dcont ;
    VIA 10.300 24.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 5.500 29.500  nsubcont ;
    VIA 5.000 12.500  pcont ;
    VIA 8.300 12.500  pcont ;
    VIA 2.000 9.500  pcont ;
    VIA 5.000 0.500  psubcont ;
  END
END or21
MACRO or31
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 15.500 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
      LAYER ML2 ;
        POLYGON 1.000 14.500  1.000 16.500  3.000 16.500  3.000 14.500  1.000 14.500 ;
    END
  END A
  PIN B
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
      LAYER ML1 ;
        POLYGON 4.000 11.500  4.000 13.500  6.000 13.500  6.000 11.500  4.000 11.500 ;
    END
  END B
  PIN C
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
      LAYER ML2 ;
        POLYGON 7.000 12.000  7.000 14.000  9.000 14.000  9.000 12.000  7.000 12.000 ;
    END
  END C
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  16.000 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  16.000 1.500 ;
    END
  END VSS
  PIN Y
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        RECT 13.000 9.000  15.000 11.000 ;
      LAYER ML1 ;
        RECT 13.000 9.000  15.000 11.000 ;
        RECT 13.3 3.9 14.3 16.5 ;
        RECT 12.8 16.0 13.8 17.0 ;
        RECT 12.3 16.5 13.3 20.5 ;
    END
  END Y
  OBS

    LAYER ML1 ;

      RECT 2.1 21.3 3.5 24.5 ;
      RECT 4.3 1.0 5.3 3.8 ;

      RECT 2.3 18.0 3.3 20.5 ;
      RECT 2.8 17.5 10.5 18.5 ;
      RECT 10.0 8.0 11.0 18.0 ;
      RECT 1.8 7.5 10.5 8.5 ;
      RECT 1.3 3.8 2.3 8.0 ;

      RECT 7.3 3.9 8.3 8.0 ;

      RECT 9.1 21.3 10.5 28.5 ;
      RECT 10.3 1.0 11.3 3.8 ;
      RECT 12.1 21.3 13.5 24.5 ;
      RECT 13.3 3.9 14.3 16.5 ;
      RECT 12.8 16.0 13.8 17.0 ;
      RECT 12.3 16.5 13.3 20.5 ;

    VIA 1.800 3.800  dcont ;
    VIA 2.800 24.500  dcont ;
    VIA 2.800 20.500  dcont ;
    VIA 2.800 22.500  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 9.800 24.500  dcont ;
    VIA 9.800 22.500  dcont ;
    VIA 9.800 20.500  dcont ;
    VIA 10.800 3.800  dcont ;
    VIA 12.800 24.500  dcont ;
    VIA 12.800 22.500  dcont ;
    VIA 12.800 20.500  dcont ;
    VIA 13.800 3.800  dcont ;
    VIA 5.000 12.500  pcont ;
    VIA 8.200 29.500  nsubcont ;
    VIA 8.000 13.000  pcont ;
    VIA 11.300 13.000  pcont ;
    VIA 2.000 15.500  pcont ;
    VIA 6.500 0.500  psubcont ;
  END
END or31
MACRO rff1
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 56.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN CK
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 3.500 9.000  3.500 11.000  5.500 11.000  5.500 9.000  3.500 9.000 ;
      LAYER ML1 ;
        POLYGON 3.500 9.000  3.500 11.000  5.500 11.000  5.500 9.000  3.500 9.000 ;
    END
  END CK
  PIN D
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
      LAYER ML1 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
    END
  END D
  PIN Q
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 53.500 10.500  53.500 12.500  55.500 12.500  55.500 10.500  53.500 10.500 ;
      LAYER ML2 ;
        POLYGON 53.500 10.500  53.500 12.500  55.500 12.500  55.500 10.500  53.500 10.500 ;
    END
  END Q
  PIN R
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 43.000 10.500  43.000 12.500  45.000 12.500  45.000 10.500  43.000 10.500 ;
      LAYER ML2 ;
        POLYGON 43.000 10.500  43.000 12.500  45.000 12.500  45.000 10.500  43.000 10.500 ;
    END
  END R
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  56.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  56.500 1.500 ;
    END
  END VSS
  OBS

    LAYER ML1 ;
      RECT 1.3 3.6 2.3 26.0 ;
      RECT 1.1 22.6 2.5 25.8 ;
      RECT 1.8 12.5 5.4 13.5 ;
      RECT 1.8 18.3 5.9 19.3 ;
      RECT 1.8 6.3 5.9 7.3 ;
      RECT 4.1 22.6 5.5 28.5 ;
      RECT 4.1 1.0 5.5 3.8 ;
      RECT 7.8 3.6 8.8 9.5 ;
      RECT 7.8 9.0 8.3 10.0 ;
      RECT 7.3 9.5 8.3 16.2 ;
      RECT 7.8 15.7 8.3 16.7 ;
      RECT 7.8 16.2 8.8 26.0 ;
      RECT 10.6 1.0 12.0 3.8 ;
      RECT 10.6 22.6 12.0 28.5 ;
      RECT 8.3 6.3 14.8 7.3 ;
      RECT 15.6 22.6 17.0 25.8 ;
      RECT 15.8 18.8 16.8 22.6 ;
      RECT 16.3 18.3 22.3 19.3 ;
      RECT 15.8 3.8 16.8 4.3 ;
      RECT 16.3 3.8 16.8 4.8 ;
      RECT 16.3 4.3 17.3 10.0 ;
      RECT 16.8 9.5 22.4 10.5 ;
      RECT 8.3 15.7 33.3 16.7 ;
      RECT 20.6 22.6 22.0 28.5 ;
      RECT 20.6 1.0 22.0 3.8 ;
      RECT 10.3 12.5 35.8 13.5 ;
      RECT 19.9 6.3 28.3 7.3 ;
      RECT 23.8 3.8 24.8 6.8 ;
      RECT 25.6 22.6 27.0 25.8 ;
      RECT 26.6 1.0 28.0 3.8 ;
      RECT 25.8 19.2 26.8 22.6 ;
      RECT 26.3 18.7 28.3 19.7 ;

      RECT 29.1 22.6 30.5 28.5 ;
      RECT 25.4 9.7 43.8 10.7 ;
      RECT 34.1 22.6 35.5 25.8 ;
      RECT 31.8 3.8 32.8 6.8 ;
      RECT 32.3 6.3 37.8 7.3 ;
      RECT 36.6 1.0 38.0 3.8 ;
      RECT 34.3 19.2 35.3 22.6 ;
      RECT 34.8 18.7 41.0 19.7 ;
      RECT 39.1 22.6 40.5 28.5 ;
      RECT 38.5 13.5 44.9 14.5 ;
      RECT 42.5 1.0 43.9 3.8 ;
      RECT 40.3 3.8 41.3 6.3 ;
      RECT 40.8 5.8 46.3 6.8 ;
      RECT 45.8 6.3 46.8 8.3 ;
      RECT 46.3 7.8 49.3 8.8 ;
      RECT 48.8 8.3 49.8 14.0 ;
      RECT 44.9 13.5 49.3 14.5 ;
      RECT 44.4 14.0 45.4 21.5 ;
      RECT 44.1 22.6 45.5 25.8 ;
      RECT 44.9 16.7 49.3 17.7 ;
      RECT 47.6 22.6 49.0 25.8 ;
      RECT 47.7 19.4 48.7 26.0 ;
      RECT 48.2 18.9 52.0 19.9 ;
      RECT 51.5 6.3 52.5 19.4 ;
      RECT 48.3 5.8 52.0 6.8 ;
      RECT 47.8 3.6 48.8 6.3 ;
      RECT 50.6 1.0 52.0 3.8 ;
      RECT 50.6 22.6 52.0 28.5 ;

      RECT 53.6 22.6 55.0 25.8 ;
      RECT 54.3 3.3 55.3 26.0 ;

    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 4.800 23.800  dcont ;
    VIA 4.800 21.800  dcont ;
    VIA 4.800 25.800  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 25.800  dcont ;
    VIA 7.800 23.800  dcont ;
    VIA 7.800 21.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 11.300 21.800  dcont ;
    VIA 11.300 23.800  dcont ;
    VIA 11.300 25.800  dcont ;
    VIA 11.300 3.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 16.300 3.800  dcont ;
    VIA 21.300 21.800  dcont ;
    VIA 21.300 23.800  dcont ;
    VIA 21.300 25.800  dcont ;
    VIA 21.300 3.800  dcont ;
    VIA 24.300 3.800  dcont ;
    VIA 26.300 21.800  dcont ;
    VIA 26.300 23.800  dcont ;
    VIA 26.300 25.800  dcont ;
    VIA 27.300 3.800  dcont ;
    VIA 29.800 21.800  dcont ;
    VIA 29.800 25.800  dcont ;
    VIA 29.800 23.800  dcont ;
    VIA 32.300 3.800  dcont ;
    VIA 34.800 21.800  dcont ;
    VIA 34.800 23.800  dcont ;
    VIA 34.800 25.800  dcont ;
    VIA 37.300 3.800  dcont ;
    VIA 39.800 21.800  dcont ;
    VIA 39.800 23.800  dcont ;
    VIA 39.800 25.800  dcont ;
    VIA 40.300 3.800  dcont ;
    VIA 43.200 3.800  dcont ;
    VIA 44.800 21.800  dcont ;
    VIA 44.800 23.800  dcont ;
    VIA 44.800 25.800  dcont ;
    VIA 48.300 3.800  dcont ;
    VIA 48.300 21.800  dcont ;
    VIA 48.300 23.800  dcont ;
    VIA 48.300 25.800  dcont ;
    VIA 51.300 3.800  dcont ;
    VIA 51.300 21.800  dcont ;
    VIA 51.300 23.800  dcont ;
    VIA 51.300 25.800  dcont ;
    VIA 54.300 3.800  dcont ;
    VIA 54.300 21.800  dcont ;
    VIA 54.300 23.800  dcont ;
    VIA 54.300 25.800  dcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 27.700 29.500  nsubcont ;
    VIA 50.000 29.500  nsubcont ;
    VIA 4.500 10.000  pcont ;
    VIA 5.300 13.000  pcont ;
    VIA 5.800 18.800  pcont ;
    VIA 5.800 6.800  pcont ;
    VIA 10.300 13.000  pcont ;
    VIA 12.000 10.000  pcont ;
    VIA 14.800 6.800  pcont ;
    VIA 15.300 13.000  pcont ;
    VIA 17.300 16.000  pcont ;
    VIA 20.300 6.800  pcont ;
    VIA 22.300 18.700  pcont ;
    VIA 22.300 10.000  pcont ;
    VIA 25.300 10.000  pcont ;
    VIA 28.300 6.800  pcont ;
    VIA 28.300 18.700  pcont ;
    VIA 30.300 13.000  pcont ;
    VIA 33.300 16.700  pcont ;
    VIA 35.300 13.700  pcont ;
    VIA 38.300 6.800  pcont ;
    VIA 38.300 14.000  pcont ;
    VIA 40.800 18.700  pcont ;
    VIA 44.000 11.500  pcont ;
    VIA 49.300 8.700  pcont ;
    VIA 49.300 17.200  pcont ;
    VIA 52.300 6.800  pcont ;
    VIA 52.300 18.900  pcont ;
    VIA 10.200 0.500  psubcont ;
    VIA 27.700 0.500  psubcont ;
    VIA 50.000 0.500  psubcont ;
  END
END rff1
MACRO rff1m2
  CLASS CORE ;
  SOURCE USER ;
  ORIGIN 0 0 ;
  SIZE 56.000 BY 30.000 ;
  SYMMETRY X Y ;
  SITE unit ;
 
  PIN CK
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 3.500 9.000  3.500 11.000  5.500 11.000  5.500 9.000  3.500 9.000 ;
      LAYER ML1 ;
        POLYGON 3.500 9.000  3.500 11.000  5.500 11.000  5.500 9.000  3.500 9.000 ;
    END
  END CK
  PIN D
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
      LAYER ML1 ;
        POLYGON 11.000 9.000  11.000 11.000  13.000 11.000  13.000 9.000  11.000 9.000 ;
    END
  END D
  PIN Q
    DIRECTION OUTPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML1 ;
        POLYGON 53.500 10.500  53.500 12.500  55.500 12.500  55.500 10.500  53.500 10.500 ;
      LAYER ML2 ;
        POLYGON 53.500 10.500  53.500 12.500  55.500 12.500  55.500 10.500  53.500 10.500 ;
    END
  END Q
  PIN R
    DIRECTION INPUT ;
    USE SIGNAL ;
    PORT
      LAYER ML2 ;
        POLYGON 43.000 10.500  43.000 12.500  45.000 12.500  45.000 10.500  43.000 10.500 ;
      LAYER ML1 ;
        POLYGON 43.000 10.500  43.000 12.500  45.000 12.500  45.000 10.500  43.000 10.500 ;
    END
  END R
  PIN VDD
    DIRECTION INOUT ;
    USE POWER ;
    PORT
      LAYER ML1 ;
        RECT -0.500 28.500  56.500 30.500 ;
    END
  END VDD
  PIN VSS
    DIRECTION INOUT ;
    USE GROUND ;
    PORT
      LAYER ML1 ;
        RECT -0.500 -0.500  56.500 1.500 ;
    END
  END VSS
  OBS

    LAYER ML1 ;
      RECT 1.3 3.6 2.3 26.0 ;
      RECT 1.1 22.6 2.5 25.8 ;
      RECT 1.8 12.5 5.4 13.5 ;
      RECT 1.8 18.3 5.9 19.3 ;
      RECT 1.8 6.3 5.9 7.3 ;
      POLYGON 3.500 9.000  3.500 11.000  5.500 11.000  5.500 9.000  3.500 9.000 ;
      RECT 4.1 22.6 5.5 28.5 ;
      RECT 4.1 1.0 5.5 3.8 ;
      RECT 7.8 3.6 8.8 9.5 ;
      RECT 7.8 9.0 8.3 10.0 ;
      RECT 7.3 9.5 8.3 16.2 ;
      RECT 7.8 15.7 8.3 16.7 ;
      RECT 7.8 16.2 8.8 26.0 ;
      RECT 10.6 1.0 12.0 3.8 ;
      RECT 10.6 22.6 12.0 28.5 ;
      RECT 8.3 6.3 14.8 7.3 ;

      RECT 15.6 22.6 17.0 25.8 ;
      RECT 15.8 18.8 16.8 22.6 ;
      RECT 16.3 18.3 22.3 19.3 ;
      RECT 15.8 3.8 16.8 4.3 ;
      RECT 16.3 3.8 16.8 4.8 ;
      RECT 16.3 4.3 17.3 10.0 ;
      RECT 16.8 9.5 22.4 10.5 ;
      RECT 8.3 15.7 33.3 16.7 ;
      RECT 20.6 22.6 22.0 28.5 ;
      RECT 20.6 1.0 22.0 3.8 ;
      RECT 10.3 12.5 35.8 13.5 ;
      RECT 19.9 6.3 28.3 7.3 ;
      RECT 23.8 3.8 24.8 6.8 ;
      RECT 25.6 22.6 27.0 25.8 ;
      RECT 26.6 1.0 28.0 3.8 ;
      RECT 25.8 19.2 26.8 22.6 ;
      RECT 26.3 18.7 28.3 19.7 ;

      RECT 29.1 22.6 30.5 28.5 ;
      RECT 25.4 9.7 43.8 10.7 ;
      RECT 34.1 22.6 35.5 25.8 ;
      RECT 31.8 3.8 32.8 6.8 ;
      RECT 32.3 6.3 37.8 7.3 ;
      RECT 36.6 1.0 38.0 3.8 ;
      RECT 34.3 19.2 35.3 22.6 ;
      RECT 34.8 18.7 41.0 19.7 ;
      RECT 39.1 22.6 40.5 28.5 ;
      RECT 38.5 13.5 44.9 14.5 ;
      RECT 42.5 1.0 43.9 3.8 ;

      RECT 40.3 3.8 41.3 6.3 ;
      RECT 40.8 5.8 46.3 6.8 ;
      RECT 45.8 6.3 46.8 8.7 ;
      RECT 46.3 8.2 49.3 9.2 ;
      RECT 48.8 8.7 49.8 14.0 ;
      RECT 44.9 13.5 49.3 14.5 ;
      RECT 44.4 14.0 45.4 21.5 ;
      RECT 44.1 22.6 45.5 25.8 ;
      RECT 44.9 16.7 49.3 17.7 ;
      RECT 47.6 22.6 49.0 25.8 ;
      RECT 47.7 19.4 48.7 26.0 ;
      RECT 48.2 18.9 52.0 19.9 ;
      RECT 51.5 6.3 52.5 19.4 ;
      RECT 48.3 5.8 52.0 6.8 ;
      RECT 47.8 3.6 48.8 6.3 ;
      RECT 50.6 1.0 52.0 3.8 ;
      RECT 50.6 22.6 52.0 28.5 ;

      RECT 53.6 22.6 55.0 25.8 ;

      RECT 54.3 3.3 55.3 26.0 ;
    LAYER ML2 ;
      RECT 21.8 10.0 22.8 18.7 ;
      RECT 27.8 6.8 28.8 18.6 ;
      RECT 40.3 16.0 41.3 18.6 ;
      RECT 38.3 15.5 40.8 16.5 ;
      RECT 37.8 6.8 38.8 16.0 ;

    VIA 1.800 23.800  dcont ;
    VIA 1.800 21.800  dcont ;
    VIA 1.800 3.800  dcont ;
    VIA 1.800 25.800  dcont ;
    VIA 4.800 23.800  dcont ;
    VIA 4.800 21.800  dcont ;
    VIA 4.800 25.800  dcont ;
    VIA 4.800 3.800  dcont ;
    VIA 7.800 25.800  dcont ;
    VIA 7.800 23.800  dcont ;
    VIA 7.800 21.800  dcont ;
    VIA 7.800 3.800  dcont ;
    VIA 11.300 21.800  dcont ;
    VIA 11.300 23.800  dcont ;
    VIA 11.300 25.800  dcont ;
    VIA 11.300 3.800  dcont ;
    VIA 16.300 21.800  dcont ;
    VIA 16.300 25.800  dcont ;
    VIA 16.300 23.800  dcont ;
    VIA 16.300 3.800  dcont ;
    VIA 21.300 21.800  dcont ;
    VIA 21.300 23.800  dcont ;
    VIA 21.300 25.800  dcont ;
    VIA 21.300 3.800  dcont ;
    VIA 24.300 3.800  dcont ;
    VIA 26.300 21.800  dcont ;
    VIA 26.300 23.800  dcont ;
    VIA 26.300 25.800  dcont ;
    VIA 27.300 3.800  dcont ;
    VIA 29.800 21.800  dcont ;
    VIA 29.800 25.800  dcont ;
    VIA 29.800 23.800  dcont ;
    VIA 32.300 3.800  dcont ;
    VIA 34.800 21.800  dcont ;
    VIA 34.800 23.800  dcont ;
    VIA 34.800 25.800  dcont ;
    VIA 37.300 3.800  dcont ;
    VIA 39.800 21.800  dcont ;
    VIA 39.800 23.800  dcont ;
    VIA 39.800 25.800  dcont ;
    VIA 40.300 3.800  dcont ;
    VIA 43.200 3.800  dcont ;
    VIA 44.800 21.800  dcont ;
    VIA 44.800 23.800  dcont ;
    VIA 44.800 25.800  dcont ;
    VIA 48.300 3.800  dcont ;
    VIA 48.300 21.800  dcont ;
    VIA 48.300 23.800  dcont ;
    VIA 48.300 25.800  dcont ;
    VIA 51.300 3.800  dcont ;
    VIA 51.300 21.800  dcont ;
    VIA 51.300 23.800  dcont ;
    VIA 51.300 25.800  dcont ;
    VIA 54.300 3.800  dcont ;
    VIA 54.300 21.800  dcont ;
    VIA 54.300 23.800  dcont ;
    VIA 54.300 25.800  dcont ;
    VIA 50.000 29.500  nsubcont ;
    VIA 27.700 29.500  nsubcont ;
    VIA 10.200 29.500  nsubcont ;
    VIA 4.500 10.000  pcont ;
    VIA 5.300 13.000  pcont ;
    VIA 5.800 18.800  pcont ;
    VIA 5.800 6.800  pcont ;
    VIA 10.300 13.000  pcont ;
    VIA 12.000 10.000  pcont ;
    VIA 14.800 6.800  pcont ;
    VIA 15.300 13.000  pcont ;
    VIA 17.300 16.000  pcont ;
    VIA 20.300 6.800  pcont ;
    VIA 22.300 18.700  pcont ;
    VIA 22.300 10.000  pcont ;
    VIA 25.300 10.000  pcont ;
    VIA 28.300 6.800  pcont ;
    VIA 28.300 18.700  pcont ;
    VIA 30.300 13.000  pcont ;
    VIA 33.300 16.700  pcont ;
    VIA 35.300 13.700  pcont ;
    VIA 38.300 6.800  pcont ;
    VIA 38.300 14.000  pcont ;
    VIA 40.800 18.700  pcont ;
    VIA 44.000 11.500  pcont ;
    VIA 49.300 8.700  pcont ;
    VIA 49.300 17.200  pcont ;
    VIA 52.300 6.800  pcont ;
    VIA 52.300 18.900  pcont ;
    VIA 50.000 0.500  psubcont ;
    VIA 27.700 0.500  psubcont ;
    VIA 10.200 0.500  psubcont ;
    VIA 22.300 18.700  Via ;
    VIA 22.300 10.000  Via ;
    VIA 28.300 18.700  Via ;
    VIA 28.300 6.800  Via ;
    VIA 38.300 6.800  Via ;
    VIA 40.800 18.700  Via ;
  END
END rff1m2
