<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:13.3913</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0009259</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>클럭 드라이버, 이의 동작 방법, 클럭 드라이버를 포함하는 메모리 장치, 및 메모리 시스템</inventionTitle><inventionTitleEng>CLOCK DRIVER, OPERATING METHOD THEREOF, MEMORY DEVICE  INCLUDING CLOCK DRIVER, AND MEMORY SYSTEM</inventionTitleEng><openDate>2024.08.01</openDate><openNumber>10-2024-0117196</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 7/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/45</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03H 11/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 클럭 드라이버, 이의 동작 방법, 클럭 드라이버를 포함하는 메모리 장치, 및 메모리 시스템이 개시된다. 본 개시의 기술적 사상에 따른 클럭 드라이버는, 차동 외부 클럭 신호 쌍을 기초로 차동 증폭 클럭 신호 쌍을 출력하는 디퍼런셜 버퍼, 및 차동 증폭 클럭 신호 쌍을 기초로 차동 내부 클럭 신호 쌍을 생성하고, 차동 내부 클럭 신호 쌍을 기초로 칩 인에이블 신호를 메모리 칩에 출력하는 신호 커플러를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 서로 반대 위상으로 토글링되거나 특정 로직 레벨을 갖는 차동 외부 클럭 신호 쌍(pair)을 기초로, 서로 반대 위상으로 토글링되거나 서로 다른 레벨들로 각각 수렴(saturation)하는 차동 증폭 클럭 신호 쌍을 출력하도록 구성된 디퍼런셜 버퍼; 및상기 차동 증폭 클럭 신호 쌍을 기초로 제1 기준 레벨보다 높거나 낮게 서로 반대 위상으로 토글링되거나 상기 제1 기준 레벨보다 낮은 레벨로 각각 수렴하는 차동 내부 클럭 신호 쌍을 생성하고, 상기 차동 내부 클럭 신호 쌍을 기초로 칩 인에이블 신호를 메모리 칩에 출력하도록 구성된 신호 커플러를 포함하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 디퍼런셜 버퍼는,상기 차동 외부 클럭 신호 쌍을 증폭하여 차동 증폭 신호 쌍을 출력하는 적어도 하나의 아날로그 프론트 엔드; 및상기 차동 증폭 신호 쌍과 제2 기준 레벨을 비교하여, 비교 결과를 상기 차동 증폭 클럭 신호 쌍으로 출력하는 차동 비교기를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제2 기준 레벨은,상기 제1 기준 레벨보다 낮은 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 신호 커플러는,상기 차동 증폭 클럭 신호 쌍을 필터링하여 제1 차동 내부 클럭 신호 쌍을 출력하는 필터링 회로;상기 제1 차동 내부 클럭 신호 쌍과 상기 제1 기준 레벨을 비교하여, 비교 결과를 제2 차동 내부 클럭 신호 쌍으로 출력하는 차동 비교 회로; 및상기 제2 차동 내부 클럭 신호 쌍을 논리합 연산하여, 논리합 연산 결과를 상기 칩 인에이블 신호로 출력하는 논리합 연산 회로를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 필터링 회로는,상기 차동 증폭 클럭 신호 쌍의 트루 신호를 입력받아, 제1 차동 내부 클럭 신호 쌍의 트루 신호를 출력하는 제1 하이 패스 필터; 및상기 차동 증폭 클럭 신호 쌍의 컴플리먼트 신호를 입력받아, 제1 차동 내부 클럭 신호 쌍의 컴플리먼트 신호를 출력하는 제2 하이 패스 필터를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 하이 패스 필터 및 상기 제2 하이 패스 필터는,커패시터, 저항 및 증폭기를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,상기 차동 비교 회로는,상기 제1 차동 내부 클럭 신호 쌍의 트루 신호와 상기 제1 기준 레벨을 비교하여, 상기 제2 차동 내부 클럭 신호 쌍의 트루 신호를 출력하는 제1 차동 비교기; 및상기 제1 차동 내부 클럭 신호 쌍의 컴플리먼트 신호와 상기 제1 기준 레벨을 비교하여, 상기 제2 차동 내부 클럭 신호 쌍의 컴플리먼트 신호를 출력하는 제2 차동 비교기를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 차동 외부 클럭 신호 쌍, 상기 차동 증폭 클럭 신호 쌍, 및 상기 차동 내부 클럭 신호 쌍은, 토글링되고,상기 칩 인에이블 신호는, 상기 메모리 칩을 인에이블할 것을 지시하는 로직 하이 레벨을 갖는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 특정 로직 레벨은, 로직 로우 레벨이고,상기 차동 외부 클럭 신호 쌍은, 상기 로직 로우 레벨을 갖고,상기 차동 증폭 클럭 신호 쌍은, 서로 다른 레벨로 각각 수렴하고,상기 차동 내부 클럭 신호 쌍은, 상기 제1 기준 레벨보다 낮은 동일한 레벨로 수렴하고,상기 칩 인에이블 신호는, 상기 메모리 칩을 디스에이블할 것을 지시하는 상기 로직 로우 레벨을 갖는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>10. 서로 반대 위상으로 토글링되거나 특정 로직 레벨을 갖는 차동 외부 클럭 신호 쌍을 기초로, 서로 반대 위상으로 토글링되거나 서로 다른 레벨들로 각각 수렴(saturation)하는 차동 증폭 클럭 신호 쌍을 출력하는 단계;상기 차동 증폭 클럭 신호 쌍을 기초로, 제1 기준 레벨보다 높거나 낮게 서로 반대 위상으로 토글링되거나 상기 제1 기준 레벨보다 낮은 레벨로 각각 수렴하는 차동 내부 클럭 신호 쌍을 생성하는 단계; 및상기 차동 내부 클럭 신호 쌍을 기초로 칩 인에이블 신호를 메모리 칩에 제공하는 단계를 포함하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 차동 증폭 클럭 신호 쌍을 출력하는 단계는,상기 차동 외부 클럭 신호 쌍을 증폭하여 차동 증폭 신호 쌍을 출력하는 단계; 및상기 제1 기준 레벨보다 낮은 제2 기준 레벨과 상기 차동 증폭 신호 쌍을 비교하여, 비교 결과를 상기 차동 증폭 클럭 신호 쌍으로 출력하는 단계를 포함하는 것을 특징으로 하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 차동 내부 클럭 신호 쌍을 생성하는 단계는,상기 차동 증폭 클럭 신호 쌍을 필터링하여 제1 차동 내부 클럭 신호 쌍을 출력하는 단계;상기 제1 차동 내부 클럭 신호 쌍과 상기 제1 기준 레벨을 비교하여, 비교 결과를 제2 차동 내부 클럭 신호 쌍으로 출력하는 단계를 포함하고,상기 칩 인에이블 신호를 출력하는 단계는,상기 제2 차동 내부 클럭 신호 쌍을 논리합 연산하여, 논리합 연산 결과를 상기 칩 인에이블 신호로 출력하는 것을 특징으로 하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 차동 내부 클럭 신호 쌍을 출력하는 단계는,상기 차동 증폭 클럭 신호 쌍의 트루 신호를 하이 패스 필터링하여, 제1 차동 내부 클럭 신호 쌍의 트루 신호를 출력하는 단계; 및상기 차동 증폭 클럭 신호 쌍의 컴플리먼트 신호를 하이 패스 필터링하여, 제1 차동 내부 클럭 신호 쌍의 컴플리먼트 신호를 출력하는 단계를 포함하는 것을 특징으로 하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>14. 제12 항에 있어서,상기 비교 결과를 제2 차동 내부 클럭 신호 쌍으로 출력하는 단계는,상기 제1 차동 내부 클럭 신호 쌍의 트루 신호와 상기 제1 기준 레벨을 비교하여, 상기 제2 차동 내부 클럭 신호 쌍의 트루 신호를 출력하는 단계; 및상기 제1 차동 내부 클럭 신호 쌍의 컴플리먼트 신호와 상기 제1 기준 레벨을 비교하여, 상기 제2 차동 내부 클럭 신호 쌍의 컴플리먼트 신호를 출력하는 단계를 포함하는 것을 특징으로 하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>15. 제10 항에 있어서,상기 특정 로직 레벨은, 로직 로우 레벨이고,상기 차동 외부 클럭 신호 쌍은, 상기 로직 로우 레벨을 갖고,상기 차동 증폭 클럭 신호 쌍은, 서로 다른 레벨로 각각 수렴하고,상기 차동 내부 클럭 신호 쌍은, 상기 제1 기준 레벨보다 낮은 동일한 레벨로 수렴하고,상기 칩 인에이블 신호는, 상기 메모리 칩을 디스에이블할 것을 지시하는 상기 로직 로우 레벨을 갖는 것을 특징으로 하는, 클럭 드라이버의 동작 방법.</claim></claimInfo><claimInfo><claim>16. 차동 외부 클럭 신호 쌍을 수신하고, 차동 증폭 클럭 신호 쌍을 출력하도록 구성된 디퍼런셜 버퍼링 회로; 및상기 차동 증폭 클럭 신호 쌍을 수신하고, 칩 인에이블 신호를 출력하도록 구성된 신호 커플링 회로를 포함하고,상기 신호 커플링 회로는,상기 차동 증폭 클럭 신호 쌍의 트루 신호가 인가되는 단자, 및 제1 차동 내부 클럭 신호 쌍의 트루 신호가 인가되는 제1 노드에 연결된 제1 필터;상기 차동 증폭 클럭 신호 쌍의 컴플리먼트 신호가 인가되는 단자, 및 상기 제1 차동 내부 클럭 신호 쌍의 컴플리먼트 신호가 인가되는 제2 노드에 연결된 제2 필터;상기 제1 노드와, 제2 차동 내부 클럭 신호 쌍의 트루 신호가 인가되는 제3 노드 사이에 연결된 제1 차동 비교기;상기 제2 노드와, 상기 제2 차동 내부 클럭 신호 쌍의 컴플리먼트 신호가 인가되는 제4 노드 사이에 연결된 제2 차동 비교기; 및상기 제3 노드 및 상기 제4 노드와 연결된 입력 단자들, 및 칩 인에이블 신호가 출력되는 출력 단자를 구비하는 논리합 연산 게이트를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 필터는,상기 차동 증폭 클럭 신호 쌍의 상기 트루 신호가 인가되는 상기 단자와 제5 노드 사이에 연결된 제1 커패시터 그룹;상기 제5 노드와 상기 제1 노드 사이에 연결된 제1 저항 그룹; 및상기 제5 노드와 연결된 입력 단자와 상기 제1 노드와 연결된 출력 단자를 구비하는 제1 증폭기를 포함하고,상기 제2 필터는,상기 차동 증폭 클럭 신호 쌍의 상기 컴플리먼트 신호가 인가되는 상기 단자와 제6 노드 사이에 연결된 제2 커패시터 그룹;상기 제6 노드와 상기 제2 노드 사이에 연결된 제2 저항 그룹; 및상기 제6 노드와 연결된 입력 단자와 상기 제2 노드와 연결된 출력 단자를 구비하는 제2 증폭기를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 디퍼런셜 버퍼링 회로는,상기 차동 외부 클럭 신호 쌍이 입력되는 입력 단자들 및 차동 증폭 신호 쌍이 출력되는 출력 단자들을 구비하는 적어도 하나의 아날로그 프론트 엔드;상기 출력 단자들과 연결되는 입력 단자들 및 상기 차동 증폭 클럭 신호 쌍이 출력되는 출력 단자들을 구비하는 차동 비교기를 포함하는 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 차동 외부 클럭 신호 쌍, 상기 차동 증폭 클럭 신호 쌍, 상기 제1 차동 내부 클럭 신호 쌍, 및 제2 차동 내부 클럭 신호 쌍은, 각각 서로 반대 위상으로 토글링되고,상기 칩 인에이블 신호의 레벨은, 로직 하이 레벨인 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서,상기 차동 외부 클럭 신호 쌍의 레벨은, 로직 로우 레벨이고,상기 차동 증폭 클럭 신호 쌍의 트루 신호의 레벨은, 제1 레벨이고,상기 차동 증폭 클럭 신호 쌍의 컴플리먼트 신호의 레벨은, 상기 제1 레벨과 다른 제2 레벨이고,상기 제1 차동 내부 클럭 신호 쌍의 레벨은, 상기 제1 차동 비교기 및 상기 제2 차동 비교기에 설정된 기준 레벨보다 낮고,상기 제2 차동 내부 클럭 신호 쌍의 레벨은, 상기 로직 로우 레벨이고, 상기 칩 인에이블 신호의 레벨은, 상기 로직 로우 레벨인 것을 특징으로 하는, 클럭 드라이버.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Bum Soo</engName><name>이범수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.25</receiptDate><receiptNumber>1-1-2023-0085737-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230009259.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933ec89e4738661d6a53e387ccdbcac3cc6a6690a875318ec4c7023cc7c43e2ef5ec92ee2f8be21e9a89b9a8e4f87c536e3a9619e6ee473b35</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf31f9b5a886f3eb51a40c600bf745a89e8dbb76b6e685b2d247c7368016842e893e3c0aa88d20371d14820372173965667b94386683ccc17e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>