{"patent_id": "10-2023-0126835", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0043742", "출원번호": "10-2023-0126835", "발명의 명칭": "인공신경망 학습을 위한 3단자 시냅스 소자, 이를 이용한 시냅스 어레이 및 그 동작방법", "출원인": "포항공과대학교 산학협력단", "발명자": "김세영"}}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 트랜지스터;상기 제1 트랜지스터에 병렬 구조로 연결되는 전기화학적 메모리(ECRAM); 및상기 병렬 구조에 직렬로 연결되는 제2 트랜지스터;를 포함하는 인공신경망 학습을 위한 3단자 시냅스 소자."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제1 및 제2 트랜지스터 각각은산화물 반도체 기반의 n타입 또는 p타입 트랜지스터로 구현되는 것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스 소자."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 전기화학적 메모리는채널(Channel) 영역;상기 채널 영역의 상부에 이격되어 형성되는 드레인(Drain) 영역 및 소스(Source) 영역;상기 드레인 영역 및 소스 영역 사이에 형성되고, 전해질층(electrolyte), 저장층(reservoir) 및 게이트층(Gate)으로 구성되는 게이트(Gate) 스택;을 포함하는 것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스소자."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 트랜지스터 및 전기화학적 메모리 간의 병렬 구조에 직렬로 연결된 제2 트랜지스터를 포함하는 3단자 시냅스 소자에 있어서,상기 제1 트랜지스터의 동작 상태를 제어하는 단계;상기 제2 트랜지스터의 동작 상태를 제어하는 단계; 및상기 제1 트랜지스터의 제1 동작 상태와 상기 제2 트랜지스터의 제2 동작 상태에서 상기 전기화학적 메모리의전도도 값을 측정하는 단계;를 포함하는 인공신경망 학습을 위한 3단자 시냅스 소자의 동작방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 전도도 값을 측정하는 단계는상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 제2 트랜지스터의 드레인 전극에 입력(input) 전압을 인가하여 상기 전기화학적 메모리의 소스 전극으로부터 전도도 값을 측정하는 단계를 포함하는 3단자 시냅스 소자의 동작방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2025-0043742-3-제4항에 있어서, 상기 전도도 값을 측정하는 단계는상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 전기화학적 메모리의 소스 전극에 델타(delta) 전압을 인가하여 상기 제2 트랜지스터의 드레인 전극으로부터 상기 전도도 값을 측정하는 단계를 포함하는 3단자 시냅스 소자의 동작방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서, 상기 전도도 값을 측정하는 단계는상기 제1 트랜지스터의 온(ON) 상태와 상기 제2 트랜지스터의 오프(OFF) 상태에서 상기 전기화학적 메모리의 게이트 전극 및 소스 전극에 각각 반대 극성의 확률적 전압 펄스를 인가하여 상기 전기화학적 메모리의 채널 영역의 컨덕턴스(conductance)를 변화시키는 단계를 포함하는 것을 특징으로 하는 3단자 시냅스 소자의 동작방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 방향으로 배치되는 제1 라인;상기 제1 방향에 수직인 제2 방향으로 배치되는 제2 라인; 및상기 제1 라인 및 상기 제2 라인이 교차하는 영역에 배치되고 상기 제1 라인에 연결된 제1 전극과 상기 제2 라인에 연결된 제2 전극, 그리고 제3 라인에 연결된 제3 전극을 포함하는 복수의 3단자 시냅스 소자들을포함하고,상기 복수의 3단자 시냅스 소자들 각각은상기 제1 전극을 소스 전극으로 포함하는 제1 트랜지스터;상기 제1 트랜지스터에 병렬 구조로 연결되는 전기화학적 메모리(ECRAM); 및상기 병렬 구조에 직렬로 연결되고 상기 제2 전극을 드레인 전극으로 포함하는 제2 트랜지스터;를 포함하는 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "각각이 제1 라인 및 제2 라인이 수직으로 교차하는 영역에 배치되고 병렬 구조를 형성하는 제1 트랜지스터 및전기화학적 메모리, 그리고 상기 병렬 구조에 직렬로 연결된 제2 트랜지스터를 포함하는 복수의 3단자 시냅스소자들로 구성된 시냅스 어레이에 있어서,상기 복수의 3단자 시냅스 소자들 각각의 상기 제1 트랜지스터의 동작 상태를 동시 제어하는 단계;상기 복수의 3단자 시냅스 소자들 각각의 상기 제2 트랜지스터의 동작 상태를 동시 제어하는 단계; 및상기 제1 트랜지스터의 제1 동작 상태와 상기 제2 트랜지스터의 제2 동작 상태에서 상기 복수의 3단자 시냅스소자들 각각의 상기 전기화학적 메모리의 전도도 값을 동시 측정하는 단계;를 포함하는 인공신경망 학습을 위한3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제1 또는 제2 트랜지스터의 동작 상태를 동시 제어하는 단계는상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 또는 제2 트랜지스터의 게이트 전극에 독립적으로 연결된 제3 라인에 특정 전압을 인가하여 상기 제1 동작 상태 또는 상기 제2 동작 상태를 동시에 제어하는 단계를포함하는 것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법.공개특허 10-2025-0043742-4-청구항 11 제9항에 있어서, 상기 전도도 값을 측정하는 단계는상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 제2 트랜지스터의 드레인 전극에 연결된 상기 제2 라인에 입력(input) 전압을 인가하여 상기 전기화학적 메모리의 소스 전극에 연결된 상기 제1 라인으로부터 전도도 값을 측정하는 단계를 포함하는 것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제9항에 있어서, 상기 전도도 값을 측정하는 단계는상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 전기화학적 메모리의 소스 전극에 연결된 상기 제1 라인에 델타(delta) 전압을 인가하여 상기 제2 트랜지스터의 드레인 전극에 연결된 상기 제2 라인으로부터 전도도 값을 측정하는 단계를 포함하는것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법."}
{"patent_id": "10-2023-0126835", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제9항에 있어서, 상기 전도도 값을 측정하는 단계는상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 온(ON) 상태와 상기 제2 트랜지스터의오프(OFF) 상태에서 상기 전기화학적 메모리의 게이트 전극 및 소스 전극에 각각 반대 극성의 확률적 전압 펄스를 인가하여 상기 전기화학적 메모리의 채널 영역의 컨덕턴스를 변화시키는 단계를 포함하는 것을 특징으로 하는 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 인공신경망 학습을 위한 3단자 시냅스 소자, 이를 이용한 시냅스 어레이 및 그 동작방법에 관한 것으 로, 상기 3단자 시냅스 소자는 제1 트랜지스터; 상기 제1 트랜지스터에 병렬 구조로 연결되는 전기화학적 메모리 (ECRAM); 및 상기 병렬 구조에 직렬로 연결되는 제2 트랜지스터;를 포함한다. 따라서, 본 발명은 전기화학적 메 모리(ECRAM)와 2개의 트랜지스터로 구성된 3단자 구조의 시냅스 소자를 기초로 크로스-포인트 어레이를 구성하고 병렬적인 구동을 통해 인공신경망에서 일어나는 추론 및 학습 연산의 정확도 향상을 달성할 수 있다."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 시냅스 소자 기반의 뉴로모픽 기술에 관한 것으로, 보다 상세하게는 전기화학적 메모리(ECRAM)와 2개 의 트랜지스터로 구성된 3단자 구조의 시냅스 소자를 기초로 크로스-포인트 어레이를 구성하고 병렬적인 구동을 통해 인공신경망에서 일어나는 추론 및 학습 연산의 정확도 향상을 달성하는 기술에 관한 것이다."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뇌의 병렬적인 연산 처리를 모사한 인공신경망을 통한 학습은 벡터 행렬 연산 및 외적 연산을 통해 추론과 학습 과정이 수행될 수 있으며, 기존의 디지털 하드웨어보다 수 백에서 수 천배 이상의 연산 가속화가 가능할 것으로 기대되고 있다. 특히, 저항 변화형 시냅스 소자 기반 하드웨어 크로스-포인트 어레이(cross point array)를 사 용하는 경우 연산 가속화가 이루어질 수 있으며, 기존에는 2단자 아날로그 시냅스 기반의 크로스 포인트를 위한 동작 방식이 제안되어 왔다. 인공지능 신경망의 학습을 가속화하기 위한 기존의 저항 변화형 시냅스 기반의 크로스-포인트 어레이의 구동 방 식은 저항 변화형 메모리로서 2단자 구조의 시냅스 소자에 제한될 수 있다. 즉, 이러한 방식은 3단자 전기화학 적 메모리(ECRAM) 기반의 크로스-포인트 어레이의 안정적인 구동에 영향을 미칠 수 있다. 따라서, 2단자가 아닌 3단자 구조의 비휘발성 메모리 소자를 크로스-포인트 어레이의 시냅스 소자로 활용하기 위해선, 이를 운용하기 위한 새로운 어레이 구조 및 동작 방식이 필요할 수 있다. 구체적으로, 저항 변화형 시냅스 기반의 크로스-포인트를 이용하여 인공신경망의 학습을 수행하기 위해서는 반 편향 기법(half-bias scheme)을 통해 크로스-포인트의 게이트와 소스 방향으로 구동 전압의 절반 크기의 전압 펄스를 반대 극성이 되도록 인가하여 펄스의 중첩이 일어날 때 크로스-포인트 어레이 내 시냅스 소자가 업데이 트 되도록 할 필요가 있다. 다만, 이러한 동작 방식은 2단자 구조의 저항 변화형 어레이에 적용될 수 있는 방식일 수 있다. 즉, 3단자 구조 의 저항 변화형 어레이에 동일한 방식이 적용될 경우 펄스의 중첩이 일어나도 충분한 업데이트가 일어나지 않을 수 있으며, 이는 3단자 구조에서 기인하는 채널 층 내의 전압 강하에 의한 것일 수 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국공개특허 제10-2022-0116735호 (2022.08.23)"}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 실시예는 전기화학적 메모리(ECRAM)와 2개의 트랜지스터로 구성된 3단자 구조의 시냅스 소자를 기 초로 크로스-포인트 어레이를 구성하고 병렬적인 구동을 통해 인공신경망에서 일어나는 추론 및 학습 연산의 정 확도 향상을 제공할 수 있는 인공신경망 학습을 위한 3단자 시냅스 소자, 이를 이용한 시냅스 어레이 및 그 동 작방법을 제공하고자 한다."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "실시예들 중에서, 인공신경망 학습을 위한 3단자 시냅스 소자는 제1 트랜지스터; 상기 제1 트랜지스터에 병렬 구조로 연결되는 전기화학적 메모리(ECRAM); 및 상기 병렬 구조에 직렬로 연결되는 제2 트랜지스터;를 포함한다. 상기 제1 및 제2 트랜지스터 각각은 산화물 반도체 기반의 n타입 또는 p타입 트랜지스터로 구현될 수 있다. 상기 전기화학적 메모리는 채널(Channel) 영역; 상기 채널 영역의 상부에 이격되어 형성되는 드레인(Drain) 영 역 및 소스(Source) 영역; 및 상기 드레인 영역 및 소스 영역 사이에 형성되고, 전해질층(electrolyte), 저장층 (reservoir) 및 게이트층(Gate)으로 구성되는 게이트(Gate) 스택;을 포함할 수 있다. 실시예들 중에서, 인공신경망 학습을 위한 3단자 시냅스 소자의 동작방법은 제1 트랜지스터 및 전기화학적 메모 리 간의 병렬 구조에 직렬로 연결된 제2 트랜지스터를 포함하는 3단자 시냅스 소자에 있어서, 상기 제1 트랜지 스터의 동작 상태를 제어하는 단계; 상기 제2 트랜지스터의 동작 상태를 제어하는 단계; 및 상기 제1 트랜지스 터의 제1 동작 상태와 상기 제2 트랜지스터의 제2 동작 상태에서 상기 전기화학적 메모리의 전도도 값을 측정하 는 단계;를 포함한다. 상기 전도도 값을 측정하는 단계는 상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상 태에서 상기 제2 트랜지스터의 드레인 전극에 입력(input) 전압을 인가하여 상기 전기화학적 메모리의 소스 전 극으로부터 전도도 값을 측정하는 단계를 포함할 수 있다. 상기 전도도 값을 측정하는 단계는 상기 제1 트랜지스터의 오프(OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상 태에서 상기 전기화학적 메모리의 소스 전극에 델타(delta) 전압을 인가하여 상기 제2 트랜지스터의 드레인 전 극으로부터 상기 전도도 값을 측정하는 단계를 포함할 수 있다. 상기 전도도 값을 측정하는 단계는 상기 제1 트랜지스터의 온(ON) 상태와 상기 제2 트랜지스터의 오프(OFF) 상 태에서 상기 전기화학적 메모리의 게이트 전극 및 소스 전극에 각각 반대 극성의 확률적 전압 펄스를 인가하여 상기 전기화학적 메모리의 채널 영역의 컨덕턴스(conductance)를 변화시키는 단계를 포함할 수 있다. 실시예들 중에서, 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이는 제1 방향으로 배치되는 제1 라인; 상기 제1 방향에 수직인 제2 방향으로 배치되는 제2 라인; 상기 제1 라인 및 상기 제2 라인이 교차하 는 영역에 배치되고 상기 제1 라인에 연결된 제1 전극과 상기 제2 라인에 연결된 제2 전극, 그리고 제3 라인에 연결된 제3 전극을 포함하는 복수의 3단자 시냅스 소자들을 포함하고, 상기 복수의 3단자 시냅스 소자들 각각은 상기 제1 전극을 소스 전극으로 포함하는 제1 트랜지스터; 상기 제1 트랜지스터에 병렬 구조로 연결되는 전기화 학적 메모리(ECRAM); 및 상기 병렬 구조에 직렬로 연결되고 상기 제2 전극을 드레인 전극으로 포함하는 제2 트 랜지스터;를 포함한다. 실시예들 중에서, 인공신경망 학습을 위한 3단자 시냅스 소자 기반의 시냅스 어레이의 구동방법은 각각이 제1 라인 및 제2 라인이 수직으로 교차하는 영역에 배치되고 병렬 구조를 형성하는 제1 트랜지스터 및 전기화학적 메모리, 그리고 상기 병렬 구조에 직렬로 연결된 제2 트랜지스터를 포함하는 복수의 3단자 시냅스 소자들로 구 성된 시냅스 어레이에 있어서, 상기 복수의 3단자 시냅스 소자들 각각의 상기 제1 트랜지스터의 동작 상태를 동 시 제어하는 단계; 상기 복수의 3단자 시냅스 소자들 각각의 상기 제2 트랜지스터의 동작 상태를 동시 제어하는 단계; 및 상기 제1 트랜지스터의 제1 동작 상태와 상기 제2 트랜지스터의 제2 동작 상태에서 상기 복수의 3단자 시냅스 소자들 각각의 상기 전기화학적 메모리의 전도도 값을 동시 측정하는 단계;를 포함한다. 상기 제1 또는 제2 트랜지스터의 동작 상태를 동시 제어하는 단계는 상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 또는 제2 트랜지스터의 게이트 전극에 독립적으로 연결된 제3 라인에 특정 전압을 인가하여 상 기 제1 동작 상태 또는 상기 제2 동작 상태를 동시에 제어하는 단계를 포함할 수 있다. 상기 전도도 값을 측정하는 단계는 상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 오프 (OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 제2 트랜지스터의 드레인 전극에 연결된 상기 제2 라인에 입력(input) 전압을 인가하여 상기 전기화학적 메모리의 소스 전극에 연결된 상기 제1 라인으로부터 전 도도 값을 측정하는 단계를 포함할 수 있다. 상기 전도도 값을 측정하는 단계는 상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 오프 (OFF) 상태와 상기 제2 트랜지스터의 온(ON) 상태에서 상기 전기화학적 메모리의 소스 전극에 연결된 상기 제1 라인에 델타(delta) 전압을 인가하여 상기 제2 트랜지스터의 드레인 전극에 연결된 상기 제2 라인으로부터 전도 도 값을 측정하는 단계를 포함할 수 있다. 상기 전도도 값을 측정하는 단계는 상기 복수의 3단자 시냅스 소자들 각각에 대해, 상기 제1 트랜지스터의 온 (ON) 상태와 상기 제2 트랜지스터의 오프(OFF) 상태에서 상기 전기화학적 메모리의 게이트 전극 및 소스 전극에 각각 반대 극성의 확률적 전압 펄스를 인가하여 상기 전기화학적 메모리의 채널 영역의 컨덕턴스를 변화시키는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다 음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이 해되어서는 아니 될 것이다. 본 발명의 일 실시예에 따른 인공신경망 학습을 위한 3단자 시냅스 소자, 이를 이용한 시냅스 어레이 및 그 동 작방법은 전기화학적 메모리(ECRAM)와 2개의 트랜지스터로 구성된 3단자 구조의 시냅스 소자를 기초로 크로스- 포인트 어레이를 구성하고 병렬적인 구동을 통해 인공신경망에서 일어나는 추론 및 학습 연산의 정확도 향상을 제공할 수 있다."}
{"patent_id": "10-2023-0126835", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설 명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가 지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해 되어서는 아니 될 것이다. 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. \"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수 도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 \"~사이에\"와 \"바로 ~사이에\" 또는 \"~에 이웃 하는\"과 \"~에 직접 이웃하는\" 등도 마찬가지로 해석되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, \"포함 하다\"또는 \"가지다\" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이 들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단 계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순 서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수 행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함 한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관 련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이 상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다. 도 1은 본 발명의 일 실시예에 따른 뉴럴 네트워크의 구조를 설명하는 도면이다. 도 1을 참조하면, 인공신경망(artificial neural network)을 구현하는 시냅스 어레이는 인공신경망의 입력 (input)과 출력(output)에 각각 연결되는 제1 라인(Line 1) 및 제2 라인(Line 2)의 교차 영역(cross-point)에 본 발명에 따른 시냅스 소자가 배치되는 구조로 형성될 수 있다. 예를 들어, 제1 라인은 수직(vertical) 방향으로 배치되는 워드(word) 라인에 해당할 수 있고, 제2 라인은 수평(horizontal) 방향으로 배치되는 비트 (bit) 라인에 해당할 수 있다. 또한, 복수의 제1 및 제2 라인들은 서로 수직으로 교차할 수 있으며, 각 교차 영역에 시냅스 소자가 배치 된 결과 n×n 사이즈의 크로스-포인트 어레이 구조가 형성될 수 있다. 즉, 본 발명에 따른 시냅스 소자는 크로스-포인트 어레이를 구성하는 하나의 셀(cell)에 대응될 수 있으며, 하나의 전기화학적 메모리(ECRAM,Electrochemical Random-Access Memory)와 2개의 트랜지스터들로 구성될 수 있다. 또한, 시냅스 소자는 3 단자 구조로 구현될 수 있으며, 각 전극은 제1 라인, 제2 라인 및 제3 라인(Line 3)에 각각 연결될 수 있다. 시냅스 어레이는 각 시냅스 소자들과 제1 내지 제3 라인을 통해 연결될 수 있고, 이를 통해 각 시냅 스 소자의 트랜지스터들의 동작 상태를 동시에 제어하거나 또는 전기화학적 메모리의 전도도 값을 동시에 측정하는 등의 병렬적인 처리가 가능할 수 있다. 예를 들어, 시냅스 어레이의 동작방법은 인공신경망 학습 의 추론 및 오차 계산 과정에 해당하는 벡터 행렬 연산을 수행하기 위하여 직렬 연결된 트랜지스터를 동작시킨 후 각 시냅스 소자의 저항을 통해 흐르는 전류를 측정하는 방법으로 수행될 수 있다. 즉, 학습 과정을 위해선 시냅스 소자 내 병렬 연결된 트랜지스터의 동작을 제어한 이후 게이트와 소스 단 자에 기존의 반편향 기법(half-bias scheme)과 같은 방식으로 전압 펄스를 인가할 수 있다. 따라서, 시냅스 소 자의 게이트 스택에 균일한 프로그래밍 전압이 연결된 결과, 기존의 전압 강하에 의한 업데이트 저하 문제 를 극복할 수 있다. 특히, 시냅스 소자 내 트랜지스터에 대해 산화물 반도체 기반의 트랜지스터를 적용하 는 경우 본 발명에 따른 동장 방식의 성능을 극대화할 수 있다. 도 2는 본 발명에 따른 시냅스 소자를 설명하는 도면이다. 도 2를 참조하면, 시냅스 소자는 제1 트랜지스터, 전기화학적 메모리(ECRAM) 및 제2 트랜지스터 를 포함할 수 있으며, 하나의 단위는 2T1E로 구성될 수 있다. 즉, 시냅스 소자는 본 발명에 따른 크 로스-포인트 어레이를 구성하는 단위 구조에 해당할 수 있다. 제1 트랜지스터는 전기화학적 메모리와 병렬 구조로 연결될 수 있다. 또한, 제1 트랜지스터는 산화물 반도체 기반의 트랜지스터로 구현될 수 있으며, n타입(n-type) 또는 p타입(p-type) 형태의 트랜지스터로 구현될 수 있다. 전기화학적 메모리(ECRAM)는 제1 트랜지스터와 병렬 구조로 연결될 수 있다. 또한, 전기화학적 메모 리는 채널(Channel) 영역, 드레인(Drain) 영역, 소스(Source) 영역 및 게이트 스택(Gate stack)를 포함할 수 있다. 채널 영역은 반도체 기판(substrate) 상에서 채널 층을 형성할 수 있으며, 활성 이온에 의해 전도도가 변 화되는 물질로 구현될 수 있다. 예를 들어, 채널 영역은 유기 반도체, 무기 반도체, 산화물 반도체 등으로 형성된 물질 중 어느 하나로 구현되거나 또는 금속 물질 중 어느 하나로 구현될 수 있으며, 활성 이온에 의해 컨덕턴스(conductance)가 변화되는 특성을 포함할 수 있다. 드레인 영역 및 소스 영역은 각각 채널 영역의 상부에 형성될 수 있으며, 상호 이격되어 형성될 수 있다. 또한, 게이트 스택은 채널 영역 의 상부에 형성될 수 있으며, 드레인 영역과 소스 영역 사이의 공간에 배치될 수 있다. 일 실시예에서, 게이트 스택은 도 2에 도시된 바와 달리 드레인 영역과 소스 영역 사이에서 드 레인 영역 및 소스 영역 각각의 일부와 중첩된 영역을 형성하도록 결합될 수 있다. 이 경우, 게이트 스택은 드레인 영역과 소스 영역 사이에 노출되는 채널 영역을 덮는 구조로 형성될 수 있 다. 한편, 게이트 스택은 반드시 이에 한정되지 않고, 채널 영역의 상부에 결합되는 드레인 영역 과 소스 영역 사이에서 다양한 형태로 결합될 수 있음은 물론이다. 구체적으로, 게이트 스택은 전해질층(electrolyte), 저장층(reservoir) 및 게이트층 (Gate)으로 구성될 수 있으며, 각 층들이 순차적으로 적층된 구조로 형성될 수 있다. 전해질층은 저 장층과 채널 영역 사이의 이온 이송을 위한 전해질 물질을 포함할 수 있다. 저장층은 이온 저장 층에 해당할 수 있으며, 이온성 물질을 포함할 수 있다. 예를 들어, 저장층은 활성 이온으로서 H+, Li+, NA+ 등의 양이온 또는 O2-와 같은 음이온을 포함할 수 있다. 또한, 게이트층은 배리어 금속막 및 금속막을 포함하는 게이트 전극을 형성할 수 있다. 게이트 전극에 외 부로부터 전압 또는 전류가 인가된 경우 인가된 신호에 의해 저장층과 채널 영역 사이에 활성 이온이 이동한 결과, 채널 영역의 전도도 값이 변경될 수 있다. 제2 트랜지스터는 제1 트랜지스터 및 전기화학적 메모리 간의 병렬 구조에 직렬로 연결될 수 있 다. 또한, 제2 트랜지스터는 제1 트랜지스터와 동일하게 산화물 반도체 기반의 트랜지스터로 구현될 수 있으며, n타입(n-type) 또는 p타입(p-type) 형태의 트랜지스터로 구현될 수 있다. 예를 들어, 도 2의 그림 (a)의 경우 제1 트랜지스터는 p타입이고 제2 트랜지스터는 n타입에 해당할 수 있다. 도 2의 그림(b)의 경우 제1 트랜지스터는 n타입이고 제2 트랜지스터는 p타입에 해당할 수 있다. 도 2의 그림 (c)의 경우 제1 트랜지스터 및 제2 트랜지스터는 모두 p타입에 해당할 수 있다. 도 3 내지 5는 인공신경망의 다양한 연산 과정 중 시냅스 소자의 다양한 실시예에 따른 동작방법을 설명하는 도 면이다. 도 3을 참조하면, 인공신경망의 연산 중 추론 과정에 해당하는 벡터 행렬 연산을 수행하기 위하여 시냅스 어레 이 내의 2T1E 단위 시냅스 소자를 동작시키는 방식을 나타낼 수 있다 구체적으로, 제1 트랜지스터 의 동작 상태는 오프(OFF) 상태이고, 제2 트랜지스터의 동작 상태는 온(ON) 상태에서 입력 전압 (Vinput)을 제2 트랜지스터의 드레인 전극에 인가한 다음 제1 트랜지스터의 소스 전극으로부터 전류(I = GVInput)를 측정함으로써 ECRAM 소자의 전도도 값이 산출될 수 있다. 한편, 제1 트랜지스터 및 제2 트랜지스터의 동작 상태는 각 트랜지스터의 게이트 전극에 특정 전압 (Vg)을 인가함으로써 제어될 수 있다. 예를 들어, n타입(n-type) 트랜지스터의 경우, 도 3에서, 제1 트랜지스터 의 게이트 전극에 임계 전압(Vth)보다 작은 전압(즉, Vg < Vth)이 인가된 경우 제1 트랜지스터의 동작 상태는 오프(OFF) 상태로 변경될 수 있다. 또한, 제2 트랜지스터의 게이트 전극에 임계 전압(Vth)보다 큰 전압(즉, Vg > Vth)이 인가된 경우 제2 트랜지스터의 동작 상태는 온(ON) 상태로 변경될 수 있다. 도 4를 참조하면, 인공신경망의 연산 중 오차 계산 과정에 해당하는 벡터 행렬 연산을 수행하기 위하여 시냅스 어레이 내의 2T1E 단위 시냅스 소자를 동작시키는 방식을 나타낼 수 있다. 구체적으로, 제1 트랜지스 터의 동작 상태는 오프(OFF) 상태이고 제2 트랜지스터의 동작 상태는 온(ON) 상태에서 델타 전압 (Vdelta)을 ECRAM 소자의 소스 전극에 인가한 다음 제2 트랜지스터의 드레인 전극으로부터 전류(I = GVdelta)를 측정함으로써 ECRAM 소자의 전도도 값이 산출될 수 있다. 도 5를 참조하면, 인공 신경망의 연산 중 가중치 업데이트 과정에 해당하는 외적 연산을 수행하기 위하여 시냅 스 어레이 내 2T1E 단위 시냅스 소자를 동작시키는 방식을 나타낼 수 있다. 구체적으로, 제1 트랜지 스터의 동작 상태는 온(ON) 상태이고 제2 트랜지스터의 동작 상태는 오프(OFF) 상태에서 ECRAM 소자 의 게이트 전극과 소스 전극에 각각 반대 극성의 확률적 전압 펄스를 인가함으로써 채널 영역의 컨덕 턴스(conductance)를 변화시킬 수 있고, 그 결과 업데이트될 수 있다. 이 경우, ECRAM 소자의 게이트 스택에 Vprog 만큼의 전압이 인가된 결과, 기존의 전압 강하에 따른 업 데이트의 저하 문제가 해결될 수 있다. 또한, 시냅스 소자에 산화물 반도체 기반의 트랜지스터를 적용하는 경우 기존의 MOSFET에 비해 누설 전류가 줄어들어, 본 발명에 따른 동작 방식의 성능이 극대화될 수 있다. 도 6 내지 8은 인공신경망의 다양한 연산 과정 중 시냅스 어레이의 다양한 실시예에 따른 동작방법을 설명하는 도면이다. 도 6 내지 8을 참조하면, 시냅스 어레이는 수직 방향으로 배치되는 제1 라인, 수평 방향으로 배치되 는 제2 라인, 그리고 제1 라인 및 제2 라인 간의 교차 영역에 배치되는 시냅스 소자를 포 함할 수 있다. 즉, 각 교차 영역에 배치되는 시냅스 소자는 제1 내지 제3 전극들을 포함하는 3단자 아날로 그 소자로 구현될 수 있으며, 제1 전극은 제1 라인에 연결되고, 제2 전극은 제2 라인에 연결되며, 제 3 전극은 제3 라인에 각각 연결될 수 있다. 예를 들어, 제1 라인은 각 시냅스 소자의 제1 트랜지스터의 소스 전극에 연결되는 소스 라인(Source line)에 해당할 수 있고, 제2 라인은 각 시냅스 소자의 제2 트랜지스터의 드레인 전극에 연결되는 드 레인 라인(Drain line)에 해당할 수 있다. 또한, 제3 라인은 각 시냅스 소자의 제1 트랜지스터, 전기 화학적 메모리 및 제2 트랜지스터의 각 게이트 전극에 연결되는 게이트 라인(Gate line)에 해당할 수 있다. 이때, 게이트 라인은 각 게이트에 독립적으로 형성될 수 있으며, Gate line(Tn1), Gate line(Tn2) 및 Gate line(E)으로 구성될 수 있다. 본 발명에 따른 시냅스 어레이는 2T1E 단위의 뉴로모픽 소자를 기초로 n×n 크기의 크로스-포인트 어레이 구조로 구현될 수 있으며, 크로스-포인트 어레이 구조를 활용하여 인공신경망의 벡터 행렬 연산을 수행하기 위 한 동작방법을 수행할 수 있다. 즉, 크로스-포인트 어레이 구조의 시냅스 어레이 내의 금속 라인에 각각의 소자를 구동하기 위한 적절한 전압을 인가함으로써 인공신경망에서 일어나는 추론 및 학습 연산을 수행할 수 있 다. 도 6의 경우, 시냅스 어레이에서 인공 신경망의 추론 과정에 해당하는 벡터 행렬 연산을 수행하기 위한 동 작 방식을 나타낼 수 있다. 먼저 제1 트랜지스터 및 제2 트랜지스터의 각 게이트 전극에 연결된 게이 트 라인을 통해 각 트랜지스터의 동작 상태를 동시에 제어할 수 있다. 이 경우, 제1 트랜지스터의 동 작 상태는 오프(OFF) 상태이고, 제2 트랜지스터의 동작 상태는 온(ON) 상태로 제어될 수 있다. 또한, 제2 트랜지스터의 각 드레인 전극에 연결된 드레인 라인을 통해 입력 전압(Vinput,2)을 인가한 다음 제1 트 랜지스터의 각 소스 전극에 연결된 소스 라인을 통해 전체 전류(I = ∑GVinput)를 측정함으로써 각 ECRAM 소자의 전도도 값이 산출될 수 있다. 도 7의 경우, 시냅스 어레이에서 인공 신경망의 오차 계산 과정에 해당하는 벡터 행렬 연산을 수행하기 위 한 동작 방식을 나타낼 수 있다. 이 경우, 제1 트랜지스터의 동작 상태는 오프(OFF) 상태이고, 제2 트랜지 스터의 동작 상태는 온(ON) 상태로 제어될 수 있다. 또한, 전기화학적 메모리의 각 소스 전극에 연결 된 소스 라인을 통해 델타 전압(Vdelta,1)을 인가한 다음 제2 트랜지스터의 각 드레인 전극에 연결된 드레인 라인을 통해 전체 전류(I = ∑GVdelta)를 측정함으로써 각 ECRAM 소자의 전도도 값이 산출될 수 있다. 도 8의 경우, 시냅스 어레이에서 인공 신경망의 가중치 업데이트 과정에 해당하는 외적 연산을 수행하기 위한 동작 방식을 나타낼 수 있다. 이 경우, 제1 트랜지스터의 동작 상태는 온(ON) 상태이고, 제2 트랜지 스터의 동작 상태는 오프(OFF) 상태로 제어될 수 있다. 또한, 전기화학적 메모리의 각 게이트 전극과 각 소스 전극에 연결된 게이트 라인과 소스 라인을 통해 반대 극성의 확률적 전압 펄스를 인가함으로써 ECRAM 소자 내 채널 영역의 컨덕턴스(conductance)를 변화시킬 수 있고, 그 결과 가중치가 업데이트될 수 있다. 예를 들어, ECRAM 소자의 게이트 전극에 -Vprog/2 전압이 인가되고 소스 전극에 +Vprog/2 전압이 인가 된 경우 ECRAM 소자의 게이트 스택에는 Vprog 만큼의 전압이 인가될 수 있다. 도 9는 본 발명에 따른 인공신경망 학습을 위한 시냅스 어레이의 동작방법을 설명하는 순서도이다. 도 9를 참조하면, 본 발명에 따른 시냅스 소자는 ECRAM과 트랜지스터가 병렬로 연결된 구조를 트랜지스터 에 직렬로 연결하여 인공신경망에서의 추론 및 학습 과정이 수행될 수 있는 2T1E 단위의 3단자 아날로그 소자로 구현될 수 있다. 또한, 본 발명에 따른 시냅스 어레이는 2T1E 단위의 3단자 시냅스 소자를 기초로 크로스- 포인트 어레이 구조로 구현될 수 있으며, 이를 통해 반편향 기법(half-bias scheme) 적용 시 전압 강하에 의한 성능 저하를 극복할 수 있다. 구체적으로, 시냅스 어레이의 동작방법은 각 제1 트랜지스터에 연결된 게이트 라인을 통해 제1 트랜지스터 의 동작 상태를 동시에 제어하고(단계 S910), 각 제2 트랜지스터에 연결된 게이트 라인을 통해 제2 트랜지스터 의 동작 상태를 동시에 제어할 수 있다(단계 S930). 이후, 각 시냅스 소자에 연결된 소스 라인 또는 드레인 라인을 통해 전기화학적 메모리(ECRAM)의 전체 전 도도 값이 동시에 측정될 수 있으며(단계 S950), 이를 기초로 각 전기화학적 메모리의 개별 전도도 값이 산출될 수 있다. 본 발명에 따른 시냅스 어레이는 3단자 구조의 시냅스 소자를 이용하여 인공신경망을 모방한 하드웨 어 크로스-포인트 어레이를 구현할 수 있고, 크로스-포인트 어레이에 병렬적인 동작방법을 적용하여 인공신경망 의 추론 및 학습 연산을 수행함으로써 우수한 학습 정확도를 달성할 수 있다. 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특 허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.부호의 설명 100: 시냅스 어레이 110: 시냅스 소자 210: 제1 트랜지스터 230: 전기화학적 메모리, ECRAM 소자 231: 채널 영역 232: 드레인 영역 233: 소스 영역 234: 게이트 스택 235: 전해질층 236: 저장층 237: 게이트층 250: 제2 트랜지스터 610: 제1 라인, 소스 라인 630: 제2 라인, 드레인 라인 650: 제3 라인, 게이트 라인"}
{"patent_id": "10-2023-0126835", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 뉴럴 네트워크의 구조를 설명하는 도면이다. 도 2는 본 발명에 따른 시냅스 소자를 설명하는 도면이다. 도 3 내지 5는 인공신경망의 다양한 연산 과정 중 시냅스 소자의 다양한 실시예에 따른 동작방법을 설명하는 도 면이다. 도 6 내지 8은 인공신경망의 다양한 연산 과정 중 시냅스 어레이의 다양한 실시예에 따른 동작방법을 설명하는도면이다. 도 9는 본 발명에 따른 인공신경망 학습을 위한 시냅스 어레이의 동작방법을 설명하는 순서도이다."}
