
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ibex_ibex_pkg_0.1/rtl/ibex_pkg.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Copyright 2017 ETH Zurich and University of Bologna, see also CREDITS.md.</pre>
<pre style="margin:0; padding:0 ">   3: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   4: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   5: </pre>
<pre style="margin:0; padding:0 ">   6: /**</pre>
<pre style="margin:0; padding:0 ">   7:  * Package with constants used by Ibex</pre>
<pre style="margin:0; padding:0 ">   8:  */</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9: package ibex_pkg;</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11: </pre>
<pre style="margin:0; padding:0 ">  12: /////////////</pre>
<pre style="margin:0; padding:0 ">  13: // Opcodes //</pre>
<pre style="margin:0; padding:0 ">  14: /////////////</pre>
<pre style="margin:0; padding:0 ">  15: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16: typedef enum logic [6:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   OPCODE_LOAD     = 7'h03,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   OPCODE_MISC_MEM = 7'h0f,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   OPCODE_OP_IMM   = 7'h13,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   OPCODE_AUIPC    = 7'h17,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   OPCODE_STORE    = 7'h23,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   OPCODE_OP       = 7'h33,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   OPCODE_LUI      = 7'h37,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   OPCODE_BRANCH   = 7'h63,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   OPCODE_JALR     = 7'h67,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   OPCODE_JAL      = 7'h6f,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   OPCODE_SYSTEM   = 7'h73</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28: } opcode_e;</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30: </pre>
<pre style="margin:0; padding:0 ">  31: ////////////////////</pre>
<pre style="margin:0; padding:0 ">  32: // ALU operations //</pre>
<pre style="margin:0; padding:0 ">  33: ////////////////////</pre>
<pre style="margin:0; padding:0 ">  34: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35: typedef enum logic [5:0] {</pre>
<pre style="margin:0; padding:0 ">  36:   // Arithmetics</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   ALU_ADD,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   ALU_SUB,</pre>
<pre style="margin:0; padding:0 ">  39: </pre>
<pre style="margin:0; padding:0 ">  40:   // Logics</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   ALU_XOR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   ALU_OR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   ALU_AND,</pre>
<pre style="margin:0; padding:0 ">  44:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   ALU_XNOR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   ALU_ORN,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   ALU_ANDN,</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="margin:0; padding:0 ">  49:   // Shifts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   ALU_SRA,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:   ALU_SRL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ALU_SLL,</pre>
<pre style="margin:0; padding:0 ">  53:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:   ALU_SRO,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   ALU_SLO,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:   ALU_ROR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:   ALU_ROL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   ALU_GREV,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   ALU_GORC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:   ALU_SHFL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   ALU_UNSHFL,</pre>
<pre style="margin:0; padding:0 ">  62: </pre>
<pre style="margin:0; padding:0 ">  63:   // Comparisons</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   ALU_LT,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   ALU_LTU,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   ALU_GE,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   ALU_GEU,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   ALU_EQ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   ALU_NE,</pre>
<pre style="margin:0; padding:0 ">  70:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:   ALU_MIN,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   ALU_MINU,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   ALU_MAX,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   ALU_MAXU,</pre>
<pre style="margin:0; padding:0 ">  75: </pre>
<pre style="margin:0; padding:0 ">  76:   // Pack</pre>
<pre style="margin:0; padding:0 ">  77:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   ALU_PACK,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   ALU_PACKU,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   ALU_PACKH,</pre>
<pre style="margin:0; padding:0 ">  81: </pre>
<pre style="margin:0; padding:0 ">  82:   // Sign-Extend</pre>
<pre style="margin:0; padding:0 ">  83:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   ALU_SEXTB,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   ALU_SEXTH,</pre>
<pre style="margin:0; padding:0 ">  86: </pre>
<pre style="margin:0; padding:0 ">  87:   // Bitcounting</pre>
<pre style="margin:0; padding:0 ">  88:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   ALU_CLZ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   ALU_CTZ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   ALU_PCNT,</pre>
<pre style="margin:0; padding:0 ">  92: </pre>
<pre style="margin:0; padding:0 ">  93:   // Set lower than</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   ALU_SLT,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   ALU_SLTU,</pre>
<pre style="margin:0; padding:0 ">  96: </pre>
<pre style="margin:0; padding:0 ">  97:   // Ternary Bitmanip Operations</pre>
<pre style="margin:0; padding:0 ">  98:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   ALU_CMOV,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   ALU_CMIX,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   ALU_FSL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   ALU_FSR,</pre>
<pre style="margin:0; padding:0 "> 103: </pre>
<pre style="margin:0; padding:0 "> 104:   // Single-Bit Operations</pre>
<pre style="margin:0; padding:0 "> 105:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   ALU_SBSET,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   ALU_SBCLR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   ALU_SBINV,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   ALU_SBEXT,</pre>
<pre style="margin:0; padding:0 "> 110: </pre>
<pre style="margin:0; padding:0 "> 111:   // Bit Extract / Deposit</pre>
<pre style="margin:0; padding:0 "> 112:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   ALU_BEXT,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   ALU_BDEP,</pre>
<pre style="margin:0; padding:0 "> 115: </pre>
<pre style="margin:0; padding:0 "> 116:   // Bit Field Place</pre>
<pre style="margin:0; padding:0 "> 117:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   ALU_BFP,</pre>
<pre style="margin:0; padding:0 "> 119: </pre>
<pre style="margin:0; padding:0 "> 120:   // Carry-less Multiply</pre>
<pre style="margin:0; padding:0 "> 121:   // RV32B</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   ALU_CLMUL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   ALU_CLMULR,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   ALU_CLMULH,</pre>
<pre style="margin:0; padding:0 "> 125: </pre>
<pre style="margin:0; padding:0 "> 126:   // Cyclic Redundancy Check</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   ALU_CRC32_B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   ALU_CRC32C_B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   ALU_CRC32_H,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   ALU_CRC32C_H,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   ALU_CRC32_W,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   ALU_CRC32C_W</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133: } alu_op_e;</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135: typedef enum logic [1:0] {</pre>
<pre style="margin:0; padding:0 "> 136:   // Multiplier/divider</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   MD_OP_MULL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   MD_OP_MULH,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   MD_OP_DIV,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   MD_OP_REM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141: } md_op_e;</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="margin:0; padding:0 "> 143: </pre>
<pre style="margin:0; padding:0 "> 144: //////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 145: // Control and status registers //</pre>
<pre style="margin:0; padding:0 "> 146: //////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 147: </pre>
<pre style="margin:0; padding:0 "> 148: // CSR operations</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149: typedef enum logic [1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   CSR_OP_READ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   CSR_OP_WRITE,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   CSR_OP_SET,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   CSR_OP_CLEAR</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154: } csr_op_e;</pre>
<pre style="margin:0; padding:0 "> 155: </pre>
<pre style="margin:0; padding:0 "> 156: // Privileged mode</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157: typedef enum logic[1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   PRIV_LVL_M = 2'b11,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   PRIV_LVL_H = 2'b10,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   PRIV_LVL_S = 2'b01,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   PRIV_LVL_U = 2'b00</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162: } priv_lvl_e;</pre>
<pre style="margin:0; padding:0 "> 163: </pre>
<pre style="margin:0; padding:0 "> 164: // Constants for the dcsr.xdebugver fields</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165: typedef enum logic[3:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:    XDEBUGVER_NO     = 4'd0, // no external debug support</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:    XDEBUGVER_STD    = 4'd4, // external debug according to RISC-V debug spec</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:    XDEBUGVER_NONSTD = 4'd15 // debug not conforming to RISC-V debug spec</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169: } x_debug_ver_e;</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171: //////////////</pre>
<pre style="margin:0; padding:0 "> 172: // WB stage //</pre>
<pre style="margin:0; padding:0 "> 173: //////////////</pre>
<pre style="margin:0; padding:0 "> 174: </pre>
<pre style="margin:0; padding:0 "> 175: // Type of instruction present in writeback stage</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176: typedef enum logic[1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   WB_INSTR_LOAD,  // Instruction is awaiting load data</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   WB_INSTR_STORE, // Instruction is awaiting store response</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   WB_INSTR_OTHER  // Instruction doesn't fit into above categories</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180: } wb_instr_type_e;</pre>
<pre style="margin:0; padding:0 "> 181: </pre>
<pre style="margin:0; padding:0 "> 182: //////////////</pre>
<pre style="margin:0; padding:0 "> 183: // ID stage //</pre>
<pre style="margin:0; padding:0 "> 184: //////////////</pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="margin:0; padding:0 "> 186: // Operand a selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187: typedef enum logic[1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   OP_A_REG_A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   OP_A_FWD,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   OP_A_CURRPC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   OP_A_IMM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192: } op_a_sel_e;</pre>
<pre style="margin:0; padding:0 "> 193: </pre>
<pre style="margin:0; padding:0 "> 194: // Immediate a selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195: typedef enum logic {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   IMM_A_Z,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   IMM_A_ZERO</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198: } imm_a_sel_e;</pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="margin:0; padding:0 "> 200: // Operand b selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201: typedef enum logic {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   OP_B_REG_B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   OP_B_IMM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204: } op_b_sel_e;</pre>
<pre style="margin:0; padding:0 "> 205: </pre>
<pre style="margin:0; padding:0 "> 206: // Immediate b selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207: typedef enum logic [2:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   IMM_B_I,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   IMM_B_S,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   IMM_B_B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   IMM_B_U,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   IMM_B_J,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   IMM_B_INCR_PC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   IMM_B_INCR_ADDR</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215: } imm_b_sel_e;</pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="margin:0; padding:0 "> 217: // Regfile write data selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218: typedef enum logic {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   RF_WD_EX,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   RF_WD_CSR</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221: } rf_wd_sel_e;</pre>
<pre style="margin:0; padding:0 "> 222: </pre>
<pre style="margin:0; padding:0 "> 223: //////////////</pre>
<pre style="margin:0; padding:0 "> 224: // IF stage //</pre>
<pre style="margin:0; padding:0 "> 225: //////////////</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227: // PC mux selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228: typedef enum logic [2:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   PC_BOOT,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   PC_JUMP,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   PC_EXC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   PC_ERET,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   PC_DRET</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234: } pc_sel_e;</pre>
<pre style="margin:0; padding:0 "> 235: </pre>
<pre style="margin:0; padding:0 "> 236: // Exception PC mux selection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237: typedef enum logic [1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:   EXC_PC_EXC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:   EXC_PC_IRQ,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   EXC_PC_DBD,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   EXC_PC_DBG_EXC // Exception while in debug mode</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242: } exc_pc_sel_e;</pre>
<pre style="margin:0; padding:0 "> 243: </pre>
<pre style="margin:0; padding:0 "> 244: // Interrupt requests</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245: typedef struct packed {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   logic        irq_software;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   logic        irq_timer;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   logic        irq_external;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   logic [14:0] irq_fast; // 15 fast interrupts,</pre>
<pre style="margin:0; padding:0 "> 250:                          // one interrupt is reserved for NMI (not visible through mip/mie)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251: } irqs_t;</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="margin:0; padding:0 "> 253: // Exception cause</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254: typedef enum logic [5:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:   EXC_CAUSE_IRQ_SOFTWARE_M     = {1'b1, 5'd03},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:   EXC_CAUSE_IRQ_TIMER_M        = {1'b1, 5'd07},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   EXC_CAUSE_IRQ_EXTERNAL_M     = {1'b1, 5'd11},</pre>
<pre style="margin:0; padding:0 "> 258:   // EXC_CAUSE_IRQ_FAST_0      = {1'b1, 5'd16},</pre>
<pre style="margin:0; padding:0 "> 259:   // EXC_CAUSE_IRQ_FAST_14     = {1'b1, 5'd30},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   EXC_CAUSE_IRQ_NM             = {1'b1, 5'd31}, // == EXC_CAUSE_IRQ_FAST_15</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:   EXC_CAUSE_INSN_ADDR_MISA     = {1'b0, 5'd00},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:   EXC_CAUSE_INSTR_ACCESS_FAULT = {1'b0, 5'd01},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   EXC_CAUSE_ILLEGAL_INSN       = {1'b0, 5'd02},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   EXC_CAUSE_BREAKPOINT         = {1'b0, 5'd03},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:   EXC_CAUSE_LOAD_ACCESS_FAULT  = {1'b0, 5'd05},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   EXC_CAUSE_STORE_ACCESS_FAULT = {1'b0, 5'd07},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:   EXC_CAUSE_ECALL_UMODE        = {1'b0, 5'd08},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   EXC_CAUSE_ECALL_MMODE        = {1'b0, 5'd11}</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269: } exc_cause_e;</pre>
<pre style="margin:0; padding:0 "> 270: </pre>
<pre style="margin:0; padding:0 "> 271: // Debug cause</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272: typedef enum logic [2:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   DBG_CAUSE_NONE    = 3'h0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:   DBG_CAUSE_EBREAK  = 3'h1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   DBG_CAUSE_TRIGGER = 3'h2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:   DBG_CAUSE_HALTREQ = 3'h3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:   DBG_CAUSE_STEP    = 3'h4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278: } dbg_cause_e;</pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="margin:0; padding:0 "> 280: // PMP constants</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281: parameter int unsigned PMP_MAX_REGIONS      = 16;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282: parameter int unsigned PMP_CFG_W            = 8;</pre>
<pre style="margin:0; padding:0 "> 283: </pre>
<pre style="margin:0; padding:0 "> 284: // PMP acces type</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285: parameter int unsigned PMP_I = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286: parameter int unsigned PMP_D = 1;</pre>
<pre style="margin:0; padding:0 "> 287: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288: typedef enum logic [1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:   PMP_ACC_EXEC    = 2'b00,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:   PMP_ACC_WRITE   = 2'b01,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:   PMP_ACC_READ    = 2'b10</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292: } pmp_req_e;</pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294: // PMP cfg structures</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295: typedef enum logic [1:0] {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   PMP_MODE_OFF   = 2'b00,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:   PMP_MODE_TOR   = 2'b01,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   PMP_MODE_NA4   = 2'b10,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:   PMP_MODE_NAPOT = 2'b11</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300: } pmp_cfg_mode_e;</pre>
<pre style="margin:0; padding:0 "> 301: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302: typedef struct packed {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:   logic          lock;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:   pmp_cfg_mode_e mode;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:   logic          exec;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:   logic          write;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:   logic          read;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308: } pmp_cfg_t;</pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="margin:0; padding:0 "> 310: // CSRs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311: typedef enum logic[11:0] {</pre>
<pre style="margin:0; padding:0 "> 312:   // Machine information</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:   CSR_MHARTID   = 12'hF14,</pre>
<pre style="margin:0; padding:0 "> 314: </pre>
<pre style="margin:0; padding:0 "> 315:   // Machine trap setup</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:   CSR_MSTATUS   = 12'h300,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:   CSR_MISA      = 12'h301,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:   CSR_MIE       = 12'h304,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:   CSR_MTVEC     = 12'h305,</pre>
<pre style="margin:0; padding:0 "> 320: </pre>
<pre style="margin:0; padding:0 "> 321:   // Machine trap handling</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:   CSR_MSCRATCH  = 12'h340,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:   CSR_MEPC      = 12'h341,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   CSR_MCAUSE    = 12'h342,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:   CSR_MTVAL     = 12'h343,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:   CSR_MIP       = 12'h344,</pre>
<pre style="margin:0; padding:0 "> 327: </pre>
<pre style="margin:0; padding:0 "> 328:   // Physical memory protection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:   CSR_PMPCFG0   = 12'h3A0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:   CSR_PMPCFG1   = 12'h3A1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   CSR_PMPCFG2   = 12'h3A2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:   CSR_PMPCFG3   = 12'h3A3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   CSR_PMPADDR0  = 12'h3B0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:   CSR_PMPADDR1  = 12'h3B1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:   CSR_PMPADDR2  = 12'h3B2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:   CSR_PMPADDR3  = 12'h3B3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:   CSR_PMPADDR4  = 12'h3B4,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:   CSR_PMPADDR5  = 12'h3B5,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:   CSR_PMPADDR6  = 12'h3B6,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:   CSR_PMPADDR7  = 12'h3B7,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:   CSR_PMPADDR8  = 12'h3B8,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:   CSR_PMPADDR9  = 12'h3B9,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:   CSR_PMPADDR10 = 12'h3BA,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:   CSR_PMPADDR11 = 12'h3BB,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:   CSR_PMPADDR12 = 12'h3BC,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   CSR_PMPADDR13 = 12'h3BD,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:   CSR_PMPADDR14 = 12'h3BE,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   CSR_PMPADDR15 = 12'h3BF,</pre>
<pre style="margin:0; padding:0 "> 349: </pre>
<pre style="margin:0; padding:0 "> 350:   // Debug trigger</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:   CSR_TSELECT   = 12'h7A0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:   CSR_TDATA1    = 12'h7A1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:   CSR_TDATA2    = 12'h7A2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:   CSR_TDATA3    = 12'h7A3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:   CSR_MCONTEXT  = 12'h7A8,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:   CSR_SCONTEXT  = 12'h7AA,</pre>
<pre style="margin:0; padding:0 "> 357: </pre>
<pre style="margin:0; padding:0 "> 358:   // Debug/trace</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:   CSR_DCSR      = 12'h7b0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:   CSR_DPC       = 12'h7b1,</pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="margin:0; padding:0 "> 362:   // Debug</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:   CSR_DSCRATCH0 = 12'h7b2, // optional</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:   CSR_DSCRATCH1 = 12'h7b3, // optional</pre>
<pre style="margin:0; padding:0 "> 365: </pre>
<pre style="margin:0; padding:0 "> 366:   // Machine Counter/Timers</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:   CSR_MCOUNTINHIBIT  = 12'h320,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   CSR_MHPMEVENT3     = 12'h323,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:   CSR_MHPMEVENT4     = 12'h324,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:   CSR_MHPMEVENT5     = 12'h325,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:   CSR_MHPMEVENT6     = 12'h326,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:   CSR_MHPMEVENT7     = 12'h327,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:   CSR_MHPMEVENT8     = 12'h328,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   CSR_MHPMEVENT9     = 12'h329,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:   CSR_MHPMEVENT10    = 12'h32A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:   CSR_MHPMEVENT11    = 12'h32B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:   CSR_MHPMEVENT12    = 12'h32C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   CSR_MHPMEVENT13    = 12'h32D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:   CSR_MHPMEVENT14    = 12'h32E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:   CSR_MHPMEVENT15    = 12'h32F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:   CSR_MHPMEVENT16    = 12'h330,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   CSR_MHPMEVENT17    = 12'h331,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:   CSR_MHPMEVENT18    = 12'h332,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:   CSR_MHPMEVENT19    = 12'h333,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:   CSR_MHPMEVENT20    = 12'h334,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:   CSR_MHPMEVENT21    = 12'h335,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:   CSR_MHPMEVENT22    = 12'h336,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:   CSR_MHPMEVENT23    = 12'h337,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:   CSR_MHPMEVENT24    = 12'h338,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:   CSR_MHPMEVENT25    = 12'h339,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:   CSR_MHPMEVENT26    = 12'h33A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   CSR_MHPMEVENT27    = 12'h33B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:   CSR_MHPMEVENT28    = 12'h33C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:   CSR_MHPMEVENT29    = 12'h33D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:   CSR_MHPMEVENT30    = 12'h33E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:   CSR_MHPMEVENT31    = 12'h33F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:   CSR_MCYCLE         = 12'hB00,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:   CSR_MINSTRET       = 12'hB02,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:   CSR_MHPMCOUNTER3   = 12'hB03,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   CSR_MHPMCOUNTER4   = 12'hB04,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:   CSR_MHPMCOUNTER5   = 12'hB05,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:   CSR_MHPMCOUNTER6   = 12'hB06,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:   CSR_MHPMCOUNTER7   = 12'hB07,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   CSR_MHPMCOUNTER8   = 12'hB08,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:   CSR_MHPMCOUNTER9   = 12'hB09,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   CSR_MHPMCOUNTER10  = 12'hB0A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:   CSR_MHPMCOUNTER11  = 12'hB0B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   CSR_MHPMCOUNTER12  = 12'hB0C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:   CSR_MHPMCOUNTER13  = 12'hB0D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:   CSR_MHPMCOUNTER14  = 12'hB0E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   CSR_MHPMCOUNTER15  = 12'hB0F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   CSR_MHPMCOUNTER16  = 12'hB10,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:   CSR_MHPMCOUNTER17  = 12'hB11,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   CSR_MHPMCOUNTER18  = 12'hB12,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   CSR_MHPMCOUNTER19  = 12'hB13,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:   CSR_MHPMCOUNTER20  = 12'hB14,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:   CSR_MHPMCOUNTER21  = 12'hB15,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:   CSR_MHPMCOUNTER22  = 12'hB16,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:   CSR_MHPMCOUNTER23  = 12'hB17,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:   CSR_MHPMCOUNTER24  = 12'hB18,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   CSR_MHPMCOUNTER25  = 12'hB19,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:   CSR_MHPMCOUNTER26  = 12'hB1A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   CSR_MHPMCOUNTER27  = 12'hB1B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   CSR_MHPMCOUNTER28  = 12'hB1C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:   CSR_MHPMCOUNTER29  = 12'hB1D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   CSR_MHPMCOUNTER30  = 12'hB1E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:   CSR_MHPMCOUNTER31  = 12'hB1F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:   CSR_MCYCLEH        = 12'hB80,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:   CSR_MINSTRETH      = 12'hB82,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   CSR_MHPMCOUNTER3H  = 12'hB83,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:   CSR_MHPMCOUNTER4H  = 12'hB84,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:   CSR_MHPMCOUNTER5H  = 12'hB85,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   CSR_MHPMCOUNTER6H  = 12'hB86,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:   CSR_MHPMCOUNTER7H  = 12'hB87,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:   CSR_MHPMCOUNTER8H  = 12'hB88,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:   CSR_MHPMCOUNTER9H  = 12'hB89,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:   CSR_MHPMCOUNTER10H = 12'hB8A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:   CSR_MHPMCOUNTER11H = 12'hB8B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:   CSR_MHPMCOUNTER12H = 12'hB8C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:   CSR_MHPMCOUNTER13H = 12'hB8D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:   CSR_MHPMCOUNTER14H = 12'hB8E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:   CSR_MHPMCOUNTER15H = 12'hB8F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:   CSR_MHPMCOUNTER16H = 12'hB90,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:   CSR_MHPMCOUNTER17H = 12'hB91,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:   CSR_MHPMCOUNTER18H = 12'hB92,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:   CSR_MHPMCOUNTER19H = 12'hB93,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:   CSR_MHPMCOUNTER20H = 12'hB94,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:   CSR_MHPMCOUNTER21H = 12'hB95,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:   CSR_MHPMCOUNTER22H = 12'hB96,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:   CSR_MHPMCOUNTER23H = 12'hB97,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:   CSR_MHPMCOUNTER24H = 12'hB98,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:   CSR_MHPMCOUNTER25H = 12'hB99,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:   CSR_MHPMCOUNTER26H = 12'hB9A,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:   CSR_MHPMCOUNTER27H = 12'hB9B,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:   CSR_MHPMCOUNTER28H = 12'hB9C,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:   CSR_MHPMCOUNTER29H = 12'hB9D,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:   CSR_MHPMCOUNTER30H = 12'hB9E,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:   CSR_MHPMCOUNTER31H = 12'hB9F,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:   CSR_CPUCTRL        = 12'h7C0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:   CSR_SECURESEED     = 12'h7C1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461: } csr_num_e;</pre>
<pre style="margin:0; padding:0 "> 462: </pre>
<pre style="margin:0; padding:0 "> 463: // CSR pmp-related offsets</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464: parameter logic [11:0] CSR_OFF_PMP_CFG  = 12'h3A0; // pmp_cfg  @ 12'h3a0 - 12'h3a3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465: parameter logic [11:0] CSR_OFF_PMP_ADDR = 12'h3B0; // pmp_addr @ 12'h3b0 - 12'h3bf</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="margin:0; padding:0 "> 467: // CSR status bits</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468: parameter int unsigned CSR_MSTATUS_MIE_BIT      = 3;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469: parameter int unsigned CSR_MSTATUS_MPIE_BIT     = 7;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470: parameter int unsigned CSR_MSTATUS_MPP_BIT_LOW  = 11;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471: parameter int unsigned CSR_MSTATUS_MPP_BIT_HIGH = 12;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472: parameter int unsigned CSR_MSTATUS_MPRV_BIT     = 17;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473: parameter int unsigned CSR_MSTATUS_TW_BIT       = 21;</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="margin:0; padding:0 "> 475: // CSR machine ISA</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476: parameter logic [1:0] CSR_MISA_MXL = 2'd1; // M-XLEN: XLEN in M-Mode for RV32</pre>
<pre style="margin:0; padding:0 "> 477: </pre>
<pre style="margin:0; padding:0 "> 478: // CSR interrupt pending/enable bits</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479: parameter int unsigned CSR_MSIX_BIT      = 3;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480: parameter int unsigned CSR_MTIX_BIT      = 7;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481: parameter int unsigned CSR_MEIX_BIT      = 11;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482: parameter int unsigned CSR_MFIX_BIT_LOW  = 16;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483: parameter int unsigned CSR_MFIX_BIT_HIGH = 30;</pre>
<pre style="margin:0; padding:0 "> 484: </pre>
<pre style="margin:0; padding:0 "> 485: endpackage</pre>
<pre style="margin:0; padding:0 "> 486: </pre>
</body>
</html>
