// *********************************************************************************
// *********************************************************************************
// *                                                                               *
// *                             VERILOG MODULE FILE                               *
// *                                                                               *
// *   Team members:                                                               *
// *     Adam Frankowski                                                           *
// *     Samuel Comeau                                                             *
// *     Nick Paco                                                                 *
// *                                                                               *
// *                                                                               *
// *                                                                               *
// *********************************************************************************
// *********************************************************************************

module error1(

	 input [7:0] a,
	 input [7:0] b,
	 input [7:0] c,

	 output [7:0] z,
	 output [15:0] x
);

	 wire [7:0] d;
	 wire [7:0] e;
	 wire [15:0] f;
	 wire [15:0] g;
	 wire [15:0] xwire;
	 ADD #(0) u_ADD10 (a,c,e);
	 COMP> #(0) u_COMP>11 (d,e,g);
	 MUL #(0) u_MUL13 (a,c,f);
	 SUB #(0) u_SUB14 (f,d,xwire);
	 assign x = xwire;


endmodule

// *********************************************************************************
// *                            END OF GENERATED FILE                              *
// *********************************************************************************
