标题title
一种异质结双极性晶体管
摘要abst
本发明公开了一种异质结双极性晶体管，包括衬底和位于衬底上的HBT外延结构，所述HBT外延结构和所述衬底之间设置有Zn掺杂的AlGaAs/GaAs超晶格缓冲层。本发明的方案中，位于HBT外延结构和衬底之间的AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂：一方面可以有效地提高AlGaAs/GaAs超晶格的禁带宽度和降低迁移率，由此提高了缓冲层的电阻率，能够隔离衬底寄生电容对HBT器件的影响，有效地提升了HBT器件的截止频率特性；另一方面又可以优化缓冲层的外延生长条件，提高V/III摩尔比参数，获得更好的缓冲层表面形貌，改善HBT整体外延结构的晶体质量。
权利要求书clms
1.一种异质结双极性晶体管，包括衬底和位于衬底上的HBT外延结构，其特征在于，所述HBT外延结构和所述衬底之间设置有Zn掺杂的AlGaAs/GaAs超晶格缓冲层。2.根据权利要求1所述的异质结双极性晶体管，其特征在于，所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层包括叠层设置的25~35个周期Zn掺杂的AlGaAs/GaAs层，所述Zn掺杂的AlGaAs/GaAs层包括Zn掺杂的AlGaAs层和位于Zn掺杂的AlGaAs层上的Zn掺杂的GaAs层。3.根据权利要求2所述的异质结双极性晶体管，其特征在于，所述Zn掺杂的AlGaAs层的掺杂浓度为1E16/cm3~3E16/cm3。4.根据权利要求3所述的异质结双极性晶体管，其特征在于，所述Zn掺杂的AlGaAs层的厚度为15nm~25nm。5.根据权利要求2所述的异质结双极性晶体管，其特征在于，所述Zn掺杂的GaAs层的掺杂浓度不大于1E16/cm3。6.根据权利要求5所述的异质结双极性晶体管，其特征在于，所述Zn掺杂的GaAs层的厚度为1.5nm~2.5nm。7.根据权利要求1所述的异质结双极性晶体管，其特征在于，所述衬底为半绝缘GaAs衬底。8.根据权利要求1-7任一项所述的异质结双极性晶体管，其特征在于，所述HBT外延结构包括依次叠层设置在所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层上的N型GaAs子集电极区层、N型GaAs集电极区层、P型GaAs基极区层、N型InGaP发射极区层和N型InGaAs接触层。9.根据权利要求8所述的异质结双极性晶体管，其特征在于，所述N型GaAs子集电极区层为Si掺杂的N型GaAs材料层，掺杂浓度为3E18/cm3~5E18/cm3；所述N型GaAs集电极区层为Si掺杂的N型GaAs材料层，掺杂浓度为1E16/cm3~3E16/cm3；所述P型GaAs基极区层为C掺杂的P型GaAs材料层，掺杂浓度为3E19/cm3~5E19/cm3；所述N型InGaP发射极区层为Si掺杂的N型InGaP材料层，掺杂浓度为3E17/cm3~5E17/cm3；所述N型InGaAs接触层的掺杂浓度为1E19/cm3~3E19/cm3。10.根据权利要求9所述的异质结双极性晶体管，其特征在于，所述N型GaAs子集电极区层的厚度为500nm~700nm，所述N型GaAs集电极区层的厚度为1300nm~1500nm，所述P型GaAs基极区层的厚度为60nm~100nm，所述N型InGaP发射极区层的厚度为30nm~50nm，所述N型InGaAs接触层的厚度为80nm~100nm。
说明书desc
技术领域本发明涉及半导体技术领域，具体涉及一种异质结双极性晶体管。背景技术异质结双极性晶体管是双极性晶体管的一种，它特点是发射区和基区使用了不同的半导体材料。异质结双极性晶体管相比普通双极性晶体管，具有更好的高频信号特性和基区发射效率，它在现代的高速电路、射频系统和移动电话中应用广泛。其中的GaAs/InGaP HBT广泛应用于手机的射频功率放大器，随着5G时代的到来，射频领域对GaAs/InGaP HBT器件需求持续增长。截止频率是HBT器件的一个重要指标，它的定义为共射极短路电流增益时对应的频率。越高，表示HBT可放大的高频率信号就越高。的基本表达式为，其中表示HBT的跨导，表示HBT的总电容，包括BC结和BE结的结电容、扩散电容和衬底寄生电容等等。因此提高的一个重要方向是减小HBT器件的总电容。GaAs/InGaP HBT器件的外延结构通常是以高掺的P型GaAs作为基极区层、以N型InGaP作为发射极区层以及以N型GaAs作为集电极区层组成。通常地，在半绝缘GaAs衬底上先生长一层非掺的AlGaAs或者AlGaAs/GaAs 超晶格缓冲层，然后再在超晶格缓冲层上生长GaAs/InGaP HBT外延结构层。生长AlGaAs/GaAs 超晶格缓冲层主要两个目的：修复衬底表面的晶格缺陷，形成少缺陷的外延表面，从而使HBT外延结构层的材料质量达到最佳。缓冲层的导电类型为高电阻率，有利于隔离表面电荷，从而减小衬底寄生电容对总电容的贡献，减小对截止频率的影响。对于AlGaAs/GaAs 超晶格缓冲层，现有技术通常是通过提高Al组分和降低V族元素/III族元素的摩尔比来获得更高的电阻率特性，但Al组分的提高和外延生长条件V/III摩尔比的降低，容易引入杂质缺陷，带来外延层表面粗糙问题，最终影响缓冲层上生长的HBT外延结构层材料质量和器件性能。发明内容有鉴于此，本发明提供了一种异质结双极性晶体管，以解决如何使得AlGaAs/GaAs超晶格缓冲层既具有更高的电阻率特性又避免对器件性能造成不良影响的问题。为了实现上述目的，本发明采用了如下的技术方案：一种异质结双极性晶体管，包括衬底和位于衬底上的HBT外延结构，所述HBT外延结构和所述衬底之间设置有Zn掺杂的AlGaAs/GaAs超晶格缓冲层。优选的方案中，所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层包括叠层设置的25~35个周期Zn掺杂的AlGaAs/GaAs层，所述Zn掺杂的AlGaAs/GaAs层包括Zn掺杂的AlGaAs层和位于Zn掺杂的AlGaAs层上的Zn掺杂的GaAs层。优选的方案中，所述Zn掺杂的AlGaAs层的掺杂浓度为1 E16/cm3~3E16/cm3。优选的方案中，所述Zn掺杂的AlGaAs层的厚度为15nm~25nm。优选的方案中，所述Zn掺杂的GaAs层的掺杂浓度不大于1E16/cm3。优选的方案中，所述Zn掺杂的GaAs层的厚度为1.5nm~2.5nm。优选的方案中，所述衬底为半绝缘GaAs衬底。优选的方案中，所述HBT外延结构包括依次叠层设置在所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层上的N型GaAs子集电极区层、N型GaAs集电极区层、P型GaAs基极区层、N型InGaP发射极区层和N型InGaAs接触层。优选的方案中，所述N型GaAs子集电极区层为Si掺杂的N型GaAs材料层，掺杂浓度为3E18/cm3~5E18/cm3；所述N型GaAs集电极区层为Si掺杂的N型GaAs材料层，掺杂浓度为1E16/cm3~3E16/cm3；所述P型GaAs基极区层为C掺杂的P型GaAs材料层，掺杂浓度为3E19/cm3~5E19/cm3；所述N型InGaP发射极区层为Si掺杂的N型InGaP材料层，掺杂浓度为3E17/cm3~5E17/cm3；所述N型InGaAs接触层的掺杂浓度为1E19/cm3~3E19/cm3。优选的方案中，所述N型GaAs子集电极区层的厚度为500nm~700nm，所述N型GaAs集电极区层的厚度为1300nm~1500nm，所述P型GaAs基极区层的厚度为60nm~100nm，所述N型InGaP发射极区层的厚度为30nm~50nm，所述N型InGaAs接触层的厚度为80nm~100nm。本发明实施例提供的异质结双极性晶体管，位于HBT外延结构和衬底之间的AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂：一方面可以有效地提高AlGaAs/GaAs超晶格的禁带宽度和降低迁移率，由此提高了缓冲层的电阻率，能够隔离衬底寄生电容对HBT器件的影响，有效地提升了HBT器件的截止频率特性；另一方面又可以优化缓冲层的外延生长条件，提高V/III摩尔比参数，获得更好的缓冲层表面形貌，改善HBT整体外延结构的晶体质量。附图说明图1是本发明实施例中的异质结双极性晶体管的结构示意图；图2是本发明实施例中的超晶格缓冲层的结构示意图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。本发明实施例提供一种异质结双极性晶体管，具体是一种GaAs/InGaP HBT器件。参阅图1，所述异质结双极性晶体管包括半绝缘GaAs衬底10和位于半绝缘GaAs衬底10上的HBT外延结构20，所述HBT外延结构20和所述半绝缘GaAs衬底10之间设置有Zn掺杂的AlGaAs/GaAs超晶格缓冲层30。具体的方案中，如图2所示，所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层30包括叠层设置的25~35个周期Zn掺杂的AlGaAs/GaAs层30a，所述Zn掺杂的AlGaAs/GaAs层30a包括Zn掺杂的AlGaAs层31和位于Zn掺杂的AlGaAs层31上的Zn掺杂的GaAs层32。作为优选的方案，所述Zn掺杂的AlGaAs层31 的掺杂浓度为1E16/cm3~3E16/cm3，生长过程中V/III 摩尔比为25~35。进一步地，所述Zn掺杂的AlGaAs层31的厚度优选为15nm~25nm。作为优选的方案，所述Zn掺杂的GaAs层32的掺杂浓度不大于1E16cm3，生长过程中V/III 摩尔比为25~35。进一步地，所述Zn掺杂的GaAs层32的厚度优选为1.5nm~2.5nm。具体的方案中，如图1所示，所述HBT外延结构20包括依次叠层设置在所述Zn掺杂的AlGaAs/GaAs超晶格缓冲层30上的N型GaAs子集电极区层21、N型GaAs集电极区层22、P型GaAs基极区层23、N型InGaP发射极区层24和N型InGaAs接触层25。作为优选的方案，所述N型GaAs子集电极区层21为Si掺杂的N型GaAs材料层，掺杂浓度为3E18/cm3~5E18/cm3。进一步地，所述N型GaAs子集电极区层21的厚度优选为500nm~700nm。作为优选的方案，所述N型GaAs集电极区层22为Si掺杂的N型GaAs材料层，掺杂浓度为1E16/cm3~3E16/cm3。进一步地，所述N型GaAs集电极区层22的厚度优选为1300nm~1500nm。作为优选的方案，所述P型GaAs基极区层23为C掺杂的P型GaAs材料层，掺杂浓度为3E19/cm3~5E19/cm3。进一步地，所述P型GaAs基极区层23的厚度优选为60nm~100nm。作为优选的方案，所述N型InGaP发射极区层24为Si掺杂的N型InGaP材料层，掺杂浓度为3E17/cm3~5E17/cm3。进一步地，所述N型InGaP发射极区层24的厚度优选为30nm~50nm。作为优选的方案，所述N型InGaAs接触层25的掺杂浓度为1E19/cm3~3E19/cm3。进一步地，所述N型InGaAs接触层25的厚度优选为80nm~100nm。实施例1本实施例提供基于半导体外延生长工艺制备获得的如图1所示结构的异质结双极性晶体管，包括依次叠层设置的以下结构层：半绝缘GaAs衬底。Zn掺杂的Al0.3Ga0.7As/GaAs超晶格缓冲层，包括30个周期的Zn掺杂的Al0.3Ga0.7As/GaAs层。每个周期的Zn掺杂的Al0.3Ga0.7As/GaAs层中：Zn掺杂的Al0.3Ga0.7As层的厚度为20nm，掺杂浓度为2E16/cm3；Zn掺杂的GaAs层的厚度为2nm，掺杂浓度为7E15/cm3。外延生长工艺过程中V/III摩尔比=30。N型GaAs子集电极区层：具体是Si掺杂的N型GaAs材料层，其掺杂浓度为4E18/cm3，厚度为600nm。N型GaAs集电极区层：具体是Si掺杂的N型GaAs材料层，其掺杂浓度为3E16/cm3，厚度为1500nm。P型GaAs基极区层：具体是C掺杂的P型GaAs材料层，其掺杂浓度为3E19/cm3，厚度为80nm。N型InGaP发射极区层：具体是Si掺杂的N型InGaP材料层，掺杂浓度为5E17/cm3，厚度为40nm。N型InGaAs接触层：掺杂浓度为1E19/cm3，厚度为100nm。对比例1对比例1提供一种异质结双极性晶体管，与实施例1提供的异质结双极性晶体管相比，区别仅在于第项中的缓冲层不相同。具体地，对比例1中的缓冲层未引入Zn进行掺杂，采用了Al0.3Ga0.7As/GaAs超晶格缓冲层，包括30个周期的Al0.3Ga0.7As/GaAs层。每个周期的Al0.3Ga0.7As/GaAs层中： Al0.3Ga0.7As层的厚度为20nm，GaAs层的厚度为2nm。外延生长工艺过程中V/III摩尔比=10。对比例1的异质结双极性晶体管的其余结构层与实施例1的完全相同。将实施例1和对比例1获得的异质结双极性晶体管分别进行电阻率和截止频率测试：首先对实施例1的Zn掺杂的Al0.3Ga0.7As/GaAs单层材料和对比例1的非掺杂的Al0.3Ga0.7As/GaAs单层材料分别进行电阻率测试：实施例1的Zn掺杂的Al0.3Ga0.7As/GaAs缓冲层的电阻率达到6E7Ω·cm，而对比例1的非掺杂的Al0.3Ga0.7As/GaAs缓冲层的电阻率约为1E7Ω·cm。可见，本发明的技术方案，AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂，能明显提升缓冲层的电阻率特性。如前文所述，截止频率是定义为共射极短路电流增益时对应的频率。采用信号发生器和示波器组合测试实施例1和对比例1的异质结双极性晶体管的截止频率，测试结果表明：实施例1的晶体管的截止频率相比于对比例1提升了10%左右。可见，本发明的技术方案，在AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂，通过提高缓冲层的电阻率值，更有效的隔离了衬底寄生电容对总电容的贡献，有效地提升HBT器件的截止频率特性。实施例1的Zn掺杂的Al0.3Ga0.7As/GaAs超晶格缓冲层，外延生长工艺中V/III摩尔比可以达到30，而对比例1的Al0.3Ga0.7As/GaAs超晶格缓冲层，外延生长工艺中V/III摩尔比仅可达到10。可见，本发明的技术方案，AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂，可以提高缓冲层外延生长工艺中的V/III摩尔比参数，改善外延生长条件，可以获得更好的缓冲层表面形貌，改善HBT整体外延结构晶体质量。需要指出的是，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
