1.1	UVM	对于验证效率的意义
超大规模数字集成电路设计在近年来不断提升着复杂度和规模，为了满足市场需求，一方面需要压缩芯片研发周期，另一方面也需要提高待验证内容的复杂性。
传统的direct验证环境在面对这类项目时，往往会因为抽象级别低，可复用性差，以及测试用例覆盖度提升困难等问题，在提升效率与覆盖率时显得力不从心。因此搭建一个易于复用，高自动化程度，结构明晰可读性高的平台，在此类项目中的验证阶段就显得尤为重要。
UVM(Universal Verification Methodology)即通用验证方法学，是Mentor、Candence和Synopsys基于System Verilog语言共同组建的一套验证方法学，作为新一代的验证方法学，由于其功能繁多的环境组件封装，带给了验证环境良好的标准化与规范化，易于维护与拓展，具有良好的可复用性，已被诸多业内公司广泛采用作为验证平台。 (张强, 2016)
UVM中的重要机制如下：
factory机制
config_db机制
TLM通信机制
report机制
sequence机制

	验证框架搭建（////找图）
	验证平台各个组件的解释
e.g. Driver在UVM验证平台中，承担了将sequencer发送的各类sequence进行解码译码，然后将这些数据流驱动到DUT中的作用。在接受到sequencer发送的一笔transaction时，这笔transaction信息会被driver解码分析，译码为具体的PIN激励以及数据，传输到interface上供DUT采样获取。这一过程通常会需要monitor组件配合监控整个数据流的完整性。
