一种 通过 FPGA 内部 延时 模块 测量 两路 信号 时间差 的 装置 本 实用新型 包括 锁 存器 和 若干 延时 模块 ， 所述 的 延时 模块 依次 串联 ， 所述 的 任一 延时 模块 的 输入 端 与 锁 存器 的 输入 端 相连 。 本 实用新型 提供 一种 结构 简单 ， 调试 方便 ， 误差 偏移 小 ， 性能 稳定 ， 集成度 高 的 一种 通过 FPGA 内部 延时 模块 精密 测量 两路 信号 时间差 的 装置 。 
