../../../rtl/mesh_4x4/inc/noc_XY.svh
../../../rtl/mesh_4x4/inc/noc.svh
../../../rtl/mesh_4x4/inc/queue.svh
../../../rtl/mesh_4x4/inc/router.svh
../../../rtl/cores/src/sr_cpu.vh
../../../rtl/tb/tb.sv
../../../rtl/tb/tb_axi.sv
../../../rtl/tb/tb_arbiter.sv
../../../rtl/tb/tb_axi_memory.sv
../../../rtl/boards/toplevel.sv
../../../rtl/cores/src/cpu_with_ram.sv
../../../rtl/cores/src/ram.sv
../../../rtl/cores/src/sm_register.v
../../../rtl/cores/src/sm_rom.v
../../../rtl/cores/src/sr_cpu.sv
../../../rtl/cpu/noc_with_cores.sv
../../../rtl/cpu/uart.sv
../../../rtl/mesh_4x4/noc/noc.sv
../../../rtl/mesh_4x4/src/algorithm.sv
../../../rtl/mesh_4x4/src/arbiter.sv
../../../rtl/mesh_4x4/src/queue.sv
../../../rtl/mesh_4x4/src/router.sv
../../../rtl/axi/axi_if.sv
../../../rtl/axi/axi_demux.sv
../../../rtl/axi/stream_fifo.sv
../../../rtl/axi/stream_arbiter.sv
../../../rtl/axi/ram_if.sv
../../../rtl/axi/ram.sv
../../../rtl/axi/axi2ram.sv
../../../rtl/axi/axi_ram.sv
