//***************************************************************************//
//***************************************************************************//
//***************************************************************************//
//**************                                          *******************//
//**************                                          *******************//
//**************      (c) SASIC Technologies Pvt Ltd      *******************//
//**************          (c) Verilogic Solutions         *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************           www.sasictek.com               *******************//
//**************          www.verilog-ic.com              *******************//
//**************                                          *******************//
//**************           Twitter:@sasictek              *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//***************************************************************************//
//***************************************************************************//


//              File Name : if.v
//              File Type: Verilog                                 
//              Creation Date : 04-02-2017
//              Last Modified : Sat 04 Feb 2017 08:11:05 PM IST

                             
//***************************************************************************//
//***************************************************************************//
                             

//              Author:
//              Reviewer:
//              Manager:
                             

//***************************************************************************//
//***************************************************************************//


/*module if_else(
							input a,
							output [0:2]out);


		/*always@(a)
			begin
				if(a)
					$display("if");
				else
					$display("else");
				end
			 assign out= (a=='b1) ?'b110:'b100;
			endmodule*/

			module tb;
			int a,b,c,d,e,f;
			initial begin
				a=#10 'd10;
				c='d30;
				f<=#20 'd60;
				#20 d<='d40;
				b=#20 'd20;
				e<=#50 'd50;
			end
				initial begin
					$monitor("time=%0t,a=%0d,b=%0d,c=%0d,d=%0d,e=%0d,f=%0d",$time,a,b,c,d,e,f);
			end
			endmodule

			
