Fitter report for pipelined_computer
Wed Jun 13 18:26:37 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Wed Jun 13 18:26:37 2018      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; pipelined_computer                         ;
; Top-level Entity Name           ; pipelined_computer                         ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 1,593 / 32,070 ( 5 % )                     ;
; Total registers                 ; 1545                                       ;
; Total pins                      ; 53 / 457 ( 12 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 3,072 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  36.8%      ;
;     Processor 4            ;  34.7%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                              ;
+---------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+
; Node                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+
; clock~CLKENA0                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; mem_clock~inputCLKENA0                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; pipemem:mem_stage|dmem_clk~CLKENA0          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; resetn~inputCLKENA0                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; pipedereg:de_reg|ealuc[1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|ealuc[1]~DUPLICATE                   ;                  ;                       ;
; pipedereg:de_reg|ealuc[2]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|ealuc[2]~DUPLICATE                   ;                  ;                       ;
; pipedereg:de_reg|eimm[3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|eimm[3]~DUPLICATE                    ;                  ;                       ;
; pipedereg:de_reg|eimm[7]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|eimm[7]~DUPLICATE                    ;                  ;                       ;
; pipedereg:de_reg|eimm[10]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|eimm[10]~DUPLICATE                   ;                  ;                       ;
; pipedereg:de_reg|eimm[31]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|eimm[31]~DUPLICATE                   ;                  ;                       ;
; pipedereg:de_reg|epc4[0]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|epc4[0]~DUPLICATE                    ;                  ;                       ;
; pipedereg:de_reg|ern0[3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|ern0[3]~DUPLICATE                    ;                  ;                       ;
; pipedereg:de_reg|ewreg                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipedereg:de_reg|ewreg~DUPLICATE                      ;                  ;                       ;
; pipeemreg:em_reg|malu[0]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[0]~DUPLICATE                    ;                  ;                       ;
; pipeemreg:em_reg|malu[8]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[8]~DUPLICATE                    ;                  ;                       ;
; pipeemreg:em_reg|malu[10]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[10]~DUPLICATE                   ;                  ;                       ;
; pipeemreg:em_reg|malu[13]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[13]~DUPLICATE                   ;                  ;                       ;
; pipeemreg:em_reg|malu[18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[18]~DUPLICATE                   ;                  ;                       ;
; pipeemreg:em_reg|malu[22]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[22]~DUPLICATE                   ;                  ;                       ;
; pipeemreg:em_reg|malu[23]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|malu[23]~DUPLICATE                   ;                  ;                       ;
; pipeemreg:em_reg|mb[13]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|mb[13]~DUPLICATE                     ;                  ;                       ;
; pipeemreg:em_reg|mb[28]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|mb[28]~DUPLICATE                     ;                  ;                       ;
; pipeemreg:em_reg|mrn[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|mrn[1]~DUPLICATE                     ;                  ;                       ;
; pipeemreg:em_reg|mrn[2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|mrn[2]~DUPLICATE                     ;                  ;                       ;
; pipeemreg:em_reg|mrn[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeemreg:em_reg|mrn[3]~DUPLICATE                     ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[1][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[1][7]~DUPLICATE   ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[2][21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[2][21]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[2][27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[2][27]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[2][29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[2][29]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[3][21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[3][21]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[3][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[3][28]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[4][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[4][11]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[5][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[5][28]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[7][10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[7][10]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[7][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[7][11]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[8][8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[8][8]~DUPLICATE   ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[10][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[10][8]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[10][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[10][17]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[11][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[11][1]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[11][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[11][13]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[11][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[11][14]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[11][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[11][25]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[13][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[13][12]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[15][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[15][12]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[17][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[17][2]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[17][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[17][8]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[18][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[18][15]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[22][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[22][15]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[25][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[25][29]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[27][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[27][4]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[27][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[27][24]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[28][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[28][6]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[29][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[29][2]~DUPLICATE  ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[29][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[29][29]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[30][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[30][11]~DUPLICATE ;                  ;                       ;
; pipeid:id_stage|regfile:rf|register[30][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeid:id_stage|regfile:rf|register[30][12]~DUPLICATE ;                  ;                       ;
; pipemwreg:mw_reg|wrn[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipemwreg:mw_reg|wrn[3]~DUPLICATE                     ;                  ;                       ;
+---------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3872 ) ; 0.00 % ( 0 / 3872 )        ; 0.00 % ( 0 / 3872 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3872 ) ; 0.00 % ( 0 / 3872 )        ; 0.00 % ( 0 / 3872 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3872 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mr.Han/Desktop/pipeline_computer/output_files/pipelined_computer.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,593 / 32,070     ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 1,593              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,813 / 32,070     ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 208                ;       ;
;         [b] ALMs used for LUT logic                         ; 1,084              ;       ;
;         [c] ALMs used for registers                         ; 521                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 259 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 39 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 24                 ;       ;
;         [c] Due to LAB input limits                         ; 15                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 223 / 3,207        ; 7 %   ;
;     -- Logic LABs                                           ; 223                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 2,206              ;       ;
;     -- 7 input functions                                    ; 72                 ;       ;
;     -- 6 input functions                                    ; 959                ;       ;
;     -- 5 input functions                                    ; 373                ;       ;
;     -- 4 input functions                                    ; 174                ;       ;
;     -- <=3 input functions                                  ; 628                ;       ;
; Combinational ALUT usage for route-throughs                 ; 179                ;       ;
; Dedicated logic registers                                   ; 1,545              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,457 / 64,140     ; 2 %   ;
;         -- Secondary logic registers                        ; 88 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,492              ;       ;
;         -- Routing optimization registers                   ; 53                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 53 / 457           ; 12 %  ;
;     -- Clock pins                                           ; 3 / 8              ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 4                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 3,072 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 4 / 16             ; 25 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 25% / 26% / 23%    ;       ;
; Maximum fan-out                                             ; 1444               ;       ;
; Highest non-global fan-out                                  ; 188                ;       ;
; Total fan-out                                               ; 16622              ;       ;
; Average fan-out                                             ; 4.11               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1593 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1593                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1813 / 32070 ( 6 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 208                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1084                  ; 0                              ;
;         [c] ALMs used for registers                         ; 521                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 259 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 39 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 24                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 15                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 223 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 223                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2206                  ; 0                              ;
;     -- 7 input functions                                    ; 72                    ; 0                              ;
;     -- 6 input functions                                    ; 959                   ; 0                              ;
;     -- 5 input functions                                    ; 373                   ; 0                              ;
;     -- 4 input functions                                    ; 174                   ; 0                              ;
;     -- <=3 input functions                                  ; 628                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 179                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1457 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 88 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1492                  ; 0                              ;
;         -- Routing optimization registers                   ; 53                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 53                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3072                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 4 / 116 ( 3 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16626                 ; 0                              ;
;     -- Registered Connections                               ; 5875                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 11                    ; 0                              ;
;     -- Output Ports                                         ; 42                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; in_port0[0] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port0[1] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port0[2] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port0[3] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port1[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port1[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port1[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port1[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_port2    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; mem_clock   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 30                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; resetn      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1509                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; in_port1[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; in_port0[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; in_port1[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; in_port2                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; in_port0[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; in_port0[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; in_port0[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; resetn                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; in_port1[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; in_port1[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; mem_clock                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                 ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipelined_computer                          ; 1593.0 (1.2)         ; 1812.5 (1.5)                     ; 258.0 (0.3)                                       ; 38.5 (0.0)                       ; 0.0 (0.0)            ; 2206 (2)            ; 1545 (1)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 53   ; 0            ; |pipelined_computer                                                                                                                 ; work         ;
;    |extend:in0|                              ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|extend:in0                                                                                                      ; work         ;
;    |extend:in1|                              ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|extend:in1                                                                                                      ; work         ;
;    |extend:in2|                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|extend:in2                                                                                                      ; work         ;
;    |mux2x32:wb_stage|                        ; 8.8 (8.8)            ; 12.1 (12.1)                      ; 3.6 (3.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|mux2x32:wb_stage                                                                                                ; work         ;
;    |pipedereg:de_reg|                        ; 27.3 (27.3)          ; 39.3 (39.3)                      ; 13.1 (13.1)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipedereg:de_reg                                                                                                ; work         ;
;    |pipeemreg:em_reg|                        ; 11.0 (11.0)          ; 26.5 (26.5)                      ; 16.1 (16.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeemreg:em_reg                                                                                                ; work         ;
;    |pipeexe:exe_stage|                       ; 361.6 (8.0)          ; 375.3 (8.0)                      ; 16.1 (0.0)                                        ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 608 (35)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeexe:exe_stage                                                                                               ; work         ;
;       |alu:al_unit|                          ; 194.6 (194.6)        ; 202.8 (202.8)                    ; 8.7 (8.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 325 (325)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit                                                                                   ; work         ;
;       |mux2x32:mux_aluimm|                   ; 12.1 (12.1)          ; 11.9 (11.9)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeexe:exe_stage|mux2x32:mux_aluimm                                                                            ; work         ;
;       |mux2x32:mux_jal|                      ; 135.4 (135.4)        ; 143.6 (143.6)                    ; 9.5 (9.5)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 196 (196)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeexe:exe_stage|mux2x32:mux_jal                                                                               ; work         ;
;       |mux2x32:mux_shift|                    ; 9.3 (9.3)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeexe:exe_stage|mux2x32:mux_shift                                                                             ; work         ;
;    |pipeid:id_stage|                         ; 908.6 (33.5)         ; 1031.2 (34.8)                    ; 154.5 (2.0)                                       ; 31.9 (0.7)                       ; 0.0 (0.0)            ; 1079 (60)           ; 1023 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage                                                                                                 ; work         ;
;       |mux2x5:dreg|                          ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage|mux2x5:dreg                                                                                     ; work         ;
;       |mux4x32:alu_a|                        ; 285.6 (285.6)        ; 297.5 (297.5)                    ; 13.5 (13.5)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 466 (466)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage|mux4x32:alu_a                                                                                   ; work         ;
;       |mux4x32:alu_b|                        ; 294.2 (294.2)        ; 301.9 (301.9)                    ; 11.7 (11.7)                                       ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 467 (467)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage|mux4x32:alu_b                                                                                   ; work         ;
;       |pipecu:cu|                            ; 17.0 (17.0)          ; 18.3 (18.3)                      ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage|pipecu:cu                                                                                       ; work         ;
;       |regfile:rf|                           ; 277.0 (277.0)        ; 377.1 (377.1)                    ; 125.5 (125.5)                                     ; 25.4 (25.4)                      ; 0.0 (0.0)            ; 41 (41)             ; 1023 (1023)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeid:id_stage|regfile:rf                                                                                      ; work         ;
;    |pipeif:if_stage|                         ; 30.7 (7.5)           ; 31.3 (7.7)                       ; 1.2 (0.2)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 65 (30)             ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeif:if_stage                                                                                                 ; work         ;
;       |lpm_rom_irom:irom|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeif:if_stage|lpm_rom_irom:irom                                                                               ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component                                               ; work         ;
;             |altsyncram_2ci1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_2ci1:auto_generated                ; work         ;
;       |mux4x32:new_pc|                       ; 23.2 (23.2)          ; 23.7 (23.7)                      ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeif:if_stage|mux4x32:new_pc                                                                                  ; work         ;
;    |pipeir:inst_reg|                         ; 17.0 (17.0)          ; 19.3 (19.3)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipeir:inst_reg                                                                                                 ; work         ;
;    |pipemem:mem_stage|                       ; 31.3 (0.7)           ; 57.7 (1.0)                       ; 26.5 (0.3)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 48 (2)              ; 105 (0)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage                                                                                               ; work         ;
;       |io_input_reg:io_input_regx2|          ; 5.5 (1.0)            ; 6.6 (3.0)                        ; 1.1 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|io_input_reg:io_input_regx2                                                                   ; work         ;
;          |io_input_mux:io_input_mux2x32|     ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32                                     ; work         ;
;       |io_output_reg:io_output_regx2|        ; 16.5 (16.5)          ; 40.2 (40.2)                      ; 23.7 (23.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|io_output_reg:io_output_regx2                                                                 ; work         ;
;       |lpm_ram_dq_dram:dram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                          ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                          ; work         ;
;             |altsyncram_fql1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated           ; work         ;
;       |mux2x32:mem_io_dataout_mux|           ; 8.7 (8.7)            ; 10.0 (10.0)                      ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemem:mem_stage|mux2x32:mem_io_dataout_mux                                                                    ; work         ;
;    |pipemwreg:mw_reg|                        ; 13.0 (13.0)          ; 23.0 (23.0)                      ; 10.3 (10.3)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipemwreg:mw_reg                                                                                                ; work         ;
;    |pipepc:prog_cnt|                         ; 9.0 (9.0)            ; 11.7 (11.7)                      ; 3.1 (3.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|pipepc:prog_cnt                                                                                                 ; work         ;
;    |sc_display:show|                         ; 171.7 (13.4)         ; 180.6 (16.9)                     ; 9.6 (3.6)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 370 (29)            ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show                                                                                                 ; work         ;
;       |lpm_divide:Div0|                      ; 145.5 (0.0)          ; 150.2 (0.0)                      ; 5.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 313 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_ibm:auto_generated|     ; 145.5 (0.0)          ; 150.2 (0.0)                      ; 5.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 313 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider|    ; 145.5 (0.0)          ; 150.2 (0.0)                      ; 5.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 313 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_mve:divider|       ; 145.5 (145.5)        ; 150.2 (150.2)                    ; 5.3 (5.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 313 (313)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider ; work         ;
;       |sevenseg:display_0_low|               ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|sevenseg:display_0_low                                                                          ; work         ;
;       |sevenseg:display_1_low|               ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|sevenseg:display_1_low                                                                          ; work         ;
;       |sevenseg:display_2_high|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|sevenseg:display_2_high                                                                         ; work         ;
;       |sevenseg:display_2_low|               ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer|sc_display:show|sevenseg:display_2_low                                                                          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_clock   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetn      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port1[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port0[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port1[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port0[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port1[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port0[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port2    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port0[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_port1[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; mem_clock                         ;                   ;         ;
;      - clock                      ; 0                 ; 0       ;
;      - pipemem:mem_stage|dmem_clk ; 0                 ; 0       ;
; resetn                            ;                   ;         ;
;      - pipeir:inst_reg|inst[23]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[22]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[21]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[31]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[30]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[29]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[28]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[27]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[26]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[25]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[24]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[23]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[22]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[21]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[20]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[19]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[18]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[17]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[16]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[15]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[14]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[13]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[24]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[11]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[10]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[9]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[8]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[7]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[6]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[5]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[4]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[3]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[2]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[1]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[0]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|dpc4[12]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[20]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[19]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[18]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[17]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[16]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[15]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[26]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[27]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[28]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[29]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[30]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[31]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[8]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[14]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[13]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[12]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[11]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[10]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[9]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[7]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[6]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[5]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[4]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[3]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[2]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[1]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[0]    ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[25]   ; 0                 ; 0       ;
;      - pipeir:inst_reg|inst[23]~0 ; 0                 ; 0       ;
;      - resetn~inputCLKENA0        ; 0                 ; 0       ;
; in_port1[3]                       ;                   ;         ;
;      - extend:in1|inp[3]          ; 0                 ; 0       ;
; in_port0[3]                       ;                   ;         ;
;      - extend:in0|inp[3]          ; 0                 ; 0       ;
; in_port1[2]                       ;                   ;         ;
;      - extend:in1|inp[2]          ; 1                 ; 0       ;
; in_port0[2]                       ;                   ;         ;
;      - extend:in0|inp[2]          ; 0                 ; 0       ;
; in_port1[1]                       ;                   ;         ;
;      - extend:in1|inp[1]          ; 1                 ; 0       ;
; in_port0[1]                       ;                   ;         ;
;      - extend:in0|inp[1]          ; 1                 ; 0       ;
; in_port2                          ;                   ;         ;
;      - extend:in2|inp[0]          ; 1                 ; 0       ;
; in_port0[0]                       ;                   ;         ;
;      - extend:in0|inp[0]          ; 0                 ; 0       ;
; in_port1[0]                       ;                   ;         ;
;      - extend:in1|inp[0]          ; 1                 ; 0       ;
+-----------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock                                                                                 ; FF_X1_Y37_N56        ; 1412    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mem_clock                                                                             ; PIN_AF14             ; 28      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mem_clock                                                                             ; PIN_AF14             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|pipecu:cu|wpcir~3                                                     ; LABCELL_X23_Y35_N45  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                                ; MLABCELL_X28_Y39_N42 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                                ; MLABCELL_X28_Y42_N45 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                                ; MLABCELL_X25_Y39_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~15                                                ; MLABCELL_X28_Y39_N15 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                                ; MLABCELL_X25_Y39_N30 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                                ; LABCELL_X27_Y39_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                                ; LABCELL_X33_Y43_N36  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                                ; MLABCELL_X28_Y39_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~2                                                 ; MLABCELL_X28_Y39_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~20                                                ; MLABCELL_X28_Y39_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~22                                                ; MLABCELL_X28_Y39_N9  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                                ; MLABCELL_X28_Y39_N6  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                                ; MLABCELL_X28_Y39_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~26                                                ; LABCELL_X27_Y39_N24  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                                ; LABCELL_X27_Y39_N0   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~28                                                ; LABCELL_X27_Y39_N33  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                                ; MLABCELL_X28_Y39_N48 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                                ; LABCELL_X27_Y39_N57  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                                ; LABCELL_X27_Y39_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                                ; MLABCELL_X25_Y39_N21 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                                ; LABCELL_X27_Y39_N48  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~35                                                ; MLABCELL_X25_Y39_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~36                                                ; LABCELL_X27_Y39_N45  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~37                                                ; MLABCELL_X25_Y39_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~38                                                ; LABCELL_X33_Y43_N33  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                                 ; MLABCELL_X28_Y39_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~5                                                 ; LABCELL_X27_Y39_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~6                                                 ; MLABCELL_X25_Y39_N15 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~7                                                 ; LABCELL_X27_Y39_N51  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~8                                                 ; MLABCELL_X28_Y39_N18 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                                 ; LABCELL_X27_Y39_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeir:inst_reg|inst[15]                                                              ; FF_X25_Y35_N32       ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pipeir:inst_reg|inst[23]~0                                                            ; LABCELL_X23_Y35_N33  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|dmem_clk                                                            ; LABCELL_X1_Y37_N24   ; 107     ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|WideOr0~0 ; LABCELL_X30_Y33_N48  ; 4       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~0                            ; LABCELL_X45_Y45_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                            ; LABCELL_X45_Y45_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~2                            ; LABCELL_X45_Y45_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|write_datamem_enable~0                                              ; LABCELL_X45_Y43_N15  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|pc[1]~0                                                               ; LABCELL_X29_Y34_N48  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                ; PIN_AE12             ; 66      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                ; PIN_AE12             ; 1444    ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                     ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clock                      ; FF_X1_Y37_N56      ; 1412    ; Global Clock         ; GCLK3            ; --                        ;
; mem_clock                  ; PIN_AF14           ; 28      ; Global Clock         ; GCLK4            ; --                        ;
; pipemem:mem_stage|dmem_clk ; LABCELL_X1_Y37_N24 ; 107     ; Global Clock         ; GCLK1            ; --                        ;
; resetn                     ; PIN_AE12           ; 1444    ; Global Clock         ; GCLK2            ; --                        ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; pipedereg:de_reg|ealuimm                                                                                                                  ; 188     ;
; pipedereg:de_reg|eshift                                                                                                                   ; 170     ;
; pipedereg:de_reg|ejal                                                                                                                     ; 159     ;
; pipeemreg:em_reg|malu[7]                                                                                                                  ; 144     ;
; pipeir:inst_reg|inst[18]                                                                                                                  ; 136     ;
; pipeir:inst_reg|inst[23]                                                                                                                  ; 135     ;
; pipeir:inst_reg|inst[19]                                                                                                                  ; 135     ;
; pipeir:inst_reg|inst[17]                                                                                                                  ; 135     ;
; pipeir:inst_reg|inst[22]                                                                                                                  ; 134     ;
; pipeir:inst_reg|inst[24]                                                                                                                  ; 134     ;
; pipeir:inst_reg|inst[16]                                                                                                                  ; 134     ;
; pipeir:inst_reg|inst[21]                                                                                                                  ; 133     ;
; pipedereg:de_reg|eimm[31]~DUPLICATE                                                                                                       ; 114     ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[1]~2                                                                                                ; 90      ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[3]~1                                                                                                ; 73      ;
; pipedereg:de_reg|ealuc[1]~DUPLICATE                                                                                                       ; 71      ;
; pipedereg:de_reg|ealuc[0]                                                                                                                 ; 70      ;
; resetn~input                                                                                                                              ; 65      ;
; pipeir:inst_reg|inst[23]~0                                                                                                                ; 64      ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[2]~0                                                                                                ; 63      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~10                                                                                                    ; 58      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~10                                                                                                    ; 58      ;
; pipedereg:de_reg|ealuc[2]~DUPLICATE                                                                                                       ; 51      ;
; pipedereg:de_reg|eimm[6]                                                                                                                  ; 46      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~9                                                                                                     ; 45      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~4                                                                                                     ; 45      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~7                                                                                                     ; 44      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~11                                                                                                    ; 44      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~8                                                                                                     ; 42      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~9                                                                                                     ; 42      ;
; pipedereg:de_reg|ea[0]                                                                                                                    ; 42      ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~6                                                                                                ; 41      ;
; pipeemreg:em_reg|mm2reg                                                                                                                   ; 37      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[31]~1                                                                                              ; 37      ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                                                                                    ; 36      ;
; pipeid:id_stage|pipecu:cu|pcsource[1]~2                                                                                                   ; 35      ;
; pipeid:id_stage|regfile:rf|Decoder0~28                                                                                                    ; 35      ;
; mux2x32:wb_stage|y[29]~21                                                                                                                 ; 34      ;
; mux2x32:wb_stage|y[12]~13                                                                                                                 ; 34      ;
; mux2x32:wb_stage|y[8]~7                                                                                                                   ; 34      ;
; mux2x32:wb_stage|y[11]~4                                                                                                                  ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~26                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                                                                                    ; 34      ;
; pipeid:id_stage|regfile:rf|Decoder0~7                                                                                                     ; 34      ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[0]~4                                                                                                ; 34      ;
; mux2x32:wb_stage|y[28]~22                                                                                                                 ; 33      ;
; mux2x32:wb_stage|y[21]~14                                                                                                                 ; 33      ;
; mux2x32:wb_stage|y[15]~10                                                                                                                 ; 33      ;
; mux2x32:wb_stage|y[2]~1                                                                                                                   ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~38                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~36                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~22                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~15                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                                                                                    ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~8                                                                                                     ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~6                                                                                                     ; 33      ;
; pipeid:id_stage|pipecu:cu|wpcir~3                                                                                                         ; 33      ;
; pipedereg:de_reg|ealuc[3]                                                                                                                 ; 33      ;
; mux2x32:wb_stage|y[4]~31                                                                                                                  ; 32      ;
; mux2x32:wb_stage|y[1]~29                                                                                                                  ; 32      ;
; mux2x32:wb_stage|y[24]~26                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[25]~25                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[27]~23                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[17]~18                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[13]~12                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[14]~11                                                                                                                 ; 32      ;
; mux2x32:wb_stage|y[7]~8                                                                                                                   ; 32      ;
; mux2x32:wb_stage|y[10]~5                                                                                                                  ; 32      ;
; mux2x32:wb_stage|y[6]~2                                                                                                                   ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~37                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~35                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~20                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                                                                                    ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~5                                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~2                                                                                                     ; 32      ;
; pipemwreg:mw_reg|wm2reg                                                                                                                   ; 32      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~3                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~2                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~1                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~0                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~8                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~7                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~6                                                                                                     ; 32      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~5                                                                                                     ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~2                                                                                ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                                                                                ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~0                                                                                ; 32      ;
; mux2x32:wb_stage|y[0]~30                                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[22]~28                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[23]~27                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[26]~24                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[30]~20                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[31]~19                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[18]~17                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[19]~16                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[20]~15                                                                                                                 ; 31      ;
; mux2x32:wb_stage|y[16]~9                                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[9]~6                                                                                                                   ; 31      ;
; mux2x32:wb_stage|y[5]~3                                                                                                                   ; 31      ;
; mux2x32:wb_stage|y[3]~0                                                                                                                   ; 31      ;
; pipeid:id_stage|pipecu:cu|pcsource[0]~1                                                                                                   ; 30      ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[4]~3                                                                                                ; 29      ;
; pipedereg:de_reg|ealuc[2]                                                                                                                 ; 29      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~4                                                                                                  ; 26      ;
; pipemwreg:mw_reg|wwreg                                                                                                                    ; 22      ;
; pipemwreg:mw_reg|wrn[0]                                                                                                                   ; 22      ;
; pipedereg:de_reg|eb[31]                                                                                                                   ; 22      ;
; pipeir:inst_reg|inst[15]                                                                                                                  ; 20      ;
; pipeid:id_stage|mux4x32:alu_a|Mux20~6                                                                                                     ; 19      ;
; pipeid:id_stage|always0~3                                                                                                                 ; 19      ;
; pipeid:id_stage|pipecu:cu|i_sw~0                                                                                                          ; 19      ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~3                                                                                                     ; 19      ;
; pipeid:id_stage|always0~0                                                                                                                 ; 19      ;
; pipeid:id_stage|pipecu:cu|comb~5                                                                                                          ; 18      ;
; pipeir:inst_reg|inst[26]                                                                                                                  ; 17      ;
; pipemwreg:mw_reg|wrn[4]                                                                                                                   ; 16      ;
; pipedereg:de_reg|ea[1]                                                                                                                    ; 16      ;
; pipemwreg:mw_reg|wrn[2]                                                                                                                   ; 15      ;
; pipeid:id_stage|pipecu:cu|dsext~0                                                                                                         ; 15      ;
; pipedereg:de_reg|eb[30]                                                                                                                   ; 15      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~82                                                                                                ; 14      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~81                                                                                                ; 14      ;
; pipedereg:de_reg|eimm[7]~DUPLICATE                                                                                                        ; 13      ;
; pipeemreg:em_reg|malu[3]                                                                                                                  ; 13      ;
; pipeemreg:em_reg|malu[2]                                                                                                                  ; 13      ;
; pipeir:inst_reg|inst[27]                                                                                                                  ; 13      ;
; pipemwreg:mw_reg|wrn[1]                                                                                                                   ; 12      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~37                                                                                                 ; 12      ;
; pipedereg:de_reg|eb[28]                                                                                                                   ; 12      ;
; pipedereg:de_reg|eb[18]                                                                                                                   ; 12      ;
; pipeemreg:em_reg|malu[6]                                                                                                                  ; 12      ;
; pipeir:inst_reg|inst[28]                                                                                                                  ; 12      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[25]~85                                                                                                ; 11      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[25]~84                                                                                                ; 11      ;
; pipedereg:de_reg|eb[16]                                                                                                                   ; 11      ;
; pipedereg:de_reg|eb[29]                                                                                                                   ; 11      ;
; pipeir:inst_reg|inst[1]                                                                                                                   ; 11      ;
; pipemwreg:mw_reg|wrn[3]~DUPLICATE                                                                                                         ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~41                                                                                                 ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~40                                                                                                 ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~38                                                                                                 ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[0]~10                                                                                              ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[7]~7                                                                                               ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[8]~6                                                                                               ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[3]~4                                                                                               ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[4]~2                                                                                               ; 10      ;
; pipedereg:de_reg|eimm[9]                                                                                                                  ; 10      ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[2]~0                                                                                               ; 10      ;
; pipeemreg:em_reg|malu[4]                                                                                                                  ; 10      ;
; pipeemreg:em_reg|malu[5]                                                                                                                  ; 10      ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~1 ; 10      ;
; pipeir:inst_reg|inst[0]                                                                                                                   ; 10      ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                   ; 10      ;
; pipeid:id_stage|regfile:rf|Equal0~0                                                                                                       ; 9       ;
; pipeid:id_stage|regfile:rf|Equal1~0                                                                                                       ; 9       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[1]~9                                                                                               ; 9       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[6]~8                                                                                               ; 9       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[5]~3                                                                                               ; 9       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~11                                                                                              ; 9       ;
; pipedereg:de_reg|eb[19]                                                                                                                   ; 9       ;
; pipedereg:de_reg|eb[20]                                                                                                                   ; 9       ;
; pipedereg:de_reg|eb[21]                                                                                                                   ; 9       ;
; pipedereg:de_reg|eb[23]                                                                                                                   ; 9       ;
; pipedereg:de_reg|eb[22]                                                                                                                   ; 9       ;
; pipeir:inst_reg|inst[2]                                                                                                                   ; 9       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_22~1                   ; 9       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[15]~13                                                                                             ; 8       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[31]~11                                                                                             ; 8       ;
; pipedereg:de_reg|eb[17]                                                                                                                   ; 8       ;
; pipedereg:de_reg|eb[27]                                                                                                                   ; 8       ;
; pipedereg:de_reg|eb[26]                                                                                                                   ; 8       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~6                                                                                               ; 8       ;
; pipedereg:de_reg|eb[24]                                                                                                                   ; 8       ;
; pipedereg:de_reg|eb[25]                                                                                                                   ; 8       ;
; pipedereg:de_reg|eimm[8]                                                                                                                  ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_27~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_28~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_29~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_30~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_31~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_32~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_6~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_7~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                    ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_16~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_17~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_18~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_19~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_20~1                   ; 8       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_21~1                   ; 8       ;
; pipeid:id_stage|regfile:rf|Decoder0~0                                                                                                     ; 7       ;
; pipeid:id_stage|pipecu:cu|comb~0                                                                                                          ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~31                                                                                              ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~30                                                                                              ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~25                                                                                              ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~24                                                                                              ; 7       ;
; pipedereg:de_reg|ealuc[1]                                                                                                                 ; 7       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[9]~5                                                                                               ; 7       ;
; pipedereg:de_reg|eb[9]                                                                                                                    ; 7       ;
; pipedereg:de_reg|eb[11]                                                                                                                   ; 7       ;
; pipedereg:de_reg|eb[10]                                                                                                                   ; 7       ;
; pipedereg:de_reg|eb[13]                                                                                                                   ; 7       ;
; pipedereg:de_reg|eb[15]                                                                                                                   ; 7       ;
; pipedereg:de_reg|eimm[10]                                                                                                                 ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~7                                                                                               ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~1                                                                                               ; 7       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~0                                                                                               ; 7       ;
; sc_display:show|num3[3]                                                                                                                   ; 7       ;
; sc_display:show|num3[2]                                                                                                                   ; 7       ;
; sc_display:show|num3[1]                                                                                                                   ; 7       ;
; sc_display:show|num3[0]                                                                                                                   ; 7       ;
; sc_display:show|num5[3]                                                                                                                   ; 7       ;
; sc_display:show|num5[2]                                                                                                                   ; 7       ;
; sc_display:show|num5[1]                                                                                                                   ; 7       ;
; sc_display:show|num5[0]                                                                                                                   ; 7       ;
; sc_display:show|num4[3]                                                                                                                   ; 7       ;
; sc_display:show|num4[2]                                                                                                                   ; 7       ;
; sc_display:show|num4[1]                                                                                                                   ; 7       ;
; sc_display:show|num4[0]                                                                                                                   ; 7       ;
; sc_display:show|num1[3]                                                                                                                   ; 7       ;
; sc_display:show|num1[2]                                                                                                                   ; 7       ;
; sc_display:show|num1[1]                                                                                                                   ; 7       ;
; sc_display:show|num1[0]                                                                                                                   ; 7       ;
; pipeir:inst_reg|inst[3]                                                                                                                   ; 7       ;
; pipeir:inst_reg|inst[30]                                                                                                                  ; 7       ;
; pipeir:inst_reg|inst[31]                                                                                                                  ; 7       ;
; pipeir:inst_reg|inst[29]                                                                                                                  ; 7       ;
; pipeir:inst_reg|inst[20]                                                                                                                  ; 7       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                   ; 7       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[2]                                                          ; 6       ;
; pipeid:id_stage|pipecu:cu|comb~7                                                                                                          ; 6       ;
; pipeid:id_stage|regfile:rf|Decoder0~14                                                                                                    ; 6       ;
; pipeid:id_stage|regfile:rf|Decoder0~11                                                                                                    ; 6       ;
; pipemwreg:mw_reg|wrn[3]                                                                                                                   ; 6       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~104                                                                                               ; 6       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[13]~18                                                                                             ; 6       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[14]~17                                                                                             ; 6       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~27                                                                                              ; 6       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~22                                                                                              ; 6       ;
; pipedereg:de_reg|eimm[11]                                                                                                                 ; 6       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~20                                                                                              ; 6       ;
; pipedereg:de_reg|eb[12]                                                                                                                   ; 6       ;
; pipedereg:de_reg|eimm[15]                                                                                                                 ; 6       ;
; pipedereg:de_reg|eb[14]                                                                                                                   ; 6       ;
; pipedereg:de_reg|eimm[7]                                                                                                                  ; 6       ;
; pipedereg:de_reg|ea[28]                                                                                                                   ; 6       ;
; pipedereg:de_reg|ea[29]                                                                                                                   ; 6       ;
; pipedereg:de_reg|ea[30]                                                                                                                   ; 6       ;
; pipedereg:de_reg|ea[31]                                                                                                                   ; 6       ;
; pipedereg:de_reg|ea[15]                                                                                                                   ; 6       ;
; pipedereg:de_reg|ea[16]                                                                                                                   ; 6       ;
; clock                                                                                                                                     ; 6       ;
; pipeir:inst_reg|inst[25]                                                                                                                  ; 6       ;
; pipeir:inst_reg|inst[5]                                                                                                                   ; 6       ;
; pipeid:id_stage|pipecu:cu|dregrt                                                                                                          ; 5       ;
; pipeemreg:em_reg|malu[9]                                                                                                                  ; 5       ;
; pipeemreg:em_reg|malu[11]                                                                                                                 ; 5       ;
; pipeid:id_stage|pipecu:cu|comb~3                                                                                                          ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~15                                                                                              ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~18                                                                                               ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~12                                                                                               ; 5       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[10]~14                                                                                             ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~9                                                                                                ; 5       ;
; pipedereg:de_reg|eb[6]                                                                                                                    ; 5       ;
; pipedereg:de_reg|eb[7]                                                                                                                    ; 5       ;
; pipedereg:de_reg|eb[8]                                                                                                                    ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~21                                                                                              ; 5       ;
; pipedereg:de_reg|eimm[12]                                                                                                                 ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~19                                                                                              ; 5       ;
; pipedereg:de_reg|eimm[13]                                                                                                                 ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~17                                                                                              ; 5       ;
; pipedereg:de_reg|eimm[14]                                                                                                                 ; 5       ;
; pipedereg:de_reg|eb[5]                                                                                                                    ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~1                                                                                               ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~9                                                                                               ; 5       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~3                                                                                               ; 5       ;
; pipedereg:de_reg|ea[18]                                                                                                                   ; 5       ;
; pipedereg:de_reg|ea[9]                                                                                                                    ; 5       ;
; pipedereg:de_reg|ea[10]                                                                                                                   ; 5       ;
; pipedereg:de_reg|ea[11]                                                                                                                   ; 5       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[2]                                                                              ; 5       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[1]                                                                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[4]                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[17]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[19]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[20]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[21]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[22]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[23]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[24]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[25]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[26]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[27]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[28]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[29]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[30]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[5]                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[6]                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[7]                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[8]                              ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[15]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[16]                             ; 5       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[2]                              ; 5       ;
; pipeemreg:em_reg|mrn[3]~DUPLICATE                                                                                                         ; 4       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[1]                                                          ; 4       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[3]                                                          ; 4       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|WideOr0~0                                                     ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~30                                                                                                    ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~24                                                                                                    ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~21                                                                                                    ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~3                                                                                                     ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~1                                                                                                     ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~46                                                                                               ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[12]~19                                                                                             ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[16]~16                                                                                             ; 4       ;
; pipeemreg:em_reg|malu[8]                                                                                                                  ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~29                                                                                              ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~29                                                                                               ; 4       ;
; pipeemreg:em_reg|malu[10]                                                                                                                 ; 4       ;
; pipeid:id_stage|pipecu:cu|comb~4                                                                                                          ; 4       ;
; pipeid:id_stage|pipecu:cu|pcsource[0]~0                                                                                                   ; 4       ;
; pipeid:id_stage|pipecu:cu|daluimm~0                                                                                                       ; 4       ;
; pipeemreg:em_reg|mrn[4]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mrn[0]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ern0[2]                                                                                                                  ; 4       ;
; pipedereg:de_reg|ern0[1]                                                                                                                  ; 4       ;
; pipedereg:de_reg|ern0[0]                                                                                                                  ; 4       ;
; pipedereg:de_reg|em2reg                                                                                                                   ; 4       ;
; pipedereg:de_reg|ern0[4]                                                                                                                  ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~20                                                                                               ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~17                                                                                               ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~15                                                                                               ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~17                                                                                                 ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~16                                                                                                 ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~14                                                                                                 ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~13                                                                                                 ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~13                                                                                               ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~41                                                                                              ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~40                                                                                              ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~38                                                                                              ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[17]~12                                                                                             ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight0~6                                                                                               ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~32                                                                                              ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~28                                                                                              ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~18                                                                                              ; 4       ;
; pipedereg:de_reg|eimm[5]                                                                                                                  ; 4       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~4                                                                                               ; 4       ;
; pipedereg:de_reg|ea[3]                                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[22]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[23]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[24]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[25]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[26]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[27]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[17]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[19]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[20]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[21]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[12]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[13]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[14]                                                                                                                   ; 4       ;
; pipedereg:de_reg|ea[7]                                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[8]                                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[5]                                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[6]                                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[2]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[0]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[22]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[23]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[24]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[25]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[27]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[29]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[30]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[31]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[20]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[21]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[26]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[15]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[16]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[17]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[18]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[19]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[9]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[10]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[11]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[12]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[8]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[14]                                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[4]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[5]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[6]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[7]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[1]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[2]                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mwmem                                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[3]                                                                                                                    ; 4       ;
; sc_display:show|LessThan1~7                                                                                                               ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[1]                                                                              ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[3]                                                                              ; 4       ;
; sc_display:show|LessThan0~7                                                                                                               ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[1]                                                                              ; 4       ;
; sc_display:show|num2[0]                                                                                                                   ; 4       ;
; sc_display:show|num0[0]                                                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[10]~235                                                                                               ; 4       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[9]~231                                                                                                ; 4       ;
; pipeid:id_stage|mux4x32:alu_a|Mux0~12                                                                                                     ; 4       ;
; pipeid:id_stage|mux4x32:alu_a|Mux1~12                                                                                                     ; 4       ;
; pipeid:id_stage|mux4x32:alu_a|Mux2~12                                                                                                     ; 4       ;
; pipeid:id_stage|mux4x32:alu_a|Mux3~12                                                                                                     ; 4       ;
; pipeir:inst_reg|inst[11]                                                                                                                  ; 4       ;
; pipeir:inst_reg|inst[12]                                                                                                                  ; 4       ;
; pipeir:inst_reg|inst[13]                                                                                                                  ; 4       ;
; pipeir:inst_reg|inst[14]                                                                                                                  ; 4       ;
; pipeir:inst_reg|inst[10]                                                                                                                  ; 4       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[31]                             ; 4       ;
; pipeir:inst_reg|inst[7]                                                                                                                   ; 4       ;
; pipeexe:exe_stage|Add0~33                                                                                                                 ; 4       ;
; pipeexe:exe_stage|Add0~29                                                                                                                 ; 4       ;
; pipeir:inst_reg|inst[4]                                                                                                                   ; 4       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_26~1                   ; 4       ;
; pipeemreg:em_reg|mrn[1]~DUPLICATE                                                                                                         ; 3       ;
; pipedereg:de_reg|ewreg~DUPLICATE                                                                                                          ; 3       ;
; pipeemreg:em_reg|mb[28]~DUPLICATE                                                                                                         ; 3       ;
; pipeemreg:em_reg|mb[13]~DUPLICATE                                                                                                         ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux14~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux4~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux5~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux12~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux11~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux10~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux8~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux9~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux6~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux14~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux12~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux11~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux10~10                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux9~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux8~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux7~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux6~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux5~10                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux4~10                                                                                                     ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[30]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[29]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[28]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[27]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[26]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[25]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[24]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[23]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[22]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[21]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[20]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[19]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[18]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[17]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[16]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[15]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[14]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[13]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[12]                                                                             ; 3       ;
; pipeid:id_stage|WideNor0~13                                                                                                               ; 3       ;
; pipeid:id_stage|WideNor0~6                                                                                                                ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[11]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[10]                                                                             ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[9]                                                                              ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[8]                                                                              ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[11]~146                                                                                               ; 3       ;
; pipeid:id_stage|pipecu:cu|i_rs~0                                                                                                          ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux31~11                                                                                                    ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[0]~30                                                                                      ; 3       ;
; pipeemreg:em_reg|malu[1]                                                                                                                  ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux0~10                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[22]~142                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[23]~139                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[24]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[24]~136                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[25]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[25]~133                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[26]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[26]~130                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[27]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[27]~127                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[28]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[28]~124                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[29]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~119                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[30]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[30]~113                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~109                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~108                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~107                                                                                                ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[29]~103                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[31]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux0~5                                                                                                      ; 3       ;
; pipeemreg:em_reg|malu[17]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[17]~102                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux13~11                                                                                                    ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~56                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[18]~96                                                                                                ; 3       ;
; pipeemreg:em_reg|malu[19]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[19]~94                                                                                                ; 3       ;
; pipeemreg:em_reg|malu[20]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[20]~90                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~49                                                                                               ; 3       ;
; pipeemreg:em_reg|malu[21]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[21]~87                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~47                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux19~11                                                                                                    ; 3       ;
; pipeemreg:em_reg|malu[12]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[12]~80                                                                                                ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[12]~76                                                                                                ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux18~11                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[13]~75                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~39                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[13]~72                                                                                                ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux17~11                                                                                                    ; 3       ;
; pipeemreg:em_reg|malu[14]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[14]~71                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~37                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[14]~68                                                                                                ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux16~10                                                                                                    ; 3       ;
; pipeemreg:em_reg|malu[15]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux16~5                                                                                                     ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~35                                                                                               ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux0~0                                                                                                      ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux15~10                                                                                                    ; 3       ;
; pipeemreg:em_reg|malu[16]                                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux15~8                                                                                                     ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~32                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~67                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~62                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~61                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[9]~60                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~27                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[10]~54                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~25                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[7]~43                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~23                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[11]~15                                                                                             ; 3       ;
; pipeid:id_stage|pipecu:cu|dshift~0                                                                                                        ; 3       ;
; pipeid:id_stage|pipecu:cu|comb~2                                                                                                          ; 3       ;
; pipeid:id_stage|pipecu:cu|daluimm~1                                                                                                       ; 3       ;
; pipeid:id_stage|pipecu:cu|dm2reg~0                                                                                                        ; 3       ;
; pipeemreg:em_reg|mrn[2]                                                                                                                   ; 3       ;
; pipeid:id_stage|Equal6~0                                                                                                                  ; 3       ;
; pipedereg:de_reg|ern0[3]                                                                                                                  ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[7]                                                                              ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[6]                                                                              ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[5]                                                                              ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[4]                                                                              ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~35                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~73                                                                                              ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~67                                                                                              ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~21                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[4]~31                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[5]~29                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~63                                                                                              ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~56                                                                                              ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~53                                                                                              ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[5]~26                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[7]~24                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~49                                                                                              ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[7]~21                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[6]~19                                                                                                 ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[6]~12                                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~39                                                                                              ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~11                                                                                               ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~10                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~8                                                                                                  ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~7                                                                                                  ; 3       ;
; pipedereg:de_reg|eb[0]                                                                                                                    ; 3       ;
; pipedereg:de_reg|eb[1]                                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~5                                                                                                  ; 3       ;
; pipedereg:de_reg|eb[4]                                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~3                                                                                                  ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~2                                                                                                  ; 3       ;
; pipedereg:de_reg|ea[4]                                                                                                                    ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~8                                                                                               ; 3       ;
; pipeexe:exe_stage|alu:al_unit|ShiftRight1~5                                                                                               ; 3       ;
; pipedereg:de_reg|eb[2]                                                                                                                    ; 3       ;
; pipedereg:de_reg|eb[3]                                                                                                                    ; 3       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|Selector0~0                                                   ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[2]                                                                              ; 3       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[2]                                                                              ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[2]~251                                                                                                ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[3]~243                                                                                                ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux25~12                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux26~14                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[11]~239                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux23~14                                                                                                    ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux24~12                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[21]~227                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux10~14                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[20]~223                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux11~14                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[19]~219                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux12~14                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[18]~215                                                                                               ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[17]~211                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux14~14                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[27]~203                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux4~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[26]~199                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux5~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[25]~195                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux6~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[24]~191                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux7~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[23]~187                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux8~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[22]~183                                                                                               ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux9~14                                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[1]~175                                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_unit|Mux31~3                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux2~12                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux3~12                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_b|Mux1~12                                                                                                     ; 3       ;
; pipeid:id_stage|mux4x32:alu_a|Mux27~14                                                                                                    ; 3       ;
; pipeir:inst_reg|dpc4[28]                                                                                                                  ; 3       ;
; pipeir:inst_reg|dpc4[29]                                                                                                                  ; 3       ;
; pipeir:inst_reg|dpc4[30]                                                                                                                  ; 3       ;
; pipeir:inst_reg|dpc4[31]                                                                                                                  ; 3       ;
; pipeir:inst_reg|dpc4[0]                                                                                                                   ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[1]                              ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[12]                             ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[13]                             ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[18]                             ; 3       ;
; pipeir:inst_reg|inst[6]                                                                                                                   ; 3       ;
; pipeir:inst_reg|inst[9]                                                                                                                   ; 3       ;
; pipeexe:exe_stage|Add0~117                                                                                                                ; 3       ;
; pipeexe:exe_stage|Add0~113                                                                                                                ; 3       ;
; pipeexe:exe_stage|Add0~109                                                                                                                ; 3       ;
; pipeexe:exe_stage|Add0~105                                                                                                                ; 3       ;
; pipeexe:exe_stage|Add0~101                                                                                                                ; 3       ;
; pipeexe:exe_stage|Add0~97                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~93                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~89                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~85                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~81                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~77                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~73                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~69                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~65                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~61                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~57                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~53                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~49                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~45                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~41                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~37                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~25                                                                                                                 ; 3       ;
; pipeir:inst_reg|inst[8]                                                                                                                   ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[3]                              ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[9]                              ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[10]                             ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[11]                             ; 3       ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|q_a[14]                             ; 3       ;
; pipeexe:exe_stage|Add0~21                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~17                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~13                                                                                                                 ; 3       ;
; pipeexe:exe_stage|Add0~9                                                                                                                  ; 3       ;
; pipeemreg:em_reg|malu[0]~DUPLICATE                                                                                                        ; 2       ;
; pipeemreg:em_reg|malu[22]~DUPLICATE                                                                                                       ; 2       ;
; pipeemreg:em_reg|malu[13]~DUPLICATE                                                                                                       ; 2       ;
; pipedereg:de_reg|eimm[10]~DUPLICATE                                                                                                       ; 2       ;
; mem_clock~input                                                                                                                           ; 2       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[0]                                                          ; 2       ;
; pipeif:if_stage|mux4x32:new_pc|Mux30~2                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux16~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~23                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux1~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux3~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux2~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux16~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux15~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux3~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux2~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux1~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux0~10                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux24~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux23~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux26~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux27~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux27~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux26~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux24~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux23~10                                                                                                    ; 2       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[31]                                                                             ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[16]~104          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[21]~101          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[15]~100          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[26]~97           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[20]~96           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[31]~93           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[25]~92           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[36]~89           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[30]~88           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[41]~85           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[35]~84           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[46]~81           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[40]~80           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[51]~77           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[45]~76           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[56]~73           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[50]~72           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[61]~69           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[55]~68           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[66]~65           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[60]~64           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[71]~61           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[65]~60           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[76]~57           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[70]~56           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[81]~53           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[75]~52           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[86]~49           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[80]~48           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[91]~45           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[85]~44           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[96]~41           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[90]~40           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[101]~37          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[95]~36           ; 2       ;
; pipepc:prog_cnt|pc[1]~0                                                                                                                   ; 2       ;
; pipeid:id_stage|WideNor0~12                                                                                                               ; 2       ;
; pipeid:id_stage|WideNor0~8                                                                                                                ; 2       ;
; pipeid:id_stage|WideNor0~7                                                                                                                ; 2       ;
; pipeid:id_stage|WideNor0~5                                                                                                                ; 2       ;
; pipeid:id_stage|WideNor0~3                                                                                                                ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[10]~174                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[10]~173                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[9]~172                                                                                                ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[9]~171                                                                                                ; 2       ;
; pipeid:id_stage|WideNor0~0                                                                                                                ; 2       ;
; pipeid:id_stage|comb~0                                                                                                                    ; 2       ;
; pipepc:prog_cnt|pc[7]                                                                                                                     ; 2       ;
; pipepc:prog_cnt|pc[6]                                                                                                                     ; 2       ;
; pipepc:prog_cnt|pc[5]                                                                                                                     ; 2       ;
; pipepc:prog_cnt|pc[4]                                                                                                                     ; 2       ;
; pipepc:prog_cnt|pc[3]                                                                                                                     ; 2       ;
; pipepc:prog_cnt|pc[2]                                                                                                                     ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[106]~33          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[100]~32          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[111]~29          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[105]~28          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[116]~25          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[110]~24          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[121]~20          ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[115]~19          ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[0]~170                                                                                                ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[22]~169                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[23]~168                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[18]~158                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[13]~153                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[8]~149                                                                                                ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_jal|y[10]~147                                                                                               ; 2       ;
; pipemem:mem_stage|write_datamem_enable~0                                                                                                  ; 2       ;
; pipeexe:exe_stage|ern[3]                                                                                                                  ; 2       ;
; pipeexe:exe_stage|ern[1]                                                                                                                  ; 2       ;
; pipeexe:exe_stage|ern[2]                                                                                                                  ; 2       ;
; pipeid:id_stage|mux2x5:dreg|y[3]~4                                                                                                        ; 2       ;
; pipeid:id_stage|pipecu:cu|dwreg                                                                                                           ; 2       ;
; sc_display:show|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[140]~16          ; 2       ;
; pipeid:id_stage|pipecu:cu|wpcir~2                                                                                                         ; 2       ;
; pipeid:id_stage|pipecu:cu|wpcir~1                                                                                                         ; 2       ;
; pipeid:id_stage|pipecu:cu|i_rs~1                                                                                                          ; 2       ;
; pipeid:id_stage|pipecu:cu|i_jr~0                                                                                                          ; 2       ;
; pipeid:id_stage|pipecu:cu|comb~6                                                                                                          ; 2       ;
; pipeid:id_stage|always0~4                                                                                                                 ; 2       ;
; pipeid:id_stage|pipecu:cu|daluc[1]~5                                                                                                      ; 2       ;
; pipeid:id_stage|pipecu:cu|djal~0                                                                                                          ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux31~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux30~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux22~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux22~9                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux20~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux20~9                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux21~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux21~9                                                                                                     ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux19~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux18~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux16~10                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux17~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux15~22                                                                                                    ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][4]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][4]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][4]                                                                                                ; 2       ;
; pipeid:id_stage|mux4x32:alu_b|Mux13~11                                                                                                    ; 2       ;
; pipedereg:de_reg|epc4[0]                                                                                                                  ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][0]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][0]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][0]                                                                                                ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~10                                                                                                    ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~82                                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_unit|ShiftLeft0~81                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][1]                                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][1]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][1]                                                                                                ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~11                                                                                                    ; 2       ;
; pipeid:id_stage|mux4x32:alu_a|Mux28~10                                                                                                    ; 2       ;
; pipeid:id_stage|offset[18]~0                                                                                                              ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[22]~29                                                                                             ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[22]~21                                                                                              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][22]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][22]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][22]                                                                                               ; 2       ;
; pipeemreg:em_reg|malu[23]                                                                                                                 ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[23]~28                                                                                             ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[23]~20                                                                                              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][23]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[27][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[18][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[29][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[21][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[25][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[17][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[28][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[20][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[24][23]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[16][23]                                                                                               ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_aluimm|y[24]~27                                                                                             ; 2       ;
; pipeexe:exe_stage|mux2x32:mux_shift|y[24]~19                                                                                              ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[10][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[9][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][24]                                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[31][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[23][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[19][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[30][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[22][24]                                                                                               ; 2       ;
; pipeid:id_stage|regfile:rf|register[26][24]                                                                                               ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_2ci1:auto_generated|ALTSYNCRAM      ; AUTO ; ROM         ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1           ; 0          ; ./test_instmem.mif ; M10K_X26_Y35_N0 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1           ; 0          ; ./test_datamem.mif ; M10K_X26_Y32_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,881 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 197 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 1,873 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,102 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 479 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 4 / 16 ( 25 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,322 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 319 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 468 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 2,343 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,711 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 12 / 360 ( 3 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 11           ; 53           ; 53           ; 53           ; 53           ; 11           ; 53           ; 53           ; 53           ; 53           ; 11           ; 53           ; 53           ; 53           ; 53           ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_clock          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port1[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port0[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port1[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port0[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port1[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port0[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port0[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_port1[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                       ;
+------------------------------------------+----------------------+-------------------+
; Source Clock(s)                          ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------+----------------------+-------------------+
; clock                                    ; mem_clock,clock      ; 101.4             ;
; mem_clock,clock                          ; clock                ; 46.4              ;
; mem_clock,clock,pipeemreg:em_reg|malu[2] ; clock                ; 43.6              ;
; mem_clock,clock                          ; mem_clock            ; 28.4              ;
; clock                                    ; clock                ; 24.1              ;
; pipeemreg:em_reg|malu[2]                 ; clock                ; 11.3              ;
; mem_clock,clock                          ; mem_clock,clock      ; 11.0              ;
; mem_clock                                ; mem_clock            ; 6.5               ;
+------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------+
; Source Register                                                                                                                      ; Destination Register    ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------+
; clock                                                                                                                                ; clock                   ; 6.454             ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[3]                                                     ; pipemwreg:mw_reg|wmo[3] ; 3.535             ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[2]                                                     ; pipemwreg:mw_reg|wmo[2] ; 3.322             ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[1]                                                     ; pipemwreg:mw_reg|wmo[1] ; 3.259             ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|ram_block1a0~porta_datain_reg0 ; pipedereg:de_reg|ea[0]  ; 3.243             ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_fql1:auto_generated|ram_block1a0~porta_we_reg      ; pipedereg:de_reg|ea[0]  ; 3.243             ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[0]                                                     ; pipedereg:de_reg|ea[0]  ; 2.773             ;
; pipeemreg:em_reg|malu[7]                                                                                                             ; pipedereg:de_reg|ea[0]  ; 2.710             ;
; pipeemreg:em_reg|mm2reg                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.700             ;
; pipedereg:de_reg|eimm[0]                                                                                                             ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[16][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[24][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[20][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[28][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[17][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[25][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[21][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[29][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[18][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[26][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[22][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[30][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[19][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[27][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[23][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[31][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[4][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[5][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[6][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[7][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[1][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[2][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[3][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[8][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[9][0]                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[10][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[11][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[12][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[13][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[14][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipeid:id_stage|regfile:rf|register[15][0]                                                                                           ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[4]                                                                                                             ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[3]                                                                                                             ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[16]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[12]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[13]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[15]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[31]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[27]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[20]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[14]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[24]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[24]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[25]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[25]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[13]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[21]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[21]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[20]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[14]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[15]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[14]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[11]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[11]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[11]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[28]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[28]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[31]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[15]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[18]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[29]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[29]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[30]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[30]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[13]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[12]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ealuc[3]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[19]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[19]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[23]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[23]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[26]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[26]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[10]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[10]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[10]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[18]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eimm[31]                                                                                                            ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[22]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[27]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[9]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[9]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[12]                                                                                                              ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[8]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[8]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[7]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[7]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|ea[6]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[6]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
; pipedereg:de_reg|eb[5]                                                                                                               ; pipedereg:de_reg|ea[0]  ; 2.656             ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "pipelined_computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 4 clocks (4 global)
    Info (11162): clock~CLKENA0 with 1359 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): resetn~inputCLKENA0 with 1391 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): pipemem:mem_stage|dmem_clk~CLKENA0 with 137 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): mem_clock~inputCLKENA0 with 59 fanout uses global clock CLKCTRL_G4
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipelined_computer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.91 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:15
Info (144001): Generated suppressed messages file C:/Users/Mr.Han/Desktop/pipeline_computer/output_files/pipelined_computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6097 megabytes
    Info: Processing ended: Wed Jun 13 18:26:39 2018
    Info: Elapsed time: 00:01:38
    Info: Total CPU time (on all processors): 00:02:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mr.Han/Desktop/pipeline_computer/output_files/pipelined_computer.fit.smsg.


