# Prova 3

* [dicas gerais para questões do código Verilog do Bloqueio no Decode e da solução com Forward](https://www.youtube.com/playlist?list=PLcvOyD_LMr6lsG3LIi-69elMPP1-Stk5l)
* 

# Simuladores

[webriscv](https://webriscv.dii.unisi.it/)
[venus](https://venus.kvakil.me/)

# Implementação em Verilog

* [Risc-v 2023 com Animacao sem forward](https://colab.research.google.com/drive/1Z7sWHoCHQXy_A7IAcb5jAx217aG47x6r?usp=sharing)
* [Capitulo 4 do livro Patterson - Slides](https://docs.google.com/presentation/d/1ztqfccs7TybpBk6Xqyg3BRS_BEc2WtihyqBCcf3xrYM/edit)
* [Slides com datapath](https://docs.google.com/presentation/d/1IgIKxOrqwadU0sN3GxPt8boIPTwe8aiGKqHJ0VyEK8M/edit#slide=id.p)
* [Explicacoes do controle de hazard e forward](https://docs.google.com/presentation/d/139fkUELTPbqwLA-9y-7ck_yOIOx7PdpEcZCnKd0UStg/edit?usp=sharing)

## Tarefas de 2023
* [Trabalho de Forward de ALU e que também inclui forward de lw e sw](https://colab.research.google.com/drive/16yZ_1yzPSSOeAIbk_ERJQiNoBd4rj5wu?usp=sharing)
 * [playlist de video com explicacoes do trabalho](https://www.youtube.com/playlist?list=PLcvOyD_LMr6mRv0HAC5B2yBQXstZ8YzNQ)
   
## Outras versões parciais em Verilog
* [Riscv que tem forward e branch no 4 estágio](https://colab.research.google.com/drive/1kg6gkRT1AL5b0oyjJeS2eJgKopQWC3a6?usp=sharing)
* [Riscv que tem branch no segundo estágio](https://colab.research.google.com/drive/1772rQAbKzk3NLSNou_iHZG6L5c5eCXSn?usp=sharing)
