

================================================================
== Vivado HLS Report for 'inference_mult_1_84_84_10_s'
================================================================
* Date:           Tue Jun  7 02:03:06 2016

* Version:        2015.4 (Build 1412921 on Wed Nov 18 09:58:55 AM 2015)
* Project:        convnet_cpp
* Solution:       solution1
* Product family: virtex7
* Target device:  xc7vx690tffg1761-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      9.00|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  441|  441|  441|  441|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+-----+-----+----------+-----------+-----------+------+----------+
        |               |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name   | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------+-----+-----+----------+-----------+-----------+------+----------+
        |- mult_label4  |  439|  439|       341|         11|          1|    10|    yes   |
        +---------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|       6|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     40|    2840|    2792|
|Memory           |        0|      -|    2688|     420|
|Multiplexer      |        -|      -|       -|    2003|
|Register         |        -|      -|    7581|    2532|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     40|   13109|    7753|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|      1|       1|       1|
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +----------------------------------------------+----------------------------------------+---------+-------+-----+-----+
    |                   Instance                   |                 Module                 | BRAM_18K| DSP48E|  FF | LUT |
    +----------------------------------------------+----------------------------------------+---------+-------+-----+-----+
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1813  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1814  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1815  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1816  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1817  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1818  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1819  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fadd_32ns_32ns_32_4_full_dsp_U1820  |inference_fadd_32ns_32ns_32_4_full_dsp  |        0|      2|  227|  214|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1821   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1822   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1823   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1824   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1825   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1826   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1827   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    |inference_fmul_32ns_32ns_32_2_max_dsp_U1828   |inference_fmul_32ns_32ns_32_2_max_dsp   |        0|      3|  128|  135|
    +----------------------------------------------+----------------------------------------+---------+-------+-----+-----+
    |Total                                         |                                        |        0|     40| 2840| 2792|
    +----------------------------------------------+----------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +---------+-----------------------------------+---------+----+----+------+-----+------+-------------+
    |  Memory |               Module              | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +---------+-----------------------------------+---------+----+----+------+-----+------+-------------+
    |W5_0_U   |inference_mult_1_84_84_10_s_W5_0   |        0|  32|   5|    10|   32|     1|          320|
    |W5_1_U   |inference_mult_1_84_84_10_s_W5_1   |        0|  32|   5|    10|   32|     1|          320|
    |W5_10_U  |inference_mult_1_84_84_10_s_W5_10  |        0|  32|   5|    10|   32|     1|          320|
    |W5_11_U  |inference_mult_1_84_84_10_s_W5_11  |        0|  32|   5|    10|   32|     1|          320|
    |W5_12_U  |inference_mult_1_84_84_10_s_W5_12  |        0|  32|   5|    10|   32|     1|          320|
    |W5_13_U  |inference_mult_1_84_84_10_s_W5_13  |        0|  32|   5|    10|   32|     1|          320|
    |W5_14_U  |inference_mult_1_84_84_10_s_W5_14  |        0|  32|   5|    10|   32|     1|          320|
    |W5_15_U  |inference_mult_1_84_84_10_s_W5_15  |        0|  32|   5|    10|   32|     1|          320|
    |W5_16_U  |inference_mult_1_84_84_10_s_W5_16  |        0|  32|   5|    10|   32|     1|          320|
    |W5_17_U  |inference_mult_1_84_84_10_s_W5_17  |        0|  32|   5|    10|   32|     1|          320|
    |W5_18_U  |inference_mult_1_84_84_10_s_W5_18  |        0|  32|   5|    10|   32|     1|          320|
    |W5_19_U  |inference_mult_1_84_84_10_s_W5_19  |        0|  32|   5|    10|   32|     1|          320|
    |W5_2_U   |inference_mult_1_84_84_10_s_W5_2   |        0|  32|   5|    10|   32|     1|          320|
    |W5_20_U  |inference_mult_1_84_84_10_s_W5_20  |        0|  32|   5|    10|   32|     1|          320|
    |W5_21_U  |inference_mult_1_84_84_10_s_W5_21  |        0|  32|   5|    10|   32|     1|          320|
    |W5_22_U  |inference_mult_1_84_84_10_s_W5_22  |        0|  32|   5|    10|   32|     1|          320|
    |W5_23_U  |inference_mult_1_84_84_10_s_W5_23  |        0|  32|   5|    10|   32|     1|          320|
    |W5_24_U  |inference_mult_1_84_84_10_s_W5_24  |        0|  32|   5|    10|   32|     1|          320|
    |W5_25_U  |inference_mult_1_84_84_10_s_W5_25  |        0|  32|   5|    10|   32|     1|          320|
    |W5_26_U  |inference_mult_1_84_84_10_s_W5_26  |        0|  32|   5|    10|   32|     1|          320|
    |W5_27_U  |inference_mult_1_84_84_10_s_W5_27  |        0|  32|   5|    10|   32|     1|          320|
    |W5_28_U  |inference_mult_1_84_84_10_s_W5_28  |        0|  32|   5|    10|   32|     1|          320|
    |W5_29_U  |inference_mult_1_84_84_10_s_W5_29  |        0|  32|   5|    10|   32|     1|          320|
    |W5_3_U   |inference_mult_1_84_84_10_s_W5_3   |        0|  32|   5|    10|   32|     1|          320|
    |W5_30_U  |inference_mult_1_84_84_10_s_W5_30  |        0|  32|   5|    10|   32|     1|          320|
    |W5_31_U  |inference_mult_1_84_84_10_s_W5_31  |        0|  32|   5|    10|   32|     1|          320|
    |W5_32_U  |inference_mult_1_84_84_10_s_W5_32  |        0|  32|   5|    10|   32|     1|          320|
    |W5_33_U  |inference_mult_1_84_84_10_s_W5_33  |        0|  32|   5|    10|   32|     1|          320|
    |W5_34_U  |inference_mult_1_84_84_10_s_W5_34  |        0|  32|   5|    10|   32|     1|          320|
    |W5_35_U  |inference_mult_1_84_84_10_s_W5_35  |        0|  32|   5|    10|   32|     1|          320|
    |W5_36_U  |inference_mult_1_84_84_10_s_W5_36  |        0|  32|   5|    10|   32|     1|          320|
    |W5_37_U  |inference_mult_1_84_84_10_s_W5_37  |        0|  32|   5|    10|   32|     1|          320|
    |W5_38_U  |inference_mult_1_84_84_10_s_W5_38  |        0|  32|   5|    10|   32|     1|          320|
    |W5_39_U  |inference_mult_1_84_84_10_s_W5_39  |        0|  32|   5|    10|   32|     1|          320|
    |W5_4_U   |inference_mult_1_84_84_10_s_W5_4   |        0|  32|   5|    10|   32|     1|          320|
    |W5_40_U  |inference_mult_1_84_84_10_s_W5_40  |        0|  32|   5|    10|   32|     1|          320|
    |W5_41_U  |inference_mult_1_84_84_10_s_W5_41  |        0|  32|   5|    10|   32|     1|          320|
    |W5_42_U  |inference_mult_1_84_84_10_s_W5_42  |        0|  32|   5|    10|   32|     1|          320|
    |W5_43_U  |inference_mult_1_84_84_10_s_W5_43  |        0|  32|   5|    10|   32|     1|          320|
    |W5_44_U  |inference_mult_1_84_84_10_s_W5_44  |        0|  32|   5|    10|   32|     1|          320|
    |W5_45_U  |inference_mult_1_84_84_10_s_W5_45  |        0|  32|   5|    10|   32|     1|          320|
    |W5_46_U  |inference_mult_1_84_84_10_s_W5_46  |        0|  32|   5|    10|   32|     1|          320|
    |W5_47_U  |inference_mult_1_84_84_10_s_W5_47  |        0|  32|   5|    10|   32|     1|          320|
    |W5_48_U  |inference_mult_1_84_84_10_s_W5_48  |        0|  32|   5|    10|   32|     1|          320|
    |W5_49_U  |inference_mult_1_84_84_10_s_W5_49  |        0|  32|   5|    10|   32|     1|          320|
    |W5_5_U   |inference_mult_1_84_84_10_s_W5_5   |        0|  32|   5|    10|   32|     1|          320|
    |W5_50_U  |inference_mult_1_84_84_10_s_W5_50  |        0|  32|   5|    10|   32|     1|          320|
    |W5_51_U  |inference_mult_1_84_84_10_s_W5_51  |        0|  32|   5|    10|   32|     1|          320|
    |W5_52_U  |inference_mult_1_84_84_10_s_W5_52  |        0|  32|   5|    10|   32|     1|          320|
    |W5_53_U  |inference_mult_1_84_84_10_s_W5_53  |        0|  32|   5|    10|   32|     1|          320|
    |W5_54_U  |inference_mult_1_84_84_10_s_W5_54  |        0|  32|   5|    10|   32|     1|          320|
    |W5_55_U  |inference_mult_1_84_84_10_s_W5_55  |        0|  32|   5|    10|   32|     1|          320|
    |W5_56_U  |inference_mult_1_84_84_10_s_W5_56  |        0|  32|   5|    10|   32|     1|          320|
    |W5_57_U  |inference_mult_1_84_84_10_s_W5_57  |        0|  32|   5|    10|   32|     1|          320|
    |W5_58_U  |inference_mult_1_84_84_10_s_W5_58  |        0|  32|   5|    10|   32|     1|          320|
    |W5_59_U  |inference_mult_1_84_84_10_s_W5_59  |        0|  32|   5|    10|   32|     1|          320|
    |W5_6_U   |inference_mult_1_84_84_10_s_W5_6   |        0|  32|   5|    10|   32|     1|          320|
    |W5_60_U  |inference_mult_1_84_84_10_s_W5_60  |        0|  32|   5|    10|   32|     1|          320|
    |W5_61_U  |inference_mult_1_84_84_10_s_W5_61  |        0|  32|   5|    10|   32|     1|          320|
    |W5_62_U  |inference_mult_1_84_84_10_s_W5_62  |        0|  32|   5|    10|   32|     1|          320|
    |W5_63_U  |inference_mult_1_84_84_10_s_W5_63  |        0|  32|   5|    10|   32|     1|          320|
    |W5_64_U  |inference_mult_1_84_84_10_s_W5_64  |        0|  32|   5|    10|   32|     1|          320|
    |W5_65_U  |inference_mult_1_84_84_10_s_W5_65  |        0|  32|   5|    10|   32|     1|          320|
    |W5_66_U  |inference_mult_1_84_84_10_s_W5_66  |        0|  32|   5|    10|   32|     1|          320|
    |W5_67_U  |inference_mult_1_84_84_10_s_W5_67  |        0|  32|   5|    10|   32|     1|          320|
    |W5_68_U  |inference_mult_1_84_84_10_s_W5_68  |        0|  32|   5|    10|   32|     1|          320|
    |W5_69_U  |inference_mult_1_84_84_10_s_W5_69  |        0|  32|   5|    10|   32|     1|          320|
    |W5_7_U   |inference_mult_1_84_84_10_s_W5_7   |        0|  32|   5|    10|   32|     1|          320|
    |W5_70_U  |inference_mult_1_84_84_10_s_W5_70  |        0|  32|   5|    10|   32|     1|          320|
    |W5_71_U  |inference_mult_1_84_84_10_s_W5_71  |        0|  32|   5|    10|   32|     1|          320|
    |W5_72_U  |inference_mult_1_84_84_10_s_W5_72  |        0|  32|   5|    10|   32|     1|          320|
    |W5_73_U  |inference_mult_1_84_84_10_s_W5_73  |        0|  32|   5|    10|   32|     1|          320|
    |W5_74_U  |inference_mult_1_84_84_10_s_W5_74  |        0|  32|   5|    10|   32|     1|          320|
    |W5_75_U  |inference_mult_1_84_84_10_s_W5_75  |        0|  32|   5|    10|   32|     1|          320|
    |W5_76_U  |inference_mult_1_84_84_10_s_W5_76  |        0|  32|   5|    10|   32|     1|          320|
    |W5_77_U  |inference_mult_1_84_84_10_s_W5_77  |        0|  32|   5|    10|   32|     1|          320|
    |W5_78_U  |inference_mult_1_84_84_10_s_W5_78  |        0|  32|   5|    10|   32|     1|          320|
    |W5_79_U  |inference_mult_1_84_84_10_s_W5_79  |        0|  32|   5|    10|   32|     1|          320|
    |W5_8_U   |inference_mult_1_84_84_10_s_W5_8   |        0|  32|   5|    10|   32|     1|          320|
    |W5_80_U  |inference_mult_1_84_84_10_s_W5_80  |        0|  32|   5|    10|   32|     1|          320|
    |W5_81_U  |inference_mult_1_84_84_10_s_W5_81  |        0|  32|   5|    10|   32|     1|          320|
    |W5_82_U  |inference_mult_1_84_84_10_s_W5_82  |        0|  32|   5|    10|   32|     1|          320|
    |W5_83_U  |inference_mult_1_84_84_10_s_W5_83  |        0|  32|   5|    10|   32|     1|          320|
    |W5_9_U   |inference_mult_1_84_84_10_s_W5_9   |        0|  32|   5|    10|   32|     1|          320|
    +---------+-----------------------------------+---------+----+----+------+-----+------+-------------+
    |Total    |                                   |        0|2688| 420|   840| 2688|    84|        26880|
    +---------+-----------------------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------+----------+-------+---+----+------------+------------+
    |     Variable Name    | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------+----------+-------+---+----+------------+------------+
    |j_1_fu_2376_p2        |     +    |      0|  0|   4|           4|           1|
    |exitcond1_fu_2370_p2  |   icmp   |      0|  0|   2|           4|           4|
    +----------------------+----------+-------+---+----+------------+------------+
    |Total                 |          |      0|  0|   6|           8|           5|
    +----------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------+----+-----------+-----+-----------+
    |          Name          | LUT| Input Size| Bits| Total Bits|
    +------------------------+----+-----------+-----+-----------+
    |A_0_0_address0          |  15|         12|    5|         60|
    |A_0_0_address1          |  10|         11|    5|         55|
    |A_1_0_address0          |  15|         12|    5|         60|
    |A_1_0_address1          |  10|         11|    5|         55|
    |A_2_0_address0          |  15|         12|    5|         60|
    |A_2_0_address1          |  10|         11|    5|         55|
    |A_3_0_address0          |  15|         12|    5|         60|
    |A_3_0_address1          |  10|         11|    5|         55|
    |ap_NS_fsm               |   6|         14|    1|         14|
    |ap_reg_ppiten_pp0_it30  |   1|          2|    1|          2|
    |grp_fu_2031_p0          |  32|          7|   32|        224|
    |grp_fu_2031_p1          |  96|         12|   32|        384|
    |grp_fu_2036_p0          |  32|          7|   32|        224|
    |grp_fu_2036_p1          |  96|         12|   32|        384|
    |grp_fu_2040_p0          |  32|          7|   32|        224|
    |grp_fu_2040_p1          |  96|         12|   32|        384|
    |grp_fu_2044_p0          |  32|          7|   32|        224|
    |grp_fu_2044_p1          |  96|         12|   32|        384|
    |grp_fu_2048_p0          |  32|          7|   32|        224|
    |grp_fu_2048_p1          |  96|         12|   32|        384|
    |grp_fu_2052_p0          |  32|          7|   32|        224|
    |grp_fu_2052_p1          |  96|         12|   32|        384|
    |grp_fu_2056_p0          |  32|          7|   32|        224|
    |grp_fu_2056_p1          |  96|         12|   32|        384|
    |grp_fu_2060_p0          |  32|          5|   32|        160|
    |grp_fu_2060_p1          |  64|          8|   32|        256|
    |grp_fu_2064_p0          |  32|          4|   32|        128|
    |grp_fu_2064_p1          |  96|         12|   32|        384|
    |grp_fu_2068_p0          |  32|          4|   32|        128|
    |grp_fu_2068_p1          |  96|         12|   32|        384|
    |grp_fu_2072_p0          |  32|          4|   32|        128|
    |grp_fu_2072_p1          |  96|         12|   32|        384|
    |grp_fu_2076_p0          |  32|          4|   32|        128|
    |grp_fu_2076_p1          |  96|         12|   32|        384|
    |grp_fu_2080_p0          |  32|          3|   32|         96|
    |grp_fu_2080_p1          |  64|         11|   32|        352|
    |grp_fu_2084_p0          |  32|          3|   32|         96|
    |grp_fu_2084_p1          |  64|         11|   32|        352|
    |grp_fu_2088_p0          |  32|          3|   32|         96|
    |grp_fu_2088_p1          |  64|         11|   32|        352|
    |grp_fu_2092_p0          |  32|          3|   32|         96|
    |grp_fu_2092_p1          |  64|         11|   32|        352|
    |j_phi_fu_2024_p4        |   4|          2|    4|          8|
    |j_reg_2020              |   4|          2|    4|          8|
    +------------------------+----+-----------+-----+-----------+
    |Total                   |2003|        378| 1074|       9004|
    +------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+----+----+-----+-----------+
    |                  Name                 | FF | LUT| Bits| Const Bits|
    +---------------------------------------+----+----+-----+-----------+
    |A_0_0_addr_10_reg_2615                 |   0|   0|    5|          5|
    |A_0_0_addr_11_reg_2635                 |   0|   0|    5|          5|
    |A_0_0_addr_12_reg_2655                 |   0|   0|    5|          5|
    |A_0_0_addr_13_reg_2675                 |   0|   0|    5|          5|
    |A_0_0_addr_14_reg_2695                 |   0|   0|    5|          5|
    |A_0_0_addr_15_reg_2715                 |   0|   0|    5|          5|
    |A_0_0_addr_16_reg_2735                 |   0|   0|    5|          5|
    |A_0_0_addr_17_reg_2755                 |   0|   0|    5|          5|
    |A_0_0_addr_18_reg_2775                 |   0|   0|    5|          5|
    |A_0_0_addr_19_reg_2795                 |   0|   0|    5|          5|
    |A_0_0_addr_1_reg_2435                  |   0|   0|    5|          5|
    |A_0_0_addr_20_reg_2815                 |   0|   0|    5|          5|
    |A_0_0_addr_2_reg_2455                  |   0|   0|    5|          5|
    |A_0_0_addr_3_reg_2475                  |   0|   0|    5|          5|
    |A_0_0_addr_4_reg_2495                  |   0|   0|    5|          5|
    |A_0_0_addr_5_reg_2515                  |   0|   0|    5|          5|
    |A_0_0_addr_6_reg_2535                  |   0|   0|    5|          5|
    |A_0_0_addr_7_reg_2555                  |   0|   0|    5|          5|
    |A_0_0_addr_8_reg_2575                  |   0|   0|    5|          5|
    |A_0_0_addr_9_reg_2595                  |   0|   0|    5|          5|
    |A_0_0_addr_reg_2415                    |   0|   0|    5|          5|
    |A_0_0_load_20_reg_4113                 |  32|   0|   32|          0|
    |A_1_0_addr_10_reg_2620                 |   0|   0|    5|          5|
    |A_1_0_addr_11_reg_2640                 |   0|   0|    5|          5|
    |A_1_0_addr_12_reg_2660                 |   0|   0|    5|          5|
    |A_1_0_addr_13_reg_2680                 |   0|   0|    5|          5|
    |A_1_0_addr_14_reg_2700                 |   0|   0|    5|          5|
    |A_1_0_addr_15_reg_2720                 |   0|   0|    5|          5|
    |A_1_0_addr_16_reg_2740                 |   0|   0|    5|          5|
    |A_1_0_addr_17_reg_2760                 |   0|   0|    5|          5|
    |A_1_0_addr_18_reg_2780                 |   0|   0|    5|          5|
    |A_1_0_addr_19_reg_2800                 |   0|   0|    5|          5|
    |A_1_0_addr_1_reg_2440                  |   0|   0|    5|          5|
    |A_1_0_addr_20_reg_2820                 |   0|   0|    5|          5|
    |A_1_0_addr_2_reg_2460                  |   0|   0|    5|          5|
    |A_1_0_addr_3_reg_2480                  |   0|   0|    5|          5|
    |A_1_0_addr_4_reg_2500                  |   0|   0|    5|          5|
    |A_1_0_addr_5_reg_2520                  |   0|   0|    5|          5|
    |A_1_0_addr_6_reg_2540                  |   0|   0|    5|          5|
    |A_1_0_addr_7_reg_2560                  |   0|   0|    5|          5|
    |A_1_0_addr_8_reg_2580                  |   0|   0|    5|          5|
    |A_1_0_addr_9_reg_2600                  |   0|   0|    5|          5|
    |A_1_0_addr_reg_2420                    |   0|   0|    5|          5|
    |A_1_0_load_20_reg_4123                 |  32|   0|   32|          0|
    |A_2_0_addr_10_reg_2625                 |   0|   0|    5|          5|
    |A_2_0_addr_11_reg_2645                 |   0|   0|    5|          5|
    |A_2_0_addr_12_reg_2665                 |   0|   0|    5|          5|
    |A_2_0_addr_13_reg_2685                 |   0|   0|    5|          5|
    |A_2_0_addr_14_reg_2705                 |   0|   0|    5|          5|
    |A_2_0_addr_15_reg_2725                 |   0|   0|    5|          5|
    |A_2_0_addr_16_reg_2745                 |   0|   0|    5|          5|
    |A_2_0_addr_17_reg_2765                 |   0|   0|    5|          5|
    |A_2_0_addr_18_reg_2785                 |   0|   0|    5|          5|
    |A_2_0_addr_19_reg_2805                 |   0|   0|    5|          5|
    |A_2_0_addr_1_reg_2445                  |   0|   0|    5|          5|
    |A_2_0_addr_20_reg_2825                 |   0|   0|    5|          5|
    |A_2_0_addr_2_reg_2465                  |   0|   0|    5|          5|
    |A_2_0_addr_3_reg_2485                  |   0|   0|    5|          5|
    |A_2_0_addr_4_reg_2505                  |   0|   0|    5|          5|
    |A_2_0_addr_5_reg_2525                  |   0|   0|    5|          5|
    |A_2_0_addr_6_reg_2545                  |   0|   0|    5|          5|
    |A_2_0_addr_7_reg_2565                  |   0|   0|    5|          5|
    |A_2_0_addr_8_reg_2585                  |   0|   0|    5|          5|
    |A_2_0_addr_9_reg_2605                  |   0|   0|    5|          5|
    |A_2_0_addr_reg_2425                    |   0|   0|    5|          5|
    |A_2_0_load_20_reg_4133                 |  32|   0|   32|          0|
    |A_3_0_addr_10_reg_2630                 |   0|   0|    5|          5|
    |A_3_0_addr_11_reg_2650                 |   0|   0|    5|          5|
    |A_3_0_addr_12_reg_2670                 |   0|   0|    5|          5|
    |A_3_0_addr_13_reg_2690                 |   0|   0|    5|          5|
    |A_3_0_addr_14_reg_2710                 |   0|   0|    5|          5|
    |A_3_0_addr_15_reg_2730                 |   0|   0|    5|          5|
    |A_3_0_addr_16_reg_2750                 |   0|   0|    5|          5|
    |A_3_0_addr_17_reg_2770                 |   0|   0|    5|          5|
    |A_3_0_addr_18_reg_2790                 |   0|   0|    5|          5|
    |A_3_0_addr_19_reg_2810                 |   0|   0|    5|          5|
    |A_3_0_addr_1_reg_2450                  |   0|   0|    5|          5|
    |A_3_0_addr_20_reg_2830                 |   0|   0|    5|          5|
    |A_3_0_addr_2_reg_2470                  |   0|   0|    5|          5|
    |A_3_0_addr_3_reg_2490                  |   0|   0|    5|          5|
    |A_3_0_addr_4_reg_2510                  |   0|   0|    5|          5|
    |A_3_0_addr_5_reg_2530                  |   0|   0|    5|          5|
    |A_3_0_addr_6_reg_2550                  |   0|   0|    5|          5|
    |A_3_0_addr_7_reg_2570                  |   0|   0|    5|          5|
    |A_3_0_addr_8_reg_2590                  |   0|   0|    5|          5|
    |A_3_0_addr_9_reg_2610                  |   0|   0|    5|          5|
    |A_3_0_addr_reg_2430                    |   0|   0|    5|          5|
    |A_3_0_load_20_reg_4143                 |  32|   0|   32|          0|
    |W5_0_load_reg_2973                     |  32|   0|   32|          0|
    |W5_10_load_reg_3063                    |  32|   0|   32|          0|
    |W5_11_load_reg_3068                    |  32|   0|   32|          0|
    |W5_12_load_reg_3073                    |  32|   0|   32|          0|
    |W5_13_load_reg_3078                    |  32|   0|   32|          0|
    |W5_14_load_reg_3083                    |  32|   0|   32|          0|
    |W5_15_load_reg_3088                    |  32|   0|   32|          0|
    |W5_16_load_reg_3173                    |  32|   0|   32|          0|
    |W5_17_load_reg_3178                    |  32|   0|   32|          0|
    |W5_18_load_reg_3183                    |  32|   0|   32|          0|
    |W5_19_load_reg_3188                    |  32|   0|   32|          0|
    |W5_1_load_reg_2978                     |  32|   0|   32|          0|
    |W5_20_load_reg_3193                    |  32|   0|   32|          0|
    |W5_21_load_reg_3198                    |  32|   0|   32|          0|
    |W5_22_load_reg_3203                    |  32|   0|   32|          0|
    |W5_23_load_reg_3208                    |  32|   0|   32|          0|
    |W5_24_load_reg_3293                    |  32|   0|   32|          0|
    |W5_25_load_reg_3298                    |  32|   0|   32|          0|
    |W5_26_load_reg_3303                    |  32|   0|   32|          0|
    |W5_27_load_reg_3308                    |  32|   0|   32|          0|
    |W5_28_load_reg_3313                    |  32|   0|   32|          0|
    |W5_29_load_reg_3318                    |  32|   0|   32|          0|
    |W5_2_load_reg_2983                     |  32|   0|   32|          0|
    |W5_30_load_reg_3323                    |  32|   0|   32|          0|
    |W5_31_load_reg_3328                    |  32|   0|   32|          0|
    |W5_32_load_reg_3413                    |  32|   0|   32|          0|
    |W5_33_load_reg_3418                    |  32|   0|   32|          0|
    |W5_34_load_reg_3423                    |  32|   0|   32|          0|
    |W5_35_load_reg_3428                    |  32|   0|   32|          0|
    |W5_36_load_reg_3433                    |  32|   0|   32|          0|
    |W5_37_load_reg_3438                    |  32|   0|   32|          0|
    |W5_38_load_reg_3443                    |  32|   0|   32|          0|
    |W5_39_load_reg_3448                    |  32|   0|   32|          0|
    |W5_3_load_reg_2988                     |  32|   0|   32|          0|
    |W5_40_load_reg_3533                    |  32|   0|   32|          0|
    |W5_41_load_reg_3538                    |  32|   0|   32|          0|
    |W5_42_load_reg_3543                    |  32|   0|   32|          0|
    |W5_43_load_reg_3548                    |  32|   0|   32|          0|
    |W5_44_load_reg_3553                    |  32|   0|   32|          0|
    |W5_45_load_reg_3558                    |  32|   0|   32|          0|
    |W5_46_load_reg_3563                    |  32|   0|   32|          0|
    |W5_47_load_reg_3568                    |  32|   0|   32|          0|
    |W5_48_load_reg_3653                    |  32|   0|   32|          0|
    |W5_49_load_reg_3658                    |  32|   0|   32|          0|
    |W5_4_load_reg_2993                     |  32|   0|   32|          0|
    |W5_50_load_reg_3663                    |  32|   0|   32|          0|
    |W5_51_load_reg_3668                    |  32|   0|   32|          0|
    |W5_52_load_reg_3673                    |  32|   0|   32|          0|
    |W5_53_load_reg_3678                    |  32|   0|   32|          0|
    |W5_54_load_reg_3683                    |  32|   0|   32|          0|
    |W5_55_load_reg_3688                    |  32|   0|   32|          0|
    |W5_56_load_reg_3773                    |  32|   0|   32|          0|
    |W5_57_load_reg_3778                    |  32|   0|   32|          0|
    |W5_58_load_reg_3783                    |  32|   0|   32|          0|
    |W5_59_load_reg_3788                    |  32|   0|   32|          0|
    |W5_5_load_reg_2998                     |  32|   0|   32|          0|
    |W5_60_load_reg_3793                    |  32|   0|   32|          0|
    |W5_61_load_reg_3798                    |  32|   0|   32|          0|
    |W5_62_load_reg_3803                    |  32|   0|   32|          0|
    |W5_63_load_reg_3808                    |  32|   0|   32|          0|
    |W5_64_load_reg_3893                    |  32|   0|   32|          0|
    |W5_65_load_reg_3898                    |  32|   0|   32|          0|
    |W5_66_load_reg_3903                    |  32|   0|   32|          0|
    |W5_67_load_reg_3908                    |  32|   0|   32|          0|
    |W5_68_load_reg_3913                    |  32|   0|   32|          0|
    |W5_69_load_reg_3918                    |  32|   0|   32|          0|
    |W5_6_load_reg_3003                     |  32|   0|   32|          0|
    |W5_70_load_reg_3923                    |  32|   0|   32|          0|
    |W5_71_load_reg_3928                    |  32|   0|   32|          0|
    |W5_72_load_reg_4013                    |  32|   0|   32|          0|
    |W5_73_load_reg_4018                    |  32|   0|   32|          0|
    |W5_74_load_reg_4023                    |  32|   0|   32|          0|
    |W5_75_load_reg_4028                    |  32|   0|   32|          0|
    |W5_76_load_reg_4033                    |  32|   0|   32|          0|
    |W5_77_load_reg_4038                    |  32|   0|   32|          0|
    |W5_78_load_reg_4043                    |  32|   0|   32|          0|
    |W5_79_load_reg_4048                    |  32|   0|   32|          0|
    |W5_7_load_reg_3008                     |  32|   0|   32|          0|
    |W5_80_load_reg_4118                    |  32|   0|   32|          0|
    |W5_81_load_reg_4128                    |  32|   0|   32|          0|
    |W5_82_load_reg_4138                    |  32|   0|   32|          0|
    |W5_83_load_reg_4148                    |  32|   0|   32|          0|
    |W5_8_load_reg_3053                     |  32|   0|   32|          0|
    |W5_9_load_reg_3058                     |  32|   0|   32|          0|
    |ap_CS_fsm                              |  13|   0|   13|          0|
    |ap_reg_ppiten_pp0_it0                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it10                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it11                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it12                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it13                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it14                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it15                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it16                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it17                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it18                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it19                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it20                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it21                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it22                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it23                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it24                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it25                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it26                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it27                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it28                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it29                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it3                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it30                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it4                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it5                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it6                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it7                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it8                  |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it9                  |   1|   0|    1|          0|
    |ap_reg_ppstg_tmp_3_3_reg_3148_pp0_it1  |  32|   0|   32|          0|
    |ap_reg_ppstg_tmp_3_4_reg_3153_pp0_it1  |  32|   0|   32|          0|
    |exitcond1_reg_2835                     |   1|   0|    1|          0|
    |j_1_reg_2839                           |   4|   0|    4|          0|
    |j_reg_2020                             |   4|   0|    4|          0|
    |newIndex_reg_2968                      |   2|   0|    2|          0|
    |out_1_20_reg_4218                      |  32|   0|   32|          0|
    |out_1_31_reg_4223                      |  32|   0|   32|          0|
    |out_1_42_reg_4228                      |  32|   0|   32|          0|
    |out_1_53_reg_4233                      |  32|   0|   32|          0|
    |out_1_64_reg_4238                      |  32|   0|   32|          0|
    |out_1_75_reg_4243                      |  32|   0|   32|          0|
    |out_1_s_reg_4213                       |  32|   0|   32|          0|
    |reg_2096                               |  32|   0|   32|          0|
    |reg_2101                               |  32|   0|   32|          0|
    |reg_2106                               |  32|   0|   32|          0|
    |reg_2111                               |  32|   0|   32|          0|
    |reg_2116                               |  32|   0|   32|          0|
    |reg_2121                               |  32|   0|   32|          0|
    |reg_2126                               |  32|   0|   32|          0|
    |reg_2131                               |  32|   0|   32|          0|
    |reg_2136                               |  32|   0|   32|          0|
    |reg_2141                               |  32|   0|   32|          0|
    |reg_2146                               |  32|   0|   32|          0|
    |reg_2151                               |  32|   0|   32|          0|
    |reg_2156                               |  32|   0|   32|          0|
    |reg_2161                               |  32|   0|   32|          0|
    |reg_2166                               |  32|   0|   32|          0|
    |reg_2171                               |  32|   0|   32|          0|
    |reg_2176                               |  32|   0|   32|          0|
    |reg_2181                               |  32|   0|   32|          0|
    |reg_2186                               |  32|   0|   32|          0|
    |reg_2191                               |  32|   0|   32|          0|
    |reg_2196                               |  32|   0|   32|          0|
    |reg_2201                               |  32|   0|   32|          0|
    |reg_2206                               |  32|   0|   32|          0|
    |reg_2211                               |  32|   0|   32|          0|
    |reg_2216                               |  32|   0|   32|          0|
    |reg_2221                               |  32|   0|   32|          0|
    |reg_2226                               |  32|   0|   32|          0|
    |reg_2231                               |  32|   0|   32|          0|
    |reg_2236                               |  32|   0|   32|          0|
    |reg_2241                               |  32|   0|   32|          0|
    |reg_2246                               |  32|   0|   32|          0|
    |reg_2251                               |  32|   0|   32|          0|
    |reg_2256                               |  32|   0|   32|          0|
    |reg_2261                               |  32|   0|   32|          0|
    |reg_2266                               |  32|   0|   32|          0|
    |reg_2271                               |  32|   0|   32|          0|
    |reg_2276                               |  32|   0|   32|          0|
    |reg_2281                               |  32|   0|   32|          0|
    |reg_2286                               |  32|   0|   32|          0|
    |reg_2291                               |  32|   0|   32|          0|
    |reg_2296                               |  32|   0|   32|          0|
    |reg_2301                               |  32|   0|   32|          0|
    |reg_2306                               |  32|   0|   32|          0|
    |reg_2311                               |  32|   0|   32|          0|
    |reg_2316                               |  32|   0|   32|          0|
    |reg_2321                               |  32|   0|   32|          0|
    |reg_2326                               |  32|   0|   32|          0|
    |reg_2331                               |  32|   0|   32|          0|
    |reg_2336                               |  32|   0|   32|          0|
    |reg_2341                               |  32|   0|   32|          0|
    |reg_2346                               |  32|   0|   32|          0|
    |reg_2351                               |  32|   0|   32|          0|
    |reg_2356                               |  32|   0|   32|          0|
    |reg_2361                               |  32|   0|   32|          0|
    |tmp_10_reg_2964                        |   2|   0|    2|          0|
    |tmp_3_10_reg_3268                      |  32|   0|   32|          0|
    |tmp_3_11_reg_3273                      |  32|   0|   32|          0|
    |tmp_3_12_reg_3278                      |  32|   0|   32|          0|
    |tmp_3_13_reg_3283                      |  32|   0|   32|          0|
    |tmp_3_14_reg_3288                      |  32|   0|   32|          0|
    |tmp_3_15_reg_3373                      |  32|   0|   32|          0|
    |tmp_3_16_reg_3378                      |  32|   0|   32|          0|
    |tmp_3_17_reg_3383                      |  32|   0|   32|          0|
    |tmp_3_18_reg_3388                      |  32|   0|   32|          0|
    |tmp_3_19_reg_3393                      |  32|   0|   32|          0|
    |tmp_3_1_reg_3138                       |  32|   0|   32|          0|
    |tmp_3_20_reg_3398                      |  32|   0|   32|          0|
    |tmp_3_21_reg_3403                      |  32|   0|   32|          0|
    |tmp_3_22_reg_3408                      |  32|   0|   32|          0|
    |tmp_3_23_reg_3493                      |  32|   0|   32|          0|
    |tmp_3_24_reg_3498                      |  32|   0|   32|          0|
    |tmp_3_25_reg_3503                      |  32|   0|   32|          0|
    |tmp_3_26_reg_3508                      |  32|   0|   32|          0|
    |tmp_3_27_reg_3513                      |  32|   0|   32|          0|
    |tmp_3_28_reg_3518                      |  32|   0|   32|          0|
    |tmp_3_29_reg_3523                      |  32|   0|   32|          0|
    |tmp_3_2_reg_3143                       |  32|   0|   32|          0|
    |tmp_3_30_reg_3528                      |  32|   0|   32|          0|
    |tmp_3_31_reg_3613                      |  32|   0|   32|          0|
    |tmp_3_32_reg_3618                      |  32|   0|   32|          0|
    |tmp_3_33_reg_3623                      |  32|   0|   32|          0|
    |tmp_3_34_reg_3628                      |  32|   0|   32|          0|
    |tmp_3_35_reg_3633                      |  32|   0|   32|          0|
    |tmp_3_36_reg_3638                      |  32|   0|   32|          0|
    |tmp_3_37_reg_3643                      |  32|   0|   32|          0|
    |tmp_3_38_reg_3648                      |  32|   0|   32|          0|
    |tmp_3_39_reg_3733                      |  32|   0|   32|          0|
    |tmp_3_3_reg_3148                       |  32|   0|   32|          0|
    |tmp_3_40_reg_3738                      |  32|   0|   32|          0|
    |tmp_3_41_reg_3743                      |  32|   0|   32|          0|
    |tmp_3_42_reg_3748                      |  32|   0|   32|          0|
    |tmp_3_43_reg_3753                      |  32|   0|   32|          0|
    |tmp_3_44_reg_3758                      |  32|   0|   32|          0|
    |tmp_3_45_reg_3763                      |  32|   0|   32|          0|
    |tmp_3_46_reg_3768                      |  32|   0|   32|          0|
    |tmp_3_47_reg_3853                      |  32|   0|   32|          0|
    |tmp_3_48_reg_3858                      |  32|   0|   32|          0|
    |tmp_3_49_reg_3863                      |  32|   0|   32|          0|
    |tmp_3_4_reg_3153                       |  32|   0|   32|          0|
    |tmp_3_50_reg_3868                      |  32|   0|   32|          0|
    |tmp_3_51_reg_3873                      |  32|   0|   32|          0|
    |tmp_3_52_reg_3878                      |  32|   0|   32|          0|
    |tmp_3_53_reg_3883                      |  32|   0|   32|          0|
    |tmp_3_54_reg_3888                      |  32|   0|   32|          0|
    |tmp_3_55_reg_3973                      |  32|   0|   32|          0|
    |tmp_3_56_reg_3978                      |  32|   0|   32|          0|
    |tmp_3_57_reg_3983                      |  32|   0|   32|          0|
    |tmp_3_58_reg_3988                      |  32|   0|   32|          0|
    |tmp_3_59_reg_3993                      |  32|   0|   32|          0|
    |tmp_3_5_reg_3158                       |  32|   0|   32|          0|
    |tmp_3_60_reg_3998                      |  32|   0|   32|          0|
    |tmp_3_61_reg_4003                      |  32|   0|   32|          0|
    |tmp_3_62_reg_4008                      |  32|   0|   32|          0|
    |tmp_3_63_reg_4073                      |  32|   0|   32|          0|
    |tmp_3_64_reg_4078                      |  32|   0|   32|          0|
    |tmp_3_65_reg_4083                      |  32|   0|   32|          0|
    |tmp_3_66_reg_4088                      |  32|   0|   32|          0|
    |tmp_3_67_reg_4093                      |  32|   0|   32|          0|
    |tmp_3_68_reg_4098                      |  32|   0|   32|          0|
    |tmp_3_69_reg_4103                      |  32|   0|   32|          0|
    |tmp_3_6_reg_3163                       |  32|   0|   32|          0|
    |tmp_3_70_reg_4108                      |  32|   0|   32|          0|
    |tmp_3_71_reg_4153                      |  32|   0|   32|          0|
    |tmp_3_72_reg_4158                      |  32|   0|   32|          0|
    |tmp_3_73_reg_4163                      |  32|   0|   32|          0|
    |tmp_3_74_reg_4168                      |  32|   0|   32|          0|
    |tmp_3_75_reg_4173                      |  32|   0|   32|          0|
    |tmp_3_76_reg_4178                      |  32|   0|   32|          0|
    |tmp_3_77_reg_4183                      |  32|   0|   32|          0|
    |tmp_3_78_reg_4188                      |  32|   0|   32|          0|
    |tmp_3_79_reg_4193                      |  32|   0|   32|          0|
    |tmp_3_7_reg_3168                       |  32|   0|   32|          0|
    |tmp_3_80_reg_4198                      |  32|   0|   32|          0|
    |tmp_3_81_reg_4203                      |  32|   0|   32|          0|
    |tmp_3_82_reg_4208                      |  32|   0|   32|          0|
    |tmp_3_8_reg_3253                       |  32|   0|   32|          0|
    |tmp_3_9_reg_3258                       |  32|   0|   32|          0|
    |tmp_3_reg_3133                         |  32|   0|   32|          0|
    |tmp_3_s_reg_3263                       |  32|   0|   32|          0|
    |tmp_s_reg_2844                         |   4|   0|   64|         60|
    |newIndex_reg_2968                      |   0|   2|    2|          0|
    |tmp_10_reg_2964                        |   0|   2|    2|          0|
    |tmp_3_10_reg_3268                      |   0|  32|   32|          0|
    |tmp_3_11_reg_3273                      |   0|  32|   32|          0|
    |tmp_3_12_reg_3278                      |   0|  32|   32|          0|
    |tmp_3_13_reg_3283                      |   0|  32|   32|          0|
    |tmp_3_14_reg_3288                      |   0|  32|   32|          0|
    |tmp_3_15_reg_3373                      |   0|  32|   32|          0|
    |tmp_3_16_reg_3378                      |   0|  32|   32|          0|
    |tmp_3_17_reg_3383                      |   0|  32|   32|          0|
    |tmp_3_18_reg_3388                      |   0|  32|   32|          0|
    |tmp_3_19_reg_3393                      |   0|  32|   32|          0|
    |tmp_3_20_reg_3398                      |   0|  32|   32|          0|
    |tmp_3_21_reg_3403                      |   0|  32|   32|          0|
    |tmp_3_22_reg_3408                      |   0|  32|   32|          0|
    |tmp_3_23_reg_3493                      |   0|  32|   32|          0|
    |tmp_3_24_reg_3498                      |   0|  32|   32|          0|
    |tmp_3_25_reg_3503                      |   0|  32|   32|          0|
    |tmp_3_26_reg_3508                      |   0|  32|   32|          0|
    |tmp_3_27_reg_3513                      |   0|  32|   32|          0|
    |tmp_3_28_reg_3518                      |   0|  32|   32|          0|
    |tmp_3_29_reg_3523                      |   0|  32|   32|          0|
    |tmp_3_30_reg_3528                      |   0|  32|   32|          0|
    |tmp_3_31_reg_3613                      |   0|  32|   32|          0|
    |tmp_3_32_reg_3618                      |   0|  32|   32|          0|
    |tmp_3_33_reg_3623                      |   0|  32|   32|          0|
    |tmp_3_34_reg_3628                      |   0|  32|   32|          0|
    |tmp_3_35_reg_3633                      |   0|  32|   32|          0|
    |tmp_3_36_reg_3638                      |   0|  32|   32|          0|
    |tmp_3_37_reg_3643                      |   0|  32|   32|          0|
    |tmp_3_38_reg_3648                      |   0|  32|   32|          0|
    |tmp_3_39_reg_3733                      |   0|  32|   32|          0|
    |tmp_3_40_reg_3738                      |   0|  32|   32|          0|
    |tmp_3_41_reg_3743                      |   0|  32|   32|          0|
    |tmp_3_42_reg_3748                      |   0|  32|   32|          0|
    |tmp_3_43_reg_3753                      |   0|  32|   32|          0|
    |tmp_3_44_reg_3758                      |   0|  32|   32|          0|
    |tmp_3_45_reg_3763                      |   0|  32|   32|          0|
    |tmp_3_46_reg_3768                      |   0|  32|   32|          0|
    |tmp_3_47_reg_3853                      |   0|  32|   32|          0|
    |tmp_3_48_reg_3858                      |   0|  32|   32|          0|
    |tmp_3_49_reg_3863                      |   0|  32|   32|          0|
    |tmp_3_50_reg_3868                      |   0|  32|   32|          0|
    |tmp_3_51_reg_3873                      |   0|  32|   32|          0|
    |tmp_3_52_reg_3878                      |   0|  32|   32|          0|
    |tmp_3_53_reg_3883                      |   0|  32|   32|          0|
    |tmp_3_54_reg_3888                      |   0|  32|   32|          0|
    |tmp_3_55_reg_3973                      |   0|  32|   32|          0|
    |tmp_3_56_reg_3978                      |   0|  32|   32|          0|
    |tmp_3_57_reg_3983                      |   0|  32|   32|          0|
    |tmp_3_58_reg_3988                      |   0|  32|   32|          0|
    |tmp_3_59_reg_3993                      |   0|  32|   32|          0|
    |tmp_3_5_reg_3158                       |   0|  32|   32|          0|
    |tmp_3_60_reg_3998                      |   0|  32|   32|          0|
    |tmp_3_61_reg_4003                      |   0|  32|   32|          0|
    |tmp_3_62_reg_4008                      |   0|  32|   32|          0|
    |tmp_3_63_reg_4073                      |   0|  32|   32|          0|
    |tmp_3_64_reg_4078                      |   0|  32|   32|          0|
    |tmp_3_65_reg_4083                      |   0|  32|   32|          0|
    |tmp_3_66_reg_4088                      |   0|  32|   32|          0|
    |tmp_3_67_reg_4093                      |   0|  32|   32|          0|
    |tmp_3_68_reg_4098                      |   0|  32|   32|          0|
    |tmp_3_69_reg_4103                      |   0|  32|   32|          0|
    |tmp_3_6_reg_3163                       |   0|  32|   32|          0|
    |tmp_3_70_reg_4108                      |   0|  32|   32|          0|
    |tmp_3_71_reg_4153                      |   0|  32|   32|          0|
    |tmp_3_72_reg_4158                      |   0|  32|   32|          0|
    |tmp_3_73_reg_4163                      |   0|  32|   32|          0|
    |tmp_3_74_reg_4168                      |   0|  32|   32|          0|
    |tmp_3_75_reg_4173                      |   0|  32|   32|          0|
    |tmp_3_76_reg_4178                      |   0|  32|   32|          0|
    |tmp_3_77_reg_4183                      |   0|  32|   32|          0|
    |tmp_3_78_reg_4188                      |   0|  32|   32|          0|
    |tmp_3_79_reg_4193                      |   0|  32|   32|          0|
    |tmp_3_7_reg_3168                       |   0|  32|   32|          0|
    |tmp_3_80_reg_4198                      |   0|  32|   32|          0|
    |tmp_3_81_reg_4203                      |   0|  32|   32|          0|
    |tmp_3_82_reg_4208                      |   0|  32|   32|          0|
    |tmp_3_8_reg_3253                       |   0|  32|   32|          0|
    |tmp_3_9_reg_3258                       |   0|  32|   32|          0|
    |tmp_3_s_reg_3263                       |   0|  32|   32|          0|
    +---------------------------------------+----+----+-----+-----------+
    |Total                                  |7581|2532|10593|        480|
    +---------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------+-----+-----+------------+-------------------------------+--------------+
|    RTL Ports   | Dir | Bits|  Protocol  |         Source Object         |    C Type    |
+----------------+-----+-----+------------+-------------------------------+--------------+
|ap_clk          |  in |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|ap_rst          |  in |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|ap_start        |  in |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|ap_done         | out |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|ap_idle         | out |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|ap_ready        | out |    1| ap_ctrl_hs | inference_mult<1, 84, 84, 10> | return value |
|A_0_0_address0  | out |    5|  ap_memory |             A_0_0             |     array    |
|A_0_0_ce0       | out |    1|  ap_memory |             A_0_0             |     array    |
|A_0_0_q0        |  in |   32|  ap_memory |             A_0_0             |     array    |
|A_0_0_address1  | out |    5|  ap_memory |             A_0_0             |     array    |
|A_0_0_ce1       | out |    1|  ap_memory |             A_0_0             |     array    |
|A_0_0_q1        |  in |   32|  ap_memory |             A_0_0             |     array    |
|A_1_0_address0  | out |    5|  ap_memory |             A_1_0             |     array    |
|A_1_0_ce0       | out |    1|  ap_memory |             A_1_0             |     array    |
|A_1_0_q0        |  in |   32|  ap_memory |             A_1_0             |     array    |
|A_1_0_address1  | out |    5|  ap_memory |             A_1_0             |     array    |
|A_1_0_ce1       | out |    1|  ap_memory |             A_1_0             |     array    |
|A_1_0_q1        |  in |   32|  ap_memory |             A_1_0             |     array    |
|A_2_0_address0  | out |    5|  ap_memory |             A_2_0             |     array    |
|A_2_0_ce0       | out |    1|  ap_memory |             A_2_0             |     array    |
|A_2_0_q0        |  in |   32|  ap_memory |             A_2_0             |     array    |
|A_2_0_address1  | out |    5|  ap_memory |             A_2_0             |     array    |
|A_2_0_ce1       | out |    1|  ap_memory |             A_2_0             |     array    |
|A_2_0_q1        |  in |   32|  ap_memory |             A_2_0             |     array    |
|A_3_0_address0  | out |    5|  ap_memory |             A_3_0             |     array    |
|A_3_0_ce0       | out |    1|  ap_memory |             A_3_0             |     array    |
|A_3_0_q0        |  in |   32|  ap_memory |             A_3_0             |     array    |
|A_3_0_address1  | out |    5|  ap_memory |             A_3_0             |     array    |
|A_3_0_ce1       | out |    1|  ap_memory |             A_3_0             |     array    |
|A_3_0_q1        |  in |   32|  ap_memory |             A_3_0             |     array    |
|C_0_0_address0  | out |    2|  ap_memory |             C_0_0             |     array    |
|C_0_0_ce0       | out |    1|  ap_memory |             C_0_0             |     array    |
|C_0_0_we0       | out |    1|  ap_memory |             C_0_0             |     array    |
|C_0_0_d0        | out |   32|  ap_memory |             C_0_0             |     array    |
|C_1_0_address0  | out |    2|  ap_memory |             C_1_0             |     array    |
|C_1_0_ce0       | out |    1|  ap_memory |             C_1_0             |     array    |
|C_1_0_we0       | out |    1|  ap_memory |             C_1_0             |     array    |
|C_1_0_d0        | out |   32|  ap_memory |             C_1_0             |     array    |
|C_2_0_address0  | out |    1|  ap_memory |             C_2_0             |     array    |
|C_2_0_ce0       | out |    1|  ap_memory |             C_2_0             |     array    |
|C_2_0_we0       | out |    1|  ap_memory |             C_2_0             |     array    |
|C_2_0_d0        | out |   32|  ap_memory |             C_2_0             |     array    |
|C_3_0_address0  | out |    1|  ap_memory |             C_3_0             |     array    |
|C_3_0_ce0       | out |    1|  ap_memory |             C_3_0             |     array    |
|C_3_0_we0       | out |    1|  ap_memory |             C_3_0             |     array    |
|C_3_0_d0        | out |   32|  ap_memory |             C_3_0             |     array    |
+----------------+-----+-----+------------+-------------------------------+--------------+

