### ALU

* 参照C 语言等高级语言的编程习惯，根据输入信号 sel 选择调用对应的运算模块，将输入 src0、src1 传递给该模块并获取结果。但是这一想法不符合硬件设计思想。因为 Verilog 中的模块例化与其他语言的函数调用不同，它通常作为一个单独的代码段，不能放在 if-else 等其它代码段中。从硬件的角度看，设计出的电路结构在上板之前必须是确定的。不可能根据电路的运行结果动态地生成或删除电路结构，而只能引导信号经过不同的路径。

合理的思路是，同时将两个源操作数送到所有运算单元，再通过输入信号 sel 来借助多选器选择哪个运算单元的输出作为最终的结果。即，选择的不是使用哪个模块，而是选择使用哪个模块的结果。即使没有选择某个运算，它对应的模块也依然在工作，只是没有选择它的结果而已。

