U ovom radu se razmatralo korištenje resursa višejezgarnih (CMP) procesora sa ugrađenom hardverskom i/ili softverskom podrškom za spekulativno izvršavanje niti (TLS) u cilju efikasnijeg izvršavanja dominantnih sekvencijalnih aplikacija. Međutim, primetno je da postojeći CMP procesori sa TLS podrškom zahtevaju značajne dodatne hardverske i softverske resurse za obavljanje specifičnih operacija tokom spekulativnog izvršavanja sekvencijalnih aplikacija. Ovo je inspirisalo obimnu i detaljnu komparativnu analizu CMP sistema sa TLS podrškom, gde su posebno analizirani elementi hardverske i softverske podrške za spekulaciju na registarskom i memorijskom nivou. Rezultati analize su pokazali potrebu za istraživanjem i definisanjem rešenja CMP procesora sa jednostavnijom TLS podrškom. Ova rešenja dodatno uključuju komunikaciju između spekulativnih niti na registarskom i memorijskom nivou. Definisani komunikacioni mehanizmi, performanse i skalabilnost sistema, kao i složenost hardverske i softverske podrške za spekulaciju su analizirani u toku ovog rada. Usled ovih analiza, u ovoj disertaciji je predstavljen predlog poboljšanja rešenja CMP procesora sa TLS podrškom. Uključena je i sveobuhvatna implementacija podrške za mehanizme oporavka nakon pogrešne spekulacije, dinamičko prepoznavanje narušavanja zavisnosti po podacima, te mogućnosti za kvalitativno poređenje potencijala za poboljšanje performansi. Rezultati su pokazali potencijalne dobitke na performansama, zavisno od verovatnoće da se prosleđena, potencijalno sigurna vrednost registra ispostavi kao konačna. Implementacija rešenja je bazirana na protokolu SISC-WI, uz razvoj novog simulacionog okruženja koje podržava simulaciju na nivou ciklusa. Implementacija protokola SISC-WI u realizovanom simulacionom okruženju potvrdila je ispravnost koncepta.