0.6
2019.1
May 24 2019
15:06:07
F:/MNIST_CNN_FPGA/MNIST_CNN_FPGA.sim/sim_1/synth/func/xsim/tb_top_func_synth.v,1732175287,verilog,,,,Accumulator;Accumulator_17;Accumulator_18;BUF1;BUF1_0;BUF1_1;BUF2;BUF2_6;BUF2_7;Comparator;Comparator_178;Comparator_179;FC_Controller;FC_Layer;FIFO;FIFO_2;FIFO_3;MAC;MAC_10;MAC_11;MAC_12;MAC_13;MAC_14;MAC_15;MAC_16;MAC_8;MAC_9;MaxPooling_ReLU;MaxPooling_ReLU_4;MaxPooling_ReLU_5;Max_finder;PE;PE_19;PE_20;PE_21;PE_22;PE_23;PE_Array;Sliding_Window;acc;acc_100;acc_126;acc_152;acc_48;acc_74;glbl;glbl_controller;matmul;mul;mul_101;mul_102;mul_103;mul_104;mul_105;mul_106;mul_107;mul_108;mul_109;mul_110;mul_111;mul_112;mul_113;mul_114;mul_115;mul_116;mul_117;mul_118;mul_119;mul_120;mul_121;mul_122;mul_123;mul_124;mul_125;mul_127;mul_128;mul_129;mul_130;mul_131;mul_132;mul_133;mul_134;mul_135;mul_136;mul_137;mul_138;mul_139;mul_140;mul_141;mul_142;mul_143;mul_144;mul_145;mul_146;mul_147;mul_148;mul_149;mul_150;mul_151;mul_153;mul_154;mul_155;mul_156;mul_157;mul_158;mul_159;mul_160;mul_161;mul_162;mul_163;mul_164;mul_165;mul_166;mul_167;mul_168;mul_169;mul_170;mul_171;mul_172;mul_173;mul_174;mul_175;mul_176;mul_177;mul_24;mul_25;mul_26;mul_27;mul_28;mul_29;mul_30;mul_31;mul_32;mul_33;mul_34;mul_35;mul_36;mul_37;mul_38;mul_39;mul_40;mul_41;mul_42;mul_43;mul_44;mul_45;mul_46;mul_47;mul_49;mul_50;mul_51;mul_52;mul_53;mul_54;mul_55;mul_56;mul_57;mul_58;mul_59;mul_60;mul_61;mul_62;mul_63;mul_64;mul_65;mul_66;mul_67;mul_68;mul_69;mul_70;mul_71;mul_72;mul_73;mul_75;mul_76;mul_77;mul_78;mul_79;mul_80;mul_81;mul_82;mul_83;mul_84;mul_85;mul_86;mul_87;mul_88;mul_89;mul_90;mul_91;mul_92;mul_93;mul_94;mul_95;mul_96;mul_97;mul_98;mul_99;single_port_bram;single_port_bram__parameterized0;single_port_bram__parameterized1;single_port_bram__parameterized2;top;xilinx_true_dual_port_no_change_1_clock_ram,,,,,,,,
F:/MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sim_1/new/tb_top.sv,1732174487,systemVerilog,,,,tb_top,,,,,,,,
