0.7
2020.2
Nov  8 2024
22:36:57
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.gen/sources_1/bd/wyj_test_3_3/hdl/wyj_test_3_3_wrapper.v,1745718795,verilog,,,,wyj_test_3_3_wrapper,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/ip/wyj_test_3_3_wyj74ls90_0_0/sim/wyj_test_3_3_wyj74ls90_0_0.v,1745718795,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/ip/wyj_test_3_3_wyj74ls90_1_0/sim/wyj_test_3_3_wyj74ls90_1_0.v,,wyj_test_3_3_wyj74ls90_0_0,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/ip/wyj_test_3_3_wyj74ls90_1_0/sim/wyj_test_3_3_wyj74ls90_1_0.v,1745718795,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/sim/wyj_test_3_3.v,,wyj_test_3_3_wyj74ls90_1_0,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/ipshared/2ad4/ip_74ls90.v,1745718795,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/ip/wyj_test_3_3_wyj74ls90_0_0/sim/wyj_test_3_3_wyj74ls90_0_0.v,,wyj74ls90,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.ip_user_files/bd/wyj_test_3_3/sim/wyj_test_3_3.v,1745718795,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.gen/sources_1/bd/wyj_test_3_3/hdl/wyj_test_3_3_wrapper.v,,wyj_test_3_3,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-3/wyj_test_3-3.sim/sim_1/behav/xsim/glbl.v,1724786425,verilog,,,,glbl,,,,,,,,
