<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1574037549">
  <File Type="PA-TCL" Name="PICtop.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="PICtop_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="PICtop_reports.tcl"/>
  <File Type="RDS-RDS" Name="PICtop.vds"/>
  <File Type="RDS-UTIL" Name="PICtop_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="PICtop_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="PICtop.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="PICtop_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="PICtop_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232_DMA_RAM/PIC_pkg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/PIC_pkg.vhd"/>
        <Attr Name="ImportTime" Val="1383585902"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232_DMA_RAM/RAM.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/RAM.vhd"/>
        <Attr Name="ImportTime" Val="1539002464"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../RS232top.vhd"/>
        <Attr Name="ImportTime" Val="1573920689"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../RX_RS232/RX_RS232.srcs/sources_1/new/RX_RS232.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../ShiftRegister/ShiftRegister/ShiftRegister.srcs/sources_1/new/ShiftRegister.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../TX_RS232/TX_RS232.srcs/sources_1/new/TX_RS232.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232_DMA_RAM/PICtop.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/PICtop.vhd"/>
        <Attr Name="ImportTime" Val="1539002450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232_DMA_RAM/ROM.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/ROM.vhd"/>
        <Attr Name="ImportTime" Val="1539002474"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LCSEL/RS232_DMA_RAM/RS232_test.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/RS232_test.vhd"/>
        <Attr Name="ImportTime" Val="1381240294"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="PICtop"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="fifo"/>
  <BlockFileSet Type="BlockSrcs" Name="Clk_Gen"/>
</GenRun>
