> 在学习操作系统之前，我们必须对计算机硬件系统有个大致的认识，因此这边文章主要就计算机硬件系统做一个简单的梳理

- [计算机内部组成和工作方式](#计算机内部组成和工作方式)
- [中断](#中断)
  - [中断处理过程](#中断处理过程)
  - [多级中断](#多级中断)
- [存储器层次结构设计](#存储器层次结构设计)
- [高速缓存设计原理](#高速缓存设计原理)
- [I/O控制方式](#io控制方式)
  - [可编程I/O(轮询)](#可编程io轮询)
  - [中断驱动I/O](#中断驱动io)
  - [直接存储器访问(DMA)](#直接存储器访问dma)
  - [I/O通道](#io通道)
- [多核计算机](#多核计算机)
- [计算机启动过程](#计算机启动过程)
  - [1. BIOS](#1-bios)
    - [硬件自检(Power-On Self Test,POST)](#硬件自检power-on-self-testpost)
    - [启动顺序（Boot Sequence）](#启动顺序boot-sequence)
  - [2. 主引导记录](#2-主引导记录)
  - [3. 硬盘启动](#3-硬盘启动)
    - [启动管理器（Boot Loader）](#启动管理器boot-loader)
  - [4. 操作系统](#4-操作系统)

</br>

![image-20200809221330734](https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200809221330734.png)

</br>



## 计算机内部组成和工作方式

计算机由处理器、存储器和输入输出部件组成，每类部件都有一个或多个模块。这些部件以某种方式互连，以实现计算机执行程序的主要功能。因此，计算机有4个主要的结构化部件:

- **处理器( Processor)**:控制计算机的操作，**执行数据处理功能**。只有一个处理器时，它通常指中央处理器(CPU)
- **内存( Main memory)**:**存储数据和程序**。此类存储器通常是易失性的，即当计算机关机时，存储器的内容会丢失。相对于此的是磁盘存储器，当计算机关机时，它的内容不会丢失。内存通常也称为实存储器( real memory)或主存储器( primary memory)
- **输入/输出模块(I/ O modules)**:**在计算机和外部环境之间移动数据**。外部环境由各种外部设备组成，包括辅助存储器设备(如硬盘)、通信设备和终端系统
- **总线( System bus)**:在处理器、内存和输入/输出模块间**提供通信的设施**

​       处理器的一种功能是与存储器交换数据。为此，它通常使用两个内部(对处理器而言)寄存器:**存储器地址寄存器( Memory Address Register，MAR)，用于确定下一次读/写的存储器地址:存储器缓冲寄存器( Memory Buffer Register，MBR)，存放要写入存储器的数据或从存储器中读取的数据**。同理，输入/输出地址寄存器(I / O Address Register，简称I/O AR或IO地址寄存器)用于确定一个特定的输入/输出设备，输入/输出缓冲寄存器( I / O BufterRegister，简称I/O BR或 IO缓冲寄存器)用于在输入/输出模块和处理器间交换数据。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200809222646438.png" width=500 height=460></img></div>



</br>

​		处理器执行的程序是由**一组保存在存储器中的指令组成**的。最简单的指令处理包括两步:**处理器从存储器中一次读(取)一条指令，然后执行每条指令**。程序执行是由不断重复的取指令和执行指令的过程组成的。指令执行可能涉及很多操作，具体取决于指令本身。单个指令所需要的处理称为一个指令周期。我们可以使用两个简单的步骤来描述指令周期。这两个步预分别称为**取指阶段和执行阶段**。仅当机器关机、发生某些未知错误或遇到与停机相关的程序指令时，程序执行才会停止。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200809223026221.png" width=700 height=250></img></div>

​		在每个指令周期开始时，**处理器从存储器中取一条指令**。在典型的处理器中，**程序计数器( Program Counter，PC)保存下一次要取的指令地址**。除非出现其他情况，否则处理器在每次取指令后总是递增PC，以便能按顺序取下一条指令(即位于下一个存储器地址的指令)。

</br>



## 中断

​       事实上，所有计算机都提供允许其他模块(IO、存储器)中断处理器正常处理过程的机制。中断最初是用于**提高处理器效率**的一种手段。例如：**多数IO设备都要远慢于处理器**，假设处理器给一台打印机传送数据，在每次写操作后，处理器必须暂停并保持空闲，直到打印机完成工作。暂停的时间长度可能相当于成百上千个不涉及存储器的指令周期。显然，这对于处理器的使用来说是非常浪费的。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200809225708005.png" width=700 height=500></img></div>



- (a)：遇到第一条WRITE指令，用户程序被中断，开始执行I/O程序。在I/O程序执行完成后，WRITE指令之后的用户程序立即恢复执行。**由于完成I/O操作可能要花费较长的时间，I/O程序需要挂起等待操作完成，因此用户程序会在WRITE调用处停留相当长一段时间**。
- (b)：用户程序到达系统调用 WRITE处，**但涉及的IO程序仅包括准备代码和真正的I/O命令。在这些为数不多的几条指令执行后，控制权返回到用户程序**。在这期间，外部设备忙于从计算机存储器接收数据并打印。这**种IO操作和用户程序中指令的执行是并发的**。

​       从用户程序的角度来看，中断打断了正常执行的序列。中断处理完成后，再恢复执行。用户程序并不需要为中断添加任何特殊的代码，**处理器和操作系统负责挂起用户程序，然后在同一个地方恢复执行**。

</br>



### 中断处理过程

中断激活了很多事件，包括处理器硬件中的事件和软件中的事件。当I/O设备完成一次I/O操作时，发生下列硬件事件：

- 设备给处理器**发出一个中断信号**
- 处理器在响应**中断前结束当前指令的执行**
- 处理器对中断进行测试，确定存在未响应的中断，并给提交中断的设备发送确认信号，确认信号允许该设备取消它的中断信号
- 处理器需要准备把**控制权转交到中断程序**。需要保存从中断点恢复当前程序所需要的信息，**要求的最少信息包括程序状态字(PSW)和保存在程序计数器(PC)中的下一条要执行的指令地址**，它们被压入系统控制栈。此外，还有一些其他信息被当做正在执行程序的状态的一部分。特别需要保存处理器寄存器内容，因为中断处理程序可能会用到这些寄存器，因此所有这些值和任何其他状态信息都需要保存。
- **处理器把响应此中断的中断处理程序入口地址装入程序计数器**。每类中断可有一个中断处理程序，每个设备和每类中断也可各有一个中断处理程序，具体取决于计算机系统结构和操作系统的设计。如果有多个中断处理程序，处理器就必须决定调用哪个中断处理程序，这一信息可能已包含在最初的中断信号中，否则处理器必须给发中断的设备发送请求，以获取含有所需信息的响应。
- **中断处理程序现在可以开始处理中断**，其中包括检查与I/O操作相关的状态信息或其他引起中断的事件，还可能包括给I/O设备发送附加命令或应答。
- **中断处理结束后，被保存的寄存器值从栈中释放并恢复到寄存器中**
- 最后：从**栈中恢复PSW和程序计数器的值，因为下一条要执行的指令来自前面被中断的程序**。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812165838792.png" width=400 height=700></img></div>



**保存被中断程序的所有状态信息并在以后恢复这些信息十分重要，因为中断并不是程序调用的一个例程，它可以在任何时候发生（随机性），因而可以在用户程序执行过程中的任何一点发生，它的发生是不可预测的**。

</br>



### 多级中断

至此，我们已讨论了发生一个中断的情况。假设正在处理一个中断时，可以发生一个或多个中断。

处理多个中断有两种方法：

- **正在处理一个中断时，禁止再发生中断**：禁止再发生中断的意思是处理器对任何新的中断信号不予以理睬。如果在这期间发生了中断，通常中断保持挂起，当处理器再次允许中断时，再有处理器检查。

  - 缺点：未考虑优先级和时间限制要求。

  <div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812171357202.png" width=500 height=400></img></div>

- **定义中断优先级**：允许高优先级中断打断低优先级中断的运行。

  <div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812171537290.png" width=500 height=400></img></div>

</br>



## 存储器层次结构设计

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812180358721.png" width=500 height=300></img></div>

设计者面临的困难是很明显的，由于需求是**较大的容量和每“位”较低的价格**，因而设计者通常希望使用能够提供大容量存储的存储器技术;但为满足性能要求，又需要使用昂贵的、容量相对较小且具有快速存取时间的存储器。解决这一难题的方法并不是依赖于单的存储组件或技术，而是使用存储器层次结构( memory hierarchy)。一种典型的层次结构如图所示。沿这个层次结构从上向下看时，会出现以下情况

- 每“位”的价格递减
- 容量递增。
- 存取时间递增。
- 处理器访问存储器的频率递减。

**容量大、价格较低的慢速存储器，是容量较小、价格较高的后备快速存储器。这种存储器的层次结构能够成功的关键是：低层的访问频率递减**。

</br>



## 高速缓存设计原理

​	   在全部指令周期中，**处理器在取指时至少要访问一次存储器**，而且通常还要多次访问存储器用于取操作数或保存结果。处理器执行指令的速度显然受存储周期（从存储器中读一个字或将一个字写到存储器中花的时间）的限制。长期以来，由于处理器和内存的速度不匹配，这一限制已成为很严重的问题。今年来，处理器速度的提高一直快于存储器访问速度的提高，因此需要在速度、价格和大小之间进行折中。解决办法是：**局部性原理，即在处理器和内存之间提供一个容量小且速度快的存储器，成为高速缓存**。

​       高速缓存的目的是使得访问速度接近现有的最快存储器，同时支持价格较低的大存储容量（以较为便宜的半导体存储器技术实现）**处理器试图读取存储器中的一个字节或字时，要进行一次检查以确定该字是否在高速缓存中。如果在，该字节从高速缓存传递给处理器如果不在，则将由固定数目的字节组成的一块内存数据读入高速缓存，然后该字节从高速缓存传递给处理器**。根据访问局部性原理，当块数据被取入高速缓存以满足一次存储器访问时，很可能紧接着的多次访问的数据是该块中的其他字节。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812204249680.png" width=500 height=350></img></div>



​      **内存由 2^n 个可寻址的字组成，每个字有唯一的n位地址**。为便于映射，该存储器可视为由一些固定大小的块( block)组成，每块包含K个字，即共有M = 2^n / K个块。高速缓存中有C个存储槽( slots，也称为 lines)，每个槽有K个字，槽的数量远小于存储器中块的数目(C << M)。**内存中块的某些子集驻留在高速缓存的槽中，如果读存储器中某一块的某一个字，而这个块又不在槽中，则将这个块转移到一个槽中**。由于块的数量比槽多，一个槽不可能唯一或永久地对应于一个块。因此，**每个糟中有一个标签，用以标识当前存储的是哪个块。标签通常是地址中较高的若干位，表示以这些位开始的所有地址**。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812205500080.png" width=500 height=400></img></div>

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812211437658.png" width=500 height=400></img></div>

因此，在我们设计高速缓存的时候，我们通常会考虑这样几类因素：

- 高速缓存大小：适当小的高速缓存会对性能产生明显的影响。
- 置换算法：选择置换那些在不久的将来被访问的可能性最小的块。
- 块大小：高速缓存与内存之间数据交换的单位。
- 映射函数：确定这个块将占据哪个高速缓存单元。
- 写策略：规定何时发生存储器写操作。
- 高速缓存的级数：一般分为L1级、L2级和L3级。

</br>



## I/O控制方式

执行I/O操作的技术主要有三种：可编程I/O、中断驱动I/O和直接内存存取（DMA）；在有的大、中型计算机系统中，还配置了I/O通道或I/O处理机。

</br>

### 可编程I/O(轮询)

当处理器正在执行程序并遇到一个与I/O相关的指令时，**它会通过给相应的I/O模块发命令来执行这个指令**。使用可编程I/O操作( programmed I/O)时，**I/O模块执行请求的动作并设置I/O状态寄存器中相应的位，但它并不会进一步通知处理器，尤其是它并不会中断处理器。因此处理器在执行I/O指令后，还要定期检查I/O模块的状态，以确定I/O操作是否已经完成**。可编程I/O的问题是：**处理器通常必须等待很长的时间，以确定I/O模块是否做好了接收或发送更多数据的准备**。处理器在等待期间必须不断地询问I/O模块的状态，**因此会严重降低整个系统的性能**。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812215230726.png" width=400 height=600></img></div>

</br>



### 中断驱动I/O

**由处理器给I/O模块发送I/O命令，然后处理器继续做其他一些有用的工作。当I/O模块准备好与处理器交换数据时，它将打断处理器的执行并请求服务**。处理器和前面一样执行数据传送，然后恢复处理器以前的执行过程。尽管中断驱动I/O比简单的可编程I/O更有效，但处理器仍然需要主动干预在存储器和I/O模块之间的数据传送，并且任何数据传送都必须完全通过处理器。因此这两种I/O形式都有两方面固有的缺陷:

- I/O传送速度受限于处理器测试设备和提供服务的速度。
- **处理器忙于管理I/O传送的工作，必须执行很多指令以完成I/O传送**。



<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812220206453.png" width=400 height=600></img></div>

</br>



### 直接存储器访问(DMA)

需要移动大量数据时，要使用一种更有效的技术：**直接内存存取( Direct Memory Access）直接依靠硬件系统来控制主存与设备之间的数据传送，传送期间无需CPU干预，传送结束后通常用中断方式通知CPU**。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812221248867.png" width=800 height=500></img></div>



该技术的工作方式是在**处理器读或写一块数据时，给DMA模块产生一条命令**，发送以下信息：

- 是否请求一次读或写
- 所涉I/O设备的地址
- 开始读或写的存储器单元
- 需要读或写的字数

之后处理器继续其他工作。**处理器把这个操作委托给DMA模块负责处理。DMA模块直接与存储器交互，传送整个数据块。每次传送一个字，这个过程不需要处理器参与。传送完成后，DMA模块向处理器发一个中断信号**。因此，只有在开始传送和传送结束时处理器才会参与。

DMA模块需要控制总线来与存储器进行数据传送。由于在总线使用中存在竞争，当处理器需要使用总线时，要等待DMA模块。**注意，这并不是一个中断，处理器没有保存上下文环境去做其他事情，而只是暂停一个总线周期(在总线上传输一个字的时间，挪用总线周期)**。因此，在DMA传送过程中，当处理器需要访问总线时，处理器的执行速度会变慢。尽管如此，**对多字I/O传送来说，DMA仍比中断驱动I/O和程序控制I/O更有效**。

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812222531053.png" width=400 height=400></img></div>



</br>



### I/O通道

在有的大、中型计算机系统中，还配置了I/O通道或I/O处理机。**I/O通道是 DMA 方式的发展，有自己的I/O 指令集，通过执行通道程序，与设备控制器共同实现对I/O设备的控制**

- 以**一组数据块为单位**完成数据的读(或写)控制。

- **通道控制**传输方向、数据大小、数据在内存的位置。

**一个设备可以连接到多个控制器上，而一个控制器又连接到多个通道上**。这种连接方式可以在不增加成本的基础上，增加设备到主机的通路。 

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812230444733.png" width=800 height=300></img></div>



​       在I/O通道方式中，当用户进程发出I/O请求时，CPU只需向I/O通道发送一条I/O指令，以给出其所要执行的通道程序的起址和要访问的I/O设备：用户进程阻塞以等待I/O完成，**通道则通过这行通道程序控制设备控制器，从而控制设备完成指定的I/O任务**，然后向CPU发I/O中断信号；CPU响应中断，进行善后处理并唤醒被阻塞的用户进程。

​	  **通道可实现CPU、通道和I/O设备三者的并行操作，从而有效地提高整个系统的资源利用率**。

</br>



## 多核计算机

​       **多核( multicore)计算机是指将两个或多个处理器(称为“核”)组装在同一块硅(称为“片”)上的计算机，故又名芯片多处理器( chip multiprocessor)**。每个核上**通常会包含组成一个独立处理器的所有零部件**，如寄存器、ALU、流水线硬件、控制单元，以及L1指令和数据高速缓存。除了拥有多个核之外，现代多核芯片还包含L2高速缓存，甚至在某些芯片中包含L3高速缓存

​       开发多核计算机的动机如下。几十年来，微处理器系统性能经历了稳定的指数提升过程。**性能提升的部分原因是硬件发展(如微型计算机组件的日益小型化)所带来的时钟频率的提高，以及将高速缓存向处理器移近的能力**。性能提升的另一种方法是，不断增加处理器设计的复杂度以开发指令执行和内存访问的并行化。然而，设计师在实践中达到了的极限，即很难通过设计更为复杂的处理器来达到更好的性能。**设计师们发现利用不断发展的硬件来提升性能的最好方式是：将多个处理器及数量可观的高速缓存放在单个芯片上**。



<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200812233054452.png" width=600 height=400></img></div>




## 计算机启动过程

计算机启动是一个很矛盾的过程：必须先运行程序，然后计算机才能启动，但是计算机不启动就无法运行程序！早期真的是这样，必须想尽各种办法，把一小段程序装进内存，然后计算机才能正常运行。所以，工程师们把这个过程叫做”拉鞋带”，久而久之就简称为boot了



### 1. BIOS

> BIOS（Basic Input/Output System）是基本输入输出系统的简称。BIOS 能为电脑提供最低级、最直接的硬件控制与支持，是联系最底层的硬件系统和软件系统的桥梁。为了在关机后使 BIOS 不会丢失，早期的 BIOS 存储在 ROM(Read Only Memory，断电后不会丢失内容) 中，并且其大小不会超过 64KB；而目前的 BIOS 大多有 1MB 到 2MB，所以会被存储在闪存（Flash Memory）中。

BIOS 设置程序是被固化到电脑主板上地 ROM 芯片中的一组程序，其主要功能是为电脑提供最底层的、最直接的硬件设置和控制。 BIOS 通常与**硬件系统**集成在一起（在计算机主板的 ROM 或EEPROM 中），所以也被称为**固件**

**因为系统一上电或重置，处理器要执行第一条指令的地址会被定位到BIOS存储器，初始化开始运行。打开计算机电源，计算机会首先加载BIOS**



#### 硬件自检(Power-On Self Test,POST)

BIOS中主要存放的程序包括：自诊断程序（通过读取CMOS RAM中的内容识别硬件配置，并对其进行自检和初始化）、CMOS设置程序（引导过程中，通过特殊热键启动，进行设置后，存入CMOS RAM中）、系统自动装载程序（在系统自检成功后，将磁盘相对0道0扇区上的引导程序装入内存使其运行）和主要I/O驱动程序和中断服务（BIOS和硬件直接打交道，需要加载I/O驱动程序）。

**BIOS程序首先检查，计算机硬件能否满足运行的基本条件，这叫做”硬件自检”（Power-On Self-Test），缩写为POST**。如果硬件出现问题，主板会发出不同含义的蜂鸣，启动中止。如果没有问题，屏幕就会显示出CPU、内存、硬盘等信息。



#### 启动顺序（Boot Sequence）

硬件自检完成后，BIOS把控制权转交给下一阶段的启动程序。这时，**BIOS需要知道：”下一阶段的启动程序”具体存放在哪一个设备**。也就是说，BIOS需要有一个外部储存设备的排序，排在前面的设备就是优先转交控制权的设备。这种排序叫做”启动顺序”（Boot Sequence）。打开BIOS的操作界面，里面有一项就是”设定启动顺序”。

- CD/DVD/CD-RW Drive 是从CD/DVD等方式启动
- Diskette Drive 软盘启动
- Internal HDD 硬盘启动
- USB Storage Device USB存储设备启动
- ...



### 2. 主引导记录

**BIOS按照”启动顺序”，把控制权转交给排在第一位的储存设备**。即根据用户指定的引导顺序从软盘、硬盘或是可移动设备中读取启动设备的MBR，并放入指定的位置（0x7c000）内存中。

> MBR：Master Boot Record，是装有Linux系统的硬盘的第一个扇区，也被称为主引导扇区，是计算机开机以后访问硬盘时所必须要读取的第一个扇区。告诉计算机到硬盘哪一个位置去找操作系统。

**这时，计算机读取该设备的第一个扇区，也就是读取最前面的512个字节。如果这512个字节的最后两个字节是0x55和0xAA，表明这个设备可以用于启动**；如果不是，表明设备不能用于启动，控制权于是被转交给”启动顺序”中的下一个设备

**补充MBR**

- MBR主要组成：
  - 第1-446字节：引导程序，调用操作系统的机器码
  - 第447-510字节共64字节：硬盘分区表（Partition table）
  - 第511-512字节共2字节：主引导记录签名，结束标志（0x55和0xAA）

<div align = "center"><img src = "https://kay-rick.oss-cn-beijing.aliyuncs.com/img/image-20200817180711715.png" width=450 height=300></img></div>

- MBR主要功能
  - 检查硬盘中分区表是否完好
  - 从分区表查找可引导“活动”分区，硬盘分区有很多好处。**考虑到每个区可以安装不同的操作系统，”主引导记录”因此必须知道将控制权转交给哪个区**
  - 将活动分区中第一逻辑扇区数据加载到内存中

### 3. 硬盘启动

这时，计算机的控制权就要转交给硬盘的某个分区。常见方式有：卷引导记录、扩展分区和逻辑分区和启动管理器（Boot Loader）这三种。以Linux操作系统为例

#### 启动管理器（Boot Loader）

在这种情况下，计算机读取”主引导记录”前面446字节的机器码之后，运行事先安装的”启动管理器”（Boot Loader），由用户选择启动哪一个操作系统。Linux操作系统就是以这种方式来引导硬盘。

**Boot Loader**

又叫做 操作系统内核加载器(OS kernel loader)，一个在kernel运行前运行的一段小程序，通过这段程序可以初始化硬件设备，建立内存空间的映射，将系统软硬件环境带到一个合适的状态，便于未来调用操作系统内核。

Linux下引导加载程序常见两种LILO和GNU GRUB



### 4. 操作系统

控制权转交给操作系统后，操作系统的内核首先被载入内存。

以Linux系统为例：

- 先载入/boot目录下面的kernel
- 内核加载成功后，第一个运行的程序是/sbin/init。它根据配置文件（Debian系统是/etc/initab）产生init进程。这是Linux启动后的第一个进程，pid进程编号为1，其他进程都是它的后代
- init线程加载系统的各个模块，比如窗口程序和网络程序，直至执行/bin/login程序，跳出登录界面，等待用户输入用户名和密码
- 全部启动过程完成。

