# 实验报告lab0.5&lab1

## 练习目的
通过GDB调试QEMU模拟的RISC-V计算机，验证从加电到执行应用程序第一条指令（跳转至0x80200000）的过程，了解硬件加电后的指令和功能。

## 实验环境
- QEMU
- GDB
- RISC-V架构的相关代码

## 实验过程

1. **启动模拟环境**：
   使用以下命令启动QEMU并进入调试模式：
   ```bash
   make debug
   ```
2. **连接GDB**：
   在另一个终端中，启动GDB并连接到QEMU：
   ```bash
   riscv32-unknown-elf-gdb <your_program.elf>
   ```

3. **设置断点**：
   在目标地址设置断点（0x80200000）：
   ```gdb
   break *0x80200000
   ```
4. **运行程序**：
   在GDB中运行程序，直至断点：
   ```gdb
   continue
   ```

5. **查看指令**：
   显示0x80000000处的10条指令，以了解加电后的执行流程：
   ```gdb
   x/10i 0x80000000
   ```

6. **单步执行**：
   使用单步执行指令，逐条检查执行情况：
   ```gdb
   si
   ```




## 指令分析




1. **`0x80000000: csrr a6, mhartid`**：
   - 功能：读取当前硬件线程的ID（mhartid），存入寄存器a6，标识当前执行的硬件线程。

2. **`0x80000004: bgtz a6, 0x80000108`**：
   - 功能：如果寄存器a6的值大于零，跳转到地址0x80000108，控制程序流向。

3. **`0x80000008: auipc t0, 0x0`**：
   - 功能：将立即数加到程序计数器的高位，t0寄存器用于计算后续指令的地址。

4. **`0x8000000c: addi t0, t0, 1032`**：
   - 功能：将1032加到t0寄存器的值。

5. **`0x80000010: auipc t1, 0x0`**：
   - 功能：类似于前面的auipc指令，为寄存器t1计算后续指令的地址。

6. **`0x80000014: addi t1, t1, -16`**：
   - 功能：将t1寄存器的值减少16。

7. **`0x80000018: 0x62b023`**：
   - 功能：为`sw`指令，将寄存器中的数据存储到内存中。

8. **`0x8000001c: auipc t0, 0x0`**：
   - 功能：再次计算t0的地址，准备执行后续指令。

9. **`0x80000020: addi t0, t0, 1020`**：
   - 功能：将1020加到t0寄存器的值，设置另一个数据结构的基地址。



## 结论
在本次实验中，通过GDB调试成功验证了RISC-V从加电到执行第一条指令的过程，初步学习了使用GDB调试RISC-V的基本方法，为后续实验奠定基础。



# (练习1：理解内核启动中的程序入口操作)

问题：阅读 kern/init/entry.S内容代码，结合操作系统内核启动流程，说明指令 la sp, bootstacktop 完成了什么操作，目的是什么？ tail kern_init 完成了什么操作，目的是什么？

回答：la sp, bootstacktop将bootstacktop符号的地址加载到堆栈指针寄存器sp中，为了初始化栈指针，确保内核启动过程中有足够的栈空间。tail kern_init尾调用了kern_init的C函数，为了进入一个真正的入口点。



# (扩展练习 Challenge1：描述与理解中断流程)

问题：描述ucore中处理中断异常的流程（从异常的产生开始），其中mov a0，sp的目的是什么？

回答：异常产生->根据中断向量表跳转到trapentry.S->保存上下文->执行异常处理函数->恢复上下文->返回产生异常的程序。mov a0，sp把sp的值传给a0，由a0为异常处理函数提供参数。



问题：SAVE_ALL中寄寄存器保存在栈中的位置是什么确定的？对于任何中断，__alltraps 中都需要保存所有寄存器吗？请说明理由。

回答：先是通过sp-36 * REGBYTES，留出36个寄存器的空间，然后依次让sp加上相应的偏移量来确定的，并不是需要保存所有的寄存器，如果有些寄存器不会被异常处理函数修改，则不需要保存他们的值，但在示例代码中，保存了所有的通用寄存器和4个CSR，这可能是为了代码的简便，还存在优化的空间。



# (扩增练习 Challenge2：理解上下文切换机制)

问题：在trapentry.S中汇编代码 csrw sscratch, sp；csrrw s0, sscratch, x0实现了什么操作，目的是什么？

回答：csrw sscratch, sp把sp的值写入sscratch寄存器，用于暂存原来的栈顶指针；csrrw s0, sscratch, x0先将sscratch寄存器的值写入s0，再将x0的值写入sscratch寄存器，用于把原来的栈顶指针的值写到通用寄存器里，后续存到内存中，x0的值固定是0，因此sscratch寄存器会被清零。



问题：save all里面保存了stval scause这些csr，而在restore all里面却不还原它们？那这样store的意义何在呢？

回答：stval scause这些csr的值被保存到结构体里，传给异常处理函数，异常处理函数需要他们的值来确定异常的类型等信息，当异常处理函数结束时，由于异常已经被处理完，因此它们的信息已经失去价值，因此不需要进行还原。






# (扩展练习Challenge3：完善异常中断.2)
## 实验目的
**EXPERIMENT_OBJECTIVE** := 本实验旨在实现对RISC-V架构中触发的非法指令异常的捕获与处理，  
特别是针对 `mret` 指令的非法使用，以及其他非法指令的处理。  
同时，输出相关异常信息以便调试与验证。

## 实验环境
**EXPERIMENT_ENVIRONMENT** := 硬件平台：QEMU Virt Machine  
开发环境：riscv64-ucore-labcodes  
编译工具：RISC-V GCC Toolchain

## 实验步骤
扩展练习Challenge3：完善异常中断
1. 在 `kern/trap/trap.c` 文件中，添加对 `mret` 指令的非法指令处理逻辑：  
   ```c
   case CAUSE_ILLEGAL_INSTRUCTION: {
       uint32_t illegal_inst = *(uint32_t *)(tf->epc);
       if (illegal_inst == 0x30200073) {
           cprintf("Exception type: Illegal mret instruction\n");
           cprintf("Exception address: 0x%08x\n", tf->epc);
           tf->epc += 4;
       } else {
           cprintf("Exception type: Illegal instruction\n");
           cprintf("Exception address: 0x%08x\n", tf->epc);
           tf->epc += 4;
       }
       break;
   }
   ```
2. 在`kern/trap/trap.c`文件中，添加断点的非法指令异常处理逻辑：

   ```c
   case CAUSE_BREAKPOINT:
       //断点异常处理
       /* LAB1 CHALLLENGE3   2213904 :  */
       /*(1)输出指令异常类型（ breakpoint）
        *(2)输出异常指令地址
        *(3)更新 tf->epc寄存器
       */
       cprintf("breakpoint\n");
       cprintf("instruction address:0x%08x\n", tf->epc);
       tf->epc += 4;
       break;
   ```

