TimeQuest Timing Analyzer report for MIPS_Pipeline
Wed Dec 11 22:57:44 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clock'
 28. Slow 1200mV 0C Model Hold: 'clock'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clock'
 41. Fast 1200mV 0C Model Hold: 'clock'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS_Pipeline                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; MIPS_Pipeline.sdc ; OK     ; Wed Dec 11 22:57:43 2024 ;
+-------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 173.13 MHz ; 173.13 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.776 ; -945.259           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.372 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -305.224                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.776 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]   ; clock        ; clock       ; 1.000        ; -0.020     ; 5.771      ;
; -4.757 ; InID_EX[0]                                                                            ; R1ID_EX[2]   ; clock        ; clock       ; 1.000        ; -0.066     ; 5.706      ;
; -4.736 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3]  ; clock        ; clock       ; 1.000        ; -0.049     ; 5.702      ;
; -4.712 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.705      ;
; -4.710 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][5]  ; clock        ; clock       ; 1.000        ; -0.049     ; 5.676      ;
; -4.695 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][5]   ; clock        ; clock       ; 1.000        ; -0.046     ; 5.664      ;
; -4.692 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][5]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.685      ;
; -4.684 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]  ; clock        ; clock       ; 1.000        ; -0.048     ; 5.651      ;
; -4.661 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][5]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.654      ;
; -4.617 ; regs[5][0]                                                                            ; R1ID_EX[0]   ; clock        ; clock       ; 1.000        ; -0.414     ; 5.218      ;
; -4.617 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]   ; clock        ; clock       ; 1.000        ; -0.054     ; 5.578      ;
; -4.615 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]   ; clock        ; clock       ; 1.000        ; -0.046     ; 5.584      ;
; -4.597 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][3]   ; clock        ; clock       ; 1.000        ; -0.045     ; 5.567      ;
; -4.596 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]   ; clock        ; clock       ; 1.000        ; -0.019     ; 5.592      ;
; -4.590 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]   ; clock        ; clock       ; 1.000        ; -0.024     ; 5.581      ;
; -4.580 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][2]  ; clock        ; clock       ; 1.000        ; -0.030     ; 5.565      ;
; -4.576 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][0]  ; clock        ; clock       ; 1.000        ; -0.048     ; 5.543      ;
; -4.572 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][0]  ; clock        ; clock       ; 1.000        ; -0.053     ; 5.534      ;
; -4.571 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]   ; clock        ; clock       ; 1.000        ; -0.018     ; 5.568      ;
; -4.571 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][3]   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.531      ;
; -4.559 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][1]   ; clock        ; clock       ; 1.000        ; -0.048     ; 5.526      ;
; -4.553 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.513      ;
; -4.552 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2]  ; clock        ; clock       ; 1.000        ; -0.053     ; 5.514      ;
; -4.547 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.498      ;
; -4.545 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][0]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.539      ;
; -4.545 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][0]  ; clock        ; clock       ; 1.000        ; -0.025     ; 5.535      ;
; -4.538 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]   ; clock        ; clock       ; 1.000        ; -0.050     ; 5.503      ;
; -4.530 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.524      ;
; -4.528 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]   ; clock        ; clock       ; 1.000        ; -0.064     ; 5.479      ;
; -4.527 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][2]  ; clock        ; clock       ; 1.000        ; -0.025     ; 5.517      ;
; -4.517 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.511      ;
; -4.516 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][1]  ; clock        ; clock       ; 1.000        ; -0.045     ; 5.486      ;
; -4.513 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]   ; clock        ; clock       ; 1.000        ; -0.059     ; 5.469      ;
; -4.510 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][3]   ; clock        ; clock       ; 1.000        ; -0.049     ; 5.476      ;
; -4.508 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][5]   ; clock        ; clock       ; 1.000        ; -0.023     ; 5.500      ;
; -4.508 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][5]  ; clock        ; clock       ; 1.000        ; -0.048     ; 5.475      ;
; -4.507 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][0]  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.498      ;
; -4.488 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 5.484      ;
; -4.483 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][3]   ; clock        ; clock       ; 1.000        ; -0.023     ; 5.475      ;
; -4.479 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]   ; clock        ; clock       ; 1.000        ; -0.052     ; 5.442      ;
; -4.466 ; regs[1][4]                                                                            ; R1ID_EX[4]   ; clock        ; clock       ; 1.000        ; -0.410     ; 5.071      ;
; -4.465 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][4]  ; clock        ; clock       ; 1.000        ; -0.048     ; 5.432      ;
; -4.463 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][0]   ; clock        ; clock       ; 1.000        ; -0.052     ; 5.426      ;
; -4.462 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][3]  ; clock        ; clock       ; 1.000        ; -0.049     ; 5.428      ;
; -4.459 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][5]   ; clock        ; clock       ; 1.000        ; -0.053     ; 5.421      ;
; -4.458 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][7]   ; clock        ; clock       ; 1.000        ; -0.386     ; 5.087      ;
; -4.454 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]   ; clock        ; clock       ; 1.000        ; -0.025     ; 5.444      ;
; -4.439 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][0]   ; clock        ; clock       ; 1.000        ; -0.025     ; 5.429      ;
; -4.436 ; regs[12][6]                                                                           ; R1ID_EX[6]   ; clock        ; clock       ; 1.000        ; -0.411     ; 5.040      ;
; -4.435 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2]  ; clock        ; clock       ; 1.000        ; -0.027     ; 5.423      ;
; -4.435 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][5]   ; clock        ; clock       ; 1.000        ; -0.026     ; 5.424      ;
; -4.432 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][3]   ; clock        ; clock       ; 1.000        ; -0.023     ; 5.424      ;
; -4.432 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4]  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.423      ;
; -4.431 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]  ; clock        ; clock       ; 1.000        ; -0.047     ; 5.399      ;
; -4.419 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][5]  ; clock        ; clock       ; 1.000        ; -0.047     ; 5.387      ;
; -4.406 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]  ; clock        ; clock       ; 1.000        ; -0.027     ; 5.394      ;
; -4.406 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][5]   ; clock        ; clock       ; 1.000        ; -0.045     ; 5.376      ;
; -4.406 ; InID_EX[1]                                                                            ; R1ID_EX[2]   ; clock        ; clock       ; 1.000        ; -0.066     ; 5.355      ;
; -4.405 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.399      ;
; -4.399 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][1]   ; clock        ; clock       ; 1.000        ; -0.050     ; 5.364      ;
; -4.392 ; regs[0][4]                                                                            ; RwID_EX[4]   ; clock        ; clock       ; 1.000        ; -0.410     ; 4.997      ;
; -4.389 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][5]   ; clock        ; clock       ; 1.000        ; -0.047     ; 5.357      ;
; -4.386 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][0]   ; clock        ; clock       ; 1.000        ; -0.050     ; 5.351      ;
; -4.386 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][7]  ; clock        ; clock       ; 1.000        ; -0.049     ; 5.352      ;
; -4.382 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][0]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.376      ;
; -4.381 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][0]   ; clock        ; clock       ; 1.000        ; -0.021     ; 5.375      ;
; -4.379 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.370      ;
; -4.378 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][7]   ; clock        ; clock       ; 1.000        ; -0.052     ; 5.341      ;
; -4.378 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]   ; clock        ; clock       ; 1.000        ; -0.054     ; 5.339      ;
; -4.377 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][5]   ; clock        ; clock       ; 1.000        ; -0.018     ; 5.374      ;
; -4.372 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][0]  ; clock        ; clock       ; 1.000        ; -0.061     ; 5.326      ;
; -4.366 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]   ; clock        ; clock       ; 1.000        ; -0.027     ; 5.354      ;
; -4.366 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][1]   ; clock        ; clock       ; 1.000        ; -0.023     ; 5.358      ;
; -4.359 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]   ; clock        ; clock       ; 1.000        ; -0.020     ; 5.354      ;
; -4.358 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][3]  ; clock        ; clock       ; 1.000        ; -0.051     ; 5.322      ;
; -4.351 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]   ; clock        ; clock       ; 1.000        ; -0.025     ; 5.341      ;
; -4.351 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][7]  ; clock        ; clock       ; 1.000        ; -0.055     ; 5.311      ;
; -4.350 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][3]   ; clock        ; clock       ; 1.000        ; -0.024     ; 5.341      ;
; -4.348 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.308      ;
; -4.348 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][4]   ; clock        ; clock       ; 1.000        ; -0.052     ; 5.311      ;
; -4.347 ; regs[9][3]                                                                            ; R1ID_EX[3]   ; clock        ; clock       ; 1.000        ; -0.443     ; 4.919      ;
; -4.335 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][3]  ; clock        ; clock       ; 1.000        ; -0.025     ; 5.325      ;
; -4.326 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][7]   ; clock        ; clock       ; 1.000        ; -0.028     ; 5.313      ;
; -4.326 ; InEX_MEM[2]                                                                           ; ulaEX_MEM[6] ; clock        ; clock       ; 1.000        ; -0.061     ; 5.280      ;
; -4.320 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][6]   ; clock        ; clock       ; 1.000        ; -0.019     ; 5.316      ;
; -4.318 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][6]  ; clock        ; clock       ; 1.000        ; -0.027     ; 5.306      ;
; -4.317 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6]  ; clock        ; clock       ; 1.000        ; -0.061     ; 5.271      ;
; -4.307 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][7]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.300      ;
; -4.303 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]   ; clock        ; clock       ; 1.000        ; -0.046     ; 5.272      ;
; -4.296 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][4]  ; clock        ; clock       ; 1.000        ; -0.053     ; 5.258      ;
; -4.292 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][4]   ; clock        ; clock       ; 1.000        ; -0.020     ; 5.287      ;
; -4.288 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][6]  ; clock        ; clock       ; 1.000        ; -0.048     ; 5.255      ;
; -4.287 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][1]   ; clock        ; clock       ; 1.000        ; -0.045     ; 5.257      ;
; -4.287 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][1]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.280      ;
; -4.286 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][6]   ; clock        ; clock       ; 1.000        ; -0.052     ; 5.249      ;
; -4.285 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][4]  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.278      ;
; -4.284 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][0]   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.244      ;
; -4.284 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][6]  ; clock        ; clock       ; 1.000        ; -0.053     ; 5.246      ;
; -4.280 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][0]   ; clock        ; clock       ; 1.000        ; -0.059     ; 5.236      ;
; -4.277 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][4]   ; clock        ; clock       ; 1.000        ; -0.019     ; 5.273      ;
+--------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                           ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; RwID_EX[4]              ; RwEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.374 ; RwID_EX[7]              ; RwEX_MEM[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.392 ; InMEM_WB[5]             ; mem_d_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.612      ;
; 0.396 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.616      ;
; 0.478 ; InIF_ID[14]             ; InID_EX[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.698      ;
; 0.478 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.051      ;
; 0.482 ; InMEM_WB[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.055      ;
; 0.487 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.063      ;
; 0.510 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.083      ;
; 0.515 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.516 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.550 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.771      ;
; 0.555 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.128      ;
; 0.574 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.794      ;
; 0.578 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.798      ;
; 0.586 ; InID_EX[10]             ; InEX_MEM[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.806      ;
; 0.588 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.808      ;
; 0.589 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.591 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.811      ;
; 0.591 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.811      ;
; 0.596 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.816      ;
; 0.598 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.818      ;
; 0.602 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.173      ;
; 0.607 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.827      ;
; 0.636 ; InEX_MEM[15]            ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.416      ; 1.209      ;
; 0.648 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.868      ;
; 0.671 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.049      ; 0.907      ;
; 0.673 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.893      ;
; 0.675 ; InEX_MEM[4]             ; mem_d_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.895      ;
; 0.689 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.909      ;
; 0.691 ; InEX_MEM[6]             ; InMEM_WB[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.419      ; 1.267      ;
; 0.695 ; InEX_MEM[3]             ; mem_d_rtl_0_bypass[8]                                                                 ; clock        ; clock       ; 0.000        ; 0.403      ; 1.255      ;
; 0.706 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 0.923      ;
; 0.709 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.929      ;
; 0.718 ; InMEM_WB[4]             ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.440      ; 1.315      ;
; 0.729 ; InIF_ID[15]             ; InID_EX[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.061      ; 0.947      ;
; 0.732 ; RwEX_MEM[4]             ; mem_d_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.442      ; 1.331      ;
; 0.735 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.955      ;
; 0.738 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.400      ; 1.295      ;
; 0.743 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.965      ;
; 0.744 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 0.961      ;
; 0.755 ; InMEM_WB[3]             ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.975      ;
; 0.759 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.414      ; 1.330      ;
; 0.762 ; RwEX_MEM[4]             ; mem_d~22                                                                              ; clock        ; clock       ; 0.000        ; 0.414      ; 1.333      ;
; 0.764 ; InEX_MEM[2]             ; mem_d_rtl_0_bypass[6]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 0.989      ;
; 0.769 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 1.345      ;
; 0.770 ; RwID_EX[6]              ; RwEX_MEM[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.068      ; 0.995      ;
; 0.770 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 1.346      ;
; 0.771 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.003      ;
; 0.775 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.995      ;
; 0.780 ; InEX_MEM[1]             ; mem_d_rtl_0_bypass[4]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.005      ;
; 0.788 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.400      ; 1.345      ;
; 0.793 ; mem_d_rtl_0_bypass[27]  ; regs[3][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.025      ;
; 0.794 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.370      ;
; 0.797 ; mem_d_rtl_0_bypass[19]  ; regs[3][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.029      ;
; 0.819 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.405      ; 1.381      ;
; 0.819 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.388      ; 1.394      ;
; 0.820 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.405      ; 1.382      ;
; 0.826 ; InEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 1.402      ;
; 0.833 ; RwEX_MEM[1]             ; mem_d_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.441      ; 1.431      ;
; 0.855 ; mem_d_rtl_0_bypass[24]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.075      ;
; 0.856 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.427      ;
; 0.861 ; RwEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.432      ;
; 0.865 ; RwEX_MEM[1]             ; mem_d~19                                                                              ; clock        ; clock       ; 0.000        ; 0.413      ; 1.435      ;
; 0.866 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.086      ;
; 0.867 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.084      ;
; 0.870 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.065      ; 1.092      ;
; 0.875 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.093      ;
; 0.876 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.096      ;
; 0.878 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.098      ;
; 0.881 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.101      ;
; 0.883 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.103      ;
; 0.885 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.105      ;
; 0.887 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.107      ;
; 0.899 ; RwID_EX[2]              ; RwEX_MEM[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.068      ; 1.124      ;
; 0.901 ; InEX_MEM[1]             ; InMEM_WB[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.403      ; 1.461      ;
; 0.903 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.123      ;
; 0.905 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.155      ;
; 0.906 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.128      ;
; 0.907 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.127      ;
; 0.919 ; PC[0]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.139      ;
; 0.922 ; mem_d_rtl_0_bypass[23]  ; regs[0][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.438      ; 1.517      ;
; 0.931 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.386      ; 1.504      ;
; 0.934 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.068      ; 1.159      ;
; 0.936 ; InIF_ID[13]             ; InID_EX[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.153      ;
; 0.941 ; PC[3]                   ; InIF_ID[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.068      ; 1.166      ;
; 0.941 ; RwID_EX[1]              ; RwEX_MEM[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.064      ; 1.162      ;
; 0.950 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.062      ; 1.169      ;
; 0.951 ; InEX_MEM[2]             ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.169      ;
; 0.952 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.175      ;
; 0.955 ; PC[6]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.175      ;
; 0.959 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.181      ;
; 0.971 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.257     ; 0.871      ;
; 0.972 ; InEX_MEM[14]            ; InMEM_WB[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.419      ; 1.548      ;
; 0.981 ; RwID_EX[5]              ; RwEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.068      ; 1.206      ;
; 0.986 ; InID_EX[6]              ; InEX_MEM[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.203      ;
; 0.986 ; R1ID_EX[3]              ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.206      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]                                                                           ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.912 ; 1.021 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.342 ; -0.510 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.531 ; 6.632 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.251 ; 5.323 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.555 ; 5.552 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.345 ; 6.371 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.197 ; 5.263 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.874 ; 5.912 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.740 ; 5.775 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.737 ; 5.813 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.531 ; 6.632 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.513 ; 5.573 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.207 ; 5.268 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.399 ; 5.437 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.164 ; 5.188 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.464 ; 5.476 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.422 ; 5.457 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.513 ; 5.573 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.403 ; 5.423 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.469 ; 5.516 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.086 ; 5.149 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.139 ; 5.208 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.431 ; 5.427 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.186 ; 6.212 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.086 ; 5.149 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.737 ; 5.773 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.607 ; 5.641 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.605 ; 5.678 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.367 ; 6.463 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.054 ; 5.077 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.096 ; 5.154 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.281 ; 5.317 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.054 ; 5.077 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.342 ; 5.353 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.303 ; 5.336 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.390 ; 5.446 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.287 ; 5.306 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.347 ; 5.391 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.53 MHz ; 191.53 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.221 ; -825.759          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -305.224                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -4.221 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 5.229      ;
; -4.190 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3] ; clock        ; clock       ; 1.000        ; -0.034     ; 5.171      ;
; -4.165 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.171      ;
; -4.154 ; InID_EX[0]                                                                            ; R1ID_EX[2]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.109      ;
; -4.134 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][5] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.140      ;
; -4.134 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][5] ; clock        ; clock       ; 1.000        ; -0.034     ; 5.115      ;
; -4.129 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][5]  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.109      ;
; -4.116 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5] ; clock        ; clock       ; 1.000        ; -0.034     ; 5.097      ;
; -4.094 ; regs[5][0]                                                                            ; R1ID_EX[0]  ; clock        ; clock       ; 1.000        ; -0.381     ; 4.728      ;
; -4.094 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][5] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.100      ;
; -4.088 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][3]  ; clock        ; clock       ; 1.000        ; -0.034     ; 5.069      ;
; -4.066 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.072      ;
; -4.063 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][3]  ; clock        ; clock       ; 1.000        ; -0.041     ; 5.037      ;
; -4.060 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]  ; clock        ; clock       ; 1.000        ; -0.034     ; 5.041      ;
; -4.060 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]  ; clock        ; clock       ; 1.000        ; -0.040     ; 5.035      ;
; -4.059 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][0] ; clock        ; clock       ; 1.000        ; -0.034     ; 5.040      ;
; -4.058 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.064      ;
; -4.056 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][0] ; clock        ; clock       ; 1.000        ; -0.039     ; 5.032      ;
; -4.053 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.057      ;
; -4.031 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.037      ;
; -4.030 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 5.033      ;
; -4.028 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2] ; clock        ; clock       ; 1.000        ; -0.039     ; 5.004      ;
; -4.027 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3] ; clock        ; clock       ; 1.000        ; -0.049     ; 4.993      ;
; -4.022 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][2] ; clock        ; clock       ; 1.000        ; -0.016     ; 5.021      ;
; -4.020 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]  ; clock        ; clock       ; 1.000        ; -0.049     ; 4.986      ;
; -4.013 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][1]  ; clock        ; clock       ; 1.000        ; -0.034     ; 4.994      ;
; -4.003 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][2] ; clock        ; clock       ; 1.000        ; -0.012     ; 5.006      ;
; -3.995 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]  ; clock        ; clock       ; 1.000        ; -0.044     ; 4.966      ;
; -3.991 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][1] ; clock        ; clock       ; 1.000        ; -0.031     ; 4.975      ;
; -3.988 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]  ; clock        ; clock       ; 1.000        ; -0.009     ; 4.994      ;
; -3.974 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 4.977      ;
; -3.973 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][3]  ; clock        ; clock       ; 1.000        ; -0.035     ; 4.953      ;
; -3.973 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 4.947      ;
; -3.972 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 4.978      ;
; -3.971 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]  ; clock        ; clock       ; 1.000        ; -0.036     ; 4.950      ;
; -3.967 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][1] ; clock        ; clock       ; 1.000        ; -0.006     ; 4.976      ;
; -3.966 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]  ; clock        ; clock       ; 1.000        ; -0.038     ; 4.943      ;
; -3.964 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][0]  ; clock        ; clock       ; 1.000        ; -0.038     ; 4.941      ;
; -3.953 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][3] ; clock        ; clock       ; 1.000        ; -0.035     ; 4.933      ;
; -3.947 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][3]  ; clock        ; clock       ; 1.000        ; -0.010     ; 4.952      ;
; -3.946 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 4.950      ;
; -3.945 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][7]  ; clock        ; clock       ; 1.000        ; -0.346     ; 4.614      ;
; -3.943 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]  ; clock        ; clock       ; 1.000        ; -0.013     ; 4.945      ;
; -3.942 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][0]  ; clock        ; clock       ; 1.000        ; -0.013     ; 4.944      ;
; -3.936 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][5] ; clock        ; clock       ; 1.000        ; -0.034     ; 4.917      ;
; -3.934 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][4] ; clock        ; clock       ; 1.000        ; -0.034     ; 4.915      ;
; -3.925 ; regs[1][4]                                                                            ; R1ID_EX[4]  ; clock        ; clock       ; 1.000        ; -0.377     ; 4.563      ;
; -3.924 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][3]  ; clock        ; clock       ; 1.000        ; -0.010     ; 4.929      ;
; -3.921 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4] ; clock        ; clock       ; 1.000        ; -0.012     ; 4.924      ;
; -3.920 ; regs[12][6]                                                                           ; R1ID_EX[6]  ; clock        ; clock       ; 1.000        ; -0.377     ; 4.558      ;
; -3.915 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2] ; clock        ; clock       ; 1.000        ; -0.033     ; 4.897      ;
; -3.912 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][5]  ; clock        ; clock       ; 1.000        ; -0.039     ; 4.888      ;
; -3.909 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2] ; clock        ; clock       ; 1.000        ; -0.014     ; 4.910      ;
; -3.908 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][1]  ; clock        ; clock       ; 1.000        ; -0.036     ; 4.887      ;
; -3.899 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 4.874      ;
; -3.893 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][0]  ; clock        ; clock       ; 1.000        ; -0.036     ; 4.872      ;
; -3.891 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]  ; clock        ; clock       ; 1.000        ; -0.008     ; 4.898      ;
; -3.888 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][5]  ; clock        ; clock       ; 1.000        ; -0.014     ; 4.889      ;
; -3.887 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1] ; clock        ; clock       ; 1.000        ; -0.012     ; 4.890      ;
; -3.886 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][0]  ; clock        ; clock       ; 1.000        ; -0.008     ; 4.893      ;
; -3.880 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][3] ; clock        ; clock       ; 1.000        ; -0.038     ; 4.857      ;
; -3.879 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][0]  ; clock        ; clock       ; 1.000        ; -0.009     ; 4.885      ;
; -3.878 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]  ; clock        ; clock       ; 1.000        ; -0.013     ; 4.880      ;
; -3.878 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2] ; clock        ; clock       ; 1.000        ; -0.012     ; 4.881      ;
; -3.875 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][0] ; clock        ; clock       ; 1.000        ; -0.046     ; 4.844      ;
; -3.872 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][3]  ; clock        ; clock       ; 1.000        ; -0.011     ; 4.876      ;
; -3.864 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][7] ; clock        ; clock       ; 1.000        ; -0.041     ; 4.838      ;
; -3.861 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][1]  ; clock        ; clock       ; 1.000        ; -0.011     ; 4.865      ;
; -3.858 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 4.860      ;
; -3.851 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][5] ; clock        ; clock       ; 1.000        ; -0.033     ; 4.833      ;
; -3.845 ; InID_EX[1]                                                                            ; R1ID_EX[2]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.801      ;
; -3.844 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][5]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.826      ;
; -3.841 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][7]  ; clock        ; clock       ; 1.000        ; -0.016     ; 4.840      ;
; -3.839 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][5]  ; clock        ; clock       ; 1.000        ; -0.034     ; 4.820      ;
; -3.837 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][4]  ; clock        ; clock       ; 1.000        ; -0.038     ; 4.814      ;
; -3.827 ; regs[9][3]                                                                            ; R1ID_EX[3]  ; clock        ; clock       ; 1.000        ; -0.408     ; 4.434      ;
; -3.826 ; regs[0][4]                                                                            ; RwID_EX[4]  ; clock        ; clock       ; 1.000        ; -0.377     ; 4.464      ;
; -3.822 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][7]  ; clock        ; clock       ; 1.000        ; -0.038     ; 4.799      ;
; -3.820 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][7] ; clock        ; clock       ; 1.000        ; -0.034     ; 4.801      ;
; -3.813 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][5]  ; clock        ; clock       ; 1.000        ; -0.009     ; 4.819      ;
; -3.811 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6] ; clock        ; clock       ; 1.000        ; -0.046     ; 4.780      ;
; -3.809 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]  ; clock        ; clock       ; 1.000        ; -0.041     ; 4.783      ;
; -3.803 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][4] ; clock        ; clock       ; 1.000        ; -0.009     ; 4.809      ;
; -3.797 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]  ; clock        ; clock       ; 1.000        ; -0.010     ; 4.802      ;
; -3.795 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]  ; clock        ; clock       ; 1.000        ; -0.013     ; 4.797      ;
; -3.794 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][6]  ; clock        ; clock       ; 1.000        ; -0.009     ; 4.800      ;
; -3.792 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 4.798      ;
; -3.788 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][0]  ; clock        ; clock       ; 1.000        ; -0.041     ; 4.762      ;
; -3.787 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][0]  ; clock        ; clock       ; 1.000        ; -0.044     ; 4.758      ;
; -3.786 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][1]  ; clock        ; clock       ; 1.000        ; -0.031     ; 4.770      ;
; -3.783 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][6] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.759      ;
; -3.782 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][6] ; clock        ; clock       ; 1.000        ; -0.014     ; 4.783      ;
; -3.781 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][3]  ; clock        ; clock       ; 1.000        ; -0.014     ; 4.782      ;
; -3.775 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][7] ; clock        ; clock       ; 1.000        ; -0.009     ; 4.781      ;
; -3.775 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][4]  ; clock        ; clock       ; 1.000        ; -0.010     ; 4.780      ;
; -3.770 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][4] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.746      ;
; -3.769 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][6] ; clock        ; clock       ; 1.000        ; -0.037     ; 4.747      ;
; -3.766 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][6] ; clock        ; clock       ; 1.000        ; -0.034     ; 4.747      ;
; -3.765 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]  ; clock        ; clock       ; 1.000        ; -0.034     ; 4.746      ;
; -3.764 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][6]  ; clock        ; clock       ; 1.000        ; -0.038     ; 4.741      ;
+--------+---------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; RwID_EX[4]              ; RwEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; RwID_EX[7]              ; RwEX_MEM[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.351 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.551      ;
; 0.355 ; InMEM_WB[5]             ; mem_d_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.555      ;
; 0.431 ; InIF_ID[14]             ; InID_EX[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.631      ;
; 0.458 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.346      ; 0.973      ;
; 0.464 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.465 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.468 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.350      ; 0.987      ;
; 0.470 ; InMEM_WB[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.346      ; 0.985      ;
; 0.488 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.346      ; 1.003      ;
; 0.494 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.695      ;
; 0.512 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.518 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.718      ;
; 0.525 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.346      ; 1.040      ;
; 0.529 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.529 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.529 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.529 ; InID_EX[10]             ; InEX_MEM[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.531 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.731      ;
; 0.532 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.732      ;
; 0.538 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.738      ;
; 0.547 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.747      ;
; 0.568 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 1.084      ;
; 0.575 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.775      ;
; 0.582 ; InEX_MEM[15]            ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.383      ; 1.109      ;
; 0.608 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.808      ;
; 0.610 ; InEX_MEM[4]             ; mem_d_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.810      ;
; 0.628 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.829      ;
; 0.631 ; InEX_MEM[6]             ; InMEM_WB[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.386      ; 1.161      ;
; 0.633 ; InMEM_WB[4]             ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.405      ; 1.182      ;
; 0.634 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.838      ;
; 0.638 ; InEX_MEM[3]             ; mem_d_rtl_0_bypass[8]                                                                 ; clock        ; clock       ; 0.000        ; 0.371      ; 1.153      ;
; 0.643 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.053      ; 0.840      ;
; 0.657 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.857      ;
; 0.667 ; InIF_ID[15]             ; InID_EX[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.054      ; 0.865      ;
; 0.668 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.868      ;
; 0.672 ; RwEX_MEM[4]             ; mem_d_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.408      ; 1.224      ;
; 0.673 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.068      ; 0.885      ;
; 0.676 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.059      ; 0.879      ;
; 0.678 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.367      ; 1.189      ;
; 0.679 ; InMEM_WB[3]             ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.879      ;
; 0.681 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.053      ; 0.878      ;
; 0.693 ; mem_d_rtl_0_bypass[27]  ; regs[3][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.068      ; 0.905      ;
; 0.696 ; mem_d_rtl_0_bypass[19]  ; regs[3][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.068      ; 0.908      ;
; 0.699 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.382      ; 1.225      ;
; 0.700 ; RwEX_MEM[4]             ; mem_d~22                                                                              ; clock        ; clock       ; 0.000        ; 0.382      ; 1.226      ;
; 0.704 ; InEX_MEM[2]             ; mem_d_rtl_0_bypass[6]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.909      ;
; 0.705 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.905      ;
; 0.708 ; RwID_EX[6]              ; RwEX_MEM[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.059      ; 0.911      ;
; 0.717 ; InEX_MEM[1]             ; mem_d_rtl_0_bypass[4]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.922      ;
; 0.723 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.350      ; 1.242      ;
; 0.727 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.367      ; 1.238      ;
; 0.729 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.350      ; 1.248      ;
; 0.745 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.350      ; 1.264      ;
; 0.746 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.373      ; 1.263      ;
; 0.747 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.373      ; 1.264      ;
; 0.754 ; RwEX_MEM[1]             ; mem_d_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.407      ; 1.305      ;
; 0.763 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.349      ; 1.281      ;
; 0.767 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.967      ;
; 0.775 ; mem_d_rtl_0_bypass[24]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.975      ;
; 0.778 ; InEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.350      ; 1.297      ;
; 0.778 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.978      ;
; 0.782 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.982      ;
; 0.782 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.982      ;
; 0.783 ; RwEX_MEM[1]             ; mem_d~19                                                                              ; clock        ; clock       ; 0.000        ; 0.381      ; 1.308      ;
; 0.785 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.985      ;
; 0.789 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.989      ;
; 0.795 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.058      ; 0.997      ;
; 0.795 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.052      ; 0.991      ;
; 0.802 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 1.318      ;
; 0.809 ; RwEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 1.325      ;
; 0.811 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.009      ;
; 0.812 ; mem_d_rtl_0_bypass[23]  ; regs[0][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.402      ; 1.358      ;
; 0.813 ; InEX_MEM[1]             ; InMEM_WB[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.371      ; 1.328      ;
; 0.823 ; PC[0]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.023      ;
; 0.826 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.028      ;
; 0.827 ; RwID_EX[2]              ; RwEX_MEM[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.030      ;
; 0.837 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.037      ;
; 0.839 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.061      ; 1.044      ;
; 0.840 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.040      ;
; 0.849 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.047      ; 1.065      ;
; 0.852 ; InIF_ID[13]             ; InID_EX[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.052      ; 1.048      ;
; 0.853 ; PC[6]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.053      ;
; 0.863 ; RwID_EX[1]              ; RwEX_MEM[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.057      ; 1.064      ;
; 0.864 ; PC[3]                   ; InIF_ID[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.069      ;
; 0.864 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.346      ; 1.379      ;
; 0.867 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.059      ; 1.070      ;
; 0.872 ; InEX_MEM[2]             ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.054      ; 1.070      ;
; 0.874 ; PC[4]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.074      ;
; 0.875 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.240     ; 0.779      ;
; 0.878 ; PC[2]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.078      ;
; 0.878 ; PC[0]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.078      ;
; 0.880 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.080      ;
; 0.880 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.082      ;
; 0.885 ; PC[2]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.085      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]                                                                           ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.822 ; 1.014 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.317 ; -0.560 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.162 ; 6.203 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 4.989 ; 5.015 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.269 ; 5.224 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.983 ; 5.947 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 4.930 ; 4.950 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.561 ; 5.529 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.443 ; 5.462 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.440 ; 5.456 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.162 ; 6.203 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.230 ; 5.228 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 4.942 ; 4.955 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.115 ; 5.127 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.897 ; 4.926 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.178 ; 5.162 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.147 ; 5.154 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.230 ; 5.228 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.136 ; 5.114 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.183 ; 5.188 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 4.832 ; 4.850 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 4.888 ; 4.913 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.158 ; 5.114 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.842 ; 5.807 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 4.832 ; 4.850 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.439 ; 5.407 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.324 ; 5.342 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.321 ; 5.335 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.014 ; 6.053 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 4.800 ; 4.828 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 4.844 ; 4.856 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.011 ; 5.022 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.800 ; 4.828 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.070 ; 5.055 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.041 ; 5.047 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.121 ; 5.117 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.033 ; 5.011 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.075 ; 5.078 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.319 ; -406.731          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -314.570                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.319 ; InID_EX[0]                                                                            ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.038     ; 3.288      ;
; -2.314 ; regs[5][0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.230     ; 3.091      ;
; -2.231 ; regs[12][6]                                                                           ; R1ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.228     ; 3.010      ;
; -2.180 ; regs[1][4]                                                                            ; R1ID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.228     ; 2.959      ;
; -2.141 ; regs[9][3]                                                                            ; R1ID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.244     ; 2.904      ;
; -2.126 ; InID_EX[1]                                                                            ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.037     ; 3.096      ;
; -2.117 ; regs[0][4]                                                                            ; RwID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.224     ; 2.900      ;
; -2.116 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]              ; clock        ; clock       ; 1.000        ; -0.025     ; 3.098      ;
; -2.077 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3]             ; clock        ; clock       ; 1.000        ; -0.042     ; 3.042      ;
; -2.066 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]             ; clock        ; clock       ; 1.000        ; -0.028     ; 3.045      ;
; -2.052 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][5]             ; clock        ; clock       ; 1.000        ; -0.042     ; 3.017      ;
; -2.045 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][5]              ; clock        ; clock       ; 1.000        ; -0.040     ; 3.012      ;
; -2.034 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][5]             ; clock        ; clock       ; 1.000        ; -0.028     ; 3.013      ;
; -2.027 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]              ; clock        ; clock       ; 1.000        ; -0.044     ; 2.990      ;
; -2.027 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]             ; clock        ; clock       ; 1.000        ; -0.042     ; 2.992      ;
; -2.023 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]              ; clock        ; clock       ; 1.000        ; -0.038     ; 2.992      ;
; -2.017 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][5]             ; clock        ; clock       ; 1.000        ; -0.028     ; 2.996      ;
; -2.007 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][3]              ; clock        ; clock       ; 1.000        ; -0.038     ; 2.976      ;
; -2.004 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]              ; clock        ; clock       ; 1.000        ; -0.025     ; 2.986      ;
; -2.000 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]              ; clock        ; clock       ; 1.000        ; -0.029     ; 2.978      ;
; -1.994 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]              ; clock        ; clock       ; 1.000        ; -0.024     ; 2.977      ;
; -1.990 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][3]              ; clock        ; clock       ; 1.000        ; -0.046     ; 2.951      ;
; -1.987 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][2]             ; clock        ; clock       ; 1.000        ; -0.032     ; 2.962      ;
; -1.985 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][0]             ; clock        ; clock       ; 1.000        ; -0.040     ; 2.952      ;
; -1.983 ; regs[6][0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.223     ; 2.767      ;
; -1.980 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][1]              ; clock        ; clock       ; 1.000        ; -0.041     ; 2.946      ;
; -1.975 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][0]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.938      ;
; -1.967 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][0]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.948      ;
; -1.965 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.945      ;
; -1.965 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.928      ;
; -1.965 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.937      ;
; -1.962 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][0]             ; clock        ; clock       ; 1.000        ; -0.029     ; 2.940      ;
; -1.959 ; InID_EX[0]                                                                            ; R1ID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.038     ; 2.928      ;
; -1.958 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.939      ;
; -1.954 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][0]             ; clock        ; clock       ; 1.000        ; -0.029     ; 2.932      ;
; -1.953 ; InEX_MEM[2]                                                                           ; ulaEX_MEM[6]            ; clock        ; clock       ; 1.000        ; -0.031     ; 2.929      ;
; -1.953 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][2]             ; clock        ; clock       ; 1.000        ; -0.029     ; 2.931      ;
; -1.951 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][1]             ; clock        ; clock       ; 1.000        ; -0.038     ; 2.920      ;
; -1.951 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]             ; clock        ; clock       ; 1.000        ; -0.051     ; 2.907      ;
; -1.951 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.923      ;
; -1.945 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]              ; clock        ; clock       ; 1.000        ; -0.052     ; 2.900      ;
; -1.942 ; regs[11][3]                                                                           ; RwID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.227     ; 2.722      ;
; -1.941 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][3]              ; clock        ; clock       ; 1.000        ; -0.042     ; 2.906      ;
; -1.938 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][5]              ; clock        ; clock       ; 1.000        ; -0.046     ; 2.899      ;
; -1.936 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][1]             ; clock        ; clock       ; 1.000        ; -0.024     ; 2.919      ;
; -1.935 ; regs[3][5]                                                                            ; RwID_EX[5]              ; clock        ; clock       ; 1.000        ; -0.242     ; 2.700      ;
; -1.931 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[0]              ; clock        ; clock       ; 1.000        ; 0.053      ; 2.876      ;
; -1.928 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[5]              ; clock        ; clock       ; 1.000        ; -0.034     ; 2.901      ;
; -1.927 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][3]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.906      ;
; -1.927 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]              ; clock        ; clock       ; 1.000        ; -0.048     ; 2.886      ;
; -1.925 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]              ; clock        ; clock       ; 1.000        ; -0.042     ; 2.890      ;
; -1.924 ; InID_EX[0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.038     ; 2.893      ;
; -1.921 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[1]              ; clock        ; clock       ; 1.000        ; 0.053      ; 2.866      ;
; -1.921 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][5]             ; clock        ; clock       ; 1.000        ; -0.040     ; 2.888      ;
; -1.920 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; -0.031     ; 2.896      ;
; -1.919 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.031     ; 2.895      ;
; -1.919 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]             ; clock        ; clock       ; 1.000        ; -0.040     ; 2.886      ;
; -1.918 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[12]             ; clock        ; clock       ; 1.000        ; -0.035     ; 2.890      ;
; -1.917 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[11]             ; clock        ; clock       ; 1.000        ; -0.035     ; 2.889      ;
; -1.916 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[4]              ; clock        ; clock       ; 1.000        ; -0.031     ; 2.892      ;
; -1.915 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[6]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.887      ;
; -1.914 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[14]             ; clock        ; clock       ; 1.000        ; -0.031     ; 2.890      ;
; -1.914 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]              ; clock        ; clock       ; 1.000        ; -0.045     ; 2.876      ;
; -1.913 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[3]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.885      ;
; -1.913 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][3]             ; clock        ; clock       ; 1.000        ; -0.042     ; 2.878      ;
; -1.912 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[1]              ; clock        ; clock       ; 1.000        ; -0.031     ; 2.888      ;
; -1.911 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][5]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.890      ;
; -1.910 ; RwEX_MEM[0]                                                                           ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.882      ;
; -1.906 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.887      ;
; -1.904 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][0]              ; clock        ; clock       ; 1.000        ; -0.045     ; 2.866      ;
; -1.904 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]              ; clock        ; clock       ; 1.000        ; -0.031     ; 2.880      ;
; -1.903 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[6]              ; clock        ; clock       ; 1.000        ; 0.053      ; 2.848      ;
; -1.898 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][4]             ; clock        ; clock       ; 1.000        ; -0.040     ; 2.865      ;
; -1.897 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2]             ; clock        ; clock       ; 1.000        ; -0.032     ; 2.872      ;
; -1.896 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][3]              ; clock        ; clock       ; 1.000        ; -0.029     ; 2.874      ;
; -1.896 ; RwEX_MEM[0]                                                                           ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.868      ;
; -1.895 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]             ; clock        ; clock       ; 1.000        ; -0.028     ; 2.874      ;
; -1.893 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][0]              ; clock        ; clock       ; 1.000        ; -0.031     ; 2.869      ;
; -1.892 ; InID_EX[11]                                                                           ; RwID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.036     ; 2.863      ;
; -1.890 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][0]              ; clock        ; clock       ; 1.000        ; -0.042     ; 2.855      ;
; -1.890 ; InID_EX[1]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.037     ; 2.860      ;
; -1.889 ; regs[2][7]                                                                            ; RwID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.239     ; 2.657      ;
; -1.888 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][0]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.869      ;
; -1.888 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]             ; clock        ; clock       ; 1.000        ; -0.029     ; 2.866      ;
; -1.886 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][7]              ; clock        ; clock       ; 1.000        ; -0.226     ; 2.667      ;
; -1.886 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][5]              ; clock        ; clock       ; 1.000        ; -0.044     ; 2.849      ;
; -1.885 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[15]             ; clock        ; clock       ; 1.000        ; -0.033     ; 2.859      ;
; -1.882 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4]             ; clock        ; clock       ; 1.000        ; -0.029     ; 2.860      ;
; -1.882 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][5]             ; clock        ; clock       ; 1.000        ; -0.040     ; 2.849      ;
; -1.879 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][0]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.859      ;
; -1.876 ; R0ID_EX[4]~_Duplicate_1                                                               ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.848      ;
; -1.876 ; RwEX_MEM[0]                                                                           ; R0ID_EX[0]              ; clock        ; clock       ; 1.000        ; 0.053      ; 2.821      ;
; -1.874 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][5]              ; clock        ; clock       ; 1.000        ; -0.030     ; 2.851      ;
; -1.873 ; RwEX_MEM[0]                                                                           ; InIF_ID[5]              ; clock        ; clock       ; 1.000        ; -0.034     ; 2.846      ;
; -1.872 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]              ; clock        ; clock       ; 1.000        ; -0.029     ; 2.850      ;
; -1.871 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][5]              ; clock        ; clock       ; 1.000        ; -0.038     ; 2.840      ;
; -1.869 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][0]             ; clock        ; clock       ; 1.000        ; -0.051     ; 2.825      ;
; -1.866 ; RwEX_MEM[0]                                                                           ; R0ID_EX[1]              ; clock        ; clock       ; 1.000        ; 0.053      ; 2.811      ;
; -1.865 ; RwEX_MEM[0]                                                                           ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; -0.031     ; 2.841      ;
; -1.864 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][5]              ; clock        ; clock       ; 1.000        ; -0.040     ; 2.831      ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; RwID_EX[4]              ; RwEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; RwID_EX[7]              ; RwEX_MEM[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; InMEM_WB[5]             ; mem_d_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.209 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.329      ;
; 0.245 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.226      ; 0.575      ;
; 0.249 ; InMEM_WB[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.577      ;
; 0.253 ; InIF_ID[14]             ; InID_EX[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.226      ; 0.584      ;
; 0.258 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.586      ;
; 0.267 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.286 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.226      ; 0.616      ;
; 0.293 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.413      ;
; 0.295 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.301 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.420      ;
; 0.311 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; InID_EX[10]             ; InEX_MEM[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.223      ; 0.649      ;
; 0.324 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.445      ;
; 0.339 ; InEX_MEM[15]            ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.231      ; 0.654      ;
; 0.339 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.459      ;
; 0.346 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.466      ;
; 0.348 ; InEX_MEM[4]             ; mem_d_rtl_0_bypass[10]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.468      ;
; 0.353 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.497      ;
; 0.361 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.482      ;
; 0.366 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.486      ;
; 0.368 ; InEX_MEM[3]             ; mem_d_rtl_0_bypass[8]                                                                 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.676      ;
; 0.369 ; InMEM_WB[4]             ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.242      ; 0.695      ;
; 0.371 ; InEX_MEM[6]             ; InMEM_WB[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.235      ; 0.690      ;
; 0.371 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.491      ;
; 0.378 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.681      ;
; 0.380 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.039      ; 0.503      ;
; 0.380 ; InIF_ID[15]             ; InID_EX[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.500      ;
; 0.389 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.509      ;
; 0.391 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; RwEX_MEM[4]             ; mem_d_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.721      ;
; 0.399 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.525      ;
; 0.400 ; InEX_MEM[2]             ; mem_d_rtl_0_bypass[6]                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.524      ;
; 0.400 ; InMEM_WB[3]             ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.520      ;
; 0.402 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.705      ;
; 0.404 ; RwID_EX[6]              ; RwEX_MEM[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.527      ;
; 0.408 ; RwEX_MEM[4]             ; mem_d~22                                                                              ; clock        ; clock       ; 0.000        ; 0.230      ; 0.722      ;
; 0.410 ; mem_d_rtl_0_bypass[27]  ; regs[3][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.536      ;
; 0.410 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 0.745      ;
; 0.410 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.226      ; 0.740      ;
; 0.412 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.229      ; 0.745      ;
; 0.413 ; mem_d_rtl_0_bypass[19]  ; regs[3][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.539      ;
; 0.414 ; InEX_MEM[1]             ; mem_d_rtl_0_bypass[4]                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.538      ;
; 0.417 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.230      ; 0.731      ;
; 0.418 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.749      ;
; 0.421 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.541      ;
; 0.427 ; RwEX_MEM[1]             ; mem_d_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.245      ; 0.756      ;
; 0.434 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.226      ; 0.744      ;
; 0.434 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.226      ; 0.744      ;
; 0.436 ; InEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 0.771      ;
; 0.443 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.566      ;
; 0.445 ; RwEX_MEM[1]             ; mem_d~19                                                                              ; clock        ; clock       ; 0.000        ; 0.231      ; 0.760      ;
; 0.455 ; mem_d_rtl_0_bypass[24]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.459 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.464 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.223      ; 0.791      ;
; 0.466 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.583      ;
; 0.469 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; InEX_MEM[1]             ; InMEM_WB[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.224      ; 0.781      ;
; 0.474 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; InMEM_WB[6]             ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.594      ;
; 0.475 ; mem_d_rtl_0_bypass[23]  ; regs[0][3]                                                                            ; clock        ; clock       ; 0.000        ; 0.240      ; 0.799      ;
; 0.475 ; RwID_EX[2]              ; RwEX_MEM[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.598      ;
; 0.475 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.048      ; 0.627      ;
; 0.476 ; RwEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.223      ; 0.803      ;
; 0.477 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.597      ;
; 0.479 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.807      ;
; 0.480 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.607      ;
; 0.483 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.603      ;
; 0.490 ; PC[0]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.610      ;
; 0.497 ; PC[3]                   ; InIF_ID[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.622      ;
; 0.499 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.624      ;
; 0.505 ; InIF_ID[13]             ; InID_EX[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.622      ;
; 0.505 ; RwID_EX[1]              ; RwEX_MEM[1]                                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.624      ;
; 0.506 ; InEX_MEM[2]             ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.033      ; 0.623      ;
; 0.508 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.632      ;
; 0.512 ; RwID_EX[5]              ; RwEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.039      ; 0.635      ;
; 0.513 ; InEX_MEM[14]            ; InMEM_WB[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.235      ; 0.832      ;
; 0.516 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.140     ; 0.461      ;
; 0.518 ; RwEX_MEM[0]             ; mem_d_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.249      ; 0.851      ;
; 0.519 ; R1ID_EX[3]              ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[6]             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.545 ; 0.809 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.229 ; -0.534 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.886 ; 4.112 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.123 ; 3.210 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.238 ; 3.330 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.695 ; 3.850 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.078 ; 3.159 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.454 ; 3.578 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.373 ; 3.516 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.400 ; 3.521 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.886 ; 4.112 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.233 ; 3.357 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.087 ; 3.167 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.198 ; 3.295 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.056 ; 3.151 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.208 ; 3.327 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.201 ; 3.298 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.233 ; 3.357 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.175 ; 3.284 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.217 ; 3.325 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.014 ; 3.093 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.058 ; 3.141 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.169 ; 3.258 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.606 ; 3.755 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.014 ; 3.093 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.377 ; 3.496 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.297 ; 3.434 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.323 ; 3.440 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.790 ; 4.007 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 2.993 ; 3.085 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.023 ; 3.100 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.130 ; 3.224 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 2.993 ; 3.085 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.139 ; 3.253 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.133 ; 3.226 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.163 ; 3.282 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.109 ; 3.215 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.147 ; 3.251 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.776   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.776   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -945.259 ; 0.0   ; 0.0      ; 0.0     ; -314.57             ;
;  clock           ; -945.259 ; 0.000 ; N/A      ; N/A     ; -314.570            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.912 ; 1.021 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.229 ; -0.510 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.531 ; 6.632 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.251 ; 5.323 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.555 ; 5.552 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.345 ; 6.371 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.197 ; 5.263 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.874 ; 5.912 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.740 ; 5.775 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.737 ; 5.813 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.531 ; 6.632 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.513 ; 5.573 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.207 ; 5.268 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.399 ; 5.437 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.164 ; 5.188 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.464 ; 5.476 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.422 ; 5.457 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.513 ; 5.573 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.403 ; 5.423 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.469 ; 5.516 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.014 ; 3.093 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.058 ; 3.141 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.169 ; 3.258 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.606 ; 3.755 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.014 ; 3.093 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.377 ; 3.496 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.297 ; 3.434 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.323 ; 3.440 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.790 ; 4.007 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 2.993 ; 3.085 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.023 ; 3.100 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.130 ; 3.224 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 2.993 ; 3.085 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.139 ; 3.253 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.133 ; 3.226 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.163 ; 3.282 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.109 ; 3.215 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.147 ; 3.251 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 11156    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 11156    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 263   ; 263  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 11 22:57:42 2024
Info: Command: quartus_sta MIPS_Pipeline -c MIPS_Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'MIPS_Pipeline.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.776      -945.259 clock 
Info (332146): Worst-case hold slack is 0.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.372         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -305.224 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.221      -825.759 clock 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.337         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -305.224 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.319      -406.731 clock 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -314.570 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Wed Dec 11 22:57:44 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


