<!DOCTYPE html>
<html lang="en"><head>
	<meta charset="utf-8">
	<meta http-equiv="X-UA-Compatible" content="IE=edge">
	<meta name="viewport" content="width=device-width, initial-scale=1"><link type="application/atom+xml" rel="alternate" href="http://localhost:4000/feed.xml" title="Seil Park" /></head>
<style>@import url(/public/css/syntax/monokai.css);</style>
  <title>Seil Park</title>
  <!-- <link href="/public/css/bootstrap.min.css" rel="stylesheet"> -->

  <link href="/public/css/style.css" rel="stylesheet">
  <body>
  	<div class="container"> 
		<div class="sidebar">
			<div class="sidebar-item sidebar-header">
	<div class='sidebar-brand'>
		<a href="/">Seil Park</a>
	</div>
	<p class="lead"></p></div>

<div class="sidebar-item sidebar-nav">
	<ul class="nav">
      <li class="nav-title" style="text-align: center;">Introduction</li>
	  <li>
	  	<a class="nav-item" href="/">CV</a>
	  </li>
	  <li>
		<a class="nav-item" href="/research">Research</a>
	  </li>
	</ul>
</div>

<div class="sidebar-item sidebar-nav">
  	<ul class="nav">
			<li class="nav-title" style="text-align: center;">Articles</li>
		
	    <li>
	    	<a class="nav-item" href="/category/#Design">
				<span class="name">Design</span>
				<span class="badge">20</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#History">
				<span class="name">History</span>
				<span class="badge">5</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Market">
				<span class="name">Market</span>
				<span class="badge">15</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Process">
				<span class="name">Process</span>
				<span class="badge">17</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Electromagnetics">
				<span class="name">Electromagnetics</span>
				<span class="badge">2</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Mathematics">
				<span class="name">Mathematics</span>
				<span class="badge">1</span>
	    	</a>
 		</li>
	    
	  </nav>
	</ul>
</div>

<div class="sidebar-item sidebar-footer">
	<p>Powered by <a href="https://github.com/jekyll/jekyll">Jekyll</a></p>
</div>

		</div>
		<div class="content">
			<script src="https://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML" type="text/javascript"></script>
<article class="post">
	<header class="post-header">
		<div class="post-title"> 
			Layout
		</div>
		<time class="post-date dt-published" datetime="2023-10-04T19:31:29+09:00" itemprop="datePublished">2023/10/04
		</time>		
	</header>

	<div class="post-content">
		<p>Layout: 특정 기능을 수행하는 회로를 칩으로 제작할 수 있게 물리적으로 패턴으로 구현한 것</p>

<p>설계가 완료된 회로는 칩으로 만들기 위해 일정한 규칙을 갖는 물리적 패턴으로 변환해줘야 한다.
이 과정을 레이아웃 설계 또는 마스크 패턴(Pattern) 설계라고 한다.</p>

<p>레이아웃 설계에서 만든 패턴은 마스크로 제작된다.
이 마스크 패턴대로 회로가 웨이퍼에 새겨지게 된다.</p>

<p>Layout에는 Full-custom(Manual layout) 방식과 Auto layout 방식이 있다.</p>

<p>일단, 공정에 맞는 PDK를 설치한다.
그다음에 회로에 맞게 Layout을 진행한다.</p>

<p>동운아나텍 Analog Layout Manual:</p>

<p>업무 Flow:
Layout Start
Custom Layout Review
Layout Fix
Verification
Post Layout Simulation (LPE) - 이후 문제있으면 Layout Fix로, 문제 없으면 IP Merge로
IP Merge
Tape Out
Job Deck View
Mask 제작 요청</p>

<p>Layout Design Check list:</p>

<p>Design Rule: Layout을 하기 전 반드시 필요한 File이며 공정 별로 Rule이 다름
Layout Notice
Critical / Dirty Path
Power / GND Path
Resistance / Capacitance of Path
Substrate Contact
ESD / Latch-up
PIN / PAN Assignment for Assembly
DRC / LVS/LPE
Origin
Index</p>

<p>Layout에서 봐야 할 점:
일단 전류가 많이 흐르는 곳은 도체가 두꺼워야 한다.</p>

<p>그리고 도체들이 overlap되거나 하면 coupling capacitance가 생길 수 있는데,
이 Capacitance때문에 계산한 gain이 안나온다거나 PSRR이 안좋아진다거나 할 수 있다.</p>

<p>저항, 캐패시터, 트랜지스터 매칭 고려해서 배치해줘야 한다.
공정에 맞게 layout을 해줘야 한다.
수율이 높게 나오도록 layout을 해줘야 한다.
latchup, noise를 고려해서 layout을 해줘야 한다.
block guardring도 고려하라는건가? 이게 뭐지</p>

<p>Verification rule:
검증 (LVS, DRC, Antenna, LPE, … 등) Rule
검증 rule(최종버전 확인, DRC/LVS/QRC 사전 확인, Dummy 소자 인식 확인 필수)
Layout grid 설정
Floor plan 확인
Estimate Layout TAT 산출
Estimate Layout TAT (Turn-Around Time) 산출</p>

<p>Floor plan:
layout에서, 트랜지스터 단위 배치가 아닌 block 단위 배치</p>

<p>Floor plan을 할 때 고려해야 할 점:
Noise의 민감도는 Digital에서 Analog로 갈 수록 민감도가 커지지만, Noise는 Analog에서 Digital로 갈수록 커진다.
*뭔소린지 모르겠으니 좀 알아보겠다.
Analog와 Digital의 Power는 반드시 분리하며, 특별히 주의가 필요한 Block의 경우 추가로 Power를 분리한다.
배선은 최대한 간소화한다. 민감한 Analog 배선을 굳이 길게 만들 필요가 없으니, 최대한 짧게 만든다.
chip 면적을 최대한 줄인다. 면적이 작을수록 웨이퍼 하나당 chip을 더 많이 생산할 수 있다.</p>

<p>마지막이:
Job deck view</p>

<p>mask 제작 의뢰</p>

<p>Standard Primitive: 해당 공정의 Design kit로 사용되며 Full chip PnR시 쓴다.
Standard IO Cell: for PnR Design kit STD-IO Layout</p>

<p>Sub이 흔들리면 안되니까, deep nwell로 isolation을 해줘야 한다. - 이건 여기얘기가 맞나</p>

	</div>
</article>
		</div>
	</div>
  </body>
</html>