Timing Analyzer report for top_module
Fri Jan 17 16:19:54 2025
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_module                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.7%      ;
;     Processor 3            ;  10.7%      ;
;     Processor 4            ;   7.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; db/SDC3.sdc   ; OK     ; Fri Jan 17 16:19:52 2025 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 155.28 MHz ; 155.28 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.440 ; -75.172            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 0.799 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.440 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.391      ;
; -1.439 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.390      ;
; -1.394 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.345      ;
; -1.393 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.344      ;
; -1.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.330      ; 6.751      ;
; -1.330 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.281      ;
; -1.329 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.280      ;
; -1.307 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.330      ; 6.705      ;
; -1.296 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.246      ;
; -1.295 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.245      ;
; -1.262 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.329      ; 6.659      ;
; -1.243 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.330      ; 6.641      ;
; -1.209 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.329      ; 6.606      ;
; -1.195 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.146      ;
; -1.195 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.146      ;
; -1.171 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.326      ; 6.565      ;
; -1.169 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.119      ;
; -1.168 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.118      ;
; -1.149 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.100      ;
; -1.149 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.100      ;
; -1.148 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.167     ; 6.049      ;
; -1.125 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.326      ; 6.519      ;
; -1.119 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.329      ; 6.516      ;
; -1.085 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.036      ;
; -1.085 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 6.036      ;
; -1.081 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 6.021      ;
; -1.080 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.325      ; 6.473      ;
; -1.071 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.021      ;
; -1.070 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.020      ;
; -1.061 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.326      ; 6.455      ;
; -1.051 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.001      ;
; -1.051 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 6.001      ;
; -1.039 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.979      ;
; -1.027 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.325      ; 6.420      ;
; -1.016 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.577     ; 5.460      ;
; -1.016 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.956      ;
; -1.015 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.577     ; 5.459      ;
; -1.012 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.092     ; 5.941      ;
; -1.009 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[13]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.483     ; 5.547      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[16]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[23]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[22]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[13]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[20]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[19]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.619     ; 5.410      ;
; -1.005 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.639     ; 5.387      ;
; -1.005 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[10]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.639     ; 5.387      ;
; -0.996 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.952      ;
; -0.992 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.329      ; 6.389      ;
; -0.988 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.938      ;
; -0.987 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.937      ;
; -0.966 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.171     ; 5.863      ;
; -0.957 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.567     ; 5.411      ;
; -0.956 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.567     ; 5.410      ;
; -0.954 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.177     ; 5.845      ;
; -0.950 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.082     ; 5.889      ;
; -0.950 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.906      ;
; -0.949 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.082     ; 5.888      ;
; -0.942 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.406      ; 6.369      ;
; -0.937 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.325      ; 6.330      ;
; -0.936 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.876      ;
; -0.935 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.318      ; 6.321      ;
; -0.933 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.082     ; 5.872      ;
; -0.928 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.878      ;
; -0.927 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.572     ; 5.376      ;
; -0.927 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.877      ;
; -0.924 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.864      ;
; -0.920 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.860      ;
; -0.914 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.870      ;
; -0.908 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.405      ; 6.334      ;
; -0.894 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.834      ;
; -0.887 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.827      ;
; -0.886 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.329      ; 6.283      ;
; -0.882 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.822      ;
; -0.877 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.817      ;
; -0.875 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.831      ;
; -0.871 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.811      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.865 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.630     ; 5.256      ;
; -0.862 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.077     ; 5.806      ;
; -0.861 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.801      ;
; -0.860 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.810      ;
; -0.860 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.066     ; 5.815      ;
; -0.859 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.809      ;
; -0.845 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.785      ;
; -0.839 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.066     ; 5.794      ;
; -0.829 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.330      ; 6.227      ;
; -0.822 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.762      ;
; -0.821 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.070     ; 5.772      ;
; -0.812 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.752      ;
; -0.810 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.325      ; 6.203      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.439 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[4]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.166      ;
; 0.442 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[1]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.169      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8]                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|start_flag                        ; INVERT_ADDR:INVERT_ADDR|start_flag                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                    ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[0]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.180      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|en_cnt                                    ; uart_tx:UART_TX|en_cnt                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt            ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|en_o                              ; INVERT_ADDR:INVERT_ADDR|en_o                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 24
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 3.714 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.22 MHz ; 166.22 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.016 ; -32.672           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 0.799 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.016 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.975      ;
; -1.015 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.974      ;
; -1.000 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.064     ; 5.958      ;
; -0.999 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.064     ; 5.957      ;
; -0.979 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.291      ; 6.329      ;
; -0.963 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.290      ; 6.312      ;
; -0.953 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.910      ;
; -0.952 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.909      ;
; -0.916 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.289      ; 6.264      ;
; -0.889 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.848      ;
; -0.888 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.847      ;
; -0.876 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.182     ; 5.753      ;
; -0.852 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.291      ; 6.202      ;
; -0.821 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.778      ;
; -0.820 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.777      ;
; -0.818 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.286      ; 6.163      ;
; -0.802 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.285      ; 6.146      ;
; -0.786 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.289      ; 6.134      ;
; -0.755 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.284      ; 6.098      ;
; -0.738 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.697      ;
; -0.737 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.696      ;
; -0.722 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.064     ; 5.680      ;
; -0.721 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.064     ; 5.679      ;
; -0.715 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.187     ; 5.587      ;
; -0.691 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.286      ; 6.036      ;
; -0.689 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.087     ; 5.624      ;
; -0.675 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.632      ;
; -0.674 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.631      ;
; -0.663 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.187     ; 5.535      ;
; -0.661 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.618      ;
; -0.660 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.617      ;
; -0.656 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.057     ; 5.621      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[16]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[23]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[22]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[13]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[20]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.654 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[19]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.090      ;
; -0.649 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.603     ; 5.068      ;
; -0.649 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[10]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.603     ; 5.068      ;
; -0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.058     ; 5.604      ;
; -0.633 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.536     ; 5.119      ;
; -0.632 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.536     ; 5.118      ;
; -0.625 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.284      ; 5.968      ;
; -0.624 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.289      ; 5.972      ;
; -0.611 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.570      ;
; -0.610 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.569      ;
; -0.606 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.541     ; 5.087      ;
; -0.605 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.541     ; 5.086      ;
; -0.593 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.059     ; 5.556      ;
; -0.592 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.385      ; 5.999      ;
; -0.581 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.281      ; 5.921      ;
; -0.580 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.289      ; 5.928      ;
; -0.568 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.517      ;
; -0.567 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.516      ;
; -0.555 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.512      ;
; -0.554 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.511      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.551 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.593     ; 4.980      ;
; -0.546 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.290      ; 5.895      ;
; -0.545 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.502      ;
; -0.544 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.501      ;
; -0.539 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.535     ; 5.026      ;
; -0.537 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[13]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.425     ; 5.134      ;
; -0.529 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.057     ; 5.494      ;
; -0.528 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.387      ; 5.937      ;
; -0.522 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.058     ; 5.486      ;
; -0.518 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.289      ; 5.866      ;
; -0.512 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.463      ;
; -0.506 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.067     ; 5.461      ;
; -0.495 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.281      ; 5.835      ;
; -0.477 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.063     ; 5.436      ;
; -0.476 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.387      ; 5.885      ;
; -0.463 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.284      ; 5.806      ;
; -0.463 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.414      ;
; -0.461 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.059     ; 5.424      ;
; -0.461 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.064     ; 5.419      ;
; -0.460 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; 0.385      ; 5.867      ;
; -0.447 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.072     ; 5.397      ;
; -0.438 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.387      ;
; -0.437 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.386      ;
; -0.425 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.374      ;
; -0.424 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.091     ; 5.355      ;
; -0.423 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.192     ; 5.290      ;
; -0.414 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.065     ; 5.371      ;
; -0.413 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.276      ; 5.748      ;
; -0.411 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; 0.386      ; 5.819      ;
; -0.407 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.358      ;
; -0.404 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.071     ; 5.355      ;
; -0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.549     ; 4.876      ;
; -0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.549     ; 4.876      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                    ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|en_cnt                                    ; uart_tx:UART_TX|en_cnt                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt            ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|en_o                              ; INVERT_ADDR:INVERT_ADDR|en_o                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|start_flag                        ; INVERT_ADDR:INVERT_ADDR|start_flag                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[1]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[1]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[5]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[4]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[4]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 24
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 3.740 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 2.199 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.160 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 1.000 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.199 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.977      ;
; 2.202 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.974      ;
; 2.234 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.148      ; 2.943      ;
; 2.257 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.148      ; 2.920      ;
; 2.262 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.914      ;
; 2.266 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.910      ;
; 2.271 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.055     ; 2.703      ;
; 2.315 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.861      ;
; 2.317 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.857      ;
; 2.320 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.854      ;
; 2.336 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.640      ;
; 2.336 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.640      ;
; 2.346 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.630      ;
; 2.346 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.630      ;
; 2.349 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.627      ;
; 2.349 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.627      ;
; 2.352 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.146      ; 2.823      ;
; 2.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.815      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[16]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[23]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[22]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[13]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[20]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[19]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.254     ; 2.383      ;
; 2.371 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.606      ;
; 2.371 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.606      ;
; 2.375 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.266     ; 2.366      ;
; 2.375 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Im_o_temp[10]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.266     ; 2.366      ;
; 2.375 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.146      ; 2.800      ;
; 2.380 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.794      ;
; 2.381 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.598      ;
; 2.381 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.596      ;
; 2.381 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.596      ;
; 2.384 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.790      ;
; 2.385 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.061     ; 2.583      ;
; 2.389 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.057     ; 2.583      ;
; 2.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.576      ;
; 2.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.576      ;
; 2.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.573      ;
; 2.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.573      ;
; 2.404 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.573      ;
; 2.404 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.030     ; 2.573      ;
; 2.408 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.027     ; 2.572      ;
; 2.409 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.567      ;
; 2.409 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.567      ;
; 2.410 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.562      ;
; 2.412 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.764      ;
; 2.413 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.563      ;
; 2.413 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.563      ;
; 2.417 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.562      ;
; 2.418 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.233     ; 2.356      ;
; 2.418 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.233     ; 2.356      ;
; 2.418 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.027     ; 2.562      ;
; 2.430 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.542      ;
; 2.431 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.236     ; 2.340      ;
; 2.431 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.548      ;
; 2.433 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.741      ;
; 2.441 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.530      ;
; 2.447 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.147      ; 2.729      ;
; 2.448 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.531      ;
; 2.449 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.527      ;
; 2.449 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.527      ;
; 2.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.141      ; 2.718      ;
; 2.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.519      ;
; 2.462 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.514      ;
; 2.462 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[16]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.514      ;
; 2.464 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.508      ;
; 2.471 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.501      ;
; 2.476 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.496      ;
; 2.478 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.037     ; 2.492      ;
; 2.478 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 5.000        ; -0.037     ; 2.492      ;
; 2.478 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.034     ; 2.495      ;
; 2.479 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.145      ; 2.695      ;
; 2.482 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]           ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.039     ; 2.486      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[18]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[15]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[14]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[12]                                                                          ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[9]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[4] ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|Re_o_temp[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.259     ; 2.264      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.485      ;
; 2.484 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.488      ;
; 2.485 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.037     ; 2.485      ;
; 2.487 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.484      ;
; 2.487 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.484      ;
; 2.488 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.483      ;
; 2.489 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.482      ;
; 2.489 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.483      ;
; 2.490 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.139      ; 2.678      ;
; 2.491 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.481      ;
; 2.492 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]           ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.487      ;
; 2.494 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.477      ;
; 2.495 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.477      ;
; 2.496 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]   ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.476      ;
; 2.498 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 5.000        ; -0.031     ; 2.478      ;
+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[4]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.481      ;
; 0.162 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[0]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.483      ;
; 0.162 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[1]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.483      ;
; 0.166 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[7]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.487      ;
; 0.167 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|x_real_i[3]                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.229      ; 0.500      ;
; 0.168 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[5]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.490      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr_angle[6]     ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:cos_rtl_0|altsyncram_km71:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.494      ;
; 0.178 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|x_real_i[6]                 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.512      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|en_o                              ; INVERT_ADDR:INVERT_ADDR|en_o                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|start_flag                        ; INVERT_ADDR:INVERT_ADDR|start_flag                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[2]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[1]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[5]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[4]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                    ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|en_cnt                                    ; uart_tx:UART_TX|en_cnt                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8]                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UART_TX|state.s_start1                            ; uart_tx:UART_TX|state.s_start1                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 24
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 4.378 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.440  ; 0.160 ; N/A      ; N/A     ; 0.799               ;
;  CLK             ; -1.440  ; 0.160 ; N/A      ; N/A     ; 0.799               ;
; Design-wide TNS  ; -75.172 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -75.172 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_o          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_N                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15556    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15556    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 590   ; 590  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------+
; Clock Status Summary                                                ;
+--------------------------------------+-------+------+---------------+
; Target                               ; Clock ; Type ; Status        ;
+--------------------------------------+-------+------+---------------+
; CLK                                  ; CLK   ; Base ; Constrained   ;
; MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 ;       ; Base ; Unconstrained ;
+--------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Jan 17 16:19:52 2025
Info: Command: quartus_sta top_module -c top_module
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 192 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'db/SDC3.sdc'
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.440             -75.172 CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 CLK 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 24
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 3.714 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.016             -32.672 CLK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 CLK 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 24
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 3.740 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.199               0.000 CLK 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 CLK 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 24
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 4.378 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4777 megabytes
    Info: Processing ended: Fri Jan 17 16:19:54 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


