Fitter report for mmRISC
Thu Nov 11 01:22:11 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 11 01:22:10 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; mmRISC                                      ;
; Top-level Entity Name              ; CHIP_TOP                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 41,662 / 49,760 ( 84 % )                    ;
;     Total combinational functions  ; 40,582 / 49,760 ( 82 % )                    ;
;     Dedicated logic registers      ; 9,137 / 49,760 ( 18 % )                     ;
; Total registers                    ; 9137                                        ;
; Total pins                         ; 108 / 360 ( 30 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,441,792 / 1,677,312 ( 86 % )              ;
; Embedded Multiplier 9-bit elements ; 40 / 288 ( 14 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                 ;
+-----------------------+----------------+--------------+------------+---------------+----------------+
; Name                  ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-----------------------+----------------+--------------+------------+---------------+----------------+
; Weak Pull-Up Resistor ; CHIP_TOP       ;              ; GPIO0      ; ON            ; QSF Assignment ;
; Weak Pull-Up Resistor ; CHIP_TOP       ;              ; GPIO1      ; ON            ; QSF Assignment ;
; Weak Pull-Up Resistor ; CHIP_TOP       ;              ; GPIO2      ; ON            ; QSF Assignment ;
+-----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 50281 ) ; 0.00 % ( 0 / 50281 )       ; 0.00 % ( 0 / 50281 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 50281 ) ; 0.00 % ( 0 / 50281 )       ; 0.00 % ( 0 / 50281 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 50263 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/taka/RISCV/mmRISC-1/fpga/output_files/mmRISC.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 41,662 / 49,760 ( 84 % )       ;
;     -- Combinational with no register       ; 32525                          ;
;     -- Register only                        ; 1080                           ;
;     -- Combinational with a register        ; 8057                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 29889                          ;
;     -- 3 input functions                    ; 8235                           ;
;     -- <=2 input functions                  ; 2458                           ;
;     -- Register only                        ; 1080                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 37460                          ;
;     -- arithmetic mode                      ; 3122                           ;
;                                             ;                                ;
; Total registers*                            ; 9,137 / 51,509 ( 18 % )        ;
;     -- Dedicated logic registers            ; 9,137 / 49,760 ( 18 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 2,865 / 3,110 ( 92 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 108 / 360 ( 30 % )             ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 176 / 182 ( 97 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,441,792 / 1,677,312 ( 86 % ) ;
; Total block memory implementation bits      ; 1,622,016 / 1,677,312 ( 97 % ) ;
; Embedded Multiplier 9-bit elements          ; 40 / 288 ( 14 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 5                              ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 48.4% / 46.3% / 51.3%          ;
; Peak interconnect usage (total/H/V)         ; 88.0% / 88.7% / 87.0%          ;
; Maximum fan-out                             ; 9246                           ;
; Highest non-global fan-out                  ; 498                            ;
; Total fan-out                               ; 193435                         ;
; Average fan-out                             ; 3.78                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 41662 / 49760 ( 84 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 32525                  ; 0                              ;
;     -- Register only                        ; 1080                   ; 0                              ;
;     -- Combinational with a register        ; 8057                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 29889                  ; 0                              ;
;     -- 3 input functions                    ; 8235                   ; 0                              ;
;     -- <=2 input functions                  ; 2458                   ; 0                              ;
;     -- Register only                        ; 1080                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 37460                  ; 0                              ;
;     -- arithmetic mode                      ; 3122                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 9137                   ; 0                              ;
;     -- Dedicated logic registers            ; 9137 / 49760 ( 18 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2865 / 3110 ( 92 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 108                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 40 / 288 ( 14 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1441792                ; 0                              ;
; Total RAM block bits                        ; 1622016                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 176 / 182 ( 96 % )     ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 9344                   ; 2                              ;
;     -- Registered Input Connections         ; 8895                   ; 0                              ;
;     -- Output Connections                   ; 98                     ; 9248                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 194504                 ; 9260                           ;
;     -- Registered Connections               ; 59480                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 192                    ; 9250                           ;
;     -- hard_block:auto_generated_inst       ; 9250                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 7                      ; 2                              ;
;     -- Output Ports                         ; 5                      ; 2                              ;
;     -- Bidir Ports                          ; 96                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RES_N ; B8    ; 7        ; 46           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; RXD   ; W9    ; 3        ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; TCK   ; Y6    ; 3        ; 20           ; 0            ; 28           ; 225                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; TDI   ; Y4    ; 3        ; 24           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; TMS   ; AA2   ; 3        ; 18           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; TRSTn ; Y5    ; 3        ; 18           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDRAM_CKE ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CSn ; U20   ; 5        ; 78           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TDO       ; Y3    ; 3        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TXD       ; W10   ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group             ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------+
; GPIO0[0]  ; C14   ; 7        ; 58           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[0] (inverted)  ;
; GPIO0[10] ; E18   ; 6        ; 78           ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[10] (inverted) ;
; GPIO0[11] ; B16   ; 7        ; 60           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[11] (inverted) ;
; GPIO0[12] ; A17   ; 7        ; 64           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[12] (inverted) ;
; GPIO0[13] ; A18   ; 7        ; 66           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[13] (inverted) ;
; GPIO0[14] ; B17   ; 7        ; 69           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[14] (inverted) ;
; GPIO0[15] ; A16   ; 7        ; 60           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[15] (inverted) ;
; GPIO0[16] ; B20   ; 6        ; 78           ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[16] (inverted) ;
; GPIO0[17] ; A20   ; 7        ; 66           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[17] (inverted) ;
; GPIO0[18] ; B19   ; 7        ; 69           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[18] (inverted) ;
; GPIO0[19] ; A21   ; 6        ; 78           ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[19] (inverted) ;
; GPIO0[1]  ; E15   ; 7        ; 74           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[1] (inverted)  ;
; GPIO0[20] ; B21   ; 6        ; 78           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[20] (inverted) ;
; GPIO0[21] ; C22   ; 6        ; 78           ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[21] (inverted) ;
; GPIO0[22] ; B22   ; 6        ; 78           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[22] (inverted) ;
; GPIO0[23] ; A19   ; 7        ; 66           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[23] (inverted) ;
; GPIO0[24] ; F21   ; 6        ; 78           ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[24] (inverted) ;
; GPIO0[25] ; E22   ; 6        ; 78           ; 33           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[25] (inverted) ;
; GPIO0[26] ; E21   ; 6        ; 78           ; 33           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[26] (inverted) ;
; GPIO0[27] ; C19   ; 7        ; 69           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[27] (inverted) ;
; GPIO0[28] ; C20   ; 6        ; 78           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[28] (inverted) ;
; GPIO0[29] ; D19   ; 6        ; 78           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[29] (inverted) ;
; GPIO0[2]  ; C15   ; 7        ; 60           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[2] (inverted)  ;
; GPIO0[30] ; E17   ; 6        ; 78           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[30] (inverted) ;
; GPIO0[31] ; D22   ; 6        ; 78           ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[31] (inverted) ;
; GPIO0[3]  ; C16   ; 7        ; 62           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[3] (inverted)  ;
; GPIO0[4]  ; E16   ; 7        ; 74           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[4] (inverted)  ;
; GPIO0[5]  ; D17   ; 7        ; 74           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[5] (inverted)  ;
; GPIO0[6]  ; C17   ; 7        ; 74           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[6] (inverted)  ;
; GPIO0[7]  ; D15   ; 7        ; 66           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[7] (inverted)  ;
; GPIO0[8]  ; C18   ; 7        ; 69           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[8] (inverted)  ;
; GPIO0[9]  ; D18   ; 6        ; 78           ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd0[9] (inverted)  ;
; GPIO1[0]  ; F18   ; 6        ; 78           ; 40           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[0] (inverted)  ;
; GPIO1[10] ; L18   ; 6        ; 78           ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[10] (inverted) ;
; GPIO1[11] ; N18   ; 6        ; 78           ; 34           ; 22           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[11] (inverted) ;
; GPIO1[12] ; M20   ; 6        ; 78           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[12] (inverted) ;
; GPIO1[13] ; N19   ; 6        ; 78           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[13] (inverted) ;
; GPIO1[14] ; N20   ; 6        ; 78           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[14] (inverted) ;
; GPIO1[15] ; L19   ; 6        ; 78           ; 37           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[15] (inverted) ;
; GPIO1[16] ; A8    ; 7        ; 46           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[16] (inverted) ;
; GPIO1[17] ; A9    ; 7        ; 46           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[17] (inverted) ;
; GPIO1[18] ; A10   ; 7        ; 51           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[18] (inverted) ;
; GPIO1[19] ; B10   ; 7        ; 46           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[19] (inverted) ;
; GPIO1[1]  ; E20   ; 6        ; 78           ; 40           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[1] (inverted)  ;
; GPIO1[20] ; D13   ; 7        ; 56           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[20] (inverted) ;
; GPIO1[21] ; C13   ; 7        ; 58           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[21] (inverted) ;
; GPIO1[22] ; E14   ; 7        ; 66           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[22] (inverted) ;
; GPIO1[23] ; D14   ; 7        ; 56           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[23] (inverted) ;
; GPIO1[24] ; A11   ; 7        ; 51           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[24] (inverted) ;
; GPIO1[25] ; B11   ; 7        ; 49           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[25] (inverted) ;
; GPIO1[26] ; V10   ; 3        ; 31           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[26] (inverted) ;
; GPIO1[27] ; V9    ; 3        ; 31           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[27] (inverted) ;
; GPIO1[28] ; V8    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[28] (inverted) ;
; GPIO1[29] ; W8    ; 3        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[29] (inverted) ;
; GPIO1[2]  ; E19   ; 6        ; 78           ; 40           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[2] (inverted)  ;
; GPIO1[30] ; V7    ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[30] (inverted) ;
; GPIO1[31] ; W7    ; 3        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[31] (inverted) ;
; GPIO1[3]  ; J18   ; 6        ; 78           ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[3] (inverted)  ;
; GPIO1[4]  ; H19   ; 6        ; 78           ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[4] (inverted)  ;
; GPIO1[5]  ; F19   ; 6        ; 78           ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[5] (inverted)  ;
; GPIO1[6]  ; F20   ; 6        ; 78           ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[6] (inverted)  ;
; GPIO1[7]  ; F17   ; 6        ; 78           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[7] (inverted)  ;
; GPIO1[8]  ; J20   ; 6        ; 78           ; 45           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[8] (inverted)  ;
; GPIO1[9]  ; K20   ; 6        ; 78           ; 42           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd1[9] (inverted)  ;
; GPIO2[0]  ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[0] (inverted)  ;
; GPIO2[10] ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[10] (inverted) ;
; GPIO2[11] ; W6    ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[11] (inverted) ;
; GPIO2[12] ; V5    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[12] (inverted) ;
; GPIO2[13] ; W5    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[13] (inverted) ;
; GPIO2[14] ; AA15  ; 4        ; 54           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[14] (inverted) ;
; GPIO2[15] ; AA14  ; 4        ; 51           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[15] (inverted) ;
; GPIO2[16] ; W13   ; 4        ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[16] (inverted) ;
; GPIO2[17] ; W12   ; 4        ; 46           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[17] (inverted) ;
; GPIO2[18] ; AB13  ; 4        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[18] (inverted) ;
; GPIO2[19] ; AB12  ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[19] (inverted) ;
; GPIO2[1]  ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[1] (inverted)  ;
; GPIO2[20] ; Y11   ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[20] (inverted) ;
; GPIO2[21] ; AB11  ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[21] (inverted) ;
; GPIO2[22] ; W11   ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[22] (inverted) ;
; GPIO2[23] ; AB10  ; 4        ; 38           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[23] (inverted) ;
; GPIO2[24] ; AA10  ; 3        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[24] (inverted) ;
; GPIO2[25] ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[25] (inverted) ;
; GPIO2[26] ; Y8    ; 3        ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[26] (inverted) ;
; GPIO2[27] ; AA8   ; 3        ; 31           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[27] (inverted) ;
; GPIO2[28] ; Y7    ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[28] (inverted) ;
; GPIO2[29] ; AA7   ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[29] (inverted) ;
; GPIO2[2]  ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[2] (inverted)  ;
; GPIO2[30] ; AA6   ; 3        ; 29           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[30] (inverted) ;
; GPIO2[31] ; AA5   ; 3        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[31] (inverted) ;
; GPIO2[3]  ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[3] (inverted)  ;
; GPIO2[4]  ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[4] (inverted)  ;
; GPIO2[5]  ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[5] (inverted)  ;
; GPIO2[6]  ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[6] (inverted)  ;
; GPIO2[7]  ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[7] (inverted)  ;
; GPIO2[8]  ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[8] (inverted)  ;
; GPIO2[9]  ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; PORT:U_PORT|pdd2[9] (inverted)  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 25 / 48 ( 52 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 40 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 31 / 60 ( 52 % ) ; 2.5V          ; --           ;
; 7        ; 40 / 52 ( 77 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; GPIO2[10]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 447        ; 7        ; GPIO1[16]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A9       ; 449        ; 7        ; GPIO1[17]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A10      ; 439        ; 7        ; GPIO1[18]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A11      ; 437        ; 7        ; GPIO1[24]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A12      ; 435        ; 7        ; GPIO2[4]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A13      ; 433        ; 7        ; GPIO2[6]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A14      ; 425        ; 7        ; GPIO2[7]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; GPIO0[15]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A17      ; 407        ; 7        ; GPIO0[12]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A18      ; 405        ; 7        ; GPIO0[13]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A19      ; 403        ; 7        ; GPIO0[23]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A20      ; 401        ; 7        ; GPIO0[17]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; A21      ; 371        ; 6        ; GPIO0[19]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; TMS                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; GPIO2[31]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA6      ; 156        ; 3        ; GPIO2[30]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA7      ; 158        ; 3        ; GPIO2[29]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA8      ; 165        ; 3        ; GPIO2[27]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA9      ; 169        ; 3        ; GPIO2[25]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA10     ; 170        ; 3        ; GPIO2[24]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; GPIO2[15]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA15     ; 205        ; 4        ; GPIO2[14]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; GPIO2[23]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AB11     ; 179        ; 4        ; GPIO2[21]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AB12     ; 181        ; 4        ; GPIO2[19]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AB13     ; 183        ; 4        ; GPIO2[18]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RES_N                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; GPIO1[19]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B11      ; 443        ; 7        ; GPIO1[25]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B12      ; 441        ; 7        ; GPIO2[5]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; GPIO2[8]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; GPIO0[11]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B17      ; 402        ; 7        ; GPIO0[14]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; GPIO0[18]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; B20      ; 369        ; 6        ; GPIO0[16]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; B21      ; 367        ; 6        ; GPIO0[20]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; B22      ; 365        ; 6        ; GPIO0[22]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; GPIO2[0]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C11      ; 440        ; 7        ; GPIO2[1]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C12      ; 436        ; 7        ; GPIO2[3]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C13      ; 426        ; 7        ; GPIO1[21]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C14      ; 424        ; 7        ; GPIO0[0]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C15      ; 418        ; 7        ; GPIO0[2]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C16      ; 416        ; 7        ; GPIO0[3]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C17      ; 391        ; 7        ; GPIO0[6]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 400        ; 7        ; GPIO0[8]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C19      ; 397        ; 7        ; GPIO0[27]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; C20      ; 357        ; 6        ; GPIO0[28]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; GPIO0[21]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; GPIO2[2]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; D13      ; 431        ; 7        ; GPIO1[20]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; D14      ; 428        ; 7        ; GPIO1[23]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; D15      ; 404        ; 7        ; GPIO0[7]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; GPIO0[5]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; D18      ; 385        ; 6        ; GPIO0[9]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; D19      ; 359        ; 6        ; GPIO0[29]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; GPIO0[31]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; GPIO1[22]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; E15      ; 390        ; 7        ; GPIO0[1]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; E16      ; 388        ; 7        ; GPIO0[4]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; E17      ; 366        ; 6        ; GPIO0[30]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E18      ; 387        ; 6        ; GPIO0[10]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E19      ; 352        ; 6        ; GPIO1[2]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E20      ; 355        ; 6        ; GPIO1[1]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E21      ; 335        ; 6        ; GPIO0[26]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; E22      ; 333        ; 6        ; GPIO0[25]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; GPIO2[9]                                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; GPIO1[7]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F18      ; 354        ; 6        ; GPIO1[0]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F19      ; 353        ; 6        ; GPIO1[5]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F20      ; 342        ; 6        ; GPIO1[6]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F21      ; 340        ; 6        ; GPIO0[24]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; GPIO1[4]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; GPIO1[3]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; GPIO1[8]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; GPIO1[9]                                       ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; SDRAM_CLK                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; GPIO1[10]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; L19      ; 349        ; 6        ; GPIO1[15]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; GPIO1[12]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; GPIO1[11]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; N19      ; 338        ; 6        ; GPIO1[13]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; N20      ; 339        ; 6        ; GPIO1[14]                                      ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; SDRAM_CKE                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; CLK50                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; SDRAM_CSn                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; GPIO2[12]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; GPIO1[30]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; V8       ; 138        ; 3        ; GPIO1[28]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; V9       ; 160        ; 3        ; GPIO1[27]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; V10      ; 162        ; 3        ; GPIO1[26]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; GPIO2[13]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W6       ; 126        ; 3        ; GPIO2[11]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W7       ; 148        ; 3        ; GPIO1[31]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W8       ; 150        ; 3        ; GPIO1[29]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W9       ; 144        ; 3        ; RXD                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W10      ; 146        ; 3        ; TXD                                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W11      ; 173        ; 4        ; GPIO2[22]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W12      ; 193        ; 4        ; GPIO2[17]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W13      ; 195        ; 4        ; GPIO2[16]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; TDO                                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y4       ; 151        ; 3        ; TDI                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y5       ; 137        ; 3        ; TRSTn                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y6       ; 139        ; 3        ; TCK                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y7       ; 141        ; 3        ; GPIO2[28]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y8       ; 143        ; 3        ; GPIO2[26]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; GPIO2[20]                                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; U_PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock1                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 208 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.0 MHz                                                         ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 12                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; CLK50                                                            ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 3   ; 16.67 MHz        ; 0 (0 ps)    ; 1.25 (208 ps)    ; 50/50      ; C0      ; 36            ; 18/18 Even ; --            ; 1       ; 0       ; U_PLL|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; TDO       ; Incomplete set of assignments ;
; TXD       ; Incomplete set of assignments ;
; SDRAM_CLK ; Incomplete set of assignments ;
; SDRAM_CKE ; Incomplete set of assignments ;
; SDRAM_CSn ; Incomplete set of assignments ;
; GPIO0[0]  ; Incomplete set of assignments ;
; GPIO0[1]  ; Incomplete set of assignments ;
; GPIO0[2]  ; Incomplete set of assignments ;
; GPIO0[3]  ; Incomplete set of assignments ;
; GPIO0[4]  ; Incomplete set of assignments ;
; GPIO0[5]  ; Incomplete set of assignments ;
; GPIO0[6]  ; Incomplete set of assignments ;
; GPIO0[7]  ; Incomplete set of assignments ;
; GPIO0[8]  ; Incomplete set of assignments ;
; GPIO0[9]  ; Incomplete set of assignments ;
; GPIO0[10] ; Incomplete set of assignments ;
; GPIO0[11] ; Incomplete set of assignments ;
; GPIO0[12] ; Incomplete set of assignments ;
; GPIO0[13] ; Incomplete set of assignments ;
; GPIO0[14] ; Incomplete set of assignments ;
; GPIO0[15] ; Incomplete set of assignments ;
; GPIO0[16] ; Incomplete set of assignments ;
; GPIO0[17] ; Incomplete set of assignments ;
; GPIO0[18] ; Incomplete set of assignments ;
; GPIO0[19] ; Incomplete set of assignments ;
; GPIO0[20] ; Incomplete set of assignments ;
; GPIO0[21] ; Incomplete set of assignments ;
; GPIO0[22] ; Incomplete set of assignments ;
; GPIO0[23] ; Incomplete set of assignments ;
; GPIO0[24] ; Incomplete set of assignments ;
; GPIO0[25] ; Incomplete set of assignments ;
; GPIO0[26] ; Incomplete set of assignments ;
; GPIO0[27] ; Incomplete set of assignments ;
; GPIO0[28] ; Incomplete set of assignments ;
; GPIO0[29] ; Incomplete set of assignments ;
; GPIO0[30] ; Incomplete set of assignments ;
; GPIO0[31] ; Incomplete set of assignments ;
; GPIO1[0]  ; Incomplete set of assignments ;
; GPIO1[1]  ; Incomplete set of assignments ;
; GPIO1[2]  ; Incomplete set of assignments ;
; GPIO1[3]  ; Incomplete set of assignments ;
; GPIO1[4]  ; Incomplete set of assignments ;
; GPIO1[5]  ; Incomplete set of assignments ;
; GPIO1[6]  ; Incomplete set of assignments ;
; GPIO1[7]  ; Incomplete set of assignments ;
; GPIO1[8]  ; Incomplete set of assignments ;
; GPIO1[9]  ; Incomplete set of assignments ;
; GPIO1[10] ; Incomplete set of assignments ;
; GPIO1[11] ; Incomplete set of assignments ;
; GPIO1[12] ; Incomplete set of assignments ;
; GPIO1[13] ; Incomplete set of assignments ;
; GPIO1[14] ; Incomplete set of assignments ;
; GPIO1[15] ; Incomplete set of assignments ;
; GPIO1[16] ; Incomplete set of assignments ;
; GPIO1[17] ; Incomplete set of assignments ;
; GPIO1[18] ; Incomplete set of assignments ;
; GPIO1[19] ; Incomplete set of assignments ;
; GPIO1[20] ; Incomplete set of assignments ;
; GPIO1[21] ; Incomplete set of assignments ;
; GPIO1[22] ; Incomplete set of assignments ;
; GPIO1[23] ; Incomplete set of assignments ;
; GPIO1[24] ; Incomplete set of assignments ;
; GPIO1[25] ; Incomplete set of assignments ;
; GPIO1[26] ; Incomplete set of assignments ;
; GPIO1[27] ; Incomplete set of assignments ;
; GPIO1[28] ; Incomplete set of assignments ;
; GPIO1[29] ; Incomplete set of assignments ;
; GPIO1[30] ; Incomplete set of assignments ;
; GPIO1[31] ; Incomplete set of assignments ;
; GPIO2[0]  ; Incomplete set of assignments ;
; GPIO2[1]  ; Incomplete set of assignments ;
; GPIO2[2]  ; Incomplete set of assignments ;
; GPIO2[3]  ; Incomplete set of assignments ;
; GPIO2[4]  ; Incomplete set of assignments ;
; GPIO2[5]  ; Incomplete set of assignments ;
; GPIO2[6]  ; Incomplete set of assignments ;
; GPIO2[7]  ; Incomplete set of assignments ;
; GPIO2[8]  ; Incomplete set of assignments ;
; GPIO2[9]  ; Incomplete set of assignments ;
; GPIO2[10] ; Incomplete set of assignments ;
; GPIO2[11] ; Incomplete set of assignments ;
; GPIO2[12] ; Incomplete set of assignments ;
; GPIO2[13] ; Incomplete set of assignments ;
; GPIO2[14] ; Incomplete set of assignments ;
; GPIO2[15] ; Incomplete set of assignments ;
; GPIO2[16] ; Incomplete set of assignments ;
; GPIO2[17] ; Incomplete set of assignments ;
; GPIO2[18] ; Incomplete set of assignments ;
; GPIO2[19] ; Incomplete set of assignments ;
; GPIO2[20] ; Incomplete set of assignments ;
; GPIO2[21] ; Incomplete set of assignments ;
; GPIO2[22] ; Incomplete set of assignments ;
; GPIO2[23] ; Incomplete set of assignments ;
; GPIO2[24] ; Incomplete set of assignments ;
; GPIO2[25] ; Incomplete set of assignments ;
; GPIO2[26] ; Incomplete set of assignments ;
; GPIO2[27] ; Incomplete set of assignments ;
; GPIO2[28] ; Incomplete set of assignments ;
; GPIO2[29] ; Incomplete set of assignments ;
; GPIO2[30] ; Incomplete set of assignments ;
; GPIO2[31] ; Incomplete set of assignments ;
; RES_N     ; Incomplete set of assignments ;
; TCK       ; Incomplete set of assignments ;
; TRSTn     ; Incomplete set of assignments ;
; CLK50     ; Incomplete set of assignments ;
; TDI       ; Incomplete set of assignments ;
; TMS       ; Incomplete set of assignments ;
; RXD       ; Incomplete set of assignments ;
+-----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                            ; Entity Name            ; Library Name ;
+----------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |CHIP_TOP                                                                  ; 41662 (28)    ; 9137 (18)                 ; 0 (0)         ; 1441792     ; 176  ; 1          ; 40           ; 0       ; 20        ; 108  ; 0            ; 32525 (9)    ; 1080 (1)          ; 8057 (18)        ; 0          ; |CHIP_TOP                                                                                                                                                                                                      ; CHIP_TOP               ; work         ;
;    |AHB_MATRIX:U_AHB_MATRIX|                                               ; 1587 (0)      ; 159 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1076 (0)     ; 1 (0)             ; 510 (0)          ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX                                                                                                                                                                              ; AHB_MATRIX             ; work         ;
;       |AHB_INTERCONNECT:U_AHB_INTERCONNECT|                                ; 214 (122)     ; 39 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (91)     ; 0 (0)             ; 43 (29)          ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT                                                                                                                                          ; AHB_INTERCONNECT       ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[0].U_AHB_ARB|                              ; 17 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[0].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[0].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[1].U_AHB_ARB|                              ; 18 (7)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (5)       ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[1].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[1].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[2].U_AHB_ARB|                              ; 15 (7)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[2].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[2].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[3].U_AHB_ARB|                              ; 14 (6)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (4)       ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[3].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[3].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[4].U_AHB_ARB|                              ; 14 (6)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (4)       ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[4].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[4].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;          |AHB_ARB:AHB_ARB_SLAVE[5].U_AHB_ARB|                              ; 16 (8)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (5)       ; 0 (0)             ; 4 (3)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[5].U_AHB_ARB                                                                                                       ; AHB_ARB                ; work         ;
;             |AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|                      ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[5].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB                                                               ; AHB_ARB_RB             ; work         ;
;       |AHB_MASTER_PORT:U_AHB_MASTER_PORT|                                  ; 547 (547)     ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 393 (393)    ; 1 (1)             ; 153 (153)        ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT                                                                                                                                            ; AHB_MASTER_PORT        ; work         ;
;       |AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|                                    ; 831 (831)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 512 (512)    ; 0 (0)             ; 319 (319)        ; 0          ; |CHIP_TOP|AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT                                                                                                                                              ; AHB_SLAVE_PORT         ; work         ;
;    |CSR_MTIME:U_CSR_MTIME|                                                 ; 409 (409)     ; 294 (294)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 65 (65)           ; 229 (229)        ; 0          ; |CHIP_TOP|CSR_MTIME:U_CSR_MTIME                                                                                                                                                                                ; CSR_MTIME              ; work         ;
;    |INT_GEN:U_INT_GEN|                                                     ; 94 (94)       ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 10 (10)           ; 65 (65)          ; 0          ; |CHIP_TOP|INT_GEN:U_INT_GEN                                                                                                                                                                                    ; INT_GEN                ; work         ;
;    |PLL:U_PLL|                                                             ; 2 (0)         ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|PLL:U_PLL                                                                                                                                                                                            ; PLL                    ; work         ;
;       |altpll:altpll_component|                                            ; 2 (0)         ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|PLL:U_PLL|altpll:altpll_component                                                                                                                                                                    ; altpll                 ; work         ;
;          |PLL_altpll:auto_generated|                                       ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                          ; PLL_altpll             ; work         ;
;    |PORT:U_PORT|                                                           ; 227 (227)     ; 197 (197)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 74 (74)           ; 123 (123)        ; 0          ; |CHIP_TOP|PORT:U_PORT                                                                                                                                                                                          ; PORT                   ; work         ;
;    |RAM:U_RAM0|                                                            ; 115 (105)     ; 77 (73)                   ; 0 (0)         ; 393216      ; 48   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (32)      ; 15 (12)           ; 62 (59)          ; 0          ; |CHIP_TOP|RAM:U_RAM0                                                                                                                                                                                           ; RAM                    ; work         ;
;       |altsyncram:s_mem_0_rtl_0|                                           ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_0_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_0ed1:auto_generated|                                  ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 1 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_0_rtl_0|altsyncram_0ed1:auto_generated                                                                                                                                   ; altsyncram_0ed1        ; work         ;
;             |decode_97a:decode2|                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_0_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2                                                                                                                ; decode_97a             ; work         ;
;       |altsyncram:s_mem_1_rtl_0|                                           ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_1_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_0ed1:auto_generated|                                  ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (1)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_1_rtl_0|altsyncram_0ed1:auto_generated                                                                                                                                   ; altsyncram_0ed1        ; work         ;
;             |decode_97a:decode2|                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_1_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2                                                                                                                ; decode_97a             ; work         ;
;       |altsyncram:s_mem_2_rtl_0|                                           ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_2_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_0ed1:auto_generated|                                  ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_2_rtl_0|altsyncram_0ed1:auto_generated                                                                                                                                   ; altsyncram_0ed1        ; work         ;
;             |decode_97a:decode2|                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_2_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2                                                                                                                ; decode_97a             ; work         ;
;       |altsyncram:s_mem_3_rtl_0|                                           ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_3_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_0ed1:auto_generated|                                  ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 98304       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_3_rtl_0|altsyncram_0ed1:auto_generated                                                                                                                                   ; altsyncram_0ed1        ; work         ;
;             |decode_97a:decode2|                                           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM0|altsyncram:s_mem_3_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2                                                                                                                ; decode_97a             ; work         ;
;    |RAM:U_RAM1|                                                            ; 131 (107)     ; 82 (74)                   ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (33)      ; 10 (7)            ; 72 (67)          ; 0          ; |CHIP_TOP|RAM:U_RAM1                                                                                                                                                                                           ; RAM                    ; work         ;
;       |altsyncram:s_mem_0_rtl_0|                                           ; 6 (0)         ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_0_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_ced1:auto_generated|                                  ; 6 (2)         ; 2 (2)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated                                                                                                                                   ; altsyncram_ced1        ; work         ;
;             |decode_c7a:decode2|                                           ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2                                                                                                                ; decode_c7a             ; work         ;
;       |altsyncram:s_mem_1_rtl_0|                                           ; 6 (0)         ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_1_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_ced1:auto_generated|                                  ; 6 (2)         ; 2 (2)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated                                                                                                                                   ; altsyncram_ced1        ; work         ;
;             |decode_c7a:decode2|                                           ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2                                                                                                                ; decode_c7a             ; work         ;
;       |altsyncram:s_mem_2_rtl_0|                                           ; 6 (0)         ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_2_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_ced1:auto_generated|                                  ; 6 (2)         ; 2 (2)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated                                                                                                                                   ; altsyncram_ced1        ; work         ;
;             |decode_c7a:decode2|                                           ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2                                                                                                                ; decode_c7a             ; work         ;
;       |altsyncram:s_mem_3_rtl_0|                                           ; 6 (0)         ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_3_rtl_0                                                                                                                                                                  ; altsyncram             ; work         ;
;          |altsyncram_ced1:auto_generated|                                  ; 6 (2)         ; 2 (2)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated                                                                                                                                   ; altsyncram_ced1        ; work         ;
;             |decode_c7a:decode2|                                           ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2                                                                                                                ; decode_c7a             ; work         ;
;    |UART:U_UART|                                                           ; 218 (35)      ; 173 (24)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (11)      ; 45 (0)            ; 128 (24)         ; 0          ; |CHIP_TOP|UART:U_UART                                                                                                                                                                                          ; UART                   ; work         ;
;       |sasc_brg:BRG|                                                       ; 35 (35)       ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 24 (24)          ; 0          ; |CHIP_TOP|UART:U_UART|sasc_brg:BRG                                                                                                                                                                             ; sasc_brg               ; work         ;
;       |sasc_top:TOP|                                                       ; 148 (63)      ; 124 (50)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (13)      ; 44 (17)           ; 80 (32)          ; 0          ; |CHIP_TOP|UART:U_UART|sasc_top:TOP                                                                                                                                                                             ; sasc_top               ; work         ;
;          |sasc_fifo4:rx_fifo|                                              ; 42 (42)       ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 14 (14)           ; 23 (23)          ; 0          ; |CHIP_TOP|UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo                                                                                                                                                          ; sasc_fifo4             ; work         ;
;          |sasc_fifo4:tx_fifo|                                              ; 44 (44)       ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 13 (13)           ; 25 (25)          ; 0          ; |CHIP_TOP|UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo                                                                                                                                                          ; sasc_fifo4             ; work         ;
;    |mmRISC:U_MMRISC|                                                       ; 39317 (0)     ; 8061 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 40           ; 0       ; 20        ; 0    ; 0            ; 31143 (0)    ; 859 (0)           ; 7315 (0)         ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC                                                                                                                                                                                      ; mmRISC                 ; work         ;
;       |BUS_M_AHB:U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD|                     ; 175 (175)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 1 (1)             ; 105 (105)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD                                                                                                                                       ; BUS_M_AHB              ; work         ;
;       |BUS_M_AHB:U_BUS_M_AHB_CPUI[0].U_BUS_M_AHB_CPUI|                     ; 102 (102)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 1 (1)             ; 32 (32)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_CPUI[0].U_BUS_M_AHB_CPUI                                                                                                                                       ; BUS_M_AHB              ; work         ;
;       |BUS_M_AHB:U_BUS_M_AHB_DBGD|                                         ; 110 (110)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 105 (105)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_DBGD                                                                                                                                                           ; BUS_M_AHB              ; work         ;
;       |CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|                                     ; 37922 (54)    ; 7259 (4)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 40           ; 0       ; 20        ; 0    ; 0            ; 30654 (47)   ; 746 (0)           ; 6522 (7)         ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP                                                                                                                                                       ; CPU_TOP                ; work         ;
;          |CPU_CSR:U_CPU_CSR|                                               ; 2313 (2313)   ; 779 (779)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1501 (1501)  ; 101 (101)         ; 711 (711)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR                                                                                                                                     ; CPU_CSR                ; work         ;
;          |CPU_CSR_DBG:U_CPU_CSR_DBG|                                       ; 997 (997)     ; 539 (539)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 457 (457)    ; 44 (44)           ; 496 (496)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG                                                                                                                             ; CPU_CSR_DBG            ; work         ;
;          |CPU_CSR_INT:U_CPU_CSR_INT|                                       ; 1753 (1753)   ; 535 (535)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1217 (1217)  ; 5 (5)             ; 531 (531)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT                                                                                                                             ; CPU_CSR_INT            ; work         ;
;          |CPU_DATAPATH:U_CPU_DATAPATH|                                     ; 9512 (9420)   ; 1354 (1354)               ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 8086 (7994)  ; 0 (0)             ; 1426 (1426)      ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH                                                                                                                           ; CPU_DATAPATH           ; work         ;
;             |lpm_mult:Mult0|                                               ; 92 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0                                                                                                            ; lpm_mult               ; work         ;
;                |mult_ugs:auto_generated|                                   ; 92 (92)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated                                                                                    ; mult_ugs               ; work         ;
;          |CPU_DEBUG:U_CPU_DEBUG|                                           ; 2887 (2887)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2648 (2648)  ; 0 (0)             ; 239 (239)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DEBUG:U_CPU_DEBUG                                                                                                                                 ; CPU_DEBUG              ; work         ;
;          |CPU_FETCH:U_CPU_FETCH|                                           ; 1418 (1418)   ; 672 (672)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 726 (726)    ; 214 (214)         ; 478 (478)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH                                                                                                                                 ; CPU_FETCH              ; work         ;
;          |CPU_FPU32:U_CPU_FPU32|                                           ; 17743 (11328) ; 3038 (3038)               ; 0 (0)         ; 0           ; 0    ; 0          ; 32           ; 0       ; 16        ; 0    ; 0            ; 14704 (8374) ; 373 (373)         ; 2666 (2529)      ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32                                                                                                                                 ; CPU_FPU32              ; work         ;
;             |CHECK_FTYPE:U_CHECK_FTYPE|                                    ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|CHECK_FTYPE:U_CHECK_FTYPE                                                                                                       ; CHECK_FTYPE            ; work         ;
;             |FADD_CORE:U_FADD_CORE_ADD|                                    ; 2375 (1242)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2360 (1227)  ; 0 (0)             ; 15 (15)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_CORE:U_FADD_CORE_ADD                                                                                                       ; FADD_CORE              ; work         ;
;                |FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66_NORMALIZE| ; 130 (130)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_CORE:U_FADD_CORE_ADD|FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66_NORMALIZE                                             ; FIND_1ST_ONE_IN_FRAC66 ; work         ;
;                |SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66_MATCH_EXPO|        ; 513 (513)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 513 (513)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_CORE:U_FADD_CORE_ADD|SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66_MATCH_EXPO                                                    ; SHIFT_RIGHT_FRAC66     ; work         ;
;                |SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66_NORMALIZE|         ; 490 (490)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (490)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_CORE:U_FADD_CORE_ADD|SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66_NORMALIZE                                                     ; SHIFT_RIGHT_FRAC66     ; work         ;
;             |FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|                    ; 41 (26)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (26)      ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER                                                                                       ; FADD_SPECIAL_NUMBER    ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE_1|                               ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_1                                                           ; CHECK_FTYPE            ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE_2|                               ; 9 (9)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_2                                                           ; CHECK_FTYPE            ; work         ;
;             |FCVT_F2I:U_FCVT_F2I|                                          ; 720 (621)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 716 (617)    ; 0 (0)             ; 4 (4)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_F2I:U_FCVT_F2I                                                                                                             ; FCVT_F2I               ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE|                                 ; 16 (16)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_F2I:U_FCVT_F2I|CHECK_FTYPE:U_CHECK_FTYPE                                                                                   ; CHECK_FTYPE            ; work         ;
;                |FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27|           ; 34 (34)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_F2I:U_FCVT_F2I|FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27                                                             ; FIND_1ST_ONE_IN_FRAC27 ; work         ;
;                |ROUND_JUDGMENT:U_ROUND_JUDGMENT|                           ; 49 (49)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_F2I:U_FCVT_F2I|ROUND_JUDGMENT:U_ROUND_JUDGMENT                                                                             ; ROUND_JUDGMENT         ; work         ;
;             |FCVT_I2F:U_FCVT_I2F|                                          ; 371 (359)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (357)    ; 0 (0)             ; 5 (2)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_I2F:U_FCVT_I2F                                                                                                             ; FCVT_I2F               ; work         ;
;                |ROUND_JUDGMENT:U_ROUND_JUDGMENT|                           ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FCVT_I2F:U_FCVT_I2F|ROUND_JUDGMENT:U_ROUND_JUDGMENT                                                                             ; ROUND_JUDGMENT         ; work         ;
;             |FDIV_SPECIAL_NUMBER:U_FDIV_SPECIAL_NUMBER|                    ; 41 (35)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (27)      ; 0 (0)             ; 8 (8)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FDIV_SPECIAL_NUMBER:U_FDIV_SPECIAL_NUMBER                                                                                       ; FDIV_SPECIAL_NUMBER    ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE_1|                               ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FDIV_SPECIAL_NUMBER:U_FDIV_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_1                                                           ; CHECK_FTYPE            ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE_2|                               ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FDIV_SPECIAL_NUMBER:U_FDIV_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_2                                                           ; CHECK_FTYPE            ; work         ;
;             |FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|                  ; 937 (240)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 936 (240)    ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79                                                                                     ; FLOAT32_FROM_INNER79   ; work         ;
;                |FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27_NORMAL|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27_NORMAL                              ; FIND_1ST_ONE_IN_FRAC27 ; work         ;
;                |FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27_SUBNORMAL| ; 33 (33)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FIND_1ST_ONE_IN_FRAC27:U_FIND_1ST_ONE_IN_FRAC27_SUBNORMAL                           ; FIND_1ST_ONE_IN_FRAC27 ; work         ;
;                |FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_NORMAL|          ; 31 (27)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (27)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_NORMAL                                    ; FRAC27_ROUND_FRAC66    ; work         ;
;                   |ROUND_JUDGMENT:U_ROUND_JUDGMENT|                        ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_NORMAL|ROUND_JUDGMENT:U_ROUND_JUDGMENT    ; ROUND_JUDGMENT         ; work         ;
;                |FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_SUBNORMAL|       ; 142 (96)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (96)     ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_SUBNORMAL                                 ; FRAC27_ROUND_FRAC66    ; work         ;
;                   |ROUND_JUDGMENT:U_ROUND_JUDGMENT|                        ; 46 (46)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|FRAC27_ROUND_FRAC66:U_FRAC27_ROUND_FRAC66_SUBNORMAL|ROUND_JUDGMENT:U_ROUND_JUDGMENT ; ROUND_JUDGMENT         ; work         ;
;                |SHIFT_RIGHT_FRAC27:U_SHIFT_RIGHT_FRAC27_SUBNORMAL|         ; 136 (136)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|SHIFT_RIGHT_FRAC27:U_SHIFT_RIGHT_FRAC27_SUBNORMAL                                   ; SHIFT_RIGHT_FRAC27     ; work         ;
;                |SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66|                   ; 354 (354)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 354 (354)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FLOAT32_FROM_INNER79:U_FLOAT32_FROM_INNER79|SHIFT_RIGHT_FRAC66:U_SHIFT_RIGHT_FRAC66                                             ; SHIFT_RIGHT_FRAC66     ; work         ;
;             |FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|                  ; 132 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (1)      ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER                                                                                     ; FMADD_SPECIAL_NUMBER   ; work         ;
;                |FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|                 ; 87 (58)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (58)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER                                           ; FADD_SPECIAL_NUMBER    ; work         ;
;                   |CHECK_FTYPE:U_CHECK_FTYPE_1|                            ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_1               ; CHECK_FTYPE            ; work         ;
;                   |CHECK_FTYPE:U_CHECK_FTYPE_2|                            ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_2               ; CHECK_FTYPE            ; work         ;
;                |FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER|                 ; 44 (39)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (38)      ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER                                           ; FMUL_SPECIAL_NUMBER    ; work         ;
;                   |CHECK_FTYPE:U_CHECK_FTYPE_2|                            ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_2               ; CHECK_FTYPE            ; work         ;
;             |FMUL_CORE:U_FMUL_CORE|                                        ; 1330 (240)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 32           ; 0       ; 16        ; 0    ; 0            ; 1252 (163)   ; 0 (0)             ; 78 (77)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE                                                                                                           ; FMUL_CORE              ; work         ;
;                |FIND_1ST_ONE_IN_FRAC70:U_FIND_1ST_ONE_IN_FRAC70|           ; 108 (108)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|FIND_1ST_ONE_IN_FRAC70:U_FIND_1ST_ONE_IN_FRAC70                                                           ; FIND_1ST_ONE_IN_FRAC70 ; work         ;
;                |FRAC70_ROUND_FRAC132:U_FRAC70_ROUND_FRAC132|               ; 98 (70)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (70)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|FRAC70_ROUND_FRAC132:U_FRAC70_ROUND_FRAC132                                                               ; FRAC70_ROUND_FRAC132   ; work         ;
;                   |ROUND_JUDGMENT:U_ROUND_JUDGMENT|                        ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|FRAC70_ROUND_FRAC132:U_FRAC70_ROUND_FRAC132|ROUND_JUDGMENT:U_ROUND_JUDGMENT                               ; ROUND_JUDGMENT         ; work         ;
;                |SHIFT_RIGHT_FRAC70:U_SHIFT_RIGHT_FRAC70|                   ; 433 (433)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 433 (433)    ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|SHIFT_RIGHT_FRAC70:U_SHIFT_RIGHT_FRAC70                                                                   ; SHIFT_RIGHT_FRAC70     ; work         ;
;                |lpm_mult:Mult0|                                            ; 451 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 32           ; 0       ; 16        ; 0    ; 0            ; 450 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0                                                                                            ; lpm_mult               ; work         ;
;                   |mult_nps:auto_generated|                                ; 451 (451)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 32           ; 0       ; 16        ; 0    ; 0            ; 450 (450)    ; 0 (0)             ; 1 (1)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated                                                                    ; mult_nps               ; work         ;
;             |FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER|                    ; 3 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER                                                                                       ; FMUL_SPECIAL_NUMBER    ; work         ;
;                |CHECK_FTYPE:U_CHECK_FTYPE_1|                               ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_SPECIAL_NUMBER:U_FMUL_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_1                                                           ; CHECK_FTYPE            ; work         ;
;             |FSQRT_SPECIAL_NUMBER:U_FSQRT_SPECIAL_NUMBER|                  ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FSQRT_SPECIAL_NUMBER:U_FSQRT_SPECIAL_NUMBER                                                                                     ; FSQRT_SPECIAL_NUMBER   ; work         ;
;             |INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_1|                ; 181 (151)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (141)    ; 0 (0)             ; 10 (10)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_1                                                                                   ; INNER79_FROM_FLOAT32   ; work         ;
;                |FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66|           ; 30 (30)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_1|FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66                                   ; FIND_1ST_ONE_IN_FRAC66 ; work         ;
;             |INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_2|                ; 176 (149)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (141)    ; 0 (0)             ; 8 (8)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_2                                                                                   ; INNER79_FROM_FLOAT32   ; work         ;
;                |FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66|           ; 27 (27)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_2|FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66                                   ; FIND_1ST_ONE_IN_FRAC66 ; work         ;
;             |INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_3|                ; 130 (96)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (96)     ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_3                                                                                   ; INNER79_FROM_FLOAT32   ; work         ;
;                |FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66|           ; 34 (34)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|INNER79_FROM_FLOAT32:U_INNER79_FROM_FLOAT32_3|FIND_1ST_ONE_IN_FRAC66:U_FIND_1ST_ONE_IN_FRAC66                                   ; FIND_1ST_ONE_IN_FRAC66 ; work         ;
;          |CPU_PIPELINE:U_CPU_PIPELINE|                                     ; 1454 (1454)   ; 180 (180)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1268 (1268)  ; 9 (9)             ; 177 (177)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE                                                                                                                           ; CPU_PIPELINE           ; work         ;
;       |DEBUG_TOP:U_DEBUG_TOP|                                              ; 1046 (1)      ; 661 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (1)      ; 111 (0)           ; 589 (0)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP                                                                                                                                                                ; DEBUG_TOP              ; work         ;
;          |DEBUG_DM:U_DEBUG_DM|                                             ; 591 (591)     ; 309 (309)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 243 (243)    ; 19 (19)           ; 329 (329)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM                                                                                                                                            ; DEBUG_DM               ; work         ;
;          |DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|                                 ; 482 (304)     ; 352 (180)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (96)     ; 92 (6)            ; 288 (245)        ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG                                                                                                                                ; DEBUG_DTM_JTAG         ; work         ;
;             |DEBUG_CDC:U_DEBUG_CDC_DMI_RD|                                 ; 87 (87)       ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 81 (81)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD                                                                                                   ; DEBUG_CDC              ; work         ;
;             |DEBUG_CDC:U_DEBUG_CDC_DMI_WR|                                 ; 130 (130)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 83 (83)           ; 44 (44)          ; 0          ; |CHIP_TOP|mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR                                                                                                   ; DEBUG_CDC              ; work         ;
+----------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; TDO       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TXD       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CKE ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CSn ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0[0]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[1]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO0[2]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[3]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[4]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[5]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[6]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[7]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[8]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[9]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[10] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[11] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO0[12] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO0[13] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[14] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[15] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO0[16] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[17] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[18] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO0[19] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO0[20] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[21] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO0[22] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[23] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[24] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[25] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[26] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[27] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[28] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO0[29] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO0[30] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO0[31] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[0]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[1]  ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[2]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[3]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[4]  ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[5]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[6]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[7]  ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[8]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[9]  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[10] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[11] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[12] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[13] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[14] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[15] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO1[16] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[17] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO1[18] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO1[19] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[20] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[21] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[22] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO1[23] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[24] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[25] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[26] ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO1[27] ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO1[28] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[29] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO1[30] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO1[31] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[0]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[1]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[2]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[3]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[4]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[5]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[6]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[7]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[8]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[9]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[10] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[11] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[12] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[13] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[14] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[15] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[16] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[17] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[18] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[19] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[20] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[21] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[22] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[23] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[24] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[25] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[26] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[27] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[28] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[29] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO2[30] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO2[31] ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; RES_N     ; Input    ; (3) 455 ps    ; --            ; --                    ; --  ; --   ;
; TCK       ; Input    ; (6) 868 ps    ; (0) 0 ps      ; --                    ; --  ; --   ;
; TRSTn     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; CLK50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; TDI       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; TMS       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RXD       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO0[0]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~54                                                                                         ; 0                 ; 6       ;
; GPIO0[1]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~3                                                                                          ; 1                 ; 6       ;
; GPIO0[2]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~69                                                                                         ; 0                 ; 6       ;
; GPIO0[3]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~27                                                                                         ; 0                 ; 6       ;
; GPIO0[4]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~12                                                                                         ; 0                 ; 6       ;
; GPIO0[5]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~90                                                                                         ; 0                 ; 6       ;
; GPIO0[6]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~84                                                                                         ; 0                 ; 6       ;
; GPIO0[7]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~42                                                                                         ; 0                 ; 6       ;
; GPIO0[8]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~63                                                                                         ; 0                 ; 6       ;
; GPIO0[9]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~9                                                                                          ; 0                 ; 6       ;
; GPIO0[10]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~75                                                                                         ; 0                 ; 6       ;
; GPIO0[11]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~33                                                                                         ; 1                 ; 6       ;
; GPIO0[12]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~21                                                                                         ; 1                 ; 6       ;
; GPIO0[13]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~93                                                                                         ; 0                 ; 6       ;
; GPIO0[14]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~87                                                                                         ; 0                 ; 6       ;
; GPIO0[15]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~39                                                                                         ; 1                 ; 6       ;
; GPIO0[16]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~60                                                                                         ; 0                 ; 6       ;
; GPIO0[17]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~6                                                                                          ; 0                 ; 6       ;
; GPIO0[18]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~72                                                                                         ; 1                 ; 6       ;
; GPIO0[19]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~30                                                                                         ; 1                 ; 6       ;
; GPIO0[20]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~18                                                                                         ; 0                 ; 6       ;
; GPIO0[21]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~81                                                                                         ; 1                 ; 6       ;
; GPIO0[22]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~78                                                                                         ; 0                 ; 6       ;
; GPIO0[23]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~45                                                                                         ; 0                 ; 6       ;
; GPIO0[24]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~57                                                                                         ; 0                 ; 6       ;
; GPIO0[25]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~0                                                                                          ; 0                 ; 6       ;
; GPIO0[26]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~66                                                                                         ; 0                 ; 6       ;
; GPIO0[27]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~24                                                                                         ; 0                 ; 6       ;
; GPIO0[28]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~15                                                                                         ; 1                 ; 6       ;
; GPIO0[29]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~51                                                                                         ; 0                 ; 6       ;
; GPIO0[30]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~48                                                                                         ; 1                 ; 6       ;
; GPIO0[31]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~36                                                                                         ; 1                 ; 6       ;
; GPIO1[0]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~55                                                                                         ; 0                 ; 6       ;
; GPIO1[1]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~4                                                                                          ; 1                 ; 6       ;
; GPIO1[2]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~70                                                                                         ; 0                 ; 6       ;
; GPIO1[3]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~28                                                                                         ; 0                 ; 6       ;
; GPIO1[4]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~13                                                                                         ; 1                 ; 6       ;
; GPIO1[5]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~91                                                                                         ; 0                 ; 6       ;
; GPIO1[6]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~85                                                                                         ; 0                 ; 6       ;
; GPIO1[7]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~43                                                                                         ; 1                 ; 6       ;
; GPIO1[8]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~64                                                                                         ; 0                 ; 6       ;
; GPIO1[9]                                                                                                               ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~10                                                                                         ; 0                 ; 6       ;
; GPIO1[10]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~76                                                                                         ; 0                 ; 6       ;
; GPIO1[11]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~34                                                                                         ; 1                 ; 6       ;
; GPIO1[12]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~22                                                                                         ; 0                 ; 6       ;
; GPIO1[13]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~94                                                                                         ; 0                 ; 6       ;
; GPIO1[14]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~88                                                                                         ; 1                 ; 6       ;
; GPIO1[15]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~40                                                                                         ; 1                 ; 6       ;
; GPIO1[16]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~61                                                                                         ; 0                 ; 6       ;
; GPIO1[17]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~7                                                                                          ; 1                 ; 6       ;
; GPIO1[18]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~73                                                                                         ; 1                 ; 6       ;
; GPIO1[19]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~31                                                                                         ; 0                 ; 6       ;
; GPIO1[20]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~19                                                                                         ; 0                 ; 6       ;
; GPIO1[21]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~82                                                                                         ; 0                 ; 6       ;
; GPIO1[22]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~79                                                                                         ; 1                 ; 6       ;
; GPIO1[23]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~46                                                                                         ; 0                 ; 6       ;
; GPIO1[24]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~58                                                                                         ; 0                 ; 6       ;
; GPIO1[25]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~1                                                                                          ; 0                 ; 6       ;
; GPIO1[26]                                                                                                              ;                   ;         ;
; GPIO1[27]                                                                                                              ;                   ;         ;
; GPIO1[28]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~16                                                                                         ; 0                 ; 6       ;
; GPIO1[29]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~52                                                                                         ; 0                 ; 6       ;
; GPIO1[30]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~49                                                                                         ; 1                 ; 6       ;
; GPIO1[31]                                                                                                              ;                   ;         ;
;      - PORT:U_PORT|S_HRDATA~37                                                                                         ; 0                 ; 6       ;
; GPIO2[0]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][0]~343                                      ; 0                 ; 6       ;
; GPIO2[1]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][1]~119                                      ; 0                 ; 6       ;
; GPIO2[2]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][2]~412                                      ; 1                 ; 6       ;
; GPIO2[3]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][3]~228                                      ; 0                 ; 6       ;
; GPIO2[4]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][4]~162                                      ; 1                 ; 6       ;
; GPIO2[5]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][5]~502                                      ; 1                 ; 6       ;
; GPIO2[6]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][6]~473                                      ; 0                 ; 6       ;
; GPIO2[7]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][7]~289                                      ; 0                 ; 6       ;
; GPIO2[8]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][8]~381                                      ; 0                 ; 6       ;
; GPIO2[9]                                                                                                               ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][9]~149                                      ; 0                 ; 6       ;
; GPIO2[10]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][10]~436                                     ; 1                 ; 6       ;
; GPIO2[11]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][11]~252                                     ; 1                 ; 6       ;
; GPIO2[12]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][12]~201                                     ; 0                 ; 6       ;
; GPIO2[13]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][13]~514                                     ; 0                 ; 6       ;
; GPIO2[14]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][14]~489                                     ; 1                 ; 6       ;
; GPIO2[15]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][15]~277                                     ; 1                 ; 6       ;
; GPIO2[16]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][16]~370                                     ; 0                 ; 6       ;
; GPIO2[17]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][17]~133                                     ; 0                 ; 6       ;
; GPIO2[18]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][18]~425                                     ; 1                 ; 6       ;
; GPIO2[19]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][19]~241                                     ; 0                 ; 6       ;
; GPIO2[20]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][20]~187                                     ; 1                 ; 6       ;
; GPIO2[21]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][21]~462                                     ; 0                 ; 6       ;
; GPIO2[22]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][22]~447                                     ; 1                 ; 6       ;
; GPIO2[23]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][23]~302                                     ; 1                 ; 6       ;
; GPIO2[24]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][24]~354                                     ; 1                 ; 6       ;
; GPIO2[25]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][25]~107                                     ; 0                 ; 6       ;
; GPIO2[26]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][26]~398                                     ; 1                 ; 6       ;
; GPIO2[27]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][27]~214                                     ; 1                 ; 6       ;
; GPIO2[28]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][28]~176                                     ; 0                 ; 6       ;
; GPIO2[29]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][29]~326                                     ; 1                 ; 6       ;
; GPIO2[30]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][30]~315                                     ; 0                 ; 6       ;
; GPIO2[31]                                                                                                              ;                   ;         ;
;      - AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_hrdata[3][31]~265                                     ; 1                 ; 6       ;
; RES_N                                                                                                                  ;                   ;         ;
;      - res_org~0                                                                                                       ; 0                 ; 3       ;
;      - res_pll~0                                                                                                       ; 0                 ; 3       ;
; TCK                                                                                                                    ;                   ;         ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[0]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[0]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[0]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|bypass_sft_tck                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_tap_tck[0]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_tap_tck[1]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_tap_tck[2]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_tap_tck[3]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_tap_tck[4]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck[0]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|TDO_E                                     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|TDO_D                                     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[17]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0111                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0011                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1011                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[18]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1111                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[1]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[1]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0001                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[19]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0101                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[2]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[2]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[16]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1101                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1000                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[20]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[3]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[3]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[21]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[4]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[22]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[5]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[23]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[6]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[24]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[7]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[7]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[25]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[8]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[8]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[26]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[9]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[9]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[27]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[10]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[28]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[11]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[29]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[30]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[13]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[13]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[15]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[16]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[19]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[21]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[24]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[27]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[29]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[30]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0000                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0010                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck[4]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[1]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|rptr         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|wptr_sync[1] ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_cmd_in_progress_tck                   ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_status_tck[1]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0110                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck[3]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck[2]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck[1]                             ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1010                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1110                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1001                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[3]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[3]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[1]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[1]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[0]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[0]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[36]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[36]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[34]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[34]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[38]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[38]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[40]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[40]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[39]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[39]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[37]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[37]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[35]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[35]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1100                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[2]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|wptr_sync[0] ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|wptr         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|rptr_sync[1] ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0100                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[3]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[2]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[2]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[36]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[34]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[38]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[40]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[39]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[37]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[35]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|rptr_sync[0] ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[4]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[4]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[5]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[27]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[27]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[30]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[30]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[31]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[31]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[33]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[33]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[32]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[32]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[29]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[29]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[28]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[28]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[19]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[19]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[26]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[26]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[23]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[23]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[18]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[18]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[22]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[22]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[21]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[21]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[20]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[20]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[17]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[17]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[16]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[16]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[15]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[15]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[14]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[14]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[12]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[12]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[11]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[11]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[10]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[10]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[9]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[9]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[13]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[13]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[8]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[8]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[25]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[25]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[24]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[24]    ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[6]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[6]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[5]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[5]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[4]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[4]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[7]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[7]     ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[5]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[6]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[27]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[30]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[31]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[33]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[32]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[29]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[28]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[19]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[26]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[23]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[18]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[22]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[21]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[20]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[17]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[16]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[15]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[14]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[12]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[11]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[10]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[9]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[13]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[8]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[25]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[24]                           ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[7]                            ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[6]                          ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[10]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[11]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[12]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[12]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[14]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[14]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[15]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[31]                         ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[17]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[18]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[20]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[22]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[23]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[25]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[26]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[28]                        ; 1                 ; 0       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[31]                        ; 1                 ; 0       ;
;      - CSR_MTIME:U_CSR_MTIME|csr_mtime_extclk_sync1~feeder                                                             ; 0                 ; 6       ;
; TRSTn                                                                                                                  ;                   ;         ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0111                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0011                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1011                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1111                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0001                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0101                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1101                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1000                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0000                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|res_tap_async                             ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0010                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0110                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1010                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1110                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1001                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1100                        ; 1                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0100                        ; 1                 ; 6       ;
; CLK50                                                                                                                  ;                   ;         ;
; TDI                                                                                                                    ;                   ;         ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|bypass_sft_tck~1                          ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|ir_sft_tck~1                              ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector75~1                              ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector43~0                              ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector11~0                              ; 0                 ; 6       ;
; TMS                                                                                                                    ;                   ;         ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0111                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0011                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1011                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1111                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0001                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0101                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1101                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1000                        ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector0~0                               ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_next_tck.0010~0                 ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_next_tck.0110~0                 ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_next_tck.1010~0                 ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_next_tck.1110~0                 ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_next_tck.1001~0                 ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector8~0                               ; 0                 ; 6       ;
;      - mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Selector3~0                               ; 0                 ; 6       ;
; RXD                                                                                                                    ;                   ;         ;
;      - UART:U_UART|sasc_top:TOP|rxd_dly[0]~feeder                                                                      ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[1].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|RB_GRANT[2]~5                                             ; LCCOMB_X46_Y20_N18 ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|AHB_ARB:AHB_ARB_SLAVE[2].U_AHB_ARB|AHB_ARB_RB:U_AHB_ARB_RB[1].U_AHB_ARB_RB|RB_GRANT[2]~5                                             ; LCCOMB_X45_Y19_N4  ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|m_addr_ack[0]~9                                                                                                                      ; LCCOMB_X46_Y18_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[0][0]~21                                                                                                                     ; LCCOMB_X47_Y17_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[1][0]~31                                                                                                                     ; LCCOMB_X47_Y21_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[2][0]~22                                                                                                                     ; LCCOMB_X44_Y19_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[3][2]~13                                                                                                                     ; LCCOMB_X44_Y20_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[4][0]~16                                                                                                                     ; LCCOMB_X47_Y16_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[5][0]                                                                                                                        ; FF_X46_Y18_N7      ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[5][0]~20                                                                                                                     ; LCCOMB_X47_Y18_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_INTERCONNECT:U_AHB_INTERCONNECT|phase_d[5][2]                                                                                                                        ; FF_X47_Y18_N31     ; 71      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|M_HRDATA[0][23]~2                                                                                                                      ; LCCOMB_X41_Y11_N4  ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|M_HRDATA[2][16]~137                                                                                                                    ; LCCOMB_X46_Y11_N28 ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|M_HREADYOUT[0]~12                                                                                                                      ; LCCOMB_X44_Y12_N6  ; 154     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|M_HREADYOUT[1]~6                                                                                                                       ; LCCOMB_X42_Y15_N10 ; 172     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|M_HREADYOUT[2]~18                                                                                                                      ; LCCOMB_X47_Y16_N14 ; 132     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|m_addr_req[1]~1                                                                                                                        ; LCCOMB_X7_Y22_N30  ; 99      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|m_haddr[0][27]~64                                                                                                                      ; LCCOMB_X42_Y21_N28 ; 110     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_MASTER_PORT:U_AHB_MASTER_PORT|m_phase_a_0[2]~1                                                                                                                       ; LCCOMB_X50_Y16_N8  ; 68      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_phase_a~0                                                                                                                              ; LCCOMB_X44_Y19_N20 ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AHB_MATRIX:U_AHB_MATRIX|AHB_SLAVE_PORT:U_AHB_SLAVE_PORT|s_phase_a~1                                                                                                                              ; LCCOMB_X47_Y21_N4  ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CLK50                                                                                                                                                                                            ; PIN_P11            ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; CLK50                                                                                                                                                                                            ; PIN_P11            ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always10~2                                                                                                                                                                 ; LCCOMB_X41_Y14_N16 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always2~0                                                                                                                                                                  ; LCCOMB_X42_Y14_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always4~0                                                                                                                                                                  ; LCCOMB_X41_Y14_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always6~2                                                                                                                                                                  ; LCCOMB_X41_Y14_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always8~3                                                                                                                                                                  ; LCCOMB_X50_Y17_N12 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|always9~2                                                                                                                                                                  ; LCCOMB_X41_Y14_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|mtime[5]~1                                                                                                                                                                 ; LCCOMB_X40_Y13_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CSR_MTIME:U_CSR_MTIME|mtimeh[31]~11                                                                                                                                                              ; LCCOMB_X40_Y14_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Equal0~4                                                                                                                                                                                         ; LCCOMB_X42_Y1_N26  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; INT_GEN:U_INT_GEN|always2~0                                                                                                                                                                      ; LCCOMB_X41_Y9_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; INT_GEN:U_INT_GEN|irq1[8]~0                                                                                                                                                                      ; LCCOMB_X41_Y10_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|locked                                                                                                                               ; LCCOMB_X43_Y1_N26  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                     ; PLL_1              ; 9070    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_locked                                                                                                                     ; PLL_1              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~1                                                                                                                                                                             ; LCCOMB_X50_Y37_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~3                                                                                                                                                                             ; LCCOMB_X50_Y37_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~4                                                                                                                                                                             ; LCCOMB_X47_Y37_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~5                                                                                                                                                                             ; LCCOMB_X47_Y37_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~7                                                                                                                                                                             ; LCCOMB_X44_Y34_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|Equal0~8                                                                                                                                                                             ; LCCOMB_X44_Y34_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[0]                                                                                                                                                                              ; FF_X46_Y53_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[10]                                                                                                                                                                             ; FF_X52_Y53_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[11]                                                                                                                                                                             ; FF_X52_Y53_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[12]                                                                                                                                                                             ; FF_X52_Y53_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[13]                                                                                                                                                                             ; FF_X52_Y53_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[14]                                                                                                                                                                             ; FF_X46_Y53_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[15]                                                                                                                                                                             ; FF_X52_Y53_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[16]                                                                                                                                                                             ; FF_X77_Y38_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[17]                                                                                                                                                                             ; FF_X77_Y38_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[18]                                                                                                                                                                             ; FF_X77_Y38_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[19]                                                                                                                                                                             ; FF_X77_Y38_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[1]                                                                                                                                                                              ; FF_X46_Y53_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[20]                                                                                                                                                                             ; FF_X77_Y38_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[21]                                                                                                                                                                             ; FF_X77_Y38_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[22]                                                                                                                                                                             ; FF_X77_Y38_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[23]                                                                                                                                                                             ; FF_X50_Y37_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[24]                                                                                                                                                                             ; FF_X50_Y37_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[25]                                                                                                                                                                             ; FF_X50_Y37_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[26]                                                                                                                                                                             ; FF_X50_Y37_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[27]                                                                                                                                                                             ; FF_X77_Y38_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[28]                                                                                                                                                                             ; FF_X50_Y37_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[29]                                                                                                                                                                             ; FF_X50_Y37_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[2]                                                                                                                                                                              ; FF_X46_Y53_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[30]                                                                                                                                                                             ; FF_X77_Y35_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[31]                                                                                                                                                                             ; FF_X77_Y35_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[3]                                                                                                                                                                              ; FF_X46_Y53_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[4]                                                                                                                                                                              ; FF_X46_Y53_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[5]                                                                                                                                                                              ; FF_X46_Y53_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[6]                                                                                                                                                                              ; FF_X46_Y53_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[7]                                                                                                                                                                              ; FF_X52_Y53_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[8]                                                                                                                                                                              ; FF_X52_Y53_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd0[9]                                                                                                                                                                              ; FF_X77_Y35_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[0]                                                                                                                                                                              ; FF_X46_Y40_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[10]                                                                                                                                                                             ; FF_X47_Y37_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[11]                                                                                                                                                                             ; FF_X51_Y34_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[12]                                                                                                                                                                             ; FF_X46_Y36_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[13]                                                                                                                                                                             ; FF_X51_Y34_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[14]                                                                                                                                                                             ; FF_X51_Y34_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[15]                                                                                                                                                                             ; FF_X51_Y34_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[16]                                                                                                                                                                             ; FF_X51_Y34_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[17]                                                                                                                                                                             ; FF_X49_Y38_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[18]                                                                                                                                                                             ; FF_X46_Y36_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[19]                                                                                                                                                                             ; FF_X46_Y36_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[1]                                                                                                                                                                              ; FF_X46_Y40_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[20]                                                                                                                                                                             ; FF_X49_Y38_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[21]                                                                                                                                                                             ; FF_X46_Y36_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[22]                                                                                                                                                                             ; FF_X46_Y40_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[23]                                                                                                                                                                             ; FF_X49_Y38_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[24]                                                                                                                                                                             ; FF_X47_Y37_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[25]                                                                                                                                                                             ; FF_X49_Y38_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[26]                                                                                                                                                                             ; FF_X46_Y40_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[27]                                                                                                                                                                             ; FF_X46_Y36_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[28]                                                                                                                                                                             ; FF_X49_Y38_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[29]                                                                                                                                                                             ; FF_X49_Y38_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[2]                                                                                                                                                                              ; FF_X46_Y40_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[30]                                                                                                                                                                             ; FF_X47_Y38_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[31]                                                                                                                                                                             ; FF_X46_Y36_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[3]                                                                                                                                                                              ; FF_X47_Y38_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[4]                                                                                                                                                                              ; FF_X49_Y38_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[5]                                                                                                                                                                              ; FF_X47_Y38_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[6]                                                                                                                                                                              ; FF_X47_Y38_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[7]                                                                                                                                                                              ; FF_X46_Y40_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[8]                                                                                                                                                                              ; FF_X47_Y37_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd1[9]                                                                                                                                                                              ; FF_X49_Y38_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[0]                                                                                                                                                                              ; FF_X46_Y38_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[10]                                                                                                                                                                             ; FF_X46_Y38_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[11]                                                                                                                                                                             ; FF_X44_Y32_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[12]                                                                                                                                                                             ; FF_X46_Y16_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[13]                                                                                                                                                                             ; FF_X44_Y32_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[14]                                                                                                                                                                             ; FF_X44_Y32_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[15]                                                                                                                                                                             ; FF_X46_Y30_N29     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[16]                                                                                                                                                                             ; FF_X44_Y8_N7       ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[17]                                                                                                                                                                             ; FF_X46_Y30_N5      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[18]                                                                                                                                                                             ; FF_X45_Y16_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[19]                                                                                                                                                                             ; FF_X46_Y30_N21     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[1]                                                                                                                                                                              ; FF_X46_Y38_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[20]                                                                                                                                                                             ; FF_X45_Y16_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[21]                                                                                                                                                                             ; FF_X46_Y16_N29     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[22]                                                                                                                                                                             ; FF_X44_Y8_N19      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[23]                                                                                                                                                                             ; FF_X45_Y16_N1      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[24]                                                                                                                                                                             ; FF_X46_Y16_N13     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[25]                                                                                                                                                                             ; FF_X44_Y32_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[26]                                                                                                                                                                             ; FF_X44_Y8_N11      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[27]                                                                                                                                                                             ; FF_X45_Y16_N21     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[28]                                                                                                                                                                             ; FF_X44_Y8_N23      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[29]                                                                                                                                                                             ; FF_X44_Y8_N3       ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[2]                                                                                                                                                                              ; FF_X46_Y38_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[30]                                                                                                                                                                             ; FF_X46_Y16_N17     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[31]                                                                                                                                                                             ; FF_X44_Y8_N31      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[3]                                                                                                                                                                              ; FF_X46_Y38_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[4]                                                                                                                                                                              ; FF_X47_Y40_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[5]                                                                                                                                                                              ; FF_X46_Y38_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[6]                                                                                                                                                                              ; FF_X47_Y40_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[7]                                                                                                                                                                              ; FF_X46_Y38_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[8]                                                                                                                                                                              ; FF_X47_Y40_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; PORT:U_PORT|pdd2[9]                                                                                                                                                                              ; FF_X46_Y38_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|S_HREADYOUT                                                                                                                                                                           ; LCCOMB_X50_Y21_N14 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_0_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[0]                                                                                                 ; LCCOMB_X47_Y31_N28 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_0_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[1]                                                                                                 ; LCCOMB_X47_Y31_N6  ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_1_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[0]                                                                                                 ; LCCOMB_X47_Y31_N12 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_1_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[1]                                                                                                 ; LCCOMB_X47_Y31_N2  ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_2_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[0]                                                                                                 ; LCCOMB_X51_Y25_N18 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_2_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[1]                                                                                                 ; LCCOMB_X51_Y25_N8  ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_3_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[0]                                                                                                 ; LCCOMB_X51_Y25_N28 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|altsyncram:s_mem_3_rtl_0|altsyncram_0ed1:auto_generated|decode_97a:decode2|eq_node[1]                                                                                                 ; LCCOMB_X51_Y25_N4  ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|ready_count~14                                                                                                                                                                        ; LCCOMB_X50_Y21_N22 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|s_mem_re_0~0                                                                                                                                                                          ; LCCOMB_X47_Y21_N6  ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|s_mem_we_0~1                                                                                                                                                                          ; LCCOMB_X50_Y21_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|s_mem_we_1~1                                                                                                                                                                          ; LCCOMB_X50_Y21_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|s_mem_we_2~1                                                                                                                                                                          ; LCCOMB_X50_Y21_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM0|s_mem_we_3~1                                                                                                                                                                          ; LCCOMB_X50_Y21_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|S_HREADYOUT                                                                                                                                                                           ; LCCOMB_X44_Y18_N8  ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode288w[2]~0                                                                                           ; LCCOMB_X49_Y23_N26 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode301w[2]~0                                                                                           ; LCCOMB_X49_Y23_N16 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode309w[2]~0                                                                                           ; LCCOMB_X49_Y23_N14 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode317w[2]~0                                                                                           ; LCCOMB_X49_Y23_N8  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode288w[2]~0                                                                                           ; LCCOMB_X41_Y23_N8  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode301w[2]~0                                                                                           ; LCCOMB_X41_Y23_N26 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode309w[2]~0                                                                                           ; LCCOMB_X41_Y23_N24 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode317w[2]~0                                                                                           ; LCCOMB_X41_Y23_N10 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode288w[2]~0                                                                                           ; LCCOMB_X38_Y17_N30 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode301w[2]~0                                                                                           ; LCCOMB_X38_Y17_N24 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode309w[2]~0                                                                                           ; LCCOMB_X38_Y17_N14 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode317w[2]~0                                                                                           ; LCCOMB_X38_Y17_N16 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode288w[2]~0                                                                                           ; LCCOMB_X38_Y17_N26 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode301w[2]~0                                                                                           ; LCCOMB_X38_Y17_N0  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode309w[2]~0                                                                                           ; LCCOMB_X38_Y17_N10 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|decode_c7a:decode2|w_anode317w[2]~0                                                                                           ; LCCOMB_X38_Y17_N20 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|ready_count~14                                                                                                                                                                        ; LCCOMB_X44_Y18_N18 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|s_mem_re_1~0                                                                                                                                                                          ; LCCOMB_X45_Y18_N12 ; 137     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|s_mem_we_0~1                                                                                                                                                                          ; LCCOMB_X44_Y17_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|s_mem_we_1~1                                                                                                                                                                          ; LCCOMB_X44_Y17_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|s_mem_we_2~1                                                                                                                                                                          ; LCCOMB_X44_Y17_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAM:U_RAM1|s_mem_we_3~1                                                                                                                                                                          ; LCCOMB_X44_Y17_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TCK                                                                                                                                                                                              ; PIN_Y6             ; 225     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; TMS                                                                                                                                                                                              ; PIN_AA2            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TRSTn                                                                                                                                                                                            ; PIN_Y5             ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|always1~0                                                                                                                                                                            ; LCCOMB_X49_Y16_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|always2~0                                                                                                                                                                            ; LCCOMB_X49_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|always3~0                                                                                                                                                                            ; LCCOMB_X49_Y16_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_brg:BRG|br_cnt[1]~12                                                                                                                                                            ; LCCOMB_X45_Y9_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_brg:BRG|cnt[1]~1                                                                                                                                                                ; LCCOMB_X51_Y9_N22  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_brg:BRG|ps[0]~10                                                                                                                                                                ; LCCOMB_X45_Y9_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_brg:BRG|sio_ce_x4                                                                                                                                                               ; FF_X50_Y11_N11     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|always13~0                                                                                                                                                              ; LCCOMB_X49_Y12_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|hold_reg[1]~19                                                                                                                                                          ; LCCOMB_X45_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|rx_bit_cnt[0]~1                                                                                                                                                         ; LCCOMB_X47_Y10_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo|mem~48                                                                                                                                               ; LCCOMB_X47_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo|mem~49                                                                                                                                               ; LCCOMB_X47_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo|mem~50                                                                                                                                               ; LCCOMB_X47_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo|mem~51                                                                                                                                               ; LCCOMB_X47_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo|mem~36                                                                                                                                               ; LCCOMB_X49_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo|mem~37                                                                                                                                               ; LCCOMB_X49_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo|mem~38                                                                                                                                               ; LCCOMB_X49_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo|mem~39                                                                                                                                               ; LCCOMB_X49_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|tx_bit_cnt[3]~6                                                                                                                                                         ; LCCOMB_X45_Y8_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|sasc_top:TOP|txf_empty_r~0                                                                                                                                                           ; LCCOMB_X45_Y9_N10  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|we_i                                                                                                                                                                                 ; LCCOMB_X47_Y11_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD|Equal0~0                                                                                                                          ; LCCOMB_X39_Y17_N8  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD|always2~0                                                                                                                         ; LCCOMB_X38_Y11_N14 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|BUS_M_AHB:U_BUS_M_AHB_DBGD|always2~1                                                                                                                                             ; LCCOMB_X49_Y8_N26  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always10~0                                                                                                                      ; LCCOMB_X31_Y15_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always11~2                                                                                                                      ; LCCOMB_X24_Y17_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always12~1                                                                                                                      ; LCCOMB_X30_Y16_N12 ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always13~0                                                                                                                      ; LCCOMB_X31_Y15_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always14~1                                                                                                                      ; LCCOMB_X25_Y14_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always15~0                                                                                                                      ; LCCOMB_X32_Y11_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always16~2                                                                                                                      ; LCCOMB_X37_Y18_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always17~1                                                                                                                      ; LCCOMB_X32_Y11_N4  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always18~0                                                                                                                      ; LCCOMB_X32_Y11_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always19~0                                                                                                                      ; LCCOMB_X26_Y14_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always1~2                                                                                                                       ; LCCOMB_X22_Y16_N18 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always21~0                                                                                                                      ; LCCOMB_X26_Y15_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always22~0                                                                                                                      ; LCCOMB_X30_Y15_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|always6~2                                                                                                                       ; LCCOMB_X25_Y13_N26 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_instreth_rbuf_cpu[31]~0                                                                                                     ; LCCOMB_X30_Y14_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_instreth_rbuf_dbg[7]~0                                                                                                      ; LCCOMB_X35_Y13_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mcause[28]~13                                                                                                               ; LCCOMB_X23_Y14_N18 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mcountinhibit[2]~8                                                                                                          ; LCCOMB_X20_Y10_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mcycle[14]~32                                                                                                               ; LCCOMB_X27_Y18_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mcycleh[22]~44                                                                                                              ; LCCOMB_X29_Y17_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mepc~13                                                                                                                     ; LCCOMB_X21_Y16_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mie[11]~6                                                                                                                   ; LCCOMB_X25_Y12_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_minstret[23]~32                                                                                                             ; LCCOMB_X27_Y18_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_minstreth[5]~44                                                                                                             ; LCCOMB_X31_Y16_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mscratch[15]~35                                                                                                             ; LCCOMB_X23_Y10_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mstatus~9                                                                                                                   ; LCCOMB_X22_Y16_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mtval[20]~8                                                                                                                 ; LCCOMB_X22_Y17_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_mtvec[18]~35                                                                                                                ; LCCOMB_X22_Y11_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_timeh_rbuf_cpu[31]~0                                                                                                        ; LCCOMB_X31_Y14_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR:U_CPU_CSR|csr_timeh_rbuf_dbg[7]~0                                                                                                         ; LCCOMB_X31_Y15_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|HART_RESUME_ACK~0                                                                                                       ; LCCOMB_X11_Y23_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|RES_CPU                                                                                                                 ; LCCOMB_X45_Y7_N16  ; 7247    ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|always16~1                                                                                                              ; LCCOMB_X18_Y6_N28  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_dbg_dbg_we_dpc~0                                                                                                    ; LCCOMB_X21_Y8_N14  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_dcsr_stoptime~0                                                                                                     ; LCCOMB_X19_Y11_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_dpc[28]~34                                                                                                          ; LCCOMB_X18_Y11_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_icount[6]~3                                                                                                         ; LCCOMB_X22_Y18_N24 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_icount_count[6]~3                                                                                                   ; LCCOMB_X18_Y9_N14  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_mcontrol[0][19]~20                                                                                                  ; LCCOMB_X19_Y4_N30  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_mcontrol[1][19]~14                                                                                                  ; LCCOMB_X20_Y6_N24  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_mcontrol[2][19]~17                                                                                                  ; LCCOMB_X19_Y7_N6   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_mcontrol[3][19]~23                                                                                                  ; LCCOMB_X20_Y4_N10  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_tdata2~36                                                                                                           ; LCCOMB_X21_Y14_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_tdata2~37                                                                                                           ; LCCOMB_X21_Y14_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_tdata2~39                                                                                                           ; LCCOMB_X21_Y14_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_tdata2~4                                                                                                            ; LCCOMB_X21_Y14_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|csr_tselect~23                                                                                                          ; LCCOMB_X19_Y10_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|always11~52                                                                                                             ; LCCOMB_X22_Y4_N8   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|always3~1                                                                                                               ; LCCOMB_X34_Y8_N28  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgenable[0][21]~6                                                                                                  ; LCCOMB_X35_Y7_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgenable[1][29]~3                                                                                                  ; LCCOMB_X25_Y7_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[0][8]~2                                                                                                 ; LCCOMB_X32_Y2_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[1][21]~8                                                                                                ; LCCOMB_X36_Y4_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[2][6]~5                                                                                                 ; LCCOMB_X36_Y2_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[3][21]~14                                                                                               ; LCCOMB_X34_Y2_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[4][31]~11                                                                                               ; LCCOMB_X30_Y2_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[5][18]~20                                                                                               ; LCCOMB_X26_Y2_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[6][28]~17                                                                                               ; LCCOMB_X23_Y2_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgpriority[7][13]~23                                                                                               ; LCCOMB_X23_Y5_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgsense[0][28]~69                                                                                                  ; LCCOMB_X29_Y9_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcfgsense[1][31]~4                                                                                                   ; LCCOMB_X32_Y7_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintcurlvl[3]~2                                                                                                         ; LCCOMB_X21_Y7_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_INT:U_CPU_CSR_INT|mintprelvl[3]~2                                                                                                         ; LCCOMB_X22_Y7_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|Equal137~1                                                                                                            ; LCCOMB_X6_Y24_N20  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|Equal138~10                                                                                                           ; LCCOMB_X2_Y27_N4   ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|always10~1                                                                                                            ; LCCOMB_X6_Y24_N2   ; 6       ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|always21~2                                                                                                            ; LCCOMB_X22_Y19_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|div_count~0                                                                                                           ; LCCOMB_X6_Y26_N8   ; 112     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|divisor[13]~2                                                                                                         ; LCCOMB_X6_Y26_N16  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lrsvd_addr[16]~1                                                                                                      ; LCCOMB_X41_Y18_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[10][22]~5                                                                                                       ; LCCOMB_X37_Y28_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[11][7]~20                                                                                                       ; LCCOMB_X42_Y28_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[12][0]~151                                                                                                      ; LCCOMB_X46_Y28_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[13][8]~141                                                                                                      ; LCCOMB_X39_Y34_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[14][31]~146                                                                                                     ; LCCOMB_X37_Y29_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[15][6]~156                                                                                                      ; LCCOMB_X37_Y34_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[16][21]~76                                                                                                      ; LCCOMB_X52_Y27_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[17][24]~66                                                                                                      ; LCCOMB_X38_Y31_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[18][8]~36                                                                                                       ; LCCOMB_X40_Y30_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[19][23]~31                                                                                                      ; LCCOMB_X43_Y32_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[1][27]~116                                                                                                      ; LCCOMB_X38_Y31_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[20][18]~71                                                                                                      ; LCCOMB_X39_Y32_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[21][25]~81                                                                                                      ; LCCOMB_X38_Y31_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[22][5]~26                                                                                                       ; LCCOMB_X42_Y28_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[23][16]~41                                                                                                      ; LCCOMB_X42_Y31_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[24][24]~56                                                                                                      ; LCCOMB_X39_Y29_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[25][3]~46                                                                                                       ; LCCOMB_X39_Y29_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[26][8]~96                                                                                                       ; LCCOMB_X38_Y28_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[27][11]~91                                                                                                      ; LCCOMB_X42_Y28_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[28][23]~51                                                                                                      ; LCCOMB_X40_Y30_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[29][31]~61                                                                                                      ; LCCOMB_X38_Y27_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[2][29]~106                                                                                                      ; LCCOMB_X34_Y30_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[30][30]~86                                                                                                      ; LCCOMB_X41_Y28_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[31][25]~101                                                                                                     ; LCCOMB_X43_Y31_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[3][24]~111                                                                                                      ; LCCOMB_X34_Y32_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[4][30]~131                                                                                                      ; LCCOMB_X32_Y34_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[5][8]~121                                                                                                       ; LCCOMB_X38_Y31_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[6][28]~126                                                                                                      ; LCCOMB_X37_Y31_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[7][26]~136                                                                                                      ; LCCOMB_X34_Y32_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[8][2]~15                                                                                                        ; LCCOMB_X37_Y31_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|regXR[9][17]~10                                                                                                       ; LCCOMB_X38_Y28_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|remainder[32]~101                                                                                                     ; LCCOMB_X6_Y26_N14  ; 93      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DEBUG:U_CPU_DEBUG|busm_addr_ma[30]~0                                                                                                          ; LCCOMB_X15_Y13_N6  ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|DECODE_REQ                                                                                                                  ; LCCOMB_X12_Y20_N22 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|always3~0                                                                                                                   ; LCCOMB_X6_Y21_N30  ; 21      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fetch_addr_buf[31]~66                                                                                                       ; LCCOMB_X14_Y29_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fetch_start_buf                                                                                                             ; FF_X14_Y29_N29     ; 195     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[0][31]~5                                                                                                          ; LCCOMB_X9_Y18_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[1][28]~4                                                                                                          ; LCCOMB_X8_Y22_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[3][26]~6                                                                                                          ; LCCOMB_X9_Y18_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[4][28]~2                                                                                                          ; LCCOMB_X12_Y22_N12 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[5][2]~1                                                                                                           ; LCCOMB_X8_Y22_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[6][4]~0                                                                                                           ; LCCOMB_X12_Y22_N24 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_abuf[7][2]~3                                                                                                           ; LCCOMB_X12_Y22_N16 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_count_body[3]~19                                                                                                       ; LCCOMB_X13_Y18_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_count_issue[1]~11                                                                                                      ; LCCOMB_X6_Y21_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_dbuf[2][11]~57                                                                                                         ; LCCOMB_X9_Y18_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_rp_body[0]~9                                                                                                           ; LCCOMB_X9_Y19_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|fifo_wp_body[2]~5                                                                                                           ; LCCOMB_X7_Y22_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FETCH:U_CPU_FETCH|if_busy~0                                                                                                                   ; LCCOMB_X6_Y22_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|Equal184~0                                                                                                                  ; LCCOMB_X55_Y28_N4  ; 57      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|Equal312~2                                                                                                                  ; LCCOMB_X56_Y28_N16 ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|Equal354~0                                                                                                                  ; LCCOMB_X54_Y26_N16 ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|Equal514~0                                                                                                                  ; LCCOMB_X54_Y26_N10 ; 206     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|Equal517~1                                                                                                                  ; LCCOMB_X56_Y39_N8  ; 127     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMADD_SPECIAL_NUMBER:U_FMADD_SPECIAL_NUMBER|FADD_SPECIAL_NUMBER:U_FADD_SPECIAL_NUMBER|CHECK_FTYPE:U_CHECK_FTYPE_2|Equal0~10 ; LCCOMB_X63_Y31_N30 ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|adata_inner_in1[66]~0                                                                                                       ; LCCOMB_X54_Y36_N28 ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|csr_fflags~11                                                                                                               ; LCCOMB_X36_Y13_N14 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|csr_frm[1]~5                                                                                                                ; LCCOMB_X37_Y13_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|csr_sqr_loop[3]~2                                                                                                           ; LCCOMB_X37_Y13_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_adata_inner_in2[64]~75                                                                                                  ; LCCOMB_X61_Y40_N20 ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_adata_inner_in2[69]~76                                                                                                  ; LCCOMB_X58_Y40_N4  ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_adata_inner_in2~74                                                                                                      ; LCCOMB_X69_Y45_N24 ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_cnt[0]~0                                                                                                                ; LCCOMB_X61_Y47_N28 ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_cnt[0]~2                                                                                                                ; LCCOMB_X54_Y29_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_dq_inner[78]~106                                                                                                        ; LCCOMB_X61_Y47_N26 ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_mdata_inner_in1[65]~42                                                                                                  ; LCCOMB_X61_Y47_N10 ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_seq.0001                                                                                                                ; FF_X58_Y37_N25     ; 111     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_seq.0010                                                                                                                ; FF_X51_Y38_N25     ; 115     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_seq.0011                                                                                                                ; FF_X71_Y38_N1      ; 307     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|div_seq~19                                                                                                                  ; LCCOMB_X67_Y46_N26 ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|fdata_inner_in[25]~13                                                                                                       ; LCCOMB_X55_Y33_N2  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|fmode[0]~0                                                                                                                  ; LCCOMB_X55_Y33_N20 ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|mdata_inner_in3[50]~70                                                                                                      ; LCCOMB_X66_Y33_N0  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|pipe_a_token[13]~33                                                                                                         ; LCCOMB_X56_Y39_N4  ; 193     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|pipe_c_int_out[17]~33                                                                                                       ; LCCOMB_X51_Y29_N10 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|pipe_d_token~2                                                                                                              ; LCCOMB_X58_Y40_N10 ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|pipe_m_token~14                                                                                                             ; LCCOMB_X60_Y31_N26 ; 155     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|pipe_s_token~0                                                                                                              ; LCCOMB_X56_Y42_N4  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[0][31]~192                                                                                                            ; LCCOMB_X52_Y27_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[10][28]~199                                                                                                           ; LCCOMB_X67_Y23_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[11][6]~171                                                                                                            ; LCCOMB_X55_Y23_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[12][27]~129                                                                                                           ; LCCOMB_X63_Y23_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[13][3]~206                                                                                                            ; LCCOMB_X56_Y25_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[14][19]~143                                                                                                           ; LCCOMB_X67_Y22_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[15][12]~227                                                                                                           ; LCCOMB_X62_Y25_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[16][9]~78                                                                                                             ; LCCOMB_X54_Y23_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[17][5]~71                                                                                                             ; LCCOMB_X58_Y20_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[18][7]~50                                                                                                             ; LCCOMB_X69_Y21_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[19][28]~36                                                                                                            ; LCCOMB_X56_Y23_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[1][20]~164                                                                                                            ; LCCOMB_X63_Y24_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[20][26]~64                                                                                                            ; LCCOMB_X70_Y19_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[21][9]~85                                                                                                             ; LCCOMB_X56_Y25_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[22][27]~43                                                                                                            ; LCCOMB_X63_Y23_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[23][28]~57                                                                                                            ; LCCOMB_X55_Y21_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[24][8]~21                                                                                                             ; LCCOMB_X56_Y23_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[25][19]~14                                                                                                            ; LCCOMB_X69_Y20_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[26][8]~106                                                                                                            ; LCCOMB_X57_Y18_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[27][4]~92                                                                                                             ; LCCOMB_X55_Y23_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[28][16]~7                                                                                                             ; LCCOMB_X56_Y24_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[29][26]~28                                                                                                            ; LCCOMB_X58_Y15_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[2][25]~178                                                                                                            ; LCCOMB_X59_Y22_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[30][28]~99                                                                                                            ; LCCOMB_X63_Y25_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[31][30]~113                                                                                                           ; LCCOMB_X62_Y25_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[3][8]~157                                                                                                             ; LCCOMB_X57_Y23_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[4][23]~136                                                                                                            ; LCCOMB_X66_Y22_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[5][31]~220                                                                                                            ; LCCOMB_X56_Y25_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[6][5]~121                                                                                                             ; LCCOMB_X66_Y23_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[7][22]~213                                                                                                            ; LCCOMB_X54_Y21_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[8][29]~185                                                                                                            ; LCCOMB_X56_Y23_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|regFR[9][20]~150                                                                                                            ; LCCOMB_X67_Y24_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_adata_inner_in2[0]~0                                                                                                    ; LCCOMB_X56_Y42_N20 ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_cnt[0]~0                                                                                                                ; LCCOMB_X58_Y38_N0  ; 93      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_cnt[0]~2                                                                                                                ; LCCOMB_X56_Y41_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_dg_inner[65]~2                                                                                                          ; LCCOMB_X56_Y42_N24 ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_dh_inner[65]~121                                                                                                        ; LCCOMB_X58_Y42_N14 ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_mdata_inner_in1[46]~88                                                                                                  ; LCCOMB_X58_Y42_N26 ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_mdata_inner_in2[26]~58                                                                                                  ; LCCOMB_X52_Y39_N12 ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_mdata_inner_in2~168                                                                                                     ; LCCOMB_X65_Y51_N22 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_seq.0010                                                                                                                ; FF_X56_Y42_N27     ; 205     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|sqr_seq.0101                                                                                                                ; FF_X56_Y42_N13     ; 91      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|DECODE_ACK~0                                                                                                          ; LCCOMB_X7_Y20_N2   ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|Selector144~5                                                                                                         ; LCCOMB_X16_Y18_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|WFI_WAITING                                                                                                           ; FF_X21_Y20_N9      ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|WideOr33~5                                                                                                            ; LCCOMB_X16_Y23_N28 ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|always5~0                                                                                                             ; LCCOMB_X21_Y22_N20 ; 103     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|always7~0                                                                                                             ; LCCOMB_X24_Y20_N26 ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|ex_alu_imm[22]~10                                                                                                     ; LCCOMB_X16_Y24_N6  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|id_alu_src2~29                                                                                                        ; LCCOMB_X10_Y23_N2  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|slot~0                                                                                                                ; LCCOMB_X27_Y21_N16 ; 248     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_PIPELINE:U_CPU_PIPELINE|state_id_seq[3]~6                                                                                                     ; LCCOMB_X10_Y23_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|DBGABS_WDATA_internal[20]~0                                                                                                            ; LCCOMB_X43_Y7_N4   ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|LessThan33825~1                                                                                                                        ; LCCOMB_X49_Y8_N10  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_authdata                                                                                                                        ; FF_X47_Y6_N5       ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_control                                                                                                                         ; FF_X49_Y3_N9       ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_data                                                                                                                            ; FF_X45_Y5_N1       ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_default                                                                                                                         ; FF_X51_Y2_N5       ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_hawindowsel                                                                                                                     ; FF_X49_Y5_N25      ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_sbaddr                                                                                                                          ; FF_X49_Y6_N21      ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_sbcs                                                                                                                            ; FF_X51_Y6_N9       ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|ack_dm_sbdata                                                                                                                          ; FF_X50_Y8_N21      ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always13~0                                                                                                                             ; LCCOMB_X49_Y5_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always21~0                                                                                                                             ; LCCOMB_X45_Y7_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always2~0                                                                                                                              ; LCCOMB_X47_Y6_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always42~0                                                                                                                             ; LCCOMB_X51_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always49~0                                                                                                                             ; LCCOMB_X49_Y6_N22  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always5~0                                                                                                                              ; LCCOMB_X45_Y5_N6   ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|always8~0                                                                                                                              ; LCCOMB_X49_Y3_N12  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|dbgabs_transaction~4                                                                                                                   ; LCCOMB_X42_Y3_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|dm_control[0]                                                                                                                          ; FF_X45_Y4_N25      ; 109     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|dm_data[0][19]~101                                                                                                                     ; LCCOMB_X42_Y3_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|dm_data[1][18]~92                                                                                                                      ; LCCOMB_X43_Y5_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|sbaddr[26]~92                                                                                                                          ; LCCOMB_X51_Y7_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|sbdata[0]~4                                                                                                                            ; LCCOMB_X51_Y7_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|always4~0                                                                                     ; LCCOMB_X45_Y1_N18  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|fifo1[2]~0                                                                                    ; LCCOMB_X45_Y1_N12  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|always4~0                                                                                     ; LCCOMB_X44_Y1_N0   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[1]~0                                                                                    ; LCCOMB_X44_Y1_N10  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Equal0~1                                                                                                                   ; LCCOMB_X21_Y2_N4   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|Equal2~0                                                                                                                   ; LCCOMB_X21_Y2_N26  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|TDO_E                                                                                                                      ; FF_X21_Y1_N25      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|WideOr7~1                                                                                                                  ; LCCOMB_X22_Y2_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_op_cmd_wr~0                                                                                                            ; LCCOMB_X45_Y1_N24  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_sft_tck[30]~0                                                                                                          ; LCCOMB_X22_Y2_N12  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_state_next~0                                                                                                           ; LCCOMB_X46_Y1_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dtmcs_sft_tck[12]~0                                                                                                        ; LCCOMB_X21_Y2_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|idcode_sft_tck[18]~0                                                                                                       ; LCCOMB_X21_Y2_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|res_dmihard_async                                                                                                          ; LCCOMB_X19_Y1_N8   ; 459     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|res_tap_async                                                                                                              ; LCCOMB_X19_Y1_N20  ; 77      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.0011                                                                                                         ; FF_X18_Y1_N1       ; 112     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|state_tap_tck.1111                                                                                                         ; FF_X19_Y1_N1       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|RES_SYS~0                                                                                                                                                  ; LCCOMB_X47_Y10_N20 ; 1049    ; Async. clear                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|RES_SYS~0                                                                                                                                                  ; LCCOMB_X47_Y10_N20 ; 11      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; res_org~0                                                                                                                                                                                        ; LCCOMB_X43_Y1_N2   ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; res_pll~0                                                                                                                                                                                        ; LCCOMB_X43_Y1_N24  ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK50                                                                                   ; PIN_P11            ; 17      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]            ; PLL_1              ; 9070    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|RES_CPU        ; LCCOMB_X45_Y7_N16  ; 7247    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|res_dmihard_async ; LCCOMB_X19_Y1_N8   ; 459     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|RES_SYS~0                                         ; LCCOMB_X47_Y10_N20 ; 1049    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; RAM:U_RAM0|altsyncram:s_mem_0_rtl_0|altsyncram_0ed1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12288        ; 8            ; 12288        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 98304  ; 12288                       ; 8                           ; 12288                       ; 8                           ; 98304               ; 12   ; None ; M9K_X53_Y46_N0, M9K_X53_Y51_N0, M9K_X73_Y47_N0, M9K_X53_Y48_N0, M9K_X53_Y50_N0, M9K_X53_Y49_N0, M9K_X53_Y47_N0, M9K_X73_Y51_N0, M9K_X73_Y50_N0, M9K_X73_Y49_N0, M9K_X53_Y38_N0, M9K_X73_Y48_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM0|altsyncram:s_mem_1_rtl_0|altsyncram_0ed1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12288        ; 8            ; 12288        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 98304  ; 12288                       ; 8                           ; 12288                       ; 8                           ; 98304               ; 12   ; None ; M9K_X53_Y36_N0, M9K_X73_Y37_N0, M9K_X73_Y39_N0, M9K_X53_Y31_N0, M9K_X73_Y31_N0, M9K_X73_Y38_N0, M9K_X53_Y34_N0, M9K_X73_Y34_N0, M9K_X73_Y36_N0, M9K_X73_Y35_N0, M9K_X53_Y35_N0, M9K_X53_Y39_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM0|altsyncram:s_mem_2_rtl_0|altsyncram_0ed1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12288        ; 8            ; 12288        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 98304  ; 12288                       ; 8                           ; 12288                       ; 8                           ; 98304               ; 12   ; None ; M9K_X53_Y28_N0, M9K_X53_Y52_N0, M9K_X53_Y43_N0, M9K_X53_Y25_N0, M9K_X73_Y46_N0, M9K_X53_Y53_N0, M9K_X53_Y27_N0, M9K_X53_Y42_N0, M9K_X73_Y43_N0, M9K_X53_Y41_N0, M9K_X53_Y26_N0, M9K_X73_Y41_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM0|altsyncram:s_mem_3_rtl_0|altsyncram_0ed1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12288        ; 8            ; 12288        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 98304  ; 12288                       ; 8                           ; 12288                       ; 8                           ; 98304               ; 12   ; None ; M9K_X53_Y29_N0, M9K_X53_Y45_N0, M9K_X73_Y45_N0, M9K_X53_Y30_N0, M9K_X53_Y37_N0, M9K_X73_Y42_N0, M9K_X53_Y44_N0, M9K_X53_Y32_N0, M9K_X53_Y40_N0, M9K_X53_Y33_N0, M9K_X73_Y40_N0, M9K_X73_Y44_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM1|altsyncram:s_mem_0_rtl_0|altsyncram_ced1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X53_Y23_N0, M9K_X53_Y24_N0, M9K_X53_Y21_N0, M9K_X53_Y22_N0, M9K_X73_Y25_N0, M9K_X73_Y32_N0, M9K_X73_Y28_N0, M9K_X73_Y22_N0, M9K_X53_Y16_N0, M9K_X53_Y15_N0, M9K_X53_Y17_N0, M9K_X53_Y14_N0, M9K_X73_Y16_N0, M9K_X73_Y15_N0, M9K_X73_Y17_N0, M9K_X73_Y13_N0, M9K_X53_Y18_N0, M9K_X53_Y19_N0, M9K_X53_Y20_N0, M9K_X53_Y13_N0, M9K_X73_Y26_N0, M9K_X73_Y33_N0, M9K_X73_Y29_N0, M9K_X73_Y21_N0, M9K_X73_Y24_N0, M9K_X73_Y30_N0, M9K_X73_Y27_N0, M9K_X73_Y23_N0, M9K_X73_Y19_N0, M9K_X73_Y20_N0, M9K_X73_Y18_N0, M9K_X73_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM1|altsyncram:s_mem_1_rtl_0|altsyncram_ced1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X33_Y23_N0, M9K_X33_Y25_N0, M9K_X33_Y22_N0, M9K_X33_Y27_N0, M9K_X33_Y31_N0, M9K_X5_Y31_N0, M9K_X33_Y30_N0, M9K_X5_Y30_N0, M9K_X33_Y28_N0, M9K_X5_Y29_N0, M9K_X5_Y28_N0, M9K_X5_Y27_N0, M9K_X33_Y24_N0, M9K_X5_Y24_N0, M9K_X5_Y25_N0, M9K_X33_Y26_N0, M9K_X33_Y36_N0, M9K_X5_Y36_N0, M9K_X5_Y35_N0, M9K_X5_Y33_N0, M9K_X33_Y29_N0, M9K_X5_Y23_N0, M9K_X5_Y22_N0, M9K_X5_Y26_N0, M9K_X33_Y37_N0, M9K_X5_Y37_N0, M9K_X5_Y34_N0, M9K_X5_Y32_N0, M9K_X33_Y34_N0, M9K_X33_Y35_N0, M9K_X33_Y33_N0, M9K_X33_Y32_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM1|altsyncram:s_mem_2_rtl_0|altsyncram_ced1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X5_Y15_N0, M9K_X5_Y9_N0, M9K_X5_Y3_N0, M9K_X5_Y5_N0, M9K_X5_Y21_N0, M9K_X5_Y16_N0, M9K_X5_Y18_N0, M9K_X5_Y17_N0, M9K_X33_Y13_N0, M9K_X5_Y7_N0, M9K_X5_Y4_N0, M9K_X5_Y6_N0, M9K_X33_Y20_N0, M9K_X33_Y17_N0, M9K_X33_Y19_N0, M9K_X33_Y16_N0, M9K_X5_Y20_N0, M9K_X5_Y8_N0, M9K_X5_Y19_N0, M9K_X33_Y8_N0, M9K_X33_Y14_N0, M9K_X33_Y11_N0, M9K_X33_Y12_N0, M9K_X33_Y10_N0, M9K_X33_Y21_N0, M9K_X5_Y10_N0, M9K_X33_Y18_N0, M9K_X5_Y11_N0, M9K_X33_Y15_N0, M9K_X5_Y14_N0, M9K_X5_Y13_N0, M9K_X5_Y12_N0                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:U_RAM1|altsyncram:s_mem_3_rtl_0|altsyncram_ced1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X53_Y8_N0, M9K_X53_Y7_N0, M9K_X53_Y5_N0, M9K_X53_Y6_N0, M9K_X73_Y2_N0, M9K_X53_Y3_N0, M9K_X73_Y7_N0, M9K_X73_Y6_N0, M9K_X73_Y8_N0, M9K_X73_Y1_N0, M9K_X73_Y5_N0, M9K_X53_Y2_N0, M9K_X33_Y7_N0, M9K_X33_Y6_N0, M9K_X33_Y5_N0, M9K_X33_Y9_N0, M9K_X33_Y2_N0, M9K_X33_Y3_N0, M9K_X33_Y4_N0, M9K_X33_Y1_N0, M9K_X53_Y10_N0, M9K_X53_Y12_N0, M9K_X53_Y9_N0, M9K_X53_Y11_N0, M9K_X53_Y1_N0, M9K_X73_Y3_N0, M9K_X73_Y4_N0, M9K_X53_Y4_N0, M9K_X73_Y11_N0, M9K_X73_Y12_N0, M9K_X73_Y9_N0, M9K_X73_Y10_N0                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 20          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 20          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 40          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 17          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_out4                      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_mult3                  ;                            ; DSPMULT_X28_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_out6                      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_mult5                  ;                            ; DSPMULT_X28_Y24_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|w589w[0]                      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_mult1                  ;                            ; DSPMULT_X28_Y25_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_out8                      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_DATAPATH:U_CPU_DATAPATH|lpm_mult:Mult0|mult_ugs:auto_generated|mac_mult7                  ;                            ; DSPMULT_X28_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out24     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult23 ;                            ; DSPMULT_X68_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out22     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult21 ;                            ; DSPMULT_X68_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out30     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult29 ;                            ; DSPMULT_X68_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out16     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult15 ;                            ; DSPMULT_X68_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out28     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult27 ;                            ; DSPMULT_X68_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult13 ;                            ; DSPMULT_X68_Y40_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult7  ;                            ; DSPMULT_X68_Y47_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out18     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult17 ;                            ; DSPMULT_X68_Y42_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y48_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult11 ;                            ; DSPMULT_X68_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out26     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult25 ;                            ; DSPMULT_X68_Y43_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out20     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult19 ;                            ; DSPMULT_X68_Y44_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y46_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out32     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult31 ;                            ; DSPMULT_X68_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult9  ;                            ; DSPMULT_X68_Y45_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|w2477w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_FPU32:U_CPU_FPU32|FMUL_CORE:U_FMUL_CORE|lpm_mult:Mult0|mult_nps:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y49_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 80,482 / 148,641 ( 54 % ) ;
; C16 interconnects     ; 2,069 / 5,382 ( 38 % )    ;
; C4 interconnects      ; 52,907 / 106,704 ( 50 % ) ;
; Direct links          ; 6,924 / 148,641 ( 5 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 20,370 / 49,760 ( 41 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 2,320 / 5,406 ( 43 % )    ;
; R4 interconnects      ; 64,677 / 147,764 ( 44 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.54) ; Number of LABs  (Total = 2865) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 12                             ;
; 2                                           ; 18                             ;
; 3                                           ; 15                             ;
; 4                                           ; 24                             ;
; 5                                           ; 19                             ;
; 6                                           ; 23                             ;
; 7                                           ; 23                             ;
; 8                                           ; 38                             ;
; 9                                           ; 36                             ;
; 10                                          ; 57                             ;
; 11                                          ; 72                             ;
; 12                                          ; 106                            ;
; 13                                          ; 106                            ;
; 14                                          ; 168                            ;
; 15                                          ; 281                            ;
; 16                                          ; 1867                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 2865) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1751                           ;
; 1 Clock                            ; 1789                           ;
; 1 Clock enable                     ; 575                            ;
; 1 Sync. clear                      ; 66                             ;
; 1 Sync. load                       ; 140                            ;
; 2 Async. clears                    ; 31                             ;
; 2 Clock enables                    ; 965                            ;
; 2 Clocks                           ; 6                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.33) ; Number of LABs  (Total = 2865) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 30                             ;
; 1                                            ; 33                             ;
; 2                                            ; 15                             ;
; 3                                            ; 7                              ;
; 4                                            ; 17                             ;
; 5                                            ; 12                             ;
; 6                                            ; 18                             ;
; 7                                            ; 24                             ;
; 8                                            ; 32                             ;
; 9                                            ; 17                             ;
; 10                                           ; 30                             ;
; 11                                           ; 30                             ;
; 12                                           ; 53                             ;
; 13                                           ; 67                             ;
; 14                                           ; 94                             ;
; 15                                           ; 149                            ;
; 16                                           ; 780                            ;
; 17                                           ; 189                            ;
; 18                                           ; 395                            ;
; 19                                           ; 150                            ;
; 20                                           ; 133                            ;
; 21                                           ; 89                             ;
; 22                                           ; 101                            ;
; 23                                           ; 66                             ;
; 24                                           ; 66                             ;
; 25                                           ; 46                             ;
; 26                                           ; 37                             ;
; 27                                           ; 41                             ;
; 28                                           ; 31                             ;
; 29                                           ; 19                             ;
; 30                                           ; 29                             ;
; 31                                           ; 28                             ;
; 32                                           ; 37                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.73) ; Number of LABs  (Total = 2865) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 30                             ;
; 1                                               ; 75                             ;
; 2                                               ; 82                             ;
; 3                                               ; 109                            ;
; 4                                               ; 110                            ;
; 5                                               ; 129                            ;
; 6                                               ; 245                            ;
; 7                                               ; 343                            ;
; 8                                               ; 352                            ;
; 9                                               ; 320                            ;
; 10                                              ; 266                            ;
; 11                                              ; 171                            ;
; 12                                              ; 146                            ;
; 13                                              ; 110                            ;
; 14                                              ; 83                             ;
; 15                                              ; 72                             ;
; 16                                              ; 149                            ;
; 17                                              ; 26                             ;
; 18                                              ; 15                             ;
; 19                                              ; 9                              ;
; 20                                              ; 4                              ;
; 21                                              ; 2                              ;
; 22                                              ; 4                              ;
; 23                                              ; 0                              ;
; 24                                              ; 7                              ;
; 25                                              ; 2                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 1                              ;
; 31                                              ; 0                              ;
; 32                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 25.67) ; Number of LABs  (Total = 2865) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 4                              ;
; 4                                            ; 7                              ;
; 5                                            ; 4                              ;
; 6                                            ; 14                             ;
; 7                                            ; 19                             ;
; 8                                            ; 16                             ;
; 9                                            ; 17                             ;
; 10                                           ; 15                             ;
; 11                                           ; 34                             ;
; 12                                           ; 37                             ;
; 13                                           ; 34                             ;
; 14                                           ; 53                             ;
; 15                                           ; 43                             ;
; 16                                           ; 61                             ;
; 17                                           ; 62                             ;
; 18                                           ; 83                             ;
; 19                                           ; 78                             ;
; 20                                           ; 109                            ;
; 21                                           ; 109                            ;
; 22                                           ; 109                            ;
; 23                                           ; 121                            ;
; 24                                           ; 142                            ;
; 25                                           ; 142                            ;
; 26                                           ; 142                            ;
; 27                                           ; 150                            ;
; 28                                           ; 127                            ;
; 29                                           ; 131                            ;
; 30                                           ; 131                            ;
; 31                                           ; 134                            ;
; 32                                           ; 132                            ;
; 33                                           ; 160                            ;
; 34                                           ; 111                            ;
; 35                                           ; 92                             ;
; 36                                           ; 109                            ;
; 37                                           ; 74                             ;
; 38                                           ; 58                             ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 108       ; 108       ; 0            ; 0            ; 108       ; 108       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 101          ; 0            ; 0            ; 104          ; 104          ; 101          ; 0            ; 104          ; 104          ; 0            ; 101          ; 0            ; 108       ; 108       ; 108       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 108          ; 0         ; 0         ; 108          ; 108          ; 0         ; 0         ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 7            ; 108          ; 108          ; 4            ; 4            ; 7            ; 108          ; 4            ; 4            ; 108          ; 7            ; 108          ; 0         ; 0         ; 0         ; 108          ; 108          ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; TDO                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TXD                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CSn          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[8]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[9]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[10]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[11]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[12]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[13]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[14]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[15]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[16]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[17]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[18]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[19]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[20]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[21]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[22]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[23]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[24]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[25]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[26]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[27]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[28]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[29]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[30]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0[31]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[8]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[9]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[10]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[11]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[12]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[13]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[14]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[15]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[16]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[17]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[18]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[19]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[20]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[21]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[22]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[23]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[24]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[25]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[26]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[27]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[28]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[29]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[30]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[31]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[8]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[9]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[10]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[11]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[12]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[13]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[14]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[15]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[16]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[17]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[18]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[19]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[20]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[21]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[22]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[23]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[24]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[25]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[26]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[27]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[28]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[29]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[30]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO2[31]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RES_N              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TCK                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TRSTn              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLK50              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TDI                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TMS                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RXD                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                 ;
+--------------------+----------------------+-------------------+
; Source Clock(s)    ; Destination Clock(s) ; Delay Added in ns ;
+--------------------+----------------------+-------------------+
; TCK                ; CLK                  ; 168.4             ;
; CLK50,LOCK,I/O     ; CLK                  ; 36.5              ;
; CLK50,CLK,LOCK,I/O ; CLK                  ; 18.9              ;
; TCK,CLK            ; CLK                  ; 7.0               ;
+--------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                 ; Destination Register                                                                                            ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
; PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll_lock_sync                                       ; UART:U_UART|sasc_brg:BRG|cnt[0]                                                                                 ; 5.931             ;
; locked_reg                                                                                                      ; UART:U_UART|sasc_brg:BRG|cnt[0]                                                                                 ; 5.640             ;
; TCK                                                                                                             ; CSR_MTIME:U_CSR_MTIME|csr_mtime_extclk_sync1                                                                    ; 4.353             ;
; por_n                                                                                                           ; UART:U_UART|sasc_brg:BRG|cnt[0]                                                                                 ; 4.047             ;
; RES_N                                                                                                           ; UART:U_UART|sasc_brg:BRG|cnt[0]                                                                                 ; 4.047             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|rptr         ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_RD|rptr_sync[0] ; 2.275             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[27]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[25]                           ; 2.263             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[24]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[22]                           ; 2.263             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[17]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[15]                           ; 2.262             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[31]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[29]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[32]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[30]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[29]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[27]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[28]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[26]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[19]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[17]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[26]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[24]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[2]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[0]                            ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[33]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[31]                           ; 2.254             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[31]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[29]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[32]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[30]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[29]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[27]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[28]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[26]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[19]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[17]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[26]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[24]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[2]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[0]                            ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[33]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[31]                           ; 2.246             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[23]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[21]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[18]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[16]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[22]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[20]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[21]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[19]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[20]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[18]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[25]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[23]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[16]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[14]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[15]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[13]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[14]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[12]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[10]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[8]                            ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[13]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[11]                           ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[8]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[6]                            ; 2.232             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[6]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[4]                            ; 2.224             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[5]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[3]                            ; 2.222             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[4]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[2]                            ; 2.222             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[23]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[21]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[18]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[16]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[22]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[20]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[21]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[19]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[20]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[18]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[16]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[14]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[15]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[13]                           ; 2.193             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[25]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[23]                           ; 2.192             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[14]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[12]                           ; 2.192             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[10]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[8]                            ; 2.192             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[13]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[11]                           ; 2.192             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[8]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[6]                            ; 2.192             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DM:U_DEBUG_DM|dm_control[1]                                         ; UART:U_UART|sasc_top:TOP|rx_bit_cnt[1]                                                                          ; 2.091             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|wptr         ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|wptr_sync[0] ; 2.080             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[3]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[1]                            ; 2.008             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[35]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[1]                             ; 1.982             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[36]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[2]                             ; 1.982             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[37]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[3]                             ; 1.982             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[38]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[4]                             ; 1.982             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[40]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[6]                             ; 1.982             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[3]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[1]                            ; 1.969             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[5]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[3]                            ; 1.947             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[4]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[2]                            ; 1.947             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[35]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[1]                             ; 1.943             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[36]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[2]                             ; 1.943             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[37]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[3]                             ; 1.943             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[38]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[4]                             ; 1.943             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[40]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[6]                             ; 1.943             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[12]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[10]                           ; 1.942             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[11]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[9]                            ; 1.942             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[9]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[7]                            ; 1.942             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[17]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[15]                           ; 1.939             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[27]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[25]                           ; 1.937             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[24]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[22]                           ; 1.937             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[34]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[0]                             ; 1.924             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[30]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[28]                           ; 1.924             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[39]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[5]                             ; 1.924             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[30]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[28]                           ; 1.912             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[39]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[5]                             ; 1.912             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[34]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_ADDR[0]                             ; 1.912             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[12]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[10]                           ; 1.902             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[11]    ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[9]                            ; 1.902             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[9]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[7]                            ; 1.902             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[6]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[4]                            ; 1.768             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[7]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[5]                            ; 1.758             ;
; UART:U_UART|sasc_brg:BRG|br_clr                                                                                 ; UART:U_UART|sasc_brg:BRG|br_cnt[6]                                                                              ; 1.689             ;
; UART:U_UART|sasc_brg:BRG|ps_clr                                                                                 ; UART:U_UART|sasc_brg:BRG|ps[6]                                                                                  ; 1.653             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[7]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_WDATA[5]                            ; 1.635             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[1]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_RW                                  ; 1.497             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[1]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_RW                                  ; 1.497             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|rptr         ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_RW                                  ; 1.497             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo1[0]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_state.00                              ; 1.457             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|fifo0[0]     ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_state.00                              ; 1.457             ;
; UART:U_UART|sasc_top:TOP|rxd_r                                                                                  ; UART:U_UART|sasc_top:TOP|rx_bit_cnt[1]                                                                          ; 1.414             ;
; UART:U_UART|sasc_top:TOP|rx_go                                                                                  ; UART:U_UART|sasc_top:TOP|rx_bit_cnt[1]                                                                          ; 1.414             ;
; UART:U_UART|sasc_top:TOP|rxd_s                                                                                  ; UART:U_UART|sasc_top:TOP|rx_bit_cnt[1]                                                                          ; 1.414             ;
; UART:U_UART|sasc_top:TOP|rx_sio_ce                                                                              ; UART:U_UART|sasc_top:TOP|rx_bit_cnt[1]                                                                          ; 1.414             ;
; UART:U_UART|sasc_brg:BRG|sio_ce                                                                                 ; UART:U_UART|sasc_top:TOP|txf_empty_r                                                                            ; 1.224             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DEBUG_CDC:U_DEBUG_CDC_DMI_WR|wptr_sync[1] ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_RW                                  ; 1.208             ;
; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|dmi_state.00                              ; mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|DMBUS_RW                                  ; 1.208             ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "mmRISC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" has been set to clock1 File: /home/taka/RISCV/mmRISC-1/fpga/db/PLL_altpll.v Line: 51
Info (15535): Implemented PLL "PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/taka/RISCV/mmRISC-1/fpga/db/PLL_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 3, and phase shift of 0 degrees (0 ps) for PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port File: /home/taka/RISCV/mmRISC-1/fpga/db/PLL_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'mmRISC.sdc'
Warning (332174): Ignored filter at mmRISC.sdc(3): U_PLL|altpll_component|auto_generated|wire_pll1_clk[0] could not be matched with a net File: /home/taka/RISCV/mmRISC-1/fpga/mmRISC.sdc Line: 3
Warning (332049): Ignored create_clock at mmRISC.sdc(3): Argument <targets> is an empty collection File: /home/taka/RISCV/mmRISC-1/fpga/mmRISC.sdc Line: 3
    Info (332050): create_clock -name CLK   -period  50.000 [get_nets {U_PLL|altpll_component|auto_generated|wire_pll1_clk[0]}] File: /home/taka/RISCV/mmRISC-1/fpga/mmRISC.sdc Line: 3
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: U_PLL|altpll_component|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: CLK with period: 60.000 found on PLL node: U_PLL|altpll_component|auto_generated|pll1|clk[1] does not match the period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   60.000          CLK
    Info (332111):   20.000        CLK50
    Info (332111):  100.000         LOCK
    Info (332111):  100.000          TCK
Info (176353): Automatically promoted node CLK50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/taka/RISCV/mmRISC-1/verilog/chip/chip_top.v Line: 171
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node PLL:U_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1) File: /home/taka/RISCV/mmRISC-1/fpga/db/PLL_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node mmRISC:U_MMRISC|CPU_TOP:U_CPU_TOP[0].U_CPU_TOP|CPU_CSR_DBG:U_CPU_CSR_DBG|RES_CPU  File: /home/taka/RISCV/mmRISC-1/verilog/cpu/cpu_csr_dbg.v Line: 85
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|RES_SYS~0  File: /home/taka/RISCV/mmRISC-1/verilog/debug/debug_top.v Line: 101
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|txd_o File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 87
        Info (176357): Destination node UART:U_UART|sasc_brg:BRG|cnt[1] File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_brg.v Line: 144
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|txf_empty_r File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 124
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|sasc_fifo4:tx_fifo|gb File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_fifo4.v Line: 83
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|sasc_fifo4:rx_fifo|gb File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_fifo4.v Line: 83
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|change File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 128
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|shift_en_r~0 File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 125
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|tx_bit_cnt~4 File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 114
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|rx_bit_cnt~4 File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 117
        Info (176357): Destination node UART:U_UART|sasc_top:TOP|tx_bit_cnt[3]~6 File: /home/taka/RISCV/mmRISC-1/verilog/uart/sasc/trunk/rtl/verilog/sasc_top.v Line: 189
Info (176353): Automatically promoted node mmRISC:U_MMRISC|DEBUG_TOP:U_DEBUG_TOP|DEBUG_DTM_JTAG:U_DEBUG_DTM_JTAG|res_dmihard_async  File: /home/taka/RISCV/mmRISC-1/verilog/debug/debug_dtm_jtag.v Line: 60
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:27
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:04:26
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 42% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 72% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170131): Fitter routing phase terminated due to predicted failure from regional routing congestion
    Info (170132): Routing phase ended with 617 interconnect resources used by multiple signals
    Info (170196): Router estimated peak interconnect usage is 86% of the available device resources in the region that extends from location X22_Y11 to location X32_Y21
    Info (170133): The likelihood of this design fitting with aggressive routability optimizations is moderate
Warning (16618): Fitter routing phase terminated due to routing congestion. Congestion details can be found in Chip Planner.
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:00
Info (170197): The Fitter will not skip routability optimizations in all subsequent fit attempts
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:14:37
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 39% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 72% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:00
Info (11888): Total time spent on timing analysis during the Fitter is 105.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/taka/RISCV/mmRISC-1/fpga/output_files/mmRISC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 1534 megabytes
    Info: Processing ended: Thu Nov 11 01:22:16 2021
    Info: Elapsed time: 00:26:56
    Info: Total CPU time (on all processors): 00:44:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/taka/RISCV/mmRISC-1/fpga/output_files/mmRISC.fit.smsg.


