TimeQuest Timing Analyzer report for test
Fri Dec  1 03:36:08 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; test                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 235.74 MHz ; 235.74 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.242 ; -59.489            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -34.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.242 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.175      ;
; -3.238 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.171      ;
; -3.223 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.156      ;
; -3.219 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.152      ;
; -3.216 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.149      ;
; -3.212 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.145      ;
; -3.197 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.130      ;
; -3.195 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.128      ;
; -3.178 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.111      ;
; -3.176 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.109      ;
; -3.174 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.107      ;
; -3.171 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.104      ;
; -3.169 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.102      ;
; -3.155 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.088      ;
; -3.148 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 4.081      ;
; -3.106 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.040      ;
; -3.087 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 4.021      ;
; -3.080 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 4.014      ;
; -3.076 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.009      ;
; -3.057 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.990      ;
; -3.050 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.983      ;
; -3.025 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.958      ;
; -3.022 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.955      ;
; -2.984 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.916      ;
; -2.984 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.917      ;
; -2.980 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.912      ;
; -2.975 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.908      ;
; -2.967 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.900      ;
; -2.957 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.889      ;
; -2.953 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.885      ;
; -2.948 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.881      ;
; -2.944 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.877      ;
; -2.942 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.875      ;
; -2.941 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.874      ;
; -2.941 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.874      ;
; -2.939 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.871      ;
; -2.937 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.869      ;
; -2.916 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.848      ;
; -2.912 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.844      ;
; -2.910 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.842      ;
; -2.903 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.836      ;
; -2.894 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.827      ;
; -2.889 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.823      ;
; -2.889 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.821      ;
; -2.862 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.795      ;
; -2.861 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.794      ;
; -2.848 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.781      ;
; -2.841 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.774      ;
; -2.838 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.771      ;
; -2.829 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.761      ;
; -2.826 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.758      ;
; -2.821 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.754      ;
; -2.818 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.750      ;
; -2.808 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.742      ;
; -2.800 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.733      ;
; -2.791 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.723      ;
; -2.791 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.724      ;
; -2.788 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.720      ;
; -2.781 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.714      ;
; -2.779 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.711      ;
; -2.760 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.693      ;
; -2.758 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.691      ;
; -2.746 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.678      ;
; -2.739 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.672      ;
; -2.736 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.669      ;
; -2.720 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.653      ;
; -2.716 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.649      ;
; -2.714 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.647      ;
; -2.709 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.641      ;
; -2.705 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.639      ;
; -2.698 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.631      ;
; -2.695 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.628      ;
; -2.693 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.626      ;
; -2.689 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.622      ;
; -2.688 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.621      ;
; -2.682 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.614      ;
; -2.679 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.612      ;
; -2.678 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.611      ;
; -2.675 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.608      ;
; -2.673 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.606      ;
; -2.666 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.598      ;
; -2.656 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.589      ;
; -2.652 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.585      ;
; -2.603 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.537      ;
; -2.598 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.531      ;
; -2.594 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.527      ;
; -2.584 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.518      ;
; -2.582 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.515      ;
; -2.576 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.509      ;
; -2.576 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.509      ;
; -2.564 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.496      ;
; -2.554 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.487      ;
; -2.553 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.486      ;
; -2.551 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.484      ;
; -2.530 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.463      ;
; -2.526 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.459      ;
; -2.507 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.440      ;
; -2.501 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.434      ;
; -2.500 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 3.433      ;
; -2.474 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.407      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.410 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.629      ;
; 0.512 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.731      ;
; 0.537 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.551 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.555 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.575 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.582 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.643 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.862      ;
; 0.669 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.888      ;
; 0.672 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.891      ;
; 0.678 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.897      ;
; 0.680 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.899      ;
; 0.701 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.920      ;
; 0.749 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.969      ;
; 0.755 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.975      ;
; 0.755 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.975      ;
; 0.755 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.975      ;
; 0.771 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.991      ;
; 0.787 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.006      ;
; 0.842 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.856 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.075      ;
; 0.896 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.116      ;
; 0.917 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.136      ;
; 0.928 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.148      ;
; 0.936 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.974 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 1.037 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.256      ;
; 1.057 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.064 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.283      ;
; 1.070 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.290      ;
; 1.076 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.295      ;
; 1.133 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.353      ;
; 1.135 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.355      ;
; 1.148 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.368      ;
; 1.188 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.408      ;
; 1.204 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.423      ;
; 1.209 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.430      ;
; 1.222 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.442      ;
; 1.222 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.442      ;
; 1.250 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.468      ;
; 1.255 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.475      ;
; 1.257 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.477      ;
; 1.266 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.484      ;
; 1.273 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.493      ;
; 1.276 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.495      ;
; 1.292 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.512      ;
; 1.294 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.514      ;
; 1.296 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.516      ;
; 1.329 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.348 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.568      ;
; 1.358 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.578      ;
; 1.363 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.583      ;
; 1.377 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.596      ;
; 1.387 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.607      ;
; 1.443 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.662      ;
; 1.445 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.664      ;
; 1.448 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.668      ;
; 1.449 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.669      ;
; 1.452 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.672      ;
; 1.454 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.675      ;
; 1.459 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.679      ;
; 1.460 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.678      ;
; 1.467 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.686      ;
; 1.484 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.704      ;
; 1.500 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.719      ;
; 1.500 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.720      ;
; 1.501 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.722      ;
; 1.502 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.720      ;
; 1.514 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.732      ;
; 1.515 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.517 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.737      ;
; 1.533 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.752      ;
; 1.542 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.761      ;
; 1.545 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.763      ;
; 1.548 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.768      ;
; 1.554 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.774      ;
; 1.561 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.780      ;
; 1.565 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.785      ;
; 1.568 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.787      ;
; 1.568 ; LM_SM_logic:lsm_block|counter[0]     ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.787      ;
; 1.572 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.792      ;
; 1.575 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.794      ;
; 1.577 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.796      ;
; 1.586 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.806      ;
; 1.588 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.808      ;
; 1.588 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.808      ;
; 1.588 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.808      ;
; 1.591 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.811      ;
; 1.594 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.812      ;
; 1.606 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.825      ;
; 1.607 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.826      ;
; 1.646 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.864      ;
; 1.651 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.870      ;
; 1.653 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.871      ;
; 1.658 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.876      ;
; 1.658 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.877      ;
; 1.658 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.878      ;
; 1.667 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.885      ;
; 1.669 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.887      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 262.47 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.810 ; -50.390           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -34.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.810 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.750      ;
; -2.806 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.746      ;
; -2.803 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.743      ;
; -2.799 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.739      ;
; -2.784 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.724      ;
; -2.780 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.720      ;
; -2.766 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.707      ;
; -2.764 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.705      ;
; -2.759 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.700      ;
; -2.757 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.697      ;
; -2.757 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.698      ;
; -2.750 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.690      ;
; -2.740 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.681      ;
; -2.738 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.679      ;
; -2.731 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.671      ;
; -2.696 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.637      ;
; -2.689 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.630      ;
; -2.670 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.611      ;
; -2.660 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.600      ;
; -2.653 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.593      ;
; -2.634 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.574      ;
; -2.597 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.537      ;
; -2.596 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.536      ;
; -2.584 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.523      ;
; -2.580 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.519      ;
; -2.567 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.506      ;
; -2.564 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.504      ;
; -2.563 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.557 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.497      ;
; -2.557 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.497      ;
; -2.556 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.496      ;
; -2.546 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.487      ;
; -2.540 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.480      ;
; -2.538 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.478      ;
; -2.538 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.478      ;
; -2.537 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.478      ;
; -2.531 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.470      ;
; -2.523 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.463      ;
; -2.521 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.461      ;
; -2.517 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.457      ;
; -2.514 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.453      ;
; -2.506 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.447      ;
; -2.497 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.438      ;
; -2.477 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.417      ;
; -2.470 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.410      ;
; -2.461 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.401      ;
; -2.460 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.401      ;
; -2.453 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.393      ;
; -2.447 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.387      ;
; -2.446 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.386      ;
; -2.434 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.373      ;
; -2.433 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.372      ;
; -2.421 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.361      ;
; -2.420 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.361      ;
; -2.417 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.356      ;
; -2.396 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.337      ;
; -2.387 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.328      ;
; -2.383 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.323      ;
; -2.374 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.314      ;
; -2.367 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.307      ;
; -2.365 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.305      ;
; -2.362 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.302      ;
; -2.361 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.301      ;
; -2.354 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.293      ;
; -2.347 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.287      ;
; -2.343 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.283      ;
; -2.338 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.277      ;
; -2.329 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.270      ;
; -2.325 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.265      ;
; -2.322 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.263      ;
; -2.321 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.260      ;
; -2.311 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.251      ;
; -2.311 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.252      ;
; -2.310 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.251      ;
; -2.303 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.244      ;
; -2.303 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.244      ;
; -2.302 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.243      ;
; -2.301 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.242      ;
; -2.298 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.237      ;
; -2.297 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.237      ;
; -2.294 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.234      ;
; -2.282 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.222      ;
; -2.252 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.192      ;
; -2.248 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.188      ;
; -2.233 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.174      ;
; -2.226 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.166      ;
; -2.225 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.215 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.155      ;
; -2.208 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.149      ;
; -2.206 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.147      ;
; -2.202 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.141      ;
; -2.199 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.139      ;
; -2.197 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.137      ;
; -2.187 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.128      ;
; -2.166 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.106      ;
; -2.159 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.099      ;
; -2.147 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.054     ; 3.088      ;
; -2.140 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.080      ;
; -2.138 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.365 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.564      ;
; 0.460 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.659      ;
; 0.484 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.494 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.501 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.515 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.522 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.586 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.784      ;
; 0.610 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.809      ;
; 0.618 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.817      ;
; 0.620 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.818      ;
; 0.623 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.822      ;
; 0.641 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.840      ;
; 0.688 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.888      ;
; 0.693 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.893      ;
; 0.693 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.893      ;
; 0.694 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.894      ;
; 0.708 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.908      ;
; 0.719 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.918      ;
; 0.778 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.977      ;
; 0.793 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.992      ;
; 0.828 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.028      ;
; 0.843 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.851 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.860 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.060      ;
; 0.877 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.076      ;
; 0.938 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.137      ;
; 0.956 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.155      ;
; 0.959 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.157      ;
; 0.975 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.174      ;
; 0.990 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.189      ;
; 1.038 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.046 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.245      ;
; 1.048 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.247      ;
; 1.056 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.255      ;
; 1.080 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.279      ;
; 1.098 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.298      ;
; 1.123 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.322      ;
; 1.123 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.322      ;
; 1.139 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.337      ;
; 1.147 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.345      ;
; 1.148 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.347      ;
; 1.149 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.348      ;
; 1.151 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.350      ;
; 1.156 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.355      ;
; 1.160 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.359      ;
; 1.165 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.364      ;
; 1.166 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.365      ;
; 1.211 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.409      ;
; 1.216 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.415      ;
; 1.231 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.430      ;
; 1.243 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.442      ;
; 1.247 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.446      ;
; 1.276 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.475      ;
; 1.290 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.489      ;
; 1.294 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.493      ;
; 1.295 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.494      ;
; 1.302 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.054      ; 1.500      ;
; 1.307 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.506      ;
; 1.308 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.506      ;
; 1.318 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.517      ;
; 1.321 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.520      ;
; 1.326 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.525      ;
; 1.332 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.532      ;
; 1.345 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.544      ;
; 1.365 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.565      ;
; 1.369 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.376 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.574      ;
; 1.383 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.581      ;
; 1.384 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.583      ;
; 1.384 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.583      ;
; 1.391 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.590      ;
; 1.393 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.592      ;
; 1.401 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.599      ;
; 1.413 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.612      ;
; 1.415 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.614      ;
; 1.417 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.616      ;
; 1.419 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.617      ;
; 1.419 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.618      ;
; 1.422 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.621      ;
; 1.423 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.622      ;
; 1.425 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.624      ;
; 1.431 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.432 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.631      ;
; 1.433 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.632      ;
; 1.435 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.634      ;
; 1.443 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.642      ;
; 1.449 ; LM_SM_logic:lsm_block|counter[0]     ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.648      ;
; 1.450 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.649      ;
; 1.454 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.653      ;
; 1.459 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.657      ;
; 1.473 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.671      ;
; 1.496 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.694      ;
; 1.499 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.697      ;
; 1.509 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.707      ;
; 1.515 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.714      ;
; 1.517 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.716      ;
; 1.517 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.716      ;
; 1.518 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.717      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.341 ; -21.499           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -35.752                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.341 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.291      ;
; -1.338 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.288      ;
; -1.331 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.282      ;
; -1.328 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.279      ;
; -1.306 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.257      ;
; -1.303 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.302 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.253      ;
; -1.300 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.251      ;
; -1.296 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.248      ;
; -1.292 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.244      ;
; -1.289 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.239      ;
; -1.279 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.230      ;
; -1.268 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.220      ;
; -1.264 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.216      ;
; -1.255 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.205      ;
; -1.252 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.203      ;
; -1.251 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.202      ;
; -1.245 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.196      ;
; -1.242 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.194      ;
; -1.228 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.178      ;
; -1.226 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.176      ;
; -1.217 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.168      ;
; -1.214 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.166      ;
; -1.214 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.165      ;
; -1.204 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.155      ;
; -1.196 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.146      ;
; -1.186 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.136      ;
; -1.186 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.136      ;
; -1.186 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.137      ;
; -1.185 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.135      ;
; -1.184 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.134      ;
; -1.183 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.133      ;
; -1.173 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.123      ;
; -1.172 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.123      ;
; -1.170 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.120      ;
; -1.162 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.113      ;
; -1.160 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.111      ;
; -1.158 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.109      ;
; -1.151 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.102      ;
; -1.147 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.098      ;
; -1.143 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.093      ;
; -1.138 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.089      ;
; -1.134 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.084      ;
; -1.134 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.085      ;
; -1.130 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.080      ;
; -1.121 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.118 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.069      ;
; -1.114 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.112 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.062      ;
; -1.110 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.060      ;
; -1.108 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.058      ;
; -1.100 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.051      ;
; -1.097 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.048      ;
; -1.096 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.090 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.041      ;
; -1.088 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.038      ;
; -1.087 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.037      ;
; -1.086 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.037      ;
; -1.086 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.037      ;
; -1.084 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -1.084 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -1.079 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.030      ;
; -1.076 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.026      ;
; -1.072 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.035     ; 2.024      ;
; -1.071 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.021      ;
; -1.069 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.021      ;
; -1.067 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.017      ;
; -1.062 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.035     ; 2.014      ;
; -1.048 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.998      ;
; -1.046 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.045 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.043 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.994      ;
; -1.042 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.993      ;
; -1.041 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.993      ;
; -1.041 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.034 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.984      ;
; -1.028 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.978      ;
; -1.021 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.972      ;
; -1.018 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.970      ;
; -1.016 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.012 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.962      ;
; -1.011 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.962      ;
; -0.996 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.946      ;
; -0.994 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.945      ;
; -0.988 ; dregister:ir8_reg|dout[1]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.939      ;
; -0.988 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.939      ;
; -0.985 ; dregister:ir8_reg|dout[0]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.936      ;
; -0.967 ; dregister:ir8_reg|dout[4]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.918      ;
; -0.964 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.914      ;
; -0.962 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; dregister:ir8_reg|dout[2]        ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.912      ;
; -0.958 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.908      ;
; -0.954 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.905      ;
; -0.953 ; dregister:ir8_reg|dout[6]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.905      ;
; -0.952 ; LM_SM_logic:lsm_block|start      ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.949 ; dregister:ir8_reg|dout[7]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.901      ;
; -0.936 ; dregister:ir8_reg|dout[5]        ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.934 ; dregister:ir8_reg|dout[3]        ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.926 ; LM_SM_logic:lsm_block|counter[0] ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.218 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.275 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.279 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.285 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.290 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.311 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; dregister:ir8_reg|dout[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.337 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.347 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.350 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.351 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.362 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.396 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.400 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.400 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.400 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.413 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.443 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.476 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; dregister:ir8_reg|dout[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.487 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.606      ;
; 0.489 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.609      ;
; 0.501 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.518 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.555 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.676      ;
; 0.555 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.674      ;
; 0.558 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.678      ;
; 0.566 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.687      ;
; 0.569 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
; 0.597 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.718      ;
; 0.600 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.721      ;
; 0.611 ; LM_SM_logic:lsm_block|mux_select     ; dregister:ir8_reg|dout[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.648 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.768      ;
; 0.649 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.770      ;
; 0.650 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.771      ;
; 0.653 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.660 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.670 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.672 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.793      ;
; 0.674 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.795      ;
; 0.677 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.798      ;
; 0.697 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.702 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.823      ;
; 0.705 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.826      ;
; 0.705 ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.825      ;
; 0.706 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.827      ;
; 0.720 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.841      ;
; 0.721 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.842      ;
; 0.724 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.845      ;
; 0.733 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.853      ;
; 0.742 ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.862      ;
; 0.745 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.866      ;
; 0.762 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|counter[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.770 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.889      ;
; 0.771 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.892      ;
; 0.779 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.900      ;
; 0.780 ; LM_SM_logic:lsm_block|ir8_in[7]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.899      ;
; 0.784 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.904      ;
; 0.791 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.912      ;
; 0.791 ; LM_SM_logic:lsm_block|ir8_in[0]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.910      ;
; 0.793 ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.913      ;
; 0.798 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.919      ;
; 0.799 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.919      ;
; 0.800 ; dregister:ir8_reg|dout[0]            ; LM_SM_logic:lsm_block|SM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.921      ;
; 0.803 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.924      ;
; 0.804 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|SM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.925      ;
; 0.805 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.926      ;
; 0.806 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.926      ;
; 0.819 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.940      ;
; 0.821 ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; LM_SM_logic:lsm_block|en_IFID        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.941      ;
; 0.824 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; dregister:ir8_reg|dout[4]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.945      ;
; 0.828 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.949      ;
; 0.829 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.950      ;
; 0.831 ; LM_SM_logic:lsm_block|counter[0]     ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.952      ;
; 0.831 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.952      ;
; 0.837 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|LM_address[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.958      ;
; 0.839 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.960      ;
; 0.841 ; dregister:ir8_reg|dout[1]            ; LM_SM_logic:lsm_block|SM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.962      ;
; 0.844 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.964      ;
; 0.847 ; dregister:ir8_reg|dout[3]            ; LM_SM_logic:lsm_block|op2[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.968      ;
; 0.857 ; dregister:ir8_reg|dout[2]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.978      ;
; 0.858 ; dregister:ir8_reg|dout[5]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.979      ;
; 0.863 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.983      ;
; 0.866 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.987      ;
; 0.872 ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.992      ;
; 0.873 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.994      ;
; 0.875 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|mux_select     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.995      ;
; 0.875 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
; 0.876 ; dregister:ir8_reg|dout[7]            ; LM_SM_logic:lsm_block|LM_address[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.876 ; dregister:ir8_reg|dout[6]            ; LM_SM_logic:lsm_block|LM_address[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.877 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|ir8_in[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.997      ;
; 0.880 ; LM_SM_logic:lsm_block|counter[1]     ; LM_SM_logic:lsm_block|counter[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.001      ;
; 0.882 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.002      ;
; 0.883 ; LM_SM_logic:lsm_block|start          ; LM_SM_logic:lsm_block|op2[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.004      ;
; 0.883 ; LM_SM_logic:lsm_block|counter[2]     ; LM_SM_logic:lsm_block|ir8_in[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.003      ;
; 0.895 ; LM_SM_logic:lsm_block|ir8_in[2]~reg0 ; LM_SM_logic:lsm_block|start          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.015      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.242  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.242  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -59.489 ; 0.0   ; 0.0      ; 0.0     ; -35.752             ;
;  clk             ; -59.489 ; 0.000 ; N/A      ; N/A     ; -35.752             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_IFID       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_PC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1719     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1719     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 128   ; 128  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_IFID       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_IFID       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec  1 03:36:06 2017
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.242             -59.489 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.810
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.810             -50.390 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.341             -21.499 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.752 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 833 megabytes
    Info: Processing ended: Fri Dec  1 03:36:08 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


