Fitter report for GSensor
Sun Apr 12 17:26:55 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Apr 12 17:26:55 2015         ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; GSensor                                       ;
; Top-level Entity Name              ; gsensor                                       ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 11,754 / 22,320 ( 53 % )                      ;
;     Total combinational functions  ; 9,916 / 22,320 ( 44 % )                       ;
;     Dedicated logic registers      ; 3,551 / 22,320 ( 16 % )                       ;
; Total registers                    ; 3551                                          ;
; Total pins                         ; 12 / 154 ( 8 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; I2C_SCLK      ; Missing drive strength ;
; G_SENSOR_CS_N ; Missing drive strength ;
; out_red       ; Missing drive strength ;
; out_green     ; Missing drive strength ;
; out_blue      ; Missing drive strength ;
; out_h_sync    ; Missing drive strength ;
; out_v_sync    ; Missing drive strength ;
; I2C_SDAT      ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13507 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13507 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 13494   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Florent/Documents/GitHub/FPGA/Codes/submarines/output_files/GSensor.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 11,754 / 22,320 ( 53 % ) ;
;     -- Combinational with no register       ; 8203                     ;
;     -- Register only                        ; 1838                     ;
;     -- Combinational with a register        ; 1713                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 4409                     ;
;     -- 3 input functions                    ; 2198                     ;
;     -- <=2 input functions                  ; 3309                     ;
;     -- Register only                        ; 1838                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 7504                     ;
;     -- arithmetic mode                      ; 2412                     ;
;                                             ;                          ;
; Total registers*                            ; 3,551 / 23,018 ( 15 % )  ;
;     -- Dedicated logic registers            ; 3,551 / 22,320 ( 16 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 811 / 1,395 ( 58 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 12 / 154 ( 8 % )         ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 12% / 11% / 12%          ;
; Peak interconnect usage (total/H/V)         ; 33% / 30% / 38%          ;
; Maximum fan-out                             ; 3447                     ;
; Highest non-global fan-out                  ; 3100                     ;
; Total fan-out                               ; 42149                    ;
; Average fan-out                             ; 2.85                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 11754 / 22320 ( 53 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 8203                   ; 0                              ;
;     -- Register only                        ; 1838                   ; 0                              ;
;     -- Combinational with a register        ; 1713                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4409                   ; 0                              ;
;     -- 3 input functions                    ; 2198                   ; 0                              ;
;     -- <=2 input functions                  ; 3309                   ; 0                              ;
;     -- Register only                        ; 1838                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 7504                   ; 0                              ;
;     -- arithmetic mode                      ; 2412                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 3551                   ; 0                              ;
;     -- Dedicated logic registers            ; 3551 / 22320 ( 16 % )  ; 0 / 22320 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 811 / 1395 ( 58 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 12                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 77                     ; 2                              ;
;     -- Registered Input Connections         ; 75                     ; 0                              ;
;     -- Output Connections                   ; 3                      ; 76                             ;
;     -- Registered Output Connections        ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 42141                  ; 86                             ;
;     -- Registered Connections               ; 12279                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 78                             ;
;     -- hard_block:auto_generated_inst       ; 78                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 2                              ;
;     -- Output Ports                         ; 7                      ; 2                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 3448                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; G_SENSOR_INT ; J13   ; 5        ; 53           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_blue      ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_green     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_h_sync    ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_red       ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_v_sync    ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                  ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------+---------------------+
; I2C_SDAT ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 5 / 20 ( 25 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 24 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; G_SENSOR_INT                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; out_v_sync                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; out_h_sync                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; out_blue                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; out_green                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; out_red                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; u_spipll|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 599.9 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 208 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 25.0 MHz                                                                  ;
; Freq max lock                 ; 54.18 MHz                                                                 ;
; M VCO Tap                     ; 0                                                                         ;
; M Initial                     ; 1                                                                         ;
; M value                       ; 12                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_4                                                                     ;
; Inclk0 signal                 ; CLOCK_50                                                                  ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 144 (200000 ps) ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 121     ; 0       ; u_spipll|altpll_component|auto_generated|pll1|clk[0] ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 101     ; 0       ; u_spipll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+---------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |gsensor                                          ; 11754 (0)    ; 3551 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 12   ; 0            ; 8203 (0)     ; 1838 (0)          ; 1713 (0)         ; |gsensor                                                                                                                                  ;              ;
;    |reset_delay:u_reset_delay|                    ; 23 (23)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 21 (21)          ; |gsensor|reset_delay:u_reset_delay                                                                                                        ;              ;
;    |spi_ee_config:u_spi_ee_config|                ; 104 (77)     ; 75 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (16)      ; 20 (12)           ; 55 (49)          ; |gsensor|spi_ee_config:u_spi_ee_config                                                                                                    ;              ;
;       |spi_controller:u_spi_controller|           ; 27 (27)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (8)             ; 6 (6)            ; |gsensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller                                                                    ;              ;
;    |spipll:u_spipll|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll                                                                                                                  ;              ;
;       |altpll:altpll_component|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll|altpll:altpll_component                                                                                          ;              ;
;          |spipll_altpll:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated                                                             ;              ;
;    |vga:u_vga|                                    ; 11637 (6380) ; 3454 (3454)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8173 (2918)  ; 1817 (1817)       ; 1647 (1632)      ; |gsensor|vga:u_vga                                                                                                                        ;              ;
;       |lpm_divide:Mod0|                           ; 81 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod0                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 81 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 81 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 81 (81)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 2 (2)            ; |gsensor|vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod10|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod10                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod11|                          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod11                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 104 (104)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod12|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod12                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 1 (1)            ; |gsensor|vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod13|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod13                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod14|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod14                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod15|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod15                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod16|                          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod16                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 104 (104)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod17|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod17                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod18|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod18                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod19|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod19                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod1|                           ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod1                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 2 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 100 (100)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 2 (2)            ; |gsensor|vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod20|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod20                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod21|                          ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod21                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 101 (101)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod22|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod22                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod23|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod23                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod24|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod24                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod25|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod25                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod26|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod26                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod27|                          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod27                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 104 (104)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod28|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod28                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod29|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod29                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod2|                           ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 3 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod2                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 3 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 3 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 3 (3)            ; |gsensor|vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod30|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod30                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod31|                          ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod31                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 103 (103)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod32|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod32                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod33|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod33                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod34|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod34                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod35|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod35                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod36|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod36                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod37|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod37                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 1 (1)            ; |gsensor|vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod38|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod38                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod39|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod39                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod3|                           ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod3                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod40|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod40                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod41|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod41                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod42|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod42                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod43|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod43                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod44|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod44                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod45|                          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod45                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod46|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod46                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod47|                          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod47                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod48|                          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod48                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 106 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 106 (106)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod49|                          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod49                                                                                                       ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_1nh:divider|         ; 104 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                             ;              ;
;                |alt_u_div_m9f:divider|            ; 104 (104)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                       ;              ;
;       |lpm_divide:Mod4|                           ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod4                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 100 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 100 (100)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod5|                           ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod5                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 103 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 103 (103)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod6|                           ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod6                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod7|                           ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod7                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 105 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 105 (105)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod8|                           ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod8                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 101 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 101 (101)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_divide:Mod9|                           ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod9                                                                                                        ;              ;
;          |lpm_divide_ccm:auto_generated|          ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_1nh:divider|         ; 107 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 1 (0)            ; |gsensor|vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                                              ;              ;
;                |alt_u_div_m9f:divider|            ; 107 (107)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 1 (1)            ; |gsensor|vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider                        ;              ;
;       |lpm_mult:Mult0|                            ; 36 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 5 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 36 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (12)      ; 0 (0)             ; 5 (5)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 19 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_mgh:auto_generated|    ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_qgh:auto_generated| ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ;              ;
+---------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_red       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_green     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_blue      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_h_sync    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_v_sync    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                         ;                   ;         ;
; I2C_SDAT                                                                                       ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]~feeder ; 1                 ; 6       ;
; CLOCK_50                                                                                       ;                   ;         ;
; G_SENSOR_INT                                                                                   ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|spi_go~0                                                  ; 0                 ; 6       ;
; KEY[0]                                                                                         ;                   ;         ;
;      - reset_delay:u_reset_delay|cont[20]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|oRST_xhdl1                                                    ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[19]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[18]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[17]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[16]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[15]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[14]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[13]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[12]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[11]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[10]                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[9]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[8]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[7]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[6]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[5]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[4]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[3]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[2]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[0]                                                       ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[1]                                                       ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                              ; PIN_R8             ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                              ; PIN_R8             ; 3447    ; Clock                    ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; KEY[0]                                                                                ; PIN_J15            ; 22      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|cont[20]                                                    ; FF_X49_Y15_N31     ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|oRST_xhdl1                                                  ; FF_X49_Y15_N29     ; 40      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~1                                     ; LCCOMB_X43_Y15_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]~0                                     ; LCCOMB_X43_Y15_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                       ; FF_X40_Y15_N9      ; 20      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]~8                                          ; LCCOMB_X49_Y16_N10 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]~6                                           ; LCCOMB_X49_Y16_N4  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                  ; LCCOMB_X49_Y17_N8  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0    ; LCCOMB_X50_Y16_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0            ; LCCOMB_X50_Y16_N24 ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_go                                                  ; FF_X49_Y16_N9      ; 27      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 75      ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; vga:u_vga|cnt_fast[10]~15                                                             ; LCCOMB_X44_Y13_N2  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|cnt_fast[10]~16                                                             ; LCCOMB_X44_Y13_N0  ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|red_signal~7                                                                ; LCCOMB_X48_Y14_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|rockets[31][36]~12                                                          ; LCCOMB_X31_Y18_N8  ; 3100    ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines[1][10]                                                           ; FF_X46_Y25_N11     ; 3       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines[1][1]~313                                                        ; LCCOMB_X47_Y21_N18 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines[1][2]~276                                                        ; LCCOMB_X46_Y21_N6  ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines~215                                                              ; LCCOMB_X39_Y19_N2  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines~259                                                              ; LCCOMB_X38_Y12_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|submarines~377                                                              ; LCCOMB_X29_Y12_N22 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|update_submarines~46                                                        ; LCCOMB_X32_Y19_N16 ; 232     ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|v_cnt[6]~1                                                                  ; LCCOMB_X43_Y18_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|v_sync                                                                      ; FF_X32_Y18_N19     ; 29      ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                              ; PIN_R8         ; 3447    ; 5                                    ; Global Clock         ; GCLK15           ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4          ; 75      ; 1                                    ; Global Clock         ; GCLK18           ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; vga:u_vga|v_sync                                                                      ; FF_X32_Y18_N19 ; 29      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga:u_vga|rockets[31][36]~12                                                                                                           ; 3100    ;
; vga:u_vga|h_cnt[5]                                                                                                                     ; 799     ;
; vga:u_vga|h_cnt[6]                                                                                                                     ; 799     ;
; vga:u_vga|h_cnt[4]                                                                                                                     ; 766     ;
; vga:u_vga|h_cnt[7]                                                                                                                     ; 701     ;
; vga:u_vga|init                                                                                                                         ; 257     ;
; vga:u_vga|update_submarines~46                                                                                                         ; 232     ;
; vga:u_vga|timer_update_rockets                                                                                                         ; 202     ;
; vga:u_vga|magn_g_y[6]                                                                                                                  ; 161     ;
; vga:u_vga|magn_g_y[1]                                                                                                                  ; 113     ;
; vga:u_vga|h_cnt[8]                                                                                                                     ; 107     ;
; vga:u_vga|h_cnt[9]                                                                                                                     ; 107     ;
; vga:u_vga|magn_g_y[0]                                                                                                                  ; 102     ;
; vga:u_vga|magn_g_y[2]                                                                                                                  ; 88      ;
; vga:u_vga|magn_g_y[3]                                                                                                                  ; 73      ;
; vga:u_vga|LessThan4~0                                                                                                                  ; 68      ;
; vga:u_vga|magn_g_y[4]                                                                                                                  ; 63      ;
; vga:u_vga|magn_g_y[5]                                                                                                                  ; 62      ;
; vga:u_vga|submarines~144                                                                                                               ; 59      ;
; vga:u_vga|magn_g_y[8]                                                                                                                  ; 57      ;
; vga:u_vga|magn_g_y[7]                                                                                                                  ; 56      ;
; vga:u_vga|submarines~140                                                                                                               ; 54      ;
; vga:u_vga|submarines~126                                                                                                               ; 52      ;
; vga:u_vga|nb_submarines~0                                                                                                              ; 47      ;
; reset_delay:u_reset_delay|oRST_xhdl1                                                                                                   ; 40      ;
; vga:u_vga|v_cnt[3]                                                                                                                     ; 37      ;
; vga:u_vga|Add139~14                                                                                                                    ; 35      ;
; vga:u_vga|v_cnt[8]                                                                                                                     ; 33      ;
; vga:u_vga|v_cnt[7]                                                                                                                     ; 32      ;
; vga:u_vga|Add179~14                                                                                                                    ; 32      ;
; vga:u_vga|Add100~14                                                                                                                    ; 32      ;
; vga:u_vga|v_cnt[6]                                                                                                                     ; 29      ;
; vga:u_vga|nb_submarines[3]                                                                                                             ; 27      ;
; spi_ee_config:u_spi_ee_config|spi_go                                                                                                   ; 27      ;
; vga:u_vga|v_cnt[4]                                                                                                                     ; 25      ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 24      ;
; reset_delay:u_reset_delay|cont[20]                                                                                                     ; 23      ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 23      ;
; vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; vga:u_vga|Add159~14                                                                                                                    ; 23      ;
; KEY[0]~input                                                                                                                           ; 22      ;
; vga:u_vga|Equal101~1                                                                                                                   ; 22      ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 22      ;
; vga:u_vga|Add179~4                                                                                                                     ; 22      ;
; vga:u_vga|Add159~10                                                                                                                    ; 22      ;
; vga:u_vga|v_cnt[5]                                                                                                                     ; 21      ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 21      ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 21      ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 21      ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 21      ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 21      ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                                        ; 20      ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 20      ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 20      ;
; vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; vga:u_vga|Add100~4                                                                                                                     ; 20      ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 19      ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 19      ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 19      ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 19      ;
; vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12   ; 19      ;
; vga:u_vga|Add159~8                                                                                                                     ; 19      ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 18      ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 18      ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 18      ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 18      ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 18      ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16   ; 18      ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; vga:u_vga|rockets~190                                                                                                                  ; 16      ;
; vga:u_vga|rockets~167                                                                                                                  ; 16      ;
; vga:u_vga|rockets~165                                                                                                                  ; 16      ;
; vga:u_vga|Mux51~3                                                                                                                      ; 16      ;
; vga:u_vga|submarines[30][11]                                                                                                           ; 16      ;
; vga:u_vga|Add179~6                                                                                                                     ; 16      ;
; vga:u_vga|Add159~6                                                                                                                     ; 16      ;
; vga:u_vga|Decoder39~3                                                                                                                  ; 15      ;
; vga:u_vga|Decoder39~1                                                                                                                  ; 15      ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                                                                   ; 15      ;
; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                             ; 15      ;
; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                             ; 15      ;
; vga:u_vga|Decoder79~4                                                                                                                  ; 14      ;
; vga:u_vga|Decoder79~2                                                                                                                  ; 14      ;
; vga:u_vga|Mux53~4                                                                                                                      ; 14      ;
; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                             ; 14      ;
; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                             ; 14      ;
; vga:u_vga|Add159~4                                                                                                                     ; 14      ;
; vga:u_vga|submarines[0][10]                                                                                                            ; 14      ;
; vga:u_vga|cnt_fast[10]~16                                                                                                              ; 13      ;
; vga:u_vga|cnt_fast[10]~15                                                                                                              ; 13      ;
; vga:u_vga|submarines~128                                                                                                               ; 13      ;
; vga:u_vga|submarines~84                                                                                                                ; 13      ;
; spi_ee_config:u_spi_ee_config|LessThan0~0                                                                                              ; 13      ;
; vga:u_vga|Decoder79~13                                                                                                                 ; 12      ;
; vga:u_vga|Decoder79~8                                                                                                                  ; 12      ;
; vga:u_vga|Decoder59~13                                                                                                                 ; 12      ;
; vga:u_vga|Decoder59~10                                                                                                                 ; 12      ;
; vga:u_vga|submarines~100                                                                                                               ; 12      ;
; vga:u_vga|v_sync                                                                                                                       ; 12      ;
; vga:u_vga|Add139~6                                                                                                                     ; 12      ;
; vga:u_vga|Add205~12                                                                                                                    ; 12      ;
; vga:u_vga|submarines~99                                                                                                                ; 11      ;
; vga:u_vga|v_cnt[6]~1                                                                                                                   ; 11      ;
; vga:u_vga|vga_gen~18                                                                                                                   ; 11      ;
; vga:u_vga|Mux53~6                                                                                                                      ; 11      ;
; vga:u_vga|Mux53~5                                                                                                                      ; 11      ;
; vga:u_vga|Mux53~2                                                                                                                      ; 11      ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                             ; 11      ;
; vga:u_vga|Add205~14                                                                                                                    ; 11      ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]~0                                                                                      ; 10      ;
; vga:u_vga|update_submarines~148                                                                                                        ; 10      ;
; vga:u_vga|update_submarines~48                                                                                                         ; 10      ;
; vga:u_vga|Decoder79~12                                                                                                                 ; 10      ;
; vga:u_vga|Decoder79~11                                                                                                                 ; 10      ;
; vga:u_vga|Decoder79~6                                                                                                                  ; 10      ;
; vga:u_vga|Decoder79~5                                                                                                                  ; 10      ;
; vga:u_vga|Decoder79~3                                                                                                                  ; 10      ;
; vga:u_vga|Decoder59~0                                                                                                                  ; 10      ;
; vga:u_vga|submarines~116                                                                                                               ; 10      ;
; vga:u_vga|submarines[40][11]                                                                                                           ; 10      ;
; vga:u_vga|Add100~10                                                                                                                    ; 10      ;
; vga:u_vga|Add100~8                                                                                                                     ; 10      ;
; vga:u_vga|Add100~6                                                                                                                     ; 10      ;
; vga:u_vga|Add139~10                                                                                                                    ; 10      ;
; vga:u_vga|Add139~8                                                                                                                     ; 10      ;
; vga:u_vga|Add205~16                                                                                                                    ; 10      ;
; vga:u_vga|tmp_random~45                                                                                                                ; 9       ;
; vga:u_vga|tmp_random~31                                                                                                                ; 9       ;
; vga:u_vga|update_submarines~98                                                                                                         ; 9       ;
; vga:u_vga|update_submarines~49                                                                                                         ; 9       ;
; vga:u_vga|Decoder79~10                                                                                                                 ; 9       ;
; vga:u_vga|submarines~131                                                                                                               ; 9       ;
; vga:u_vga|submarines~125                                                                                                               ; 9       ;
; vga:u_vga|submarines~87                                                                                                                ; 9       ;
; vga:u_vga|Equal0~0                                                                                                                     ; 9       ;
; vga:u_vga|v_cnt[10]                                                                                                                    ; 9       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                             ; 9       ;
; vga:u_vga|Add205~18                                                                                                                    ; 9       ;
; vga:u_vga|submarines~377                                                                                                               ; 8       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~1                                                                                      ; 8       ;
; vga:u_vga|submarines~259                                                                                                               ; 8       ;
; vga:u_vga|submarines[0][5]~256                                                                                                         ; 8       ;
; vga:u_vga|submarines~215                                                                                                               ; 8       ;
; vga:u_vga|update_submarines~56                                                                                                         ; 8       ;
; vga:u_vga|update_submarines~55                                                                                                         ; 8       ;
; vga:u_vga|update_submarines~54                                                                                                         ; 8       ;
; vga:u_vga|Decoder79~15                                                                                                                 ; 8       ;
; vga:u_vga|Decoder79~14                                                                                                                 ; 8       ;
; vga:u_vga|submarines~118                                                                                                               ; 8       ;
; vga:u_vga|Decoder39~12                                                                                                                 ; 8       ;
; vga:u_vga|Decoder39~11                                                                                                                 ; 8       ;
; vga:u_vga|Equal0~1                                                                                                                     ; 8       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0                                                     ; 8       ;
; vga:u_vga|Mux53~7                                                                                                                      ; 8       ;
; vga:u_vga|h_cnt[10]                                                                                                                    ; 8       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 8       ;
; vga:u_vga|Add179~12                                                                                                                    ; 8       ;
; vga:u_vga|Add205~10                                                                                                                    ; 8       ;
; vga:u_vga|Add205~8                                                                                                                     ; 8       ;
; vga:u_vga|Add205~6                                                                                                                     ; 8       ;
; vga:u_vga|Add205~4                                                                                                                     ; 8       ;
; vga:u_vga|submarines[30][5]                                                                                                            ; 8       ;
; vga:u_vga|submarines[30][6]                                                                                                            ; 8       ;
; vga:u_vga|submarines[30][7]                                                                                                            ; 8       ;
; vga:u_vga|submarines[30][9]                                                                                                            ; 8       ;
; vga:u_vga|tmp_random~78                                                                                                                ; 7       ;
; vga:u_vga|cnt_slow[5]~0                                                                                                                ; 7       ;
; vga:u_vga|Add201~14                                                                                                                    ; 7       ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]~6                                                                                            ; 7       ;
; vga:u_vga|submarines[1][2]~276                                                                                                         ; 7       ;
; vga:u_vga|update_submarines~177                                                                                                        ; 7       ;
; vga:u_vga|update_submarines~173                                                                                                        ; 7       ;
; vga:u_vga|tmp_random~64                                                                                                                ; 7       ;
; vga:u_vga|tmp_random~63                                                                                                                ; 7       ;
; vga:u_vga|tmp_random~62                                                                                                                ; 7       ;
; vga:u_vga|tmp_random~51                                                                                                                ; 7       ;
; vga:u_vga|tmp_random~40                                                                                                                ; 7       ;
; vga:u_vga|update_submarines~122                                                                                                        ; 7       ;
; vga:u_vga|submarines~171                                                                                                               ; 7       ;
; vga:u_vga|update_submarines~99                                                                                                         ; 7       ;
; vga:u_vga|Decoder79~9                                                                                                                  ; 7       ;
; vga:u_vga|Decoder79~7                                                                                                                  ; 7       ;
; vga:u_vga|rockets~178                                                                                                                  ; 7       ;
; vga:u_vga|Decoder39~7                                                                                                                  ; 7       ;
; vga:u_vga|submarines[20][11]                                                                                                           ; 7       ;
; vga:u_vga|h_cnt[0]                                                                                                                     ; 7       ;
; vga:u_vga|h_cnt[1]                                                                                                                     ; 7       ;
; vga:u_vga|h_cnt[2]                                                                                                                     ; 7       ;
; vga:u_vga|h_cnt[3]                                                                                                                     ; 7       ;
; vga:u_vga|v_cnt[9]                                                                                                                     ; 7       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                             ; 7       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 7       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 7       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 7       ;
; vga:u_vga|Add179~10                                                                                                                    ; 7       ;
; vga:u_vga|Add179~8                                                                                                                     ; 7       ;
; vga:u_vga|Add205~20                                                                                                                    ; 7       ;
; vga:u_vga|submarines[40][3]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][3]                                                                                                            ; 7       ;
; vga:u_vga|submarines[30][3]                                                                                                            ; 7       ;
; vga:u_vga|submarines[40][4]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][4]                                                                                                            ; 7       ;
; vga:u_vga|submarines[30][4]                                                                                                            ; 7       ;
; vga:u_vga|submarines[40][5]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][5]                                                                                                            ; 7       ;
; vga:u_vga|submarines[40][6]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][6]                                                                                                            ; 7       ;
; vga:u_vga|submarines[40][7]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][7]                                                                                                            ; 7       ;
; vga:u_vga|submarines[40][9]                                                                                                            ; 7       ;
; vga:u_vga|submarines[20][9]                                                                                                            ; 7       ;
; vga:u_vga|update_submarines~199                                                                                                        ; 6       ;
; vga:u_vga|update_submarines~182                                                                                                        ; 6       ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]~8                                                                                           ; 6       ;
; vga:u_vga|submarines[1][9]~229                                                                                                         ; 6       ;
; vga:u_vga|tmp_random~67                                                                                                                ; 6       ;
; vga:u_vga|update_submarines~162                                                                                                        ; 6       ;
; vga:u_vga|submarines~205                                                                                                               ; 6       ;
; vga:u_vga|tmp_random~60                                                                                                                ; 6       ;
; vga:u_vga|submarines~197                                                                                                               ; 6       ;
; vga:u_vga|tmp_random~52                                                                                                                ; 6       ;
; vga:u_vga|update_submarines~140                                                                                                        ; 6       ;
; vga:u_vga|update_submarines~139                                                                                                        ; 6       ;
; vga:u_vga|update_submarines~138                                                                                                        ; 6       ;
; vga:u_vga|update_submarines~133                                                                                                        ; 6       ;
; vga:u_vga|tmp_random~47                                                                                                                ; 6       ;
; vga:u_vga|tmp_random~43                                                                                                                ; 6       ;
; vga:u_vga|Mux19~6                                                                                                                      ; 6       ;
; vga:u_vga|update_submarines~89                                                                                                         ; 6       ;
; vga:u_vga|tmp_random~21                                                                                                                ; 6       ;
; vga:u_vga|submarines~156                                                                                                               ; 6       ;
; vga:u_vga|update_submarines~51                                                                                                         ; 6       ;
; vga:u_vga|tmp_random~11                                                                                                                ; 6       ;
; vga:u_vga|Mux40~0                                                                                                                      ; 6       ;
; vga:u_vga|submarines~143                                                                                                               ; 6       ;
; vga:u_vga|submarines~139                                                                                                               ; 6       ;
; vga:u_vga|Decoder59~9                                                                                                                  ; 6       ;
; vga:u_vga|Decoder59~8                                                                                                                  ; 6       ;
; vga:u_vga|Decoder59~2                                                                                                                  ; 6       ;
; vga:u_vga|Decoder59~1                                                                                                                  ; 6       ;
; vga:u_vga|submarines[30][10]                                                                                                           ; 6       ;
; vga:u_vga|rockets~184                                                                                                                  ; 6       ;
; vga:u_vga|rockets~180                                                                                                                  ; 6       ;
; vga:u_vga|rockets~174                                                                                                                  ; 6       ;
; vga:u_vga|rockets~172                                                                                                                  ; 6       ;
; vga:u_vga|rockets~168                                                                                                                  ; 6       ;
; vga:u_vga|Decoder39~9                                                                                                                  ; 6       ;
; vga:u_vga|Decoder39~8                                                                                                                  ; 6       ;
; vga:u_vga|Decoder39~5                                                                                                                  ; 6       ;
; vga:u_vga|Decoder39~4                                                                                                                  ; 6       ;
; vga:u_vga|Decoder39~2                                                                                                                  ; 6       ;
; vga:u_vga|submarines[0][2]                                                                                                             ; 6       ;
; spi_ee_config:u_spi_ee_config|read_back                                                                                                ; 6       ;
; spi_ee_config:u_spi_ee_config|high_byte                                                                                                ; 6       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|WideOr0~0                                                                ; 6       ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 6       ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 6       ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 6       ;
; vga:u_vga|Add102~0                                                                                                                     ; 6       ;
; vga:u_vga|Add139~4                                                                                                                     ; 6       ;
; vga:u_vga|submarines[40][2]                                                                                                            ; 6       ;
; vga:u_vga|submarines[20][2]                                                                                                            ; 6       ;
; vga:u_vga|submarines[30][2]                                                                                                            ; 6       ;
; vga:u_vga|submarines[0][3]                                                                                                             ; 6       ;
; vga:u_vga|submarines[0][4]                                                                                                             ; 6       ;
; vga:u_vga|submarines[0][5]                                                                                                             ; 6       ;
; vga:u_vga|submarines[0][6]                                                                                                             ; 6       ;
; vga:u_vga|submarines[0][7]                                                                                                             ; 6       ;
; vga:u_vga|submarines[30][8]                                                                                                            ; 6       ;
; vga:u_vga|submarines[0][9]                                                                                                             ; 6       ;
; vga:u_vga|submarines[0][11]                                                                                                            ; 6       ;
; vga:u_vga|update_submarines~198                                                                                                        ; 5       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~135            ; 5       ;
; vga:u_vga|submarines[0][5]~373                                                                                                         ; 5       ;
; vga:u_vga|Decoder79~19                                                                                                                 ; 5       ;
; spi_ee_config:u_spi_ee_config|direction                                                                                                ; 5       ;
; vga:u_vga|tmp_random~69                                                                                                                ; 5       ;
; vga:u_vga|tmp_random~65                                                                                                                ; 5       ;
; vga:u_vga|update_submarines~160                                                                                                        ; 5       ;
; vga:u_vga|Mux44~7                                                                                                                      ; 5       ;
; vga:u_vga|update_submarines~150                                                                                                        ; 5       ;
; vga:u_vga|submarines~200                                                                                                               ; 5       ;
; vga:u_vga|update_submarines~147                                                                                                        ; 5       ;
; vga:u_vga|tmp_random~50                                                                                                                ; 5       ;
; vga:u_vga|Mux32~5                                                                                                                      ; 5       ;
; vga:u_vga|submarines~186                                                                                                               ; 5       ;
; vga:u_vga|Mux28~8                                                                                                                      ; 5       ;
; vga:u_vga|tmp_random~42                                                                                                                ; 5       ;
; vga:u_vga|tmp_random~41                                                                                                                ; 5       ;
; vga:u_vga|update_submarines~123                                                                                                        ; 5       ;
; vga:u_vga|tmp_random~36                                                                                                                ; 5       ;
; vga:u_vga|tmp_random~34                                                                                                                ; 5       ;
; vga:u_vga|update_submarines~108                                                                                                        ; 5       ;
; vga:u_vga|submarines~160                                                                                                               ; 5       ;
; vga:u_vga|tmp_random~14                                                                                                                ; 5       ;
; vga:u_vga|submarines~146                                                                                                               ; 5       ;
; vga:u_vga|submarines[40][10]                                                                                                           ; 5       ;
; vga:u_vga|Decoder39~0                                                                                                                  ; 5       ;
; vga:u_vga|submarines[20][10]                                                                                                           ; 5       ;
; vga:u_vga|submarines[40][0]                                                                                                            ; 5       ;
; vga:u_vga|submarines[20][0]                                                                                                            ; 5       ;
; vga:u_vga|submarines[0][0]                                                                                                             ; 5       ;
; vga:u_vga|submarines[30][0]                                                                                                            ; 5       ;
; vga:u_vga|submarines[40][1]                                                                                                            ; 5       ;
; vga:u_vga|submarines[20][1]                                                                                                            ; 5       ;
; vga:u_vga|submarines[0][1]                                                                                                             ; 5       ;
; vga:u_vga|submarines[30][1]                                                                                                            ; 5       ;
; vga:u_vga|submarines[0][8]                                                                                                             ; 5       ;
; vga:u_vga|LessThan4~1                                                                                                                  ; 5       ;
; vga:u_vga|LessThan9~1                                                                                                                  ; 5       ;
; vga:u_vga|v_cnt[1]                                                                                                                     ; 5       ;
; vga:u_vga|v_cnt[2]                                                                                                                     ; 5       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                             ; 5       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                             ; 5       ;
; vga:u_vga|Add198~0                                                                                                                     ; 5       ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|Add194~2                                                                                                                     ; 5       ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod42|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|Add146~2                                                                                                                     ; 5       ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 5       ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 5       ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 5       ;
; vga:u_vga|Add110~0                                                                                                                     ; 5       ;
; vga:u_vga|Add139~12                                                                                                                    ; 5       ;
; vga:u_vga|submarines[40][8]                                                                                                            ; 5       ;
; vga:u_vga|submarines[20][8]                                                                                                            ; 5       ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~140            ; 4       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~132            ; 4       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~131            ; 4       ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~130            ; 4       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~130            ; 4       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~130             ; 4       ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~84              ; 4       ;
; vga:u_vga|nb_submarines[0]                                                                                                             ; 4       ;
; vga:u_vga|Equal0~2                                                                                                                     ; 4       ;
; vga:u_vga|Mux48~9                                                                                                                      ; 4       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~113            ; 4       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~112            ; 4       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~110            ; 4       ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~122            ; 4       ;
; vga:u_vga|lpm_divide:Mod49|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~121            ; 4       ;
; vga:u_vga|tmp_random~68                                                                                                                ; 4       ;
; vga:u_vga|tmp_random~66                                                                                                                ; 4       ;
; vga:u_vga|Mux45~9                                                                                                                      ; 4       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~112            ; 4       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~111            ; 4       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~109            ; 4       ;
; vga:u_vga|submarines~203                                                                                                               ; 4       ;
; vga:u_vga|submarines~202                                                                                                               ; 4       ;
; vga:u_vga|Mux42~5                                                                                                                      ; 4       ;
; vga:u_vga|tmp_random~54                                                                                                                ; 4       ;
; vga:u_vga|submarines~190                                                                                                               ; 4       ;
; vga:u_vga|lpm_divide:Mod31|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~121            ; 4       ;
; vga:u_vga|submarines~188                                                                                                               ; 4       ;
; vga:u_vga|Add164~0                                                                                                                     ; 4       ;
; vga:u_vga|submarines~179                                                                                                               ; 4       ;
; vga:u_vga|update_submarines~130                                                                                                        ; 4       ;
; vga:u_vga|update_submarines~124                                                                                                        ; 4       ;
; vga:u_vga|tmp_random~39                                                                                                                ; 4       ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~123            ; 4       ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~122            ; 4       ;
; vga:u_vga|tmp_random~35                                                                                                                ; 4       ;
; vga:u_vga|Mux22~8                                                                                                                      ; 4       ;
; vga:u_vga|Mux21~17                                                                                                                     ; 4       ;
; vga:u_vga|submarines~172                                                                                                               ; 4       ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~119            ; 4       ;
; vga:u_vga|submarines~170                                                                                                               ; 4       ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 4       ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 4       ;
; vga:u_vga|submarines~168                                                                                                               ; 4       ;
; vga:u_vga|update_submarines~105                                                                                                        ; 4       ;
; vga:u_vga|tmp_random~30                                                                                                                ; 4       ;
; vga:u_vga|tmp_random~28                                                                                                                ; 4       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~120            ; 4       ;
; vga:u_vga|update_submarines~95                                                                                                         ; 4       ;
; vga:u_vga|tmp_random~22                                                                                                                ; 4       ;
; vga:u_vga|update_submarines~87                                                                                                         ; 4       ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~122            ; 4       ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~121            ; 4       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~112            ; 4       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~111            ; 4       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~109            ; 4       ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~125             ; 4       ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~124             ; 4       ;
; vga:u_vga|tmp_random~17                                                                                                                ; 4       ;
; vga:u_vga|update_submarines~78                                                                                                         ; 4       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~114             ; 4       ;
; vga:u_vga|tmp_random~16                                                                                                                ; 4       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~61              ; 4       ;
; vga:u_vga|tmp_random~13                                                                                                                ; 4       ;
; vga:u_vga|tmp_random~12                                                                                                                ; 4       ;
; vga:u_vga|tmp_random~10                                                                                                                ; 4       ;
; vga:u_vga|Mux1~13                                                                                                                      ; 4       ;
; vga:u_vga|submarines~145                                                                                                               ; 4       ;
; vga:u_vga|Decoder79~18                                                                                                                 ; 4       ;
; vga:u_vga|Decoder59~17                                                                                                                 ; 4       ;
; vga:u_vga|Decoder59~16                                                                                                                 ; 4       ;
; vga:u_vga|Decoder59~7                                                                                                                  ; 4       ;
; vga:u_vga|Decoder59~5                                                                                                                  ; 4       ;
; vga:u_vga|Decoder59~3                                                                                                                  ; 4       ;
; vga:u_vga|rockets~186                                                                                                                  ; 4       ;
; vga:u_vga|rockets~164                                                                                                                  ; 4       ;
; vga:u_vga|rockets~163                                                                                                                  ; 4       ;
; vga:u_vga|Decoder39~10                                                                                                                 ; 4       ;
; vga:u_vga|Decoder39~6                                                                                                                  ; 4       ;
; vga:u_vga|cnt_slow[1]                                                                                                                  ; 4       ;
; vga:u_vga|cnt_slow[0]                                                                                                                  ; 4       ;
; vga:u_vga|cnt_slow[2]                                                                                                                  ; 4       ;
; vga:u_vga|Equal103~0                                                                                                                   ; 4       ;
; vga:u_vga|LessThan16~0                                                                                                                 ; 4       ;
; vga:u_vga|Mux136~44                                                                                                                    ; 4       ;
; vga:u_vga|vga_gen~5                                                                                                                    ; 4       ;
; vga:u_vga|v_cnt[0]                                                                                                                     ; 4       ;
; spi_ee_config:u_spi_ee_config|high_byte~0                                                                                              ; 4       ;
; spi_ee_config:u_spi_ee_config|read_ready                                                                                               ; 4       ;
; vga:u_vga|Add198~6                                                                                                                     ; 4       ;
; vga:u_vga|Add198~4                                                                                                                     ; 4       ;
; vga:u_vga|Add192~6                                                                                                                     ; 4       ;
; vga:u_vga|Add192~4                                                                                                                     ; 4       ;
; vga:u_vga|Add194~8                                                                                                                     ; 4       ;
; vga:u_vga|Add194~6                                                                                                                     ; 4       ;
; vga:u_vga|Add190~6                                                                                                                     ; 4       ;
; vga:u_vga|Add190~4                                                                                                                     ; 4       ;
; vga:u_vga|Add188~4                                                                                                                     ; 4       ;
; vga:u_vga|Add188~2                                                                                                                     ; 4       ;
; vga:u_vga|Add186~8                                                                                                                     ; 4       ;
; vga:u_vga|Add186~6                                                                                                                     ; 4       ;
; vga:u_vga|Add184~4                                                                                                                     ; 4       ;
; vga:u_vga|Add184~2                                                                                                                     ; 4       ;
; vga:u_vga|Add182~6                                                                                                                     ; 4       ;
; vga:u_vga|Add182~4                                                                                                                     ; 4       ;
; vga:u_vga|Add178~8                                                                                                                     ; 4       ;
; vga:u_vga|Add178~6                                                                                                                     ; 4       ;
; vga:u_vga|Add180~0                                                                                                                     ; 4       ;
; vga:u_vga|Add174~6                                                                                                                     ; 4       ;
; vga:u_vga|Add174~4                                                                                                                     ; 4       ;
; vga:u_vga|Add174~0                                                                                                                     ; 4       ;
; vga:u_vga|Add176~6                                                                                                                     ; 4       ;
; vga:u_vga|Add176~4                                                                                                                     ; 4       ;
; vga:u_vga|Add172~2                                                                                                                     ; 4       ;
; vga:u_vga|Add172~0                                                                                                                     ; 4       ;
; vga:u_vga|Add170~8                                                                                                                     ; 4       ;
; vga:u_vga|Add170~6                                                                                                                     ; 4       ;
; vga:u_vga|Add168~4                                                                                                                     ; 4       ;
; vga:u_vga|Add168~2                                                                                                                     ; 4       ;
; vga:u_vga|Add166~6                                                                                                                     ; 4       ;
; vga:u_vga|Add166~4                                                                                                                     ; 4       ;
; vga:u_vga|Add162~8                                                                                                                     ; 4       ;
; vga:u_vga|Add162~6                                                                                                                     ; 4       ;
; vga:u_vga|Add160~6                                                                                                                     ; 4       ;
; vga:u_vga|Add160~4                                                                                                                     ; 4       ;
; vga:u_vga|Add158~6                                                                                                                     ; 4       ;
; vga:u_vga|Add158~4                                                                                                                     ; 4       ;
; vga:u_vga|Add154~8                                                                                                                     ; 4       ;
; vga:u_vga|Add154~6                                                                                                                     ; 4       ;
; vga:u_vga|Add154~2                                                                                                                     ; 4       ;
; vga:u_vga|Add156~4                                                                                                                     ; 4       ;
; vga:u_vga|Add156~2                                                                                                                     ; 4       ;
; vga:u_vga|Add152~4                                                                                                                     ; 4       ;
; vga:u_vga|Add152~2                                                                                                                     ; 4       ;
; vga:u_vga|Add150~6                                                                                                                     ; 4       ;
; vga:u_vga|Add150~4                                                                                                                     ; 4       ;
; vga:u_vga|Add148~2                                                                                                                     ; 4       ;
; vga:u_vga|Add146~8                                                                                                                     ; 4       ;
; vga:u_vga|Add146~6                                                                                                                     ; 4       ;
; vga:u_vga|Add144~6                                                                                                                     ; 4       ;
; vga:u_vga|Add144~4                                                                                                                     ; 4       ;
; vga:u_vga|Add142~6                                                                                                                     ; 4       ;
; vga:u_vga|Add142~4                                                                                                                     ; 4       ;
; vga:u_vga|Add142~2                                                                                                                     ; 4       ;
; vga:u_vga|Add142~0                                                                                                                     ; 4       ;
; vga:u_vga|Add140~2                                                                                                                     ; 4       ;
; vga:u_vga|Add140~0                                                                                                                     ; 4       ;
; vga:u_vga|Add138~8                                                                                                                     ; 4       ;
; vga:u_vga|Add138~6                                                                                                                     ; 4       ;
; vga:u_vga|Add136~4                                                                                                                     ; 4       ;
; vga:u_vga|Add136~2                                                                                                                     ; 4       ;
; vga:u_vga|Add134~6                                                                                                                     ; 4       ;
; vga:u_vga|Add134~4                                                                                                                     ; 4       ;
; vga:u_vga|Add134~0                                                                                                                     ; 4       ;
; vga:u_vga|Add130~8                                                                                                                     ; 4       ;
; vga:u_vga|Add130~6                                                                                                                     ; 4       ;
; vga:u_vga|Add128~6                                                                                                                     ; 4       ;
; vga:u_vga|Add128~4                                                                                                                     ; 4       ;
; vga:u_vga|Add126~6                                                                                                                     ; 4       ;
; vga:u_vga|Add126~4                                                                                                                     ; 4       ;
; vga:u_vga|Add122~8                                                                                                                     ; 4       ;
; vga:u_vga|Add122~6                                                                                                                     ; 4       ;
; vga:u_vga|Add122~2                                                                                                                     ; 4       ;
; vga:u_vga|Add124~4                                                                                                                     ; 4       ;
; vga:u_vga|Add124~2                                                                                                                     ; 4       ;
; vga:u_vga|Add120~4                                                                                                                     ; 4       ;
; vga:u_vga|Add120~2                                                                                                                     ; 4       ;
; vga:u_vga|Add118~6                                                                                                                     ; 4       ;
; vga:u_vga|Add118~4                                                                                                                     ; 4       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 4       ;
; vga:u_vga|Add116~0                                                                                                                     ; 4       ;
; vga:u_vga|Add114~8                                                                                                                     ; 4       ;
; vga:u_vga|Add114~6                                                                                                                     ; 4       ;
; vga:u_vga|Add112~6                                                                                                                     ; 4       ;
; vga:u_vga|Add112~4                                                                                                                     ; 4       ;
; vga:u_vga|Add110~6                                                                                                                     ; 4       ;
; vga:u_vga|Add110~4                                                                                                                     ; 4       ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18  ; 4       ;
; vga:u_vga|Add108~2                                                                                                                     ; 4       ;
; vga:u_vga|Add108~0                                                                                                                     ; 4       ;
; vga:u_vga|Add106~8                                                                                                                     ; 4       ;
; vga:u_vga|Add106~6                                                                                                                     ; 4       ;
; vga:u_vga|Add104~4                                                                                                                     ; 4       ;
; vga:u_vga|Add104~2                                                                                                                     ; 4       ;
; vga:u_vga|Add102~6                                                                                                                     ; 4       ;
; vga:u_vga|Add102~4                                                                                                                     ; 4       ;
; vga:u_vga|Add159~12                                                                                                                    ; 4       ;
; vga:u_vga|Add100~12                                                                                                                    ; 4       ;
; vga:u_vga|Mux31~7                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod21|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~136            ; 3       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~142            ; 3       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[71]~139             ; 3       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~137            ; 3       ;
; vga:u_vga|update_submarines~189                                                                                                        ; 3       ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~130            ; 3       ;
; vga:u_vga|update_submarines~187                                                                                                        ; 3       ;
; vga:u_vga|update_submarines~185                                                                                                        ; 3       ;
; vga:u_vga|update_submarines~184                                                                                                        ; 3       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~131             ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~80              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~87              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[73]~81              ; 3       ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[73]~81              ; 3       ;
; vga:u_vga|submarines~370                                                                                                               ; 3       ;
; vga:u_vga|nb_submarines[2]                                                                                                             ; 3       ;
; vga:u_vga|nb_submarines[1]                                                                                                             ; 3       ;
; vga:u_vga|submarines~334                                                                                                               ; 3       ;
; vga:u_vga|Equal102~3                                                                                                                   ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                                       ; 3       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~0                                                                                      ; 3       ;
; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                              ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                                       ; 3       ;
; vga:u_vga|submarines~324                                                                                                               ; 3       ;
; vga:u_vga|submarines~321                                                                                                               ; 3       ;
; vga:u_vga|submarines[1][10]                                                                                                            ; 3       ;
; vga:u_vga|submarines[1][2]~273                                                                                                         ; 3       ;
; vga:u_vga|tmp_random~74                                                                                                                ; 3       ;
; vga:u_vga|tmp_random~71                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod48|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~123            ; 3       ;
; vga:u_vga|Mux47~7                                                                                                                      ; 3       ;
; vga:u_vga|submarines~208                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~124            ; 3       ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod46|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod47|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~121            ; 3       ;
; vga:u_vga|update_submarines~161                                                                                                        ; 3       ;
; vga:u_vga|lpm_divide:Mod45|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~130            ; 3       ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~129            ; 3       ;
; vga:u_vga|lpm_divide:Mod44|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~128            ; 3       ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~124            ; 3       ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod43|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod41|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|tmp_random~61                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod39|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~112            ; 3       ;
; vga:u_vga|lpm_divide:Mod40|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~111            ; 3       ;
; vga:u_vga|Mux38~7                                                                                                                      ; 3       ;
; vga:u_vga|tmp_random~53                                                                                                                ; 3       ;
; vga:u_vga|Mux37~3                                                                                                                      ; 3       ;
; vga:u_vga|Mux37~2                                                                                                                      ; 3       ;
; vga:u_vga|update_submarines~144                                                                                                        ; 3       ;
; vga:u_vga|lpm_divide:Mod37|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~124            ; 3       ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod38|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~121            ; 3       ;
; vga:u_vga|submarines~195                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~131            ; 3       ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~130            ; 3       ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~129            ; 3       ;
; vga:u_vga|lpm_divide:Mod36|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~128            ; 3       ;
; vga:u_vga|lpm_divide:Mod35|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|tmp_random~49                                                                                                                ; 3       ;
; vga:u_vga|tmp_random~48                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod34|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod33|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod32|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~92             ; 3       ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~112            ; 3       ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~111            ; 3       ;
; vga:u_vga|lpm_divide:Mod30|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~109            ; 3       ;
; vga:u_vga|tmp_random~44                                                                                                                ; 3       ;
; vga:u_vga|Mux29~8                                                                                                                      ; 3       ;
; vga:u_vga|Mux29~5                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~122            ; 3       ;
; vga:u_vga|Mux29~4                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod29|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~130            ; 3       ;
; vga:u_vga|update_submarines~129                                                                                                        ; 3       ;
; vga:u_vga|Mux27~2                                                                                                                      ; 3       ;
; vga:u_vga|Mux27~0                                                                                                                      ; 3       ;
; vga:u_vga|submarines~178                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod27|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 3       ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~128            ; 3       ;
; vga:u_vga|lpm_divide:Mod28|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~127            ; 3       ;
; vga:u_vga|lpm_divide:Mod26|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|submarines~177                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod25|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|tmp_random~38                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod24|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~121            ; 3       ;
; vga:u_vga|Mux23~9                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod23|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~121            ; 3       ;
; vga:u_vga|submarines~173                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~124            ; 3       ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod22|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~121            ; 3       ;
; vga:u_vga|Mux21~6                                                                                                                      ; 3       ;
; vga:u_vga|update_submarines~116                                                                                                        ; 3       ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~130            ; 3       ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~129            ; 3       ;
; vga:u_vga|lpm_divide:Mod20|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~128            ; 3       ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod19|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|submarines~169                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod18|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~120            ; 3       ;
; vga:u_vga|lpm_divide:Mod17|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~122            ; 3       ;
; vga:u_vga|tmp_random~27                                                                                                                ; 3       ;
; vga:u_vga|Mux16~12                                                                                                                     ; 3       ;
; vga:u_vga|tmp_random~26                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~122            ; 3       ;
; vga:u_vga|lpm_divide:Mod16|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~111            ; 3       ;
; vga:u_vga|lpm_divide:Mod15|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|tmp_random~25                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod14|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~123            ; 3       ;
; vga:u_vga|lpm_divide:Mod13|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123            ; 3       ;
; vga:u_vga|tmp_random~23                                                                                                                ; 3       ;
; vga:u_vga|Mux12~8                                                                                                                      ; 3       ;
; vga:u_vga|Mux11~2                                                                                                                      ; 3       ;
; vga:u_vga|submarines~158                                                                                                               ; 3       ;
; vga:u_vga|update_submarines~86                                                                                                         ; 3       ;
; vga:u_vga|lpm_divide:Mod11|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~123            ; 3       ;
; vga:u_vga|Mux12~5                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~131            ; 3       ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~130            ; 3       ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~129            ; 3       ;
; vga:u_vga|lpm_divide:Mod12|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~128            ; 3       ;
; vga:u_vga|tmp_random~20                                                                                                                ; 3       ;
; vga:u_vga|lpm_divide:Mod10|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~122            ; 3       ;
; vga:u_vga|tmp_random~18                                                                                                                ; 3       ;
; vga:u_vga|submarines~155                                                                                                               ; 3       ;
; vga:u_vga|Mux9~7                                                                                                                       ; 3       ;
; vga:u_vga|lpm_divide:Mod9|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~122             ; 3       ;
; vga:u_vga|submarines~154                                                                                                               ; 3       ;
; vga:u_vga|lpm_divide:Mod8|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~115             ; 3       ;
; vga:u_vga|lpm_divide:Mod7|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~123             ; 3       ;
; vga:u_vga|lpm_divide:Mod6|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~93              ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~71              ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~64              ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~63              ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~62              ; 3       ;
; vga:u_vga|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~60              ; 3       ;
; vga:u_vga|Mux4~3                                                                                                                       ; 3       ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~73              ; 3       ;
; vga:u_vga|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~61              ; 3       ;
; vga:u_vga|Mux3~10                                                                                                                      ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~72              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~71              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~70              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~62              ; 3       ;
; vga:u_vga|lpm_divide:Mod3|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~61              ; 3       ;
; vga:u_vga|lpm_divide:Mod2|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~75              ; 3       ;
; vga:u_vga|Mux1~7                                                                                                                       ; 3       ;
; vga:u_vga|Mux1~0                                                                                                                       ; 3       ;
; vga:u_vga|Mux0~23                                                                                                                      ; 3       ;
; vga:u_vga|Mux0~17                                                                                                                      ; 3       ;
; vga:u_vga|Mux0~10                                                                                                                      ; 3       ;
; vga:u_vga|Mux0~9                                                                                                                       ; 3       ;
; vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~34              ; 3       ;
; vga:u_vga|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[73]~32              ; 3       ;
; vga:u_vga|lpm_divide:Mod1|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~53              ; 3       ;
; vga:u_vga|Equal82~2                                                                                                                    ; 3       ;
; vga:u_vga|Equal81~3                                                                                                                    ; 3       ;
; vga:u_vga|submarines~129                                                                                                               ; 3       ;
; vga:u_vga|Decoder59~12                                                                                                                 ; 3       ;
; vga:u_vga|Decoder59~6                                                                                                                  ; 3       ;
; vga:u_vga|Decoder59~4                                                                                                                  ; 3       ;
; vga:u_vga|submarines~117                                                                                                               ; 3       ;
; vga:u_vga|submarines~97                                                                                                                ; 3       ;
; vga:u_vga|submarines~95                                                                                                                ; 3       ;
; vga:u_vga|Equal42~2                                                                                                                    ; 3       ;
; vga:u_vga|Equal41~3                                                                                                                    ; 3       ;
; vga:u_vga|submarines~85                                                                                                                ; 3       ;
; vga:u_vga|cnt_slow[3]                                                                                                                  ; 3       ;
; vga:u_vga|cnt_slow[4]                                                                                                                  ; 3       ;
; vga:u_vga|cnt_slow[5]                                                                                                                  ; 3       ;
; vga:u_vga|cnt_slow[6]                                                                                                                  ; 3       ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                             ; 3       ;
; vga:u_vga|red_signal~7                                                                                                                 ; 3       ;
; vga:u_vga|vga_gen~6                                                                                                                    ; 3       ;
; vga:u_vga|red_signal~3                                                                                                                 ; 3       ;
; vga:u_vga|red_signal~2                                                                                                                 ; 3       ;
; vga:u_vga|Mux57~4                                                                                                                      ; 3       ;
; vga:u_vga|submarines[1][9]                                                                                                             ; 3       ;
; vga:u_vga|Mux53~3                                                                                                                      ; 3       ;
; vga:u_vga|rockets[65][48]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][49]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][47]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][41]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][45]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][43]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][34]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][35]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][46]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][40]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][42]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][44]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][31]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][30]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][25]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][16]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][17]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][24]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][29]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][28]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][27]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][18]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][19]                                                                                                              ; 3       ;
; vga:u_vga|rockets[65][26]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][48]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][49]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][15]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][6]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][7]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][14]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][9]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][0]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][8]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][1]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][13]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][4]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][5]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][12]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][11]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][2]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][10]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][3]                                                                                                               ; 3       ;
; vga:u_vga|rockets[26][31]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][25]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][27]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][29]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][22]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][16]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][18]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][20]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][30]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][24]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][28]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][26]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][23]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][17]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][19]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][21]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][47]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][38]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][46]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][39]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][41]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][32]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][33]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][40]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][45]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][36]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][44]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][37]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][43]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][34]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][35]                                                                                                              ; 3       ;
; vga:u_vga|rockets[26][42]                                                                                                              ; 3       ;
; vga:u_vga|vga_gen~2                                                                                                                    ; 3       ;
; vga:u_vga|LessThan10~0                                                                                                                 ; 3       ;
; spi_ee_config:u_spi_ee_config|ini_index[1]~0                                                                                           ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                                       ; 3       ;
; vga:u_vga|video_en                                                                                                                     ; 3       ;
; spi_ee_config:u_spi_ee_config|read_back~0                                                                                              ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,324 / 71,559 ( 20 % ) ;
; C16 interconnects           ; 178 / 2,597 ( 7 % )      ;
; C4 interconnects            ; 5,836 / 46,848 ( 12 % )  ;
; Direct links                ; 4,439 / 71,559 ( 6 % )   ;
; Global clocks               ; 4 / 20 ( 20 % )          ;
; Local interconnects         ; 5,586 / 24,624 ( 23 % )  ;
; R24 interconnects           ; 203 / 2,496 ( 8 % )      ;
; R4 interconnects            ; 6,813 / 62,424 ( 11 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.49) ; Number of LABs  (Total = 811) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 5                             ;
; 3                                           ; 9                             ;
; 4                                           ; 7                             ;
; 5                                           ; 16                            ;
; 6                                           ; 4                             ;
; 7                                           ; 11                            ;
; 8                                           ; 10                            ;
; 9                                           ; 12                            ;
; 10                                          ; 10                            ;
; 11                                          ; 13                            ;
; 12                                          ; 12                            ;
; 13                                          ; 13                            ;
; 14                                          ; 21                            ;
; 15                                          ; 38                            ;
; 16                                          ; 618                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.84) ; Number of LABs  (Total = 811) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 6                             ;
; 1 Clock                            ; 351                           ;
; 1 Clock enable                     ; 264                           ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 47                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.87) ; Number of LABs  (Total = 811) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 6                             ;
; 3                                            ; 9                             ;
; 4                                            ; 5                             ;
; 5                                            ; 14                            ;
; 6                                            ; 4                             ;
; 7                                            ; 10                            ;
; 8                                            ; 12                            ;
; 9                                            ; 8                             ;
; 10                                           ; 14                            ;
; 11                                           ; 14                            ;
; 12                                           ; 55                            ;
; 13                                           ; 18                            ;
; 14                                           ; 16                            ;
; 15                                           ; 24                            ;
; 16                                           ; 271                           ;
; 17                                           ; 14                            ;
; 18                                           ; 9                             ;
; 19                                           ; 9                             ;
; 20                                           ; 17                            ;
; 21                                           ; 10                            ;
; 22                                           ; 11                            ;
; 23                                           ; 24                            ;
; 24                                           ; 26                            ;
; 25                                           ; 43                            ;
; 26                                           ; 34                            ;
; 27                                           ; 37                            ;
; 28                                           ; 37                            ;
; 29                                           ; 30                            ;
; 30                                           ; 12                            ;
; 31                                           ; 5                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.74) ; Number of LABs  (Total = 811) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 14                            ;
; 2                                                ; 14                            ;
; 3                                                ; 9                             ;
; 4                                                ; 24                            ;
; 5                                                ; 41                            ;
; 6                                                ; 42                            ;
; 7                                                ; 25                            ;
; 8                                                ; 43                            ;
; 9                                                ; 69                            ;
; 10                                               ; 67                            ;
; 11                                               ; 82                            ;
; 12                                               ; 96                            ;
; 13                                               ; 81                            ;
; 14                                               ; 52                            ;
; 15                                               ; 48                            ;
; 16                                               ; 78                            ;
; 17                                               ; 10                            ;
; 18                                               ; 7                             ;
; 19                                               ; 5                             ;
; 20                                               ; 3                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.21) ; Number of LABs  (Total = 811) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 9                             ;
; 3                                            ; 7                             ;
; 4                                            ; 10                            ;
; 5                                            ; 8                             ;
; 6                                            ; 46                            ;
; 7                                            ; 18                            ;
; 8                                            ; 21                            ;
; 9                                            ; 33                            ;
; 10                                           ; 27                            ;
; 11                                           ; 19                            ;
; 12                                           ; 32                            ;
; 13                                           ; 35                            ;
; 14                                           ; 24                            ;
; 15                                           ; 41                            ;
; 16                                           ; 82                            ;
; 17                                           ; 49                            ;
; 18                                           ; 57                            ;
; 19                                           ; 56                            ;
; 20                                           ; 30                            ;
; 21                                           ; 40                            ;
; 22                                           ; 34                            ;
; 23                                           ; 21                            ;
; 24                                           ; 18                            ;
; 25                                           ; 24                            ;
; 26                                           ; 12                            ;
; 27                                           ; 14                            ;
; 28                                           ; 11                            ;
; 29                                           ; 7                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 10                            ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 11           ; 0            ; 11           ; 0            ; 0            ; 12        ; 11           ; 0            ; 12        ; 12        ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 12           ; 1            ; 12           ; 12           ; 0         ; 1            ; 12           ; 0         ; 0         ; 12           ; 12           ; 12           ; 12           ; 7            ; 12           ; 12           ; 7            ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_red            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_green          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_blue           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_h_sync         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_v_sync         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                    ;
+-----------------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                                       ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------------------------------------+----------------------+-------------------+
; CLOCK_50                                                              ; CLOCK_50             ; 279.9             ;
; u_spipll|altpll_component|auto_generated|pll1|clk[0]                  ; vga:u_vga|v_sync     ; 15.0              ;
; u_spipll|altpll_component|auto_generated|pll1|clk[0],vga:u_vga|v_sync ; vga:u_vga|v_sync     ; 7.9               ;
+-----------------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+-------------------------------------------------+---------------------------+-------------------+
; Source Register                                 ; Destination Register      ; Delay Added in ns ;
+-------------------------------------------------+---------------------------+-------------------+
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|left_bound[9]   ; 2.798             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|magn_g_y[0]     ; 2.504             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|magn_g_y[1]     ; 2.440             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|magn_g_y[2]     ; 2.390             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|magn_g_y[3]     ; 2.335             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2] ; vga:u_vga|magn_g_y[0]     ; 2.176             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4] ; vga:u_vga|magn_g_y[2]     ; 2.161             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|magn_g_y[4]     ; 2.116             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2] ; vga:u_vga|magn_g_y[1]     ; 2.112             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4] ; vga:u_vga|magn_g_y[3]     ; 2.105             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2] ; vga:u_vga|magn_g_y[2]     ; 2.062             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0] ; vga:u_vga|magn_g_y[0]     ; 2.048             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5] ; vga:u_vga|magn_g_y[3]     ; 2.007             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2] ; vga:u_vga|magn_g_y[3]     ; 2.007             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6] ; vga:u_vga|magn_g_y[4]     ; 2.005             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3] ; vga:u_vga|magn_g_y[1]     ; 2.004             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0] ; vga:u_vga|magn_g_y[1]     ; 1.984             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1] ; vga:u_vga|magn_g_y[0]     ; 1.969             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3] ; vga:u_vga|magn_g_y[2]     ; 1.954             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0] ; vga:u_vga|magn_g_y[2]     ; 1.934             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1] ; vga:u_vga|magn_g_y[1]     ; 1.905             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3] ; vga:u_vga|magn_g_y[3]     ; 1.899             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[0]   ; 1.892             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4] ; vga:u_vga|magn_g_y[4]     ; 1.887             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0] ; vga:u_vga|magn_g_y[3]     ; 1.879             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1] ; vga:u_vga|magn_g_y[2]     ; 1.855             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1] ; vga:u_vga|magn_g_y[3]     ; 1.800             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5] ; vga:u_vga|magn_g_y[4]     ; 1.788             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2] ; vga:u_vga|magn_g_y[4]     ; 1.788             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3] ; vga:u_vga|magn_g_y[4]     ; 1.680             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0] ; vga:u_vga|magn_g_y[4]     ; 1.660             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[0]   ; 1.633             ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1] ; vga:u_vga|magn_g_y[4]     ; 1.581             ;
; vga:u_vga|magn_g_y[0]                           ; vga:u_vga|magn_g_y[0]     ; 1.566             ;
; vga:u_vga|magn_g_y[1]                           ; vga:u_vga|magn_g_y[0]     ; 1.566             ;
; vga:u_vga|magn_g_y[2]                           ; vga:u_vga|magn_g_y[0]     ; 1.566             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[9]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[9]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|magn_g_y[6]     ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|magn_g_y[7]     ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|magn_g_y[8]     ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[8]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[8]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[7]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[7]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[6]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[6]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[5]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[5]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[4]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[4]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[3]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[3]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[2]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[2]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[1]   ; 1.551             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0] ; vga:u_vga|left_bound[1]   ; 1.551             ;
; vga:u_vga|magn_g_y[0]                           ; vga:u_vga|magn_g_y[1]     ; 1.502             ;
; vga:u_vga|magn_g_y[1]                           ; vga:u_vga|magn_g_y[1]     ; 1.502             ;
; vga:u_vga|magn_g_y[2]                           ; vga:u_vga|magn_g_y[1]     ; 1.502             ;
; vga:u_vga|magn_g_y[3]                           ; vga:u_vga|magn_g_y[1]     ; 1.502             ;
; vga:u_vga|magn_g_y[0]                           ; vga:u_vga|magn_g_y[2]     ; 1.452             ;
; vga:u_vga|magn_g_y[1]                           ; vga:u_vga|magn_g_y[2]     ; 1.452             ;
; vga:u_vga|magn_g_y[2]                           ; vga:u_vga|magn_g_y[2]     ; 1.452             ;
; vga:u_vga|magn_g_y[3]                           ; vga:u_vga|magn_g_y[2]     ; 1.452             ;
; vga:u_vga|magn_g_y[4]                           ; vga:u_vga|magn_g_y[2]     ; 1.452             ;
; vga:u_vga|magn_g_y[0]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|magn_g_y[1]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|magn_g_y[2]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|magn_g_y[3]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|magn_g_y[4]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|magn_g_y[5]                           ; vga:u_vga|magn_g_y[3]     ; 1.397             ;
; vga:u_vga|v_sync                                ; vga:u_vga|rockets[21][26] ; 1.367             ;
; vga:u_vga|v_sync                                ; vga:u_vga|out_v_sync      ; 1.361             ;
; vga:u_vga|cnt_slow[1]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[0]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[3]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[2]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[4]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[5]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|cnt_slow[6]                           ; vga:u_vga|rockets[21][26] ; 1.298             ;
; vga:u_vga|timer_update_rockets                  ; vga:u_vga|rockets[21][26] ; 1.298             ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1] ; vga:u_vga|left_bound[0]   ; 1.278             ;
; vga:u_vga|v_sync                                ; vga:u_vga|rockets[23][26] ; 1.265             ;
; vga:u_vga|v_sync                                ; vga:u_vga|rockets[25][30] ; 1.220             ;
; vga:u_vga|cnt_slow[1]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[0]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[3]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[2]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[4]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[5]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|cnt_slow[6]                           ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|timer_update_rockets                  ; vga:u_vga|rockets[23][26] ; 1.196             ;
; vga:u_vga|v_sync                                ; vga:u_vga|rockets[34][22] ; 1.189             ;
; vga:u_vga|v_sync                                ; vga:u_vga|rockets[19][21] ; 1.180             ;
; vga:u_vga|magn_g_y[0]                           ; vga:u_vga|magn_g_y[4]     ; 1.178             ;
; vga:u_vga|magn_g_y[1]                           ; vga:u_vga|magn_g_y[4]     ; 1.178             ;
; vga:u_vga|magn_g_y[2]                           ; vga:u_vga|magn_g_y[4]     ; 1.178             ;
; vga:u_vga|magn_g_y[3]                           ; vga:u_vga|magn_g_y[4]     ; 1.178             ;
; vga:u_vga|magn_g_y[4]                           ; vga:u_vga|magn_g_y[4]     ; 1.178             ;
+-------------------------------------------------+---------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 12 17:25:10 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off GSensor -c GSensor
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "GSensor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 144 degrees (200000 ps) for spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 12 total pins
    Info (169086): Pin G_SENSOR_INT not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Gsensor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node vga:u_vga|v_sync 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga:u_vga|out_v_sync
        Info (176357): Destination node vga:u_vga|rockets[31][36]~12
        Info (176357): Destination node vga:u_vga|update_submarines~46
        Info (176357): Destination node vga:u_vga|submarines[1][9]~229
        Info (176357): Destination node vga:u_vga|submarines~259
        Info (176357): Destination node vga:u_vga|submarines~321
        Info (176357): Destination node vga:u_vga|submarines~324
        Info (176357): Destination node vga:u_vga|cnt_slow[5]~0
        Info (176357): Destination node vga:u_vga|submarines~352
        Info (176357): Destination node vga:u_vga|cnt_fast[10]~15
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:38
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (169177): 5 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
Info (144001): Generated suppressed messages file C:/Users/Florent/Documents/GitHub/FPGA/Codes/submarines/output_files/GSensor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 779 megabytes
    Info: Processing ended: Sun Apr 12 17:26:58 2015
    Info: Elapsed time: 00:01:48
    Info: Total CPU time (on all processors): 00:01:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Florent/Documents/GitHub/FPGA/Codes/submarines/output_files/GSensor.fit.smsg.


