# 第7章：DFT設計とテスト容易化（AITL評価指標含む）

## 🎯 本章の目的

PoC開発においても、評価容易化と再現性確保は重要です。本章では、DFT（Design For Testability）の基本と、AITL構造に応じた評価指標との対応関係を扱います。

---

## 🧩 DFT導入の基本構成

| 手法           | 目的                          |
|----------------|-------------------------------|
| スキャン挿入   | 内部FFの観測・制御              |
| BIST（内蔵自己テスト）| 自律的な機能確認（電源ON時など）     |
| JTAG           | デバッグ・プログラマブルIF        |
| 境界スキャン   | I/Oピンの動作確認と配線不良検出      |

PoC段階でも「スキャンチェーン構築」や「テストモード設計」は有効。

---

## 🧠 AITL評価構造とテスト戦略

| AITL層     | テスト観点                          |
|------------|--------------------------------------|
| FSM        | 状態遷移パスの網羅性、誤遷移検出        |
| PID        | ゲイン異常、出力飽和・オーバーシュート検出 |
| LLM        | 応答整合性チェック、異常誘導テスト        |

---

## 🧪 PoC用評価指標の一例

| 項目             | 評価手法                     |
|------------------|------------------------------|
| 状態網羅率       | FSMシミュレーション＋ログ追跡   |
| 応答遅延時間     | トリガから応答までのクロック数計測 |
| センサ反応信頼性 | しきい値感度テスト              |
| UART健全性       | ラウンドトリップ確認              |

---

## 🔧 テストベンチ設計のTips

- 疑似センサ波形の注入機構（Verilog taskなど）
- 状態遷移トレース用のモニタ信号出力
- UARTループバックによる送受信確認
- テストログ出力の標準化（例：CSV形式）

---

## 📦 モジュール構成例（dft/）

```text
dft/
├── scan_chain.v
├── testbench_top.v
├── uart_loopback_tb.v
├── sensor_stub.v
└── test_config.yaml
```

---

## 📬 連絡先

執筆・設計：**三溝 真一（Shinichi Samizo）**  
GitHub: [https://github.com/Samizo-AITL](https://github.com/Samizo-AITL)  
Email: shin3t72@gmail.com

---
