设计一个类似于RC4算法中的交换模块。该模块包含两部分：16个字节的T、S表填充部分和S表交换部分。16个字节的S表按照顺序填充为：0,1,2,...,15，其中每个数字都为一个8比特的数据。16个字节的T表按照输入的秘钥填充。支持两种长度的秘钥：2个字节的秘钥(K1,K0)和3个字节的秘钥(K2,K1,K0)，分别填充为：K1,K0,K1,K0,...,K1,K0和K2,K1,K0,K2,K1,K0,...,K2,K1,K0,K2。用一个ClK周期完成T表和S表的填充（由于支持两种长度的秘钥，填充T表需要做两套组合逻辑去选择实现）。

完成T表和S表的填充后，接下来用状态机实现S表的交换。交换的算法如下：

　

```c
	j = 0;

　　for (i = 0 ; i < 16 ; i++)
{

　　　　j = (j + S[i] + T[i]) mod 16;

　　　　swap(S[i] , S[j]);

　　}
```

每一个CLK周期完成一次S表交换，总共交换16次后结束。用Verilog代码实现并仿真出交换16次后的S表的波形。Clk周期设置成10ns, 输入秘钥的值分别为0x5C37和0x92DFA2，分别仿真出这两种秘钥值对应的交换后的S表。