0.7
2020.2
Nov  8 2024
22:36:57
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.gen/sources_1/bd/wyj_test_3_2/hdl/wyj_test_3_2_wrapper.v,1745717948,verilog,,,,wyj_test_3_2_wrapper,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/ip/wyj_test_3_2_wyj74ls90_0_0/sim/wyj_test_3_2_wyj74ls90_0_0.v,1745717949,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/ip/wyj_test_3_2_wyj74ls90_1_0/sim/wyj_test_3_2_wyj74ls90_1_0.v,,wyj_test_3_2_wyj74ls90_0_0,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/ip/wyj_test_3_2_wyj74ls90_1_0/sim/wyj_test_3_2_wyj74ls90_1_0.v,1745717949,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/sim/wyj_test_3_2.v,,wyj_test_3_2_wyj74ls90_1_0,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/ipshared/2ad4/ip_74ls90.v,1745717949,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/ip/wyj_test_3_2_wyj74ls90_0_0/sim/wyj_test_3_2_wyj74ls90_0_0.v,,wyj74ls90,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.ip_user_files/bd/wyj_test_3_2/sim/wyj_test_3_2.v,1745717948,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.gen/sources_1/bd/wyj_test_3_2/hdl/wyj_test_3_2_wrapper.v,,wyj_test_3_2,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-2/wyj_test_3-2.sim/sim_1/behav/xsim/glbl.v,1724786425,verilog,,,,glbl,,,,,,,,
