============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:44:31 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          473       1764         0        1764    <none> (D) 
  TOP                         473       1764         0        1764    <none> (D) 
    stoch2bin                 154        695         0         695    <none> (D) 
      inc_add_23_27_2          30        141         0         141    <none> (D) 
    genblk1[2].genblk1.sng    110        363         0         363    <none> (D) 
      ctr                      64        260         0         260    <none> (D) 
    genblk1[1].genblk1.sng    109        361         0         361    <none> (D) 
      ctr                      63        258         0         258    <none> (D) 
    genblk1[0].genblk1.sng     98        340         0         340    <none> (D) 
      ctr                      52        237         0         237    <none> (D) 

 (D) = wireload is default in technology library
