TimeQuest Timing Analyzer report for TX
Wed Dec 09 11:34:13 2020
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'TX_EN'
 13. Slow Model Hold: 'TX_EN'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Recovery: 'CLK'
 16. Slow Model Removal: 'CLK'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'TX_EN'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Setup: 'TX_EN'
 30. Fast Model Hold: 'TX_EN'
 31. Fast Model Hold: 'CLK'
 32. Fast Model Recovery: 'CLK'
 33. Fast Model Removal: 'CLK'
 34. Fast Model Minimum Pulse Width: 'CLK'
 35. Fast Model Minimum Pulse Width: 'TX_EN'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TX                                                              ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }   ;
; TX_EN      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TX_EN } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 298.51 MHz ; 298.51 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -4.547 ; -131.317      ;
; TX_EN ; 1.917  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; TX_EN ; -3.293 ; -61.590       ;
; CLK   ; 0.391  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.932 ; -16.161       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.966 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -43.380               ;
; TX_EN ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                              ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.547 ; FSM_tx:CU|NS.IDLE_962       ; FSM_tx:CU|PS.IDLE       ; TX_EN        ; CLK         ; 0.500        ; -4.598     ; 0.485      ;
; -4.329 ; FSM_tx:CU|NS.SH5_810        ; FSM_tx:CU|PS.SH5        ; TX_EN        ; CLK         ; 0.500        ; -4.781     ; 0.084      ;
; -4.329 ; FSM_tx:CU|NS.SH4_829        ; FSM_tx:CU|PS.SH4        ; TX_EN        ; CLK         ; 0.500        ; -4.781     ; 0.084      ;
; -4.329 ; FSM_tx:CU|NS.SH1_886        ; FSM_tx:CU|PS.SH1        ; TX_EN        ; CLK         ; 0.500        ; -4.781     ; 0.084      ;
; -4.329 ; FSM_tx:CU|NS.SH2_867        ; FSM_tx:CU|PS.SH2        ; TX_EN        ; CLK         ; 0.500        ; -4.781     ; 0.084      ;
; -4.329 ; FSM_tx:CU|NS.SH3_848        ; FSM_tx:CU|PS.SH3        ; TX_EN        ; CLK         ; 0.500        ; -4.781     ; 0.084      ;
; -4.328 ; FSM_tx:CU|NS.LOAD_943       ; FSM_tx:CU|PS.LOAD       ; TX_EN        ; CLK         ; 0.500        ; -4.780     ; 0.084      ;
; -4.328 ; FSM_tx:CU|NS.SH0_905        ; FSM_tx:CU|PS.SH0        ; TX_EN        ; CLK         ; 0.500        ; -4.780     ; 0.084      ;
; -4.276 ; FSM_tx:CU|NS.SH7_772        ; FSM_tx:CU|PS.SH7        ; TX_EN        ; CLK         ; 0.500        ; -4.728     ; 0.084      ;
; -4.275 ; FSM_tx:CU|NS.DONE_STATE_563 ; FSM_tx:CU|PS.DONE_STATE ; TX_EN        ; CLK         ; 0.500        ; -4.727     ; 0.084      ;
; -4.237 ; FSM_tx:CU|NS.SH_STOP_753    ; FSM_tx:CU|PS.SH_STOP    ; TX_EN        ; CLK         ; 0.500        ; -4.689     ; 0.084      ;
; -4.231 ; FSM_tx:CU|NS.SH6_791        ; FSM_tx:CU|PS.SH6        ; TX_EN        ; CLK         ; 0.500        ; -4.683     ; 0.084      ;
; -4.148 ; FSM_tx:CU|NS.D5_620         ; FSM_tx:CU|PS.D5         ; TX_EN        ; CLK         ; 0.500        ; -4.600     ; 0.084      ;
; -4.148 ; FSM_tx:CU|NS.D4_639         ; FSM_tx:CU|PS.D4         ; TX_EN        ; CLK         ; 0.500        ; -4.600     ; 0.084      ;
; -4.147 ; FSM_tx:CU|NS.D3_658         ; FSM_tx:CU|PS.D3         ; TX_EN        ; CLK         ; 0.500        ; -4.599     ; 0.084      ;
; -4.146 ; FSM_tx:CU|NS.D0_715         ; FSM_tx:CU|PS.D0         ; TX_EN        ; CLK         ; 0.500        ; -4.598     ; 0.084      ;
; -4.146 ; FSM_tx:CU|NS.D1_696         ; FSM_tx:CU|PS.D1         ; TX_EN        ; CLK         ; 0.500        ; -4.598     ; 0.084      ;
; -4.145 ; FSM_tx:CU|NS.START_924      ; FSM_tx:CU|PS.START      ; TX_EN        ; CLK         ; 0.500        ; -4.597     ; 0.084      ;
; -4.145 ; FSM_tx:CU|NS.D2_677         ; FSM_tx:CU|PS.D2         ; TX_EN        ; CLK         ; 0.500        ; -4.597     ; 0.084      ;
; -4.124 ; FSM_tx:CU|NS.STOP_734       ; FSM_tx:CU|PS.STOP       ; TX_EN        ; CLK         ; 0.500        ; -4.576     ; 0.084      ;
; -4.122 ; FSM_tx:CU|NS.D6_601         ; FSM_tx:CU|PS.D6         ; TX_EN        ; CLK         ; 0.500        ; -4.574     ; 0.084      ;
; -4.121 ; FSM_tx:CU|NS.D7_582         ; FSM_tx:CU|PS.D7         ; TX_EN        ; CLK         ; 0.500        ; -4.573     ; 0.084      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.350 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.200      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.285 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.135      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.260 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.110      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.163 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 3.013      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.126 ; FSM_tx:CU|PS.STOP           ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 3.009      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.082 ; FSM_tx:CU|PS.START          ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.932      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -2.073 ; FSM_tx:CU|PS.D2             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.923      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.979 ; FSM_tx:CU|PS.D4             ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.186     ; 2.829      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.861 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.897      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.838 ; FSM_tx:CU|PS.D6             ; Counter_tx:CNT|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.153     ; 2.721      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'TX_EN'                                                                                                           ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.917 ; FSM_tx:CU|PS.SH7        ; FSM_tx:CU|NS.D7_582         ; CLK          ; TX_EN       ; 0.500        ; 4.725      ; 1.805      ;
; 2.368 ; FSM_tx:CU|PS.D7         ; FSM_tx:CU|NS.SH_STOP_753    ; CLK          ; TX_EN       ; 0.500        ; 4.535      ; 1.836      ;
; 2.436 ; FSM_tx:CU|PS.SH3        ; FSM_tx:CU|NS.D3_658         ; CLK          ; TX_EN       ; 0.500        ; 4.783      ; 2.025      ;
; 2.589 ; FSM_tx:CU|PS.DONE_STATE ; FSM_tx:CU|NS.IDLE_962       ; CLK          ; TX_EN       ; 0.500        ; 4.783      ; 1.869      ;
; 2.645 ; FSM_tx:CU|PS.D1         ; FSM_tx:CU|NS.SH2_867        ; CLK          ; TX_EN       ; 0.500        ; 4.597      ; 1.413      ;
; 2.660 ; FSM_tx:CU|PS.IDLE       ; FSM_tx:CU|NS.LOAD_943       ; CLK          ; TX_EN       ; 0.500        ; 4.596      ; 1.618      ;
; 2.725 ; FSM_tx:CU|PS.D5         ; FSM_tx:CU|NS.SH6_791        ; CLK          ; TX_EN       ; 0.500        ; 4.497      ; 1.407      ;
; 2.741 ; FSM_tx:CU|PS.SH_STOP    ; FSM_tx:CU|NS.STOP_734       ; CLK          ; TX_EN       ; 0.500        ; 4.730      ; 1.274      ;
; 2.801 ; FSM_tx:CU|PS.START      ; FSM_tx:CU|NS.SH0_905        ; CLK          ; TX_EN       ; 0.500        ; 4.596      ; 1.440      ;
; 3.019 ; FSM_tx:CU|PS.D0         ; FSM_tx:CU|NS.SH1_886        ; CLK          ; TX_EN       ; 0.500        ; 4.597      ; 1.399      ;
; 3.051 ; FSM_tx:CU|PS.D2         ; FSM_tx:CU|NS.SH3_848        ; CLK          ; TX_EN       ; 0.500        ; 4.597      ; 1.180      ;
; 3.160 ; FSM_tx:CU|PS.SH5        ; FSM_tx:CU|NS.D5_620         ; CLK          ; TX_EN       ; 0.500        ; 4.784      ; 1.445      ;
; 3.163 ; FSM_tx:CU|PS.SH6        ; FSM_tx:CU|NS.D6_601         ; CLK          ; TX_EN       ; 0.500        ; 4.727      ; 1.200      ;
; 3.169 ; FSM_tx:CU|PS.LOAD       ; FSM_tx:CU|NS.START_924      ; CLK          ; TX_EN       ; 0.500        ; 4.781      ; 1.432      ;
; 3.210 ; FSM_tx:CU|PS.D4         ; FSM_tx:CU|NS.SH5_810        ; CLK          ; TX_EN       ; 0.500        ; 4.597      ; 1.208      ;
; 3.210 ; FSM_tx:CU|PS.SH0        ; FSM_tx:CU|NS.D0_715         ; CLK          ; TX_EN       ; 0.500        ; 4.782      ; 1.256      ;
; 3.219 ; FSM_tx:CU|PS.D3         ; FSM_tx:CU|NS.SH4_829        ; CLK          ; TX_EN       ; 0.500        ; 4.597      ; 1.198      ;
; 3.261 ; FSM_tx:CU|PS.SH1        ; FSM_tx:CU|NS.D1_696         ; CLK          ; TX_EN       ; 0.500        ; 4.782      ; 1.167      ;
; 3.265 ; FSM_tx:CU|PS.SH4        ; FSM_tx:CU|NS.D4_639         ; CLK          ; TX_EN       ; 0.500        ; 4.784      ; 1.202      ;
; 3.393 ; FSM_tx:CU|PS.D6         ; FSM_tx:CU|NS.SH7_772        ; CLK          ; TX_EN       ; 0.500        ; 4.576      ; 0.990      ;
; 3.404 ; FSM_tx:CU|PS.STOP       ; FSM_tx:CU|NS.DONE_STATE_563 ; CLK          ; TX_EN       ; 0.500        ; 4.575      ; 0.860      ;
; 3.438 ; FSM_tx:CU|PS.SH2        ; FSM_tx:CU|NS.D2_677         ; CLK          ; TX_EN       ; 0.500        ; 4.781      ; 0.988      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'TX_EN'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.293 ; FSM_tx:CU|PS.SH2        ; FSM_tx:CU|NS.D2_677         ; CLK          ; TX_EN       ; -0.500       ; 4.781      ; 0.988      ;
; -3.215 ; FSM_tx:CU|PS.STOP       ; FSM_tx:CU|NS.DONE_STATE_563 ; CLK          ; TX_EN       ; -0.500       ; 4.575      ; 0.860      ;
; -3.115 ; FSM_tx:CU|PS.SH1        ; FSM_tx:CU|NS.D1_696         ; CLK          ; TX_EN       ; -0.500       ; 4.782      ; 1.167      ;
; -3.086 ; FSM_tx:CU|PS.D6         ; FSM_tx:CU|NS.SH7_772        ; CLK          ; TX_EN       ; -0.500       ; 4.576      ; 0.990      ;
; -3.082 ; FSM_tx:CU|PS.SH4        ; FSM_tx:CU|NS.D4_639         ; CLK          ; TX_EN       ; -0.500       ; 4.784      ; 1.202      ;
; -3.027 ; FSM_tx:CU|PS.SH6        ; FSM_tx:CU|NS.D6_601         ; CLK          ; TX_EN       ; -0.500       ; 4.727      ; 1.200      ;
; -3.026 ; FSM_tx:CU|PS.SH0        ; FSM_tx:CU|NS.D0_715         ; CLK          ; TX_EN       ; -0.500       ; 4.782      ; 1.256      ;
; -2.956 ; FSM_tx:CU|PS.SH_STOP    ; FSM_tx:CU|NS.STOP_734       ; CLK          ; TX_EN       ; -0.500       ; 4.730      ; 1.274      ;
; -2.917 ; FSM_tx:CU|PS.D2         ; FSM_tx:CU|NS.SH3_848        ; CLK          ; TX_EN       ; -0.500       ; 4.597      ; 1.180      ;
; -2.899 ; FSM_tx:CU|PS.D3         ; FSM_tx:CU|NS.SH4_829        ; CLK          ; TX_EN       ; -0.500       ; 4.597      ; 1.198      ;
; -2.889 ; FSM_tx:CU|PS.D4         ; FSM_tx:CU|NS.SH5_810        ; CLK          ; TX_EN       ; -0.500       ; 4.597      ; 1.208      ;
; -2.849 ; FSM_tx:CU|PS.LOAD       ; FSM_tx:CU|NS.START_924      ; CLK          ; TX_EN       ; -0.500       ; 4.781      ; 1.432      ;
; -2.839 ; FSM_tx:CU|PS.SH5        ; FSM_tx:CU|NS.D5_620         ; CLK          ; TX_EN       ; -0.500       ; 4.784      ; 1.445      ;
; -2.698 ; FSM_tx:CU|PS.D0         ; FSM_tx:CU|NS.SH1_886        ; CLK          ; TX_EN       ; -0.500       ; 4.597      ; 1.399      ;
; -2.684 ; FSM_tx:CU|PS.D1         ; FSM_tx:CU|NS.SH2_867        ; CLK          ; TX_EN       ; -0.500       ; 4.597      ; 1.413      ;
; -2.656 ; FSM_tx:CU|PS.START      ; FSM_tx:CU|NS.SH0_905        ; CLK          ; TX_EN       ; -0.500       ; 4.596      ; 1.440      ;
; -2.590 ; FSM_tx:CU|PS.D5         ; FSM_tx:CU|NS.SH6_791        ; CLK          ; TX_EN       ; -0.500       ; 4.497      ; 1.407      ;
; -2.478 ; FSM_tx:CU|PS.IDLE       ; FSM_tx:CU|NS.LOAD_943       ; CLK          ; TX_EN       ; -0.500       ; 4.596      ; 1.618      ;
; -2.420 ; FSM_tx:CU|PS.SH7        ; FSM_tx:CU|NS.D7_582         ; CLK          ; TX_EN       ; -0.500       ; 4.725      ; 1.805      ;
; -2.414 ; FSM_tx:CU|PS.DONE_STATE ; FSM_tx:CU|NS.IDLE_962       ; CLK          ; TX_EN       ; -0.500       ; 4.783      ; 1.869      ;
; -2.258 ; FSM_tx:CU|PS.SH3        ; FSM_tx:CU|NS.D3_658         ; CLK          ; TX_EN       ; -0.500       ; 4.783      ; 2.025      ;
; -2.199 ; FSM_tx:CU|PS.D7         ; FSM_tx:CU|NS.SH_STOP_753    ; CLK          ; TX_EN       ; -0.500       ; 4.535      ; 1.836      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; shift_register_tx:S_REG|SD[9] ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Counter_tx:CNT|TC             ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; shift_register_tx:S_REG|SD[0] ; FlipFlop:FF|Q                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; Counter_tx:CNT|K[7]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; shift_register_tx:S_REG|SD[2] ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.540 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; shift_register_tx:S_REG|SD[9] ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.657 ; shift_register_tx:S_REG|SD[6] ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.795 ; shift_register_tx:S_REG|SD[8] ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; shift_register_tx:S_REG|SD[5] ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; shift_register_tx:S_REG|SD[4] ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; shift_register_tx:S_REG|SD[3] ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.835 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; shift_register_tx:S_REG|SD[1] ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.102      ;
; 0.839 ; shift_register_tx:S_REG|SD[7] ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.991 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 1.018 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.285      ;
; 1.188 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.207 ; FSM_tx:CU|PS.LOAD             ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.470      ;
; 1.221 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.244 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.510      ;
; 1.259 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.284 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.550      ;
; 1.292 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.292 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.330 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.596      ;
; 1.355 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.621      ;
; 1.363 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.629      ;
; 1.374 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.401 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.426 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.692      ;
; 1.434 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.700      ;
; 1.495 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.762      ;
; 1.497 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.763      ;
; 1.501 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.154      ; 1.921      ;
; 1.502 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.767      ;
; 1.505 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.566 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.833      ;
; 1.568 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.834      ;
; 1.590 ; FSM_tx:CU|PS.D7               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.856      ;
; 1.637 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.904      ;
; 1.639 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.905      ;
; 1.641 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.906      ;
; 1.651 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.916      ;
; 1.655 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.655 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.657 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.923      ;
; 1.658 ; FSM_tx:CU|PS.SH3              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.921      ;
; 1.660 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.926      ;
; 1.660 ; FSM_tx:CU|PS.SH3              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.923      ;
; 1.661 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.927      ;
; 1.663 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.929      ;
; 1.664 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.664 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.929      ;
; 1.665 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.931      ;
; 1.669 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.934      ;
; 1.708 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.975      ;
; 1.737 ; Counter_tx:CNT|K[7]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.002      ;
; 1.753 ; FSM_tx:CU|PS.D7               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.865      ;
; 1.779 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.046      ;
; 1.783 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.202      ;
; 1.785 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.050      ;
; 1.798 ; FSM_tx:CU|PS.SH2              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.061      ;
; 1.800 ; FSM_tx:CU|PS.SH2              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.063      ;
; 1.832 ; FSM_tx:CU|PS.D6               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.098      ;
; 1.850 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.117      ;
; 1.886 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.305      ;
; 1.889 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.154      ;
; 1.890 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.155      ;
; 1.892 ; FSM_tx:CU|PS.SH0              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.155      ;
; 1.894 ; FSM_tx:CU|PS.SH0              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.157      ;
; 1.909 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.328      ;
; 1.932 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.351      ;
; 1.938 ; FSM_tx:CU|PS.SH1              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.201      ;
; 1.940 ; FSM_tx:CU|PS.SH1              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.203      ;
; 1.950 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.369      ;
; 1.973 ; FSM_tx:CU|PS.D4               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; -0.033     ; 2.206      ;
; 1.982 ; Counter_tx:CNT|K[7]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.401      ;
; 1.983 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.248      ;
; 1.983 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.248      ;
; 1.985 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.250      ;
; 1.988 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.253      ;
; 1.989 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.254      ;
; 1.991 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.256      ;
; 1.992 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.257      ;
; 1.993 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.258      ;
; 1.995 ; FSM_tx:CU|PS.D6               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 2.107      ;
; 2.013 ; FSM_tx:CU|PS.SH4              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.276      ;
; 2.014 ; FSM_tx:CU|PS.SH4              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.277      ;
; 2.030 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.449      ;
; 2.033 ; FSM_tx:CU|PS.SH7              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.297      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK'                                                                                                ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.932 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.965      ;
; -1.926 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.959      ;
; -1.886 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.919      ;
; -1.811 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.998      ;
; -1.805 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.992      ;
; -1.792 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.825      ;
; -1.791 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.825      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.774 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.808      ;
; -1.771 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.804      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.768 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.802      ;
; -1.765 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.952      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.728 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.762      ;
; -1.671 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.858      ;
; -1.670 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.858      ;
; -1.652 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.685      ;
; -1.650 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.837      ;
; -1.647 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.682      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.634 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.633 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.668      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.613 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.647      ;
; -1.534 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.567      ;
; -1.531 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.718      ;
; -1.526 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.715      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.494 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.528      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.489 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.525      ;
; -1.413 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.600      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.376 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.410      ;
; -1.354 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.390      ;
; -1.233 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.423      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.233      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK'                                                                                                ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.966 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 2.003 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.154      ; 2.423      ;
; 2.124 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.390      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.146 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.410      ;
; 2.183 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.600      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.259 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.525      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.264 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.528      ;
; 2.296 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.153      ; 2.715      ;
; 2.301 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.718      ;
; 2.304 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.567      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.383 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.647      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.403 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.404 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.668      ;
; 2.417 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.682      ;
; 2.420 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.837      ;
; 2.422 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.685      ;
; 2.440 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.152      ; 2.858      ;
; 2.441 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.858      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.498 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.762      ;
; 2.535 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.952      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.538 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.802      ;
; 2.541 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.804      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.544 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.808      ;
; 2.561 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.825      ;
; 2.562 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.825      ;
; 2.575 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.992      ;
; 2.581 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; 0.151      ; 2.998      ;
; 2.656 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.919      ;
; 2.696 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.959      ;
; 2.702 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.965      ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|TC             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|TC             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D4               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D4               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D5               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D5               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D6               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D6               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D7               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D7               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.DONE_STATE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.DONE_STATE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.IDLE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.IDLE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.LOAD             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.LOAD             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH_STOP          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH_STOP          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.START            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.START            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.STOP             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.STOP             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FlipFlop:FF|Q                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FlipFlop:FF|Q                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[4]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'TX_EN'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TX_EN ; Rise       ; TX_EN                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D0_715|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D0_715|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D1_696|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D1_696|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D2_677|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D2_677|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D3_658|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D3_658|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D4_639|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D4_639|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D5_620|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D5_620|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D6_601|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D6_601|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D7_582|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D7_582|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.DONE_STATE_563|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.DONE_STATE_563|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.IDLE_962|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.IDLE_962|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.LOAD_943|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.LOAD_943|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH0_905|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH0_905|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH1_886|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH1_886|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH2_867|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH2_867|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH3_848|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH3_848|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH4_829|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH4_829|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH5_810|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH5_810|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH6_791|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH6_791|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH7_772|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH7_772|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH_STOP_753|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH_STOP_753|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.START_924|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.START_924|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.STOP_734|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.STOP_734|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~3|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~3|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D0_715             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D0_715             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D1_696             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D1_696             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D2_677             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D2_677             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D3_658             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D3_658             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D4_639             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D4_639             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D5_620             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D5_620             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D6_601             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D6_601             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D7_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D7_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.DONE_STATE_563     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.DONE_STATE_563     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.IDLE_962           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.IDLE_962           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.LOAD_943           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.LOAD_943           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH0_905            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH0_905            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH1_886            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH1_886            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH2_867            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH2_867            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH3_848            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH3_848            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH4_829            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH4_829            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH5_810            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH5_810            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH6_791            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH6_791            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH7_772            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH7_772            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH_STOP_753        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH_STOP_753        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.START_924          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.START_924          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.STOP_734           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_T[*]  ; CLK        ; 4.906 ; 4.906 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; 4.906 ; 4.906 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; 3.735 ; 3.735 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; 4.347 ; 4.347 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; 4.111 ; 4.111 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; 3.716 ; 3.716 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; 4.358 ; 4.358 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_T[*]  ; CLK        ; -3.486 ; -3.486 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; -4.676 ; -4.676 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; -3.505 ; -3.505 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; -4.117 ; -4.117 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; -3.596 ; -3.596 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; -3.664 ; -3.664 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; -3.881 ; -3.881 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; -3.486 ; -3.486 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; -4.128 ; -4.128 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 7.960 ; 7.960 ; Rise       ; CLK             ;
; TX        ; CLK        ; 7.518 ; 7.518 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 7.960 ; 7.960 ; Rise       ; CLK             ;
; TX        ; CLK        ; 7.518 ; 7.518 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.080 ; -47.085       ;
; TX_EN ; 1.221  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; TX_EN ; -1.453 ; -25.638       ;
; CLK   ; 0.215  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.607 ; -3.821        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.980 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -43.380               ;
; TX_EN ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.080 ; FSM_tx:CU|NS.IDLE_962       ; FSM_tx:CU|PS.IDLE             ; TX_EN        ; CLK         ; 0.500        ; -2.382     ; 0.230      ;
; -1.894 ; FSM_tx:CU|NS.D5_620         ; FSM_tx:CU|PS.D5               ; TX_EN        ; CLK         ; 0.500        ; -2.384     ; 0.042      ;
; -1.894 ; FSM_tx:CU|NS.D4_639         ; FSM_tx:CU|PS.D4               ; TX_EN        ; CLK         ; 0.500        ; -2.384     ; 0.042      ;
; -1.893 ; FSM_tx:CU|NS.D3_658         ; FSM_tx:CU|PS.D3               ; TX_EN        ; CLK         ; 0.500        ; -2.383     ; 0.042      ;
; -1.892 ; FSM_tx:CU|NS.D0_715         ; FSM_tx:CU|PS.D0               ; TX_EN        ; CLK         ; 0.500        ; -2.382     ; 0.042      ;
; -1.892 ; FSM_tx:CU|NS.D1_696         ; FSM_tx:CU|PS.D1               ; TX_EN        ; CLK         ; 0.500        ; -2.382     ; 0.042      ;
; -1.891 ; FSM_tx:CU|NS.D2_677         ; FSM_tx:CU|PS.D2               ; TX_EN        ; CLK         ; 0.500        ; -2.381     ; 0.042      ;
; -1.890 ; FSM_tx:CU|NS.START_924      ; FSM_tx:CU|PS.START            ; TX_EN        ; CLK         ; 0.500        ; -2.380     ; 0.042      ;
; -1.882 ; FSM_tx:CU|NS.STOP_734       ; FSM_tx:CU|PS.STOP             ; TX_EN        ; CLK         ; 0.500        ; -2.372     ; 0.042      ;
; -1.880 ; FSM_tx:CU|NS.D6_601         ; FSM_tx:CU|PS.D6               ; TX_EN        ; CLK         ; 0.500        ; -2.370     ; 0.042      ;
; -1.878 ; FSM_tx:CU|NS.D7_582         ; FSM_tx:CU|PS.D7               ; TX_EN        ; CLK         ; 0.500        ; -2.368     ; 0.042      ;
; -1.777 ; FSM_tx:CU|NS.SH5_810        ; FSM_tx:CU|PS.SH5              ; TX_EN        ; CLK         ; 0.500        ; -2.267     ; 0.042      ;
; -1.777 ; FSM_tx:CU|NS.SH1_886        ; FSM_tx:CU|PS.SH1              ; TX_EN        ; CLK         ; 0.500        ; -2.267     ; 0.042      ;
; -1.777 ; FSM_tx:CU|NS.SH2_867        ; FSM_tx:CU|PS.SH2              ; TX_EN        ; CLK         ; 0.500        ; -2.267     ; 0.042      ;
; -1.777 ; FSM_tx:CU|NS.SH3_848        ; FSM_tx:CU|PS.SH3              ; TX_EN        ; CLK         ; 0.500        ; -2.267     ; 0.042      ;
; -1.776 ; FSM_tx:CU|NS.LOAD_943       ; FSM_tx:CU|PS.LOAD             ; TX_EN        ; CLK         ; 0.500        ; -2.266     ; 0.042      ;
; -1.776 ; FSM_tx:CU|NS.SH4_829        ; FSM_tx:CU|PS.SH4              ; TX_EN        ; CLK         ; 0.500        ; -2.266     ; 0.042      ;
; -1.775 ; FSM_tx:CU|NS.SH0_905        ; FSM_tx:CU|PS.SH0              ; TX_EN        ; CLK         ; 0.500        ; -2.265     ; 0.042      ;
; -1.750 ; FSM_tx:CU|NS.SH7_772        ; FSM_tx:CU|PS.SH7              ; TX_EN        ; CLK         ; 0.500        ; -2.240     ; 0.042      ;
; -1.749 ; FSM_tx:CU|NS.DONE_STATE_563 ; FSM_tx:CU|PS.DONE_STATE       ; TX_EN        ; CLK         ; 0.500        ; -2.239     ; 0.042      ;
; -1.726 ; FSM_tx:CU|NS.SH_STOP_753    ; FSM_tx:CU|PS.SH_STOP          ; TX_EN        ; CLK         ; 0.500        ; -2.216     ; 0.042      ;
; -1.722 ; FSM_tx:CU|NS.SH6_791        ; FSM_tx:CU|PS.SH6              ; TX_EN        ; CLK         ; 0.500        ; -2.212     ; 0.042      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.398 ; FSM_tx:CU|PS.SH1            ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.426      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.383 ; FSM_tx:CU|PS.SH0            ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; Counter_tx:CNT|K[2]         ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.411      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; Counter_tx:CNT|K[3]         ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.375 ; FSM_tx:CU|PS.D0             ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.519      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.345 ; FSM_tx:CU|PS.SH5            ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.373      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.340 ; FSM_tx:CU|PS.D3             ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.484      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; Counter_tx:CNT|K[4]         ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.333 ; FSM_tx:CU|PS.D5             ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.477      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; Counter_tx:CNT|K[7]         ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.354      ;
; -0.313 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.457      ;
; -0.313 ; FSM_tx:CU|PS.D1             ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 1.000        ; 0.112      ; 1.457      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'TX_EN'                                                                                                           ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.221 ; FSM_tx:CU|PS.SH7        ; FSM_tx:CU|NS.D7_582         ; CLK          ; TX_EN       ; 0.500        ; 2.236      ; 0.862      ;
; 1.470 ; FSM_tx:CU|PS.SH3        ; FSM_tx:CU|NS.D3_658         ; CLK          ; TX_EN       ; 0.500        ; 2.269      ; 0.957      ;
; 1.544 ; FSM_tx:CU|PS.DONE_STATE ; FSM_tx:CU|NS.IDLE_962       ; CLK          ; TX_EN       ; 0.500        ; 2.269      ; 0.881      ;
; 1.629 ; FSM_tx:CU|PS.SH_STOP    ; FSM_tx:CU|NS.STOP_734       ; CLK          ; TX_EN       ; 0.500        ; 2.243      ; 0.603      ;
; 1.647 ; FSM_tx:CU|PS.D7         ; FSM_tx:CU|NS.SH_STOP_753    ; CLK          ; TX_EN       ; 0.500        ; 2.345      ; 0.850      ;
; 1.781 ; FSM_tx:CU|PS.IDLE       ; FSM_tx:CU|NS.LOAD_943       ; CLK          ; TX_EN       ; 0.500        ; 2.380      ; 0.760      ;
; 1.783 ; FSM_tx:CU|PS.D1         ; FSM_tx:CU|NS.SH2_867        ; CLK          ; TX_EN       ; 0.500        ; 2.381      ; 0.664      ;
; 1.801 ; FSM_tx:CU|PS.D5         ; FSM_tx:CU|NS.SH6_791        ; CLK          ; TX_EN       ; 0.500        ; 2.324      ; 0.666      ;
; 1.812 ; FSM_tx:CU|PS.SH6        ; FSM_tx:CU|NS.D6_601         ; CLK          ; TX_EN       ; 0.500        ; 2.239      ; 0.570      ;
; 1.819 ; FSM_tx:CU|PS.LOAD       ; FSM_tx:CU|NS.START_924      ; CLK          ; TX_EN       ; 0.500        ; 2.266      ; 0.673      ;
; 1.819 ; FSM_tx:CU|PS.SH5        ; FSM_tx:CU|NS.D5_620         ; CLK          ; TX_EN       ; 0.500        ; 2.270      ; 0.677      ;
; 1.838 ; FSM_tx:CU|PS.SH0        ; FSM_tx:CU|NS.D0_715         ; CLK          ; TX_EN       ; 0.500        ; 2.268      ; 0.592      ;
; 1.846 ; FSM_tx:CU|PS.START      ; FSM_tx:CU|NS.SH0_905        ; CLK          ; TX_EN       ; 0.500        ; 2.379      ; 0.680      ;
; 1.857 ; FSM_tx:CU|PS.SH4        ; FSM_tx:CU|NS.D4_639         ; CLK          ; TX_EN       ; 0.500        ; 2.270      ; 0.571      ;
; 1.860 ; FSM_tx:CU|PS.SH1        ; FSM_tx:CU|NS.D1_696         ; CLK          ; TX_EN       ; 0.500        ; 2.268      ; 0.556      ;
; 1.938 ; FSM_tx:CU|PS.SH2        ; FSM_tx:CU|NS.D2_677         ; CLK          ; TX_EN       ; 0.500        ; 2.267      ; 0.476      ;
; 1.946 ; FSM_tx:CU|PS.D0         ; FSM_tx:CU|NS.SH1_886        ; CLK          ; TX_EN       ; 0.500        ; 2.381      ; 0.661      ;
; 1.961 ; FSM_tx:CU|PS.D2         ; FSM_tx:CU|NS.SH3_848        ; CLK          ; TX_EN       ; 0.500        ; 2.381      ; 0.564      ;
; 2.034 ; FSM_tx:CU|PS.D4         ; FSM_tx:CU|NS.SH5_810        ; CLK          ; TX_EN       ; 0.500        ; 2.381      ; 0.574      ;
; 2.037 ; FSM_tx:CU|PS.D3         ; FSM_tx:CU|NS.SH4_829        ; CLK          ; TX_EN       ; 0.500        ; 2.380      ; 0.569      ;
; 2.112 ; FSM_tx:CU|PS.D6         ; FSM_tx:CU|NS.SH7_772        ; CLK          ; TX_EN       ; 0.500        ; 2.372      ; 0.478      ;
; 2.116 ; FSM_tx:CU|PS.STOP       ; FSM_tx:CU|NS.DONE_STATE_563 ; CLK          ; TX_EN       ; 0.500        ; 2.371      ; 0.418      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'TX_EN'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.453 ; FSM_tx:CU|PS.STOP       ; FSM_tx:CU|NS.DONE_STATE_563 ; CLK          ; TX_EN       ; -0.500       ; 2.371      ; 0.418      ;
; -1.394 ; FSM_tx:CU|PS.D6         ; FSM_tx:CU|NS.SH7_772        ; CLK          ; TX_EN       ; -0.500       ; 2.372      ; 0.478      ;
; -1.317 ; FSM_tx:CU|PS.D2         ; FSM_tx:CU|NS.SH3_848        ; CLK          ; TX_EN       ; -0.500       ; 2.381      ; 0.564      ;
; -1.311 ; FSM_tx:CU|PS.D3         ; FSM_tx:CU|NS.SH4_829        ; CLK          ; TX_EN       ; -0.500       ; 2.380      ; 0.569      ;
; -1.307 ; FSM_tx:CU|PS.D4         ; FSM_tx:CU|NS.SH5_810        ; CLK          ; TX_EN       ; -0.500       ; 2.381      ; 0.574      ;
; -1.291 ; FSM_tx:CU|PS.SH2        ; FSM_tx:CU|NS.D2_677         ; CLK          ; TX_EN       ; -0.500       ; 2.267      ; 0.476      ;
; -1.220 ; FSM_tx:CU|PS.D0         ; FSM_tx:CU|NS.SH1_886        ; CLK          ; TX_EN       ; -0.500       ; 2.381      ; 0.661      ;
; -1.217 ; FSM_tx:CU|PS.D1         ; FSM_tx:CU|NS.SH2_867        ; CLK          ; TX_EN       ; -0.500       ; 2.381      ; 0.664      ;
; -1.212 ; FSM_tx:CU|PS.SH1        ; FSM_tx:CU|NS.D1_696         ; CLK          ; TX_EN       ; -0.500       ; 2.268      ; 0.556      ;
; -1.199 ; FSM_tx:CU|PS.START      ; FSM_tx:CU|NS.SH0_905        ; CLK          ; TX_EN       ; -0.500       ; 2.379      ; 0.680      ;
; -1.199 ; FSM_tx:CU|PS.SH4        ; FSM_tx:CU|NS.D4_639         ; CLK          ; TX_EN       ; -0.500       ; 2.270      ; 0.571      ;
; -1.176 ; FSM_tx:CU|PS.SH0        ; FSM_tx:CU|NS.D0_715         ; CLK          ; TX_EN       ; -0.500       ; 2.268      ; 0.592      ;
; -1.169 ; FSM_tx:CU|PS.SH6        ; FSM_tx:CU|NS.D6_601         ; CLK          ; TX_EN       ; -0.500       ; 2.239      ; 0.570      ;
; -1.158 ; FSM_tx:CU|PS.D5         ; FSM_tx:CU|NS.SH6_791        ; CLK          ; TX_EN       ; -0.500       ; 2.324      ; 0.666      ;
; -1.140 ; FSM_tx:CU|PS.SH_STOP    ; FSM_tx:CU|NS.STOP_734       ; CLK          ; TX_EN       ; -0.500       ; 2.243      ; 0.603      ;
; -1.120 ; FSM_tx:CU|PS.IDLE       ; FSM_tx:CU|NS.LOAD_943       ; CLK          ; TX_EN       ; -0.500       ; 2.380      ; 0.760      ;
; -1.093 ; FSM_tx:CU|PS.LOAD       ; FSM_tx:CU|NS.START_924      ; CLK          ; TX_EN       ; -0.500       ; 2.266      ; 0.673      ;
; -1.093 ; FSM_tx:CU|PS.SH5        ; FSM_tx:CU|NS.D5_620         ; CLK          ; TX_EN       ; -0.500       ; 2.270      ; 0.677      ;
; -0.995 ; FSM_tx:CU|PS.D7         ; FSM_tx:CU|NS.SH_STOP_753    ; CLK          ; TX_EN       ; -0.500       ; 2.345      ; 0.850      ;
; -0.888 ; FSM_tx:CU|PS.DONE_STATE ; FSM_tx:CU|NS.IDLE_962       ; CLK          ; TX_EN       ; -0.500       ; 2.269      ; 0.881      ;
; -0.874 ; FSM_tx:CU|PS.SH7        ; FSM_tx:CU|NS.D7_582         ; CLK          ; TX_EN       ; -0.500       ; 2.236      ; 0.862      ;
; -0.812 ; FSM_tx:CU|PS.SH3        ; FSM_tx:CU|NS.D3_658         ; CLK          ; TX_EN       ; -0.500       ; 2.269      ; 0.957      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; shift_register_tx:S_REG|SD[9] ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Counter_tx:CNT|TC             ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; shift_register_tx:S_REG|SD[0] ; FlipFlop:FF|Q                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Counter_tx:CNT|K[7]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; shift_register_tx:S_REG|SD[2] ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.289 ; shift_register_tx:S_REG|SD[9] ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; shift_register_tx:S_REG|SD[6] ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.357 ; shift_register_tx:S_REG|SD[8] ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; shift_register_tx:S_REG|SD[5] ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; shift_register_tx:S_REG|SD[3] ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; shift_register_tx:S_REG|SD[4] ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; shift_register_tx:S_REG|SD[7] ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; shift_register_tx:S_REG|SD[1] ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.446 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.598      ;
; 0.449 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[1]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.603      ;
; 0.498 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.533 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.556 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; FSM_tx:CU|PS.LOAD             ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.708      ;
; 0.568 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.574 ; FSM_tx:CU|PS.D7               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.129      ; 0.855      ;
; 0.579 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.584 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.591 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.743      ;
; 0.603 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.614 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.626 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.778      ;
; 0.643 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[2]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.797      ;
; 0.649 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.661 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.811      ;
; 0.661 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.675 ; FSM_tx:CU|PS.D6               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.129      ; 0.956      ;
; 0.678 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[3]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.832      ;
; 0.696 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.848      ;
; 0.697 ; FSM_tx:CU|PS.D7               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.849      ;
; 0.713 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[4]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.867      ;
; 0.717 ; Counter_tx:CNT|K[5]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.867      ;
; 0.724 ; FSM_tx:CU|PS.SH3              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.872      ;
; 0.727 ; FSM_tx:CU|PS.SH3              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.875      ;
; 0.731 ; Counter_tx:CNT|K[1]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.883      ;
; 0.745 ; Counter_tx:CNT|K[3]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.895      ;
; 0.745 ; FSM_tx:CU|PS.D4               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.007      ;
; 0.746 ; Counter_tx:CNT|K[2]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.896      ;
; 0.748 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[5]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.902      ;
; 0.754 ; Counter_tx:CNT|K[6]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.904      ;
; 0.756 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.909      ;
; 0.759 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.759 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.762 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; FSM_tx:CU|PS.SH_STOP          ; shift_register_tx:S_REG|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.763 ; Counter_tx:CNT|K[7]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.913      ;
; 0.777 ; Counter_tx:CNT|K[4]           ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.927      ;
; 0.780 ; FSM_tx:CU|PS.SH2              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.928      ;
; 0.783 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[6]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.937      ;
; 0.783 ; FSM_tx:CU|PS.SH2              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.931      ;
; 0.790 ; FSM_tx:CU|PS.D2               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.052      ;
; 0.794 ; FSM_tx:CU|PS.START            ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.056      ;
; 0.798 ; FSM_tx:CU|PS.D6               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.950      ;
; 0.800 ; FSM_tx:CU|PS.STOP             ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.129      ; 1.081      ;
; 0.818 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|K[7]           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.972      ;
; 0.846 ; FSM_tx:CU|PS.D1               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.108      ;
; 0.847 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.997      ;
; 0.848 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.998      ;
; 0.852 ; Counter_tx:CNT|K[0]           ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; -0.129     ; 0.875      ;
; 0.853 ; FSM_tx:CU|PS.SH0              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.001      ;
; 0.856 ; FSM_tx:CU|PS.SH0              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.004      ;
; 0.866 ; FSM_tx:CU|PS.D5               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.128      ;
; 0.868 ; FSM_tx:CU|PS.D4               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; -0.019     ; 1.001      ;
; 0.868 ; FSM_tx:CU|PS.SH1              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.016      ;
; 0.871 ; FSM_tx:CU|PS.SH1              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.019      ;
; 0.873 ; FSM_tx:CU|PS.D3               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.135      ;
; 0.897 ; FSM_tx:CU|PS.SH4              ; shift_register_tx:S_REG|SD[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.045      ;
; 0.898 ; FSM_tx:CU|PS.SH4              ; shift_register_tx:S_REG|SD[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.046      ;
; 0.908 ; FSM_tx:CU|PS.D0               ; Counter_tx:CNT|K[0]           ; CLK          ; CLK         ; 0.000        ; 0.110      ; 1.170      ;
; 0.910 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[8] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.060      ;
; 0.911 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.061      ;
; 0.913 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[9] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.063      ;
; 0.913 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.063      ;
; 0.913 ; FSM_tx:CU|PS.D2               ; Counter_tx:CNT|TC             ; CLK          ; CLK         ; 0.000        ; -0.019     ; 1.046      ;
; 0.916 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.066      ;
; 0.916 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.066      ;
; 0.916 ; FSM_tx:CU|PS.SH6              ; shift_register_tx:S_REG|SD[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.066      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK'                                                                                                ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.506      ;
; -0.592 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.491      ;
; -0.554 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.453      ;
; -0.521 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.132     ; 1.421      ;
; -0.519 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.418      ;
; -0.497 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.396      ;
; -0.470 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.498      ;
; -0.463 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.362      ;
; -0.455 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.483      ;
; -0.447 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.131     ; 1.348      ;
; -0.417 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.445      ;
; -0.400 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.133     ; 1.299      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.384 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.413      ;
; -0.382 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.410      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.377 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.407      ;
; -0.360 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.388      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.369      ;
; -0.326 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.354      ;
; -0.315 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 1.000        ; -0.129     ; 1.218      ;
; -0.310 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.340      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.337      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.304 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.334      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.282 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.312      ;
; -0.263 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.291      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.248 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.278      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.232 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.264      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.185 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.215      ;
; -0.178 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
; -0.100 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.134      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK'                                                                                                ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 0.980 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.134      ;
; 1.058 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.210      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.065 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.215      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.112 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.128 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.278      ;
; 1.143 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.291      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.162 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.312      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.184 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.334      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.186 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.337      ;
; 1.190 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.340      ;
; 1.195 ; FSM_tx:CU|PS.SH_STOP ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.129     ; 1.218      ;
; 1.206 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.354      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.219 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.369      ;
; 1.240 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.388      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.257 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.407      ;
; 1.262 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.410      ;
; 1.264 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.413      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.272 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.422      ;
; 1.280 ; FSM_tx:CU|PS.LOAD    ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.299      ;
; 1.297 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.445      ;
; 1.327 ; FSM_tx:CU|PS.SH6     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.131     ; 1.348      ;
; 1.335 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.483      ;
; 1.343 ; FSM_tx:CU|PS.SH3     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.362      ;
; 1.350 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|K[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.498      ;
; 1.377 ; FSM_tx:CU|PS.SH4     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.396      ;
; 1.399 ; FSM_tx:CU|PS.SH2     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.418      ;
; 1.401 ; FSM_tx:CU|PS.SH7     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.132     ; 1.421      ;
; 1.434 ; FSM_tx:CU|PS.SH5     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.453      ;
; 1.472 ; FSM_tx:CU|PS.SH0     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.491      ;
; 1.487 ; FSM_tx:CU|PS.SH1     ; Counter_tx:CNT|TC   ; CLK          ; CLK         ; 0.000        ; -0.133     ; 1.506      ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|K[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|K[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Counter_tx:CNT|TC             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Counter_tx:CNT|TC             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D4               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D4               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D5               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D5               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D6               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D6               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.D7               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.D7               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.DONE_STATE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.DONE_STATE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.IDLE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.IDLE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.LOAD             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.LOAD             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.SH_STOP          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.SH_STOP          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.START            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.START            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_tx:CU|PS.STOP             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_tx:CU|PS.STOP             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FlipFlop:FF|Q                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FlipFlop:FF|Q                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register_tx:S_REG|SD[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT|K[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT|K[4]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'TX_EN'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TX_EN ; Rise       ; TX_EN                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D0_715|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D0_715|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D1_696|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D1_696|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D2_677|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D2_677|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D3_658|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D3_658|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D4_639|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D4_639|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D5_620|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D5_620|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D6_601|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D6_601|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.D7_582|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.D7_582|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.DONE_STATE_563|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.DONE_STATE_563|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.IDLE_962|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.IDLE_962|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.LOAD_943|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.LOAD_943|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH0_905|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH0_905|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH1_886|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH1_886|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH2_867|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH2_867|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH3_848|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH3_848|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH4_829|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH4_829|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH5_810|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH5_810|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH6_791|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH6_791|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH7_772|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH7_772|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.SH_STOP_753|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.SH_STOP_753|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.START_924|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.START_924|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|NS.STOP_734|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|NS.STOP_734|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~3|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~3|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Rise       ; CU|Selector23~4|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Rise       ; CU|Selector23~4|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D0_715             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D0_715             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D1_696             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D1_696             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D2_677             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D2_677             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D3_658             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D3_658             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D4_639             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D4_639             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D5_620             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D5_620             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D6_601             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D6_601             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.D7_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.D7_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.DONE_STATE_563     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.DONE_STATE_563     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.IDLE_962           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.IDLE_962           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.LOAD_943           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.LOAD_943           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH0_905            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH0_905            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH1_886            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH1_886            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH2_867            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH2_867            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH3_848            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH3_848            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH4_829            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH4_829            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH5_810            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH5_810            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH6_791            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH6_791            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH7_772            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH7_772            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH_STOP_753        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.SH_STOP_753        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.START_924          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_EN ; Fall       ; FSM_tx:CU|NS.START_924          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_EN ; Fall       ; FSM_tx:CU|NS.STOP_734           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_T[*]  ; CLK        ; 2.568 ; 2.568 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; 2.568 ; 2.568 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; 2.025 ; 2.025 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; 2.335 ; 2.335 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; 2.069 ; 2.069 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; 2.093 ; 2.093 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; 2.218 ; 2.218 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; 2.010 ; 2.010 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; 2.357 ; 2.357 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_T[*]  ; CLK        ; -1.890 ; -1.890 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; -2.448 ; -2.448 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; -1.905 ; -1.905 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; -2.215 ; -2.215 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; -1.973 ; -1.973 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; -2.098 ; -2.098 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; -1.890 ; -1.890 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; -2.237 ; -2.237 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
; TX        ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
; TX        ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.547   ; -3.293  ; -1.932   ; 0.980   ; -1.380              ;
;  CLK             ; -4.547   ; 0.215   ; -1.932   ; 0.980   ; -1.380              ;
;  TX_EN           ; 1.221    ; -3.293  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -131.317 ; -61.59  ; -16.161  ; 0.0     ; -44.602             ;
;  CLK             ; -131.317 ; 0.000   ; -16.161  ; 0.000   ; -43.380             ;
;  TX_EN           ; 0.000    ; -61.590 ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_T[*]  ; CLK        ; 4.906 ; 4.906 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; 4.906 ; 4.906 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; 3.735 ; 3.735 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; 4.347 ; 4.347 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; 4.111 ; 4.111 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; 3.716 ; 3.716 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; 4.358 ; 4.358 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PIN_T[*]  ; CLK        ; -1.890 ; -1.890 ; Rise       ; CLK             ;
;  PIN_T[0] ; CLK        ; -2.448 ; -2.448 ; Rise       ; CLK             ;
;  PIN_T[1] ; CLK        ; -1.905 ; -1.905 ; Rise       ; CLK             ;
;  PIN_T[2] ; CLK        ; -2.215 ; -2.215 ; Rise       ; CLK             ;
;  PIN_T[3] ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  PIN_T[4] ; CLK        ; -1.973 ; -1.973 ; Rise       ; CLK             ;
;  PIN_T[5] ; CLK        ; -2.098 ; -2.098 ; Rise       ; CLK             ;
;  PIN_T[6] ; CLK        ; -1.890 ; -1.890 ; Rise       ; CLK             ;
;  PIN_T[7] ; CLK        ; -2.237 ; -2.237 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 7.960 ; 7.960 ; Rise       ; CLK             ;
; TX        ; CLK        ; 7.518 ; 7.518 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DONE      ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
; TX        ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 392      ; 0        ; 0        ; 0        ;
; TX_EN      ; CLK      ; 0        ; 22       ; 0        ; 0        ;
; CLK        ; TX_EN    ; 0        ; 0        ; 22       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 392      ; 0        ; 0        ; 0        ;
; TX_EN      ; CLK      ; 0        ; 22       ; 0        ; 0        ;
; CLK        ; TX_EN    ; 0        ; 0        ; 22       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 90       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 90       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 09 11:34:08 2020
Info: Command: quartus_sta TX -c TX
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "CU|NS.SH_STOP_753|combout" is a latch
    Warning: Node "CU|NS.LOAD_943|combout" is a latch
    Warning: Node "CU|NS.SH6_791|combout" is a latch
    Warning: Node "CU|NS.SH7_772|combout" is a latch
    Warning: Node "CU|NS.SH5_810|combout" is a latch
    Warning: Node "CU|NS.SH4_829|combout" is a latch
    Warning: Node "CU|NS.SH1_886|combout" is a latch
    Warning: Node "CU|NS.SH0_905|combout" is a latch
    Warning: Node "CU|NS.SH2_867|combout" is a latch
    Warning: Node "CU|NS.SH3_848|combout" is a latch
    Warning: Node "CU|NS.D6_601|combout" is a latch
    Warning: Node "CU|NS.D7_582|combout" is a latch
    Warning: Node "CU|NS.STOP_734|combout" is a latch
    Warning: Node "CU|NS.D0_715|combout" is a latch
    Warning: Node "CU|NS.D1_696|combout" is a latch
    Warning: Node "CU|NS.START_924|combout" is a latch
    Warning: Node "CU|NS.D3_658|combout" is a latch
    Warning: Node "CU|NS.D5_620|combout" is a latch
    Warning: Node "CU|NS.D2_677|combout" is a latch
    Warning: Node "CU|NS.D4_639|combout" is a latch
    Warning: Node "CU|NS.IDLE_962|combout" is a latch
    Warning: Node "CU|NS.DONE_STATE_563|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'TX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
    Info: create_clock -period 1.000 -name TX_EN TX_EN
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.547
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.547      -131.317 CLK 
    Info:     1.917         0.000 TX_EN 
Info: Worst-case hold slack is -3.293
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.293       -61.590 TX_EN 
    Info:     0.391         0.000 CLK 
Info: Worst-case recovery slack is -1.932
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.932       -16.161 CLK 
Info: Worst-case removal slack is 1.966
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.966         0.000 CLK 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -43.380 CLK 
    Info:    -1.222        -1.222 TX_EN 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 2 output pins without output pin load capacitance assignment
    Info: Pin "DONE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TX" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.080
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.080       -47.085 CLK 
    Info:     1.221         0.000 TX_EN 
Info: Worst-case hold slack is -1.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.453       -25.638 TX_EN 
    Info:     0.215         0.000 CLK 
Info: Worst-case recovery slack is -0.607
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.607        -3.821 CLK 
Info: Worst-case removal slack is 0.980
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.980         0.000 CLK 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -43.380 CLK 
    Info:    -1.222        -1.222 TX_EN 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 280 megabytes
    Info: Processing ended: Wed Dec 09 11:34:13 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


