// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2020.1
// Copyright (C) 1986-2020 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _cnn_HH_
#define _cnn_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "dense.h"
#include "conv_2.h"
#include "conv_1.h"
#include "max_pool_1.h"
#include "max_pool_2.h"
#include "flat.h"
#include "cnn_flat_array.h"
#include "cnn_conv_1_out.h"
#include "cnn_max_pool_1_out.h"
#include "cnn_conv_2_out.h"
#include "cnn_max_pool_2_out.h"

namespace ap_rtl {

struct cnn : public sc_module {
    // Port declarations 13
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<10> > input_r_address0;
    sc_out< sc_logic > input_r_ce0;
    sc_in< sc_lv<32> > input_r_q0;
    sc_out< sc_lv<4> > prediction_address0;
    sc_out< sc_logic > prediction_ce0;
    sc_out< sc_logic > prediction_we0;
    sc_out< sc_lv<32> > prediction_d0;


    // Module declarations
    cnn(sc_module_name name);
    SC_HAS_PROCESS(cnn);

    ~cnn();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    cnn_flat_array* flat_array_U;
    cnn_conv_1_out* conv_1_out_U;
    cnn_max_pool_1_out* max_pool_1_out_U;
    cnn_conv_2_out* conv_2_out_U;
    cnn_max_pool_2_out* max_pool_2_out_U;
    dense* grp_dense_fu_52;
    conv_2* grp_conv_2_fu_62;
    conv_1* grp_conv_1_fu_72;
    max_pool_1* grp_max_pool_1_fu_84;
    max_pool_2* grp_max_pool_2_fu_90;
    flat* grp_flat_fu_96;
    sc_signal< sc_lv<12> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<11> > flat_array_address0;
    sc_signal< sc_logic > flat_array_ce0;
    sc_signal< sc_logic > flat_array_we0;
    sc_signal< sc_lv<32> > flat_array_q0;
    sc_signal< sc_lv<15> > conv_1_out_address0;
    sc_signal< sc_logic > conv_1_out_ce0;
    sc_signal< sc_logic > conv_1_out_we0;
    sc_signal< sc_lv<32> > conv_1_out_q0;
    sc_signal< sc_lv<13> > max_pool_1_out_address0;
    sc_signal< sc_logic > max_pool_1_out_ce0;
    sc_signal< sc_logic > max_pool_1_out_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_q0;
    sc_signal< sc_lv<13> > conv_2_out_address0;
    sc_signal< sc_logic > conv_2_out_ce0;
    sc_signal< sc_logic > conv_2_out_we0;
    sc_signal< sc_lv<32> > conv_2_out_q0;
    sc_signal< sc_lv<11> > max_pool_2_out_address0;
    sc_signal< sc_logic > max_pool_2_out_ce0;
    sc_signal< sc_logic > max_pool_2_out_we0;
    sc_signal< sc_lv<32> > max_pool_2_out_q0;
    sc_signal< sc_logic > grp_dense_fu_52_ap_start;
    sc_signal< sc_logic > grp_dense_fu_52_ap_done;
    sc_signal< sc_logic > grp_dense_fu_52_ap_idle;
    sc_signal< sc_logic > grp_dense_fu_52_ap_ready;
    sc_signal< sc_lv<4> > grp_dense_fu_52_prediction_address0;
    sc_signal< sc_logic > grp_dense_fu_52_prediction_ce0;
    sc_signal< sc_logic > grp_dense_fu_52_prediction_we0;
    sc_signal< sc_lv<32> > grp_dense_fu_52_prediction_d0;
    sc_signal< sc_lv<11> > grp_dense_fu_52_flat_array_address0;
    sc_signal< sc_logic > grp_dense_fu_52_flat_array_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_62_ap_start;
    sc_signal< sc_logic > grp_conv_2_fu_62_ap_done;
    sc_signal< sc_logic > grp_conv_2_fu_62_ap_idle;
    sc_signal< sc_logic > grp_conv_2_fu_62_ap_ready;
    sc_signal< sc_lv<13> > grp_conv_2_fu_62_input_r_address0;
    sc_signal< sc_logic > grp_conv_2_fu_62_input_r_ce0;
    sc_signal< sc_lv<13> > grp_conv_2_fu_62_conv_out_address0;
    sc_signal< sc_logic > grp_conv_2_fu_62_conv_out_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_62_conv_out_we0;
    sc_signal< sc_lv<32> > grp_conv_2_fu_62_conv_out_d0;
    sc_signal< sc_logic > grp_conv_1_fu_72_ap_start;
    sc_signal< sc_logic > grp_conv_1_fu_72_ap_done;
    sc_signal< sc_logic > grp_conv_1_fu_72_ap_idle;
    sc_signal< sc_logic > grp_conv_1_fu_72_ap_ready;
    sc_signal< sc_lv<10> > grp_conv_1_fu_72_input_r_address0;
    sc_signal< sc_logic > grp_conv_1_fu_72_input_r_ce0;
    sc_signal< sc_lv<15> > grp_conv_1_fu_72_conv_out_address0;
    sc_signal< sc_logic > grp_conv_1_fu_72_conv_out_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_72_conv_out_we0;
    sc_signal< sc_lv<32> > grp_conv_1_fu_72_conv_out_d0;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_ap_start;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_ap_done;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_ap_idle;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_ap_ready;
    sc_signal< sc_lv<15> > grp_max_pool_1_fu_84_conv_out_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_conv_out_ce0;
    sc_signal< sc_lv<13> > grp_max_pool_1_fu_84_max_pool_out_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_max_pool_out_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_max_pool_out_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_84_max_pool_out_d0;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_ap_start;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_ap_done;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_ap_idle;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_ap_ready;
    sc_signal< sc_lv<13> > grp_max_pool_2_fu_90_conv_out_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_conv_out_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_90_max_pool_out_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_max_pool_out_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_max_pool_out_we0;
    sc_signal< sc_lv<32> > grp_max_pool_2_fu_90_max_pool_out_d0;
    sc_signal< sc_logic > grp_flat_fu_96_ap_start;
    sc_signal< sc_logic > grp_flat_fu_96_ap_done;
    sc_signal< sc_logic > grp_flat_fu_96_ap_idle;
    sc_signal< sc_logic > grp_flat_fu_96_ap_ready;
    sc_signal< sc_lv<11> > grp_flat_fu_96_max_pool_out_address0;
    sc_signal< sc_logic > grp_flat_fu_96_max_pool_out_ce0;
    sc_signal< sc_lv<11> > grp_flat_fu_96_flat_array_address0;
    sc_signal< sc_logic > grp_flat_fu_96_flat_array_ce0;
    sc_signal< sc_logic > grp_flat_fu_96_flat_array_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_96_flat_array_d0;
    sc_signal< sc_logic > grp_dense_fu_52_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_logic > grp_conv_2_fu_62_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_logic > grp_conv_1_fu_72_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_logic > grp_max_pool_1_fu_84_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_logic > grp_max_pool_2_fu_90_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state7;
    sc_signal< sc_logic > ap_CS_fsm_state8;
    sc_signal< sc_logic > grp_flat_fu_96_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state9;
    sc_signal< sc_logic > ap_CS_fsm_state10;
    sc_signal< sc_lv<12> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<12> ap_ST_fsm_state1;
    static const sc_lv<12> ap_ST_fsm_state2;
    static const sc_lv<12> ap_ST_fsm_state3;
    static const sc_lv<12> ap_ST_fsm_state4;
    static const sc_lv<12> ap_ST_fsm_state5;
    static const sc_lv<12> ap_ST_fsm_state6;
    static const sc_lv<12> ap_ST_fsm_state7;
    static const sc_lv<12> ap_ST_fsm_state8;
    static const sc_lv<12> ap_ST_fsm_state9;
    static const sc_lv<12> ap_ST_fsm_state10;
    static const sc_lv<12> ap_ST_fsm_state11;
    static const sc_lv<12> ap_ST_fsm_state12;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_9;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state10();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_CS_fsm_state7();
    void thread_ap_CS_fsm_state8();
    void thread_ap_CS_fsm_state9();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_conv_1_out_address0();
    void thread_conv_1_out_ce0();
    void thread_conv_1_out_we0();
    void thread_conv_2_out_address0();
    void thread_conv_2_out_ce0();
    void thread_conv_2_out_we0();
    void thread_flat_array_address0();
    void thread_flat_array_ce0();
    void thread_flat_array_we0();
    void thread_grp_conv_1_fu_72_ap_start();
    void thread_grp_conv_2_fu_62_ap_start();
    void thread_grp_dense_fu_52_ap_start();
    void thread_grp_flat_fu_96_ap_start();
    void thread_grp_max_pool_1_fu_84_ap_start();
    void thread_grp_max_pool_2_fu_90_ap_start();
    void thread_input_r_address0();
    void thread_input_r_ce0();
    void thread_max_pool_1_out_address0();
    void thread_max_pool_1_out_ce0();
    void thread_max_pool_1_out_we0();
    void thread_max_pool_2_out_address0();
    void thread_max_pool_2_out_ce0();
    void thread_max_pool_2_out_we0();
    void thread_prediction_address0();
    void thread_prediction_ce0();
    void thread_prediction_d0();
    void thread_prediction_we0();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
