/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : S-2021.06-SP2
// Date      : Fri Dec  8 20:41:42 2023
/////////////////////////////////////////////////////////////


module top ( inp, out );
  input [23:0] inp;
  output [18:0] out;


endmodule

