משימות להיום:
1. להגדיר כניסת THRESH-HOLD. תקין.
2. לעטוף אינטראקציה בין REGFILE לחלקים קיימים עד כה בK-MEANS-CORE - איך להוציא מידע על התכנסות. - לא בוצע.
3. לקבל RAM. - ממתינים לגואל.
4. מימוש Convergence Check block: בוצע כולל סימולציה.
	- להמשיך לאחר שהתקבלה התכנסות-לעדכן סנטרואידים. - בוצע.
	-להחליט אם יש להחזיר לבקר סיגנל כשסיימנו חישוב לגבי התכנסות. - הוחלט שכן, בוצע.

שאלות לשחר:
1. לדון על אופן הגישה למימוש הבקר - צורת עבודה נכונה ועוד.

תובנות משיחה עם שחר:
http://www.asic-world.com/tidbits/verilog_fsm.html - כאן ניתן לראות דיאגרמת מצבים בקוד שכתוב טוב מבחינה מתודולוגית בקוד שמתחיל בכותרת "Using Two Always Blocks" - להתמקד בשורות 29-91.
-מומלץ להשתמש בדיאגרמת המצבים ולזהות כקופסה שחורה מה הIF עם כל מי שרלוונטי להכניס/להוציא מהבקר.

משימות לפעם הבאה:
1. לקבל RAM.
2. Controller - מימוש.
3. לעטוף אינטראקציה בין REGFILE לחלקים קיימים עד כה בK-MEANS-CORE - איך להוציא מידע על התכנסות.

משימות בHOLD:
1. במעמד סינתזה אולי לשנות מימוש של REGFILE במידת הצורך למען הסינתסייזר.
2. אופציונאליות לשינוי של הPipe3 ב-classification block - להוסיף 2 מוקסים ענקיים ולהוריד accumulator adder מ-16 ל-2(אחד לcounter adder).
3. לתקן בספר פרויקט את new means calculation block בהתאם למבנה החדש אם יש בכך צורך ברמת האבסטרקציה הקיימת.
4. תיקון לבקר בספר פרויקט(שינוי מבנה של איטרציה בודדת בCORE).