TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Sun May 05 00:08:59 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 16. Slow Model Minimum Pulse Width: 'Arena_clk'
 17. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 18. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Arena_sub_add'
 29. Fast Model Setup: 'Arena_clk'
 30. Fast Model Hold: 'Arena_clk'
 31. Fast Model Hold: 'Arena_sub_add'
 32. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 33. Fast Model Minimum Pulse Width: 'Arena_clk'
 34. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 35. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Arena_button[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] } ;
; Arena_button[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] } ;
; Arena_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }       ;
; Arena_sub_add   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add }   ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -17.626 ; -627.828      ;
; Arena_clk     ; -3.113  ; -64.543       ;
+---------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Arena_clk     ; 0.152 ; 0.000         ;
; Arena_sub_add ; 1.220 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_sub_add   ; -1.380 ; -1.380        ;
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                                                                                   ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -17.626 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 17.292     ;
; -17.557 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 17.218     ;
; -17.515 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.312      ; 17.178     ;
; -17.453 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 16.886     ;
; -17.434 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 16.885     ;
; -17.384 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.812     ;
; -17.365 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 16.811     ;
; -17.342 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.312      ; 16.772     ;
; -17.323 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.311      ; 16.771     ;
; -17.301 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.962     ;
; -17.152 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.813     ;
; -17.128 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.556     ;
; -17.109 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 16.555     ;
; -17.082 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 16.748     ;
; -16.979 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.407     ;
; -16.960 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 16.406     ;
; -16.909 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 16.342     ;
; -16.890 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 16.341     ;
; -16.706 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 16.482     ;
; -16.637 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 16.408     ;
; -16.595 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.229      ; 16.368     ;
; -16.544 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.308      ; 16.203     ;
; -16.508 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 16.169     ;
; -16.381 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 16.152     ;
; -16.371 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.308      ; 15.797     ;
; -16.352 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.307      ; 15.796     ;
; -16.335 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 15.763     ;
; -16.316 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 15.762     ;
; -16.232 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 16.003     ;
; -16.162 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 15.938     ;
; -16.053 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.200      ; 15.797     ;
; -15.984 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.195      ; 15.723     ;
; -15.970 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 15.685     ;
; -15.942 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.197      ; 15.683     ;
; -15.901 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 15.611     ;
; -15.859 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 15.571     ;
; -15.810 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 15.471     ;
; -15.807 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 15.473     ;
; -15.728 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.195      ; 15.467     ;
; -15.645 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 15.355     ;
; -15.637 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 15.065     ;
; -15.634 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 15.067     ;
; -15.624 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.225      ; 15.393     ;
; -15.618 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 15.064     ;
; -15.615 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 15.066     ;
; -15.588 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 15.359     ;
; -15.579 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.195      ; 15.318     ;
; -15.509 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.200      ; 15.253     ;
; -15.496 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 15.206     ;
; -15.434 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 15.100     ;
; -15.426 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 15.141     ;
; -15.334 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.062      ; 15.068     ;
; -15.299 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 14.965     ;
; -15.295 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 14.956     ;
; -15.265 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.057      ; 14.994     ;
; -15.261 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 14.694     ;
; -15.252 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 14.918     ;
; -15.242 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 14.693     ;
; -15.223 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.059      ; 14.954     ;
; -15.126 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 14.559     ;
; -15.123 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.304      ; 14.778     ;
; -15.122 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 14.550     ;
; -15.107 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 14.558     ;
; -15.103 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 14.549     ;
; -15.079 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.315      ; 14.512     ;
; -15.067 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.060      ; 14.758     ;
; -15.060 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.314      ; 14.511     ;
; -15.009 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.057      ; 14.738     ;
; -14.998 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 14.684     ;
; -14.971 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.193      ; 14.708     ;
; -14.956 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.057      ; 14.644     ;
; -14.950 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.304      ; 14.372     ;
; -14.938 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 14.387     ;
; -14.935 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.195      ; 14.674     ;
; -14.931 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.303      ; 14.371     ;
; -14.890 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 14.661     ;
; -14.888 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.039      ; 14.596     ;
; -14.887 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 14.663     ;
; -14.869 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.031      ; 14.313     ;
; -14.860 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.057      ; 14.589     ;
; -14.852 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 14.562     ;
; -14.827 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.033      ; 14.273     ;
; -14.790 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.062      ; 14.524     ;
; -14.742 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 14.428     ;
; -14.613 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.031      ; 14.057     ;
; -14.593 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 14.279     ;
; -14.581 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 14.242     ;
; -14.523 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.060      ; 14.214     ;
; -14.514 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 14.290     ;
; -14.464 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.031      ; 13.908     ;
; -14.408 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.310      ; 13.836     ;
; -14.394 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 13.843     ;
; -14.389 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.309      ; 13.835     ;
; -14.379 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 14.155     ;
; -14.375 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.227      ; 14.146     ;
; -14.332 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.232      ; 14.108     ;
; -14.252 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 13.979     ;
; -14.237 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.195      ; 13.976     ;
; -14.234 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.200      ; 13.978     ;
; -14.216 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.057      ; 13.945     ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -3.113 ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                  ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.862     ; 0.787      ;
; -2.961 ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                  ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.865     ; 0.632      ;
; -2.959 ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                  ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.863     ; 0.632      ;
; -2.916 ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                  ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.817     ; 0.635      ;
; -2.413 ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                  ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.865     ; 0.084      ;
; -2.412 ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                  ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.864     ; 0.084      ;
; -2.412 ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                  ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.864     ; 0.084      ;
; -2.411 ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                  ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -2.863     ; 0.084      ;
; -2.264 ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                                 ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.168     ; 0.632      ;
; -2.125 ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.027     ; 0.634      ;
; -2.123 ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                                 ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.024     ; 0.635      ;
; -2.123 ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.023     ; 0.636      ;
; -2.112 ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.013     ; 0.635      ;
; -1.597 ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.049     ; 0.084      ;
; -1.596 ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                                 ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.048     ; 0.084      ;
; -1.593 ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.045     ; 0.084      ;
; -1.593 ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.045     ; 0.084      ;
; -1.591 ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.043     ; 0.084      ;
; -1.586 ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.038     ; 0.084      ;
; -1.581 ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.033     ; 0.084      ;
; -1.573 ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                  ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.025     ; 0.084      ;
; -1.573 ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.025     ; 0.084      ;
; -1.572 ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                  ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.024     ; 0.084      ;
; -1.563 ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                                 ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -2.015     ; 0.084      ;
; -1.346 ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                                 ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.398     ; 0.484      ;
; -1.097 ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                                 ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.549     ; 0.084      ;
; -1.097 ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.549     ; 0.084      ;
; -1.092 ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                                 ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.544     ; 0.084      ;
; -1.079 ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.531     ; 0.084      ;
; -0.963 ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                                 ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.415     ; 0.084      ;
; -0.963 ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                                 ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.415     ; 0.084      ;
; -0.960 ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.412     ; 0.084      ;
; -0.934 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.060     ; 0.404      ;
; -0.852 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.286     ; 1.102      ;
; -0.603 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.247     ; 0.404      ;
; -0.457 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.226     ; 0.767      ;
; -0.444 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.225     ; 0.755      ;
; -0.402 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.164     ; 0.774      ;
; -0.291 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.060     ; 0.767      ;
; -0.283 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.060     ; 0.759      ;
; -0.263 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.044     ; 0.755      ;
; -0.262 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.042     ; 0.756      ;
; -0.254 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.036     ; 0.754      ;
; -0.239 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.287     ; 0.488      ;
; -0.220 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.002      ; 0.758      ;
; -0.176 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.222     ; 0.490      ;
; -0.148 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.192     ; 0.492      ;
; -0.113 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.161     ; 0.488      ;
; -0.106 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.612      ;
; -0.054 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.199      ;
; -0.029 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.614      ; 3.179      ;
; -0.024 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.062     ; 0.498      ;
; -0.023 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.077     ; 0.482      ;
; -0.019 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.074     ; 0.481      ;
; -0.019 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.611      ; 3.166      ;
; -0.013 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.060     ; 0.489      ;
; -0.012 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.059     ; 0.489      ;
; -0.010 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.630      ; 3.176      ;
; -0.008 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.059     ; 0.485      ;
; -0.006 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.611      ; 3.153      ;
; -0.004 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.137      ;
; -0.003 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.058     ; 0.481      ;
; 0.006  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.038     ; 0.492      ;
; 0.010  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.043     ; 0.483      ;
; 0.014  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.632      ; 3.154      ;
; 0.014  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.034     ; 0.488      ;
; 0.015  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.604      ; 3.125      ;
; 0.020  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.486      ;
; 0.020  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.119      ;
; 0.022  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.605      ; 3.119      ;
; 0.023  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.029     ; 0.484      ;
; 0.025  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.605      ; 3.116      ;
; 0.025  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.112      ;
; 0.026  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.029     ; 0.481      ;
; 0.027  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.112      ;
; 0.028  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.023     ; 0.485      ;
; 0.032  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.014     ; 0.490      ;
; 0.033  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.026     ; 0.477      ;
; 0.035  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.614      ; 3.115      ;
; 0.044  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.101      ;
; 0.044  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.225     ; 0.767      ;
; 0.047  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.098      ;
; 0.050  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.092      ;
; 0.055  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.091      ;
; 0.058  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.002      ; 0.480      ;
; 0.067  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.072      ;
; 0.075  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.064      ;
; 0.079  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.060      ;
; 0.086  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.047      ;
; 0.086  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.608      ; 3.058      ;
; 0.088  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.608      ; 3.056      ;
; 0.090  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.605      ; 3.051      ;
; 0.095  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.605      ; 3.046      ;
; 0.096  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.050      ;
; 0.100  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.042      ;
; 0.101  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.612      ; 3.047      ;
; 0.101  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.612      ; 3.047      ;
; 0.108  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.165     ; 0.763      ;
; 0.113  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.024      ;
; 0.118  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.605      ; 3.023      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.152 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.605      ; 3.023      ;
; 0.157 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.601      ; 3.024      ;
; 0.169 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.612      ; 3.047      ;
; 0.169 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.612      ; 3.047      ;
; 0.170 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.606      ; 3.042      ;
; 0.174 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.610      ; 3.050      ;
; 0.175 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.605      ; 3.046      ;
; 0.180 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.605      ; 3.051      ;
; 0.182 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.608      ; 3.056      ;
; 0.184 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.608      ; 3.058      ;
; 0.184 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.597      ; 3.047      ;
; 0.191 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.603      ; 3.060      ;
; 0.195 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.603      ; 3.064      ;
; 0.203 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.603      ; 3.072      ;
; 0.215 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.610      ; 3.091      ;
; 0.220 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.606      ; 3.092      ;
; 0.223 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.609      ; 3.098      ;
; 0.226 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.609      ; 3.101      ;
; 0.235 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.614      ; 3.115      ;
; 0.243 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.603      ; 3.112      ;
; 0.245 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.601      ; 3.112      ;
; 0.245 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.605      ; 3.116      ;
; 0.248 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.605      ; 3.119      ;
; 0.249 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.031     ; 0.484      ;
; 0.250 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.603      ; 3.119      ;
; 0.254 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.034     ; 0.486      ;
; 0.255 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.604      ; 3.125      ;
; 0.256 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.632      ; 3.154      ;
; 0.259 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.039     ; 0.486      ;
; 0.261 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.042     ; 0.485      ;
; 0.274 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.597      ; 3.137      ;
; 0.276 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.611      ; 3.153      ;
; 0.276 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.057     ; 0.485      ;
; 0.280 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.630      ; 3.176      ;
; 0.281 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.059     ; 0.488      ;
; 0.289 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.611      ; 3.166      ;
; 0.299 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.614      ; 3.179      ;
; 0.324 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.609      ; 3.199      ;
; 0.346 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.124     ; 0.488      ;
; 0.369 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.015     ; 0.620      ;
; 0.369 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.025     ; 0.610      ;
; 0.378 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.029     ; 0.615      ;
; 0.379 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.034     ; 0.611      ;
; 0.391 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.045     ; 0.612      ;
; 0.391 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.166     ; 0.491      ;
; 0.404 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.061     ; 0.609      ;
; 0.414 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.007     ; 0.673      ;
; 0.426 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.057     ; 0.635      ;
; 0.451 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.226     ; 0.491      ;
; 0.451 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.224     ; 0.493      ;
; 0.452 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.078     ; 0.640      ;
; 0.496 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.001     ; 0.761      ;
; 0.529 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.039     ; 0.756      ;
; 0.554 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.029     ; 0.791      ;
; 0.556 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.193     ; 0.629      ;
; 0.566 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.040     ; 0.792      ;
; 0.575 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.225     ; 0.616      ;
; 0.577 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.041     ; 0.802      ;
; 0.577 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.028     ; 0.815      ;
; 0.578 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.042     ; 0.802      ;
; 0.612 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.076     ; 0.802      ;
; 0.612 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.262     ; 0.616      ;
; 0.651 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.247     ; 0.404      ;
; 0.652 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.605      ; 3.023      ;
; 0.657 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.601      ; 3.024      ;
; 0.662 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.165     ; 0.763      ;
; 0.669 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.612      ; 3.047      ;
; 0.669 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.612      ; 3.047      ;
; 0.670 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.606      ; 3.042      ;
; 0.674 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.610      ; 3.050      ;
; 0.675 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.605      ; 3.046      ;
; 0.680 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.605      ; 3.051      ;
; 0.682 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.608      ; 3.056      ;
; 0.684 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.608      ; 3.058      ;
; 0.684 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.597      ; 3.047      ;
; 0.691 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.603      ; 3.060      ;
; 0.695 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.603      ; 3.064      ;
; 0.703 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.603      ; 3.072      ;
; 0.712 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.002      ; 0.480      ;
; 0.715 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.610      ; 3.091      ;
; 0.720 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.606      ; 3.092      ;
; 0.723 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.609      ; 3.098      ;
; 0.726 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.609      ; 3.101      ;
; 0.726 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.225     ; 0.767      ;
; 0.735 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.614      ; 3.115      ;
; 0.737 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.026     ; 0.477      ;
; 0.738 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.014     ; 0.490      ;
; 0.742 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.023     ; 0.485      ;
; 0.743 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.603      ; 3.112      ;
; 0.744 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.029     ; 0.481      ;
; 0.745 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.601      ; 3.112      ;
; 0.745 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.605      ; 3.116      ;
; 0.747 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.029     ; 0.484      ;
; 0.748 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.605      ; 3.119      ;
; 0.750 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.603      ; 3.119      ;
; 0.750 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.030     ; 0.486      ;
; 0.755 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.604      ; 3.125      ;
; 0.756 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.034     ; 0.488      ;
; 0.756 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.632      ; 3.154      ;
; 0.760 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; -0.043     ; 0.483      ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.220 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.226      ; 1.446      ;
; 1.245 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.193      ; 1.438      ;
; 1.309 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.119      ; 1.428      ;
; 1.367 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.396      ;
; 1.377 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.283      ; 1.660      ;
; 1.384 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.193      ; 1.577      ;
; 1.524 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.143      ; 1.667      ;
; 1.526 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.283      ; 1.809      ;
; 1.552 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.166      ; 1.718      ;
; 1.561 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.165      ; 1.726      ;
; 1.584 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.226      ; 1.810      ;
; 1.655 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.286      ; 1.441      ;
; 1.665 ; Arena_32bitAccumulator:inst|inst3[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.224      ; 1.889      ;
; 1.666 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.042      ; 1.708      ;
; 1.669 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.161      ; 1.830      ;
; 1.683 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.160      ; 1.843      ;
; 1.692 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.119      ; 1.811      ;
; 1.706 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.078      ; 1.784      ;
; 1.721 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.026      ; 1.247      ;
; 1.748 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.023      ; 1.271      ;
; 1.769 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.192      ; 1.461      ;
; 1.788 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.164      ; 1.452      ;
; 1.828 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.126      ; 1.954      ;
; 1.836 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.076      ; 1.912      ;
; 1.844 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.287      ; 1.631      ;
; 1.845 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.288      ; 1.633      ;
; 1.862 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.034      ; 1.896      ;
; 1.865 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.039      ; 1.904      ;
; 1.878 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.907      ;
; 1.902 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.034      ; 1.936      ;
; 1.908 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.192      ; 1.600      ;
; 1.909 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.028      ; 1.937      ;
; 1.912 ; Arena_32bitAccumulator:inst|inst2[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.225      ; 2.137      ;
; 1.936 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.061      ; 1.997      ;
; 1.959 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.080      ; 2.039      ;
; 1.962 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 1.993      ;
; 2.001 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.030      ; 1.531      ;
; 2.010 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.065      ; 2.075      ;
; 2.011 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.166      ; 2.177      ;
; 2.012 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.059      ; 1.571      ;
; 2.017 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.090      ; 2.107      ;
; 2.046 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.040      ; 2.086      ;
; 2.053 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.138      ; 2.191      ;
; 2.053 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.121      ; 2.174      ;
; 2.060 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.042      ; 1.602      ;
; 2.066 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.262      ; 2.328      ;
; 2.071 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.012      ; 1.583      ;
; 2.079 ; Arena_32bitAccumulator:inst|inst2[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.231      ; 2.310      ;
; 2.084 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.041      ; 2.125      ;
; 2.087 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.226      ; 1.813      ;
; 2.107 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.036      ; 2.143      ;
; 2.113 ; Arena_32bitAccumulator:inst|inst2[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.052      ; 2.165      ;
; 2.114 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.224      ; 1.838      ;
; 2.128 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.058      ; 1.686      ;
; 2.136 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.286      ; 1.922      ;
; 2.147 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.060      ; 1.707      ;
; 2.157 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.034      ; 2.191      ;
; 2.164 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.017      ; 2.181      ;
; 2.182 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.034      ; 1.716      ;
; 2.189 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.286      ; 1.975      ;
; 2.215 ; Arena_32bitAccumulator:inst|inst3[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.225      ; 2.440      ;
; 2.217 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.225      ; 2.442      ;
; 2.222 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.039      ; 2.261      ;
; 2.249 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.279      ; 2.528      ;
; 2.250 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.161      ; 1.911      ;
; 2.257 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.288      ; 2.045      ;
; 2.286 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.063      ; 1.849      ;
; 2.289 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.013      ; 2.302      ;
; 2.307 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 2.339      ;
; 2.310 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.039      ; 2.349      ;
; 2.324 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.304      ; 2.128      ;
; 2.324 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.033      ; 2.357      ;
; 2.329 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.305      ; 2.134      ;
; 2.339 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.057      ; 2.396      ;
; 2.342 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.086      ; 1.928      ;
; 2.351 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.166      ; 2.517      ;
; 2.355 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.037      ; 2.392      ;
; 2.358 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.192      ; 2.050      ;
; 2.365 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.029      ; 1.894      ;
; 2.365 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.225      ; 2.590      ;
; 2.368 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.156      ; 2.024      ;
; 2.381 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.014      ; 1.895      ;
; 2.382 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.286      ; 2.168      ;
; 2.384 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.191      ; 2.575      ;
; 2.396 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.077      ; 1.973      ;
; 2.402 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.029      ; 1.931      ;
; 2.408 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.308      ; 2.216      ;
; 2.408 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.309      ; 2.217      ;
; 2.409 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.033      ; 2.442      ;
; 2.411 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.147      ; 2.558      ;
; 2.415 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.142      ; 2.557      ;
; 2.444 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.281      ; 2.725      ;
; 2.455 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.159      ; 2.114      ;
; 2.461 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.147      ; 2.608      ;
; 2.465 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.142      ; 2.607      ;
; 2.466 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.124      ; 2.590      ;
; 2.485 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.057      ; 2.542      ;
; 2.490 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.030      ; 2.520      ;
; 2.497 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 2.542      ;
; 2.499 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.224      ; 2.723      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[16]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[16]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[23]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[23]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet1[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet1[7]~1|datad                ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]~0|datad               ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 0.738  ; 0.738  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; 0.146  ; 0.146  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 0.506  ; 0.506  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; 0.136  ; 0.136  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 0.480  ; 0.480  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 0.738  ; 0.738  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; 0.008  ; 0.008  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; 0.359  ; 0.359  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; 0.203  ; 0.203  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; 0.385  ; 0.385  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; -0.313 ; -0.313 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; 0.158  ; 0.158  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; -0.490 ; -0.490 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; 0.187  ; 0.187  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; 0.385  ; 0.385  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; -0.341 ; -0.341 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; -0.119 ; -0.119 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; 0.021  ; 0.021  ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; 0.554  ; 0.554  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; 21.532 ; 21.532 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; 17.739 ; 17.739 ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 1.967  ; 1.967  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; 1.834  ; 1.834  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 1.542  ; 1.542  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; 1.403  ; 1.403  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 1.689  ; 1.689  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 1.653  ; 1.653  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; 1.831  ; 1.831  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; 1.935  ; 1.935  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; 1.967  ; 1.967  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; 1.446  ; 1.446  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; 1.255  ; 1.255  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; 0.747  ; 0.747  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; 1.446  ; 1.446  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; 0.912  ; 0.912  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; 0.744  ; 0.744  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; 1.368  ; 1.368  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; 1.363  ; 1.363  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; 1.292  ; 1.292  ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; -0.152 ; -0.152 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; -5.071 ; -5.071 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; -5.691 ; -5.691 ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 9.810  ; 9.810  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 9.763  ; 9.763  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 9.514  ; 9.514  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 9.743  ; 9.743  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 9.284  ; 9.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 9.810  ; 9.810  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 9.423  ; 9.423  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 9.631  ; 9.631  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 9.433  ; 9.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 8.365  ; 8.365  ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 7.835  ; 7.835  ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 8.299  ; 8.299  ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 7.608  ; 7.608  ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 7.626  ; 7.626  ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 7.649  ; 7.649  ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 8.971  ; 8.971  ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 8.289  ; 8.289  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 9.491  ; 9.491  ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 8.500  ; 8.500  ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 8.767  ; 8.767  ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 8.735  ; 8.735  ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 8.041  ; 8.041  ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 8.510  ; 8.510  ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 8.417  ; 8.417  ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 8.271  ; 8.271  ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 8.441  ; 8.441  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 9.491  ; 9.491  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 8.827  ; 8.827  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 8.774  ; 8.774  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 9.161  ; 9.161  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 9.017  ; 9.017  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 8.464  ; 8.464  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 9.366  ; 9.366  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 8.850  ; 8.850  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 7.216  ; 7.216  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 7.075  ; 7.075  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.577  ; 7.577  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.552  ; 7.552  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.475  ; 7.475  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.764  ; 7.764  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.348  ; 7.348  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.544  ; 7.544  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.581  ; 7.581  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.986  ; 7.986  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.182  ; 7.182  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.557  ; 7.557  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.291  ; 7.291  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.731  ; 7.731  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.695  ; 7.695  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.785  ; 7.785  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.057  ; 7.057  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.674  ; 7.674  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.465  ; 7.465  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.790  ; 7.790  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.240  ; 7.240  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.504  ; 7.504  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.358  ; 7.358  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.574  ; 7.574  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.454  ; 7.454  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.520  ; 7.520  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.172  ; 7.172  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.587  ; 7.587  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.281  ; 7.281  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.858  ; 7.858  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.705  ; 7.705  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.671  ; 7.671  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 10.305 ; 10.305 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 10.384 ; 10.384 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 10.332 ; 10.332 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 9.275  ; 9.275  ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.603  ; 9.603  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 10.017 ; 10.017 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 10.475 ; 10.475 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.130 ; 10.130 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 11.196 ; 11.196 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.867  ; 9.867  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.109 ; 11.109 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 10.452 ; 10.452 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 10.623 ; 10.623 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 11.755 ; 11.755 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 12.158 ; 12.158 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.490 ; 11.490 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 10.521 ; 10.521 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 10.655 ; 10.655 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 11.476 ; 11.476 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.537 ; 10.537 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 11.878 ; 11.878 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.196 ; 10.196 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.184 ; 10.184 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 9.904  ; 9.904  ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 9.478  ; 9.478  ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 9.695  ; 9.695  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.898  ; 9.898  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 11.958 ; 11.958 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 8.529  ; 8.529  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 8.559  ; 8.559  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 8.515  ; 8.515  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 8.519  ; 8.519  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 8.409  ; 8.409  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 8.515  ; 8.515  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.246  ; 8.246  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.696  ; 7.696  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.680  ; 7.680  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.672  ; 7.672  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.709  ; 7.709  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.970  ; 7.970  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.679  ; 7.679  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 8.006  ; 8.006  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.868  ; 7.868  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 8.207  ; 8.207  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 8.213  ; 8.213  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.454  ; 8.454  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.472  ; 8.472  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.418  ; 8.418  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.445  ; 8.445  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.576  ; 8.576  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.101  ; 8.101  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.535  ; 8.535  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.612  ; 8.612  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.158  ; 8.158  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.653  ; 8.653  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.568  ; 8.568  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 7.608  ; 7.608  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 9.763  ; 9.763  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 9.514  ; 9.514  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 9.743  ; 9.743  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 9.284  ; 9.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 9.810  ; 9.810  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 9.423  ; 9.423  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 9.631  ; 9.631  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 9.433  ; 9.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 8.365  ; 8.365  ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 7.835  ; 7.835  ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 8.299  ; 8.299  ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 7.608  ; 7.608  ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 7.626  ; 7.626  ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 7.649  ; 7.649  ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 8.971  ; 8.971  ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 8.289  ; 8.289  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 8.041  ; 8.041  ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 8.500  ; 8.500  ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 8.767  ; 8.767  ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 8.735  ; 8.735  ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 8.041  ; 8.041  ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 8.510  ; 8.510  ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 8.417  ; 8.417  ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 8.271  ; 8.271  ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 8.441  ; 8.441  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 9.491  ; 9.491  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 8.827  ; 8.827  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 8.774  ; 8.774  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 9.161  ; 9.161  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 9.017  ; 9.017  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 8.464  ; 8.464  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 9.366  ; 9.366  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 8.850  ; 8.850  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 7.216  ; 7.216  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 7.075  ; 7.075  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.577  ; 7.577  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.552  ; 7.552  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.475  ; 7.475  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.764  ; 7.764  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.348  ; 7.348  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.544  ; 7.544  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.581  ; 7.581  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.986  ; 7.986  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.182  ; 7.182  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.557  ; 7.557  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.291  ; 7.291  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.731  ; 7.731  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.695  ; 7.695  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.785  ; 7.785  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.057  ; 7.057  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.674  ; 7.674  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.465  ; 7.465  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.790  ; 7.790  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.240  ; 7.240  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.504  ; 7.504  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.358  ; 7.358  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.574  ; 7.574  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.454  ; 7.454  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.520  ; 7.520  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.172  ; 7.172  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.587  ; 7.587  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.281  ; 7.281  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.858  ; 7.858  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.705  ; 7.705  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.671  ; 7.671  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 9.572  ; 9.572  ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 9.339  ; 9.339  ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 9.317  ; 9.317  ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 8.232  ; 8.232  ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 8.563  ; 8.563  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 8.976  ; 8.976  ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 9.435  ; 9.435  ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 9.545  ; 9.545  ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.611 ; 10.611 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.265  ; 9.265  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 10.522 ; 10.522 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 9.845  ; 9.845  ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 10.030 ; 10.030 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 11.167 ; 11.167 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 11.036 ; 11.036 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 10.365 ; 10.365 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 9.411  ; 9.411  ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 9.551  ; 9.551  ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 10.356 ; 10.356 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 9.442  ; 9.442  ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 10.761 ; 10.761 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 9.377  ; 9.377  ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 9.369  ; 9.369  ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 9.118  ; 9.118  ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 8.669  ; 8.669  ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 8.882  ; 8.882  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.074  ; 9.074  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 11.134 ; 11.134 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 7.205  ; 7.205  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 7.242  ; 7.242  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 7.195  ; 7.195  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 7.085  ; 7.085  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 7.217  ; 7.217  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 6.927  ; 6.927  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 6.656  ; 6.656  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 6.639  ; 6.639  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 6.633  ; 6.633  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 6.931  ; 6.931  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.500  ; 7.500  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 6.966  ; 6.966  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.658  ; 7.658  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 7.469  ; 7.469  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.476  ; 7.476  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 7.715  ; 7.715  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 7.735  ; 7.735  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 7.705  ; 7.705  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 7.702  ; 7.702  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 7.815  ; 7.815  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 7.926  ; 7.926  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 7.748  ; 7.748  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 7.855  ; 7.855  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 7.980  ; 7.980  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 7.868  ; 7.868  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 7.813  ; 7.813  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -7.192 ; -241.550      ;
; Arena_clk     ; -1.230 ; -18.342       ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.243 ; -6.380        ;
; Arena_sub_add ; 0.597  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_sub_add   ; -1.380 ; -1.380        ;
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                                                                                  ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -7.192 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 7.312      ;
; -7.149 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 7.264      ;
; -7.125 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 7.242      ;
; -7.119 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.105      ; 7.138      ;
; -7.107 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.104      ; 7.138      ;
; -7.076 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 7.090      ;
; -7.064 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 7.090      ;
; -7.053 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 7.168      ;
; -7.052 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 7.068      ;
; -7.040 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.101      ; 7.068      ;
; -6.996 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 7.111      ;
; -6.980 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.994      ;
; -6.968 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 6.994      ;
; -6.967 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 7.087      ;
; -6.923 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.937      ;
; -6.911 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 6.937      ;
; -6.894 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.105      ; 6.913      ;
; -6.882 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.104      ; 6.913      ;
; -6.790 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 6.965      ;
; -6.747 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.917      ;
; -6.732 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.095      ; 6.845      ;
; -6.725 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 6.840      ;
; -6.723 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.070      ; 6.895      ;
; -6.659 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.098      ; 6.671      ;
; -6.652 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.666      ;
; -6.651 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.821      ;
; -6.647 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 6.671      ;
; -6.640 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 6.666      ;
; -6.594 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.764      ;
; -6.565 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 6.740      ;
; -6.525 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.051      ; 6.677      ;
; -6.490 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.012     ; 6.625      ;
; -6.482 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 6.629      ;
; -6.458 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.048      ; 6.607      ;
; -6.447 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.577      ;
; -6.425 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 6.540      ;
; -6.423 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.015     ; 6.555      ;
; -6.422 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.540      ;
; -6.386 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 6.533      ;
; -6.352 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.366      ;
; -6.351 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.481      ;
; -6.349 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.103      ; 6.366      ;
; -6.340 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 6.366      ;
; -6.337 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 6.366      ;
; -6.330 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.066      ; 6.498      ;
; -6.329 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 6.476      ;
; -6.323 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.493      ;
; -6.300 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.051      ; 6.452      ;
; -6.294 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.424      ;
; -6.268 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.386      ;
; -6.265 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.012     ; 6.400      ;
; -6.242 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 6.362      ;
; -6.232 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 6.347      ;
; -6.229 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.004     ; 6.374      ;
; -6.195 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.103      ; 6.212      ;
; -6.186 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.009     ; 6.326      ;
; -6.183 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 6.212      ;
; -6.176 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.294      ;
; -6.169 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.105      ; 6.188      ;
; -6.162 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 6.304      ;
; -6.159 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 6.173      ;
; -6.157 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.104      ; 6.188      ;
; -6.147 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 6.173      ;
; -6.146 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.092      ; 6.256      ;
; -6.117 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 6.252      ;
; -6.103 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.103      ; 6.120      ;
; -6.091 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.102      ; 6.120      ;
; -6.090 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.009     ; 6.230      ;
; -6.078 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 6.106      ;
; -6.074 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.012     ; 6.204      ;
; -6.073 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.095      ; 6.082      ;
; -6.065 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.044      ; 6.210      ;
; -6.061 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.094      ; 6.082      ;
; -6.058 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.046      ; 6.205      ;
; -6.050 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.010     ; 6.182      ;
; -6.035 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.023     ; 6.058      ;
; -6.033 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.009     ; 6.173      ;
; -6.030 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 6.158      ;
; -6.023 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.193      ;
; -6.023 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.153      ;
; -6.020 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.071      ; 6.193      ;
; -6.011 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 6.036      ;
; -6.004 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.004     ; 6.149      ;
; -5.978 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.012     ; 6.108      ;
; -5.939 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.023     ; 5.962      ;
; -5.921 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.012     ; 6.051      ;
; -5.908 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 6.023      ;
; -5.892 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 6.027      ;
; -5.882 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.023     ; 5.905      ;
; -5.866 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.071      ; 6.039      ;
; -5.853 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 5.881      ;
; -5.840 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 6.015      ;
; -5.835 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.100      ; 5.849      ;
; -5.830 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.068      ; 6.000      ;
; -5.823 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.099      ; 5.849      ;
; -5.795 ; Arena_32bitAccumulator:inst|inst3[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.094      ; 5.907      ;
; -5.774 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.071      ; 5.947      ;
; -5.771 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.097      ; 5.886      ;
; -5.769 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.011     ; 5.907      ;
; -5.762 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.009     ; 5.902      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -1.230 ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                  ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.389     ; 0.373      ;
; -1.159 ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                  ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.392     ; 0.299      ;
; -1.157 ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                  ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.390     ; 0.299      ;
; -1.132 ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                  ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.361     ; 0.303      ;
; -0.902 ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                  ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.392     ; 0.042      ;
; -0.901 ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                  ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.391     ; 0.042      ;
; -0.901 ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                  ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.391     ; 0.042      ;
; -0.900 ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                  ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -1.390     ; 0.042      ;
; -0.756 ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                                 ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.990     ; 0.298      ;
; -0.704 ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.935     ; 0.301      ;
; -0.701 ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                                 ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.933     ; 0.300      ;
; -0.701 ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.932     ; 0.301      ;
; -0.696 ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.927     ; 0.301      ;
; -0.459 ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.949     ; 0.042      ;
; -0.458 ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                                 ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.948     ; 0.042      ;
; -0.455 ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.945     ; 0.042      ;
; -0.455 ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.945     ; 0.042      ;
; -0.453 ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.943     ; 0.042      ;
; -0.452 ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.942     ; 0.042      ;
; -0.448 ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.938     ; 0.042      ;
; -0.444 ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                  ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.934     ; 0.042      ;
; -0.444 ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                  ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.934     ; 0.042      ;
; -0.444 ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.934     ; 0.042      ;
; -0.438 ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                                 ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.928     ; 0.042      ;
; -0.286 ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                                 ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.610     ; 0.208      ;
; -0.182 ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                                 ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.672     ; 0.042      ;
; -0.182 ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.672     ; 0.042      ;
; -0.178 ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                                 ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.668     ; 0.042      ;
; -0.169 ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.659     ; 0.042      ;
; -0.136 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.066     ; 0.169      ;
; -0.131 ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                                 ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.621     ; 0.042      ;
; -0.130 ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                                 ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.620     ; 0.042      ;
; -0.128 ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.618     ; 0.042      ;
; -0.030 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.083     ; 0.479      ;
; 0.133  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.067     ; 0.332      ;
; 0.141  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.066     ; 0.325      ;
; 0.165  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.337      ;
; 0.205  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.005      ; 0.332      ;
; 0.205  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.005      ; 0.332      ;
; 0.223  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.016      ; 0.325      ;
; 0.225  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.016      ; 0.323      ;
; 0.230  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.020      ; 0.322      ;
; 0.238  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.084     ; 0.210      ;
; 0.250  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.042      ; 0.324      ;
; 0.255  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.064     ; 0.213      ;
; 0.274  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.044     ; 0.214      ;
; 0.283  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.157     ; 0.168      ;
; 0.292  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.028     ; 0.212      ;
; 0.295  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.023      ; 0.260      ;
; 0.320  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.005      ; 0.217      ;
; 0.322  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.002     ; 0.208      ;
; 0.326  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.006      ; 0.212      ;
; 0.328  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.006      ; 0.210      ;
; 0.328  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.001      ; 0.205      ;
; 0.328  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.008      ; 0.212      ;
; 0.336  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.009      ; 0.205      ;
; 0.337  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.019      ; 0.214      ;
; 0.343  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.017      ; 0.206      ;
; 0.344  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.022      ; 0.210      ;
; 0.345  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.023      ; 0.210      ;
; 0.348  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.023      ; 0.207      ;
; 0.351  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.029      ; 0.210      ;
; 0.351  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.206      ;
; 0.355  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.033      ; 0.210      ;
; 0.355  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.026      ; 0.203      ;
; 0.370  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.043      ; 0.205      ;
; 0.484  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.624      ;
; 0.490  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.579      ; 1.621      ;
; 0.529  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.579      ;
; 0.545  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.572      ;
; 0.550  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.579      ; 1.561      ;
; 0.552  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.580      ; 1.560      ;
; 0.556  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.562      ;
; 0.561  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.589      ; 1.560      ;
; 0.561  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.583      ; 1.554      ;
; 0.565  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.544      ;
; 0.568  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.550      ;
; 0.571  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.601      ; 1.562      ;
; 0.572  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.546      ;
; 0.574  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.539      ;
; 0.575  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.538      ;
; 0.576  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.599      ; 1.555      ;
; 0.584  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.589      ; 1.537      ;
; 0.590  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.579      ; 1.521      ;
; 0.597  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.520      ;
; 0.597  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.517      ;
; 0.600  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.517      ;
; 0.604  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.509      ;
; 0.607  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.506      ;
; 0.607  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.511      ;
; 0.608  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.587      ; 1.511      ;
; 0.609  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.587      ; 1.510      ;
; 0.614  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.499      ;
; 0.616  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.581      ; 1.497      ;
; 0.617  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.492      ;
; 0.619  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.584      ; 1.497      ;
; 0.619  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.584      ; 1.497      ;
; 0.623  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.491      ;
; 0.633  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.066     ; 0.333      ;
; 0.671  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.031     ; 0.330      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.243 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.582      ; 1.491      ;
; -0.239 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.584      ; 1.497      ;
; -0.239 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.584      ; 1.497      ;
; -0.237 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.577      ; 1.492      ;
; -0.236 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.497      ;
; -0.234 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.499      ;
; -0.229 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.587      ; 1.510      ;
; -0.228 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.587      ; 1.511      ;
; -0.227 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.586      ; 1.511      ;
; -0.227 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.506      ;
; -0.224 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.509      ;
; -0.220 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.585      ; 1.517      ;
; -0.217 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.585      ; 1.520      ;
; -0.217 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.582      ; 1.517      ;
; -0.210 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.579      ; 1.521      ;
; -0.204 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.589      ; 1.537      ;
; -0.196 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.599      ; 1.555      ;
; -0.195 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.538      ;
; -0.194 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.581      ; 1.539      ;
; -0.192 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.586      ; 1.546      ;
; -0.191 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.601      ; 1.562      ;
; -0.188 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.586      ; 1.550      ;
; -0.185 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.577      ; 1.544      ;
; -0.181 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.589      ; 1.560      ;
; -0.181 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.583      ; 1.554      ;
; -0.176 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.586      ; 1.562      ;
; -0.172 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.580      ; 1.560      ;
; -0.170 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.579      ; 1.561      ;
; -0.165 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.585      ; 1.572      ;
; -0.149 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.576      ; 1.579      ;
; -0.110 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.579      ; 1.621      ;
; -0.104 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.576      ; 1.624      ;
; 0.036  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.023      ; 0.211      ;
; 0.037  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.022      ; 0.211      ;
; 0.038  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.018      ; 0.208      ;
; 0.040  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.019      ; 0.211      ;
; 0.049  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.008      ; 0.209      ;
; 0.052  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.006      ; 0.210      ;
; 0.063  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.003     ; 0.212      ;
; 0.079  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.027      ; 0.258      ;
; 0.080  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.032      ; 0.264      ;
; 0.084  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.023      ; 0.259      ;
; 0.086  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.021      ; 0.259      ;
; 0.093  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.014      ; 0.259      ;
; 0.095  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.032     ; 0.215      ;
; 0.100  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.005      ; 0.257      ;
; 0.101  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.037      ; 0.290      ;
; 0.111  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.009      ; 0.272      ;
; 0.126  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.003     ; 0.275      ;
; 0.128  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.067     ; 0.213      ;
; 0.129  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.065     ; 0.216      ;
; 0.136  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.042      ; 0.330      ;
; 0.157  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.018      ; 0.327      ;
; 0.161  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.025      ; 0.338      ;
; 0.162  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.045     ; 0.269      ;
; 0.173  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.017      ; 0.342      ;
; 0.173  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.016      ; 0.341      ;
; 0.173  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.066     ; 0.259      ;
; 0.175  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.024      ; 0.351      ;
; 0.178  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.018      ; 0.348      ;
; 0.194  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.001     ; 0.345      ;
; 0.196  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.085     ; 0.263      ;
; 0.209  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.031     ; 0.330      ;
; 0.247  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.066     ; 0.333      ;
; 0.257  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.582      ; 1.491      ;
; 0.261  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.584      ; 1.497      ;
; 0.261  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.584      ; 1.497      ;
; 0.263  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.577      ; 1.492      ;
; 0.264  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.497      ;
; 0.266  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.499      ;
; 0.271  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.587      ; 1.510      ;
; 0.272  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.587      ; 1.511      ;
; 0.273  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.586      ; 1.511      ;
; 0.273  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.506      ;
; 0.276  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.509      ;
; 0.280  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.585      ; 1.517      ;
; 0.283  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.585      ; 1.520      ;
; 0.283  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.582      ; 1.517      ;
; 0.290  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.579      ; 1.521      ;
; 0.296  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.589      ; 1.537      ;
; 0.304  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.599      ; 1.555      ;
; 0.305  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.538      ;
; 0.306  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.581      ; 1.539      ;
; 0.308  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.586      ; 1.546      ;
; 0.309  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.601      ; 1.562      ;
; 0.312  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.586      ; 1.550      ;
; 0.315  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.577      ; 1.544      ;
; 0.319  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.589      ; 1.560      ;
; 0.319  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.583      ; 1.554      ;
; 0.324  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.586      ; 1.562      ;
; 0.325  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.157     ; 0.168      ;
; 0.328  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.580      ; 1.560      ;
; 0.330  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.579      ; 1.561      ;
; 0.335  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.585      ; 1.572      ;
; 0.351  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.576      ; 1.579      ;
; 0.390  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.579      ; 1.621      ;
; 0.396  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.576      ; 1.624      ;
; 0.510  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.043      ; 0.205      ;
; 0.525  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.033      ; 0.210      ;
; 0.525  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.026      ; 0.203      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.597 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.067      ; 0.664      ;
; 0.614 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 0.659      ;
; 0.658 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.635      ;
; 0.659 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.002      ; 0.661      ;
; 0.660 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.099      ; 0.759      ;
; 0.682 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 0.727      ;
; 0.729 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.099      ; 0.828      ;
; 0.749 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.016      ; 0.765      ;
; 0.751 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 0.783      ;
; 0.757 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 0.788      ;
; 0.763 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.067      ; 0.830      ;
; 0.790 ; Arena_32bitAccumulator:inst|inst3[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.065      ; 0.855      ;
; 0.801 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 0.830      ;
; 0.803 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 0.785      ;
; 0.814 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.003      ; 0.817      ;
; 0.814 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.028      ; 0.842      ;
; 0.821 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.002      ; 0.823      ;
; 0.887 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.001      ; 0.888      ;
; 0.889 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 0.871      ;
; 0.894 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 0.869      ;
; 0.897 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.874      ;
; 0.897 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.005      ; 0.902      ;
; 0.904 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 0.880      ;
; 0.904 ; Arena_32bitAccumulator:inst|inst2[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 0.970      ;
; 0.912 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 0.890      ;
; 0.920 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.005     ; 0.915      ;
; 0.925 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.902      ;
; 0.928 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.004      ; 0.932      ;
; 0.950 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.001     ; 0.949      ;
; 0.956 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.011      ; 0.967      ;
; 0.959 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.085      ; 1.044      ;
; 0.962 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.015      ; 0.977      ;
; 0.968 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 1.000      ;
; 0.971 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.017     ; 0.954      ;
; 0.977 ; Arena_32bitAccumulator:inst|inst2[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.070      ; 1.047      ;
; 0.982 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.004      ; 0.986      ;
; 0.985 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.017     ; 0.968      ;
; 0.996 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.020     ; 0.976      ;
; 1.004 ; Arena_32bitAccumulator:inst|inst2[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.013     ; 0.991      ;
; 1.012 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 0.991      ;
; 1.030 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 0.996      ;
; 1.030 ; Arena_32bitAccumulator:inst|inst3[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.096      ;
; 1.036 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.102      ;
; 1.038 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.096      ; 1.134      ;
; 1.044 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.019     ; 1.025      ;
; 1.084 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.080      ; 0.664      ;
; 1.086 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 1.118      ;
; 1.087 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.066      ;
; 1.088 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.019     ; 1.069      ;
; 1.094 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.069      ;
; 1.107 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.173      ;
; 1.111 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 1.154      ;
; 1.112 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.008     ; 1.104      ;
; 1.115 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.020     ; 1.095      ;
; 1.126 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.018      ; 1.144      ;
; 1.126 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.019      ; 1.145      ;
; 1.127 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 1.103      ;
; 1.130 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.098      ; 1.228      ;
; 1.132 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.044      ; 0.676      ;
; 1.132 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.098      ;
; 1.138 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.030      ; 0.668      ;
; 1.139 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.026     ; 0.613      ;
; 1.144 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.029     ; 0.615      ;
; 1.154 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.003      ; 1.157      ;
; 1.161 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.227      ;
; 1.165 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.018      ; 1.183      ;
; 1.165 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.019      ; 1.184      ;
; 1.169 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.144      ;
; 1.171 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.009     ; 1.162      ;
; 1.173 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.085      ; 0.758      ;
; 1.176 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.084      ; 0.760      ;
; 1.177 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.014     ; 1.163      ;
; 1.198 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.044      ; 0.742      ;
; 1.203 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 1.163      ;
; 1.204 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 1.193      ;
; 1.212 ; Arena_32bitAccumulator:inst|inst2[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.014     ; 1.198      ;
; 1.214 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.280      ;
; 1.216 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.096      ; 1.312      ;
; 1.220 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.023     ; 0.697      ;
; 1.228 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.008     ; 0.720      ;
; 1.236 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 1.279      ;
; 1.240 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.269      ;
; 1.244 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.016     ; 0.728      ;
; 1.247 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.064      ; 1.311      ;
; 1.248 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.003      ; 1.251      ;
; 1.249 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.215      ;
; 1.256 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.019     ; 1.237      ;
; 1.259 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.017      ; 1.276      ;
; 1.259 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.018      ; 1.277      ;
; 1.264 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.003      ; 1.267      ;
; 1.265 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.035     ; 0.730      ;
; 1.265 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.067      ; 0.832      ;
; 1.270 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.016     ; 1.254      ;
; 1.273 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.009     ; 0.764      ;
; 1.273 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 1.255      ;
; 1.279 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.006     ; 0.773      ;
; 1.291 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.066      ; 1.357      ;
; 1.293 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.272      ;
; 1.293 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.267      ;
; 1.295 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.022     ; 0.773      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[16]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[16]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[23]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_32bitOutput[23]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Fall       ; inst2|Arena_octet1[7]~1|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet1[7]~1|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet1[7]~1|datad                ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet0[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Fall       ; inst2|Arena_octet1[15]~0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]~0|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]~0|datad               ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 0.139  ; 0.139  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; -0.135 ; -0.135 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 0.027  ; 0.027  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; -0.138 ; -0.138 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 0.047  ; 0.047  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 0.139  ; 0.139  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; -0.214 ; -0.214 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; -0.040 ; -0.040 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; -0.098 ; -0.098 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; -0.049 ; -0.049 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; -0.385 ; -0.385 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; -0.169 ; -0.169 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; -0.462 ; -0.462 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; -0.135 ; -0.135 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; -0.049 ; -0.049 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; -0.404 ; -0.404 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; -0.292 ; -0.292 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; -0.208 ; -0.208 ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; 0.016  ; 0.016  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; 9.609  ; 9.609  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; 8.021  ; 8.021  ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 1.167  ; 1.167  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; 1.119  ; 1.119  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 0.992  ; 0.992  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; 0.921  ; 0.921  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 1.028  ; 1.028  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 1.026  ; 1.026  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; 1.120  ; 1.120  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; 1.161  ; 1.161  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; 1.167  ; 1.167  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; 0.856  ; 0.856  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; 0.786  ; 0.786  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; 0.557  ; 0.557  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; 0.856  ; 0.856  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; 0.600  ; 0.600  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; 0.542  ; 0.542  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; 0.840  ; 0.840  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; 0.821  ; 0.821  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; 0.789  ; 0.789  ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; 0.243  ; 0.243  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; -2.725 ; -2.725 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; -3.043 ; -3.043 ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 5.211 ; 5.211 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 5.183 ; 5.183 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 5.031 ; 5.031 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 5.181 ; 5.181 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 4.961 ; 4.961 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 5.211 ; 5.211 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 5.019 ; 5.019 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 5.138 ; 5.138 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 5.021 ; 5.021 ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 4.420 ; 4.420 ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 4.154 ; 4.154 ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 4.383 ; 4.383 ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 4.058 ; 4.058 ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 4.070 ; 4.070 ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 4.076 ; 4.076 ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 4.765 ; 4.765 ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 4.392 ; 4.392 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 5.021 ; 5.021 ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 4.541 ; 4.541 ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 4.655 ; 4.655 ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 4.637 ; 4.637 ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 4.291 ; 4.291 ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 4.508 ; 4.508 ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 4.462 ; 4.462 ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 4.406 ; 4.406 ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 4.477 ; 4.477 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 5.021 ; 5.021 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 4.678 ; 4.678 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 4.634 ; 4.634 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 4.838 ; 4.838 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 4.812 ; 4.812 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 4.482 ; 4.482 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 4.976 ; 4.976 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 4.682 ; 4.682 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.792 ; 3.792 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 4.182 ; 4.182 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 3.904 ; 3.904 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.170 ; 4.170 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.121 ; 4.121 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.272 ; 4.272 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.066 ; 4.066 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.148 ; 4.148 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.372 ; 4.372 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 3.965 ; 3.965 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.229 ; 4.229 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 4.293 ; 4.293 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 3.924 ; 3.924 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.111 ; 4.111 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.106 ; 4.106 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.178 ; 4.178 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.165 ; 4.165 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 3.955 ; 3.955 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 4.185 ; 4.185 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.345 ; 4.345 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.207 ; 4.207 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.249 ; 4.249 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 5.416 ; 5.416 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 5.422 ; 5.422 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 5.415 ; 5.415 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 5.003 ; 5.003 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 5.173 ; 5.173 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 5.343 ; 5.343 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 5.522 ; 5.522 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.450 ; 5.450 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.882 ; 5.882 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 5.270 ; 5.270 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.812 ; 5.812 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.558 ; 5.558 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.590 ; 5.590 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 6.062 ; 6.062 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 6.346 ; 6.346 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.945 ; 5.945 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.588 ; 5.588 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 5.655 ; 5.655 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 6.044 ; 6.044 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.578 ; 5.578 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 6.213 ; 6.213 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 5.373 ; 5.373 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.412 ; 5.412 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.293 ; 5.293 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.073 ; 5.073 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 5.186 ; 5.186 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 5.224 ; 5.224 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 6.272 ; 6.272 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.535 ; 4.535 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.552 ; 4.552 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 4.554 ; 4.554 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 4.520 ; 4.520 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 4.483 ; 4.483 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 4.540 ; 4.540 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 4.408 ; 4.408 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 4.134 ; 4.134 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 4.137 ; 4.137 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.150 ; 4.150 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 4.267 ; 4.267 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.220 ; 4.220 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.371 ; 4.371 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.381 ; 4.381 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.535 ; 4.535 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.547 ; 4.547 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.521 ; 4.521 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.524 ; 4.524 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.570 ; 4.570 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.535 ; 4.535 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.584 ; 4.584 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.364 ; 4.364 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.629 ; 4.629 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.569 ; 4.569 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 4.058 ; 4.058 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 5.183 ; 5.183 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 5.031 ; 5.031 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 5.181 ; 5.181 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 4.961 ; 4.961 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 5.211 ; 5.211 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 5.019 ; 5.019 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 5.138 ; 5.138 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 5.021 ; 5.021 ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 4.420 ; 4.420 ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 4.154 ; 4.154 ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 4.383 ; 4.383 ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 4.058 ; 4.058 ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 4.070 ; 4.070 ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 4.076 ; 4.076 ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 4.765 ; 4.765 ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 4.392 ; 4.392 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 4.291 ; 4.291 ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 4.541 ; 4.541 ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 4.655 ; 4.655 ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 4.637 ; 4.637 ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 4.291 ; 4.291 ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 4.508 ; 4.508 ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 4.462 ; 4.462 ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 4.406 ; 4.406 ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 4.477 ; 4.477 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 5.021 ; 5.021 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 4.678 ; 4.678 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 4.634 ; 4.634 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 4.838 ; 4.838 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 4.812 ; 4.812 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 4.482 ; 4.482 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 4.976 ; 4.976 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 4.682 ; 4.682 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.792 ; 3.792 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 4.182 ; 4.182 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 3.904 ; 3.904 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.170 ; 4.170 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.121 ; 4.121 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.272 ; 4.272 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.066 ; 4.066 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.148 ; 4.148 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.372 ; 4.372 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 3.965 ; 3.965 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.229 ; 4.229 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 4.293 ; 4.293 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 3.924 ; 3.924 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.111 ; 4.111 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.106 ; 4.106 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.178 ; 4.178 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.165 ; 4.165 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 3.955 ; 3.955 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 4.185 ; 4.185 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.345 ; 4.345 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.207 ; 4.207 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.249 ; 4.249 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 5.088 ; 5.088 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.949 ; 4.949 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.943 ; 4.943 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 4.534 ; 4.534 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 4.697 ; 4.697 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.867 ; 4.867 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 5.051 ; 5.051 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.189 ; 5.189 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.617 ; 5.617 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 4.986 ; 4.986 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.550 ; 5.550 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.278 ; 5.278 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.317 ; 5.317 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.795 ; 5.795 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.846 ; 5.846 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.442 ; 5.442 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.095 ; 5.095 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 5.168 ; 5.168 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.544 ; 5.544 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.078 ; 5.078 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.719 ; 5.719 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 5.013 ; 5.013 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.059 ; 5.059 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 4.944 ; 4.944 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 4.726 ; 4.726 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 4.835 ; 4.835 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.865 ; 4.865 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 5.915 ; 5.915 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 3.941 ; 3.941 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 3.933 ; 3.933 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.903 ; 3.903 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 3.871 ; 3.871 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 3.930 ; 3.930 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 3.796 ; 3.796 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.681 ; 3.681 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.661 ; 3.661 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.658 ; 3.658 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.073 ; 4.073 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.795 ; 3.795 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 3.824 ; 3.824 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.046 ; 4.046 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.212 ; 4.212 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.230 ; 4.230 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.300 ; 4.300 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.200 ; 4.200 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.243 ; 4.243 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.280 ; 4.280 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.294 ; 4.294 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.626  ; -0.243 ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -3.113   ; -0.243 ; N/A      ; N/A     ; -1.222              ;
;  Arena_sub_add   ; -17.626  ; 0.597  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -692.371 ; -6.38  ; 0.0      ; 0.0     ; -69.046             ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -64.543  ; -6.380 ; N/A      ; N/A     ; -65.222             ;
;  Arena_sub_add   ; -627.828 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 0.738  ; 0.738  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; 0.146  ; 0.146  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 0.506  ; 0.506  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; 0.136  ; 0.136  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 0.480  ; 0.480  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 0.738  ; 0.738  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; 0.008  ; 0.008  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; 0.359  ; 0.359  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; 0.203  ; 0.203  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; 0.385  ; 0.385  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; -0.313 ; -0.313 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; 0.158  ; 0.158  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; -0.462 ; -0.462 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; 0.187  ; 0.187  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; 0.385  ; 0.385  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; -0.341 ; -0.341 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; -0.119 ; -0.119 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; 0.021  ; 0.021  ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; 0.554  ; 0.554  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; 21.532 ; 21.532 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; 17.739 ; 17.739 ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]  ; Arena_button[0] ; 1.967  ; 1.967  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0] ; Arena_button[0] ; 1.834  ; 1.834  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1] ; Arena_button[0] ; 1.542  ; 1.542  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2] ; Arena_button[0] ; 1.403  ; 1.403  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3] ; Arena_button[0] ; 1.689  ; 1.689  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4] ; Arena_button[0] ; 1.653  ; 1.653  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5] ; Arena_button[0] ; 1.831  ; 1.831  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6] ; Arena_button[0] ; 1.935  ; 1.935  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7] ; Arena_button[0] ; 1.967  ; 1.967  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]  ; Arena_button[1] ; 1.446  ; 1.446  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0] ; Arena_button[1] ; 1.255  ; 1.255  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1] ; Arena_button[1] ; 0.747  ; 0.747  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2] ; Arena_button[1] ; 1.446  ; 1.446  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3] ; Arena_button[1] ; 0.912  ; 0.912  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4] ; Arena_button[1] ; 0.744  ; 0.744  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5] ; Arena_button[1] ; 1.368  ; 1.368  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6] ; Arena_button[1] ; 1.363  ; 1.363  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7] ; Arena_button[1] ; 1.292  ; 1.292  ; Rise       ; Arena_button[1] ;
; Arena_sub_add       ; Arena_clk       ; 0.243  ; 0.243  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit     ; Arena_sub_add   ; -2.725 ; -2.725 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit     ; Arena_sub_add   ; -3.043 ; -3.043 ; Fall       ; Arena_sub_add   ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 9.810  ; 9.810  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 9.763  ; 9.763  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 9.514  ; 9.514  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 9.743  ; 9.743  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 9.284  ; 9.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 9.810  ; 9.810  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 9.423  ; 9.423  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 9.631  ; 9.631  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 9.433  ; 9.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 8.365  ; 8.365  ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 7.835  ; 7.835  ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 8.299  ; 8.299  ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 7.608  ; 7.608  ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 7.626  ; 7.626  ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 7.649  ; 7.649  ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 8.971  ; 8.971  ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 8.289  ; 8.289  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 9.491  ; 9.491  ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 8.500  ; 8.500  ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 8.767  ; 8.767  ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 8.735  ; 8.735  ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 8.041  ; 8.041  ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 8.510  ; 8.510  ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 8.417  ; 8.417  ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 8.271  ; 8.271  ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 8.441  ; 8.441  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 9.491  ; 9.491  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 8.827  ; 8.827  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 8.774  ; 8.774  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 9.161  ; 9.161  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 9.017  ; 9.017  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 8.464  ; 8.464  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 9.366  ; 9.366  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 8.850  ; 8.850  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 7.216  ; 7.216  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 7.075  ; 7.075  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.577  ; 7.577  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.552  ; 7.552  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.475  ; 7.475  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.764  ; 7.764  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.348  ; 7.348  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.544  ; 7.544  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.581  ; 7.581  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.986  ; 7.986  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.182  ; 7.182  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.557  ; 7.557  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.291  ; 7.291  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.731  ; 7.731  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.695  ; 7.695  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.651  ; 7.651  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.589  ; 7.589  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.401  ; 7.401  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.785  ; 7.785  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.216  ; 7.216  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 6.997  ; 6.997  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.057  ; 7.057  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.177  ; 7.177  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.674  ; 7.674  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.465  ; 7.465  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.790  ; 7.790  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.240  ; 7.240  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 6.830  ; 6.830  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.504  ; 7.504  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.274  ; 7.274  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.358  ; 7.358  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.574  ; 7.574  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.454  ; 7.454  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.560  ; 7.560  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.331  ; 7.331  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.037  ; 7.037  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.520  ; 7.520  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 6.987  ; 6.987  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 8.086  ; 8.086  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 6.998  ; 6.998  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.160  ; 7.160  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.172  ; 7.172  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.587  ; 7.587  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.281  ; 7.281  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.858  ; 7.858  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.705  ; 7.705  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.671  ; 7.671  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 10.305 ; 10.305 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 10.384 ; 10.384 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 10.332 ; 10.332 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 9.275  ; 9.275  ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.603  ; 9.603  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 10.017 ; 10.017 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 10.475 ; 10.475 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.130 ; 10.130 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 11.196 ; 11.196 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.867  ; 9.867  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.109 ; 11.109 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 10.452 ; 10.452 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 10.623 ; 10.623 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 11.755 ; 11.755 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 12.158 ; 12.158 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.490 ; 11.490 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 10.521 ; 10.521 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 10.655 ; 10.655 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 11.476 ; 11.476 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.537 ; 10.537 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 11.878 ; 11.878 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.196 ; 10.196 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.184 ; 10.184 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 9.904  ; 9.904  ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 9.478  ; 9.478  ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 9.695  ; 9.695  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.898  ; 9.898  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 11.958 ; 11.958 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 8.529  ; 8.529  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 8.559  ; 8.559  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 8.515  ; 8.515  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 8.519  ; 8.519  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 8.409  ; 8.409  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 8.515  ; 8.515  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.246  ; 8.246  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.696  ; 7.696  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.680  ; 7.680  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.672  ; 7.672  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.709  ; 7.709  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.970  ; 7.970  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.679  ; 7.679  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 8.006  ; 8.006  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.868  ; 7.868  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 8.207  ; 8.207  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 8.213  ; 8.213  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.454  ; 8.454  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.472  ; 8.472  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.418  ; 8.418  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.445  ; 8.445  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.576  ; 8.576  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.101  ; 8.101  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.535  ; 8.535  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.612  ; 8.612  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.158  ; 8.158  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.653  ; 8.653  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.568  ; 8.568  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 4.058 ; 4.058 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 5.183 ; 5.183 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 5.031 ; 5.031 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 5.181 ; 5.181 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 4.961 ; 4.961 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 5.211 ; 5.211 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 5.019 ; 5.019 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 5.138 ; 5.138 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 5.021 ; 5.021 ; Rise       ; Arena_button[0] ;
;  Arena_A[16]              ; Arena_button[0] ; 4.420 ; 4.420 ; Rise       ; Arena_button[0] ;
;  Arena_A[17]              ; Arena_button[0] ; 4.154 ; 4.154 ; Rise       ; Arena_button[0] ;
;  Arena_A[18]              ; Arena_button[0] ; 4.383 ; 4.383 ; Rise       ; Arena_button[0] ;
;  Arena_A[19]              ; Arena_button[0] ; 4.058 ; 4.058 ; Rise       ; Arena_button[0] ;
;  Arena_A[20]              ; Arena_button[0] ; 4.070 ; 4.070 ; Rise       ; Arena_button[0] ;
;  Arena_A[21]              ; Arena_button[0] ; 4.076 ; 4.076 ; Rise       ; Arena_button[0] ;
;  Arena_A[22]              ; Arena_button[0] ; 4.765 ; 4.765 ; Rise       ; Arena_button[0] ;
;  Arena_A[23]              ; Arena_button[0] ; 4.392 ; 4.392 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 4.291 ; 4.291 ; Rise       ; Arena_button[1] ;
;  Arena_A[8]               ; Arena_button[1] ; 4.541 ; 4.541 ; Rise       ; Arena_button[1] ;
;  Arena_A[9]               ; Arena_button[1] ; 4.655 ; 4.655 ; Rise       ; Arena_button[1] ;
;  Arena_A[10]              ; Arena_button[1] ; 4.637 ; 4.637 ; Rise       ; Arena_button[1] ;
;  Arena_A[11]              ; Arena_button[1] ; 4.291 ; 4.291 ; Rise       ; Arena_button[1] ;
;  Arena_A[12]              ; Arena_button[1] ; 4.508 ; 4.508 ; Rise       ; Arena_button[1] ;
;  Arena_A[13]              ; Arena_button[1] ; 4.462 ; 4.462 ; Rise       ; Arena_button[1] ;
;  Arena_A[14]              ; Arena_button[1] ; 4.406 ; 4.406 ; Rise       ; Arena_button[1] ;
;  Arena_A[15]              ; Arena_button[1] ; 4.477 ; 4.477 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 5.021 ; 5.021 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 4.678 ; 4.678 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 4.634 ; 4.634 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 4.838 ; 4.838 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 4.812 ; 4.812 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 4.482 ; 4.482 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 4.976 ; 4.976 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 4.682 ; 4.682 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.792 ; 3.792 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 4.182 ; 4.182 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 3.904 ; 3.904 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.170 ; 4.170 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.121 ; 4.121 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.272 ; 4.272 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.066 ; 4.066 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.148 ; 4.148 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.372 ; 4.372 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 3.965 ; 3.965 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.229 ; 4.229 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 4.293 ; 4.293 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.853 ; 3.853 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 3.924 ; 3.924 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.956 ; 3.956 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.111 ; 4.111 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 3.781 ; 3.781 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.106 ; 4.106 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.178 ; 4.178 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.146 ; 4.146 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.016 ; 4.016 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 3.867 ; 3.867 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.165 ; 4.165 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 3.882 ; 3.882 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.393 ; 4.393 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.949 ; 3.949 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 3.955 ; 3.955 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 4.185 ; 4.185 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.345 ; 4.345 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.207 ; 4.207 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.249 ; 4.249 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 5.088 ; 5.088 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.949 ; 4.949 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.943 ; 4.943 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 4.534 ; 4.534 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 4.697 ; 4.697 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.867 ; 4.867 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 5.051 ; 5.051 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.189 ; 5.189 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.617 ; 5.617 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 4.986 ; 4.986 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.550 ; 5.550 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.278 ; 5.278 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.317 ; 5.317 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.795 ; 5.795 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.846 ; 5.846 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.442 ; 5.442 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.095 ; 5.095 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 5.168 ; 5.168 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.544 ; 5.544 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.078 ; 5.078 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.719 ; 5.719 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 5.013 ; 5.013 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.059 ; 5.059 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 4.944 ; 4.944 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 4.726 ; 4.726 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 4.835 ; 4.835 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.865 ; 4.865 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 5.915 ; 5.915 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 3.920 ; 3.920 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 3.941 ; 3.941 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 3.933 ; 3.933 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.903 ; 3.903 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 3.871 ; 3.871 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 3.930 ; 3.930 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 3.796 ; 3.796 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.681 ; 3.681 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.661 ; 3.661 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.658 ; 3.658 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.073 ; 4.073 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.795 ; 3.795 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 3.824 ; 3.824 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.133 ; 4.133 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.046 ; 4.046 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.212 ; 4.212 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.230 ; 4.230 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.300 ; 4.300 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.200 ; 4.200 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.243 ; 4.243 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.280 ; 4.280 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.294 ; 4.294 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 154   ; 154  ;
; Unconstrained Output Port Paths ; 322   ; 322  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 05 00:08:58 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 100 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.626      -627.828 Arena_sub_add 
    Info (332119):    -3.113       -64.543 Arena_clk 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.152         0.000 Arena_clk 
    Info (332119):     1.220         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_sub_add 
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.192      -241.550 Arena_sub_add 
    Info (332119):    -1.230       -18.342 Arena_clk 
Info (332146): Worst-case hold slack is -0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.243        -6.380 Arena_clk 
    Info (332119):     0.597         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_sub_add 
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun May 05 00:08:59 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


