----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -2.615 

Tcl Command:
    report_timing -setup -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -2.615 ; u_sine_address_0_                                                                                               ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ; aud_adclrck_dup0 ; aud_adclrck_dup0 ; 1.000        ; 0.076      ; 3.651      ;
; -2.564 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg0 ; audio_out_0_                                                                                                    ; aud_adclrck_dup0 ; aud_adclrck_dup0 ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg1 ; audio_out_0_                                                                                                    ; aud_adclrck_dup0 ; aud_adclrck_dup0 ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg2 ; audio_out_0_                                                                                                    ; aud_adclrck_dup0 ; aud_adclrck_dup0 ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ; audio_out_0_                                                                                                    ; aud_adclrck_dup0 ; aud_adclrck_dup0 ; 1.000        ; -0.023     ; 3.501      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------+------------------+--------------+------------+------------+

Path #1: Setup slack is -2.615 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                           ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; From Node          ; u_sine_address_0_                                                                                               ;
; To Node            ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ;
; Launch Clock       ; aud_adclrck_dup0                                                                                                ;
; Latch Clock        ; aud_adclrck_dup0                                                                                                ;
; Data Arrival Time  ; 6.960                                                                                                           ;
; Data Required Time ; 4.345                                                                                                           ;
; Slack              ; -2.615 (VIOLATED)                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.651 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 3.309       ; 100        ; 3.309 ; 3.309 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 8     ; 1.862       ; 50         ; 0.000 ; 1.510 ;
;    Cell                   ;       ; 9     ; 1.512       ; 41         ; 0.000 ; 0.495 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 3.385       ; 100        ; 3.385 ; 3.385 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                            ;
+---------+---------+----+------+--------+-------------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                         ;
+---------+---------+----+------+--------+-------------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                ;
; 3.309   ; 3.309   ;    ;      ;        ;                   ; clock path                                                                                                      ;
;   3.309 ;   3.309 ; R  ;      ;        ;                   ; clock network delay                                                                                             ;
; 6.960   ; 3.651   ;    ;      ;        ;                   ; data path                                                                                                       ;
;   3.586 ;   0.277 ;    ; uTco ; 1      ; LCFF_X12_Y8_N1    ; u_sine_address_0_                                                                                               ;
;   3.586 ;   0.000 ; FF ; CELL ; 1      ; LCFF_X12_Y8_N1    ; u_sine_reg_address_0_|regout                                                                                    ;
;   3.938 ;   0.352 ; FF ; IC   ; 2      ; LCCOMB_X12_Y8_N0  ; u_sine_address_add9_0i1|ix45949z52932|datab                                                                     ;
;   4.433 ;   0.495 ; FF ; CELL ; 1      ; LCCOMB_X12_Y8_N0  ; u_sine_address_add9_0i1|ix45949z52932|cout                                                                      ;
;   4.433 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X12_Y8_N2  ; u_sine_address_add9_0i1|ix45949z52931|cin                                                                       ;
;   4.513 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X12_Y8_N2  ; u_sine_address_add9_0i1|ix45949z52931|cout                                                                      ;
;   4.513 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X12_Y8_N4  ; u_sine_address_add9_0i1|ix45949z52930|cin                                                                       ;
;   4.593 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X12_Y8_N4  ; u_sine_address_add9_0i1|ix45949z52930|cout                                                                      ;
;   4.593 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X12_Y8_N6  ; u_sine_address_add9_0i1|ix45949z52929|cin                                                                       ;
;   4.673 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X12_Y8_N6  ; u_sine_address_add9_0i1|ix45949z52929|cout                                                                      ;
;   4.673 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X12_Y8_N8  ; u_sine_address_add9_0i1|ix45949z52928|cin                                                                       ;
;   4.753 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X12_Y8_N8  ; u_sine_address_add9_0i1|ix45949z52928|cout                                                                      ;
;   4.753 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X12_Y8_N10 ; u_sine_address_add9_0i1|ix45949z52927|cin                                                                       ;
;   4.833 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X12_Y8_N10 ; u_sine_address_add9_0i1|ix45949z52927|cout                                                                      ;
;   4.833 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X12_Y8_N12 ; u_sine_address_add9_0i1|ix45949z52926|cin                                                                       ;
;   5.291 ;   0.458 ; RR ; CELL ; 2      ; LCCOMB_X12_Y8_N12 ; u_sine_address_add9_0i1|ix45949z52926|combout                                                                   ;
;   6.801 ;   1.510 ; RR ; IC   ; 1      ; M4K_X13_Y8        ; u_sine_modgen_rom_ix21__ix62120z58995|auto_generated|ram_block1a0|portaaddr[3]                                  ;
;   6.960 ;   0.159 ; RR ; CELL ; 12     ; M4K_X13_Y8        ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ;
+---------+---------+----+------+--------+-------------------+-----------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                    ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element                                                                                                         ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;            ; latch edge time                                                                                                 ;
; 4.385   ; 3.385   ;    ;      ;        ;            ; clock path                                                                                                      ;
;   4.385 ;   3.385 ; R  ;      ;        ;            ; clock network delay                                                                                             ;
; 4.345   ; -0.040  ;    ; uTsu ; 12     ; M4K_X13_Y8 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


Path #2: Setup slack is -2.564 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                           ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; From Node          ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg0 ;
; To Node            ; audio_out_0_                                                                                                    ;
; Launch Clock       ; aud_adclrck_dup0                                                                                                ;
; Latch Clock        ; aud_adclrck_dup0                                                                                                ;
; Data Arrival Time  ; 6.886                                                                                                           ;
; Data Required Time ; 4.322                                                                                                           ;
; Slack              ; -2.564 (VIOLATED)                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.023 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.501  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.385       ; 100        ; 3.385 ; 3.385 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    Cell                   ;        ; 1     ; 3.267       ; 93         ; 3.267 ; 3.267 ;
;    uTco                   ;        ; 1     ; 0.234       ; 6          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.362       ; 100        ; 3.362 ; 3.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element                                                                                                         ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;            ; launch edge time                                                                                                ;
; 3.385   ; 3.385   ;    ;      ;        ;            ; clock path                                                                                                      ;
;   3.385 ;   3.385 ; R  ;      ;        ;            ; clock network delay                                                                                             ;
; 6.886   ; 3.501   ;    ;      ;        ;            ; data path                                                                                                       ;
;   3.619 ;   0.234 ;    ; uTco ; 12     ; M4K_X13_Y8 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg0 ;
;   6.886 ;   3.267 ; RR ; CELL ; 1      ; M4K_X13_Y8 ; audio_out_0_                                                                                                    ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------+
; Data Required Path                                                        ;
+---------+---------+----+------+--------+------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element             ;
+---------+---------+----+------+--------+------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;            ; latch edge time     ;
; 4.362   ; 3.362   ;    ;      ;        ;            ; clock path          ;
;   4.362 ;   3.362 ; R  ;      ;        ;            ; clock network delay ;
; 4.322   ; -0.040  ;    ; uTsu ; 1      ; M4K_X13_Y8 ; audio_out_0_        ;
+---------+---------+----+------+--------+------------+---------------------+


Path #3: Setup slack is -2.564 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                           ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; From Node          ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg1 ;
; To Node            ; audio_out_0_                                                                                                    ;
; Launch Clock       ; aud_adclrck_dup0                                                                                                ;
; Latch Clock        ; aud_adclrck_dup0                                                                                                ;
; Data Arrival Time  ; 6.886                                                                                                           ;
; Data Required Time ; 4.322                                                                                                           ;
; Slack              ; -2.564 (VIOLATED)                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.023 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.501  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.385       ; 100        ; 3.385 ; 3.385 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    Cell                   ;        ; 1     ; 3.267       ; 93         ; 3.267 ; 3.267 ;
;    uTco                   ;        ; 1     ; 0.234       ; 6          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.362       ; 100        ; 3.362 ; 3.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element                                                                                                         ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;            ; launch edge time                                                                                                ;
; 3.385   ; 3.385   ;    ;      ;        ;            ; clock path                                                                                                      ;
;   3.385 ;   3.385 ; R  ;      ;        ;            ; clock network delay                                                                                             ;
; 6.886   ; 3.501   ;    ;      ;        ;            ; data path                                                                                                       ;
;   3.619 ;   0.234 ;    ; uTco ; 12     ; M4K_X13_Y8 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg1 ;
;   6.886 ;   3.267 ; RR ; CELL ; 1      ; M4K_X13_Y8 ; audio_out_0_                                                                                                    ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------+
; Data Required Path                                                        ;
+---------+---------+----+------+--------+------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element             ;
+---------+---------+----+------+--------+------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;            ; latch edge time     ;
; 4.362   ; 3.362   ;    ;      ;        ;            ; clock path          ;
;   4.362 ;   3.362 ; R  ;      ;        ;            ; clock network delay ;
; 4.322   ; -0.040  ;    ; uTsu ; 1      ; M4K_X13_Y8 ; audio_out_0_        ;
+---------+---------+----+------+--------+------------+---------------------+


Path #4: Setup slack is -2.564 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                           ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; From Node          ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg2 ;
; To Node            ; audio_out_0_                                                                                                    ;
; Launch Clock       ; aud_adclrck_dup0                                                                                                ;
; Latch Clock        ; aud_adclrck_dup0                                                                                                ;
; Data Arrival Time  ; 6.886                                                                                                           ;
; Data Required Time ; 4.322                                                                                                           ;
; Slack              ; -2.564 (VIOLATED)                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.023 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.501  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.385       ; 100        ; 3.385 ; 3.385 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    Cell                   ;        ; 1     ; 3.267       ; 93         ; 3.267 ; 3.267 ;
;    uTco                   ;        ; 1     ; 0.234       ; 6          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.362       ; 100        ; 3.362 ; 3.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element                                                                                                         ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;            ; launch edge time                                                                                                ;
; 3.385   ; 3.385   ;    ;      ;        ;            ; clock path                                                                                                      ;
;   3.385 ;   3.385 ; R  ;      ;        ;            ; clock network delay                                                                                             ;
; 6.886   ; 3.501   ;    ;      ;        ;            ; data path                                                                                                       ;
;   3.619 ;   0.234 ;    ; uTco ; 12     ; M4K_X13_Y8 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg2 ;
;   6.886 ;   3.267 ; RR ; CELL ; 1      ; M4K_X13_Y8 ; audio_out_0_                                                                                                    ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------+
; Data Required Path                                                        ;
+---------+---------+----+------+--------+------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element             ;
+---------+---------+----+------+--------+------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;            ; latch edge time     ;
; 4.362   ; 3.362   ;    ;      ;        ;            ; clock path          ;
;   4.362 ;   3.362 ; R  ;      ;        ;            ; clock network delay ;
; 4.322   ; -0.040  ;    ; uTsu ; 1      ; M4K_X13_Y8 ; audio_out_0_        ;
+---------+---------+----+------+--------+------------+---------------------+


Path #5: Setup slack is -2.564 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                           ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+
; From Node          ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ;
; To Node            ; audio_out_0_                                                                                                    ;
; Launch Clock       ; aud_adclrck_dup0                                                                                                ;
; Latch Clock        ; aud_adclrck_dup0                                                                                                ;
; Data Arrival Time  ; 6.886                                                                                                           ;
; Data Required Time ; 4.322                                                                                                           ;
; Slack              ; -2.564 (VIOLATED)                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.023 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.501  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.385       ; 100        ; 3.385 ; 3.385 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    Cell                   ;        ; 1     ; 3.267       ; 93         ; 3.267 ; 3.267 ;
;    uTco                   ;        ; 1     ; 0.234       ; 6          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.362       ; 100        ; 3.362 ; 3.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                     ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element                                                                                                         ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;            ; launch edge time                                                                                                ;
; 3.385   ; 3.385   ;    ;      ;        ;            ; clock path                                                                                                      ;
;   3.385 ;   3.385 ; R  ;      ;        ;            ; clock network delay                                                                                             ;
; 6.886   ; 3.501   ;    ;      ;        ;            ; data path                                                                                                       ;
;   3.619 ;   0.234 ;    ; uTco ; 12     ; M4K_X13_Y8 ; altsyncram:u_sine_modgen_rom_ix21__ix62120z58995|altsyncram_0bk2:auto_generated|ram_block1a0~porta_address_reg3 ;
;   6.886 ;   3.267 ; RR ; CELL ; 1      ; M4K_X13_Y8 ; audio_out_0_                                                                                                    ;
+---------+---------+----+------+--------+------------+-----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------+
; Data Required Path                                                        ;
+---------+---------+----+------+--------+------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location   ; Element             ;
+---------+---------+----+------+--------+------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;            ; latch edge time     ;
; 4.362   ; 3.362   ;    ;      ;        ;            ; clock path          ;
;   4.362 ;   3.362 ; R  ;      ;        ;            ; clock network delay ;
; 4.322   ; -0.040  ;    ; uTsu ; 1      ; M4K_X13_Y8 ; audio_out_0_        ;
+---------+---------+----+------+--------+------------+---------------------+


