# 명령어 집합 구조: CISC와 RISC

CPU가 더 빠르게 동작하기 위한 병렬 처리 기법(파이프라이닝 등)을 적용하기 위해서는 명령어가 어떻게 설계되어야 하는지가 중요합니다. CPU의 언어 규격인 **명령어 집합 구조(ISA)**와 그 대표적인 두 갈래인 **CISC**, **RISC**를 정리합니다.

---

## 1. 명령어 집합 구조 (ISA, Instruction Set Architecture)

**ISA**는 CPU가 이해할 수 있는 명령어들의 모음이자, 하드웨어가 소프트웨어를 이해하기 위한 인터페이스(약속)입니다.

* **CPU의 언어**: 같은 소스 코드라도 ISA가 다르면 컴파일된 결과(어셈블리어/기계어)가 달라집니다.
* **구조적 영향**: ISA에 따라 레지스터의 종류, 개수, 명령어 해석 방식 등 CPU의 전체적인 설계 아키텍처가 결정됩니다.
* **대표 예시**: 인텔의 **x86/x86-64**, 애플/모바일 기기의 **ARM** 등.

---

## 2. CISC (Complex Instruction Set Computer)

복잡하고 다양한 명령어 집합을 사용하는 방식입니다.

* **특징**: 
    * **가변 길이 명령어**: 명령어의 크기와 형태가 다양합니다.
    * **강력한 명령어**: 하나의 명령어로 복잡한 기능을 수행할 수 있어, 프로그램을 구성하는 명령어 수가 적습니다.
* **장점**: 메모리 공간이 부족하던 시절, 적은 수의 명령어로 프로그램을 실행할 수 있어 효율적이었습니다.
* **단점**: 
    * 명령어마다 실행 시간이 제각각이라 **명령어 파이프라이닝** 효율이 떨어집니다.
    * 실제로는 전체 명령어 중 자주 쓰이는 20%의 명령어가 대다수(80%)의 작업을 처리한다는 비효율성이 발견되었습니다.

---

## 3. RISC (Reduced Instruction Set Computer)

명령어 집합의 수를 줄이고 단순화하여 효율을 극대화한 방식입니다.

* **특징**: 
    * **고정 길이 명령어**: 짧고 규격화된 명령어를 사용하여 대다수 **1클럭** 내에 실행됩니다.
    * **레지스터 중심**: 메모리 접근(Load/Store)을 최소화하고 범용 레지스터를 적극적으로 활용합니다.
* **장점**: 명령어가 정형화되어 있어 **명령어 파이프라이닝**에 매우 유리합니다.
* **단점**: 명령어 하나당 기능이 단순하므로, CISC에 비해 프로그램을 실행하는 데 더 많은 수의 명령어가 필요합니다.

---

## 4. CISC vs RISC 비교 요약

| 구분 | CISC | RISC |
| :--- | :--- | :--- |
| **명령어 성격** | 복잡하고 강력함 | 단순하고 적음 |
| **명령어 길이** | 가변 길이 | 고정 길이 |
| **파이프라이닝** | 불리함 | 유리함 |
| **메모리 접근** | 주소 지정 방식이 다양함 | 로드/스토어(최소화) |
| **레지스터** | 적음 | 많음 |

---

## 5. 현대 CPU의 설계 방향

오늘날의 CPU는 두 방식의 장점을 결합하여 발전하고 있습니다.

* **마이크로 명령어(Micro-operation)**: 인텔(CISC)과 같은 현대 CPU는 외부적으로는 CISC 명령어를 받지만, 내부적으로는 이를 RISC 형태의 짧은 단위로 쪼개어 실행함으로써 파이프라이닝 효율을 극대화합니다.

