Flow report for JK02FPGA
Thu Nov 22 18:52:50 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Flow Summary                                                                          ;
+------------------------------------+--------------------------------------------------+
; Flow Status                        ; Successful - Thu Nov 22 18:52:45 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; JK02FPGA                                         ;
; Top-level Entity Name              ; JK02FPGA                                         ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 1,844 / 6,272 ( 29 % )                           ;
;     Total combinational functions  ; 1,144 / 6,272 ( 18 % )                           ;
;     Dedicated logic registers      ; 1,497 / 6,272 ( 24 % )                           ;
; Total registers                    ; 1497                                             ;
; Total pins                         ; 34 / 92 ( 37 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 184,320 / 276,480 ( 67 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/22/2018 18:52:14 ;
; Main task         ; Compilation         ;
; Revision Name     ; JK02FPGA            ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                          ;
+-------------------------------------+--------------------------------------------------------------------------------+---------------+-------------+----------------------+
; Assignment Name                     ; Value                                                                          ; Default Value ; Entity Name ; Section Id           ;
+-------------------------------------+--------------------------------------------------------------------------------+---------------+-------------+----------------------+
; COMPILER_SIGNATURE_ID               ; 167690709009766.154288393425872                                                ; --            ; --          ; --                   ;
; ENABLE_SIGNALTAP                    ; On                                                                             ; --            ; --          ; --                   ;
; IP_TOOL_NAME                        ; ALTPLL                                                                         ; --            ; --          ; --                   ;
; IP_TOOL_NAME                        ; ALTPLL                                                                         ; --            ; --          ; --                   ;
; IP_TOOL_VERSION                     ; 13.0                                                                           ; --            ; --          ; --                   ;
; IP_TOOL_VERSION                     ; 13.0                                                                           ; --            ; --          ; --                   ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                             ; --            ; --          ; --                   ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                              ; --            ; --          ; --                   ;
; MISC_FILE                           ; ../JK02/altpll0.bsf                                                            ; --            ; --          ; --                   ;
; MISC_FILE                           ; ../JK02/altpll0_bb.v                                                           ; --            ; --          ; --                   ;
; MISC_FILE                           ; ../JK02/altpll0.ppf                                                            ; --            ; --          ; --                   ;
; MISC_FILE                           ; EPLL.bsf                                                                       ; --            ; --          ; --                   ;
; MISC_FILE                           ; EPLL_bb.v                                                                      ; --            ; --          ; --                   ;
; MISC_FILE                           ; EPLL.ppf                                                                       ; --            ; --          ; --                   ;
; NUM_PARALLEL_PROCESSORS             ; All                                                                            ; --            ; --          ; --                   ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS      ; Half Signal Swing                                                              ; --            ; --          ; --                   ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS      ; Half Signal Swing                                                              ; --            ; --          ; --                   ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS     ; Half Vccio                                                                     ; --            ; --          ; --                   ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS     ; Half Vccio                                                                     ; --            ; --          ; --                   ;
; PARTITION_COLOR                     ; 16764057                                                                       ; --            ; --          ; Top                  ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                          ; --            ; --          ; Top                  ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                         ; --            ; --          ; Top                  ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                            ; --            ; --          ; --                   ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                          ; --            ; --          ; --                   ;
; PROJECT_OUTPUT_DIRECTORY            ; output_files                                                                   ; --            ; --          ; --                   ;
; SLD_FILE                            ; F:/FPGAprj/JK02ABT20181121/stp_dsp_auto_stripped.stp                           ; --            ; --          ; --                   ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                            ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                            ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                  ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                  ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334528                                                        ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                         ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                  ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                     ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                 ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                              ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                         ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                   ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                            ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                       ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                   ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=4096                                                          ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=4096                                                          ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=4                                                                ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=4                                                             ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=00000000000000000000000000000000000000                      ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=38                                                   ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=14111                                                      ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                           ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                  ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=28561                                                      ; --            ; --          ; auto_signaltap_0     ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334529                                                        ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                         ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                  ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                     ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                 ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                              ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                         ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                   ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                            ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                       ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                   ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                  ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=00000000000000000000000000                                  ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=26                                                   ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=4096                                                          ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=4096                                                          ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=41                                                               ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=41                                                            ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=34487                                                      ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=26937                                                      ; --            ; --          ; auto_signaltap_PC104 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_JK02FPGA_auto_signaltap_PC104_1_8f30, ; --            ; --          ; auto_signaltap_PC104 ;
; SMART_RECOMPILE                     ; On                                                                             ; Off           ; --          ; --                   ;
; USE_SIGNALTAP_FILE                  ; stp_dsp.stp                                                                    ; --            ; --          ; --                   ;
+-------------------------------------+--------------------------------------------------------------------------------+---------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:15     ; 1.0                     ; 4722 MB             ; 00:00:14                           ;
; Fitter                    ; 00:00:12     ; 1.3                     ; 5196 MB             ; 00:00:13                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 4584 MB             ; 00:00:02                           ;
; TimeQuest Timing Analyzer ; 00:00:04     ; 1.3                     ; 4678 MB             ; 00:00:04                           ;
; Total                     ; 00:00:32     ; --                      ; --                  ; 00:00:33                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; DESKTOP-0NLA0HC  ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; DESKTOP-0NLA0HC  ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; DESKTOP-0NLA0HC  ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; DESKTOP-0NLA0HC  ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off JK02FPGA -c JK02FPGA
quartus_fit --read_settings_files=off --write_settings_files=off JK02FPGA -c JK02FPGA
quartus_asm --read_settings_files=off --write_settings_files=off JK02FPGA -c JK02FPGA
quartus_sta JK02FPGA -c JK02FPGA



