<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2018.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="38" Path="U:/VHDL Test/CS2022 Assignment 1/Final_Implementation/Final_Implementation.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="a08140444d68416aa2f3ba807e8494b2"/>
    <Option Name="Part" Val="xc7vx485tffg1157-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSAVendor" Val="xilinx"/>
    <Option Name="DSANumComputeUnits" Val="60"/>
    <Option Name="WTXSimLaunchSim" Val="23"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/16_bit_reg.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/imports/new/16_bit_reg.vhd"/>
          <Attr Name="ImportTime" Val="1552039982"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/Arithmetic Circuit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/Arithmetic Circuit.vhd"/>
          <Attr Name="ImportTime" Val="1552667512"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/B_input_logic.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/B_input_logic.vhd"/>
          <Attr Name="ImportTime" Val="1551094991"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/alu_16bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/alu_16bit.vhd"/>
          <Attr Name="ImportTime" Val="1552667160"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/decoder_3to8.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/imports/new/decoder_3to8.vhd"/>
          <Attr Name="ImportTime" Val="1552039973"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/full_adder.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/full_adder.vhd"/>
          <Attr Name="ImportTime" Val="1551962498"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/functional_unit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/functional_unit.vhd"/>
          <Attr Name="ImportTime" Val="1552668187"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/logic_circuit_16bits.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/logic_circuit_16bits.vhd"/>
          <Attr Name="ImportTime" Val="1551964021"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/logic_circuit_bitslice.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/logic_circuit_bitslice.vhd"/>
          <Attr Name="ImportTime" Val="1552557043"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/mux2_16bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/imports/new/mux2_16bit.vhd"/>
          <Attr Name="ImportTime" Val="1552044304"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mux2_1bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/mux2_1bit.vhd"/>
          <Attr Name="ImportTime" Val="1551962516"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mux3_1bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/mux3_1bit.vhd"/>
          <Attr Name="ImportTime" Val="1551966964"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mux4_1bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/mux4_1bit.vhd"/>
          <Attr Name="ImportTime" Val="1551962538"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/mux8_16bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/imports/new/mux8_16bit.vhd"/>
          <Attr Name="ImportTime" Val="1552045291"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/register_file.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/imports/new/register_file.vhd"/>
          <Attr Name="ImportTime" Val="1551970690"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/ripple_adder_16bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/ripple_adder_16bit.vhd"/>
          <Attr Name="ImportTime" Val="1552657805"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/shifter_unit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/shifter_unit.vhd"/>
          <Attr Name="ImportTime" Val="1551967987"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/zero_detector_16bit.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/zero_detector_16bit.vhd"/>
          <Attr Name="ImportTime" Val="1552468627"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/datapath.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/sources_1/new/datapath.vhd"/>
          <Attr Name="ImportTime" Val="1552668667"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/memory_512_16bit.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/control_memory_256_28bit.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="datapath"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/new/control_memory_256_28bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/new/mem_512_16bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="datapath"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Datapath_Simulations" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Datapath_Simulations">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/B_input_logic_sim/new/B_input_logic_tb.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/B_input_logic_sim/new/B_input_logic_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552555850"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/shifter_unit_sim/new/shifter_unit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/shifter_unit_sim/new/shifter_unit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552479356"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/arithmetic_circuit_sim/new/arithmetic_circuit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/arithmetic_circuit_sim/new/arithmetic_circuit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552658537"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/register_file_sim/new/registerfile_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/register_file_sim/new/registerfile_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552303871"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/ripple_adder_16bit_sim/new/ripple_adder_16bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/ripple_adder_16bit_sim/new/ripple_adder_16bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552658340"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/alu_16bit_sim/new/alu_16bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/alu_16bit_sim/new/alu_16bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552658839"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/mux3_1bit_sim/new/mux3_1bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/mux3_1bit_sim/new/mux3_1bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552470732"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/mux2_16_bit_sim/new/mux2_16bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/mux2_16_bit_sim/new/mux2_16bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552045324"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/zero_detector_sim/new/zero_detector_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/zero_detector_sim/new/zero_detector_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552468552"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/logic_circuit_16bits_sim/new/logic_circuit_16bits_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/logic_circuit_16bits_sim/new/logic_circuit_16bits_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552558654"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/mux8_16bit_sim/new/mux8_16bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/mux8_16bit_sim/new/mux8_16bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552045271"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/mux4_1bit_sim/new/mux4_1bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/mux4_1bit_sim/new/mux4_1bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552472397"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/datapath_sim/new/datapath_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/datapath_sim/new/datapath_tb.vhd"/>
          <Attr Name="ImportTime" Val="1553182913"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/functional_unit_sim/new/functional_unit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/functional_unit_sim/new/functional_unit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552667946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/logic_circuit_bitslice_sim/new/logic_circuit_bitslice_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/logic_circuit_bitslice_sim/new/logic_circuit_bitslice_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552558038"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/mux2_1bit_sim/new/mux2_1bit_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/mux2_1bit_sim/new/mux2_1bit_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552469301"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/reg16_sim/new/reg16_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/reg16_sim/new/reg16_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552046876"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Datapath_Simulations/imports/Assignment2.srcs/full_adder_sim/new/full_adder_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../Assignment2/Assignment2.srcs/full_adder_sim/new/full_adder_tb.vhd"/>
          <Attr Name="ImportTime" Val="1552658291"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="B_input_logic_tb"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7vx485tffg1157-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" State="current" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
        <Step Id="synth_design"/>
      </Strategy>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7vx485tffg1157-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" State="current" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
  <Board/>
</Project>
