1.  多核处理器：在一块继承电路上包含多个处理器（“核”）的微处理器      
2.  程序性能        

    |软件或者硬件组成元素|钙元素如何影响性能|     
    |:------------------:|:----------------:|   
    |算法|决定了源码级别语句的数量和I/O操作的数量|      
    |编程语言、编译器和体系结构|决定了每条源码级别语句对应的计算机指令数量|     
    |处理器和存储系统|决定了指令的执行速度|     
    |I/O系统（硬件和操作系统）|决定了I/O操作可能的执行速度|     
3.  计算机体系结构中的8个伟大思想     
    1.  面向摩尔定律设计：摩尔定律指出单芯片上所集成的晶体管资源每18-24个月翻一番，不懂     
    2.  使用抽象简化设计：提升硬件和软件生产率的主要技术之一是是用抽象来表示不同的设计层次--隐藏低层次细节以提供给高层次一个更为简单的模型。符合设计原则的 依赖倒置原则      
    3.  加速经常性事件       
    4.  通过并行提高性能      
    5.  流水线: 这个流水线也特别复杂      
    6.  通过预测提高性能：假设预测错误中恢复的代价并不高，且预测相对准确，则平均来说进行预测并开始工作可能会比等到明确结果后再执行更快，分支与冒险   
    7.  存储层次：缓存      
    8.  通过冗余提升可靠性  不懂        
4.  计算机五个组成部分：输入、输出、存储器、数据通路（在计算机中也称为运算器）、控制器，后面两个通常合称为处理器，这也是冯诺依曼架构      
5.  控制器：处理器中根据程序的指令指挥数据通路、存储器和I/O设备的部分   
6.  内存：程序运行时的存储空间，同事还存储程序运行时所需的数据，内存由多片DRAM芯片组成，在访问时，无论数据存储在什么位置，DRAM访问内存所需的时间基本相同。      
7.  DRAM：动态随机访问存储器，集成电路形式的存储器，可随机访问任何地址的内存    
8.  告诉缓存是一种小而快的存储器，一般作为DRAM的缓冲。告诉缓存采用的是另外一种存储技术，称为静态随机访问存储器-SRAM，其速度更快而且不那么秘籍，因此比DRAM贵。SRAM和DRAM是存储器层次中的两个层次      
9.  硬件与底层软件之间的接口--这一抽象，被明明为计算机指令系统体系结构，或者简称为体系结构。计算机体系结构包含了程序员正确编写二进制机器语言程序所需的全部信息，如指令、I/O设备，寄存器、存储器访问等等。     
10.  提供给应用程序员的基本指令系统和操作系统接口合称为应用二进制接口（ABI）      
11.  应用二进制接口：用户部分的指令加上应用程序员调用的操作系统接口，定义了二进制层次可移植的计算机的标准。      
12.  无论硬件还是软件都可以是用抽象分成多个层次，每个较低的层次把细节对上层隐藏起来。抽象层次中的一个关键接口是指令系统体系结构--硬件和底层软件之间的接口。      
13.  主存储：就是内存或者缓存，辅助存储：就是硬盘     
14.  局域网：根据传输举例和速率的特点，以太网可以将一座建筑物中同一层的计算机连接起来，这就是其中的一个局域网的例子。局域网通过交换机进行连接，可以提供路由与安全服务。广域网：可以跨越大陆，是因特网的骨干构成，可支持万维网，它通常以光纤为基础并从通信公司租用。      
15.  芯片的制造从硅开始，它是一种半导体，导电能力步枪。是用特殊的化学方法，可以对硅添加某种采莲哦，将其细微的区域转变为以下三种类型之一：      
     + 优秀的道题（细微的铜线或者铝线）   
     + 优秀的绝缘体（类似于塑料或者玻璃膜）     
     + 可在特殊条件下导电或者绝缘的区域（作为开关）     
     晶体管就属于第三种类型。     
16.  评价性能的指标：响应时间，吞吐率     
17.  响应时间：     
     > 性能 - 1/执行时间      
18.  响应时间用我们普通的时间（壁钟）来表示不太准确，因为一个计算机可能同时在运行多个程序。所以我们可以是用CPU执行时间，简称为CPU时间，只表示在CPU上花费的时间，而不包括等待I/O或者运行其他程序的时间。需要注意的是，用户所感受到的时程序的运行时间，而不是CPU时间。CPU时间还可以进一步分为用于用户程序的时间（用户态）和操作系统为用户程序执行相关任务花费的CPU时间。前置是用户CPU时间，后者是系统CPU时间。为了一致，我们保持区分给予相应时间的性能和给予CPU执行时间的性能。我们是用系统性能表示空载系统的相应时间，并用术语CPU性能表示用户CPU时间。     
19.  虽然我们上面度量性能的是时间，但是对于计算机设计者而言，一般使用时钟周期数表示。而且有时候还会用时钟频率，即时钟周期的倒数。      
20.  一个简单的公式可以将最基本的指标（时钟周期数和时钟周期长度）与CPU时间联系起来：      
     > 程序的CPU执行时间=程序的CPU时钟周期数x时钟周期长度   
     > 程序的CPU执行时间=程序的CPU时钟周期数/时钟频率     
     这个公式表明，硬件设计者减少程序执行所需的CPU时钟周期数或者缩短时钟周期长度，就能改进性能。        
21.  一般情况下，由于编译器明确生成了要执行的指令，且计算机必须通过执行指令来运行程序，因此执行时间必然依赖于程序中的指令数。一种考虑执行时间的方法是：执行时间等于执行的指令数乘以每条指令的平均时间：    
     > CPU时钟周期数=程序的指令数x指令平均时钟周期数        
     指令平均时钟周期数，表示执行每条指令所需的时钟周期平均数，缩写为CPR（clock cycle per instruction）。     
22.  所以经典的CPU性能公式：      
     > CPU时间=指令数xCPIx时钟周期长度
     > CPU时间=指令数xCPI/时钟频率      
23.  算法、编程语言、编译器、体系结构是如何影响性能的：   
     |硬件或者软件指标|影响什么|如何影响|       
     |:--:|:--:|:--:|     
     |算法|指令数，CPI|算法决定源程序执行指令的数目，从而也决定了CPU执行指令的树木。算法也可能通过是用较快或者较慢的指令影响CPI。例如，当算法是用更多的除法运算时，将会导致CPI增大|      
     |编程语言|指令数，CPI|编程语言显然会影响指令数，因为编程语言中的语句，必须翻译为指令，从而决定了指令数。编程语言也可以影响CPI，例如，Java语言充分支持数据抽象，因此将进行间接调用，需要是用CPI较高的指令|        
     |编译器|指令数，CPI|因为编译器决定了源程序到计算机指令的翻译过程，所以编译器的效率既影响指令数又影响CPI。编译器的角色可能很复杂，并以多重方式影响CPI|      
     |指令系统体系结构|指令数，时钟频率，CPI|指令系统体系结构影响CPU性能的所有三个方面，因为它影响完成某功能所需的指令数，每条指令的周期数以及处理器的时钟频率|     
24.  CPI，IPC（Instruction Per Clock Cycle）可以代替指令平均执行周期数CPI。如一个处理器每时钟周期平均可执行2跳指令，则它的IPC=2， CPI=0.5    
25.  虽然时钟周期长度传统上是固定的，但是为了节省能量或者暂时提升性能，当今的计算机可以是用不同的时钟频率，因此我们需要对程序是用平均时钟频率。例如，Intel core i7处理器在过热之前可以暂时将时钟频率提升10%， Intel称之为快速模式。      
26.  当前在集成电路技术中占统治低位的时CMOS（互补性金属氧化半导体），其主要的能耗来源是动态能耗，即在晶体管快关过程中产生的能耗，即晶体管的状态从0翻转到1或者从1反转道0小号的能量。动态能耗取决于每个晶体管的负载电容和工作电压：      
     > 能耗 正比于 负载电容 x 电压的平方     
     这个等式表示的时0->1->0或者1->0->1的逻辑转换过程中消耗的能量。一个晶体管小号的能量为：      
     > 能耗 正比于 1/2 x 负载电容 x 电压的平方      
     每个晶体管需要的功耗是一次翻转需要的能耗和开关频率的乘积：      
     > 功耗 正比于 1/2 x 负载电容 x 电压的平方 x 开关频率     
     开关频率是时钟频率的函数，负载电容是链接到输出上的晶体管数量和工艺的函数，该函数决定了导线和晶体管的电容。所以一般在提升主频的同时会降低电压。但目前存在的问题是电压继续下降会使晶体管的泄漏电流过大，目前40……的功耗是由于泄漏电流造成的。      
27.  虽然动态能耗时CMOS能耗的主要来源，但是静态能耗也是存在的，因为即使在晶体管关闭的情况下，也有泄漏电流存在。因此只要增加晶体管的树木，即使这些晶体管总是关闭的，也仍然会增加漏电能耗。人们采用各种各样的设计和工艺创新来控制电流泄漏，但是还是难以进一步降低电压。      
28.  功耗称为集成电路设计的挑战还有两个原因：     
     + 电源必须由外部输入并且分布到芯片的各个角落。现代微处理器通常是用几百个引脚作为电源和地线。多层次的芯片互联仅仅为了解决芯片的电源与地的分布比例问题。      
     + 功耗作为热量的形式散发，因此必须进行散热处理。服务器芯片的功耗可高达100W以上，因此芯片及外围系统的散热是仓储规模计算机的主要开销。      
29.  功耗的极限破事微处理器的设计发生巨变。在2006年，所有的桌面和服务器公司都在单个微处理器芯片中加入了多个处理器，以求更大的吞吐率，而不再继续追求降低单个程序运行在单个处理器上的相应时间。为了减少处理器和微处理器的混淆。一些公司将处理器作为”核（core）“的代称，这种语境下，微处理器就是多核处理器了。    
