# 时钟

## 全局时钟
全局时钟的定义是，其输出是直接连接到所有的资源上。
其输入是可以来自于专用的时钟信号输入引脚，也可以来自于PLL，或者内部晶振。
并且全局时钟是一个动态可控的时钟开关，可以在运行时控制时钟开关。
下面是一个以Gowin Tang Nano 9K的一个例子，DQCE是全局时钟的原语。
```verilog
module LED0_Flashing(
    output reg[5:0] led
);

reg[24:0] count;
reg ce;
wire clkout;
wire oscclk;

initial begin
    ce <= 0;
end

//将oscclk作为输入，ce是开关，输出到clkout上
DQCE MyDQCE(
    .clkin(oscclk),
    .clkout(clkout),
    .ce(ce)
);

//产生一个25Mhz的时钟，输出到oscclk上
OSC #(
    .FREQ_DIV(10),
    .DEVICE("GW1NR-9C")
) MyOSC (
    .OSCOUT(oscclk)
);

//把clkout作为时钟信号
always @(posedge clkout) begin
    if(count < 25'd2500_0000) begin
        count <= count + 1;
    end else begin
        count <= 25'd0;
        led <= ~led;
    end
end

endmodule
```
## PLL
锁相环（PLL，Phase-locked Loop），利用**外部输入的参考时钟信号**控制环路内部振荡信号的频率和相位。
PLL模块能够提供可以综合的时钟频率，通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。

### PLL原理
PLL的原理很容易，其实就是一个待反馈的电压控制振荡器。
![pll](./pages_hardware/fpga/res/pll.jpg)
如上图所示，
REFCLK：输入参考时钟信号
REFDIV：输入参考时钟信号的分频器
PFD：相位频率比较器
CHARGING PUMP：充电泵
LOOP FILTER：回路滤波器
VCO：电压控制振荡器
VCOCLK：电压控制振荡器产生的时钟信号
OUTDIV：输出时钟信号的分频器
FBDIV：Feedback DIV回馈信号分频器
FBCLK：回馈信号，用于和REFCLK进行比较

**理解PLL的关键，在于理解相位频率比较器。**
相位频率比较器（PFD）可以比较两个时钟的频率和相位，如果不相等就会产生一个误差。
这个误差进入充电泵，再进入回路滤波器，把时钟误差转换成电压，再给VCO，从而动态调整VCO的时钟信号输出。
那为什么需要FBCLK呢？
举个例子：
从10Mhz想要倍频到100Mhz，则REFCLK=10，VCOCLK=100
但是我们知道，相位比较器要求频率相同才能进行比较，所以我们需要经过FBDIV，把VCODIV / FBDIV = REFCLK
则可确定FBDIV=10，这样把FBCLK，送进PFD，才能和REFCLK进行正确的比较。
如果直接把VCOCLK和REFCLK进行比较，频率都不相同，怎么进行相位比较呢？

### 相位比较器原理
设fr是基准时钟信号，fo是VCO的输出时钟信号。
![pll2](./pages_hardware/fpga/res/pll2.png)
当fr相位快于fo的时候，相位比较器输出正脉冲
当fr相位等于fo的时候，相位比较器输出高阻态
当fr相位慢于fo的时候，相位比较器输出负脉冲
这个PD脉波信号经过回路滤波器(LoopFilter)的积分，便可以得到直流电压VR，可以控制VCO电路。


## 参考
[CLK](https://zhuanlan.zhihu.com/p/24534893)