Fitter report for Proj
Mon Oct 11 16:23:54 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 11 16:23:54 2021            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; Proj                                             ;
; Top-level Entity Name              ; Proj                                             ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE115F29C7                                    ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 468 / 114,480 ( < 1 % )                          ;
;     Total combinational functions  ; 402 / 114,480 ( < 1 % )                          ;
;     Dedicated logic registers      ; 246 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 246                                              ;
; Total pins                         ; 137 / 529 ( 26 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  11.5%      ;
;     Processors 5-6         ;   7.7%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; hsync         ; Missing drive strength ;
; vsync         ; Missing drive strength ;
; vga_clk       ; Missing drive strength ;
; vga_blank     ; Missing drive strength ;
; vga_sync      ; Missing drive strength ;
; sram_ce       ; Missing drive strength ;
; sram_oe       ; Missing drive strength ;
; sram_lb       ; Missing drive strength ;
; sram_ub       ; Missing drive strength ;
; sram_we       ; Missing drive strength ;
; mclk          ; Missing drive strength ;
; bclk          ; Missing drive strength ;
; adclrc        ; Missing drive strength ;
; daclrc        ; Missing drive strength ;
; dacdat        ; Missing drive strength ;
; HEX0[0]       ; Missing drive strength ;
; HEX0[1]       ; Missing drive strength ;
; HEX0[2]       ; Missing drive strength ;
; HEX0[3]       ; Missing drive strength ;
; HEX0[4]       ; Missing drive strength ;
; HEX0[5]       ; Missing drive strength ;
; HEX0[6]       ; Missing drive strength ;
; HEX6[0]       ; Missing drive strength ;
; HEX6[1]       ; Missing drive strength ;
; HEX6[2]       ; Missing drive strength ;
; HEX6[3]       ; Missing drive strength ;
; HEX6[4]       ; Missing drive strength ;
; HEX6[5]       ; Missing drive strength ;
; HEX6[6]       ; Missing drive strength ;
; HEX7[0]       ; Missing drive strength ;
; HEX7[1]       ; Missing drive strength ;
; HEX7[2]       ; Missing drive strength ;
; HEX7[3]       ; Missing drive strength ;
; HEX7[4]       ; Missing drive strength ;
; HEX7[5]       ; Missing drive strength ;
; HEX7[6]       ; Missing drive strength ;
; LEDG[0]       ; Missing drive strength ;
; LEDG[1]       ; Missing drive strength ;
; LEDG[2]       ; Missing drive strength ;
; LEDG[3]       ; Missing drive strength ;
; LEDG[4]       ; Missing drive strength ;
; LEDG[5]       ; Missing drive strength ;
; LEDG[6]       ; Missing drive strength ;
; LEDG[7]       ; Missing drive strength ;
; LEDG[8]       ; Missing drive strength ;
; LEDR[0]       ; Missing drive strength ;
; LEDR[1]       ; Missing drive strength ;
; LEDR[2]       ; Missing drive strength ;
; LEDR[3]       ; Missing drive strength ;
; LEDR[4]       ; Missing drive strength ;
; LEDR[5]       ; Missing drive strength ;
; LEDR[6]       ; Missing drive strength ;
; LEDR[7]       ; Missing drive strength ;
; LEDR[8]       ; Missing drive strength ;
; LEDR[9]       ; Missing drive strength ;
; LEDR[10]      ; Missing drive strength ;
; LEDR[11]      ; Missing drive strength ;
; LEDR[12]      ; Missing drive strength ;
; LEDR[13]      ; Missing drive strength ;
; LEDR[14]      ; Missing drive strength ;
; LEDR[15]      ; Missing drive strength ;
; LEDR[16]      ; Missing drive strength ;
; LEDR[17]      ; Missing drive strength ;
; sram_addr[19] ; Missing drive strength ;
; sram_addr[18] ; Missing drive strength ;
; sram_addr[17] ; Missing drive strength ;
; sram_addr[16] ; Missing drive strength ;
; sram_addr[15] ; Missing drive strength ;
; sram_addr[14] ; Missing drive strength ;
; sram_addr[13] ; Missing drive strength ;
; sram_addr[12] ; Missing drive strength ;
; sram_addr[11] ; Missing drive strength ;
; sram_addr[10] ; Missing drive strength ;
; sram_addr[9]  ; Missing drive strength ;
; sram_addr[8]  ; Missing drive strength ;
; sram_addr[7]  ; Missing drive strength ;
; sram_addr[6]  ; Missing drive strength ;
; sram_addr[5]  ; Missing drive strength ;
; sram_addr[4]  ; Missing drive strength ;
; sram_addr[3]  ; Missing drive strength ;
; sram_addr[2]  ; Missing drive strength ;
; sram_addr[1]  ; Missing drive strength ;
; sram_addr[0]  ; Missing drive strength ;
; vga_b[7]      ; Missing drive strength ;
; vga_b[6]      ; Missing drive strength ;
; vga_b[5]      ; Missing drive strength ;
; vga_b[4]      ; Missing drive strength ;
; vga_b[3]      ; Missing drive strength ;
; vga_b[2]      ; Missing drive strength ;
; vga_b[1]      ; Missing drive strength ;
; vga_b[0]      ; Missing drive strength ;
; vga_g[7]      ; Missing drive strength ;
; vga_g[6]      ; Missing drive strength ;
; vga_g[5]      ; Missing drive strength ;
; vga_g[4]      ; Missing drive strength ;
; vga_g[3]      ; Missing drive strength ;
; vga_g[2]      ; Missing drive strength ;
; vga_g[1]      ; Missing drive strength ;
; vga_g[0]      ; Missing drive strength ;
; vga_r[7]      ; Missing drive strength ;
; vga_r[6]      ; Missing drive strength ;
; vga_r[5]      ; Missing drive strength ;
; vga_r[4]      ; Missing drive strength ;
; vga_r[3]      ; Missing drive strength ;
; vga_r[2]      ; Missing drive strength ;
; vga_r[1]      ; Missing drive strength ;
; vga_r[0]      ; Missing drive strength ;
; sram_data[15] ; Missing drive strength ;
; sram_data[14] ; Missing drive strength ;
; sram_data[13] ; Missing drive strength ;
; sram_data[12] ; Missing drive strength ;
; sram_data[11] ; Missing drive strength ;
; sram_data[10] ; Missing drive strength ;
; sram_data[9]  ; Missing drive strength ;
; sram_data[8]  ; Missing drive strength ;
; sram_data[7]  ; Missing drive strength ;
; sram_data[6]  ; Missing drive strength ;
; sram_data[5]  ; Missing drive strength ;
; sram_data[4]  ; Missing drive strength ;
; sram_data[3]  ; Missing drive strength ;
; sram_data[2]  ; Missing drive strength ;
; sram_data[1]  ; Missing drive strength ;
; sram_data[0]  ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; HEX1[0]    ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]    ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]    ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]    ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]    ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]    ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]    ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]    ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]    ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]    ; PIN_W27       ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]    ; PIN_W28       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]    ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]    ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]    ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]    ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]    ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]    ; PIN_AB19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]    ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]    ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]    ; PIN_AH21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]    ; PIN_AD18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]    ; PIN_AG19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; SW[10]     ; PIN_AC24      ; QSF Assignment ;
; Location ;                ;              ; SW[11]     ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; SW[12]     ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; SW[13]     ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; SW[14]     ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; SW[15]     ; PIN_AA22      ; QSF Assignment ;
; Location ;                ;              ; SW[16]     ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; SW[17]     ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; SW[6]      ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; SW[7]      ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; SW[8]      ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; SW[9]      ; PIN_AB25      ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 950 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 950 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 940     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in X:/KURSKOD/tsiu03 Systemkonstruktion/TSIU03-VHDL-Gang/Code/Johans Tester/Quartus_proj/output_files/Proj.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 468 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 222                     ;
;     -- Register only                        ; 66                      ;
;     -- Combinational with a register        ; 180                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 145                     ;
;     -- 3 input functions                    ; 174                     ;
;     -- <=2 input functions                  ; 83                      ;
;     -- Register only                        ; 66                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 266                     ;
;     -- arithmetic mode                      ; 136                     ;
;                                             ;                         ;
; Total registers*                            ; 246 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 246 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 32 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 137 / 529 ( 26 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 7%            ;
; Maximum fan-out                             ; 246                     ;
; Highest non-global fan-out                  ; 198                     ;
; Total fan-out                               ; 2392                    ;
; Average fan-out                             ; 2.40                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 468 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 222                    ; 0                              ;
;     -- Register only                        ; 66                     ; 0                              ;
;     -- Combinational with a register        ; 180                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 145                    ; 0                              ;
;     -- 3 input functions                    ; 174                    ; 0                              ;
;     -- <=2 input functions                  ; 83                     ; 0                              ;
;     -- Register only                        ; 66                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 266                    ; 0                              ;
;     -- arithmetic mode                      ; 136                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 246                    ; 0                              ;
;     -- Dedicated logic registers            ; 246 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 32 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 137                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 16                     ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 16                     ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2387                   ; 5                              ;
;     -- Registered Connections               ; 557                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 32                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 14                     ; 0                              ;
;     -- Output Ports                         ; 107                    ; 0                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; KEY0    ; M23   ; 6        ; 115          ; 40           ; 7            ; 198                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY1    ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY2    ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY3    ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; PS2_CLK ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; PS2_DAT ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]   ; AB28  ; 5        ; 115          ; 17           ; 0            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]   ; AC28  ; 5        ; 115          ; 14           ; 0            ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]   ; AC27  ; 5        ; 115          ; 15           ; 7            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]   ; AD27  ; 5        ; 115          ; 13           ; 7            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]   ; AB27  ; 5        ; 115          ; 18           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]   ; AC26  ; 5        ; 115          ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; adcdat  ; D2    ; 1        ; 0            ; 68           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk     ; Y2    ; 2        ; 0            ; 36           ; 14           ; 246                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adclrc        ; C2    ; 1        ; 0            ; 69           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bclk          ; F2    ; 1        ; 0            ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dacdat        ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; daclrc        ; E3    ; 1        ; 0            ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync         ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mclk          ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_addr[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ce       ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_lb       ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_oe       ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ub       ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_we       ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_blank     ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_clk       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_sync      ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync         ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                           ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; sram_data[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[0]~en (inverted)  ; -                   ;
; sram_data[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[10]~en (inverted) ; -                   ;
; sram_data[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[11]~en (inverted) ; -                   ;
; sram_data[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[12]~en (inverted) ; -                   ;
; sram_data[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[13]~en (inverted) ; -                   ;
; sram_data[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[14]~en (inverted) ; -                   ;
; sram_data[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[15]~en (inverted) ; -                   ;
; sram_data[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[1]~en (inverted)  ; -                   ;
; sram_data[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[2]~en (inverted)  ; -                   ;
; sram_data[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[3]~en (inverted)  ; -                   ;
; sram_data[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[4]~en (inverted)  ; -                   ;
; sram_data[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[5]~en (inverted)  ; -                   ;
; sram_data[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[6]~en (inverted)  ; -                   ;
; sram_data[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[7]~en (inverted)  ; -                   ;
; sram_data[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[8]~en (inverted)  ; -                   ;
; sram_data[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_control:inst3|DATA_SRAM[9]~en (inverted)  ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; vga_b[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; vga_b[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; vga_b[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; vga_b[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; vga_b[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; vga_b[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; hsync                   ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; vga_r[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; vga_r[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; vga_b[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 56 ( 21 % ) ; 3.3V          ; --           ;
; 2        ; 17 / 63 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 73 ( 36 % ) ; 3.3V          ; --           ;
; 4        ; 13 / 71 ( 18 % ) ; 3.3V          ; --           ;
; 5        ; 7 / 65 ( 11 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 29 / 71 ( 41 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; vga_b[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; vga_b[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; vga_clk                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; sram_addr[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; sram_addr[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; sram_addr[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; sram_addr[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; sram_addr[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; sram_addr[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; sram_addr[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; sram_addr[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; sram_addr[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; sram_ub                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; sram_addr[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; sram_addr[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; sram_addr[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; sram_data[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; sram_data[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; sram_addr[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; sram_lb                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; sram_oe                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; sram_addr[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; sram_data[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; sram_data[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; sram_data[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; sram_data[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; sram_addr[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; sram_addr[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; sram_we                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; sram_addr[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; sram_data[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; sram_data[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; sram_addr[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; sram_data[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; sram_data[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; sram_ce                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; sram_data[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; sram_data[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; sram_data[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; sram_data[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; sram_data[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; sram_data[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; vga_g[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; vga_b[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; vga_b[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; adclrc                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; vga_g[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; vga_g[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; vga_sync                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; vga_b[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; vga_b[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; vsync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; dacdat                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; adcdat                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; vga_r[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; vga_b[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; vga_b[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; mclk                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; daclrc                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; vga_r[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; vga_r[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; bclk                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; vga_g[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; vga_g[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; vga_blank                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; vga_r[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; vga_g[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; vga_r[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; vga_g[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; hsync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; vga_r[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; vga_r[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; vga_g[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; vga_r[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY1                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY0                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY2                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY3                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; sram_addr[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; sram_addr[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |Proj                                          ; 468 (0)     ; 246 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 137  ; 0            ; 222 (0)      ; 66 (0)            ; 180 (0)          ; |Proj                                                                                                                  ; work         ;
;    |ECHO_GEN:inst2|                            ; 294 (246)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (145)    ; 16 (16)           ; 85 (85)          ; |Proj|ECHO_GEN:inst2                                                                                                   ; work         ;
;       |lpm_mult:Mult0|                         ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |Proj|ECHO_GEN:inst2|lpm_mult:Mult0                                                                                    ; work         ;
;          |multcore:mult_core|                  ; 48 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (34)      ; 0 (0)             ; 0 (0)            ; |Proj|ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;             |mpar_add:padder|                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Proj|ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Proj|ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_qgh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Proj|ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ; work         ;
;    |SRAM_control:inst3|                        ; 92 (92)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 18 (18)           ; 53 (53)          ; |Proj|SRAM_control:inst3                                                                                               ; work         ;
;    |SndDriver:inst|                            ; 82 (1)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 32 (0)            ; 42 (0)           ; |Proj|SndDriver:inst                                                                                                   ; work         ;
;       |channel_mod:b2v_inst_left|              ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 16 (16)          ; |Proj|SndDriver:inst|channel_mod:b2v_inst_left                                                                         ; work         ;
;       |channel_mod:b2v_inst_right|             ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 16 (16)           ; 16 (16)          ; |Proj|SndDriver:inst|channel_mod:b2v_inst_right                                                                        ; work         ;
;       |ctrl:b2v_inst_ctrl|                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Proj|SndDriver:inst|ctrl:b2v_inst_ctrl                                                                                ; work         ;
;    |my_mux:inst1|                              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Proj|my_mux:inst1                                                                                                     ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; hsync         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_clk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_blank     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_sync      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_ce       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_oe       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_lb       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_ub       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_we       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mclk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bclk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adclrc        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; daclrc        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dacdat        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY1          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY2          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY3          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sram_data[15] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[14] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sram_data[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[11] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[9]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sram_data[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sram_data[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sram_data[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sram_data[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY0          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdat        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; PS2_CLK                                                                  ;                   ;         ;
; PS2_DAT                                                                  ;                   ;         ;
; KEY1                                                                     ;                   ;         ;
; KEY2                                                                     ;                   ;         ;
; KEY3                                                                     ;                   ;         ;
; sram_data[15]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[15]                              ; 0                 ; 6       ;
; sram_data[14]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[14]~feeder                       ; 1                 ; 6       ;
; sram_data[13]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[13]~feeder                       ; 0                 ; 6       ;
; sram_data[12]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[12]~feeder                       ; 0                 ; 6       ;
; sram_data[11]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[11]~feeder                       ; 0                 ; 6       ;
; sram_data[10]                                                            ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[10]~feeder                       ; 0                 ; 6       ;
; sram_data[9]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[9]~feeder                        ; 1                 ; 6       ;
; sram_data[8]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[8]~feeder                        ; 0                 ; 6       ;
; sram_data[7]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[7]~feeder                        ; 0                 ; 6       ;
; sram_data[6]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[6]~feeder                        ; 0                 ; 6       ;
; sram_data[5]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[5]~feeder                        ; 1                 ; 6       ;
; sram_data[4]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[4]~feeder                        ; 1                 ; 6       ;
; sram_data[3]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[3]~feeder                        ; 0                 ; 6       ;
; sram_data[2]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[2]~feeder                        ; 0                 ; 6       ;
; sram_data[1]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[1]~feeder                        ; 0                 ; 6       ;
; sram_data[0]                                                             ;                   ;         ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[0]                               ; 0                 ; 6       ;
; clk                                                                      ;                   ;         ;
; KEY0                                                                     ;                   ;         ;
;      - SRAM_control:inst3|PTR[0]                                         ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[15]               ; 1                 ; 6       ;
;      - SRAM_control:inst3|sram_we                                        ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|RW                                                 ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[1]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[3]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[9]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[2]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[8]                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[19]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[18]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[17]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[16]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[15]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[14]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[13]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[12]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[11]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[10]                                        ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[9]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[8]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[7]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[6]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[5]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[4]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[3]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[2]                                         ; 1                 ; 6       ;
;      - SRAM_control:inst3|PTR[1]                                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[4]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[5]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[6]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[7]                         ; 1                 ; 6       ;
;      - SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[0]                         ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[14]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[15]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[15]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[14]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[14]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[13]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[13]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[12]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[12]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[11]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[11]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[10]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[10]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[9]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[9]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[8]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[8]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[7]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[7]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[6]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[6]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[5]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[5]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[4]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[4]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[3]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[3]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[2]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[2]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[1]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[1]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[0]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[0]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[14]                ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset[19]~12                                      ; 1                 ; 6       ;
;      - SRAM_control:inst3|lrsel_change                                   ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset[17]~28                                      ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[13]               ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[15]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[15]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[14]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[14]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[13]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[13]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[12]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[12]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[11]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[11]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[10]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[10]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[9]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[9]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[8]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[8]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[7]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[7]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[6]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[6]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[5]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[5]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[4]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[4]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[3]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[3]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[2]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[2]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[1]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[1]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO4[0]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3[0]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[15]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[15]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[14]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[14]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[13]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[13]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[12]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[12]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[11]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[11]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[10]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[10]                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[9]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[9]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[8]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[8]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[7]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[7]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[6]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[6]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[5]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[5]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[4]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[4]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[3]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[3]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[2]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[2]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[1]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[1]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[0]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO1[0]                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|OUT_TMP[15]~48                                     ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[13]                ; 1                 ; 6       ;
;      - SRAM_control:inst3|lrsel_old                                      ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[15]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[15]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[14]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[14]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[13]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[13]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[12]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[12]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[11]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[11]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[10]~reg0                             ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[10]~en                               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[9]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[9]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[8]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[8]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[7]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[7]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[6]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[6]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[5]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[5]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[4]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[4]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[3]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[3]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[2]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[2]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[1]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[1]~en                                ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[0]~reg0                              ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_SRAM[0]~en                                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[12]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[12]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[11]               ; 1                 ; 6       ;
;      - SRAM_control:inst3|DATA_ECHO_OUT[0]~0                             ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[11]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[10]               ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[10]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[9]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[9]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[8]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[8]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[7]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[7]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[6]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[6]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[5]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[5]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[4]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[4]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[3]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[3]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[2]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[2]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[1]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[1]                 ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|TXReg[0]                ; 1                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|TXReg[0]                 ; 1                 ; 6       ;
; SW[3]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|Add0~0                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~0                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~1                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~2                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~0              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~43 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~45 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset~73                                          ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset[1]~76                                       ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset[0]~79                                       ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]    ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~1              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~2              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~3              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~4  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~19  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~20  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~23  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~24  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]    ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~48  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~50  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~51  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~52  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~53  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~54  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~55  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~56  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~58 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~59 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~60 ; 0                 ; 6       ;
; SW[2]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|Add0~2                                             ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|Add0~0                                             ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~0                                             ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~1                                             ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~2                                             ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~46 ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset~69                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset~72                                          ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset[1]~75                                       ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|offset[1]~78                                       ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~4  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~19  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~20  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]     ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~28 ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~48  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~50  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~54  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~56  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~57  ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~58 ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~60 ; 1                 ; 6       ;
; SW[0]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|Add1~0                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~2                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~46 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]    ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~1              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~2              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]    ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]     ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~23  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~24  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~28 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~49  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~50  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~52  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~55  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~57  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~59 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~60 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~61 ; 0                 ; 6       ;
; SW[1]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|Add0~4                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add0~2                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~0                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~1                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|Add1~2                                             ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~46 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset~67                                          ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset~69                                          ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|offset~72                                          ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]    ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~1              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~2              ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~4  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~19  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~20  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~23  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~24  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~28 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~48  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~50  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~52  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~54  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~56  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~57  ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~58 ; 0                 ; 6       ;
;      - ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~61 ; 0                 ; 6       ;
; adcdat                                                                   ;                   ;         ;
;      - SndDriver:inst|channel_mod:b2v_inst_left|RXReg[0]                 ; 0                 ; 6       ;
;      - SndDriver:inst|channel_mod:b2v_inst_right|RXReg[0]~feeder         ; 0                 ; 6       ;
; SW[4]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|ECHO4[15]~2                                        ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~0                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~2                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~3                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~4                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~5                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~6                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~7                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~8                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~9                                            ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~10                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~11                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~12                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~13                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~14                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~15                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO3~16                                           ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[15]~1                                        ; 1                 ; 6       ;
; SW[5]                                                                    ;                   ;         ;
;      - ECHO_GEN:inst2|ECHO4[15]~2                                        ; 1                 ; 6       ;
;      - ECHO_GEN:inst2|ECHO2[15]~1                                        ; 1                 ; 6       ;
+--------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+------------------------------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location         ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ECHO_GEN:inst2|ECHO1[15]~2                           ; LCCOMB_X6_Y7_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|ECHO2[15]~3                           ; LCCOMB_X6_Y6_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|ECHO3[15]~1                           ; LCCOMB_X7_Y7_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|ECHO4[15]~4                           ; LCCOMB_X6_Y6_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|OUT_TMP[15]~49                        ; LCCOMB_X7_Y7_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|offset[17]~29                         ; LCCOMB_X7_Y6_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ECHO_GEN:inst2|offset[19]~12                         ; LCCOMB_X7_Y7_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KEY0                                                 ; PIN_M23          ; 198     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_ECHO_OUT[0]~0                ; LCCOMB_X4_Y3_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[0]~en                   ; FF_X4_Y4_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[10]~en                  ; FF_X4_Y4_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[11]~en                  ; FF_X4_Y4_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[12]~en                  ; FF_X4_Y4_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[13]~en                  ; FF_X4_Y4_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[14]~en                  ; FF_X4_Y4_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[15]~en                  ; FF_X4_Y4_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[1]~en                   ; FF_X4_Y4_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[2]~en                   ; FF_X4_Y4_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[3]~en                   ; FF_X9_Y7_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[4]~en                   ; FF_X4_Y4_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[5]~en                   ; FF_X4_Y4_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[6]~en                   ; FF_X4_Y4_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[7]~en                   ; FF_X4_Y4_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[8]~en                   ; FF_X9_Y7_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|DATA_SRAM[9]~en                   ; FF_X4_Y4_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SRAM_control:inst3|lrsel_change                      ; FF_X9_Y6_N21     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[1]~1  ; LCCOMB_X5_Y7_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SndDriver:inst|channel_mod:b2v_inst_left|rx~1        ; LCCOMB_X4_Y8_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[9]~1 ; LCCOMB_X5_Y7_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SndDriver:inst|channel_mod:b2v_inst_right|rx~0       ; LCCOMB_X4_Y8_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                  ; PIN_Y2           ; 246     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y2   ; 246     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; KEY0~input                                                                                                               ; 198     ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[8]                                                                                ; 49      ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[7]                                                                                ; 34      ;
; SW[3]~input                                                                                                              ; 31      ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[9]                                                                                ; 30      ;
; ECHO_GEN:inst2|offset[9]~22                                                                                              ; 29      ;
; SW[1]~input                                                                                                              ; 26      ;
; ECHO_GEN:inst2|offset[9]~24                                                                                              ; 24      ;
; ECHO_GEN:inst2|Add0~0                                                                                                    ; 23      ;
; SW[2]~input                                                                                                              ; 22      ;
; ECHO_GEN:inst2|offset[19]~11                                                                                             ; 22      ;
; ECHO_GEN:inst2|LessThan4~0                                                                                               ; 22      ;
; ECHO_GEN:inst2|offset[19]~7                                                                                              ; 21      ;
; SRAM_control:inst3|lrsel_change                                                                                          ; 20      ;
; SW[0]~input                                                                                                              ; 19      ;
; ECHO_GEN:inst2|LessThan0~2                                                                                               ; 19      ;
; ECHO_GEN:inst2|ECHO4[15]~0                                                                                               ; 19      ;
; SW[4]~input                                                                                                              ; 18      ;
; ECHO_GEN:inst2|RW                                                                                                        ; 18      ;
; ECHO_GEN:inst2|ECHO1[15]~2                                                                                               ; 16      ;
; SRAM_control:inst3|DATA_ECHO_OUT[0]~0                                                                                    ; 16      ;
; ECHO_GEN:inst2|ECHO2[15]~3                                                                                               ; 16      ;
; ECHO_GEN:inst2|ECHO3[15]~1                                                                                               ; 16      ;
; ECHO_GEN:inst2|ECHO4[15]~4                                                                                               ; 16      ;
; ECHO_GEN:inst2|OUT_TMP[15]~49                                                                                            ; 16      ;
; SndDriver:inst|channel_mod:b2v_inst_right|rx~0                                                                           ; 16      ;
; SndDriver:inst|channel_mod:b2v_inst_left|rx~1                                                                            ; 16      ;
; ECHO_GEN:inst2|offset[17]~29                                                                                             ; 16      ;
; SndDriver:inst|channel_mod:b2v_inst_left|tx~0                                                                            ; 16      ;
; SndDriver:inst|channel_mod:b2v_inst_right|tx~0                                                                           ; 16      ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[1]~1                                                                      ; 15      ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[9]~1                                                                     ; 15      ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[6]                                                                                ; 14      ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[3]                                                                                ; 11      ;
; ECHO_GEN:inst2|Add1~2                                                                                                    ; 10      ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~26 ; 8       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[0]                                                                                ; 7       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[4]                                                                                ; 7       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[5]                                                                                ; 7       ;
; ECHO_GEN:inst2|offset[19]~14                                                                                             ; 6       ;
; ECHO_GEN:inst2|LessThan3~0                                                                                               ; 6       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~49                                                         ; 5       ;
; ECHO_GEN:inst2|LessThan3~2                                                                                               ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~24 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~22 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~20 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~18 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~16 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~14 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~12 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~10 ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~8  ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~6  ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~4  ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~2  ; 5       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~0  ; 5       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[1]                                                                                ; 5       ;
; SRAM_control:inst3|DATA_ECHO_OUT[0]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[1]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[2]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[3]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[4]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[5]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[6]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[7]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[8]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[9]                                                                                      ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[10]                                                                                     ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[11]                                                                                     ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[12]                                                                                     ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[13]                                                                                     ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[14]                                                                                     ; 4       ;
; SRAM_control:inst3|DATA_ECHO_OUT[15]                                                                                     ; 4       ;
; ECHO_GEN:inst2|offset[19]~12                                                                                             ; 4       ;
; ECHO_GEN:inst2|offset[19]~10                                                                                             ; 4       ;
; ECHO_GEN:inst2|Add1~1                                                                                                    ; 4       ;
; ECHO_GEN:inst2|Add1~0                                                                                                    ; 4       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[2]                                                                                ; 4       ;
; ECHO_GEN:inst2|offset[19]~16                                                                                             ; 3       ;
; ECHO_GEN:inst2|offset[19]~13                                                                                             ; 3       ;
; ECHO_GEN:inst2|LessThan3~1                                                                                               ; 3       ;
; SRAM_control:inst3|PTR[0]                                                                                                ; 3       ;
; SW[5]~input                                                                                                              ; 2       ;
; adcdat~input                                                                                                             ; 2       ;
; ECHO_GEN:inst2|offset[18]~81                                                                                             ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[0]                                                                        ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[0]                                                                       ; 2       ;
; ECHO_GEN:inst2|ECHO3[0]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[1]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[2]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[3]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[4]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[5]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[6]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[7]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[8]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[9]                                                                                                  ; 2       ;
; ECHO_GEN:inst2|ECHO3[10]                                                                                                 ; 2       ;
; ECHO_GEN:inst2|ECHO3[11]                                                                                                 ; 2       ;
; ECHO_GEN:inst2|ECHO3[12]                                                                                                 ; 2       ;
; ECHO_GEN:inst2|ECHO3[13]                                                                                                 ; 2       ;
; ECHO_GEN:inst2|ECHO3[14]                                                                                                 ; 2       ;
; ECHO_GEN:inst2|ECHO3[15]                                                                                                 ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|rx~0                                                                            ; 2       ;
; ECHO_GEN:inst2|offset[1]~77                                                                                              ; 2       ;
; ECHO_GEN:inst2|LessThan0~1                                                                                               ; 2       ;
; ECHO_GEN:inst2|LessThan0~0                                                                                               ; 2       ;
; ECHO_GEN:inst2|offset[18]~18                                                                                             ; 2       ;
; ECHO_GEN:inst2|offset[18]~17                                                                                             ; 2       ;
; ECHO_GEN:inst2|LessThan2~0                                                                                               ; 2       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~44                                                        ; 2       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~43                                                        ; 2       ;
; my_mux:inst1|Y[0]~15                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[0]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[0]                                                                        ; 2       ;
; my_mux:inst1|Y[1]~14                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[1]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[1]                                                                        ; 2       ;
; my_mux:inst1|Y[2]~13                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[2]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[2]                                                                        ; 2       ;
; my_mux:inst1|Y[3]~12                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[3]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[3]                                                                        ; 2       ;
; my_mux:inst1|Y[4]~11                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[4]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[4]                                                                        ; 2       ;
; my_mux:inst1|Y[5]~10                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[5]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[5]                                                                        ; 2       ;
; my_mux:inst1|Y[6]~9                                                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[6]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[6]                                                                        ; 2       ;
; my_mux:inst1|Y[7]~8                                                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[7]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[7]                                                                        ; 2       ;
; my_mux:inst1|Y[8]~7                                                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[8]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[8]                                                                        ; 2       ;
; my_mux:inst1|Y[9]~6                                                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[9]                                                                       ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[9]                                                                        ; 2       ;
; my_mux:inst1|Y[10]~5                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[10]                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[10]                                                                       ; 2       ;
; my_mux:inst1|Y[11]~4                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[11]                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[11]                                                                       ; 2       ;
; my_mux:inst1|Y[12]~3                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[12]                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[12]                                                                       ; 2       ;
; my_mux:inst1|Y[13]~2                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[13]                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[13]                                                                       ; 2       ;
; my_mux:inst1|Y[14]~1                                                                                                     ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[14]                                                                      ; 2       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[14]                                                                       ; 2       ;
; my_mux:inst1|Y[15]~0                                                                                                     ; 2       ;
; ECHO_GEN:inst2|Add0~34                                                                                                   ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[15]~30                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[14]~28                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[13]~26                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[12]~24                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[11]~22                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[10]~20                                                                                         ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[9]~18                                                                                          ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[8]~16                                                                                          ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[7]~14                                                                                          ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[6]~12                                                                                          ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[5]~10                                                                                          ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[4]~8                                                                                           ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[3]~6                                                                                           ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[2]~4                                                                                           ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[1]~2                                                                                           ; 2       ;
; ECHO_GEN:inst2|SAMPLE_OUT[0]~0                                                                                           ; 2       ;
; SRAM_control:inst3|PTR[1]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[2]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[3]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[4]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[5]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[6]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[7]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[8]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[9]                                                                                                ; 2       ;
; SRAM_control:inst3|PTR[10]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[11]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[12]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[13]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[14]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[15]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[16]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[17]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[18]                                                                                               ; 2       ;
; SRAM_control:inst3|PTR[19]                                                                                               ; 2       ;
; sram_data[0]~input                                                                                                       ; 1       ;
; sram_data[1]~input                                                                                                       ; 1       ;
; sram_data[2]~input                                                                                                       ; 1       ;
; sram_data[3]~input                                                                                                       ; 1       ;
; sram_data[4]~input                                                                                                       ; 1       ;
; sram_data[5]~input                                                                                                       ; 1       ;
; sram_data[6]~input                                                                                                       ; 1       ;
; sram_data[7]~input                                                                                                       ; 1       ;
; sram_data[8]~input                                                                                                       ; 1       ;
; sram_data[9]~input                                                                                                       ; 1       ;
; sram_data[10]~input                                                                                                      ; 1       ;
; sram_data[11]~input                                                                                                      ; 1       ;
; sram_data[12]~input                                                                                                      ; 1       ;
; sram_data[13]~input                                                                                                      ; 1       ;
; sram_data[14]~input                                                                                                      ; 1       ;
; sram_data[15]~input                                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[0]~31                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[1]~30                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[2]~29                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[3]~28                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[4]~27                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[5]~26                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[6]~25                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[7]~24                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[8]~23                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[9]~22                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[10]~21                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[11]~20                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[12]~19                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[13]~18                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[14]~17                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[15]~16                                                                                      ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[0]~27                                                                             ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~61                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~60                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~59                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~58                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~57                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~56                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~55                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~54                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~53                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~52                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~51                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~50                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~48                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]                                                           ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~28                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                            ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~24                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~23                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]                                                            ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~20                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~19                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]                                                           ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~4                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~3                                                                     ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~2                                                                     ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~47                                                         ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~1                                                                     ; 1       ;
; ECHO_GEN:inst2|offset[1]~82                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[18]~80                                                                                             ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]                                                           ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~16                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~16                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~15                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~15                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~14                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[1]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~14                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[1]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~13                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[2]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~13                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[2]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~12                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[3]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~12                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[3]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~11                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[4]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~11                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[4]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~10                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[5]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~10                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[5]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~9                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[6]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~9                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[6]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~8                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[7]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~8                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[7]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~7                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[8]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~7                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[8]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~6                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[9]                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~6                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[9]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~5                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[10]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~5                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[10]                                                                      ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~4                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[11]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~4                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[11]                                                                      ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~3                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[12]                                                                       ; 1       ;
; ECHO_GEN:inst2|ECHO2~18                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~17                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~16                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~15                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~14                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~13                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~12                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~11                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~10                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2~9                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2~8                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2~7                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2~6                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2~5                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2~4                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO2[15]~2                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO2[15]~1                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO2~0                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO3~16                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[0]~19                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~15                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[1]~18                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~14                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[2]~17                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~13                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[3]~16                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~12                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[4]~15                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~11                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[5]~14                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~10                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[6]~13                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~9                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[7]~12                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~8                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[8]~11                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~7                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[9]~10                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~6                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[10]~9                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~5                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[11]~8                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~4                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[12]~7                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~3                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[13]~6                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~2                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[14]~5                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO3~0                                                                                                   ; 1       ;
; ECHO_GEN:inst2|ECHO4[15]~3                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO4[15]~2                                                                                               ; 1       ;
; ECHO_GEN:inst2|ECHO4[15]~1                                                                                               ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~3                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[12]                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[0]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[0]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[1]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[1]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[2]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[2]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[3]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[3]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[4]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[4]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[5]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[5]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[6]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[6]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[7]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[7]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[8]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[8]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[9]~en                                                                                       ; 1       ;
; SRAM_control:inst3|DATA_SRAM[9]~reg0                                                                                     ; 1       ;
; SRAM_control:inst3|DATA_SRAM[10]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[10]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|DATA_SRAM[11]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[11]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|DATA_SRAM[12]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[12]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|DATA_SRAM[13]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[13]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|DATA_SRAM[14]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[14]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|DATA_SRAM[15]~en                                                                                      ; 1       ;
; SRAM_control:inst3|DATA_SRAM[15]~reg0                                                                                    ; 1       ;
; SRAM_control:inst3|lrsel_change~0                                                                                        ; 1       ;
; SRAM_control:inst3|lrsel_old                                                                                             ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~2                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[13]                                                                       ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[15]~48                                                                                            ; 1       ;
; ECHO_GEN:inst2|ECHO1[0]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[0]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[1]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[1]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[2]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[2]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[3]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[3]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[4]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[4]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[5]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[5]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[6]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[6]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[7]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[7]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[8]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[8]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[9]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO2[9]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO1[10]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[10]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO1[11]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[11]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO1[12]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[12]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO1[13]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[13]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO1[14]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[14]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO1[15]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO2[15]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[0]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[1]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[2]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[3]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[4]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[5]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[6]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[7]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[8]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[9]                                                                                                  ; 1       ;
; ECHO_GEN:inst2|ECHO4[10]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[11]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[12]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[13]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[14]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|ECHO4[15]                                                                                                 ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~2                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[13]                                                                      ; 1       ;
; SRAM_control:inst3|PTR[0]~57                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset[0]~79                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[1]~78                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[1]~76                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[1]~75                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset~74                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~73                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~72                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~71                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~70                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~69                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~68                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~67                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~66                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~65                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~64                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~63                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~62                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~61                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~60                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~59                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~58                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~57                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~56                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~55                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~54                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~53                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~52                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~51                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~50                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~49                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~48                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~47                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~46                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~45                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~44                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~43                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~42                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~41                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~40                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~39                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~38                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~37                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~36                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~35                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~34                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~33                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~32                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~31                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~30                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[17]~28                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset~27                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~26                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset~25                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[9]~23                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[18]~21                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset[18]~20                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset[18]~19                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset[18]~15                                                                                             ; 1       ;
; ECHO_GEN:inst2|offset[19]~9                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[19]~8                                                                                              ; 1       ;
; ECHO_GEN:inst2|offset[19]~6                                                                                              ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~46                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~45                                                        ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|_~0                                                                     ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg~0                                                                         ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[14]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg~0                                                                        ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|RXReg[15]                                                                      ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|RXReg[15]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[14]                                                                      ; 1       ;
; ECHO_GEN:inst2|offset[0]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[1]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[2]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[3]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[4]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[5]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[6]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[7]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[8]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[9]                                                                                                 ; 1       ;
; ECHO_GEN:inst2|offset[10]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[11]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[12]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[13]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[14]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[15]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[16]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[17]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[18]                                                                                                ; 1       ;
; ECHO_GEN:inst2|offset[19]                                                                                                ; 1       ;
; SndDriver:inst|dacdat~0                                                                                                  ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15]                                                                       ; 1       ;
; SndDriver:inst|channel_mod:b2v_inst_right|TXReg[15]                                                                      ; 1       ;
; SRAM_control:inst3|sram_we                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[15]~46                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[14]~45                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[14]~44                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[13]~43                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[13]~42                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[12]~41                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[12]~40                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[11]~39                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[11]~38                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[10]~37                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[10]~36                                                                                            ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[9]~35                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[9]~34                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[8]~33                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[8]~32                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[7]~31                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[7]~30                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[6]~29                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[6]~28                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[5]~27                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[5]~26                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[4]~25                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[4]~24                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[3]~23                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[3]~22                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[2]~21                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[2]~20                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[1]~19                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[1]~18                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[0]~17                                                                                             ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[0]~16                                                                                             ; 1       ;
; ECHO_GEN:inst2|Add2~30                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~29                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~28                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~27                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~26                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~25                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~24                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~23                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~22                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~21                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~20                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~19                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~18                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~17                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~16                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~15                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~14                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~13                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~12                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~11                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~10                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add2~9                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~8                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~7                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~6                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~5                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~4                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~3                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~2                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~1                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add2~0                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~30                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~29                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~28                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~27                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~26                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~25                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~24                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~23                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~22                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~21                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~20                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~19                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~18                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~17                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~16                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~15                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~14                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~13                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~12                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~11                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~10                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add3~9                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~8                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~7                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~6                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~5                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~4                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~3                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~2                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~1                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add3~0                                                                                                    ; 1       ;
; SRAM_control:inst3|PTR[19]~55                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[18]~54                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[18]~53                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[17]~52                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[17]~51                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[16]~50                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[16]~49                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[15]~48                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[15]~47                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[14]~46                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[14]~45                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[13]~44                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[13]~43                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[12]~42                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[12]~41                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[11]~40                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[11]~39                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[10]~38                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[10]~37                                                                                            ; 1       ;
; SRAM_control:inst3|PTR[9]~36                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[9]~35                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[8]~34                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[8]~33                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[7]~32                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[7]~31                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[6]~30                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[6]~29                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[5]~28                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[5]~27                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[4]~26                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[4]~25                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[3]~24                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[3]~23                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[2]~22                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[2]~21                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[1]~20                                                                                             ; 1       ;
; SRAM_control:inst3|PTR[1]~19                                                                                             ; 1       ;
; ECHO_GEN:inst2|Add0~36                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~35                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~33                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~32                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~31                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~30                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~29                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~28                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~27                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~26                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~25                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~24                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~23                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~22                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~21                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~20                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~19                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~18                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~17                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~16                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~15                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~14                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~13                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~12                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~11                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~10                                                                                                   ; 1       ;
; ECHO_GEN:inst2|Add0~9                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~8                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~7                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~6                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~5                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~4                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~3                                                                                                    ; 1       ;
; ECHO_GEN:inst2|Add0~2                                                                                                    ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~25 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~23 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~21 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~19 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~17 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~15 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~13 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~11 ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~9  ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~7  ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~5  ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~3  ; 1       ;
; ECHO_GEN:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~1  ; 1       ;
; ECHO_GEN:inst2|Add0~1                                                                                                    ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[14]~29                                                                                         ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[13]~27                                                                                         ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[12]~25                                                                                         ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[11]~23                                                                                         ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[10]~21                                                                                         ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[9]~19                                                                                          ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[8]~17                                                                                          ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[7]~15                                                                                          ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[6]~13                                                                                          ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[5]~11                                                                                          ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[4]~9                                                                                           ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[3]~7                                                                                           ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[2]~5                                                                                           ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[1]~3                                                                                           ; 1       ;
; ECHO_GEN:inst2|SAMPLE_OUT[0]~1                                                                                           ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[0]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[1]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[2]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[3]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[4]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[5]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[6]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[7]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[8]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[9]                                                                                                ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[10]                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[11]                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[12]                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[13]                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[14]                                                                                               ; 1       ;
; ECHO_GEN:inst2|OUT_TMP[15]                                                                                               ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[9]~25                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[8]~24                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[8]~23                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[7]~22                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[7]~21                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[6]~20                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[6]~19                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[5]~18                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[5]~17                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[4]~16                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[4]~15                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[3]~14                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[3]~13                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[2]~12                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[2]~11                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[1]~10                                                                             ; 1       ;
; SndDriver:inst|ctrl:b2v_inst_ctrl|cntr[1]~9                                                                              ; 1       ;
; SRAM_control:inst3|ADDR[19]~38                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[18]~37                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[18]~36                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[17]~35                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[17]~34                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[16]~33                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[16]~32                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[15]~31                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[15]~30                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[14]~29                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[14]~28                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[13]~27                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[13]~26                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[12]~25                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[12]~24                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[11]~23                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[11]~22                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[10]~21                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[10]~20                                                                                           ; 1       ;
; SRAM_control:inst3|ADDR[9]~19                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[9]~18                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[8]~17                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[8]~16                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[7]~15                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[7]~14                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[6]~13                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[6]~12                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[5]~11                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[5]~10                                                                                            ; 1       ;
; SRAM_control:inst3|ADDR[4]~9                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[4]~8                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[3]~7                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[3]~6                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[2]~5                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[2]~4                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[1]~3                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[1]~2                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[0]~1                                                                                             ; 1       ;
; SRAM_control:inst3|ADDR[0]~0                                                                                             ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 564 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 25 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 348 / 209,544 ( < 1 % ) ;
; Direct links                ; 165 / 342,891 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )          ;
; Local interconnects         ; 181 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 47 / 9,963 ( < 1 % )    ;
; R4 interconnects            ; 248 / 289,782 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.63) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 16                           ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.72) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 8                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.44) ; Number of LABs  (Total = 32) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 2                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 2                            ;
; 7                                                ; 0                            ;
; 8                                                ; 3                            ;
; 9                                                ; 0                            ;
; 10                                               ; 4                            ;
; 11                                               ; 3                            ;
; 12                                               ; 1                            ;
; 13                                               ; 0                            ;
; 14                                               ; 0                            ;
; 15                                               ; 3                            ;
; 16                                               ; 12                           ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.75) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 137       ; 0            ; 137       ; 0            ; 0            ; 137       ; 137       ; 0            ; 137       ; 137       ; 0            ; 0            ; 0            ; 0            ; 30           ; 0            ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 137       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 137          ; 0         ; 137          ; 137          ; 0         ; 0         ; 137          ; 0         ; 0         ; 137          ; 137          ; 137          ; 137          ; 107          ; 137          ; 137          ; 107          ; 137          ; 137          ; 137          ; 137          ; 137          ; 137          ; 137          ; 137          ; 137          ; 0         ; 137          ; 137          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_blank          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_sync           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ce            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_oe            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_lb            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ub            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_we            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adclrc             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; daclrc             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dacdat             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[19]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[18]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[17]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[16]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_addr[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_data[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdat             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+-----------------+----------------------------------------------------+-------------------+
; Source Register ; Destination Register                               ; Delay Added in ns ;
+-----------------+----------------------------------------------------+-------------------+
; sram_data[4]    ; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15] ; 0.138             ;
; sram_data[15]   ; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15] ; 0.120             ;
; sram_data[13]   ; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15] ; 0.120             ;
; sram_data[0]    ; SndDriver:inst|channel_mod:b2v_inst_left|TXReg[15] ; 0.017             ;
+-----------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "Proj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'Proj.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 30 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin KEY1 uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin KEY2 uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin KEY3 uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin sram_data[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin sram_data[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin sram_data[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin sram_data[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin sram_data[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin sram_data[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin sram_data[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin sram_data[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin sram_data[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin sram_data[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin sram_data[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin sram_data[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin sram_data[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin sram_data[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin sram_data[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin sram_data[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin KEY0 uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin adcdat uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
Info (144001): Generated suppressed messages file X:/KURSKOD/tsiu03 Systemkonstruktion/TSIU03-VHDL-Gang/Code/Johans Tester/Quartus_proj/output_files/Proj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 51 warnings
    Info: Peak virtual memory: 5673 megabytes
    Info: Processing ended: Mon Oct 11 16:23:57 2021
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in X:/KURSKOD/tsiu03 Systemkonstruktion/TSIU03-VHDL-Gang/Code/Johans Tester/Quartus_proj/output_files/Proj.fit.smsg.


