# 第一章：基本门电路

实际上基本门电路的设计和复杂门电路的设计是差不多的。复杂门电路如记忆元件需要添加组合时序逻辑，但是它们都遵循`布尔代数`等，我们实际上输入和输出有规律可循，这在基本门电路的设计尤为如此。

比方说

对于异或的布尔代数：

`a ^ b` : 00=>0 ,01=>1, 10=>1, 11=>0

在设计的时候我们要考虑尽可能的使用较少的门电路来实现简单的逻辑，这就是所有我们需要做的事情了。

对于这部分不作长篇大论。

**注意**

1. 芯片不只有要求实现的才能实现，自己可以实现一些满足自己需求的芯片（比如我就设计了`And16to1.hdl`等奇奇怪怪的芯片
2. hdl语法有些时候有奇怪的报错可能可以使用额外的变量来实现，对于连接到输出门的结果，如果我们还需要接着使用它，可以先用一个中间变量存放，直接将输出门连接输入门会报错。

### 源码

[文件夹](https://github.com/coderhare/nand2tetris/tree/main/Documents/Code/01)

