

================================================================
== Vitis HLS Report for 'nn_inference'
================================================================
* Date:           Tue Nov 26 10:06:03 2024

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        neural_network_hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.195 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     1198|     1198|  11.980 us|  11.980 us|  1199|  1199|     none|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        +--------------------+---------+---------+---------+----------+----------+-----+-----+---------+
        |                    |         |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
        |      Instance      |  Module |   min   |   max   |    min   |    max   | min | max |   Type  |
        +--------------------+---------+---------+---------+----------+----------+-----+-----+---------+
        |grp_l1_mm_fu_339    |l1_mm    |      817|      817|  8.170 us|  8.170 us|  817|  817|     none|
        |grp_l2_mm_fu_346    |l2_mm    |      171|      171|  1.710 us|  1.710 us|  171|  171|     none|
        |grp_l3_mm_fu_352    |l3_mm    |       84|       84|  0.840 us|  0.840 us|   84|   84|     none|
        |grp_l1_relu_fu_357  |l1_relu  |       31|       31|  0.310 us|  0.310 us|   31|   31|     none|
        +--------------------+---------+---------+---------+----------+----------+-----+-----+---------+

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- Loop 1  |       32|       32|         1|          1|          1|    32|       yes|
        |- Loop 2  |       16|       16|         1|          1|          1|    16|       yes|
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1970|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|   80|   12653|  41504|    -|
|Memory           |        2|    -|      64|      8|    -|
|Multiplexer      |        -|    -|       -|   2070|    -|
|Register         |        -|    -|    1140|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        4|   80|   13857|  45552|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       ~0|   22|       9|     64|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------+--------------------------------+---------+----+------+-------+-----+
    |               Instance              |             Module             | BRAM_18K| DSP|  FF  |  LUT  | URAM|
    +-------------------------------------+--------------------------------+---------+----+------+-------+-----+
    |AXI_CPU_s_axi_U                      |AXI_CPU_s_axi                   |        2|   0|   154|    174|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U82   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U83   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U84   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U85   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U86   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U87   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U88   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U89   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U98   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U99   |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U100  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U101  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U102  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U103  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U104  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U105  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|    206|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U80      |fcmp_32ns_32ns_1_2_no_dsp_1     |        0|   0|     0|      0|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U81      |fcmp_32ns_32ns_1_2_no_dsp_1     |        0|   0|     0|      0|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U90    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U91    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U92    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U93    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U94    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U95    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U96    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U97    |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U106   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U107   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U108   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U109   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U110   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U111   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U112   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U113   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|    140|    0|
    |grp_l1_mm_fu_339                     |l1_mm                           |        0|   0|  3698|  26816|    0|
    |grp_l1_relu_fu_357                   |l1_relu                         |        0|   0|   992|   2764|    0|
    |grp_l2_mm_fu_346                     |l2_mm                           |        0|   0|  1196|   4511|    0|
    |grp_l3_mm_fu_352                     |l3_mm                           |        0|   0|  1045|   1703|    0|
    +-------------------------------------+--------------------------------+---------+----+------+-------+-----+
    |Total                                |                                |        2|  80| 12653|  41504|    0|
    +-------------------------------------+--------------------------------+---------+----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------------+----------------+---------+----+----+-----+------+-----+------+-------------+
    |      Memory      |     Module     | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+----------------+---------+----+----+-----+------+-----+------+-------------+
    |temp_output2_0_U  |temp_output2_0  |        0|  64|   8|    0|    16|   32|     1|          512|
    |temp_output_0_U   |temp_output_0   |        2|   0|   0|    0|    32|   32|     1|         1024|
    +------------------+----------------+---------+----+----+-----+------+-----+------+-------------+
    |Total             |                |        2|  64|   8|    0|    48|   64|     2|         1536|
    +------------------+----------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |empty_12_fu_385_p2         |         +|   0|  0|  13|           6|           1|
    |empty_15_fu_402_p2         |         +|   0|  0|  12|           5|           1|
    |and_ln80_10_fu_948_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln80_11_fu_997_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln80_12_fu_1046_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln80_13_fu_1095_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln80_14_fu_1145_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln80_15_fu_1196_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln80_1_fu_506_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_2_fu_556_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_3_fu_605_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_4_fu_654_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_5_fu_703_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_6_fu_752_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_7_fu_801_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_8_fu_850_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_9_fu_899_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln80_fu_455_p2         |       and|   0|  0|   2|           1|           1|
    |and_ln97_10_fu_1770_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_11_fu_1873_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_12_fu_1879_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_13_fu_1961_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_14_fu_1967_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_15_fu_2069_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_16_fu_2075_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_17_fu_2156_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_18_fu_2162_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln97_1_fu_1369_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_2_fu_1375_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_3_fu_1457_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_4_fu_1463_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_5_fu_1564_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_6_fu_1570_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_7_fu_1673_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_8_fu_1679_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_9_fu_1764_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln97_fu_1286_p2        |       and|   0|  0|   2|           1|           1|
    |exitcond152_fu_408_p2      |      icmp|   0|  0|  10|           5|           6|
    |exitcond163_fu_391_p2      |      icmp|   0|  0|  10|           6|           7|
    |icmp_ln80_10_fu_685_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_11_fu_691_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_12_fu_734_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_13_fu_740_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_14_fu_783_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_15_fu_789_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_16_fu_832_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_17_fu_838_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_18_fu_881_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_19_fu_887_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_1_fu_443_p2      |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_20_fu_930_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_21_fu_936_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_22_fu_979_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_23_fu_985_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_24_fu_1028_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_25_fu_1034_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_26_fu_1077_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_27_fu_1083_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_28_fu_1127_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_29_fu_1133_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_2_fu_488_p2      |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_30_fu_1178_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_31_fu_1184_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_3_fu_494_p2      |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_4_fu_538_p2      |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_5_fu_544_p2      |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_6_fu_587_p2      |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_7_fu_593_p2      |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_8_fu_636_p2      |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln80_9_fu_642_p2      |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln80_fu_437_p2        |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_10_fu_1528_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_11_fu_1534_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_12_fu_1546_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_13_fu_1552_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_14_fu_1637_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_15_fu_1643_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_16_fu_1655_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_17_fu_1661_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_18_fu_1728_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_19_fu_1734_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_1_fu_1274_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_20_fu_1746_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_21_fu_1752_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_22_fu_1837_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_23_fu_1843_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_24_fu_1855_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_25_fu_1861_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_26_fu_1925_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_27_fu_1931_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_28_fu_1943_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_29_fu_1949_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_2_fu_1333_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_30_fu_2033_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_31_fu_2039_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_32_fu_2051_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_33_fu_2057_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_34_fu_2121_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_35_fu_2127_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_36_fu_2133_p2    |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_37_fu_2139_p2    |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_3_fu_1339_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_4_fu_1351_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_5_fu_1357_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_6_fu_1421_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_7_fu_1427_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_8_fu_1439_p2     |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln97_9_fu_1445_p2     |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln97_fu_1268_p2       |      icmp|   0|  0|  11|           8|           2|
    |or_ln80_10_fu_942_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln80_11_fu_991_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln80_12_fu_1040_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln80_13_fu_1089_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln80_14_fu_1139_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln80_15_fu_1190_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln80_1_fu_500_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_2_fu_550_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_3_fu_599_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_4_fu_648_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_5_fu_697_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_6_fu_746_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_7_fu_795_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_8_fu_844_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_9_fu_893_p2        |        or|   0|  0|   2|           1|           1|
    |or_ln80_fu_449_p2          |        or|   0|  0|   2|           1|           1|
    |or_ln97_10_fu_1540_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_11_fu_1558_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_12_fu_1649_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_13_fu_1667_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_14_fu_1740_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_15_fu_1758_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_16_fu_1849_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_17_fu_1867_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_18_fu_1937_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_19_fu_1955_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_1_fu_1584_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_20_fu_2045_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_21_fu_2063_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_22_fu_2148_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_23_fu_2152_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln97_2_fu_1784_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_3_fu_1981_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_4_fu_2176_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_5_fu_1280_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_6_fu_1345_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_7_fu_1363_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_8_fu_1433_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_9_fu_1451_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln97_fu_1478_p2         |        or|   0|  0|   2|           1|           1|
    |max_idx_1_fu_1589_p3       |    select|   0|  0|   3|           1|           3|
    |max_idx_2_fu_1789_p3       |    select|   0|  0|   4|           1|           4|
    |max_idx_3_fu_1986_p3       |    select|   0|  0|   4|           1|           4|
    |max_idx_5_fu_2181_p3       |    select|   0|  0|   5|           1|           5|
    |max_idx_fu_1482_p3         |    select|   0|  0|   2|           1|           2|
    |max_val_14_fu_1797_p3      |    select|   0|  0|  32|           1|          32|
    |max_val_15_fu_1885_p3      |    select|   0|  0|  32|           1|          32|
    |max_val_16_fu_1993_p3      |    select|   0|  0|  32|           1|          32|
    |max_val_17_fu_2081_p3      |    select|   0|  0|  32|           1|          32|
    |max_val_1_fu_1292_p3       |    select|   0|  0|  32|           1|          32|
    |max_val_3_fu_1381_p3       |    select|   0|  0|  32|           1|          32|
    |max_val_5_fu_1469_p3       |    select|   0|  0|  32|           1|          32|
    |max_val_7_fu_1597_p3       |    select|   0|  0|  32|           1|          32|
    |max_val_9_fu_1685_p3       |    select|   0|  0|  32|           1|          32|
    |select_ln80_10_fu_954_p3   |    select|   0|  0|  32|           1|           1|
    |select_ln80_11_fu_1003_p3  |    select|   0|  0|  32|           1|           1|
    |select_ln80_12_fu_1052_p3  |    select|   0|  0|  32|           1|           1|
    |select_ln80_13_fu_1101_p3  |    select|   0|  0|  32|           1|           1|
    |select_ln80_14_fu_1151_p3  |    select|   0|  0|  32|           1|           1|
    |select_ln80_15_fu_1202_p3  |    select|   0|  0|  32|           1|           1|
    |select_ln80_1_fu_512_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_2_fu_562_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_3_fu_611_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_4_fu_660_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_5_fu_709_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_6_fu_758_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_7_fu_807_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_8_fu_856_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_9_fu_905_p3    |    select|   0|  0|  32|           1|           1|
    |select_ln80_fu_461_p3      |    select|   0|  0|  32|           1|           1|
    |select_ln97_13_fu_2168_p3  |    select|   0|  0|   4|           1|           4|
    |select_ln97_5_fu_1776_p3   |    select|   0|  0|   3|           1|           3|
    |select_ln97_9_fu_1973_p3   |    select|   0|  0|   3|           1|           3|
    |select_ln97_fu_1576_p3     |    select|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|1970|        1216|         529|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+-----+-----------+-----+-----------+
    |           Name          | LUT | Input Size| Bits| Total Bits|
    +-------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                |  222|         49|    1|         49|
    |empty_11_reg_317         |    9|          2|    6|         12|
    |empty_14_reg_328         |    9|          2|    5|         10|
    |grp_fu_2574_ce           |   20|          4|    1|          4|
    |grp_fu_2574_p0           |   14|          3|   32|         96|
    |grp_fu_2574_p1           |   14|          3|   32|         96|
    |grp_fu_2578_ce           |   20|          4|    1|          4|
    |grp_fu_2578_p0           |   14|          3|   32|         96|
    |grp_fu_2578_p1           |   14|          3|   32|         96|
    |grp_fu_2582_ce           |   20|          4|    1|          4|
    |grp_fu_2582_p0           |   14|          3|   32|         96|
    |grp_fu_2582_p1           |   14|          3|   32|         96|
    |grp_fu_2586_ce           |   20|          4|    1|          4|
    |grp_fu_2586_p0           |   14|          3|   32|         96|
    |grp_fu_2586_p1           |   14|          3|   32|         96|
    |grp_fu_2590_ce           |   20|          4|    1|          4|
    |grp_fu_2590_p0           |   14|          3|   32|         96|
    |grp_fu_2590_p1           |   14|          3|   32|         96|
    |grp_fu_2594_ce           |   20|          4|    1|          4|
    |grp_fu_2594_p0           |   14|          3|   32|         96|
    |grp_fu_2594_p1           |   14|          3|   32|         96|
    |grp_fu_2598_ce           |   20|          4|    1|          4|
    |grp_fu_2598_p0           |   14|          3|   32|         96|
    |grp_fu_2598_p1           |   14|          3|   32|         96|
    |grp_fu_2602_ce           |   20|          4|    1|          4|
    |grp_fu_2602_p0           |   14|          3|   32|         96|
    |grp_fu_2602_p1           |   14|          3|   32|         96|
    |grp_fu_2606_ce           |   20|          4|    1|          4|
    |grp_fu_2606_p0           |   14|          3|   32|         96|
    |grp_fu_2606_p1           |   14|          3|   32|         96|
    |grp_fu_2610_ce           |   20|          4|    1|          4|
    |grp_fu_2610_p0           |   14|          3|   32|         96|
    |grp_fu_2610_p1           |   14|          3|   32|         96|
    |grp_fu_2614_ce           |   20|          4|    1|          4|
    |grp_fu_2614_p0           |   14|          3|   32|         96|
    |grp_fu_2614_p1           |   14|          3|   32|         96|
    |grp_fu_2618_ce           |   20|          4|    1|          4|
    |grp_fu_2618_p0           |   14|          3|   32|         96|
    |grp_fu_2618_p1           |   14|          3|   32|         96|
    |grp_fu_2622_ce           |   20|          4|    1|          4|
    |grp_fu_2622_p0           |   14|          3|   32|         96|
    |grp_fu_2622_p1           |   14|          3|   32|         96|
    |grp_fu_2626_ce           |   20|          4|    1|          4|
    |grp_fu_2626_p0           |   14|          3|   32|         96|
    |grp_fu_2626_p1           |   14|          3|   32|         96|
    |grp_fu_2630_ce           |   20|          4|    1|          4|
    |grp_fu_2630_p0           |   14|          3|   32|         96|
    |grp_fu_2630_p1           |   14|          3|   32|         96|
    |grp_fu_2634_ce           |   20|          4|    1|          4|
    |grp_fu_2634_p0           |   14|          3|   32|         96|
    |grp_fu_2634_p1           |   14|          3|   32|         96|
    |grp_fu_2638_ce           |   14|          3|    1|          3|
    |grp_fu_2638_p0           |    9|          2|   32|         64|
    |grp_fu_2638_p1           |    9|          2|   32|         64|
    |grp_fu_2642_ce           |   14|          3|    1|          3|
    |grp_fu_2642_p0           |    9|          2|   32|         64|
    |grp_fu_2642_p1           |    9|          2|   32|         64|
    |grp_fu_2646_ce           |    9|          2|    1|          2|
    |grp_fu_2650_ce           |    9|          2|    1|          2|
    |grp_fu_2654_ce           |    9|          2|    1|          2|
    |grp_fu_2658_ce           |    9|          2|    1|          2|
    |grp_fu_2662_ce           |    9|          2|    1|          2|
    |grp_fu_2666_ce           |    9|          2|    1|          2|
    |grp_fu_2670_ce           |   14|          3|    1|          3|
    |grp_fu_2670_p0           |    9|          2|   32|         64|
    |grp_fu_2670_p1           |    9|          2|   32|         64|
    |grp_fu_2674_ce           |   14|          3|    1|          3|
    |grp_fu_2674_p0           |    9|          2|   32|         64|
    |grp_fu_2674_p1           |    9|          2|   32|         64|
    |grp_fu_2678_ce           |    9|          2|    1|          2|
    |grp_fu_2682_ce           |    9|          2|    1|          2|
    |grp_fu_2686_ce           |    9|          2|    1|          2|
    |grp_fu_2690_ce           |    9|          2|    1|          2|
    |grp_fu_2694_ce           |    9|          2|    1|          2|
    |grp_fu_2698_ce           |    9|          2|    1|          2|
    |grp_fu_362_ce            |    9|          2|    1|          2|
    |grp_fu_362_opcode        |   20|          4|    5|         20|
    |grp_fu_362_p0            |   93|         19|   32|        608|
    |grp_fu_362_p1            |   65|         13|   32|        416|
    |grp_fu_367_ce            |    9|          2|    1|          2|
    |grp_fu_367_opcode        |    9|          2|    5|         10|
    |grp_fu_367_p0            |   49|          9|   32|        288|
    |grp_fu_367_p1            |    9|          2|   32|         64|
    |reg_373                  |    9|          2|   32|         64|
    |reg_379                  |    9|          2|   32|         64|
    |temp_output2_0_address0  |  106|         21|    4|         84|
    |temp_output2_0_address1  |   87|         18|    4|         72|
    |temp_output2_0_ce0       |   20|          4|    1|          4|
    |temp_output2_0_ce1       |   14|          3|    1|          3|
    |temp_output2_0_d0        |   65|         12|   32|        384|
    |temp_output2_0_d1        |   54|         10|   32|        320|
    |temp_output2_0_we0       |   14|          3|    1|          3|
    |temp_output2_0_we1       |   14|          3|    1|          3|
    |temp_output_0_address0   |   31|          6|    5|         30|
    |temp_output_0_address1   |   20|          4|    5|         20|
    |temp_output_0_ce0        |   26|          5|    1|          5|
    |temp_output_0_ce1        |   20|          4|    1|          4|
    |temp_output_0_d0         |   26|          5|   32|        160|
    |temp_output_0_d1         |   14|          3|   32|         96|
    |temp_output_0_we0        |   20|          4|    1|          4|
    |temp_output_0_we1        |   14|          3|    1|          3|
    +-------------------------+-----+-----------+-----+-----------+
    |Total                    | 2070|        430| 1682|       6488|
    +-------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |and_ln97_12_reg_2519             |   1|   0|    1|          0|
    |and_ln97_16_reg_2543             |   1|   0|    1|          0|
    |and_ln97_2_reg_2458              |   1|   0|    1|          0|
    |and_ln97_4_reg_2471              |   1|   0|    1|          0|
    |and_ln97_8_reg_2495              |   1|   0|    1|          0|
    |and_ln97_reg_2445                |   1|   0|    1|          0|
    |ap_CS_fsm                        |  48|   0|   48|          0|
    |empty_11_reg_317                 |   6|   0|    6|          0|
    |empty_14_reg_328                 |   5|   0|    5|          0|
    |grp_l1_mm_fu_339_ap_start_reg    |   1|   0|    1|          0|
    |grp_l1_relu_fu_357_ap_start_reg  |   1|   0|    1|          0|
    |grp_l2_mm_fu_346_ap_start_reg    |   1|   0|    1|          0|
    |grp_l3_mm_fu_352_ap_start_reg    |   1|   0|    1|          0|
    |icmp_ln97_34_reg_2554            |   1|   0|    1|          0|
    |icmp_ln97_35_reg_2559            |   1|   0|    1|          0|
    |icmp_ln97_36_reg_2564            |   1|   0|    1|          0|
    |icmp_ln97_37_reg_2569            |   1|   0|    1|          0|
    |max_idx_1_reg_2483               |   3|   0|    3|          0|
    |max_idx_2_reg_2507               |   4|   0|    4|          0|
    |max_idx_3_reg_2531               |   4|   0|    4|          0|
    |max_val_10_reg_2418              |  32|   0|   32|          0|
    |max_val_11_reg_2425              |  32|   0|   32|          0|
    |max_val_12_reg_2432              |  32|   0|   32|          0|
    |max_val_13_reg_2411              |  32|   0|   32|          0|
    |max_val_14_reg_2512              |  32|   0|   32|          0|
    |max_val_15_reg_2524              |  32|   0|   32|          0|
    |max_val_16_reg_2536              |  32|   0|   32|          0|
    |max_val_17_reg_2548              |  32|   0|   32|          0|
    |max_val_1_reg_2451               |  32|   0|   32|          0|
    |max_val_2_reg_2383               |  32|   0|   32|          0|
    |max_val_3_reg_2464               |  32|   0|   32|          0|
    |max_val_4_reg_2390               |  32|   0|   32|          0|
    |max_val_5_reg_2476               |  32|   0|   32|          0|
    |max_val_6_reg_2397               |  32|   0|   32|          0|
    |max_val_7_reg_2488               |  32|   0|   32|          0|
    |max_val_8_reg_2404               |  32|   0|   32|          0|
    |max_val_9_reg_2500               |  32|   0|   32|          0|
    |max_val_reg_2376                 |  32|   0|   32|          0|
    |reg_373                          |  32|   0|   32|          0|
    |reg_379                          |  32|   0|   32|          0|
    |temp_output2_0_load_10_reg_2328  |  32|   0|   32|          0|
    |temp_output2_0_load_11_reg_2335  |  32|   0|   32|          0|
    |temp_output2_0_load_12_reg_2352  |  32|   0|   32|          0|
    |temp_output2_0_load_13_reg_2359  |  32|   0|   32|          0|
    |temp_output2_0_load_2_reg_2232   |  32|   0|   32|          0|
    |temp_output2_0_load_3_reg_2239   |  32|   0|   32|          0|
    |temp_output2_0_load_4_reg_2256   |  32|   0|   32|          0|
    |temp_output2_0_load_5_reg_2263   |  32|   0|   32|          0|
    |temp_output2_0_load_6_reg_2280   |  32|   0|   32|          0|
    |temp_output2_0_load_7_reg_2287   |  32|   0|   32|          0|
    |temp_output2_0_load_8_reg_2304   |  32|   0|   32|          0|
    |temp_output2_0_load_9_reg_2311   |  32|   0|   32|          0|
    |temp_output3_0_9_ret_reg_2439    |  32|   0|   32|          0|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |1140|   0| 1140|          0|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_AXI_CPU_AWVALID  |   in|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_AWREADY  |  out|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_AWADDR   |   in|   10|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_WVALID   |   in|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_WREADY   |  out|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_WDATA    |   in|   32|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_WSTRB    |   in|    4|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_ARVALID  |   in|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_ARREADY  |  out|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_ARADDR   |   in|   10|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_RVALID   |  out|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_RREADY   |   in|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_RDATA    |  out|   32|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_RRESP    |  out|    2|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_BVALID   |  out|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_BREADY   |   in|    1|       s_axi|       AXI_CPU|         array|
|s_axi_AXI_CPU_BRESP    |  out|    2|       s_axi|       AXI_CPU|         array|
|ap_clk                 |   in|    1|  ap_ctrl_hs|  nn_inference|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|  nn_inference|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|  nn_inference|  return value|
+-----------------------+-----+-----+------------+--------------+--------------+

