# Two-Stage-CMOS-Op-Amp：レイアウトにこだわった2段オペアンプ

## 概要、作った理由
ミニマルファブの設計コンテストに応募させていただきます。  

今回は、2段構成の演算増幅器を作成しました。  
Metal2の代わりにゲート端子の層を利用することで、アナログ回路を設計することができました。

- 学校で集積回路について学んでいて、ミニマルファブで作れる機会を先生からいただきました。  
- レイアウトの制約がある中で、オペアンプを設計出来たら楽しそうだと思って挑戦しました。

<img src="images/layout.png" alt="op-amp layout" title="op-amp layout">

## 回路の説明
基本的な2段構成のオペアンプです。設計ツールは「LTspice」を使用しました。

- 素子のパラメータ
  - MOSの分割数や抵抗・キャパシタのパラメータは、レイアウトを常に意識しながら設計しました。
  - 既にある素子を最大限に活用することで、「」

### 回路図
<img src="images/schematic.png" alt="op-amp schematic" title="op-amp schematic" >

| MOS | ch. | multiplier |
:---:|:---:|:---:
|M1 |P |2 |
|M2 |P |2 |
|M3 |N |1 |
|M4 |N |1 |
|M5 |P |8 |
|M6 |N |4 |
|M7 |N |2 |
|M8 |N |4 |

## レイアウトの説明
ツールは「KLayout」を使用しました。グリッドは0.5umでレイアウトをしました。

- Metal 2の代用
  - ゲート端子用のTiN層を利用することで、Metal 1のみではできない配線を実現することができました。

### レイアウト図
<img src="images/layout.png" alt="op-amp layout" title="op-amp layout">

### 入出力PIN
| PIN | 番号 |
:---:|:---:|
|VDD |n22 |
|VSS |n08 |
|INP |n23 |
|INM |n24 |
|OUT |n09 |

### レイアウトの素子配置

## ミニマルファブにかける熱い思い
- 原さんに一生ついていきますん
