Fitter report for activations_ROM
Wed Mar 17 18:49:52 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Mar 17 18:49:52 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; activations_ROM                             ;
; Top-level Entity Name           ; core                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 213 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 258                                         ;
; Total pins                      ; 66 / 268 ( 25 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 30,796 / 7,024,640 ( < 1 % )                ;
; Total RAM Blocks                ; 5 / 686 ( < 1 % )                           ;
; Total DSP Blocks                ; 1 / 156 ( < 1 % )                           ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   1.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                          ;
+---------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                             ; Destination Port ; Destination Port Name ;
+---------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; clock~inputCLKENA0                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                              ;                  ;                       ;
; interpolator:_interpolator|reg_data_b_1[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a0  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a1  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a2  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a3  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a4  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a5  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a6  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a7  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a8  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a9  ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_data_b_1[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ram_block1a10 ; PORTADATAOUT     ;                       ;
; interpolator:_interpolator|reg_diff_1[0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[8]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[9]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_1[10]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AY               ;                       ;
; interpolator:_interpolator|reg_diff_2[0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[8]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[9]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[10]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[11]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[12]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[13]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[14]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[15]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[16]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[17]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[18]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[19]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_diff_2[20]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; AX               ;                       ;
; interpolator:_interpolator|reg_interp_1[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; interpolator:_interpolator|reg_interp_1[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interpolator:_interpolator|Mult0~mac                                         ; RESULTA          ;                       ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fixed32_to_fp32:_fixed32_to_fp32|S3[0]~DUPLICATE                             ;                  ;                       ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[8]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fixed32_to_fp32:_fixed32_to_fp32|S3[8]~DUPLICATE                             ;                  ;                       ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[16]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fixed32_to_fp32:_fixed32_to_fp32|S3[16]~DUPLICATE                            ;                  ;                       ;
+---------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 797 ) ; 0.00 % ( 0 / 797 )         ; 0.00 % ( 0 / 797 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 797 ) ; 0.00 % ( 0 / 797 )         ; 0.00 % ( 0 / 797 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 797 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/diegotf/Escritorio/Addressings/Tanh_semidef/output_files/activations_ROM.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 213 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 213                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 228 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 65                 ;       ;
;         [b] ALMs used for LUT logic                         ; 101                ;       ;
;         [c] ALMs used for registers                         ; 62                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 15 / 56,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 29 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 29                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 295                ;       ;
;     -- 7 input functions                                    ; 4                  ;       ;
;     -- 6 input functions                                    ; 129                ;       ;
;     -- 5 input functions                                    ; 26                 ;       ;
;     -- 4 input functions                                    ; 39                 ;       ;
;     -- <=3 input functions                                  ; 97                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 19                 ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 258                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 254 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 4 / 112,960        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 255                ;       ;
;         -- Routing optimization registers                   ; 3                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 66 / 268           ; 25 %  ;
;     -- Clock pins                                           ; 4 / 11             ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 5 / 686            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 30,796 / 7,024,640 ; < 1 % ;
; Total block memory implementation bits                      ; 51,200 / 7,024,640 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 1 / 156            ; < 1 % ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.2% / 0.2% / 0.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 3.1% / 3.0% / 3.5% ;       ;
; Maximum fan-out                                             ; 265                ;       ;
; Highest non-global fan-out                                  ; 147                ;       ;
; Total fan-out                                               ; 2187               ;       ;
; Average fan-out                                             ; 3.08               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 213 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 213                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 228 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 65                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 101                    ; 0                              ;
;         [c] ALMs used for registers                         ; 62                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 15 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )      ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 29 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 29                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 295                    ; 0                              ;
;     -- 7 input functions                                    ; 4                      ; 0                              ;
;     -- 6 input functions                                    ; 129                    ; 0                              ;
;     -- 5 input functions                                    ; 26                     ; 0                              ;
;     -- 4 input functions                                    ; 39                     ; 0                              ;
;     -- <=3 input functions                                  ; 97                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 19                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 254 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 4 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 255                    ; 0                              ;
;         -- Routing optimization registers                   ; 3                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 66                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 30796                  ; 0                              ;
; Total block memory implementation bits                      ; 51200                  ; 0                              ;
; M10K block                                                  ; 5 / 686 ( < 1 % )      ; 0 / 686 ( 0 % )                ;
; DSP block                                                   ; 1 / 156 ( < 1 % )      ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 2234                   ; 0                              ;
;     -- Registered Connections                               ; 903                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 34                     ; 0                              ;
;     -- Output Ports                                         ; 32                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock  ; M16   ; 5B       ; 89           ; 35           ; 60           ; 265                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; resetn ; V9    ; 3B       ; 26           ; 0            ; 57           ; 147                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[0]   ; R6    ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[10]  ; U10   ; 3B       ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[11]  ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[12]  ; W8    ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[13]  ; W9    ; 3A       ; 4            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[14]  ; P6    ; 3A       ; 4            ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[15]  ; R7    ; 3A       ; 8            ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[16]  ; M7    ; 3A       ; 8            ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[17]  ; U6    ; 3A       ; 6            ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[18]  ; U7    ; 3A       ; 2            ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[19]  ; M6    ; 3A       ; 8            ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[1]   ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[20]  ; N6    ; 3A       ; 4            ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[21]  ; V6    ; 3A       ; 6            ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[22]  ; P9    ; 3B       ; 40           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[23]  ; T8    ; 3A       ; 6            ; 0            ; 0            ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[24]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[25]  ; U8    ; 3A       ; 2            ; 0            ; 74           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[26]  ; R21   ; 5A       ; 89           ; 8            ; 37           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[27]  ; H6    ; 8A       ; 26           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[28]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[29]  ; V16   ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[2]   ; AB10  ; 3B       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[30]  ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[31]  ; T7    ; 3A       ; 6            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[3]   ; U13   ; 4A       ; 50           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[4]   ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[5]   ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[6]   ; R9    ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[7]   ; P8    ; 3B       ; 28           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[8]   ; R5    ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; x[9]   ; P7    ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; y[0]  ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[10] ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[11] ; AA7   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[12] ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[13] ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[14] ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[15] ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[16] ; AB8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[17] ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[18] ; AA8   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[19] ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[1]  ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[20] ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[21] ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[22] ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[23] ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[24] ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[25] ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[26] ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[27] ; Y15   ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[28] ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[29] ; T9    ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[2]  ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[30] ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[31] ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[3]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[4]  ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[5]  ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[6]  ; N8    ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[7]  ; AB6   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[8]  ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; y[9]  ; M9    ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 14 / 48 ( 29 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 80 ( 1 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; y[11]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; y[18]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; y[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; y[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; x[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; x[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; x[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; x[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; y[28]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; y[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; x[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; y[16]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; x[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; y[24]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; y[31]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; y[25]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; y[14]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; x[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; x[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; x[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; x[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; y[22]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; y[9]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; x[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; y[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; y[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; x[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; x[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; x[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; x[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; y[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; x[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; x[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; x[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; x[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; y[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; y[20]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; y[17]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; x[26]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; x[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; x[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; y[29]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; y[13]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; y[15]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; y[12]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; x[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; x[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; x[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; x[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; y[10]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; y[30]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; x[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; x[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; resetn                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; y[23]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; y[26]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; x[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; x[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; x[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; y[21]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; y[8]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; y[19]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; y[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; y[27]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; x[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; x[27]    ; Incomplete set of assignments ;
; x[28]    ; Incomplete set of assignments ;
; x[29]    ; Incomplete set of assignments ;
; x[30]    ; Incomplete set of assignments ;
; y[0]     ; Incomplete set of assignments ;
; y[1]     ; Incomplete set of assignments ;
; y[2]     ; Incomplete set of assignments ;
; y[3]     ; Incomplete set of assignments ;
; y[4]     ; Incomplete set of assignments ;
; y[5]     ; Incomplete set of assignments ;
; y[6]     ; Incomplete set of assignments ;
; y[7]     ; Incomplete set of assignments ;
; y[8]     ; Incomplete set of assignments ;
; y[9]     ; Incomplete set of assignments ;
; y[10]    ; Incomplete set of assignments ;
; y[11]    ; Incomplete set of assignments ;
; y[12]    ; Incomplete set of assignments ;
; y[13]    ; Incomplete set of assignments ;
; y[14]    ; Incomplete set of assignments ;
; y[15]    ; Incomplete set of assignments ;
; y[16]    ; Incomplete set of assignments ;
; y[17]    ; Incomplete set of assignments ;
; y[18]    ; Incomplete set of assignments ;
; y[19]    ; Incomplete set of assignments ;
; y[20]    ; Incomplete set of assignments ;
; y[21]    ; Incomplete set of assignments ;
; y[22]    ; Incomplete set of assignments ;
; y[23]    ; Incomplete set of assignments ;
; y[24]    ; Incomplete set of assignments ;
; y[25]    ; Incomplete set of assignments ;
; y[26]    ; Incomplete set of assignments ;
; y[27]    ; Incomplete set of assignments ;
; y[28]    ; Incomplete set of assignments ;
; y[29]    ; Incomplete set of assignments ;
; y[30]    ; Incomplete set of assignments ;
; y[31]    ; Incomplete set of assignments ;
; clock    ; Incomplete set of assignments ;
; resetn   ; Incomplete set of assignments ;
; x[24]    ; Incomplete set of assignments ;
; x[23]    ; Incomplete set of assignments ;
; x[14]    ; Incomplete set of assignments ;
; x[16]    ; Incomplete set of assignments ;
; x[13]    ; Incomplete set of assignments ;
; x[15]    ; Incomplete set of assignments ;
; x[26]    ; Incomplete set of assignments ;
; x[25]    ; Incomplete set of assignments ;
; x[21]    ; Incomplete set of assignments ;
; x[22]    ; Incomplete set of assignments ;
; x[18]    ; Incomplete set of assignments ;
; x[20]    ; Incomplete set of assignments ;
; x[17]    ; Incomplete set of assignments ;
; x[19]    ; Incomplete set of assignments ;
; x[31]    ; Incomplete set of assignments ;
; x[5]     ; Incomplete set of assignments ;
; x[7]     ; Incomplete set of assignments ;
; x[4]     ; Incomplete set of assignments ;
; x[6]     ; Incomplete set of assignments ;
; x[1]     ; Incomplete set of assignments ;
; x[3]     ; Incomplete set of assignments ;
; x[0]     ; Incomplete set of assignments ;
; x[2]     ; Incomplete set of assignments ;
; x[9]     ; Incomplete set of assignments ;
; x[11]    ; Incomplete set of assignments ;
; x[8]     ; Incomplete set of assignments ;
; x[10]    ; Incomplete set of assignments ;
; x[12]    ; Incomplete set of assignments ;
; x[27]    ; Missing location assignment   ;
; x[28]    ; Missing location assignment   ;
; x[29]    ; Missing location assignment   ;
; x[30]    ; Missing location assignment   ;
; y[0]     ; Missing location assignment   ;
; y[1]     ; Missing location assignment   ;
; y[2]     ; Missing location assignment   ;
; y[3]     ; Missing location assignment   ;
; y[4]     ; Missing location assignment   ;
; y[5]     ; Missing location assignment   ;
; y[6]     ; Missing location assignment   ;
; y[7]     ; Missing location assignment   ;
; y[8]     ; Missing location assignment   ;
; y[9]     ; Missing location assignment   ;
; y[10]    ; Missing location assignment   ;
; y[11]    ; Missing location assignment   ;
; y[12]    ; Missing location assignment   ;
; y[13]    ; Missing location assignment   ;
; y[14]    ; Missing location assignment   ;
; y[15]    ; Missing location assignment   ;
; y[16]    ; Missing location assignment   ;
; y[17]    ; Missing location assignment   ;
; y[18]    ; Missing location assignment   ;
; y[19]    ; Missing location assignment   ;
; y[20]    ; Missing location assignment   ;
; y[21]    ; Missing location assignment   ;
; y[22]    ; Missing location assignment   ;
; y[23]    ; Missing location assignment   ;
; y[24]    ; Missing location assignment   ;
; y[25]    ; Missing location assignment   ;
; y[26]    ; Missing location assignment   ;
; y[27]    ; Missing location assignment   ;
; y[28]    ; Missing location assignment   ;
; y[29]    ; Missing location assignment   ;
; y[30]    ; Missing location assignment   ;
; y[31]    ; Missing location assignment   ;
; clock    ; Missing location assignment   ;
; resetn   ; Missing location assignment   ;
; x[24]    ; Missing location assignment   ;
; x[23]    ; Missing location assignment   ;
; x[14]    ; Missing location assignment   ;
; x[16]    ; Missing location assignment   ;
; x[13]    ; Missing location assignment   ;
; x[15]    ; Missing location assignment   ;
; x[26]    ; Missing location assignment   ;
; x[25]    ; Missing location assignment   ;
; x[21]    ; Missing location assignment   ;
; x[22]    ; Missing location assignment   ;
; x[18]    ; Missing location assignment   ;
; x[20]    ; Missing location assignment   ;
; x[17]    ; Missing location assignment   ;
; x[19]    ; Missing location assignment   ;
; x[31]    ; Missing location assignment   ;
; x[5]     ; Missing location assignment   ;
; x[7]     ; Missing location assignment   ;
; x[4]     ; Missing location assignment   ;
; x[6]     ; Missing location assignment   ;
; x[1]     ; Missing location assignment   ;
; x[3]     ; Missing location assignment   ;
; x[0]     ; Missing location assignment   ;
; x[2]     ; Missing location assignment   ;
; x[9]     ; Missing location assignment   ;
; x[11]    ; Missing location assignment   ;
; x[8]     ; Missing location assignment   ;
; x[10]    ; Missing location assignment   ;
; x[12]    ; Missing location assignment   ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Entity Name         ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |core                                     ; 213.0 (9.5)          ; 227.5 (10.9)                     ; 14.5 (1.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 295 (2)             ; 258 (32)                  ; 0 (0)         ; 30796             ; 5     ; 1          ; 66   ; 0            ; |core                                                                                                                       ; core                ; work         ;
;    |ROM1:_ROM1|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19456             ; 2     ; 0          ; 0    ; 0            ; |core|ROM1:_ROM1                                                                                                            ; ROM1                ; work         ;
;       |altsyncram:rom_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19456             ; 2     ; 0          ; 0    ; 0            ; |core|ROM1:_ROM1|altsyncram:rom_rtl_0                                                                                       ; altsyncram          ; work         ;
;          |altsyncram_jod1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19456             ; 2     ; 0          ; 0    ; 0            ; |core|ROM1:_ROM1|altsyncram:rom_rtl_0|altsyncram_jod1:auto_generated                                                        ; altsyncram_jod1     ; work         ;
;    |ROM2:_ROM2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11264             ; 2     ; 0          ; 0    ; 0            ; |core|ROM2:_ROM2                                                                                                            ; ROM2                ; work         ;
;       |altsyncram:rom_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11264             ; 2     ; 0          ; 0    ; 0            ; |core|ROM2:_ROM2|altsyncram:rom_rtl_0                                                                                       ; altsyncram          ; work         ;
;          |altsyncram_nmd1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11264             ; 2     ; 0          ; 0    ; 0            ; |core|ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated                                                        ; altsyncram_nmd1     ; work         ;
;    |address_resolver:_address_resolver|   ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|address_resolver:_address_resolver                                                                                    ; address_resolver    ; work         ;
;    |fixed32_to_fp32:_fixed32_to_fp32|     ; 118.1 (108.2)        ; 126.7 (117.7)                    ; 8.6 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (149)           ; 124 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32                                                                                      ; fixed32_to_fp32     ; work         ;
;       |CLZ_32bits:CLZ_32bits_|            ; 9.0 (2.8)            ; 9.0 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_                                                               ; CLZ_32bits          ; work         ;
;          |BNE:BNE_|                       ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|BNE:BNE_                                                      ; BNE                 ; work         ;
;          |mux_282:mux_282_|               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|mux_282:mux_282_                                              ; mux_282             ; work         ;
;          |priority_encoder_4b:pe1|        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|priority_encoder_4b:pe1                                       ; priority_encoder_4b ; work         ;
;          |priority_encoder_4b:pe2|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|priority_encoder_4b:pe2                                       ; priority_encoder_4b ; work         ;
;          |priority_encoder_4b:pe3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|priority_encoder_4b:pe3                                       ; priority_encoder_4b ; work         ;
;          |priority_encoder_4b:pe4|        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|priority_encoder_4b:pe4                                       ; priority_encoder_4b ; work         ;
;          |priority_encoder_4b:pe5|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|fixed32_to_fp32:_fixed32_to_fp32|CLZ_32bits:CLZ_32bits_|priority_encoder_4b:pe5                                       ; priority_encoder_4b ; work         ;
;    |interpolator:_interpolator|           ; 57.5 (54.5)          ; 61.9 (58.9)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (93)             ; 56 (52)                   ; 0 (0)         ; 76                ; 1     ; 1          ; 0    ; 0            ; |core|interpolator:_interpolator                                                                                            ; interpolator        ; work         ;
;       |altshift_taps:reg_data_a_1_rtl_0|  ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 76                ; 1     ; 0          ; 0    ; 0            ; |core|interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0                                                           ; altshift_taps       ; work         ;
;          |shift_taps_1vu:auto_generated|  ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 76                ; 1     ; 0          ; 0    ; 0            ; |core|interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated                             ; shift_taps_1vu      ; work         ;
;             |altsyncram_sr91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 76                ; 1     ; 0          ; 0    ; 0            ; |core|interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4 ; altsyncram_sr91     ; work         ;
;             |cntr_phf:cntr1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1              ; cntr_phf            ; work         ;
;    |pipe_signals:_pipe_signals|           ; 14.2 (14.2)          ; 14.5 (14.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|pipe_signals:_pipe_signals                                                                                            ; pipe_signals        ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; x[27]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[28]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[29]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[30]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; y[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; y[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetn ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[24]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[23]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[16]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[15]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[26]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[25]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[21]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[22]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[18]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[20]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[17]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[31]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; x[12]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; x[27]                                                    ;                   ;         ;
; x[28]                                                    ;                   ;         ;
; x[29]                                                    ;                   ;         ;
; x[30]                                                    ;                   ;         ;
; clock                                                    ;                   ;         ;
; resetn                                                   ;                   ;         ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[19]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[2]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[1]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[3]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[7]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[6]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[5]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[4]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[11]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[10]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[9]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[8]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[15]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[14]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[13]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[12]           ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg6              ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[18]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[17]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[16]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[21]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[20]           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|S1[0]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg7              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg8              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg9              ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[30]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[29]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[28]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[27]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[26]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[14]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[19]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[18]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[17]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[16]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[10]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[8]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[11]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[9]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[2]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[0]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[3]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[1]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|msb_reg_[2]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|msb_reg_[3]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[22]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[12]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[15]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[13]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|msb_reg_[0]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[6]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[4]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|msb_reg_[1]            ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[7]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[5]              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg1              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg2              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg3              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg4              ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|sign_reg5              ; 1                 ; 0       ;
;      - y[23]~reg0                                        ; 1                 ; 0       ;
;      - y[15]~reg0                                        ; 1                 ; 0       ;
;      - y[16]~reg0                                        ; 1                 ; 0       ;
;      - y[17]~reg0                                        ; 1                 ; 0       ;
;      - y[18]~reg0                                        ; 1                 ; 0       ;
;      - y[19]~reg0                                        ; 1                 ; 0       ;
;      - y[20]~reg0                                        ; 1                 ; 0       ;
;      - y[21]~reg0                                        ; 1                 ; 0       ;
;      - y[22]~reg0                                        ; 1                 ; 0       ;
;      - y[14]~reg0                                        ; 1                 ; 0       ;
;      - y[24]~reg0                                        ; 1                 ; 0       ;
;      - y[25]~reg0                                        ; 1                 ; 0       ;
;      - y[26]~reg0                                        ; 1                 ; 0       ;
;      - y[27]~reg0                                        ; 1                 ; 0       ;
;      - y[28]~reg0                                        ; 1                 ; 0       ;
;      - y[29]~reg0                                        ; 1                 ; 0       ;
;      - y[30]~reg0                                        ; 1                 ; 0       ;
;      - y[31]~reg0                                        ; 1                 ; 0       ;
;      - y[6]~reg0                                         ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[21]             ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|x_reg_[20]             ; 1                 ; 0       ;
;      - y[0]~reg0                                         ; 1                 ; 0       ;
;      - y[1]~reg0                                         ; 1                 ; 0       ;
;      - y[2]~reg0                                         ; 1                 ; 0       ;
;      - y[3]~reg0                                         ; 1                 ; 0       ;
;      - y[4]~reg0                                         ; 1                 ; 0       ;
;      - y[5]~reg0                                         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[24]            ; 1                 ; 0       ;
;      - y[7]~reg0                                         ; 1                 ; 0       ;
;      - y[8]~reg0                                         ; 1                 ; 0       ;
;      - y[9]~reg0                                         ; 1                 ; 0       ;
;      - y[10]~reg0                                        ; 1                 ; 0       ;
;      - y[11]~reg0                                        ; 1                 ; 0       ;
;      - y[12]~reg0                                        ; 1                 ; 0       ;
;      - y[13]~reg0                                        ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[25]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[23]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[6]             ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[7]             ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[22]            ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[1]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[0]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[3]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[2]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[4]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[5]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[6]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[7]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[8]     ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[3]~2           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|sign_shift       ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[3]~3           ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[9]~19          ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[9]~20          ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y~30             ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y~32             ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y~38             ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[13]~40         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[13]~41         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[15]~50         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[15]~51         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|Y[18]~56         ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[0]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[1]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[2]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[3]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[4]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[5]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[6]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|exponent_s[7]    ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]   ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[7]   ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[3]   ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[4]   ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[0]   ; 1                 ; 0       ;
;      - fixed32_to_fp32:_fixed32_to_fp32|first_one_s[2]   ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[0]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[1]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[2]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[3]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[4]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[5]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[6]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[7]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[8]        ; 1                 ; 0       ;
;      - pipe_signals:_pipe_signals|address_reg1[9]        ; 1                 ; 0       ;
; x[24]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|msb_reg_[1]            ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|Add1~0         ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~1  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~2  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~6  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~11 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~13 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~14 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~15 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~19 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~22 ; 0                 ; 0       ;
; x[23]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|msb_reg_[0]            ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|Add1~0         ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~1  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~2  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~6  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~11 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~13 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~14 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~15 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~19 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~22 ; 0                 ; 0       ;
; x[14]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[14]             ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 1                 ; 0       ;
; x[16]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[16]             ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 1                 ; 0       ;
; x[13]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[13]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 0                 ; 0       ;
; x[15]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[15]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~0  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 0                 ; 0       ;
; x[26]                                                    ;                   ;         ;
;      - address_resolver:_address_resolver|Add1~0         ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~1  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~11 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~13 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~14 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~19 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~22 ; 1                 ; 0       ;
;      - x[26]~_wirecell                                   ; 1                 ; 0       ;
; x[25]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|msb_reg_[2]            ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|Add1~0         ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~1  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~11 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~13 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~14 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~19 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~22 ; 0                 ; 0       ;
; x[21]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[21]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~2  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~15 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 0                 ; 0       ;
; x[22]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[22]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~2  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~6  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~15 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~21 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~22 ; 0                 ; 0       ;
; x[18]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[18]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 0                 ; 0       ;
; x[20]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[20]             ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 0                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~15 ; 0                 ; 0       ;
; x[17]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[17]             ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~5  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~10 ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 1                 ; 0       ;
; x[19]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[19]             ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~3  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~7  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~9  ; 1                 ; 0       ;
;      - address_resolver:_address_resolver|ShiftRight0~12 ; 1                 ; 0       ;
; x[31]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|sign_reg1              ; 0                 ; 0       ;
; x[5]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[5]              ; 0                 ; 0       ;
; x[7]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[7]              ; 0                 ; 0       ;
; x[4]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[4]              ; 1                 ; 0       ;
; x[6]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[6]              ; 1                 ; 0       ;
; x[1]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[1]              ; 0                 ; 0       ;
; x[3]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[3]              ; 1                 ; 0       ;
; x[0]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[0]              ; 1                 ; 0       ;
; x[2]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[2]              ; 1                 ; 0       ;
; x[9]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[9]              ; 0                 ; 0       ;
; x[11]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[11]             ; 1                 ; 0       ;
; x[8]                                                     ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[8]              ; 1                 ; 0       ;
; x[10]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[10]             ; 1                 ; 0       ;
; x[12]                                                    ;                   ;         ;
;      - pipe_signals:_pipe_signals|x_reg_[12]             ; 0                 ; 0       ;
+----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clock                                       ; PIN_M16             ; 264     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; fixed32_to_fp32:_fixed32_to_fp32|sign_shift ; FF_X22_Y9_N17       ; 21      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; interpolator:_interpolator|ShiftRight0~18   ; LABCELL_X18_Y12_N15 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; resetn                                      ; PIN_V9              ; 147     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M16  ; 264     ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                         ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ROM1:_ROM1|altsyncram:rom_rtl_0|altsyncram_jod1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; Single Clock ; 1024         ; 19           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 19456 ; 1024                        ; 19                          ; --                          ; --                          ; 19456               ; 2           ; 0     ; db/activations_ROM.ram0_ROM1_2cbdff.hdl.mif ; M10K_X26_Y11_N0, M10K_X26_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; ROM2:_ROM2|altsyncram:rom_rtl_0|altsyncram_nmd1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 12288 ; 1024                        ; 11                          ; --                          ; --                          ; 11264               ; 2           ; 0     ; db/activations_ROM.ram0_ROM2_2cbdf0.hdl.mif ; M10K_X14_Y12_N0, M10K_X14_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 19           ; 4            ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 76    ; 4                           ; 19                          ; 4                           ; 19                          ; 76                  ; 1           ; 0     ; None                                        ; M10K_X26_Y12_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Independent 27x27                        ; 1           ;
; Total number of DSP blocks               ; 1           ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 1           ;
; Fixed Point Dedicated Output Accumulator ; 1           ;
+------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                 ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; interpolator:_interpolator|Mult0~mac ; Independent 27x27 ; DSP_X20_Y12_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; yes                          ;
+--------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 680 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 37 / 16,664 ( < 1 % )   ;
; C2 interconnects             ; 226 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 160 / 72,600 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 67 / 374,484 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 156 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 46 / 15,868 ( < 1 % )   ;
; R14/C12 interconnect drivers ; 56 / 27,256 ( < 1 % )   ;
; R3 interconnects             ; 316 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 367 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 66        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 66        ; 66        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 66           ; 66           ; 66           ; 66           ; 66           ; 0         ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 34           ; 66           ; 66           ; 66           ; 66           ; 34           ; 66           ; 66           ; 66           ; 66           ; 34           ; 66           ; 0         ; 0         ; 66           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; x[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; y[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; resetn             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; x[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 16.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                             ; Destination Register                                                                                                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; fixed32_to_fp32:_fixed32_to_fp32|S1[18]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.982             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[16]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.945             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[21]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.732             ;
; interpolator:_interpolator|reg_interp_2[15]                                                                                 ; fixed32_to_fp32:_fixed32_to_fp32|S1[15]                                                                                                               ; 0.621             ;
; interpolator:_interpolator|reg_interp_2[9]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[11]                                                                                                               ; 0.620             ;
; interpolator:_interpolator|reg_interp_2[3]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[3]                                                                                                                ; 0.608             ;
; interpolator:_interpolator|reg_d1[3]                                                                                        ; interpolator:_interpolator|reg_diff_2[3]                                                                                                              ; 0.608             ;
; interpolator:_interpolator|reg_interp_2[8]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[11]                                                                                                               ; 0.607             ;
; interpolator:_interpolator|reg_d1[1]                                                                                        ; interpolator:_interpolator|reg_diff_2[1]                                                                                                              ; 0.601             ;
; interpolator:_interpolator|reg_d1[5]                                                                                        ; interpolator:_interpolator|reg_diff_2[5]                                                                                                              ; 0.601             ;
; interpolator:_interpolator|reg_interp_2[0]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[0]                                                                                                                ; 0.508             ;
; interpolator:_interpolator|reg_interp_2[17]                                                                                 ; fixed32_to_fp32:_fixed32_to_fp32|S1[21]                                                                                                               ; 0.507             ;
; interpolator:_interpolator|reg_interp_2[6]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[7]                                                                                                                ; 0.431             ;
; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                             ; fixed32_to_fp32:_fixed32_to_fp32|exponent_s[1]                                                                                                        ; 0.417             ;
; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[0]                                                                             ; fixed32_to_fp32:_fixed32_to_fp32|exponent_s[1]                                                                                                        ; 0.378             ;
; interpolator:_interpolator|reg_d1[0]                                                                                        ; interpolator:_interpolator|reg_diff_2[0]                                                                                                              ; 0.362             ;
; interpolator:_interpolator|reg_d1[9]                                                                                        ; interpolator:_interpolator|reg_diff_2[9]                                                                                                              ; 0.359             ;
; interpolator:_interpolator|reg_d1[4]                                                                                        ; interpolator:_interpolator|reg_diff_2[4]                                                                                                              ; 0.316             ;
; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1] ; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.311             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[4]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[22]                                                                                                                ; 0.291             ;
; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0] ; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.290             ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[2]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.271             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[7]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[6]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[5]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[4]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[11]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[10]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[9]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[8]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[15]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[14]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[13]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[12]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[17]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[19]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[20]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[1]                                                                                                       ; 0.267             ;
; interpolator:_interpolator|reg_interp_2[12]                                                                                 ; fixed32_to_fp32:_fixed32_to_fp32|S1[15]                                                                                                               ; 0.262             ;
; interpolator:_interpolator|reg_interp_2[16]                                                                                 ; fixed32_to_fp32:_fixed32_to_fp32|S1[16]                                                                                                               ; 0.258             ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[0]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.258             ;
; interpolator:_interpolator|reg_interp_2[14]                                                                                 ; fixed32_to_fp32:_fixed32_to_fp32|S1[15]                                                                                                               ; 0.249             ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[3]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.243             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[2]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[0]                                                                                                       ; 0.226             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[1]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[0]                                                                                                       ; 0.226             ;
; fixed32_to_fp32:_fixed32_to_fp32|S1[3]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|first_one_s[0]                                                                                                       ; 0.226             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[5]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[22]                                                                                                                ; 0.225             ;
; pipe_signals:_pipe_signals|x_reg_[20]                                                                                       ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; pipe_signals:_pipe_signals|x_reg_[22]                                                                                       ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; pipe_signals:_pipe_signals|x_reg_[19]                                                                                       ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; pipe_signals:_pipe_signals|x_reg_[21]                                                                                       ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; pipe_signals:_pipe_signals|msb_reg_[1]                                                                                      ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; pipe_signals:_pipe_signals|msb_reg_[0]                                                                                      ; interpolator:_interpolator|reg_d1[11]                                                                                                                 ; 0.225             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[8]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[22]                                                                                                                ; 0.190             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[6]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[22]                                                                                                                ; 0.186             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[7]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[22]                                                                                                                ; 0.180             ;
; fixed32_to_fp32:_fixed32_to_fp32|S2[8]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|S3[8]                                                                                                                ; 0.146             ;
; fixed32_to_fp32:_fixed32_to_fp32|S2[13]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|S3[13]                                                                                                               ; 0.146             ;
; fixed32_to_fp32:_fixed32_to_fp32|S2[16]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|S3[16]                                                                                                               ; 0.146             ;
; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|dffe3a[0]                         ; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4|ram_block5a0~portb_address_reg0 ; 0.143             ;
; fixed32_to_fp32:_fixed32_to_fp32|S2[14]                                                                                     ; fixed32_to_fp32:_fixed32_to_fp32|S3[14]                                                                                                               ; 0.138             ;
; interpolator:_interpolator|reg_d1[7]                                                                                        ; interpolator:_interpolator|reg_diff_2[7]                                                                                                              ; 0.133             ;
; interpolator:_interpolator|reg_d1[2]                                                                                        ; interpolator:_interpolator|reg_diff_2[2]                                                                                                              ; 0.119             ;
; interpolator:_interpolator|reg_interp_2[7]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[7]                                                                                                                ; 0.116             ;
; interpolator:_interpolator|reg_d1[8]                                                                                        ; interpolator:_interpolator|reg_diff_2[8]                                                                                                              ; 0.114             ;
; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|dffe3a[1]                         ; interpolator:_interpolator|altshift_taps:reg_data_a_1_rtl_0|shift_taps_1vu:auto_generated|altsyncram_sr91:altsyncram4|ram_block5a0~portb_address_reg0 ; 0.106             ;
; fixed32_to_fp32:_fixed32_to_fp32|Y[24]                                                                                      ; y[24]~reg0                                                                                                                                            ; 0.079             ;
; interpolator:_interpolator|reg_d1[6]                                                                                        ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[10]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[10]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[11]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[11]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[12]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[12]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[13]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[13]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[14]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[14]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[15]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[15]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[16]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[16]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[17]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[17]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d2[18]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_d1[18]                                                                                       ; interpolator:_interpolator|reg_diff_2[18]                                                                                                             ; 0.079             ;
; interpolator:_interpolator|reg_interp_2[2]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[2]                                                                                                                ; 0.047             ;
; interpolator:_interpolator|reg_d1[20]                                                                                       ; interpolator:_interpolator|reg_diff_2[20]                                                                                                             ; 0.043             ;
; interpolator:_interpolator|reg_d2[19]                                                                                       ; interpolator:_interpolator|reg_diff_2[20]                                                                                                             ; 0.043             ;
; interpolator:_interpolator|reg_d1[19]                                                                                       ; interpolator:_interpolator|reg_diff_2[20]                                                                                                             ; 0.043             ;
; interpolator:_interpolator|reg_interp_2[1]                                                                                  ; fixed32_to_fp32:_fixed32_to_fp32|S1[2]                                                                                                                ; 0.032             ;
; fixed32_to_fp32:_fixed32_to_fp32|S3[1]                                                                                      ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.026             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[1]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.026             ;
; fixed32_to_fp32:_fixed32_to_fp32|shift_u_s[0]                                                                               ; fixed32_to_fp32:_fixed32_to_fp32|Y[19]                                                                                                                ; 0.026             ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 93 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "activations_ROM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 387 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'activations_ROM.out.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   50.000        clock
Info (176235): Finished register packing
    Extra Info (176218): Packed 11 registers into blocks of type Block RAM
    Extra Info (176218): Packed 53 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 2096 megabytes
    Info: Processing ended: Wed Mar 17 18:49:52 2021
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:32


