`timescale 1ns / 1ps

// define and_gate variables
module and2(d1, d2, out);

// define d1, d2 as inputs
input d1 ,d2;

// define out to be a reg meaning a value can be assigned to it
output reg out;

always@(d1, d2)
begin
    out = d1 & d2;
end

endmodule

