TimeQuest Timing Analyzer report for RESDMAC
Sun Aug 20 18:31:02 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'n/a'
 13. Slow Model Setup: 'sclk'
 14. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'n/a'
 17. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'sclk'
 20. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 21. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 22. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 23. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 24. Slow Model Minimum Pulse Width: 'sclk'
 25. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 26. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'n/a'
 44. Fast Model Setup: 'sclk'
 45. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 46. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 47. Fast Model Hold: 'n/a'
 48. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 49. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 50. Fast Model Hold: 'sclk'
 51. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 52. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 53. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 54. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 55. Fast Model Minimum Pulse Width: 'sclk'
 56. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 57. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 58. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Sun Aug 20 18:31:01 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 2.500  ; 22.500 ; 50.00      ; 1         ; 1           ; 22.5  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 98.0 MHz   ; 98.0 MHz        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;      ;
; 335.35 MHz ; 335.35 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -7.777 ; -7.777        ;
; sclk                                        ; 9.735  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.509 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.629 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -27.245 ; -27.245       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499   ; 0.000         ;
; sclk                                        ; 27.114  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 24.343 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 29.764 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 9.920  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 14.566 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -7.777 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 12.777     ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 9.735  ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.948      ; 3.253      ;
; 11.229 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.737      ; 2.548      ;
; 12.462 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.631      ; 1.209      ;
; 12.620 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.631      ; 1.051      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 18.509 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.531      ;
; 18.545 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.495      ;
; 18.993 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.047      ;
; 38.510 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.530      ;
; 38.546 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.494      ;
; 38.547 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 19.629 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 7.915      ;
; 19.729 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 7.818      ;
; 19.795 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 7.750      ;
; 19.886 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 7.648      ;
; 20.149 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 7.396      ;
; 20.230 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 7.317      ;
; 20.240 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 7.294      ;
; 20.372 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 7.172      ;
; 20.595 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.952      ;
; 20.938 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.609      ;
; 21.012 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.539      ;
; 21.137 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.414      ;
; 21.167 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.380      ;
; 21.215 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.332      ;
; 21.237 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.314      ;
; 21.480 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.071      ;
; 21.555 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.993      ;
; 21.556 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.992      ;
; 21.872 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.672      ;
; 21.890 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 5.661      ;
; 21.909 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.639      ;
; 21.910 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.638      ;
; 21.938 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 5.613      ;
; 22.175 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.369      ;
; 22.223 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.321      ;
; 22.226 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 5.318      ;
; 22.307 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 5.240      ;
; 22.419 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.129      ;
; 22.467 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 5.081      ;
; 22.661 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 4.886      ;
; 22.700 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.844      ;
; 22.748 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.796      ;
; 23.541 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 4.003      ;
; 23.589 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.955      ;
; 23.977 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.570      ;
; 24.333 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.214      ;
; 28.238 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 6.795      ;
; 28.552 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 6.484      ;
; 28.584 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 6.450      ;
; 28.668 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 6.365      ;
; 28.878 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.002      ; 6.164      ;
; 28.982 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 6.054      ;
; 29.023 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 6.011      ;
; 29.198 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 5.848      ;
; 29.796 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 10.244     ;
; 29.845 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.002      ; 5.197      ;
; 29.885 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 10.151     ;
; 29.927 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 10.113     ;
; 29.975 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 5.071      ;
; 29.996 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 5.044      ;
; 30.183 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.011     ; 9.846      ;
; 30.193 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.843      ;
; 30.272 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 9.755      ;
; 30.272 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.768      ;
; 30.277 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.762      ;
; 30.279 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 9.767      ;
; 30.287 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 9.753      ;
; 30.381 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.658      ;
; 30.463 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 9.577      ;
; 30.466 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.570      ;
; 30.469 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 9.568      ;
; 30.495 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 9.549      ;
; 30.531 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 9.499      ;
; 30.552 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.484      ;
; 30.620 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 9.406      ;
; 30.705 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.017     ; 9.318      ;
; 30.818 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 9.224      ;
; 30.831 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.205      ;
; 30.927 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 9.106      ;
; 30.944 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.095      ;
; 30.960 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.076      ;
; 30.965 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 9.069      ;
; 30.980 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 9.067      ;
; 31.059 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.981      ;
; 31.074 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 8.965      ;
; 31.124 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.913      ;
; 31.136 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.901      ;
; 31.178 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 8.860      ;
; 31.183 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.859      ;
; 31.230 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.803      ;
; 31.238 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 8.799      ;
; 31.264 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.776      ;
; 31.312 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.730      ;
; 31.373 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.667      ;
; 31.378 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.017     ; 8.645      ;
; 31.396 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.647      ;
; 31.422 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.006      ; 3.624      ;
; 31.424 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.616      ;
; 31.434 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.606      ;
; 31.469 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.571      ;
; 31.473 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.570      ;
; 31.491 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.549      ;
; 31.503 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.537      ;
; 31.508 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.525      ;
; 31.516 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.524      ;
; 31.558 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 8.478      ;
; 31.567 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.466      ;
; 31.579 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 8.455      ;
; 31.585 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 8.456      ;
; 31.594 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 8.439      ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -27.245 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 12.755     ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 1.187  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.188  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.224  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 20.741 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.047      ;
; 21.189 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.495      ;
; 21.225 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.531      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.054      ;
; 0.766 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.912 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.219      ;
; 0.919 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.225      ;
; 0.952 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.952 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 1.064 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.370      ;
; 1.088 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.395      ;
; 1.104 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.411      ;
; 1.108 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.415      ;
; 1.110 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.417      ;
; 1.113 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.419      ;
; 1.151 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.457      ;
; 1.198 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.211 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.517      ;
; 1.231 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.539      ;
; 1.324 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.631      ;
; 1.474 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.774      ;
; 1.506 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.813      ;
; 1.526 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.833      ;
; 1.527 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.833      ;
; 1.543 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.845      ;
; 1.544 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.850      ;
; 1.546 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.848      ;
; 1.557 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.863      ;
; 1.558 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.864      ;
; 1.558 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.864      ;
; 1.560 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.560 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.867      ;
; 1.566 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.873      ;
; 1.569 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.593 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.899      ;
; 1.725 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.031      ;
; 1.758 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.776 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.086      ;
; 1.790 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.100      ;
; 1.826 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.124      ;
; 1.827 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.125      ;
; 1.829 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.127      ;
; 1.833 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.139      ;
; 1.902 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.209      ;
; 1.902 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.209      ;
; 1.973 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.279      ;
; 1.987 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.293      ;
; 2.060 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.368      ;
; 2.083 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.389      ;
; 2.107 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.413      ;
; 2.123 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.425      ;
; 2.160 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.470      ;
; 2.167 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.473      ;
; 2.236 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.540      ;
; 2.290 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.603      ;
; 2.291 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.595      ;
; 2.311 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.618      ;
; 2.331 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.637      ;
; 2.354 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.664      ;
; 2.404 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.717      ;
; 2.420 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.726      ;
; 2.428 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.734      ;
; 2.455 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.761      ;
; 2.466 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.772      ;
; 2.470 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.780      ;
; 2.472 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.782      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.798      ;
; 2.516 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.824      ;
; 2.556 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.859      ;
; 2.600 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.903      ;
; 2.601 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.903      ;
; 2.653 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.959      ;
; 2.659 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.965      ;
; 2.659 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 2.958      ;
; 2.661 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.967      ;
; 2.699 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.004      ;
; 2.727 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.031      ;
; 2.742 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.048      ;
; 2.753 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.059      ;
; 2.763 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.073      ;
; 2.767 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.077      ;
; 2.768 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.067      ;
; 2.769 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.068      ;
; 2.770 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.080      ;
; 2.829 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.135      ;
; 2.831 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.137      ;
; 2.859 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.165      ;
; 2.889 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.193      ;
; 2.889 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.188      ;
; 2.894 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.194      ;
; 2.902 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.201      ;
; 2.903 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.202      ;
; 2.916 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.226      ;
; 2.953 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.255      ;
; 2.970 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.282      ;
; 3.009 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.313      ;
; 3.023 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.325      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 27.114 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.631      ; 1.051      ;
; 27.272 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.631      ; 1.209      ;
; 28.505 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.737      ; 2.548      ;
; 29.999 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.948      ; 3.253      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.343 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 3.191      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.380 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 3.145      ;
; 24.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 3.130      ;
; 24.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.020     ; 3.118      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 3.124      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.753 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.777      ;
; 24.755 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 2.775      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.762 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.771      ;
; 24.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.009     ; 2.767      ;
; 24.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.009     ; 2.767      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 24.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.723      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
; 25.168 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 2.369      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.764 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.009     ; 2.767      ;
; 29.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 2.723      ;
; 29.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 2.723      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 9.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 2.723      ;
; 9.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 2.723      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
; 9.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.009     ; 2.767      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.566 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.369      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 2.723      ;
; 14.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.009     ; 2.767      ;
; 14.970 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.009     ; 2.767      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.972 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.007     ; 2.771      ;
; 14.979 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.775      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 14.981 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 2.777      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.329 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 3.124      ;
; 15.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.020     ; 3.118      ;
; 15.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 3.130      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.354 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 3.145      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
; 15.391 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 3.191      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 7.799   ; 7.799   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 8.912   ; 8.912   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 7.688   ; 7.688   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 8.598   ; 8.598   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 8.414   ; 8.414   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 5.987   ; 5.987   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 7.165   ; 7.165   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 4.932   ; 4.932   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -0.429  ; -0.429  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.970  ; -1.970  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 4.389   ; 4.389   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.043  ; -2.043  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.852  ; -5.852  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.115   ; 3.115   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.898  ; -2.898  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.269  ; -5.269  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.778  ; -4.778  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -6.919  ; -6.919  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.859  ; -7.859  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -11.661 ; -11.661 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.770  ; -6.770  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.463  ; -9.463  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -4.817 ; -4.817 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -6.948 ; -6.948 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -8.061 ; -8.061 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -6.837 ; -6.837 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -7.747 ; -7.747 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -4.817 ; -4.817 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -4.813 ; -4.813 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -5.416 ; -5.416 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -5.892 ; -5.892 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -4.666 ; -4.666 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -5.458 ; -5.458 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -4.666 ; -4.666 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 2.518  ; 2.518  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 2.518  ; 2.518  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 2.288  ; 2.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 2.236  ; 2.236  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -0.397 ; -0.397 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 2.309  ; 2.309  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 6.118  ; 6.118  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.368  ; 0.368  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -0.243 ; -0.243 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.368  ; 0.368  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.654  ; 7.654  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.535  ; 5.535  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 5.044  ; 5.044  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 7.185  ; 7.185  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 8.125  ; 8.125  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.927 ; 11.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 7.036  ; 7.036  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 4.581  ; 4.581  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 7.036  ; 7.036  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 9.729  ; 9.729  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 21.605 ; 21.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 20.737 ; 20.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.742 ; 18.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 21.107 ; 21.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 21.441 ; 21.441 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 21.216 ; 21.216 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 21.392 ; 21.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 19.818 ; 19.818 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.816 ; 20.816 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.438 ; 19.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 19.680 ; 19.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.996 ; 19.996 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 19.875 ; 19.875 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.717 ; 19.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 19.319 ; 19.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 18.708 ; 18.708 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.780 ; 17.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 18.327 ; 18.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.849 ; 18.849 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 19.550 ; 19.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.194 ; 19.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.557 ; 18.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 18.162 ; 18.162 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.029 ; 20.029 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.672 ; 19.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.789 ; 20.789 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.071 ; 20.071 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.131 ; 20.131 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.852 ; 19.852 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.247 ; 17.247 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 25.480 ; 25.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 24.768 ; 24.768 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 24.956 ; 24.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 24.142 ; 24.142 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 25.076 ; 25.076 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 25.568 ; 25.568 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 25.278 ; 25.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 16.065 ; 16.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 16.966 ; 16.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 20.302 ; 20.302 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 20.527 ; 20.527 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 19.766 ; 19.766 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.628 ; 18.628 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 19.541 ; 19.541 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 20.127 ; 20.127 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 20.090 ; 20.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 17.624 ; 17.624 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 18.324 ; 18.324 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 17.565 ; 17.565 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 17.180 ; 17.180 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 18.024 ; 18.024 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 17.276 ; 17.276 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 17.136 ; 17.136 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 17.841 ; 17.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.275 ; 17.275 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 17.822 ; 17.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.202 ; 18.202 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 18.385 ; 18.385 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 18.282 ; 18.282 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.051 ; 18.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 17.656 ; 17.656 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 17.524 ; 17.524 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 17.723 ; 17.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 17.905 ; 17.905 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 18.283 ; 18.283 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 18.398 ; 18.398 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 16.966 ; 16.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 17.539 ; 17.539 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 17.438 ; 17.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 16.134 ; 16.134 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 17.306 ; 17.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 17.900 ; 17.900 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 17.321 ; 17.321 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 17.316 ; 17.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 17.306 ; 17.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 17.961 ; 17.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 18.355 ; 18.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 17.673 ; 17.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 18.351 ; 18.351 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 15.879 ; 15.879 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.518 ;        ;        ; 17.518 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.743 ; 17.298 ; 17.298 ; 17.743 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 17.359 ; 17.359 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.757 ; 15.883 ; 15.883 ; 16.757 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.343 ;        ;        ; 17.343 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.455 ;        ;        ; 17.455 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.306 ;        ;        ; 17.306 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.233 ; 18.607 ; 18.607 ; 18.233 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 18.359 ; 18.359 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.818 ; 17.621 ; 17.621 ; 16.818 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.491 ;        ;        ; 17.491 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.716 ; 17.051 ; 17.051 ; 17.716 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 17.332 ; 17.332 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.730 ; 15.636 ; 15.636 ; 16.730 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.316 ;        ;        ; 17.316 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.428 ;        ;        ; 17.428 ;
; ADDR[4]     ; DATA_IO[7]  ; 17.279 ;        ;        ; 17.279 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.264 ; 17.264 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.390 ; 16.007 ; 16.007 ; 17.390 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 16.229 ; 16.229 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 19.006 ; 19.006 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.132 ; 17.749 ; 17.749 ; 19.132 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.591 ; 17.591 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.308 ;        ;        ; 17.308 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.450 ;        ;        ; 17.450 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.925 ;        ;        ; 16.925 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.999 ;        ;        ; 16.999 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 17.711 ;        ;        ; 17.711 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.233 ;        ;        ; 18.233 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 19.173 ;        ;        ; 19.173 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 17.385 ;        ;        ; 17.385 ;
; R_W_IO      ; DATA_IO[0]  ; 14.910 ; 16.205 ; 16.205 ; 14.910 ;
; R_W_IO      ; DATA_IO[1]  ; 16.036 ; 16.430 ; 16.430 ; 16.036 ;
; R_W_IO      ; DATA_IO[2]  ; 14.922 ; 16.182 ; 16.182 ; 14.922 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 14.942 ; 15.444 ; 15.444 ; 14.942 ;
; R_W_IO      ; DATA_IO[5]  ; 14.906 ; 16.030 ; 16.030 ; 14.906 ;
; R_W_IO      ; DATA_IO[6]  ; 13.866 ; 16.142 ; 16.142 ; 13.866 ;
; R_W_IO      ; DATA_IO[7]  ; 14.906 ; 15.993 ; 15.993 ; 14.906 ;
; R_W_IO      ; DATA_IO[8]  ; 16.080 ; 13.866 ; 13.866 ; 16.080 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 13.259 ; 13.259 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 13.385 ; 12.002 ; 12.002 ; 13.385 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.844 ; 11.844 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 18.411 ; 17.058 ; 17.058 ; 18.411 ;
; _CS         ; DATA_IO[1]  ; 18.636 ; 18.262 ; 18.262 ; 18.636 ;
; _CS         ; DATA_IO[2]  ; 18.388 ; 17.005 ; 17.005 ; 18.388 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 17.650 ; 16.847 ; 16.847 ; 17.650 ;
; _CS         ; DATA_IO[5]  ; 18.236 ; 16.883 ; 16.883 ; 18.236 ;
; _CS         ; DATA_IO[6]  ; 18.348 ; 16.995 ; 16.995 ; 18.348 ;
; _CS         ; DATA_IO[7]  ; 18.199 ; 16.846 ; 16.846 ; 18.199 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 18.286 ; 18.286 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.447 ;        ;        ; 17.447 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.672 ; 17.298 ; 17.298 ; 17.672 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 16.041 ; 16.041 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.686 ; 15.883 ; 15.883 ; 16.686 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.272 ;        ;        ; 17.272 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.384 ;        ;        ; 17.384 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.235 ;        ;        ; 17.235 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 17.254 ; 18.607 ; 18.607 ; 17.254 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 16.870 ; 16.870 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.268 ; 17.621 ; 17.621 ; 16.268 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.200 ;        ;        ; 17.200 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.425 ; 17.051 ; 17.051 ; 17.425 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 15.794 ; 15.794 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.439 ; 15.636 ; 15.636 ; 16.439 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.025 ;        ;        ; 17.025 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.137 ;        ;        ; 17.137 ;
; ADDR[4]     ; DATA_IO[7]  ; 16.988 ;        ;        ; 16.988 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.215 ; 17.215 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 16.831 ; 16.007 ; 16.007 ; 16.831 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 15.849 ; 15.849 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 18.027 ; 18.027 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 17.643 ; 17.749 ; 17.749 ; 17.643 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.041 ; 17.041 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.031 ;        ;        ; 17.031 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 16.455 ;        ;        ; 16.455 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.459 ;        ;        ; 16.459 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.473 ;        ;        ; 16.473 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 16.172 ;        ;        ; 16.172 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 16.284 ;        ;        ; 16.284 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 16.896 ;        ;        ; 16.896 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 16.127 ;        ;        ; 16.127 ;
; R_W_IO      ; DATA_IO[0]  ; 11.619 ; 14.910 ; 14.910 ; 11.619 ;
; R_W_IO      ; DATA_IO[1]  ; 11.844 ; 14.910 ; 14.910 ; 11.844 ;
; R_W_IO      ; DATA_IO[2]  ; 14.779 ; 11.460 ; 11.460 ; 14.779 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 10.858 ; 14.942 ; 14.942 ; 10.858 ;
; R_W_IO      ; DATA_IO[5]  ; 11.444 ; 14.906 ; 14.906 ; 11.444 ;
; R_W_IO      ; DATA_IO[6]  ; 11.556 ; 13.866 ; 13.866 ; 11.556 ;
; R_W_IO      ; DATA_IO[7]  ; 11.407 ; 14.906 ; 14.906 ; 11.407 ;
; R_W_IO      ; DATA_IO[8]  ; 13.866 ; 13.866 ; 13.866 ; 13.866 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 12.280 ; 12.280 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 11.896 ; 12.002 ; 12.002 ; 11.896 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.294 ; 11.294 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; _CS         ; DATA_IO[1]  ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; _CS         ; DATA_IO[2]  ; 15.828 ; 15.828 ; 15.828 ; 15.828 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 15.848 ; 15.848 ; 15.848 ; 15.848 ;
; _CS         ; DATA_IO[5]  ; 15.812 ; 15.812 ; 15.812 ; 15.812 ;
; _CS         ; DATA_IO[6]  ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; _CS         ; DATA_IO[7]  ; 15.812 ; 15.812 ; 15.812 ; 15.812 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.617 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.648 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.648 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.660 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.670 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.680 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.609 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.617 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.952 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.291 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.291 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.366 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.376 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.012 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.676 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.011 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 19.011 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.950 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.950 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.564 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.962 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.894 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.551 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.894 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.278 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.278 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.288 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.801 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.801 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.805 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.815 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.176 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.171 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.181 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.352 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.383 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.383 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.395 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.405 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.415 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.379 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.339 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.379 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.339 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.344 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.352 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.687 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.026 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.026 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.101 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.111 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.411 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.746 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.746 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.685 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.685 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.697 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.629 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.286 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.629 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.013 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.013 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.023 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.248 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.248 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.262 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.623 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.618 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.628 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.617    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.648    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.648    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.660    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.670    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.680    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.609    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.617    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.952    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.291    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.291    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.366    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.376    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.012    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.676    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.011    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 19.011    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.950    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.950    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.564    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.962    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.894    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.551    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.894    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.278    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.278    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.288    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.801    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.801    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.805    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.815    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.176    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.171    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.181    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.352    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.383    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.383    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.395    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.405    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 19.415    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.379    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.339    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.379    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.339    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.344    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.352    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.687    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.026    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 18.026    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.101    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.111    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.411    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.746    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.746    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.685    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.685    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 19.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.697    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.629    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.286    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.629    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.013    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 20.013    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.023    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.248    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.248    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.262    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.623    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.618    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.628    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.604    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -0.834 ; -0.834        ;
; sclk                                        ; 10.348 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.507 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.073 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -34.180 ; -34.180       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215   ; 0.000         ;
; sclk                                        ; 28.562  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 26.291 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 31.427 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 8.411  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 13.308 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.834 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 5.834      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.348 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.410      ; 1.094      ;
; 10.831 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.719      ; 0.920      ;
; 11.232 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.680      ; 0.480      ;
; 11.318 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.680      ; 0.394      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 19.507 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.525      ;
; 19.511 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.521      ;
; 19.641 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.391      ;
; 39.508 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.524      ;
; 39.511 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.521      ;
; 39.512 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.520      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 25.073 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.463      ;
; 25.099 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.442      ;
; 25.118 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.419      ;
; 25.173 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.352      ;
; 25.205 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.336      ;
; 25.247 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.290      ;
; 25.302 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.007     ; 2.223      ;
; 25.305 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.231      ;
; 25.339 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.202      ;
; 25.455 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.086      ;
; 25.463 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 2.081      ;
; 25.474 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 2.070      ;
; 25.554 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.987      ;
; 25.560 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.981      ;
; 25.574 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.970      ;
; 25.590 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.954      ;
; 25.620 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.919      ;
; 25.621 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.918      ;
; 25.728 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.808      ;
; 25.749 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.790      ;
; 25.750 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.789      ;
; 25.805 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.739      ;
; 25.811 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.733      ;
; 25.857 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.679      ;
; 25.886 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.655      ;
; 25.901 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.638      ;
; 25.904 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.632      ;
; 25.907 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.632      ;
; 25.910 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.626      ;
; 25.955 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.581      ;
; 26.015 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.526      ;
; 26.030 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.506      ;
; 26.286 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.250      ;
; 26.292 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.244      ;
; 26.361 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.180      ;
; 26.492 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.049      ;
; 32.915 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 2.109      ;
; 32.986 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 2.043      ;
; 33.052 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 1.972      ;
; 33.060 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.965      ;
; 33.123 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 1.906      ;
; 33.138 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.004      ; 1.898      ;
; 33.197 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.828      ;
; 33.210 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.829      ;
; 33.411 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.004      ; 1.625      ;
; 33.425 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.607      ;
; 33.447 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.592      ;
; 33.553 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.479      ;
; 33.866 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.173      ;
; 33.884 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.148      ;
; 33.905 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.127      ;
; 33.934 ; CPU_SM:u_CPU_SM|DREQ_             ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.098      ;
; 34.010 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.007      ; 1.029      ;
; 34.011 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.021      ;
; 34.021 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.011      ;
; 34.023 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK     ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.009      ;
; 34.035 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK     ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.997      ;
; 34.133 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|BREQ      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.899      ;
; 34.148 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.884      ;
; 34.467 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|BREQ      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.565      ;
; 36.884 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 3.145      ;
; 36.898 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.134      ;
; 36.949 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.083      ;
; 36.953 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 3.076      ;
; 36.958 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 3.062      ;
; 36.986 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 3.030      ;
; 37.001 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 3.033      ;
; 37.017 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.015      ;
; 37.033 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.998      ;
; 37.036 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 3.003      ;
; 37.063 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.964      ;
; 37.065 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.964      ;
; 37.069 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.960      ;
; 37.077 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.958      ;
; 37.083 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.949      ;
; 37.090 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 2.928      ;
; 37.104 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.011     ; 2.917      ;
; 37.152 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.884      ;
; 37.159 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.019     ; 2.854      ;
; 37.177 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.854      ;
; 37.199 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.830      ;
; 37.206 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.826      ;
; 37.218 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.813      ;
; 37.226 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.804      ;
; 37.228 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.812      ;
; 37.228 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.801      ;
; 37.230 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.794      ;
; 37.246 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 2.779      ;
; 37.248 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|F2CPUL    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.779      ;
; 37.266 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.761      ;
; 37.286 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DIEH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.750      ;
; 37.289 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.743      ;
; 37.297 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.727      ;
; 37.298 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.734      ;
; 37.311 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 2.717      ;
; 37.315 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.721      ;
; 37.319 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.705      ;
; 37.324 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.713      ;
; 37.324 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PLLW      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.713      ;
; 37.334 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DIEL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.698      ;
+--------+-----------------------------------+---------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -34.180 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 5.820      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.368  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 20.239 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.391      ;
; 20.369 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.521      ;
; 20.373 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.525      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.249 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.307 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.459      ;
; 0.307 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.459      ;
; 0.331 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.494      ;
; 0.351 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.503      ;
; 0.353 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.371 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.564      ;
; 0.418 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.570      ;
; 0.424 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.576      ;
; 0.457 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.609      ;
; 0.468 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.625      ;
; 0.476 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.628      ;
; 0.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.646      ;
; 0.499 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.647      ;
; 0.503 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.532 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.543 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.699      ;
; 0.558 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.567 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.715      ;
; 0.572 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.716      ;
; 0.576 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.720      ;
; 0.592 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.744      ;
; 0.612 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.769      ;
; 0.620 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.772      ;
; 0.627 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.779      ;
; 0.637 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.804      ;
; 0.661 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.813      ;
; 0.670 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.818      ;
; 0.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.831      ;
; 0.682 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.832      ;
; 0.699 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.851      ;
; 0.709 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.860      ;
; 0.715 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.875      ;
; 0.733 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.895      ;
; 0.742 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.894      ;
; 0.754 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.906      ;
; 0.755 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.914      ;
; 0.784 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.931      ;
; 0.792 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 0.939      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.948      ;
; 0.798 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.946      ;
; 0.798 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.955      ;
; 0.805 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.962      ;
; 0.808 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.958      ;
; 0.815 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.967      ;
; 0.820 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.972      ;
; 0.825 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.977      ;
; 0.826 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.978      ;
; 0.827 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.979      ;
; 0.831 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.983      ;
; 0.833 ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.985      ;
; 0.835 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.979      ;
; 0.842 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.999      ;
; 0.845 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.997      ;
; 0.848 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.000      ;
; 0.852 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.996      ;
; 0.853 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.997      ;
; 0.853 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.010      ;
; 0.864 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.015      ;
; 0.897 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 1.044      ;
; 0.901 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.053      ;
; 0.904 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.055      ;
; 0.907 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.055      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.070      ;
; 0.916 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.068      ;
; 0.919 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.063      ;
; 0.920 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.064      ;
; 0.920 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.064      ;
; 0.922 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 1.069      ;
; 0.931 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.931 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 28.562 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.680      ; 0.394      ;
; 28.648 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.680      ; 0.480      ;
; 29.049 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.719      ; 0.920      ;
; 29.532 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.410      ; 1.094      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.291 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.233      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.015     ; 1.209      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.022     ; 1.198      ;
; 26.315 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 1.203      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.321 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.200      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 1.095      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.094      ;
; 26.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.010     ; 1.095      ;
; 26.428 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.011     ; 1.093      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.437 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.006     ; 1.089      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.060      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
; 26.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 0.957      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.010     ; 1.095      ;
; 31.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 1.060      ;
; 31.469 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.003     ; 1.060      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 8.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 1.060      ;
; 8.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.003     ; 1.060      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
; 8.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.010     ; 1.095      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.308 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 0.957      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.411 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.060      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.443 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.006     ; 1.089      ;
; 13.452 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.093      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 1.095      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.094      ;
; 13.453 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.010     ; 1.095      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.559 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.011     ; 1.200      ;
; 13.565 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 1.203      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.022     ; 1.198      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.572 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.015     ; 1.209      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
; 13.589 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.233      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DREQ_|clk                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 2.445   ; 2.445   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 2.065   ; 2.065   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 2.435   ; 2.435   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 2.070   ; 2.070   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 2.357   ; 2.357   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 2.445   ; 2.445   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 2.258   ; 2.258   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 1.577   ; 1.577   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 1.868   ; 1.868   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.597   ; 1.597   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 1.597   ; 1.597   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.295   ; 1.295   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -6.168  ; -6.168  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -6.168  ; -6.168  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -5.632  ; -5.632  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -6.114  ; -6.114  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -4.215  ; -4.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -6.100  ; -6.100  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -8.328  ; -8.328  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.195  ; -4.195  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.195  ; -4.195  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.520  ; -4.520  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.479  ; -7.479  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -10.590 ; -10.590 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.361 ; -10.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.074 ; -11.074 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.388 ; -11.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -13.597 ; -13.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.186 ; -10.186 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.186 ; -10.186 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -10.993 ; -10.993 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -12.919 ; -12.919 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -1.771 ; -1.771 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -2.141 ; -2.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -1.776 ; -1.776 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.063 ; -2.063 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -1.126 ; -1.126 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.377 ; -1.377 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.450 ; -1.450 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.477 ; -1.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 6.215  ; 6.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 6.234  ; 6.234  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.389  ; 5.389  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.220  ; 6.220  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.448  ; 8.448  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.359  ; 5.359  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.925  ; 8.925  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 10.710 ; 10.710 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.481 ; 10.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.194 ; 11.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.508 ; 11.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.717 ; 13.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.306 ; 10.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.039 ; 13.039 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.325 ; 14.325 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 14.073 ; 14.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 14.325 ; 14.325 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.990 ; 13.990 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.206 ; 13.206 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 14.008 ; 14.008 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 14.052 ; 14.052 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.984 ; 13.984 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 14.023 ; 14.023 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 13.507 ; 13.507 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.799 ; 13.799 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 13.377 ; 13.377 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 13.427 ; 13.427 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 13.518 ; 13.518 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 13.459 ; 13.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 13.430 ; 13.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 13.327 ; 13.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 13.172 ; 13.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.862 ; 12.862 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 13.055 ; 13.055 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.229 ; 13.229 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.395 ; 13.395 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.322 ; 13.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.964 ; 12.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 13.551 ; 13.551 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 13.577 ; 13.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 13.427 ; 13.427 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.776 ; 13.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.563 ; 13.563 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 13.494 ; 13.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 13.543 ; 13.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 13.415 ; 13.415 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.298 ; 15.298 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 14.990 ; 14.990 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.096 ; 15.096 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 14.806 ; 14.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.087 ; 15.087 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.251 ; 15.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.143 ; 15.143 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.329 ; 12.329 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 13.652 ; 13.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 13.689 ; 13.689 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.637 ; 13.637 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.158 ; 13.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 13.505 ; 13.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 13.620 ; 13.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.592 ; 13.592 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 13.604 ; 13.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.073 ; 13.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 12.831 ; 12.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 12.953 ; 12.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 12.723 ; 12.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 12.687 ; 12.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 12.785 ; 12.785 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 12.910 ; 12.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.747 ; 12.747 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 12.940 ; 12.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.045 ; 13.045 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.063 ; 13.063 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.090 ; 13.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 12.971 ; 12.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.850 ; 12.850 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 12.783 ; 12.783 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 12.860 ; 12.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 12.926 ; 12.926 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.053 ; 13.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.106 ; 13.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 12.727 ; 12.727 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 12.681 ; 12.681 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.391 ; 12.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 12.759 ; 12.759 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 12.760 ; 12.760 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 12.961 ; 12.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 13.084 ; 13.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.296 ; 12.296 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.262 ;       ;       ; 7.262 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.299 ; 7.156 ; 7.156 ; 7.299 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 7.348 ; 7.348 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.115 ; 6.846 ; 6.846 ; 7.115 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.230 ;       ;       ; 7.230 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.234 ;       ;       ; 7.234 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.214 ;       ;       ; 7.214 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.485 ; 7.628 ; 7.628 ; 7.485 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.686 ; 7.686 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.175 ; 7.444 ; 7.444 ; 7.175 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.251 ;       ;       ; 7.251 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.288 ; 7.075 ; 7.075 ; 7.288 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 7.346 ; 7.346 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.104 ; 6.765 ; 6.765 ; 7.104 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.219 ;       ;       ; 7.219 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.223 ;       ;       ; 7.223 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.203 ;       ;       ; 7.203 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.210 ; 7.210 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.411 ; 7.011 ; 7.011 ; 7.411 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 7.004 ; 7.004 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.668 ; 7.668 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.869 ; 7.469 ; 7.469 ; 7.869 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.358 ; 7.358 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.228 ;       ;       ; 7.228 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 7.256 ;       ;       ; 7.256 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.101 ;       ;       ; 7.101 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 7.120 ;       ;       ; 7.120 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 7.419 ;       ;       ; 7.419 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.527 ;       ;       ; 7.527 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.775 ;       ;       ; 7.775 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.272 ;       ;       ; 7.272 ;
; R_W_IO      ; DATA_IO[0]  ; 6.507 ; 6.879 ; 6.879 ; 6.507 ;
; R_W_IO      ; DATA_IO[1]  ; 6.770 ; 6.916 ; 6.916 ; 6.770 ;
; R_W_IO      ; DATA_IO[2]  ; 6.571 ; 6.974 ; 6.974 ; 6.571 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 6.536 ; 6.732 ; 6.732 ; 6.536 ;
; R_W_IO      ; DATA_IO[5]  ; 6.504 ; 6.847 ; 6.847 ; 6.504 ;
; R_W_IO      ; DATA_IO[6]  ; 6.209 ; 6.851 ; 6.851 ; 6.209 ;
; R_W_IO      ; DATA_IO[7]  ; 6.504 ; 6.831 ; 6.831 ; 6.504 ;
; R_W_IO      ; DATA_IO[8]  ; 6.764 ; 6.209 ; 6.209 ; 6.764 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.873 ; 4.873 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 5.074 ; 4.674 ; 4.674 ; 5.074 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.563 ; 4.563 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 7.552 ; 7.121 ; 7.121 ; 7.552 ;
; _CS         ; DATA_IO[1]  ; 7.589 ; 7.446 ; 7.446 ; 7.589 ;
; _CS         ; DATA_IO[2]  ; 7.647 ; 7.247 ; 7.247 ; 7.647 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 7.405 ; 7.136 ; 7.136 ; 7.405 ;
; _CS         ; DATA_IO[5]  ; 7.520 ; 7.089 ; 7.089 ; 7.520 ;
; _CS         ; DATA_IO[6]  ; 7.524 ; 7.093 ; 7.093 ; 7.524 ;
; _CS         ; DATA_IO[7]  ; 7.504 ; 7.073 ; 7.073 ; 7.504 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 7.437 ; 7.437 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.253 ;       ;       ; 7.253 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.290 ; 7.156 ; 7.156 ; 7.290 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 6.957 ; 6.957 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.106 ; 6.846 ; 6.846 ; 7.106 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.221 ;       ;       ; 7.221 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.225 ;       ;       ; 7.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.205 ;       ;       ; 7.205 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.197 ; 7.628 ; 7.628 ; 7.197 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.255 ; 7.255 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.013 ; 7.444 ; 7.444 ; 7.013 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.181 ;       ;       ; 7.181 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.218 ; 7.075 ; 7.075 ; 7.218 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 6.876 ; 6.876 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.034 ; 6.765 ; 6.765 ; 7.034 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.149 ;       ;       ; 7.149 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.153 ;       ;       ; 7.153 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.133 ;       ;       ; 7.133 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.188 ; 7.188 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.246 ; 7.011 ; 7.011 ; 7.246 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 6.900 ; 6.900 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.380 ; 7.380 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.438 ; 7.469 ; 7.469 ; 7.438 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.196 ; 7.196 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.086 ;       ;       ; 7.086 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.939 ;       ;       ; 6.939 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.977 ;       ;       ; 6.977 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.966 ;       ;       ; 6.966 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.872 ;       ;       ; 6.872 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.907 ;       ;       ; 6.907 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.053 ;       ;       ; 7.053 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 6.845 ;       ;       ; 6.845 ;
; R_W_IO      ; DATA_IO[0]  ; 4.469 ; 6.507 ; 6.507 ; 4.469 ;
; R_W_IO      ; DATA_IO[1]  ; 4.506 ; 6.507 ; 6.507 ; 4.506 ;
; R_W_IO      ; DATA_IO[2]  ; 6.516 ; 4.564 ; 4.564 ; 6.516 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 4.322 ; 6.536 ; 6.536 ; 4.322 ;
; R_W_IO      ; DATA_IO[5]  ; 4.437 ; 6.504 ; 6.504 ; 4.437 ;
; R_W_IO      ; DATA_IO[6]  ; 4.441 ; 6.209 ; 6.209 ; 4.441 ;
; R_W_IO      ; DATA_IO[7]  ; 4.421 ; 6.504 ; 6.504 ; 4.421 ;
; R_W_IO      ; DATA_IO[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.585 ; 4.585 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 4.643 ; 4.674 ; 4.674 ; 4.643 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.401 ; 4.401 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[1]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[2]  ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; _CS         ; DATA_IO[5]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[6]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[7]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.500 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.500 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.509 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.519 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.529 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.497 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.202 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.497 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.202 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.204 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.290 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.044 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.044 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.085 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.095 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.168 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.263 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.169 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.169 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.412 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.535 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.936 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.517 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.936 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.709 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.709 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.719 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.875 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.875 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.880 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.890 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.993 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.003 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.761 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.416 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.426 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.436 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.404 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.404 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.111 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.206 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.197 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.951 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.206 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.951 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.992 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.002 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.075 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.170 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.076 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.076 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.319 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.442 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.424 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.616 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.616 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.626 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.721 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.721 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.726 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.736 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.844 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.839 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.849 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.500    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.500    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.509    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.519    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.529    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.497    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.202    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.497    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.202    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.204    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.290    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.044    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.044    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.085    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.095    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.168    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.263    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.169    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.169    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.412    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.535    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.936    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.517    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.936    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.709    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.709    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.719    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.875    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.875    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.880    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.890    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.993    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.003    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.761    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.416    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.426    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.436    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.404    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.404    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.111    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.206    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.197    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.951    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.206    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.951    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.992    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.002    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.075    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.170    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.076    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.076    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.319    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.442    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.424    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.616    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.616    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.626    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.721    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.721    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.726    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.736    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.844    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.839    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.849    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.891    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.911    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                        ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                             ; -7.777 ; -34.180 ; 24.343   ; 8.411   ; 18.758              ;
;  n/a                                         ; -7.777 ; -34.180 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 9.735  ; 27.114  ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.509 ; 0.215   ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.629 ; 0.215   ; 24.343   ; 13.308  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 29.764   ; 8.411   ; 18.758              ;
; Design-wide TNS                              ; -7.777 ; -34.18  ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a                                         ; -7.777 ; -34.180 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 7.799   ; 7.799   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 8.912   ; 8.912   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 7.688   ; 7.688   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 8.598   ; 8.598   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 9.103   ; 9.103   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 8.414   ; 8.414   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 5.987   ; 5.987   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 7.165   ; 7.165   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.724   ; 5.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 4.932   ; 4.932   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.252  ; -2.252  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -0.429  ; -0.429  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.970  ; -1.970  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 4.389   ; 4.389   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.043  ; -2.043  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.852  ; -5.852  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.126   ; 4.126   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.115   ; 3.115   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.898  ; -2.898  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.269  ; -5.269  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.778  ; -4.778  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -6.919  ; -6.919  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.859  ; -7.859  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -11.661 ; -11.661 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.315  ; -4.315  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.770  ; -6.770  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.463  ; -9.463  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; ADDR[*]       ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -1.771 ; -1.771 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -2.141 ; -2.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -1.776 ; -1.776 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.063 ; -2.063 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -1.141 ; -1.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -1.126 ; -1.126 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.377 ; -1.377 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.450 ; -1.450 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.477 ; -1.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.175 ; -1.175 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.288  ; 6.288  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 6.215  ; 6.215  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 6.234  ; 6.234  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.389  ; 5.389  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.220  ; 6.220  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.448  ; 8.448  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.359  ; 5.359  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.925  ; 8.925  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 10.710 ; 10.710 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.481 ; 10.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.194 ; 11.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.508 ; 11.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.717 ; 13.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.306 ; 10.306 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.113 ; 11.113 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.039 ; 13.039 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 8.386  ; 8.386  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 9.865  ; 9.865  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 11.416 ; 11.416 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.462  ; 9.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 14.639 ; 14.639 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 21.605 ; 21.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.529 ; 22.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 20.737 ; 20.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 18.742 ; 18.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 21.107 ; 21.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 21.441 ; 21.441 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 21.216 ; 21.216 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 21.392 ; 21.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 19.818 ; 19.818 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.816 ; 20.816 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.438 ; 19.438 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 19.680 ; 19.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.996 ; 19.996 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 19.875 ; 19.875 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.717 ; 19.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 19.319 ; 19.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 18.708 ; 18.708 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 17.780 ; 17.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 18.327 ; 18.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 18.849 ; 18.849 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 19.550 ; 19.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.194 ; 19.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 18.557 ; 18.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 18.162 ; 18.162 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.029 ; 20.029 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.672 ; 19.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.789 ; 20.789 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.071 ; 20.071 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.131 ; 20.131 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.852 ; 19.852 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.247 ; 17.247 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 25.480 ; 25.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 24.768 ; 24.768 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 24.956 ; 24.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 24.142 ; 24.142 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 25.076 ; 25.076 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 25.568 ; 25.568 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 26.336 ; 26.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 25.278 ; 25.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 14.838 ; 14.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 14.475 ; 14.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 17.968 ; 17.968 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.293 ; 16.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 15.813 ; 15.813 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 18.173 ; 18.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 19.718 ; 19.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 19.769 ; 19.769 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 16.065 ; 16.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 3.638  ; 3.638  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 4.045  ; 4.045  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 5.748  ; 5.748  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.076  ; 5.076  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 11.915 ; 11.915 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 13.652 ; 13.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 13.689 ; 13.689 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 13.637 ; 13.637 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 13.158 ; 13.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 13.505 ; 13.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 13.620 ; 13.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 13.592 ; 13.592 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 13.604 ; 13.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 13.073 ; 13.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 12.831 ; 12.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 12.714 ; 12.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 12.953 ; 12.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 12.723 ; 12.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 12.687 ; 12.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 12.785 ; 12.785 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 12.910 ; 12.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 12.747 ; 12.747 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 12.940 ; 12.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 13.045 ; 13.045 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 13.063 ; 13.063 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 13.090 ; 13.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 12.971 ; 12.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 12.850 ; 12.850 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 12.783 ; 12.783 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 12.860 ; 12.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 12.926 ; 12.926 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 13.053 ; 13.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 13.106 ; 13.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 12.543 ; 12.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 12.727 ; 12.727 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 12.681 ; 12.681 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.391 ; 12.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 12.759 ; 12.759 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 12.760 ; 12.760 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 12.754 ; 12.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 12.961 ; 12.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 13.084 ; 13.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 11.911 ; 11.911 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 11.886 ; 11.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 11.775 ; 11.775 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 13.088 ; 13.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.331 ; 12.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.170 ; 12.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 13.123 ; 13.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.401 ; 13.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.442 ; 13.442 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.296 ; 12.296 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.518 ;        ;        ; 17.518 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.743 ; 17.298 ; 17.298 ; 17.743 ;
; ADDR[2]     ; DATA_IO[2]  ; 17.424 ; 17.359 ; 17.359 ; 17.424 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.757 ; 15.883 ; 15.883 ; 16.757 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.343 ;        ;        ; 17.343 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.455 ;        ;        ; 17.455 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.306 ;        ;        ; 17.306 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.322 ; 17.322 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.411 ;        ;        ; 13.411 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.029 ; 18.382 ; 18.382 ; 17.029 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.233 ; 18.607 ; 18.607 ; 18.233 ;
; ADDR[3]     ; DATA_IO[2]  ; 16.976 ; 18.359 ; 18.359 ; 16.976 ;
; ADDR[3]     ; DATA_IO[4]  ; 16.818 ; 17.621 ; 17.621 ; 16.818 ;
; ADDR[3]     ; DATA_IO[5]  ; 16.854 ; 18.207 ; 18.207 ; 16.854 ;
; ADDR[3]     ; DATA_IO[6]  ; 16.966 ; 18.319 ; 18.319 ; 16.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 16.817 ; 18.170 ; 18.170 ; 16.817 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.257 ;        ;        ; 18.257 ;
; ADDR[3]     ; DATA_OE_    ; 14.524 ;        ;        ; 14.524 ;
; ADDR[3]     ; PD_PORT[0]  ; 14.219 ; 14.219 ; 14.219 ; 14.219 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; ADDR[3]     ; PD_PORT[7]  ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.491 ;        ;        ; 17.491 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.716 ; 17.051 ; 17.051 ; 17.716 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.177 ; 17.332 ; 17.332 ; 17.177 ;
; ADDR[4]     ; DATA_IO[4]  ; 16.730 ; 15.636 ; 15.636 ; 16.730 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.316 ;        ;        ; 17.316 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.428 ;        ;        ; 17.428 ;
; ADDR[4]     ; DATA_IO[7]  ; 17.279 ;        ;        ; 17.279 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.075 ; 17.075 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.300 ; 13.300 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.413 ; 16.990 ; 16.990 ; 17.413 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.638 ; 17.264 ; 17.264 ; 17.638 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.390 ; 16.007 ; 16.007 ; 17.390 ;
; ADDR[5]     ; DATA_IO[4]  ; 16.652 ; 16.229 ; 16.229 ; 16.652 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.238 ; 16.815 ; 16.815 ; 17.238 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.350 ; 16.927 ; 16.927 ; 17.350 ;
; ADDR[5]     ; DATA_IO[7]  ; 17.201 ; 16.778 ; 16.778 ; 17.201 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 17.288 ; 17.288 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.210 ; 14.210 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 19.155 ; 17.802 ; 17.802 ; 19.155 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.380 ; 19.006 ; 19.006 ; 19.380 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.132 ; 17.749 ; 17.749 ; 19.132 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.394 ; 17.591 ; 17.591 ; 18.394 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.980 ; 17.627 ; 17.627 ; 18.980 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.092 ; 17.739 ; 17.739 ; 19.092 ;
; ADDR[6]     ; DATA_IO[7]  ; 18.943 ; 17.590 ; 17.590 ; 18.943 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.030 ; 19.030 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.715 ; 14.715 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.896 ;        ;        ; 18.896 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.473 ;        ;        ; 18.473 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.994 ;        ;        ; 18.994 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.576 ;        ;        ; 17.576 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.502 ;        ;        ; 18.502 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.110 ;        ;        ; 19.110 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.367 ;        ;        ; 19.367 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 18.693 ;        ;        ; 18.693 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.023 ;        ;        ; 17.023 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.160 ;        ;        ; 16.160 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.607 ;        ;        ; 17.607 ;
; DATA_IO[19] ; PD_PORT[3]  ; 15.644 ;        ;        ; 15.644 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.143 ;        ;        ; 17.143 ;
; DATA_IO[21] ; PD_PORT[5]  ; 16.567 ;        ;        ; 16.567 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.964 ;        ;        ; 16.964 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.153 ;        ;        ; 16.153 ;
; INTA        ; INT         ; 11.874 ;        ;        ; 11.874 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.612 ;        ;        ; 16.612 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.510 ;        ;        ; 16.510 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 17.308 ;        ;        ; 17.308 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 17.795 ;        ;        ; 17.795 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.180 ;        ;        ; 17.180 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.450 ;        ;        ; 17.450 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.193 ;        ;        ; 16.193 ;
; PD_PORT[2]  ; DATA_IO[26] ; 16.289 ;        ;        ; 16.289 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.925 ;        ;        ; 16.925 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.002 ;        ;        ; 16.002 ;
; PD_PORT[3]  ; DATA_IO[27] ; 17.111 ;        ;        ; 17.111 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.999 ;        ;        ; 16.999 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.298 ;        ;        ; 16.298 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.373 ;        ;        ; 16.373 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 17.711 ;        ;        ; 17.711 ;
; PD_PORT[5]  ; DATA_IO[13] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[5]  ; DATA_IO[29] ; 16.463 ;        ;        ; 16.463 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.233 ;        ;        ; 18.233 ;
; PD_PORT[6]  ; DATA_IO[14] ; 15.451 ;        ;        ; 15.451 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.072 ;        ;        ; 16.072 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 19.173 ;        ;        ; 19.173 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.582 ;        ;        ; 15.582 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.776 ;        ;        ; 15.776 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 17.385 ;        ;        ; 17.385 ;
; R_W_IO      ; DATA_IO[0]  ; 14.910 ; 16.205 ; 16.205 ; 14.910 ;
; R_W_IO      ; DATA_IO[1]  ; 16.036 ; 16.430 ; 16.430 ; 16.036 ;
; R_W_IO      ; DATA_IO[2]  ; 14.922 ; 16.182 ; 16.182 ; 14.922 ;
; R_W_IO      ; DATA_IO[3]  ; 14.932 ; 14.932 ; 14.932 ; 14.932 ;
; R_W_IO      ; DATA_IO[4]  ; 14.942 ; 15.444 ; 15.444 ; 14.942 ;
; R_W_IO      ; DATA_IO[5]  ; 14.906 ; 16.030 ; 16.030 ; 14.906 ;
; R_W_IO      ; DATA_IO[6]  ; 13.866 ; 16.142 ; 16.142 ; 13.866 ;
; R_W_IO      ; DATA_IO[7]  ; 14.906 ; 15.993 ; 15.993 ; 14.906 ;
; R_W_IO      ; DATA_IO[8]  ; 16.080 ; 13.866 ; 13.866 ; 16.080 ;
; R_W_IO      ; DATA_IO[9]  ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; R_W_IO      ; DATA_IO[10] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[11] ; 12.879 ; 12.879 ; 12.879 ; 12.879 ;
; R_W_IO      ; DATA_IO[12] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; R_W_IO      ; DATA_IO[13] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[14] ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; R_W_IO      ; DATA_IO[15] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; R_W_IO      ; DATA_IO[16] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; R_W_IO      ; DATA_IO[17] ; 13.638 ; 13.638 ; 13.638 ; 13.638 ;
; R_W_IO      ; DATA_IO[18] ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; R_W_IO      ; DATA_IO[19] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; R_W_IO      ; DATA_IO[20] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[21] ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; R_W_IO      ; DATA_IO[22] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[23] ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; R_W_IO      ; DATA_IO[24] ; 14.826 ; 14.826 ; 14.826 ; 14.826 ;
; R_W_IO      ; DATA_IO[25] ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; R_W_IO      ; DATA_IO[26] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[27] ; 14.813 ; 14.813 ; 14.813 ; 14.813 ;
; R_W_IO      ; DATA_IO[28] ; 13.156 ; 13.156 ; 13.156 ; 13.156 ;
; R_W_IO      ; DATA_IO[29] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[30] ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; R_W_IO      ; DATA_IO[31] ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; R_W_IO      ; _LED_RD     ;        ; 14.818 ; 14.818 ;        ;
; R_W_IO      ; _LED_WR     ; 14.896 ;        ;        ; 14.896 ;
; _AS_IO      ; DATA_IO[0]  ; 13.408 ; 12.055 ; 12.055 ; 13.408 ;
; _AS_IO      ; DATA_IO[1]  ; 13.633 ; 13.259 ; 13.259 ; 13.633 ;
; _AS_IO      ; DATA_IO[2]  ; 13.385 ; 12.002 ; 12.002 ; 13.385 ;
; _AS_IO      ; DATA_IO[4]  ; 12.647 ; 11.844 ; 11.844 ; 12.647 ;
; _AS_IO      ; DATA_IO[5]  ; 13.233 ; 11.880 ; 11.880 ; 13.233 ;
; _AS_IO      ; DATA_IO[6]  ; 13.345 ; 11.992 ; 11.992 ; 13.345 ;
; _AS_IO      ; DATA_IO[7]  ; 13.196 ; 11.843 ; 11.843 ; 13.196 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.283 ; 13.283 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.279 ; 14.026 ; 14.026 ; 12.279 ;
; _AS_IO      ; _LED_RD     ; 15.612 ;        ;        ; 15.612 ;
; _AS_IO      ; _LED_WR     ; 15.698 ;        ;        ; 15.698 ;
; _BGACK_IO   ; DATA_OE_    ; 12.785 ;        ;        ; 12.785 ;
; _CS         ; DATA_IO[0]  ; 18.411 ; 17.058 ; 17.058 ; 18.411 ;
; _CS         ; DATA_IO[1]  ; 18.636 ; 18.262 ; 18.262 ; 18.636 ;
; _CS         ; DATA_IO[2]  ; 18.388 ; 17.005 ; 17.005 ; 18.388 ;
; _CS         ; DATA_IO[3]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _CS         ; DATA_IO[4]  ; 17.650 ; 16.847 ; 16.847 ; 17.650 ;
; _CS         ; DATA_IO[5]  ; 18.236 ; 16.883 ; 16.883 ; 18.236 ;
; _CS         ; DATA_IO[6]  ; 18.348 ; 16.995 ; 16.995 ; 18.348 ;
; _CS         ; DATA_IO[7]  ; 18.199 ; 16.846 ; 16.846 ; 18.199 ;
; _CS         ; DATA_IO[8]  ; 14.772 ; 18.286 ; 18.286 ; 14.772 ;
; _CS         ; DATA_IO[9]  ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; _CS         ; DATA_IO[10] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[11] ; 13.785 ; 13.785 ; 13.785 ; 13.785 ;
; _CS         ; DATA_IO[12] ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; _CS         ; DATA_IO[13] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[14] ; 15.130 ; 15.130 ; 15.130 ; 15.130 ;
; _CS         ; DATA_IO[15] ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; _CS         ; DATA_IO[16] ; 14.534 ; 14.534 ; 14.534 ; 14.534 ;
; _CS         ; DATA_IO[17] ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; _CS         ; DATA_IO[18] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; _CS         ; DATA_IO[19] ; 14.844 ; 14.844 ; 14.844 ; 14.844 ;
; _CS         ; DATA_IO[20] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[21] ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; _CS         ; DATA_IO[22] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[23] ; 15.118 ; 15.118 ; 15.118 ; 15.118 ;
; _CS         ; DATA_IO[24] ; 15.732 ; 15.732 ; 15.732 ; 15.732 ;
; _CS         ; DATA_IO[25] ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; _CS         ; DATA_IO[26] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[27] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; _CS         ; DATA_IO[28] ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; _CS         ; DATA_IO[29] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[30] ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; _CS         ; DATA_IO[31] ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; _CS         ; DATA_OE_    ; 12.755 ; 12.777 ; 12.777 ; 12.755 ;
; _CS         ; _LED_RD     ; 16.525 ;        ;        ; 16.525 ;
; _CS         ; _LED_WR     ; 16.611 ;        ;        ; 16.611 ;
; _DS_IO      ; DATA_IO[0]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[1]  ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; _DS_IO      ; DATA_IO[2]  ; 14.721 ; 14.721 ; 14.721 ; 14.721 ;
; _DS_IO      ; DATA_IO[3]  ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; _DS_IO      ; DATA_IO[4]  ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; _DS_IO      ; DATA_IO[5]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[6]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[7]  ; 14.705 ; 14.705 ; 14.705 ; 14.705 ;
; _DS_IO      ; DATA_IO[8]  ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; _DS_IO      ; DATA_IO[9]  ; 13.670 ; 13.670 ; 13.670 ; 13.670 ;
; _DS_IO      ; DATA_IO[10] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[11] ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; _DS_IO      ; DATA_IO[12] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; _DS_IO      ; DATA_IO[13] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[14] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; _DS_IO      ; DATA_IO[15] ; 13.352 ; 13.352 ; 13.352 ; 13.352 ;
; _DS_IO      ; DATA_IO[16] ; 13.427 ; 13.427 ; 13.427 ; 13.427 ;
; _DS_IO      ; DATA_IO[17] ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; _DS_IO      ; DATA_IO[18] ; 14.073 ; 14.073 ; 14.073 ; 14.073 ;
; _DS_IO      ; DATA_IO[19] ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; _DS_IO      ; DATA_IO[20] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[21] ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; _DS_IO      ; DATA_IO[22] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[23] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; _DS_IO      ; DATA_IO[24] ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; _DS_IO      ; DATA_IO[25] ; 15.023 ; 15.023 ; 15.023 ; 15.023 ;
; _DS_IO      ; DATA_IO[26] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[27] ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; _DS_IO      ; DATA_IO[28] ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; _DS_IO      ; DATA_IO[29] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[30] ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; _DS_IO      ; DATA_IO[31] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.253 ;       ;       ; 7.253 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.290 ; 7.156 ; 7.156 ; 7.290 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.357 ; 6.957 ; 6.957 ; 7.357 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.106 ; 6.846 ; 6.846 ; 7.106 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.221 ;       ;       ; 7.221 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.225 ;       ;       ; 7.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.205 ;       ;       ; 7.205 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.147 ; 7.147 ;       ;
; ADDR[2]     ; DATA_OE_    ; 6.031 ;       ;       ; 6.031 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.160 ; 7.591 ; 7.591 ; 7.160 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.197 ; 7.628 ; 7.628 ; 7.197 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.286 ; 7.255 ; 7.255 ; 7.286 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.013 ; 7.444 ; 7.444 ; 7.013 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.128 ; 7.559 ; 7.559 ; 7.128 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.132 ; 7.563 ; 7.563 ; 7.132 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.112 ; 7.543 ; 7.543 ; 7.112 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.476 ;       ;       ; 7.476 ;
; ADDR[3]     ; DATA_OE_    ; 6.401 ;       ;       ; 6.401 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.371 ; 6.371 ; 6.371 ; 6.371 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.181 ;       ;       ; 7.181 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.218 ; 7.075 ; 7.075 ; 7.218 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.276 ; 6.876 ; 6.876 ; 7.276 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.034 ; 6.765 ; 6.765 ; 7.034 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.149 ;       ;       ; 7.149 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.153 ;       ;       ; 7.153 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.133 ;       ;       ; 7.133 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.066 ; 7.066 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.036 ; 6.036 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.316 ; 7.151 ; 7.151 ; 7.316 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.353 ; 7.188 ; 7.188 ; 7.353 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.246 ; 7.011 ; 7.011 ; 7.246 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.169 ; 6.900 ; 6.900 ; 7.169 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.284 ; 7.119 ; 7.119 ; 7.284 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.288 ; 7.123 ; 7.123 ; 7.288 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.268 ; 7.103 ; 7.103 ; 7.268 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.201 ; 7.201 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.323 ; 6.323 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.774 ; 7.343 ; 7.343 ; 7.774 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.811 ; 7.380 ; 7.380 ; 7.811 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.438 ; 7.469 ; 7.469 ; 7.438 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.627 ; 7.196 ; 7.196 ; 7.627 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.742 ; 7.311 ; 7.311 ; 7.742 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.746 ; 7.315 ; 7.315 ; 7.746 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.726 ; 7.295 ; 7.295 ; 7.726 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.659 ; 7.659 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.411 ; 6.411 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.719 ;       ;       ; 7.719 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.554 ;       ;       ; 7.554 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.240 ;       ;       ; 7.240 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.600 ;       ;       ; 7.600 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.697 ;       ;       ; 7.697 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.808 ;       ;       ; 7.808 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.558 ;       ;       ; 7.558 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.139 ;       ;       ; 7.139 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.793 ;       ;       ; 6.793 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.245 ;       ;       ; 7.245 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.671 ;       ;       ; 6.671 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.183 ;       ;       ; 7.183 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.978 ;       ;       ; 6.978 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.141 ;       ;       ; 7.141 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.858 ;       ;       ; 6.858 ;
; INTA        ; INT         ; 5.452 ;       ;       ; 5.452 ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.955 ;       ;       ; 6.955 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.905 ;       ;       ; 6.905 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.086 ;       ;       ; 7.086 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.357 ;       ;       ; 7.357 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.135 ;       ;       ; 7.135 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.939 ;       ;       ; 6.939 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.880 ;       ;       ; 6.880 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.913 ;       ;       ; 6.913 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.977 ;       ;       ; 6.977 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.798 ;       ;       ; 6.798 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.147 ;       ;       ; 7.147 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.966 ;       ;       ; 6.966 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.885 ;       ;       ; 6.885 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.930 ;       ;       ; 6.930 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.872 ;       ;       ; 6.872 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.025 ;       ;       ; 7.025 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.867 ;       ;       ; 6.867 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.907 ;       ;       ; 6.907 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.630 ;       ;       ; 6.630 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.743 ;       ;       ; 6.743 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.053 ;       ;       ; 7.053 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.681 ;       ;       ; 6.681 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.651 ;       ;       ; 6.651 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 6.845 ;       ;       ; 6.845 ;
; R_W_IO      ; DATA_IO[0]  ; 4.469 ; 6.507 ; 6.507 ; 4.469 ;
; R_W_IO      ; DATA_IO[1]  ; 4.506 ; 6.507 ; 6.507 ; 4.506 ;
; R_W_IO      ; DATA_IO[2]  ; 6.516 ; 4.564 ; 4.564 ; 6.516 ;
; R_W_IO      ; DATA_IO[3]  ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; R_W_IO      ; DATA_IO[4]  ; 4.322 ; 6.536 ; 6.536 ; 4.322 ;
; R_W_IO      ; DATA_IO[5]  ; 4.437 ; 6.504 ; 6.504 ; 4.437 ;
; R_W_IO      ; DATA_IO[6]  ; 4.441 ; 6.209 ; 6.209 ; 4.441 ;
; R_W_IO      ; DATA_IO[7]  ; 4.421 ; 6.504 ; 6.504 ; 4.421 ;
; R_W_IO      ; DATA_IO[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; R_W_IO      ; DATA_IO[9]  ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; R_W_IO      ; DATA_IO[10] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[11] ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; R_W_IO      ; DATA_IO[12] ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; R_W_IO      ; DATA_IO[13] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[14] ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; R_W_IO      ; DATA_IO[15] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; R_W_IO      ; DATA_IO[16] ; 6.092 ; 6.092 ; 6.092 ; 6.092 ;
; R_W_IO      ; DATA_IO[17] ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; R_W_IO      ; DATA_IO[18] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[19] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; R_W_IO      ; DATA_IO[20] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[21] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; R_W_IO      ; DATA_IO[22] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[23] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; R_W_IO      ; DATA_IO[24] ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; R_W_IO      ; DATA_IO[25] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; R_W_IO      ; DATA_IO[26] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[27] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; R_W_IO      ; DATA_IO[28] ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; R_W_IO      ; DATA_IO[29] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[30] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; R_W_IO      ; DATA_IO[31] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; R_W_IO      ; _LED_RD     ;       ; 6.336 ; 6.336 ;       ;
; R_W_IO      ; _LED_WR     ; 6.378 ;       ;       ; 6.378 ;
; _AS_IO      ; DATA_IO[0]  ; 4.979 ; 4.548 ; 4.548 ; 4.979 ;
; _AS_IO      ; DATA_IO[1]  ; 5.016 ; 4.585 ; 4.585 ; 5.016 ;
; _AS_IO      ; DATA_IO[2]  ; 4.643 ; 4.674 ; 4.674 ; 4.643 ;
; _AS_IO      ; DATA_IO[4]  ; 4.832 ; 4.401 ; 4.401 ; 4.832 ;
; _AS_IO      ; DATA_IO[5]  ; 4.947 ; 4.516 ; 4.516 ; 4.947 ;
; _AS_IO      ; DATA_IO[6]  ; 4.951 ; 4.520 ; 4.520 ; 4.951 ;
; _AS_IO      ; DATA_IO[7]  ; 4.931 ; 4.500 ; 4.500 ; 4.931 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.864 ; 4.864 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.676 ; 6.224 ; 6.224 ; 5.676 ;
; _AS_IO      ; _LED_RD     ; 6.567 ;       ;       ; 6.567 ;
; _AS_IO      ; _LED_WR     ; 6.609 ;       ;       ; 6.609 ;
; _BGACK_IO   ; DATA_OE_    ; 5.848 ;       ;       ; 5.848 ;
; _CS         ; DATA_IO[0]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[1]  ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; _CS         ; DATA_IO[2]  ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; _CS         ; DATA_IO[3]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; _CS         ; DATA_IO[4]  ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; _CS         ; DATA_IO[5]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[6]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[7]  ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; _CS         ; DATA_IO[8]  ; 6.516 ; 6.516 ; 6.516 ; 6.516 ;
; _CS         ; DATA_IO[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; _CS         ; DATA_IO[10] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[11] ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; _CS         ; DATA_IO[12] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; _CS         ; DATA_IO[13] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[14] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[15] ; 6.358 ; 6.358 ; 6.358 ; 6.358 ;
; _CS         ; DATA_IO[16] ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; _CS         ; DATA_IO[17] ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; _CS         ; DATA_IO[18] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[19] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; _CS         ; DATA_IO[20] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[21] ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; _CS         ; DATA_IO[22] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[23] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; _CS         ; DATA_IO[24] ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; _CS         ; DATA_IO[25] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; _CS         ; DATA_IO[26] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[27] ; 6.831 ; 6.831 ; 6.831 ; 6.831 ;
; _CS         ; DATA_IO[28] ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; _CS         ; DATA_IO[29] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[30] ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; _CS         ; DATA_IO[31] ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; _CS         ; DATA_OE_    ; 5.820 ; 5.834 ; 5.834 ; 5.820 ;
; _CS         ; _LED_RD     ; 6.896 ;       ;       ; 6.896 ;
; _CS         ; _LED_WR     ; 6.938 ;       ;       ; 6.938 ;
; _DS_IO      ; DATA_IO[0]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[1]  ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; _DS_IO      ; DATA_IO[2]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; _DS_IO      ; DATA_IO[3]  ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; _DS_IO      ; DATA_IO[4]  ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; _DS_IO      ; DATA_IO[5]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[7]  ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; _DS_IO      ; DATA_IO[8]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; _DS_IO      ; DATA_IO[9]  ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; _DS_IO      ; DATA_IO[10] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[11] ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; _DS_IO      ; DATA_IO[12] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; _DS_IO      ; DATA_IO[13] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[14] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; _DS_IO      ; DATA_IO[15] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; _DS_IO      ; DATA_IO[16] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; _DS_IO      ; DATA_IO[17] ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; _DS_IO      ; DATA_IO[18] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[19] ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; _DS_IO      ; DATA_IO[20] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[21] ; 6.192 ; 6.192 ; 6.192 ; 6.192 ;
; _DS_IO      ; DATA_IO[22] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[23] ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; _DS_IO      ; DATA_IO[24] ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; _DS_IO      ; DATA_IO[25] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; _DS_IO      ; DATA_IO[26] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[27] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; _DS_IO      ; DATA_IO[28] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; _DS_IO      ; DATA_IO[29] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[30] ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; _DS_IO      ; DATA_IO[31] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1365     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1365     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 15    ; 15   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 884   ; 884  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 853   ; 853  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 20 18:31:01 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datad"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datab"
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.777        -7.777 n/a 
    Info (332119):     9.735         0.000 sclk 
    Info (332119):    18.509         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.629         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -27.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.245       -27.245 n/a 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    27.114         0.000 sclk 
Info (332146): Worst-case recovery slack is 24.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.343         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.764         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 9.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.920         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    14.566         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.834
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.834        -0.834 n/a 
    Info (332119):    10.348         0.000 sclk 
    Info (332119):    19.507         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    25.073         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -34.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.180       -34.180 n/a 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.562         0.000 sclk 
Info (332146): Worst-case recovery slack is 26.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    26.291         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    31.427         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 8.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.411         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    13.308         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 4624 megabytes
    Info: Processing ended: Sun Aug 20 18:31:02 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


