# 模块

## 顶层模块

### mips

- 构建整个 CPU，实现流水线
- 输出必要信息

## datapath

### IM

- 指令存储器

- 输入

  - `clk`
  - `reset`
  - `block` 阻塞信号
  - `[31:0] nPC`

- 输出

	- `[31:0] Instr`

	- `reg [31:0] PC`

- 地址范围 `0x3000~0x6FFF`

- 读入 `code.txt` 

- 同步复位

### PC_Calc

- 计算下一条指令地址
- 输入
	- `[31:0] PC`
	- `[25:0] instr_index`
	- `[15:0] offset`
	- `Beq`
	- `[31:0] RegData`
	- `[1:0] IMControl`
- 输出
	- `[31:0] nPC`

-  对应跳转

	| IMControl |    操作    |
	| :-------: | :--------: |
	|   IM_4    |    PC+4    |
	|   IM_j    | 跳转偏移量 |
	|   IM_jr   | 跳转寄存器 |
	|  IM_Beq   |    分支    |

### GRF

- 寄存器堆
- 输入
	- `clk`
	- `reset`
	- `[4:0] RA1`
	- `[4:0] RA2`
	- `RegWrite`
	- `[4:0] WA`
	- `[31:0] WD`
- 输出
	- `[31:0] RD1`
	- `[31:0] RD2`
- `$0` 寄存器永远为 0
- 同步复位
- 内部转发

### ALU

- 计算单元

- 输入

	- `[31:0] D1`
	- `[31:0] D2`
	- `[15:0] Imm`
	- `[5:0] ALUop`
	- `ALUSrc`
	- `Ext`

- 输出

	- `[31:0] out`

- 功能

	|  ALUop  |
	| :-----: |
	| ALU_add |
	| ALU_sub |
	| ALU_or  |
	| ALU_sll |
	| ALU_lui |

### DM

- 数据存储器
- 输入 
	- `clk`
	- `reset`
	- `MemWrite`
	- `[15:0] Addr`
	- `[31:0] WriteData`
- 输出
	- `[31:0] ReadData`

- 地址 `0x0000~0x2FFF`
- 同步复位

### Mux

- 多路选择器

## Controller

### Hazard_Controller

- 冒险控制器
- 输入

  - `clk`
  - `reset`

  - `[4:0] rs_Addr`
  - `[1:0] rs_T_use`
  - `[4:0] rt_Addr`
  - `[1:0] rt_T_use`
  - `[4:0] E_RegWA`
  - `[1:0] E_T_new`
  - `[4:0] M_RegWA`
  - `[1:0] M_T_new`
- 输出

  - `block`
  - `[1:0] D_D1_Sel`
  - `[1:0] D_D2_Sel`
  - `[1:0] E_D1_Sel`
  - `[1:0] E_D2_Sel`
- 

### Controller

- 集中式控制器

- 输入

	- `[31:0] instr`

- 输出

	- `[2:0] IMControl`

		|          instr / Class           |    IMcontrol    |
		| :------------------------------: | :-------------: |
		| Cal_rr, Cal_ri, Load, Store, Lui |  IM_4 : 3'b000  |
		|              Jal, J              |  IM_j : 3'b001  |
		|             Jalr, Jr             | IM_jr : 3'b010  |
		|               beq                | IM_beq : 3'b011 |
		|               bne                | IM_bne : 3'b100 |
		|             default              |     3'b000      |

		

	- `[1:0] WA_Sel` 写入数据地址选择信号

		|        Class        |      WA_sel       |
		| :-----------------: | :---------------: |
		|    Cal_rr, Jalr     | WA_Sel_rd : 2'b00 |
		| Cal_ri, Load, Store | WA_Sel_rt : 2'b01 |
		|         Jal         | WA_Sel_ra : 2'b10 |
		|       default       |       2'b00       |

		

	- `ALUSrc`

		|        Class        | ALUSrc |
		| :-----------------: | :----: |
		| Cal_ri, Load, Store |   1    |
		|       default       |   0    |

		

	- `Ext`

		|    Class    | Ext  |
		| :---------: | :--: |
		| Load, Store |  1   |
		|   default   |  0   |

		

	- `[5:0] ALUop` 

		| instr / Class |  ALUop   |
		| :-----------: | :------: |
		|    Cal_rr     |  funct   |
		|     addi      | ALU_addu |
		|     andi      | ALU_and  |
		|      ori      |  ALU_or  |
		|      sll      | ALU_sll  |
		|  Load, Store  | ALU_addu |
		|      Lui      | ALU_lui  |
		|    default    |   6'b0   |

		

	- `MemWrire`

		|  Class  | MemWrite |
		| :-----: | :------: |
		|  Store  |    1     |
		| default |    0     |

		

	- `[1:0] RegData_Sel`

		|     Class      |       RegData_Sel       |
		| :------------: | :---------------------: |
		| Cal_rr, Cal_ri | RegData_Sel_out : 2'b00 |
		|      Load      | RegData_Sel_mem : 2'b01 |
		|    default     |          2'b00          |
		
	
- `RegWrite`
	
	|              Class              | RegWrite |
		| :-----------------------------: | :------: |
		| Cal_rr, Cal_ri, Load, Jal, Jalr |    1     |
		|             default             |    0     |
	
	
	
- `[4:0] rs_Addr`
	
- `[4:0] rt_Addr`
	
- `[2:0] T_new`
	
	​	|     Class      | T_new |
	​	| :------------: | :---: |
	​	| Cal_rr, Cal_ri |   2   |
	​	|      Load      |   3   |
	​	|      Lui       |   1   |
	​	|   Jal, Jalr    |   1   |
	​	|    default     |   0   |
	
- `[2:0] rs_T_use`
	
	|            Class            | rs_T_use |
		| :-------------------------: | :------: |
		| Cal_rr, Cal_ri, Load, Store |    1     |
		|       Br_r2, Jr, Jalr       |    0     |
		|           default           |    5     |
	
	
	
- `[2:0] rt_T_use`
	
	|  Class  | rt_T_use |
		| :-----: | :------: |
		| Cal_rr  |    1     |
		|  Br_r2  |    0     |
		|  Store  |    2     |
		| default |    5     |
	
	
	
- `link`
	
	|   Class   | link |
		| :-------: | :--: |
		| Jal, Jalr |  1   |
		|  dafault  |  0   |
	
	
	
- `LUI`
	
	|  Class  | LUI  |
		| :-----: | :--: |
		|   Lui   |  1   |
		| default |  0   |
	
	

# 思考题

1.  >我们使用提前分支判断的方法尽早产生结果来减少因不确定而带来的开销，但实际上这种方法并非总能提高效率，请从流水线冒险的角度思考其原因并给出一个指令序列的例子。

	```assembly
		lw $4, 0($0)
		beq $4, $3, if
		add $5, $4, $0
	if:
		ori $6, $4, 77
	```

2.  >因为延迟槽的存在，对于 jal 等需要将指令地址写入寄存器的指令，要写回 PC + 8，请思考为什么这样设计

	延迟槽中的指令地址为 PC+4，在跳转时已经执行过

3.  >我们要求所有转发数据都来源于流水寄存器而不能是功能部件（如 DM、ALU），请思考为什么？

	来自功能部件的话会大大增加每个流水阶段的的时间

4.  >我们为什么要使用 GPR 内部转发？该如何实现？

	避免 W 阶段的数据冒险，当读寄存器地址等于写寄存器地址且写信号使能时读出数据为写入数据

5.  >我们转发时数据的需求者和供给者可能来源于哪些位置？共有哪些转发数据通路？

	需求者：

	- D 阶段
		- E 阶段 PC，Imm
		- M 阶段 ALUout
	- E 阶段
		- M 阶段 ALUout
		- W 阶段 MemRD
	- M 阶段
		- W 阶段 MemRD

6.  >在课上测试时，我们需要你现场实现新的指令，对于这些新的指令，你可能需要在原有的数据通路上做哪些扩展或修改？提示：你可以对指令进行分类，思考每一类指令可能修改或扩展哪些位置。

	- `cal_rr` 
		- ALU，Controller
	- `cal_ri`
		- ALU，Controller
	- `br_r1`
		- Controller，Cal_PC
	- `load`
		- DM，Controller
	- `Store`
		- DM，Controller
	- `jump`
		- Controller, Cal_PC

7.  > 简要描述你的译码器架构，并思考该架构的优势以及不足。

	集中式译码

	- 优势
		- 只需要一次译码，便于添加新的信号
	- 不足
		- 容易在编写数据通路时遗漏或者写错

	