`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    16:06:59 03/03/2021 
// Design Name: 
// Module Name:    deviefive 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module deviefive
	(
    clk, 
	 CLK1kHz,
	 CLK100Hz,
	 CLKCPU	 
	);

input clk;
output CLK1kHz;
output CLK100Hz;
output CLKCPU;

reg [25:0]cnt = 26'd0;

assign CLKCPU = cnt[5];
assign CLK1kHz = cnt[14];
assign CLK100Hz = cnt[17];

	always @(posedge clk) begin
		cnt <= cnt + 1;
/*		if(cnt[0]) cnt[1] <= !cnt[1];	
		if(cnt[1]) cnt[2] <= !cnt[2];	
		if(cnt[2]) cnt[3] <= !cnt[3];		
		if(cnt[3]) cnt[4] <= !cnt[4];	
		if(cnt[4]) cnt[5] <= !cnt[5];	
		if(cnt[5]) cnt[6] <= !cnt[6];		
		if(cnt[6]) cnt[7] <= !cnt[7];	
		if(cnt[7]) cnt[8] <= !cnt[8];	
		if(cnt[8]) cnt[9] <= !cnt[9];
		if(cnt[9]) cnt[10] <= !cnt[10];	
		if(cnt[10]) cnt[11] <= !cnt[11];	
		if(cnt[11]) cnt[12] <= !cnt[12];
		if(cnt[12]) cnt[13] <= !cnt[13];	
		if(cnt[13]) cnt[14] <= !cnt[14];	
		if(cnt[14]) cnt[15] <= !cnt[15];
		if(cnt[15]) cnt[16] <= !cnt[16];	
		if(cnt[16]) cnt[17] <= !cnt[17];	
		if(cnt[17]) cnt[18] <= !cnt[18];
		if(cnt[18]) cnt[19] <= !cnt[19];	
		if(cnt[19]) cnt[20] <= !cnt[20];	
		if(cnt[20]) cnt[21] <= !cnt[21];
		if(cnt[21]) cnt[22] <= !cnt[22];	
		if(cnt[22]) cnt[23] <= !cnt[23];	
		if(cnt[23]) cnt[24] <= !cnt[24];
		if(cnt[24]) cnt[25] <= !cnt[25];	 */
	end
	
endmodule
