// TBL  <Vd>.<Ta>, { <Vn>.16B, <Vn+1>.16B }, <Vm>.<Ta>
insn TBL_asimdtbl_L2_2 {
    
}

// TBL  <Vd>.<Ta>, { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B }, <Vm>.<Ta>
insn TBL_asimdtbl_L3_3 {
    
}

// TBL  <Vd>.<Ta>, { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B, <Vn+3>.16B }, <Vm>.<Ta>
insn TBL_asimdtbl_L4_4 {
    
}

// TBL  <Vd>.<Ta>, { <Vn>.16B }, <Vm>.<Ta>
insn TBL_asimdtbl_L1_1 {
    
}
