1.2.2国内研究现状
2016年，北京大学黄如等人提出了一种用于在TFET中降低亚阈值斜率的 办法：源极叠层(Stacked Source)□他们提出了一种新的异质结TFET结构：HS- TFET结构，如下图1-5所示。HS-TFET结构的源极由两种材料组成，上下层分 别是硅和错。在这种设计中，由于窄带隙材料具有更高的带带隧穿几率，因此随
4
着栅极电压的增加，HS-TFET的下层可以提供额外的漏电流增量，从而有效地 改善平均亚阈值斜率，使得器件的亚阈值斜率更加陡峭，性能更好冈。
图1-5由北京大学黄如等人提出的的HS-TFET【81
2017年，西安电子科技大学的陈树鹏等人提出了二维的异质对称U形栅隧 穿场效应晶体管结构，如下图1-6所示。U-Shaped GateTFET中的U形栅扩大了 器件中源极与沟道的接触面积，有利于在保持源极与沟道之间的接触面积的同时 保持器件可能发生隧穿的面积，并且减小器件的整体面积。U形栅结构使得该 TFET中源极与沟道之间增加了额外的线隧穿，使得器件的隧穿概率增加。在 UGS = VDS = °・5卩的条件下，该器件的ION = 13.5uA/um, 1OFF = 3.1pA/um,可 见，该器件具有良好的开关特性，在％s = 0.05U时，其点亚阈值斜率可以达到 15.2mV/decade , S0V < VGS < 0.05V 平均亚阈值斜率达到 了 37.2mP/ decade^】。
BackGate
图1-6西安电子科技大学的陈树鹏等人提出的异质对称U-Shaped Gate TFET【27]
2018年，台湾国立中山大学的Jyi-Tsong Lin, Tzu-Chi Wang等人提出了栅 极内凹的TFET,如下图1-7所示。将TFET的栅极内凹后，可以增加晶体管的 线隧穿区域，进而增加晶体管的带带隧穿几率，增大晶体管的开态电流。优化后 的TFET的开态电流可以达到1.44X 10~6A/um,电流开关比可以达到3.22 x 109o 其最小亚阈值斜率可以达到28.3mV/dec,电流从关态电流增长到电流的IO?倍的 平均亚阈值斜率可以达到59.8ml//dec[I8]o
图1-7台湾国立中山大学的Jyi-Tsong Lin等人提出的栅极内凹TFET"】
2020年，Keng-Ming Liu利用TCAD工具研究了 n型Si GAA TFET的栅极 远离源极(Underlap)和栅极覆盖源极(Overlap)两种结构对器件性能的影响，如下 图l-8(a)(b),以及源极掺杂浓度变化率(source doping gradient)对器件性能的影响。 仿真结果如下图l-8(c)(d)所示，从图中可以看出，Overlap结构比Underlap结构 具有更好的器件性能。然而，增加Overlap结构的长度并不能进一步提高器件性 能。另外，仿真实验表明，源极掺杂浓度变化率对栅极覆盖源极TFET的器件性 能影响不大，只有较大的源极掺杂浓度变化率才可以改善栅极覆盖源极TFET的 器件性能【绚。
图1-8 Keng-Ming Liu针对Si GAA TFET进行的研究曲
