高速串行数据恢复的时序缓冲电路及方法 本发明公开了一种高速串行数据恢复的时序缓冲电路及方法，用于过采样数据恢复电路中。通过与时钟恢复电路的配合，由时钟恢复电路提供恢复时钟和与恢复时钟相位差最大的时钟两个时钟信号给时序缓冲电路，由时序缓冲电路对过采样数据进行缓冲。最后，再由数据恢复电路根据恢复时钟和时序缓冲电路的输出进行数据恢复。通过时序缓冲电路对过采样数据的缓冲，避免了在高速串行数据进行数据恢复时对过采样数据的直接操作而容易导致的某些寄存器建立时间不足的问题从而达到最大限度的利用多次过采样的数据来进行精确的数据恢复。
低噪声低压差分信号发送器 本发明提供一种低压差分信号发送器，其包括晶体管MP0、M1、M2、M3、M4、MN0、分压电阻R1和R2、跨导放大器、晶体管MP6、MN5和MN6、补偿电容C0。分压电阻R1和R2以及负载电阻RT串联在第一输出端OUTP和第二输出端OUTN。所述跨导放大器包括有晶体管MP3，其第一输入端与分压电阻R1和R2的中间节点相连，其第二输入端与参考电压VREF相连，其输出端与晶体管MN0的栅极相连。分压电阻R1和R2、补偿电容C0、跨导放大器、晶体管MP6、MN5、MN6、MN0组成共模反馈电路。通过晶体管MP6、MN5、MN6、MN0、补偿电容C0增加零点实现环路的补偿，避免了现有技术中耦合通路(即补偿电阻R0和补偿电容C0所在的通路)的出现，减小了共模噪声。
内建时钟的自校准电路 本发明提供一种内建时钟的自校准电路，其包括时序管理电路、时钟发生器和自校准单元。时钟发生器用于产生并通过其输出端输出时钟信号给自校准单元。自校准单元基于时钟发生器送来的时钟信号完成自校准，在自校准完成后发出有效的自校准锁定信号。时序管理电路的输入端与使能信号相连，其输出端与时钟发生器的使能端相连。当使能信号由无效电平跳变为有效电平时，时序管理电路输出的时钟控制信号由无效电平跳变为有效电平；当使能信号由有效电平跳变为无效电平时，时序管理电路输出的时钟控制信号的有效电平延续若干个时钟周期后跳变为无效电平。这样，可以解决由于时钟信号关闭过早而导致产生逻辑错误的问题。
一种接口电路 本发明提供一种接口电路，其包括：第一输出逻辑单元；第一输出驱动组合，其包括多个并联的第一输出驱动晶体管以及分别与各个第一输出驱动晶体管串联的多个第一电阻；第二输出逻辑单元；第二输出驱动组合，其包括多个并联的第二输出驱动晶体管及分别与各个第一输出驱动晶体管串联的多个第一电阻。在短自校准模式下，在输出数据为0时，将校验值输入所述第一输出逻辑单元，第一输出逻辑单元利用新的校验值更新原来的校验值，在输出数据为1时，将所述校验值输入所述第二输出逻辑单元，第二输出逻辑单元利用新的校验值更新原来的校验值。这样，可以让系统在不需停止读写的情况下完成短自校准。
电流源电路 本发明提供一种电流源电路，其包括：带隙基准电压电路提供正温度系数的初始电流以及零温度系数的带隙基准电压；正温度系数电流产生电路，其包括第二镜像电路，该第二镜像电路复制所述初始电流得到具有正温度系数的第一电流；负温度系数电流产生电路，其根据零温度系数的带隙基准电压和正温度系数的第三电阻产生负温度系数的第二电流；电流混合电路，其将第一电流和第二电流混合产生接近零温度系数的第三电流。这样得到的第三电流基本不随外部的温度变化而变化。
占空比校准电路 本发明提供一种占空比校准电路，其包括驱动电路和占空比检测电路。驱动电路包括MOS管M5和M6，占空比检测电路包括MOS管M1、M3、M0和M2，通过同步调整MOS管M1和M3的有效驱动能力，直到找到使MOS管M1的有效驱动能力发生最小变化，就会导致占空比检测电路输出的检测电平发生翻转的相邻的有效驱动能力值A和B。当MOS管M1的有效驱动能力分别为A和B时，MOS管M1和M0的有效驱动能力的比例分别为第一比值和第二比值。调整MOS管M6的有效驱动能力，使得MOS管M6与M5的有效驱动能力的比例等于第一比值或第二比值。占空比检测电路采用与驱动电路相似的电路结构，故可以实现快速、高精确度的占空比校准。
