<html lang="fr">
<head>
<meta charset="utf-8" />
<title>  Les portes logiques </title>
<link rel="stylesheet" href="style.css">
</head>

<body >
<div style="background-image: url('photos portes logiques/OIP.jpg');"> 

	<header> <a href="Page d'accueil.html">DOCUMENTATION </a>    <a href = "Editeur.html">EDITEUR BOOLEEN</a>
        </header>

	<table  id="tabl-principale">
            <td id = "hypertext-interface"> 
                <onglet>• Documentation :</onglet>
                <div>&nbsp; <a href="Page d'accueil.html">Accueil</a><br>
                    &nbsp; <a href="Les Transistors.html" >Les Transistors</a><br>
                    &nbsp; <a href="Les portes logiques.html">Portes Logiques</a><br>
                    &nbsp; <a href="Algèbre de Boole.html">Algèbre de Boole</a><br>
                    &nbsp; <a href="Composition d'un ordinateur.html">Les Ordinateurs</a><br><hr>
                </div>
                <onglet>• Editeur Booléen :</onglet>
                <div>&nbsp; <a href = "Editeur.html">Editeur Booléen</a><br>
                </div>
               
            </td>

<td id="contenu">
<h1>LES PORTES LOGIQUES</h1>
<div class = "norm1">
Les portes logiques sont des petits circuits qui réalisent des opérations booléennes, et qui sont composées de transistors. <br>
 <img src="photos portes logiques/NOT.png" alt="porte not">NO
<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; S &nbsp; </th>

	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
	</tr>
	</tbody>
	
</table>

(elle inverse l’entrée et la sortie) <br><br>
<img src="photos portes logiques/AND.jpg">
AND
<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>1</td>
	</tr>
	</tbody>
	
</table>
(il y a 1 en sortie si et seulement si les deux entrées sont à 1) <br><br>

	<img src="photos portes logiques/NAND.jpg">

NAND


<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>0</td>
	</tr>
	</tbody>
	
</table>



 (cette porte inverse les sorties de la porte AND) <br><br>
 
     <img src="photos portes logiques/OR.jpg">
 
OR

<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>1</td>
	</tr>
	</tbody>
	
</table>


(il y a 1 en sortie si l’une des deux entrée est à 1, ou les deux) <br><br>

     <img src="photos portes logiques/NOR.png">

NOR 


<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>0</td>
	</tr>
	</tbody>
	
</table>



(inverse de la porte OR) <br><br>

     <img src="photos portes logiques/XOR.png">

XOR

<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>0</td>
	</tr>
	</tbody>
	
</table>

(il y a 1 en sortie si une des deux entrées est à 1, et uniquement une seule) <br><br>

     <img src="photos portes logiques/XNOR.png">

NXOR


<table class = "verite">
	<thead>
		<th> &nbsp; A &nbsp; </th>
		<th> &nbsp; B &nbsp; </th>
		<th> &nbsp;&nbsp; S &nbsp;&nbsp; </th>
	</thead>
	<tbody>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>1</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>0</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>1</td>
	</tr>
	</tbody>
	
</table>

(inverse de la porte XOR)<br><br>






Bien sûr, une porte peut comporter plus d’entrées (à part la porte NO). Il y aura moins de chances qu’une porte AND à 3 entrées laisse passer le courant (⅛) qu’une porte AND à 2 entrées (¼).

… Mais les portes NAND et NOR ont quelque chose de particulier. On peut recréer toutes les autres portes rien qu’avec celles-ci, elles sont universelles. Ce qui est bien pratique puisqu’il est plus facile de créer des portes en chaînes plutôt que d’en faire de pleins de types différents.
<img src="photos portes logiques/univers.png" alt="toutes les portes en NAND" style="width: 80%">

</div>
</td>
</table>

<footer>
    <div><a href="Les Transistors.html" >↤Page Précédente </a></div>
    <div><a href="Algèbre de Boole.html">Page Suivante↦</a></div>
    </footer>
</body>
</html>
