TimeQuest Timing Analyzer report for processador
Thu Dec 05 20:30:54 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Memoria:memoria1|R_data[0]'
 13. Slow Model Setup: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 14. Slow Model Setup: 'Memoria:memoria1|memoria[8][0]'
 15. Slow Model Setup: 'PC_inc'
 16. Slow Model Hold: 'Memoria:memoria1|R_data[0]'
 17. Slow Model Hold: 'Memoria:memoria1|memoria[8][0]'
 18. Slow Model Hold: 'clock'
 19. Slow Model Hold: 'PC_inc'
 20. Slow Model Hold: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 21. Slow Model Recovery: 'PC_inc'
 22. Slow Model Removal: 'PC_inc'
 23. Slow Model Minimum Pulse Width: 'clock'
 24. Slow Model Minimum Pulse Width: 'PC_inc'
 25. Slow Model Minimum Pulse Width: 'Memoria:memoria1|R_data[0]'
 26. Slow Model Minimum Pulse Width: 'Memoria:memoria1|memoria[8][0]'
 27. Slow Model Minimum Pulse Width: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clock'
 36. Fast Model Setup: 'Memoria:memoria1|R_data[0]'
 37. Fast Model Setup: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 38. Fast Model Setup: 'Memoria:memoria1|memoria[8][0]'
 39. Fast Model Setup: 'PC_inc'
 40. Fast Model Hold: 'Memoria:memoria1|R_data[0]'
 41. Fast Model Hold: 'Memoria:memoria1|memoria[8][0]'
 42. Fast Model Hold: 'clock'
 43. Fast Model Hold: 'PC_inc'
 44. Fast Model Hold: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 45. Fast Model Recovery: 'PC_inc'
 46. Fast Model Removal: 'PC_inc'
 47. Fast Model Minimum Pulse Width: 'clock'
 48. Fast Model Minimum Pulse Width: 'PC_inc'
 49. Fast Model Minimum Pulse Width: 'Memoria:memoria1|R_data[0]'
 50. Fast Model Minimum Pulse Width: 'Memoria:memoria1|memoria[8][0]'
 51. Fast Model Minimum Pulse Width: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------+
; Clock Name                                                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                           ;
+-------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------+
; clock                                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                                                         ;
; Memoria:memoria1|memoria[8][0]                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Memoria:memoria1|memoria[8][0] }                                                ;
; Memoria:memoria1|R_data[0]                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Memoria:memoria1|R_data[0] }                                                    ;
; PC_inc                                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PC_inc }                                                                        ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch } ;
+-------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                       ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; INF MHz    ; 122.97 MHz      ; Memoria:memoria1|R_data[0]     ; limit due to hold check                                       ;
; INF MHz    ; 129.67 MHz      ; Memoria:memoria1|memoria[8][0] ; limit due to hold check                                       ;
; 89.81 MHz  ; 89.81 MHz       ; clock                          ;                                                               ;
; 568.83 MHz ; 420.17 MHz      ; PC_inc                         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                ;
+-------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                         ; Slack   ; End Point TNS ;
+-------------------------------------------------------------------------------+---------+---------------+
; clock                                                                         ; -10.134 ; -32248.174    ;
; Memoria:memoria1|R_data[0]                                                    ; -3.565  ; -23.855       ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -2.585  ; -10.234       ;
; Memoria:memoria1|memoria[8][0]                                                ; -1.633  ; -9.902        ;
; PC_inc                                                                        ; -0.758  ; -3.167        ;
+-------------------------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; Memoria:memoria1|R_data[0]                                                    ; -4.066 ; -27.497       ;
; Memoria:memoria1|memoria[8][0]                                                ; -3.856 ; -29.371       ;
; clock                                                                         ; -2.569 ; -5.543        ;
; PC_inc                                                                        ; 0.391  ; 0.000         ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 2.139  ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; PC_inc ; -0.282 ; -1.974        ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; PC_inc ; 1.052 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                 ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clock                                                                         ; -1.627 ; -4311.112     ;
; PC_inc                                                                        ; -1.380 ; -8.380        ;
; Memoria:memoria1|R_data[0]                                                    ; -0.103 ; -7.486        ;
; Memoria:memoria1|memoria[8][0]                                                ; 0.140  ; 0.000         ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500  ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -10.134 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[0]        ; clock        ; clock       ; 1.000        ; -0.064     ; 11.106     ;
; -10.134 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[0]        ; clock        ; clock       ; 1.000        ; -0.064     ; 11.106     ;
; -9.952  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[7]        ; clock        ; clock       ; 1.000        ; 0.216      ; 11.204     ;
; -9.952  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[7]        ; clock        ; clock       ; 1.000        ; 0.216      ; 11.204     ;
; -9.941  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[5]        ; clock        ; clock       ; 1.000        ; 0.169      ; 11.146     ;
; -9.941  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[5]        ; clock        ; clock       ; 1.000        ; 0.169      ; 11.146     ;
; -9.940  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[8]        ; clock        ; clock       ; 1.000        ; 0.168      ; 11.144     ;
; -9.940  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[8]        ; clock        ; clock       ; 1.000        ; 0.168      ; 11.144     ;
; -9.903  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[1]        ; clock        ; clock       ; 1.000        ; 0.232      ; 11.171     ;
; -9.903  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[1]        ; clock        ; clock       ; 1.000        ; 0.232      ; 11.171     ;
; -9.897  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[6]        ; clock        ; clock       ; 1.000        ; 0.233      ; 11.166     ;
; -9.897  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[6]        ; clock        ; clock       ; 1.000        ; 0.233      ; 11.166     ;
; -9.849  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[12]       ; clock        ; clock       ; 1.000        ; 0.065      ; 10.950     ;
; -9.849  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[12]       ; clock        ; clock       ; 1.000        ; 0.065      ; 10.950     ;
; -9.823  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[2]        ; clock        ; clock       ; 1.000        ; 0.252      ; 11.111     ;
; -9.823  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[2]        ; clock        ; clock       ; 1.000        ; 0.252      ; 11.111     ;
; -9.809  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[9]        ; clock        ; clock       ; 1.000        ; 0.246      ; 11.091     ;
; -9.809  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[9]        ; clock        ; clock       ; 1.000        ; 0.246      ; 11.091     ;
; -9.794  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[13]       ; clock        ; clock       ; 1.000        ; 0.083      ; 10.913     ;
; -9.794  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[13]       ; clock        ; clock       ; 1.000        ; 0.083      ; 10.913     ;
; -9.793  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[11]       ; clock        ; clock       ; 1.000        ; 0.247      ; 11.076     ;
; -9.793  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[11]       ; clock        ; clock       ; 1.000        ; 0.247      ; 11.076     ;
; -9.788  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[10]       ; clock        ; clock       ; 1.000        ; 0.247      ; 11.071     ;
; -9.788  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[10]       ; clock        ; clock       ; 1.000        ; 0.247      ; 11.071     ;
; -9.781  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[3]        ; clock        ; clock       ; 1.000        ; 0.198      ; 11.015     ;
; -9.781  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[3]        ; clock        ; clock       ; 1.000        ; 0.198      ; 11.015     ;
; -9.712  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[14]       ; clock        ; clock       ; 1.000        ; 0.234      ; 10.982     ;
; -9.712  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[14]       ; clock        ; clock       ; 1.000        ; 0.234      ; 10.982     ;
; -9.684  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[4]        ; clock        ; clock       ; 1.000        ; 0.256      ; 10.976     ;
; -9.684  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[4]        ; clock        ; clock       ; 1.000        ; 0.256      ; 10.976     ;
; -9.626  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[15]       ; clock        ; clock       ; 1.000        ; 0.562      ; 11.224     ;
; -9.626  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[15]       ; clock        ; clock       ; 1.000        ; 0.562      ; 11.224     ;
; -9.528  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[101][5]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.466     ;
; -9.528  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[101][0]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.466     ;
; -9.528  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[101][5]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.466     ;
; -9.528  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[101][0]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.466     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][15] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][14] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][13] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][11] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][10] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][9]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][8]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][6]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][1]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][7]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][15] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][14] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][13] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][11] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][10] ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][9]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][8]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][6]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][1]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.520  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][7]  ; clock        ; clock       ; 1.000        ; -0.098     ; 10.458     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][12] ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][10] ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][4]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][2]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][0]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][12] ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][10] ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][4]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][2]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.493  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][0]  ; clock        ; clock       ; 1.000        ; -0.084     ; 10.445     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][10]   ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][3]    ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][1]    ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][10]   ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][3]    ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.486  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][1]    ; clock        ; clock       ; 1.000        ; -0.101     ; 10.421     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][14] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][11] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][10] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][4]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][0]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][7]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][14] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][11] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][10] ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][4]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][0]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.382  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][7]  ; clock        ; clock       ; 1.000        ; -0.078     ; 10.340     ;
; -9.372  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 10.328     ;
; -9.372  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 10.328     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][15]   ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][9]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][1]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][7]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[6][15]   ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[6][9]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[6][1]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.197  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[6][7]    ; clock        ; clock       ; 1.000        ; -0.086     ; 10.147     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][11] ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][8]  ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][4]  ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][11] ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][8]  ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
; -9.143  ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][4]  ; clock        ; clock       ; 1.000        ; -0.107     ; 10.072     ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Memoria:memoria1|R_data[0]'                                                                                                                          ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                     ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.565 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.427      ; 5.547      ;
; -3.561 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.409      ; 5.525      ;
; -3.553 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.246      ; 5.354      ;
; -3.512 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.930      ; 4.997      ;
; -3.478 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.259      ; 5.292      ;
; -3.475 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.276      ; 5.306      ;
; -3.467 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.324      ; 5.346      ;
; -3.455 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.236      ; 5.246      ;
; -3.451 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.258      ; 5.264      ;
; -3.434 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.245      ; 5.234      ;
; -3.423 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.294      ; 5.272      ;
; -3.417 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.245      ; 5.217      ;
; -3.406 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.323      ; 5.284      ;
; -3.368 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.260      ; 5.183      ;
; -3.310 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.647      ; 5.370      ;
; -3.306 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.629      ; 5.348      ;
; -3.298 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.466      ; 5.177      ;
; -3.257 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.150      ; 4.820      ;
; -3.223 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.479      ; 5.115      ;
; -3.220 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.496      ; 5.129      ;
; -3.212 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.240      ; 5.007      ;
; -3.212 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.544      ; 5.169      ;
; -3.200 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.456      ; 5.069      ;
; -3.196 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.478      ; 5.087      ;
; -3.179 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.465      ; 5.057      ;
; -3.168 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.514      ; 5.095      ;
; -3.162 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.465      ; 5.040      ;
; -3.154 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.338      ; 5.547      ;
; -3.151 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.543      ; 5.107      ;
; -3.150 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.320      ; 5.525      ;
; -3.142 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.157      ; 5.354      ;
; -3.116 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.258      ; 4.928      ;
; -3.101 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 1.841      ; 4.997      ;
; -3.072 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.425      ; 5.051      ;
; -3.068 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.407      ; 5.029      ;
; -3.067 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.170      ; 5.292      ;
; -3.064 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.187      ; 5.306      ;
; -3.064 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.244      ; 4.862      ;
; -3.056 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.235      ; 5.346      ;
; -3.052 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.480      ; 4.945      ;
; -3.044 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.147      ; 5.246      ;
; -3.040 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.169      ; 5.264      ;
; -3.027 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.460      ; 4.900      ;
; -3.023 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.156      ; 5.234      ;
; -3.019 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.928      ; 4.501      ;
; -3.012 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.205      ; 5.272      ;
; -3.006 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.156      ; 5.217      ;
; -2.995 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.234      ; 5.284      ;
; -2.983 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.257      ; 4.794      ;
; -2.980 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.274      ; 4.808      ;
; -2.978 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.322      ; 4.854      ;
; -2.960 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.234      ; 4.748      ;
; -2.958 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.256      ; 4.768      ;
; -2.957 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.171      ; 5.183      ;
; -2.950 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.292      ; 4.796      ;
; -2.945 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.243      ; 4.742      ;
; -2.928 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.243      ; 4.725      ;
; -2.911 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.321      ; 4.786      ;
; -2.906 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.648      ; 4.966      ;
; -2.902 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.630      ; 4.944      ;
; -2.899 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.558      ; 5.370      ;
; -2.898 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.467      ; 4.777      ;
; -2.895 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.540      ; 5.348      ;
; -2.887 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.377      ; 5.177      ;
; -2.884 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.674      ; 5.087      ;
; -2.880 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.656      ; 5.065      ;
; -2.876 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.493      ; 4.898      ;
; -2.853 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.151      ; 4.416      ;
; -2.846 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.061      ; 4.820      ;
; -2.831 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.177      ; 4.537      ;
; -2.817 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.480      ; 4.709      ;
; -2.814 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.497      ; 4.723      ;
; -2.812 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.390      ; 5.115      ;
; -2.812 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.545      ; 4.769      ;
; -2.809 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.407      ; 5.129      ;
; -2.801 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.151      ; 5.007      ;
; -2.801 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.455      ; 5.169      ;
; -2.796 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.238      ; 4.588      ;
; -2.795 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.506      ; 4.830      ;
; -2.794 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.457      ; 4.663      ;
; -2.792 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.479      ; 4.683      ;
; -2.792 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.523      ; 4.844      ;
; -2.790 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.571      ; 4.890      ;
; -2.789 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.367      ; 5.069      ;
; -2.785 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.389      ; 5.087      ;
; -2.784 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.515      ; 4.711      ;
; -2.779 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.466      ; 4.657      ;
; -2.772 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.483      ; 4.784      ;
; -2.770 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.505      ; 4.804      ;
; -2.768 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.376      ; 5.057      ;
; -2.762 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.466      ; 4.640      ;
; -2.762 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.541      ; 4.832      ;
; -2.757 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.425      ; 5.095      ;
; -2.757 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.492      ; 4.778      ;
; -2.751 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.376      ; 5.040      ;
; -2.745 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.544      ; 4.701      ;
; -2.740 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 2.454      ; 5.107      ;
; -2.740 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.492      ; 4.761      ;
; -2.723 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.570      ; 4.822      ;
; -2.716 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 2.299      ; 4.654      ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                  ; Launch Clock ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -2.585 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.987      ;
; -2.571 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.997      ;
; -2.541 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.979      ;
; -2.539 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.941      ;
; -2.537 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.943      ;
; -2.525 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.951      ;
; -2.495 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.933      ;
; -2.491 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.897      ;
; -2.449 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.851      ;
; -2.435 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.861      ;
; -2.405 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.843      ;
; -2.401 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.807      ;
; -2.334 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.736      ;
; -2.320 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.746      ;
; -2.290 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.728      ;
; -2.286 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.692      ;
; -2.223 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.625      ;
; -2.185 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.623      ;
; -2.182 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.584      ;
; -2.175 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.581      ;
; -2.169 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.595      ;
; -2.152 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.554      ;
; -2.144 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.550      ;
; -2.140 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.578      ;
; -2.133 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.128     ; 1.559      ;
; -2.115 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.130     ; 1.553      ;
; -2.104 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.129     ; 1.510      ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Memoria:memoria1|memoria[8][0]'                                                                                                                   ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.633 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.781      ;
; -1.577 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.561      ;
; -1.524 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.672      ;
; -1.490 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.638      ;
; -1.468 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.452      ;
; -1.450 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.598      ;
; -1.434 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.418      ;
; -1.400 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.549      ;
; -1.400 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.548      ;
; -1.394 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.378      ;
; -1.389 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.576      ;
; -1.344 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.328      ;
; -1.291 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.440      ;
; -1.276 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.463      ;
; -1.265 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.413      ;
; -1.264 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.781      ;
; -1.262 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.410      ;
; -1.257 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.406      ;
; -1.255 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.453      ;
; -1.242 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.429      ;
; -1.217 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.366      ;
; -1.209 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.193      ;
; -1.208 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.561      ;
; -1.207 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.394      ;
; -1.206 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.190      ;
; -1.175 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.323      ;
; -1.167 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.316      ;
; -1.156 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.343      ;
; -1.155 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.672      ;
; -1.146 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.344      ;
; -1.123 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.271      ;
; -1.121 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.638      ;
; -1.119 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.103      ;
; -1.112 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.310      ;
; -1.099 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.452      ;
; -1.081 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.598      ;
; -1.072 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.270      ;
; -1.067 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 3.051      ;
; -1.065 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.418      ;
; -1.056 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.855      ; 3.425      ;
; -1.042 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.190      ;
; -1.033 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.181      ;
; -1.032 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.181      ;
; -1.031 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.549      ;
; -1.031 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.548      ;
; -1.029 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.178      ;
; -1.025 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.378      ;
; -1.022 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.220      ;
; -1.020 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.501      ; 3.576      ;
; -1.019 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.206      ;
; -1.017 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.204      ;
; -0.991 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.855      ; 3.360      ;
; -0.986 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 2.970      ;
; -0.978 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.139      ;
; -0.977 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 2.961      ;
; -0.975 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.328      ;
; -0.968 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.489      ; 3.132      ;
; -0.942 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.091      ;
; -0.932 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.855      ; 3.301      ;
; -0.931 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.118      ;
; -0.922 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.440      ;
; -0.907 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.501      ; 3.463      ;
; -0.902 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 3.005      ; 3.107      ;
; -0.900 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.048      ;
; -0.896 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.413      ;
; -0.893 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.410      ;
; -0.893 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.710      ; 3.278      ;
; -0.890 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 3.039      ;
; -0.888 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.406      ;
; -0.887 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.085      ;
; -0.886 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.512      ; 3.453      ;
; -0.884 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.082      ;
; -0.879 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.853      ; 3.287      ;
; -0.875 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 3.062      ;
; -0.873 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.501      ; 3.429      ;
; -0.869 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 3.030      ;
; -0.859 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.489      ; 3.023      ;
; -0.848 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.366      ;
; -0.844 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.784      ; 2.828      ;
; -0.840 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.193      ;
; -0.838 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.501      ; 3.394      ;
; -0.837 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.653      ; 3.190      ;
; -0.835 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 2.996      ;
; -0.832 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.853      ; 3.240      ;
; -0.830 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.853      ; 3.238      ;
; -0.825 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.489      ; 2.989      ;
; -0.823 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.855      ; 3.193      ;
; -0.809 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 2.958      ;
; -0.806 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.323      ;
; -0.805 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 3.005      ; 3.010      ;
; -0.800 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.634      ; 2.949      ;
; -0.798 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.503      ; 3.316      ;
; -0.798 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 2.985      ;
; -0.797 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 2.995      ;
; -0.795 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.643      ; 2.956      ;
; -0.790 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.632      ; 2.977      ;
; -0.787 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.501      ; 3.343      ;
; -0.785 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.489      ; 2.949      ;
; -0.777 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 2.512      ; 3.344      ;
; -0.758 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 2.855      ; 3.128      ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PC_inc'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.758 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.794      ;
; -0.703 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.739      ;
; -0.687 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.723      ;
; -0.666 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.702      ;
; -0.632 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.668      ;
; -0.616 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.652      ;
; -0.595 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.631      ;
; -0.561 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.597      ;
; -0.557 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.593      ;
; -0.545 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.581      ;
; -0.525 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.561      ;
; -0.524 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.560      ;
; -0.490 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.526      ;
; -0.486 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.522      ;
; -0.474 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.510      ;
; -0.454 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.490      ;
; -0.453 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.489      ;
; -0.436 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.472      ;
; -0.419 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.455      ;
; -0.415 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.451      ;
; -0.087 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.123      ;
; -0.068 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.104      ;
; -0.067 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.103      ;
; -0.053 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.089      ;
; -0.036 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.072      ;
; -0.032 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 1.068      ;
; 0.213  ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.823      ;
; 0.379  ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Memoria:memoria1|R_data[0]'                                                                                                                                         ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.066 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 6.075      ; 2.259      ;
; -3.968 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.977      ; 2.259      ;
; -3.951 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 6.101      ; 2.400      ;
; -3.928 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 6.074      ; 2.396      ;
; -3.927 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 6.076      ; 2.399      ;
; -3.853 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 6.003      ; 2.400      ;
; -3.839 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.854      ; 2.265      ;
; -3.830 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.976      ; 2.396      ;
; -3.829 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.978      ; 2.399      ;
; -3.741 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.756      ; 2.265      ;
; -3.741 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.794      ; 2.303      ;
; -3.697 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.852      ; 2.405      ;
; -3.643 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.696      ; 2.303      ;
; -3.599 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 5.754      ; 2.405      ;
; -3.566 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 6.075      ; 2.259      ;
; -3.468 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.977      ; 2.259      ;
; -3.451 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 6.101      ; 2.400      ;
; -3.428 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 6.074      ; 2.396      ;
; -3.427 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 6.076      ; 2.399      ;
; -3.353 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 6.003      ; 2.400      ;
; -3.339 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.854      ; 2.265      ;
; -3.330 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.976      ; 2.396      ;
; -3.329 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.978      ; 2.399      ;
; -3.241 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.756      ; 2.265      ;
; -3.241 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.794      ; 2.303      ;
; -3.197 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.852      ; 2.405      ;
; -3.143 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.696      ; 2.303      ;
; -3.099 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 5.754      ; 2.405      ;
; -1.197 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.986      ; 1.789      ;
; -0.795 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.084      ; 1.789      ;
; -0.777 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.966      ; 2.189      ;
; -0.654 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.985      ; 2.331      ;
; -0.566 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.012      ; 2.446      ;
; -0.467 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.705      ; 2.238      ;
; -0.375 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.965      ; 2.590      ;
; -0.375 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.064      ; 2.189      ;
; -0.348 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display1[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.617      ; 2.269      ;
; -0.252 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.083      ; 2.331      ;
; -0.188 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.685      ; 2.497      ;
; -0.164 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.110      ; 2.446      ;
; -0.065 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.803      ; 2.238      ;
; 0.027  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.063      ; 2.590      ;
; 0.054  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display1[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.715      ; 2.269      ;
; 0.214  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.783      ; 2.497      ;
; 0.954  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.992      ; 3.946      ;
; 1.205  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.049      ; 4.254      ;
; 1.216  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.971      ; 4.187      ;
; 1.222  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.020      ; 4.242      ;
; 1.233  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.971      ; 4.204      ;
; 1.250  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.984      ; 4.234      ;
; 1.254  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.962      ; 4.216      ;
; 1.266  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.050      ; 4.316      ;
; 1.269  ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display1[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.637      ; 3.906      ;
; 1.274  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.002      ; 4.276      ;
; 1.277  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.985      ; 4.262      ;
; 1.311  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.656      ; 3.967      ;
; 1.320  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.075      ; 4.395      ;
; 1.331  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.997      ; 4.328      ;
; 1.337  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.046      ; 4.383      ;
; 1.343  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.048      ; 4.391      ;
; 1.344  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.050      ; 4.394      ;
; 1.348  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.997      ; 4.345      ;
; 1.352  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.972      ; 4.324      ;
; 1.354  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.970      ; 4.324      ;
; 1.355  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.972      ; 4.327      ;
; 1.356  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.090      ; 3.946      ;
; 1.360  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.135      ; 4.495      ;
; 1.360  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.019      ; 4.379      ;
; 1.361  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.021      ; 4.382      ;
; 1.364  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.153      ; 4.517      ;
; 1.365  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.010      ; 4.375      ;
; 1.369  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.988      ; 4.357      ;
; 1.371  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.970      ; 4.341      ;
; 1.372  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.972      ; 4.344      ;
; 1.373  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.967      ; 4.340      ;
; 1.381  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.076      ; 4.457      ;
; 1.388  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.983      ; 4.371      ;
; 1.389  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.028      ; 4.417      ;
; 1.389  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.985      ; 4.374      ;
; 1.392  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.011      ; 4.403      ;
; 1.392  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.961      ; 4.353      ;
; 1.393  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.963      ; 4.356      ;
; 1.396  ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.987      ; 4.383      ;
; 1.404  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.049      ; 4.453      ;
; 1.405  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.051      ; 4.456      ;
; 1.412  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.001      ; 4.413      ;
; 1.413  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.003      ; 4.416      ;
; 1.415  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.984      ; 4.399      ;
; 1.416  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.986      ; 4.402      ;
; 1.426  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.682      ; 4.108      ;
; 1.449  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.655      ; 4.104      ;
; 1.450  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.657      ; 4.107      ;
; 1.467  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.998      ; 4.465      ;
; 1.475  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.161      ; 4.636      ;
; 1.479  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.179      ; 4.658      ;
; 1.490  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.971      ; 4.461      ;
; 1.491  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.973      ; 4.464      ;
; 1.498  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.134      ; 4.632      ;
; 1.499  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.136      ; 4.635      ;
; 1.502  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.152      ; 4.654      ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Memoria:memoria1|memoria[8][0]'                                                                                                                                      ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.856 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.558      ; 1.952      ;
; -3.854 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.559      ; 1.955      ;
; -3.845 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.547      ; 1.952      ;
; -3.843 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.548      ; 1.955      ;
; -3.818 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.712      ; 2.144      ;
; -3.807 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.701      ; 2.144      ;
; -3.683 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.853      ; 2.420      ;
; -3.672 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.842      ; 2.420      ;
; -3.607 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.712      ; 2.355      ;
; -3.596 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.701      ; 2.355      ;
; -3.530 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.703      ; 2.423      ;
; -3.522 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.703      ; 2.431      ;
; -3.519 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.692      ; 2.423      ;
; -3.511 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.692      ; 2.431      ;
; -3.501 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.701      ; 2.450      ;
; -3.490 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 5.690      ; 2.450      ;
; -3.356 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.558      ; 1.952      ;
; -3.354 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.559      ; 1.955      ;
; -3.345 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.547      ; 1.952      ;
; -3.343 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.548      ; 1.955      ;
; -3.318 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.712      ; 2.144      ;
; -3.307 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.701      ; 2.144      ;
; -3.183 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.853      ; 2.420      ;
; -3.172 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.842      ; 2.420      ;
; -3.107 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.712      ; 2.355      ;
; -3.096 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.701      ; 2.355      ;
; -3.030 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.703      ; 2.423      ;
; -3.022 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.703      ; 2.431      ;
; -3.019 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.692      ; 2.423      ;
; -3.011 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.692      ; 2.431      ;
; -3.001 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.701      ; 2.450      ;
; -2.990 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 5.690      ; 2.450      ;
; -1.219 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 1.874      ;
; -1.133 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.940      ; 1.807      ;
; -0.936 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.940      ; 2.004      ;
; -0.889 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 2.204      ;
; -0.886 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 2.207      ;
; -0.839 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 2.254      ;
; -0.725 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.234      ; 2.509      ;
; -0.708 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.082      ; 1.874      ;
; -0.689 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 2.404      ;
; -0.622 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.929      ; 1.807      ;
; -0.601 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.117      ;
; -0.599 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.120      ;
; -0.563 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.309      ;
; -0.536 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.940      ; 2.404      ;
; -0.528 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.234      ; 2.706      ;
; -0.468 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.250      ;
; -0.466 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.253      ;
; -0.460 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.258      ;
; -0.458 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.261      ;
; -0.430 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.442      ;
; -0.428 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.013      ; 2.585      ;
; -0.425 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.929      ; 2.004      ;
; -0.422 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.450      ;
; -0.383 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.335      ;
; -0.381 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.338      ;
; -0.378 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.082      ; 2.204      ;
; -0.375 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.082      ; 2.207      ;
; -0.352 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.520      ;
; -0.345 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.527      ;
; -0.328 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.082      ; 2.254      ;
; -0.327 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.391      ;
; -0.325 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.394      ;
; -0.295 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.013      ; 2.718      ;
; -0.289 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.093      ; 2.804      ;
; -0.289 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.583      ;
; -0.287 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.013      ; 2.726      ;
; -0.278 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.585      ;
; -0.275 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.588      ;
; -0.257 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.861      ; 2.604      ;
; -0.253 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.234      ; 2.981      ;
; -0.241 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.477      ;
; -0.239 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.479      ;
; -0.239 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.480      ;
; -0.237 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.482      ;
; -0.219 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.653      ;
; -0.214 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.223      ; 2.509      ;
; -0.211 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.661      ;
; -0.210 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.013      ; 2.803      ;
; -0.203 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.669      ;
; -0.201 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.671      ;
; -0.178 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 3.082      ; 2.404      ;
; -0.154 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.013      ; 2.859      ;
; -0.145 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.718      ;
; -0.142 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.721      ;
; -0.136 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.727      ;
; -0.134 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.738      ;
; -0.134 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.863      ; 2.729      ;
; -0.124 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.861      ; 2.737      ;
; -0.121 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.084      ; 2.963      ;
; -0.115 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.861      ; 2.746      ;
; -0.102 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.718      ; 2.616      ;
; -0.100 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.719      ; 2.619      ;
; -0.100 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.084      ; 2.984      ;
; -0.090 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.707      ; 2.117      ;
; -0.088 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.708      ; 2.120      ;
; -0.078 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.939      ; 2.861      ;
; -0.078 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.872      ; 2.794      ;
; -0.071 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 3.084      ; 3.013      ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                                                                                             ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.569 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.710      ; 0.657      ;
; -2.069 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.710      ; 0.657      ;
; -0.735 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode                                                                      ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.670      ; 2.451      ;
; -0.468 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.670      ; 2.718      ;
; -0.468 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.670      ; 2.718      ;
; -0.468 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.670      ; 2.718      ;
; -0.468 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 2.670      ; 2.718      ;
; -0.330 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; 0.000        ; 2.742      ; 2.896      ;
; -0.235 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode                                                                      ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.670      ; 2.451      ;
; -0.037 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; 0.000        ; 2.730      ; 3.177      ;
; 0.032  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.670      ; 2.718      ;
; 0.032  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.670      ; 2.718      ;
; 0.032  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.670      ; 2.718      ;
; 0.032  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 2.670      ; 2.718      ;
; 0.170  ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; -0.500       ; 2.742      ; 2.896      ;
; 0.185  ; banco_instrucao:banco_instrucao1|data[8]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.133      ; 0.084      ;
; 0.186  ; banco_instrucao:banco_instrucao1|data[5]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.132      ; 0.084      ;
; 0.186  ; banco_instrucao:banco_instrucao1|data[1]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.132      ; 0.084      ;
; 0.187  ; banco_instrucao:banco_instrucao1|data[0]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.131      ; 0.084      ;
; 0.463  ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; -0.500       ; 2.730      ; 3.177      ;
; 0.532  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.798      ;
; 0.885  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ; clock                                                                         ; clock       ; 0.000        ; 0.061      ; 1.180      ;
; 1.119  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.127  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 1.393      ;
; 1.184  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.089      ; 1.507      ;
; 1.184  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.089      ; 1.507      ;
; 1.202  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ; clock                                                                         ; clock       ; 0.000        ; 0.073      ; 1.509      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.061      ; 1.503      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.061      ; 1.503      ;
; 1.208  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                                                                         ; clock       ; 0.000        ; 0.060      ; 1.502      ;
; 1.476  ; Memoria:memoria1|R_data[13]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock                                                                         ; clock       ; 0.000        ; -0.100     ; 1.610      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.073      ; 1.832      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.073      ; 1.832      ;
; 1.525  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                                                                         ; clock       ; 0.000        ; 0.072      ; 1.831      ;
; 1.841  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[12]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.154      ; 2.261      ;
; 1.857  ; Memoria:memoria1|memoria[247][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.662      ; 2.785      ;
; 1.884  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[9]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.335      ; 2.485      ;
; 1.915  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.089      ; 2.238      ;
; 1.962  ; Memoria:memoria1|R_data[10]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clock                                                                         ; clock       ; 0.000        ; -0.264     ; 1.932      ;
; 2.007  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[9]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.335      ; 2.608      ;
; 2.042  ; Memoria:memoria1|memoria[110][2]                                               ; Memoria:memoria1|R_data[2]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.314      ; 2.622      ;
; 2.042  ; Memoria:memoria1|R_data[7]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; -0.233     ; 2.043      ;
; 2.058  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.061      ; 2.353      ;
; 2.060  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.172      ; 2.498      ;
; 2.063  ; Memoria:memoria1|R_data[7]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; -0.245     ; 2.052      ;
; 2.071  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.073      ; 2.378      ;
; 2.090  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; clock                                                                         ; clock       ; 0.000        ; 0.040      ; 2.396      ;
; 2.105  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.651      ; 3.022      ;
; 2.134  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[11]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.336      ; 2.736      ;
; 2.150  ; Memoria:memoria1|R_data[14]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clock                                                                         ; clock       ; 0.000        ; -0.251     ; 2.133      ;
; 2.152  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.172      ; 2.590      ;
; 2.153  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][2]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.009      ; 2.428      ;
; 2.153  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][1]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.009      ; 2.428      ;
; 2.161  ; Memoria:memoria1|memoria[85][15]                                               ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.629      ; 3.056      ;
; 2.209  ; Memoria:memoria1|memoria[190][1]                                               ; Memoria:memoria1|R_data[1]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.330      ; 2.805      ;
; 2.237  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.651      ; 3.154      ;
; 2.259  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[11]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.336      ; 2.861      ;
; 2.261  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][3]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.009      ; 2.536      ;
; 2.261  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][0]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.009      ; 2.536      ;
; 2.266  ; Memoria:memoria1|memoria[127][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.628      ; 3.160      ;
; 2.271  ; Memoria:memoria1|R_data[15]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clock                                                                         ; clock       ; 0.000        ; -0.579     ; 1.926      ;
; 2.288  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[14]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.323      ; 2.877      ;
; 2.340  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                         ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.172      ; 2.778      ;
; 2.374  ; Memoria:memoria1|memoria[178][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.667      ; 3.307      ;
; 2.392  ; Memoria:memoria1|memoria[110][1]                                               ; Memoria:memoria1|R_data[1]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.330      ; 2.988      ;
; 2.393  ; Memoria:memoria1|memoria[189][5]                                               ; Memoria:memoria1|R_data[5]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.260      ; 2.919      ;
; 2.402  ; Memoria:memoria1|memoria[8][0]                                                 ; Memoria:memoria1|R_data[0]                                                                                                                          ; Memoria:memoria1|memoria[8][0]                                                ; clock       ; 0.000        ; 2.695      ; 5.613      ;
; 2.427  ; Memoria:memoria1|memoria[137][10]                                              ; Memoria:memoria1|R_data[10]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.313      ; 3.006      ;
; 2.435  ; Memoria:memoria1|memoria[222][7]                                               ; Memoria:memoria1|R_data[7]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.300      ; 3.001      ;
; 2.442  ; Memoria:memoria1|memoria[87][15]                                               ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.632      ; 3.340      ;
; 2.447  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[10]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.336      ; 3.049      ;
; 2.458  ; Memoria:memoria1|memoria[206][12]                                              ; Memoria:memoria1|R_data[12]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.136      ; 2.860      ;
; 2.463  ; Memoria:memoria1|memoria[111][3]                                               ; Memoria:memoria1|R_data[3]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.277      ; 3.006      ;
; 2.464  ; Memoria:memoria1|memoria[117][4]                                               ; Memoria:memoria1|R_data[4]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.363      ; 3.093      ;
; 2.485  ; Memoria:memoria1|memoria[245][4]                                               ; Memoria:memoria1|R_data[4]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.339      ; 3.090      ;
; 2.493  ; Memoria:memoria1|memoria[117][5]                                               ; Memoria:memoria1|R_data[5]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; 0.267      ; 3.026      ;
; 2.498  ; Memoria:memoria1|memoria[141][14]                                              ; Memoria:memoria1|R_data[14]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.308      ; 3.072      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PC_inc'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.657      ;
; 0.557 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.823      ;
; 0.802 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.072      ;
; 0.823 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.089      ;
; 0.837 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.104      ;
; 0.857 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.123      ;
; 1.185 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.455      ;
; 1.206 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.472      ;
; 1.223 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.490      ;
; 1.244 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.510      ;
; 1.256 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.526      ;
; 1.294 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.560      ;
; 1.295 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.561      ;
; 1.315 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.581      ;
; 1.327 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.597      ;
; 1.365 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.631      ;
; 1.386 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.652      ;
; 1.402 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.668      ;
; 1.436 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.702      ;
; 1.457 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.723      ;
; 1.473 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.739      ;
; 1.528 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 1.794      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                  ; Launch Clock ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 2.139 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.510      ;
; 2.179 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.550      ;
; 2.183 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.554      ;
; 2.183 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.553      ;
; 2.187 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.559      ;
; 2.208 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.578      ;
; 2.210 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.581      ;
; 2.213 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.584      ;
; 2.223 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.595      ;
; 2.253 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.623      ;
; 2.254 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.625      ;
; 2.321 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.692      ;
; 2.358 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.728      ;
; 2.365 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.736      ;
; 2.374 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.746      ;
; 2.436 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.807      ;
; 2.473 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.843      ;
; 2.480 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.851      ;
; 2.489 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.861      ;
; 2.526 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.897      ;
; 2.563 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.933      ;
; 2.570 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.941      ;
; 2.572 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.943      ;
; 2.579 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.951      ;
; 2.609 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.130     ; 1.979      ;
; 2.616 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.129     ; 1.987      ;
; 2.625 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.128     ; 1.997      ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PC_inc'                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
; -0.282 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; clock        ; PC_inc      ; 1.000        ; -0.002     ; 1.316      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PC_inc'                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
; 1.052 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; clock        ; PC_inc      ; 0.000        ; -0.002     ; 1.316      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PC_inc'                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PC_inc ; Rise       ; PC_inc                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc~clkctrl|outclk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc~clkctrl|outclk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[6]|clk                          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Memoria:memoria1|R_data[0]'                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|combout          ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|combout          ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display1[1]|datad            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display1[1]|datad            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[0]|datac            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[0]|datac            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[1]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[1]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[2]|datac            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[2]|datac            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[3]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[3]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[4]|datad            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[4]|datad            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[5]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[5]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[6]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[6]|dataa            ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display1[1] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display1[1] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[0] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[0] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[1] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[1] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[2] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[2] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[3] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[3] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[4] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[4] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[5] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[5] ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[6] ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[6] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|combout          ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|combout          ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display1[1]|datad            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display1[1]|datad            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[0]|datac            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[0]|datac            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[1]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[1]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[2]|datac            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[2]|datac            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[3]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[3]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[4]|datad            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[4]|datad            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[5]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[5]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[6]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[6]|dataa            ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display1[1] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display1[1] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[0] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[0] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[1] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[1] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[2] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[2] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[3] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[3] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[4] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[4] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[5] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[5] ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[6] ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[6] ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|combout          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|combout          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|datad            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|datad            ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~16|combout          ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~16|combout          ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datac            ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datac            ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|dataa            ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|dataa            ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideOr12~0|combout           ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideOr12~0|combout           ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~17|combout          ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~17|combout          ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datad            ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datad            ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|combout          ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|combout          ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|datad            ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|datad            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|datab            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|datab            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideOr8~0|combout            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideOr8~0|combout            ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Memoria:memoria1|memoria[8][0]'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display1[1]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display1[1]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[0]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[0]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[1]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[1]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[2]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[2]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[3]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[3]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[4]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[4]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[5]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[5]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[6]       ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[6]       ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|combout          ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|combout          ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display1[1]|datad         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display1[1]|datad         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[0]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[0]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[1]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[1]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[2]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[2]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[3]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[3]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[4]|datad         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[4]|datad         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[5]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[5]|datac         ;
; 0.140 ; 0.140        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[6]|dataa         ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[6]|dataa         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display1[1]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display1[1]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[0]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[0]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[1]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[1]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[2]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[2]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[3]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[3]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[4]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[4]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[5]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[5]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[6]       ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[6]       ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|combout          ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|combout          ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datad            ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datad            ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~3|combout        ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~3|combout        ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display1[1]|datad         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display1[1]|datad         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[0]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[0]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[1]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[1]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[2]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[2]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[3]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[3]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[4]|datad         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[4]|datad         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[5]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[5]|datac         ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[6]|dataa         ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[6]|dataa         ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|datad            ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|datad            ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~3|combout        ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|Equal0~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|Equal0~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal0~3|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal0~3|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|datad          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[0]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[0]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[1]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[1]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[1]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[1]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[5]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[5]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[8]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[8]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 10.775 ; 10.775 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 10.534 ; 10.534 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.755 ; 10.755 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.775 ; 10.775 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 10.534 ; 10.534 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 12.672 ; 12.672 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 11.492 ; 11.492 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 11.223 ; 11.223 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.672 ; 12.672 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 10.377 ; 10.377 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 10.561 ; 10.561 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 11.067 ; 11.067 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 10.953 ; 10.953 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 10.873 ; 10.873 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 10.632 ; 10.632 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.853 ; 10.853 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.873 ; 10.873 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 10.632 ; 10.632 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 12.770 ; 12.770 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 11.590 ; 11.590 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 11.321 ; 11.321 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.770 ; 12.770 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 10.475 ; 10.475 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 10.659 ; 10.659 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 11.165 ; 11.165 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 11.051 ; 11.051 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 10.082 ; 10.082 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 10.082 ; 10.082 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 10.195 ; 10.195 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 10.056 ; 10.056 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.957  ; 9.957  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 10.050 ; 10.050 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 10.075 ; 10.075 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.908  ; 9.908  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 10.049 ; 10.049 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 10.195 ; 10.195 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 10.071 ; 10.071 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 10.071 ; 10.071 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 10.184 ; 10.184 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 10.045 ; 10.045 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.946  ; 9.946  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 10.039 ; 10.039 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 10.064 ; 10.064 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.897  ; 9.897  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 10.038 ; 10.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 10.184 ; 10.184 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 8.443  ; 8.443  ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 7.568  ; 7.568  ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 8.433  ; 8.433  ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 8.443  ; 8.443  ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 8.144  ; 8.144  ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 7.740  ; 7.740  ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Fall       ; clock                          ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 9.940  ; 9.940  ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 9.940  ; 9.940  ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.161 ; 10.161 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.181 ; 10.181 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 9.940  ; 9.940  ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 9.783  ; 9.783  ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 10.898 ; 10.898 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 10.629 ; 10.629 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.078 ; 12.078 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 9.783  ; 9.783  ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 9.967  ; 9.967  ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 10.473 ; 10.473 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 10.359 ; 10.359 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 10.029 ; 10.029 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 10.029 ; 10.029 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.250 ; 10.250 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.270 ; 10.270 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 10.029 ; 10.029 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 9.872  ; 9.872  ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 10.987 ; 10.987 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 10.718 ; 10.718 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.167 ; 12.167 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 9.872  ; 9.872  ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 10.056 ; 10.056 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 10.562 ; 10.562 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 10.448 ; 10.448 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 9.702  ; 9.702  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 9.722  ; 9.722  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 9.702  ; 9.702  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 9.702  ; 9.702  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 9.702  ; 9.702  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 9.548  ; 9.548  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 9.696  ; 9.696  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.597  ; 9.597  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 9.690  ; 9.690  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 9.715  ; 9.715  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.548  ; 9.548  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 9.689  ; 9.689  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 9.835  ; 9.835  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 9.833  ; 9.833  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 9.853  ; 9.853  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 9.833  ; 9.833  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 9.833  ; 9.833  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 9.833  ; 9.833  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 9.679  ; 9.679  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 9.827  ; 9.827  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.728  ; 9.728  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 9.821  ; 9.821  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 9.846  ; 9.846  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.679  ; 9.679  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 9.820  ; 9.820  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 9.966  ; 9.966  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 7.568  ; 7.568  ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 8.433  ; 8.433  ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 8.443  ; 8.443  ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 8.144  ; 8.144  ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 7.740  ; 7.740  ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Fall       ; clock                          ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                               ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clock                                                                         ; -4.876 ; -15451.587    ;
; Memoria:memoria1|R_data[0]                                                    ; -1.276 ; -8.132        ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -1.017 ; -4.036        ;
; Memoria:memoria1|memoria[8][0]                                                ; -0.369 ; -1.627        ;
; PC_inc                                                                        ; 0.213  ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; Memoria:memoria1|R_data[0]                                                    ; -2.171 ; -14.771       ;
; Memoria:memoria1|memoria[8][0]                                                ; -2.112 ; -16.118       ;
; clock                                                                         ; -1.608 ; -5.534        ;
; PC_inc                                                                        ; 0.215  ; 0.000         ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 1.426  ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; PC_inc ; 0.285 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; PC_inc ; 0.595 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                 ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clock                                                                         ; -1.627 ; -4311.112     ;
; PC_inc                                                                        ; -1.380 ; -8.380        ;
; Memoria:memoria1|R_data[0]                                                    ; 0.220  ; 0.000         ;
; Memoria:memoria1|memoria[8][0]                                                ; 0.292  ; 0.000         ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500  ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.876 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[8]        ; clock        ; clock       ; 1.000        ; -0.129     ; 5.779      ;
; -4.876 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[8]        ; clock        ; clock       ; 1.000        ; -0.129     ; 5.779      ;
; -4.765 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[12]       ; clock        ; clock       ; 1.000        ; -0.205     ; 5.592      ;
; -4.765 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[12]       ; clock        ; clock       ; 1.000        ; -0.205     ; 5.592      ;
; -4.741 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[1]        ; clock        ; clock       ; 1.000        ; -0.083     ; 5.690      ;
; -4.741 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[1]        ; clock        ; clock       ; 1.000        ; -0.083     ; 5.690      ;
; -4.688 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[0]        ; clock        ; clock       ; 1.000        ; -0.046     ; 5.674      ;
; -4.688 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[0]        ; clock        ; clock       ; 1.000        ; -0.046     ; 5.674      ;
; -4.686 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[5]        ; clock        ; clock       ; 1.000        ; -0.132     ; 5.586      ;
; -4.686 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[5]        ; clock        ; clock       ; 1.000        ; -0.132     ; 5.586      ;
; -4.679 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[9]        ; clock        ; clock       ; 1.000        ; -0.091     ; 5.620      ;
; -4.679 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[9]        ; clock        ; clock       ; 1.000        ; -0.091     ; 5.620      ;
; -4.674 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[6]        ; clock        ; clock       ; 1.000        ; -0.096     ; 5.610      ;
; -4.674 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[6]        ; clock        ; clock       ; 1.000        ; -0.096     ; 5.610      ;
; -4.670 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[7]        ; clock        ; clock       ; 1.000        ; -0.111     ; 5.591      ;
; -4.670 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[7]        ; clock        ; clock       ; 1.000        ; -0.111     ; 5.591      ;
; -4.661 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[11]       ; clock        ; clock       ; 1.000        ; -0.085     ; 5.608      ;
; -4.661 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[11]       ; clock        ; clock       ; 1.000        ; -0.085     ; 5.608      ;
; -4.658 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[2]        ; clock        ; clock       ; 1.000        ; -0.082     ; 5.608      ;
; -4.658 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[2]        ; clock        ; clock       ; 1.000        ; -0.082     ; 5.608      ;
; -4.656 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[4]        ; clock        ; clock       ; 1.000        ; -0.083     ; 5.605      ;
; -4.656 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[4]        ; clock        ; clock       ; 1.000        ; -0.083     ; 5.605      ;
; -4.653 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[13]       ; clock        ; clock       ; 1.000        ; -0.179     ; 5.506      ;
; -4.653 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[13]       ; clock        ; clock       ; 1.000        ; -0.179     ; 5.506      ;
; -4.637 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[3]        ; clock        ; clock       ; 1.000        ; -0.108     ; 5.561      ;
; -4.637 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[3]        ; clock        ; clock       ; 1.000        ; -0.108     ; 5.561      ;
; -4.612 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[10]       ; clock        ; clock       ; 1.000        ; -0.085     ; 5.559      ;
; -4.612 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[10]       ; clock        ; clock       ; 1.000        ; -0.085     ; 5.559      ;
; -4.593 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[14]       ; clock        ; clock       ; 1.000        ; -0.092     ; 5.533      ;
; -4.593 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[14]       ; clock        ; clock       ; 1.000        ; -0.092     ; 5.533      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][10]   ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][3]    ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[5][1]    ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][10]   ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][3]    ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.574 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[5][1]    ; clock        ; clock       ; 1.000        ; -0.082     ; 5.524      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][15] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][14] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][13] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][11] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][10] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][9]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][8]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][6]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[147][7]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][15] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][14] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][13] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][11] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][10] ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][9]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][8]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][6]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.558 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[147][7]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.515      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][12] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][10] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][4]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][2]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][0]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][12] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][10] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][4]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][2]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.555 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[213][0]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.523      ;
; -4.551 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[101][5]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.508      ;
; -4.551 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[101][0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.508      ;
; -4.551 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[101][5]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.508      ;
; -4.551 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[101][0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 5.508      ;
; -4.528 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|R_data[15]       ; clock        ; clock       ; 1.000        ; 0.064      ; 5.624      ;
; -4.528 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|R_data[15]       ; clock        ; clock       ; 1.000        ; 0.064      ; 5.624      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][14] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][11] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][10] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][4]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][0]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][7]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][14] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][11] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][10] ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][4]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][0]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.450 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][7]  ; clock        ; clock       ; 1.000        ; -0.060     ; 5.422      ;
; -4.442 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[210][3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 5.412      ;
; -4.442 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[210][3]  ; clock        ; clock       ; 1.000        ; -0.062     ; 5.412      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][11] ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][8]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[117][4]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[205][0]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][11] ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][8]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[117][4]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.423 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; Memoria:memoria1|memoria[205][0]  ; clock        ; clock       ; 1.000        ; -0.083     ; 5.372      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][15]   ; clock        ; clock       ; 1.000        ; -0.066     ; 5.379      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][11] ; clock        ; clock       ; 1.000        ; -0.068     ; 5.377      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][9]    ; clock        ; clock       ; 1.000        ; -0.066     ; 5.379      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[213][8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 5.377      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][1]    ; clock        ; clock       ; 1.000        ; -0.066     ; 5.379      ;
; -4.413 ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; Memoria:memoria1|memoria[6][7]    ; clock        ; clock       ; 1.000        ; -0.066     ; 5.379      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Memoria:memoria1|R_data[0]'                                                                                                                          ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                     ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.276 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.051      ; 2.438      ;
; -1.235 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 0.904      ; 2.250      ;
; -1.231 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.059      ; 2.401      ;
; -1.217 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.147      ; 2.475      ;
; -1.211 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.050      ; 2.372      ;
; -1.201 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.076      ; 2.388      ;
; -1.193 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.060      ; 2.364      ;
; -1.192 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.051      ; 2.354      ;
; -1.189 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.097      ; 2.397      ;
; -1.189 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.079      ; 2.379      ;
; -1.181 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.050      ; 2.342      ;
; -1.178 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.173      ; 2.462      ;
; -1.178 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.053      ; 2.342      ;
; -1.177 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.064      ; 2.352      ;
; -1.175 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.174      ; 2.381      ;
; -1.167 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.053      ; 2.331      ;
; -1.159 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.100      ; 2.370      ;
; -1.137 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.175      ; 2.344      ;
; -1.125 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.028      ; 2.185      ;
; -1.121 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.183      ; 2.336      ;
; -1.107 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.271      ; 2.410      ;
; -1.091 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.200      ; 2.323      ;
; -1.088 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.049      ; 2.248      ;
; -1.083 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.184      ; 2.299      ;
; -1.082 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.175      ; 2.289      ;
; -1.079 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.221      ; 2.332      ;
; -1.079 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.203      ; 2.314      ;
; -1.068 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.297      ; 2.397      ;
; -1.068 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.277      ;
; -1.067 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.188      ; 2.287      ;
; -1.057 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.266      ;
; -1.051 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 0.903      ; 2.065      ;
; -1.050 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.058      ; 2.219      ;
; -1.049 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.224      ; 2.305      ;
; -1.033 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.146      ; 2.290      ;
; -1.013 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.075      ; 2.199      ;
; -1.009 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.059      ; 2.179      ;
; -1.008 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.096      ; 2.215      ;
; -1.004 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.050      ; 2.165      ;
; -1.001 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.078      ; 2.190      ;
; -0.997 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.052      ; 2.160      ;
; -0.994 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.172      ; 2.277      ;
; -0.989 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.063      ; 2.163      ;
; -0.986 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.052      ; 2.149      ;
; -0.971 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[0] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.099      ; 2.181      ;
; -0.954 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.029      ; 2.016      ;
; -0.953 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.184      ; 2.170      ;
; -0.936 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.030      ; 2.069      ;
; -0.936 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.272      ; 2.241      ;
; -0.935 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.185      ; 2.223      ;
; -0.918 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.273      ; 2.294      ;
; -0.916 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.201      ; 2.150      ;
; -0.912 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.185      ; 2.130      ;
; -0.911 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.222      ; 2.166      ;
; -0.907 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.176      ; 2.116      ;
; -0.904 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.204      ; 2.141      ;
; -0.900 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.178      ; 2.111      ;
; -0.898 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.202      ; 2.203      ;
; -0.897 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.298      ; 2.228      ;
; -0.896 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 0.855      ; 1.897      ;
; -0.895 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.176      ; 2.177      ;
; -0.895 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.010      ; 2.051      ;
; -0.894 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.186      ; 2.183      ;
; -0.893 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.223      ; 2.219      ;
; -0.892 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.189      ; 2.114      ;
; -0.889 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.178      ; 2.100      ;
; -0.889 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.169      ;
; -0.886 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.205      ; 2.194      ;
; -0.882 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.179      ; 2.164      ;
; -0.879 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.299      ; 2.281      ;
; -0.878 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.098      ; 2.122      ;
; -0.874 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[5] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.225      ; 2.132      ;
; -0.874 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.190      ; 2.167      ;
; -0.871 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.179      ; 2.153      ;
; -0.858 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.027      ; 2.031      ;
; -0.857 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.140      ;
; -0.856 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.226      ; 2.185      ;
; -0.854 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.011      ; 2.011      ;
; -0.853 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.048      ; 2.047      ;
; -0.849 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.176      ; 2.128      ;
; -0.849 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.002      ; 1.997      ;
; -0.846 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.030      ; 2.022      ;
; -0.845 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.030      ; 1.981      ;
; -0.842 ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.004      ; 1.992      ;
; -0.841 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.185      ; 2.132      ;
; -0.839 ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.124      ; 2.109      ;
; -0.834 ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.015      ; 1.995      ;
; -0.831 ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.004      ; 1.981      ;
; -0.827 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.273      ; 2.206      ;
; -0.825 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[2] ; clock        ; Memoria:memoria1|R_data[0] ; 1.000        ; 1.002      ; 2.438      ;
; -0.819 ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[4] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 0.898      ; 1.875      ;
; -0.818 ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[4] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.053      ; 2.029      ;
; -0.816 ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display1[1] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.051      ; 2.013      ;
; -0.811 ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.202      ; 2.119      ;
; -0.808 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[6] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.088      ;
; -0.803 ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.186      ; 2.095      ;
; -0.802 ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.177      ; 2.085      ;
; -0.801 ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[4] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.141      ; 2.100      ;
; -0.799 ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.223      ; 2.128      ;
; -0.799 ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[3] ; clock        ; Memoria:memoria1|R_data[0] ; 0.500        ; 1.205      ; 2.110      ;
+--------+-----------------------------+---------------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                  ; Launch Clock ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -1.017 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.925      ;
; -1.016 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.930      ;
; -1.003 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.911      ;
; -1.000 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.917      ;
; -1.000 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.908      ;
; -0.999 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.913      ;
; -0.986 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.894      ;
; -0.983 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.900      ;
; -0.933 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.841      ;
; -0.932 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.846      ;
; -0.919 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.827      ;
; -0.916 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.833      ;
; -0.890 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.798      ;
; -0.889 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.803      ;
; -0.876 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.784      ;
; -0.873 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.790      ;
; -0.863 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.771      ;
; -0.837 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.751      ;
; -0.836 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.744      ;
; -0.833 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.741      ;
; -0.829 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.737      ;
; -0.828 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.195     ; 0.742      ;
; -0.826 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.743      ;
; -0.823 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.731      ;
; -0.823 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.740      ;
; -0.822 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.196     ; 0.730      ;
; -0.821 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0.500        ; -0.197     ; 0.738      ;
+--------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Memoria:memoria1|memoria[8][0]'                                                                                                                   ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.369 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.653      ;
; -0.359 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.734      ;
; -0.318 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.602      ;
; -0.309 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.593      ;
; -0.308 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.683      ;
; -0.299 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.674      ;
; -0.271 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.660      ;
; -0.270 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.554      ;
; -0.266 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.550      ;
; -0.260 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.636      ;
; -0.260 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.635      ;
; -0.256 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.631      ;
; -0.222 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.611      ;
; -0.215 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.611      ;
; -0.213 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.602      ;
; -0.209 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.585      ;
; -0.200 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.576      ;
; -0.187 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.471      ;
; -0.187 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.471      ;
; -0.177 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.552      ;
; -0.177 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.552      ;
; -0.174 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.563      ;
; -0.168 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.557      ;
; -0.164 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.560      ;
; -0.161 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.537      ;
; -0.157 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.441      ;
; -0.157 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.533      ;
; -0.155 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.551      ;
; -0.147 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.522      ;
; -0.143 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.427      ;
; -0.133 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.508      ;
; -0.119 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.403      ;
; -0.116 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.512      ;
; -0.112 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.508      ;
; -0.109 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.484      ;
; -0.092 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.475      ;
; -0.091 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.480      ;
; -0.091 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.480      ;
; -0.078 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.454      ;
; -0.078 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.454      ;
; -0.064 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.536      ;
; -0.061 ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.438      ;
; -0.061 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.345      ;
; -0.061 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.450      ;
; -0.051 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.426      ;
; -0.048 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.424      ;
; -0.045 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.434      ;
; -0.041 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.424      ;
; -0.036 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.339      ; 1.320      ;
; -0.034 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.410      ;
; -0.033 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.505      ;
; -0.033 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.429      ;
; -0.033 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.429      ;
; -0.032 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.415      ;
; -0.026 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.436      ; 1.407      ;
; -0.026 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.401      ;
; -0.021 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.410      ;
; -0.010 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.386      ;
; -0.010 ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.387      ;
; -0.009 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.375      ; 1.495      ;
; -0.003 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.399      ;
; -0.003 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.315      ; 1.477      ;
; -0.001 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.375      ; 1.487      ;
; -0.001 ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.378      ;
; 0.001  ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.471      ;
; 0.002  ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.375      ; 1.484      ;
; 0.007  ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.376      ;
; 0.011  ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.385      ;
; 0.011  ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.372      ;
; 0.022  ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.436      ; 1.359      ;
; 0.029  ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.436      ; 1.352      ;
; 0.035  ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.438      ;
; 0.035  ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.361      ;
; 0.035  ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.354      ;
; 0.038  ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.339      ;
; 0.042  ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.335      ;
; 0.043  ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[4] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.219      ; 1.326      ;
; 0.044  ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.252      ; 1.653      ;
; 0.048  ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.328      ;
; 0.054  ; Memoria:memoria1|memoria[8][13] ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.193      ; 1.734      ;
; 0.060  ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[0] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.278      ; 1.329      ;
; 0.066  ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.407      ;
; 0.073  ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.280      ; 1.303      ;
; 0.080  ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.382      ; 1.413      ;
; 0.084  ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.315      ; 1.390      ;
; 0.090  ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[3] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.377      ; 1.383      ;
; 0.090  ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.293      ;
; 0.090  ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.293      ;
; 0.092  ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[4] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.219      ; 1.277      ;
; 0.093  ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.303      ;
; 0.095  ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.252      ; 1.602      ;
; 0.101  ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[4] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.219      ; 1.268      ;
; 0.104  ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[6] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.252      ; 1.593      ;
; 0.105  ; Memoria:memoria1|memoria[8][5]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.193      ; 1.683      ;
; 0.111  ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.382      ; 1.382      ;
; 0.114  ; Memoria:memoria1|memoria[8][4]  ; display:display_stoi|display2[2] ; clock        ; Memoria:memoria1|memoria[8][0] ; 1.000        ; 1.193      ; 1.674      ;
; 0.118  ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.278      ;
; 0.120  ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[5] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.285      ; 1.263      ;
; 0.121  ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.256      ;
; 0.121  ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display1[1] ; clock        ; Memoria:memoria1|memoria[8][0] ; 0.500        ; 1.218      ; 1.256      ;
+--------+---------------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PC_inc'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.213 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.819      ;
; 0.242 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.790      ;
; 0.248 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.784      ;
; 0.263 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.769      ;
; 0.277 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.755      ;
; 0.283 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.749      ;
; 0.298 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.734      ;
; 0.312 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.720      ;
; 0.312 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.720      ;
; 0.318 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.714      ;
; 0.331 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.701      ;
; 0.333 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.699      ;
; 0.347 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.685      ;
; 0.347 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.685      ;
; 0.353 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.679      ;
; 0.366 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.666      ;
; 0.368 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.664      ;
; 0.370 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.662      ;
; 0.382 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.650      ;
; 0.382 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.650      ;
; 0.493 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.539      ;
; 0.506 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.524      ;
; 0.517 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.515      ;
; 0.520 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.512      ;
; 0.621 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.411      ;
; 0.665 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; PC_inc       ; PC_inc      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Memoria:memoria1|R_data[0]'                                                                                                                                         ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.171 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.074      ; 1.044      ;
; -2.137 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.075      ; 1.079      ;
; -2.136 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.039      ; 1.044      ;
; -2.120 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.073      ; 1.094      ;
; -2.117 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.075      ; 1.099      ;
; -2.102 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.040      ; 1.079      ;
; -2.085 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.038      ; 1.094      ;
; -2.082 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 3.040      ; 1.099      ;
; -2.050 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.943      ; 1.034      ;
; -2.026 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.949      ; 1.064      ;
; -2.015 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.908      ; 1.034      ;
; -1.991 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.914      ; 1.064      ;
; -1.962 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.948      ; 1.127      ;
; -1.927 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; 0.000        ; 2.913      ; 1.127      ;
; -1.671 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.074      ; 1.044      ;
; -1.637 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.075      ; 1.079      ;
; -1.636 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[5] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.039      ; 1.044      ;
; -1.620 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.073      ; 1.094      ;
; -1.617 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.075      ; 1.099      ;
; -1.602 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[6] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.040      ; 1.079      ;
; -1.585 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[1] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.038      ; 1.094      ;
; -1.582 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[3] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 3.040      ; 1.099      ;
; -1.550 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.943      ; 1.034      ;
; -1.526 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.949      ; 1.064      ;
; -1.515 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[4] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.908      ; 1.034      ;
; -1.491 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[2] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.914      ; 1.064      ;
; -1.462 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.948      ; 1.127      ;
; -1.427 ; Memoria:memoria1|R_data[0]  ; datapath:datapath1|display:disp|display2[0] ; Memoria:memoria1|R_data[0] ; Memoria:memoria1|R_data[0] ; -0.500       ; 2.913      ; 1.127      ;
; -0.576 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.407      ; 0.831      ;
; -0.394 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.406      ; 1.012      ;
; -0.321 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.406      ; 1.085      ;
; -0.274 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.408      ; 1.134      ;
; -0.251 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.276      ; 1.025      ;
; -0.212 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.405      ; 1.193      ;
; -0.188 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display1[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.232      ; 1.044      ;
; -0.142 ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.275      ; 1.133      ;
; -0.111 ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.442      ; 0.831      ;
; 0.071  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.441      ; 1.012      ;
; 0.144  ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.441      ; 1.085      ;
; 0.191  ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.443      ; 1.134      ;
; 0.214  ; Memoria:memoria1|R_data[1]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.311      ; 1.025      ;
; 0.253  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.440      ; 1.193      ;
; 0.277  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display1[1] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.267      ; 1.044      ;
; 0.323  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; -0.500       ; 1.310      ; 1.133      ;
; 0.446  ; Memoria:memoria1|R_data[2]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.407      ; 1.853      ;
; 0.475  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.456      ; 1.931      ;
; 0.483  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.409      ; 1.892      ;
; 0.493  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.420      ; 1.913      ;
; 0.494  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.529      ; 2.023      ;
; 0.494  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.409      ; 1.903      ;
; 0.505  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.435      ; 1.940      ;
; 0.505  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.453      ; 1.958      ;
; 0.508  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.407      ; 1.915      ;
; 0.509  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.416      ; 1.925      ;
; 0.517  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.432      ; 1.949      ;
; 0.530  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.457      ; 1.987      ;
; 0.533  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.503      ; 2.036      ;
; 0.538  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.410      ; 1.948      ;
; 0.547  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.415      ; 1.962      ;
; 0.548  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.421      ; 1.969      ;
; 0.549  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.530      ; 2.079      ;
; 0.549  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.410      ; 1.959      ;
; 0.550  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.457      ; 2.007      ;
; 0.551  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.455      ; 2.006      ;
; 0.551  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[5] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.260      ; 1.811      ;
; 0.558  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.410      ; 1.968      ;
; 0.559  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.408      ; 1.967      ;
; 0.560  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.436      ; 1.996      ;
; 0.560  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.454      ; 2.014      ;
; 0.563  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.408      ; 1.971      ;
; 0.564  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.417      ; 1.981      ;
; 0.568  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.421      ; 1.989      ;
; 0.569  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.530      ; 2.099      ;
; 0.569  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.419      ; 1.988      ;
; 0.569  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.410      ; 1.979      ;
; 0.570  ; Memoria:memoria1|R_data[12] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.528      ; 2.098      ;
; 0.570  ; Memoria:memoria1|R_data[10] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.408      ; 1.978      ;
; 0.572  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.433      ; 2.005      ;
; 0.580  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.436      ; 2.016      ;
; 0.580  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.454      ; 2.034      ;
; 0.581  ; Memoria:memoria1|R_data[7]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.434      ; 2.015      ;
; 0.581  ; Memoria:memoria1|R_data[8]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.452      ; 2.033      ;
; 0.583  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.408      ; 1.991      ;
; 0.584  ; Memoria:memoria1|R_data[4]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.406      ; 1.990      ;
; 0.584  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.417      ; 2.001      ;
; 0.585  ; Memoria:memoria1|R_data[14] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.415      ; 2.000      ;
; 0.588  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.504      ; 2.092      ;
; 0.592  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.433      ; 2.025      ;
; 0.593  ; Memoria:memoria1|R_data[3]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.431      ; 2.024      ;
; 0.602  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.416      ; 2.018      ;
; 0.606  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[6] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.261      ; 1.867      ;
; 0.608  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.504      ; 2.112      ;
; 0.609  ; Memoria:memoria1|R_data[13] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.502      ; 2.111      ;
; 0.621  ; Memoria:memoria1|R_data[5]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.325      ; 1.946      ;
; 0.622  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.416      ; 2.038      ;
; 0.623  ; Memoria:memoria1|R_data[9]  ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.414      ; 2.037      ;
; 0.626  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[3] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.261      ; 1.887      ;
; 0.627  ; Memoria:memoria1|R_data[15] ; datapath:datapath1|display:disp|display2[1] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.259      ; 1.886      ;
; 0.629  ; Memoria:memoria1|R_data[11] ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.278      ; 1.907      ;
; 0.639  ; Memoria:memoria1|R_data[6]  ; datapath:datapath1|display:disp|display2[4] ; clock                      ; Memoria:memoria1|R_data[0] ; 0.000        ; 1.289      ; 1.928      ;
+--------+-----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Memoria:memoria1|memoria[8][0]'                                                                                                                                      ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.112 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.870      ; 0.899      ;
; -2.110 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.868      ; 0.899      ;
; -2.099 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.871      ; 0.913      ;
; -2.098 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.937      ; 0.980      ;
; -2.097 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.869      ; 0.913      ;
; -2.096 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.935      ; 0.980      ;
; -2.013 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.991      ; 1.119      ;
; -2.011 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.989      ; 1.119      ;
; -1.997 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.937      ; 1.081      ;
; -1.995 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.935      ; 1.081      ;
; -1.937 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.930      ; 1.134      ;
; -1.935 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.928      ; 1.134      ;
; -1.932 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.932      ; 1.141      ;
; -1.930 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.930      ; 1.141      ;
; -1.930 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.932      ; 1.143      ;
; -1.928 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 2.930      ; 1.143      ;
; -1.612 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.870      ; 0.899      ;
; -1.610 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display1[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.868      ; 0.899      ;
; -1.599 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.871      ; 0.913      ;
; -1.598 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.937      ; 0.980      ;
; -1.597 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[4] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.869      ; 0.913      ;
; -1.596 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[5] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.935      ; 0.980      ;
; -1.513 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.991      ; 1.119      ;
; -1.511 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[6] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.989      ; 1.119      ;
; -1.497 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.937      ; 1.081      ;
; -1.495 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[1] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.935      ; 1.081      ;
; -1.437 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.930      ; 1.134      ;
; -1.435 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[0] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.928      ; 1.134      ;
; -1.432 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.932      ; 1.141      ;
; -1.430 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[2] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.930      ; 1.141      ;
; -1.430 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.932      ; 1.143      ;
; -1.428 ; Memoria:memoria1|memoria[8][0]  ; display:display_stoi|display2[3] ; Memoria:memoria1|memoria[8][0] ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 2.930      ; 1.143      ;
; -0.635 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 0.868      ;
; -0.613 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.437      ; 0.824      ;
; -0.526 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.437      ; 0.911      ;
; -0.511 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 0.992      ;
; -0.484 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 1.019      ;
; -0.478 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 1.025      ;
; -0.424 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 1.079      ;
; -0.411 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.557      ; 1.146      ;
; -0.358 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 0.981      ;
; -0.352 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.437      ; 1.085      ;
; -0.345 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 0.995      ;
; -0.344 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.062      ;
; -0.333 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.006      ;
; -0.324 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.557      ; 1.233      ;
; -0.320 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.020      ;
; -0.319 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.087      ;
; -0.277 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.062      ;
; -0.264 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.076      ;
; -0.263 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.143      ;
; -0.259 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.201      ;
; -0.253 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.086      ;
; -0.250 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.503      ; 1.253      ;
; -0.243 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.163      ;
; -0.240 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.100      ;
; -0.239 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.167      ;
; -0.237 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.102      ;
; -0.234 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.226      ;
; -0.224 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.116      ;
; -0.223 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.183      ;
; -0.218 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.188      ;
; -0.207 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.132      ;
; -0.207 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.132      ;
; -0.201 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.557      ; 1.356      ;
; -0.194 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.146      ;
; -0.194 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.146      ;
; -0.193 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.213      ;
; -0.193 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.213      ;
; -0.189 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.399      ; 1.210      ;
; -0.184 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.401      ; 1.217      ;
; -0.178 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.282      ;
; -0.176 ; Memoria:memoria1|memoria[8][11] ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.401      ; 1.225      ;
; -0.164 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.399      ; 1.235      ;
; -0.162 ; Memoria:memoria1|memoria[8][14] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.244      ;
; -0.159 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.401      ; 1.242      ;
; -0.154 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.306      ;
; -0.151 ; Memoria:memoria1|memoria[8][10] ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.401      ; 1.250      ;
; -0.148 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.350      ;
; -0.146 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.436      ; 1.290      ;
; -0.138 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.322      ;
; -0.138 ; Memoria:memoria1|memoria[8][15] ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.268      ;
; -0.137 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 1.505      ; 0.868      ;
; -0.130 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.209      ;
; -0.127 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.371      ;
; -0.124 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display1[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.339      ; 1.215      ;
; -0.122 ; Memoria:memoria1|memoria[8][6]  ; display:display_stoi|display2[1] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.284      ;
; -0.122 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.376      ;
; -0.118 ; Memoria:memoria1|memoria[8][1]  ; display:display_stoi|display2[3] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.380      ;
; -0.117 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.223      ;
; -0.116 ; Memoria:memoria1|memoria[8][12] ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.290      ;
; -0.116 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.496      ; 1.380      ;
; -0.115 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; -0.500       ; 1.439      ; 0.824      ;
; -0.111 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[4] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.340      ; 1.229      ;
; -0.111 ; Memoria:memoria1|memoria[8][2]  ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.387      ;
; -0.110 ; Memoria:memoria1|memoria[8][9]  ; display:display_stoi|display2[5] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.406      ; 1.296      ;
; -0.110 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[2] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.498      ; 1.388      ;
; -0.109 ; Memoria:memoria1|memoria[8][3]  ; display:display_stoi|display2[0] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.496      ; 1.387      ;
; -0.108 ; Memoria:memoria1|memoria[8][8]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.352      ;
; -0.108 ; Memoria:memoria1|memoria[8][7]  ; display:display_stoi|display2[6] ; clock                          ; Memoria:memoria1|memoria[8][0] ; 0.000        ; 1.460      ; 1.352      ;
+--------+---------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                                                                                             ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.608 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.682      ; 0.367      ;
; -1.108 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.682      ; 0.367      ;
; -0.697 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode                                                                      ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.645      ; 1.241      ;
; -0.651 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; 0.000        ; 1.721      ; 1.349      ;
; -0.517 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.645      ; 1.421      ;
; -0.517 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.645      ; 1.421      ;
; -0.517 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.645      ; 1.421      ;
; -0.517 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; 0.000        ; 1.645      ; 1.421      ;
; -0.510 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; 0.000        ; 1.710      ; 1.479      ;
; -0.197 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode                                                                      ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.645      ; 1.241      ;
; -0.151 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; -0.500       ; 1.721      ; 1.349      ;
; -0.017 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.645      ; 1.421      ;
; -0.017 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.645      ; 1.421      ;
; -0.017 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.645      ; 1.421      ;
; -0.017 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 1.645      ; 1.421      ;
; -0.010 ; Memoria:memoria1|R_data[0]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:memoria1|R_data[0]                                                    ; clock       ; -0.500       ; 1.710      ; 1.479      ;
; 0.191  ; banco_instrucao:banco_instrucao1|data[8]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.199      ; 0.042      ;
; 0.192  ; banco_instrucao:banco_instrucao1|data[1]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[1]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.198      ; 0.042      ;
; 0.193  ; banco_instrucao:banco_instrucao1|data[5]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.197      ; 0.042      ;
; 0.193  ; banco_instrucao:banco_instrucao1|data[0]                                       ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                                                                                              ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock       ; -0.500       ; 0.197      ; 0.042      ;
; 0.245  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.378  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ; clock                                                                         ; clock       ; 0.000        ; 0.066      ; 0.582      ;
; 0.431  ; Memoria:memoria1|R_data[13]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock                                                                         ; clock       ; 0.000        ; 0.185      ; 0.754      ;
; 0.508  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.660      ;
; 0.523  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ; clock                                                                         ; clock       ; 0.000        ; 0.077      ; 0.738      ;
; 0.533  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI                                                                        ; clock                                                                         ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.546  ; Memoria:memoria1|memoria[8][0]                                                 ; Memoria:memoria1|R_data[0]                                                                                                                          ; Memoria:memoria1|memoria[8][0]                                                ; clock       ; 0.000        ; 1.669      ; 2.508      ;
; 0.583  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.070      ; 0.791      ;
; 0.583  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.070      ; 0.791      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.066      ; 0.804      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.066      ; 0.804      ;
; 0.600  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                                                                         ; clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.655  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.869      ;
; 0.671  ; Memoria:memoria1|R_data[10]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clock                                                                         ; clock       ; 0.000        ; 0.091      ; 0.900      ;
; 0.693  ; Memoria:memoria1|R_data[7]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.117      ; 0.948      ;
; 0.714  ; Memoria:memoria1|R_data[7]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.106      ; 0.958      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.077      ; 0.960      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.077      ; 0.960      ;
; 0.745  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                                                                         ; clock       ; 0.000        ; 0.076      ; 0.959      ;
; 0.772  ; Memoria:memoria1|R_data[14]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clock                                                                         ; clock       ; 0.000        ; 0.098      ; 1.008      ;
; 0.817  ; Memoria:memoria1|R_data[15]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clock                                                                         ; clock       ; 0.000        ; -0.058     ; 0.897      ;
; 0.864  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[5]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ; clock                                                                         ; clock       ; 0.000        ; 0.070      ; 1.072      ;
; 0.897  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.066      ; 1.101      ;
; 0.908  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[8]                         ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ; clock                                                                         ; clock       ; 0.000        ; 0.077      ; 1.123      ;
; 0.964  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Decode ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch                                                                       ; clock                                                                         ; clock       ; 0.000        ; 0.037      ; 1.153      ;
; 0.965  ; Memoria:memoria1|R_data[12]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clock                                                                         ; clock       ; 0.000        ; 0.211      ; 1.314      ;
; 0.975  ; Memoria:memoria1|memoria[247][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.142      ; 1.269      ;
; 1.024  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[9]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; -0.021     ; 1.155      ;
; 1.036  ; Memoria:memoria1|R_data[6]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.102      ; 1.276      ;
; 1.040  ; Memoria:memoria1|R_data[8]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock                                                                         ; clock       ; 0.000        ; 0.135      ; 1.313      ;
; 1.046  ; Memoria:memoria1|memoria[8][0]                                                 ; Memoria:memoria1|R_data[0]                                                                                                                          ; Memoria:memoria1|memoria[8][0]                                                ; clock       ; -0.500       ; 1.669      ; 2.508      ;
; 1.057  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][2]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.008      ; 1.217      ;
; 1.058  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][1]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.008      ; 1.218      ;
; 1.060  ; Memoria:memoria1|R_data[6]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock                                                                         ; clock       ; 0.000        ; 0.091      ; 1.289      ;
; 1.089  ; Memoria:memoria1|memoria[110][2]                                               ; Memoria:memoria1|R_data[2]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; -0.037     ; 1.204      ;
; 1.098  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][3]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.008      ; 1.258      ;
; 1.099  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[9]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; -0.021     ; 1.230      ;
; 1.108  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.109     ; 1.151      ;
; 1.123  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[11]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.015     ; 1.260      ;
; 1.123  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][0]                                                                                                                      ; clock                                                                         ; clock       ; 0.000        ; 0.008      ; 1.283      ;
; 1.131  ; Memoria:memoria1|memoria[190][1]                                               ; Memoria:memoria1|R_data[1]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; -0.009     ; 1.274      ;
; 1.138  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[12]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.135     ; 1.155      ;
; 1.144  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.134      ; 1.430      ;
; 1.149  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.109     ; 1.192      ;
; 1.150  ; Memoria:memoria1|R_data[11]                                                    ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock                                                                         ; clock       ; 0.000        ; 0.091      ; 1.379      ;
; 1.159  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Load   ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.134      ; 1.445      ;
; 1.169  ; Memoria:memoria1|memoria[127][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.112      ; 1.433      ;
; 1.180  ; Memoria:memoria1|memoria[85][15]                                               ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.113      ; 1.445      ;
; 1.192  ; Memoria:memoria1|memoria[178][15]                                              ; Memoria:memoria1|R_data[15]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; 0.145      ; 1.489      ;
; 1.201  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[11]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.015     ; 1.338      ;
; 1.207  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|R_data[14]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.022     ; 1.337      ;
; 1.212  ; Memoria:memoria1|memoria[110][1]                                               ; Memoria:memoria1|R_data[1]                                                                                                                          ; clock                                                                         ; clock       ; 0.000        ; -0.009     ; 1.355      ;
; 1.219  ; Memoria:memoria1|R_data[3]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.114      ; 1.471      ;
; 1.223  ; unidade_de_controle:unidade_de_controle1|IR:IR1|reg[0]                         ; Memoria:memoria1|R_data[13]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.109     ; 1.266      ;
; 1.235  ; Memoria:memoria1|R_data[3]                                                     ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock                                                                         ; clock       ; 0.000        ; 0.103      ; 1.476      ;
; 1.242  ; Memoria:memoria1|memoria[137][10]                                              ; Memoria:memoria1|R_data[10]                                                                                                                         ; clock                                                                         ; clock       ; 0.000        ; -0.037     ; 1.357      ;
; 1.249  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][14]                                                                                                                     ; clock                                                                         ; clock       ; 0.000        ; 0.010      ; 1.411      ;
; 1.249  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.STOI   ; Memoria:memoria1|memoria[2][11]                                                                                                                     ; clock                                                                         ; clock       ; 0.000        ; 0.010      ; 1.411      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PC_inc'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.411      ;
; 0.360 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.515      ;
; 0.372 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.526      ;
; 0.387 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.539      ;
; 0.498 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.650      ;
; 0.510 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.666      ;
; 0.527 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.679      ;
; 0.533 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.685      ;
; 0.547 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.701      ;
; 0.562 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.714      ;
; 0.568 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.720      ;
; 0.582 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.734      ;
; 0.597 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.749      ;
; 0.603 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.755      ;
; 0.617 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.769      ;
; 0.632 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.790      ;
; 0.667 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; PC_inc       ; PC_inc      ; 0.000        ; 0.000      ; 0.819      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                  ; Launch Clock ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.426 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.730      ;
; 1.427 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.731      ;
; 1.433 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.737      ;
; 1.435 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.738      ;
; 1.436 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.741      ;
; 1.437 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.742      ;
; 1.437 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.740      ;
; 1.439 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.744      ;
; 1.440 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.743      ;
; 1.446 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.751      ;
; 1.466 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.771      ;
; 1.480 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.784      ;
; 1.487 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.790      ;
; 1.493 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.798      ;
; 1.498 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.803      ;
; 1.523 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.827      ;
; 1.530 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.833      ;
; 1.536 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.841      ;
; 1.541 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.846      ;
; 1.590 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.894      ;
; 1.597 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.900      ;
; 1.603 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.908      ;
; 1.607 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[1] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.196     ; 0.911      ;
; 1.608 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.913      ;
; 1.614 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[8] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.197     ; 0.917      ;
; 1.620 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[5] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.925      ;
; 1.625 ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; banco_instrucao:banco_instrucao1|data[0] ; PC_inc       ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -0.500       ; -0.195     ; 0.930      ;
+-------+-------------------------------------------------------------------------+------------------------------------------+--------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PC_inc'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
; 0.285 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; clock        ; PC_inc      ; 1.000        ; -0.001     ; 0.746      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PC_inc'                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Init ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ; clock        ; PC_inc      ; 0.000        ; -0.001     ; 0.746      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_0|altsyncram_okd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; datapath:datapath1|BancoRegistrador:bancoRegistradores1|altsyncram:registrador_rtl_1|altsyncram_okd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PC_inc'                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PC_inc ; Rise       ; PC_inc                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle:unidade_de_controle1|contador:contador1|contador[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; PC_inc~clkctrl|outclk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; PC_inc~clkctrl|outclk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PC_inc ; Rise       ; unidade_de_controle1|contador1|contador[6]|clk                          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Memoria:memoria1|R_data[0]'                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|combout          ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|combout          ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display1[1]|datad            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display1[1]|datad            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[0]|datac            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[0]|datac            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[1]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[1]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[2]|datac            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[2]|datac            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[3]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[3]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[4]|datad            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[4]|datad            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[5]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[5]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[6]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|display2[6]|dataa            ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display1[1] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display1[1] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[0] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[0] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[1] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[1] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[2] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[2] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[3] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[3] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[4] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[4] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[5] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[5] ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[6] ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath:datapath1|display:disp|display2[6] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|inclk[0]  ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19clkctrl|outclk    ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|combout          ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|combout          ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display1[1]|datad            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display1[1]|datad            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[0]|datac            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[0]|datac            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[1]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[1]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[2]|datac            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[2]|datac            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[3]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[3]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[4]|datad            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[4]|datad            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[5]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[5]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[6]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|display2[6]|dataa            ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display1[1] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display1[1] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[0] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[0] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[1] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[1] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[2] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[2] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[3] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[3] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[4] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[4] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[5] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[5] ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[6] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath:datapath1|display:disp|display2[6] ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|combout          ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|combout          ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|datad            ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|datad            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~16|combout          ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~16|combout          ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datac            ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datac            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|dataa            ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~19|dataa            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideOr12~0|combout           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideOr12~0|combout           ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~17|combout          ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~17|combout          ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datad            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Fall       ; datapath1|disp|WideNor0~18|datad            ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|combout          ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|combout          ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|datad            ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~19|datad            ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|datab            ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideNor0~18|datab            ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideOr8~0|combout            ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|R_data[0] ; Rise       ; datapath1|disp|WideOr8~0|combout            ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Memoria:memoria1|memoria[8][0]'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display1[1]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display1[1]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[0]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[0]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[1]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[1]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[2]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[2]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[3]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[3]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[4]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[4]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[5]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[5]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[6]       ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display:display_stoi|display2[6]       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|combout          ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|combout          ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display1[1]|datad         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display1[1]|datad         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[0]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[0]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[1]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[1]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[2]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[2]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[3]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[3]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[4]|datad         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[4]|datad         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[5]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[5]|datac         ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[6]|dataa         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|display2[6]|dataa         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display1[1]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display1[1]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[0]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[0]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[1]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[1]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[2]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[2]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[3]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[3]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[4]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[4]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[5]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[5]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[6]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display:display_stoi|display2[6]       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|combout          ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|combout          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|inclk[0] ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~clkctrl|outclk   ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display1[1]|datad         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display1[1]|datad         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[0]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[0]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[1]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[1]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[2]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[2]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[3]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[3]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[4]|datad         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[4]|datad         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[5]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[5]|datac         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[6]|dataa         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|display2[6]|dataa         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datad            ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datad            ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~3|combout        ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~3|combout        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|datad            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0|datad            ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~3|combout        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|WideNor0~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|Equal0~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|Equal0~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal0~3|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal0~3|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Rise       ; display_stoi|Equal1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Memoria:memoria1|memoria[8][0] ; Fall       ; display_stoi|WideNor0~0|datad          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch'                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[0]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[0]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[1]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[1]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; banco_instrucao1|data[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[1]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[1]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[5]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[5]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[8]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Fall       ; banco_instrucao:banco_instrucao1|data[8]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; Rise       ; unidade_de_controle1|Controller1|fstate.Fetch~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.521 ; 5.521 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.395 ; 5.395 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.501 ; 5.501 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.521 ; 5.521 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.395 ; 5.395 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 6.475 ; 6.475 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.873 ; 5.873 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.753 ; 5.753 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.475 ; 6.475 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.394 ; 5.394 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.407 ; 5.407 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.666 ; 5.666 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.593 ; 5.593 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.556 ; 5.556 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.430 ; 5.430 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.536 ; 5.536 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.556 ; 5.556 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.430 ; 5.430 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 6.510 ; 6.510 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.908 ; 5.908 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.788 ; 5.788 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.510 ; 6.510 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.429 ; 5.429 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.442 ; 5.442 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.701 ; 5.701 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.628 ; 5.628 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 5.179 ; 5.179 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 5.179 ; 5.179 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 5.159 ; 5.159 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 5.159 ; 5.159 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 5.159 ; 5.159 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 5.249 ; 5.249 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 5.197 ; 5.197 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 5.112 ; 5.112 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 5.189 ; 5.189 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 5.201 ; 5.201 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 5.144 ; 5.144 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 5.200 ; 5.200 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.249 ; 5.249 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 5.181 ; 5.181 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 5.181 ; 5.181 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 5.161 ; 5.161 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 5.161 ; 5.161 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 5.161 ; 5.161 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 5.251 ; 5.251 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 5.199 ; 5.199 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 5.114 ; 5.114 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 5.191 ; 5.191 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 5.203 ; 5.203 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 5.146 ; 5.146 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 5.202 ; 5.202 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.251 ; 5.251 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 4.220 ; 4.220 ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 4.491 ; 4.491 ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 4.276 ; 4.276 ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Fall       ; clock                          ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.221 ; 5.221 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.241 ; 5.241 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 5.114 ; 5.114 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.593 ; 5.593 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.473 ; 5.473 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.195 ; 6.195 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.114 ; 5.114 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.127 ; 5.127 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.386 ; 5.386 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.313 ; 5.313 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.270 ; 5.270 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.290 ; 5.290 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 5.163 ; 5.163 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.642 ; 5.642 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.522 ; 5.522 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.244 ; 6.244 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.163 ; 5.163 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.176 ; 5.176 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.435 ; 5.435 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.362 ; 5.362 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 4.971 ; 4.971 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 4.904 ; 4.904 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 4.989 ; 4.989 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 4.904 ; 4.904 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 4.981 ; 4.981 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 4.993 ; 4.993 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 4.936 ; 4.936 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 4.992 ; 4.992 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.041 ; 5.041 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 5.058 ; 5.058 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 4.991 ; 4.991 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 5.076 ; 5.076 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 4.991 ; 4.991 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 5.068 ; 5.068 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 5.080 ; 5.080 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 5.023 ; 5.023 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 5.079 ; 5.079 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.128 ; 5.128 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 4.220 ; 4.220 ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 4.491 ; 4.491 ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 4.276 ; 4.276 ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Fall       ; clock                          ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                              ;
+--------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Clock                                                                          ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                                                               ; -10.134    ; -4.066  ; -0.282   ; 0.595   ; -1.627              ;
;  Memoria:memoria1|R_data[0]                                                    ; -3.565     ; -4.066  ; N/A      ; N/A     ; -0.103              ;
;  Memoria:memoria1|memoria[8][0]                                                ; -1.633     ; -3.856  ; N/A      ; N/A     ; 0.140               ;
;  PC_inc                                                                        ; -0.758     ; 0.215   ; -0.282   ; 0.595   ; -1.380              ;
;  clock                                                                         ; -10.134    ; -2.569  ; N/A      ; N/A     ; -1.627              ;
;  unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -2.585     ; 1.426   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                                                ; -32295.332 ; -62.411 ; -1.974   ; 0.0     ; -4326.978           ;
;  Memoria:memoria1|R_data[0]                                                    ; -23.855    ; -27.497 ; N/A      ; N/A     ; -7.486              ;
;  Memoria:memoria1|memoria[8][0]                                                ; -9.902     ; -29.371 ; N/A      ; N/A     ; 0.000               ;
;  PC_inc                                                                        ; -3.167     ; 0.000   ; -1.974   ; 0.000   ; -8.380              ;
;  clock                                                                         ; -32248.174 ; -5.543  ; N/A      ; N/A     ; -4311.112           ;
;  unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; -10.234    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 10.775 ; 10.775 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 10.534 ; 10.534 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.755 ; 10.755 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.775 ; 10.775 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 10.534 ; 10.534 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 12.672 ; 12.672 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 11.492 ; 11.492 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 11.223 ; 11.223 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.672 ; 12.672 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 10.377 ; 10.377 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 10.561 ; 10.561 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 11.067 ; 11.067 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 10.953 ; 10.953 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 10.873 ; 10.873 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 10.632 ; 10.632 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 10.853 ; 10.853 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 10.873 ; 10.873 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 10.632 ; 10.632 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 12.770 ; 12.770 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 11.590 ; 11.590 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 11.321 ; 11.321 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 12.770 ; 12.770 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 10.475 ; 10.475 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 10.659 ; 10.659 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 11.165 ; 11.165 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 11.051 ; 11.051 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 10.082 ; 10.082 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 10.082 ; 10.082 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 10.062 ; 10.062 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 10.195 ; 10.195 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 10.056 ; 10.056 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.957  ; 9.957  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 10.050 ; 10.050 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 10.075 ; 10.075 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.908  ; 9.908  ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 10.049 ; 10.049 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 10.195 ; 10.195 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 10.071 ; 10.071 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 10.071 ; 10.071 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 10.051 ; 10.051 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 10.184 ; 10.184 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 10.045 ; 10.045 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 9.946  ; 9.946  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 10.039 ; 10.039 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 10.064 ; 10.064 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 9.897  ; 9.897  ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 10.038 ; 10.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 10.184 ; 10.184 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 8.443  ; 8.443  ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 7.568  ; 7.568  ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 8.433  ; 8.433  ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 8.443  ; 8.443  ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 8.144  ; 8.144  ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 7.740  ; 7.740  ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 7.518  ; 7.518  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Rise       ; clock                          ;
; led               ; clock                          ; 4.304  ; 4.304  ; Fall       ; clock                          ;
+-------------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port         ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.221 ; 5.221 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.241 ; 5.241 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.115 ; 5.115 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 5.114 ; 5.114 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.593 ; 5.593 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.473 ; 5.473 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.195 ; 6.195 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.114 ; 5.114 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.127 ; 5.127 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.386 ; 5.386 ; Rise       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.313 ; 5.313 ; Rise       ; Memoria:memoria1|R_data[0]     ;
; display1[*]       ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[1]      ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[2]      ; Memoria:memoria1|R_data[0]     ; 5.270 ; 5.270 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[3]      ; Memoria:memoria1|R_data[0]     ; 5.290 ; 5.290 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display1[6]      ; Memoria:memoria1|R_data[0]     ; 5.164 ; 5.164 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display2[*]       ; Memoria:memoria1|R_data[0]     ; 5.163 ; 5.163 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[0]      ; Memoria:memoria1|R_data[0]     ; 5.642 ; 5.642 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[1]      ; Memoria:memoria1|R_data[0]     ; 5.522 ; 5.522 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[2]      ; Memoria:memoria1|R_data[0]     ; 6.244 ; 6.244 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[3]      ; Memoria:memoria1|R_data[0]     ; 5.163 ; 5.163 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[4]      ; Memoria:memoria1|R_data[0]     ; 5.176 ; 5.176 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[5]      ; Memoria:memoria1|R_data[0]     ; 5.435 ; 5.435 ; Fall       ; Memoria:memoria1|R_data[0]     ;
;  display2[6]      ; Memoria:memoria1|R_data[0]     ; 5.362 ; 5.362 ; Fall       ; Memoria:memoria1|R_data[0]     ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 4.971 ; 4.971 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 4.951 ; 4.951 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 4.904 ; 4.904 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 4.989 ; 4.989 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 4.904 ; 4.904 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 4.981 ; 4.981 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 4.993 ; 4.993 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 4.936 ; 4.936 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 4.992 ; 4.992 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.041 ; 5.041 ; Rise       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi1[*]  ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[1] ; Memoria:memoria1|memoria[8][0] ; 5.058 ; 5.058 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[2] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[3] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi1[6] ; Memoria:memoria1|memoria[8][0] ; 5.038 ; 5.038 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; display_stoi2[*]  ; Memoria:memoria1|memoria[8][0] ; 4.991 ; 4.991 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[0] ; Memoria:memoria1|memoria[8][0] ; 5.076 ; 5.076 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[1] ; Memoria:memoria1|memoria[8][0] ; 4.991 ; 4.991 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[2] ; Memoria:memoria1|memoria[8][0] ; 5.068 ; 5.068 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[3] ; Memoria:memoria1|memoria[8][0] ; 5.080 ; 5.080 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[4] ; Memoria:memoria1|memoria[8][0] ; 5.023 ; 5.023 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[5] ; Memoria:memoria1|memoria[8][0] ; 5.079 ; 5.079 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
;  display_stoi2[6] ; Memoria:memoria1|memoria[8][0] ; 5.128 ; 5.128 ; Fall       ; Memoria:memoria1|memoria[8][0] ;
; ir_data[*]        ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
;  ir_data[0]       ; clock                          ; 4.220 ; 4.220 ; Rise       ; clock                          ;
;  ir_data[1]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[5]       ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
;  ir_data[8]       ; clock                          ; 4.612 ; 4.612 ; Rise       ; clock                          ;
;  ir_data[9]       ; clock                          ; 4.491 ; 4.491 ; Rise       ; clock                          ;
;  ir_data[13]      ; clock                          ; 4.276 ; 4.276 ; Rise       ; clock                          ;
;  ir_data[14]      ; clock                          ; 4.183 ; 4.183 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Rise       ; clock                          ;
; led               ; clock                          ; 2.300 ; 2.300 ; Fall       ; clock                          ;
+-------------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clock                                                                         ; clock                                                                         ; 97468    ; 0        ; 0        ; 0        ;
; Memoria:memoria1|memoria[8][0]                                                ; clock                                                                         ; 1        ; 1        ; 0        ; 0        ;
; Memoria:memoria1|R_data[0]                                                    ; clock                                                                         ; 2        ; 2        ; 0        ; 0        ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock                                                                         ; 6        ; 10       ; 0        ; 0        ;
; clock                                                                         ; Memoria:memoria1|memoria[8][0]                                                ; 592      ; 0        ; 592      ; 0        ;
; Memoria:memoria1|memoria[8][0]                                                ; Memoria:memoria1|memoria[8][0]                                                ; 40       ; 40       ; 40       ; 40       ;
; clock                                                                         ; Memoria:memoria1|R_data[0]                                                    ; 1010     ; 0        ; 1010     ; 0        ;
; Memoria:memoria1|R_data[0]                                                    ; Memoria:memoria1|R_data[0]                                                    ; 68       ; 68       ; 68       ; 68       ;
; PC_inc                                                                        ; PC_inc                                                                        ; 28       ; 0        ; 0        ; 0        ;
; PC_inc                                                                        ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0        ; 0        ; 27       ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clock                                                                         ; clock                                                                         ; 97468    ; 0        ; 0        ; 0        ;
; Memoria:memoria1|memoria[8][0]                                                ; clock                                                                         ; 1        ; 1        ; 0        ; 0        ;
; Memoria:memoria1|R_data[0]                                                    ; clock                                                                         ; 2        ; 2        ; 0        ; 0        ;
; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; clock                                                                         ; 6        ; 10       ; 0        ; 0        ;
; clock                                                                         ; Memoria:memoria1|memoria[8][0]                                                ; 592      ; 0        ; 592      ; 0        ;
; Memoria:memoria1|memoria[8][0]                                                ; Memoria:memoria1|memoria[8][0]                                                ; 40       ; 40       ; 40       ; 40       ;
; clock                                                                         ; Memoria:memoria1|R_data[0]                                                    ; 1010     ; 0        ; 1010     ; 0        ;
; Memoria:memoria1|R_data[0]                                                    ; Memoria:memoria1|R_data[0]                                                    ; 68       ; 68       ; 68       ; 68       ;
; PC_inc                                                                        ; PC_inc                                                                        ; 28       ; 0        ; 0        ; 0        ;
; PC_inc                                                                        ; unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch ; 0        ; 0        ; 27       ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; PC_inc   ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; PC_inc   ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 05 20:30:52 2019
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch
    Info (332105): create_clock -period 1.000 -name PC_inc PC_inc
    Info (332105): create_clock -period 1.000 -name Memoria:memoria1|R_data[0] Memoria:memoria1|R_data[0]
    Info (332105): create_clock -period 1.000 -name Memoria:memoria1|memoria[8][0] Memoria:memoria1|memoria[8][0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.134    -32248.174 clock 
    Info (332119):    -3.565       -23.855 Memoria:memoria1|R_data[0] 
    Info (332119):    -2.585       -10.234 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
    Info (332119):    -1.633        -9.902 Memoria:memoria1|memoria[8][0] 
    Info (332119):    -0.758        -3.167 PC_inc 
Info (332146): Worst-case hold slack is -4.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.066       -27.497 Memoria:memoria1|R_data[0] 
    Info (332119):    -3.856       -29.371 Memoria:memoria1|memoria[8][0] 
    Info (332119):    -2.569        -5.543 clock 
    Info (332119):     0.391         0.000 PC_inc 
    Info (332119):     2.139         0.000 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
Info (332146): Worst-case recovery slack is -0.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.282        -1.974 PC_inc 
Info (332146): Worst-case removal slack is 1.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.052         0.000 PC_inc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -4311.112 clock 
    Info (332119):    -1.380        -8.380 PC_inc 
    Info (332119):    -0.103        -7.486 Memoria:memoria1|R_data[0] 
    Info (332119):     0.140         0.000 Memoria:memoria1|memoria[8][0] 
    Info (332119):     0.500         0.000 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.876    -15451.587 clock 
    Info (332119):    -1.276        -8.132 Memoria:memoria1|R_data[0] 
    Info (332119):    -1.017        -4.036 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
    Info (332119):    -0.369        -1.627 Memoria:memoria1|memoria[8][0] 
    Info (332119):     0.213         0.000 PC_inc 
Info (332146): Worst-case hold slack is -2.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.171       -14.771 Memoria:memoria1|R_data[0] 
    Info (332119):    -2.112       -16.118 Memoria:memoria1|memoria[8][0] 
    Info (332119):    -1.608        -5.534 clock 
    Info (332119):     0.215         0.000 PC_inc 
    Info (332119):     1.426         0.000 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
Info (332146): Worst-case recovery slack is 0.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.285         0.000 PC_inc 
Info (332146): Worst-case removal slack is 0.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.595         0.000 PC_inc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -4311.112 clock 
    Info (332119):    -1.380        -8.380 PC_inc 
    Info (332119):     0.220         0.000 Memoria:memoria1|R_data[0] 
    Info (332119):     0.292         0.000 Memoria:memoria1|memoria[8][0] 
    Info (332119):     0.500         0.000 unidade_de_controle:unidade_de_controle1|Controlador:Controller1|fstate.Fetch 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Thu Dec 05 20:30:54 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


