<?xml version='1.0' encoding='UTF-8' standalone='no'?>
<section xmlns="http://docbook.org/ns/docbook" version="5.0" xmlns:xlink="http://www.w3.org/1999/xlink" xml:id="_dreq_8h_source" xml:lang="en-US">
<title>dreq.h</title>
<indexterm><primary>C:/Users/manoe/OneDrive/TI/EmbarcaTech/Segunda Fase/01_Unid.01_Microcontrolador/Atividades/Cap_05/Atividade_05/build/pico-sdk/src/extra_doxygen/dreq.h</primary></indexterm>
<programlisting linenumbering="unnumbered">1 <emphasis role="comment">//&#32;THIS&#32;HEADER&#32;FILE&#32;IS&#32;AUTOMATICALLY&#32;GENERATED&#32;--&#32;DO&#32;NOT&#32;EDIT</emphasis>
2 
8 <emphasis role="preprocessor">#ifndef&#32;_DREQ_H</emphasis>
9 <emphasis role="preprocessor">#define&#32;_DREQ_H</emphasis>
10 
14 
15 <emphasis role="preprocessor">#ifdef&#32;__ASSEMBLER__</emphasis>
16 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_TX0&#32;0</emphasis>
17 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_TX1&#32;1</emphasis>
18 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_TX2&#32;2</emphasis>
19 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_TX3&#32;3</emphasis>
20 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_RX0&#32;4</emphasis>
21 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_RX1&#32;5</emphasis>
22 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_RX2&#32;6</emphasis>
23 <emphasis role="preprocessor">#define&#32;DREQ_PIO0_RX3&#32;7</emphasis>
24 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_TX0&#32;8</emphasis>
25 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_TX1&#32;9</emphasis>
26 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_TX2&#32;10</emphasis>
27 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_TX3&#32;11</emphasis>
28 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_RX0&#32;12</emphasis>
29 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_RX1&#32;13</emphasis>
30 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_RX2&#32;14</emphasis>
31 <emphasis role="preprocessor">#define&#32;DREQ_PIO1_RX3&#32;15</emphasis>
32 <emphasis role="preprocessor">#define&#32;DREQ_SPI0_TX&#32;16</emphasis>
33 <emphasis role="preprocessor">#define&#32;DREQ_SPI0_RX&#32;17</emphasis>
34 <emphasis role="preprocessor">#define&#32;DREQ_SPI1_TX&#32;18</emphasis>
35 <emphasis role="preprocessor">#define&#32;DREQ_SPI1_RX&#32;19</emphasis>
36 <emphasis role="preprocessor">#define&#32;DREQ_UART0_TX&#32;20</emphasis>
37 <emphasis role="preprocessor">#define&#32;DREQ_UART0_RX&#32;21</emphasis>
38 <emphasis role="preprocessor">#define&#32;DREQ_UART1_TX&#32;22</emphasis>
39 <emphasis role="preprocessor">#define&#32;DREQ_UART1_RX&#32;23</emphasis>
40 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP0&#32;24</emphasis>
41 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP1&#32;25</emphasis>
42 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP2&#32;26</emphasis>
43 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP3&#32;27</emphasis>
44 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP4&#32;28</emphasis>
45 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP5&#32;29</emphasis>
46 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP6&#32;30</emphasis>
47 <emphasis role="preprocessor">#define&#32;DREQ_PWM_WRAP7&#32;31</emphasis>
48 <emphasis role="preprocessor">#define&#32;DREQ_I2C0_TX&#32;32</emphasis>
49 <emphasis role="preprocessor">#define&#32;DREQ_I2C0_RX&#32;33</emphasis>
50 <emphasis role="preprocessor">#define&#32;DREQ_I2C1_TX&#32;34</emphasis>
51 <emphasis role="preprocessor">#define&#32;DREQ_I2C1_RX&#32;35</emphasis>
52 <emphasis role="preprocessor">#define&#32;DREQ_ADC&#32;36</emphasis>
53 <emphasis role="preprocessor">#define&#32;DREQ_XIP_STREAM&#32;37</emphasis>
54 <emphasis role="preprocessor">#define&#32;DREQ_XIP_SSITX&#32;38</emphasis>
55 <emphasis role="preprocessor">#define&#32;DREQ_XIP_SSIRX&#32;39</emphasis>
56 <emphasis role="preprocessor">#define&#32;DREQ_DMA_TIMER0&#32;59</emphasis>
57 <emphasis role="preprocessor">#define&#32;DREQ_DMA_TIMER1&#32;60</emphasis>
58 <emphasis role="preprocessor">#define&#32;DREQ_DMA_TIMER2&#32;61</emphasis>
59 <emphasis role="preprocessor">#define&#32;DREQ_DMA_TIMER3&#32;62</emphasis>
60 <emphasis role="preprocessor">#define&#32;DREQ_FORCE&#32;63</emphasis>
61 <emphasis role="preprocessor">#else</emphasis><emphasis role="preprocessor"></emphasis>
66 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">enum</emphasis>&#32;dreq_num_rp2040&#32;{
67 &#32;&#32;&#32;&#32;DREQ_PIO0_TX0&#32;=&#32;0,&#32;
68 &#32;&#32;&#32;&#32;DREQ_PIO0_TX1&#32;=&#32;1,&#32;
69 &#32;&#32;&#32;&#32;DREQ_PIO0_TX2&#32;=&#32;2,&#32;
70 &#32;&#32;&#32;&#32;DREQ_PIO0_TX3&#32;=&#32;3,&#32;
71 &#32;&#32;&#32;&#32;DREQ_PIO0_RX0&#32;=&#32;4,&#32;
72 &#32;&#32;&#32;&#32;DREQ_PIO0_RX1&#32;=&#32;5,&#32;
73 &#32;&#32;&#32;&#32;DREQ_PIO0_RX2&#32;=&#32;6,&#32;
74 &#32;&#32;&#32;&#32;DREQ_PIO0_RX3&#32;=&#32;7,&#32;
75 &#32;&#32;&#32;&#32;DREQ_PIO1_TX0&#32;=&#32;8,&#32;
76 &#32;&#32;&#32;&#32;DREQ_PIO1_TX1&#32;=&#32;9,&#32;
77 &#32;&#32;&#32;&#32;DREQ_PIO1_TX2&#32;=&#32;10,&#32;
78 &#32;&#32;&#32;&#32;DREQ_PIO1_TX3&#32;=&#32;11,&#32;
79 &#32;&#32;&#32;&#32;DREQ_PIO1_RX0&#32;=&#32;12,&#32;
80 &#32;&#32;&#32;&#32;DREQ_PIO1_RX1&#32;=&#32;13,&#32;
81 &#32;&#32;&#32;&#32;DREQ_PIO1_RX2&#32;=&#32;14,&#32;
82 &#32;&#32;&#32;&#32;DREQ_PIO1_RX3&#32;=&#32;15,&#32;
83 &#32;&#32;&#32;&#32;DREQ_SPI0_TX&#32;=&#32;16,&#32;
84 &#32;&#32;&#32;&#32;DREQ_SPI0_RX&#32;=&#32;17,&#32;
85 &#32;&#32;&#32;&#32;DREQ_SPI1_TX&#32;=&#32;18,&#32;
86 &#32;&#32;&#32;&#32;DREQ_SPI1_RX&#32;=&#32;19,&#32;
87 &#32;&#32;&#32;&#32;DREQ_UART0_TX&#32;=&#32;20,&#32;
88 &#32;&#32;&#32;&#32;DREQ_UART0_RX&#32;=&#32;21,&#32;
89 &#32;&#32;&#32;&#32;DREQ_UART1_TX&#32;=&#32;22,&#32;
90 &#32;&#32;&#32;&#32;DREQ_UART1_RX&#32;=&#32;23,&#32;
91 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP0&#32;=&#32;24,&#32;
92 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP1&#32;=&#32;25,&#32;
93 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP2&#32;=&#32;26,&#32;
94 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP3&#32;=&#32;27,&#32;
95 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP4&#32;=&#32;28,&#32;
96 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP5&#32;=&#32;29,&#32;
97 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP6&#32;=&#32;30,&#32;
98 &#32;&#32;&#32;&#32;DREQ_PWM_WRAP7&#32;=&#32;31,&#32;
99 &#32;&#32;&#32;&#32;DREQ_I2C0_TX&#32;=&#32;32,&#32;
100 &#32;&#32;&#32;&#32;DREQ_I2C0_RX&#32;=&#32;33,&#32;
101 &#32;&#32;&#32;&#32;DREQ_I2C1_TX&#32;=&#32;34,&#32;
102 &#32;&#32;&#32;&#32;DREQ_I2C1_RX&#32;=&#32;35,&#32;
103 &#32;&#32;&#32;&#32;DREQ_ADC&#32;=&#32;36,&#32;
104 &#32;&#32;&#32;&#32;DREQ_XIP_STREAM&#32;=&#32;37,&#32;
105 &#32;&#32;&#32;&#32;DREQ_XIP_SSITX&#32;=&#32;38,&#32;
106 &#32;&#32;&#32;&#32;DREQ_XIP_SSIRX&#32;=&#32;39,&#32;
107 &#32;&#32;&#32;&#32;DREQ_DMA_TIMER0&#32;=&#32;59,&#32;
108 &#32;&#32;&#32;&#32;DREQ_DMA_TIMER1&#32;=&#32;60,&#32;
109 &#32;&#32;&#32;&#32;DREQ_DMA_TIMER2&#32;=&#32;61,&#32;
110 &#32;&#32;&#32;&#32;DREQ_DMA_TIMER3&#32;=&#32;62,&#32;
111 &#32;&#32;&#32;&#32;DREQ_FORCE&#32;=&#32;63,&#32;
112 &#32;&#32;&#32;&#32;DREQ_COUNT
113 }&#32;dreq_num_t;
114 <emphasis role="preprocessor">#endif</emphasis>
115 
116 <emphasis role="preprocessor">#endif&#32;</emphasis><emphasis role="comment">//&#32;_DREQ_H</emphasis>
117 
</programlisting></section>
