TimeQuest Timing Analyzer report for KEY_DETECT_HOLD
Sun Nov 13 21:12:21 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; KEY_DETECT_HOLD                                   ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE40F23C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 316.76 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.157 ; -61.213            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -44.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.157 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.723      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.118 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.684      ;
; -2.070 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.637      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.024 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.590      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.022 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.952      ;
; -2.014 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.581      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.995 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.925      ;
; -1.975 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.542      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.957 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.887      ;
; -1.951 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.518      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.946 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.512      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.921 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.487      ;
; -1.920 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.851      ;
; -1.920 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.851      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.914 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.913 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.479      ;
; -1.881 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.448      ;
; -1.879 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.810      ;
; -1.879 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.810      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.878 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.444      ;
; -1.852 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.783      ;
; -1.852 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.783      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.753      ;
; -1.814 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.745      ;
; -1.814 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.745      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
; -1.807 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.723      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.345 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.580      ;
; 0.355 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.375 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.596      ;
; 0.411 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.633      ;
; 0.411 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.633      ;
; 0.412 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.634      ;
; 0.478 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.064      ;
; 0.491 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.077      ;
; 0.492 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.078      ;
; 0.493 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.729      ;
; 0.493 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.079      ;
; 0.494 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.080      ;
; 0.494 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.080      ;
; 0.519 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.740      ;
; 0.523 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.745      ;
; 0.536 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.758      ;
; 0.552 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.788      ;
; 0.552 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.788      ;
; 0.553 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.789      ;
; 0.554 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.790      ;
; 0.555 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.791      ;
; 0.556 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.792      ;
; 0.557 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.793      ;
; 0.558 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.561 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.564 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.786      ;
; 0.567 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.789      ;
; 0.567 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.789      ;
; 0.569 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.791      ;
; 0.569 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.804      ;
; 0.570 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.791      ;
; 0.570 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.792      ;
; 0.571 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.793      ;
; 0.573 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.794      ;
; 0.588 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.810      ;
; 0.588 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.174      ;
; 0.603 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.189      ;
; 0.605 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.827      ;
; 0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.191      ;
; 0.606 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.192      ;
; 0.606 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.192      ;
; 0.625 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.847      ;
; 0.629 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.851      ;
; 0.653 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.875      ;
; 0.655 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.876      ;
; 0.658 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.243      ;
; 0.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.245      ;
; 0.662 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.883      ;
; 0.695 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.930      ;
; 0.700 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.286      ;
; 0.700 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.286      ;
; 0.702 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.288      ;
; 0.717 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.303      ;
; 0.719 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.940      ;
; 0.735 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.956      ;
; 0.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.338      ;
; 0.755 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.340      ;
; 0.764 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.999      ;
; 0.786 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.008      ;
; 0.794 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.015      ;
; 0.817 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.039      ;
; 0.827 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.063      ;
; 0.828 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.414      ;
; 0.829 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.050      ;
; 0.829 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.065      ;
; 0.830 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.416      ;
; 0.831 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.052      ;
; 0.831 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.052      ;
; 0.832 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.053      ;
; 0.833 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.054      ;
; 0.842 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.064      ;
; 0.844 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.065      ;
; 0.844 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.065      ;
; 0.845 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.066      ;
; 0.845 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.081      ;
; 0.847 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.070      ;
; 0.850 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.071      ;
; 0.850 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.071      ;
; 0.857 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.079      ;
; 0.860 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.082      ;
; 0.866 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.087      ;
; 0.871 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.456      ;
; 0.871 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.456      ;
; 0.871 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.456      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[10]|clk                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[13]|clk                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[15]|clk                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[1]|clk                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[3]|clk                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[4]|clk                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[6]|clk                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[9]|clk                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[0]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[1]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[2]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[3]|clk                   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[11]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[14]|clk                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_In    ; CLK        ; -0.676 ; -0.507 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.971 ; 0.808 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.482 ; 7.551 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.240 ; 7.305 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.39 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.854 ; -51.434           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -44.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.454      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.443      ;
; -1.765 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.365      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.753 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.691      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.731 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.331      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.726 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.659      ;
; -1.712 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.312      ;
; -1.701 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.301      ;
; -1.701 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.301      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.665 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.663 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.263      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.661 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.261      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.660 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.260      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.659 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.259      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.621 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.559      ;
; -1.611 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.549      ;
; -1.611 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.549      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.204      ;
; -1.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 2.189      ;
; -1.584 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.522      ;
; -1.584 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.522      ;
; -1.579 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.517      ;
; -1.579 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.517      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; DELAY_MODULE:U_delay_module_Inst|Count1[11] ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.530 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.454      ;
; -1.523 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.461      ;
; -1.523 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.461      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.305 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.519      ;
; 0.310 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.519      ;
; 0.332 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.533      ;
; 0.366 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.567      ;
; 0.366 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.567      ;
; 0.367 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.568      ;
; 0.416 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.955      ;
; 0.423 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.962      ;
; 0.424 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.963      ;
; 0.425 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.964      ;
; 0.425 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.964      ;
; 0.431 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.970      ;
; 0.444 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.659      ;
; 0.471 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.671      ;
; 0.472 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.673      ;
; 0.484 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.685      ;
; 0.495 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.709      ;
; 0.495 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.710      ;
; 0.495 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.710      ;
; 0.496 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.711      ;
; 0.497 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.712      ;
; 0.499 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.714      ;
; 0.500 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.715      ;
; 0.501 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.702      ;
; 0.501 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.716      ;
; 0.502 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.703      ;
; 0.503 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.704      ;
; 0.503 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.704      ;
; 0.505 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.044      ;
; 0.508 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.709      ;
; 0.510 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.724      ;
; 0.513 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.714      ;
; 0.513 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.714      ;
; 0.514 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.715      ;
; 0.514 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.715      ;
; 0.515 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.716      ;
; 0.519 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.058      ;
; 0.521 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.060      ;
; 0.526 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.065      ;
; 0.527 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.066      ;
; 0.528 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.729      ;
; 0.544 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.745      ;
; 0.564 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.765      ;
; 0.565 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.766      ;
; 0.582 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.121      ;
; 0.583 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.784      ;
; 0.585 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.786      ;
; 0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.128      ;
; 0.598 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.799      ;
; 0.601 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.140      ;
; 0.601 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.140      ;
; 0.608 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.147      ;
; 0.622 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.161      ;
; 0.629 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.843      ;
; 0.654 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.193      ;
; 0.658 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.859      ;
; 0.671 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.871      ;
; 0.671 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.210      ;
; 0.693 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.907      ;
; 0.706 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.907      ;
; 0.712 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.251      ;
; 0.716 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.917      ;
; 0.719 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.258      ;
; 0.737 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.938      ;
; 0.739 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.954      ;
; 0.743 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.944      ;
; 0.744 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.959      ;
; 0.746 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.947      ;
; 0.747 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.948      ;
; 0.748 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.949      ;
; 0.748 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.949      ;
; 0.750 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.951      ;
; 0.752 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.953      ;
; 0.754 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.955      ;
; 0.755 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.956      ;
; 0.756 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.971      ;
; 0.757 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.958      ;
; 0.758 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.959      ;
; 0.759 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.960      ;
; 0.759 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.960      ;
; 0.767 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.968      ;
; 0.768 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.969      ;
; 0.770 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.971      ;
; 0.772 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.973      ;
; 0.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.313      ;
; 0.780 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.319      ;
; 0.780 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.319      ;
; 0.780 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.319      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[11]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[14]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[2]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[5]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[7]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[8]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|isCount|clk                       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|rPin_Out|clk                      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|state_index.00|clk                ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|state_index.01|clk                ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|state_index.10|clk                ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_key_detect_module_Inst|Count1[0]|clk                ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_key_detect_module_Inst|Count1[10]|clk               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_key_detect_module_Inst|Count1[1]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_In    ; CLK        ; -0.599 ; -0.415 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.863 ; 0.692 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.777 ; 6.732 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.547 ; 6.501 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.724 ; -17.391           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -46.462                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                         ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.724 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.473      ;
; -0.713 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.463      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.432      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.625      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.655 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.404      ;
; -0.652 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.402      ;
; -0.642 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.392      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.569      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.362      ;
; -0.613 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.611 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.361      ;
; -0.611 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.361      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.556      ;
; -0.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.554      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|isCount    ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.585 ; DELAY_MODULE:U_delay_module_Inst|Count1[13] ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.334      ;
; -0.583 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.333      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.574 ; DELAY_MODULE:U_delay_module_Inst|Count1[10] ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.323      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]  ; DELAY_MODULE:U_delay_module_Inst|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.321      ;
; -0.558 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.487      ;
; -0.558 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.487      ;
; -0.558 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.487      ;
; -0.558 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.487      ;
; -0.544 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.494      ;
; -0.544 ; DELAY_MODULE:U_delay_module_Inst|Count1[12] ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.494      ;
; -0.541 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.291      ;
; -0.541 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.491      ;
; -0.541 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.291      ;
; -0.541 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]  ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.491      ;
; -0.535 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; DELAY_MODULE:U_delay_module_Inst|Count1[14] ; DELAY_MODULE:U_delay_module_Inst|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.485      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
; -0.532 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]  ; DELAY_MODULE:U_delay_module_Inst|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.473      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.314      ;
; 0.194 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.316      ;
; 0.219 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.341      ;
; 0.221 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.343      ;
; 0.221 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.343      ;
; 0.252 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.574      ;
; 0.254 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.384      ;
; 0.262 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.584      ;
; 0.263 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.585      ;
; 0.264 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.586      ;
; 0.266 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.588      ;
; 0.271 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.395      ;
; 0.280 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.402      ;
; 0.295 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.296 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.297 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.298 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.428      ;
; 0.299 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.421      ;
; 0.299 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.421      ;
; 0.303 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.425      ;
; 0.305 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.434      ;
; 0.306 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.428      ;
; 0.315 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.437      ;
; 0.315 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.637      ;
; 0.323 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.445      ;
; 0.328 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.650      ;
; 0.330 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.652      ;
; 0.331 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.653      ;
; 0.332 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.654      ;
; 0.338 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.460      ;
; 0.338 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.460      ;
; 0.338 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.460      ;
; 0.339 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.461      ;
; 0.343 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.664      ;
; 0.346 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.667      ;
; 0.349 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.471      ;
; 0.367 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.496      ;
; 0.379 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.501      ;
; 0.381 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.703      ;
; 0.381 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.703      ;
; 0.384 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.706      ;
; 0.385 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.506      ;
; 0.397 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.719      ;
; 0.397 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.718      ;
; 0.400 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.721      ;
; 0.403 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.532      ;
; 0.413 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.535      ;
; 0.420 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.542      ;
; 0.429 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.551      ;
; 0.430 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.552      ;
; 0.436 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.558      ;
; 0.444 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.574      ;
; 0.445 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.567      ;
; 0.445 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.575      ;
; 0.446 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.568      ;
; 0.452 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.574      ;
; 0.454 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.588      ;
; 0.458 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.581      ;
; 0.460 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.583      ;
; 0.461 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.783      ;
; 0.461 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -0.070 ; 0.114        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -0.070 ; 0.114        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -0.070 ; 0.114        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -0.070 ; 0.114        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[10]|clk                    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[13]|clk                    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[15]|clk                    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[1]|clk                     ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[3]|clk                     ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[4]|clk                     ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[6]|clk                     ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[9]|clk                     ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[0]|clk                   ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[1]|clk                   ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[2]|clk                   ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[3]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[11]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[14]|clk                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_In    ; CLK        ; -0.410 ; -0.089 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.585 ; 0.254 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.509 ; 4.629 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.367 ; 4.481 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.157  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.157  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -61.213 ; 0.0   ; 0.0      ; 0.0     ; -46.462             ;
;  CLK             ; -61.213 ; 0.000 ; N/A      ; N/A     ; -46.462             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_In    ; CLK        ; -0.410 ; -0.089 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.971 ; 0.808 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.482 ; 7.551 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.367 ; 4.481 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin_Out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pin_In                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 827      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 827      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sun Nov 13 21:12:19 2016
Info: Command: quartus_sta KEY_DETECT_HOLD -c KEY_DETECT_HOLD
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KEY_DETECT_HOLD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.157       -61.213 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.854
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.854       -51.434 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.724       -17.391 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.462 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Sun Nov 13 21:12:21 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


