<?xml version="1.0" encoding='utf-8'?>
<!-- <?xml-stylesheet type="text/xsl" href="../../../../../XSL/gat-a.xsl"?> -->
<!DOCTYPE jp-official-gazette PUBLIC "-//JPO//DTD PUBLISHED PATENT/UTILITY MODEL APPLICATION 1.0//EN" "../../../../../DTD/gat-a.dtd">
<jp-official-gazette kind-of-jp="A" kind-of-st16="A" lang="ja" dtd-version="1.0" country="JP" xmlns:jp="http://www.jpo.go.jp"><bibliographic-data lang="ja" country="JP">
    <publication-reference>
      <document-id>
        <country>JP</country>
        <doc-number>2014089444</doc-number>
        <kind>公開特許公報(A)</kind>
        <date>20140515</date>
      </document-id>
    </publication-reference>
    <application-reference>
      <document-id>
        <doc-number>2013207851</doc-number>
        <date>20131003</date>
      </document-id>
    </application-reference>
    <invention-title>表示装置及び電子機器</invention-title>
    <parties>
      <jp:applicants-agents-article>
        <jp:applicants-agents sequence="1">
          <applicant sequence="1">
            <addressbook lang="ja">
              <name>株式会社半導体エネルギー研究所</name>
              <registered-number>000153878</registered-number>
              <address>
                <text>神奈川県厚木市長谷３９８番地</text>
              </address>
            </addressbook>
          </applicant>
        </jp:applicants-agents>
      </jp:applicants-agents-article>
      <inventors>
        <inventor sequence="1">
          <addressbook>
            <name>及川  欣聡</name>
            <address>
              <text>神奈川県厚木市長谷３９８番地  株式会社半導体エネルギー研究所内</text>
            </address>
          </addressbook>
        </inventor>
      </inventors>
    </parties>
    <priority-claims>
      <priority-claim sequence="1" jp:kind="patent">
        <country>JP</country>
        <doc-number>2012223031</doc-number>
        <date>20121005</date>
      </priority-claim>
    </priority-claims>
    <classification-ipc><edition/><main-clsf>G02F   1/1368      20060101AFI20140418BHJP        </main-clsf><further-clsf>H01L  29/786       20060101ALI20140418BHJP        </further-clsf><further-clsf>H01L  29/417       20060101ALI20140418BHJP        </further-clsf><further-clsf>H01L  21/28        20060101ALI20140418BHJP        </further-clsf><further-clsf>G09F   9/30        20060101ALI20140418BHJP        </further-clsf></classification-ipc>
    <classification-national><country>JP</country><main-clsf>G02F1/1368</main-clsf><further-clsf>H01L29/78 618B</further-clsf><further-clsf>H01L29/78 612C</further-clsf><further-clsf>H01L29/50 M</further-clsf><further-clsf>H01L21/28 301B</further-clsf><further-clsf>G09F9/30 338</further-clsf></classification-national>
    <number-of-claims jp:adopted-law="claim">9</number-of-claims>
    <figure-to-publish>
      <fig-number>3</fig-number>
    </figure-to-publish>
    <jp:request-for-examination true-or-false="false"/>
    <jp:filing-form>ＯＬ</jp:filing-form>
    <jp:total-pages>38</jp:total-pages>
    <jp:theme-code-info>
      <jp:theme-code>2H192</jp:theme-code>
      <jp:theme-code>4M104</jp:theme-code>
      <jp:theme-code>5C094</jp:theme-code>
      <jp:theme-code>5F110</jp:theme-code>
    </jp:theme-code-info>
    <jp:f-term-info>
      <jp:f-term>2H192AA24</jp:f-term>
      <jp:f-term>2H192BC31</jp:f-term>
      <jp:f-term>2H192CB05</jp:f-term>
      <jp:f-term>2H192CB13</jp:f-term>
      <jp:f-term>2H192CB37</jp:f-term>
      <jp:f-term>2H192CB83</jp:f-term>
      <jp:f-term>2H192CC05</jp:f-term>
      <jp:f-term>2H192CC32</jp:f-term>
      <jp:f-term>2H192DA12</jp:f-term>
      <jp:f-term>2H192DA24</jp:f-term>
      <jp:f-term>2H192DA52</jp:f-term>
      <jp:f-term>2H192EA04</jp:f-term>
      <jp:f-term>2H192FB02</jp:f-term>
      <jp:f-term>2H192HA35</jp:f-term>
      <jp:f-term>2H192HA47</jp:f-term>
      <jp:f-term>2H192JA02</jp:f-term>
      <jp:f-term>4M104AA03</jp:f-term>
      <jp:f-term>4M104AA09</jp:f-term>
      <jp:f-term>4M104BB02</jp:f-term>
      <jp:f-term>4M104BB03</jp:f-term>
      <jp:f-term>4M104BB04</jp:f-term>
      <jp:f-term>4M104BB30</jp:f-term>
      <jp:f-term>4M104BB32</jp:f-term>
      <jp:f-term>4M104BB36</jp:f-term>
      <jp:f-term>4M104CC01</jp:f-term>
      <jp:f-term>4M104FF13</jp:f-term>
      <jp:f-term>4M104GG09</jp:f-term>
      <jp:f-term>4M104HH15</jp:f-term>
      <jp:f-term>5C094AA07</jp:f-term>
      <jp:f-term>5C094AA21</jp:f-term>
      <jp:f-term>5C094BA03</jp:f-term>
      <jp:f-term>5C094BA43</jp:f-term>
      <jp:f-term>5C094EA05</jp:f-term>
      <jp:f-term>5C094FB12</jp:f-term>
      <jp:f-term>5C094FB14</jp:f-term>
      <jp:f-term>5C094HA06</jp:f-term>
      <jp:f-term>5C094HA07</jp:f-term>
      <jp:f-term>5C094HA08</jp:f-term>
      <jp:f-term>5F110AA30</jp:f-term>
      <jp:f-term>5F110BB01</jp:f-term>
      <jp:f-term>5F110CC07</jp:f-term>
      <jp:f-term>5F110DD01</jp:f-term>
      <jp:f-term>5F110DD02</jp:f-term>
      <jp:f-term>5F110DD03</jp:f-term>
      <jp:f-term>5F110DD04</jp:f-term>
      <jp:f-term>5F110DD05</jp:f-term>
      <jp:f-term>5F110DD12</jp:f-term>
      <jp:f-term>5F110DD13</jp:f-term>
      <jp:f-term>5F110DD14</jp:f-term>
      <jp:f-term>5F110DD15</jp:f-term>
      <jp:f-term>5F110EE01</jp:f-term>
      <jp:f-term>5F110EE02</jp:f-term>
      <jp:f-term>5F110EE03</jp:f-term>
      <jp:f-term>5F110EE04</jp:f-term>
      <jp:f-term>5F110EE06</jp:f-term>
      <jp:f-term>5F110EE07</jp:f-term>
      <jp:f-term>5F110EE11</jp:f-term>
      <jp:f-term>5F110EE14</jp:f-term>
      <jp:f-term>5F110EE15</jp:f-term>
      <jp:f-term>5F110EE42</jp:f-term>
      <jp:f-term>5F110EE43</jp:f-term>
      <jp:f-term>5F110EE44</jp:f-term>
      <jp:f-term>5F110EE45</jp:f-term>
      <jp:f-term>5F110FF01</jp:f-term>
      <jp:f-term>5F110FF02</jp:f-term>
      <jp:f-term>5F110FF03</jp:f-term>
      <jp:f-term>5F110FF04</jp:f-term>
      <jp:f-term>5F110FF05</jp:f-term>
      <jp:f-term>5F110FF09</jp:f-term>
      <jp:f-term>5F110FF28</jp:f-term>
      <jp:f-term>5F110FF30</jp:f-term>
      <jp:f-term>5F110GG01</jp:f-term>
      <jp:f-term>5F110GG06</jp:f-term>
      <jp:f-term>5F110GG07</jp:f-term>
      <jp:f-term>5F110GG12</jp:f-term>
      <jp:f-term>5F110GG13</jp:f-term>
      <jp:f-term>5F110GG14</jp:f-term>
      <jp:f-term>5F110GG15</jp:f-term>
      <jp:f-term>5F110GG16</jp:f-term>
      <jp:f-term>5F110GG17</jp:f-term>
      <jp:f-term>5F110GG19</jp:f-term>
      <jp:f-term>5F110GG22</jp:f-term>
      <jp:f-term>5F110GG28</jp:f-term>
      <jp:f-term>5F110GG29</jp:f-term>
      <jp:f-term>5F110GG32</jp:f-term>
      <jp:f-term>5F110GG34</jp:f-term>
      <jp:f-term>5F110GG35</jp:f-term>
      <jp:f-term>5F110GG42</jp:f-term>
      <jp:f-term>5F110GG43</jp:f-term>
      <jp:f-term>5F110GG58</jp:f-term>
      <jp:f-term>5F110HL07</jp:f-term>
      <jp:f-term>5F110NN03</jp:f-term>
      <jp:f-term>5F110NN04</jp:f-term>
      <jp:f-term>5F110NN05</jp:f-term>
      <jp:f-term>5F110NN22</jp:f-term>
      <jp:f-term>5F110NN23</jp:f-term>
      <jp:f-term>5F110NN24</jp:f-term>
      <jp:f-term>5F110NN28</jp:f-term>
      <jp:f-term>5F110NN34</jp:f-term>
      <jp:f-term>5F110NN35</jp:f-term>
      <jp:f-term>5F110NN40</jp:f-term>
      <jp:f-term>5F110NN73</jp:f-term>
      <jp:f-term>5F110QQ02</jp:f-term>
      <jp:f-term>5F110QQ09</jp:f-term>
    </jp:f-term-info>
  </bibliographic-data><jp:image-of-bibliographic-data><img id="000001" he="140" wi="160" file="2014089444.tif" img-format="tif" img-content="drawing"/></jp:image-of-bibliographic-data><jp:image-of-chosen-drawing>
    <img id="000002" he="95" wi="62" file="2014089444.tif" img-format="tif" img-content="drawing"/>
  </jp:image-of-chosen-drawing><description>

<technical-field>
<p num="0001">
  本明細書などで開示する発明は表示装置、及び該表示装置を用いた電子機器に関する。
</p>
</technical-field>
<background-art>
<p num="0002">
  近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。液晶ディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、該トランジスタと電気的に接続された液晶素子と、該液晶素子と並列に接続された容量素子とが設けられている。
</p>
<p num="0003">
  上記トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
</p>
<p num="0004">
  また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照。）。
</p>
</background-art>
<citation-list>
<patent-literature>
<p num="0005">
<patcit num="1"><text>特開２００７−１２３８６１号公報</text></patcit>
<patcit num="2"><text>特開２００７−９６０５５号公報</text></patcit>
</p>
</patent-literature>
</citation-list>
<summary-of-invention>
<tech-problem>
<p num="0006">
  表示装置として液晶素子を用いた場合、液晶素子に接続される容量素子としては、例えば、一対の電極の間に誘電体膜が設けられる構成が用いられる。また、該一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など遮光性を有する導電膜で形成されていることが多い。
</p>
<p num="0007">
  また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる表示装置において、該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。
</p>
<p num="0008">
  容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。
</p>
<p num="0009">
  そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することを課題の一とする。
</p>
</tech-problem>
<tech-solution>
<p num="0010">
  本発明の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極であることを特徴とする表示装置である。
</p>
<p num="0011">
  容量素子の一対の電極の一方が、第１の酸化物半導体膜と、同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含むことによって、該電極の導電率を高くすることができる。
</p>
<p num="0012">
  例えば、第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜のみで、電極を形成した場合、電極として用いるには導電率が低い場合がある。また、第２の酸化物半導体膜に不純物等を混入させて、該第２の酸化物半導体膜の導電率を高くさせることも可能ではあるが、長期の使用時に導電率が変化する場合がある。しかしながら、本発明の一態様のように、容量素子の一対の電極の一方が、第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜により形成することで、安定した導電率とすることができる。
</p>
<p num="0013">
  また、本発明の他の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、トランジスタは、ゲート電極と、ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される第１の酸化物半導体膜と、第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極であることを特徴とする表示装置である。
</p>
<p num="0014">
  上記構成において、ソース電極及びドレイン電極と、第１の酸化物半導体膜と、の間に、透明導電膜を有すると良い。ソース電極及びドレイン電極と、第１の酸化物半導体膜と、の間に、透明導電膜を有することで、ソース電極及びドレイン電極と、第１の酸化物半導体膜との接触抵抗を低減させることができる。
</p>
<p num="0015">
  また、本発明の他の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続された画素電極と、を有し、トランジスタは、ゲート電極と、ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される第１の酸化物半導体膜と、第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、第１の酸化物半導体膜とソース電極及びドレイン電極との間に形成される透明導電膜と、を有し、容量素子において、一対の電極の一方が透明導電膜であり、一対の電極の他方が画素電極であることを特徴とする表示装置である。
</p>
<p num="0016">
  上記構成のように、容量素子の一対の電極の一方を透明導電膜とすることで、容量素子の透過率を向上させることができる。また、該透明導電膜は、第１の酸化物半導体膜と、ソース電極及びドレイン電極との間にも形成されるため、ソース電極及びドレイン電極と、第１の酸化物半導体膜との接触抵抗を低減させることができる。
</p>
<p num="0017">
  また、上記各構成において、第１の酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物であると好ましい。
</p>
<p num="0018">
  また、上記各構成において、画素電極は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含むと良い。また、透明導電膜は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含むと良い。また、透明導電膜と画素電極は、同一の組成を含む酸化物であると良い。透明導電膜と画素電極を同一の組成を含む酸化物を用いることで、製造コストを低減させることができる。
</p>
<p num="0019">
  透光性を有する容量素子は、トランジスタの作製工程を利用することで作製できる。容量素子の一方の電極は、トランジスタの半導体膜を形成する工程、および半導体膜とソース電極及びドレイン電極との接触抵抗を低減させる透明導電膜を形成する工程を利用でき、容量素子の誘電体膜は、トランジスタを覆う絶縁膜を形成する工程を利用でき、容量素子の他方の電極は、トランジスタと電気的に接続される画素電極を形成する工程を利用することができる。したがって、製造工程を増加させることなく、該容量素子を作製することができる。
</p>
<p num="0020">
  上記構成とすることで、容量素子は透光性を有するため、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。
</p>
<p num="0021">
  なお、本発明の一態様である表示装置を作製する作製方法についても本発明の一態様に含まれる。
</p>
</tech-solution>
<advantageous-effects>
<p num="0022">
  本発明の一態様より、開口率を高めつつ、電荷容量を増大させた容量素子を有する表示装置を提供することができる。
</p>
</advantageous-effects>
</summary-of-invention>
<description-of-drawings>
<p num="0023">
<figref num="1">本発明の一態様である表示装置を説明する図、及び画素を説明する回路図。</figref>
<figref num="2">本発明の一態様である表示装置を説明する上面図。</figref>
<figref num="3">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="4">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="5">本発明の一態様である表示装置の作製方法を説明する断面図。</figref>
<figref num="6">本発明の一態様である表示装置の作製方法を説明する断面図。</figref>
<figref num="7">本発明の一態様である表示装置を説明する上面図。</figref>
<figref num="8">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="9">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="10">本発明の一態様である表示装置を説明する上面図。</figref>
<figref num="11">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="12">本発明の一態様である表示装置を説明する上面図。</figref>
<figref num="13">本発明の一態様である表示装置を説明する断面図。</figref>
<figref num="14">本発明の一態様である表示装置に用いることのできるトランジスタを説明する断面図。</figref>
<figref num="15">本発明の一態様の表示装置を用いた電子機器。</figref>
<figref num="16">本発明の一態様の表示装置を用いた電子機器。</figref>
</p>
</description-of-drawings>
<description-of-embodiments>
<p num="0024">
  以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
</p>
<p num="0025">
  以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
</p>
<p num="0026">
  本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
</p>
<p num="0027">
  本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
</p>
<p num="0028">
  また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
</p>
<p num="0029">
  本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。
</p>
<p num="0030">
（実施の形態１）<br/>
  本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして説明する。
</p>
<p num="0031">
〈表示装置の構成〉<br/>
  図１（Ａ）に、表示装置の一例を示す。図１（Ａ）に示す表示装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行又は略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行又は略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、走査線１０７に沿って、各々が平行又は略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行又は略平行に配設されていてもよい。
</p>
<p num="0032">
  各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行又は略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。
</p>
<p num="0033">
  図１（Ｂ）は、図１（Ａ）に示す表示装置が有する画素１０１の回路図の一例である。図１（Ｂ）に示す画素１０１は、走査線１０７及び信号線１０９と電気的に接続されたトランジスタ１０３と、一方の電極がトランジスタ１０３のドレイン電極と電気的に接続され、他方の電極が一定の電位を供給する容量線１１５と電気的に接続された容量素子１０５と、画素電極がトランジスタ１０３のドレイン電極及び容量素子１０５の一方の電極に電気的に接続され、画素電極と対向して設けられる電極（対向電極）が対向電位を供給する配線に電気的に接続された液晶素子１０８と、を有する。
</p>
<p num="0034">
  液晶素子１０８は、トランジスタ１０３及び画素電極が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む。）によって制御される。
</p>
<p num="0035">
  次に、液晶表示装置の画素１０１の具体的な例について説明する。画素１０１の上面図を図２に示す。なお、図２においては、対向電極及び液晶素子を省略する。
</p>
<p num="0036">
  図２において、走査線１０７は、信号線１０９に略直交する方向（図中左右方向）に延伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設けられている。なお、走査線１０７及び容量線１１５は、走査線駆動回路１０４（図１（Ａ）を参照。）と電気的に接続されており、信号線１０９は、信号線駆動回路１０６（図１（Ａ）を参照。）に電気的に接続されている。
</p>
<p num="0037">
  トランジスタ１０３は、走査線１０７及び信号線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する第１の酸化物半導体膜１１１と、ゲート電極と、ゲート絶縁膜（図２に図示せず。）と、ソース電極と、及びドレイン電極とを含む。なお、走査線１０７において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のゲート電極として機能する。信号線１０９において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のソース電極として機能する。導電膜１１３において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のドレイン電極として機能する。このため、ゲート電極、ソース電極、及びドレイン電極をそれぞれ、走査線１０７、信号線１０９、及び導電膜１１３と示す場合がある。また、図２において、走査線１０７は、上面形状において端部が半導体膜の端部より外側に位置する。このため、走査線１０７はバックライトからの光を遮る遮光膜として機能する。この結果、トランジスタ１０３に含まれる第１の酸化物半導体膜１１１に光が照射されず、電気特性の変動を抑制することができる。
</p>
<p num="0038">
  また、第１の酸化物半導体膜１１１は、適切な条件にて処理することでトランジスタ１０３のオフ電流を極めて低減することができる。これにより、表示装置の消費電力を低減することができる。
</p>
<p num="0039">
  また、導電膜１１３は、開口１１７を介して画素電極１２１と電気的に接続されている。なお、図２において、画素電極１２１が重なる部分（例えば、導電膜１１３の一部、第２の酸化物半導体膜１１９等）も実線で図示している。
</p>
<p num="0040">
  透光性を有する容量素子１０５は、画素１０１内の容量線１１５及び信号線１０９で囲まれる領域に設けられている。容量素子１０５は、一対の電極間に誘電体膜が設けられる透光性を有する構成である。該一対の電極の一方の電極としては、第１の酸化物半導体膜１１１と同一表面上に形成される第２の酸化物半導体膜１１９と、該第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含む。また、他方の電極としては、画素電極１２１である。また、該誘電体膜は、トランジスタ１０３上に形成される絶縁膜（図２に図示せず。）を用いる。なお、図２において、第２の酸化物半導体膜１１９と、透明導電膜１２０は概略同一形状のため、同じ実線を指している。
</p>
<p num="0041">
  このように容量素子１０５は、透光性を有する構成である。したがって、容量素子１０５を画素１０１内に大きく（大面積に）形成することができるため、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。
</p>
<p num="0042">
  例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有する構成であるため、該容量素子１０５を各画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ（ｐｉｘｅｌ  ｐｅｒ  ｉｎｃｈ）以上、さらには３００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。また、本発明の一態様は、開口率を向上させることができるため、バックライトなどの光源装置の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
</p>
<p num="0043">
  ここで、図２の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図３に示す。
</p>
<p num="0044">
  液晶表示装置の画素１０１の断面構造は以下の通りである。液晶表示装置は、第１の基板１０２上に形成される素子部と、第２の基板１５０上に形成される素子部と、該２つの素子部で挟まれる液晶層１６０とを有する。
</p>
<p num="0045">
  はじめに、第１の基板１０２上に設けられる素子部の構造について説明する。第１の基板１０２上に、トランジスタ１０３のゲート電極を含む走査線１０７と、走査線１０７と同一表面上に設けられている容量線１１５とが設けられている。走査線１０７及び容量線１１５上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に第１の酸化物半導体膜１１１が設けられており、容量素子１０５が形成される領域のゲート絶縁膜１２７上に第２の酸化物半導体膜１１９及び透明導電膜１２０が設けられている。なお、第１の酸化物半導体膜１１１上の一部の領域（より具体的には、ソース電極及びドレイン電極が接する領域）には、透明導電膜１１２ａ、１１２ｂが設けられている。
</p>
<p num="0046">
  また、透明導電膜１１２ａ、１１２ｂ、及びゲート絶縁膜１２７上にトランジスタ１０３のソース電極を含む信号線１０９と、トランジスタ１０３のドレイン電極を含む導電膜１１３とが設けられている。
</p>
<p num="0047">
  また、容量素子１０５が形成される領域のゲート絶縁膜１２７には容量線１１５に達する開口１２３が設けられており、開口１２３、ゲート絶縁膜１２７、及び透明導電膜１２０上に導電膜１２５が設けられている。
</p>
<p num="0048">
  また、ゲート絶縁膜１２７、信号線１０９、第１の酸化物半導体膜１１１、導電膜１１３、導電膜１２５、透明導電膜１２０上にトランジスタ１０３の保護絶縁膜及び透光性の容量素子１０５の誘電体として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。なお、絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられている。
</p>
<p num="0049">
  また、画素電極１２１及び絶縁膜１３２上に配向膜として機能する絶縁膜１５８が設けられている。なお、第１の基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
</p>
<p num="0050">
  本実施の形態に示す透光性を有する容量素子１０５は、一対の電極のうち一方の電極が第１の酸化物半導体膜１１１と同一表面上に形成される第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含み、一対の電極のうち他方の電極が画素電極１２１である。また、一対の電極間に設けられる誘電体膜が絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２である。
</p>
<p num="0051">
  図３に示す表示装置の構成とすることで、容量素子１０５が透光性を有する構成とすることで画素１０１内に容量素子を大きく（大面積に）形成することができる。また、容量素子１０５の一方の電極が第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含んで形成されるため、該電極の導電率を大きくすることができる。
</p>
<p num="0052">
  次に、図４に図３に示す表示装置の変形例について説明を行う。
</p>
<p num="0053">
  図４に示す表示装置は、図３に示す表示装置と容量素子１０５に用いる一方の電極の構成が異なり、該電極の構造が透明導電膜１２０のみの構成である。
</p>
<p num="0054">
  このような構成とすることで、容量素子１０５の透過率を向上させることができる。さらに、第１のトランジスタ１０３の第１の酸化物半導体膜１１１と信号線１０９及び導電膜１１３が接する領域には、透明導電膜１１２ａ、１１２ｂが形成されるため、第１の酸化物半導体膜１１１と信号線１０９及び導電膜１１３との接触抵抗を低減させることができる。
</p>
<p num="0055">
  以下に、図３及び図４に示す表示装置における、その他の構成要素について詳細を記載する。
</p>
<p num="0056">
  第１の基板１０２の材質などに大きな制限はないが、少なくとも、表示装置の作製工程において行う熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、ステンレス合金などに透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、第１の基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。
</p>
<p num="0057">
  走査線１０７及び容量線１１５は大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。
</p>
<p num="0058">
  走査線１０７及び容量線１１５の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
</p>
<p num="0059">
  また、走査線１０７及び容量線１１５の材料として、後述する画素電極１２１に適用可能な透明導電膜を用いてもよい。
</p>
<p num="0060">
  さらに、走査線１０７及び容量線１１５の材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。走査線１０７（トランジスタ１０３のゲート電極）として窒素を含む金属酸化物を用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なくとも第１の酸化物半導体膜１１１、及び第２の酸化物半導体膜１１９より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
</p>
<p num="0061">
  なお、走査線１０７及び容量線１１５において、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示装置の表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
</p>
<p num="0062">
  ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、第１の酸化物半導体膜１１１とゲート絶縁膜１２７との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも第１の酸化物半導体膜１１１と接する領域は酸化絶縁膜で形成することが好ましい。
</p>
<p num="0063">
  また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、第１の酸化物半導体膜１１１からの酸素の外部への拡散と、外部から当該酸化物半導体膜への水素、水等の侵入を防ぐことができる。酸素、水素、水等などに対するバリア性を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、窒化シリコンなどがある。
</p>
<p num="0064">
  また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７で羅列した酸化絶縁膜のいずれかを設けることが好ましい。
</p>
<p num="0065">
  第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０<sup>２１</sup>分子／ｃｍ<sup>３</sup>未満、好ましくは３×１０<sup>２１</sup>分子／ｃｍ<sup>３</sup>以下、さらに好ましくは１×１０<sup>２１</sup>分子／ｃｍ<sup>３</sup>以下であり、アンモニア分子の脱離量が１×１０<sup>２２</sup>分子／ｃｍ<sup>３</sup>未満、好ましくは５×１０<sup>２１</sup>分子／ｃｍ<sup>３</sup>以下、さらに好ましくは１×１０<sup>２１</sup>分子／ｃｍ<sup>３</sup>以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の、第１の酸化物半導体膜１１１への移動量を低減することが可能である。
</p>
<p num="0066">
  酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性がばらつくという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、第１の酸化物半導体膜１１１と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
</p>
<p num="0067">
  ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
</p>
<p num="0068">
  第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。
</p>
<p num="0069">
  第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。
</p>
<p num="0070">
  第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。又は、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。
</p>
<p num="0071">
  スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。
</p>
<p num="0072">
  第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物を用いることができる。
</p>
<p num="0073">
  ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
</p>
<p num="0074">
  また、酸化物半導体として、ＩｎＭＯ<sub>３</sub>（ＺｎＯ）<sub>ｍ</sub>（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。
</p>
<p num="0075">
  例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
</p>
<p num="0076">
  しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。
</p>
<p num="0077">
  ここで、酸化物半導体を用いたトランジスタの特徴について記載する。本発明の一態様の表示装置に用いる酸化物半導体を用いたトランジスタは、ｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧がマイナス方向に変動し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。
</p>
<p num="0078">
  そこで、第１の酸化物半導体膜１１１に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタ１０３がノーマリーオン特性となることを抑制することができ、表示装置の電気特性及び信頼性を向上させることができる。
</p>
<p num="0079">
  トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
</p>
<p num="0080">
  そこで、第１の酸化物半導体膜１１１は、水素をできる限り低減されていることが好ましい。具体的には、第１の酸化物半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０<sup>１８</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>未満、好ましくは１×１０<sup>１８</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下、より好ましくは５×１０<sup>１７</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下、さらに好ましくは１×１０<sup>１６</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下とする。
</p>
<p num="0081">
  また、第１の酸化物半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０<sup>１８</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下、好ましくは２×１０<sup>１６</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。
</p>
<p num="0082">
  また、第１の酸化物半導体膜１１１に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０<sup>１８</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下にすることが好ましい。
</p>
<p num="0083">
  このように、不純物（水素、窒素、アルカリ金属又はアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜を第１の酸化物半導体膜１１１とすることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。従って、良好な電気特性に有する表示装置を作製できる。また、信頼性を向上させた表示装置を作製することができる。
</p>
<p num="0084">
  なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０<sup>６</sup>μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０<sup>−１３</sup>Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
</p>
<p num="0085">
  また、透光性を有する容量素子１０５の一方の電極の一部として機能する透明導電膜１２０は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む材料を用いる。例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透明導電膜で設ける。透明導電膜１２０の膜厚は、透光性を有する容量素子１０５の一方の電極の一部として機能するため、抵抗値及び透過率を考慮し、実施者が適宜最適な膜厚を選択することができる。透明導電膜１２０の膜厚としては、例えば、１０〜５００ｎｍ、好ましくは、３０〜１００ｎｍとする。
</p>
<p num="0086">
  トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極を含む導電膜１１３、及び容量素子１０５の透明導電膜１２０と容量線１１５とを電気的に接続する導電膜１２５は、走査線１０７及び容量線１１５に適用できる材料を用いた、単層構造又は積層構造で設ける。
</p>
<p num="0087">
  トランジスタ１０３の保護絶縁膜、及び透光性を有する容量素子１０５の誘電体膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２は、ゲート絶縁膜１２７に適用できる材料を用いた絶縁膜である。特に、絶縁膜１２９及び絶縁膜１３１は酸化絶縁膜とし、絶縁膜１３２は窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ１０３（特に第１の酸化物半導体膜１１１）に侵入することを抑制できる。なお、絶縁膜１２９は設けない構造であってもよい。
</p>
<p num="0088">
  また、絶縁膜１２９及び絶縁膜１３１の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜で有ることが好ましい。このようにすることで、該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる該酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析とする。）によって測定される酸素分子の放出量が、１．０×１０<sup>１８</sup>分子／ｃｍ<sup>３</sup>以上ある酸化絶縁膜を用いることで、該酸化物半導体膜に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも第１の酸化物半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。
</p>
<p num="0089">
  絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。なお、絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して移動せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
</p>
<p num="0090">
  また、絶縁膜１２９は第１の酸化物半導体膜１１１と接することから、酸素を透過させるだけではなく、第１の酸化物半導体膜１１１との界面準位が低くなる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０<sup>１７</sup>ｓｐｉｎｓ／ｃｍ<sup>３</sup>以下、好ましくは５．０×１０<sup>１６</sup>ｓｐｉｎｓ／ｃｍ<sup>３</sup>以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。
</p>
<p num="0091">
  絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
</p>
<p num="0092">
  絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。
</p>
<p num="0093">
  なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）より得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０<sup>２０</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>未満、好ましくは１×１０<sup>１８</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以上１×１０<sup>２０</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>以下とすることが好ましい。このようにすることで、トランジスタ１０３に含まれる第１の酸化物半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
</p>
<p num="0094">
  絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けてもよい。該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０<sup>２１</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>未満であり、好ましくは３．０×１０<sup>２１</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>未満であり、さらに好ましくは１．０×１０<sup>２１</sup>ａｔｏｍｓ／ｃｍ<sup>３</sup>未満である窒化絶縁膜である。
</p>
<p num="0095">
  絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
</p>
<p num="0096">
  画素電極１２１は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む材料を用いる。例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透明導電膜で設ける。
</p>
<p num="0097">
  次に、第２の基板１５０上に設けられる素子部の構造について説明する。第２の基板１５０上に、遮光膜１５２と、遮光膜１５２上に画素電極１２１と対向して設けられる電極（対向電極１５４）が設けられている。また、対向電極１５４上に配向膜として機能する絶縁膜１５６が設けられている。
</p>
<p num="0098">
  第２の基板１５０は、第１の基板１０２と同様の材料を用いることができる。
</p>
<p num="0099">
  遮光膜１５２は、バックライト又は外部からの光がトランジスタ１０３に照射されることを抑制する。遮光膜１５２は、金属や、顔料を含む有機樹脂などの材料を用いて形成することができる。なお、遮光膜１５２は、画素１０１のトランジスタ１０３上の他、走査線駆動回路１０４、信号線駆動回路１０６（図１を参照。）等の画素部１００以外の領域に設けてもよい。
</p>
<p num="0100">
  なお、隣り合う遮光膜１５２の間に、所定の波長の光を透過させる機能を有する着色膜（カラーフィルターともいう。）を設けてもよい。さらには、遮光膜１５３及び着色膜と、対向電極１５４の間に、遮光膜１５３及び着色膜等からの不純物が液晶層１６０側への拡散を抑制するために、オーバーコート膜を設けてもよい。
</p>
<p num="0101">
  対向電極１５４は、画素電極１２１に示す透明導電膜を適宜用いて設ける。
</p>
<p num="0102">
  液晶素子１０８は、画素電極１２１、対向電極１５４、及び液晶層１６０を含む。なお、第１の基板１０２の素子部に設けられる配向膜として機能する絶縁膜１５８、及び第２の基板１５０の素子部に設けられる配向膜として機能する絶縁膜１５６によって、液晶層１６０が挟持されている。また、画素電極１２１及び対向電極１５４は液晶層１６０を介して重なる。
</p>
<p num="0103">
  また、上記表示装置において、偏光部材（偏光基板）の偏光軸を平行になるように設け、該表示装置の表示モードを、電圧を加えていない状態で液晶素子１０８がバックライトなどの光源装置の光を透過させないノーマリーブラックとすることで、画素１０１における遮光膜１５２を設ける領域を縮小できる、又は無くすことができる。この結果、画素密度が２００ｐｐｉ以上さらには３００ｐｐｉ以上である高解像度の表示装置のように１画素が小さい場合でも、開口率を向上させることができる。また、透光性を有する容量素子１０５を用いることでさらに開口率を向上させることができる。
</p>
<p num="0104">
  以上のように、容量素子１０５が透光性を有する構成とすることで、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。
</p>
<p num="0105">
  また、第１の酸化物半導体膜１１１とソース電極として機能する信号線１０９及びドレイン電極として機能する導電膜１１３との間に透明導電膜１１２ａ、１１２ｂが設けられる構成である。このような構成とすることで、酸化物半導体膜とソース電極及びドレイン電極との接触抵抗を低減させることができる。また、同時に該透明導電膜を用いて、透光性を有する容量素子の一方の電極を形成することができるため、作製工程を低減できる。
</p>
<p num="0106">
（実施の形態２）<br/>
  本実施の形態では、先の実施の形態１の図３に示す表示装置の第１の基板１０２上に設けられる素子部の作製方法について、図５及び図６を用いて説明する。
</p>
<p num="0107">
〈表示装置の作製方法〉<br/>
  まず、第１の基板１０２に走査線１０７及び容量線１１５を形成し、走査線１０７及び容量線１１５を覆うように後にゲート絶縁膜１２７に加工される絶縁膜１２６を形成し、絶縁膜１２６の走査線１０７と重畳する領域に第１の酸化物半導体膜１１１と透明導電膜１１２との積層を形成し、後に容量素子１０５が形成される領域に第２の酸化物半導体膜１１９と透明導電膜１２０との積層を形成する（図５（Ａ）参照）。
</p>
<p num="0108">
  なお、後に容量素子１０５が形成される領域に第２の酸化物半導体膜１１９を形成しないことで、図４に示す本発明の一態様である表示装置を作製することができる。
</p>
<p num="0109">
  走査線１０７及び容量線１１５は、実施の形態１に列挙した材料を用いて導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。該導電膜は、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、該導電膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。
</p>
<p num="0110">
  絶縁膜１２６は、ゲート絶縁膜１２７に適用可能な材料を用いて、ＰＥ−ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。
</p>
<p num="0111">
  第１の酸化物半導体膜１１１、第２の酸化物半導体膜１１９、透明導電膜１１２、及び透明導電膜１２０は、実施の形態１に列挙した酸化物半導体膜と、実施の形態１に列挙した透明導電膜を用いて、酸化物半導体膜と透明導電膜の積層膜を形成し、該透明導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。酸化物半導体膜と透明導電膜の積層構造とすることで、例えば、マスクとして、フォトリソグラフィ工程によって形成したレジストマスクを用いて加工する場合、チャネル形成領域が形成される第１の酸化物半導体膜１１１に直接レジストマスクが接しないため、該レジストマスク中に混入している不純物等が第１の酸化物半導体膜１１１に付着する可能性が低減されるため、好適である。
</p>
<p num="0112">
  また、酸化物半導体膜及び透明導電膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。なお、酸化物半導体膜及び透明導電膜は、例えば、マルチテャンバータイプのスパッタリング装置を用いて、真空中で連続して形成すると好適である。
</p>
<p num="0113">
  スパッタリング法で上記酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
</p>
<p num="0114">
  また、酸化物半導体膜及び透明導電膜の加工は、ドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。
</p>
<p num="0115">
  第１の酸化物半導体膜１１１、第２の酸化物半導体膜１１９、透明導電膜１１２、及び透明導電膜１２０を形成した後に、加熱処理をし、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の脱水素化又は脱水化をすることが好ましい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、該加熱処理は第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に加工する前の酸化物半導体膜、または酸化物半導体膜と透明導電膜の積層膜に行ってもよい。
</p>
<p num="0116">
  また、上記加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
</p>
<p num="0117">
  上記加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とする。
</p>
<p num="0118">
  なお、第１の基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜を設ける場合、該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化アルミニウムなどで形成することで、第１の基板１０２から不純物、代表的にはアルカリ金属、水、水素などが第１の酸化物半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法又はＰＥ−ＣＶＤ法を用いて形成することができる。
</p>
<p num="0119">
  次に、絶縁膜１２６に容量線１１５に達する開口１２３を形成する。なお、絶縁膜１２６は、開口１２３が設けられることでゲート絶縁膜１２７となる。その後、トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極を含む導電膜１１３、透明導電膜１２０と容量線１１５と、を電気的に接続する導電膜１２５を形成する。また、信号線１０９、導電膜１１３、及び導電膜１２５を形成する際に、同時に信号線１０９と導電膜１１３間の透明導電膜１１２を加工し、透明導電膜１１２ａ及び透明導電膜１１２ｂを形成する（図５（Ｂ）参照）。
</p>
<p num="0120">
  開口１２３は、絶縁膜１２６の容量線１１５と重畳する領域の一部が露出されるようにマスクを形成し、該マスクを用いて加工することで形成できる。なお、該マスク及び該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
</p>
<p num="0121">
  信号線１０９、導電膜１１３及び導電膜１２５は、信号線１０９、導電膜１１３及び導電膜１２５に適用できる材料を用いて導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。該マスク及び該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
</p>
<p num="0122">
  透明導電膜１１２ａ及び透明導電膜１１２ｂは、透明導電膜１１２を加工することで形成できる。透明導電膜１１２の加工は、信号線１０９、導電膜１１３、及び導電膜１２５を形成した後、所望の領域にマスクを形成し、該マスクを用いて加工することにより形成できる。ただし、信号線１０９、導電膜１１３、及び導電膜１２５と、透明導電膜１１２を加工するマスクを別マスクで形成するとマスク枚数が増加するため、同一のマスクで形成すると好適である。同一のマスクでの形成方法としては、例えば、信号線１０９、導電膜１１３、及び導電膜１２５を形成する際に、多階調マスク（ハーフトーンマスク、またはグレートーンマスクともいう）を用いると、製造工程が増加せずに、透明導電膜１１２を加工（分断）できるため好適である。
</p>
<p num="0123">
  なお、透明導電膜１１２を加工する際に、第１の酸化物半導体膜１１１も加工され、凹型の形状となることがある。
</p>
<p num="0124">
  上記の工程によって、第１の酸化物半導体膜１１１上の透明導電膜１１２の一部が取り除かれ、トランジスタ１０３に形成されるチャネル領域は、第１の酸化物半導体膜１１１のみとなる。
</p>
<p num="0125">
  また、トランジスタ１０３のソース電極を含む信号線１０９と、第１の酸化物半導体膜１１１の間には、透明導電膜１１２ａが形成されており、トランジスタ１０３のドレイン電極を含む導電膜１１３と、第１の酸化物半導体膜１１１の間には、透明導電膜１１２ｂが形成されている。透明導電膜１１２ａ、及び透明導電膜１１２ｂにより、第１の酸化物半導体膜１１１とソース電極及びドレイン電極との接触抵抗を低くすることができるため、好適である。
</p>
<p num="0126">
  次に、第１の酸化物半導体膜１１１、透明導電膜１２０、信号線１０９、導電膜１１３、導電膜１２５、及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図６（Ａ）参照）。
</p>
<p num="0127">
  なお、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３は真空中で連続して形成することが好ましい。このようにすることで、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３のそれぞれの界面に不純物が混入することを抑制することができる。また、図６（Ａ）において、絶縁膜１２８と絶縁膜１３０の界面は破線で表している。絶縁膜１２８と絶縁膜１３０に用いる材料が同種の組成である場合、絶縁膜１２８と絶縁膜１３０の界面が明確に分からない場合がある。
</p>
<p num="0128">
  絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＰＥ−ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、絶縁膜１３１に適用可能な材料を用いて形成できる。絶縁膜１３３は、絶縁膜１３２に適用可能な材料を用いて形成できる。
</p>
<p num="0129">
  絶縁膜１２８（絶縁膜１２９）に第１の酸化物半導体膜１１１との界面準位密度が低くなる酸化絶縁膜を適用する場合、絶縁膜１２８（絶縁膜１２９）は以下の形成条件を用いて形成できる。なお、ここでは該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。形成条件は、ＰＥ−ＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件である。
</p>
<p num="0130">
  シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
</p>
<p num="0131">
  なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜１２８（絶縁膜１２９）に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドを低減することができる。絶縁膜１３０（絶縁膜１３１）から移動する酸素は、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドが低減されていると、絶縁膜１３０（絶縁膜１３１）に含まれる酸素を効率よく第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９へ移動させ、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
</p>
<p num="0132">
  絶縁膜１３０（絶縁膜１３１）を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０（絶縁膜１３１）は以下の形成条件を用いて形成できる。なお、ここでは該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。形成条件は、ＰＥ−ＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ<sup>２</sup>以上０．５Ｗ／ｃｍ<sup>２</sup>以下、さらに好ましくは０．２５Ｗ／ｃｍ<sup>２</sup>以上０．３５Ｗ／ｃｍ<sup>２</sup>以下の高周波電力を供給する、ことである。
</p>
<p num="0133">
  絶縁膜１３０（絶縁膜１３１）の原料ガスは、絶縁膜１２８（絶縁膜１２９）に適用できる原料ガスとすることができる。
</p>
<p num="0134">
  絶縁膜１３０（絶縁膜１３１）の形成条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、第１の酸化物半導体膜１１１上に絶縁膜１２８（絶縁膜１２９）が設けられている。このため、絶縁膜１３０（絶縁膜１３１）の形成工程において、絶縁膜１２８（絶縁膜１２９）が第１の酸化物半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０（絶縁膜１３１）を形成しても、第１の酸化物半導体膜１１１へのダメージを抑制できる。
</p>
<p num="0135">
  また、絶縁膜１３０（絶縁膜１３１）は、膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３０（絶縁膜１３１）は、絶縁膜１２８（絶縁膜１２９）より厚く設けることが好ましい。絶縁膜１２８（絶縁膜１２９）を設けることで絶縁膜１３０（絶縁膜１３１）を厚く設ける場合でも被覆性を良好にすることができる。
</p>
<p num="0136">
  絶縁膜１３３（絶縁膜１３２）を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３（絶縁膜１３２）は以下の形成条件を用いて形成できる。なお、ここでは該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する、ことである。
</p>
<p num="0137">
  絶縁膜１３３（絶縁膜１３２）の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
</p>
<p num="0138">
  少なくとも絶縁膜１３０（絶縁膜１３１）を形成した後に加熱処理を行い、絶縁膜１２８（絶縁膜１２９）又は絶縁膜１３０（絶縁膜１３１）に含まれる過剰酸素を第１の酸化物半導体膜１１１に移動させ、第１の酸化物半導体膜１１１の酸素欠損を補填することが好ましい。なお、該加熱処理は、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
</p>
<p num="0139">
  次に、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７を形成する。開口１１７の形成により、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３は、各々分断され絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２となる。その後、導電膜１１３、及び絶縁膜１３２上に透光性の導電膜を形成し、所望の領域に加工することで、画素電極１２１を形成する（図６（Ｂ）参照）。
</p>
<p num="0140">
  開口１１７は、開口１２３と同様にして形成することができる。また、画素電極１２１は、実施の形態１に列挙した材料を用い、開口１１７を介して導電膜１１３に接する透光性の導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。なお、該マスク及び該加工は、走査線１０７、及び容量線１１５と同じようにして行うことができる。
</p>
<p num="0141">
  以上の工程によって、本発明の一態様である表示装置を形成することができる。
</p>
<p num="0142">
  以上のように、容量素子１０５が透光性を有する構成とすることで、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。
</p>
<p num="0143">
  また、第１の酸化物半導体膜１１１とソース電極として機能する信号線１０９及びドレイン電極として機能する導電膜１１３との間に透明導電膜１１２ａ、１１２ｂが設けられる構成である。このような構成とすることで、酸化物半導体膜とソース電極及びドレイン電極との接触抵抗を低減させることができる。また、同時に該透明導電膜を用いて、透光性を有する容量素子の一方の電極を形成することができるため、作製工程を低減できる。
</p>
<p num="0144">
  本実施の形態は、他の実施の形態に示す構成等と適宜組み合わせて用いても良い。
</p>
<p num="0145">
（実施の形態３）<br/>
  本実施の形態においては、本発明の一態様である表示装置について、実施の形態１及び実施の形態２に示す構成と異なる構成について、図７乃至図１３を用いて説明する。なお、図７乃至図１３に示す表示装置においては、液晶層および対向側の第２の基板に形成される素子等については、図３に示す構成と同様であるため、省略して図示している。
</p>
<p num="0146">
〈表示装置の構成の変形例１〉<br/>
  まず、図７および図８を用いて表示装置の構成の変形例１について説明を行う。ここでは、図２および図３で説明した容量素子１０５と異なる容量素子１４５についてのみ説明する。図７は画素１４１の上面図であり、図８は図７の一点鎖線Ｃ１−Ｃ２間、および一点鎖線Ｄ１−Ｄ２間の断面図である。
</p>
<p num="0147">
  画素１４１において、容量素子１４５の一方の電極として機能する第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０は、容量線１１５と開口１４３において直接接している。図３に示す容量素子１０５のように、導電膜１２５を介さずに第２の酸化物半導体膜１１９及び透明導電膜１２０と、容量線１１５が直接接しており、遮光膜となる導電膜１２５が形成されないため、画素１４１の開口率をさらに高めることができる。
</p>
<p num="0148">
  また、図８においては、開口１４３を容量線１１５上にのみ設けたが、図９に示すように、容量線１１５及び第１の基板１０２のそれぞれ一部が露出するように開口を設け、容量線１１５及び第１の基板１０２上に第２の酸化物半導体膜１１９を形成して、第２の酸化物半導体膜１１９が容量線１１５と接する面積を増大させてもよい。
</p>
<p num="0149">
〈表示装置の構成の変形例２〉<br/>
  次に、図１０および図１１を用いて表示装置の構成の変形例２について説明を行う。ここでは、図２および図３で説明した容量素子１０５と異なる容量素子１７５について説明する。図１０は画素１７１の上面図であり、図１１は図１０の一点鎖線Ｅ１−Ｅ２間、および一点鎖線Ｆ１−Ｆ２間の断面図である。
</p>
<p num="0150">
  画素１７１において、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２に透明導電膜１２０に達する開口１３９が設けられ、ゲート絶縁膜１２７、絶縁膜１２９、絶縁膜１３１、絶縁膜１３２に導電膜１３５に達する開口１３８が設けられている。また、開口１３９、開口１３８、および絶縁膜１３２を覆うように導電膜１３７が形成されている。
</p>
<p num="0151">
  容量素子１７５は、画素電極１２４が一方の電極として機能し、第２の酸化物半導体膜１１９及び透明導電膜１２０が他方の電極として機能する。なお、第２の酸化物半導体膜１１９及び透明導電膜１２０は、画素電極１２４と同一工程で形成された導電膜１３７を介して、走査線１０７と同一工程で形成された導電膜１３５と接続されている。このような接続方法とすることで、開口１１７、開口１３９、および開口１３８を同一工程で形成できるため、マスク枚数を削減することができる。
</p>
<p num="0152">
〈表示装置の構成の変形例３〉<br/>
  次に、図１２および図１３を用いて表示装置の構成の変形例３について説明を行う。ここでは、図１０および図１１で説明した容量素子１７５と異なる容量素子１８５について説明する。図１２は画素１８１の上面図であり、図１３は図１２の一点鎖線Ｇ１−Ｇ２間、および一点鎖線Ｈ１−Ｈ２間の断面図である。
</p>
<p num="0153">
  画素１８１において、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２に導電膜１１３と同一工程で形成される導電膜１４８に達する開口１４９が設けられ、ゲート絶縁膜１２７、絶縁膜１２９、絶縁膜１３１、絶縁膜１３２に導電膜１３５に達する開口１３８が設けられている。また、開口１３８、開口１４９、および絶縁膜１３２を覆うように導電膜１３７が形成されている。
</p>
<p num="0154">
  容量素子１８５は、画素電極１２４が一方の電極として機能し、第２の酸化物半導体膜１１９及び透明導電膜１２０が他方の電極として機能する。なお、第２の酸化物半導体膜１１９及び透明導電膜１２０は、導電膜１４８および画素電極１２４と同一工程で形成された導電膜１３７を介して、走査線１０７と同一工程で形成された導電膜１３５と接続されている。このような接続方法とすることで、開口１１７、開口１４９、および開口１３８を同一工程で形成できるため、マスク枚数を削減することができる。また、透明導電膜１２０と導電膜１３７との間に導電膜１４８を形成することによって、接続抵抗を低減させることができる。
</p>
<p num="0155">
  なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
</p>
<p num="0156">
（実施の形態４）<br/>
  本実施の形態においては、本発明の一態様である表示装置について、用いることのできる酸化物半導体膜について、以下詳細に説明を行う。
</p>
<p num="0157">
  酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
</p>
<p num="0158">
  まずは、ＣＡＡＣ−ＯＳ膜について説明する。
</p>
<p num="0159">
  ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
</p>
<p num="0160">
  ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
</p>
<p num="0161">
  ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
</p>
<p num="0162">
  一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
</p>
<p num="0163">
  断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
</p>
<p num="0164">
  なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
</p>
<p num="0165">
  また、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ<sup>２</sup>以上、５μｍ<sup>２</sup>以上または１０００μｍ<sup>２</sup>以上となる結晶領域が観察される場合がある。
</p>
<p num="0166">
  ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ<sub>４</sub>の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ<sub>４</sub>の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
</p>
<p num="0167">
  一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ<sub>４</sub>の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ<sub>４</sub>の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
</p>
<p num="0168">
  以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
</p>
<p num="0169">
  なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
</p>
<p num="0170">
  また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
</p>
<p num="0171">
  なお、ＩｎＧａＺｎＯ<sub>４</sub>の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
</p>
<p num="0172">
  ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
</p>
<p num="0173">
  また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
</p>
<p num="0174">
  不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
</p>
<p num="0175">
  また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
</p>
<p num="0176">
  次に、微結晶酸化物半導体膜について説明する。
</p>
<p num="0177">
  微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
</p>
<p num="0178">
  ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
</p>
<p num="0179">
  ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
</p>
<p num="0180">
  なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
</p>
<p num="0181">
  なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
</p>
<p num="0182">
（実施の形態５）<br/>
  本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタに適用することができるトランジスタの構造について、図１４を用いて説明を行う。なお、本実施の形態に示すトランジスタの構造については、画素を構成するトランジスタ、および／または駆動回路を構成するトランジスタに適用することができる。
</p>
<p num="0183">
  図１４（Ａ）に示すトランジスタ１９０は、第１の基板１０２上に、ゲート電極を含む走査線１０７と、走査線１０７上に設けられるゲート絶縁膜１２７と、ゲート絶縁膜１２７上に設けられる第１の酸化物半導体膜１１１と、ゲート絶縁膜１２７及び第１の酸化物半導体膜１１１上に設けられるトランジスタ１９０のソース電極を含む信号線１０９と、ゲート絶縁膜１２７及び第１の酸化物半導体膜１１１上に設けられるトランジスタ１９０のドレイン電極を含む導電膜１１３と、を有する。また、第１の酸化物半導体膜１１１と信号線１０９の間には、透明導電膜１１２ａが設けられており、第１の酸化物半導体膜１１１と導電膜１１３の間には、透明導電膜１１２ｂが設けられている。
</p>
<p num="0184">
  また、トランジスタ１９０は、ゲート絶縁膜１２７、第１の酸化物半導体膜１１１、信号線１０９、及び導電膜１１３上に設けられる絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられ、絶縁膜１３２上に第１の酸化物半導体膜１１１と重畳する領域に導電膜１８７が設けられている。
</p>
<p num="0185">
  このような構成とすることで、トランジスタ１９０は、ゲート電極を含む走査線１０７を第１のゲート電極として用い、導電膜１８７を第２のゲート電極として用いる、所謂デュアルゲート構造のトランジスタとすることができる。なお、本実施の形態においては、２つのゲート電極の構造について説明したが、これに限定されない。例えば、３つ以上のゲート電極を有するマルチゲートのトランジスタとすることもできる。
</p>
<p num="0186">
  また、トランジスタ１９０は、導電膜１８７を第１の酸化物半導体膜１１１のチャネル形成領域と重なる位置に設けることによって、信頼性試験（例えば、ＢＴ（Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）前後におけるトランジスタ１９０のしきい値電圧の変動量を低減することができる。また、導電膜１８７の電位は、共通電位、ＧＮＤ電位、または任意の電位とすることができる。また、該導電膜１８７に電位を与えることで、トランジスタ１９０のしきい値電圧を制御することができる。または、ゲート電極及び導電膜１８７を接続し、これらを同電位として、導電膜１８７を第２のゲート電極として機能させてもよい。導電膜１８７を設けることで、周囲の電界の変化が第１の酸化物半導体膜１１１へ与える影響を軽減し、トランジスタの信頼性を向上させることができる。
</p>
<p num="0187">
  導電膜１８７は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料及び方法により形成することができる。
</p>
<p num="0188">
  図１４（Ｂ）に示すトランジスタ１９５は、第１の基板１０２上に、ゲート電極を含む走査線１０７と、走査線１０７上に設けられるゲート絶縁膜１２７と、ゲート絶縁膜１２７上に設けられる複数の酸化物により構成された多層膜１９９と、ゲート絶縁膜１２７及び多層膜１９９上に設けられるトランジスタ１９０のソース電極を含む信号線１０９と、ゲート絶縁膜１２７及び多層膜１９９上に設けられるトランジスタ１９５のドレイン電極を含む導電膜１１３と、を有する。また、多層膜１９９と信号線１０９の間には、透明導電膜１１２ａが設けられており、多層膜１９９と導電膜１１３の間には、透明導電膜１１２ｂが設けられている。
</p>
<p num="0189">
  また、トランジスタ１９５上、より詳しくはゲート絶縁膜１２７、多層膜１９９、信号線１０９、及び導電膜１１３上に設けられる絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。
</p>
<p num="0190">
  図１４（Ｂ）に示すトランジスタ１９５は、第１の酸化物半導体膜１１１の構成が多層膜１９９となっている点が、先の実施の形態に示すトランジスタと異なる。
</p>
<p num="0191">
  本実施の形態においては、多層膜１９９は、第１の酸化物膜乃至第３の酸化物膜を用いる３層構造とした場合について例示している。なお、第１の酸化物膜乃至第３の酸化物膜とし、該酸化物膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。
</p>
<p num="0192">
  本実施の形態において、多層膜１９９は、ゲート絶縁膜１２７上に接して設けられる第１の酸化物膜１９９ａと、第１の酸化物膜１９９ａ上に設けられる第２の酸化物膜１９９ｂと、第２の酸化物膜１９９ｂ上に設けられる第３の酸化物膜１９９ｃと、を含み構成されている。
</p>
<p num="0193">
  第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃを構成する材料は、ＩｎＭ<sub>１ｘ</sub>Ｚｎ<sub>ｙ</sub>Ｏ<sub>ｚ</sub>（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ<sub>１</sub>＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。ただし、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩｎＭ<sub>１Ｘ</sub>Ｚｎ<sub>Ｙ</sub>Ｏ<sub>Ｚ</sub>で表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れがあり、不適である。
</p>
<p num="0194">
  また、第２の酸化物膜１９９ｂを構成する材料は、ＩｎＭ<sub>２ｘ</sub>Ｚｎ<sub>ｙ</sub>Ｏ<sub>ｚ</sub>（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
</p>
<p num="0195">
  第１の酸化物膜１９９ａの伝導帯及び第３の酸化物膜１９９ｃの伝導帯に比べて第２の酸化物膜１９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物膜の材料を適宜選択する。
</p>
<p num="0196">
  なお、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃに用いることのできる材料の一例としては、酸化物半導体膜があり、該酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素はドナーとなる。
</p>
<p num="0197">
  シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。このため、各酸化物半導体膜に含まれるシリコン及び炭素それぞれの濃度は３×１０<sup>１８</sup>／ｃｍ<sup>３</sup>以下、好ましくは３×１０<sup>１７</sup>／ｃｍ<sup>３</sup>以下とする。特に、第２の酸化物膜１９９ｂに第１４族元素が多く混入しないように、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃで、キャリアパスとなる第２の酸化物膜１９９ｂを挟む、または囲む構成とすることが好ましい。即ち、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃは、シリコン、炭素等の第１４族元素が第２の酸化物膜１９９ｂに混入することを防ぐバリア膜とも呼べる。
</p>
<p num="0198">
  例えば、第１の酸化物膜１９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物膜１９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物膜１９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。なお、第３の酸化物膜１９９ｃは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である酸化物ターゲットを用いたスパッタリング法によって形成できる。
</p>
<p num="0199">
  または、第１の酸化物膜１９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とし、第２の酸化物膜１９９ｂを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とし、第３の酸化物膜１９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とした、３層構造としてもよい。
</p>
<p num="0200">
  第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃの構成元素は同一であるため、第２の酸化物膜１９９ｂは、第１の酸化物膜１９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物膜１９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
</p>
<p num="0201">
  また、第１の酸化物膜１９９ａの伝導帯及び第３の酸化物膜１９９ｃの伝導帯に比べて第２の酸化物膜１９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
</p>
<p num="0202">
  また、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃのいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
</p>
<p num="0203">
  また、少なくともチャネル形成領域となりうる第２の酸化物膜１９９ｂはＣＡＡＣ−ＯＳであることが好ましい。また、バックチャネル側の酸化物膜、本実施の形態では、第３の酸化物膜１９９ｃは、アモルファス又はＣＡＡＣ−ＯＳであることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
</p>
<p num="0204">
  なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
</p>
<p num="0205">
  なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
</p>
<p num="0206">
（実施の形態６）<br/>
  本発明の一態様である表示装置は、さまざまな電子機器（遊技機も含む。）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図１５に示す。
</p>
<p num="0207">
  図１５（Ａ）は、表示部を有するテーブルを示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
</p>
<p num="0208">
  上記実施の形態のいずれかに示す表示装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
</p>
<p num="0209">
  表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する表示装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
</p>
<p num="0210">
  また、筐体９００１に設けられるヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
</p>
<p num="0211">
  図１５（Ｂ）は、テレビジョン装置を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
</p>
<p num="0212">
  テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
</p>
<p num="0213">
  図１５（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間または受信者間同士など）の情報通信を行うことも可能である。
</p>
<p num="0214">
  上記実施の形態のいずれかに示す表示装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
</p>
<p num="0215">
  図１５（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
</p>
<p num="0216">
  上記実施の形態のいずれかに示す表示装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができる。
</p>
<p num="0217">
  図１６（Ａ）および図１６（Ｂ）は２つ折り可能なタブレット型端末である。図１６（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
</p>
<p num="0218">
  上記実施の形態のいずれかに示す表示装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
</p>
<p num="0219">
  表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
</p>
<p num="0220">
  また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
</p>
<p num="0221">
  また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
</p>
<p num="0222">
  また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
</p>
<p num="0223">
  また、図１６（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
</p>
<p num="0224">
  図１６（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図１６（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
</p>
<p num="0225">
  なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
</p>
<p num="0226">
  また、この他にも図１６（Ａ）および図１６（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
</p>
<p num="0227">
  タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の一面または二面に効率的なバッテリー９６３５の充電を行う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
</p>
<p num="0228">
  また、図１６（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図１６（Ｃ）にブロック図を示し説明する。図１６（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１６（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
</p>
<p num="0229">
  まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
</p>
<p num="0230">
  なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
</p>
<p num="0231">
  なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
</p>
</description-of-embodiments>
<reference-signs-list>
<p num="0232">
１００    画素部<br/>
１０１    画素<br/>
１０２    第１の基板<br/>
１０３    トランジスタ<br/>
１０４    走査線駆動回路<br/>
１０５    容量素子<br/>
１０６    信号線駆動回路<br/>
１０７    走査線<br/>
１０８    液晶素子<br/>
１０９    信号線<br/>
１１１    酸化物半導体膜<br/>
１１２    透明導電膜<br/>
１１２ａ    透明導電膜<br/>
１１２ｂ    透明導電膜<br/>
１１３    導電膜<br/>
１１５    容量線<br/>
１１７    開口<br/>
１１９    酸化物半導体膜<br/>
１２０    透明導電膜<br/>
１２１    画素電極<br/>
１２３    開口<br/>
１２４    画素電極<br/>
１２５    導電膜<br/>
１２６    絶縁膜<br/>
１２７    ゲート絶縁膜<br/>
１２８    絶縁膜<br/>
１２９    絶縁膜<br/>
１３０    絶縁膜<br/>
１３１    絶縁膜<br/>
１３２    絶縁膜<br/>
１３３    絶縁膜<br/>
１３５    導電膜<br/>
１３７    導電膜<br/>
１３８    開口<br/>
１３９    開口<br/>
１４１    画素<br/>
１４３    開口<br/>
１４５    容量素子<br/>
１４８    導電膜<br/>
１４９    開口<br/>
１５０    第２の基板<br/>
１５２    遮光膜<br/>
１５３    遮光膜<br/>
１５４    対向電極<br/>
１５６    絶縁膜<br/>
１５８    絶縁膜<br/>
１６０    液晶層<br/>
１７１    画素<br/>
１７５    容量素子<br/>
１８１    画素<br/>
１８５    容量素子<br/>
１８７    導電膜<br/>
１９０    トランジスタ<br/>
１９５    トランジスタ<br/>
１９９    多層膜<br/>
１９９ａ    酸化物膜<br/>
１９９ｂ    酸化物膜<br/>
１９９ｃ    酸化物膜<br/>
９０００    テーブル<br/>
９００１    筐体<br/>
９００２    脚部<br/>
９００３    表示部<br/>
９００４    表示ボタン<br/>
９００５    電源コード<br/>
９０３３    具<br/>
９０３４    スイッチ<br/>
９０３５    電源スイッチ<br/>
９０３６    スイッチ<br/>
９０３８    操作スイッチ<br/>
９１００    テレビジョン装置<br/>
９１０１    筐体<br/>
９１０３    表示部<br/>
９１０５    スタンド<br/>
９１０７    表示部<br/>
９１０９    操作キー<br/>
９１１０    リモコン操作機<br/>
９２０１    本体<br/>
９２０２    筐体<br/>
９２０３    表示部<br/>
９２０４    キーボード<br/>
９２０５    外部接続ポート<br/>
９２０６    ポインティングデバイス<br/>
９６３０    筐体<br/>
９６３１    表示部<br/>
９６３１ａ    表示部<br/>
９６３１ｂ    表示部<br/>
９６３２ａ    領域<br/>
９６３２ｂ    領域<br/>
９６３３    太陽電池<br/>
９６３４    充放電制御回路<br/>
９６３５    バッテリー<br/>
９６３６    ＤＣＤＣコンバータ<br/>
９６３７    コンバータ<br/>
９６３８    操作キー<br/>
９６３９    ボタン
</p>
</reference-signs-list>
</description><claims>
<claim num="1">
<claim-text>
  第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、<br/>
  一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、<br/>
  前記トランジスタと電気的に接続される画素電極と、を有し、<br/>
  前記容量素子において、<br/>
  前記一対の電極の一方が前記第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、前記第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、<br/>
  前記一対の電極の他方が前記画素電極である<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="2">
<claim-text>
  第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、<br/>
  一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、<br/>
  前記トランジスタと電気的に接続される画素電極と、を有し、<br/>
  前記トランジスタは、<br/>
  ゲート電極と、<br/>
  前記ゲート電極上に形成されるゲート絶縁膜と、<br/>
  前記ゲート絶縁膜上に形成される前記第１の酸化物半導体膜と、<br/>
  前記第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、<br/>
  を有し、<br/>
  前記容量素子において、<br/>
  前記一対の電極の一方が前記第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、前記第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、<br/>
  前記一対の電極の他方が前記画素電極である<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="3">
<claim-text>
  請求項２において、<br/>
  前記ソース電極及び前記ドレイン電極と、前記第１の酸化物半導体膜と、の間に、前記透明導電膜を有する<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="4">
<claim-text>
  第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、<br/>
  一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、<br/>
  前記トランジスタと電気的に接続された画素電極と、を有し、<br/>
  前記トランジスタは、<br/>
  ゲート電極と、<br/>
  前記ゲート電極上に形成されるゲート絶縁膜と、<br/>
  前記ゲート絶縁膜上に形成される前記第１の酸化物半導体膜と、<br/>
  前記第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、<br/>
  前記第１の酸化物半導体膜と前記ソース電極及び前記ドレイン電極との間に接して形成される透明導電膜と、を有し、<br/>
  前記容量素子において、<br/>
  前記一対の電極の一方が前記透明導電膜であり、前記一対の電極の他方が前記画素電極である<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="5">
<claim-text>
  請求項１乃至請求項４のいずれか一において、<br/>
  前記第１の酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物である<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="6">
<claim-text>
  請求項１乃至請求項４のいずれか一において、<br/>
  前記画素電極は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="7">
<claim-text>
  請求項１乃至請求項４のいずれか一において、<br/>
  前記透明導電膜は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="8">
<claim-text>
  請求項１乃至請求項４のいずれか一において、<br/>
  前記透明導電膜と前記画素電極は、同一の組成を含む酸化物である<br/>
  ことを特徴とする表示装置。
</claim-text>
</claim>
<claim num="9">
<claim-text>
  請求項１乃至請求項８のいずれか一に記載の表示装置を用いた電子機器。
</claim-text>
</claim>
</claims><abstract>
  <p num="">【課題】開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。<br/>【解決手段】第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極である。<br/>【選択図】図３</p>
</abstract><drawings>
<figure num="1">
<img id="000003" he="90" wi="78" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="2">
<img id="000004" he="94" wi="76" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="3">
<img id="000005" he="123" wi="79" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="4">
<img id="000006" he="122" wi="79" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="5">
<img id="000007" he="123" wi="79" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="6">
<img id="000008" he="123" wi="84" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="7">
<img id="000009" he="95" wi="77" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="8">
<img id="000010" he="122" wi="77" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="9">
<img id="000011" he="122" wi="79" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="10">
<img id="000012" he="95" wi="78" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="11">
<img id="000013" he="122" wi="77" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="12">
<img id="000014" he="97" wi="77" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="13">
<img id="000015" he="122" wi="80" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="14">
<img id="000016" he="103" wi="76" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="15">
<img id="000017" he="122" wi="80" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
<figure num="16">
<img id="000018" he="107" wi="79" file="2014089444.tif" img-format="tif" img-content="drawing"/>
</figure>
</drawings><jp:overflow><p num="">(51)Int.Cl.                             ＦＩ                                    テーマコード（参考）<br/>                                           Ｇ０９Ｆ   9/30    ３３８                      <br/><br/>Ｆターム(参考) 5F110 AA30  BB01  CC07  DD01  DD02  DD03  DD04  DD05  DD12  DD13 <br/>                     DD14  DD15  EE01  EE02  EE03  EE04  EE06  EE07  EE11  EE14 <br/>                     EE15  EE42  EE43  EE44  EE45  FF01  FF02  FF03  FF04  FF05 <br/>                     FF09  FF28  FF30  GG01  GG06  GG07  GG12  GG13  GG14  GG15 <br/>                     GG16  GG17  GG19  GG22  GG28  GG29  GG32  GG34  GG35  GG42 <br/>                     GG43  GG58  HL07  NN03  NN04  NN05  NN22  NN23  NN24  NN28 <br/>                     NN34  NN35  NN40  NN73  QQ02  QQ09 <br/></p></jp:overflow></jp-official-gazette>
