


### 1. [[Data path desing CPU - project Digitali UNISA]]
- Desarrollo del diseño de un CPU simple sin control ni pipeline


### 2. [[Data path with pipeline - project Digitali UNISA]]
- Desarrollo del CPU con Pipeline, pero sin control


### 3. [[Control and coordination of the data path CPU- project Digitali UNISA]]
- Desarrollo del control para la CPU con y sin pipeline


### 4. [[Description and analysis CPU RISC-V - project Digitali UNISA]]
- Creación del bloque que une todos los bloques ya creados y pruebas exhaustivas del CPU con pipeline .
	- Aqui tambien se incluyen pruebas de codigo