[Inputs]
clk
clr
[Outputs]
enable
[BiDir]
[ATTRIBUTES]
VeriModel pulse_generator

