Fitter report for au_filter
Sat Jul 16 17:16:17 2022
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ALTSYNCRAM
 28. |au_filter|equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|ALTSYNCRAM
 29. |au_filter|equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|ALTSYNCRAM
 30. |au_filter|equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|ALTSYNCRAM
 31. |au_filter|equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|ALTSYNCRAM
 32. |au_filter|equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|ALTSYNCRAM
 33. |au_filter|equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|ALTSYNCRAM
 34. |au_filter|equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|ALTSYNCRAM
 35. |au_filter|equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|ALTSYNCRAM
 36. Fitter DSP Block Usage Summary
 37. DSP Block Details
 38. Routing Usage Summary
 39. LAB Logic Elements
 40. LAB-wide Signals
 41. LAB Signals Sourced
 42. LAB Signals Sourced Out
 43. LAB Distinct Inputs
 44. I/O Rules Summary
 45. I/O Rules Details
 46. I/O Rules Matrix
 47. Fitter Device Options
 48. Operating Settings and Conditions
 49. Estimated Delay Added for Hold Timing Summary
 50. Estimated Delay Added for Hold Timing Details
 51. Fitter Messages
 52. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 16 17:16:17 2022           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; au_filter                                       ;
; Top-level Entity Name              ; au_filter                                       ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,776 / 10,320 ( 85 % )                         ;
;     Total combinational functions  ; 6,407 / 10,320 ( 62 % )                         ;
;     Dedicated logic registers      ; 6,232 / 10,320 ( 60 % )                         ;
; Total registers                    ; 6232                                            ;
; Total pins                         ; 36 / 180 ( 20 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 15,150 / 423,936 ( 4 % )                        ;
; Embedded Multiplier 9-bit elements ; 46 / 46 ( 100 % )                               ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.1%      ;
;     Processor 3            ;   5.5%      ;
;     Processor 4            ;   5.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; equalizer:equalizer_inst|coe_buf_100[0]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[0]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[1]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[2]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[2]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[3]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[4]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[4]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[5]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[5]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[6]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[6]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[7]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[7]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[8]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[8]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[9]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[9]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[10]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[10]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[11]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[11]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[12]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[12]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[13]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[13]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[14]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[14]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[15]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[15]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_100[16]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|q_a[16]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[0]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[0]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[1]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[2]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[2]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[3]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[4]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[4]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[5]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[5]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[6]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[6]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[7]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[7]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[8]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[8]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[9]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[9]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[10]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[10]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[11]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[11]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[12]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[12]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[13]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[13]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[14]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[14]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[15]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[15]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_200[16]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|q_a[16]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[0]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[0]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[1]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[2]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[2]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[3]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[4]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[4]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[5]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[5]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[6]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[6]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[7]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[7]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[8]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[8]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[9]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[9]    ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[10]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[10]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[11]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[11]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[12]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[12]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[13]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[13]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[14]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[14]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[15]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[15]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_600[16]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|q_a[16]   ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_1000[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_2000[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_3000[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_5000[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; equalizer:equalizer_inst|coe_buf_8000[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13082 ) ; 0.00 % ( 0 / 13082 )       ; 0.00 % ( 0 / 13082 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13082 ) ; 0.00 % ( 0 / 13082 )       ; 0.00 % ( 0 / 13082 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13071 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/qq/li/fpga/7.0/au_filter/prj/output_files/au_filter.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 8,776 / 10,320 ( 85 % )   ;
;     -- Combinational with no register       ; 2544                      ;
;     -- Register only                        ; 2369                      ;
;     -- Combinational with a register        ; 3863                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1936                      ;
;     -- 3 input functions                    ; 3085                      ;
;     -- <=2 input functions                  ; 1386                      ;
;     -- Register only                        ; 2369                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3547                      ;
;     -- arithmetic mode                      ; 2860                      ;
;                                             ;                           ;
; Total registers*                            ; 6,232 / 11,172 ( 56 % )   ;
;     -- Dedicated logic registers            ; 6,232 / 10,320 ( 60 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 638 / 645 ( 99 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 36 / 180 ( 20 % )         ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 10 / 46 ( 22 % )          ;
; Total block memory bits                     ; 15,150 / 423,936 ( 4 % )  ;
; Total block memory implementation bits      ; 92,160 / 423,936 ( 22 % ) ;
; Embedded Multiplier 9-bit elements          ; 46 / 46 ( 100 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 4                         ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 27.5% / 30.8% / 23.1%     ;
; Peak interconnect usage (total/H/V)         ; 37.6% / 44.3% / 28.5%     ;
; Maximum fan-out                             ; 6210                      ;
; Highest non-global fan-out                  ; 1420                      ;
; Total fan-out                               ; 44834                     ;
; Average fan-out                             ; 3.13                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8776 / 10320 ( 85 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2544                  ; 0                              ;
;     -- Register only                        ; 2369                  ; 0                              ;
;     -- Combinational with a register        ; 3863                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1936                  ; 0                              ;
;     -- 3 input functions                    ; 3085                  ; 0                              ;
;     -- <=2 input functions                  ; 1386                  ; 0                              ;
;     -- Register only                        ; 2369                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3547                  ; 0                              ;
;     -- arithmetic mode                      ; 2860                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 6232                  ; 0                              ;
;     -- Dedicated logic registers            ; 6232 / 10320 ( 60 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 638 / 645 ( 99 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 36                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 46 / 46 ( 100 % )     ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 15150                 ; 0                              ;
; Total RAM block bits                        ; 92160                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 10 / 46 ( 21 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 2 / 12 ( 16 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 5881                  ; 1                              ;
;     -- Registered Input Connections         ; 5880                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 5881                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 45686                 ; 5889                           ;
;     -- Registered Connections               ; 17363                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 5882                           ;
;     -- hard_block:auto_generated_inst       ; 5882                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 22                    ; 1                              ;
;     -- Output Ports                         ; 14                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; adc_dat_a[0] ; B9    ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[1] ; F11   ; 7        ; 23           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[2] ; F9    ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[3] ; A15   ; 7        ; 21           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[4] ; B11   ; 7        ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[5] ; A11   ; 7        ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[6] ; B12   ; 7        ; 25           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; adc_dat_a[7] ; A12   ; 7        ; 25           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; au_data      ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; bclk         ; F7    ; 8        ; 11           ; 24           ; 21           ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; coe_ctrl[0]  ; A4    ; 8        ; 5            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; coe_ctrl[1]  ; A5    ; 8        ; 7            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; coe_ctrl[2]  ; F6    ; 8        ; 11           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; coe_ctrl[3]  ; A7    ; 8        ; 11           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; coe_ctrl[4]  ; A8    ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[0]       ; M2    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[1]       ; M1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[2]       ; E15   ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[3]       ; E16   ; 6        ; 34           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_clk      ; E1    ; 1        ; 0            ; 11           ; 7            ; 310                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_rst      ; M15   ; 5        ; 34           ; 12           ; 14           ; 6426                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ws           ; F8    ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clka     ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_clkb     ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[0] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[1] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[2] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[3] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[4] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[5] ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[6] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_dat_b[7] ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]       ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]       ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]       ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]       ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; au_data                 ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; ws                      ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; coe_ctrl[1]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 4 / 26 ( 15 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 18 / 26 ( 69 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 26 ( 31 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; coe_ctrl[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; coe_ctrl[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; coe_ctrl[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; coe_ctrl[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; dac_dat_b[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; adc_dat_a[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; adc_dat_a[7]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; adc_clka                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; dac_dat_b[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; adc_dat_a[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; adc_dat_a[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; dac_dat_b[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; adc_dat_a[4]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; adc_dat_a[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; dac_dat_b[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; dac_dat_b[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; dac_dat_b[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; au_data                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; dac_clkb                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; dac_dat_b[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; coe_ctrl[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; bclk                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; ws                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; adc_dat_a[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; dac_dat_b[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; adc_dat_a[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; sys_rst                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 600.0 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 208 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; Freq min lock                 ; 25.0 MHz                                                             ;
; Freq max lock                 ; 54.18 MHz                                                            ;
; M VCO Tap                     ; 0                                                                    ;
; M Initial                     ; 1                                                                    ;
; M value                       ; 12                                                                   ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                   ;
; Bandwidth type                ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_1                                                                ;
; Inclk0 signal                 ; sys_clk                                                              ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 1250 ; 0.04 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2]            ; clock2       ; 3    ; 625  ; 0.24 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C2      ; 5             ; 2/3 Odd      ; --            ; 1       ; 0       ;                                                      ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C0      ; 30            ; 15/15 Even   ; --            ; 1       ; 0       ;                                                      ;
+---------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; key[0]       ; Incomplete set of assignments ;
; key[3]       ; Incomplete set of assignments ;
; led[0]       ; Incomplete set of assignments ;
; led[1]       ; Incomplete set of assignments ;
; led[2]       ; Incomplete set of assignments ;
; led[3]       ; Incomplete set of assignments ;
; adc_clka     ; Incomplete set of assignments ;
; dac_clkb     ; Incomplete set of assignments ;
; dac_dat_b[0] ; Incomplete set of assignments ;
; dac_dat_b[1] ; Incomplete set of assignments ;
; dac_dat_b[2] ; Incomplete set of assignments ;
; dac_dat_b[3] ; Incomplete set of assignments ;
; dac_dat_b[4] ; Incomplete set of assignments ;
; dac_dat_b[5] ; Incomplete set of assignments ;
; dac_dat_b[6] ; Incomplete set of assignments ;
; dac_dat_b[7] ; Incomplete set of assignments ;
; sys_clk      ; Incomplete set of assignments ;
; sys_rst      ; Incomplete set of assignments ;
; coe_ctrl[4]  ; Incomplete set of assignments ;
; coe_ctrl[3]  ; Incomplete set of assignments ;
; coe_ctrl[2]  ; Incomplete set of assignments ;
; coe_ctrl[1]  ; Incomplete set of assignments ;
; coe_ctrl[0]  ; Incomplete set of assignments ;
; key[2]       ; Incomplete set of assignments ;
; key[1]       ; Incomplete set of assignments ;
; adc_dat_a[6] ; Incomplete set of assignments ;
; bclk         ; Incomplete set of assignments ;
; adc_dat_a[5] ; Incomplete set of assignments ;
; adc_dat_a[4] ; Incomplete set of assignments ;
; adc_dat_a[7] ; Incomplete set of assignments ;
; adc_dat_a[3] ; Incomplete set of assignments ;
; ws           ; Incomplete set of assignments ;
; adc_dat_a[0] ; Incomplete set of assignments ;
; adc_dat_a[1] ; Incomplete set of assignments ;
; adc_dat_a[2] ; Incomplete set of assignments ;
; au_data      ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                 ; Entity Name                             ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |au_filter                                                          ; 8776 (118)  ; 6232 (113)                ; 0 (0)         ; 15150       ; 10   ; 46           ; 0       ; 23        ; 36   ; 0            ; 2544 (17)    ; 2369 (46)         ; 3863 (85)        ; |au_filter                                                                                                                                                                                                          ; au_filter                               ; work         ;
;    |FirIP:FirIP_inst|                                               ; 285 (0)     ; 274 (0)                   ; 0 (0)         ; 5120        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (0)       ; 127 (0)           ; 147 (0)          ; |au_filter|FirIP:FirIP_inst                                                                                                                                                                                         ; FirIP                                   ; work         ;
;       |fir:fir_inst|                                                ; 285 (0)     ; 274 (0)                   ; 0 (0)         ; 5120        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (0)       ; 127 (0)           ; 147 (0)          ; |au_filter|FirIP:FirIP_inst|fir:fir_inst                                                                                                                                                                            ; fir                                     ; fir          ;
;          |fir_0002:fir_inst|                                        ; 285 (0)     ; 274 (0)                   ; 0 (0)         ; 5120        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (0)       ; 127 (0)           ; 147 (0)          ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst                                                                                                                                                          ; fir_0002                                ; fir          ;
;             |fir_0002_ast:fir_0002_ast_inst|                        ; 285 (0)     ; 274 (0)                   ; 0 (0)         ; 5120        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (0)       ; 127 (0)           ; 147 (0)          ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst                                                                                                                           ; fir_0002_ast                            ; fir          ;
;                |auk_dspip_avalon_streaming_source_hpfir:source|     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                            ; auk_dspip_avalon_streaming_source_hpfir ; fir          ;
;                |fir_0002_rtl_core:\real_passthrough:hpfircore_core| ; 276 (168)   ; 265 (157)                 ; 0 (0)         ; 5120        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (11)      ; 118 (18)          ; 147 (147)        ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core                                                                        ; fir_0002_rtl_core                       ; fir          ;
;                   |altsyncram:u0_m0_wo0_cm0_lutmem_dmem|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem                                   ; altsyncram                              ; work         ;
;                      |altsyncram_aaq3:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated    ; altsyncram_aaq3                         ; work         ;
;                   |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                 ; altsyncram                              ; work         ;
;                      |altsyncram_2pn3:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated  ; altsyncram_2pn3                         ; work         ;
;                   |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_14|    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_14                           ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_16|            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16                                   ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_17|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17                                   ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_memread_q_13|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_memread_q_13                                   ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_xIn_0_14|                          ; 96 (96)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 89 (89)           ; 7 (7)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14                                                 ; dspba_delay                             ; fir          ;
;                   |dspba_delay:u0_m0_wo0_compute|                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                          ; dspba_delay                             ; fir          ;
;                   |dspba_delay:u0_m0_wo0_memread|                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                          ; dspba_delay                             ; fir          ;
;                   |lpm_mult:u0_m0_wo0_mtree_mult1_0_im0_component|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im0_component                         ; lpm_mult                                ; work         ;
;                      |mult_9eu:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im0_component|mult_9eu:auto_generated ; mult_9eu                                ; work         ;
;                   |lpm_mult:u0_m0_wo0_mtree_mult1_0_im4_component|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im4_component                         ; lpm_mult                                ; work         ;
;                      |mult_lcu:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im4_component|mult_lcu:auto_generated ; mult_lcu                                ; work         ;
;    |equalizer:equalizer_inst|                                       ; 8317 (516)  ; 5786 (268)                ; 0 (0)         ; 10030       ; 8    ; 42           ; 0       ; 21        ; 0    ; 0            ; 2514 (248)   ; 2148 (164)        ; 3655 (110)       ; |au_filter|equalizer:equalizer_inst                                                                                                                                                                                 ; equalizer                               ; work         ;
;       |iir:iir_1000|                                                ; 888 (687)   ; 695 (695)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 189 (38)     ; 249 (249)         ; 450 (400)        ; |au_filter|equalizer:equalizer_inst|iir:iir_1000                                                                                                                                                                    ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                               ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                   ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                           ; mult_v8n                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 141 (0)      ; 0 (0)             ; 24 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst                                                                                                                                       ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 141 (0)      ; 0 (0)             ; 24 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                           ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 141 (7)      ; 0 (0)             ; 24 (23)          ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                   ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                            ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                               ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 1 (1)            ; |au_filter|equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                ; mult_veo                                ; work         ;
;       |iir:iir_100|                                                 ; 901 (701)   ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 199 (47)     ; 231 (231)         ; 471 (422)        ; |au_filter|equalizer:equalizer_inst|iir:iir_100                                                                                                                                                                     ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                                ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                    ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                            ; mult_v8n                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 23 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst                                                                                                                                        ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 23 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                            ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 142 (8)      ; 0 (0)             ; 23 (22)          ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                    ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                             ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                                ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 1 (1)            ; |au_filter|equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                 ; mult_veo                                ; work         ;
;       |iir:iir_2000|                                                ; 888 (687)   ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 198 (43)     ; 253 (253)         ; 437 (391)        ; |au_filter|equalizer:equalizer_inst|iir:iir_2000                                                                                                                                                                    ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                               ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                   ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                           ; mult_v8n                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 145 (0)      ; 0 (0)             ; 20 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst                                                                                                                                       ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 145 (0)      ; 0 (0)             ; 20 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                           ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 145 (10)     ; 0 (0)             ; 20 (20)          ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                   ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                            ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                               ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                ; mult_veo                                ; work         ;
;       |iir:iir_200|                                                 ; 890 (690)   ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 201 (44)     ; 257 (257)         ; 432 (388)        ; |au_filter|equalizer:equalizer_inst|iir:iir_200                                                                                                                                                                     ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                                ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                    ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                            ; mult_v8n                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 18 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst                                                                                                                                        ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 18 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                            ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 147 (13)     ; 0 (0)             ; 18 (17)          ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                    ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                             ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 1 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                                ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 1 (1)            ; |au_filter|equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                 ; mult_veo                                ; work         ;
;       |iir:iir_3000|                                                ; 1116 (683)  ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 425 (48)     ; 247 (247)         ; 444 (388)        ; |au_filter|equalizer:equalizer_inst|iir:iir_3000                                                                                                                                                                    ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 268 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                               ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 268 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                   ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 268 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (10)     ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                           ; mult_v8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3                                                    ; alt_mac_mult                            ; work         ;
;                      |mac_mult_m9h1:auto_generated|                 ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated                       ; mac_mult_m9h1                           ; work         ;
;                         |mult_ggo:mult1|                            ; 232 (232)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (232)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated|mult_ggo:mult1        ; mult_ggo                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 30 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst                                                                                                                                       ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 30 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                           ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 30 (30)          ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                   ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                            ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                               ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                ; mult_veo                                ; work         ;
;       |iir:iir_5000|                                                ; 1121 (688)  ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 432 (46)     ; 250 (250)         ; 439 (392)        ; |au_filter|equalizer:equalizer_inst|iir:iir_5000                                                                                                                                                                    ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 268 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                               ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 268 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                   ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 268 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 242 (10)     ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                           ; mult_v8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3                                                    ; alt_mac_mult                            ; work         ;
;                      |mac_mult_m9h1:auto_generated|                 ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated                       ; mac_mult_m9h1                           ; work         ;
;                         |mult_ggo:mult1|                            ; 232 (232)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (232)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated|mult_ggo:mult1        ; mult_ggo                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 21 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst                                                                                                                                       ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 21 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                           ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (9)      ; 0 (0)             ; 21 (21)          ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                   ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                            ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                               ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                ; mult_veo                                ; work         ;
;       |iir:iir_600|                                                 ; 891 (690)   ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 201 (47)     ; 256 (256)         ; 434 (387)        ; |au_filter|equalizer:equalizer_inst|iir:iir_600                                                                                                                                                                     ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                                ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                    ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                            ; mult_v8n                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 21 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst                                                                                                                                        ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 21 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                            ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 144 (9)      ; 0 (0)             ; 21 (21)          ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                    ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                             ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                                ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                 ; mult_veo                                ; work         ;
;       |iir:iir_8000|                                                ; 1116 (682)  ; 689 (689)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 421 (37)     ; 241 (241)         ; 454 (403)        ; |au_filter|equalizer:equalizer_inst|iir:iir_8000                                                                                                                                                                    ; iir                                     ; work         ;
;          |my_lpm_mult28in:my_lpm_mult28in_inst|                     ; 270 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 244 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst                                                                                                                               ; my_lpm_mult28in                         ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 270 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 244 (0)      ; 0 (0)             ; 26 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component                                                                                                   ; lpm_mult                                ; work         ;
;                |mult_v8n:auto_generated|                            ; 270 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 244 (10)     ; 0 (0)             ; 26 (26)          ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated                                                                           ; mult_v8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 234 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3                                                    ; alt_mac_mult                            ; work         ;
;                      |mac_mult_m9h1:auto_generated|                 ; 234 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (0)      ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated                       ; mac_mult_m9h1                           ; work         ;
;                         |mult_ggo:mult1|                            ; 234 (234)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (234)    ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_m9h1:auto_generated|mult_ggo:mult1        ; mult_ggo                                ; work         ;
;          |my_lpm_mult:my_lpm_mult_inst|                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 25 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst                                                                                                                                       ; my_lpm_mult                             ; work         ;
;             |lpm_mult:lpm_mult_component|                           ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 25 (0)           ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component                                                                                                           ; lpm_mult                                ; work         ;
;                |mult_l8n:auto_generated|                            ; 165 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 140 (7)      ; 0 (0)             ; 25 (23)          ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated                                                                                   ; mult_l8n                                ; work         ;
;                   |alt_mac_mult:mac_mult3|                          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 2 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3                                                            ; alt_mac_mult                            ; work         ;
;                      |mac_mult_58h1:auto_generated|                 ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 2 (0)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated                               ; mac_mult_58h1                           ; work         ;
;                         |mult_veo:mult1|                            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 2 (2)            ; |au_filter|equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|alt_mac_mult:mac_mult3|mac_mult_58h1:auto_generated|mult_veo:mult1                ; mult_veo                                ; work         ;
;       |rom_iir_1000:rom_iir_1000_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst                                                                                                                                                  ; rom_iir_1000                            ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                              ; work         ;
;             |altsyncram_8mb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated                                                                                   ; altsyncram_8mb1                         ; work         ;
;       |rom_iir_100:rom_iir_100_inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst                                                                                                                                                    ; rom_iir_100                             ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component                                                                                                                    ; altsyncram                              ; work         ;
;             |altsyncram_phb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated                                                                                     ; altsyncram_phb1                         ; work         ;
;       |rom_iir_2000:rom_iir_2000_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst                                                                                                                                                  ; rom_iir_2000                            ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                              ; work         ;
;             |altsyncram_rkb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated                                                                                   ; altsyncram_rkb1                         ; work         ;
;       |rom_iir_200:rom_iir_200_inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst                                                                                                                                                    ; rom_iir_200                             ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component                                                                                                                    ; altsyncram                              ; work         ;
;             |altsyncram_rhb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated                                                                                     ; altsyncram_rhb1                         ; work         ;
;       |rom_iir_3000:rom_iir_3000_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst                                                                                                                                                  ; rom_iir_3000                            ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                              ; work         ;
;             |altsyncram_tkb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated                                                                                   ; altsyncram_tkb1                         ; work         ;
;       |rom_iir_5000:rom_iir_5000_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst                                                                                                                                                  ; rom_iir_5000                            ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                              ; work         ;
;             |altsyncram_1lb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated                                                                                   ; altsyncram_1lb1                         ; work         ;
;       |rom_iir_600:rom_iir_600_inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst                                                                                                                                                    ; rom_iir_600                             ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component                                                                                                                    ; altsyncram                              ; work         ;
;             |altsyncram_2ib1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated                                                                                     ; altsyncram_2ib1                         ; work         ;
;       |rom_iir_8000:rom_iir_8000_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst                                                                                                                                                  ; rom_iir_8000                            ; work         ;
;          |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component                                                                                                                  ; altsyncram                              ; work         ;
;             |altsyncram_7lb1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1122        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated                                                                                   ; altsyncram_7lb1                         ; work         ;
;    |i2s:i2s_inst|                                                   ; 61 (61)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 48 (48)           ; 11 (11)          ; |au_filter|i2s:i2s_inst                                                                                                                                                                                             ; i2s                                     ; work         ;
;    |pll:pll_inst|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|pll:pll_inst                                                                                                                                                                                             ; pll                                     ; work         ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|pll:pll_inst|altpll:altpll_component                                                                                                                                                                     ; altpll                                  ; work         ;
;          |pll_altpll2:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |au_filter|pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated                                                                                                                                          ; pll_altpll2                             ; work         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; key[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_clka     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_clkb     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_dat_b[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_rst      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; coe_ctrl[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coe_ctrl[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coe_ctrl[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coe_ctrl[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coe_ctrl[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; adc_dat_a[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; bclk         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; adc_dat_a[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_dat_a[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_dat_a[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_dat_a[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ws           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_dat_a[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_dat_a[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_dat_a[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; au_data      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; key[0]                                    ;                   ;         ;
; key[3]                                    ;                   ;         ;
; sys_clk                                   ;                   ;         ;
; sys_rst                                   ;                   ;         ;
; coe_ctrl[4]                               ;                   ;         ;
;      - coe_ctrl_buf[4]~feeder             ; 0                 ; 6       ;
; coe_ctrl[3]                               ;                   ;         ;
;      - coe_ctrl_buf[3]                    ; 0                 ; 6       ;
; coe_ctrl[2]                               ;                   ;         ;
;      - coe_ctrl_buf[2]                    ; 0                 ; 6       ;
; coe_ctrl[1]                               ;                   ;         ;
;      - coe_ctrl_buf[1]                    ; 1                 ; 6       ;
; coe_ctrl[0]                               ;                   ;         ;
;      - coe_ctrl_buf[0]~feeder             ; 0                 ; 6       ;
; key[2]                                    ;                   ;         ;
; key[1]                                    ;                   ;         ;
; adc_dat_a[6]                              ;                   ;         ;
;      - adc_data_exp_buf[21]~feeder        ; 0                 ; 6       ;
; bclk                                      ;                   ;         ;
;      - i2s:i2s_inst|receive_left_data[18] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[19] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[20] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[21] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[22] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[23] ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[21]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|right_cnt[0]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|right_cnt[1]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|right_cnt[2]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|right_cnt[3]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|right_cnt[4]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_cnt[3]           ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_cnt[4]           ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_cnt[2]           ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_cnt[1]           ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_cnt[0]           ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[20]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[19]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[23]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[22]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[18]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|ws_d1                 ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[0]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[1]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[2]  ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[3]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[4]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[5]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[6]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[7]  ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[8]  ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[9]  ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[10] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[11] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[12] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[13] ; 1                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[14] ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[15] ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[16] ; 0                 ; 0       ;
;      - i2s:i2s_inst|receive_left_data[17] ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[17]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[0]          ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[1]          ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[2]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[3]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[4]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[5]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[6]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[7]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[8]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[9]          ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[10]         ; 0                 ; 0       ;
;      - i2s:i2s_inst|left_data[11]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[12]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[13]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[14]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[15]         ; 1                 ; 0       ;
;      - i2s:i2s_inst|left_data[16]         ; 1                 ; 0       ;
; adc_dat_a[5]                              ;                   ;         ;
;      - adc_data_exp_buf[20]~feeder        ; 1                 ; 6       ;
; adc_dat_a[4]                              ;                   ;         ;
;      - adc_data_exp_buf[19]~feeder        ; 1                 ; 6       ;
; adc_dat_a[7]                              ;                   ;         ;
;      - adc_data_exp_buf[22]~0             ; 0                 ; 6       ;
; adc_dat_a[3]                              ;                   ;         ;
;      - adc_data_exp_buf[18]~feeder        ; 0                 ; 6       ;
; ws                                        ;                   ;         ;
;      - i2s:i2s_inst|ws_d1~feeder          ; 0                 ; 6       ;
; adc_dat_a[0]                              ;                   ;         ;
;      - adc_data_exp_buf[15]~feeder        ; 1                 ; 6       ;
; adc_dat_a[1]                              ;                   ;         ;
;      - adc_data_exp_buf[16]~feeder        ; 0                 ; 6       ;
; adc_dat_a[2]                              ;                   ;         ;
;      - adc_data_exp_buf[17]               ; 0                 ; 6       ;
; au_data                                   ;                   ;         ;
;      - i2s:i2s_inst|left_data[0]          ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                           ; FF_X14_Y8_N1       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[9]                      ; FF_X16_Y15_N29     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_14|delay_signals[0][0] ; FF_X26_Y14_N11     ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]         ; FF_X16_Y15_N1      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17|delay_signals[0][0]         ; FF_X14_Y8_N25      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_memread_q_13|delay_signals[0][0]         ; FF_X32_Y15_N31     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                ; FF_X28_Y15_N5      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                           ; FF_X32_Y18_N9      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                            ; LCCOMB_X32_Y15_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bclk                                                                                                                                                                                               ; PIN_F7             ; 59      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always10~0                                                                                                                                                                ; LCCOMB_X9_Y9_N8    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always12~0                                                                                                                                                                ; LCCOMB_X9_Y9_N24   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always14~0                                                                                                                                                                ; LCCOMB_X9_Y9_N4    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always16~0                                                                                                                                                                ; LCCOMB_X11_Y15_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always2~0                                                                                                                                                                 ; LCCOMB_X11_Y15_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always4~0                                                                                                                                                                 ; LCCOMB_X12_Y6_N22  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always6~0                                                                                                                                                                 ; LCCOMB_X9_Y9_N16   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|always8~0                                                                                                                                                                 ; LCCOMB_X11_Y15_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir1000_rom_addr[1]~14                                                                                                                                                    ; LCCOMB_X5_Y17_N26  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir100_rom_addr[1]~14                                                                                                                                                     ; LCCOMB_X11_Y17_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir2000_rom_addr[1]~14                                                                                                                                                    ; LCCOMB_X11_Y7_N22  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir200_rom_addr[4]~14                                                                                                                                                     ; LCCOMB_X9_Y7_N2    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir3000_rom_addr[3]~14                                                                                                                                                    ; LCCOMB_X6_Y17_N2   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir5000_rom_addr[4]~14                                                                                                                                                    ; LCCOMB_X10_Y5_N26  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir600_rom_addr[1]~14                                                                                                                                                     ; LCCOMB_X9_Y7_N16   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir8000_rom_addr[3]~13                                                                                                                                                    ; LCCOMB_X8_Y11_N6   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_1000|Equal0~0                                                                                                                                                     ; LCCOMB_X11_Y17_N4  ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_1000|always1~0                                                                                                                                                    ; LCCOMB_X14_Y17_N12 ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_100|Equal0~0                                                                                                                                                      ; LCCOMB_X10_Y15_N10 ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_100|always1~0                                                                                                                                                     ; LCCOMB_X10_Y15_N30 ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_2000|Equal0~0                                                                                                                                                     ; LCCOMB_X7_Y7_N30   ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_2000|always1~0                                                                                                                                                    ; LCCOMB_X7_Y7_N4    ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_200|Equal0~0                                                                                                                                                      ; LCCOMB_X12_Y7_N20  ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_200|always1~0                                                                                                                                                     ; LCCOMB_X12_Y7_N30  ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_3000|Equal0~0                                                                                                                                                     ; LCCOMB_X5_Y20_N22  ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_3000|always1~0                                                                                                                                                    ; LCCOMB_X6_Y17_N8   ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_5000|Equal0~0                                                                                                                                                     ; LCCOMB_X8_Y5_N24   ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_5000|always1~0                                                                                                                                                    ; LCCOMB_X8_Y5_N2    ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_600|Equal0~0                                                                                                                                                      ; LCCOMB_X10_Y13_N2  ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_600|always1~0                                                                                                                                                     ; LCCOMB_X10_Y13_N24 ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|Equal0~0                                                                                                                                                     ; LCCOMB_X5_Y6_N10   ; 105     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|Equal1~0                                                                                                                                                     ; LCCOMB_X32_Y12_N12 ; 682     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|Equal3~0                                                                                                                                                     ; LCCOMB_X32_Y12_N6  ; 680     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|Equal4~0                                                                                                                                                     ; LCCOMB_X32_Y12_N26 ; 680     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|Equal5~0                                                                                                                                                     ; LCCOMB_X33_Y1_N22  ; 536     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|iir:iir_8000|always1~0                                                                                                                                                    ; LCCOMB_X5_Y6_N2    ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_100.SEND                                                                                                                                                            ; FF_X10_Y15_N23     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_1000.SEND                                                                                                                                                           ; FF_X5_Y17_N7       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_200.SEND                                                                                                                                                            ; FF_X9_Y10_N9       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_2000.SEND                                                                                                                                                           ; FF_X8_Y7_N23       ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_3000.SEND                                                                                                                                                           ; FF_X6_Y17_N7       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_5000.SEND                                                                                                                                                           ; FF_X9_Y8_N25       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_600.SEND                                                                                                                                                            ; FF_X8_Y10_N17      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; equalizer:equalizer_inst|state_8000.SEND                                                                                                                                                           ; FF_X8_Y11_N13      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s:i2s_inst|Equal0~1                                                                                                                                                                              ; LCCOMB_X11_Y23_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s:i2s_inst|left_data[0]~0                                                                                                                                                                        ; LCCOMB_X12_Y23_N20 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s:i2s_inst|ws_d1                                                                                                                                                                                 ; FF_X12_Y23_N1      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0]                                                                                                                   ; PLL_1              ; 3290    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2]                                                                                                                   ; PLL_1              ; 2591    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sys_clk                                                                                                                                                                                            ; PIN_E1             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                            ; PIN_E1             ; 307     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst                                                                                                                                                                                            ; PIN_M15            ; 6210    ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 3290    ; 1526                                 ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 2591    ; 2340                                 ; Global Clock         ; GCLK3            ; --                        ;
; sys_clk                                                                          ; PIN_E1   ; 307     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst                                                                          ; PIN_M15  ; 6210    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[1] ; 1420    ;
; equalizer:equalizer_inst|iir:iir_1000|coe_mul_cnt[0] ; 838     ;
; equalizer:equalizer_inst|iir:iir_8000|Equal1~0       ; 682     ;
; equalizer:equalizer_inst|iir:iir_8000|Equal3~0       ; 680     ;
; equalizer:equalizer_inst|iir:iir_8000|Equal4~0       ; 680     ;
; equalizer:equalizer_inst|iir:iir_8000|Equal5~0       ; 536     ;
+------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                        ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ALTSYNCRAM   ; M9K  ; ROM              ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; fir_0002_rtl_core_u0_m0_wo0_cm0_lutmem.hex ; M9K_X27_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072 ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None                                       ; M9K_X27_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 128          ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2176 ; 128                         ; 17                          ; --                          ; --                          ; 2176                ; 1    ; ./ipcore/rom_iir_1000/coe1000.mif          ; M9K_X15_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_100/coe100.mif            ; M9K_X15_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_2000/coe2000.mif          ; M9K_X15_Y7_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_200/coe200.mif            ; M9K_X15_Y4_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_3000/coe3000.mif          ; M9K_X15_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_5000/coe5000.mif          ; M9K_X15_Y5_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_600/coe500.mif            ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 66           ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1122 ; 66                          ; 17                          ; --                          ; --                          ; 1122                ; 1    ; ./ipcore/rom_iir_8000/coe8000.mif          ; M9K_X15_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ALTSYNCRAM                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1111111111100101) (177745) (65509) (FFE5)    ;(0000000000000101) (5) (5) (05)   ;(1111111111110010) (177762) (65522) (FFF2)   ;(1111111111000100) (177704) (65476) (FFC4)   ;(1111111111000000) (177700) (65472) (FFC0)   ;(1111111111110000) (177760) (65520) (FFF0)   ;(0000000000001001) (11) (9) (09)   ;(1111111111011011) (177733) (65499) (FFDB)   ;
;8;(1111111110100000) (177640) (65440) (FFA0)    ;(1111111110110101) (177665) (65461) (FFB5)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(0000000000000111) (7) (7) (07)   ;(1111111110101000) (177650) (65448) (FFA8)   ;(1111111101100101) (177545) (65381) (FF65)   ;(1111111110101110) (177656) (65454) (FFAE)   ;(0000000000011011) (33) (27) (1B)   ;
;16;(1111111111110001) (177761) (65521) (FFF1)    ;(1111111101001011) (177513) (65355) (FF4B)   ;(1111111100011111) (177437) (65311) (FF1F)   ;(1111111111000100) (177704) (65476) (FFC4)   ;(0000000001000001) (101) (65) (41)   ;(1111111110101110) (177656) (65454) (FFAE)   ;(1111111011000001) (177301) (65217) (FEC1)   ;(1111111011101001) (177351) (65257) (FEE9)   ;
;24;(0000000000001001) (11) (9) (09)    ;(0000000001011100) (134) (92) (5C)   ;(1111111100100101) (177445) (65317) (FF25)   ;(1111111000010110) (177026) (65046) (FE16)   ;(1111111011101101) (177355) (65261) (FEED)   ;(0000000010000100) (204) (132) (84)   ;(0000000001000110) (106) (70) (46)   ;(1111111000111110) (177076) (65086) (FE3E)   ;
;32;(1111110101110000) (176560) (64880) (FD70)    ;(1111111101010101) (177525) (65365) (FF55)   ;(0000000100100101) (445) (293) (125)   ;(1111111111001110) (177716) (65486) (FFCE)   ;(1111110011111001) (176371) (64761) (FCF9)   ;(1111110100001011) (176413) (64779) (FD0B)   ;(0000000001000110) (106) (70) (46)   ;(0000000111000010) (702) (450) (1C2)   ;
;40;(1111111010110111) (177267) (65207) (FEB7)    ;(1111101101101010) (175552) (64362) (FB6A)   ;(1111110100110111) (176467) (64823) (FD37)   ;(0000000111011111) (737) (479) (1DF)   ;(0000001000010101) (1025) (533) (215)   ;(1111110010111010) (176272) (64698) (FCBA)   ;(1111100110111001) (174671) (63929) (F9B9)   ;(1111111001100110) (177146) (65126) (FE66)   ;
;48;(0000010000111111) (2077) (1087) (43F)    ;(0000000110101110) (656) (430) (1AE)   ;(1111100101100110) (174546) (63846) (F966)   ;(1111100000100010) (174042) (63522) (F822)   ;(0000000101101000) (550) (360) (168)   ;(0000011111000011) (3703) (1987) (7C3)   ;(1111111110101101) (177655) (65453) (FFAD)   ;(1111001101010110) (171526) (62294) (F356)   ;
;56;(1111011011100110) (173346) (63206) (F6E6)    ;(0000100100010011) (4423) (2323) (913)   ;(0000111010110111) (7267) (3767) (EB7)   ;(1111100000100010) (174042) (63522) (F822)   ;(1110000010101101) (160255) (57517) (E0AD)   ;(1111011000111000) (173070) (63032) (F638)   ;(0011110110101101) (36655) (15789) (3DAD)   ;(0111111111111111) (77777) (32767) (7FFF)   ;
;64;(0111111111111111) (77777) (32767) (7FFF)    ;(0011110110101101) (36655) (15789) (3DAD)   ;(1111011000111000) (173070) (63032) (F638)   ;(1110000010101101) (160255) (57517) (E0AD)   ;(1111100000100010) (174042) (63522) (F822)   ;(0000111010110111) (7267) (3767) (EB7)   ;(0000100100010011) (4423) (2323) (913)   ;(1111011011100110) (173346) (63206) (F6E6)   ;
;72;(1111001101010110) (171526) (62294) (F356)    ;(1111111110101101) (177655) (65453) (FFAD)   ;(0000011111000011) (3703) (1987) (7C3)   ;(0000000101101000) (550) (360) (168)   ;(1111100000100010) (174042) (63522) (F822)   ;(1111100101100110) (174546) (63846) (F966)   ;(0000000110101110) (656) (430) (1AE)   ;(0000010000111111) (2077) (1087) (43F)   ;
;80;(1111111001100110) (177146) (65126) (FE66)    ;(1111100110111001) (174671) (63929) (F9B9)   ;(1111110010111010) (176272) (64698) (FCBA)   ;(0000001000010101) (1025) (533) (215)   ;(0000000111011111) (737) (479) (1DF)   ;(1111110100110111) (176467) (64823) (FD37)   ;(1111101101101010) (175552) (64362) (FB6A)   ;(1111111010110111) (177267) (65207) (FEB7)   ;
;88;(0000000111000010) (702) (450) (1C2)    ;(0000000001000110) (106) (70) (46)   ;(1111110100001011) (176413) (64779) (FD0B)   ;(1111110011111001) (176371) (64761) (FCF9)   ;(1111111111001110) (177716) (65486) (FFCE)   ;(0000000100100101) (445) (293) (125)   ;(1111111101010101) (177525) (65365) (FF55)   ;(1111110101110000) (176560) (64880) (FD70)   ;
;96;(1111111000111110) (177076) (65086) (FE3E)    ;(0000000001000110) (106) (70) (46)   ;(0000000010000100) (204) (132) (84)   ;(1111111011101101) (177355) (65261) (FEED)   ;(1111111000010110) (177026) (65046) (FE16)   ;(1111111100100101) (177445) (65317) (FF25)   ;(0000000001011100) (134) (92) (5C)   ;(0000000000001001) (11) (9) (09)   ;
;104;(1111111011101001) (177351) (65257) (FEE9)    ;(1111111011000001) (177301) (65217) (FEC1)   ;(1111111110101110) (177656) (65454) (FFAE)   ;(0000000001000001) (101) (65) (41)   ;(1111111111000100) (177704) (65476) (FFC4)   ;(1111111100011111) (177437) (65311) (FF1F)   ;(1111111101001011) (177513) (65355) (FF4B)   ;(1111111111110001) (177761) (65521) (FFF1)   ;
;112;(0000000000011011) (33) (27) (1B)    ;(1111111110101110) (177656) (65454) (FFAE)   ;(1111111101100101) (177545) (65381) (FF65)   ;(1111111110101000) (177650) (65448) (FFA8)   ;(0000000000000111) (7) (7) (07)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111110110101) (177665) (65461) (FFB5)   ;(1111111110100000) (177640) (65440) (FFA0)   ;
;120;(1111111111011011) (177733) (65499) (FFDB)    ;(0000000000001001) (11) (9) (09)   ;(1111111111110000) (177760) (65520) (FFF0)   ;(1111111111000000) (177700) (65472) (FFC0)   ;(1111111111000100) (177704) (65476) (FFC4)   ;(1111111111110010) (177762) (65522) (FFF2)   ;(0000000000000101) (5) (5) (05)   ;(1111111111100101) (177745) (65509) (FFE5)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_8000:rom_iir_8000_inst|altsyncram:altsyncram_component|altsyncram_7lb1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00101111101001001) (57511) (24393) (5F49)    ;(11100100101111100) (344574) (117116) (1C97C)   ;(00101000100100011) (50443) (20771) (5123)   ;(01000000000000000) (100000) (32768) (8000)   ;(11100100101111100) (344574) (117116) (1C97C)   ;(00011000001101100) (30154) (12396) (306C)   ;(00110010110100010) (62642) (26018) (65A2)   ;(11100011010101000) (343250) (116392) (1C6A8)   ;
;8;(00101001111110001) (51761) (21489) (53F1)    ;(01000000000000000) (100000) (32768) (8000)   ;(11100011010101000) (343250) (116392) (1C6A8)   ;(00011100110010010) (34622) (14738) (3992)   ;(00110110000000011) (66003) (27651) (6C03)   ;(11100010000001010) (342012) (115722) (1C40A)   ;(00101011000000111) (53007) (22023) (5607)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(11100010000001010) (342012) (115722) (1C40A)    ;(00100001000001010) (41012) (16906) (420A)   ;(00111001001111010) (71172) (29306) (727A)   ;(11100000110100101) (340645) (115109) (1C1A5)   ;(00101011101001110) (53516) (22350) (574E)   ;(01000000000000000) (100000) (32768) (8000)   ;(11100000110100101) (340645) (115109) (1C1A5)   ;(00100100111001001) (44711) (18889) (49C9)   ;
;24;(00111100100011011) (74433) (31003) (791B)    ;(11011111101111010) (337572) (114554) (1BF7A)   ;(00101011110110001) (53661) (22449) (57B1)   ;(01000000000000000) (100000) (32768) (8000)   ;(11011111101111010) (337572) (114554) (1BF7A)   ;(00101000011001100) (50314) (20684) (50CC)   ;(01000000000000000) (100000) (32768) (8000)   ;(11011110110001001) (336611) (114057) (1BD89)   ;
;32;(00101011100010110) (53426) (22294) (5716)    ;(01000000000000000) (100000) (32768) (8000)   ;(11011110110001001) (336611) (114057) (1BD89)   ;(00101011100010110) (53426) (22294) (5716)   ;(01000011101001001) (103511) (34633) (8749)   ;(11011101111001110) (335716) (113614) (1BBCE)   ;(00101010101100101) (52545) (21861) (5565)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(11011101111001110) (335716) (113614) (1BBCE)    ;(00101110010101110) (56256) (23726) (5CAE)   ;(01000111100011110) (107436) (36638) (8F1E)   ;(11011101001001000) (335110) (113224) (1BA48)   ;(00101001010000000) (51200) (21120) (5280)   ;(01000000000000000) (100000) (32768) (8000)   ;(11011101001001000) (335110) (113224) (1BA48)   ;(00110000110011110) (60636) (24990) (619E)   ;
;48;(01001011110110000) (113660) (38832) (97B0)    ;(11011100011110001) (334361) (112881) (1B8F1)   ;(00100111001000010) (47102) (20034) (4E42)   ;(01000000000000000) (100000) (32768) (8000)   ;(11011100011110001) (334361) (112881) (1B8F1)   ;(00110010111110010) (62762) (26098) (65F2)   ;(01010000100110110) (120466) (41270) (A136)   ;(11011011111000111) (333707) (112583) (1B7C7)   ;
;56;(00100100010000010) (44202) (18562) (4882)    ;(01000000000000000) (100000) (32768) (8000)   ;(11011011111000111) (333707) (112583) (1B7C7)   ;(00110100110111000) (64670) (27064) (69B8)   ;(01010101111110010) (125762) (44018) (ABF2)   ;(11011011011000100) (333304) (112324) (1B6C4)   ;(00100000100001100) (40414) (16652) (410C)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(11011011011000100) (333304) (112324) (1B6C4)    ;(00110110011111110) (66376) (27902) (6CFE)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00110100100000011) (64403) (26883) (6903)    ;(10111001010000101) (271205) (94853) (17285)   ;(00101111100010010) (57422) (24338) (5F12)   ;(01000000000000000) (100000) (32768) (8000)   ;(10111001010000101) (271205) (94853) (17285)   ;(00100100000010101) (44025) (18453) (4815)   ;(00110110111000001) (66701) (28097) (6DC1)   ;(10110110101110001) (266561) (93553) (16D71)   ;
;8;(00110000110000011) (60603) (24963) (6183)    ;(01000000000000000) (100000) (32768) (8000)   ;(10110110101110001) (266561) (93553) (16D71)   ;(00100111101000011) (47503) (20291) (4F43)   ;(00111001001011100) (71134) (29276) (725C)   ;(10110100011100001) (264341) (92385) (168E1)   ;(00110001101011011) (61533) (25435) (635B)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10110100011100001) (264341) (92385) (168E1)    ;(00101010110110111) (52667) (21943) (55B7)   ;(00111011011100011) (73343) (30435) (76E3)   ;(10110010011010000) (262320) (91344) (164D0)   ;(00110010010010100) (62224) (25748) (6494)   ;(01000000000000000) (100000) (32768) (8000)   ;(10110010011010000) (262320) (91344) (164D0)   ;(00101101101110111) (55567) (23415) (5B77)   ;
;24;(00111101101101000) (75550) (31592) (7B68)    ;(10110000100111000) (260470) (90424) (16138)   ;(00110010100100100) (62444) (25892) (6524)   ;(01000000000000000) (100000) (32768) (8000)   ;(10110000100111000) (260470) (90424) (16138)   ;(00110000010001100) (60214) (24716) (608C)   ;(01000000000000000) (100000) (32768) (8000)   ;(10101111000010001) (257021) (89617) (15E11)   ;
;32;(00110010100000011) (62403) (25859) (6503)    ;(01000000000000000) (100000) (32768) (8000)   ;(10101111000010001) (257021) (89617) (15E11)   ;(00110010100000011) (62403) (25859) (6503)   ;(01000010011000100) (102304) (33988) (84C4)   ;(10101101101010000) (255520) (88912) (15B50)   ;(00110010000100100) (62044) (25636) (6424)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10101101101010000) (255520) (88912) (15B50)    ;(00110100011101000) (64350) (26856) (68E8)   ;(01000100111001111) (104717) (35279) (89CF)   ;(10101100011101100) (254354) (88300) (158EC)   ;(00110001001111010) (61172) (25210) (627A)   ;(01000000000000000) (100000) (32768) (8000)   ;(10101100011101100) (254354) (88300) (158EC)   ;(00110110001001001) (66111) (27721) (6C49)   ;
;48;(01000111101000100) (107504) (36676) (8F44)    ;(10101011011011011) (253333) (87771) (156DB)   ;(00101111111110001) (57761) (24561) (5FF1)   ;(01000000000000000) (100000) (32768) (8000)   ;(10101011011011011) (253333) (87771) (156DB)   ;(00110111100110101) (67465) (28469) (6F35)   ;(01001010101001000) (112510) (38216) (9548)   ;(10101010100010100) (252424) (87316) (15514)   ;
;56;(00101110001110001) (56161) (23665) (5C71)    ;(01000000000000000) (100000) (32768) (8000)   ;(10101010100010100) (252424) (87316) (15514)   ;(00111000110111001) (70671) (29113) (71B9)   ;(01001110000000101) (116005) (39941) (9C05)   ;(10101001110001101) (251615) (86925) (1538D)   ;(00101011111011101) (53735) (22493) (57DD)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10101001110001101) (251615) (86925) (1538D)    ;(00111001111100001) (71741) (29665) (73E1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_3000:rom_iir_3000_inst|altsyncram:altsyncram_component|altsyncram_tkb1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111001110000101) (71605) (29573) (7385)    ;(10011011011110101) (233365) (79605) (136F5)   ;(00110111000011110) (67036) (28190) (6E1E)   ;(01000000000000000) (100000) (32768) (8000)   ;(10011011011110101) (233365) (79605) (136F5)   ;(00110000110100011) (60643) (24995) (61A3)   ;(00111011001000000) (73100) (30272) (7640)   ;(10011001100011010) (231432) (78618) (1331A)   ;
;8;(00110111110110110) (67666) (28598) (6FB6)    ;(01000000000000000) (100000) (32768) (8000)   ;(10011001100011010) (231432) (78618) (1331A)   ;(00110010111110110) (62766) (26102) (65F6)   ;(00111100011010001) (74321) (30929) (78D1)   ;(10010111110111110) (227676) (77758) (12FBE)   ;(00111000011101010) (70352) (28906) (70EA)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10010111110111110) (227676) (77758) (12FBE)    ;(00110100110111011) (64673) (27067) (69BB)   ;(00111101101000011) (75503) (31555) (7B43)   ;(10010110011010100) (226324) (77012) (12CD4)   ;(00111000110111101) (70675) (29117) (71BD)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010110011010100) (226324) (77012) (12CD4)   ;(00110110100000001) (66401) (27905) (6D01)   ;
;24;(00111110110100011) (76643) (32163) (7DA3)    ;(10010101001010001) (225121) (76369) (12A51)   ;(00111001000110000) (71060) (29232) (7230)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010101001010001) (225121) (76369) (12A51)   ;(00110111111010011) (67723) (28627) (6FD3)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010100000100111) (224047) (75815) (12827)   ;
;32;(00111001001000001) (71101) (29249) (7241)    ;(01000000000000000) (100000) (32768) (8000)   ;(10010100000100111) (224047) (75815) (12827)   ;(00111001001000001) (71101) (29249) (7241)   ;(01000001001101000) (101150) (33384) (8268)   ;(10010011001001100) (223114) (75340) (1264C)   ;(00111000111101101) (70755) (29165) (71ED)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10010011001001100) (223114) (75340) (1264C)    ;(00111010001010101) (72125) (29781) (7455)   ;(01000010011101100) (102354) (34028) (84EC)   ;(10010010010110110) (222266) (74934) (124B6)   ;(00111000100110001) (70461) (28977) (7131)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010010010110110) (222266) (74934) (124B6)   ;(00111011000011101) (73035) (30237) (761D)   ;
;48;(01000011110011100) (103634) (34716) (879C)    ;(10010001101011100) (221534) (74588) (1235C)   ;(00111000000000101) (70005) (28677) (7005)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010001101011100) (221534) (74588) (1235C)   ;(00111011110100001) (73641) (30625) (77A1)   ;(01000101010001101) (105215) (35469) (8A8D)   ;(10010001000110110) (221066) (74294) (12236)   ;
;56;(00110111001011110) (67136) (28254) (6E5E)    ;(01000000000000000) (100000) (32768) (8000)   ;(10010001000110110) (221066) (74294) (12236)   ;(00111100011101100) (74354) (30956) (78EC)   ;(01000110111010101) (106725) (36309) (8DD5)   ;(10010000100111100) (220474) (74044) (1213C)   ;(00110110000110000) (66060) (27696) (6C30)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10010000100111100) (220474) (74044) (1213C)    ;(00111101000000100) (75004) (31236) (7A04)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111011100101011) (73453) (30507) (772B)    ;(10010000011110110) (220366) (73974) (120F6)   ;(00111001101011001) (71531) (29529) (7359)   ;(01000000000000000) (100000) (32768) (8000)   ;(10010000011110110) (220366) (73974) (120F6)   ;(00110101010000101) (65205) (27269) (6A85)   ;(00111100100100100) (74444) (31012) (7924)   ;(10001110111110100) (216764) (73204) (11DF4)   ;
;8;(00111010010001010) (72212) (29834) (748A)    ;(01000000000000000) (100000) (32768) (8000)   ;(10001110111110100) (216764) (73204) (11DF4)   ;(00110110110101110) (66656) (28078) (6DAE)   ;(00111101011111001) (75371) (31481) (7AF9)   ;(10001101101011011) (215533) (72539) (11B5B)   ;(00111010101110000) (72560) (30064) (7570)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10001101101011011) (215533) (72539) (11B5B)    ;(00111000001101001) (70151) (28777) (7069)   ;(00111110010110010) (76262) (31922) (7CB2)   ;(10001100100100000) (214440) (71968) (11920)   ;(00111011000001111) (73017) (30223) (760F)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001100100100000) (214440) (71968) (11920)   ;(00111001011000001) (71301) (29377) (72C1)   ;
;24;(00111111001011100) (77134) (32348) (7E5C)    ;(10001011100110111) (213467) (71479) (11737)   ;(00111011001100111) (73147) (30311) (7667)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001011100110111) (213467) (71479) (11737)   ;(00111010011000011) (72303) (29891) (74C3)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001010110010110) (212626) (71062) (11596)   ;
;32;(00111011001111011) (73173) (30331) (767B)    ;(01000000000000000) (100000) (32768) (8000)   ;(10001010110010110) (212626) (71062) (11596)   ;(00111011001111011) (73173) (30331) (767B)   ;(01000000110101010) (100652) (33194) (81AA)   ;(10001010000110010) (212062) (70706) (11432)   ;(00111011001001000) (73110) (30280) (7648)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10001010000110010) (212062) (70706) (11432)    ;(00111011111110001) (73761) (30705) (77F1)   ;(01000001101100100) (101544) (33636) (8364)   ;(10001001100000011) (211403) (70403) (11303)   ;(00111010111001011) (72713) (30155) (75CB)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001001100000011) (211403) (70403) (11303)   ;(00111100100110000) (74460) (31024) (7930)   ;
;48;(01000010100111100) (102474) (34108) (853C)    ;(10001001000000001) (211001) (70145) (11201)   ;(00111010100000010) (72402) (29954) (7502)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001001000000001) (211001) (70145) (11201)   ;(00111101000111110) (75076) (31294) (7A3E)   ;(01000011100111111) (103477) (34623) (873F)   ;(10001000100100111) (210447) (69927) (11127)   ;
;56;(00111001111100100) (71744) (29668) (73E4)    ;(01000000000000000) (100000) (32768) (8000)   ;(10001000100100111) (210447) (69927) (11127)   ;(00111101100100011) (75443) (31523) (7B23)   ;(01000100101111100) (104574) (35196) (897C)   ;(10001000001101111) (210157) (69743) (1106F)   ;(00111001001101001) (71151) (29289) (7269)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10001000001101111) (210157) (69743) (1106F)    ;(00111101111100110) (75746) (31718) (7BE6)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_1000:rom_iir_1000_inst|altsyncram:altsyncram_component|altsyncram_8mb1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111010001101011) (72153) (29803) (746B)    ;(10001111011111010) (217372) (73466) (11EFA)   ;(00110111101101001) (67551) (28521) (6F69)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001111011111010) (217372) (73466) (11EFA)   ;(00110001111010100) (61724) (25556) (63D4)   ;(00111011011111000) (73370) (30456) (76F8)   ;(10001101011111011) (215373) (72443) (11AFB)   ;
;8;(00111000011101000) (70350) (28904) (70E8)    ;(01000000000000000) (100000) (32768) (8000)   ;(10001101011111011) (215373) (72443) (11AFB)   ;(00110011111100000) (63740) (26592) (67E0)   ;(00111100101011010) (74532) (31066) (795A)   ;(10001011110000001) (213601) (71553) (11781)   ;(00111001000001010) (71012) (29194) (720A)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10001011110000001) (213601) (71553) (11781)    ;(00110101101100101) (65545) (27493) (6B65)   ;(00111101110011111) (75637) (31647) (7B9F)   ;(10001010001111111) (212177) (70783) (1147F)   ;(00111001011010001) (71321) (29393) (72D1)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001010001111111) (212177) (70783) (1147F)   ;(00110111001110000) (67160) (28272) (6E70)   ;
;24;(00111110111010010) (76722) (32210) (7DD2)    ;(10001000111101000) (210750) (70120) (111E8)   ;(00111001100111110) (71476) (29502) (733E)   ;(01000000000000000) (100000) (32768) (8000)   ;(10001000111101000) (210750) (70120) (111E8)   ;(00111000100001111) (70417) (28943) (710F)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000111110101111) (207657) (69551) (10FAF)   ;
;32;(00111001101010000) (71520) (29520) (7350)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000111110101111) (207657) (69551) (10FAF)   ;(00111001101010000) (71520) (29520) (7350)   ;(01000001000111000) (101070) (33336) (8238)   ;(10000110111000111) (206707) (69063) (10DC7)   ;(00111001100000101) (71405) (29445) (7305)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10000110111000111) (206707) (69063) (10DC7)    ;(00111010100111101) (72475) (30013) (753D)   ;(01000010010001001) (102211) (33929) (8489)   ;(10000110000100111) (206047) (68647) (10C27)   ;(00111001001011010) (71132) (29274) (725A)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000110000100111) (206047) (68647) (10C27)   ;(00111011011100011) (73343) (30435) (76E3)   ;
;48;(01000011100000011) (103403) (34563) (8703)    ;(10000101011000101) (205305) (68293) (10AC5)   ;(00111000101000111) (70507) (28999) (7147)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000101011000101) (205305) (68293) (10AC5)   ;(00111100001001010) (74112) (30794) (784A)   ;(01000100110111000) (104670) (35256) (89B8)   ;(10000100110010111) (204627) (67991) (10997)   ;
;56;(00110111111000011) (67703) (28611) (6FC3)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000100110010111) (204627) (67991) (10997)   ;(00111100101111011) (74573) (31099) (797B)   ;(01000110010111100) (106274) (36028) (8CBC)   ;(10000100010011000) (204230) (67736) (10898)   ;(00110110111000010) (66702) (28098) (6DC2)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10000100010011000) (204230) (67736) (10898)    ;(00111101001111110) (75176) (31358) (7A7E)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;72;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;80;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;88;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;96;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;104;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;112;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;
;120;(00000000000000000) (0) (0) (00)    ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;(00000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_600:rom_iir_600_inst|altsyncram:altsyncram_component|altsyncram_2ib1:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111100111011011) (74733) (31195) (79DB)    ;(10000111110110001) (207661) (69553) (10FB1)   ;(00111011100110010) (73462) (30514) (7732)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000111110110001) (207661) (69553) (10FB1)   ;(00111000100001101) (70415) (28941) (710D)   ;(00111101100111111) (75477) (31551) (7B3F)   ;(10000110101110010) (206562) (68978) (10D72)   ;
;8;(00111100000001111) (74017) (30735) (780F)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000110101110010) (206562) (68978) (10D72)   ;(00111001101001110) (71516) (29518) (734E)   ;(00111110010000111) (76207) (31879) (7C87)   ;(10000101110000110) (205606) (68486) (10B86)   ;(00111100010110101) (74265) (30901) (78B5)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10000101110000110) (205606) (68486) (10B86)    ;(00111010100111100) (72474) (30012) (753C)   ;(00111110110111010) (76672) (32186) (7DBA)   ;(10000100111100010) (204742) (68066) (109E2)   ;(00111100100101000) (74450) (31016) (7928)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000100111100010) (204742) (68066) (109E2)   ;(00111011011100001) (73341) (30433) (76E1)   ;
;24;(00111111011100000) (77340) (32480) (7EE0)    ;(10000100001111100) (204174) (67708) (1087C)   ;(00111100101101001) (74551) (31081) (7969)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000100001111100) (204174) (67708) (1087C)   ;(00111100001001000) (74110) (30792) (7848)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000011101001011) (203513) (67403) (1074B)   ;
;32;(00111100101111010) (74572) (31098) (797A)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000011101001011) (203513) (67403) (1074B)   ;(00111100101111010) (74572) (31098) (797A)   ;(01000000100100011) (100443) (33059) (8123)   ;(10000011001001001) (203111) (67145) (10649)   ;(00111100101011010) (74532) (31066) (795A)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10000011001001001) (203111) (67145) (10649)    ;(00111101001111101) (75175) (31357) (7A7D)   ;(01000001001010001) (101121) (33361) (8251)   ;(10000010101101110) (202556) (66926) (1056E)   ;(00111100100001000) (74410) (30984) (7908)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000010101101110) (202556) (66926) (1056E)   ;(00111101101011001) (75531) (31577) (7B59)   ;
;48;(01000001110010010) (101622) (33682) (8392)    ;(10000010010110100) (202264) (66740) (104B4)   ;(00111100010000001) (74201) (30849) (7881)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000010010110100) (202264) (66740) (104B4)   ;(00111110000010011) (76023) (31763) (7C13)   ;(01000010011110000) (102360) (34032) (84F0)   ;(10000010000010111) (202027) (66583) (10417)   ;
;56;(00111011111000000) (73700) (30656) (77C0)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000010000010111) (202027) (66583) (10417)   ;(00111110010110000) (76260) (31920) (7CB0)   ;(01000011001110101) (103165) (34421) (8675)   ;(10000001110010011) (201623) (66451) (10393)   ;(00111011011000000) (73300) (30400) (76C0)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10000001110010011) (201623) (66451) (10393)    ;(00111110100110101) (76465) (32053) (7D35)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_200:rom_iir_200_inst|altsyncram:altsyncram_component|altsyncram_rhb1:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111111000010011) (77023) (32275) (7E13)    ;(10000010011001110) (202316) (66766) (104CE)   ;(00111110100111110) (76476) (32062) (7D3E)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000010011001110) (202316) (66766) (104CE)   ;(00111101101010010) (75522) (31570) (7B52)   ;(00111111010000101) (77205) (32389) (7E85)   ;(10000010000010011) (202023) (66579) (10413)   ;
;8;(00111110110001000) (76610) (32136) (7D88)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000010000010011) (202023) (66579) (10413)   ;(00111110000001101) (76015) (31757) (7C0D)   ;(00111111011101101) (77355) (32493) (7EED)   ;(10000001101110101) (201565) (66421) (10375)   ;(00111110110111110) (76676) (32190) (7DBE)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10000001101110101) (201565) (66421) (10375)    ;(00111110010101011) (76253) (31915) (7CAB)   ;(00111111101001101) (77515) (32589) (7F4D)   ;(10000001011101111) (201357) (66287) (102EF)   ;(00111110111100100) (76744) (32228) (7DE4)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000001011101111) (201357) (66287) (102EF)   ;(00111110100110001) (76461) (32049) (7D31)   ;
;24;(00111111110101000) (77650) (32680) (7FA8)    ;(10000001001111110) (201176) (66174) (1027E)   ;(00111110111111011) (76773) (32251) (7DFB)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000001001111110) (201176) (66174) (1027E)   ;(00111110110100010) (76642) (32162) (7DA2)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000001000011111) (201037) (66079) (1021F)   ;
;32;(00111111000000001) (77001) (32257) (7E01)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000001000011111) (201037) (66079) (1021F)   ;(00111111000000001) (77001) (32257) (7E01)   ;(01000000001011001) (100131) (32857) (8059)   ;(10000000111001110) (200716) (65998) (101CE)   ;(00111110111111001) (76771) (32249) (7DF9)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10000000111001110) (200716) (65998) (101CE)    ;(00111111001010010) (77122) (32338) (7E52)   ;(01000000010110100) (100264) (32948) (80B4)   ;(10000000110001010) (200612) (65930) (1018A)   ;(00111110111100001) (76741) (32225) (7DE1)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000110001010) (200612) (65930) (1018A)   ;(00111111010010110) (77226) (32406) (7E96)   ;
;48;(01000000100010101) (100425) (33045) (8115)    ;(10000000101010001) (200521) (65873) (10151)   ;(00111110110111001) (76671) (32185) (7DB9)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000101010001) (200521) (65873) (10151)   ;(00111111011001111) (77317) (32463) (7ECF)   ;(01000000101111111) (100577) (33151) (817F)   ;(10000000100100001) (200441) (65825) (10121)   ;
;56;(00111110110000000) (76600) (32128) (7D80)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000000100100001) (200441) (65825) (10121)   ;(00111111011111111) (77377) (32511) (7EFF)   ;(01000000111110100) (100764) (33268) (81F4)   ;(10000000011111001) (200371) (65785) (100F9)   ;(00111110100110100) (76464) (32052) (7D34)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10000000011111001) (200371) (65785) (100F9)    ;(00111111100101000) (77450) (32552) (7F28)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |au_filter|equalizer:equalizer_inst|rom_iir_100:rom_iir_100_inst|altsyncram:altsyncram_component|altsyncram_phb1:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00111111100000111) (77407) (32519) (7F07)    ;(10000001001100101) (201145) (66149) (10265)   ;(00111111010011100) (77234) (32412) (7E9C)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000001001100101) (201145) (66149) (10265)   ;(00111110110100011) (76643) (32163) (7DA3)   ;(00111111101000001) (77501) (32577) (7F41)   ;(10000001000000110) (201006) (66054) (10206)   ;
;8;(00111111011000001) (77301) (32449) (7EC1)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000001000000110) (201006) (66054) (10206)   ;(00111111000000011) (77003) (32259) (7E03)   ;(00111111101110110) (77566) (32630) (7F76)   ;(10000000110110101) (200665) (65973) (101B5)   ;(00111111011011101) (77335) (32477) (7EDD)   ;(01000000000000000) (100000) (32768) (8000)   ;
;16;(10000000110110101) (200665) (65973) (101B5)    ;(00111111001010011) (77123) (32339) (7E53)   ;(00111111110100110) (77646) (32678) (7FA6)   ;(10000000101110010) (200562) (65906) (10172)   ;(00111111011110001) (77361) (32497) (7EF1)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000101110010) (200562) (65906) (10172)   ;(00111111010010110) (77226) (32406) (7E96)   ;
;24;(00111111111010100) (77724) (32724) (7FD4)    ;(10000000100111000) (200470) (65848) (10138)   ;(00111111011111100) (77374) (32508) (7EFC)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000100111000) (200470) (65848) (10138)   ;(00111111011010000) (77320) (32464) (7ED0)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000100001000) (200410) (65800) (10108)   ;
;32;(00111111100000000) (77400) (32512) (7F00)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000000100001000) (200410) (65800) (10108)   ;(00111111100000000) (77400) (32512) (7F00)   ;(01000000000101101) (100055) (32813) (802D)   ;(10000000011100000) (200340) (65760) (100E0)   ;(00111111011111100) (77374) (32508) (7EFC)   ;(01000000000000000) (100000) (32768) (8000)   ;
;40;(10000000011100000) (200340) (65760) (100E0)    ;(00111111100101000) (77450) (32552) (7F28)   ;(01000000001011010) (100132) (32858) (805A)   ;(10000000010111110) (200276) (65726) (100BE)   ;(00111111011110000) (77360) (32496) (7EF0)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000010111110) (200276) (65726) (100BE)   ;(00111111101001010) (77512) (32586) (7F4A)   ;
;48;(01000000010001011) (100213) (32907) (808B)    ;(10000000010100001) (200241) (65697) (100A1)   ;(00111111011011100) (77334) (32476) (7EDC)   ;(01000000000000000) (100000) (32768) (8000)   ;(10000000010100001) (200241) (65697) (100A1)   ;(00111111101100111) (77547) (32615) (7F67)   ;(01000000011000000) (100300) (32960) (80C0)   ;(10000000010001001) (200211) (65673) (10089)   ;
;56;(00111111010111111) (77277) (32447) (7EBF)    ;(01000000000000000) (100000) (32768) (8000)   ;(10000000010001001) (200211) (65673) (10089)   ;(00111111101111111) (77577) (32639) (7F7F)   ;(01000000011111010) (100372) (33018) (80FA)   ;(10000000001110100) (200164) (65652) (10074)   ;(00111111010011001) (77231) (32409) (7E99)   ;(01000000000000000) (100000) (32768) (8000)   ;
;64;(10000000001110100) (200164) (65652) (10074)    ;(00111111110010100) (77624) (32660) (7F94)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 23          ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 23          ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 46          ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 7           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 16          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im0_component|mult_9eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im0_component|mult_9eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im4_component|mult_lcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_im4_component|mult_lcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                           ;                            ; DSPMULT_X20_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_8000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                   ;                            ; DSPMULT_X20_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                           ;                            ; DSPMULT_X20_Y6_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_5000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                   ;                            ; DSPMULT_X20_Y5_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                           ;                            ; DSPMULT_X20_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_3000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                   ;                            ; DSPMULT_X20_Y22_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_out4                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult3                                                                           ;                            ; DSPMULT_X20_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                           ;                            ; DSPMULT_X20_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_2000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                   ;                            ; DSPMULT_X20_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_out4                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult3                                                                           ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                           ;                            ; DSPMULT_X20_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                       ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_1000|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                   ;                            ; DSPMULT_X20_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_out4                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult3                                                                            ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_600|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                            ;                            ; DSPMULT_X20_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_600|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                    ;                            ; DSPMULT_X20_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_out4                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult3                                                                            ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_200|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                            ;                            ; DSPMULT_X20_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_200|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                    ;                            ; DSPMULT_X20_Y4_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_out4                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult3                                                                            ;                            ; DSPMULT_X20_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|w281w[0]                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_100|my_lpm_mult28in:my_lpm_mult28in_inst|lpm_mult:lpm_mult_component|mult_v8n:auto_generated|mac_mult1                                                                            ;                            ; DSPMULT_X20_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|w236w[0]                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    equalizer:equalizer_inst|iir:iir_100|my_lpm_mult:my_lpm_mult_inst|lpm_mult:lpm_mult_component|mult_l8n:auto_generated|mac_mult1                                                                                    ;                            ; DSPMULT_X20_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,563 / 32,401 ( 36 % ) ;
; C16 interconnects     ; 91 / 1,326 ( 7 % )       ;
; C4 interconnects      ; 5,047 / 21,816 ( 23 % )  ;
; Direct links          ; 2,687 / 32,401 ( 8 % )   ;
; Global clocks         ; 4 / 10 ( 40 % )          ;
; Local interconnects   ; 3,457 / 10,320 ( 33 % )  ;
; R24 interconnects     ; 209 / 1,289 ( 16 % )     ;
; R4 interconnects      ; 8,379 / 28,186 ( 30 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 638) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 11                            ;
; 3                                           ; 8                             ;
; 4                                           ; 8                             ;
; 5                                           ; 8                             ;
; 6                                           ; 17                            ;
; 7                                           ; 12                            ;
; 8                                           ; 11                            ;
; 9                                           ; 10                            ;
; 10                                          ; 13                            ;
; 11                                          ; 20                            ;
; 12                                          ; 24                            ;
; 13                                          ; 22                            ;
; 14                                          ; 28                            ;
; 15                                          ; 38                            ;
; 16                                          ; 400                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.31) ; Number of LABs  (Total = 638) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 523                           ;
; 1 Clock                            ; 435                           ;
; 1 Clock enable                     ; 147                           ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 265                           ;
; 2 Clocks                           ; 91                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.03) ; Number of LABs  (Total = 638) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 8                             ;
; 3                                            ; 5                             ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 10                            ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 13                            ;
; 12                                           ; 12                            ;
; 13                                           ; 6                             ;
; 14                                           ; 18                            ;
; 15                                           ; 17                            ;
; 16                                           ; 87                            ;
; 17                                           ; 10                            ;
; 18                                           ; 11                            ;
; 19                                           ; 8                             ;
; 20                                           ; 15                            ;
; 21                                           ; 10                            ;
; 22                                           ; 27                            ;
; 23                                           ; 20                            ;
; 24                                           ; 15                            ;
; 25                                           ; 11                            ;
; 26                                           ; 17                            ;
; 27                                           ; 17                            ;
; 28                                           ; 19                            ;
; 29                                           ; 55                            ;
; 30                                           ; 59                            ;
; 31                                           ; 65                            ;
; 32                                           ; 59                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.56) ; Number of LABs  (Total = 638) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 14                            ;
; 2                                               ; 25                            ;
; 3                                               ; 71                            ;
; 4                                               ; 49                            ;
; 5                                               ; 28                            ;
; 6                                               ; 45                            ;
; 7                                               ; 22                            ;
; 8                                               ; 66                            ;
; 9                                               ; 23                            ;
; 10                                              ; 32                            ;
; 11                                              ; 21                            ;
; 12                                              ; 39                            ;
; 13                                              ; 37                            ;
; 14                                              ; 45                            ;
; 15                                              ; 22                            ;
; 16                                              ; 51                            ;
; 17                                              ; 7                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 3                             ;
; 24                                              ; 7                             ;
; 25                                              ; 2                             ;
; 26                                              ; 10                            ;
; 27                                              ; 7                             ;
; 28                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.72) ; Number of LABs  (Total = 638) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 13                            ;
; 4                                            ; 7                             ;
; 5                                            ; 12                            ;
; 6                                            ; 16                            ;
; 7                                            ; 29                            ;
; 8                                            ; 76                            ;
; 9                                            ; 51                            ;
; 10                                           ; 39                            ;
; 11                                           ; 69                            ;
; 12                                           ; 33                            ;
; 13                                           ; 23                            ;
; 14                                           ; 17                            ;
; 15                                           ; 24                            ;
; 16                                           ; 12                            ;
; 17                                           ; 9                             ;
; 18                                           ; 11                            ;
; 19                                           ; 5                             ;
; 20                                           ; 4                             ;
; 21                                           ; 9                             ;
; 22                                           ; 15                            ;
; 23                                           ; 11                            ;
; 24                                           ; 20                            ;
; 25                                           ; 5                             ;
; 26                                           ; 10                            ;
; 27                                           ; 21                            ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 17                            ;
; 31                                           ; 5                             ;
; 32                                           ; 19                            ;
; 33                                           ; 14                            ;
; 34                                           ; 9                             ;
; 35                                           ; 2                             ;
; 36                                           ; 16                            ;
; 37                                           ; 5                             ;
; 38                                           ; 0                             ;
; 39                                           ; 3                             ;
; 40                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 36        ; 0            ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 36        ; 36        ; 0            ; 14           ; 0            ; 0            ; 22           ; 0            ; 14           ; 22           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 36           ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 0         ; 0         ; 36           ; 22           ; 36           ; 36           ; 14           ; 36           ; 22           ; 14           ; 36           ; 36           ; 36           ; 22           ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_clka           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_clkb           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_dat_b[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coe_ctrl[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coe_ctrl[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coe_ctrl[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coe_ctrl[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coe_ctrl[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ws                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_dat_a[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; au_data            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; sys_clk                                              ; 120.2             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; sys_rst                                              ; 104.4             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.8              ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; receive_left_data_buf[22]                                                                                                                                                                          ; eq_din[22]~93                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[23]                                                                                                                                                                          ; eq_din[23]~89                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[1]                                                                                                                                                                           ; eq_din[1]~5                                                                                                                                                                                                                             ; 5.346             ;
; receive_left_data_buf[2]                                                                                                                                                                           ; eq_din[2]~9                                                                                                                                                                                                                             ; 5.346             ;
; receive_left_data_buf[3]                                                                                                                                                                           ; eq_din[3]~13                                                                                                                                                                                                                            ; 5.346             ;
; receive_left_data_buf[4]                                                                                                                                                                           ; eq_din[4]~17                                                                                                                                                                                                                            ; 5.346             ;
; receive_left_data_buf[5]                                                                                                                                                                           ; eq_din[5]~21                                                                                                                                                                                                                            ; 5.346             ;
; receive_left_data_buf[6]                                                                                                                                                                           ; eq_din[6]~25                                                                                                                                                                                                                            ; 5.346             ;
; receive_left_data_buf[8]                                                                                                                                                                           ; eq_din[8]~33                                                                                                                                                                                                                            ; 5.346             ;
; receive_left_data_buf[11]                                                                                                                                                                          ; eq_din[11]~45                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[12]                                                                                                                                                                          ; eq_din[12]~49                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[14]                                                                                                                                                                          ; eq_din[14]~57                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[15]                                                                                                                                                                          ; eq_din[15]~61                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[16]                                                                                                                                                                          ; eq_din[16]~65                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[17]                                                                                                                                                                          ; eq_din[17]~69                                                                                                                                                                                                                           ; 5.346             ;
; receive_left_data_buf[0]                                                                                                                                                                           ; eq_din[0]~1                                                                                                                                                                                                                             ; 5.346             ;
; eq_data_buf[5]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                            ; 5.269             ;
; eq_data_buf[3]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                            ; 5.258             ;
; eq_data_buf[4]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                            ; 5.258             ;
; eq_data_buf[6]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                            ; 5.258             ;
; eq_data_buf[7]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                            ; 5.258             ;
; eq_data_buf[19]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                           ; 5.258             ;
; eq_data_buf[20]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                           ; 5.258             ;
; eq_data_buf[1]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                            ; 5.255             ;
; eq_data_buf[2]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                            ; 5.255             ;
; eq_data_buf[8]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                            ; 5.255             ;
; eq_data_buf[9]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                            ; 5.255             ;
; eq_data_buf[10]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                           ; 5.255             ;
; eq_data_buf[11]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                           ; 5.255             ;
; eq_data_buf[12]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                           ; 5.255             ;
; eq_data_buf[13]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                           ; 5.255             ;
; eq_data_buf[23]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                           ; 5.255             ;
; eq_data_buf[0]                                                                                                                                                                                     ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                            ; 5.017             ;
; eq_data_buf[21]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                           ; 4.952             ;
; eq_data_buf[15]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                           ; 4.832             ;
; receive_left_data_buf[18]                                                                                                                                                                          ; eq_din[18]~77                                                                                                                                                                                                                           ; 4.746             ;
; receive_left_data_buf[19]                                                                                                                                                                          ; eq_din[19]~73                                                                                                                                                                                                                           ; 4.746             ;
; receive_left_data_buf[21]                                                                                                                                                                          ; eq_din[21]~85                                                                                                                                                                                                                           ; 4.683             ;
; receive_left_data_buf[20]                                                                                                                                                                          ; eq_din[20]~81                                                                                                                                                                                                                           ; 4.683             ;
; eq_data_buf[14]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                           ; 4.675             ;
; eq_data_buf[18]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                           ; 4.374             ;
; eq_data_buf[16]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                           ; 4.178             ;
; eq_data_buf[17]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                           ; 4.178             ;
; eq_data_buf[22]                                                                                                                                                                                    ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                           ; 3.898             ;
; adc_data_exp_buf[22]                                                                                                                                                                               ; eq_din[22]~_emulated                                                                                                                                                                                                                    ; 0.540             ;
; adc_data_exp_buf[21]                                                                                                                                                                               ; eq_din[21]~_emulated                                                                                                                                                                                                                    ; 0.540             ;
; adc_data_exp_buf[20]                                                                                                                                                                               ; eq_din[20]~_emulated                                                                                                                                                                                                                    ; 0.540             ;
; adc_data_exp_buf[18]                                                                                                                                                                               ; eq_din[18]~_emulated                                                                                                                                                                                                                    ; 0.540             ;
; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[16]                                                                                                                                                 ; eq_data_buf[16]                                                                                                                                                                                                                         ; 0.485             ;
; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[17]                                                                                                                                                 ; eq_data_buf[17]                                                                                                                                                                                                                         ; 0.485             ;
; equalizer:equalizer_inst|iir:iir_600|Dout_buf[21]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_600_buf[21]                                                                                                                                                                                           ; 0.485             ;
; equalizer:equalizer_inst|iir:iir_8000|Dout_buf[15]                                                                                                                                                 ; eq_data_buf[15]                                                                                                                                                                                                                         ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[23]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_5000_buf[23]                                                                                                                                                                                          ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[21]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_5000_buf[21]                                                                                                                                                                                          ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_2000|Dout_buf[21]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_2000_buf[21]                                                                                                                                                                                          ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_1000|Dout_buf[21]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_1000_buf[21]                                                                                                                                                                                          ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_100|Dout_buf[21]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_100_buf[21]                                                                                                                                                                                           ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_100|Dout_buf[11]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_100_buf[11]                                                                                                                                                                                           ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[0]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_3000_buf[0]                                                                                                                                                                                           ; 0.483             ;
; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[0]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_5000_buf[0]                                                                                                                                                                                           ; 0.483             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][11]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.470             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][12]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.470             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][13]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.470             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a18~porta_datain_reg0 ; 0.470             ;
; bclk                                                                                                                                                                                               ; i2s:i2s_inst|left_data[2]                                                                                                                                                                                                               ; 0.346             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[5]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.325             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[4]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.325             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[3]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.324             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[2]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.324             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.324             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[6]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.324             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[7]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_3000_buf[7]                                                                                                                                                                                           ; 0.281             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[18]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_3000_buf[18]                                                                                                                                                                                          ; 0.245             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[10]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_3000_buf[10]                                                                                                                                                                                          ; 0.245             ;
; equalizer:equalizer_inst|iir:iir_3000|Yout[43]                                                                                                                                                     ; equalizer:equalizer_inst|iir:iir_3000|Yin_reg[0][28]                                                                                                                                                                                    ; 0.221             ;
; equalizer:equalizer_inst|iir5000_rom_addr[0]                                                                                                                                                       ; equalizer:equalizer_inst|rom_iir_5000:rom_iir_5000_inst|altsyncram:altsyncram_component|altsyncram_1lb1:auto_generated|ram_block1a16~porta_address_reg0                                                                                 ; 0.212             ;
; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[1]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_5000_buf[1]                                                                                                                                                                                           ; 0.167             ;
; equalizer:equalizer_inst|iir:iir_100|Dout_buf[12]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_100_buf[12]                                                                                                                                                                                           ; 0.167             ;
; equalizer:equalizer_inst|iir:iir_100|Dout_buf[13]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_100_buf[13]                                                                                                                                                                                           ; 0.167             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                                               ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_aaq3:auto_generated|ram_block1a15~porta_address_reg0  ; 0.133             ;
; adc_data_exp_buf[15]                                                                                                                                                                               ; eq_din[15]~_emulated                                                                                                                                                                                                                    ; 0.114             ;
; equalizer:equalizer_inst|iir:iir_5000|Dout_buf[11]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_5000_buf[11]                                                                                                                                                                                          ; 0.111             ;
; equalizer:equalizer_inst|iir:iir_600|Dout_buf[0]                                                                                                                                                   ; equalizer:equalizer_inst|iir_dout_600_buf[0]                                                                                                                                                                                            ; 0.105             ;
; equalizer:equalizer_inst|iir:iir_5000|pole_mult_reg[0][43]                                                                                                                                         ; equalizer:equalizer_inst|iir:iir_5000|Yout[43]                                                                                                                                                                                          ; 0.103             ;
; equalizer:equalizer_inst|iir:iir_200|pole_mult_reg[0][43]                                                                                                                                          ; equalizer:equalizer_inst|iir:iir_200|Yout[43]                                                                                                                                                                                           ; 0.103             ;
; equalizer:equalizer_inst|iir:iir_5000|Xout[42]                                                                                                                                                     ; equalizer:equalizer_inst|iir:iir_5000|Yin_reg[0][28]                                                                                                                                                                                    ; 0.102             ;
; equalizer:equalizer_inst|iir2000_rom_addr[0]                                                                                                                                                       ; equalizer:equalizer_inst|rom_iir_2000:rom_iir_2000_inst|altsyncram:altsyncram_component|altsyncram_rkb1:auto_generated|ram_block1a16~porta_address_reg0                                                                                 ; 0.082             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_14|delay_signals[0][0] ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a23~porta_we_reg      ; 0.081             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[21]                                                                                                                                                 ; equalizer:equalizer_inst|iir_dout_3000_buf[21]                                                                                                                                                                                          ; 0.060             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[4]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_3000_buf[4]                                                                                                                                                                                           ; 0.050             ;
; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[6]                                                                                                                                                  ; equalizer:equalizer_inst|iir_dout_3000_buf[6]                                                                                                                                                                                           ; 0.050             ;
; equalizer:equalizer_inst|iir:iir_8000|pole_mult_reg[0][43]                                                                                                                                         ; equalizer:equalizer_inst|iir:iir_8000|Yout[43]                                                                                                                                                                                          ; 0.048             ;
; equalizer:equalizer_inst|iir:iir_200|Dout_buf[4]                                                                                                                                                   ; equalizer:equalizer_inst|iir_dout_200_buf[4]                                                                                                                                                                                            ; 0.048             ;
; equalizer:equalizer_inst|iir:iir_200|Dout_buf[5]                                                                                                                                                   ; equalizer:equalizer_inst|iir_dout_200_buf[5]                                                                                                                                                                                            ; 0.048             ;
; equalizer:equalizer_inst|iir:iir_200|Dout_buf[6]                                                                                                                                                   ; equalizer:equalizer_inst|iir_dout_200_buf[6]                                                                                                                                                                                            ; 0.048             ;
; equalizer:equalizer_inst|iir:iir_2000|Yout[43]                                                                                                                                                     ; equalizer:equalizer_inst|iir:iir_2000|Yin_reg[0][28]                                                                                                                                                                                    ; 0.046             ;
; sys_rst                                                                                                                                                                                            ; equalizer:equalizer_inst|iir:iir_3000|Dout_buf[3]                                                                                                                                                                                       ; 0.039             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][14]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.019             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][15]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.019             ;
; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_14|delay_signals[0][17]                      ; FirIP:FirIP_inst|fir:fir_inst|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2pn3:auto_generated|ram_block1a17~porta_datain_reg0 ; 0.019             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "au_filter"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1" as Cyclone IV E PLL type File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1250, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] port File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 43
    Info (15099): Implementing clock multiplication of 3, clock division of 625, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] port File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 24 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'au_filter.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_1) File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/qq/li/fpga/7.0/au_filter/rtl/au_filter.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac_clkb~output File: D:/qq/li/fpga/7.0/au_filter/rtl/au_filter.v Line: 14
Info (176353): Automatically promoted node sys_rst~input (placed in PIN M15 (CLK6, DIFFCLK_3p)) File: D:/qq/li/fpga/7.0/au_filter/rtl/au_filter.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[0]~0 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[1]~1 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[2]~2 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[3]~3 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[4]~4 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[5]~5 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[6]~6 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[7]~7 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[8]~8 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176357): Destination node equalizer:equalizer_inst|iir:iir_8000|Yin[9]~9 File: D:/qq/li/fpga/7.0/au_filter/rtl/eq/iir_filter/iir.v Line: 84
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 136 registers into blocks of type Block RAM
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll2:auto_generated|pll1" output port clk[2] feeds output pin "adc_clka~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/qq/li/fpga/7.0/au_filter/prj/db/pll_altpll2.v Line: 43
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 14.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/qq/li/fpga/7.0/au_filter/prj/output_files/au_filter.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5718 megabytes
    Info: Processing ended: Sat Jul 16 17:16:19 2022
    Info: Elapsed time: 00:01:00
    Info: Total CPU time (on all processors): 00:01:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/qq/li/fpga/7.0/au_filter/prj/output_files/au_filter.fit.smsg.


