
#### 评估传输的信息

* CPU和CGRA的耦合方式一般有松散耦合和紧密耦合
* 传输方式：DMA　　AXI　　　简化流程：外存默认为是主存　　　主存＜－－－－－＞SPM
* 主存和SPM访问延迟影响因素
  * SPM是片上内存  访问速度较快，一般是几纳秒    主存访问的相对延迟较高，一般是几十到百纳秒之间
  * SPM的带宽通常高于内存，SPM用于优化特定应用，主存带宽受到总线宽度和频率的限制，与SPM有较大差距
  * **综上 认为SPM的数据访问延迟为1cycle   当SPM访问发生miss时，需要访问内存，访问延迟假设为15cycle**

#### 运行命令
*  python -u run_morpher_llvm16.py runahead_benchmarks/cora/cora.c cora  config/coverage.yaml sim_only


#### Cache

* CPU和cache之间传递数据的单位是 word   cache和主存之间传递数据的单位是 block
* 组相联映射
  * 一个cache组中有多个cache line， cache line是从主存中读取数据的基本单位 尽管可能只访问line中的一个byte
* 之前的bank大小 536870912    现在采用 536870912*4


#### 衡量效果的指标
* 单独记录预取开始后的SPM miss数量
* 有预取和无预取的访存延迟时间比值   
* 准确率：  预取块中被访问的数量/预取的数量
* 覆盖率：  预取导致的访存命中数量/总的缓存缺失数量    
* 及时性：  访问的块是及时的数量/访问预取块的数量


#### 预取的问题
* 由于数据的问题，间接访存识别的部分会出现多个间接访存模式，但是其基地址相差在两个元素size大小，因此 执行间接访存预取时，所取的block相同
* 当检测到索引为当前间接访存模式的索引时，预取stride多少合适，如何去体现stride？
* 