#FIFO memory using Verilog HDL
