# 7. 仿真



## 仿真

仿真模块没有输入输出

如果对Modelsim中仿真的文件进行了修改，要在Modelsim对文件进行reload，同时在library中选中xil_defaultlib文件夹下所有文件进行recompile，最后在波形界面：Restart –> Run All –> Stop

如果项目添加了新文件，最好关掉了Modelsim后再仿真

测试文件编写示例如下：

```verilog
module test_tb();
	reg clk;
	reg rst;
	
	initial begin
		clk = 0;
		rst = 1;	
		#100 		// 100ns后  `timescale 1ns / 1ps 	"/"前为单位
		rst = 0;
	end
	
	always #5 clk = ~clk;	// 每隔5ns翻转一次
	
	test inst1(
		clk,
		rst
	);
endmodule
```

在Modelsim中，可以在波形界面：file -> Save Format -> OK 将设置保存（.do文件）

再在Modelsim中查看library的界面：file -> Save Dataset -> OK 将波形保存（.wlf文件）

最好新建个do文件夹存储波形

保存后再打开Modelsim，file -> load，将其加载进入Modelsim即可查看



## 工程保存

工程复制时，要保证notepad++中打开的.v文件关闭，Vivado也关闭，再将整个工程文件夹复制

复制工程，到modelsim仿真可能不生效，这时直接把项目下的.sim文件夹删除

代码出错导致想要观察的信号无法添加到wave界面，也会导致一直卡在excuting analysis和compilation step这一步
由于Modelsim对Verilog语法检查更加严格，信号先使用再声明可以正常上板，但也会导致仿真时一直卡在excuting analysis和compilation step这一步