LSE_CPS_ID_1 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:11[6:9]"
LSE_CPS_ID_2 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:4[12:13]"
LSE_CPS_ID_3 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:2[7:8]"
LSE_CPS_ID_4 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:11[6:9]"
LSE_CPS_ID_5 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:3[7:8]"
LSE_CPS_ID_6 "d:/rtl_fpga/verilog/aula22_subtrator/meio_subtrador_alt.v:5[12:14]"
