<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:14.5214</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7027128</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>P형 전계 효과 트랜지스터(PFET) 소스 및 드레인에서 게르마늄(Ge)을 증가시켜 PFET 채널의 압축을 증가시키기 위한 실리콘 Ge 버퍼 층 상의 PFET 및 제작 방법</inventionTitle><inventionTitleEng>P-TYPE FIELD EFFECT TRANSISTOR (PFET) ON A SILICON GERMANIUM (GE) BUFFER LAYER TO INCREASE GE IN THE PFET SOURCE AND DRAIN TO INCREASE COMPRESSION OF THE PFET CHANNEL AND METHOD OF FABRICATION</inventionTitleEng><openDate>2023.10.13</openDate><openNumber>10-2023-0144023</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.08.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/822</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실리콘(Si) 게르마늄(Ge)(SiGe) 소스(211S) 및 드레인(211D)이 Si 기판 계면에서 전위들을 야기하는 임계치보다 더 높은 Ge 퍼센티지를 갖는 SiGe 버퍼 층 상에 제작된 예시적인 고성능 PFET(P-type field-effect transistor)이 개시된다. 45% 임계치를 초과하는 Ge 퍼센티지를 포함하는 소스 및 드레인은 더 높은 성능의 PFET을 위해 채널에 증가된 압축 변형을 제공한다. PFET(200)을 Si 기판(216) 상에 직접 형성하는 것이 아니라 SiGe 버퍼 층(214) 상에 형성함으로써 소스와 드레인의 격자들에서 전위들이 회피되며, SiGe 버퍼 층은 소스 및 드레인에서의 Ge의 퍼센티지 미만의 Ge의 퍼센티지를 갖는다. 일례로, 버퍼 층과 Si 기판의 계면에 전위들을 주입하고 버퍼 층을 어닐링함으로써 버퍼 층의 격자가 완화된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.08.25</internationOpenDate><internationOpenNumber>WO2022177683</internationOpenNumber><internationalApplicationDate>2022.01.18</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/012756</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서,실리콘 기판;상기 실리콘 기판 상에 배치된 버퍼 층 — 상기 버퍼 층은 제1 퍼센티지의 게르마늄을 포함함 —; 및상기 버퍼 층 상에 배치된 트랜지스터를 포함하며, 상기 트랜지스터는: 반도체 재료를 포함하는 채널 구역; 상기 채널 구역 상에 배치된 게이트; 상기 채널 구역의 제1 측에 배치된 소스; 및 상기 채널 구역의 제2 측에 배치된 드레인을 포함하고,상기 소스 및 상기 드레인은 각각, 제2 퍼센티지의 게르마늄을 포함하는 실리콘 게르마늄(SiGe) 복합물을 포함하며, 상기 제2 퍼센티지는 상기 제1 퍼센티지보다 더 큰,반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 게르마늄의 제2 퍼센티지는 적어도 46퍼센트인,반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 게르마늄의 제2 퍼센티지는 60퍼센트를 초과하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 소스 및 상기 드레인은 3가 불순물로 도핑되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 게르마늄의 제1 퍼센티지는 15 퍼센트인,반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 버퍼 층은 적어도 1 미크론의 두께를 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 채널 구역의 반도체 재료는 100 내지 500 옹스트롬의 두께를 포함하고; 그리고상기 소스 및 상기 드레인은 각각, 상기 채널 구역의 반도체 재료의 두께 이상의 두께를 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 채널 구역, 상기 소스 및 상기 드레인은 상기 버퍼 층 바로 위에 있는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 버퍼 층 상의 제2 트랜지스터를 더 포함하며, 상기 제2 트랜지스터는: 상기 버퍼 층 상의 실리콘 층; 상기 실리콘 층의 제2 채널 구역 상에 배치된 제2 게이트; 상기 제2 게이트의 일 측에 배치되며 상기 제2 게이트의 일 측에서 상기 실리콘 층 내로 리세스되는 제2 소스; 및 상기 제2 게이트의 다른 측에 배치되며 상기 제2 게이트의 다른 측에서 상기 실리콘 층 내로 리세스되는 제2 드레인을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 트랜지스터는 PFET(P-type FET(field-effect transistor))을 포함하고; 그리고상기 제2 트랜지스터는 NFET(N-type FET)을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 제2 트랜지스터의 제2 소스 및 제2 드레인은 실리콘 및 인을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,RF(radio-frequency) 프론트엔드 모듈에 통합되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 로케이션 데이터 유닛; 모바일 로케이션 데이터 유닛; GPS(global positioning system) 디바이스; 휴대 전화; 셀룰러폰; 스마트폰; SIP(session initiation protocol) 전화; 태블릿; 패블릿(phablet); 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템들; 드론; 및 멀티콥터(multicopter)로 구성된 그룹으로부터 선택된 디바이스에 통합되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 반도체 디바이스를 제작하는 방법으로서,실리콘 기판 상에 버퍼 층을 형성하는 단계 — 상기 버퍼 층은 실리콘 및 제1 퍼센티지의 게르마늄을 포함함 —;상기 버퍼 층에서 변형을 완화하는 단계;상기 버퍼 층 상에 반도체 층을 형성하는 단계;상기 반도체 층 상에 제1 게이트를 형성하는 단계;상기 제1 게이트의 제1 측에 제1 리세스를 그리고 상기 제1 게이트의 제2 측에 제2 리세스를 형성하는 단계 — 상기 제1 리세스 및 상기 제2 리세스는 각각 상기 반도체 층을 관통하여 상기 버퍼 층까지 연장됨 —; 및상기 제1 리세스 내에 그리고 상기 제2 리세스 내에 실리콘과 게르마늄의 제1 복합물을 형성하는 단계를 포함하며, 상기 제1 복합물은 상기 제1 퍼센티지의 게르마늄보다 더 높은 제2 퍼센티지의 게르마늄을 포함하는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 게르마늄의 제2 퍼센티지는 적어도 46퍼센트인,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 변형을 완화하는 단계는: 상기 버퍼 층과 상기 실리콘 기판의 계면에서 상기 버퍼 층에 결함들을 생성하는 단계; 및 상기 버퍼 층을 어닐링하는 단계를 더 포함하는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 반도체 층을 형성하는 단계는 100 옹스트롬 내지 500 옹스트롬의 두께로 상기 반도체 층을 형성하는 단계를 더 포함하는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서,상기 버퍼 층을 형성하는 단계는 1 미크론의 두께로 상기 버퍼 층을 형성하는 단계를 더 포함하는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>19. 제14 항에 있어서,상기 반도체 층 상에 제2 게이트를 형성하는 단계;상기 제2 게이트의 일 측에서 상기 반도체 층에 제3 리세스를 형성하는 단계;상기 제2 게이트의 다른 측에서 상기 반도체 층에 제4 리세스를 형성하는 단계; 및상기 제3 리세스 내에 그리고 상기 제4 리세스 내에 실리콘과 다른 원소의 제2 복합물을 형성하는 단계를 더 포함하며, 상기 제2 복합물은 상기 제2 게이트 아래의 상기 반도체 층의 격자 상수보다 더 작은 격자 상수를 포함하는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 실리콘과 상기 다른 원소의 제2 복합물은 상기 반도체 층의 일부에 의해 상기 버퍼 층으로부터 분리되는,반도체 디바이스를 제작하는 방법.</claim></claimInfo><claimInfo><claim>21. 제19 항에 있어서,상기 제1 게이트와 상기 제2 게이트 사이에 격리 트렌치를 형성하는 단계를 더 포함하며, 상기 격리 트렌치는 상기 반도체 층을 관통하여 상기 버퍼 층 내로 연장되는,반도체 디바이스를 제작하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>YANG, Bin</engName><name>양, 빈</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>LI, Xia</engName><name>리, 시아</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>YANG, Haining</engName><name>양, 하이닝</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.02.19</priorityApplicationDate><priorityApplicationNumber>17/180,219</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.08.09</receiptDate><receiptNumber>1-1-2023-0876605-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.09.20</receiptDate><receiptNumber>1-5-2023-0149963-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326865-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.03</receiptDate><receiptNumber>1-1-2025-0005813-20</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237027128.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934597befd073390bc4611c4787365419e9663a0d40a57cba4c9e66be10dae28f17e6f68f28d7e55c4bcf2b8e607feee5332a9db1311a1e0ee</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2ee642dac2202888933b58ea502b1c6def610e20a254f3fd64857083d22c9fc895df92e69103e89399f871db9576a7de7326342ebd44555a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>