<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:38.3738</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2010.12.01</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7010037</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.04.10</openDate><openNumber>10-2025-0048807</openNumber><originalApplicationDate>2010.12.01</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7029558</originalApplicationNumber><originalExaminationRequestDate>2025.03.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237029558</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 발명의 일 형태는 데이터 저장 시간에 전력이 공급되지 않을 때에도 저장된 데이터가 저장되고, 또한, 기록 회수에도 제한이 없는 반도체 장치를 제공하는 것을 목적으로 한다. 반도체 장치는 제 1 소스 전극 및 제 1 드레인 전극; 산화물 반도체가 사용되고 상기 제 1 소스 전극 및 상기 제 1 드레인 전극이 전기적으로 접속된 제 1 채널 형성 영역; 상기 제 1 채널 형성 영역 위의 제 1 게이트 절연층; 및 상기 제 1 게이트 절연층 위의 제 1 게이트 전극을 포함하는, 제 1 트랜지스터를 포함한다. 상기 제 1 트랜지스터의 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 용량 소자의 한 전극은 서로 전기적으로 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2011.06.30</internationOpenDate><internationOpenNumber>WO2011077946</internationOpenNumber><internationalApplicationDate>2010.12.01</internationalApplicationDate><internationalApplicationNumber>PCT/JP2010/071948</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 소스 전극 및 드레인 전극 중 한쪽이 용량 소자의 한쪽의 단자와 전기적으로 접속되는 트랜지스터를 갖는 반도체 장치로서,제 1 절연층과,상기 제 1 절연층의 위쪽의 제 1 도전층과, 상기 제 1 도전층과 동일한 층에 위치하는 제 2 도전층과,상기 제 1 도전층의 위쪽 및 상기 제 2 도전층의 위쪽의 산화물 반도체층과,상기 산화물 반도체층의 위쪽의 제 2 절연층과,상기 제 2 절연층의 위쪽의 제 3 도전층과, 상기 제 3 도전층과 동일한 층에 위치하는 제 4 도전층을 갖고,상기 산화물 반도체층은 상기 제 1 도전층의 상면과 접하는 제 1 영역과, 상기 제 1 도전층의 측면과 접하는 제 2 영역과, 상기 제 1 절연층과 접하는 제 3 영역과, 상기 제 2 도전층의 측면과 접하는 제 4 영역과, 상기 제 2 도전층의 상면과 접하는 제 5 영역과, 제 6 영역과, 제 7 영역을 갖고,상기 제 1 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 갖고,상기 제 2 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 영역을 갖고,상기 제 3 도전층은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 갖고,상기 산화물 반도체층은 상기 제 1 도전층과 중첩하는 제 1 단부와, 상기 제 2 도전층과 중첩하는 제 2 단부를 갖고,상기 제 3 도전층은 상기 제 3 영역과 중첩하는 영역을 갖고,상기 제 4 도전층은 상기 제 6 영역과 중첩하는 영역을 갖고,상기 제 7 영역은 상기 제 6 영역을 통해 상기 제 5 영역과 전기적으로 접속되고,상기 제 7 영역은 상기 제 4 도전층의 단부를 넘어 연장되는 영역을 갖고,상기 제 3 도전층의 전위와 상기 제 4 도전층의 전위는 서로 독립하여 제어되는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 소스 전극 및 드레인 전극 중 한쪽이 용량 소자의 한쪽의 단자와 전기적으로 접속되는 트랜지스터를 갖는 반도체 장치로서,산소와 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽의 제 1 도전층과, 상기 제 1 도전층과 동일한 층에 위치하는 제 2 도전층과,상기 제 1 도전층의 위쪽 및 상기 제 2 도전층의 위쪽의 산화물 반도체층과,상기 산화물 반도체층의 위쪽의 산소와 실리콘을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽의 제 3 도전층과, 상기 제 3 도전층과 동일한 층에 위치하는 제 4 도전층을 갖고,상기 산화물 반도체층은 상기 제 1 도전층의 상면과 접하는 제 1 영역과, 상기 제 1 도전층의 측면과 접하는 제 2 영역과, 상기 제 1 절연층과 접하는 제 3 영역과, 상기 제 2 도전층의 측면과 접하는 제 4 영역과, 상기 제 2 도전층의 상면과 접하는 제 5 영역과, 제 6 영역과, 제 7 영역을 갖고,상기 제 1 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 갖고,상기 제 2 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 영역을 갖고,상기 제 3 도전층은 상기 트랜지스터의 게이트 전극으로 기능하는 영역을 갖고,상기 산화물 반도체층은 상기 제 1 도전층과 중첩하는 제 1 단부와, 상기 제 2 도전층과 중첩하는 제 2 단부를 갖고,상기 제 3 도전층은 상기 제 3 영역과 중첩하는 영역을 갖고,상기 제 4 도전층은 상기 제 6 영역과 중첩하는 영역을 갖고,상기 제 7 영역은 상기 제 6 영역을 통해 상기 제 5 영역과 전기적으로 접속되고,상기 제 7 영역은 상기 제 4 도전층의 단부를 넘어 연장되는 영역을 갖고,상기 제 3 도전층의 전위와 상기 제 4 도전층의 전위는 서로 독립하여 제어되는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 소스 전극 및 드레인 전극 중 한쪽이 용량 소자의 한쪽의 단자와 전기적으로 접속되는 트랜지스터를 갖는 반도체 장치로서,제 1 절연층과,상기 제 1 절연층의 위쪽의 제 1 도전층과, 상기 제 1 도전층과 동일한 층에 위치하는 제 2 도전층과,상기 제 1 도전층의 위쪽 및 상기 제 2 도전층의 위쪽의 산화물 반도체층과,상기 산화물 반도체층의 위쪽의 제 2 절연층과,상기 제 2 절연층의 위쪽의 제 3 도전층과, 상기 제 3 도전층과 동일한 층에 위치하는 제 4 도전층을 갖고,상기 산화물 반도체층은 상기 제 1 도전층의 상면과 접하는 제 1 영역과, 상기 제 1 절연층과 접하는 제 3 영역과, 상기 제 1 영역과 상기 제 3 영역 사이에 위치하는 제 2 영역과, 상기 제 2 도전층의 상면과 접하는 제 5 영역과, 상기 제 3 영역과 상기 제 5 영역 사이에 위치하는 제 4 영역과, 제 6 영역과, 제 7 영역을 갖고,상기 제 1 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 갖고,상기 제 2 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 영역을 갖고,상기 제 3 도전층은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 갖고,상기 산화물 반도체층은 상기 제 1 도전층과 중첩하는 제 1 단부와, 상기 제 2 도전층과 중첩하는 제 2 단부를 갖고,상기 제 1 도전층은 상기 제 2 영역과 접하고 또한 테이퍼 각을 갖는 영역을 갖고,상기 제 2 도전층은 상기 제 4 영역과 접하고 또한 테이퍼 각을 갖는 영역을 갖고,상기 제 3 도전층은 상기 제 3 영역과 중첩하는 영역을 갖고,상기 제 4 도전층은 상기 제 6 영역과 중첩하는 영역을 갖고,상기 제 7 영역은 상기 제 6 영역을 통해 상기 제 5 영역과 전기적으로 접속되고,상기 제 7 영역은 상기 제 4 도전층의 단부를 넘어 연장되는 영역을 갖고,상기 제 3 도전층의 전위와 상기 제 4 도전층의 전위는 서로 독립하여 제어되는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 소스 전극 및 드레인 전극 중 한쪽이 용량 소자의 한쪽의 단자와 전기적으로 접속되는 트랜지스터를 갖는 반도체 장치로서,산소와 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽의 제 1 도전층과, 상기 제 1 도전층과 동일한 층에 위치하는 제 2 도전층과,상기 제 1 도전층의 위쪽 및 상기 제 2 도전층의 위쪽의 산화물 반도체층과,상기 산화물 반도체층의 위쪽의 제 2 절연층과,상기 제 2 절연층의 위쪽의 제 3 도전층과, 상기 제 3 도전층과 동일한 층에 위치하는 제 4 도전층을 갖고,상기 산화물 반도체층은 상기 제 1 도전층의 상면과 접하는 제 1 영역과, 상기 제 1 절연층과 접하는 제 3 영역과, 상기 제 1 영역과 상기 제 3 영역 사이에 위치하는 제 2 영역과, 상기 제 2 도전층의 상면과 접하는 제 5 영역과, 상기 제 3 영역과 상기 제 5 영역 사이에 위치하는 제 4 영역과, 제 6 영역과, 제 7 영역을 갖고,상기 제 1 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 갖고,상기 제 2 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 영역을 갖고,상기 제 3 도전층은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 갖고,상기 산화물 반도체층은 상기 제 1 도전층과 중첩하는 제 1 단부와, 상기 제 2 도전층과 중첩하는 제 2 단부를 갖고,상기 제 1 도전층은 상기 제 2 영역과 접하고 또한 테이퍼 각을 갖는 영역을 갖고,상기 제 2 도전층은 상기 제 4 영역과 접하고 또한 테이퍼 각을 갖는 영역을 갖고,상기 제 3 도전층은 상기 제 3 영역과 중첩하는 영역을 갖고,상기 제 4 도전층은 상기 제 6 영역과 중첩하는 영역을 갖고,상기 제 7 영역은 상기 제 6 영역을 통해 상기 제 5 영역과 전기적으로 접속되고,상기 제 7 영역은 상기 제 4 도전층의 단부를 넘어 연장되는 영역을 갖고,상기 제 3 도전층의 전위와 상기 제 4 도전층의 전위는 서로 독립하여 제어되는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 도전층 및 상기 제 2 도전층은 몰리브덴을 갖는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 3 도전층과 상기 제 4 도전층은 티타늄막과, 알루미늄막과, 티타늄막이 이 순서대로 적층된 적층 구조를 갖는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 3 도전층의 위쪽 및 상기 제 4 도전층의 위쪽의 제 3 절연층을 갖고,상기 제 3 절연층은 산소와 실리콘을 갖는 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 산화물 반도체층은 In과, Ga과, Zn을 갖는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOYAMA, Jun</engName><name>코야마 준</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KATO, Kiyoshi</engName><name>카토 키요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2009.12.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2009-296201</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.27</receiptDate><receiptNumber>1-1-2025-0345754-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257010037.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93970cb4f41a1cbd7295c2a53de241bf3edd5dcf838d068cf03a36ff0d79e24045e6984373f38762c069327d00804b17c2662eb7e60ec0b0ee</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe9dbfa0d3c9af05f6105a1b74e0b425ab6c7efa90c73bf1031a84e8a91a7ca1a3a73a8f2c18aa5786917d798d6c7b1d31f24508196d08171</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>