Classic Timing Analyzer report for ALU
Sun Apr 17 09:04:15 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 17.586 ns   ; b_in[2] ; z_out ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------+
; tpd                                                                 ;
+-------+-------------------+-----------------+------------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To       ;
+-------+-------------------+-----------------+------------+----------+
; N/A   ; None              ; 17.586 ns       ; b_in[2]    ; z_out    ;
; N/A   ; None              ; 17.289 ns       ; a_in[3]    ; z_out    ;
; N/A   ; None              ; 17.280 ns       ; b_in[3]    ; z_out    ;
; N/A   ; None              ; 17.232 ns       ; b_in[1]    ; z_out    ;
; N/A   ; None              ; 17.110 ns       ; b_in[0]    ; z_out    ;
; N/A   ; None              ; 17.064 ns       ; a_in[1]    ; z_out    ;
; N/A   ; None              ; 16.905 ns       ; a_in[2]    ; z_out    ;
; N/A   ; None              ; 16.861 ns       ; a_in[4]    ; z_out    ;
; N/A   ; None              ; 16.501 ns       ; b_in[4]    ; z_out    ;
; N/A   ; None              ; 16.396 ns       ; op_sel[2]  ; z_out    ;
; N/A   ; None              ; 16.387 ns       ; bit_sel[1] ; z_out    ;
; N/A   ; None              ; 16.360 ns       ; op_sel[0]  ; z_out    ;
; N/A   ; None              ; 16.326 ns       ; bit_sel[0] ; z_out    ;
; N/A   ; None              ; 16.195 ns       ; b_in[1]    ; r_out[2] ;
; N/A   ; None              ; 16.181 ns       ; b_in[2]    ; r_out[2] ;
; N/A   ; None              ; 16.165 ns       ; b_in[0]    ; r_out[2] ;
; N/A   ; None              ; 16.143 ns       ; b_in[5]    ; z_out    ;
; N/A   ; None              ; 16.119 ns       ; a_in[1]    ; r_out[2] ;
; N/A   ; None              ; 15.960 ns       ; a_in[5]    ; z_out    ;
; N/A   ; None              ; 15.945 ns       ; bit_sel[2] ; z_out    ;
; N/A   ; None              ; 15.811 ns       ; b_in[2]    ; r_out[3] ;
; N/A   ; None              ; 15.653 ns       ; b_in[2]    ; r_out[5] ;
; N/A   ; None              ; 15.645 ns       ; a_in[2]    ; r_out[2] ;
; N/A   ; None              ; 15.622 ns       ; b_in[2]    ; r_out[4] ;
; N/A   ; None              ; 15.493 ns       ; b_in[1]    ; r_out[1] ;
; N/A   ; None              ; 15.477 ns       ; b_in[2]    ; r_out[6] ;
; N/A   ; None              ; 15.457 ns       ; b_in[1]    ; r_out[3] ;
; N/A   ; None              ; 15.449 ns       ; a_in[7]    ; z_out    ;
; N/A   ; None              ; 15.421 ns       ; a_in[3]    ; r_out[4] ;
; N/A   ; None              ; 15.412 ns       ; b_in[3]    ; r_out[4] ;
; N/A   ; None              ; 15.389 ns       ; b_in[7]    ; z_out    ;
; N/A   ; None              ; 15.314 ns       ; b_in[0]    ; r_out[1] ;
; N/A   ; None              ; 15.299 ns       ; b_in[1]    ; r_out[5] ;
; N/A   ; None              ; 15.289 ns       ; b_in[6]    ; z_out    ;
; N/A   ; None              ; 15.272 ns       ; b_in[1]    ; r_out[4] ;
; N/A   ; None              ; 15.242 ns       ; b_in[0]    ; r_out[4] ;
; N/A   ; None              ; 15.222 ns       ; a_in[3]    ; r_out[5] ;
; N/A   ; None              ; 15.218 ns       ; op_sel[2]  ; r_out[1] ;
; N/A   ; None              ; 15.196 ns       ; a_in[1]    ; r_out[4] ;
; N/A   ; None              ; 15.123 ns       ; b_in[1]    ; r_out[6] ;
; N/A   ; None              ; 15.105 ns       ; a_in[3]    ; r_out[6] ;
; N/A   ; None              ; 15.097 ns       ; a_in[6]    ; z_out    ;
; N/A   ; None              ; 15.096 ns       ; b_in[3]    ; r_out[6] ;
; N/A   ; None              ; 15.076 ns       ; a_in[4]    ; r_out[5] ;
; N/A   ; None              ; 15.063 ns       ; a_in[3]    ; r_out[3] ;
; N/A   ; None              ; 15.041 ns       ; b_in[2]    ; r_out[7] ;
; N/A   ; None              ; 15.037 ns       ; a_in[2]    ; r_out[4] ;
; N/A   ; None              ; 15.015 ns       ; a_in[2]    ; r_out[3] ;
; N/A   ; None              ; 14.986 ns       ; a_in[4]    ; r_out[4] ;
; N/A   ; None              ; 14.982 ns       ; a_in[4]    ; r_out[6] ;
; N/A   ; None              ; 14.981 ns       ; a_in[3]    ; r_out[7] ;
; N/A   ; None              ; 14.972 ns       ; b_in[3]    ; r_out[7] ;
; N/A   ; None              ; 14.965 ns       ; op_sel[0]  ; r_out[1] ;
; N/A   ; None              ; 14.963 ns       ; b_in[0]    ; r_out[3] ;
; N/A   ; None              ; 14.926 ns       ; b_in[0]    ; r_out[6] ;
; N/A   ; None              ; 14.891 ns       ; a_in[1]    ; r_out[1] ;
; N/A   ; None              ; 14.890 ns       ; b_in[3]    ; r_out[5] ;
; N/A   ; None              ; 14.888 ns       ; b_in[2]    ; c_out    ;
; N/A   ; None              ; 14.880 ns       ; a_in[1]    ; r_out[6] ;
; N/A   ; None              ; 14.858 ns       ; a_in[4]    ; r_out[7] ;
; N/A   ; None              ; 14.857 ns       ; a_in[2]    ; r_out[5] ;
; N/A   ; None              ; 14.843 ns       ; bit_sel[1] ; r_out[1] ;
; N/A   ; None              ; 14.832 ns       ; b_in[1]    ; r_out[7] ;
; N/A   ; None              ; 14.825 ns       ; a_in[1]    ; r_out[3] ;
; N/A   ; None              ; 14.812 ns       ; bit_sel[0] ; r_out[1] ;
; N/A   ; None              ; 14.805 ns       ; b_in[0]    ; r_out[5] ;
; N/A   ; None              ; 14.802 ns       ; b_in[0]    ; r_out[7] ;
; N/A   ; None              ; 14.756 ns       ; a_in[1]    ; r_out[7] ;
; N/A   ; None              ; 14.726 ns       ; b_in[3]    ; r_out[3] ;
; N/A   ; None              ; 14.721 ns       ; a_in[2]    ; r_out[6] ;
; N/A   ; None              ; 14.674 ns       ; a_in[1]    ; r_out[5] ;
; N/A   ; None              ; 14.633 ns       ; b_in[4]    ; r_out[4] ;
; N/A   ; None              ; 14.633 ns       ; op_sel[2]  ; r_out[2] ;
; N/A   ; None              ; 14.632 ns       ; b_in[4]    ; r_out[6] ;
; N/A   ; None              ; 14.612 ns       ; bit_sel[1] ; r_out[3] ;
; N/A   ; None              ; 14.597 ns       ; a_in[2]    ; r_out[7] ;
; N/A   ; None              ; 14.585 ns       ; a_in[5]    ; r_out[6] ;
; N/A   ; None              ; 14.551 ns       ; bit_sel[0] ; r_out[3] ;
; N/A   ; None              ; 14.534 ns       ; b_in[1]    ; c_out    ;
; N/A   ; None              ; 14.508 ns       ; b_in[4]    ; r_out[7] ;
; N/A   ; None              ; 14.497 ns       ; b_in[5]    ; r_out[6] ;
; N/A   ; None              ; 14.492 ns       ; op_sel[0]  ; r_out[4] ;
; N/A   ; None              ; 14.489 ns       ; op_sel[0]  ; r_out[2] ;
; N/A   ; None              ; 14.476 ns       ; a_in[7]    ; r_out[7] ;
; N/A   ; None              ; 14.461 ns       ; a_in[5]    ; r_out[7] ;
; N/A   ; None              ; 14.457 ns       ; a_in[3]    ; c_out    ;
; N/A   ; None              ; 14.438 ns       ; op_sel[2]  ; r_out[5] ;
; N/A   ; None              ; 14.434 ns       ; b_in[4]    ; r_out[5] ;
; N/A   ; None              ; 14.402 ns       ; bit_sel[2] ; r_out[1] ;
; N/A   ; None              ; 14.397 ns       ; c_in       ; z_out    ;
; N/A   ; None              ; 14.358 ns       ; b_in[5]    ; r_out[5] ;
; N/A   ; None              ; 14.324 ns       ; b_in[3]    ; c_out    ;
; N/A   ; None              ; 14.324 ns       ; b_in[0]    ; r_out[0] ;
; N/A   ; None              ; 14.311 ns       ; a_in[4]    ; c_out    ;
; N/A   ; None              ; 14.278 ns       ; bit_sel[1] ; r_out[4] ;
; N/A   ; None              ; 14.278 ns       ; bit_sel[1] ; r_out[2] ;
; N/A   ; None              ; 14.238 ns       ; b_in[5]    ; r_out[7] ;
; N/A   ; None              ; 14.229 ns       ; op_sel[2]  ; r_out[6] ;
; N/A   ; None              ; 14.207 ns       ; bit_sel[0] ; r_out[4] ;
; N/A   ; None              ; 14.204 ns       ; bit_sel[0] ; r_out[2] ;
; N/A   ; None              ; 14.185 ns       ; op_sel[0]  ; r_out[5] ;
; N/A   ; None              ; 14.175 ns       ; a_in[5]    ; r_out[5] ;
; N/A   ; None              ; 14.170 ns       ; bit_sel[2] ; r_out[3] ;
; N/A   ; None              ; 14.159 ns       ; b_in[6]    ; r_out[6] ;
; N/A   ; None              ; 14.154 ns       ; b_in[0]    ; c_out    ;
; N/A   ; None              ; 14.148 ns       ; a_in[7]    ; c_out    ;
; N/A   ; None              ; 14.133 ns       ; b_in[7]    ; r_out[7] ;
; N/A   ; None              ; 14.124 ns       ; a_in[6]    ; r_out[7] ;
; N/A   ; None              ; 14.112 ns       ; b_in[6]    ; r_out[7] ;
; N/A   ; None              ; 14.108 ns       ; a_in[1]    ; c_out    ;
; N/A   ; None              ; 14.098 ns       ; b_in[7]    ; c_out    ;
; N/A   ; None              ; 14.092 ns       ; a_in[2]    ; c_out    ;
; N/A   ; None              ; 14.082 ns       ; bit_sel[1] ; r_out[5] ;
; N/A   ; None              ; 14.045 ns       ; bit_sel[0] ; r_out[5] ;
; N/A   ; None              ; 14.017 ns       ; op_sel[2]  ; r_out[4] ;
; N/A   ; None              ; 14.003 ns       ; op_sel[0]  ; r_out[7] ;
; N/A   ; None              ; 13.976 ns       ; op_sel[0]  ; r_out[6] ;
; N/A   ; None              ; 13.950 ns       ; a_in[6]    ; r_out[6] ;
; N/A   ; None              ; 13.920 ns       ; op_sel[2]  ; r_out[0] ;
; N/A   ; None              ; 13.919 ns       ; op_sel[2]  ; r_out[3] ;
; N/A   ; None              ; 13.908 ns       ; b_in[5]    ; c_out    ;
; N/A   ; None              ; 13.908 ns       ; op_sel[0]  ; r_out[3] ;
; N/A   ; None              ; 13.882 ns       ; b_in[6]    ; c_out    ;
; N/A   ; None              ; 13.860 ns       ; b_in[4]    ; c_out    ;
; N/A   ; None              ; 13.836 ns       ; bit_sel[2] ; r_out[4] ;
; N/A   ; None              ; 13.835 ns       ; bit_sel[2] ; r_out[2] ;
; N/A   ; None              ; 13.813 ns       ; a_in[5]    ; c_out    ;
; N/A   ; None              ; 13.767 ns       ; bit_sel[1] ; r_out[7] ;
; N/A   ; None              ; 13.733 ns       ; b_in[1]    ; dc_out   ;
; N/A   ; None              ; 13.726 ns       ; a_in[5]    ; r_out[1] ;
; N/A   ; None              ; 13.706 ns       ; bit_sel[0] ; r_out[7] ;
; N/A   ; None              ; 13.695 ns       ; op_sel[2]  ; r_out[7] ;
; N/A   ; None              ; 13.676 ns       ; a_in[6]    ; c_out    ;
; N/A   ; None              ; 13.634 ns       ; bit_sel[2] ; r_out[5] ;
; N/A   ; None              ; 13.585 ns       ; op_sel[2]  ; dc_out   ;
; N/A   ; None              ; 13.576 ns       ; op_sel[3]  ; z_out    ;
; N/A   ; None              ; 13.532 ns       ; a_in[0]    ; z_out    ;
; N/A   ; None              ; 13.488 ns       ; bit_sel[1] ; r_out[0] ;
; N/A   ; None              ; 13.470 ns       ; a_in[7]    ; r_out[3] ;
; N/A   ; None              ; 13.450 ns       ; bit_sel[0] ; r_out[0] ;
; N/A   ; None              ; 13.380 ns       ; b_in[2]    ; dc_out   ;
; N/A   ; None              ; 13.372 ns       ; op_sel[2]  ; c_out    ;
; N/A   ; None              ; 13.371 ns       ; a_in[3]    ; dc_out   ;
; N/A   ; None              ; 13.319 ns       ; bit_sel[2] ; r_out[7] ;
; N/A   ; None              ; 13.319 ns       ; a_in[6]    ; r_out[2] ;
; N/A   ; None              ; 13.317 ns       ; c_in       ; r_out[0] ;
; N/A   ; None              ; 13.310 ns       ; a_in[4]    ; r_out[0] ;
; N/A   ; None              ; 13.290 ns       ; bit_sel[1] ; r_out[6] ;
; N/A   ; None              ; 13.224 ns       ; b_in[0]    ; dc_out   ;
; N/A   ; None              ; 13.219 ns       ; bit_sel[0] ; r_out[6] ;
; N/A   ; None              ; 13.041 ns       ; bit_sel[2] ; r_out[0] ;
; N/A   ; None              ; 12.948 ns       ; op_sel[3]  ; dc_out   ;
; N/A   ; None              ; 12.936 ns       ; a_in[2]    ; dc_out   ;
; N/A   ; None              ; 12.883 ns       ; a_in[1]    ; dc_out   ;
; N/A   ; None              ; 12.849 ns       ; bit_sel[2] ; r_out[6] ;
; N/A   ; None              ; 12.837 ns       ; a_in[3]    ; r_out[2] ;
; N/A   ; None              ; 12.800 ns       ; b_in[3]    ; dc_out   ;
; N/A   ; None              ; 12.741 ns       ; op_sel[0]  ; r_out[0] ;
; N/A   ; None              ; 12.735 ns       ; op_sel[3]  ; c_out    ;
; N/A   ; None              ; 12.731 ns       ; op_sel[1]  ; z_out    ;
; N/A   ; None              ; 12.603 ns       ; op_sel[0]  ; c_out    ;
; N/A   ; None              ; 12.575 ns       ; a_in[0]    ; r_out[2] ;
; N/A   ; None              ; 12.496 ns       ; op_sel[3]  ; r_out[0] ;
; N/A   ; None              ; 12.429 ns       ; op_sel[3]  ; r_out[2] ;
; N/A   ; None              ; 12.383 ns       ; a_in[1]    ; r_out[0] ;
; N/A   ; None              ; 12.266 ns       ; op_sel[3]  ; r_out[1] ;
; N/A   ; None              ; 12.261 ns       ; a_in[2]    ; r_out[1] ;
; N/A   ; None              ; 12.108 ns       ; a_in[0]    ; r_out[1] ;
; N/A   ; None              ; 12.012 ns       ; a_in[7]    ; r_out[6] ;
; N/A   ; None              ; 11.870 ns       ; op_sel[0]  ; dc_out   ;
; N/A   ; None              ; 11.757 ns       ; a_in[0]    ; r_out[3] ;
; N/A   ; None              ; 11.652 ns       ; a_in[0]    ; r_out[4] ;
; N/A   ; None              ; 11.617 ns       ; op_sel[3]  ; r_out[3] ;
; N/A   ; None              ; 11.599 ns       ; a_in[0]    ; r_out[5] ;
; N/A   ; None              ; 11.580 ns       ; c_in       ; r_out[7] ;
; N/A   ; None              ; 11.553 ns       ; op_sel[1]  ; r_out[1] ;
; N/A   ; None              ; 11.541 ns       ; a_in[4]    ; r_out[3] ;
; N/A   ; None              ; 11.423 ns       ; a_in[0]    ; r_out[6] ;
; N/A   ; None              ; 11.341 ns       ; op_sel[3]  ; r_out[4] ;
; N/A   ; None              ; 11.331 ns       ; a_in[5]    ; r_out[4] ;
; N/A   ; None              ; 11.314 ns       ; a_in[6]    ; r_out[5] ;
; N/A   ; None              ; 11.280 ns       ; op_sel[3]  ; r_out[7] ;
; N/A   ; None              ; 11.212 ns       ; a_in[0]    ; r_out[7] ;
; N/A   ; None              ; 11.073 ns       ; a_in[0]    ; r_out[0] ;
; N/A   ; None              ; 11.069 ns       ; op_sel[3]  ; r_out[6] ;
; N/A   ; None              ; 10.968 ns       ; op_sel[1]  ; r_out[2] ;
; N/A   ; None              ; 10.834 ns       ; a_in[0]    ; c_out    ;
; N/A   ; None              ; 10.773 ns       ; op_sel[1]  ; r_out[5] ;
; N/A   ; None              ; 10.636 ns       ; op_sel[1]  ; r_out[3] ;
; N/A   ; None              ; 10.564 ns       ; op_sel[1]  ; r_out[6] ;
; N/A   ; None              ; 10.505 ns       ; op_sel[1]  ; r_out[4] ;
; N/A   ; None              ; 10.446 ns       ; op_sel[3]  ; r_out[5] ;
; N/A   ; None              ; 10.336 ns       ; op_sel[1]  ; r_out[7] ;
; N/A   ; None              ; 9.920 ns        ; op_sel[1]  ; dc_out   ;
; N/A   ; None              ; 9.727 ns        ; a_in[0]    ; dc_out   ;
; N/A   ; None              ; 9.707 ns        ; op_sel[1]  ; c_out    ;
; N/A   ; None              ; 9.694 ns        ; op_sel[1]  ; r_out[0] ;
+-------+-------------------+-----------------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 17 09:04:15 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ALU -c ALU --timing_analysis_only
Info: Longest tpd from source pin "b_in[2]" to destination pin "z_out" is 17.586 ns
    Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_Y16; Fanout = 8; PIN Node = 'b_in[2]'
    Info: 2: + IC(6.288 ns) + CELL(0.393 ns) = 7.491 ns; Loc. = LCCOMB_X47_Y25_N4; Fanout = 2; COMB Node = 'op_sel_sub[2]~5'
    Info: 3: + IC(0.000 ns) + CELL(0.410 ns) = 7.901 ns; Loc. = LCCOMB_X47_Y25_N6; Fanout = 1; COMB Node = 'op_sel_sub[3]~6'
    Info: 4: + IC(0.738 ns) + CELL(0.437 ns) = 9.076 ns; Loc. = LCCOMB_X47_Y26_N26; Fanout = 1; COMB Node = 'saida[3]~36'
    Info: 5: + IC(0.255 ns) + CELL(0.420 ns) = 9.751 ns; Loc. = LCCOMB_X47_Y26_N4; Fanout = 1; COMB Node = 'saida[3]~37'
    Info: 6: + IC(0.743 ns) + CELL(0.420 ns) = 10.914 ns; Loc. = LCCOMB_X47_Y23_N28; Fanout = 1; COMB Node = 'saida[3]~39'
    Info: 7: + IC(0.247 ns) + CELL(0.149 ns) = 11.310 ns; Loc. = LCCOMB_X47_Y23_N24; Fanout = 2; COMB Node = 'saida[3]~46'
    Info: 8: + IC(0.955 ns) + CELL(0.371 ns) = 12.636 ns; Loc. = LCCOMB_X48_Y24_N22; Fanout = 1; COMB Node = 'z_out~1'
    Info: 9: + IC(0.250 ns) + CELL(0.419 ns) = 13.305 ns; Loc. = LCCOMB_X48_Y24_N6; Fanout = 1; COMB Node = 'z_out~6'
    Info: 10: + IC(1.493 ns) + CELL(2.788 ns) = 17.586 ns; Loc. = PIN_D18; Fanout = 0; PIN Node = 'z_out'
    Info: Total cell delay = 6.617 ns ( 37.63 % )
    Info: Total interconnect delay = 10.969 ns ( 62.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Sun Apr 17 09:04:15 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


