# ANSYS信号完整性分析与仿真实例 9787517004486

1. 信号完整性问题主要分为五类：
   1. 单网络问题，主要是信号的反射问题等
   2. 多网络问题，主要是信号之间的串扰
   3. 电源完整性问题，主要涉及到同步开关噪声(SSN)、源/地反弹
   4. 电磁干扰和辐射问题
   5. 系统时许的信号完整性问题
2. 同步开关噪声：也称为$\Delta I$噪声或电源噪声，是指大量芯片同步切换时产生的瞬态电流(即$\Delta I$噪声电流，该噪声电流在时域上为随机脉冲，频域上为很宽的频谱)在电源平面或地平面上产生的大量噪声现象。
3. 同步开关噪声的产生主要有四种途径 ：
   1. 电源响应速度慢或电容储能不够使得为了提供电荷而引起的塌陷电压
   2. 回流路径上的寄生电感
   3. 电流路径上的感性耦合干扰
   4. $\Delta I$噪声电流或由于缝隙、过孔切换、层间耦合等使得返回电流路径突变而产生的垂直电流，均可激励出共振模式，造成同步开关噪声传播
4. 同步开关噪声所引起的电压波动会严重影响晶体管的工作状态：
   1. 电压降低会影响晶体管翻转
   2. 电压升高会产生晶体管可靠性问题
   3. 电压噪声由公共电源和接地耦合到系统的其他单元电路会导致晶体管电路误触发
   4. 电压噪声引起晶体管电路输出波形延时、加大抖动，引起时序问题
5. 信号的抖动(jitter)：总指标为TJ，可细分为随机抖动(RJ)和确定抖动(DJ)。进一步细分还包括时间间隔(TIE)、周期抖动(PJ)、相邻周期抖动(Cycle to Cycle Jitter)、相位抖动、脉宽失真(DCD)、码间干扰(ISI)等。
6. 消除反射的措施：
   1. 使导体的长度短于上升时间的传输长度
   2. 终端接匹配电阻：
      1. 端接分为源端接和负载端接：对于源端，采用串行端接。并行端接则是在靠近负载的位置加上下拉阻抗，实现负载端匹配。
      2. 在尽量靠近源端的位置串行插入一个电阻R(典型10$\Omega$到75$\Omega$)到传输线中来实现。缺点在于：当信号逻辑转换时，源端会出现半波幅度的信号，这种半波幅度的信号沿传输线传播至负载端，又从负载端反射回源端，持续时间为2TD，这意味着此时沿传输线不能加入其他的信号输入端。不适用于高频信号通路。
      3. 并行端接：在负载端进行并联端接。缺点是消耗电流过大。
      4. 戴维宁端接：分压器型端接。采用上拉电阻和下拉电阻构成端接电阻
      5. 地端并联电容和电阻端接，$0.1\mu F$.
      6. 并联肖特基二极管端接，不适用于高速电路
   3. 更改传输内部的不连续结构