Timing Analyzer report for i2c_master
Sun Jun  2 16:42:54 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; i2c_master                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.14 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.856 ; -36.824            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.340 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -45.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.856 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.105     ; 2.746      ;
; -1.712 ; i2c_master:inst1|sda_int             ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.628      ;
; -1.698 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.105     ; 2.588      ;
; -1.643 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.105     ; 2.533      ;
; -1.549 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.855      ;
; -1.549 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.855      ;
; -1.549 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.855      ;
; -1.466 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.747      ;
; -1.454 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.994      ;
; -1.446 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.986      ;
; -1.420 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.701      ;
; -1.387 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.318      ;
; -1.387 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.318      ;
; -1.361 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.292      ;
; -1.361 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.292      ;
; -1.327 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.867      ;
; -1.319 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.859      ;
; -1.317 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.599      ;
; -1.287 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.218      ;
; -1.287 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.218      ;
; -1.282 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.588      ;
; -1.282 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.588      ;
; -1.282 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.588      ;
; -1.271 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.552      ;
; -1.261 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.542      ;
; -1.239 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.520      ;
; -1.194 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.125      ;
; -1.192 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.732      ;
; -1.184 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.724      ;
; -1.183 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.113      ;
; -1.183 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.113      ;
; -1.183 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.113      ;
; -1.183 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.113      ;
; -1.153 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.083      ;
; -1.153 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.083      ;
; -1.152 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.083      ;
; -1.152 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.083      ;
; -1.147 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.687      ;
; -1.144 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.684      ;
; -1.114 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.396      ;
; -1.114 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.045      ;
; -1.090 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.021      ;
; -1.075 ; i2c_master:inst1|state.start         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.357      ;
; -1.065 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.996      ;
; -1.065 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.996      ;
; -1.056 ; i2c_master:inst1|state.command       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.337      ;
; -1.050 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.980      ;
; -1.050 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.980      ;
; -1.048 ; i2c_master:inst1|reg1                ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.979      ;
; -1.044 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.325      ;
; -1.038 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.319      ;
; -1.020 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.560      ;
; -1.017 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.557      ;
; -1.017 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.947      ;
; -1.017 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.947      ;
; -1.001 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.932      ;
; -1.000 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.931      ;
; -0.983 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.289      ;
; -0.983 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.289      ;
; -0.983 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.289      ;
; -0.979 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.285      ;
; -0.979 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.285      ;
; -0.979 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.285      ;
; -0.977 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.259      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.957 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.888      ;
; -0.944 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.225      ;
; -0.939 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.870      ;
; -0.939 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.870      ;
; -0.932 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.238      ;
; -0.932 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.238      ;
; -0.932 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.238      ;
; -0.893 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.823      ;
; -0.893 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.823      ;
; -0.893 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.823      ;
; -0.893 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.065     ; 1.823      ;
; -0.885 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.425      ;
; -0.882 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.455     ; 1.422      ;
; -0.879 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.811      ;
; -0.847 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.778      ;
; -0.841 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.772      ;
; -0.820 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.126      ;
; -0.820 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.126      ;
; -0.820 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.126      ;
; -0.817 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.748      ;
; -0.812 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.743      ;
; -0.806 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.737      ;
; -0.798 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.729      ;
; -0.792 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.098      ;
; -0.792 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.098      ;
; -0.792 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.311      ; 2.098      ;
; -0.791 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.722      ;
; -0.791 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.722      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.577      ;
; 0.340 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.577      ;
; 0.343 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.580      ;
; 0.356 ; i2c_master:inst1|scl_ena             ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[0]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.383 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.604      ;
; 0.385 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.606      ;
; 0.390 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.611      ;
; 0.391 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.612      ;
; 0.393 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.614      ;
; 0.397 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.618      ;
; 0.402 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.623      ;
; 0.414 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.651      ;
; 0.416 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.637      ;
; 0.416 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.653      ;
; 0.416 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.637      ;
; 0.446 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.667      ;
; 0.494 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.715      ;
; 0.496 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.717      ;
; 0.519 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.740      ;
; 0.522 ; i2c_master:inst1|scl_clk             ; i2c_master:inst1|reg1                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.743      ;
; 0.523 ; i2c_master:inst1|reg1                ; i2c_master:inst1|reg2                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.744      ;
; 0.535 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.756      ;
; 0.536 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.757      ;
; 0.556 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.559 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.781      ;
; 0.561 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.569 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.790      ;
; 0.571 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.574 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.796      ;
; 0.577 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.798      ;
; 0.579 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.800      ;
; 0.580 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.801      ;
; 0.583 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.169      ;
; 0.583 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.804      ;
; 0.584 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.805      ;
; 0.585 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.806      ;
; 0.593 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.814      ;
; 0.594 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.815      ;
; 0.597 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.818      ;
; 0.611 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.832      ;
; 0.613 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.834      ;
; 0.614 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.835      ;
; 0.617 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.838      ;
; 0.624 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.845      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.634 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.647 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.868      ;
; 0.665 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.886      ;
; 0.677 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.897      ;
; 0.677 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.897      ;
; 0.677 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.898      ;
; 0.679 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.900      ;
; 0.682 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.269      ;
; 0.683 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.904      ;
; 0.686 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.907      ;
; 0.693 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.280      ;
; 0.694 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.915      ;
; 0.698 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.919      ;
; 0.699 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.920      ;
; 0.723 ; i2c_master:inst1|state.start         ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.945      ;
; 0.727 ; i2c_master:inst1|state.slv_ack1      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.948      ;
; 0.783 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.004      ;
; 0.797 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.018      ;
; 0.804 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.025      ;
; 0.805 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.026      ;
; 0.817 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.038      ;
; 0.820 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.041      ;
; 0.830 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.050      ;
; 0.833 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.054      ;
; 0.844 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.065      ;
; 0.847 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.070      ;
; 0.849 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.435      ;
; 0.850 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.071      ;
; 0.853 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.074      ;
; 0.855 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.076      ;
; 0.855 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.076      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 390.47 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.561 ; -28.840           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.295 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -45.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.561 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.095     ; 2.461      ;
; -1.435 ; i2c_master:inst1|sda_int             ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.360      ;
; -1.414 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.095     ; 2.314      ;
; -1.353 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.095     ; 2.253      ;
; -1.280 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.560      ;
; -1.280 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.560      ;
; -1.280 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.560      ;
; -1.206 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.786      ;
; -1.201 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.458      ;
; -1.197 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.777      ;
; -1.167 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.425      ;
; -1.161 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.099      ;
; -1.161 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.099      ;
; -1.119 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.057      ;
; -1.119 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.057      ;
; -1.100 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.680      ;
; -1.091 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.671      ;
; -1.090 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.370      ;
; -1.090 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.370      ;
; -1.090 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.285      ; 2.370      ;
; -1.079 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.338      ;
; -1.058 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.996      ;
; -1.058 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.996      ;
; -1.028 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.286      ;
; -1.006 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.263      ;
; -1.002 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.259      ;
; -0.974 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.554      ;
; -0.965 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.545      ;
; -0.958 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.894      ;
; -0.958 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.894      ;
; -0.958 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.894      ;
; -0.958 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.894      ;
; -0.953 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.889      ;
; -0.953 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.889      ;
; -0.949 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.887      ;
; -0.933 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.871      ;
; -0.933 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.871      ;
; -0.931 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.511      ;
; -0.927 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.507      ;
; -0.884 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.822      ;
; -0.883 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.142      ;
; -0.872 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.810      ;
; -0.855 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.793      ;
; -0.855 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.793      ;
; -0.855 ; i2c_master:inst1|state.start         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.114      ;
; -0.848 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.784      ;
; -0.848 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.784      ;
; -0.847 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.104      ;
; -0.843 ; i2c_master:inst1|state.command       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.101      ;
; -0.825 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.405      ;
; -0.821 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.401      ;
; -0.819 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.756      ;
; -0.819 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.756      ;
; -0.819 ; i2c_master:inst1|reg1                ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.757      ;
; -0.816 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.074      ;
; -0.775 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.712      ;
; -0.775 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.056      ;
; -0.775 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.056      ;
; -0.775 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.056      ;
; -0.773 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.054      ;
; -0.773 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.054      ;
; -0.773 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.054      ;
; -0.772 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.710      ;
; -0.763 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.022      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.761 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.698      ;
; -0.744 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.681      ;
; -0.744 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.681      ;
; -0.735 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.016      ;
; -0.735 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.016      ;
; -0.735 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.016      ;
; -0.727 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.985      ;
; -0.726 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.662      ;
; -0.726 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.662      ;
; -0.726 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.662      ;
; -0.726 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.662      ;
; -0.699 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.279      ;
; -0.695 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.415     ; 1.275      ;
; -0.666 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.605      ;
; -0.647 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.928      ;
; -0.647 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.928      ;
; -0.647 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.928      ;
; -0.633 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.571      ;
; -0.625 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.906      ;
; -0.625 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.906      ;
; -0.625 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.286      ; 1.906      ;
; -0.619 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.557      ;
; -0.619 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.557      ;
; -0.617 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.554      ;
; -0.615 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.553      ;
; -0.613 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.551      ;
; -0.613 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.551      ;
; -0.605 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.543      ;
; -0.605 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.542      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.511      ;
; 0.295 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.511      ;
; 0.303 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.519      ;
; 0.309 ; i2c_master:inst1|scl_ena             ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.317 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[0]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.519      ;
; 0.318 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.519      ;
; 0.338 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.539      ;
; 0.343 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.545      ;
; 0.349 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.551      ;
; 0.350 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.552      ;
; 0.360 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.561      ;
; 0.363 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.564      ;
; 0.366 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.582      ;
; 0.368 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.584      ;
; 0.370 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.571      ;
; 0.370 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.571      ;
; 0.388 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.589      ;
; 0.437 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.639      ;
; 0.439 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.641      ;
; 0.458 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.659      ;
; 0.469 ; i2c_master:inst1|reg1                ; i2c_master:inst1|reg2                ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.671      ;
; 0.470 ; i2c_master:inst1|scl_clk             ; i2c_master:inst1|reg1                ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.672      ;
; 0.477 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.678      ;
; 0.478 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.679      ;
; 0.500 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.501 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.702      ;
; 0.504 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.705      ;
; 0.504 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.705      ;
; 0.510 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.712      ;
; 0.513 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.715      ;
; 0.513 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.715      ;
; 0.513 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.715      ;
; 0.514 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.716      ;
; 0.516 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.718      ;
; 0.519 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.721      ;
; 0.523 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.724      ;
; 0.525 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.727      ;
; 0.530 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.063      ;
; 0.530 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.731      ;
; 0.531 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.733      ;
; 0.537 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.738      ;
; 0.546 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.747      ;
; 0.546 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.747      ;
; 0.547 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.748      ;
; 0.547 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.748      ;
; 0.550 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.751      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.579 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.780      ;
; 0.580 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.781      ;
; 0.590 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.791      ;
; 0.603 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.804      ;
; 0.603 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.138      ;
; 0.606 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.807      ;
; 0.609 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.810      ;
; 0.610 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.810      ;
; 0.610 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.810      ;
; 0.611 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.812      ;
; 0.619 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.820      ;
; 0.626 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.828      ;
; 0.627 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.829      ;
; 0.628 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.163      ;
; 0.664 ; i2c_master:inst1|state.slv_ack1      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.865      ;
; 0.668 ; i2c_master:inst1|state.start         ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.871      ;
; 0.703 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.904      ;
; 0.717 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.918      ;
; 0.717 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.919      ;
; 0.718 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.920      ;
; 0.739 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.940      ;
; 0.740 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.941      ;
; 0.746 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.947      ;
; 0.749 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.950      ;
; 0.750 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.950      ;
; 0.753 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.954      ;
; 0.753 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.954      ;
; 0.757 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.958      ;
; 0.760 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.961      ;
; 0.760 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.961      ;
; 0.764 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.965      ;
; 0.764 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.965      ;
; 0.764 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.965      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.589 ; -5.972            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -47.731                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.589 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.518      ;
; -0.500 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.429      ;
; -0.494 ; i2c_master:inst1|sda_int             ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.436      ;
; -0.476 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; -0.058     ; 1.405      ;
; -0.442 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.597      ;
; -0.442 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.597      ;
; -0.442 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.597      ;
; -0.393 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 1.129      ;
; -0.375 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 1.111      ;
; -0.365 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.509      ;
; -0.348 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.491      ;
; -0.314 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 1.050      ;
; -0.313 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.263      ;
; -0.313 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.263      ;
; -0.306 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.256      ;
; -0.306 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.256      ;
; -0.296 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 1.032      ;
; -0.285 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.427      ;
; -0.275 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.418      ;
; -0.268 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.218      ;
; -0.268 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.218      ;
; -0.265 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.408      ;
; -0.256 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.204      ;
; -0.244 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.980      ;
; -0.234 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.378      ;
; -0.228 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.177      ;
; -0.228 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.177      ;
; -0.228 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.177      ;
; -0.228 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.177      ;
; -0.226 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.381      ;
; -0.226 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.381      ;
; -0.226 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.168      ; 1.381      ;
; -0.226 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.962      ;
; -0.221 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.957      ;
; -0.220 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.956      ;
; -0.216 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.166      ;
; -0.196 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.146      ;
; -0.183 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.132      ;
; -0.183 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.132      ;
; -0.180 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.323      ;
; -0.168 ; i2c_master:inst1|reg1                ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.116      ;
; -0.153 ; i2c_master:inst1|state.start         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.296      ;
; -0.153 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.102      ;
; -0.153 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.102      ;
; -0.151 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.294      ;
; -0.150 ; i2c_master:inst1|internal_fedge      ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.100      ;
; -0.149 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.099      ;
; -0.149 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.099      ;
; -0.145 ; i2c_master:inst1|state.command       ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.288      ;
; -0.142 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.878      ;
; -0.141 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.877      ;
; -0.141 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.091      ;
; -0.134 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.084      ;
; -0.120 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.276      ;
; -0.120 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.276      ;
; -0.120 ; i2c_master:inst1|state.command       ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.276      ;
; -0.118 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.274      ;
; -0.118 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.274      ;
; -0.118 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.274      ;
; -0.108 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.250      ;
; -0.102 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.245      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.095 ; i2c_master:inst1|data_clk            ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.044      ;
; -0.092 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.235      ;
; -0.091 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.247      ;
; -0.091 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.247      ;
; -0.091 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.247      ;
; -0.080 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.029      ;
; -0.080 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.029      ;
; -0.072 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.808      ;
; -0.071 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.807      ;
; -0.056 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.006      ;
; -0.038 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.988      ;
; -0.036 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|internal_fedge      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.988      ;
; -0.034 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.984      ;
; -0.033 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 0.982      ;
; -0.033 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 1.000        ; -0.038     ; 0.982      ;
; -0.033 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 0.982      ;
; -0.033 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 0.982      ;
; -0.021 ; i2c_master:inst1|data_clk_prev       ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.971      ;
; -0.011 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.961      ;
; -0.009 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.745      ;
; -0.007 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.743      ;
; -0.003 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.739      ;
; -0.003 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 1.000        ; -0.251     ; 0.739      ;
; -0.002 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.158      ;
; -0.002 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.158      ;
; -0.002 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 1.000        ; 0.169      ; 1.158      ;
; 0.001  ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.949      ;
; 0.001  ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.949      ;
; 0.004  ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.946      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; i2c_master:inst1|bit_cnt[2]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; i2c_master:inst1|bit_cnt[1]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[0]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; i2c_master:inst1|scl_ena             ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.rd            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.command       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[0]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; i2c_master:inst1|state.command       ; i2c_master:inst1|state.slv_ack1      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|state.start         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.329      ;
; 0.211 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; i2c_master:inst1|state.rd            ; i2c_master:inst1|state.mstr_ack      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.336      ;
; 0.221 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|read_data_frame[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.342      ;
; 0.223 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.352      ;
; 0.224 ; i2c_master:inst1|bit_cnt[0]          ; i2c_master:inst1|bit_cnt[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.353      ;
; 0.225 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.346      ;
; 0.240 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.361      ;
; 0.265 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.271 ; i2c_master:inst1|reg1                ; i2c_master:inst1|reg2                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; i2c_master:inst1|scl_clk             ; i2c_master:inst1|reg1                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
; 0.280 ; i2c_master:inst1|read_data_frame[1]  ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.401      ;
; 0.284 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.406      ;
; 0.297 ; i2c_master:inst1|internal_pulse[1]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.620      ;
; 0.298 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; i2c_master:inst1|internal_count[7]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.307 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; i2c_master:inst1|count[3]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; i2c_master:inst1|count[2]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.435      ;
; 0.321 ; i2c_master:inst1|count[4]            ; i2c_master:inst1|data_clk            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; i2c_master:inst1|internal_go         ; i2c_master:inst1|internal_count[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.330 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.451      ;
; 0.331 ; i2c_master:inst1|state.slv_ack2      ; i2c_master:inst1|write_data_frame[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; i2c_master:inst1|internal_count[5]   ; i2c_master:inst1|internal_pulse[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_pulse[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|write_data_frame[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.455      ;
; 0.354 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.475      ;
; 0.357 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.478      ;
; 0.357 ; i2c_master:inst1|state.stop          ; i2c_master:inst1|state.ready         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.478      ;
; 0.361 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.482      ;
; 0.362 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.483      ;
; 0.363 ; i2c_master:inst1|state.mstr_ack2     ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.685      ;
; 0.367 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.488      ;
; 0.369 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; i2c_master:inst1|write_data_frame[1] ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; i2c_master:inst1|count[1]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.491      ;
; 0.372 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|internal_busy       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.493      ;
; 0.376 ; i2c_master:inst1|state.start         ; i2c_master:inst1|scl_ena             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.498      ;
; 0.378 ; i2c_master:inst1|write_data_frame[0] ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.499      ;
; 0.382 ; i2c_master:inst1|state.ready         ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.704      ;
; 0.385 ; i2c_master:inst1|state.slv_ack1      ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.506      ;
; 0.420 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.541      ;
; 0.426 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_go         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.547      ;
; 0.428 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|count[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; i2c_master:inst1|count[0]            ; i2c_master:inst1|scl_clk             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.552      ;
; 0.433 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.slv_ack2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.554      ;
; 0.436 ; i2c_master:inst1|state.wr            ; i2c_master:inst1|state.wr            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; i2c_master:inst1|internal_pulse[0]   ; i2c_master:inst1|sda_int             ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.760      ;
; 0.442 ; i2c_master:inst1|state.mstr_ack      ; i2c_master:inst1|state.mstr_ack2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.447 ; i2c_master:inst1|internal_count[3]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.568      ;
; 0.450 ; i2c_master:inst1|read_data_frame[0]  ; i2c_master:inst1|state.stop          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.457 ; i2c_master:inst1|internal_count[6]   ; i2c_master:inst1|internal_count[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; i2c_master:inst1|internal_count[4]   ; i2c_master:inst1|internal_count[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; i2c_master:inst1|internal_count[1]   ; i2c_master:inst1|internal_count[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; i2c_master:inst1|internal_count[2]   ; i2c_master:inst1|internal_count[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; i2c_master:inst1|internal_count[0]   ; i2c_master:inst1|internal_count[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.856  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.856  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.824 ; 0.0   ; 0.0      ; 0.0     ; -47.731             ;
;  CLK             ; -36.824 ; 0.000 ; N/A      ; N/A     ; -47.731             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; enable_int    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_w_int       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rst_int       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buisy_int     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; add[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_LSB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_MSB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rest                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable_int    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; r_w_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rst_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; buisy_int     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_LSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_MSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_MSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_MSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_MSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SCA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable_int    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; r_w_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rst_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; buisy_int     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data_LSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data_MSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SCA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable_int    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; r_w_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rst_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; buisy_int     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_LSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_LSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_MSB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_MSB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SCA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 328      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 328      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buisy_int   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buisy_int   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sun Jun  2 16:42:53 2024
Info: Command: quartus_sta i2c_master -c i2c_master
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'i2c_master.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.856
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.856             -36.824 CLK 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.561             -28.840 CLK 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.589              -5.972 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.731 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Sun Jun  2 16:42:54 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


