{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port gpio -pg 1 -lvl 7 -x 1610 -y 20 -defaultsOSRD
preplace port uart -pg 1 -lvl 7 -x 1610 -y 160 -defaultsOSRD
preplace port mclk -pg 1 -lvl 0 -x -710 -y -170 -defaultsOSRD
preplace port clk_locked -pg 1 -lvl 0 -x -710 -y -40 -defaultsOSRD
preplace port ext_reset_n -pg 1 -lvl 0 -x -710 -y -100 -defaultsOSRD
preplace port TDI -pg 1 -lvl 0 -x -710 -y 530 -defaultsOSRD
preplace port SWCLKTCK -pg 1 -lvl 0 -x -710 -y 490 -defaultsOSRD
preplace port TDO -pg 1 -lvl 0 -x -710 -y 550 -defaultsOSRD -left
preplace port TDOEN_n -pg 1 -lvl 0 -x -710 -y 570 -defaultsOSRD -left
preplace port SWDO -pg 1 -lvl 0 -x -710 -y 590 -defaultsOSRD -left
preplace port SWDOEN -pg 1 -lvl 0 -x -710 -y 610 -defaultsOSRD -left
preplace port SWDITMS -pg 1 -lvl 0 -x -710 -y 510 -defaultsOSRD
preplace port dac_clk -pg 1 -lvl 7 -x 1610 -y 780 -defaultsOSRD
preplace port hclk -pg 1 -lvl 0 -x -710 -y -210 -defaultsOSRD
preplace portBus dac_data -pg 1 -lvl 7 -x 1610 -y 800 -defaultsOSRD
preplace inst CORTEXM3_AXI_0 -pg 1 -lvl 3 -x 280 -y 210 -defaultsOSRD
preplace inst proc_sys_reset_0 -pg 1 -lvl 1 -x -490 -y -80 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -x -130 -y 60 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x -130 -y 170 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 4 -x 805 -y 120 -defaultsOSRD
preplace inst axi_interconnect_1 -pg 1 -lvl 4 -x 805 -y 436 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 5 -x 1160 -y 30 -defaultsOSRD
preplace inst axi_bram_insn_0 -pg 1 -lvl 5 -x 1160 -y 320 -defaultsOSRD
preplace inst xlconstant_1 -pg 1 -lvl 2 -x -130 -y 690 -defaultsOSRD
preplace inst blk_mem_insn -pg 1 -lvl 6 -x 1480 -y 320 -defaultsOSRD
preplace inst axi_bram_data_0 -pg 1 -lvl 5 -x 1160 -y 470 -defaultsOSRD
preplace inst blk_mem_data -pg 1 -lvl 6 -x 1480 -y 460 -defaultsOSRD
preplace inst axi_uartlite_0 -pg 1 -lvl 5 -x 1160 -y 170 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -x -130 -y -300 -defaultsOSRD
preplace inst axi_dac_0 -pg 1 -lvl 5 -x 1160 -y 780 -defaultsOSRD
preplace netloc util_vector_logic_0_Res 1 2 1 20 60n
preplace netloc xlconstant_0_dout 1 2 1 N 170
preplace netloc M01_ARESETN_1 1 1 3 N -60 N -60 520
preplace netloc clk_locked_1 1 0 1 N -40
preplace netloc ext_reset_n_1 1 0 1 N -100
preplace netloc proc_sys_reset_0_peripheral_aresetn 1 1 4 NJ -40 N -40 NJ -40 980
preplace netloc TDI_1 1 0 3 NJ 530 NJ 530 50
preplace netloc SWCLKTCK_1 1 0 3 NJ 490 NJ 490 20
preplace netloc CORTEXM3_AXI_0_TDO 1 0 4 N 550 N 550 N 550 490
preplace netloc CORTEXM3_AXI_0_nTDOEN 1 0 4 N 570 N 570 N 570 480
preplace netloc CORTEXM3_AXI_0_SWDO 1 0 4 N 590 N 590 N 590 510
preplace netloc CORTEXM3_AXI_0_SWDOEN 1 0 4 N 610 N 610 N 610 500
preplace netloc SWDITMS_1 1 0 3 NJ 510 NJ 510 30
preplace netloc proc_sys_reset_0_mb_reset 1 1 1 -310 -120n
preplace netloc xlconstant_1_dout 1 2 1 40 310n
preplace netloc axi_dac_0_dac_clk 1 5 2 NJ 780 N
preplace netloc axi_dac_0_dac_data 1 5 2 NJ 800 N
preplace netloc xlconcat_0_dout 1 2 1 50 -300n
preplace netloc axi_uartlite_0_interrupt 1 1 5 -310 -220 NJ -220 NJ -220 NJ -220 1310
preplace netloc axi_gpio_0_ip2intc_irpt 1 1 5 -310 -370 NJ -370 NJ -370 NJ -370 1320
preplace netloc HCLK_1 1 0 5 -690 -180 NJ -180 40 -50 550 -60 1020
preplace netloc clk_300M_1 1 0 5 NJ -210 NJ -210 NJ -210 540J -70 1000
preplace netloc axi_interconnect_0_M01_AXI 1 4 1 1010 120n
preplace netloc CORTEXM3_AXI_0_CM3_CODE_AXI3 1 3 1 530 80n
preplace netloc axi_bram_data_0_BRAM_PORTA 1 5 1 1320 460n
preplace netloc CORTEXM3_AXI_0_CM3_SYS_AXI3 1 3 1 480 20n
preplace netloc axi_interconnect_1_M01_AXI 1 4 1 960 446n
preplace netloc axi_dac_0_M_AXI 1 3 3 560 -50 N -50 1300
preplace netloc axi_interconnect_0_M02_AXI 1 4 1 970 140n
preplace netloc axi_uartlite_0_UART 1 5 2 N 160 NJ
preplace netloc axi_interconnect_1_M00_AXI 1 4 1 1020 300n
preplace netloc axi_interconnect_0_M00_AXI 1 4 1 990 10n
preplace netloc axi_gpio_0_GPIO 1 5 2 N 20 N
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 5 1 N 320
levelinfo -pg 1 -710 -490 -130 280 805 1160 1480 1610
pagesize -pg 1 -db -bbox -sgen -850 -500 1760 1690
"
}
0
