\section{Procesora uzbūve} \label{sec:cpu}
	Izstrādātais procesors ir Fon-Neimaņa (\termEn{von~Neumann})
	arhitektūras pro\-ce\-sors, kas ir
	daļēji balstīts uz D.~Perija (\termEn{D.~Perry}) grāmatas%
	\citeet{Perry-VHDL} piedāvāto reali\-zā\-ciju. Procesors izmanto 16 bitu
	instrukcijas%
	\footnote{Instrukcijas var būt $N$-skaita 16 bitu vārdi. Šajā darbā
		realizētas viena un divu vārdu instrukcijas.},
	adresāciju un atmiņas datu šinas.
	
	Instruckiju kopa ir izstrādāta no jauna un piedāvā vienkāršotu,
	mini\-mālu kopu līdzīgi RISC (\termEn{Reduced Instruction Set Computing})
	filo\-so\-fijai. Salīdzinot ar Perija realizāciju, ievērojami samazinātas
	nosacījuma zarošanās instrukcijas un instrukcijas pieejamie 16 biti
	tiek efektīvāk izmantoti ieviešot vektorizētus jeb dažāda garuma
	operāciju kodus.
	
	Tā kā \termEn{Actel} FPGA risinājums neatbalsta trīs stāvokļu
	loģiku\cite[18.~lpp.]{FusionFAQ},
	tad kopēju iekšējo datu šinu nav iespējams
	izveidot. Tā vietā izveidota vienvirziena, nosacīti cirkulāra datu
	apmaiņas līnija. Datu līnijas sazarojumi dažādu komponenšu 
	komunikācijai realizēti ar multipleksoru palīdzību.
	
	\begin{figure}[bhp]
		\centering
		\def\svgwidth{\textwidth}
		{\ttfamily\scriptsize\input{img/control.pdf_tex}}
		\caption{Procesora kontrole un atmiņas saskarne.}
		\label{fig:controlPipeline}
	\end{figure}
	
	\begin{figure}[thp]
		\centering
		\def\svgwidth{\textwidth}
		{\ttfamily\footnotesize\input{img/aluPipeline.pdf_tex}}
		\caption{Aritmētikas un loģikas signālceļš un uzbūve.}
		\label{fig:aluPipeline}
	\end{figure}
	
	\pagebreak[4]
	%\clearpage
	\input{core.components.tex} %\pagebreak[3]
	% CPU LIB
		\clearpage 
		\subsection{Procesora VHDL bibliotēka}
		\begin{singlespace}
			\lstinputlisting[language={[qucs]VHDL},%float=pb,%
			                 caption={Procesora \texttt{cpu\_lib} pakas definīcija. (\texttt{cpu\_lib.vhd})},%
			                 label=kb:cpulib,
			                 basicstyle=\ttfamily\scriptsize]
				{code/cpu_lib.vhd}
		\end{singlespace}
		\clearpage
	\input{core.instructions.tex} \clearpage %\pagebreak[3]
	\input{core.revisions.tex} %\pagebreak[3]
