TimeQuest Timing Analyzer report for compressed_sensing
Mon Aug 22 14:07:48 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; compressed_sensing                                                 ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 144.74 MHz ; 144.74 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -5.909 ; -220.058         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.435 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.201 ; -115.433                       ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.909 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 6.869      ;
; -5.753 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 6.713      ;
; -5.583 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.500      ;
; -5.580 ; addr[0]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.945      ;
; -5.561 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.478      ;
; -5.558 ; addr[8]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.923      ;
; -5.520 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 6.480      ;
; -5.453 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.370      ;
; -5.450 ; addr[5]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.815      ;
; -5.341 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.258      ;
; -5.338 ; addr[4]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.703      ;
; -5.264 ; adder_counter[5]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 6.172      ;
; -5.248 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.165      ;
; -5.221 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.138      ;
; -5.218 ; addr[3]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.583      ;
; -5.216 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.133      ;
; -5.212 ; adder_counter[5]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 6.120      ;
; -5.211 ; adder_counter[5]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 6.119      ;
; -5.211 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.128      ;
; -5.206 ; addr[6]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.571      ;
; -5.182 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.099      ;
; -5.180 ; adder_counter[5]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 6.088      ;
; -5.172 ; addr[1]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.537      ;
; -5.134 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.051      ;
; -5.123 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.040      ;
; -5.120 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.037      ;
; -5.114 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.031      ;
; -5.107 ; addr[2]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.472      ;
; -5.106 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.023      ;
; -5.094 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 6.011      ;
; -5.066 ; adder_counter[5]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.974      ;
; -5.066 ; adder_counter[5]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.974      ;
; -5.066 ; adder_counter[5]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.974      ;
; -5.066 ; adder_counter[5]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.974      ;
; -5.066 ; adder_counter[5]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.974      ;
; -5.065 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.982      ;
; -5.049 ; adder_counter[6]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.957      ;
; -5.041 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.958      ;
; -4.983 ; adder_counter[6]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.891      ;
; -4.982 ; adder_counter[6]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.890      ;
; -4.967 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.884      ;
; -4.967 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.884      ;
; -4.963 ; addr[7]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.317      ; 6.328      ;
; -4.951 ; adder_counter[6]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.859      ;
; -4.945 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.862      ;
; -4.907 ; adder_counter[5]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.815      ;
; -4.905 ; adder_counter[5]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.813      ;
; -4.889 ; adder_counter[6]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.797      ;
; -4.889 ; adder_counter[6]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.797      ;
; -4.889 ; adder_counter[6]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.797      ;
; -4.889 ; adder_counter[6]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.797      ;
; -4.889 ; adder_counter[6]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.797      ;
; -4.871 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 5.831      ;
; -4.866 ; adder_counter[5]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.775      ;
; -4.866 ; adder_counter[5]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.775      ;
; -4.866 ; adder_counter[5]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.775      ;
; -4.866 ; adder_counter[5]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.775      ;
; -4.866 ; adder_counter[5]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.775      ;
; -4.848 ; adder_counter[4]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.756      ;
; -4.821 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.738      ;
; -4.812 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.729      ;
; -4.795 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.712      ;
; -4.790 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.707      ;
; -4.769 ; adder_counter[4]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.677      ;
; -4.767 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.684      ;
; -4.762 ; adder_counter[4]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.670      ;
; -4.755 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[8]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.672      ;
; -4.737 ; adder_counter[4]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.645      ;
; -4.728 ; adder_counter[6]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.636      ;
; -4.725 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.642      ;
; -4.712 ; adder_counter[7]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.620      ;
; -4.711 ; adder_counter[6]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.619      ;
; -4.708 ; adder_counter[5]                                                                             ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.616      ;
; -4.696 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.613      ;
; -4.689 ; adder_counter[6]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.598      ;
; -4.689 ; adder_counter[6]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.598      ;
; -4.689 ; adder_counter[6]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.598      ;
; -4.689 ; adder_counter[6]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.598      ;
; -4.689 ; adder_counter[6]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 5.598      ;
; -4.688 ; adder_counter[4]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.596      ;
; -4.688 ; adder_counter[4]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.596      ;
; -4.688 ; adder_counter[4]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.596      ;
; -4.688 ; adder_counter[4]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.596      ;
; -4.688 ; adder_counter[4]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.596      ;
; -4.653 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.570      ;
; -4.651 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.568      ;
; -4.648 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.565      ;
; -4.648 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.565      ;
; -4.645 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.562      ;
; -4.633 ; adder_counter[7]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.541      ;
; -4.626 ; adder_counter[7]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.534      ;
; -4.601 ; adder_counter[7]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.509      ;
; -4.555 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 5.472      ;
; -4.552 ; adder_counter[7]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.460      ;
; -4.552 ; adder_counter[7]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.460      ;
; -4.552 ; adder_counter[7]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.460      ;
; -4.552 ; adder_counter[7]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.460      ;
; -4.552 ; adder_counter[7]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.460      ;
; -4.531 ; adder_counter[6]                                                                             ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.439      ;
; -4.527 ; adder_counter[4]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.093     ; 5.435      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                              ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; data_temp[0]          ; data_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; data_temp[1]          ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; data_temp[2]          ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; data_temp[3]          ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; adder_counter[4]      ; adder_counter[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adder_counter[5]      ; adder_counter[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adder_counter[6]      ; adder_counter[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adder_counter[7]      ; adder_counter[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; current_state.s1      ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder_counter[3]      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; end_flag[0]~reg0      ; end_flag[0]~reg0                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.496 ; value_counter[4]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.223      ;
; 0.526 ; addr[1]               ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; addr[5]               ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; value_counter[2]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.255      ;
; 0.530 ; value_counter[1]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.257      ;
; 0.547 ; value_counter[5]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.274      ;
; 0.550 ; addr[6]               ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.843      ;
; 0.572 ; adder_counter[3]      ; adder_counter[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.865      ;
; 0.573 ; adder_counter[3]      ; adder_counter[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.866      ;
; 0.573 ; adder_counter[3]      ; adder_counter[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.866      ;
; 0.690 ; addr[0]               ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.983      ;
; 0.691 ; addr[3]               ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.984      ;
; 0.738 ; addr_temp[1]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; addr_temp[5]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; addr_temp[3]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; addr_temp[6]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.033      ;
; 0.743 ; addr[4]               ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.037      ;
; 0.763 ; addr_temp[0]          ; addr[0]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.770 ; value_counter[1]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; value_counter[3]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; value_counter[7]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.065      ;
; 0.773 ; value_counter[2]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.067      ;
; 0.781 ; value_counter[6]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.508      ;
; 0.788 ; value_counter[0]~reg0 ; value_counter[0]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.082      ;
; 0.791 ; addr[7]               ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.085      ;
; 0.796 ; value_counter[4]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.090      ;
; 0.857 ; value_counter[3]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.584      ;
; 0.877 ; value_counter[0]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.473      ; 1.604      ;
; 0.888 ; current_state.s1      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.181      ;
; 0.929 ; addr_temp[7]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.221      ;
; 0.934 ; addr_temp[2]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.226      ;
; 0.942 ; data_temp[0]          ; output_symbols[0]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.353     ; 0.801      ;
; 0.943 ; data_temp[1]          ; output_symbols[1]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.353     ; 0.802      ;
; 0.958 ; current_state.s2      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.251      ;
; 0.959 ; data_temp[2]          ; output_symbols[2]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.353     ; 0.818      ;
; 0.970 ; addr_temp[8]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.262      ;
; 0.972 ; addr_temp[4]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.264      ;
; 0.974 ; value_counter[4]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.268      ;
; 0.975 ; value_counter[4]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.269      ;
; 1.020 ; addr_temp[9]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.312      ;
; 1.092 ; addr_temp[1]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; addr_temp[5]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; addr_temp[3]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.386      ;
; 1.101 ; addr_temp[0]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; addr_temp[6]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; value_counter[7]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.396      ;
; 1.103 ; value_counter[7]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.397      ;
; 1.110 ; addr_temp[6]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; addr_temp[0]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.403      ;
; 1.119 ; current_state.s1      ; value_vector_rtl_0_bypass[0]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.075      ; 1.406      ;
; 1.124 ; value_counter[1]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; value_counter[3]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.418      ;
; 1.132 ; value_counter[0]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.426      ;
; 1.134 ; value_counter[2]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.428      ;
; 1.135 ; value_counter[6]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.137 ; value_counter[5]~reg0 ; value_vector_rtl_0_bypass[11]                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 1.423      ;
; 1.141 ; value_counter[0]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.435      ;
; 1.142 ; data_temp[3]          ; output_symbols[3]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.353     ; 1.001      ;
; 1.143 ; value_counter[2]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.437      ;
; 1.176 ; current_state.s2      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.469      ;
; 1.190 ; value_counter[4]~reg0 ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.482      ;
; 1.194 ; value_counter[4]~reg0 ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.486      ;
; 1.212 ; value_counter[6]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.506      ;
; 1.213 ; value_counter[6]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.507      ;
; 1.223 ; addr_temp[1]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; current_state.s2      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.516      ;
; 1.224 ; addr[2]               ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.518      ;
; 1.224 ; addr_temp[3]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.517      ;
; 1.224 ; addr_temp[5]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.517      ;
; 1.228 ; value_counter[2]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.522      ;
; 1.228 ; value_counter[2]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.522      ;
; 1.232 ; addr_temp[1]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.233 ; addr_temp[3]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.526      ;
; 1.233 ; addr_temp[5]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.526      ;
; 1.238 ; adder_counter[3]      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.531      ;
; 1.240 ; addr[8]               ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.534      ;
; 1.241 ; addr_temp[6]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; addr_temp[0]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.250 ; addr_temp[0]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.543      ;
; 1.251 ; value_counter[7]~reg0 ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.543      ;
; 1.255 ; value_counter[1]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; value_counter[7]~reg0 ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.547      ;
; 1.257 ; value_counter[5]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.551      ;
; 1.258 ; value_counter[5]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.552      ;
; 1.259 ; value_counter[5]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.553      ;
; 1.264 ; value_counter[1]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.558      ;
; 1.268 ; addr_temp[2]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.560      ;
; 1.272 ; value_counter[0]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.566      ;
; 1.281 ; value_counter[0]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.575      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[7]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[8]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[9]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s1                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s2                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s3                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; end_flag[0]~reg0                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[0]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[1]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[2]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[3]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[0]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[1]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[2]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[3]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[4]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[5]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[6]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[7]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[9]                                                                 ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.167  ; 0.402        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.167  ; 0.402        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.169  ; 0.404        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[7]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[8]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr[9]                                                                                      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[0]                                                                                 ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[1]                                                                                 ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[2]                                                                                 ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[3]                                                                                 ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[4]                                                                                 ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; addr_temp[5]                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; sys_reset  ; sys_clk    ; 1.894 ; 1.943 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 2.243 ; 2.485 ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.031 ; 0.187 ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; 2.243 ; 2.485 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; 1.960 ; 2.259 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; 1.882 ; 2.135 ; Rise       ; sys_clk         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; sys_reset  ; sys_clk    ; 0.161  ; 0.014  ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 0.963  ; 0.815  ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.963  ; 0.815  ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; -1.419 ; -1.665 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; -1.174 ; -1.455 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; -1.045 ; -1.298 ; Rise       ; sys_clk         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 7.789 ; 7.740 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 7.789 ; 7.740 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 7.256 ; 7.159 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 7.224 ; 7.132 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 7.135 ; 7.035 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 7.256 ; 7.159 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 7.222 ; 7.122 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 7.794 ; 7.619 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 7.563 ; 7.413 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 7.638 ; 7.514 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 7.610 ; 7.464 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 7.157 ; 7.051 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 7.183 ; 7.072 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 7.147 ; 7.038 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 7.794 ; 7.619 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 7.160 ; 7.045 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 7.518 ; 7.469 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 7.518 ; 7.469 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 6.890 ; 6.792 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 6.975 ; 6.885 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 6.890 ; 6.792 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 7.006 ; 6.911 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 6.973 ; 6.876 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 6.900 ; 6.793 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 7.300 ; 7.154 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 7.371 ; 7.250 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 7.345 ; 7.203 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 6.910 ; 6.806 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 6.935 ; 6.826 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 6.900 ; 6.793 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 7.520 ; 7.351 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 6.913 ; 6.800 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.36 MHz ; 157.36 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -5.355 ; -201.195        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.385 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.201 ; -115.433                      ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.355 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.012     ; 6.345      ;
; -5.322 ; addr[0]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.642      ;
; -5.275 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 6.203      ;
; -5.224 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.012     ; 6.214      ;
; -5.211 ; addr[8]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.531      ;
; -5.164 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 6.092      ;
; -5.105 ; addr[5]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.425      ;
; -5.058 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.986      ;
; -4.995 ; addr[4]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.315      ;
; -4.948 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.876      ;
; -4.945 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.012     ; 5.935      ;
; -4.944 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.872      ;
; -4.903 ; addr[1]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.223      ;
; -4.899 ; addr[3]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.219      ;
; -4.861 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.789      ;
; -4.852 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.780      ;
; -4.822 ; addr[6]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.142      ;
; -4.807 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.735      ;
; -4.785 ; adder_counter[5]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.701      ;
; -4.780 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.708      ;
; -4.776 ; addr[2]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.096      ;
; -4.758 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.686      ;
; -4.729 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.657      ;
; -4.728 ; adder_counter[5]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.644      ;
; -4.727 ; adder_counter[5]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.643      ;
; -4.726 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.654      ;
; -4.719 ; addr[7]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.281      ; 6.039      ;
; -4.717 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.645      ;
; -4.717 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.645      ;
; -4.706 ; adder_counter[5]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.622      ;
; -4.706 ; adder_counter[5]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.622      ;
; -4.706 ; adder_counter[5]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.622      ;
; -4.706 ; adder_counter[5]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.622      ;
; -4.706 ; adder_counter[5]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.622      ;
; -4.694 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.622      ;
; -4.690 ; adder_counter[5]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.606      ;
; -4.676 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.604      ;
; -4.672 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.600      ;
; -4.653 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.581      ;
; -4.632 ; adder_counter[6]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.548      ;
; -4.610 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.538      ;
; -4.553 ; adder_counter[6]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.469      ;
; -4.553 ; adder_counter[6]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.469      ;
; -4.553 ; adder_counter[6]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.469      ;
; -4.553 ; adder_counter[6]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.469      ;
; -4.553 ; adder_counter[6]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.469      ;
; -4.552 ; adder_counter[6]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.468      ;
; -4.547 ; adder_counter[6]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.463      ;
; -4.545 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.473      ;
; -4.532 ; adder_counter[5]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.448      ;
; -4.525 ; adder_counter[6]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.441      ;
; -4.502 ; adder_counter[5]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.419      ;
; -4.502 ; adder_counter[5]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.419      ;
; -4.502 ; adder_counter[5]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.419      ;
; -4.502 ; adder_counter[5]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.419      ;
; -4.502 ; adder_counter[5]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.419      ;
; -4.493 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.421      ;
; -4.478 ; adder_counter[5]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.394      ;
; -4.464 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.392      ;
; -4.464 ; adder_counter[4]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.380      ;
; -4.425 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.353      ;
; -4.422 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.350      ;
; -4.419 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.347      ;
; -4.409 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.012     ; 5.399      ;
; -4.389 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.317      ;
; -4.385 ; adder_counter[4]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.301      ;
; -4.385 ; adder_counter[4]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.301      ;
; -4.385 ; adder_counter[4]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.301      ;
; -4.385 ; adder_counter[4]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.301      ;
; -4.385 ; adder_counter[4]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.301      ;
; -4.384 ; adder_counter[4]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.300      ;
; -4.379 ; adder_counter[4]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.295      ;
; -4.379 ; adder_counter[6]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.295      ;
; -4.371 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.299      ;
; -4.357 ; adder_counter[4]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.273      ;
; -4.355 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.283      ;
; -4.349 ; adder_counter[6]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.266      ;
; -4.349 ; adder_counter[6]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.266      ;
; -4.349 ; adder_counter[6]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.266      ;
; -4.349 ; adder_counter[6]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.266      ;
; -4.349 ; adder_counter[6]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 5.266      ;
; -4.336 ; adder_counter[7]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.252      ;
; -4.328 ; adder_counter[5]                                                                             ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.244      ;
; -4.327 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.255      ;
; -4.325 ; adder_counter[6]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.241      ;
; -4.309 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[8]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.237      ;
; -4.292 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.220      ;
; -4.257 ; adder_counter[7]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.173      ;
; -4.257 ; adder_counter[7]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.173      ;
; -4.257 ; adder_counter[7]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.173      ;
; -4.257 ; adder_counter[7]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.173      ;
; -4.257 ; adder_counter[7]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.173      ;
; -4.256 ; adder_counter[7]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.172      ;
; -4.253 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.181      ;
; -4.251 ; adder_counter[7]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.167      ;
; -4.229 ; adder_counter[7]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.145      ;
; -4.227 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.155      ;
; -4.216 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.144      ;
; -4.213 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 5.141      ;
; -4.211 ; adder_counter[4]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 5.127      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                               ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; data_temp[0]          ; data_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; data_temp[1]          ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; data_temp[2]          ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; data_temp[3]          ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; current_state.s1      ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder_counter[3]      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder_counter[4]      ; adder_counter[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder_counter[5]      ; adder_counter[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder_counter[6]      ; adder_counter[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder_counter[7]      ; adder_counter[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; end_flag[0]~reg0      ; end_flag[0]~reg0                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.471 ; value_counter[4]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.118      ;
; 0.491 ; addr[1]               ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; addr[5]               ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.760      ;
; 0.495 ; value_counter[2]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.142      ;
; 0.499 ; value_counter[1]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.146      ;
; 0.513 ; addr[6]               ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.781      ;
; 0.515 ; value_counter[5]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.162      ;
; 0.535 ; adder_counter[3]      ; adder_counter[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.803      ;
; 0.535 ; adder_counter[3]      ; adder_counter[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.803      ;
; 0.536 ; adder_counter[3]      ; adder_counter[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.804      ;
; 0.641 ; addr[0]               ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.909      ;
; 0.642 ; addr[3]               ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.910      ;
; 0.662 ; addr[4]               ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.931      ;
; 0.685 ; addr_temp[5]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; addr_temp[1]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; addr_temp[3]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; addr_temp[6]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.958      ;
; 0.703 ; addr[7]               ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.972      ;
; 0.713 ; addr_temp[0]          ; addr[0]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; value_counter[7]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; value_counter[1]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; value_counter[3]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; value_counter[6]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.363      ;
; 0.718 ; value_counter[2]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.986      ;
; 0.737 ; value_counter[0]~reg0 ; value_counter[0]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.005      ;
; 0.740 ; value_counter[4]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.008      ;
; 0.787 ; value_counter[3]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.434      ;
; 0.812 ; value_counter[0]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.417      ; 1.459      ;
; 0.817 ; current_state.s1      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.085      ;
; 0.837 ; addr_temp[2]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.104      ;
; 0.840 ; addr_temp[7]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.107      ;
; 0.859 ; addr_temp[8]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.126      ;
; 0.861 ; addr_temp[4]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.128      ;
; 0.882 ; data_temp[0]          ; output_symbols[0]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.331     ; 0.746      ;
; 0.882 ; data_temp[1]          ; output_symbols[1]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.331     ; 0.746      ;
; 0.886 ; current_state.s2      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.154      ;
; 0.894 ; data_temp[2]          ; output_symbols[2]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.331     ; 0.758      ;
; 0.904 ; addr_temp[9]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.171      ;
; 0.909 ; value_counter[4]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.177      ;
; 0.909 ; value_counter[4]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.177      ;
; 1.006 ; addr_temp[0]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; addr_temp[5]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; addr_temp[6]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; current_state.s1      ; value_vector_rtl_0_bypass[0]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.067      ; 1.272      ;
; 1.010 ; addr_temp[1]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; addr_temp[3]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.279      ;
; 1.013 ; value_counter[7]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; value_counter[7]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; value_counter[5]~reg0 ; value_vector_rtl_0_bypass[11]                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.066      ; 1.277      ;
; 1.023 ; addr_temp[0]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; addr_temp[6]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.292      ;
; 1.035 ; value_counter[0]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.303      ;
; 1.037 ; value_counter[2]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; value_counter[6]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.306      ;
; 1.040 ; value_counter[1]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; value_counter[3]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.308      ;
; 1.050 ; value_counter[0]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.318      ;
; 1.052 ; value_counter[2]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.320      ;
; 1.056 ; value_counter[4]~reg0 ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.323      ;
; 1.056 ; current_state.s2      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.324      ;
; 1.059 ; data_temp[3]          ; output_symbols[3]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.331     ; 0.923      ;
; 1.060 ; value_counter[4]~reg0 ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.327      ;
; 1.100 ; addr_temp[5]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.368      ;
; 1.102 ; addr[8]               ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 1.371      ;
; 1.105 ; addr_temp[3]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.373      ;
; 1.105 ; addr_temp[1]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.373      ;
; 1.124 ; addr[2]               ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 1.393      ;
; 1.128 ; addr_temp[0]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; addr_temp[6]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; addr_temp[5]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.397      ;
; 1.131 ; value_counter[7]~reg0 ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.398      ;
; 1.132 ; value_counter[6]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.400      ;
; 1.132 ; value_counter[6]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.400      ;
; 1.132 ; addr_temp[1]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.400      ;
; 1.133 ; addr_temp[3]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.401      ;
; 1.133 ; addr_temp[2]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.400      ;
; 1.135 ; value_counter[7]~reg0 ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.402      ;
; 1.138 ; value_counter[1]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.406      ;
; 1.141 ; value_counter[5]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.409      ;
; 1.142 ; current_state.s2      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.410      ;
; 1.145 ; value_counter[2]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.413      ;
; 1.145 ; addr_temp[0]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; value_counter[2]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.414      ;
; 1.155 ; addr_temp[8]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.422      ;
; 1.157 ; value_counter[5]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.425      ;
; 1.157 ; addr_temp[4]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.424      ;
; 1.157 ; value_counter[0]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; value_counter[5]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.426      ;
; 1.162 ; adder_counter[3]      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.430      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; adder_counter[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[7]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[8]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr[9]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; addr_temp[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s1                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s2                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; current_state.s3                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; end_flag[0]~reg0                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[0]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[1]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[2]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; output_symbols[3]~reg0                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[0]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[1]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[2]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[3]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[4]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[5]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[6]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_counter[7]~reg0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[9]                                                                 ;
; 0.170  ; 0.400        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.174  ; 0.404        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; output_symbols[0]~reg0                                                                       ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; output_symbols[1]~reg0                                                                       ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; output_symbols[2]~reg0                                                                       ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; output_symbols[3]~reg0                                                                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; adder_counter[0]                                                                             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; adder_counter[1]                                                                             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; adder_counter[2]                                                                             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; adder_counter[3]                                                                             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; addr[7]                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; sys_reset  ; sys_clk    ; 1.806  ; 1.868 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 1.987  ; 2.058 ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; -0.004 ; 0.294 ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; 1.987  ; 2.058 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; 1.702  ; 1.867 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; 1.645  ; 1.754 ; Rise       ; sys_clk         ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; sys_reset  ; sys_clk    ; 0.135  ; -0.081 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 0.852  ; 0.628  ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.852  ; 0.628  ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; -1.274 ; -1.361 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; -1.026 ; -1.183 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; -0.919 ; -1.036 ; Rise       ; sys_clk         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 7.097 ; 7.012 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 7.097 ; 7.012 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 6.624 ; 6.470 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 6.587 ; 6.444 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 6.528 ; 6.346 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 6.624 ; 6.470 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 6.594 ; 6.435 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 7.188 ; 6.853 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 6.922 ; 6.693 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 6.981 ; 6.768 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 6.960 ; 6.745 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 6.526 ; 6.365 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 6.548 ; 6.387 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 6.516 ; 6.354 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 7.188 ; 6.853 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 6.527 ; 6.362 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 6.830 ; 6.747 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 6.830 ; 6.747 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 6.283 ; 6.108 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 6.340 ; 6.202 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 6.283 ; 6.108 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 6.377 ; 6.227 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 6.347 ; 6.193 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 6.272 ; 6.115 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 6.662 ; 6.440 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 6.718 ; 6.512 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 6.699 ; 6.490 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 6.282 ; 6.126 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 6.303 ; 6.147 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 6.272 ; 6.115 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 6.918 ; 6.595 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 6.283 ; 6.123 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -1.972 ; -62.361         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.175 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -78.882                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.972 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.923      ;
; -1.963 ; addr[0]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.119      ;
; -1.949 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.900      ;
; -1.940 ; addr[8]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.096      ;
; -1.883 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.834      ;
; -1.874 ; addr[4]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.030      ;
; -1.863 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.814      ;
; -1.861 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.812      ;
; -1.860 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.811      ;
; -1.852 ; addr[5]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.008      ;
; -1.851 ; addr[3]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.007      ;
; -1.849 ; addr[6]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 3.005      ;
; -1.830 ; adder_counter[5]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.768      ;
; -1.814 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.765      ;
; -1.806 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.757      ;
; -1.803 ; addr[2]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 2.959      ;
; -1.799 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.750      ;
; -1.799 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.750      ;
; -1.794 ; adder_counter[5]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.732      ;
; -1.792 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.743      ;
; -1.788 ; adder_counter[5]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.726      ;
; -1.785 ; addr[1]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 2.941      ;
; -1.781 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.732      ;
; -1.776 ; adder_counter[5]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.714      ;
; -1.773 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.724      ;
; -1.752 ; adder_counter[6]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.690      ;
; -1.732 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 2.676      ;
; -1.727 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.678      ;
; -1.720 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.671      ;
; -1.716 ; addr[7]                                                                                      ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.147      ; 2.872      ;
; -1.716 ; adder_counter[6]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.654      ;
; -1.710 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.661      ;
; -1.710 ; adder_counter[6]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.648      ;
; -1.701 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.652      ;
; -1.698 ; adder_counter[6]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.636      ;
; -1.697 ; adder_counter[5]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.635      ;
; -1.695 ; addr[2]                                                                                      ; value_vector_rtl_0_bypass[8]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.646      ;
; -1.673 ; adder_counter[5]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.611      ;
; -1.671 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.622      ;
; -1.669 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.620      ;
; -1.665 ; adder_counter[4]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.603      ;
; -1.665 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.616      ;
; -1.662 ; addr[8]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.613      ;
; -1.660 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.611      ;
; -1.656 ; adder_counter[5]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.594      ;
; -1.656 ; adder_counter[5]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.594      ;
; -1.656 ; adder_counter[5]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.594      ;
; -1.656 ; adder_counter[5]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.594      ;
; -1.656 ; adder_counter[5]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.594      ;
; -1.648 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 2.592      ;
; -1.648 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.599      ;
; -1.632 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.583      ;
; -1.629 ; adder_counter[4]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.567      ;
; -1.628 ; addr[5]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.579      ;
; -1.627 ; addr[3]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.578      ;
; -1.623 ; adder_counter[4]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.561      ;
; -1.619 ; adder_counter[6]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.557      ;
; -1.614 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.043     ; 2.558      ;
; -1.611 ; adder_counter[4]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.549      ;
; -1.608 ; adder_counter[7]                                                                             ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.546      ;
; -1.595 ; adder_counter[6]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.533      ;
; -1.578 ; adder_counter[5]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.518      ;
; -1.578 ; adder_counter[5]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.518      ;
; -1.578 ; adder_counter[5]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.518      ;
; -1.578 ; adder_counter[5]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.518      ;
; -1.578 ; adder_counter[5]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.518      ;
; -1.578 ; adder_counter[6]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.516      ;
; -1.578 ; adder_counter[6]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.516      ;
; -1.578 ; adder_counter[6]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.516      ;
; -1.578 ; adder_counter[6]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.516      ;
; -1.578 ; adder_counter[6]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.516      ;
; -1.572 ; adder_counter[7]                                                                             ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.510      ;
; -1.566 ; adder_counter[7]                                                                             ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.504      ;
; -1.561 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.512      ;
; -1.554 ; adder_counter[7]                                                                             ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.492      ;
; -1.554 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[6]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.505      ;
; -1.536 ; addr[6]                                                                                      ; value_vector_rtl_0_bypass[4]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.487      ;
; -1.532 ; adder_counter[4]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.470      ;
; -1.530 ; addr[1]                                                                                      ; value_vector_rtl_0_bypass[10]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.481      ;
; -1.525 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.476      ;
; -1.508 ; adder_counter[4]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.446      ;
; -1.501 ; addr[7]                                                                                      ; value_vector_rtl_0_bypass[8]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.452      ;
; -1.500 ; adder_counter[6]                                                                             ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.440      ;
; -1.500 ; adder_counter[6]                                                                             ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.440      ;
; -1.500 ; adder_counter[6]                                                                             ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.440      ;
; -1.500 ; adder_counter[6]                                                                             ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.440      ;
; -1.500 ; adder_counter[6]                                                                             ; addr_temp[9]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.047     ; 2.440      ;
; -1.493 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[2]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.444      ;
; -1.491 ; adder_counter[4]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.429      ;
; -1.491 ; adder_counter[4]                                                                             ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.429      ;
; -1.491 ; adder_counter[4]                                                                             ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.429      ;
; -1.491 ; adder_counter[4]                                                                             ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.429      ;
; -1.491 ; adder_counter[4]                                                                             ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.429      ;
; -1.486 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[8]                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.437      ;
; -1.480 ; adder_counter[5]                                                                             ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.418      ;
; -1.475 ; addr[0]                                                                                      ; value_vector_rtl_0_bypass[14]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.426      ;
; -1.475 ; adder_counter[7]                                                                             ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.413      ;
; -1.471 ; addr[4]                                                                                      ; value_vector_rtl_0_bypass[12]                                                                ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 2.422      ;
; -1.451 ; adder_counter[7]                                                                             ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.389      ;
; -1.434 ; adder_counter[7]                                                                             ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 1.000        ; -0.049     ; 2.372      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                               ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; value_counter[4]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.500      ;
; 0.179 ; data_temp[0]          ; data_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data_temp[1]          ; data_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data_temp[2]          ; data_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data_temp[3]          ; data_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.183 ; value_counter[2]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.508      ;
; 0.185 ; value_counter[1]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.510      ;
; 0.186 ; adder_counter[4]      ; adder_counter[4]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder_counter[5]      ; adder_counter[5]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder_counter[6]      ; adder_counter[6]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder_counter[7]      ; adder_counter[7]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; current_state.s1      ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adder_counter[3]      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; end_flag[0]~reg0      ; end_flag[0]~reg0                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; value_counter[5]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.516      ;
; 0.205 ; addr[1]               ; addr_temp[1]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; addr[5]               ; addr_temp[5]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.326      ;
; 0.217 ; addr[6]               ; addr_temp[6]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.337      ;
; 0.244 ; adder_counter[3]      ; adder_counter[0]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.364      ;
; 0.244 ; adder_counter[3]      ; adder_counter[1]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.364      ;
; 0.244 ; adder_counter[3]      ; adder_counter[2]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.364      ;
; 0.276 ; addr[0]               ; addr_temp[0]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; addr[3]               ; addr_temp[3]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.396      ;
; 0.281 ; addr[4]               ; addr_temp[4]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.403      ;
; 0.291 ; value_counter[6]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.616      ;
; 0.295 ; addr_temp[1]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; addr_temp[5]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; addr_temp[3]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; addr_temp[6]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; addr[7]               ; addr_temp[7]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.420      ;
; 0.307 ; addr_temp[0]          ; addr[0]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; value_counter[1]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; value_counter[7]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; value_counter[2]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; value_counter[3]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.431      ;
; 0.320 ; value_counter[0]~reg0 ; value_counter[0]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; value_counter[3]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.645      ;
; 0.323 ; value_counter[4]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.443      ;
; 0.342 ; current_state.s1      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.462      ;
; 0.344 ; value_counter[0]~reg0 ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.221      ; 0.669      ;
; 0.360 ; addr_temp[7]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.478      ;
; 0.363 ; addr_temp[2]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.481      ;
; 0.376 ; current_state.s2      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; addr_temp[8]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.494      ;
; 0.376 ; data_temp[0]          ; output_symbols[0]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.141     ; 0.319      ;
; 0.376 ; data_temp[1]          ; output_symbols[1]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.141     ; 0.319      ;
; 0.378 ; addr_temp[4]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.496      ;
; 0.381 ; data_temp[2]          ; output_symbols[2]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.141     ; 0.324      ;
; 0.396 ; value_counter[4]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.516      ;
; 0.396 ; value_counter[4]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.516      ;
; 0.404 ; addr_temp[9]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.522      ;
; 0.444 ; addr_temp[5]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; addr_temp[1]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; addr_temp[3]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.565      ;
; 0.450 ; current_state.s1      ; value_vector_rtl_0_bypass[0]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.033      ; 0.567      ;
; 0.451 ; data_temp[3]          ; output_symbols[3]~reg0                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; -0.141     ; 0.394      ;
; 0.454 ; addr_temp[0]          ; addr[1]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; addr_temp[6]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; addr_temp[0]          ; addr[2]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; addr_temp[6]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; value_counter[7]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; value_counter[7]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; value_counter[5]~reg0 ; value_vector_rtl_0_bypass[11]                                                                ; sys_clk      ; sys_clk     ; 0.000        ; 0.032      ; 0.575      ;
; 0.459 ; value_counter[1]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; value_counter[3]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; value_counter[4]~reg0 ; current_state.s1                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.582      ;
; 0.464 ; current_state.s2      ; adder_counter[3]                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; value_counter[4]~reg0 ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.585      ;
; 0.469 ; addr[8]               ; addr_temp[8]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.591      ;
; 0.469 ; value_counter[0]~reg0 ; value_counter[1]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; value_counter[2]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; value_counter[6]~reg0 ; value_counter[7]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; value_counter[0]~reg0 ; value_counter[2]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; value_counter[2]~reg0 ; value_counter[4]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.592      ;
; 0.490 ; current_state.s2      ; current_state.s2                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.610      ;
; 0.493 ; value_counter[2]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.613      ;
; 0.493 ; value_counter[2]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.613      ;
; 0.496 ; value_counter[6]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.616      ;
; 0.496 ; value_counter[6]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.616      ;
; 0.501 ; adder_counter[3]      ; current_state.s3                                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.621      ;
; 0.504 ; addr[7]               ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.227      ; 0.835      ;
; 0.507 ; addr_temp[1]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.627      ;
; 0.507 ; addr_temp[5]          ; addr[7]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.627      ;
; 0.508 ; addr_temp[3]          ; addr[5]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; value_counter[2]~reg0 ; value_vector_rtl_0_bypass[5]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.032      ; 0.625      ;
; 0.509 ; value_counter[0]~reg0 ; value_vector_rtl_0_bypass[1]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.032      ; 0.625      ;
; 0.509 ; addr_temp[7]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.627      ;
; 0.510 ; addr[2]               ; addr_temp[2]                                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.632      ;
; 0.510 ; addr_temp[1]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; addr_temp[5]          ; addr[8]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; addr_temp[3]          ; addr[6]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.520 ; addr_temp[0]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; value_counter[1]~reg0 ; value_vector_rtl_0_bypass[3]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.032      ; 0.637      ;
; 0.521 ; addr_temp[6]          ; addr[9]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; addr_temp[2]          ; addr[3]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.639      ;
; 0.522 ; value_counter[1]~reg0 ; value_counter[3]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; addr_temp[0]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; addr_temp[2]          ; addr[4]                                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.642      ;
; 0.525 ; value_counter[5]~reg0 ; value_counter[5]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; value_counter[5]~reg0 ; value_counter[6]~reg0                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.645      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                            ;
+--------+--------------+----------------+-----------------+---------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+-----------------+---------+------------+----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; adder_counter[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; addr_temp[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; current_state.s1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; current_state.s2                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; current_state.s3                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; end_flag[0]~reg0                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; output_symbols[0]~reg0                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; output_symbols[1]~reg0                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; output_symbols[2]~reg0                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; output_symbols[3]~reg0                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[0]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[1]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[2]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[3]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[4]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[5]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[6]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_counter[7]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[9]                                                                 ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; altsyncram:value_vector_rtl_0|altsyncram_4qg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; data_temp[0]                                                                                 ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; data_temp[1]                                                                                 ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; data_temp[2]                                                                                 ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; data_temp[3]                                                                                 ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[15]                                                                ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[16]                                                                ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[17]                                                                ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; value_vector_rtl_0_bypass[18]                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[0]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[1]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[2]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[3]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[4]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[5]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[6]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[7]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[8]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr[9]                                                                                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[0]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[1]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[2]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[3]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[4]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; addr_temp[5]                                                                                 ;
+--------+--------------+----------------+-----------------+---------+------------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; sys_reset  ; sys_clk    ; 0.829 ; 1.163 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 1.036 ; 1.646 ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.060 ; 0.343 ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; 1.036 ; 1.646 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; 0.934 ; 1.547 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; 0.881 ; 1.473 ; Rise       ; sys_clk         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; sys_reset  ; sys_clk    ; 0.019  ; -0.289 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 0.392  ; 0.073  ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.392  ; 0.073  ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; -0.698 ; -1.310 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; -0.604 ; -1.213 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; -0.525 ; -1.116 ; Rise       ; sys_clk         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 3.682 ; 3.828 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 3.682 ; 3.828 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 3.395 ; 3.478 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 3.374 ; 3.454 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 3.321 ; 3.393 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 3.395 ; 3.478 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 3.373 ; 3.454 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 3.578 ; 3.699 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 3.500 ; 3.598 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 3.516 ; 3.614 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 3.527 ; 3.626 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 3.335 ; 3.400 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 3.345 ; 3.413 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 3.323 ; 3.389 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 3.578 ; 3.699 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 3.335 ; 3.401 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 3.560 ; 3.701 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 3.560 ; 3.701 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 3.213 ; 3.282 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 3.264 ; 3.341 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 3.213 ; 3.282 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 3.285 ; 3.365 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 3.263 ; 3.341 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 3.216 ; 3.279 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 3.386 ; 3.480 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 3.400 ; 3.495 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 3.412 ; 3.508 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 3.227 ; 3.291 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 3.237 ; 3.302 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 3.216 ; 3.279 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 3.464 ; 3.581 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 3.228 ; 3.291 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.909   ; 0.175 ; N/A      ; N/A     ; -3.201              ;
;  sys_clk         ; -5.909   ; 0.175 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -220.058 ; 0.0   ; 0.0      ; 0.0     ; -115.433            ;
;  sys_clk         ; -220.058 ; 0.000 ; N/A      ; N/A     ; -115.433            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; sys_reset  ; sys_clk    ; 1.894 ; 1.943 ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 2.243 ; 2.485 ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.060 ; 0.343 ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; 2.243 ; 2.485 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; 1.960 ; 2.259 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; 1.882 ; 2.135 ; Rise       ; sys_clk         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; sys_reset  ; sys_clk    ; 0.161  ; 0.014  ; Rise       ; sys_clk         ;
; values[*]  ; sys_clk    ; 0.963  ; 0.815  ; Rise       ; sys_clk         ;
;  values[0] ; sys_clk    ; 0.963  ; 0.815  ; Rise       ; sys_clk         ;
;  values[1] ; sys_clk    ; -0.698 ; -1.310 ; Rise       ; sys_clk         ;
;  values[2] ; sys_clk    ; -0.604 ; -1.183 ; Rise       ; sys_clk         ;
;  values[3] ; sys_clk    ; -0.525 ; -1.036 ; Rise       ; sys_clk         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 7.789 ; 7.740 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 7.789 ; 7.740 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 7.256 ; 7.159 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 7.224 ; 7.132 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 7.135 ; 7.035 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 7.256 ; 7.159 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 7.222 ; 7.122 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 7.794 ; 7.619 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 7.563 ; 7.413 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 7.638 ; 7.514 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 7.610 ; 7.464 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 7.157 ; 7.051 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 7.183 ; 7.072 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 7.147 ; 7.038 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 7.794 ; 7.619 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 7.160 ; 7.045 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; end_flag[*]        ; sys_clk    ; 3.560 ; 3.701 ; Rise       ; sys_clk         ;
;  end_flag[0]       ; sys_clk    ; 3.560 ; 3.701 ; Rise       ; sys_clk         ;
; output_symbols[*]  ; sys_clk    ; 3.213 ; 3.282 ; Rise       ; sys_clk         ;
;  output_symbols[0] ; sys_clk    ; 3.264 ; 3.341 ; Rise       ; sys_clk         ;
;  output_symbols[1] ; sys_clk    ; 3.213 ; 3.282 ; Rise       ; sys_clk         ;
;  output_symbols[2] ; sys_clk    ; 3.285 ; 3.365 ; Rise       ; sys_clk         ;
;  output_symbols[3] ; sys_clk    ; 3.263 ; 3.341 ; Rise       ; sys_clk         ;
; value_counter[*]   ; sys_clk    ; 3.216 ; 3.279 ; Rise       ; sys_clk         ;
;  value_counter[0]  ; sys_clk    ; 3.386 ; 3.480 ; Rise       ; sys_clk         ;
;  value_counter[1]  ; sys_clk    ; 3.400 ; 3.495 ; Rise       ; sys_clk         ;
;  value_counter[2]  ; sys_clk    ; 3.412 ; 3.508 ; Rise       ; sys_clk         ;
;  value_counter[3]  ; sys_clk    ; 3.227 ; 3.291 ; Rise       ; sys_clk         ;
;  value_counter[4]  ; sys_clk    ; 3.237 ; 3.302 ; Rise       ; sys_clk         ;
;  value_counter[5]  ; sys_clk    ; 3.216 ; 3.279 ; Rise       ; sys_clk         ;
;  value_counter[6]  ; sys_clk    ; 3.464 ; 3.581 ; Rise       ; sys_clk         ;
;  value_counter[7]  ; sys_clk    ; 3.228 ; 3.291 ; Rise       ; sys_clk         ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output_symbols[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_symbols[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_symbols[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_symbols[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; value_counter[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; end_flag[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; values[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; values[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; values[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; values[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_symbols[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; end_flag[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_symbols[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; end_flag[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_symbols[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_symbols[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; value_counter[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; value_counter[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; end_flag[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 2463     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 2463     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Aug 22 14:07:46 2022
Info: Command: quartus_sta compressed_sensing -c compressed_sensing
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'compressed_sensing.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.909
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.909      -220.058 sys_clk 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.435         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -115.433 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.355      -201.195 sys_clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.385         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -115.433 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.972       -62.361 sys_clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.175         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -78.882 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4654 megabytes
    Info: Processing ended: Mon Aug 22 14:07:48 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


