10189020-FPGA应用系统设计 设计作业: 
======================================
基于DE2-70的音频处理与可视化系统
======================================
开发板是DE2-70, 主要功能是音频信号处理和可视化, 音频输入是WM8731的line in,  音频输出为其line out, 视频输出是VGA.
主要功能包括:
* 线性音量控制
* 自动增益控制
* 欠采样音效(电话音类似)
* 无限冲击响应IIR滤波器(实例/不可在线设计)
* 有限冲击响应FIR滤波器(实例/不可在线设计)
* 简单的不基于FFT的频谱显示
* 基于分形的音频可视化效果
一些其他辅助功能:
* 音效旁路
* LED音量指示
* LCD1602音量与信息显示
* 7段数码管增益显示
* LED时钟信号调试指示

------------------------------
编写语言是Verilog HDL, 部分涉及System Verilog扩展
部分驱动参考Altera的demo程序
主要程序框架如图:
![image](https://raw.githubusercontent.com/MacroBull/10189020-FPGA_application_work/master/topo.jpg)

注意
------------------------------
虽然Quartus提供了大量的IP, 但为了锻炼自己, 算法都是自己构想和编写的,
有几个问题尤其需要注意:

1. 定点数运算

  对于有符号定点数的运算还不是非常熟练, 有些地方实现的并不完善, 诸如取负取反问题, 不同定点格式运算的问题.
  
  另外一方面, 在设计滤波器时是通过对浮点结果参数进行四舍五入得到定点参数的, 而后续仿真表明这样得到的结果会对滤波器的参数性能造成很大的影响甚至改变其稳定性, 这一问题是在结题后才注意到的.
  
  Quartus上似乎必须通过使用IP才能使用浮点数, 用浮点大概能解决很多问题.
  
2. 时钟生成

  Cyclone2的这芯片是有4个PLL的, 不过也要用IP生成.
  
  由于音频并没有录音与回放, 所以采样率也不需要按照标准值, 只要大于40kHz就行了, 这里用50MHz分频得到的48828.125Hz, 滤波器就按fN=24414Hz来设计的.
  
  在VGA方面, 由于分形计算量挺大, 而输出图像色彩精度由迭代次数决定, 因此放慢像素时钟才能得到更好的显示效果,
  经测试在Philips 224E上能显示的最低VGA分辨率大约是640x350@26Hz, 用50MHz时钟8分频得到像素时钟, 此时迭代深度能够达到22, 也就是说能够显示二十多种颜色.
  
  用PLL极大增加设计自由度, 当然PLL也是很贵重的资源, 低端CPLD可能不会具备, 数量也极其有限, 实际设计时要仔细考虑.
  
3. 计算方式

  这分形计算量确实略大, 这一屏内容要用近30Hz的速度刷出来, 奔腾系列CPU是赶不上的, 不过设计中这样在一个像素时钟内就进行上百次计算似乎是不妥的, 一般至少也做成同步的计算方式, 比如一次迭代为一级的流水线; 当然采用同步方式在本设计能够得到很理想的效果, 不过这里只是想体验一下芯片的性能罢了.

  整个设计有很多计算其实用提供的IP也能很轻松的解决的, 特别是有了浮点和FFT都会更方便, 这样的设计以后再做好了.
  
灵感
-------------
写音效器, 均衡器之类的东西, 大抵学过控制和信号处理的人都用这样的想法, 至于分形这个东西, 具体的说是按某一帧的音频波形最大值作为分形的参数进行渲染, 想法是室友提出来的; 本来只是想看看这FPGA性能怎么样能不能做视频处理的运算之类的, 写出来之后室友说如果连上


WOW FPGA Audio Process and Visualization
================

  
-------------------------------------------------
不想用IP, 大部分都是自己写的, 定点运算优化起来神烦.

Verilog写出来寄存器用得很多, 需要深入了解.


-------------------------------------------------

某人说把波形作为分形图案参数画出来比较酷炫

用的是Julia集, 改c 移动太大计算精度又不够, 所以改了迭代阈值

有"快门效果"

分形迭代延时严重, 危险时还会影响音频产生毛刺, 需要深入研究.

** 请不要长时间观看 **



-------------------------------------------------
![image](https://raw.githubusercontent.com/MacroBull/10189020-FPGA_application_work/master/shot0.jpg)
![image](https://raw.githubusercontent.com/MacroBull/10189020-FPGA_application_work/master/shot1.jpg)
