# 第3章 集成电路晶体管器件

## 3.1 晶体管器件概述

$\triangle$ Transistor是Transfer-resistor的缩写，即转换电阻器或跨阻器。

### 3.1.1 晶体管的基本功能

$\triangle$ 增益：当给晶体管施加一个随时间变化的幅值为$V_{输入}$的电压信号时，能够得到一个随时间变化的幅值为$V_{输出}$的电压信号。电压增益$A_V=V_{输出}/V_{输入}$。

- 增益（或损耗）是无量纲的，但方便起见，实际操作时经常以分贝（dB）为单元。

$\triangle$ 开关：晶体管的关闭和打开状态。

- 增益保证每一次信号传递都在噪声范围之外，保证数字信号正确。

### 3.1.2 晶体管的基本结构

$\triangle$ 势效应晶体管（Potential-Effect Transistor，PET）和场效应晶体管（Field-Effect Transistor，FET）。

- PET使用直接电接触方式（电子注入）对沟道进行调制；FET使用间接方式（横向电场）对沟道进行调制。

- 双极结型晶体管（Bipolar Junction Transistor，BJT）由基极（Base，B）、发射极（Emitter，E）、集电极（Collector，C）构成。
- MOSFET由栅极（Gate，G）、源极（Source，S）、漏极（Drain，D）构成。

**图3.1 BJT及MOSFET的工作原理**

$\triangle$ 点触式晶体管制造工艺复杂、稳定性差、产量有限；结型晶体管需要较高功耗，加大面积，制造和设计成本高，用于模拟集成电路；MOSFET栅极泄漏电流小，功耗更低，用于VLSI。

### 3.1.3 场效应晶体管的发展历程

## 3.2 金属氧化物半导体场效应晶体管技术

$\triangle$ 金属氧化物半导体场效应晶体管（MOSFET）

- 栅极结构：金属栅极-氧化硅-半导体的电容结构。

### 3.2.1 金属氧化物半导体场效应管的分类

$\triangle$ 增强型NMOS（E-NMOS），增强型PMOS（E-PMOS），耗尽型NMOS（D-NMOS），耗尽型PMOS（D-PMOS）

- N沟道MOSFET（NMOS)：工作载流子为电子；P沟道MOSFET（PMOS）：工作载流子为空穴。

- 增强型（Enhancement Mode）MOSFET：零栅极电压时无导电沟道；耗尽型（Depletion Mode） MOSFET：零栅极电压时有导电沟道。

**表3.1 MOSFET的4种基本类型**

$\triangle$ 增强型MOSFET功耗更低，响应速度更快。

### 3.2.2 金属氧化物半导体场效应晶体管的结构

$\triangle$ NMOS的基本构成：

- 制作在掺杂浓度较低的P型半导体衬底上的沟道；
- 两个高传导率的N型半导体源极和漏极。
- 沟道表面由氧化物和金属或多晶硅构成的栅极。

**图3.2 NMOS的基本结构**

$\triangle$​ MOSFET工作原理：MOSFET的沟道从半导体衬底到形成耗尽层，再到形成反型层的过程。

### 3.2.3 金属氧化物半导体场效应晶体管的特性

$\triangle$ 使沟道区域形成反型层（导电沟道）所需施加的栅极电压为阈值电压（用$V_T$或$V_{th}$）表示。

- 阈值电压与衬底掺杂浓度的平方根和栅氧化层的厚度成正比。

**图3.3 E-NMOS的转移特性曲线和输出特性曲线**

$\triangle$ 典型的E-NMOS输出特性曲线分为4个区：

- 截止区（Cutoff Region，夹断区）：MOSFET处于关断状态，$V_{GS}<V_{T}$。此时存在微弱偏电流，又称亚阈值电流。亚阈值电流变化10倍所需栅极电压的变化量定义为亚阈值振幅$S=\frac{\mathrm{d}V_{GS}}{\mathrm{d}(logI_{DS})}$​。
- 线性区（Linear Region，可变电阻区）：$V_{GS}>V_T$且$V_{DS}<V_{GS}-V_T$​，这时电流满足$I_{DS}=\mu_nC_{OX}\frac{W}{L}\left[\left(V_{GS}-V_T\right)V_{DS}-\frac{V_{DS}^2}{2}\right]$。其中，$\mu_n$​为N型载流子电子的迁移率（Mobility），$C_{OX}$为栅极氧化层的电容。
- 饱和区（Saturation Region，恒流区）：$V_{GS}>V_T$且$V_{DS}\geq V_{GS}-V_T$，这时电流满足$I_{DS}=\mu_nC_{OX}\frac{W}{L}\frac{\left(V_{GS}-V_T\right)}{2}$​。
- 击穿区（Breakdown Region）：PN结击穿。

### 3.2.4 互补型金属氧化物半导体场效应晶体管

$\triangle$ 将NMOS和PMOS两类MOSFET组合构成一个CMOS单元，又称反相器单元。

$\triangle$ PMOS制造在P型轻掺杂衬底（p^-^衬底）中的一个N型轻掺杂隔离区（n^-^阱），与p^-^衬底上的NMOS的栅极连通作为输入。

**图3.4 CMOS反相器单元电路图和截面图**

$\triangle$ 特点：静态功耗低；逻辑摆幅大；抗干扰能力强；可在较广泛的电源电压范围内工作，便于与其他电路连接；速度快。

- 在模拟电路中，性能比NMOS电路好；与NMOS电路相比，集成度稍低；有闩锁（Latch-up）效应。

### 3.2.5 按比例缩小定律

$\triangle$ 器件的横向尺寸按比例缩小一个系数$S$

- 恒场律：恒定电场的按比例缩小，缩小后加在栅氧化层上的电场保持不变。
- 恒压律：器件缩小的过程中保持电源电压不变。

**表3.2 两种按比例缩小规则的对比**



## 3.3 绝缘体上晶体管技术

### 3.3.1 绝缘体上晶体管技术的背景

**图3.5 闩锁效应的形成原理和等效电路**

$\triangle$ PMOS的n^-^阱、p^-^衬底以及NMOS的源极、漏极、n^-^阱、p^-^衬底会形成寄生的NPN和PNP型BJT。两个BJT在电压作用下导通，形成大电流烧毁器件。

### 3.3.2 蓝宝石上硅技术

$\triangle$ SOS技术指利用外延技术在人工生长的高纯度蓝宝石晶体上形成异质的外延层。

$\triangle$ 优点：全介质隔离，可以彻底消除寄生BJT和闩锁效应；减少阱与阱之间的寄生电容和漏电流，实现高速和低功耗；抗辐照能力强。

**图3.6 蓝宝石衬底上制造的SOS-CMOS结构示意图**

$\triangle$ 用于人造卫星、导弹等航空航天和军事领域。

### 3.3.3 绝缘体上硅技术

$\triangle$​ SOI材料，基本结构为硅衬底-二氧化硅绝缘层-表面硅薄层。

$\triangle$ SOI-CMOS依靠氧化物进行隔离，隔离效果更好，而且阱之间不接触的，不存在漏电和寄生BJT的问题，不存在闩锁效应。

**图3.7 SOI-CMOS器件剖面图**

$\triangle$ 部分耗尽型SOI（Partially Depleted SOI，PD-SOI）器件，当器件工作在饱和区时，耗尽层的厚度小于顶层硅薄膜厚度；全耗尽型SOI（Fully Depleted SOI，FD-SOI）器件，当器件工作在饱和区时，耗尽层的厚度大于顶层硅薄膜厚度，它的体阱区是全耗尽的。

**图3.8 PD-SOI和FD-SOI器件的剖面图**

$\triangle$ PD-SOI器件工作在饱和区时，阱区是部分耗尽的，且没有接偏置电压，处于电学悬空状态，会导致浮体效应（Floating-body Effect）。

$\triangle$​ FD-SOI器件优点：改善浮体效应和短沟道效应、背面偏置能力、电源电压小、漏电流小、寄生电容小、抗辐射能力强、晶体管匹配特性强、器件工作速度快。

**图3.9 FD-SOI CMOS器件剖面图**

$\triangle$ FD-SOI器件可以通过调节背面偏置电压来调节阈值电压。

### 3.3.4 绝缘体上硅器件的优势及挑战

$\triangle$ SOI器件减少了源极和漏极之间的寄生电容，抑制漏电流，延迟更小，动态功耗更低。

$\triangle$ SOI器件适合于低功耗/低电压的射频器件及在航空航天领域应用。

**图3.10 体硅MOSFET和FD-SOI器件的漏电流示意图**

$\triangle$ 缺点：存在一定的负面浮体效应；自加热效应。



## 3.4 三维晶体管技术

$\triangle$ 当栅极长度不断缩小时，栅极对沟道电流的控制能力会变差，沟道的关断变得越来越困难。

### 3.4.1 平面金属氧化物半导体场效应管的挑战

$\triangle$ MOSFET的漏电流：源极到漏极的亚阈值漏电流；GIDL电流和栅极漏电流。

**图3.11 MOSFET的泄漏电流示意图，以及NMOS和PMOS的亚阈值曲线**

$\triangle$ 短沟道效应（Short Channel Effects，SCE）：源区和漏区的耗尽层宽度在沟道长度中的占比变大。

### 3.4.2 鳍式场效应晶体管

$\triangle$ 全耗尽的侧向沟道晶体管（Depleted Lean-Channel Transistor，DELTA）。

**图3.12 DG器件的结构**

$\triangle$​ 折叠沟道晶体管（Folded Channel Transistor），鳍式场效应管（FinFET）。

$\triangle$​ 两种进入小于25nm工艺的途径：一种是采用三维立式结构的FinFET；另一种是基于SOI的超薄绝缘层上的平面硅技术。

**图3.13 体硅FinFET和SOI FinFET的器件原理**

$\triangle$ 单Fin结构对的等效沟道宽度为$2H_{Fin}+T_{Fin}$，即绕沟道的周长。H为Fin高度；T为Fin宽度。

**图3.14 平面MOSFET和三维立体FinFET的器件原理**

$\triangle$ 与传统平面体硅MOSFET相比，FinFET器件结构在很大程度上避免了短沟道效应和栅致漏极漏电流。

### 3.4.3 环栅场效应晶体管

$\triangle$ GAA（Gate All Around）技术（环境栅技术，环栅技术）具有最大的栅极接触面积。

**图3.15 晶体管栅极的发展历程**

**图3.16 纳米线和纳米片结构示意图**

$\triangle$ GAA技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不和基底接触。

**图3.17 平面型和垂直型GAAFET结构示意图**

$\triangle$ GAAFET的制造过程比较复杂。

### 3.4.4 互补型场效应晶体管

$\triangle$ NFET和PFET共用一个栅极作为信号输入端，公用一个漏极作为信号输出端，源极分别接地和供电电源。

**图3.18 CFET器件结构示意图**



## 3.5 其他类型晶体管器件

**图3.19 半导体技术路线图**

### 3.5.1 高电子迁移率晶体管

**图3.20 n-AlGaAs/GaAs异质结HEMT的基础结构及具有肖特基势垒的异质结构导带**

### 3.5.2 低维材料场效应晶体管

#### 1. 二维材料FET

**图3.21 3种典型的低维材料**

**图3.22 顶栅二维材料FET和无掺杂碳纳米管FET的结构，及基于碳纳米管FET的互补反相器转移特性曲线**

#### 2. 一维材料FET

### 3.5.3 自旋逻辑器件

**图3.23 几种典型自旋逻辑器件的原理**

### 3.5.4 隧穿场效应晶体管

**图3.24 TFET器件的基本结构和转移特性曲线**



## 本章小结
