Analysis & Synthesis report for sys
Thu Feb 27 08:51:24 2014
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Source Files Read
  5. Analysis & Synthesis Resource Usage Summary
  6. Analysis & Synthesis Resource Utilization by Entity
  7. Analysis & Synthesis RAM Summary
  8. State Machine - |sys|cpu:cpu_1|state
  9. Logic Cells Representing Combinational Loops
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Source assignments for ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component|altsyncram_e581:auto_generated
 14. Parameter Settings for User Entity Instance: pll:pll_1|altpll:altpll_component
 15. Parameter Settings for User Entity Instance: ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component
 16. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                 ;
+------------------------------------+-----------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu Feb 27 08:51:24 2014   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; sys                                     ;
; Top-level Entity Name              ; sys                                     ;
; Family                             ; Cyclone II                              ;
; Total logic elements               ; 2,303                                   ;
;     Total combinational functions  ; 2,303                                   ;
;     Dedicated logic registers      ; 403                                     ;
; Total registers                    ; 403                                     ;
; Total pins                         ; 7                                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 65,536                                  ;
; Embedded Multiplier 9-bit elements ; 0                                       ;
; Total PLLs                         ; 1                                       ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                            ;
+----------------------------------------------------------------+--------------------+--------------------+
; Option                                                         ; Setting            ; Default Value      ;
+----------------------------------------------------------------+--------------------+--------------------+
; Device                                                         ; EP2C20F484C6       ;                    ;
; Top-level entity name                                          ; sys                ; sys                ;
; Family name                                                    ; Cyclone II         ; Stratix II         ;
; Optimization Technique                                         ; Speed              ; Balanced           ;
; Use Generated Physical Constraints File                        ; Off                ;                    ;
; Use smart compilation                                          ; Off                ; Off                ;
; Restructure Multiplexers                                       ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                            ; Off                ; Off                ;
; Preserve fewer node names                                      ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                      ; Off                ; Off                ;
; Verilog Version                                                ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                   ; VHDL93             ; VHDL93             ;
; State Machine Processing                                       ; Auto               ; Auto               ;
; Safe State Machine                                             ; Off                ; Off                ;
; Extract Verilog State Machines                                 ; On                 ; On                 ;
; Extract VHDL State Machines                                    ; On                 ; On                 ;
; Ignore Verilog initial constructs                              ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                     ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                 ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                        ; On                 ; On                 ;
; Parallel Synthesis                                             ; Off                ; Off                ;
; DSP Block Balancing                                            ; Auto               ; Auto               ;
; NOT Gate Push-Back                                             ; On                 ; On                 ;
; Power-Up Don't Care                                            ; On                 ; On                 ;
; Remove Redundant Logic Cells                                   ; Off                ; Off                ;
; Remove Duplicate Registers                                     ; On                 ; On                 ;
; Ignore CARRY Buffers                                           ; Off                ; Off                ;
; Ignore CASCADE Buffers                                         ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                          ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                      ; Off                ; Off                ;
; Ignore LCELL Buffers                                           ; Off                ; Off                ;
; Ignore SOFT Buffers                                            ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                 ; Off                ; Off                ;
; Carry Chain Length                                             ; 70                 ; 70                 ;
; Auto Carry Chains                                              ; On                 ; On                 ;
; Auto Open-Drain Pins                                           ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                          ; Off                ; Off                ;
; Perform gate-level register retiming                           ; Off                ; Off                ;
; Allow register retiming to trade off Tsu/Tco with Fmax         ; On                 ; On                 ;
; Auto ROM Replacement                                           ; On                 ; On                 ;
; Auto RAM Replacement                                           ; On                 ; On                 ;
; Auto Shift Register Replacement                                ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                  ; On                 ; On                 ;
; Strict RAM Replacement                                         ; Off                ; Off                ;
; Allow Synchronous Control Signals                              ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                         ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                              ; Off                ; Off                ;
; Auto Resource Sharing                                          ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                             ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                             ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                  ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing            ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives              ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report             ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                             ; Off                ; Off                ;
; Synchronization Register Chain Length                          ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                              ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report       ; 100                ; 100                ;
; Number of Inverted Registers Reported in Synthesis Report      ; 100                ; 100                ;
; Clock MUX Protection                                           ; On                 ; On                 ;
; Auto Gated Clock Conversion                                    ; Off                ; Off                ;
; Block Design Naming                                            ; Auto               ; Auto               ;
; SDC constraint protection                                      ; Off                ; Off                ;
; Synthesis Effort                                               ; Auto               ; Auto               ;
; Allows Asynchronous Clear Usage For Shift Register Replacement ; On                 ; On                 ;
; Analysis & Synthesis Message Level                             ; Medium             ; Medium             ;
+----------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                        ;
+----------------------------------+-----------------+----------------------------------------+---------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                    ;
+----------------------------------+-----------------+----------------------------------------+---------------------------------------------------------------------------------+
; ../src/altera/pll.vhd            ; yes             ; User Wizard-Generated File             ; D:/projects/cpu/fpga/src/altera/pll.vhd                                         ;
; ../src/altera/rom_4096x16.vhd    ; yes             ; User Wizard-Generated File             ; D:/projects/cpu/fpga/src/altera/rom_4096x16.vhd                                 ;
; ../src/cpu.vhd                   ; yes             ; User VHDL File                         ; D:/projects/cpu/fpga/src/cpu.vhd                                                ;
; ../src/led.vhd                   ; yes             ; User VHDL File                         ; D:/projects/cpu/fpga/src/led.vhd                                                ;
; ../src/ram.vhd                   ; yes             ; User VHDL File                         ; D:/projects/cpu/fpga/src/ram.vhd                                                ;
; ../src/vga.vhd                   ; yes             ; User VHDL File                         ; D:/projects/cpu/fpga/src/vga.vhd                                                ;
; ../src/sys.vhd                   ; yes             ; User VHDL File                         ; D:/projects/cpu/fpga/src/sys.vhd                                                ;
; altpll.tdf                       ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altpll.tdf            ;
; aglobal81.inc                    ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/aglobal81.inc         ;
; stratix_pll.inc                  ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/stratix_pll.inc       ;
; stratixii_pll.inc                ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/stratixii_pll.inc     ;
; cycloneii_pll.inc                ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/cycloneii_pll.inc     ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altsyncram.tdf        ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/stratix_ram_block.inc ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/lpm_mux.inc           ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/lpm_decode.inc        ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/a_rdenreg.inc         ;
; altrom.inc                       ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altrom.inc            ;
; altram.inc                       ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altram.inc            ;
; altdpram.inc                     ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altdpram.inc          ;
; altqpram.inc                     ; yes             ; Megafunction                           ; c:/applications/altera/81/quartus/libraries/megafunctions/altqpram.inc          ;
; db/altsyncram_e581.tdf           ; yes             ; Auto-Generated Megafunction            ; D:/projects/cpu/fpga/quartus/db/altsyncram_e581.tdf                             ;
; ram_init.mif                     ; yes             ; Auto-Found Memory Initialization File  ; D:/projects/cpu/fpga/quartus/ram_init.mif                                       ;
+----------------------------------+-----------------+----------------------------------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                           ;
+---------------------------------------------+-----------------------------------------+
; Resource                                    ; Usage                                   ;
+---------------------------------------------+-----------------------------------------+
; Estimated Total logic elements              ; 2,303                                   ;
;                                             ;                                         ;
; Total combinational functions               ; 2303                                    ;
; Logic element usage by number of LUT inputs ;                                         ;
;     -- 4 input functions                    ; 1104                                    ;
;     -- 3 input functions                    ; 612                                     ;
;     -- <=2 input functions                  ; 587                                     ;
;                                             ;                                         ;
; Logic elements by mode                      ;                                         ;
;     -- normal mode                          ; 1747                                    ;
;     -- arithmetic mode                      ; 556                                     ;
;                                             ;                                         ;
; Total registers                             ; 403                                     ;
;     -- Dedicated logic registers            ; 403                                     ;
;     -- I/O registers                        ; 0                                       ;
;                                             ;                                         ;
; I/O pins                                    ; 7                                       ;
; Total memory bits                           ; 65536                                   ;
; Total PLLs                                  ; 1                                       ;
; Maximum fan-out node                        ; pll:pll_1|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 417                                     ;
; Total fan-out                               ; 9175                                    ;
; Average fan-out                             ; 3.36                                    ;
+---------------------------------------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Library Name ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; |sys                                         ; 2303 (21)         ; 403 (14)     ; 65536       ; 0            ; 0       ; 0         ; 7    ; 0            ; |sys                                                                                            ; work         ;
;    |cpu:cpu_1|                               ; 2071 (2071)       ; 304 (304)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|cpu:cpu_1                                                                                  ; work         ;
;    |led:led_1|                               ; 20 (20)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|led:led_1                                                                                  ; work         ;
;    |pll:pll_1|                               ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|pll:pll_1                                                                                  ; work         ;
;       |altpll:altpll_component|              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|pll:pll_1|altpll:altpll_component                                                          ; work         ;
;    |ram:ram_1|                               ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|ram:ram_1                                                                                  ; work         ;
;       |rom_4096x16:ram_l|                    ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|ram:ram_1|rom_4096x16:ram_l                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_e581:auto_generated| ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component|altsyncram_e581:auto_generated ; work         ;
;    |vga:vga_1|                               ; 191 (191)         ; 69 (69)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sys|vga:vga_1                                                                                  ; work         ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------+
; Name                                                                                                  ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF          ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------+
; ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component|altsyncram_e581:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 4096         ; 16           ; --           ; --           ; 65536 ; ram_init.mif ;
+-------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |sys|cpu:cpu_1|state                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------+---------------+---------------------+------------------+------------------+------------------+----------------+--------------------+--------------------+------------------+--------------------+------------------+---------------------+---------------------+-----------------+------------------+-------------------+-----------------+------------------+---------------------+
; Name                ; state.cpu_off ; state.irq_rd_vct_p2 ; state.rd_code_p1 ; state.irq_pushsr ; state.irq_pushpc ; state.irq_init ; state.doi_rdwr_dst ; state.doi_rd_dstbs ; state.doi_rd_src ; state.doi_rd_srcbs ; state.reti_poppc ; state.reti_popsr_p2 ; state.reti_popsr_p1 ; state.push_rdwr ; state.push_rd_bs ; state.soi_rdwr_op ; state.soi_rd_bs ; state.rd_code_p2 ; state.irq_rd_vct_p1 ;
+---------------------+---------------+---------------------+------------------+------------------+------------------+----------------+--------------------+--------------------+------------------+--------------------+------------------+---------------------+---------------------+-----------------+------------------+-------------------+-----------------+------------------+---------------------+
; state.irq_rd_vct_p1 ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 0                   ;
; state.rd_code_p2    ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 1                ; 1                   ;
; state.soi_rd_bs     ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 1               ; 0                ; 1                   ;
; state.soi_rdwr_op   ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 1                 ; 0               ; 0                ; 1                   ;
; state.push_rd_bs    ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 1                ; 0                 ; 0               ; 0                ; 1                   ;
; state.push_rdwr     ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 1               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.reti_popsr_p1 ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 1                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.reti_popsr_p2 ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 1                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.reti_poppc    ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 1                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.doi_rd_srcbs  ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 1                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.doi_rd_src    ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 1                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.doi_rd_dstbs  ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 1                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.doi_rdwr_dst  ; 0             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 1                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.irq_init      ; 0             ; 0                   ; 0                ; 0                ; 0                ; 1              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.irq_pushpc    ; 0             ; 0                   ; 0                ; 0                ; 1                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.irq_pushsr    ; 0             ; 0                   ; 0                ; 1                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.rd_code_p1    ; 0             ; 0                   ; 1                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.irq_rd_vct_p2 ; 0             ; 1                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
; state.cpu_off       ; 1             ; 0                   ; 0                ; 0                ; 0                ; 0              ; 0                  ; 0                  ; 0                ; 0                  ; 0                ; 0                   ; 0                   ; 0               ; 0                ; 0                 ; 0               ; 0                ; 1                   ;
+---------------------+---------------+---------------------+------------------+------------------+------------------+----------------+--------------------+--------------------+------------------+--------------------+------------------+---------------------+---------------------+-----------------+------------------+-------------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                ;
+--------------------------------------------------------+----+
; Logic Cell Name                                        ;    ;
+--------------------------------------------------------+----+
; cpu:cpu_1|alu_out[4]~585                               ;    ;
; cpu:cpu_1|alu_op2[2]~795                               ;    ;
; cpu:cpu_1|rrd[3][0]~141                                ;    ;
; cpu:cpu_1|code[15]~69                                  ;    ;
; cpu:cpu_1|code[14]~72                                  ;    ;
; cpu:cpu_1|sr[12]~1133                                  ;    ;
; cpu:cpu_1|sr[13]~1127                                  ;    ;
; cpu:cpu_1|jmpoffs[9]~114                               ;    ;
; cpu:cpu_1|sr[8]~1122                                   ;    ;
; cpu:cpu_1|Equal4~20                                    ;    ;
; cpu:cpu_1|alu_out[4]~586                               ;    ;
; cpu:cpu_1|alu_op2[3]~794                               ;    ;
; cpu:cpu_1|alu_op1~506                                  ;    ;
; cpu:cpu_1|sr[2]~1129                                   ;    ;
; cpu:cpu_1|sr[10]~1128                                  ;    ;
; cpu:cpu_1|jmpoffs[6]~115                               ;    ;
; cpu:cpu_1|Equal6~11                                    ;    ;
; cpu:cpu_1|jmpoffs[1]~117                               ;    ;
; cpu:cpu_1|jmpoffs[0]~116                               ;    ;
; cpu:cpu_1|Mux30~134                                    ;    ;
; cpu:cpu_1|jmpoffs[2]~118                               ;    ;
; cpu:cpu_1|jmpoffs[3]~121                               ;    ;
; cpu:cpu_1|doi~4                                        ;    ;
; cpu:cpu_1|jmpoffs[5]~120                               ;    ;
; cpu:cpu_1|code[10]~70                                  ;    ;
; cpu:cpu_1|Equal44~9                                    ;    ;
; cpu:cpu_1|code[11]~71                                  ;    ;
; cpu:cpu_1|sr[1]~1131                                   ;    ;
; cpu:cpu_1|sr[9]~1130                                   ;    ;
; cpu:cpu_1|alu_op1[0]~511                               ;    ;
; cpu:cpu_1|s_din[0]~75                                  ;    ;
; cpu:cpu_1|jmpoffs[4]~119                               ;    ;
; cpu:cpu_1|s_alu_op2[2]~2441                            ;    ;
; cpu:cpu_1|sr[3]~1134                                   ;    ;
; cpu:cpu_1|sr[11]~1124                                  ;    ;
; cpu:cpu_1|\alu:v_alu_out[10]~44                        ;    ;
; cpu:cpu_1|sr[15]~1118                                  ;    ;
; cpu:cpu_1|sr[14]~1119                                  ;    ;
; cpu:cpu_1|sr[0]~1121                                   ;    ;
; cpu:cpu_1|sr[4]~1132                                   ;    ;
; cpu:cpu_1|sr[5]~1126                                   ;    ;
; cpu:cpu_1|sr[6]~1125                                   ;    ;
; cpu:cpu_1|sr[7]~1123                                   ;    ;
; cpu:cpu_1|Mux16~133                                    ;    ;
; cpu:cpu_1|Mux17~117                                    ;    ;
; cpu:cpu_1|s_alu_op1[0]~657                             ;    ;
; cpu:cpu_1|Add52~205                                    ;    ;
; cpu:cpu_1|alu_op1[8]~509                               ;    ;
; cpu:cpu_1|alu_op1[7]~510                               ;    ;
; cpu:cpu_1|s_din[5]~73                                  ;    ;
; cpu:cpu_1|alu_op2[5]~792                               ;    ;
; cpu:cpu_1|alu_op2[4]~793                               ;    ;
; cpu:cpu_1|alu_op1[11]~508                              ;    ;
; cpu:cpu_1|s_alu_op2[3]~2440                            ;    ;
; cpu:cpu_1|sr~1120                                      ;    ;
; cpu:cpu_1|alu_op1[15]~512                              ;    ;
; cpu:cpu_1|alu_op1[14]~513                              ;    ;
; cpu:cpu_1|s_alu_op2[5]~2438                            ;    ;
; cpu:cpu_1|alu_op1[12]~507                              ;    ;
; cpu:cpu_1|s_alu_op2[4]~2439                            ;    ;
; cpu:cpu_1|s_din[12]~74                                 ;    ;
; cpu:cpu_1|Add52~206                                    ;    ;
; cpu:cpu_1|Add52~207                                    ;    ;
; cpu:cpu_1|Add52~204                                    ;    ;
; cpu:cpu_1|\alu:v_alu_out[11]~124                       ;    ;
; cpu:cpu_1|\alu:v_alu_out[15]~34                        ;    ;
; Number of logic cells representing combinational loops ; 66 ;
+--------------------------------------------------------+----+
Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+---------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                              ;
+----------------------------------------+----------------------------------------+
; Register name                          ; Reason for Removal                     ;
+----------------------------------------+----------------------------------------+
; cpu:cpu_1|irqaddr[1..13,15]            ; Merged with cpu:cpu_1|irqaddr[14]      ;
; cpu:cpu_1|irqaddr[14]                  ; Stuck at VCC due to stuck port data_in ;
; cpu:cpu_1|irqaddr[0]                   ; Stuck at GND due to stuck port data_in ;
; cpu:cpu_1|state.irq_init               ; Lost fanout                            ;
; cpu:cpu_1|state.irq_pushpc             ; Lost fanout                            ;
; cpu:cpu_1|state.irq_pushsr             ; Lost fanout                            ;
; cpu:cpu_1|state.cpu_off                ; Lost fanout                            ;
; Total Number of Removed Registers = 20 ;                                        ;
+----------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 403   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 235   ;
; Number of registers using Asynchronous Clear ; 401   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 307   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |sys|led:led_1|s_led[9]           ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |sys|cpu:cpu_1|sr[11]             ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |sys|cpu:cpu_1|bsaddr[4]          ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[4][11]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[5][9]            ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[6][13]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[7][6]            ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[8][4]            ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[9][4]            ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[10][3]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[11][9]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[12][10]          ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[13][7]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[14][7]           ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |sys|cpu:cpu_1|r[15][4]           ;
; 6:1                ; 15 bits   ; 60 LEs        ; 15 LEs               ; 45 LEs                 ; Yes        ; |sys|cpu:cpu_1|sp[9]              ;
; 7:1                ; 15 bits   ; 60 LEs        ; 30 LEs               ; 30 LEs                 ; Yes        ; |sys|cpu:cpu_1|pc[1]              ;
; 9:1                ; 2 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |sys|vga:vga_1|s_blue             ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |sys|cpu_din[5]                   ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|rrs[2][2]          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|s_alu_op1[3]       ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|v_alu_out~145      ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|v_alu_out~139      ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|Add0               ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|Mux26              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|alu_op1[10]        ;
; 5:1                ; 16 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|Mux21              ;
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|Mux9               ;
; 5:1                ; 7 bits    ; 21 LEs        ; 21 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|s_alu_op2[7]       ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; No         ; |sys|cpu:cpu_1|Add0               ;
; 6:1                ; 15 bits   ; 60 LEs        ; 30 LEs               ; 30 LEs                 ; No         ; |sys|cpu:cpu_1|Mux37              ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|alu_op2[8]         ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; No         ; |sys|cpu:cpu_1|Mux16              ;
; 10:1               ; 16 bits   ; 96 LEs        ; 64 LEs               ; 32 LEs                 ; No         ; |sys|cpu:cpu_1|addr[9]            ;
; 9:1                ; 3 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; No         ; |sys|cpu:cpu_1|nstate~188         ;
; 24:1               ; 6 bits    ; 96 LEs        ; 60 LEs               ; 36 LEs                 ; No         ; |sys|cpu:cpu_1|\alu:v_alu_out[11] ;
; 24:1               ; 6 bits    ; 96 LEs        ; 60 LEs               ; 36 LEs                 ; No         ; |sys|cpu:cpu_1|alu_out[4]         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Source assignments for ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component|altsyncram_e581:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                  ;
+---------------------------------+--------------------+------+-----------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                   ;
+---------------------------------+--------------------+------+-----------------------------------------------------+


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:pll_1|altpll:altpll_component ;
+-------------------------------+-------------------+----------------------------+
; Parameter Name                ; Value             ; Type                       ;
+-------------------------------+-------------------+----------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                    ;
; PLL_TYPE                      ; AUTO              ; Untyped                    ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                    ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                    ;
; SCAN_CHAIN                    ; LONG              ; Untyped                    ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                    ;
; INCLK0_INPUT_FREQUENCY        ; 31250             ; Signed Integer             ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                    ;
; GATE_LOCK_SIGNAL              ; YES               ; Untyped                    ;
; GATE_LOCK_COUNTER             ; 3200              ; Signed Integer             ;
; LOCK_HIGH                     ; 1                 ; Untyped                    ;
; LOCK_LOW                      ; 1                 ; Untyped                    ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Signed Integer             ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Signed Integer             ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                    ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                    ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                    ;
; SKIP_VCO                      ; OFF               ; Untyped                    ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                    ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                    ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                    ;
; BANDWIDTH                     ; 0                 ; Untyped                    ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                    ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                    ;
; DOWN_SPREAD                   ; 0                 ; Untyped                    ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                    ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                    ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                    ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                    ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                    ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                    ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                    ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped                    ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                    ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped                    ;
; CLK1_MULTIPLY_BY              ; 25                ; Signed Integer             ;
; CLK0_MULTIPLY_BY              ; 25                ; Signed Integer             ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                    ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                    ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                    ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                    ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                    ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                    ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                    ;
; CLK2_DIVIDE_BY                ; 1                 ; Untyped                    ;
; CLK1_DIVIDE_BY                ; 32                ; Signed Integer             ;
; CLK0_DIVIDE_BY                ; 16                ; Signed Integer             ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                    ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                    ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped                    ;
; CLK1_DUTY_CYCLE               ; 50                ; Signed Integer             ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer             ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                    ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                    ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                    ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                    ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                    ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                    ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                    ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                    ;
; DPA_DIVIDER                   ; 0                 ; Untyped                    ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                    ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                    ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                    ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                    ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                    ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                    ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                    ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                    ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                    ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                    ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                    ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                    ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                    ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                    ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                    ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                    ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                    ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                    ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                    ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                    ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                    ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                    ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                    ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                    ;
; VCO_MIN                       ; 0                 ; Untyped                    ;
; VCO_MAX                       ; 0                 ; Untyped                    ;
; VCO_CENTER                    ; 0                 ; Untyped                    ;
; PFD_MIN                       ; 0                 ; Untyped                    ;
; PFD_MAX                       ; 0                 ; Untyped                    ;
; M_INITIAL                     ; 0                 ; Untyped                    ;
; M                             ; 0                 ; Untyped                    ;
; N                             ; 1                 ; Untyped                    ;
; M2                            ; 1                 ; Untyped                    ;
; N2                            ; 1                 ; Untyped                    ;
; SS                            ; 1                 ; Untyped                    ;
; C0_HIGH                       ; 0                 ; Untyped                    ;
; C1_HIGH                       ; 0                 ; Untyped                    ;
; C2_HIGH                       ; 0                 ; Untyped                    ;
; C3_HIGH                       ; 0                 ; Untyped                    ;
; C4_HIGH                       ; 0                 ; Untyped                    ;
; C5_HIGH                       ; 0                 ; Untyped                    ;
; C6_HIGH                       ; 0                 ; Untyped                    ;
; C7_HIGH                       ; 0                 ; Untyped                    ;
; C8_HIGH                       ; 0                 ; Untyped                    ;
; C9_HIGH                       ; 0                 ; Untyped                    ;
; C0_LOW                        ; 0                 ; Untyped                    ;
; C1_LOW                        ; 0                 ; Untyped                    ;
; C2_LOW                        ; 0                 ; Untyped                    ;
; C3_LOW                        ; 0                 ; Untyped                    ;
; C4_LOW                        ; 0                 ; Untyped                    ;
; C5_LOW                        ; 0                 ; Untyped                    ;
; C6_LOW                        ; 0                 ; Untyped                    ;
; C7_LOW                        ; 0                 ; Untyped                    ;
; C8_LOW                        ; 0                 ; Untyped                    ;
; C9_LOW                        ; 0                 ; Untyped                    ;
; C0_INITIAL                    ; 0                 ; Untyped                    ;
; C1_INITIAL                    ; 0                 ; Untyped                    ;
; C2_INITIAL                    ; 0                 ; Untyped                    ;
; C3_INITIAL                    ; 0                 ; Untyped                    ;
; C4_INITIAL                    ; 0                 ; Untyped                    ;
; C5_INITIAL                    ; 0                 ; Untyped                    ;
; C6_INITIAL                    ; 0                 ; Untyped                    ;
; C7_INITIAL                    ; 0                 ; Untyped                    ;
; C8_INITIAL                    ; 0                 ; Untyped                    ;
; C9_INITIAL                    ; 0                 ; Untyped                    ;
; C0_MODE                       ; BYPASS            ; Untyped                    ;
; C1_MODE                       ; BYPASS            ; Untyped                    ;
; C2_MODE                       ; BYPASS            ; Untyped                    ;
; C3_MODE                       ; BYPASS            ; Untyped                    ;
; C4_MODE                       ; BYPASS            ; Untyped                    ;
; C5_MODE                       ; BYPASS            ; Untyped                    ;
; C6_MODE                       ; BYPASS            ; Untyped                    ;
; C7_MODE                       ; BYPASS            ; Untyped                    ;
; C8_MODE                       ; BYPASS            ; Untyped                    ;
; C9_MODE                       ; BYPASS            ; Untyped                    ;
; C0_PH                         ; 0                 ; Untyped                    ;
; C1_PH                         ; 0                 ; Untyped                    ;
; C2_PH                         ; 0                 ; Untyped                    ;
; C3_PH                         ; 0                 ; Untyped                    ;
; C4_PH                         ; 0                 ; Untyped                    ;
; C5_PH                         ; 0                 ; Untyped                    ;
; C6_PH                         ; 0                 ; Untyped                    ;
; C7_PH                         ; 0                 ; Untyped                    ;
; C8_PH                         ; 0                 ; Untyped                    ;
; C9_PH                         ; 0                 ; Untyped                    ;
; L0_HIGH                       ; 1                 ; Untyped                    ;
; L1_HIGH                       ; 1                 ; Untyped                    ;
; G0_HIGH                       ; 1                 ; Untyped                    ;
; G1_HIGH                       ; 1                 ; Untyped                    ;
; G2_HIGH                       ; 1                 ; Untyped                    ;
; G3_HIGH                       ; 1                 ; Untyped                    ;
; E0_HIGH                       ; 1                 ; Untyped                    ;
; E1_HIGH                       ; 1                 ; Untyped                    ;
; E2_HIGH                       ; 1                 ; Untyped                    ;
; E3_HIGH                       ; 1                 ; Untyped                    ;
; L0_LOW                        ; 1                 ; Untyped                    ;
; L1_LOW                        ; 1                 ; Untyped                    ;
; G0_LOW                        ; 1                 ; Untyped                    ;
; G1_LOW                        ; 1                 ; Untyped                    ;
; G2_LOW                        ; 1                 ; Untyped                    ;
; G3_LOW                        ; 1                 ; Untyped                    ;
; E0_LOW                        ; 1                 ; Untyped                    ;
; E1_LOW                        ; 1                 ; Untyped                    ;
; E2_LOW                        ; 1                 ; Untyped                    ;
; E3_LOW                        ; 1                 ; Untyped                    ;
; L0_INITIAL                    ; 1                 ; Untyped                    ;
; L1_INITIAL                    ; 1                 ; Untyped                    ;
; G0_INITIAL                    ; 1                 ; Untyped                    ;
; G1_INITIAL                    ; 1                 ; Untyped                    ;
; G2_INITIAL                    ; 1                 ; Untyped                    ;
; G3_INITIAL                    ; 1                 ; Untyped                    ;
; E0_INITIAL                    ; 1                 ; Untyped                    ;
; E1_INITIAL                    ; 1                 ; Untyped                    ;
; E2_INITIAL                    ; 1                 ; Untyped                    ;
; E3_INITIAL                    ; 1                 ; Untyped                    ;
; L0_MODE                       ; BYPASS            ; Untyped                    ;
; L1_MODE                       ; BYPASS            ; Untyped                    ;
; G0_MODE                       ; BYPASS            ; Untyped                    ;
; G1_MODE                       ; BYPASS            ; Untyped                    ;
; G2_MODE                       ; BYPASS            ; Untyped                    ;
; G3_MODE                       ; BYPASS            ; Untyped                    ;
; E0_MODE                       ; BYPASS            ; Untyped                    ;
; E1_MODE                       ; BYPASS            ; Untyped                    ;
; E2_MODE                       ; BYPASS            ; Untyped                    ;
; E3_MODE                       ; BYPASS            ; Untyped                    ;
; L0_PH                         ; 0                 ; Untyped                    ;
; L1_PH                         ; 0                 ; Untyped                    ;
; G0_PH                         ; 0                 ; Untyped                    ;
; G1_PH                         ; 0                 ; Untyped                    ;
; G2_PH                         ; 0                 ; Untyped                    ;
; G3_PH                         ; 0                 ; Untyped                    ;
; E0_PH                         ; 0                 ; Untyped                    ;
; E1_PH                         ; 0                 ; Untyped                    ;
; E2_PH                         ; 0                 ; Untyped                    ;
; E3_PH                         ; 0                 ; Untyped                    ;
; M_PH                          ; 0                 ; Untyped                    ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                    ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                    ;
; CLK0_COUNTER                  ; G0                ; Untyped                    ;
; CLK1_COUNTER                  ; G0                ; Untyped                    ;
; CLK2_COUNTER                  ; G0                ; Untyped                    ;
; CLK3_COUNTER                  ; G0                ; Untyped                    ;
; CLK4_COUNTER                  ; G0                ; Untyped                    ;
; CLK5_COUNTER                  ; G0                ; Untyped                    ;
; CLK6_COUNTER                  ; E0                ; Untyped                    ;
; CLK7_COUNTER                  ; E1                ; Untyped                    ;
; CLK8_COUNTER                  ; E2                ; Untyped                    ;
; CLK9_COUNTER                  ; E3                ; Untyped                    ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                    ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                    ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                    ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                    ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                    ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                    ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                    ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                    ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                    ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                    ;
; M_TIME_DELAY                  ; 0                 ; Untyped                    ;
; N_TIME_DELAY                  ; 0                 ; Untyped                    ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                    ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                    ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                    ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                    ;
; ENABLE0_COUNTER               ; L0                ; Untyped                    ;
; ENABLE1_COUNTER               ; L0                ; Untyped                    ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                    ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                    ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                    ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                    ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                    ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                    ;
; VCO_POST_SCALE                ; 0                 ; Untyped                    ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                    ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                    ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                    ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II        ; Untyped                    ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                    ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                    ;
; PORT_CLK2                     ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLK4                     ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLK6                     ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_CLK7                     ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_CLK8                     ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_CLK9                     ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                    ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                    ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                    ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                    ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                    ;
; PORT_ARESET                   ; PORT_USED         ; Untyped                    ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                    ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_LOCKED                   ; PORT_USED         ; Untyped                    ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                    ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                    ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                    ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                    ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                    ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                    ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                    ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                    ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                    ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                    ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                    ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                    ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                    ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                    ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                    ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                    ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                    ;
; DEVICE_FAMILY                 ; Cyclone II        ; Untyped                    ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                    ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                    ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE             ;
+-------------------------------+-------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                         ;
+------------------------------------+----------------------+----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                      ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                      ;
; WIDTH_A                            ; 16                   ; Signed Integer                               ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                               ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                      ;
; WIDTH_B                            ; 1                    ; Untyped                                      ;
; WIDTHAD_B                          ; 1                    ; Untyped                                      ;
; NUMWORDS_B                         ; 1                    ; Untyped                                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                      ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                      ;
; INIT_FILE                          ; ram_init.mif         ; Untyped                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                      ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                      ;
; CBXI_PARAMETER                     ; altsyncram_e581      ; Untyped                                      ;
+------------------------------------+----------------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Thu Feb 27 08:50:31 2014
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off sys -c sys
Info: Found 2 design units, including 1 entities, in source file ../src/altera/pll.vhd
    Info: Found design unit 1: pll-SYN
    Info: Found entity 1: pll
Info: Found 2 design units, including 1 entities, in source file ../src/altera/rom_4096x16.vhd
    Info: Found design unit 1: rom_4096x16-SYN
    Info: Found entity 1: rom_4096x16
Info: Found 2 design units, including 1 entities, in source file ../src/cpu.vhd
    Info: Found design unit 1: cpu-rtl
    Info: Found entity 1: cpu
Info: Found 2 design units, including 1 entities, in source file ../src/led.vhd
    Info: Found design unit 1: led-rtl
    Info: Found entity 1: led
Info: Found 2 design units, including 1 entities, in source file ../src/ram.vhd
    Info: Found design unit 1: ram-rtl
    Info: Found entity 1: ram
Info: Found 2 design units, including 1 entities, in source file ../src/vga.vhd
    Info: Found design unit 1: vga-bhv
    Info: Found entity 1: vga
Info: Found 2 design units, including 1 entities, in source file ../src/sys.vhd
    Info: Found design unit 1: sys-rtl
    Info: Found entity 1: sys
Info: Elaborating entity "sys" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at sys.vhd(110): object "iack" assigned a value but never read
Info: Elaborating entity "pll" for hierarchy "pll:pll_1"
Info: Elaborating entity "altpll" for hierarchy "pll:pll_1|altpll:altpll_component"
Info: Elaborated megafunction instantiation "pll:pll_1|altpll:altpll_component"
Info: Instantiated megafunction "pll:pll_1|altpll:altpll_component" with the following parameter:
    Info: Parameter "clk0_divide_by" = "16"
    Info: Parameter "clk0_duty_cycle" = "50"
    Info: Parameter "clk0_multiply_by" = "25"
    Info: Parameter "clk0_phase_shift" = "0"
    Info: Parameter "clk1_divide_by" = "32"
    Info: Parameter "clk1_duty_cycle" = "50"
    Info: Parameter "clk1_multiply_by" = "25"
    Info: Parameter "clk1_phase_shift" = "0"
    Info: Parameter "compensate_clock" = "CLK0"
    Info: Parameter "gate_lock_counter" = "3200"
    Info: Parameter "gate_lock_signal" = "YES"
    Info: Parameter "inclk0_input_frequency" = "31250"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "invalid_lock_multiplier" = "5"
    Info: Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info: Parameter "lpm_type" = "altpll"
    Info: Parameter "operation_mode" = "NORMAL"
    Info: Parameter "port_activeclock" = "PORT_UNUSED"
    Info: Parameter "port_areset" = "PORT_USED"
    Info: Parameter "port_clkbad0" = "PORT_UNUSED"
    Info: Parameter "port_clkbad1" = "PORT_UNUSED"
    Info: Parameter "port_clkloss" = "PORT_UNUSED"
    Info: Parameter "port_clkswitch" = "PORT_UNUSED"
    Info: Parameter "port_configupdate" = "PORT_UNUSED"
    Info: Parameter "port_fbin" = "PORT_UNUSED"
    Info: Parameter "port_inclk0" = "PORT_USED"
    Info: Parameter "port_inclk1" = "PORT_UNUSED"
    Info: Parameter "port_locked" = "PORT_USED"
    Info: Parameter "port_pfdena" = "PORT_UNUSED"
    Info: Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info: Parameter "port_phasedone" = "PORT_UNUSED"
    Info: Parameter "port_phasestep" = "PORT_UNUSED"
    Info: Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info: Parameter "port_pllena" = "PORT_UNUSED"
    Info: Parameter "port_scanaclr" = "PORT_UNUSED"
    Info: Parameter "port_scanclk" = "PORT_UNUSED"
    Info: Parameter "port_scanclkena" = "PORT_UNUSED"
    Info: Parameter "port_scandata" = "PORT_UNUSED"
    Info: Parameter "port_scandataout" = "PORT_UNUSED"
    Info: Parameter "port_scandone" = "PORT_UNUSED"
    Info: Parameter "port_scanread" = "PORT_UNUSED"
    Info: Parameter "port_scanwrite" = "PORT_UNUSED"
    Info: Parameter "port_clk0" = "PORT_USED"
    Info: Parameter "port_clk1" = "PORT_USED"
    Info: Parameter "port_clk2" = "PORT_UNUSED"
    Info: Parameter "port_clk3" = "PORT_UNUSED"
    Info: Parameter "port_clk4" = "PORT_UNUSED"
    Info: Parameter "port_clk5" = "PORT_UNUSED"
    Info: Parameter "port_clkena0" = "PORT_UNUSED"
    Info: Parameter "port_clkena1" = "PORT_UNUSED"
    Info: Parameter "port_clkena2" = "PORT_UNUSED"
    Info: Parameter "port_clkena3" = "PORT_UNUSED"
    Info: Parameter "port_clkena4" = "PORT_UNUSED"
    Info: Parameter "port_clkena5" = "PORT_UNUSED"
    Info: Parameter "port_extclk0" = "PORT_UNUSED"
    Info: Parameter "port_extclk1" = "PORT_UNUSED"
    Info: Parameter "port_extclk2" = "PORT_UNUSED"
    Info: Parameter "port_extclk3" = "PORT_UNUSED"
    Info: Parameter "valid_lock_multiplier" = "1"
Info: Elaborating entity "cpu" for hierarchy "cpu:cpu_1"
Info: Elaborating entity "ram" for hierarchy "ram:ram_1"
Warning (10036): Verilog HDL or VHDL warning at ram.vhd(31): object "s_en" assigned a value but never read
Info: Elaborating entity "rom_4096x16" for hierarchy "ram:ram_1|rom_4096x16:ram_l"
Info: Elaborating entity "altsyncram" for hierarchy "ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component"
Info: Elaborated megafunction instantiation "ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component"
Info: Instantiated megafunction "ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component" with the following parameter:
    Info: Parameter "clock_enable_input_a" = "BYPASS"
    Info: Parameter "clock_enable_output_a" = "BYPASS"
    Info: Parameter "init_file" = "ram_init.mif"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info: Parameter "lpm_type" = "altsyncram"
    Info: Parameter "numwords_a" = "4096"
    Info: Parameter "operation_mode" = "ROM"
    Info: Parameter "outdata_aclr_a" = "NONE"
    Info: Parameter "outdata_reg_a" = "UNREGISTERED"
    Info: Parameter "widthad_a" = "12"
    Info: Parameter "width_a" = "16"
    Info: Parameter "width_byteena_a" = "1"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_e581.tdf
    Info: Found entity 1: altsyncram_e581
Info: Elaborating entity "altsyncram_e581" for hierarchy "ram:ram_1|rom_4096x16:ram_l|altsyncram:altsyncram_component|altsyncram_e581:auto_generated"
Info: Elaborating entity "led" for hierarchy "led:led_1"
Info: Elaborating entity "vga" for hierarchy "vga:vga_1"
Critical Warning: Ignored Power-Up Level option on the following registers
    Critical Warning: Register vga:vga_1|s_hsync_cnt[31] will power up to Low
    Critical Warning: Register vga:vga_1|s_hsync_cnt[0] will power up to Low
    Critical Warning: Register vga:vga_1|s_vsync_cnt[31] will power up to Low
    Critical Warning: Register vga:vga_1|s_vsync_cnt[0] will power up to Low
Info: 4 registers lost all their fanouts during netlist optimizations. The first 4 are displayed below.
    Info: Register "cpu:cpu_1|state.irq_init" lost all its fanouts during netlist optimizations.
    Info: Register "cpu:cpu_1|state.irq_pushpc" lost all its fanouts during netlist optimizations.
    Info: Register "cpu:cpu_1|state.irq_pushsr" lost all its fanouts during netlist optimizations.
    Info: Register "cpu:cpu_1|state.cpu_off" lost all its fanouts during netlist optimizations.
Info: Implemented 2403 device resources after synthesis - the final resource count might be different
    Info: Implemented 2 input pins
    Info: Implemented 5 output pins
    Info: Implemented 2379 logic cells
    Info: Implemented 16 RAM segments
    Info: Implemented 1 ClockLock PLLs
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Thu Feb 27 08:51:24 2014
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:46


