
ADC_DAC.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000104  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000000b0  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000104  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000134  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000028  00000000  00000000  00000170  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000708  00000000  00000000  00000198  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000670  00000000  00000000  000008a0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   0000024b  00000000  00000000  00000f10  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000034  00000000  00000000  0000115c  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000391  00000000  00000000  00001190  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000040  00000000  00000000  00001521  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000018  00000000  00000000  00001561  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	19 c0       	rjmp	.+50     	; 0x34 <__ctors_end>
   2:	20 c0       	rjmp	.+64     	; 0x44 <__bad_interrupt>
   4:	1f c0       	rjmp	.+62     	; 0x44 <__bad_interrupt>
   6:	1e c0       	rjmp	.+60     	; 0x44 <__bad_interrupt>
   8:	1d c0       	rjmp	.+58     	; 0x44 <__bad_interrupt>
   a:	1c c0       	rjmp	.+56     	; 0x44 <__bad_interrupt>
   c:	1b c0       	rjmp	.+54     	; 0x44 <__bad_interrupt>
   e:	1a c0       	rjmp	.+52     	; 0x44 <__bad_interrupt>
  10:	19 c0       	rjmp	.+50     	; 0x44 <__bad_interrupt>
  12:	18 c0       	rjmp	.+48     	; 0x44 <__bad_interrupt>
  14:	17 c0       	rjmp	.+46     	; 0x44 <__bad_interrupt>
  16:	16 c0       	rjmp	.+44     	; 0x44 <__bad_interrupt>
  18:	15 c0       	rjmp	.+42     	; 0x44 <__bad_interrupt>
  1a:	14 c0       	rjmp	.+40     	; 0x44 <__bad_interrupt>
  1c:	13 c0       	rjmp	.+38     	; 0x44 <__bad_interrupt>
  1e:	12 c0       	rjmp	.+36     	; 0x44 <__bad_interrupt>
  20:	11 c0       	rjmp	.+34     	; 0x44 <__bad_interrupt>
  22:	10 c0       	rjmp	.+32     	; 0x44 <__bad_interrupt>
  24:	0f c0       	rjmp	.+30     	; 0x44 <__bad_interrupt>
  26:	0e c0       	rjmp	.+28     	; 0x44 <__bad_interrupt>
  28:	0d c0       	rjmp	.+26     	; 0x44 <__bad_interrupt>
  2a:	0c c0       	rjmp	.+24     	; 0x44 <__bad_interrupt>
  2c:	0b c0       	rjmp	.+22     	; 0x44 <__bad_interrupt>
  2e:	0a c0       	rjmp	.+20     	; 0x44 <__bad_interrupt>
  30:	09 c0       	rjmp	.+18     	; 0x44 <__bad_interrupt>
  32:	08 c0       	rjmp	.+16     	; 0x44 <__bad_interrupt>

00000034 <__ctors_end>:
  34:	11 24       	eor	r1, r1
  36:	1f be       	out	0x3f, r1	; 63
  38:	cf ef       	ldi	r28, 0xFF	; 255
  3a:	d4 e0       	ldi	r29, 0x04	; 4
  3c:	de bf       	out	0x3e, r29	; 62
  3e:	cd bf       	out	0x3d, r28	; 61
  40:	08 d0       	rcall	.+16     	; 0x52 <main>
  42:	34 c0       	rjmp	.+104    	; 0xac <_exit>

00000044 <__bad_interrupt>:
  44:	dd cf       	rjmp	.-70     	; 0x0 <__vectors>

00000046 <spi_write_read>:
#define SPIF 7

// SPI write read function
unsigned char spi_write_read(unsigned char spi_data)
{
	SPDR=spi_data;
  46:	8e bd       	out	0x2e, r24	; 46
	while ((SPSR & (1<<SPIF))==0);	// Wait until the data transfer is complete
  48:	0d b4       	in	r0, 0x2d	; 45
  4a:	07 fe       	sbrs	r0, 7
  4c:	fd cf       	rjmp	.-6      	; 0x48 <spi_write_read+0x2>
	return SPDR;
  4e:	8e b5       	in	r24, 0x2e	; 46
}
  50:	08 95       	ret

00000052 <main>:
	unsigned char   spi_data_0;
	unsigned char   spi_data_1;
	unsigned char   dummy_read;
	unsigned int	adc_output;

	DDRB=0b00101100;	//Set Output Ports for the SPI Interface
  52:	8c e2       	ldi	r24, 0x2C	; 44
  54:	84 b9       	out	0x04, r24	; 4
	DDRD=0b10000000;	//Set Output Ports for the Chip select
  56:	80 e8       	ldi	r24, 0x80	; 128
  58:	8a b9       	out	0x0a, r24	; 10

	// SPI initialization
	SPCR=0b01010010;
  5a:	82 e5       	ldi	r24, 0x52	; 82
  5c:	8c bd       	out	0x2c, r24	; 44
	SPSR=0b00000001;
  5e:	81 e0       	ldi	r24, 0x01	; 1
  60:	8d bd       	out	0x2d, r24	; 45

	//ADC set up
	ADMUX  = 0b00000000; //Input on AD Channel 0
  62:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7fe07c>
	ADCSRA = 0b10000111; // ADC on, /128 for a 16 MHz clock, interrupt off
  66:	87 e8       	ldi	r24, 0x87	; 135
  68:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7fe07a>

	while(1)
	{
		//ADC process
		ADCSRA = ADCSRA | 0b01000000;  // Start AD conversion, this or gate only flips ADSC
  6c:	ea e7       	ldi	r30, 0x7A	; 122
  6e:	f0 e0       	ldi	r31, 0x00	; 0
  70:	80 81       	ld	r24, Z
  72:	80 64       	ori	r24, 0x40	; 64
  74:	80 83       	st	Z, r24
		while ((ADCSRA & 0b01000000) == 0b01000000); // Wait while AD conversion is executed
  76:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7fe07a>
  7a:	86 fd       	sbrc	r24, 6
  7c:	fc cf       	rjmp	.-8      	; 0x76 <main+0x24>
		adc_output = ADCW;
  7e:	c0 91 78 00 	lds	r28, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7fe078>
  82:	d0 91 79 00 	lds	r29, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7fe079>
		adc_output = adc_output << 2;
  86:	cc 0f       	add	r28, r28
  88:	dd 1f       	adc	r29, r29
  8a:	cc 0f       	add	r28, r28
  8c:	dd 1f       	adc	r29, r29

		//SPI process
		spi_data_0 = 0x00;
		spi_data_0 = (adc_output & 0x0F00) >> 8;  //Set up first byte to write
  8e:	ce 01       	movw	r24, r28
  90:	88 27       	eor	r24, r24
  92:	9f 70       	andi	r25, 0x0F	; 15
		spi_data_0 = spi_data_0 + 0b00110000;
		spi_data_1 = (adc_output & 0xFF);  //Set up second byte to write

		cbi(PORTD,7);								// Activate the chip - set chip select to zero
  94:	8b b1       	in	r24, 0x0b	; 11
  96:	8f 77       	andi	r24, 0x7F	; 127
  98:	8b b9       	out	0x0b, r24	; 11
		dummy_read = spi_write_read(spi_data_0);	// Write/Read first byte
  9a:	80 e3       	ldi	r24, 0x30	; 48
  9c:	89 0f       	add	r24, r25
  9e:	d3 df       	rcall	.-90     	; 0x46 <spi_write_read>
		dummy_read = spi_write_read(spi_data_1);  	// Write/Read second byte
  a0:	8c 2f       	mov	r24, r28
  a2:	d1 df       	rcall	.-94     	; 0x46 <spi_write_read>
		sbi(PORTD,7);								// Release the chip  - set chip select to one
  a4:	8b b1       	in	r24, 0x0b	; 11
  a6:	80 68       	ori	r24, 0x80	; 128
  a8:	8b b9       	out	0x0b, r24	; 11
	}
  aa:	e0 cf       	rjmp	.-64     	; 0x6c <main+0x1a>

000000ac <_exit>:
  ac:	f8 94       	cli

000000ae <__stop_program>:
  ae:	ff cf       	rjmp	.-2      	; 0xae <__stop_program>
