## 回顾主题（Review Topics）

完成本章后，您应该能够：

1. 列出用作芯片表面导体的材料要求。
2. 绘制单层和双层金属方案的横截面。
3. 描述低 $k$ 介电层的用途和操作。
4. 列出半导体器件金属化中使用的三种材料，并确定其具体用途。
5. 描述溅射原理。
6. 绘制并识别溅射系统的零件。
7. 描述涡轮和低温高真空泵的原理和操作。

## 13.1 引言

电路制造分为两个主要部分。首先在晶圆表面上制造组件的有源和无源部件。这称为**前端制程**（front end of the line, FEOL）。其次是连接器件和添加到芯片的不同层所需的金属系统。这称为**后端制程**（back end of the line, BEOL）。在本章中，介绍了用于完成金属化部分的材料、规格和方法，以及金属在芯片制造中的其他用途。**真空泵**（用于**化学气相沉积**（CVD）、**离子注入**、**蒸发**和**溅射系统**）在本章末尾进行了解释。

金属薄膜在半导体技术中最常见的用途是用于**表面布线**（surface wiring）。将部件“布线”在一起的材料、方法和工艺通常称为**金属化工艺**（metallization process）。根据器件复杂性和性能要求，电路可能需要单层金属系统或多层系统。它可以使用铝合金或铜作为导电金属。

## 13.2 沉积方法

- 铝合金和其他金属的**溅射法**
- 多晶硅、钨和其他难熔金属的**低压 CVD 法**
- **具有电镀金属化技术的双大马士革铜工艺**，与其他制造工艺一样，随着新电路要求和新材料的出现，已经经历了改进和演变。

直到 20 世纪 70 年代中期，金属沉积的主流是用于可编程只读存储器（PROM）器件的**铝**、**金**和**熔丝金属**的真空蒸发。多层金属系统和合金的出现，以及对更好台阶覆盖的需求，导致溅射作为超大规模集成电路制造的标准沉积技术被引入。难熔金属的使用为金属化工程师的武库增加了第二种技术，CVD。随着电镀双大马士革工艺的发展，铜作为一种主要金属被引入。

多层系统导致了阻挡层和黏附层、通孔塞和中间介电层的发展。下面探讨单层金属和多层金属系统的基础知识。

## 13.3 单层金属系统

在 MSI（中规模集成电路） 时代，金属化相对简单（图 13.1），只需要一个单层金属工艺。小孔，称为**接触孔**（contact hole）或**接触**（contact），通过表面层蚀刻，一直蚀刻到各个器件上的接触区域。这些都是在称为接触掩膜的**光掩模**步骤中创建的。在接触掩膜之后，通过真空蒸发、溅射或 CVD 技术在整个晶圆上沉积导电金属的薄层（目前约 0.5 μm）。该层中不需要的部分通过传统的光掩模和蚀刻程序或通过剥离去除。这一步骤使表面覆盖着称为**导线**、**金属线**或**互连的细线**。**通常，在金属图形化后进行一个称为合金化的热处理步骤，以确保金属和晶圆表面之间的良好电接触**。这个基本工艺如图 13.1 所示。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.1_第一层金属化序列.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.1_第一层金属化序列。</div>
</div>

无论结构如何，金属系统必须满足以下标准：

- 良好的载流能力（电流密度）
- 与晶圆上表面（通常为 SiO<sub>2</sub>）的附着力良好
- 易于形成图形
- 与晶圆材料良好的电气接触
- 高纯度
- 耐腐蚀性
- 长期稳定性
- 能够以均匀的层沉积，这些层是无洞和无丘薄膜
- 均匀的晶粒结构

## 13.4 多层金属设计

芯片密度的增加在晶圆表面放置了更多的元件，从而减少了表面布线的可用面积。这一困境的答案是**多层金属化方案**（图 13.2）。到 2020 年，ITRS 预测将达到 15 到 20 个金属层。图 13.3 所示为基本的**双金属叠层**。叠层开始于硅表面硅化形成的阻挡层，以在表面和下一层之间产生较低的电阻。如果纯铝是导电材料，阻挡层也会阻止铝和硅的合金化。接下来是一层介电材料，称为**金属间介电层**（IDL 或 IMD），它在金属层之间提供电隔离。**该电介质可以是沉积的氧化物、氮化硅或聚酰亚胺薄膜**。这一层接受一个掩膜步骤，即蚀刻新的接触孔，称为通孔或通孔塞，直到第一层金属。导电塞是通过将导电材料沉积到孔中而形成的。接下来，沉积并图形化第二层金属层。如果有后续层，则重复 IMD/通孔塞/金属沉积或图形序列。多层金属系统成本更高，成品率更低，需要更加注意晶圆表面和中间层的平坦化，以创建良好的载流导线。

<div align=center>
<img width="70%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.2_多金属层结构.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.2_多金属层结构。</div>
</div>

<div align=center>
<img width="70%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.3_两金属层结构.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.3_两金属层结构。</div>
</div>

## 13.5 导体材料

### 13.5.1 铝

本节介绍了用于金属互连层的三种主要材料。在 VLSI（超大规模集成电路）级电路开发之前，主要的金属化材料是**纯铝**。铝的选择及其局限性对一般金属化系统的理解具有指导意义。从导电的角度来看，铝的导电性不如铜和金。铜，如果用作铝的直接替代品，与硅有很高的接触电阻，如果进入器件区域，会对器件性能造成严重破坏。铝之所以成为首选金属，是因为它避免了刚才提到的问题。它具有足够低的电阻率（2.7 μΩ-cm），和良好的载流密度。它对二氧化硅具有优异的附着力，可获得高纯度，与硅的接触电阻自然较低，并且相对容易用传统光刻工艺进行图形制作。铝源净化至 5 至 6 个“9”的纯度（99.999% 至 99.9999%）。

### 13.5.2 铝硅合金

晶圆表面的浅结是使用纯铝导线的首要问题之一。问题在于需要烘烤铝硅界面以稳定电接触。这种接触称为欧姆接触，因为电压-电流特性的行为符合欧姆定律。<mark>不幸的是，铝和硅相互溶解，在 577°C 时达到共晶形成点</mark>。**当两种相互接触的材料在远低于各自熔化温度的温度下熔化时，就会形成共晶**。共晶形成发生在一个温度范围内，铝硅共晶在约 450°C 时开始形成，这也是良好电接触所需的温度。这个问题（通常称为 spiking）在浅结处很严重。如果合金区域较深，它可以完全延伸穿过结，使其短路（图 13.4）。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.4_铝和硅接触的共晶合金化.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.4_铝和硅接触的共晶合金化。</div>
</div>

对此有两种解决方案。一个是**阻挡金属层**（见阻挡金属部分），它将铝和硅分开，防止共晶合金形成。第二种是**铝合金**，硅含量为 1% 至 2%。在接触加热步骤中，铝合金中含有更多的硅，而晶圆中含有较少的硅。这一过程并非 100% 有效，铝和晶圆之间总是会发生一些合金化。

### 13.5.3 铝铜合金

铝具有一种称为**电迁移**（electromigration）的机制。当长而细的铝导线长距离携带高电流时，就会出现问题，VLSI/超大规模集成电路（ULSI）就是这种情况。电流在导线中形成电场，该电场在导线的输入侧较高，并沿导线至输出接触的方向减小。此外，流动电流产生的热量沿导线形成热梯度。沿着导线的铝变得可移动，并沿着两个梯度的方向在其内部扩散。第一个影响是导线变薄。在极端情况下，导线可能会完全分离。不幸的是，此事件通常发生在电路在现场运行后，导致芯片失效。通过沉积铝和 0.5% 至 4% 铜的**铝铜合金**或铝和 0.1% 至 0.5% **钛的铝钛合金**，可以防止或减缓电迁移。含有铜和硅的铝合金通常溅射沉积在晶圆上，以解决合金化和电迁移问题。

铝合金的早期沉积是通过将分离的源放在蒸发系统中进行的。这导致沉积设备和工艺的复杂性增加。此外，<mark>铝合金薄膜比纯铝具有更高的电阻率</mark>。增加量随合金成分和热处理而变化，但可能高达 25% 至 30%。

### 13.5.4 阻挡层金属

防止硅和铝金属化共晶合金化的方法是使用阻挡层。使用**钨化钛**（TiW）和**氮化钛**（TiN）层。在铝或铝合金沉积之前，TiW 被溅射沉积到晶圆上，进入开放口接触。在铝蚀刻步骤中，沉积在场氧化层上的 TiW 从表面去除。有时，在沉积 TiW 之前，在暴露的硅上形成第一层铂硅化物。

**氮化钛层可以通过所有的沉积技术：蒸发、溅射和 CVD 沉积在硅片上**。它也可以通过在 600°C 的 N<sub>2</sub> 或 NH<sub>3</sub> 气氛中对钛层进行热氮化而形成。CVD 氮化钛层具有良好的台阶覆盖率，可以填充亚微米接触。TiN 薄膜下需要一层钛，以提供具有硅衬底的高导电性中间材料。

对于铜金属化，阻挡层也是至关重要的。硅内的铜会破坏器件的性能。**用于铜金属化的阻挡金属有氮化钛（TiN）、钽（Ta）和氮化钽（TaN）**。

### 16.5.5 难熔金属和难熔金属硅化物

虽然铝合金和阻挡层金属可以控制电迁移和共晶合金化的限制，但**接触电阻问题可能是铝金属化的最终限制**。金属系统的整体有效性取决于所有金属-晶圆互连的电阻率、长度、厚度和总接触电阻。在一个简单的铝系统中，有两个接触：**硅铝互连**和**铝互连连接线**。在具有多层金属层、阻挡层、通孔塞填充、多晶硅栅极和导体以及其他中间导电层的 ULSI 电路中，连接数量变得非常大。所有单独接触电阻的增加可以控制金属系统的导电性（图 13.2）。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.5_扩展用于金属化导线的硅栅电极.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.5_扩展用于金属化导线的硅栅电极。</div>
</div>

**难熔金属及其硅化物具有较低的接触电阻**。**感兴趣的难熔金属为钛（Ti）、钨（W）、钽（Ta）和钼（Mo）**。当它们在硅表面合金化时形成它们的硅化物（WSi<sub>2</sub>，TaSi<sub>2</sub>，MoSi<sub>2</sub> 和 TiSi<sub>2</sub>）。难熔金属最早于 20 世纪 50 年代被提出用于金属化，但由于缺乏可靠的沉积方法，它们一直处于背景中。随着低压 CVD（LPCVD）和溅射工艺的发展，这种情况发生了变化。

**所有现代电路设计，尤其是 MOS 电路，都使用难熔金属或其硅化物作为中间层（通孔塞）、阻挡层或导电层**。较低的电阻率和较低的接触电阻（图 13.6）使其对导电膜具有吸引力，但杂质和沉积均匀性问题使其对 MOS 栅电极的吸引力降低。问题的解决方案是**多晶硅和硅化物栅极结构**，它们是硅化物顶部的硅栅极的组合。该结构的细节在第 16 章中解释。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.6_接触电阻对阻容时间常数的影响.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.6 接触电阻对阻容时间常数的影响。</div>
</div>

## 13.6 通孔塞（Plugs）

难熔金属的一个常见用途是填充多层金属结构中的通孔。该工艺称为**通孔塞填充**（plug filling），填充的通孔称为**通孔塞**（图 13.7). 虽然多晶硅和铝被用于通孔塞，但钨（W 来自另一个名字：wolfram）。通孔通过选择性钨沉积通过表面孔填充到第一层金属上，或者通过标准的包层 CVD 技术填充。**在现有的难熔金属中，钨被广泛用作铝硅阻挡层、MOS 栅互连和通孔塞**。钨因其优越的台阶覆盖率、较低的电阻、抗电迁移性和耐高温性而备受青睐。然而，它与硅的接触电阻和附着力的挑战需要额外的层来形成典型的钨叠层。**在钨沉积之前，先沉积锡（接触），然后是 TiN（粘附）**。此外，通孔中可充满钨，并通过化学机械加工（chemical-mechanical processing, CMP）工艺进行反蚀刻或压平。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.7_钨通孔塞工艺步骤.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.7_钨通孔塞工艺步骤。</div>
</div>

## 13.7 溅射沉积

历史上的金属沉积工艺是**真空蒸发**。它发生在一个不锈钢钟罩中，晶圆放在旋转的圆顶上，金属源通过电子流加热至蒸发水平（图 13.8）。它的局限性通过引入铝合金和台阶覆盖到高角度通孔得到了满足。不同的金属以不同的速度蒸发，这使得沉积均匀的合金变得困难。更大晶圆直径的出现限制了蒸发系统的生产速度。溅射沉积（溅射）解决了这些问题，是标准的金属沉积方法。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.8_真空蒸发器.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.8 真空蒸发器。</div>
</div>

**溅射沉积是一种物理气相沉积（PVD）工艺**，由威廉·罗伯特·格罗夫（William Robert Grove）爵士于 1852 年首次提出。溅射（通常）可以在任何沉积上沉积任何材料。它被广泛应用于服装首饰的涂层，以及镜片和眼镜的光学涂层。关于溅射对半导体工业的好处的讨论最好留待溅射的原理和方法讲完之后再讨论。

在真空室内有一块称为靶材的固体板，它是需要沉积的薄膜材料（图 13.9）。靶材接地。氩气被引入电离室并电离成正电荷。带正电的氩原子被吸引到接地靶材上，并向其加速。在加速过程中，它们获得动量，即力，并击中靶材。在靶材处，发生了一种称为**动量转移**的现象。正如主球将其能量传递给台球桌上的其他球，使其散射，氩离子撞击薄膜材料板，使其原子散射（图 13.10）。这是一个物理过程。从字面上看，氩原子“敲开”了靶上的原子和分子，将它们送入腔室。这就是溅射活动。溅射的原子或分子分散在腔室中，其中一些落在晶圆上。溅射工艺的一个主要特点是靶材沉积在晶圆上，没有化学或成分变化。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.9_溅射的原理.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.9 溅射的原理。</div>
</div>

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.10_典型溅射装备.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.10 典型溅射装备。</div>
</div>

溅射比真空蒸发有几个优点。一是上述靶材材料成分的守恒。这种特性的一个直接好处是可以沉积合金和电介质。2% 的铝或铜靶材材料在晶圆上生成铝膜和 2% 的铜膜。

溅射也提高了台阶覆盖率（图 13.11）。然而，**蒸发是从点源进行的，溅射是平面源**。材料从靶材上的每个点溅射，材料以大角度到达晶圆夹持器，以覆盖晶圆表面。通过**旋转晶圆夹持器和加热晶圆**，台阶覆盖率进一步提高。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.11_台阶覆盖.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.11 台阶覆盖。</div>
</div>

溅射膜与晶圆表面的黏附性也比蒸发工艺得到改善。**到达的原子能量越高，黏附性越好，腔室内的等离子体环境对硅片表面有“擦洗”作用，从而增强黏附性**。通过将晶圆夹持器接地并在沉积前短暂溅射晶圆表面，可以提高附着力和表面清洁度。在这种模式下，溅射系统作为离子蚀刻（溅射蚀刻，反向溅射）机工作，如第 10 章所述。

改善深孔台阶覆盖和形成均匀薄膜的另一种技术是**准直束**（collimated beam）（图 13.12）。**原子从多个角度脱离靶材，在填充底部之前，往往先填充孔洞的侧面**。准直器是一种物理阻挡板，类似于具有圆形或六角形孔的蜂窝。它为电气中性接地。以陡峭角度到达准直器的原子被捕获在侧面，而更直角度的原子继续留在晶圆表面。准直器的厚度是原子束准直度的一个因素。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.12_具有准直器的溅射.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.12 具有准直器的溅射。</div>
</div>

用准直器系统总是可以在高深宽比的通孔中实现均匀的薄膜覆盖。通常，溅射的靶材材料是原子。研究人员发现，向等离子体中引入金属会产生离子。此外，在晶圆上放置偏压会将金属离子直接吸引到孔中，从而提供更均匀的覆盖。该过程称为电离沉积（ionized deposition）或 I-PVD。此外，在孔的底部有二次溅射（resputter）。首先放置一个金属层，进入的离子有效地溅射底层，然后沉积在孔的侧面（图 13.13）。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.13_电离PVD显示二次溅射效应.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.13 电离 PVD 显示二次溅射效应。</div>
</div>

**溅射的最大贡献可能是通过平衡压力、沉积速率和靶材料的溅射参数来控制薄膜特性**。三明治材料可以在一个过程中用多个靶材排列溅射。

需要清洁和干燥的氩气（或氖气）来保持薄膜的成分特性，并且需要低湿度来防止沉积薄膜的意外氧化。腔室装有晶圆，通过泵（向下泵送）将压力降低至 $1\times 10^{-9}$-torr 范围。氩气被引入并电离。控制进入腔室的氩气量至关重要，因为它会提高腔室中的压力。随着氩气和溅射材料进入腔室，压力上升到约 $10^{-3}$-torr。**腔室压力是系统沉积速率的关键参数**。将材料从靶材中释放出来后，**氩离子、溅射材料、气体原子和溅射过程产生的电子在靶材前面形成等离子体区**。**等离子体区的紫色辉光很明显**。等离子体区与靶材区之间有一个暗区，称为**暗空间**（dark space）。

有四种溅射方法可用，**二极管（直流（direct current, dc））**、**二极管（射频（radio frequency, RDI））**、**三极管**和**磁控管**。磁控溅射已成为首选系统。**该系统使用靶材后方和周围的磁铁（图 13.14). 磁铁捕获和/或将电子限制在靶材的前面，从而限制在晶圆上**。此外，它最大限度地减少了可能溅射并最终污染沉积膜的腔室材料的数量。磁控管系统对于提高沉积速率更有效。与传统的二极管溅射系统相比，产生的**离子电流**（击中靶材的电离氩原子的密度）增加了一个数量级。另一个影响是腔室中所需的较低压力，这有助于形成更清洁的沉积膜。**磁控溅射留下较低的靶材温度，这使得它成为铝和铝合金溅射的首选**。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.14_磁控溅射.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.14 磁控溅射。</div>
</div>

生产级溅射系统有多种设计。腔室可以是批量系统（batch system），也可以是单片直列设计（single-wafer in-line design）。大多数生产机器都具有**取样室**（load-lock）功能。取样室是一个产生部分真空的前室，从而使沉积室保持真空。取样室的优点是生产率更高。生产机器通常专用于一个或两个靶材材料，而开发机器的功能范围更广。

溅射工艺还可以在晶圆表面完成蚀刻和清洁。它们是通过将晶圆夹持器置于与氩气不同的场电位，使氩原子直接撞击晶圆来实现的。
此过程称为**溅射蚀刻**（sputter etch）、**反向溅射**（reverse sputter）或**离子铣削**（ion milling）。该工艺去除了晶圆上的污染和一小层。去除污染改善了暴露的晶圆区域和薄膜之间的电接触，并改善了薄膜与晶圆表面其余部分的黏附性。

### 13.7.1 双大马士革铜工艺（Copper Dual-Damascene Process）

20 世纪 90 年代，IBM 推出了**铜基大马士革工艺**，以取代铝金属化。铜金属化的一个吸引人之处在于，铜可以作为通孔塞材料，从而创建一个可最小化金属间电阻的单金属系统。

当电路速度达到 100-MHz 时，铝金属化遇到性能障碍。信号必须足够快地通过金属系统，以防止处理延迟。此外，较大芯片所需的较长引线和较小横截面会增加金属布线系统的电阻。随着接触孔数量的增加，铝和硅表面之间的小接触电阻逐渐增大。虽然铝提供了一种可行的电阻，但很难在深宽比高达 10:1 的通孔中沉积。**迄今为止，已采用阻挡层金属方案、叠层和难熔金属来降低铝金属系统的电阻**。0.25-μΩ·cm（及更小）器件所需的额外电阻降低重新引起了人们对铜作为导电金属的兴趣。铜是比铝更好的导体，电阻率为 1.7-μΩ·cm，而铝的电阻率为 3.1-μΩ·cm。铜耐电迁移，可在低温下沉积。它还可用作通孔塞材料。**可以通过 CVD、溅射、化学镀和电解镀进行沉积**。缺点，除了缺乏学习曲线外，还包括**蚀刻问题**、**易刮伤**、**腐蚀**以及**要求阻挡层金属将铜挡在硅外**。尽管如此，铜的总体优势使 IBM（IBM）很快宣布于 1998 年宣布生产铜基器件的可用性，摩托罗拉紧随其后。目前正在开发采用铜金属化和低 $k$ 电介质的**集成电路**（ICs）。主要好处是提高了性能，减少了所需的金属层数量。

### 13.7.2 低 k 电介质材料

在双大马士革图中，分离两种金属的电介质是二氧化硅。然而，这种材料对高性能电路来说是一个问题。**电路信号的减速是由金属电阻（R）和电容（C）的组合引起的**。它被称为系统的 RC 常数（RC constant）。电容系数的主要贡献是用于分离金属层的材料的介电常数，即**中间金属电介质**（IMD）。

二氧化硅的介电常数（$k$）在 3.9 范围内。根据 SIA 国际半导体技术路线图，**成功的电路需要 k 值降至 1.5 至 2.0 的范围**。除介电性能外，IMD 还必须具有一些化学和机械性能。它们包括热稳定性（随后的金属工艺可以通过若干高至 450°C 的加热步骤获得初始薄膜）、良好的蚀刻选择性、无针孔、足够的灵活性以承受芯片上的应力，以及与其他工艺的兼容性。

为了满足 ULSI 电路的需要，已经开发了许多低 $k$ 介电材料。它们列于图 13.15 中。主要类别为**氧化物材料**、**有机材料**以及**每种材料的变体**。基于**聚芳炔醚**（poly(alylene)thers, PAEs）或**氢化有机硅氧烷聚合物**（hydrido-organic siloxane polymers, HOSPs）的有机物具有**旋涂**（spin-on）应用的优势。旋涂工艺可以提供很好的均匀性和平面性，并且比 CVD 工艺便宜。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.15_低k材料.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.15 低 k 材料。</div>
</div>

### 13.7.3 双大马士革铜工艺

从铝金属化过渡到铜金属化并不是一个简单的转换材料问题。铜有自己的一系列问题和挑战。<mark>它不容易用湿法或干法蚀刻。铜与硅具有高电阻连接。它很容易通过二氧化硅扩散，并可以进入硅结构。在那里，它会降低器件性能并产生结泄漏问题。铜不能很好地黏附在二氧化硅表面，导致结构问题</mark>。这些挑战导致开发了一种独特的工艺，专门用于克服铜问题并生产高产量工艺。它具有**光刻工艺**、**低 k 阻挡层或衬垫工艺**、**电化学镀铜**和**化学机械抛光工艺**的发展。

大马士革工艺在第 10 章中介绍。但其起源可追溯到中世纪，是一种用于装饰陶器的金属镶嵌工艺。它是围绕大马士革古城发展起来的，因此得名大马士革。这个概念很简单。**使用光刻工艺在表面电介质层中形成沟槽，并将所需的金属沉积到其中**。通常，沟槽被过度填充，需要 CMP 步骤来重新平坦化表面（图 13.16）。该工艺提供了优越的尺寸控制，因为沟槽宽度决定了金属宽度。它消除了金属沉积后典型金属蚀刻过程中的宽度变化。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.16_双大马士革工艺.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.16 双大马士革工艺。</div>
</div>

实际上，这个过程有点复杂。在多层金属系统中，从第一金属层到器件必须有直接的电气连接。而且必须有第二个图形才能形成一个沟槽来承载第二层金属，因此，命名为双大马士革。图 13.17 显示了一个典型的双大马士革工艺，该工艺可产生两个金属层。首先，第一种金属已经就位。用 CMP 工艺沉积并平坦低介电常数层。图形化步骤在电介质层中创建通孔，在电介质中创建“沟槽”。第二图形化步骤导致介电体的降低和在表面“后退”，以允许更宽的沟槽宽度。这种模式在顶层留下了一个更宽的开口，使铜带有足够的宽度来承载所需的电流水平。该序列的优点是采用一步工艺填充通孔并形成铜金属引线。这种基本的双大马士革工艺有许多不同之处，**每种工艺都有一个窄的通孔和一个更宽的沟槽开口，以备金属填充**。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.17_典型的双大马士革工艺.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.17 典型的双大马士革工艺。</div>
</div>

### 13.7.4 阻挡层或衬垫层沉积（Barrier or Liner Deposition）

如前所述，铜很容易通过二氧化硅扩散，如果进入电路元件，可能会导致电气性能问题。通过在通孔底部和侧面沉积“衬垫”层来解决这个问题（图 13.18）。通常，材料为**钽**（Ta），厚度为 50 至 300-Å。根据材料的不同，使用溅射或 CVD 沉积来创建阻挡层或衬垫层。**这些通孔具有很高的侧面，对在通孔和沟槽的整个内表面上形成均匀薄膜的过程提出了挑战**。

<div align=center>
<img width="70%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.18_具有氮化坦阻挡层的单层双大马士革.png"/>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.18 具有氮化坦阻挡层的单层双大马士革。</div>
</div>

### 13.7.5 种子层沉积（Seed Deposition）

铜可以通过溅射或 CVD 沉积来沉积，但**电化学镀膜**（electrochemical plating, ECP）已成为首选的沉积方法。用 ECP 生产均匀、无空隙的铜膜需要在通孔或沟槽孔中有一个起始“种子”层。PVD 技术用于在通孔中沉积铜种子层（300 至 2000-Å）。与阻挡层或衬垫层沉积一样，挑战在于在非常高的通孔中产生均匀的层。

## 13.8 电化学镀膜（Electrochemical Plating）

电镀因其温度低、成本低而成为一种生产铜沉积方法。当使用低 $k$ 介电层时，需要低温。种子层必须均匀地覆盖通孔/沟槽的底部和侧面，以确保铜金属导线具有均匀的物理和电气特性。几十年来，电镀铜一直是印刷电路板加工的支柱（图 13.19）。晶圆悬浮在含有**硫酸铜**（CuSO<sub>4</sub>）的镀液中，并与阴极（负极）相连。随着电流的应用，镀液成分分离。铜“镀出”（沉积物）在晶圆上，氢气在阳极处释放。一个问题是整个晶圆上薄膜的均匀性。晶圆表面上的不同材料和结构降低了电流分布的均匀性。结果可能是薄膜生长和密度不均匀。另一个问题是开口边缘的斜面堆积。这是通过电镀后的单独清洁步骤来解决的。在 CMP 工艺中，晶圆表面的不均匀区域将具有不同的去除率。**生产级 ECP 系统将包括晶圆预清洗、电镀部分、斜面去除和退火**。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.19_铜电镀示意图.png"/></br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.19 铜电镀示意图。</div>
</div>

## 13.19 化学机械工艺

化学机械工艺用于半导体工艺的几个步骤。在第 3 章中，描述了它用于平坦化未经加工的硅片。在第 10 章中，我们描述了它用于平坦化工艺中的晶圆，以获得光刻精度所需的平坦表面。铜后 CMP 是一种类似的工艺，但需要平整的表面不同。在镀铜过程中，通孔或沟槽孔过满，以确保完全填充沟槽。在继续进行下一步之前，有必要通过清除铜溢出物来对表面进行再平坦化。第 10 章讨论了工艺细节。

## 12.10 CVD 金属沉积

### 12.10.1 掺杂多晶硅

硅栅 MOS 技术的出现导致在芯片上沉积用作导体的多晶硅线。**作为导体，多晶硅必须掺杂以提高其导电性**。**通常，首选掺杂剂是磷，因为磷在硅中具有高固溶性**。在 LPCVD 过程中，通过**扩散**、**离子注入**或**原位掺杂**进行掺杂。每种方法都会产生不同的掺杂结果。这些差异与掺杂温度对晶粒结构的影响有关。温度越低，困在多晶粒结构中的掺杂量就越大，多晶粒结构不能导电。这就是离子注入的情况。**扩散掺杂导致薄膜电阻率最低**。由于晶界俘获，原位 CVD 掺杂具有最低的掺杂载流子迁移率。

**掺杂多晶硅具有与晶圆硅良好欧姆接触的优点，并且可以被氧化以形成绝缘层**。多晶硅氧化物的质量低于单晶硅上生长的热氧化物，因为在较粗糙的多晶硅表面生长的氧化物不均匀。

尽管多晶硅与硅的接触电阻较低，但它相对用于导线的其他金属材料的电阻仍然过高。通过创建多晶硅和硅化物（例如硅化钛）的多金属叠层，可以解决这个问题。这些被称为**多晶硅金属结构**（polycide structures）（见第 16 章）。

### 13.10.2 CVD 难熔金属沉积

LPCVD 的进步为金属沉积提供了第三种选择。LPCVD 具有不需要昂贵和维护密集型高真空泵的优点，具有良好的保形台阶覆盖率和高生产率。也许最常沉积的 CVD 难熔金属膜是**钨**（W）。

**钨用于各种结构，包括接触栅、MOS 栅互连和通孔塞**。通孔的填充是有效多层金属系统的关键。介电层相对较厚，通孔必须相对较窄（高深宽比）。这两个因素使得难以进行连续金属沉积来填充通孔，而不会使通孔中的金属变薄。选择性 CVD 沉积钨通孔塞填充整个通孔，并为随后的导电金属层创建一个平面。作为阻挡金属，钨可以通过六氟化钨气体（WF<sub>6</sub>）的硅还原选择性沉积，通过反应：

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\W生成反应式1.png"/>
</div>

钨也可以从 WF<sub>6</sub> 选择性地沉积在铝和其他材料上。这种过程称为衬底还原（substrate reduction）。钨也通过氢还原从 WF<sub>6</sub> 沉积，通过反应：

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\W生成反应式2.png"/>
</div>

所有沉积均在 LPCVD 系统中进行，温度约为 300°C，这使得该工艺与铝金属化兼容。

硅化钨和硅化钛的沉积是通过反应：

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\WSi2和TiSi2生成反应式.png"/>
</div>

## 13.11 金属薄膜的用途

### 13.11.1 MOS 栅极和电容器极板（MOS Gate and Capacitor Electrodes）

大多数电气器件依靠电流的通过来工作。电容器是一个例外。这些器件（见第 16 章）需要两个导电层，称为电极板，由电介质隔开。在大多数设计中，顶部电极板是导体金属系统的一部分。第 2 章讨论了电容器参数之间的关系。

MOS 晶体管是一种电容器结构，顶部电极板（称为栅极）是 MOS 电路中的关键结构。

### 13.11.2 背面金属化（Backside Metallization）

在封装过程中，金属层有时会溅射沉积在晶圆的整个背面。金属在某些封装过程中起到热互连层或黏合作用。一系列金属被使用，包括**金**、**铂**、**钛**和**铜**（见第 18 章）。

## 13.12 真空系统

在微芯片制造的初期，只有两种基于真空的工艺：**铝的蒸发**和**背金**。今天，大约四分之一的工艺是在真空或低压下完成的。它们包括**光刻曝光**、**剥离和蚀刻系统**、**离子注入**、**溅射工艺**、**LPCVD**、**PECVD** 和**快速热处理**。此外，自动化处理要求取样室（load-lock stations）和传送工具使用低压环境。真空室提供无污染气体的工艺条件。**在沉积过程中，真空增加了沉积原子和分子的平均自由程，从而导致沉积的薄膜更加均匀和可控**。LPCVD 在低于 $10^{-3}$ torr 的压力范围内发生（中等范围），而其他工艺在 $10^{-9}$ torr 以下的压力范围内进行（高到超高范围）。机械真空泵达到中等范围。这些泵用于最初降低高真空工艺室中的压力。在这种作用下，它们被称为**粗抽泵**（roughing pumps）。此外，在高真空泵系统的出口端使用机械真空泵，以帮助将气体分子从泵中清除到排气系统中。

粗真空建立后，一个高真空泵接管以建立最终真空。该行业已经经历了一系列高真空泵（**油扩散**、**低温**、**离子**），最终在涡轮分子泵（turbomolecular）上沉淀下来。所有的泵都是由不会渗入系统并破坏真空的材料制成的。所用材料通常为 304 型不锈钢、无氧高导电铜（OFHC）、柯伐铁镍钴合金（Kovar）、镍、钛、硼硅酸盐玻璃、陶瓷、钨、金和一些低蒸气压橡胶。用于排出腐蚀性和有毒气体或反应副产物的泵的内表面必须无腐蚀。此外，在维修这些类型应用的泵时必须小心。

泵的选择和使用基于一系列标准，包括：

- 所需的真空范围
- 要泵送的气体（氢气等较轻的气体更难泵送）
- 泵送速度
- 总吞吐量
- 处理冲击载荷的能力（定期放气）
- 泵送腐蚀性气体的能力
- 服务和维护要求
- 停机时间
- 成本

回想第 2 章，系统中的压力是由外壳内气体原子或分子的活动以一定的力撞击腔室壁而产生的。降低系统中的压力需要清除腔室中的气体。这通常是通过泵首先在其内部建立一个较低的压力来实现的，该压力允许工艺室中的气体材料流入泵中，然后从系统中完全清除。在非常低的压力下，腔室中没有太多材料，持续减压要求系统无泄漏，并且不通过自身放气增加压力。一些系统使用**冷阱**（cold traps）来防止泵中的材料回流到腔室中。

### 13.12.1 干机械泵

取代早期的**油机械泵**的是**干式机械泵**（dry mechanical pumps）。**油基泵是污染源，因为油会吸收废气**。有毒气体代表着特殊的安全问题。干式泵是基于罗茨式泵（roots）设计的。这些是**螺旋式**或**凸轮式**（claw）设计，在高真空泵接管之前，机械地“攫取”工艺室中的减压气体。

### 13.12.2 涡轮分子高真空泵（Turbomolecular Hi-Vac Pumps）

涡轮分子泵在设计上与喷气涡轮发动机相似。一系列带开口的叶片（图 13.20）安装在中心轴上，并以极高的速度（24000 至 36000 rpm）旋转。来自腔室的气体分子遇到第一个叶片，并从与旋转叶片的碰撞中获得动量。动量方向向下到下一个叶片，在那里也会发生同样的事情。最终结果是将气体从腔室中排出。动量传递的使用使泵送原理与油扩散泵相同。涡轮分子泵的主要优点是无需从油中回流，无需重新加注，可靠性高，并可将压力降低至高真空范围。缺点是，与油扩散泵和低温泵相比，泵送速度较慢，并且由于转速高而产生振动和磨损。除涡轮泵外，还有一种拖曳式（drag-type）泵。分子从旋转的滚筒或圆盘上弹回，而不是从叶片或定子上弹回。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图13.20_涡轮分子泵.png"/></br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图13.20_涡轮分子泵。</div>
</div>

这些组合泵可以在高压下排气。使用带有腐蚀性气体工艺的涡轮泵需要对转子和定子进行涂层和/或对泵进行加热，以防止气体形成沉积在泵零件上的固体颗粒。

