/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2012-2020. All rights reserved.
 * Description: PCIE Balong Export Function and Variable Definition Header.
 */

#ifndef __BSP_PCIE_H__
#define __BSP_PCIE_H__

#include <osl_irq.h>
#include <osl_bio.h>
#include <product_config.h>
#include <bsp_sram.h>
#include <osl_types.h>

#ifdef __cplusplus
extern "C" {
#endif


#define PCIE_CFG_MAGIC  (0xA5A55A5A)

/* ****** work mode********* */
/* ep mode */
#ifndef PCIE_WORK_MODE_EP
#define PCIE_WORK_MODE_EP   (0x0)
#endif

/* legacy ep mode */
#ifndef PCIE_WORK_MODE_LEP
#define PCIE_WORK_MODE_LEP  (0x1)
#endif

/* rc mode */
#ifndef PCIE_WORK_MODE_RC
#define PCIE_WORK_MODE_RC   (0x4)
#endif

/* pcie_ports */
#ifndef PCIE_PORT_MODE_AUTO
#define PCIE_PORT_MODE_AUTO     (0x0)
#endif

#ifndef PCIE_PORT_MODE_NATIVE
#define PCIE_PORT_MODE_NATIVE   (0x1)
#endif

#ifndef PCIE_PORT_MODE_COMPAT
#define PCIE_PORT_MODE_COMPAT   (0x2)
#endif

/* speed mode */
#ifndef PCIE_SPEED_MODE_DEFAULT
#define PCIE_SPEED_MODE_DEFAULT (0x0)
#endif

/* clock mode */
#ifndef PCIE_CLOCK_MODE_OUTER_PHY
#define PCIE_CLOCK_MODE_OUTER_PHY   (0x0)
#endif

#ifndef PCIE_CLOCK_MODE_INNER
#define PCIE_CLOCK_MODE_INNER       (0x1)
#endif

#ifndef PCIE_CLOCK_MODE_OUTER_IO
#define PCIE_CLOCK_MODE_OUTER_IO    (0x2)
#endif

#ifndef PCIE_CLOCK_MODE_DEFAULT
#define PCIE_CLOCK_MODE_DEFAULT (PCIE_CLOCK_MODE_INNER)
#endif


/* common clock mode */
#ifndef PCIE_COMMON_CLOCK_MODE_ASYNC
#define PCIE_COMMON_CLOCK_MODE_ASYNC   (0x0)
#endif

#ifndef PCIE_COMMON_CLOCK_MODE_SYNC
#define PCIE_COMMON_CLOCK_MODE_SYNC   (0x1)
#endif

#ifndef PCIE_COMMON_CLOCK_MODE_DEFAULT
#define PCIE_COMMON_CLOCK_MODE_DEFAULT (PCIE_COMMON_CLOCK_MODE_SYNC)
#endif

#ifndef PCIE_ENABLE
#define PCIE_ENABLE (0x1)
#endif
#ifndef PCIE_DISABLE
#define PCIE_DISABLE (0x0)
#endif

#ifndef PCIE_CFG_U8
#define PCIE_CFG_U8(cfg) ((cfg) | 0x80U)
#endif
#ifndef PCIE_CFG_U32
#define PCIE_CFG_U32(cfg) ((cfg) | 0x80000000U)
#endif


#ifndef PCIE_CFG_U8_VALID
#define PCIE_CFG_U8_VALID(cfg) ((cfg) & 0x80U)
#endif
#ifndef PCIE_CFG_U32_VALID
#define PCIE_CFG_U32_VALID(cfg) ((cfg) & 0x80000000U)
#endif


#ifndef PCIE_CFG_U8_VALUE
#define PCIE_CFG_U8_VALUE(cfg) ((cfg) & 0x7FU)
#endif
#ifndef PCIE_CFG_U32_VALUE
#define PCIE_CFG_U32_VALUE(cfg) ((cfg) & 0x7FFFFFFFU)
#endif

#define EP_TO_RC_MSI_INT_STATE_OFFSET 0x0
#define EP_TO_RC_MSI_INT_ENABLE_OFFSET 0x200

/* ******func, bar, bar_index max****** */
#define PCIE_FUNC_NUM   (0x8)
#define PCIE_BAR_NUM     (0x6)
#define PCIE_IATU_REG_NUM (0x9)
#define PCIE_BAR_ADDR_OFFSET (0X4)
#define PCIE_CFG_REG_NUM (0x10)
#define PCIE_BAR_INDEX_NUM  (PCIE_FUNC_NUM*PCIE_BAR_NUM)


/* ******mult msi definition****** */
#define PCIE_DEV_MSI_NUM (PCIE_EP_16MSI)
#define PCIE_EP_MAX_MSI_NUM  32

/* ******rc and ep msi user num****** */
#define PCIE_RC_MSI_NUM (16) /* rc to ep msi */
#define PCIE_EP_MSI_NUM (16)  /* ep to rc msi */

/* ******rc<->ep user id lookup start addr****** */
#define IPC_INT_BAR_OFFSET   0x400
#define IPC_INT_ENABLE_OFFSET 0x600

#define IPC_DATA_VALID_OFFSET 0x800
#define EP_MSI_VALID_OFFSET 0x804

/* ******PCIE IPC Reg Definition****** */
#define IPC_REG_BASE_ADDR  0xE5010000
#define IPC_ADDR_OFFSET  0xE400
#define IPC_ACPU_INT_SRC_PCIE_EP  21

/* -------------------------------PCIE BOOT MSG Definition---------------------------------- */
/* 4K message description:
-----------------------------------------------------------------------------
|         2K ( B -> A )               |         2K ( A -> B )               |
-----------------------------------------------------------------------------
| msi_id | cmd_len | cmd_data         | msi_id | cmd_len | resp_data        |
-----------------------------------------------------------------------------
|   4B   |   4B    | unfixed          |   4B   |   4B    | unfixed          |
-----------------------------------------------------------------------------
*/
/* ****************************************************************************
     *                          Attention                          *
* *****************************************************************************
* Description : Driver for pcie boot definition
* Core        : Acore、Fastboot
* Header File : the following head files need to be modified at the same time
*             : /acore/bsp_pcie.h
*             : /fastboot/bsp_pcie.h
*/
/* ***********************************Start************************************ */
#define PCIE_TRANS_MSG_SIZE                     (0x1000)
#define PCIE_TRANS_EP_MSG_OFFSET          (0x0)
#define PCIE_TRANS_EP_MSG_SIZE               (0x800)
#define PCIE_TRANS_RC_MSG_OFFSET          (PCIE_TRANS_EP_MSG_OFFSET + PCIE_TRANS_EP_MSG_SIZE)
#define PCIE_TRANS_RC_MSG_SIZE               (0x800)
/* **********************************End************************************ */
/* ******PCIE PM Msg Offset****** */
#define PCIE_EP_PM_MSG_OFFSET                     0x0100
#define PCIE_RC_PM_MSG_OFFSET                     0x0200
#define PCIE_PM_MODE_OFFSET                         0x0300
#define PCIE_RC_PM_TEST_MSG_OFFSET           0x0400
#define PCIE_RC_PM_BAR_TEST_OFFSET            0x0410
#define PCIE_EP_PM_TEST_MSG_OFFSET           0x0500
#define PCIE_EP_PM_BAR_TEST_OFFSET            0x0510
#define PCIE_EP_PM_STATUS_OFFSET                0x0600
#define PCIE_EP_WAKE_RC_USER_OFFSET         0x0610

/*-------------------------------PCIE TEST BAR CONTENT Definition----------------------------------*/
/* 64K test bar content description:
-----------------------------------------------------------------------------
|         0~0x7FFF ( EP DMA LINK Structure )          |               0x8000~ 0x10000             |
-----------------------------------------------------------------------------
| data_elem | data_elem |... | link_elem |           |   Other Common Address Value |
-----------------------------------------------------------------------------
| 24B           | 24B          |... |24B          |unfixed |
-----------------------------------------------------------------------------
*/
// DMA Test Whole Size = EP_RC_DMA_TEST_SIZE * EP_RC_DMA_TEST_CYCLE
#define EP_RC_DMA_TEST_CYCLE               0x400
#define EP_RC_DMA_TEST_SIZE                 0x00100000
#define EP_RC_DMA_ELEMENT_SIZE           0x1000

// Attention:  EP_DMA_LINK_STRUCTURE_SIZE shall >= (EP_RC_DMA_TEST_SIZE / EP_RC_DMA_ELEMENT_SIZE + 2) * 24bytes
// EP_DMA_LINK_BAR_EXTRA_SIZE shall >=  ((EP_DMA_LINK_BAR_SIZE_ALIGN + 1) * (0x2))
#define EP_DMA_LINK_STRUCTURE_SIZE          (0x7FFF)
#define EP_DMA_LINK_BAR_SIZE_ALIGN          (0xFFFF)
#define EP_DMA_LINK_BAR_EXTRA_SIZE          ((EP_DMA_LINK_BAR_SIZE_ALIGN + 1) * (0x2))

#define MSI_TEST_INTERVAL_MS                      100  // ms

/* ******Test Bar Common Address Store Offset****** */
#define EP_DMA_LINK_ADDR_HIGH_OFFSET       0x8000
#define EP_DMA_LINK_ADDR_LOW_OFFSET        0x8010
#define EP_DMA_TRANS_ADDR_HIGH_OFFSET    0x8020
#define EP_DMA_TRANS_ADDR_LOW_OFFSET     0x8030
#define EP_MSI_ID_CHECK_OFFSET                    0x8040

#define RC_DMA_TRANS_ADDR_HIGH_OFFSET    0x8050
#define RC_DMA_TRANS_ADDR_LOW_OFFSET     0x8060
#define RC_MSI_ID_CHECK_OFFSET                    0x8070
#define RC_DMA_TRANS_ENABLE_OFFSET          0x8080
#define RC_DMA_TEST_WRITE                             0x1
#define RC_DMA_TEST_READ                               0x2

#define PCIE_DMA_TRANS_RUNNING           0
#define PCIE_DMA_TRANS_COMPLETE         1
#define PCIE_DMA_TRANS_ABORT             (-1)
#define PCIE_DMA_INVALID_INPUT           (-2)

#pragma pack(push, 4)

/* ******DMA Direction*************** */
enum pcie_dma_direction {
    PCIE_DMA_DIRECTION_READ = 0,
    PCIE_DMA_DIRECTION_WRITE = 1,
    PCIE_DMA_DIRECTION_MAX
};


enum pcie_link_mode {
    PCIE_LINK_L0 = 0,
    PCIE_LINK_L1SS = 1,
    PCIE_LINK_SLOW_L1SS = 2,
    PCIE_LINK_L3 = 3,
};

enum pcie_pm_mode {
    PCIE_LOW_POWER_MODE = 0,
    PCIE_HIGH_PERFORM_MODE = 1,
};

enum pcie_vote_lock_status {
    FORCE_WAKE_GOING,
    FORCE_WAKE_ENABLE,
    NOT_FORCE_AVAILABLE,
    NOT_FORCE_NOT_AVAILABLE,
};

enum rc_pcie_pm_msg {
    RC_PCIE_VOTE_TO_SLEEP = 1,
    RC_PCIE_SLOW_AWAKE_DONE = 2,
    RC_PCIE_SET_SLOW_L1SS = 3,
    RC_PCIE_PM_MSG_NUM
};

enum rc_pcie_pm_rm_event {
    RC_PCIE_SHUTDOWN = 1,
    RC_PCIE_RESET = 2,
    RC_PCIE_PM_RM_EVENT_NUM
};

enum ep_pcie_pm_msg {
    EP_PCIE_PM_LOCK_FREE = 1,
    EP_PCIE_PM_LOCK_BUSY = 2,
    EP_PCIE_PM_MSG_NUM
};

enum ep_pcie_pm_status {
    EP_PCIE_PM_START_LOCK = 1,
    EP_PCIE_PM_LOCK_RELEASE = 2,
    EP_PCIE_IN_SLOW_L1SS = 3,
    EP_PCIE_PM_STATUS_NUM
};

enum pcie_pm_error_state {
    RC_POWER_DOWN_FAIL,
    RC_POWER_UP_FAIL,
    RC_LINK_UP_FAIL,
    EP_POWER_DOWN_TIMEOUT,
    EP_WAIT_LINK_UP_TIMEOUT,
    RC_PCIE_BAR_SPACE_ERR,
    PCIE_LINKDOWN_DETECT,
    RC_POWERUP_WAIT_TIMEOUT,
    PCIE_PM_ERROR_MAX
};

enum pcie_state {
    PCIE_WAKE = 0,
    PCIE_SLEEP = 1,
    PCIE_STATE_NUM
};

enum pm_gpio_status {
    GPIO_CLEAR = 0,
    GPIO_SET = 1,
    GPIO_STATUS_NUM
};

enum pm_test_msg {
    START_EP_PM_TEST = 1,
    START_RC_PM_TEST = 2,
    STOP_PM_TEST = 3,
    CONTINUE_PM_TEST = 4,
    PM_TEST_MSG_NUM
};

enum pcie_pm_event {
    GET_API_SUSPEND,
    GET_API_RESUME,
    GET_PCIE_MSI,
    GET_GPIO,
    SUSPEND_TIMEOUT,
    UNLOCK_CLEAR,
    PRE_POWERUP,
    PCIE_PM_EVENT_MAX
};

enum pcie_pm_state_type {
    CURRENT_STATE,
    INNER_EVENT,
    OUTER_EVENT,
    PCIE_PM_STATE_TYPE_MAX
};

enum pcie_wakelock_id {
    PCIE_PM_DRV,
    PCIE_PM_API,
    PCIE_WAKELOCK_ID_MAX
};

enum pcie_pm_state_id {
    PCIE_PM_STATE_UNINITED,
    PCIE_PM_STATE_RESETTING,
    PCIE_PM_STATE_LINK_UP,
    PCIE_PM_STATE_LINK_IDLE,
    PCIE_PM_STATE_PRESUSPEND,
    PCIE_PM_STATE_POWER_DOWN,
    PCIE_PM_STATE_PRE_POWER_UP,
    PCIE_PM_STATE_RC_CLK_READY,
    PCIE_PM_STATE_EP_PCIE_READY,
    PCIE_PM_STATE_POWER_UP,
    PCIE_PM_STATE_MAX_NUM
};

enum pcie_pm_gpio {
    AP_WAKE_MODEM_GPIO,
    MODEM_WAKE_AP_GPIO,
    AP_STATUS_GPIO,
    MODEM_STATUS_GPIO,
    PCIE_PM_GPIO_MAX_NUM
};

enum pcie_wakeup_type {
    PCIE_WAKEUP_TRY   = 0,
    PCIE_WAKEUP_FORCE = 1,
    PCIE_WAKEUP_BUTT
};

enum pcie_bar_size {
    BAR_SIZE_256B   =  0xFF,
    BAR_SIZE_512B   =  0x1FF,
    BAR_SIZE_1K       =  0x3FF,
    BAR_SIZE_2K       =  0x7FF,
    BAR_SIZE_4K       =  0xFFF,
    BAR_SIZE_8K       =  0x1FFF,
    BAR_SIZE_16K     =  0x3FFF,
    BAR_SIZE_32K     =  0x7FFF,
    BAR_SIZE_64K     =  0xFFFF,
    BAR_SIZE_128K   =  0x1FFFF,
    BAR_SIZE_256K   =   0x3FFFF,
    BAR_SIZE_512K   =   0x7FFFF,
    BAR_SIZE_1M       =  0xFFFFF,
    BAR_SIZE_2M       =  0x1FFFFF,
    BAR_SIZE_4M       =  0x3FFFFF,
    BAR_SIZE_8M       =  0x7FFFFF,
    BAR_SIZE_16M     =  0xFFFFFF,
    BAR_SIZE_32M     =  0x1FFFFFF,
    BAR_SIZE_64M     =  0x3FFFFFF,
    BAR_SIZE_128M   =  0x7FFFFFF,
    BAR_SIZE_256M   =  0xFFFFFFF,
};


/* ******Definition in pcie kernel stage****** */
// used for ep to rc multi msi advanced function
enum pcie_msi_num {
    PCIE_EP_2MSI = 2,
    PCIE_EP_4MSI = 4,
    PCIE_EP_8MSI = 8,
    PCIE_EP_16MSI = 16,
    PCIE_EP_32MSI = PCIE_EP_MAX_MSI_NUM,
};

// pcie ep user bar id, bar6 or more is controlled by other func ep dev
enum pcie_bar_id_e {
    PCIE_BAR_GIC_MSI = 0,
    PCIE_BAR_MSI_TO_RC = 1,
    PCIE_BAR_CHAR_DEV = 2,
    PCIE_BAR_ETH_DEV = 3,
    PCIE_BAR_EP_DMA_CTL = 4,
    PCIE_BAR_ICC = 5,
    PCIE_BAR_RFS = 6,
    PCIE_BAR_INTX = 7,
    PCIE_BAR_PCIE_TEST = 8,
    PCIE_BAR_DUMP = 9,
    PCIE_BAR_PM_CTL = 10,
    PCIE_BAR_MAX_NUM = 48
};

// pcie ep callback stage id
enum pcie_ep_callback_id {
    PCIE_EP_CB_BAR_CONFIG = 0,
    PCIE_EP_CB_PCIE_INIT_DONE = 1,
    PCIE_EP_CB_EXIT = 2,
    PCIE_EP_CB_LINKDOWN  = 3,
    PCIE_EP_CB_SUSPEND = 4,
    PCIE_EP_CB_RESUME = 5,
    PCIE_EP_CB_POWER_UP = 6,
    PCIE_EP_CB_PRE_LINKUP = 7,
    PCIE_EP_CB_POWER_DOWN = 8,
    PCIE_EP_CB_NUM
};

// pcie rc callback stage id
enum pcie_rc_callback_id {
    PCIE_RC_CB_ENUM_DONE = 0,
    PCIE_RC_CB_EXIT = 1,
    PCIE_RC_CB_LINKDOWN  = 2,
    PCIE_RC_CB_SUSPEND = 3,
    PCIE_RC_CB_RESUME = 4,
    PCIE_RC_CB_POWER_UP = 5,
    PCIE_RC_CB_POWER_DOWN = 6,
    PCIE_RC_CB_NUM
};

enum pcie_rc_boot_stage {
    PCIE_BOOT_LINK,
    PCIE_LOAD_IMAGE_DONE,
    PCIE_SEND_GPIO,
    PCIE_RECEIVE_GPIO,
    PCIE_KERNEL_INIT_DONE,
    PCIE_PM_INIT_DONE,
    PCIE_USER_INIT_DONE,
    PCIE_BOOT_STAGE_NUM,
};


// pcie user id for callback and pcie pm
enum pcie_user_id {
    PCIE_USER_DRV = 0,
    PCIE_USER_EP_PM = 1,
    PCIE_USER_RC_PM = 2,
    PCIE_USER_DUMP = 3,
    PCIE_USER_CHAR_DEV = 4,
    PCIE_USER_RFS = 5,
    PCIE_USER_ETH_DEV = 6,
    PCIE_USER_ICC = 7,
    PCIE_USER_TEST = 8,
    PCIE_USER_MBOOT = 9,
    PCIE_USER_RESET = 10,
    PCIE_USER_TEMP = 11,
    PCIE_USER_PM_TEST = 12,
    PCIE_USER_SPEED_CTRL = 13,
    PCIE_USER_NUM
};

enum pcie_dma_chn_id {
    PCIE_DMA_CHAR_DEV = 0,
    PCIE_DMA_ETH_DEV = 1,
    PCIE_DMA_ICC = 2,
    PCIE_DMA_RFS = 3,
    PCIE_DMA_DUMP = 4,
    PCIE_DMA_TEST = 5,
    PCIE_DMA_ETH_DEV2 = 6,
    PCIE_DMA_CHN_MAX = 7,
    PCIE_DMA_CHN_NUM
};

enum pcie_dma_transfer_type {
    PCIE_DMA_NORMAL_MODE = 0,
    PCIE_DMA_LINK_MODE = 1,
};

// pcie rc to ep msi user id
enum pcie_rc_to_ep_msi_id {
    PCIE_RC_MSI_RFS = 0,
    PCIE_RC_MSI_CHAR_DEV = 1,
    PCIE_RC_MSI_ETH_DEV = 2,
    PCIE_RC_MSI_ICC = 3,
    PCIE_RC_MSI_DIAG = 4,
    PCIE_RC_MSI_DUMP = 5,
    PCIE_RC_MSI_USER_INIT = 6,
    PCIE_RC_MSI_PM_TEST = 7,
    PCIE_RC_MSI_PM = 8,
    PCIE_RC_MSI_TEST_BEGIN = 9,
    PCIE_RC_MSI_TEST_END = PCIE_RC_MSI_NUM - 1,
    PCIE_RC_MSI_MAX_ID = PCIE_RC_MSI_NUM,
};

// pcie ep to rc msi user id
enum pcie_ep_to_rc_msi_id {
    PCIE_EP_MSI_RFS = 0,
    PCIE_EP_MSI_CHAR_DEV = 1,
    PCIE_EP_MSI_ETH_DEV = 2,
    PCIE_EP_MSI_ICC = 3,
    PCIE_EP_MSI_DIAG = 4,
    PCIE_EP_MSI_DUMP = 5,
    PCIE_EP_MSI_RESET = 6,
    PCIE_EP_MSI_DMA_WRITE = 7,
    PCIE_EP_MSI_DMA_READ = 8,
    PCIE_EP_MSI_PM_STATUS = 9,
    PCIE_EP_MSI_PM_TEST = 10,
    PCIE_EP_WAKE_RC_USER_MSI = 11,
    PCIE_EP_MSI_PM = 12,  // make sure pm is the last one before test case
    PCIE_EP_MSI_TEST_BEGIN = 13,
    PCIE_EP_MSI_TEST_END = PCIE_EP_MSI_NUM - 1,
    PCIE_EP_MSI_MAX_ID = PCIE_EP_MSI_NUM,
};

/* ****************************************************************************
     *                          Attention                          *
* *****************************************************************************
* Description : Driver for pcie boot definition
* Core        : Acore、Fastboot
* Header File : the following head files need to be modified at the same time
*             : /acore/bsp_pcie.h
*             : /fastboot/bsp_pcie.h
* ***********************************Start*************************************/
/* ******Definition in pcie boot stage****** */
enum pcie_msi_cmd_id {
    PCIE_MSI_ID_IDLE = 0,
    PCIE_MSI_ID_SYSBOOT = 1,
    PCIE_MSI_ID_DUMP = 2,
    PCIE_MSI_ID_DDR_TEST = 3,
    PCIE_MSI_ID_VERSION = 4,
    PCIE_MSI_ID_SLICE = 5,
    PCIE_MSI_ID_FB_CMD = 6,
    PCIE_MSI_ID_NUM
};

enum pcie_boot_user_id {
    PCIE_BOOT_SYSOOT = 0,
    PCIE_BOOT_DUMP = 1,
    PCIE_BOOT_USER_NUM
};

enum pcie_boot_callback_id {
    PCIE_BOOT_INIT_DONE = 0,
    PCIE_BOOT_EXIT = 1,
    PCIE_BOOT_SHUTDOWN  = 2,
    PCIE_BOOT_CB_NUM
};

struct pcie_trans_msg_info {
    enum pcie_msi_cmd_id msi_id;
    u32 cmd_len;
    void *cmd_data_addr;
};

enum pcie_boot_bar_id {
    PCIE_BAR_BOOT_LOAD = 0,
    PCIE_BAR_BOOT_MSG = 1,
    PCIE_BAR_BOOT_NUM
};
/* ***********************************End*************************************/
/* ****************pcie_cfg******************* */
struct pcie_cfg {
    unsigned int  magic;

    unsigned char enabled;
    unsigned char work_mode;
    unsigned char port_mode;
    unsigned char max_speed_mode;
    unsigned char target_speed_mode;
    unsigned char clock_mode;
    unsigned char common_clock_mode;
    unsigned char output_clock_disable;
    unsigned char endpoint_disable;

    unsigned char msi_disable;
    unsigned char hotplug_disable;
    unsigned char pm_aspm_disable;
    unsigned char pm_aspm_l0s_disable;
    unsigned char pm_aspm_l1_disable;
    unsigned char pm_l1ss_disable;
    unsigned char pm_l1ss_l1_1_disable;
    unsigned char pm_l1ss_l1_2_disable;

    unsigned char phy_link_width;
    unsigned char phy_tx_vboost_lvl;
    unsigned char phy_firmware_enable;
    unsigned char compliance_test_enable;
    unsigned char compliance_emphasis_mode;
};


#pragma pack(pop)

#define SRAM_PCIE_BALONG_ADDR  \
    (void *)(((SRAM_SMALL_SECTIONS*)((uintptr_t)SRAM_BASE_ADDR + SRAM_OFFSET_SMALL_SECTIONS))->SRAM_PCIE_INFO)

#define PCIE_GIC_MSI_NUM   0x100U


typedef int (*pcie_callback)(u32, u32, void*);

struct pcie_callback_info {
    pcie_callback callback; /* NULL for sync transfer */
    void *callback_args;
};


struct pcie_callback_info_list {
    struct pcie_callback_info list[PCIE_USER_NUM];
};

struct pcie_dma_data_element {
    u32 channel_ctrl;
    u32 transfer_size;
    u32 sar_low;
    u32 sar_high;
    u32 dar_low;
    u32 dar_high;
};

struct pcie_dma_transfer_info {
    struct pci_dev* dev;
    u32 id;
    enum pcie_dma_chn_id channel;
    u32 direction;  /* 0 for read, 1 for write */
    pcie_callback callback;
    void *callback_args;
    struct pcie_dma_data_element element;
    void *dma_lli_addr; /* phy addr */
    enum pcie_dma_transfer_type transfer_type;  /* NORMAL MODE, LINK_MODE */
    int remote_int_enable;
    int element_cnt;
};

#ifdef __KERNEL__

/*
* Atention Please !!!!!
* addr is Vir addr
* sar is Phy addr
* dar is Phy addr
*/
static inline void bsp_pcie_set_dar_element(void* addr, u64 dar)
{
    writel_relaxed(0x0U, addr);
    writel_relaxed(dar & 0xFFFFFFFFUL, addr + 0x10U); /* dar Low */
    writel_relaxed(dar >> 32, addr + 0x14U); /* dar High */
}

static inline void bsp_pcie_set_sar_element(void* addr, u32 transfer_size, u64 sar)
{
    writel_relaxed(0x0U, addr);
    writel_relaxed(transfer_size, addr + 0x04U); /* transfer_size */
    writel_relaxed(sar & 0xFFFFFFFFUL, addr + 0x08U); /* sar Low */
    writel_relaxed(sar >> 32, addr + 0x0CU); /* sar High */
}

static inline void bsp_pcie_set_last_sar_element(void* addr, u32 transfer_size, u64 sar)
{
    writel_relaxed(0x08U, addr);  // enable done LIE interrupt
    writel_relaxed(transfer_size, addr + 0x04U); /* transfer_size */
    writel_relaxed(sar & 0xFFFFFFFFUL, addr + 0x08U); /* sar Low */
    writel_relaxed(sar >> 32, addr + 0xCU); /* sar High */
}

static inline void bsp_pcie_set_data_element(void* addr, u32 transfer_size, u64 sar, u64 dar)
{
    writel_relaxed(0x0U, addr);   // fix me: writel_relax
    writel_relaxed(transfer_size, addr + 0x04U); /* transfer_size */
    writel_relaxed(sar & 0xFFFFFFFFUL, addr + 0x08U); /* sar Low */
    writel_relaxed(sar >> 32, addr + 0x0CU); /* sar High */
    writel_relaxed(dar & 0xFFFFFFFFUL, addr + 0x10U); /* dar Low */
    writel_relaxed(dar >> 32, addr + 0x14U); /* dar High */
}

static inline void bsp_pcie_set_last_data_element(void* addr, u32 transfer_size, u64 sar, u64 dar)
{
    writel_relaxed(0x08U, addr);  // enable done LIE interrupt
    writel_relaxed(transfer_size, addr + 0x04U); /* transfer_size */
    writel_relaxed(sar & 0xFFFFFFFFUL, addr + 0x08U); /* sar Low */
    writel_relaxed(sar >> 32, addr + 0xCU); /* sar High */
    writel_relaxed(dar & 0xFFFFFFFFUL, addr + 0x10U); /* dar Low */
    writel_relaxed(dar >> 32, addr + 0x14U); /* dar High */
}

static inline void bsp_pcie_set_last_remote_element(void* addr, u32 transfer_size, u64 sar, u64 dar)
{
    writel(0x10U, addr);  // enable done RIE interrupt
    writel(transfer_size, addr + 0x04U); /* transfer_size */
    writel(sar & 0xFFFFFFFFUL, addr + 0x08U); /* sar Low */
    writel(sar >> 32, addr + 0x0CU); /* sar High */
    writel(dar & 0xFFFFFFFFUL, addr + 0x10U); /* dar Low */
    writel(dar >> 32, addr + 0x14U); /* dar High */
}
static inline void bsp_pcie_set_link_element(void *addr, u32 is_last, u64 link_addr)
{
    u32 read_push;
    if (is_last) {
        /* Linked List Element Initial Setup: the (n-1)th element */
        writel_relaxed((0x1U << 2) | 0x1, addr); /* LLP = 1, CB=1, Channel contrl register */
        writel_relaxed(0x0U, addr + 0x04U); /* reserved */
        writel_relaxed(0x0U, addr + 0x08U); /* Linked List Element Pointer Low */
        writel_relaxed(0x0U, addr + 0x0CU); /* Linked List Element Pointer High */
        read_push = readl_relaxed(addr + 0x0CU);
    } else {
        /* Linked List Element Initial Setup: the (n-1)th element */
        writel_relaxed((0x1U << 2) | 0, addr); /* LLP = 1, CB=0, Channel contrl register */
        writel_relaxed(0x0U, addr + 0x04U); /* reserved */
        writel_relaxed(link_addr & 0xFFFFFFFFUL, addr + 0x08U); /* Linked List Element Pointer Low */
        writel_relaxed(link_addr >> 32, addr + 0x0CU); /* Linked List Element Pointer High */
        read_push = readl_relaxed(addr + 0x0CU);
    }
}

/* ******definition in pcie kernel stage****** */
int bsp_pcie_dma_transfer(struct pcie_dma_transfer_info *transfer_info);
int bsp_pcie_ep_dma_transfer(struct pcie_dma_transfer_info *transfer_info);
int bsp_pcie_is_dma_transfer_complete(struct pcie_dma_transfer_info *transfer_info);
int bsp_pcie_ep_dma_isr_register(enum pcie_dma_chn_id chn, u32 direction, pcie_callback call_back, void* arg);
int bsp_pcie_ep_msi_request(enum pcie_rc_to_ep_msi_id id, irq_handler_t handler, const char *name, void *data);
int bsp_pcie_ep_msi_free(enum pcie_rc_to_ep_msi_id id);
int bsp_pcie_ep_msi_enable(enum pcie_rc_to_ep_msi_id id);
int bsp_pcie_ep_msi_disable(enum pcie_rc_to_ep_msi_id id);
int bsp_pcie_ep_bar_config(enum pcie_bar_id_e bar_index, enum pcie_bar_size bar_size, u64 addr);
int bsp_pcie_ep_send_msi(enum pcie_ep_to_rc_msi_id id);
int bsp_pcie_ep_callback_msi_register(void);
int bsp_pcie_ep_cb_register(enum pcie_user_id usr_id,  struct pcie_callback_info *info);
int bsp_pcie_ep_cb_run(enum pcie_ep_callback_id callback_stage);
int bsp_balong_pcie_init(void);


int bsp_pcie_ep_vote_unlock(enum pcie_user_id user_id);
int bsp_pcie_ep_vote_lock(enum pcie_user_id user_id, int force_wake);
int bsp_pcie_ep_pm_init(void);
int bsp_pcie_ep_pm_api_init(void);
int bsp_pcie_ep_get_pm_status(void);
int bsp_pcie_ep_vote_lock_timeout(enum pcie_user_id user_id,  long jiffies);

int bsp_pcie_pm_resume(void);
int bsp_pcie_pm_suspend(void);
void *bsp_pcie_pm_get_bar_virt_addr(void);
int bsp_pcie_dump_init(void);
void bsp_pcie_boot_dbg(unsigned int boot_stage);

unsigned long bsp_pcie_rc_get_bar_addr(enum pcie_bar_id_e bar_index);
unsigned long bsp_pcie_rc_get_bar_size(enum pcie_bar_id_e bar_index);
int bsp_pcie_rc_msi_request(enum pcie_ep_to_rc_msi_id id, irq_handler_t handler, const char *name, void *data);
int bsp_pcie_rc_msi_free(enum pcie_ep_to_rc_msi_id id);
int bsp_pcie_rc_msi_enable(enum pcie_ep_to_rc_msi_id id);
int bsp_pcie_rc_msi_disable(enum pcie_ep_to_rc_msi_id id);
int bsp_pcie_rc_dma_transfer(struct pcie_dma_transfer_info *transfer_info);
int bsp_pcie_rc_send_msi(enum pcie_rc_to_ep_msi_id id);
int bsp_pcie_rc_cb_register(enum pcie_user_id usr_id,  struct pcie_callback_info *info);
int bsp_pcie_rc_cb_run(enum pcie_rc_callback_id callback_stage);
void bsp_pcie_rc_irq_disable(void);
void bsp_pcie_rc_irq_enable(void);
int bsp_is_pcie_first_user(enum pcie_ep_to_rc_msi_id msi_id);
int bsp_pcie_modem_kernel_init(void);
int bsp_kernel_pcie_remove(void);
int bsp_pcie_rc_notify_ep_user_init(void);
void bsp_pcie_rc_pm_test_init_register(void);
void bsp_pcie_rc_test_init_register(void);

int bsp_pcie_rc_vote_unlock(enum pcie_user_id user_id);
int bsp_pcie_rc_vote_lock(enum pcie_user_id user_id, int force_wake);
int bsp_pcie_rc_vote_lock_timeout(enum pcie_user_id user_id,  long jiffies);
int bsp_pcie_rc_pm_init(void);
int bsp_pcie_rc_pm_api_init(void);
void bsp_pcie_rc_pm_remove(enum rc_pcie_pm_rm_event rm_event);
int bsp_pcie_pm_modem_reset_cb(void);


int bsp_pcie_rc_get_pm_status(void);
int bsp_pcie_check_vote_clear(u32 wait_ms);

/* ******依赖于ep->rc msi使能，当前暂不可用****** */
int bsp_pcie_rc_dma_isr_register(enum pcie_dma_chn_id chn, u32 direction, pcie_callback call_back, void* arg);

/* ******definition in pcie boot stage****** */
int bsp_pcie_boot_init(void);
int bsp_pcie_resource_init(void);
void bsp_pcie_resource_exit(void);
int bsp_pcie_boot_enumerate(void);
unsigned long bsp_pcie_boot_get_bar_addr(enum pcie_boot_bar_id bar_index);
unsigned long bsp_pcie_boot_get_bar_size(enum pcie_boot_bar_id bar_index);
void bsp_pcie_boot_notify(void);
int bsp_pcie_boot_rescan(void);
int bsp_pcie_boot_driver_uninstall(void);
int bsp_pcie_boot_cb_register(enum pcie_boot_user_id usr_id,  struct pcie_callback_info *info);
int bsp_pcie_boot_cb_run(enum pcie_boot_callback_id callback_stage);
int bsp_pcie_rc_send_msg(struct pcie_trans_msg_info *msg_info);
int bsp_pcie_rc_read_msg(struct pcie_trans_msg_info *msg_info);
void bsp_pcie_rc_read_clear(void);
int bsp_pcie_receive_msi_request(enum pcie_msi_cmd_id id, irq_handler_t handler, const char *name, void *data);
void bsp_pcie_boot_msi_free(enum pcie_msi_cmd_id id);
void bsp_pcie_msg_space_debug(void);

void bsp_modem_boot_shutdown_handle(void);
void bsp_modem_load_shutdown_handle(void);

/* 使用此接口必须任务上下文调用，接口中有持票操作 */
int bsp_pcie_data_volume_set(enum pcie_user_id user_id, int data_volume);
/* 使用此接口必须保证PCIE 用户已经持票，或者在PCIE接口的回调中使用 */
int bsp_pcie_data_volume_set_atomic(enum pcie_user_id user_id, int data_volume);
/* 使用此接口必须任务上下文调用，接口中有持票操作 */
int bsp_pcie_app_clk_req(enum pcie_user_id user_id);
/* 使用此接口必须任务上下文调用，接口中有持票操作 */
int bsp_pcie_app_clk_release(enum pcie_user_id user_id);

#endif

void pcie_fastboot_init(void);
void pcie_fastboot_console(const char *cmd);

#if defined(CONFIG_BALONG_PCIE_IPC)
int bsp_pcie_send_ipc(void);
#else
static inline __attribute__((unused)) int bsp_pcie_send_ipc(void)
{
    return 0;
}
#endif

#if defined(CONFIG_BALONG_PCIE)
int bsp_pcie_send_msi(u32 id, u32 msi_data);
#else
static inline __attribute__((unused)) int bsp_pcie_send_msi(u32 id __attribute__((unused)),
    u32 msi_data __attribute__((unused)))
{
    return 0;
}
#endif

#if defined(CONFIG_BALONG_PCIE_TEST)
int bsp_pcie_slt_case(void);
#else
static inline __attribute__((unused)) int bsp_pcie_slt_case(void)
{
    return 0;
}
#endif

#ifdef __cplusplus
}
#endif

#endif

