# 2018.9.10-2018.9.14
周一
配置通allegro<->tc双向的工具集成，目前tc->allegro调用有问题，写了个脚本进行处理，同时书写了电子原理图设计和PCB电路板设计两个说明。
周二
周三
周四
周五
> ###  Progress
> 	null
> ###  Retrogress
> 	null

-----------------

# 2018.9.3-2018.9.7
周一
测试任务管理中流程的权限问题，pri_user和own_user的区别。整理cadence集成中遇到的问题，晚上与王钊开短会进行交流学习，记录了相关cadence集成问题并写进word
周二
进行schedule manager项目导出测试，半路接到任务撰写培训材料
周三
cadence负责人将会议调到周四早，进行project集成安装、测试
周四
基本确认集成方式，与业务确认细节，下周给出初步集成方案
周五
cadence集成准备，梳理问题
> ###  Progress
> 	本周在上一周的基础上，基本上明确了需要做的任务，领了分工，而且任务比较成熟，比较有信心。
> ###  Retrogress
> 	麻烦师傅的地方太多了，真的什么都不会，还好分配的工作不多，应该不会拖团队后腿，努力赶上进度，完成工作量，努力把师傅讲的所有地方都去趟一遍，测试所有场景。
> 	时间规划程度不够，明显感觉到时间不够用。

-----------------

# 2018.8.27-2018.8.31
周一：
收集整理流程初步反馈，已经全部完成统计，安装cadence、eda并进行初始化，尝试配置菜单
周二：
调研cadence，cms使用状况，配置orcad->tc的路径
周三：
打通cadence->tc的路径，配置相关mapping
周四：
对流程进行反馈收集，将反馈需要修改的错误、不清楚信息再次下发，确认cadence->tc路径方法，需要确认下license情况。同时，eda配置好access数据库源与映射，与orcad cis成功进行库替换，支持库选择
周五：
进行orcad和tc集成的用户测试，提前趟了一遍流程，均已集成完毕
> ###  Progress
> 	了解了近一段时间自己需要做什么，需要看什么文档，能帮助team到一个什么地步
> ###  Retrogress
> 	什么都不懂，需要学习的地方太多了。
> 	还是不太熟工具的使用，需要学习使用的地方比较多，稍微扩展的广一点就不知道该找什么文档。

-----------------

