# compile verilog/system verilog design source files
verilog xil_defaultlib  --include "../../../../tor_wizyjny.srcs/sources_1/bd/design_1/ipshared/b65a" --include "../../../../tor_wizyjny.srcs/sources_1/bd/design_1/ipshared/ec67/hdl" --include "../../../../tor_wizyjny.srcs/sources_1/bd/design_1/ipshared/5bb9/hdl/verilog" --include "../../../../tor_wizyjny.srcs/sources_1/bd/design_1/ipshared/70fd/hdl" --include "E:/Xilinx/Vivado/2018.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/sim/modul_puz.v" \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/sim/puz.v" \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/sim/rgb2ycbcr.v" \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/sim/rgb2ycbcr_0.v" \
"../../../../tor_wizyjny.srcs/sim_1/imports/tb_src/hdmi_in.v" \
"../../../../tor_wizyjny.srcs/sim_1/imports/tb_src/hdmi_out.v" \
"../../../../tor_wizyjny.srcs/sim_1/imports/tb_src/tb_hdmi.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
