# basic-verilog
Estudando estruturas simples em verilog
