##########################################################################################
# Data Setup for DC
##########################################################################################
source -e -v ./0_Script/1_run_syn_setup
 
##########################################################################################
# Reading a Verilog RTL File
##########################################################################################
source -e -v ./0_Script/2_run_syn_read_verilog

##########################################################################################
# Explicitly Link the Design and Checks Current Design for Connectivity Hierarchy Issues
##########################################################################################
source -e -v ./0_Script/3_run_syn_link_check

##########################################################################################
# Constrain a Design
##########################################################################################
source -e -v ./0_Script/4_run_syn_constraints

compile_ultra 
##########################################################################################
# Compile
##########################################################################################
#source -e -v ./0_Script/5_run_syn_compile

##########################################################################################
# Report Design (Timing, Area, Constraints, etc.)
##########################################################################################
source -e -v ./0_Script/6_run_syn_report

##########################################################################################
# Write DDC, Netlist and SDC
########################################################################################## 
source -e -v ./0_Script/7_run_syn_write_output

