## Introducción (Añadido)

 [[IC/Tema 1/Introducción|Introducción]]

## Paralelismo (Añadido)
[[Paralelismo]]

## Segmentación 
[[Segmentación]]
![[t1_ganancia 1.png]]


## [[Tipos de riesgos]]
- Riesgos estructurales o colisiones: 
	- Cuando dos instrucciones quieren acceder al mismo recurso 
	- Solución para no detener para cualquier riesgo estructural se hace replicando recursos. Si quiero acceder a un recurso que se está utilizando lo replico. En lugar de tener una memoria en este caso, tengo dos memorias. Una memoria para lectura de instrucciones y otra para datos.

- Riesgo de control 
	- condición de salto. Según el resultado, determina la secuencia de instrucciones que hay que procesar tras ellas.
	- ![[t1_riesgo_control.png]]
	- Soluciones
		- Abortar operaciones ![[t1_riesgo_control 1.png]] (son 3 instrucciones abortadas)
		- NOP o bloqueo![[t1_riesgo_control 2.png]]
		- Delayed branch![[t1_riesgo_control 3.png]]![[t1_riesgo_control 4.png]]
- Riesgo de datos 
	- Se produce por dependencias entre operandos o resultados
	-  Condición de carrera![[t1_condicion_carrera.png]]
	- Soluciones ![[t1_riego_datos_1 3.png]]
		- Detención ![[t1_riego_datos_1 1.png]]
		- NOP![[t1_riego_datos_1 2.png]]
		- Reorganización![[t1_riego_datos_1 4.png]]
		- Adelantamiento o forwarding ![[t1_riego_datos_1 5.png]]

## [[Rendimiento]]

![[t1_rendimiento 1.png]]
Tiempo para arquitecturas capaces de emitir a ejecución varias instrucciones por unidad de tiempo.![[IC/Imagenes/t1_rendimiento_2 1.png]]

### No segmentado
![[Pasted image 20240930132329.png]]
![[IC/Imagenes/t1_rendimiento_2 1.png]]

### Segmentado
![[Pasted image 20240930132353.png]]
![[t1_rendimiento_2 1 1.png]]
### Super escalar
![[Pasted image 20240930132411.png]]

![[t1_rendimiento_2 2.png]]

 Procesadores que codifican varias operaciones en una instrucción (VLIW)![[t1_rendimiento_3.png]]

![[t1_rendimiento_4.png]]
## Arquitecturas vectoriales

### #ILP (paralelismo de datos)
- El procesamiento de instrucciones está #segmentado y se utiliza múltiples unidades funcionales.
- Paralelismo de datos:
	- Cada instrucción vectorial codifica una operación sobre todos los componentes del vector
		- ```
			ADDV V1, V2, V3
				v2 [][][][][][][]
					+ + + + + +
				v3 [][][][][][][]
					= = = = = =
				v1 [][][][][][][]```
				
			Los cálculos son independientes (*Buen rendimiento*). Codificaría 256 operaciones que es el numero de bytes que tiene 
			` CPU = RI x CPI x clk`
			Por lo que, *se reduce el N.º de instrucciones* y *evita el riesgo de control*
- Arquitectura orientada a procesamiento de vectores
	- Suma de vectores
	- Producto de vectores
	- …
- Repertorio de instrucciones especializado
- Se optimiza el uso de memoria usando
	- [[Entrelazado de memoria]]
		- ![[t1_enlazado_memoria.png]]
		- ![[t1_enlazado_memoria 1.png]]
	- [[Acceso a memoria simultáneo o Tipo S]]
		- ![[t1_acceso_simultaneo.png]]
	- [[Acceso a memoria concurrente o Tipo C]]
		- ![[t1_acceso_simultaneo 1.png]]
	- [[Operaciones gather-scatter]]
		- ![[op_gather_scatter.png]]
		- ![[op_gather_scatter 1.png]]
	- [[Enmascaramiento (gestión de matrices dispersas)]]
		- ![[t1_enmascaramiento.png]]
	- [[Rendimiento encadenamiento de cauce]]
		- ![[t1_encadenamiento.png]]

## [[Ejercicios]]