TimeQuest Timing Analyzer report for mp1
Fri Sep 15 00:50:41 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Fri Sep 15 00:50:38 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.58 MHz ; 110.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.957 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.437 ; 3.226 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.437 ; 3.226 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.199 ; 3.017 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.028 ; 2.878 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.995 ; 2.825 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.972 ; 2.793 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.980 ; 2.799 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.325 ; 3.115 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.987 ; 2.856 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.417 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.019 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.858 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.114 ; 2.921 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.323 ; 3.127 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.085 ; 2.925 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.266 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.350 ; 3.157 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.610 ; 3.384 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.314 ; -2.155 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.886 ; -2.669 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.638 ; -2.433 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.478 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.464 ; -2.287 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.443 ; -2.257 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.448 ; -2.260 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.757 ; -2.526 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.435 ; -2.279 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.847 ; -2.594 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.468 ; -2.299 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.314 ; -2.155 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.578 ; -2.378 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.757 ; -2.539 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.531 ; -2.347 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.701 ; -2.485 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.802 ; -2.602 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.749 ; -2.537 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.715 ; 6.656 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.524 ; 6.474 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.057 ; 6.005 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.997 ; 5.971 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.537 ; 6.487 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.523 ; 6.467 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.268 ; 6.249 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.715 ; 6.656 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.335 ; 6.266 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.258 ; 6.174 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.054 ; 5.931 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.004 ; 5.968 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.408 ; 6.302 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.397 ; 6.321 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.005 ; 5.980 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.003 ; 5.988 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.507 ; 6.394 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.553 ; 6.509 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.766 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.735 ; 6.683 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.254 ; 6.179 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.766 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.251 ; 6.207 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.016 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.487 ; 6.407 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.656 ; 6.588 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.495 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.353 ; 6.174 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.757 ; 6.702 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.450 ; 6.368 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.493 ; 6.441 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.186 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.311 ; 6.235 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.587 ; 6.540 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.994 ; 5.970 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.468 ; 6.373 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.696 ; 5.632 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.217 ; 6.167 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.755 ; 5.702 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.696 ; 5.671 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.230 ; 6.180 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.217 ; 6.161 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.957 ; 5.936 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.400 ; 6.341 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.020 ; 5.951 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.946 ; 5.863 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.752 ; 5.632 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.701 ; 5.669 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.106 ; 6.003 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.079 ; 6.003 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.703 ; 5.678 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.703 ; 5.690 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.200 ; 6.090 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.983 ; 5.993 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.694 ; 5.615 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.418 ; 6.366 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.963 ; 5.889 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.449 ; 6.392 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.942 ; 5.897 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.714 ; 5.615 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.184 ; 6.105 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.325 ; 6.257 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.192 ; 6.082 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.038 ; 5.865 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.421 ; 6.366 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.130 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.171 ; 6.118 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.877 ; 5.738 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.995 ; 5.921 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.278 ; 6.230 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.694 ; 5.668 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.164 ; 6.071 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.92 MHz ; 119.92 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.661 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.280 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.204 ; 3.009 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.204 ; 3.009 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.966 ; 2.810 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.801 ; 2.662 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.794 ; 2.635 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.759 ; 2.603 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.779 ; 2.609 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.089 ; 2.905 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.760 ; 2.634 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.167 ; 2.968 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.792 ; 2.662 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.642 ; 2.533 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.900 ; 2.728 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.080 ; 2.911 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.850 ; 2.717 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.019 ; 2.851 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.121 ; 2.930 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.381 ; 3.181 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.177 ; -2.040 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.731 ; -2.530 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.485 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.332 ; -2.166 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.339 ; -2.171 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.309 ; -2.145 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.323 ; -2.145 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.601 ; -2.393 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.289 ; -2.136 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.678 ; -2.456 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.322 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.177 ; -2.040 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.440 ; -2.260 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.595 ; -2.402 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.377 ; -2.218 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.535 ; -2.342 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.652 ; -2.454 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.619 ; -2.417 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.382 ; 6.326 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.173 ; 6.149 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.716 ; 5.660 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.671 ; 5.650 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.209 ; 6.166 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.196 ; 6.147 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.932 ; 5.903 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.382 ; 6.326 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.985 ; 5.900 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.912 ; 5.855 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.717 ; 5.607 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.679 ; 5.659 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.081 ; 5.983 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.043 ; 5.960 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.667 ; 5.627 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.681 ; 5.664 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.163 ; 6.069 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.132 ; 6.136 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.406 ; 6.376 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.370 ; 6.346 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.901 ; 5.822 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.406 ; 6.376 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.901 ; 5.842 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.690 ; 5.596 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.122 ; 6.031 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.264 ; 6.193 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.134 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.008 ; 5.850 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.367 ; 6.298 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.094 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.135 ; 6.086 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.852 ; 5.725 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.947 ; 5.874 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.255 ; 6.209 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.661 ; 5.645 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.120 ; 6.049 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.394 ; 5.339 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.892 ; 5.870 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.439 ; 5.386 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.399 ; 5.378 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.927 ; 5.886 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.914 ; 5.869 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.647 ; 5.619 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.092 ; 6.040 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.696 ; 5.614 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.626 ; 5.571 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.443 ; 5.339 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.407 ; 5.388 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.804 ; 5.712 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.751 ; 5.672 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.394 ; 5.355 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.412 ; 5.396 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.882 ; 5.793 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.607 ; 5.661 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.387 ; 5.327 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.080 ; 6.057 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.636 ; 5.561 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.116 ; 6.087 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.618 ; 5.561 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.415 ; 5.327 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.847 ; 5.760 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.961 ; 5.893 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.858 ; 5.745 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.719 ; 5.568 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.059 ; 5.994 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.801 ; 5.711 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.839 ; 5.792 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.569 ; 5.449 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.659 ; 5.590 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.970 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.387 ; 5.372 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.842 ; 5.775 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.432 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.253 ; 2.221 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.253 ; 2.221 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.039 ; 2.017 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.914 ; 1.915 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.959 ; 1.941 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.911 ; 1.904 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.929 ; 1.912 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.124 ; 2.115 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.869 ; 1.891 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.176 ; 2.153 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.907 ; 1.910 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.791 ; 1.799 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.014 ; 1.998 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.122 ; 2.090 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.923 ; 1.939 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.060 ; 2.056 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.176 ; 2.158 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.417 ; 2.389 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.477 ; -1.471 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.931 ; -1.899 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.713 ; -1.679 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.596 ; -1.583 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.649 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.607 ; -1.598 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.619 ; -1.602 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.794 ; -1.771 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.550 ; -1.558 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.844 ; -1.808 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.589 ; -1.578 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.477 ; -1.471 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.703 ; -1.686 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.792 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.603 ; -1.605 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.732 ; -1.715 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.858 ; -1.840 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.859 ; -1.833 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.730 ; 4.789 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.571 ; 4.614 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.214 ; 4.221 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.605 ; 4.659 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.592 ; 4.640 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.355 ; 4.374 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.730 ; 4.789 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.404 ; 4.413 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.362 ; 4.330 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.161 ; 4.113 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.208 ; 4.183 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.485 ; 4.507 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.449 ; 4.458 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.166 ; 4.175 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.162 ; 4.157 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.552 ; 4.580 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.511 ; 4.492 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.775 ; 4.833 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.750 ; 4.814 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.324 ; 4.322 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.775 ; 4.833 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.311 ; 4.332 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.199 ; 4.152 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.464 ; 4.478 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.551 ; 4.572 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.485 ; 4.484 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.379 ; 4.333 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.648 ; 4.693 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.451 ; 4.474 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.505 ; 4.521 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.263 ; 4.230 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.384 ; 4.382 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.640 ; 4.687 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.205 ; 4.233 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.535 ; 4.558 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.954 ; 3.909 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.361 ; 4.401 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.994 ; 3.992 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.005 ; 4.012 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.393 ; 4.443 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.380 ; 4.425 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.140 ; 4.157 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.513 ; 4.568 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.186 ; 4.193 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.148 ; 4.116 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.954 ; 3.909 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.001 ; 3.978 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.279 ; 4.298 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.229 ; 4.237 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.959 ; 3.969 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.957 ; 3.953 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.342 ; 4.367 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.110 ; 4.100 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.991 ; 3.948 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.531 ; 4.591 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.127 ; 4.124 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.556 ; 4.610 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.098 ; 4.117 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.991 ; 3.948 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.258 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.325 ; 4.345 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.279 ; 4.277 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.162 ; 4.118 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.418 ; 4.460 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.231 ; 4.252 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.282 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.168 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.427 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.996 ; 4.021 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.326 ; 4.346 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.957 ; 0.187 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 0.957 ; 0.187 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.437 ; 3.226 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.437 ; 3.226 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.199 ; 3.017 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.028 ; 2.878 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.995 ; 2.825 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.972 ; 2.793 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.980 ; 2.799 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.325 ; 3.115 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.987 ; 2.856 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.417 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.019 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.858 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.114 ; 2.921 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.323 ; 3.127 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.085 ; 2.925 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.266 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.350 ; 3.157 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.610 ; 3.384 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.477 ; -1.471 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.931 ; -1.899 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.713 ; -1.679 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.596 ; -1.583 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.649 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.607 ; -1.598 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.619 ; -1.602 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.794 ; -1.771 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.550 ; -1.558 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.844 ; -1.808 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.589 ; -1.578 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.477 ; -1.471 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.703 ; -1.686 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.792 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.603 ; -1.605 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.732 ; -1.715 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.858 ; -1.840 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.859 ; -1.833 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.715 ; 6.656 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.524 ; 6.474 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.057 ; 6.005 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.997 ; 5.971 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.537 ; 6.487 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.523 ; 6.467 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.268 ; 6.249 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.715 ; 6.656 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.335 ; 6.266 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.258 ; 6.174 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.054 ; 5.931 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.004 ; 5.968 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.408 ; 6.302 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.397 ; 6.321 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.005 ; 5.980 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.003 ; 5.988 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.507 ; 6.394 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.553 ; 6.509 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.766 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.735 ; 6.683 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.254 ; 6.179 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.766 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.251 ; 6.207 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.016 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.487 ; 6.407 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.656 ; 6.588 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.495 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.353 ; 6.174 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.757 ; 6.702 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.450 ; 6.368 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.493 ; 6.441 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.186 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.311 ; 6.235 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.587 ; 6.540 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.994 ; 5.970 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.468 ; 6.373 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.954 ; 3.909 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.361 ; 4.401 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 3.994 ; 3.992 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.005 ; 4.012 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.393 ; 4.443 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.380 ; 4.425 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.140 ; 4.157 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.513 ; 4.568 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.186 ; 4.193 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.148 ; 4.116 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.954 ; 3.909 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.001 ; 3.978 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.279 ; 4.298 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.229 ; 4.237 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.959 ; 3.969 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.957 ; 3.953 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.342 ; 4.367 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.110 ; 4.100 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.991 ; 3.948 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.531 ; 4.591 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.127 ; 4.124 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.556 ; 4.610 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.098 ; 4.117 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.991 ; 3.948 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.258 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.325 ; 4.345 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.279 ; 4.277 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.162 ; 4.118 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.418 ; 4.460 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.231 ; 4.252 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.282 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.168 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.427 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.996 ; 4.021 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.326 ; 4.346 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 817027   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 817027   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Fri Sep 15 00:50:37 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 0.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.957               0.000 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.661               0.000 clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.280               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.432               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Fri Sep 15 00:50:41 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


