EDA应用技术基于QUARTUS PRIME的数字系统VERILOG HDL设计实例详解(第3版) PDF下载 周润景 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712134898
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712134898
<p>书名:EDA应用技术基于QUARTUS PRIME的数字系统VERILOG HDL设计实例详解(第3版)</p><p>作者:周润景</p><p>页数:472</p><p>定价:¥99.0</p><p>出版社:电子工业出版社</p><p>出版日期:2017-02-01</p><p>ISBN:9787121348983</p><p><h2>本书特色</h2></p>[<p>
本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的Quartus  Prime 16.1 FPGA/CPLD设计软件。本书由浅入深地介绍了利用Quartus  Prime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。
                                        </p>]<p><h2>内容简介</h2></p>[<p>本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的Quartus  Prime 16.1 FPGA/CPLD设计软件。本书由浅入深地介绍了利用Quartus  Prime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子很好丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。</p>]<p><h2>作者简介</h2></p>[<p>周润景教授，中国电子学会高级会员，IEEE/EMBS会员，国家自然科学基金项目"高速数字系统的信号与电源完整性联合设计与优化”等多项***、省部级科研项目负责人，主要从事模式识别与智能系统、控制工程的研究与教学工作，具有丰富的教学与科研经验。</p>]<p><h2>目录</h2></p>
    第1章  Quartus Prime开发流程1．1  Quartus Prime软件综述1．2  设计输入1．3  约束输入1．4  综合1．5  布局布线1．6  仿真1．7  编程与配置第2章   Quartus Prime的使用2．1  原理图和图表模块编辑2．2  文本编辑2．3  混合编辑（自底向上设计）2．4  混合编辑（自顶向下设计）第3章  第三方EDA工具的使用3．1  第三方EDA工具简介3．2  ModelSim仿真工具的使用3．2．1  仿真简介3．2．2  ModelSim简介3．2．3  使用ModelSim进行功能仿真3．2．4  使用ModelSim进行时序仿真3．2．5  在Quartus Prime中调用ModelSim进行仿真3．2．6  ModelSim仿真工具的高级应用3．3  Synplify Premier综合工具的使用3．3．1  Synplify/Synplify Pro/Synplify Premier简介3．3．2  Synplify Premier综合流程3．3．3  Synplify Premier的其他综合技巧第4章   Verilog HDL语言概述及基本要素4．1  Verilog HDL语言简介4．2  Verilog HDL设计流程4．3  程序模块的说明4．4  Verilog HDL 的层次化设计4．5  时延4．6  Verilog HDL 语言的描述形式4．7  Verilog HDL语言基本要素4．7．1  标志符4．7．2  注释4．7．3  格式4．7．4  系统任务和函数4．7．5  编译指令4．7．6  逻辑数值 4．7．7  常量 4．7．8  数据类型 4．7．9  运算符和表达式 第5章  行为描述语句5．1  触发事件控制5．2  条件语句5．3  循环语句5．4  逻辑验证与Testbench编写5．5  状态机第6章  门电路设计范例6．1  与非门电路6．2  或非门电路6．3  异或门电路6．4  三态门电路6．5  单向总线缓冲器6．6  双向总线缓冲器6．7  使用always 过程语句描述的简单算术逻辑单元第7章  组合逻辑电路设计范例7．1  编码器7．1．1  8线―3线编码器7．1．2  8线―3线优先编码器7．2  译码器7．2．1  3线―8线译码器7．2．2  BCD―七段显示译码器7．3  数据选择器7．3．1  4选1数据选择器7．3．2  8选1数据选择器7．3．3  2选1数据选择器7．4  数据分配器7．5  数值比较器7．6  加法器7．6．1  半加器7．6．2  全加器7．6．3  4位全加器7．6．4  16位加法器7．7  减法器7．7．1  半减器7．7．2  全减器7．7．3  4位全减器7．8  七人投票表决器7．9  乘法器第8章  触发器设计范例8．1  R-S触发器8．2  J-K触发器8．3  D触发器8．4  T触发器第9章  时序逻辑电路设计范例9．1  同步计数器9．1．1  同步4位二进制计数器9．1．2  同步二十四进制计数器9．1．3  模为60的BCD码加法计数器9．2  异步计数器9．3  减法计数器9．4  可逆计数器9．5  可变模计数器9．5．1  无置数端的可变模计数器9．5．2  有置数端的可变模计数器9．6  寄存器9．7  锁存器9．8  移位寄存器9．8．1  双向移位寄存器9．8．2  串入/串出移位寄存器9．8．3  串入/并出移位寄存器9．8．4  并入/串出移位寄存器9．9  顺序脉冲发生器9．10  序列信号发生器9．11  分频器9．11．1  偶数分频器9．11．2  奇数分频器9．11．3  半整数分频器第10章  存储器设计范例10．1  只读存储器（ROM）10．2  随机存储器（RAM）10．3  堆栈10．4  FIFO第11章  数字系统设计范例11．1  跑马灯设计11．2  8位数码扫描显示电路设计11．3  4×4键盘扫描电路设计11．4  数字频率计11．5  乒乓游戏机11．6  交通控制器11．7  数字钟11．8  自动售货机11．9  出租车计费器11．10  电梯控制器第12章  可参数化宏模块和IP核的使用12．1  ROM、RAM、FIFO的使用12．2  乘法器和锁相环的使用12．3  正弦信号发生器12．4  NCO IP核的使用第13章  基于FPGA的射频热疗系统13．1  肿瘤热疗的生物学与物理学技术概论13．1．1  热疗的生物学方面13．1．2  热疗的物理技术方面13．2  温度场特性的仿真13．3  射频热疗系统设计13．4  系统硬件电路设计13．4．1  硬件整体结构13．4．2  高精度数字温度传感器DS18B2013．4．3  Cyclone Ⅳ系列FPGA器件的特点13．4．4  Cyclone Ⅳ GX器件的配置电路设计13．4．5  电源电路13．4．6  驱动电路设计13．5  软件实现13．5．1  系统软件设计电路13．5．2  温度测量模块13．5．3  指定温度设置模块13．5．4  控制算法的选择与设计13．5．5  信号调制13．5．6  温度显示模块13．5．7  分频模块13．6  温度场测量与控制的实验13．6．1  实验材料和方法13．6．2  实验结果13．6．3  实验结果分析13．7  结论第14章  基于FPGA的直流电机伺服系统14．1  电机控制发展概况14．2  系统控制原理14．3  算法设计14．4  系统硬件设计原理14．5  系统软件设计原理14．5．1  系统软件设计电路14．5．2  AD1674控制模块14．5．3  ADC0809控制模块14．5．4  反馈控制模块14．5．5  前馈控制模块14．5．6  前馈和反馈量求和模块14．5．7  过电流控制模块14．5．8  PWM波生成模块14．5．9  分频模块14．6  系统调试及结果分析14．6．1  硬件调试14．6．2  可靠性、维修性、安全性分析14．6．3  软件调试14．7  结论
