#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 1266 1266 1
1 279 279 1
2 37 37 0
3 1065 1065 1
4 418 418 1
5 450 450 1
6 279 279 1
7 150 150 0
8 279 279 1
9 566 566 1
10 37 37 0
11 243 243 1
12 816 816 1
13 223 223 1
14 735 735 1
15 474 474 1
16 450 450 1
17 450 450 1
18 37 37 0
19 37 37 0
20 125 125 0
21 37 37 0
22 150 150 0
23 37 37 0
24 150 150 0
25 150 150 0
26 1198 1198 1
27 655 655 1
28 504 504 1
29 125 125 0
30 279 279 1
31 100 100 0
32 37 37 0
33 125 125 0
34 25 25 0
35 125 125 0
36 37 37 0
37 37 37 0
38 37 37 0
39 686 686 1
# Arcs: idS idT delay bandwidth
0 1 4 93
1 0 4 93
0 2 3 37
2 0 3 37
0 3 1 250
3 0 1 250
0 5 4 125
5 0 4 125
0 8 3 93
8 0 3 93
0 31 5 75
31 0 5 75
0 26 6 250
26 0 6 250
0 14 5 187
14 0 5 187
0 27 2 156
27 0 2 156
1 4 1 93
4 1 1 93
1 27 5 93
27 1 5 93
3 6 1 93
6 3 1 93
3 13 2 93
13 3 2 93
3 15 1 156
15 3 1 156
3 18 2 37
18 3 2 37
3 12 6 187
12 3 6 187
3 30 6 93
30 3 6 93
3 39 1 156
39 3 1 156
4 24 6 75
24 4 6 75
4 17 7 125
17 4 7 125
4 26 3 125
26 4 3 125
5 7 1 75
7 5 1 75
5 9 1 125
9 5 1 125
5 27 5 125
27 5 5 125
6 14 1 93
14 6 1 93
6 26 1 93
26 6 1 93
7 11 6 75
11 7 6 75
8 12 3 93
12 8 3 93
8 39 6 93
39 8 6 93
9 10 2 37
10 9 2 37
9 11 1 93
11 9 1 93
9 17 1 125
17 9 1 125
9 20 1 75
20 9 1 75
9 21 2 37
21 9 2 37
9 23 2 37
23 9 2 37
9 37 5 37
37 9 5 37
11 33 4 75
33 11 4 75
12 16 1 125
16 12 1 125
12 19 47 37
19 12 47 37
12 14 1 187
14 12 1 187
12 26 10 187
26 12 10 187
13 36 2 37
36 13 2 37
13 28 3 93
28 13 3 93
14 22 1 75
22 14 1 75
14 32 1 37
32 14 1 37
14 39 6 156
39 14 6 156
15 29 1 75
29 15 1 75
15 35 2 75
35 15 2 75
15 22 2 75
22 15 2 75
15 30 6 93
30 15 6 93
16 25 1 75
25 16 1 75
16 39 7 125
39 16 7 125
16 28 5 125
28 16 5 125
17 27 5 125
27 17 5 125
17 24 7 75
24 17 7 75
20 33 3 50
33 20 3 50
25 26 7 75
26 25 7 75
26 27 4 156
27 26 4 156
26 28 2 156
28 26 2 156
26 39 1 156
39 26 1 156
28 30 2 93
30 28 2 93
28 38 2 37
38 28 2 37
29 35 4 50
35 29 4 50
31 34 5 25
34 31 5 25
