TimeQuest Timing Analyzer report for summ_mod_11
Thu Oct 15 10:57:56 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Setup: 'generator:gen|o_clk'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'generator:gen|o_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'generator:gen|o_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'i_clk'
 30. Slow 1200mV 0C Model Setup: 'generator:gen|o_clk'
 31. Slow 1200mV 0C Model Hold: 'i_clk'
 32. Slow 1200mV 0C Model Hold: 'generator:gen|o_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'generator:gen|o_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'i_clk'
 46. Fast 1200mV 0C Model Setup: 'generator:gen|o_clk'
 47. Fast 1200mV 0C Model Hold: 'i_clk'
 48. Fast 1200mV 0C Model Hold: 'generator:gen|o_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'generator:gen|o_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; summ_mod_11                                                       ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; generator:gen|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { generator:gen|o_clk } ;
; i_clk               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }               ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 449.24 MHz ; 250.0 MHz       ; i_clk               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 834.72 MHz ; 500.0 MHz       ; generator:gen|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; i_clk               ; -1.226 ; -11.036       ;
; generator:gen|o_clk ; -0.198 ; -0.733        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; i_clk               ; 0.025 ; 0.000         ;
; generator:gen|o_clk ; 0.358 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; i_clk               ; -3.000 ; -13.000            ;
; generator:gen|o_clk ; -1.000 ; -16.000            ;
+---------------------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                      ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; -1.226 ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.157      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.021      ;
; -1.082 ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.013      ;
; -1.075 ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 2.006      ;
; -1.036 ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.967      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.947 ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.878      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.940 ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.871      ;
; -0.934 ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.865      ;
; -0.927 ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.858      ;
; -0.924 ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.855      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.900 ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.831      ;
; -0.831 ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.762      ;
; -0.828 ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.759      ;
; -0.808 ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.739      ;
; -0.802 ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.733      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.798 ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.729      ;
; -0.795 ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.726      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.723      ;
; -0.773 ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.704      ;
; -0.715 ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.646      ;
; -0.707 ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.638      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.693 ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.624      ;
; -0.679 ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.610      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.670 ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.601      ;
; -0.599 ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.530      ;
; -0.563 ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.494      ;
; -0.483 ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.414      ;
; -0.447 ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 1.378      ;
; -0.153 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.500        ; 2.089      ; 2.926      ;
; -0.051 ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.064     ; 0.982      ;
; 0.373  ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 1.000        ; 2.089      ; 2.900      ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'generator:gen|o_clk'                                                                              ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; -0.198 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.130      ;
; -0.198 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.130      ;
; -0.198 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.130      ;
; -0.150 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.082      ;
; -0.146 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.078      ;
; -0.102 ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.034      ;
; -0.102 ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 1.034      ;
; -0.075 ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.062     ; 1.008      ;
; -0.064 ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.996      ;
; -0.064 ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.996      ;
; 0.000  ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.932      ;
; 0.004  ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.928      ;
; 0.073  ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.859      ;
; 0.074  ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.858      ;
; 0.077  ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.855      ;
; 0.078  ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.854      ;
; 0.080  ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.852      ;
; 0.080  ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.062     ; 0.853      ;
; 0.084  ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.848      ;
; 0.085  ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.847      ;
; 0.094  ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.838      ;
; 0.094  ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.838      ;
; 0.096  ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.836      ;
; 0.098  ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.834      ;
; 0.106  ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.062     ; 0.827      ;
; 0.211  ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.721      ;
; 0.212  ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.720      ;
; 0.213  ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.719      ;
; 0.223  ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.062     ; 0.710      ;
; 0.230  ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.063     ; 0.702      ;
; 0.296  ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.062     ; 0.637      ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                      ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; 0.025 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.000        ; 2.165      ; 2.576      ;
; 0.376 ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.597      ;
; 0.555 ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.776      ;
; 0.555 ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.776      ;
; 0.557 ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.778      ;
; 0.559 ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.780      ;
; 0.559 ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.781      ;
; 0.564 ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.785      ;
; 0.570 ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 0.791      ;
; 0.613 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; -0.500       ; 2.165      ; 2.664      ;
; 0.829 ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.050      ;
; 0.830 ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.051      ;
; 0.833 ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.054      ;
; 0.837 ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.058      ;
; 0.839 ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.060      ;
; 0.839 ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.060      ;
; 0.845 ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.066      ;
; 0.846 ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.067      ;
; 0.847 ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.070      ;
; 0.939 ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.160      ;
; 0.940 ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.161      ;
; 0.941 ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.162      ;
; 0.942 ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.163      ;
; 0.949 ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.170      ;
; 0.949 ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.170      ;
; 0.951 ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.172      ;
; 0.951 ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.172      ;
; 0.958 ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.179      ;
; 0.959 ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.180      ;
; 0.960 ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.181      ;
; 0.961 ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.182      ;
; 1.051 ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.272      ;
; 1.052 ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.273      ;
; 1.053 ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.274      ;
; 1.054 ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.275      ;
; 1.061 ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.282      ;
; 1.063 ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.284      ;
; 1.070 ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.291      ;
; 1.072 ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.293      ;
; 1.163 ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.384      ;
; 1.165 ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.386      ;
; 1.173 ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.394      ;
; 1.175 ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.396      ;
; 1.207 ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.428      ;
; 1.207 ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.428      ;
; 1.207 ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.428      ;
; 1.207 ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.428      ;
; 1.207 ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.428      ;
; 1.220 ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.441      ;
; 1.297 ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.518      ;
; 1.299 ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.520      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.389 ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.610      ;
; 1.392 ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.613      ;
; 1.399 ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.620      ;
; 1.399 ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.620      ;
; 1.399 ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.620      ;
; 1.399 ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.620      ;
; 1.401 ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.622      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.714      ;
; 1.496 ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.717      ;
; 1.532 ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.753      ;
; 1.532 ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.753      ;
; 1.532 ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.753      ;
; 1.534 ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.755      ;
; 1.541 ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.762      ;
; 1.541 ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.762      ;
; 1.543 ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.764      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.654 ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.875      ;
; 1.657 ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.064      ; 1.878      ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'generator:gen|o_clk'                                                                              ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.383 ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.603      ;
; 0.395 ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.614      ;
; 0.397 ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.617      ;
; 0.400 ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.620      ;
; 0.401 ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.621      ;
; 0.485 ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.705      ;
; 0.485 ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.705      ;
; 0.495 ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.715      ;
; 0.495 ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.715      ;
; 0.505 ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.725      ;
; 0.508 ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.728      ;
; 0.523 ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.743      ;
; 0.525 ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.745      ;
; 0.529 ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.748      ;
; 0.532 ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.752      ;
; 0.539 ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.759      ;
; 0.540 ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.759      ;
; 0.544 ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.764      ;
; 0.574 ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.582 ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.802      ;
; 0.605 ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.825      ;
; 0.609 ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.829      ;
; 0.636 ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.856      ;
; 0.710 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.930      ;
; 0.714 ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.934      ;
; 0.714 ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.934      ;
; 0.735 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.062      ; 0.954      ;
; 0.778 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 0.998      ;
; 0.814 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 1.034      ;
; 0.814 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.063      ; 1.034      ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|o_clk|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|o_clk|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'generator:gen|o_clk'                                                          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; generator:gen|o_clk ; 2.236 ; 2.679 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; generator:gen|o_clk ; -1.524 ; -1.944 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 4.559 ; 4.568 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 5.715 ; 5.739 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 5.440 ; 5.461 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 5.679 ; 5.654 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 5.715 ; 5.739 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 5.636 ; 5.641 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 5.444 ; 5.458 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 5.405 ; 5.422 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 5.559 ; 5.581 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 4.763 ; 4.766 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 4.739 ; 4.734 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 4.617 ; 4.632 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 4.763 ; 4.766 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 4.574 ; 4.590 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 2.720 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 2.761 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 4.447 ; 4.455 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 4.939 ; 4.946 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 4.939 ; 4.983 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 5.156 ; 5.200 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 5.193 ; 5.306 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 5.103 ; 5.149 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 4.983 ; 4.974 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 4.956 ; 4.946 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 5.005 ; 4.994 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 4.460 ; 4.475 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 4.618 ; 4.613 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 4.501 ; 4.515 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 4.642 ; 4.644 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 4.460 ; 4.475 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 2.693 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 2.732 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 505.56 MHz ; 250.0 MHz       ; i_clk               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 927.64 MHz ; 500.0 MHz       ; generator:gen|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; i_clk               ; -0.978 ; -8.934        ;
; generator:gen|o_clk ; -0.078 ; -0.217        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; i_clk               ; 0.010 ; 0.000         ;
; generator:gen|o_clk ; 0.311 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; i_clk               ; -3.000 ; -13.000           ;
; generator:gen|o_clk ; -1.000 ; -16.000           ;
+---------------------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                       ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; -0.978 ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.916      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.884 ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.822      ;
; -0.853 ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.791      ;
; -0.847 ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.785      ;
; -0.815 ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.753      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.760 ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.698      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.754 ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.692      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.721 ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.659      ;
; -0.720 ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.658      ;
; -0.719 ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.657      ;
; -0.699 ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.637      ;
; -0.628 ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.566      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.627 ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.565      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.625 ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.563      ;
; -0.620 ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.558      ;
; -0.599 ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.537      ;
; -0.590 ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.528      ;
; -0.585 ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.523      ;
; -0.581 ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.519      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.535 ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.473      ;
; -0.520 ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.458      ;
; -0.514 ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.452      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.509 ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.447      ;
; -0.490 ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.428      ;
; -0.420 ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.358      ;
; -0.390 ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.328      ;
; -0.320 ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.258      ;
; -0.290 ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 1.228      ;
; -0.044 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.500        ; 1.923      ; 2.632      ;
; 0.068  ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.057     ; 0.870      ;
; 0.470  ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 1.000        ; 1.923      ; 2.618      ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'generator:gen|o_clk'                                                                               ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; -0.078 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 1.017      ;
; -0.078 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 1.017      ;
; -0.061 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 1.000      ;
; -0.015 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.954      ;
; -0.011 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.950      ;
; 0.012  ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.927      ;
; 0.012  ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.927      ;
; 0.045  ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.894      ;
; 0.056  ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.883      ;
; 0.057  ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.882      ;
; 0.106  ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.833      ;
; 0.117  ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.822      ;
; 0.173  ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.766      ;
; 0.173  ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.766      ;
; 0.179  ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.760      ;
; 0.181  ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.758      ;
; 0.183  ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.756      ;
; 0.184  ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.755      ;
; 0.185  ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.754      ;
; 0.186  ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.753      ;
; 0.191  ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.748      ;
; 0.192  ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.747      ;
; 0.201  ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.738      ;
; 0.203  ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.736      ;
; 0.204  ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.735      ;
; 0.292  ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.647      ;
; 0.300  ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.639      ;
; 0.301  ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.638      ;
; 0.309  ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.630      ;
; 0.316  ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.623      ;
; 0.377  ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.056     ; 0.562      ;
+--------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                       ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; 0.010 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.000        ; 1.990      ; 2.354      ;
; 0.335 ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.536      ;
; 0.498 ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.699      ;
; 0.499 ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.700      ;
; 0.501 ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.702      ;
; 0.501 ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.702      ;
; 0.502 ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.703      ;
; 0.503 ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.704      ;
; 0.507 ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.708      ;
; 0.511 ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.712      ;
; 0.535 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; -0.500       ; 1.990      ; 2.379      ;
; 0.742 ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.943      ;
; 0.744 ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.945      ;
; 0.744 ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.945      ;
; 0.747 ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.948      ;
; 0.750 ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.951      ;
; 0.750 ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.951      ;
; 0.751 ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.952      ;
; 0.751 ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.952      ;
; 0.752 ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.953      ;
; 0.757 ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.958      ;
; 0.757 ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.958      ;
; 0.759 ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 0.960      ;
; 0.831 ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.032      ;
; 0.833 ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.034      ;
; 0.838 ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.039      ;
; 0.840 ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.041      ;
; 0.840 ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.041      ;
; 0.840 ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.041      ;
; 0.846 ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.047      ;
; 0.847 ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.048      ;
; 0.848 ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.049      ;
; 0.853 ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.054      ;
; 0.855 ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.056      ;
; 0.927 ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.128      ;
; 0.929 ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.130      ;
; 0.934 ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.135      ;
; 0.936 ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.137      ;
; 0.936 ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.137      ;
; 0.942 ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.143      ;
; 0.943 ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.144      ;
; 0.949 ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.150      ;
; 1.025 ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.226      ;
; 1.032 ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.233      ;
; 1.032 ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.233      ;
; 1.039 ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.240      ;
; 1.088 ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.289      ;
; 1.088 ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.289      ;
; 1.088 ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.289      ;
; 1.088 ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.289      ;
; 1.088 ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.289      ;
; 1.108 ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.309      ;
; 1.159 ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.360      ;
; 1.170 ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.371      ;
; 1.248 ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.449      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.256 ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.457      ;
; 1.259 ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.460      ;
; 1.259 ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.460      ;
; 1.259 ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.460      ;
; 1.259 ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.460      ;
; 1.264 ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.465      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.346 ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.547      ;
; 1.354 ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.555      ;
; 1.374 ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.575      ;
; 1.379 ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.580      ;
; 1.385 ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.586      ;
; 1.385 ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.586      ;
; 1.385 ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.586      ;
; 1.390 ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.591      ;
; 1.390 ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.591      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.493 ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.501 ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.057      ; 1.702      ;
+-------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'generator:gen|o_clk'                                                                               ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; 0.311 ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.346 ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.546      ;
; 0.352 ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.552      ;
; 0.358 ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.558      ;
; 0.362 ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.562      ;
; 0.364 ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.564      ;
; 0.437 ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.637      ;
; 0.437 ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.637      ;
; 0.444 ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.644      ;
; 0.444 ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.644      ;
; 0.455 ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.655      ;
; 0.457 ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.657      ;
; 0.480 ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.680      ;
; 0.482 ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.682      ;
; 0.482 ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.682      ;
; 0.491 ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.691      ;
; 0.492 ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.692      ;
; 0.499 ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.699      ;
; 0.515 ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.715      ;
; 0.524 ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.724      ;
; 0.540 ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.740      ;
; 0.545 ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.745      ;
; 0.572 ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.772      ;
; 0.641 ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.841      ;
; 0.641 ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.841      ;
; 0.647 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.847      ;
; 0.672 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.872      ;
; 0.706 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.906      ;
; 0.730 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.930      ;
; 0.730 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.056      ; 0.930      ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|o_clk|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|o_clk|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'generator:gen|o_clk'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; generator:gen|o_clk ; 1.984 ; 2.370 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; generator:gen|o_clk ; -1.348 ; -1.702 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 4.299 ; 4.284 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 5.310 ; 5.359 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 5.064 ; 5.100 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 5.280 ; 5.307 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 5.310 ; 5.359 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 5.231 ; 5.274 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 5.064 ; 5.099 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 5.032 ; 5.068 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 5.191 ; 5.180 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 4.490 ; 4.459 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 4.467 ; 4.435 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 4.352 ; 4.337 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 4.490 ; 4.459 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 4.308 ; 4.302 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 2.660 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 2.678 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 4.197 ; 4.182 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 4.628 ; 4.663 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 4.632 ; 4.695 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 4.830 ; 4.899 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 4.863 ; 4.970 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 4.783 ; 4.853 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 4.648 ; 4.685 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 4.628 ; 4.663 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 4.706 ; 4.665 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 4.206 ; 4.200 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 4.358 ; 4.327 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 4.248 ; 4.233 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 4.380 ; 4.350 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 4.206 ; 4.200 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 2.635 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 2.652 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; i_clk               ; -0.244 ; -1.513        ;
; generator:gen|o_clk ; 0.328  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; i_clk               ; -0.048 ; -0.048        ;
; generator:gen|o_clk ; 0.187  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; i_clk               ; -3.000 ; -13.620           ;
; generator:gen|o_clk ; -1.000 ; -16.000           ;
+---------------------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                       ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; -0.244 ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.194      ;
; -0.164 ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.114      ;
; -0.159 ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.109      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.091      ;
; -0.126 ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.076      ;
; -0.083 ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.033      ;
; -0.071 ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.021      ;
; -0.067 ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.017      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.061 ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.011      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 1.006      ;
; -0.029 ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.979      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.973      ;
; -0.019 ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.969      ;
; -0.016 ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.966      ;
; -0.015 ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.965      ;
; 0.001  ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.949      ;
; 0.003  ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.947      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.918      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.914      ;
; 0.039  ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.911      ;
; 0.046  ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.904      ;
; 0.049  ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.901      ;
; 0.053  ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.897      ;
; 0.069  ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.881      ;
; 0.076  ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.500        ; 1.196      ; 1.702      ;
; 0.087  ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.863      ;
; 0.087  ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.863      ;
; 0.087  ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.863      ;
; 0.087  ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.863      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.862      ;
; 0.107  ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.843      ;
; 0.137  ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.813      ;
; 0.175  ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.775      ;
; 0.205  ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.745      ;
; 0.411  ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 1.000        ; -0.037     ; 0.539      ;
; 0.663  ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 1.000        ; 1.196      ; 1.615      ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'generator:gen|o_clk'                                                                              ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; 0.328 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.623      ;
; 0.343 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.608      ;
; 0.343 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.608      ;
; 0.354 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.597      ;
; 0.355 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.596      ;
; 0.391 ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.560      ;
; 0.391 ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.560      ;
; 0.398 ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.405 ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408 ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.444 ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.507      ;
; 0.445 ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.506      ;
; 0.479 ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.472      ;
; 0.481 ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.470      ;
; 0.482 ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.469      ;
; 0.484 ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.467      ;
; 0.486 ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.465      ;
; 0.487 ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.464      ;
; 0.491 ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.460      ;
; 0.491 ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.460      ;
; 0.492 ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.459      ;
; 0.493 ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.458      ;
; 0.494 ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.457      ;
; 0.496 ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.455      ;
; 0.497 ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.454      ;
; 0.559 ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.392      ;
; 0.560 ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.391      ;
; 0.564 ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.387      ;
; 0.565 ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.386      ;
; 0.568 ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.383      ;
; 0.601 ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 1.000        ; -0.036     ; 0.350      ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                        ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+
; -0.048 ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; 0.000        ; 1.241      ; 1.412      ;
; 0.196  ; generator:gen|counter[8] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.317      ;
; 0.297  ; generator:gen|counter[3] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; generator:gen|counter[1] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; generator:gen|counter[6] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; generator:gen|counter[7] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; generator:gen|counter[2] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; generator:gen|counter[4] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.421      ;
; 0.303  ; generator:gen|counter[5] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; generator:gen|counter[0] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.446  ; generator:gen|counter[1] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; generator:gen|counter[3] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; generator:gen|counter[7] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.568      ;
; 0.451  ; generator:gen|counter[0] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; generator:gen|counter[5] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.573      ;
; 0.454  ; generator:gen|counter[0] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.575      ;
; 0.456  ; generator:gen|counter[6] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; generator:gen|counter[2] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; generator:gen|counter[4] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; generator:gen|counter[6] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; generator:gen|counter[2] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; generator:gen|counter[4] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.582      ;
; 0.509  ; generator:gen|counter[1] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; generator:gen|counter[3] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.630      ;
; 0.512  ; generator:gen|counter[1] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; generator:gen|counter[3] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.633      ;
; 0.515  ; generator:gen|counter[5] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.636      ;
; 0.517  ; generator:gen|counter[0] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; generator:gen|counter[5] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.639      ;
; 0.520  ; generator:gen|counter[0] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.641      ;
; 0.523  ; generator:gen|counter[2] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; generator:gen|counter[4] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.645      ;
; 0.526  ; generator:gen|counter[2] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; generator:gen|counter[4] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.648      ;
; 0.572  ; generator:gen|o_clk      ; generator:gen|o_clk      ; generator:gen|o_clk ; i_clk       ; -0.500       ; 1.241      ; 1.532      ;
; 0.575  ; generator:gen|counter[1] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.696      ;
; 0.575  ; generator:gen|counter[3] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.696      ;
; 0.578  ; generator:gen|counter[1] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.699      ;
; 0.578  ; generator:gen|counter[3] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.699      ;
; 0.583  ; generator:gen|counter[0] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.704      ;
; 0.586  ; generator:gen|counter[0] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.707      ;
; 0.589  ; generator:gen|counter[2] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.710      ;
; 0.592  ; generator:gen|counter[2] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.713      ;
; 0.639  ; generator:gen|counter[5] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.760      ;
; 0.639  ; generator:gen|counter[5] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.760      ;
; 0.639  ; generator:gen|counter[5] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.760      ;
; 0.639  ; generator:gen|counter[5] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.760      ;
; 0.639  ; generator:gen|counter[5] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.760      ;
; 0.641  ; generator:gen|counter[1] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.762      ;
; 0.644  ; generator:gen|counter[1] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.765      ;
; 0.649  ; generator:gen|counter[0] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.770      ;
; 0.651  ; generator:gen|counter[5] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.772      ;
; 0.652  ; generator:gen|counter[0] ; generator:gen|counter[8] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.773      ;
; 0.690  ; generator:gen|counter[1] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.811      ;
; 0.694  ; generator:gen|counter[1] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.815      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[7] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.737  ; generator:gen|counter[8] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.858      ;
; 0.741  ; generator:gen|counter[8] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.862      ;
; 0.743  ; generator:gen|counter[4] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.864      ;
; 0.743  ; generator:gen|counter[4] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.864      ;
; 0.743  ; generator:gen|counter[4] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.864      ;
; 0.743  ; generator:gen|counter[4] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.864      ;
; 0.747  ; generator:gen|counter[4] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.868      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[6] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.792  ; generator:gen|counter[7] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.913      ;
; 0.796  ; generator:gen|counter[7] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.917      ;
; 0.817  ; generator:gen|counter[3] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.938      ;
; 0.817  ; generator:gen|counter[3] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.938      ;
; 0.817  ; generator:gen|counter[3] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.938      ;
; 0.820  ; generator:gen|counter[2] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.941      ;
; 0.820  ; generator:gen|counter[2] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.941      ;
; 0.821  ; generator:gen|counter[3] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.942      ;
; 0.824  ; generator:gen|counter[2] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.945      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[0] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[2] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[3] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[4] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[5] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.876  ; generator:gen|counter[6] ; generator:gen|counter[1] ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 0.997      ;
; 0.880  ; generator:gen|counter[6] ; generator:gen|o_clk      ; i_clk               ; i_clk       ; 0.000        ; 0.037      ; 1.001      ;
+--------+--------------------------+--------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'generator:gen|o_clk'                                                                               ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; OF~reg0         ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.202 ; state.s_seventh ; state.s_eighth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.322      ;
; 0.207 ; state.s_ninth   ; state.s_tenth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.327      ;
; 0.211 ; state.s_fourth  ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.331      ;
; 0.212 ; state.s_fourth  ; state.s_fifth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; state.s_null    ; state.s_first   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.334      ;
; 0.257 ; state.s_first   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; state.s_first   ; state.s_second  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.379      ;
; 0.261 ; state.s_fifth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.381      ;
; 0.265 ; state.s_fifth   ; state.s_sixth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.385      ;
; 0.270 ; state.s_eighth  ; state.s_ninth   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; state.s_eighth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; state.s_third   ; state.s_fourth  ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; state.s_eighth  ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; state.s_second  ; state.s_third   ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.393      ;
; 0.277 ; state.s_tenth   ; state.s_null    ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; state.s_null    ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; state.s_ninth   ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.398      ;
; 0.280 ; state.s_sixth   ; state.s_seventh ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.400      ;
; 0.308 ; state.s_tenth   ; OF~reg0         ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.428      ;
; 0.314 ; state.s_fifth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.323 ; state.s_null    ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; state.s_seventh ; out_cnt[3]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.448      ;
; 0.342 ; state.s_third   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.462      ;
; 0.374 ; state.s_fourth  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.494      ;
; 0.387 ; state.s_ninth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.507      ;
; 0.387 ; state.s_sixth   ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.507      ;
; 0.388 ; state.s_sixth   ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.508      ;
; 0.416 ; state.s_sixth   ; out_cnt[2]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.536      ;
; 0.439 ; state.s_second  ; out_cnt[0]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; state.s_second  ; out_cnt[1]~reg0 ; generator:gen|o_clk ; generator:gen|o_clk ; 0.000        ; 0.036      ; 0.560      ;
+-------+-----------------+-----------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; generator:gen|o_clk         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; gen|o_clk|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[0]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[1]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[2]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[3]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[4]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[5]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[6]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[7]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|counter[8]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; generator:gen|o_clk         ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[0]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[1]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[2]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[3]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[4]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[5]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[6]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[7]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|counter[8]|clk          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; gen|o_clk|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'generator:gen|o_clk'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0                    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null               ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth              ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; generator:gen|o_clk ; Rise       ; gen|o_clk|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; gen|o_clk~clkctrl|outclk   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; OF~reg0|clk                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[0]~reg0|clk        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[1]~reg0|clk        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[2]~reg0|clk        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; out_cnt[3]~reg0|clk        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_eighth|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fifth|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_first|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_fourth|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_ninth|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_null|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_second|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_seventh|clk        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_sixth|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_tenth|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; generator:gen|o_clk ; Rise       ; state.s_third|clk          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; generator:gen|o_clk ; 1.245 ; 1.820 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; generator:gen|o_clk ; -0.852 ; -1.416 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 2.705 ; 2.756 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 3.439 ; 3.374 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 3.263 ; 3.222 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 3.421 ; 3.330 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 3.439 ; 3.374 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 3.373 ; 3.315 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 3.268 ; 3.221 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 3.241 ; 3.202 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 3.286 ; 3.336 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 2.817 ; 2.882 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 2.801 ; 2.852 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 2.737 ; 2.792 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 2.817 ; 2.882 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 2.719 ; 2.775 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 1.660 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 1.753 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 2.640 ; 2.690 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 2.958 ; 2.906 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 2.958 ; 2.927 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 3.099 ; 3.054 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 3.118 ; 3.119 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 3.052 ; 3.010 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 2.996 ; 2.920 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 2.982 ; 2.906 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 2.960 ; 3.002 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 2.654 ; 2.708 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 2.733 ; 2.782 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 2.672 ; 2.724 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 2.748 ; 2.811 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 2.654 ; 2.708 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 1.645 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 1.735 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+----------------------+---------+--------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -1.226  ; -0.048 ; N/A      ; N/A     ; -3.000              ;
;  generator:gen|o_clk ; -0.198  ; 0.187  ; N/A      ; N/A     ; -1.000              ;
;  i_clk               ; -1.226  ; -0.048 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS      ; -11.769 ; -0.048 ; 0.0      ; 0.0     ; -29.62              ;
;  generator:gen|o_clk ; -0.733  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  i_clk               ; -11.036 ; -0.048 ; N/A      ; N/A     ; -13.620             ;
+----------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; generator:gen|o_clk ; 2.236 ; 2.679 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; generator:gen|o_clk ; -0.852 ; -1.416 ; Rise       ; generator:gen|o_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 4.559 ; 4.568 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 5.715 ; 5.739 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 5.440 ; 5.461 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 5.679 ; 5.654 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 5.715 ; 5.739 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 5.636 ; 5.641 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 5.444 ; 5.458 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 5.405 ; 5.422 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 5.559 ; 5.581 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 4.763 ; 4.766 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 4.739 ; 4.734 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 4.617 ; 4.632 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 4.763 ; 4.766 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 4.574 ; 4.590 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 2.720 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 2.761 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; OF          ; generator:gen|o_clk ; 2.640 ; 2.690 ; Rise       ; generator:gen|o_clk ;
; lcd[*]      ; generator:gen|o_clk ; 2.958 ; 2.906 ; Rise       ; generator:gen|o_clk ;
;  lcd[0]     ; generator:gen|o_clk ; 2.958 ; 2.927 ; Rise       ; generator:gen|o_clk ;
;  lcd[1]     ; generator:gen|o_clk ; 3.099 ; 3.054 ; Rise       ; generator:gen|o_clk ;
;  lcd[2]     ; generator:gen|o_clk ; 3.118 ; 3.119 ; Rise       ; generator:gen|o_clk ;
;  lcd[3]     ; generator:gen|o_clk ; 3.052 ; 3.010 ; Rise       ; generator:gen|o_clk ;
;  lcd[4]     ; generator:gen|o_clk ; 2.996 ; 2.920 ; Rise       ; generator:gen|o_clk ;
;  lcd[5]     ; generator:gen|o_clk ; 2.982 ; 2.906 ; Rise       ; generator:gen|o_clk ;
;  lcd[6]     ; generator:gen|o_clk ; 2.960 ; 3.002 ; Rise       ; generator:gen|o_clk ;
; out_cnt[*]  ; generator:gen|o_clk ; 2.654 ; 2.708 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[0] ; generator:gen|o_clk ; 2.733 ; 2.782 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[1] ; generator:gen|o_clk ; 2.672 ; 2.724 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[2] ; generator:gen|o_clk ; 2.748 ; 2.811 ; Rise       ; generator:gen|o_clk ;
;  out_cnt[3] ; generator:gen|o_clk ; 2.654 ; 2.708 ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ; 1.645 ;       ; Rise       ; generator:gen|o_clk ;
; test_clk    ; generator:gen|o_clk ;       ; 1.735 ; Fall       ; generator:gen|o_clk ;
+-------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lcd[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OF            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_cnt[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_cnt[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_cnt[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_cnt[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_clk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lcd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OF            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; test_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OF            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_cnt[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; generator:gen|o_clk ; generator:gen|o_clk ; 31       ; 0        ; 0        ; 0        ;
; generator:gen|o_clk ; i_clk               ; 1        ; 1        ; 0        ; 0        ;
; i_clk               ; i_clk               ; 125      ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; generator:gen|o_clk ; generator:gen|o_clk ; 31       ; 0        ; 0        ; 0        ;
; generator:gen|o_clk ; i_clk               ; 1        ; 1        ; 0        ; 0        ;
; i_clk               ; i_clk               ; 125      ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 15 10:57:54 2020
Info: Command: quartus_sta summ_mod_11 -c summ_mod_11
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'summ_mod_11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name generator:gen|o_clk generator:gen|o_clk
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.226       -11.036 i_clk 
    Info (332119):    -0.198        -0.733 generator:gen|o_clk 
Info (332146): Worst-case hold slack is 0.025
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.025         0.000 i_clk 
    Info (332119):     0.358         0.000 generator:gen|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.000 i_clk 
    Info (332119):    -1.000       -16.000 generator:gen|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.978        -8.934 i_clk 
    Info (332119):    -0.078        -0.217 generator:gen|o_clk 
Info (332146): Worst-case hold slack is 0.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.010         0.000 i_clk 
    Info (332119):     0.311         0.000 generator:gen|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.000 i_clk 
    Info (332119):    -1.000       -16.000 generator:gen|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.244        -1.513 i_clk 
    Info (332119):     0.328         0.000 generator:gen|o_clk 
Info (332146): Worst-case hold slack is -0.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.048        -0.048 i_clk 
    Info (332119):     0.187         0.000 generator:gen|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.620 i_clk 
    Info (332119):    -1.000       -16.000 generator:gen|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4579 megabytes
    Info: Processing ended: Thu Oct 15 10:57:56 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


