Classic Timing Analyzer report for pc
Sat Feb 25 23:54:42 2017
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. tsu
  6. tco
  7. th
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                      ;
+------------------------------+-------+---------------+-------------+----------------+-----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From           ; To              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------------+-----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.392 ns    ; reset          ; pc_out[30]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.893 ns    ; pc_out[9]~reg0 ; pc_out[9]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.298 ns   ; pc_in[20]      ; pc_out[20]~reg0 ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;                ;                 ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+----------------+-----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------+
; tsu                                                                        ;
+-------+--------------+------------+-----------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To              ; To Clock ;
+-------+--------------+------------+-----------+-----------------+----------+
; N/A   ; None         ; 8.392 ns   ; reset     ; pc_out[29]~reg0 ; clk      ;
; N/A   ; None         ; 8.392 ns   ; reset     ; pc_out[30]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[10]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[11]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[12]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[13]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[14]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[15]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[16]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[17]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[18]~reg0 ; clk      ;
; N/A   ; None         ; 7.821 ns   ; reset     ; pc_out[19]~reg0 ; clk      ;
; N/A   ; None         ; 7.423 ns   ; pc_in[25] ; pc_out[25]~reg0 ; clk      ;
; N/A   ; None         ; 6.793 ns   ; pc_in[22] ; pc_out[22]~reg0 ; clk      ;
; N/A   ; None         ; 6.786 ns   ; pc_in[29] ; pc_out[29]~reg0 ; clk      ;
; N/A   ; None         ; 6.383 ns   ; pc_in[24] ; pc_out[24]~reg0 ; clk      ;
; N/A   ; None         ; 5.787 ns   ; pc_in[4]  ; pc_out[4]~reg0  ; clk      ;
; N/A   ; None         ; 5.622 ns   ; pc_in[15] ; pc_out[15]~reg0 ; clk      ;
; N/A   ; None         ; 5.441 ns   ; pc_in[17] ; pc_out[17]~reg0 ; clk      ;
; N/A   ; None         ; 5.389 ns   ; pc_in[10] ; pc_out[10]~reg0 ; clk      ;
; N/A   ; None         ; 5.377 ns   ; pc_in[16] ; pc_out[16]~reg0 ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[0]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[1]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[2]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[3]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[4]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[5]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[6]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[7]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[8]~reg0  ; clk      ;
; N/A   ; None         ; 5.255 ns   ; reset     ; pc_out[9]~reg0  ; clk      ;
; N/A   ; None         ; 5.185 ns   ; pc_in[11] ; pc_out[11]~reg0 ; clk      ;
; N/A   ; None         ; 5.182 ns   ; pc_in[13] ; pc_out[13]~reg0 ; clk      ;
; N/A   ; None         ; 4.909 ns   ; pc_in[1]  ; pc_out[1]~reg0  ; clk      ;
; N/A   ; None         ; 4.834 ns   ; pc_in[5]  ; pc_out[5]~reg0  ; clk      ;
; N/A   ; None         ; 4.670 ns   ; pc_in[21] ; pc_out[21]~reg0 ; clk      ;
; N/A   ; None         ; 4.652 ns   ; pc_in[8]  ; pc_out[8]~reg0  ; clk      ;
; N/A   ; None         ; 4.621 ns   ; pc_in[7]  ; pc_out[7]~reg0  ; clk      ;
; N/A   ; None         ; 4.621 ns   ; pc_in[0]  ; pc_out[0]~reg0  ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[20]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[21]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[22]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[23]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[24]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[25]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[26]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[27]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[28]~reg0 ; clk      ;
; N/A   ; None         ; 4.602 ns   ; reset     ; pc_out[31]~reg0 ; clk      ;
; N/A   ; None         ; 4.512 ns   ; pc_in[26] ; pc_out[26]~reg0 ; clk      ;
; N/A   ; None         ; 4.454 ns   ; pc_in[2]  ; pc_out[2]~reg0  ; clk      ;
; N/A   ; None         ; 4.364 ns   ; pc_in[23] ; pc_out[23]~reg0 ; clk      ;
; N/A   ; None         ; 4.239 ns   ; pc_in[3]  ; pc_out[3]~reg0  ; clk      ;
; N/A   ; None         ; 4.185 ns   ; pc_in[31] ; pc_out[31]~reg0 ; clk      ;
; N/A   ; None         ; 4.182 ns   ; pc_in[9]  ; pc_out[9]~reg0  ; clk      ;
; N/A   ; None         ; 4.035 ns   ; pc_in[6]  ; pc_out[6]~reg0  ; clk      ;
; N/A   ; None         ; 4.032 ns   ; pc_in[14] ; pc_out[14]~reg0 ; clk      ;
; N/A   ; None         ; 3.990 ns   ; pc_in[28] ; pc_out[28]~reg0 ; clk      ;
; N/A   ; None         ; 3.934 ns   ; pc_in[18] ; pc_out[18]~reg0 ; clk      ;
; N/A   ; None         ; 3.881 ns   ; pc_in[12] ; pc_out[12]~reg0 ; clk      ;
; N/A   ; None         ; 3.877 ns   ; pc_in[30] ; pc_out[30]~reg0 ; clk      ;
; N/A   ; None         ; 3.290 ns   ; pc_in[27] ; pc_out[27]~reg0 ; clk      ;
; N/A   ; None         ; 1.991 ns   ; pc_in[19] ; pc_out[19]~reg0 ; clk      ;
; N/A   ; None         ; 0.350 ns   ; pc_in[20] ; pc_out[20]~reg0 ; clk      ;
+-------+--------------+------------+-----------+-----------------+----------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+-----------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From            ; To         ; From Clock ;
+-------+--------------+------------+-----------------+------------+------------+
; N/A   ; None         ; 9.893 ns   ; pc_out[9]~reg0  ; pc_out[9]  ; clk        ;
; N/A   ; None         ; 9.848 ns   ; pc_out[26]~reg0 ; pc_out[26] ; clk        ;
; N/A   ; None         ; 9.841 ns   ; pc_out[20]~reg0 ; pc_out[20] ; clk        ;
; N/A   ; None         ; 9.391 ns   ; pc_out[27]~reg0 ; pc_out[27] ; clk        ;
; N/A   ; None         ; 9.201 ns   ; pc_out[7]~reg0  ; pc_out[7]  ; clk        ;
; N/A   ; None         ; 8.739 ns   ; pc_out[2]~reg0  ; pc_out[2]  ; clk        ;
; N/A   ; None         ; 8.721 ns   ; pc_out[15]~reg0 ; pc_out[15] ; clk        ;
; N/A   ; None         ; 8.466 ns   ; pc_out[18]~reg0 ; pc_out[18] ; clk        ;
; N/A   ; None         ; 8.447 ns   ; pc_out[11]~reg0 ; pc_out[11] ; clk        ;
; N/A   ; None         ; 8.299 ns   ; pc_out[8]~reg0  ; pc_out[8]  ; clk        ;
; N/A   ; None         ; 8.200 ns   ; pc_out[4]~reg0  ; pc_out[4]  ; clk        ;
; N/A   ; None         ; 8.195 ns   ; pc_out[5]~reg0  ; pc_out[5]  ; clk        ;
; N/A   ; None         ; 8.150 ns   ; pc_out[12]~reg0 ; pc_out[12] ; clk        ;
; N/A   ; None         ; 8.141 ns   ; pc_out[17]~reg0 ; pc_out[17] ; clk        ;
; N/A   ; None         ; 8.068 ns   ; pc_out[21]~reg0 ; pc_out[21] ; clk        ;
; N/A   ; None         ; 7.836 ns   ; pc_out[0]~reg0  ; pc_out[0]  ; clk        ;
; N/A   ; None         ; 7.745 ns   ; pc_out[24]~reg0 ; pc_out[24] ; clk        ;
; N/A   ; None         ; 7.725 ns   ; pc_out[19]~reg0 ; pc_out[19] ; clk        ;
; N/A   ; None         ; 7.724 ns   ; pc_out[13]~reg0 ; pc_out[13] ; clk        ;
; N/A   ; None         ; 7.457 ns   ; pc_out[3]~reg0  ; pc_out[3]  ; clk        ;
; N/A   ; None         ; 7.439 ns   ; pc_out[1]~reg0  ; pc_out[1]  ; clk        ;
; N/A   ; None         ; 7.274 ns   ; pc_out[16]~reg0 ; pc_out[16] ; clk        ;
; N/A   ; None         ; 7.117 ns   ; pc_out[6]~reg0  ; pc_out[6]  ; clk        ;
; N/A   ; None         ; 7.065 ns   ; pc_out[23]~reg0 ; pc_out[23] ; clk        ;
; N/A   ; None         ; 6.888 ns   ; pc_out[30]~reg0 ; pc_out[30] ; clk        ;
; N/A   ; None         ; 6.844 ns   ; pc_out[25]~reg0 ; pc_out[25] ; clk        ;
; N/A   ; None         ; 6.840 ns   ; pc_out[31]~reg0 ; pc_out[31] ; clk        ;
; N/A   ; None         ; 6.738 ns   ; pc_out[22]~reg0 ; pc_out[22] ; clk        ;
; N/A   ; None         ; 6.632 ns   ; pc_out[14]~reg0 ; pc_out[14] ; clk        ;
; N/A   ; None         ; 6.630 ns   ; pc_out[10]~reg0 ; pc_out[10] ; clk        ;
; N/A   ; None         ; 6.446 ns   ; pc_out[29]~reg0 ; pc_out[29] ; clk        ;
; N/A   ; None         ; 6.398 ns   ; pc_out[28]~reg0 ; pc_out[28] ; clk        ;
+-------+--------------+------------+-----------------+------------+------------+


+----------------------------------------------------------------------------------+
; th                                                                               ;
+---------------+-------------+-----------+-----------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To              ; To Clock ;
+---------------+-------------+-----------+-----------+-----------------+----------+
; N/A           ; None        ; -0.298 ns ; pc_in[20] ; pc_out[20]~reg0 ; clk      ;
; N/A           ; None        ; -1.939 ns ; pc_in[19] ; pc_out[19]~reg0 ; clk      ;
; N/A           ; None        ; -3.238 ns ; pc_in[27] ; pc_out[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.825 ns ; pc_in[30] ; pc_out[30]~reg0 ; clk      ;
; N/A           ; None        ; -3.829 ns ; pc_in[12] ; pc_out[12]~reg0 ; clk      ;
; N/A           ; None        ; -3.882 ns ; pc_in[18] ; pc_out[18]~reg0 ; clk      ;
; N/A           ; None        ; -3.938 ns ; pc_in[28] ; pc_out[28]~reg0 ; clk      ;
; N/A           ; None        ; -3.980 ns ; pc_in[14] ; pc_out[14]~reg0 ; clk      ;
; N/A           ; None        ; -3.983 ns ; pc_in[6]  ; pc_out[6]~reg0  ; clk      ;
; N/A           ; None        ; -4.130 ns ; pc_in[9]  ; pc_out[9]~reg0  ; clk      ;
; N/A           ; None        ; -4.133 ns ; pc_in[31] ; pc_out[31]~reg0 ; clk      ;
; N/A           ; None        ; -4.187 ns ; pc_in[3]  ; pc_out[3]~reg0  ; clk      ;
; N/A           ; None        ; -4.312 ns ; pc_in[23] ; pc_out[23]~reg0 ; clk      ;
; N/A           ; None        ; -4.402 ns ; pc_in[2]  ; pc_out[2]~reg0  ; clk      ;
; N/A           ; None        ; -4.460 ns ; pc_in[26] ; pc_out[26]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[20]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[21]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[22]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[23]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[24]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[25]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[26]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[27]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[28]~reg0 ; clk      ;
; N/A           ; None        ; -4.550 ns ; reset     ; pc_out[31]~reg0 ; clk      ;
; N/A           ; None        ; -4.569 ns ; pc_in[7]  ; pc_out[7]~reg0  ; clk      ;
; N/A           ; None        ; -4.569 ns ; pc_in[0]  ; pc_out[0]~reg0  ; clk      ;
; N/A           ; None        ; -4.600 ns ; pc_in[8]  ; pc_out[8]~reg0  ; clk      ;
; N/A           ; None        ; -4.618 ns ; pc_in[21] ; pc_out[21]~reg0 ; clk      ;
; N/A           ; None        ; -4.782 ns ; pc_in[5]  ; pc_out[5]~reg0  ; clk      ;
; N/A           ; None        ; -4.857 ns ; pc_in[1]  ; pc_out[1]~reg0  ; clk      ;
; N/A           ; None        ; -5.130 ns ; pc_in[13] ; pc_out[13]~reg0 ; clk      ;
; N/A           ; None        ; -5.133 ns ; pc_in[11] ; pc_out[11]~reg0 ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[0]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[1]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[2]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[3]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[4]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[5]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[6]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[7]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[8]~reg0  ; clk      ;
; N/A           ; None        ; -5.203 ns ; reset     ; pc_out[9]~reg0  ; clk      ;
; N/A           ; None        ; -5.325 ns ; pc_in[16] ; pc_out[16]~reg0 ; clk      ;
; N/A           ; None        ; -5.337 ns ; pc_in[10] ; pc_out[10]~reg0 ; clk      ;
; N/A           ; None        ; -5.389 ns ; pc_in[17] ; pc_out[17]~reg0 ; clk      ;
; N/A           ; None        ; -5.570 ns ; pc_in[15] ; pc_out[15]~reg0 ; clk      ;
; N/A           ; None        ; -5.735 ns ; pc_in[4]  ; pc_out[4]~reg0  ; clk      ;
; N/A           ; None        ; -6.331 ns ; pc_in[24] ; pc_out[24]~reg0 ; clk      ;
; N/A           ; None        ; -6.734 ns ; pc_in[29] ; pc_out[29]~reg0 ; clk      ;
; N/A           ; None        ; -6.741 ns ; pc_in[22] ; pc_out[22]~reg0 ; clk      ;
; N/A           ; None        ; -7.371 ns ; pc_in[25] ; pc_out[25]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[10]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[11]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[12]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[13]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[14]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[15]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[16]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[17]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[18]~reg0 ; clk      ;
; N/A           ; None        ; -7.769 ns ; reset     ; pc_out[19]~reg0 ; clk      ;
; N/A           ; None        ; -8.340 ns ; reset     ; pc_out[29]~reg0 ; clk      ;
; N/A           ; None        ; -8.340 ns ; reset     ; pc_out[30]~reg0 ; clk      ;
+---------------+-------------+-----------+-----------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Sat Feb 25 23:54:42 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pc -c pc --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "pc_out[29]~reg0" (data pin = "reset", clock pin = "clk") is 8.392 ns
    Info: + Longest pin to register delay is 11.309 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_144; Fanout = 32; PIN Node = 'reset'
        Info: 2: + IC(8.973 ns) + CELL(0.867 ns) = 11.309 ns; Loc. = LC_X1_Y18_N2; Fanout = 1; REG Node = 'pc_out[29]~reg0'
        Info: Total cell delay = 2.336 ns ( 20.66 % )
        Info: Total interconnect delay = 8.973 ns ( 79.34 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X1_Y18_N2; Fanout = 1; REG Node = 'pc_out[29]~reg0'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
Info: tco from clock "clk" to destination pin "pc_out[9]" through register "pc_out[9]~reg0" is 9.893 ns
    Info: + Longest clock path from clock "clk" to source register is 2.909 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X27_Y8_N1; Fanout = 1; REG Node = 'pc_out[9]~reg0'
        Info: Total cell delay = 2.180 ns ( 74.94 % )
        Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 6.760 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X27_Y8_N1; Fanout = 1; REG Node = 'pc_out[9]~reg0'
        Info: 2: + IC(4.636 ns) + CELL(2.124 ns) = 6.760 ns; Loc. = PIN_23; Fanout = 0; PIN Node = 'pc_out[9]'
        Info: Total cell delay = 2.124 ns ( 31.42 % )
        Info: Total interconnect delay = 4.636 ns ( 68.58 % )
Info: th for register "pc_out[20]~reg0" (data pin = "pc_in[20]", clock pin = "clk") is -0.298 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.909 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X34_Y7_N2; Fanout = 1; REG Node = 'pc_out[20]~reg0'
        Info: Total cell delay = 2.180 ns ( 74.94 % )
        Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 3.222 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_153; Fanout = 1; PIN Node = 'pc_in[20]'
        Info: 2: + IC(1.638 ns) + CELL(0.115 ns) = 3.222 ns; Loc. = LC_X34_Y7_N2; Fanout = 1; REG Node = 'pc_out[20]~reg0'
        Info: Total cell delay = 1.584 ns ( 49.16 % )
        Info: Total interconnect delay = 1.638 ns ( 50.84 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 202 megabytes
    Info: Processing ended: Sat Feb 25 23:54:43 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


