[TOC]

# SG2260E C2C通信系统协议层与拓扑层逻辑流程说明

## 协议层

### CDMA指令发起通信流程

SG2260E的片间通信由CDMA模块通过执行各种指令来发起，包括读 (Read)、写 (Write)、发送 (Send)、接收 (Receive)、分散写入 (Scatter)、聚集读取 (Gather) 以及远端消息发送 (Remote MsgSend) 等。这些指令的描述和参数如下：

- CDMA Write（写）：将本地数据写入远端芯片内存。写指令包含源地址、目的地址、传输长度等参数。当目的地址属于其他芯片时，需要在Descriptor中以跨芯片地址格式指定目标（见下文地址格式）。CDMA Write支持在传输完成后触发目标芯片产生消息同步信号的功能：当写指令的最后一笔数据写完后，目标芯片的C2C接口会触发一次消息（Message）同步中断以通知处理完成。如果开启规约（Reduce）操作，写入将以All-Reduce模式进行，此时Descriptor中的Reduce_op字段标识规约的类型（如加和、最大值等），所有参与规约的芯片将在写入过程中对数据进行指定的合并运算。需要注意，规约模式下写地址需按128B对齐，且写入的数据总大小也需是128B的整数倍。

- CDMA Read（读）：从远端芯片读取数据到本地内存。读指令参数包括源地址（远端芯片内存地址）和目标地址（本地存储地址）等。CDMA Read会由本地芯片发起对远端地址的读取请求，远端芯片收到请求后经其C2C接口读出数据，通过PCIe链路或直连链路传回本地。读操作一般不涉及规约运算（即Reduce_op通常为0）。其地址格式同样需要包含目标芯片的标识信息。
- CDMA Send/Receive（发送/接收）：这是一组配对指令，用于在两颗芯片之间通过PCIe链路直接传输数据。发送端执行Send指令，将数据通过PCIe直连链路发送给对端芯片；接收端执行Receive指令，从链路中接收数据存入内存。Send/Receive通常需要双方预先协调好链接和缓冲区。需要注意的是，每颗芯片的每条PCIe链路在同一时刻只能和一条对端链路配对进行Send/Receive交互，不能一对多。因此，如果芯片有多条链路，可以分别连接不同的伙伴进行Send或Receive，但一条链路上不能同时服务多个伙伴。Send/Receive指令的参数包括本地缓冲地址、远端目的地址/源地址、数据长度等。它们利用C2C通信协议在链路上传输数据，不经过内存映射的地址翻译（除非目标涉及PC内存）。

- CDMA Scatter（分散写入）：Scatter指令允许将一块连续的数据根据scatter列表，分散写入同一远端芯片的多个非连续地址，或写入多个芯片的地址。指令参数包括源数据地址、本地列表地址、列表长度等。CDMA会按照列表逐项取出目的地址和大小，将数据片段依次写往指定目标。Scatter可以与消息功能结合：当scatter对每个目标地址完成写入后，都可选发送一条消息通知目标芯片（这由指令配置中的msg_en位控制，每完成一个表项写入即触发一条消息)。如果Scatter用于跨多个芯片的写入，列表中会包含每笔的目标芯片ID及地址。Scatter同样支持Reduce规约操作，在规约模式下要求每一笔片段大小满足128B对齐及整数倍限制。

- CDMA Gather（聚集读取）：Gather指令与Scatter相反，它从一个或多个远端地址读取数据片段，聚集到本地连续的缓冲区中。参数包括目的缓冲区地址、远端地址列表等。CDMA将按照列表逐个向远端发起读取，把收到的数据依次存放到本地内存。Gather在使用场景上允许从多个不连续地址（可位于一颗或多颗芯片）收集数据。需要遵守远端地址对齐的要求，且特定指令限制不能跨越1TB地址空间。Gather一般不涉及规约操作。

- CDMA Remote MsgSend（远端消息发送）：该指令用于向一个或多个远端芯片发送消息通知，而不传输数据。Remote MsgSend通过一次指令可以同时通知最多128个目标芯片。指令参数通常包括消息目标表地址、目标数量、消息ID和等待计数等。执行时，CDMA从本地内存的目标列表读取每个目标芯片ID，并通过PCIe协议将指定的消息ID发送到这些芯片的消息中心 (Message Center)，相当于向远端发出软件中断或消息通知。Remote MsgSend不涉及数据搬运，仅通过消息机制实现同步，因此它依赖于底层C2C系统的消息传递功能。

目的地址格式与Reduce操作标识：上述CDMA指令在访问跨芯片地址时，都需要在其Descriptor中提供SG地址（SG addr）的特定格式，以携带目标芯片信息和路由标识。CDMA Descriptor对跨芯片地址使用50位地址字段，其中高位包含目标芯片ID或PC标识，低位为片内偏移地址。特别地，第47位用作PC地址标志位：0表示目标是SG2260E芯片（片间访问），1表示目标是主机PC内存。当bit47为0时，[46:40]位用于存放全局Chip ID，标识目标芯片；当bit47为1时，[46:0]直接表示由主机分配的物理地址。此外，CDMA在发出AXI请求时会利用AWUSER中的字段指示是否使用Reduce规约操作以及所选的规约算子。SG2260E定义了5比特的Reduce_op字段来编码具体的规约类型，如加法、乘法、最大/最小等。这些字段将随请求一道发送，通过底层C2C协议传递给目标，以便目标芯片据此执行相应的合并运算或触发同步动作。

### 地址格式转换路径

在SG2260E互联系统中，同一请求在不同阶段会使用不同的地址格式表示。主要的地址格式包括：CDMA格式地址（cdma fmt）、C2C格式地址（c2c fmt）、PCIe格式地址（PCIe fmt）以及直连链路格式地址（k2k fmt）。系统在这些格式之间转换地址，以保证请求能够在片内总线、C2C模块、PCIe链路等不同层次正确路由。下面梳理SG2260E地址在各格式之间转换的路径和高位字段含义：

- CDMA Descriptor地址格式（cdma fmt）：CDMA发起请求时使用的地址格式。对于访问本地片内地址，CDMA使用40位地址（直接对应片内物理地址）；对于访问远端芯片地址，使用50位地址，其中高2位固定为00，第47位为目标是否为PC的标志位（0表示目标芯片，1表示主机PC），其后7位表示全局目标ChipID，最低40位为片内地址偏移。在级联模式下，全局ChipID采用“板ID+芯片ID”的编码：ChipID低2位表示该芯片在级联链中的位置，高5位表示板（板卡或组）ID。例如，全局ChipID=0x15可能意味着板ID为0x05、链上ID为0x1。对于访问主机内存（PC addr），bit47置1，此时地址的[46:0]直接由主机关联的物理地址组成（可能包含BAR基址等），长度最高47位。
- C2C传输地址格式（c2c fmt）：当CDMA请求进入本地芯片的C2C子系统后，地址将被映射为C2C_sys总线格式。C2C_fmt将部分原本通过AXI用户位传递的信息编码到地址高位，以适应PCIe传输缺少独立user信号的限制。C2C格式地址由64位地址和附加的user信号组成。其中地址高端字段定义如下：
- [63:60]：C2C_sys Routing（4位），用于指导C2C fabric的路由。这一字段决定请求在本芯片C2C网络中向哪个方向或端口发送。例如，不同的取值可表示“发送到本地直连链路0/1”或“发送到PCIe Switch”等路径选择。
- [59:57]：目标芯片ID (dst chipid)（3位），表示目标芯片在其板内的序号。在级联拓扑中，这对应级联链位置ID；在非级联模式下通常固定为某个值（如1）。
- [56:54]：Func_num（3位），表示PCIe功能号。当目标是主机或涉及PCIe BAR空间访问时用于区分具体功能端点。
- [53]：MSI标志 (msi)（1位），指示此请求是否为向主机发送MSI中断的特殊事务。
- [52]：保留位（固定为0），未使用。
- [51:45]：目标板ID (dst board id)（7位），标识目标芯片所属的板组ID，用于跨板路由。系统一（有Switch）场景下，不同板通过PCIe Switch互连，该字段用于选择目标板。
- [44:43]：保留（2位，固定为0）。
- [42:40]：C2C_sys目标ID (c2c_sys dst id)（3位），用于标明需要投递到本芯片哪个C2C子模块ID，主要用于直连链路(k2k)场景。例如，当k2k网络决定把请求转交给另一端口时，会在此字段填入对应的C2C_sys模块编号。
- [39:0]：片内地址偏移，即目标芯片上的物理地址偏移。
此外还有AWUSER用户位部分在C2C_fmt中传递（通过PCIe地址高位或协议扩展）：主要是5位的Reduce_op字段（[4:0]），用于编码规约操作类型。当非规约请求时，这些位为0；当执行All-Reduce等操作时，这些位指示具体的规约算法，让目标或中间节点据此进行累加/比较等操作。
- PCIe传输地址格式（PCIe fmt）：当请求通过PCIe链路发送时，需要使用PCIe控制器认可的地址格式。SG2260E利用64位PCIe地址中的高位来传递目标信息。PCIe_fmt的字段布局如下：
- [63:59]：保留（5位），暂未使用。
- [58:52]：目标板ID（7位），对应C2C_fmt中的dst_board id，用于区分目标板组。
- [51:49]：目标芯片ID（3位），对应dst_chipid。
- [48:46]：Func_num（3位），PCIe功能号。
- [45]：MSI标志（1位），指示是否为MSI事务。
- [44:40]：Reduce_op（5位），规约操作编码。
- [39:0]：片内地址偏移（40位），目标芯片物理地址。
通过上述映射，PCIe链路上传输的地址高位携带了原本C2C_user的关键信息（目的板/芯片ID、是否MSI、规约类型等），从而使PCIe Switch能够根据地址将事务路由到正确的目标端点，即对应的目标芯片PCIe BAR空间。
- 直连链路地址格式（k2k fmt）：SG2260E芯片间直连的专用高速链路（也称k2k链路）传输的是一种DTN格式地址。k2k_fmt同样包含地址和user部分，但根据发送目标的不同有两种模式：
- Transfer Mode（转发模式）：用于请求需要通过直连链路转发到另一颗芯片（即目的地是对端的C2C子系统）。地址部分包含3位的c2c_sys目标ID ([42:40])和40位片内偏移地址。其中c2c_sys dst id用于指示请求要送达对端芯片的哪个C2C接口（比如对端芯片上接向下一跳或特定目的的C2C单元）。User部分在Transfer模式下携带和C2C_fmt类似的路由信息：目的芯片ID、板ID、Func号、MSI标志以及Reduce_op等，共23位。也就是说，当请求在直连网络上传输时，这些关键路由信息从原来的地址高位搬移到user域中传送，以便对端C2C_sys能恢复出完整的目标定位。
- Reduce Mode（规约模式）：用于请求直接投递到本地存储器/目标单元并可能在此执行规约操作的情况。例如All-Reduce场景下，多片数据通过直连链路传输并在目标处合并。这种模式下，k2k_fmt地址部分与Transfer模式相同格式（仍有c2c_sys dst id和偏移），但User部分仅保留规约操作码（12位）及必要的保留位，共12位。直连链路上的硬件将识别Reduce_op并对到达的数据执行对应的规约运算，然后写入目标存储器。因此在Reduce模式下，目的不再是转交给其他C2C接口，而是在本地完成最终处理。

综上，SG2260E通过在地址高位字段编码路由所需的信息，实现了地址在不同格式之间的灵活转换。当请求从CDMA出来时是简单的“全局ChipID+偏移”格式；进入C2C模块后扩展出板ID、规约码等字段形成C2C_fmt；经过PCIe链路时重新排列为PCIe_fmt以匹配BAR空间；通过直连k2k链路时又转换为k2k_fmt在地址和user中传递不同信息。这些高位字段的解析与填充在专用硬件中自动完成，使上层软件可以统一使用“全局地址”指示目标。

### C2C_sys路由与ATU转换

C2C_sys路由是指在芯片内部的C2C交换模块中，根据目标地址决定请求转发路径的逻辑。SG2260E每颗芯片包含一个或多个C2C子系统接口（比如用于连接PCIe Switch的接口、用于直连其他芯片的接口等，编号为c2c_sys0,1,…）。C2C_sys路由首先依据地址中的目标板ID和目标芯片ID判断请求是发往本板的其他芯片、其他板的芯片还是主机PC，然后做出不同处理：

- 当目的板ID与本芯片板ID不同（跨板通信）：C2C_sys选择通过PCIe链路将请求发出，往PCIe Switch方向传输。例如，在系统一架构中，各板的0号芯片连向PCIe Switch，那么来自本板其他芯片或本板0号芯片的跨板请求都需要经由板0号芯片的PCIe接口发送到Switch。
- 当目的板ID相同但目标芯片ID不是本身（同板级联通信）：C2C_sys将请求转交给直连链路(k2k)。也就是说，如果目标在本板的另一颗芯片上，则走级联链路直接通信，无需经过Switch。C2C_sys路由逻辑会根据目标ChipID确定所需经过的端口。例如，在一字型级联中，每芯片有上下两个方向的直连端口，则C2C_sys可通过比较目标ChipID与自身ID大小，决定向上级还是下级端口转发请求（以逐跳靠近目标芯片）。
- 当目标为主机PC（地址标志位bit47=1）：C2C_sys同样视为经由PCIe Switch的路径，需将请求送入与Host相连的PCIe控制器通道。

在上述决策中，ATU（地址转换单元）扮演关键角色，负责SG地址与PC地址之间的转换。SG2260E在每个连接PCIe Switch的链路上部署了Outbound ATU和Inbound ATU用于地址映射。判断逻辑如下：

- Outbound ATU（出站转换）：当本芯片需要将请求发送到PCIe Switch或Host（即目标非本板或为PC）时，启用Outbound ATU将SG地址转换为PC地址格式。转换依据芯片配置的BAR窗口：每个远端目标芯片在Host的PCIe空间中都有预分配的地址范围。Outbound ATU会将请求地址的板ID和芯片ID部分替换映射为对应的Host地址高位（BAR基址），构成完整的PC addr。SG2260E设计了128个Outbound ATU条目（OB_ATU_0~127），每个远端芯片对应一个条目。例如，配置中OB_ATU_5可能映射本地地址到板ID=X、ChipID=5那片远端芯片在Host地址空间的基址上。当CDMA请求判定需要经Switch发送且非规约模式，C2C_sys设置ob_dst_pc=1并选择相应ATU条目，硬件即用该ATU执行地址替换：输出地址高63:0由原地址低位和配置的目的chip基址组合。若请求需要发送MSI中断（ob_pc_msi=1），Outbound ATU亦会生成带适当标志的地址（如在地址最高位填入用于MSI的特殊编码）。
- Inbound ATU（入站转换）：当本芯片从PCIe Switch接收到来自其他芯片或主机的请求（PC addr）时，Inbound ATU负责将PC地址翻译回本地的SG地址格式。Inbound ATU在每块连接Switch的芯片上配置若干条目用于识别属于本板的地址范围。SG2260E提供32个Inbound ATU（IB_ATU）专用于Host访问，另有额外IB映射用于芯片互访。Inbound转换判断地址高位是否匹配配置的BAR上/下界，并检测bitX（配置的标志位，表示是否Reduce模式）。对于非规约请求(Addr[size]==0)：IB ATU将捕获地址中的板ID和芯片ID字段，将其替换为本地配置的目标（一般即本板、本芯片的ID），同时保留地址低bits (偏移)不变，合成为片内地址。对于规约模式请求(Addr[size]==1)：IB ATU除完成上述映射外，还会取出地址中携带的Reduce_op操作码，填入输出地址或控制寄存器供后续处理，并强制清零地址最低7位（确保128B对齐要求）。通过Inbound ATU，来自PCIe的请求地址被重新映射回SG2260E统一的地址空间中（即还原出板ID、ChipID对应的内部地址），然后再交由本地C2C_sys路由处理。
- Reduce模式地址特殊处理：无论出站还是入站，当请求包含规约操作时，地址转换需要额外处理Reduce_op字段。Outbound方向对于规约请求会确保bit[X]=1以选择正确的ATU映射段，并在转换后保留Reduce_op在地址中传递；Inbound方向对规约请求除了映射地址外，需提取地址中的Reduce_op值，并按照硬件协议将其提供给下游（例如k2k模块执行累加)。另外，规约模式通常要求在地址映射表中预先划分对齐的内存窗口，以保证所有参与规约的写都落在128B对齐边界上，从而方便硬件保证原子性和正确的合并顺序。

简而言之，C2C_sys路由结合ATU转换实现了灵活的地址路由：非跨板请求直接在本地级联链路上传输（地址无需变换）；跨板请求先通过Outbound ATU转成PC地址，经Switch路由，目标板再通过Inbound ATU还原地址后继续处理；主机请求类似跨板流程，由Host发出的地址通过Switch到达目标板IB ATU映射。本方案中，每块连接Switch的芯片（通常是各板的chip0）需启用Outbound功能（ob_en=1）。只有这些边缘节点使用ATU，其它直连链路之间的地址转换（c2c_fmt与k2k_fmt、PCIe_fmt之间）则通过硬件逻辑直接计算完成且不消耗查找表资源。

### 流程路由状态迁移图解

SG2260E C2C通信的完整路由流程如图5所示，包括请求从发起到到达目标的各阶段状态迁移。下面结合图示步骤，对关键节点的决策进行说明：
1.CDMA发起请求（SG addr，CDMA fmt）：源芯片上的CDMA模块提交读/写/发送等请求，将源和目的地址（其中目的可能为远端SG地址）发送给本地C2C系统。此时地址处于SG addr、CDMA格式，带有全局ChipID或PC标志等信息。
2.C2C_sys地址映射（SG addr，c2c fmt）：请求进入本地的C2C_sys模块。C2C_sys首先将CDMA提供的地址从CDMA格式转换为C2C格式地址（填充目的板ID、芯片ID、规约码等字段）。然后，C2C_sys在本地进行路由判断：根据目的板ID决定将请求发往哪条通路。
3.C2C Fabric路由选择：本地C2C交换单元（Fabric）收到C2C_fmt格式的请求后，执行路由决策：

- 如果目的板ID与本板相同（且目标不是本芯片），则将请求路由给直连链路模块（k2k_sys），准备通过芯片间直连发送（跳转至步骤10）。
- 如果目的板ID不同，或目标是PC（bit47=1），则将请求路由给PCIe链路模块（跳转至步骤4）。
4.PCIe链路处理（发送方向）：PCIe Link接口收到来自C2C Fabric的请求后，首先判断该链路是否直连到PCIe Switch：
- 连接PCIe Switch的情况（系统一架构的板0端口）：由于将通过Switch跨板通信，地址需在发送前进行SG addr到PC addr的转换。Outbound ATU在此阶段介入，将请求地址从c2c_fmt映射为主机可识别的PCIe地址格式（PCIe fmt/PC addr)，携带正确的BAR空间地址。
- 直连非Switch的情况（系统二点对点架构或板间直连链路）：则无需转为PC addr，而是直接将地址从c2c_fmt转换为PCIe fmt后发送。对于直连链路，c2c_fmt到PCIe fmt的转换不涉及查找表，只是重新打包高位字段。
5.通过PCIe Switch路由：如果请求经过PCIe Switch，Switch根据地址中的BAR编码将请求转发到目标端口。可能出现两种情况：
- 目标是主机PC：若地址指向Host内存（PC addr空间）且Switch检测到目标为Host，则请求直接发送给主机，主机执行读写，整个流程在此完成。
- 目标为另一颗SG2260E芯片：Switch根据地址识别出目标属于某远端芯片的BAR区域，于是将事务转发到对应端口连接的那颗芯片。然后流程进入目标芯片的接收阶段（步骤6）。
6.目标板接收（PC addr -> SG addr）：目标所在板的0号芯片从PCIe Switch端口接收到事务，请求地址此时是PC addr格式。该芯片的Inbound ATU发挥作用，将PC addr转换回SG addr（c2c_fmt）地址。具体而言，IB ATU识别地址所属的BAR窗口，换算出对应的目标板ID和芯片ID，并产出SG地址。在完成地址重映射后，目标板0号芯片的C2C_sys再将请求投入其本地C2C Fabric处理，就如同一次本地收到的C2C_fmt请求（相当于重新回到步骤3在目标板进行路由）。
7.PCIe直连点对点传输：在步骤4中，如果PCIe Link直连另一芯片（无中央Switch），那么请求以PCIe fmt通过点对点链路发送。对端芯片的PCIe接口收到后，会将地址从PCIe fmt转换回标准的C2C_fmt，然后同样交由其C2C Fabric路由处理（返回步骤3在该芯片上继续流程）。这种情况一般发生在系统二架构或特殊直连拓扑中，一跳直接到达目标芯片或目标所在板的边缘芯片。
8.C2C直连链路发送（SG addr，k2k fmt）：如果在步骤3选择了k2k路径，本地直连模块（k2k_sys）会将地址从C2C_fmt转换为k2k_fmt。转换后通过高速直连链路发送到相邻芯片。直连链路上的传输可能会经历多个跳：每经过一颗中转芯片，都会在该中转芯片执行一次类似步骤7的处理（PCIe收发转换和C2C路由）然后继续沿链路传递，直到到达最终目标。
9.k2k路由决策：直连链路上的路由由硬件根据目标地址的ChipID判断。当请求抵达某直连节点时，k2k_sys检查目标是否是本节点：如果目的ChipID匹配当前芯片，且地址偏移属于本地L2/DDR空间，则说明已到达最终目的地，请求在此完成（数据读取或写入本地存储）。如果目的并非当前节点，则k2k_sys将按照地址中的目的信息，将请求继续沿链路传输到下一个节点。例如在级联链路中，它会朝着目标ID所在的方向发送。对于环形拓扑，可能基于最短路径算法选择顺时针或逆时针下一跳（视实现而定）。
10.循环转换与结束：在某些情况下，请求通过直连链路到达一个中间节点后，发现目标并不在直连链路覆盖范围内而在该节点连接的另一个C2C系统上（比如通过该节点连向PCIe Switch或另一环路）。此时，直连模块会把地址从k2k_fmt重新转换回c2c_fmt，并将请求交给该节点的C2C_sys处理，再次返回步骤3进入新的路由阶段。这种场景可能出现在较复杂拓扑中（如树状结构，多环互联等），需要在芯片内不同端口之间转向。当最终目标地址解析到片内资源（如本地内存）时，流程结束。

上述流程概括了图5中各状态迁移的逻辑。图7则给出了一个跨芯片访问的具体实例：例如A1芯片需要通过A0芯片和PCIe Switch访问另一块板的B0芯片。在该场景中，A1发起请求经由直连链路到达A0，A0将地址转换为PC addr发送到Switch，Switch再转发至目标板B0，B0恢复地址后完成请求。图7右侧提供了地址和user字段在各阶段的对应变化表，以直观展示C2C_fmt -> PC addr -> C2C_fmt的演进。这一流程与上文步骤对照，可帮助理解地址和路由信息如何在路径上逐跳转换和传递。

### 保序机制

在多芯片系统中，写操作顺序保护（保序）是一个重要的问题。特别是在SG2260E中，需要确保某些关键操作（如中断通知或消息同步）与数据传输之间的顺序关系正确无误。例如，典型场景是在将数据写入远端芯片后，发送一个消息通知对方处理；此时必须保证数据已完整写入内存，消息通知才能发送，否则可能出现消息先到而数据尚未到齐的错误次序。为解决此类问题，SG2260E设计了可配置的保序窗口机制，针对特定地址范围的写请求提供顺序保护。

保序窗口本质上是在PCIe主控AXI出口处设置的一个控制单元。系统可配置最多32个地址区域，当有写请求落在这些区域内时，控制单元会暂存该请求，直至之前所有未完成的写请求执行完毕，再将其发送下游。这样可以确保这些关键地址的写操作按严格顺序完成，不会越过在它之前的普通写。

SG2260E提供了三种模式的顺序保护配置，以兼顾不同数量的窗口和匹配条件：

- 模式0：8个保序窗口（order 0~7）。此模式下，可配置8个精确地址区域。判断条件非常严格，要求请求地址64位完整匹配配置的地址（完全相等）才能触发保序。优先用于需要针对极少数地址（例如一个特定的同步寄存器地址）保证严格顺序的场景。
- 模式1：12个保序窗口（order 20~31）。此模式用较少窗口数来覆盖一些特殊场景，其匹配条件针对Host（主机）地址设计。具体而言，当检测到请求地址中的ChipID字段==7（通常7表示Host/PC，采用3位ChipID编码时3’b111保留给PC）且地址与配置表项匹配时，启用保序。换言之，这模式主要确保针对主机地址的写（比如写通知主机的某些寄存器或内存）要等待之前写操作完成。由于Host侧常用MSI或特定BAR寄存器进行同步，这里ChipID==7作为条件捕获针对Host的事务。
- 模式2：32个保序窗口（order 0~31）。此模式提供最多的窗口数，覆盖范围也更广，匹配条件考虑了ChipID不等于7（即针对非PC的目的地）且对地址的比特掩码匹配。从硬件条件看，它将地址分解为fun_num、msi标志和片内地址部分，与配置寄存器中的值比较。这种模式允许针对其他芯片的特定功能地址（可能是消息中心地址或中断门铃地址等）实施顺序保护。在此模式下，只要请求指向配置的目的地址区域，就会被序列化处理，确保在它之前的所有写都提交完再执行。

通过上述三种模式，系统设计者可以根据需求灵活选择保序方案。例如，如果主要担心Host同步顺序，可选模式1以ChipID=PC为筛选；若需要覆盖多芯片多区域，则模式2提供了最多窗口；如果只有极少几个特定地址需要严格顺序，则模式0即可胜任。

保序窗口的配置通过专门的寄存器完成。软件需将需保序的目标地址写入这些寄存器，并选择合适的模式（通过如reg_x4_mod_wr_order_ib_atu之类的配置位设置模式编号）。一旦启用，对匹配这些地址区域的后续写请求，PCIe AXI出口将执行先行检查，必要时延迟该请求直至此前请求完成，再放行。对于不匹配的写请求，则不受影响可以乱序执行，从而既保证关键请求的顺序，又不明显牺牲其它请求的性能。

需要注意，保序机制主要影响PCIe写事务的顺序。当芯片间通过直连链路写入时，由于链路传输本身在逻辑上串行且点对点，顺序天然保证；但通过PCIe Switch中转及尤其涉及主机的情况，需要此附加机制确保顺序。典型应用是在完成对远端的数据写入后，通过写一个特定地址触发消息/中断通知对方处理：配置该通知地址为保序区域，可确保通知的写在数据写之后执行。这样，对方收到通知时数据已经写妥，系统级顺序得到保障。

### Message功能触发流程

SG2260E的C2C系统支持消息（Message）触发功能，即芯片之间发送轻量级的信号通知，用于同步或中断。消息可以通过两种主要方式触发：随数据写触发和专门指令触发。

（1）随数据写触发消息：CDMA模块的写类指令（Write、Scatter）可以在完成数据传输后自动触发目标芯片产生消息。具体机制为：当指令配置了msg_en使能，且目标地址指向远端芯片时，CDMA会在写完最后一笔数据后，通过AXI总线额外发起一次对目标芯片消息寄存地址的写操作。SG2260E约定每个C2C子系统有一个特殊地址用于消息触发，例如**0x6C_0000_0000就是c2c_sys0的消息触发地址默认值。当远端芯片的C2C_sys检测到有写请求命中该特定地址时，会截获**该请求，不进行常规存储写，而是触发一次本地的Message_send事件。这样，接收端芯片上的消息中心(Message Central)将生成一个指定ID的消息（中断或同步信号），供片上处理器或软件捕获。整个过程相当于发送端在写完数据后，立即“敲门”通知接收端：“数据已到，请处理”。

由于用于触发message的写请求不需要实际写入数据到内存，仅作为信号，因此SG2260E将其特殊化处理：始终路由到目标芯片的c2c_sys0接口处理。这意味着，无论目标芯片通过何种拓扑连接，发送端都会将消息写定向到该芯片的c2c_sys0（比如地址6C_0000_0000所对应），从而简化路由逻辑。如果目标芯片并非直接相连c2c_sys0，也会由中间节点转发至其c2c_sys0。一旦目标芯片的c2c_sys0识别出地址完全匹配（全48位比对）这个配置的消息地址，就会生成消息事件，而不会真的写入内存。需要注意，由于消息触发写必须能够直接送达目标c2c_sys（而不经过更底层的k2k路由），因此这个地址通常选择对应目标芯片直连PCIe接口的地址空间（如c2c_sys0）。例如在级联拓扑，消息触发写一般发往目标板的0号芯片；在Switch互联中也是发往对端chip0，通过Switch转发。

硬件实现上，Message触发地址可通过寄存器配置（如reg_message_addr_h8高位和reg_message_addr_l32低位来设定）。软件在初始化时会在各芯片上将其消息中心监听地址设置成统一的格式（默认为6C开头的地址）。这样CDMA只需写入那个地址即可，不用关心具体拓扑。消息触发不需要回应(单向通知)，因此CDMA发出写请求后即可完成，不影响后续指令流水。

（2）专门指令触发消息：除了随写操作自动触发外，软件还可以使用CDMA_remote_msgsend指令主动向多个芯片发送消息。该指令无需传输数据，而是直接根据提供的目标列表发送指定消息ID到远端。例如，某同步场景下主控芯片可以用一条remote_msgsend，将“任务完成”消息广播给其他N个芯片。执行时，CDMA读取本地内存中的目标芯片ID列表，构造消息包通过PCIe/C2C网络逐个投递。每个远端芯片收到后，其消息中心会记录收到的消息ID，并与本地计数器(wait_cnt)配合决定何时唤醒等待的引擎。Remote_msgsend指令可以看作是对多个message触发写的封装和批处理，它利用硬件的消息投递功能，在一次Descriptor执行中完成对多达128个目标的通知。

无论哪种方式触发，消息功能在协议层通过PCIe Message或MSI机制承载，实现芯片间轻量快速的同步。SG2260E支持多达4个消息中心，每个支持256个ID，总计1024个消息ID用于不同的用途。通过CDMA的send/wait线程与消息中心的交互，可实现复杂的同步模式（如Barrier、All-gather同步等），但这些更偏软件协议层。在硬件协议层，需了解的就是上述消息触发地址匹配及转换流程：发送端通过特定地址写出信号，网络可靠送达，接收端C2C接口识别后转发给消息中心产生中断/信号，从而完成一次跨芯片消息传递。

## 拓扑层

SG2260E的C2C通信系统支持多种拓扑结构，既包括通过PCIe Switch的大规模互连（系统一），也包括点对点直连的小规模网络（系统二）。不同拓扑下芯片连接方式、请求路由路径都会有所差异。下面分别介绍支持的系统类型和具体拓扑结构。

### 支持的系统结构类型

- 系统一：PCIe Switch互联 – 在该模式下，多颗SG2260E芯片通过PCIe交换机进行互联，形成类似“星型”或“树型”的拓扑，最多可支持128颗芯片连接。每颗芯片作为PCIe设备通过至少一条PCIe链路连接到交换机端口，交换机承担路由转发角色，将来自任一芯片的请求根据地址转发到目标芯片所在端口。这种架构下，每颗芯片都能与交换机相连，从而间接与其他所有芯片通信，并且所有芯片也都可以通过交换机访问主机PC。系统一通常要求每块电路板上有一颗作为交换机端点的芯片（例如编号为0的芯片）直接连到交换机，用于代表该板的入口。
- 系统二：点对点链路直连 – 在该模式中，不使用中央交换机，芯片之间通过PCIe直连形成网状或环状网络。典型的系统二结构是若干芯片以直连方式串接（Daisy Chain）或环形相连（Torus）。每对直接相连的芯片之间通过各自的PCIe控制器以NTB（Non-Transparent Bridge）或对等模式通信，链路同时承载数据和路由信息。系统二中可以有主机，但主机通常只连接在其中某一节点上（例如连接在环网的一处），通过该节点访问整个网络。系统二适用于芯片数量相对较少、需要低延迟直达通信的场景。所有芯片同样支持互相直接访问彼此内存，只是路径不经过交换机而是经由其他中间芯片转发。

值得一提的是，在系统一的大规模互连中，也可以结合直连形成层次化拓扑（如下述“一字级联”“一拖三级联”等），以减少交换机端口压力或提高板内通信效率。而系统二则完全由直连链路构成网络，没有中心节点。两种系统中，SG2260E芯片互访的基本协议是一致的，只是通过不同物理路径达成。

### 四类拓扑结构

根据SG2260E典型部署方式，可归纳出四种拓扑形态：一字级联、一拖三级联、树状结构和环网 (Torus)。下面分别说明每种拓扑的连接关系、请求流动路径、地址路由配置及举例说明。

一字级联拓扑

“一字级联”是最简单的级联结构，特点是多个芯片首尾相连成一条链状，类似串行连接。在SG2260E中，一字级联通常指每块板上将最多4颗芯片以链式直连：板上的Chip0连接Chip1，Chip1再连接Chip2，Chip2连接Chip3，以此类推（最多4级）。其中Chip0通常扮演板上主节点角色，除了连接链内下一级Chip1外，还通过另一条PCIe链路连接到中心PCIe Switch（在系统一场景）或连接主机/其他板（系统二场景）。其余Chip1/2/3一般各有两个PCIe端口用于上下游连接（链两端的Chip0和ChipN除外）。

链路连接说明：对于每个板，Chip0 <-> Chip1 <-> Chip2 <-> Chip3 依次相连形成“一字”。Chip0另外通过一个上行链路连至Switch（在系统一）或用于跨板直连。在这种拓扑中，任意两颗同板芯片之间存在唯一的一条路径沿链传递，而不同板的芯片通信则需经由各板的Chip0汇聚到交换机再分发。

CDMA请求流动路径：

- 板内访问：当源和目标芯片在同一链上时，请求将通过直连链路逐跳传递，而不经过PCIe Switch。例如，在板A的一字链上，Chip3 读取 Chip0 的内存：Chip3先将请求发送给邻近的Chip2，Chip2再转发给Chip1，Chip1转给Chip0，最后Chip0执行内存读取并通过链路将数据依样返回给Chip3（反向逐跳）。整个过程走板内k2k链路，延迟较低。再如Chip2 写入 Chip1，也是Chip2直接向链上邻居Chip1发送写请求，一跳就完成。因为链路点对点顺序可靠，板内多跳不会乱序，满足一致性需求。
- 跨板访问：当目标在其他板时，请求需要两段路径：板内段 + 板间段。例如，板0的Chip3访问板1的Chip2：Chip3先沿本板链把请求传到板0的Chip0，然后Chip0通过上行PCIe链路将请求发送到交换机，再由交换机路由到板1的Chip0，最后板1的Chip0沿其板内链下行到Chip2。可以看出，请求先“爬”上源板链到达板入口，再“坐电梯”通过Switch到目标板入口，最后“下楼”沿目标板链到达目标芯片。地址路由上，这对应前述流程中在源板Chip0执行SG->PC地址转换，目标板Chip0执行PC->SG还原。

Routing字段配置：在一字级联拓扑中，全局ChipID的编码采用板ID和链上ID结合方式，因此dst_board_id和dst_chipid字段直接对应目标位置。C2C_sys路由逻辑可以利用dst_board_id判断是否同板，利用dst_chipid决定链上传输方向。通常，将链上芯片编号按物理顺序排列（例如Chip0=ID0，Chip1=ID1…Chip3=ID3），则在每个中间芯片，比较目标ID与自身ID大小即可决定往哪一端转发。在实现中，可能约定Chip0 ID较小且担任上行方向，这样所有请求向ID减小的方向汇聚至Chip0，再通过Chip0转出板外。c2c_sys Routing字段在这种拓扑下可能用不到复杂值，因为板内只有一种链路方向（向Chip0或从Chip0），硬件可隐含地按照dst_chipid大小路由。但在更一般实现中，也可给上下行链路各赋一个路由编码，让C2C_sys Routing明确指出使用“上行端口”或“下行端口”。

示例场景：Chip3 -> Chip0 访问路径：Chip3发出请求目标Chip0（同板）。Chip3检测dst_board_id相同，dst_chipid(=0)小于自身ID(=3)，于是经上游端口将请求送往Chip2。Chip2收到后，目标仍为板内且非自身，继续向上游（目标ID更小方向）转发给Chip1。Chip1再转给Chip0。Chip0识别dst_chipid与自身匹配，遂在本地执行读/写操作。如果是读请求，数据通过链路依次传回Chip1->Chip2->Chip3；写请求则Chip0完成后响应回递即可。整个过程中地址在Chip3出来时是c2c_fmt，经每跳直连传输为PCIe_fmt再还原，无需经过PC地址转换，因为未出板。这种链式逐跳转发在一字级联结构中是主要的通信模式。

### 一拖三级联拓扑

“一拖三级联”是星形级联结构，即由一颗中心芯片直接连接多个从属芯片，形成星状组合。SG2260E支持每组最多4颗芯片的星形连接：其中Chip0处于中心位置，分别通过独立的PCIe直连链路连接至Chip1、Chip2、Chip3三颗芯片（相当于“一拖三”）。Chip0还通过另一个接口连接PCIe Switch（在系统一中）或其他板/主机。同板其余Chip1/2/3彼此之间没有直接链路，它们之间通信必须经由中心Chip0转发。

链路连接说明：中心Chip0有4条对外链路：3条分别连向Chip1/2/3，1条连向交换机/主机。Chip1/2/3各有1条链路连接回Chip0（以及可能一个额外链路用于其他用途或留空）。这种拓扑无明显层次，所有外围节点距离中心都是一跳。

CDMA请求流动路径：

- 板内访问：任何外围芯片间的通信，会通过中心芯片转发。例如，Chip2 想读 Chip3 数据：Chip2将读请求发送给中心Chip0（因为它唯一连接Chip2），Chip0收到后发现目标Chip3在本板，通过另一条直连将请求转发给Chip3，Chip3读取数据通过同一路径返回【假设Chip2->0->3->0->2】。同理，Chip1 写 Chip0：Chip1直接一跳到Chip0完成写。中心Chip0和任意外围之间只需1跳通信，外围之间总是2跳经由中心。与一字链不同，这里中心Chip0成为板内通信的交换节点，起到局部路由器作用。星形拓扑下，由于中心只有一跳距离，外围到外围的通信延迟固定为2跳，不会像链式那样随着位置距离增长到3跳。
- 跨板访问：与一字级联类似，跨板请求仍然需要先到本板中心Chip0，再经Switch到目标板中心，然后到目标芯片。所不同的是，源板上任意ChipX不管是中心还是外围，如果要通信板外，都统一经由Chip0发往交换机。例如Chip2(板A) 写 板B的Chip3：Chip2先把请求送Chip0_A（1跳），Chip0_A通过交换机转发到Chip0_B（另一跳PCIe），Chip0_B再将请求交给板B的Chip3（1跳）。整个也是三段：源外围->源中心，中心->目标中心(Switch段)，目标中心->目标外围。若源就是中心Chip0，那直接上Switch；若目标是中心Chip0_B那就少一步。可以看到星型拓扑板间通信的跳数与链型相同，只是板内段永远为一跳。

Routing字段配置：星形级联的地址编码仍采用板ID+芯片ID方式，但这里芯片ID可能并不按照链顺序，而是用编号标识每个节点（例如Chip0=ID0, Chip1=ID1, Chip2=ID2, Chip3=ID3 或类似）。C2C_sys路由逻辑在星形结构下，简单得多：对于外围节点ChipX (X>0)，所有非本地目标都需要发给中心Chip0，因为它没有直连其他芯片。因而可以将dst_chipid是否为0作为判断条件：若目标是本板Chip0，直接发送；如果目标是本板其它非0 ID，则也发送给Chip0，由Chip0转发。【在实现中，外围芯片或许不用判断太多：只要dst_board_id相同且dst_chipid!=自身ID，就一律交给唯一链路->Chip0】。中心Chip0则需判断dst_board_id：同板则看dst_chipid是哪条链：例如Chip0根据dst_chipid=2决定从连接Chip2的端口发送；跨板则走交换机端口。这里c2c_sys routing字段可能实际用于在中心Chip0处指示选择哪个直连端口（因为Chip0有多条直连）。例如，可以规定：routing=1表示端口连Chip1，=2表示连Chip2，=3表示连Chip3，=…? 这样的映射。外围芯片由于只有一条上行端口，routing字段可能恒为某个值（或由硬件默认为上行）。

示例场景：Chip3 -> Chip2（同板）：Chip3检测目标板相同但目标ID=2≠0且≠自身3，所以将请求通过唯一链路发送给Chip0。【逻辑：dst_board_id相同→走直连；Chip3只有连向Chip0的链路】Chip0收到，看到dst_chipid=2，识别为本板某芯片，于是从端口2转发请求给Chip2。Chip2执行操作返回数据，中心Chip0再转交给Chip3完成。Chip1 -> Chip0：Chip1直接把请求送Chip0即可完成。Chip3（板A） -> Chip0（板B）：Chip3发送请求到本板A的Chip0_A；Chip0_A经Switch转发到板B的Chip0_B；Chip0_B即是目标，无需二次下行，直接处理请求。对Chip3来说，总共两跳到达目标板B Chip0（1跳到A0，1跳Switch到B0）。星型拓扑下，多板通信通常较链型少一跳，因为不用经过目标板再下行多级。不过由于Switch转发本身不是零延迟，其总延迟和链型相当。

### 树状拓扑

“树状拓扑”指使用多级PCIe交换机实现的大规模分层互连结构。在这种结构中，可能存在不止一个PCIe Switch，而是采用类似树形层次：例如顶层一个大交换机连接若干二级交换机，每个二级交换机再连接若干芯片等，层级可多达N级，以扩展支持更多节点（128颗芯片就是一个可能的上限案例）。树状拓扑本质上还是通过PCIe Switch来路由，只是Switch本身可能由多个串接而成，使得路径上会经过多个交换节点。

链路连接说明：典型树状结构可以这样构造：主机或根交换机连接若干中间交换机，每个中间交换机再连接一组芯片（或者更下一层交换机），类似二叉/多叉树。SG2260E作为PCIe设备，一般挂接在最末端的交换机端口上。如果按照板来组织，可能每块板的Chip0连接到一个二级交换机，该二级交换机汇聚若干板后再连到顶级交换机。

CDMA请求流动路径：在树状结构中，板内通信通常和先前拓扑类似（因为每板可能仍是星形或链形局部连接）。不同的是跨板通信可能需要经过多级Switch。例如，源Chip通过板上Chip0到二级Switch，再经由上级Switch到目标板的Switch，再到目标Chip0，最后下达到目标。概括来说，跨板请求在树状拓扑下流程是：源 -> 本板入口Switch端口 -> 中间层Switch -> … -> 目标板Switch端口 -> 目标。每经过一级Switch，都要使用PC地址空间路由，所以请求地址在进入每级交换机前后都保持PC addr格式，不断被Switch解析和转发。【因为PCIe交换按地址路由透明转发】最终在目标板入口Chip0由Inbound ATU转回SG地址。虽然经过多级交换机，但对于端点芯片而言流程与一次通过单级Switch类似，只是中间经历了更多转发延迟。

Routing字段配置：由于树状结构本质上仍依赖PCIe Switch的BAR配置进行寻址路由，因此在地址编码上，仍然采用板ID来区分不同叶板。板ID通常在系统配置时映射为顶层Switch分配的一段地址空间。多级交换的情况下，上下级交换之间会事先通过PCIe桥接配置将地址空间划分。例如128个芯片可以分成8组，每组16个芯片挂一个二级交换，板ID可以编码为(组ID << 某位 + 组内板ID)。无论实现细节，dst_board_id字段长度7位足以表示0~127的板号。这样顶级Switch看到地址高位即可知道属于哪组Switch，二级Switch再看更低几位知道是哪块板。因此，树状拓扑下板ID的分配需全局唯一，交换机级联也需确保地址空间不重叠。SG2260E采用可配置CAS空间大小来调整每板BAR跨度，以匹配交换层级。

对于芯片自身C2C路由逻辑，处理跨板请求时并不需要识别有几级Switch，只需在本板Chip0将SG地址转为PC地址发出即可，后续Switch层层转发最终送达目标板Chip0即可。因此，从端点看，树状拓扑与简单的星型Switch拓扑并无二致，只是隐含地通过更大的地址空间支持更多板。c2c_sys routing字段对树状拓扑没有特殊含义，仍是板内选择直连或上行Switch。因为每板Chip0只有一条上行链路到其直接连的交换机，所以Chip0路由很简单：dst_board_id≠本板 -> 发Switch端口；dst_board_id=本板且dst_chipid!=自身 -> 发板内端口；dst_chipid=自身 -> 本地。中间交换机不涉及这个字段。

示例建模场景：考虑两个不同分支的芯片通信，如板0的Chip1 访问 板5的Chip2，其中板0和板5挂接在不同二级交换机下。Chip1先将请求发送至板0的Chip0（假设板内为链或星结构先到Chip0），Chip0将地址翻译为PC addr发送到其所属的二级Switch A。Switch A识别目标板5地址不在自己辖下，于是转发给上层主Switch。主Switch再将请求定向到二级Switch B（板5所在组）。Switch B收到后发给板5的Chip0。Chip0将PC addr还原为SG addr，识别目标Chip2在本板，通过直连链发送给Chip2完成请求。可见路径跨越了三层：源板内 -> 二级交换A -> 主交换 -> 二级交换B -> 目标板内。尽管路径更长，但对端点Chip而言，只是一次跨板操作，只不过中间多了几跳Switch转发延迟而已。仿真建模时，可以将多级交换看作在源与目标Chip0之间串行存在的多个“转换节点”，每级做一次地址检查转发，顺序处理请求队列。

### Torus环形拓扑

“Torus环网”是一种环状互联结构，各芯片通过点对点直连形成闭合环路，类似环形队列或更高维的环形网格。图4所示即为环网拓扑示意（未画出与PC连接的链路）。在最简单的一维环形中，每颗芯片都有两条PCIe直连端口，分别连接它的“左邻”和“右邻”两个芯片；所有芯片首尾相接形成一个闭环。这种拓扑没有中心交换节点，通信依赖每个中间节点逐跳转发，实现消息在环上的循环传输。Torus结构可以扩展到二维、三维，即每芯片有更多邻接，但SG2260E文档主要讨论一维环（如8芯片成环）情况。

链路连接说明：对于N个芯片组成的环，每个芯片i连接两条链路：一条连向芯片(i+1) mod N，另一条连向芯片(i-1+N) mod N（mod N表示取环形索引）。例如8芯片环：0-1-2-3-4-5-6-7-0闭合。每条PCIe链路被配置为NTB模式连接两个芯片，实现互访。通常还会有一台主机通过额外接口连接在环上某个节点，用于系统管理和外部I/O。

CDMA请求流动路径：在环形网中，任意两芯片间理论上有两条路径（顺时针或逆时针方向绕环），选择哪条取决于路由策略。SG2260E可能采用固定方向路由（比如只按升序ID方向传送），或简单的最短路径算法。假设采用固定方向：那么源芯片若ID小于目标ID，就沿ID增大方向发送，若大于目标ID则沿减小方向发送，直到环绕回。这样每个请求在环上只有一个方向流动，不会产生环路冲突。

具体流程：源芯片将请求发送给其邻居，一旦邻居发现目标不是自己，就继续转发给下一个……如此沿环一跳跳传递，直到抵达目标芯片。每经过一个中间节点，请求都会在该节点的C2C_sys内重新生成一次事务：也就是节点作为“代理CDMA发起者”，把收到的请求转换回C2C_fmt然后再次发送到下一个链路。【这在之前流程中体现为：PCIe Link收到请求->转换为c2c_fmt->又送到另一PCIe Link发送，类似步骤7和8的组合反复】因此，从协议角度看，环网通信是一系列点对点段的组合，每段都是PCIe直连通信。最终目标芯片收到请求后执行操作，再以相同路径将结果返回（读请求数据回送，写请求可能无需返回数据只返回完成）。环网的延迟取决于两者间的跳数，但因为可以双向绕行，最远距离约为N/2跳。

Routing字段配置：环形拓扑没有板与交换机的概念，可以将所有芯片视作同一板（dst_board_id设为0或某固定值）。因此全局ChipID基本上就是芯片编号。SG2260E的地址字段提供了7位板ID+3位芯片ID共10位标识，但在环网使用中，可能会将其中7位板ID用作高位芯片号扩展，使得最大支持128个环节点。比如将逻辑上连续的0~(N-1)号芯片拆分成板ID和ChipID组合编码。事实上，在文档未详细定义环网ChipID分配的情况下，一种可能方案是：把环网当作板ID=0的一组芯片，ChipID字段足够表示实际芯片数则全用ChipID，否则多出的部分放入板ID字段。无论如何，对硬件路由来说，每芯片都能通过比较目标Chip的全局ID与自身ID确定转发方向。

SG2260E提供了多达5个C2C_sys接口编号，因此环形中的每个芯片至少需要2个C2C_sys用于左右两个方向的链路，还有可能预留一个用于Host连接。这也吻合文档中c2c_sys dest id表列出了编号15对应c2c_sys04。很可能，环形拓扑配置中，每个芯片将两个直连端口配置为例如c2c_sys1和c2c_sys2，那么路由时，节点可根据目标ID选择对应端口：例如约定顺时针方向用c2c_sys1，逆时针用c2c_sys2，C2C_sys Routing字段则在源请求时写入相应的代码，让硬件把请求送对的端口。

示例建模场景：以8芯片环(IDs 0~7)为例，芯片6访问芯片2：

- 假定采用顺时针为ID增大方向的路由策略。芯片6发现目标2相对自身ID较小，顺时针绕环需经过7->0->1->2四跳，逆时针只需两跳(经5->4->3->2? 注意6逆时针邻居应是5，然后4,3,2三跳，其实顺时针4跳，逆时针3跳，按较短选逆时针)。若采用最短路径，则选择逆时针方向。【这里为了示例，假设固定按ID递减方向转发以简化说明。】
- 芯片6将请求通过其逆时针端口发送给邻居芯片5。芯片5检查目标ID2≠5，继续向邻居4转发。芯片4转给芯片3，芯片3终于转给芯片2（因为下一跳就是2）。芯片2识别自己是目标，处理请求。整个过程中，每经过一芯片，都发生：收到PCIe事务->IB ATU恢复地址->判断非自身->OB选择下一端口->地址重新封装->PCIe发送 的过程。这样请求依次经过了6->5, 5->4, 4->3, 3->2共4段链路传输到达。
- 返回路径：如果是读操作，需要芯片2将数据沿同一路径发回芯片6。通常返回可以走相同路线的反向，也可能双环同时传输。这取决于实现，但简易起见，可认为芯片2按原路逐跳回送给3-4-5-6。

环形拓扑的模拟中，需要注意死锁避免（例如双向同时大量通信时环上拥塞）以及路由策略（固定方向或自适应）。SG2260E硬件可能选择固定路由以简化，实现上可以要求软件配置一个全局参数决定顺时针或逆时针为主要方向，或者基于源<目标ID作判断。文档未详述此点，建模时可假定单向环路转发，以避免复杂性。

总的来说，Torus环网提供了一种无中心、对等的互连方案，优点是连接距离均匀，没有单点瓶颈，但缺点是路径可能较长且占用多个中间节点资源。SG2260E的协议层通过灵活的地址格式和路由字段支持环形多跳转发，每跳视同一次PCIe直连通信。这意味着在仿真模型中，可以将环上每条链路抽象为独立的发送/接收对，串联多个such对实现远程通信。每个节点处理转发时，仍然遵循前述C2C_sys路由和ATU转换流程，只是不经过Host。一旦消息最终抵达目标节点，其后续处理与其他拓扑无异。
