 
****************************************
Report : port
        -verbose
Design : SYS_TOP
Version: K-2015.06
Date   : Sun Sep 28 23:57:14 2025
****************************************



Attributes:
    d - dont_touch_network

                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
REF_CLK        in      0.0000   0.0000   --      --      --         d
RST_N          in      0.0000   0.0000   --      --      --         
SE             in      0.0000   0.0000    1.50    0.18   --         
SI[0]          in      0.0000   0.0000    1.50    0.18   --         
SI[1]          in      0.0000   0.0000    1.50    0.18   --         
SI[2]          in      0.0000   0.0000    1.50    0.18   --         
SI[3]          in      0.0000   0.0000    1.50    0.18   --         
UART_CLK       in      0.0000   0.0000   --      --      --         d
UART_RX_IN     in      0.0000   0.0000    1.50    0.18   --         
scan_clk       in      0.0000   0.0000   --      --      --         d
scan_rst       in      0.0000   0.0000   --      --      --         
test_mode      in      0.0000   0.0000   --      --      --         
SO[0]          out     0.1000   0.0000   --      --      --         
SO[1]          out     0.1000   0.0000   --      --      --         
SO[2]          out     0.1000   0.0000   --      --      --         
SO[3]          out     0.1000   0.0000   --      --      --         
UART_TX_O      out     0.1000   0.0000   --      --      --         
framing_error  out     0.1000   0.0000   --      --      --         
parity_error   out     0.1000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
REF_CLK            1      --              --              --        -- 
RST_N              1      --              --              --        -- 
SE                 1      --              --              --        -- 
SI[0]              1      --              --              --        -- 
SI[1]              1      --              --              --        -- 
SI[2]              1      --              --              --        -- 
SI[3]              1      --              --              --        -- 
UART_CLK           1      --              --              --        -- 
UART_RX_IN         1      --              --              --        -- 
scan_clk           1      --              --              --        -- 
scan_rst           1      --              --              --        -- 
test_mode          1      --              --              --        -- 
SO[0]              1      --              --              --        -- 
SO[1]              1      --              --              --        -- 
SO[2]              1      --              --              --        -- 
SO[3]              1      --              --              --        -- 
UART_TX_O          1      --              --              --        -- 
framing_error      1      --              --              --        -- 
parity_error       1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
REF_CLK       --      --      --      --      --      -- 
RST_N         --      --      --      --      --      -- 
SE           60.00   60.00   60.00   60.00  DFT_CLK   --    
SI[0]        60.00   60.00   60.00   60.00  DFT_CLK   --    
SI[1]        60.00   60.00   60.00   60.00  DFT_CLK   --    
SI[2]        60.00   60.00   60.00   60.00  DFT_CLK   --    
SI[3]        60.00   60.00   60.00   60.00  DFT_CLK   --    
UART_CLK      --      --      --      --      --      -- 
UART_RX_IN   54.26   54.26   54.26   54.26  RX_CLK    --    
scan_clk      --      --      --      --      --      -- 
scan_rst      --      --      --      --      --      -- 
test_mode     --      --      --      --      --      -- 


                    Driving Cell
Input Port   Rise(min/max)      Fall(min/max)      Mult(min/max)  Attrs(min/max)
--------------------------------------------------------------------------------
SE           scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     
SI[0]        scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     
SI[1]        scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     
SI[2]        scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     
SI[3]        scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     
UART_RX_IN   scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                scmetro_tsmc_cl013g_rvt_ss_1p08v_125c/BUFX2M/Y
                                                     -- /  --     


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
REF_CLK       --      --     --      --     --      --     --     --        -- 
RST_N         --      --     --      --     --      --     --     --        -- 
SE            --      --     --      --     --      --     --     --        -- 
SI[0]         --      --     --      --     --      --     --     --        -- 
SI[1]         --      --     --      --     --      --     --     --        -- 
SI[2]         --      --     --      --     --      --     --     --        -- 
SI[3]         --      --     --      --     --      --     --     --        -- 
UART_CLK      --      --     --      --     --      --     --     --        -- 
UART_RX_IN    --      --     --      --     --      --     --     --        -- 
scan_clk      --      --     --      --     --      --     --     --        -- 
scan_rst      --      --     --      --     --      --     --     --        -- 
test_mode     --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
REF_CLK       --      --      --      -- 
RST_N         --      --      --      -- 
SE            --      --      --      -- 
SI[0]         --      --      --      -- 
SI[1]         --      --      --      -- 
SI[2]         --      --      --      -- 
SI[3]         --      --      --      -- 
UART_CLK      --      --      --      -- 
UART_RX_IN    --      --      --      -- 
scan_clk      --      --      --      -- 
scan_rst      --      --      --      -- 
test_mode     --      --      --      -- 


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
SO[0]        60.00   60.00   60.00   60.00  DFT_CLK   0.00  
SO[1]        60.00   60.00   60.00   60.00  DFT_CLK   0.00  
SO[2]        60.00   60.00   60.00   60.00  DFT_CLK   0.00  
SO[3]        60.00   60.00   60.00   60.00  DFT_CLK   0.00  
UART_TX_O   1736.30 1736.30 1736.30 1736.30 TX_CLK    0.00  
framing_error
             54.26   54.26   54.26   54.26  RX_CLK    0.00  
parity_error
             54.26   54.26   54.26   54.26  RX_CLK    0.00  

1
