# HDL-PROJECT
<h1 align="center"> Circuito decodificador de Gray </h1>

# Descripción general
del funcionamiento del circuito completo y de cada subsistema.
# Diagramas de bloques
de cada subsistema y su funcionamiento fundamental, según descritos en la sección 5.
# Diagramas de estado
de todas las FSM diseñadas (si existen), según descritos en la sección 5.
# Ejemplo y análisis de una simulación funcional
del sistema completo, desde el estímulo de entrada
hasta el manejo de los 7 segmentos.
# Análisis de consumo de recursos en la FPGA 
(LUTs, FFs, etc.) y del consumo de potencia que reporta
la herramienta Vivado.
# Reporte de velocidades máximas de reloj 
posibles en el diseño (mínima frecuencia de reloj para este diseño: 50 MHz).
# Análisis de principales problemas 
hallados durante el trabajo y de las soluciones aplicadas
