Partition Merge report for DE0_TOP
Sat Apr 08 12:05:45 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "pwm_led"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Sat Apr 08 12:05:45 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE0_TOP                                         ;
; Top-level Entity Name              ; DE0_TOP                                         ;
; Family                             ; Cyclone III                                     ;
; Total logic elements               ; 5,795                                           ;
;     Total combinational functions  ; 4,438                                           ;
;     Dedicated logic registers      ; 3,584                                           ;
; Total registers                    ; 3584                                            ;
; Total pins                         ; 252                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 16,640                                          ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:pwm_led          ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:pwm_led          ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "pwm_led"                                                                                                                                                                                                                                 ;
+--------------------------+---------------+-----------+----------------+-------------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection        ; Details                                                                                                                                                        ;
+--------------------------+---------------+-----------+----------------+-------------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; divisor:clk_256|clk_o    ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; divisor:clk_256|clk_o    ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; divisor:clk_2P048K|clk_o ; pre-synthesis ; connected ; Top            ; post-synthesis    ; divisor:clk_2P048K|clk_o ; N/A                                                                                                                                                            ;
; pwm_gen:motorA_pwm|pwm_o ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; pwm_gen:motorA_pwm|pwm_o ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; SW[0]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[0]                    ; N/A                                                                                                                                                            ;
; SW[0]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[0]                    ; N/A                                                                                                                                                            ;
; SW[1]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[1]                    ; N/A                                                                                                                                                            ;
; SW[1]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[1]                    ; N/A                                                                                                                                                            ;
; SW[2]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[2]                    ; N/A                                                                                                                                                            ;
; SW[2]                    ; post-fitting  ; connected ; Top            ; post-synthesis    ; SW[2]                    ; N/A                                                                                                                                                            ;
+--------------------------+---------------+-----------+----------------+-------------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                            ;
+---------------------------------------------+-------+------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:pwm_led ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+-----------------------+--------------------------------+
; Estimated Total logic elements              ; 5204  ; 218              ; 374                   ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Total combinational functions               ; 4010  ; 202              ; 226                   ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                       ;                                ;
;     -- 4 input functions                    ; 2073  ; 87               ; 82                    ; 0                              ;
;     -- 3 input functions                    ; 1229  ; 76               ; 85                    ; 0                              ;
;     -- <=2 input functions                  ; 708   ; 39               ; 59                    ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Logic elements by mode                      ;       ;                  ;                       ;                                ;
;     -- normal mode                          ; 3548  ; 193              ; 188                   ; 0                              ;
;     -- arithmetic mode                      ; 462   ; 9                ; 38                    ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Total registers                             ; 3165  ; 130              ; 289                   ; 0                              ;
;     -- Dedicated logic registers            ; 3165  ; 130              ; 289                   ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                     ; 0                              ;
; I/O pins                                    ; 252   ; 0                ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                     ; 0                              ;
; Total memory bits                           ; 15360 ; 0                ; 1280                  ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                     ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                     ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                     ; 1                              ;
;                                             ;       ;                  ;                       ;                                ;
; Connections                                 ;       ;                  ;                       ;                                ;
;     -- Input Connections                    ; 3506  ; 195              ; 407                   ; 2                              ;
;     -- Registered Input Connections         ; 3065  ; 140              ; 319                   ; 0                              ;
;     -- Output Connections                   ; 707   ; 275              ; 1                     ; 3127                           ;
;     -- Registered Output Connections        ; 161   ; 274              ; 0                     ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Internal Connections                        ;       ;                  ;                       ;                                ;
;     -- Total Connections                    ; 27824 ; 1377             ; 1707                  ; 3130                           ;
;     -- Registered Connections               ; 16227 ; 978              ; 1021                  ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; External Connections                        ;       ;                  ;                       ;                                ;
;     -- Top                                  ; 414   ; 357              ; 313                   ; 3129                           ;
;     -- sld_hub:auto_hub                     ; 357   ; 18               ; 95                    ; 0                              ;
;     -- sld_signaltap:pwm_led                ; 313   ; 95               ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3129  ; 0                ; 0                     ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Partition Interface                         ;       ;                  ;                       ;                                ;
;     -- Input Ports                          ; 63    ; 39               ; 67                    ; 2                              ;
;     -- Output Ports                         ; 126   ; 55               ; 20                    ; 4                              ;
;     -- Bidir Ports                          ; 111   ; 0                ; 0                     ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Registered Ports                            ;       ;                  ;                       ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 15                    ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 44               ; 11                    ; 0                              ;
;                                             ;       ;                  ;                       ;                                ;
; Port Connectivity                           ;       ;                  ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 16               ; 4                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 1                ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 1                ; 35                    ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2                ; 40                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 27               ; 11                    ; 0                              ;
+---------------------------------------------+-------+------------------+-----------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; CLOCK_50_2                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50_2                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50_2~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA_0                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA_0                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA_0~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA_1                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA_1                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA_1~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[0]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[0]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[0]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[10]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[10]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[10]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[11]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[11]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[11]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[12]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[12]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[12]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[13]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[13]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[13]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[14]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[14]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[14]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[15]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[15]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[15]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[16]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[16]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[16]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[17]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[17]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[17]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[18]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[18]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[18]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[19]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[19]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[19]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[1]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[1]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[1]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[20]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[20]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[20]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[21]                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[21]                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[21]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[2]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[2]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[2]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[3]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[3]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[3]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[4]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[4]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[4]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[5]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[5]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[5]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[6]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[6]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[6]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[7]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[7]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[7]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[8]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[8]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[8]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_ADDR[9]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[9]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[9]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_BYTE_N                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_BYTE_N                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_BYTE_N~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_CE_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_CE_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_CE_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ15_AM1                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ15_AM1                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ15_AM1~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[0]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[0]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[10]                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[10]                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[10]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[11]                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[11]                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[11]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[12]                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[12]                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[12]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[13]                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[13]                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[13]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[14]                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[14]                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[14]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[1]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[1]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[2]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[2]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[3]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[3]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[4]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[4]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[4]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[5]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[5]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[5]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[6]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[6]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[6]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[7]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[7]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[7]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[8]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[8]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[8]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_DQ[9]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[9]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[9]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_OE_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_OE_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_OE_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_RST_N                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_RST_N                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_RST_N~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_RY                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FL_RY                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_RY~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_WE_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WE_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WE_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; FL_WP_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WP_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WP_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_CLKIN[0]                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO0_CLKIN[0]                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_CLKIN[0]~input                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_CLKIN[1]                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO0_CLKIN[1]                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_CLKIN[1]~input                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_CLKOUT[0]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO0_CLKOUT[0]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO0_CLKOUT[0]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_CLKOUT[1]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO0_CLKOUT[1]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO0_CLKOUT[1]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[0]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[0]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[0]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[10]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[10]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[10]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[11]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[11]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[11]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[12]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[12]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[12]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[13]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[13]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[13]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[14]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[14]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[14]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[15]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[15]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[15]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[16]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[16]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[16]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[17]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[17]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[17]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[18]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[18]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[18]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[19]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[19]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[19]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[1]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[1]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[1]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[20]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[20]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[20]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[21]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[21]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[21]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[22]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[22]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[22]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[23]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[23]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[23]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[24]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[24]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[24]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[25]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[25]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[25]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[26]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[26]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[26]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[27]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[27]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[27]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[28]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[28]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[28]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[29]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[29]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[29]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[2]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[2]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[2]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[30]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[30]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[30]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[31]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[31]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[31]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[3]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[3]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[3]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[4]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[4]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[4]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[5]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[5]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[5]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[6]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[6]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[6]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[7]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[7]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[7]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[8]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[8]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[8]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO0_D[9]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO0_D[9]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO0_D[9]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_CLKIN[0]                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO1_CLKIN[0]                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_CLKIN[0]~input                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_CLKIN[1]                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO1_CLKIN[1]                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_CLKIN[1]~input                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_CLKOUT[0]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO1_CLKOUT[0]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO1_CLKOUT[0]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_CLKOUT[1]                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO1_CLKOUT[1]                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO1_CLKOUT[1]~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[0]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[0]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[0]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[10]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[10]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[10]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[11]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[11]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[11]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[12]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[12]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[12]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[13]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[13]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[13]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[14]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[14]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[14]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[15]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[15]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[15]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[16]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[16]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[16]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[17]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[17]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[17]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[18]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[18]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[18]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[19]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[19]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[19]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[1]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[1]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[1]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[20]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[20]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[20]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[21]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[21]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[21]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[22]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[22]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[22]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[23]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[23]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[23]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[24]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[24]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[24]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[25]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[25]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[25]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[26]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[26]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[26]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[27]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[27]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[27]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[28]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[28]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[28]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[29]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[29]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[29]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[2]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[2]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[2]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[30]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[30]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[30]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[31]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[31]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[31]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[3]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[3]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[3]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[4]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[4]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[4]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[5]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[5]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[5]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[6]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[6]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[6]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[7]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[7]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[7]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[8]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[8]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[8]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO1_D[9]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO1_D[9]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO1_D[9]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_DP                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_DP                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_DP~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[0]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[0]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[0]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[1]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[1]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[1]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[2]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[2]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[2]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[3]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[3]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[3]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[4]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[4]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[4]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[5]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[5]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[5]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0_D[6]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0_D[6]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0_D[6]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_DP                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_DP                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_DP~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[0]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[0]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[0]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[1]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[1]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[1]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[2]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[2]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[2]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[3]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[3]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[3]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[4]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[4]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[4]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[5]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[5]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[5]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1_D[6]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1_D[6]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1_D[6]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_DP                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_DP                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_DP~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[0]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[0]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[0]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[1]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[1]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[1]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[2]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[2]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[2]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[3]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[3]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[3]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[4]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[4]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[4]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[5]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[5]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[5]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2_D[6]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2_D[6]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2_D[6]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_DP                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_DP                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_DP~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[0]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[0]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[0]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[1]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[1]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[1]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[2]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[2]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[2]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[3]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[3]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[3]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[4]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[4]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[4]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[5]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[5]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[5]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX3_D[6]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3_D[6]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3_D[6]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_BLON                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_BLON                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_BLON~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[0]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[0]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[0]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[1]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[1]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[1]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[2]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[2]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[2]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[3]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[3]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[3]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[4]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[4]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[4]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[5]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[5]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[5]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[6]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[6]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[6]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_DATA[7]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[7]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[7]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_EN                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_EN                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_EN~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_RS                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RS                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RS~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LCD_RW                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RW                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RW~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[8]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[9]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[9]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[9]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; ORG_BUTTON[0]                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ORG_BUTTON[0]                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ORG_BUTTON[0]~input                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; ORG_BUTTON[1]                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ORG_BUTTON[1]                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ORG_BUTTON[1]~input                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; ORG_BUTTON[2]                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ORG_BUTTON[2]                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ORG_BUTTON[2]~input                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_KBCLK                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_KBCLK                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_KBCLK~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_KBDAT                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_KBDAT                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_KBDAT~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_MSCLK                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_MSCLK                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_MSCLK~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_MSDAT                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_MSDAT                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_MSDAT~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SD_CLK                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SD_CLK                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SD_CLK~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SD_CMD                                                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_CMD                                                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_CMD~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SD_DAT0                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT0                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT0~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SD_DAT3                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT3                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT3~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SD_WP_N                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SD_WP_N                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_WP_N~input                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; UART_CTS                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_CTS                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_CTS~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; UART_RTS                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RTS                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RTS~input                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; UART_RXD                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; UART_TXD                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_clr                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_ena                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_irq                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_rti                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_shift                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_tck                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_update                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_DE0Qsys_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2cpu_the_DE0Qsys_nios2cpu_nios2_oci_the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper_DE0Qsys_nios2cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.clk_2P048K_clk_o                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                     ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                         ;
+---------------------------------------------+----------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                            ;
+---------------------------------------------+----------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 5,795                                                                            ;
;                                             ;                                                                                  ;
; Total combinational functions               ; 4438                                                                             ;
; Logic element usage by number of LUT inputs ;                                                                                  ;
;     -- 4 input functions                    ; 2242                                                                             ;
;     -- 3 input functions                    ; 1390                                                                             ;
;     -- <=2 input functions                  ; 806                                                                              ;
;                                             ;                                                                                  ;
; Logic elements by mode                      ;                                                                                  ;
;     -- normal mode                          ; 3929                                                                             ;
;     -- arithmetic mode                      ; 509                                                                              ;
;                                             ;                                                                                  ;
; Total registers                             ; 3584                                                                             ;
;     -- Dedicated logic registers            ; 3584                                                                             ;
;     -- I/O registers                        ; 0                                                                                ;
;                                             ;                                                                                  ;
; I/O pins                                    ; 252                                                                              ;
; Total memory bits                           ; 16640                                                                            ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                ;
; Total PLLs                                  ; 1                                                                                ;
;     -- PLLs                                 ; 1                                                                                ;
;                                             ;                                                                                  ;
; Maximum fan-out node                        ; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 3080                                                                             ;
; Total fan-out                               ; 30025                                                                            ;
; Average fan-out                             ; 3.41                                                                             ;
+---------------------------------------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------------------------+
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_oeq1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096 ; None                                         ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                                         ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                                         ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_gv71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192 ; DE0Qsys_nios2cpu_ociram_default_contents.mif ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cig1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; DE0Qsys_nios2cpu_rf_ram_a.mif                ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; DE0Qsys_nios2cpu_rf_ram_b.mif                ;
; sld_signaltap:pwm_led|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3q14:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; 256          ; 5            ; 256          ; 5            ; 1280 ; None                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 08 12:05:44 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE0_TOP -c DE0_TOP --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:pwm_led"
Critical Warning (35025): Partially connected in-system debug instance "pwm_led" to 7 of its 11 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 4 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 9 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK_50_2"
    Warning (15610): No output dependent on input pin "UART_RXD"
    Warning (15610): No output dependent on input pin "UART_RTS"
    Warning (15610): No output dependent on input pin "FL_RY"
    Warning (15610): No output dependent on input pin "SD_WP_N"
    Warning (15610): No output dependent on input pin "GPIO0_CLKIN[0]"
    Warning (15610): No output dependent on input pin "GPIO0_CLKIN[1]"
    Warning (15610): No output dependent on input pin "GPIO1_CLKIN[0]"
    Warning (15610): No output dependent on input pin "GPIO1_CLKIN[1]"
Info (21057): Implemented 6608 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 26 input pins
    Info (21059): Implemented 119 output pins
    Info (21060): Implemented 111 bidirectional pins
    Info (21061): Implemented 6201 logic cells
    Info (21064): Implemented 149 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Sat Apr 08 12:05:45 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


