###############################################################################################################
# Core-Level Timing Constraints for axi_dwidth_converter Component "pcie_gen1x1_sub_sys_auto_us_9"
###############################################################################################################
#
# This component is not configured to perform asynchronous clock-domain-crossing.
# No timing core-level constraints are needed.
# (Synchronous clock-domain-crossings, if any, remain covered by your system-level PERIOD constraints.)
