# 35 · 全差分两级Miller：差模补偿、共模环路与输出驱动

本模块提供全差分闭环放大，并分别控制差分信号和输出共模。相比单级全差分OTA，第二级增加开环增益和驱动能力，Miller补偿用于维持差模环路稳定；同时需要设计共模反馈，避免共模动态成为瓶颈。芯片中常用于ADC驱动、开关电容放大器和差分模拟信号通路。

状态：**SMIC18MMRF / TT / 1.8 V / 27°C，全部对应 nominal 原始指标通过**。只宣称原理图级 nominal；未执行其他PVT、失配或版图验证。审查PDF已逐页检查中文、图表和网表可读性。

[审查 PDF](../evidence/35-fd-miller/review.pdf) · [精确电路](../evidence/35-fd-miller/circuit.scs) · [验收合同](../evidence/35-fd-miller/contract.json) · [实测结果](../evidence/35-fd-miller/latest_results.json)

当前报告：**7页正文＋4页完整电路图，共11页**。下文历史交付记录中的页数对应当时的正文版本。

<!-- REPORT-MARKDOWN -->
## 可编辑报告与系统结构

[完整报告MD](../evidence/35-fd-miller/review_report.md) · [对应PDF](../evidence/35-fd-miller/review.pdf)
<!-- END-REPORT-MARKDOWN -->

## 完成范围与结果

本次在 **SMIC18MMRF tt、1.8 V、27°C**，50 uA参考电流、输入共模0.9 V、每侧1 pF负载条件下，完成确定性nominal OP/AC、单位差分闭环噪声、321点差模范围、差模建立、VOCM恢复和匹配拒斥表征；额外完成独立CM STB诊断。确定性nominal原门槛全部通过，状态为 `complete_original`，无需10%或15%放宽。

**原任务的20个固定种子local-mismatch拒斥试验未执行、未通过声明。** 全局nominal迁移范围排除了MC/PVT；本模块的CMRR/PSRR仅保留匹配模型的四种激励表征，不能以完美对称性产生的数值抵消代替随机失配性能。其余26个OP/AC/噪声PVT点、两组非nominal动态代表点、版图寄生、无源变化、封装与老化均未执行。

| 确定性指标 | 实测 | 原门槛 | 10%边界 | 15%边界 |
|---|---:|---:|---:|---:|
| 10 Hz差模增益 | 112.4192 dB | ≥60 dB | ≥59.0849 dB | ≥58.5884 dB |
| UGB | 127.5082 MHz | ≥100 MHz | ≥90 MHz | ≥85 MHz |
| 差模PM | 68.2512° | ≥60° | ≥54° | ≥51° |
| 输出共模误差 | 3.638235 mV | ≤15 mV | ≤16.5 mV | ≤17.25 mV |
| 输出差分不平衡 | 0.005489 uV | ≤100 uV | ≤110 uV | ≤115 uV |
| VDD功耗，含参考 | 3.630798 mW | 0<P≤5 mW | ≤5.5 mW | ≤5.75 mW |
| 闭环输入噪声，10 Hz–15 MHz | 24.9263 uVrms | ≤50 uVrms | ≤55 uVrms | ≤57.5 uVrms |
| 连续有效差分范围 | 1.600 Vpp | ≥0.8 Vpp | ≥0.72 Vpp | ≥0.68 Vpp |
| 范围内最大差模跟踪误差 | 0.002090 mV | ≤5 mV | ≤5.5 mV | ≤5.75 mV |
| 差模最后容差交越时间 | 9.356113 ns | ≤15 ns | ≤16.5 ns | ≤17.25 ns |
| 320 ns终值误差/0.2 V目标 | 0.000240326% | ≤1% | ≤1.1% | ≤1.15% |
| 共模最后容差交越时间 | 14.162967 ns | ≤100 ns | ≤110 ns | ≤115 ns |
| 1 us共模终值误差 | 4.971102 mV | ≤10 mV | ≤11 mV | ≤11.5 mV |

命令网格−0.8至+0.8 V、步长5 mV的321点全部有效；不是只测中心线性区再推测范围。差模AC额外检查只有一次下降0 dB交越且随后不回穿。非有限值、缺失数据、负功耗、网格完整性和既定刺激不放宽。增益dB放宽以幅度比为基础，加20log10(0.90/0.85)，不是直接把dB数值乘比例。

## 电路与架构选择

接口为 `fd_two_stage_miller_opamp (vss iref vdd vinn vinp vocm voutn voutp)`。电路有30只MOS，没有数字逻辑，也没有DUT内部独立源、受控源或行为源。外部理想差分反馈由benchmark bench提供。

保留上游的折叠共栅第一级、对称共源第二级、串联RC Miller补偿和连续时间CMFB架构，使用目标工艺LUT重新选取尺寸和偏置。第一级的NMOS输入每侧目标100 uA，PMOS固定折叠源每侧150 uA，两者差值约50 uA流经PMOS共栅与底部NMOS共栅/受控下拉。`vinp`升高时，流向 `stagep` 的折叠电流减少，第二级NMOS下拉减小，所以 `voutp`升高；整体差模增益为正。

第二级每侧是NMOS共源与PMOS固定电流负载，目标700 uA。每侧400 Ω与2 pF串联，从输出直接返回对应 `stagep/stagen`，形成Miller补偿。SMIC实现采用RN/RP复制偏置：`RNB=28 kohm`设定底部共栅源端约0.28 V，`RPC=40 kohm`设定PMOS折叠共栅源端约1.4 V。PMOS共栅体端接各自源端；物理实现必须保留相应独立井，不能直接改成共同VDD体连接。

输出每侧100 kohm和100 fF并联到 `vcms`，平均后由NMOS差分CM放大器与VOCM比较。CM放大器的PMOS镜输出有额外电流，流经二极管NMOS `MCMND`，建立 `vcmfb` 并降低该控制节点阻抗；`vcmfb`驱动第一级两只底部电流下拉。这里没有把CM控制直接加在输出PMOS负载上。

反馈极性为：输出平均值上升→MCMSENSE下拉增强且镜像上拉减小→vcmfb下降→第一阶段下拉减小→stagep/stagen上升→第二级NMOS下拉增强→输出平均值下降。

## gm/ID与实际几何

使用原有 `gmoverid_smic18/lut/tt`，所有LUT查询的路径、SHA-256、VDS、温度、L、Wref及体偏置均保存在 `sizing.json`。没有修改原LUT、PDK或Bridge，也没有需要补扫的表。

| 角色 | 模型 | 单位W/L，um | 目标gm/ID | 主要m |
|---|---|---:|---:|---|
| NMOS输入对 | n18 | 10.26/1 | 18 | 10 |
| n参考/尾源/偏置/底部下拉 | n18 | 4.68/1 | 14 | 5/20/1/5 |
| p偏置/折叠源/CM镜 | p18 | 9.50/1 | 10 | 1/15/5与10 |
| NMOS共栅 | n18 | 1.68/0.36 | 14 | 复制1，主支路5 |
| PMOS共栅 | p18 | 6.96/0.36 | 14 | 复制1，主支路5 |
| NMOS输出级 | n18 | 0.30/0.36 | 6 | 70 |
| PMOS输出负载 | p18 | 1.96/0.36 | 8 | 复制1，输出70 |
| CM输入对 | n18 | 1.68/0.36 | 14 | 5 |

所有单位W≤10.26 um，超过100 um的总宽通过m复制合法单位管实现。输入总宽102.6 um；尾源93.6 um；折叠源142.5 um；输出NMOS21.0 um，输出PMOS137.2 um。输出NMOS采用0.30 um单位宽且m=70，单位宽仍在模型范围内。LUT的Wref=10 um仅用于初值，不忽略窄宽及体偏置效应；最终OP由真实尺寸的目标PDK直接确认。

初值估计 `gm1=100 uA×18=1.8 mS`，`gm1/(2πCc)≈143 MHz`。输出级 `gm2≈700 uA×6=4.2 mS`，`1/gm2≈238 Ω`，400 Ω零点电阻可将理想两级Miller前馈零点移至左半平面；最终频率响应仍须包含内部折叠节点和全部负载实际验证，实测UGB为127.508 MHz。

| 中心OP | 电流幅值/uA | gm/ID | gm/gds | 饱和余量/mV |
|---|---:|---:|---:|---:|
| MINP | 98.769 | 18.212 | 336.382 | 963.091 |
| MTAIL | 197.537 | 14.242 | 152.538 | 225.573 |
| MSP | 153.773 | 9.864 | 190.597 | 225.730 |
| MPCP | 55.004 | 13.590 | 159.623 | 574.549 |
| MNCP | 55.004 | 13.383 | 68.736 | 283.232 |
| MSINKP | 55.004 | 13.651 | 106.512 | 161.745 |
| MSECONDP | 732.059 | 5.906 | 76.813 | 662.657 |
| MLOADP | 732.059 | 7.750 | 122.035 | 676.166 |
| MCMSENSE | 47.473 | 13.846 | 35.351 | 118.145 |
| MCMND | 56.073 | 13.670 | 224.988 | 395.034 |

饱和余量定义为abs(VDS)−abs(VDSAT)，全部30只MOS在中心OP均为正。主要节点：tail=0.34531 V，fp/fn=1.39783 V，stagep/stagen=0.69318 V，sinkp/sinkn=0.28708 V，vcmfb=0.52037 V；输出共模0.903638 V。此表不能证明其他角落或每个动态时刻均饱和。

112 dB增益可与OP作数量级交叉检查：折叠级输出电阻近似为NMOS共栅的gmro乘底部管ro，与PMOS共栅的gmro乘顶部管ro并联，得到约6.6 Mohm；乘输入gm≈1.799 mS，一级增益约1.18万。输出级近似 `gm2/(gds_n+gds_p+1/100kohm)≈38.3`，合计约113 dB，与实测112.42 dB接近。这是基于OP的小信号估计，不是额外独立Rout实测。

## CMFB失败迭代及可复用认识

首个电气有效版本的CM镜比为1.2，MCMND的m=1；差模、噪声、范围与原动态门槛都通过。但独立CM STB只有13.680° PM，即使15 mV恢复窗给出31.387 ns，也不意味着共模环路有足够阻尼。因此没有把这一版本作为最终完成设计。

最终把镜比改为2.0，同时把MCMND的m从1增为5，维持控制节点电流密度的近似匹配并提高其小信号电导。MCMND电流由11.215增至56.073 uA，gm由0.1533增至0.7665 mS，近似1/gm由6.52 kohm降至1.30 kohm。CM UGB从87.876降至47.674 MHz，PM从13.680°升至51.147°；输出CM误差从8.254降至3.638 mV，恢复从31.387降至14.163 ns。功耗从3.5493升至3.6308 mW。

该调整同时改变CM控制节点阻抗、环路增益和偏置平衡，不能简化成“降低环路增益一定改善精度”。可复用的做法是明确控制节点负载，联合选择CM镜与二极管偏置支路，再分别检查差模和共模。宽误差窗可能掩盖弱阻尼，差模PM也不能替代CM PM。

最终CM STB在 `vcms→MCMSENSE栅` 连接中插入零压iprobe，记录完整1 Hz–10 GHz环路；图使用 `−loopGain` 将低频反馈返回比相位归一到0°。PSF提取PM=51.14734°，Spectre原生日志PM=51.1477°。探针前后输出共模OP差约0.525 pV。45°是额外CM诊断下限，原60°门槛仍用于差模。

## 测量定义

差模AC在10 Hz–10 GHz扫描，输入为+0.5/−0.5 V，所以 `H=Voutp−Voutn`。10 Hz取增益，首次下降0 dB交越计算UGB和相位裕量。相比原50点/十倍频，这次使用100点/十倍频；完整扫描用于额外回穿检查。功耗按原定义为 `−1.8×I(VDD)`，包含外部参考从VDD取走的50 uA及内部全部支路。

噪声使用单位差分闭环，外部反馈 `err=src−(Voutp−Voutn)`，`vinp/vinn=VOCM±err/2`。Spectre以差分输出与VNOISE输入源计算输入等效谱，积分 `sqrt(∫en²df)`，上下限严格10 Hz及15 MHz，共619点。线性频率梯形积分24.9263025 uVrms，PSD幂律插值积分24.9260659 uVrms，相差约0.000949%。15 MHz是声明信号带宽，不能替换成100 MHz UGB，也不能把噪声积分上限任意缩小。

范围扫描−0.8至+0.8 V、5 mV步长；按原5 mV误差窗寻找有效命令最小值和最大值，同时额外检查有效点连续、无内部缺口。321点全有效，最大误差2.090066 uV。没有减小刺激幅度或改变每侧1 pF负载。

差模刺激−0.2→+0.2 V，20–21 ns线性边沿，观察至320 ns。容差为最终目标0.2 V的1%，即2 mV，**不是0.4 V步幅的1%**。提取完整波形的最后容差交越，在线性时间上插值，再减去20 ns边沿开始时刻。最终误差取320 ns瞬时输出相对+0.2 V的差，再除0.2 V；不是末段均值，也不把目标移到实际终值。

共模刺激VOCM从0.85升至0.95 V，同样20–21 ns边沿；两个信号输入固定0.9 V。15 mV窗最后交越同样减20 ns，观察至1 us，终值误差相对0.95 V≤10 mV。差模输出采样50 ps、最大内部步长25 ps；共模输出采样100 ps、最大内部步长50 ps。

原instruction、参考网表、正式verify.py、utils.py及六个bench已冻结到 `source/`。Spectre PSF提取按bench的.meas公式实现，并调用原verifier的 `nominal_functional`、`threshold` 对移植后的标量作门槛交叉检查；未运行它的PVT/MC调度。数据读取检查长度、有限值和轴递增。没有用Sky130历史数值替代SMIC测量。

## 匹配拒斥表征与失配排除

原验收要求20个种子41000–41019在10 Hz满足CMRR≥50 dB、PSRR±≥40 dB；1 MHz只是表征。相应10%/15%幅度比放宽门槛分别是CMRR49.0849/48.5884 dB，PSRR39.0849/38.5884 dB。**这20个样本没有执行，不能记为原失配拒斥通过。**

匹配nominal保留差模、共模输入、正电源、负电源四种激励。负电源台令VSS AC=+1、VDD对VSS AC=−1，保持绝对VDD不动，并保留输入/VOCM相对VSS连接。拒斥定义为差模信号增益与相应扰动到差分输出增益的比值，不是输出平均电压变化的抑制。

| 匹配表征 | 10 Hz扰动到差分输出残差，V/V | 形式计算dB | 使用限制 |
|---|---:|---:|---|
| CMRR | 4.898e−11 | 318.62 | 对称性与数值残差主导 |
| PSRR+ | 1.301e−7 | 250.14 | 对称性与数值残差主导 |
| PSRR− | 3.823e−9 | 280.77 | 对称性与数值残差主导 |

1 MHz下三者差分残差均输出为0，dB未定义，以JSON null保存，没有人为加下限凑出有限大“通过”值。这些超高数值不表示可实现的随机失配拒斥能力；实际拒斥要另行使用目标工艺失配模型与约定抽样方法验证。相同边界也适用于中心OP约5.5 nV的输出不平衡。

## 文件与复现

- 工程：`/home/IC/CodeX/smic18_benchmark_repro`。
- 电路：`cases/35-fd-miller/circuit.scs`，SHA-256 `6d9f5f72270985bfe6f78ef2b76d423773ed5271b7edac16c114f3c9b148289b`。
- 同目录：`contract.json`、`sizing.json`、`geometry.json`、`latest_results.json`、冻结 `source/`。
- 七页审查PDF：`reports/35-fd-miller-review.pdf`；含功能开篇、原/放宽阈值、架构、OP、噪声与波形、精确网表、失配排除说明。
- 最终AC：`runs/35/20260922T091831965563Z_ac`。
- 最终噪声：`runs/35/20260922T091832170295Z_noise`。
- 最终范围：`runs/35/20260922T091832394130Z_range`。
- 最终差模建立：`runs/35/20260922T091832565378Z_settling`。
- 最终CM恢复：`runs/35/20260922T091833569988Z_cm`。
- 最终匹配拒斥：`runs/35/20260922T091835170616Z_rejection`。
- 最终CM STB：`runs/35/20260922T091835756615Z_cmstb`。

各run.json保留模型和输入SHA-256，inputs/冻结当时电路与bench，output/bench.raw为原始PSF。使用既有Python环境复现：

```bash
/home/IC/CodeX/virtuoso-bridge-lite/.venv/bin/python scripts/case35_fd_miller.py
/home/IC/CodeX/virtuoso-bridge-lite/.venv/bin/python scripts/review_pdf.py 35
```

没有调用外部模型，未修改第36模块最终文件、既有环境、原LUT、PDK或只读知识库。结果适用于此nominal原理图和本次明确约化的合同。

[完整 LUT 查询](../evidence/35-fd-miller/sizing.json)

## 复现与证据

[完整电路总图 SVG](../evidence/35-fd-miller/schematic/full.svg) · [总图 PDF](../evidence/35-fd-miller/schematic/full.pdf) · [4页电路分图](../evidence/35-fd-miller/schematic/sheets.pdf) · [引脚与层次连接映射](../evidence/35-fd-miller/schematic/connectivity.json) · [图纸审计](../evidence/35-fd-miller/schematic_audit.json)

- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091831965563Z_ac/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091832170295Z_noise/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091832394130Z_range/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091832565378Z_settling/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091833569988Z_cm/run.json) · 原始输出（本地归档，未随仓库分发）
- [Spectre 运行记录](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/runs/35/20260922T091835170616Z_rejection/run.json) · 原始输出（本地归档，未随仓库分发）
- [工程脚本](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/tree/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/scripts) · [项目状态](https://github.com/SannBunnSyoSeTsu/smic18-benchmark-reproduction/blob/6ae3e1434914297c4ed12b93cb8d6a297ef8339a/status.json)

原Sky130案例保持原样；本页是目标工艺实测的新记录。模型文件留在既有本地PDK目录，没有上传或修改。
