一、中文摘要(及關鍵字) 
 
這篇論文將提出快速鎖定、高解析度與
不易受製程影響的全數位式鎖相迴路及單緣
觸發之數位式振盪器之電路設計。快速鎖
定、高解析度與不易受製程影響的全數位式
鎖相迴路。在微調的延遲單元中使用新型的
數位控制變容器，即可改善容電的線性度；
使用在數位式振盪器上，則可提高調變的線
性度。單緣觸發之數位式振盪器之電路設計
架構可獲得高解析度與電路容易設計之優
點。全數位式鎖相迴路使用單緣觸發之數位
振盪器架構，其解析度可達 2ps，而此振盪器
的操作範圍可經由電路設計容易實現。全數
位式鎖相迴路晶片的製作是利用台積電
0.18-um 1P6M 之製程所製作，其操作頻率為
150-MHz 到 450-MHz 與鎖定時間在 32 個輸
入週期內鎖定。整個晶片的面積為 850×850 
um2(中心電路：260 × 360 um2)，操作頻率
400-MHz 時，其功率消耗為 10-mW。 
 
關鍵字: 全數位鎖相迴路、數位式振盪器、
變容器、邊緣觸發 
 
Abstract       
  
 An all-digital phase locked-loop (ADPLL) 
is presented to achieve fast lock, process 
immunity. A proposed digitally controlled 
varactor (DCV) is used in fine-tuning delay cell 
design. The proposed DCO architecture uses 
pulse-based DCO (PB-DCO). Thus, it has the 
characteristics of, high resolution, flexible 
operating range, and easy design. The ADPLL 
is implemented in a 0.18um single-poly 
six-metal (1P6M) technology can operate from 
150 to 450MHz and achieve worst case 
frequency acquisition in 32 reference clock 
cycles. The chip size was 850×850 um2 (core: 
260×360 um2), and the power consumption was 
10mW at 400MHz. 
 
Keyword: ADPLL, DCO, varactor, 
edge-trigger  
二、計劃緣由與目的 
 
在高速微處理器與通信系統中，鎖相迴
路(Phase Locked Loops , PLL)都被用來當成
準 確 的 時 序 脈 波 產 生 器 ， 例 如 在 RF 
Transceiver 中，作為中心頻率或調變的相位合
成，另外，在多晶片組系統中，主要時脈進
入子電路方塊之前也通常會利用鎖相迴路作
相位校準的動作，使得所有的工作時脈獲得
同相位，因此鎖相迴路在廣泛的系統應用中
有其重要性。 
 
三 研究方法與成果 
 
3.1 設計原理與方法     
圖 1為本設計之可程式脈波寬度調變時
脈產生器架構圖，此電路架構由控制電路
(Control circuit)、相位/頻率偵測器(PFD)、八
位元計數器 (8-bit Counter)、比較器(Comp- 
arator)、五位元和八位元逐次近似計算法之暫
存器電路(5-bit and 8-bit SAR circuit)、五位元
和八位元上數 /下數計數器 (5-bit and 8-bit 
Up/Down Counter)、數位控制振盪器(DCO)、
除頻器(Divider)所組合而成。 
 
圖 1 可程式化展頻時脈產生器架構圖 
 
3.2 電路架構      
 
單緣觸發數位振盪器之分析 
圖 2(a)為傳統環形振盪器，因環形振盪
器為上升緣(rise edge)與下降緣(fall edge)皆會
觸發，故在此稱之為雙緣觸發數位控制振盪
器(Double-Edge- Trigger DCO(DET-DCO))，
並由反向器的個數決定振盪頻率，其電路所
產生的延遲時間稱為 n×Td，n 為奇數級反向
器，並由此決定操作頻率。 
圖 2(b)為本論文所提出的單緣觸發數位
控制振盪器，使用 En 訊號觸發 DCO 產生一
個脈波訊號，所以需要脈波產生器 (pulse 
generator)電路，並將產生的脈波傳遞至全延
遲線(Full Delay Line(FDL))，由選擇延遲線的
遲線路徑控制振盪頻率，其脈波產生器與全
延遲線的延遲時間分別稱為 Tp 與(n-1)×Td，
並由 Tp + (n-1)×Td 決定操作頻率，但有 duty 
cycle 不是 50%的問題。 
圖 2(c)提出使用控制脈波訊號的技巧，
並產生 duty cycle 為 50%的電路，此電路需要
一個全延遲線 (FDL)、一個半全延遲線(Half 
Delay Line(HDL))電路與匹配延遲(matching 
供的延遲時間。 
圖 6 為 SET-DCO 電路操作理想波形圖 
 
經由上圖可以算出此電路的週期時間
Tcycle (cycle time)，進而算出最高操作頻率與
最低操作頻率，前提需假設半延遲線的延遲
時間為全延遲線的延遲時間一半，所以使用
match delay的技巧，提供所需的一半延遲時
間。公式如下： 
 
 
 
 
 
所以經由上述公式，若FDL的最小延遲時
間固定(tFDL,min)，而FDL的延遲時間增加，則
輸出頻率的最小值將依據FDL的最大延遲時 
間(tFDU,max)為變化，即tFDU,max = n．td(coarse) + 
td(fine)，使n值為可調化，故輸出的操作頻率的
範圍亦將可調。  
為了達到duty cycle為50%，此電路需要一
個延遲的補償電路，而延遲時間(tD2)依據圖
6，其假設訊號Fout的duty cycle為50%，且
tHDL,min 為 tFDL,min 的延遲時間之一半，即
tFDL,min=2tHDL,min。圖6之第一個為High的半個
週期為Tcycle時間之一半，且HDL與FDL同時從
P2訊號輸出，HDL訊號輸出的時間產生第一
個上升緣，而FDL訊號輸出的時間加補償時間
產生第一個下降緣，將此關係可列出(4)式，
即FDL訊號輸出的時間加補償時間減去HDL
訊號輸出的時間為半個週期的時間，故將其
整理後，可得到所要補償的延遲時間，如(5)。
補償時間(tD2)之電路設計方式，將在之後將有
具體的實現方式說明。 
 
 
 
 
 
在duty cycle方面，由圖3亦可推導出(6)
式，當半延遲線的延遲時間為全延遲線的延
遲時間一半(tFDL,min =2tHDL,min)，即可得duty 
cycle=1/2=50%；換言之，當半延遲線的延遲
時間為隨意調整時，輸出訊號duty cycle則依
據(6)式改變duty cycle的值。 
 
 
 
 
Matching delay 的技巧方面，本電路為了
達到半延遲線的延遲時間為全延遲線的延遲
時間一半，以半延遲線電路為基準，而全延
遲線電路為半延遲電路複製兩倍，以達到兩
倍的延遲時間。 
圖 7(a)在基極(Bulk)提供數位的控制訊
號，模擬其電容值改變量是縱軸的變化，而
圖 7 在汲極與源極控制是改變橫軸的電容
值。以此電路來說，其電容改變量遠比其他
方法小，且線性度也較佳。圖 7(b)為基極端控
制訊號分別為 VDD與 VDD - Vtn 時之模擬電容
值波形，其受閘極電壓變化影響小與電容改
變量小，是較不受電壓影響的電路。 
 
 
(a)                (b) 
圖 7 新型基極控制 DCV(a)電路(b)模擬波形
 
由表 2 可知，兩組切換之電容值線性度
皆高與兩組線性度接近，並在平均電容值變
化小，是提出此電路的主要優點。可以使用
在需要固定電容與高解析度的設計中，提供
較佳的效能。 
(3)           1
2max1
min )tttt( t
 f
EnMFDL,andM ++++
=
(5)                   
2
1
2
1
212min
2min2min12
)ttt(  t)      t (t 
) t(t)tttt( tt
MandMEnMHDL,
MFDL,EnMFDL,andMD
+++=++
+−++++=
(6)                                                         50%  
2
1                     
2
1
                    
21
21
222
==
++++
−++++
=
+−++=
MFDL,nandMEn
HDL,nFDL,nMandMEn
cycle
MHDL,nDMFDL,n
ttttt
)t (t)ttt(  t
T
)t(tttt
 cycleDuty
(4)       
2
1
2min
22min2min1
) t (t
) t t(t)tttt( t
MHDL,
DMFDL,EnMFDL,andM
+−
++=++++
(2)          1
2min1
max )tttt( t
 f
En MFDL,and M ++++
=
(1)   21 )tttt (tT EnMFDL,nandMcycle ++++=
提出之 ADPLL 整個鎖定過程，完整的鎖定週
期可由下列公式時序決定： 
NTotal lock time = NInitialization + NFrequency Acquisition + 
NPhase Acquisition     (7) 
     
NTotal lock time為ADPLL鎖定所需的週期個
數，與整個迴路的位元數、鎖定的演數法有
關，包含設定初始狀態(Initialization)的時間
(NInitialization)、頻率補捉完成的時間(NFrequency 
Acquisition) 與 相 位 補 捉 完 成 的 時 間 (NPhase 
Acquisition)。當完成鎖定後，將由微調的數位碼
控制輸入訊號與回授訊號確保是否仍然為持
同步。 
 
1. MATLAB 
 
模擬演算法是否收斂平台為 Matlab 
7.0.1 下進行驗證，其中 Fref 訊號為 500，除
頻器選擇 N=10 時之模擬條件。故輸出訊號
Fout 為 5000，其中 DCO 的數位碼設計從 0
到 8192，即 13 位元。模擬波形如圖 11 所示，
進而改變 Fref 訊號觀察是否演算法收斂條件
仍成立，鎖定時間並小於 32 週期時間，如圖
9。 
 
圖 10  演算法之收斂波形 
 
圖 11  N 值為 10 之條件下，輸入訊號分別為
0、200、400、600 與 800 之收斂波形 
 
2. Verilog Behavior Simulation 
 
模擬 Verilog 平台為 Alter Quartus II 下進
行驗證，其中 Fref 訊號為 50MHz 之週期時
脈，除頻器選擇 N=10( [01010] )時之模擬條
件。Start 訊號為 Low 時，執行初始設定；當
Start 訊號為 High 時，頻率補捉模式開始執
行，當 DCOcode[12:8]訊號與 N 值訊號皆為
01010 時，頻率補捉即完成鎖定，如圖 12。 
 
圖 12 初始設定及頻率補捉 
 
    當頻率鎖定後，Stop 訊號為 High，開始
執行相位補捉。從初始設定到頻率鎖定後，
其鎖定週期大約為七個參考週期，如圖 13。
 
圖 13 頻率鎖定及相位補捉 
 
    相位補捉由 PFD 來執行，並由 Slow 訊號
判斷增加或減少 DCOcode。當 Slow 訊號 High
與 Low 不斷產生交替，即稱相位達到鎖定，
而鎖定週期大約為八個參考週期，如圖 14。
 
圖 14 相位鎖定 
 
    圖 15 所示，為整個全數位式鎖相迴路使
用 Verilog 模擬驗證之結果，圖中在相位逐漸
穩定時，其鎖定時間約為 15 個參考週期，最
圖 18 操作在相位補捉之模擬波形 
 
圖 19 操作在鎖定模式之模擬波形 
圖 20 為 PFD 之輸入訊號(u1)與回授訊號
(u2)達到同步時，模擬訊號。 
圖 20 u1 與 u2 達到同步模擬波形 
 
由圖 21 可知，輸入頻率(Fref)為 50MHz，
除頻器的 N 值為 8 時，其預計的輸出頻率
(Fout)為 400MHz，其鎖定時間在 32 個週期內
鎖定。 
圖 21 ADPLL 鎖定時間模擬波形 
 
此方法可以用來驗證ADPLL電路的功能
是否符合我們所預期的，主要是利用 0.18-um 
1P6M TSMC CMOS model 來模擬，結果證明
ADPLL 可以正常操作在我們所要求的頻率
範圍。以下是在模擬輸入頻率 (Fref) 為
100MHz，除頻器的 N 值為 4 時，其預計的輸
出頻率(Fout)為 400MHz。當其鎖定後，將 Sel
訊號選擇為 High，其輸出頻率由 50% duty 
cycle 之訊號；若將 Sel 訊號選擇為 Low，其
輸出頻率的 duty cycle隨調變脈波寬度之數位
碼 D[13:0]改變，在 400MHz 頻率下，可調之
duty cycle 為 16% ~ 82%，模擬波形如圖 22。
 
圖 22 ADPLL 鎖定時間模擬波形 
 
3.4 測試 
圖 23 為晶片照相圖。利用上述量測規
劃與方法，提供輸入訊號(Fref)為 9-MHz，除
頻器之 N 值為 50，量測獲得輸出頻率(Fout)
為 450MHz，如圖 24。提供輸入訊號(Fref)為
100-MHz，除頻器之 N 值為 2，量測獲得輸出
頻率(Fout)為 200MHz，如圖 25。 
 
圖 23 晶片照相圖 
 
圖 31 在 N 值為 10 下，各頻率的波形 
 
四 預計規格與實測結果 
 
表 1 與圖 32 為所設計全數位式鎖相迴路
之量測結果，並與晶片佈局後之模擬結果進
行比較。由此可知，本論文提出之電路架構
獲得較低的 jitter 值與功率消耗。 
 
3.3V(0.5um )
@500MHz[1 ]
3.3V(0.6um )
@400MHz[2]3.3V(0.35um )
@450MHz[3]
1.0V(90nm )
@260MHz[17]
1 .8V(0.18um )
@135MHz[5 ]
Th is Work
1.8V(0.18um )
@450MHz
0
50
100
150
200
250
300
350
400
450
0 30 60 90 120 150 180 210 240
Peak-to-peak j i tter (ps)
Po
we
r/F
re
qu
en
cy
 (m
W/
GH
z)
圖 32 規格比較圖 
 
 
 
表 1 為全數位式鎖相迴路之量測結果 
 
五 結論與討論 
 
在此研究中針對全數位式鎖相迴路設計
的架構，利用了單緣觸發振盪器電路與新型
之變容器。利用脈波(pulse width)技巧產生高
效能可程式化時脈產生器之設計，其中時脈
產生器主要被應用在微處理機系統的時脈頻
率產生上。在系統晶片內的串列通訊傳輸方
面，已經提出全數位式鎖相迴路與全數位式
脈波寬度調變電路整合在單一晶片上，若在
全數位式鎖相迴路設計時，實現脈波寬度調
變功能，不但減少電路的複雜性，降低面積；
亦增加兩者的相容性，提供較佳的使用效能。
我們的脈波寬度調變時脈產生器加入了
可程式化的調變機制可以被用來當作可以重
覆使用的 IP 提供使用者自由的選擇，其中在
架構上實現了脈波寬度和除頻器除數上調
變。提出的脈波寬度調變時脈產生器可以產
生的頻率範圍從 150-MHz 到 450-MHz。 
電路設計與佈局採用 TSMC 0.18um 1P6M 
CMOS 製程，可程式化脈波寬度調變時脈產
生器的晶片佈局總面積為 0.85×0.85mm2。其
中消耗的功率在 400-MHz 下為 10mW 左右。
 
六 參考文獻 
[ 1 ] J. Dunning, G. Garcia, J. Lundberg, Ed Nuckolls, 
“An all-digital phase-locked loop with 50-cycle lock time 
suitable for high-performance microprocessors,” IEEE J. 
Solid-State Circuits, vol. 31, no. 4, pp. 412-422, Apr. 
1995. 
[ 2 ] I. Hwang, S. Lee and S. Kim, “A digitally controlled 
phase-locked loop with fast locking scheme for clock 
synthesis application,” IEEE Int. Solid-State Circuits 
Conf. Dig. Tech. Papers, pp. 168-169, Feb. 2000. 
[ 3 ] C.-C. Chung and C.-Y. Lee, “An all-digital phase- 
locked loop for high-speed clock generation,” IEEE J. 
Solid-State Circuits, vol. 38, no. 2, pp. 347-351, Feb. 
2003. 
[ 4 ] J. Lin, B. Haroun, T. Foo, J.-S. Wang; B. Helmick, S. 
Randall, T. Mayhugh, C.Barr and J. Kirkpatric, “A PVT 
tolerant 0.18MHz to 600MHz self-calibrated digital PLL 
in 90nm CMOS process,” IEEE Int. Solid-State Circuits 
Conf. Dig. Tech. Papers, vol.1, pp. 488-541, Feb. 2004. 
[ 5 ] P.-L. Chen, C.-C. Chung, J.-N. Yang and C.-Y. Lee, 
“A clock generator with cascaded dynamic frequency 
counting loops for wide multiplication range 
applications,” IEEE J. Solid-State Circuits, vol. 41, no. 6, 
pp. 1275-1285, June 2006. 
[ 6 ] T. Olsson, and P. Nilsson, “A digitally controlled 
PLL for SoC applications,” IEEE J. Solid-State Circuits, 
vol. 39, no. 5, pp.751-760, May 2004. 
[ 7 ] G.-K. Dehng, J.-M. Hsu, C.-Y. Yang and S.-I. Liu, 
“Clock-deskew buffer using a SAR-controlled 
delay-locked loop,” IEEE J. Solid-State Circuits, vol.35, 
no. 8, pp. 1128-1136, Aug. 2000. 
[ 8 ] C.S. Vaucher, I. Ferencic, M. Locher, S. Sedvallson, 
U. Voegeli and Z. Wang, “A family of low-power truly 
modular programmable dividers in standard 0.35-um 
CMOS technology,” IEEE J. Solid-State Circuits, vol. 35, 
no. 7, pp. 1039-1045, July 2000. 
[ 9 ] D. Theill, C. Durdodt, A. Hanke, S. K. Schumacher, 
“A Fully Integrated CMOS Frequency Synthesizer for 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           98 年 5 月 20 日 
報告人姓名  黃弘一 
 
服務機構
及職稱 
台北大學電機工程研究所 
 
副教授 
 時間 
會議地點 
98.4.28 ~ 98.4.29 
成都, 中國大陸 
本會核定
補助文號
95-2220-E-006-015- 
會議 
名稱 
2009IEEE 國際電路與系統測試與禎錯會議 
2009 IEEE Circuits and Systems International Conference on 
Testing and Diagnosis 
發表 
論文 
題目 
Low-Power Instrumental Amplifier for Portable ECG 
可攜式心電圖低功率儀器放大器 
 
報告內容包括下列各項： 
一、 參加會議經過 
 
本會議主辦單位 
Sponsors 
Institute of Electrical and Electronics Engineers (IEEE) IEEE Circuits and 
Systems Society (CASS)  
Technical Co-sponsors  
University of Electronic Science and Technology of China (UESTC) 
Chinese Institute of Electronics (CIE) China Instrument & Control Society 
(CIS)  
Organizer  
University of Electronic Science and Technology of China (UESTC) 
議題涵蓋積體電路與系統測試及禎錯之所有領域, 會議時間98年4/28-4/29, 
大會地點成都, 中國大陸. 
 
本人發表一篇論文，論文標題如下. 
Low-Power Instrumental Amplifier for Portable ECG 
可攜式心電圖低功率儀器放大器 
 
 著作內容包括架構設計, 線路設計, 模擬與比較, 內容相當完整. 在會場獲
得許多肯定, 並獲得技術之交流與探討. 
 
 
 
附件三
表 Y04 
Hong-Hao Zuo and Huai-Jie Sheng  
  Prediction Research About Small Sample Failure Data Based on ARMA Model  
Jian-Guo Huang, Hang Luo, Bing Long and Hou-Jun Wang  
  Experimental Study on Real-Time Control System Testing  
Jinhe Wang, Nan Zhang and Qinggang He 
 
Track 03 System-on-Chip Test Mixed-Signal and Analog Test Diagnosis for Analog Circuits  
  BIST Approach for testing Embedded Memory Blocks in System-on-Chips  
Zhiquan Zhang, Zhiping Wen and Lei Chen 
   VSPTIDR: A Novel Code for Test Compression of SoC  
Xiaole Cui, Liang Yin, Jinxi Hong, Renfu Zuo, Xiaoxin Cui and Wei Chen  
  Domain Coverage Metric for SoC Validation  
Xuexiang Wang and Jun Yang  
  A Stream-Mode Based HW/SW Co-Emulation System for SOC Test and Verification  
W. Ruan, Y. B. Liao, P. Li, Y. W. Wang and W. C. Li  
  A HW/SW Co-Verification Technique for Field Programmable Gate Array (FPGA) Test  
Y. B. Liao, P. Li, A. W. Ruan, Y. W. Wang and W. C. Li  
  Fin Actuator System Circuit Design and Simulation  
Jin Gao, Jia-Dong Xu, Wei Gao and Xue-Jie Liu 
 
Track 04 RF/MW/MM Test and Instrument Data Acquisition  
  A New Signal Capture Method Based on Real-Time Multi- Domain Trigger in Communication  
Analyzer Xiao Yan, Qian Wang and Kaiyu Qin  
  Design and Implementation of DDS based Digital Amplitude Modulation  
Di Xie, Shulin Tian and Ke Liu  
  Accurate Measurement for Surface Resistance of a Single Piece of HTS Thin Film  
表 Y04 
  A Fast and Practical Algorithm for Absolute Dominators Searching  
Xiaojing Hu, Zhengxiang Song, Jianhua Wang, Yingsan Geng and Wang Shen  
  Ant Colony Optimizations for Initialization of Synchronous Sequential Circuits  
Xiaojing Hu, Zhengxiang Song, Jianhua Wang, Yingsan Geng and Wang Shen  
  Redundancy Design Strategy of DCS Based on Component's Fault Model  
Wen-Jun Huang and Chunbo Ao  
  Node Voltage Increment Ratio Fault Dictionary and Its' Geometric Models for Linear Analog 
Soft Fault Diagnosis with Tolerance  
Li Ye and Houjun Wang 
 
Track 07 Test and Diagnosis for Submicron Circuits Test and Diagnosis of Biomedical CAS 
Optoelectronics Test  
  Research on Methane Gas Sensor with Spectrum Absorption and Signal Processing Method  
Xiao-Bing Han and Feng Tian  
  An All CMOS Temperature Sensor for Thermal Monitoring of VLSI Circuits  
Yi Ren, Chenxu Wang and Hong Hong  
  Analysis of On-Line Self-Testing Module on Biomedical CAS  
Jinhe Wang and Nan Zhang  
  SEU Effects on QCA Circuits  
Mojdeh Mahdavi, Mohammad Amin Amiri and Sattar Mirzakuchaki  
  Diagnosis Algorithms for Locating Bridge Defects in Multi- Port RAMs  
Tsu-Wei Tseng and Jin-Fu Li  
  C-Testable Motion Estimation Design for Video Coding Systems  
Yu-Sheng Huang, Chen-Jen Yang and Chun-Lung Hsu 
 
Track 08 Other Related Topics 
  Global Robust Asymptotical Stability of Generalized Recurrent Neural Networks with Mixed 
表 Y04 
  
 
二、與會心得 
此會議來由中國大陸主辦, 本年度投稿論文件數與會議規模, 及參與國家與
人數, 都逐年擴大, 而論文品質亦逐年提升,參加此會議, 可了解目前最領先之
學術研發成果, 並將台灣在積體電路與系統設計之努力成果向外推展, 以促進
雙向之溝通與交流. 中國在相關領域之研究尚不如台灣, 從另一方面來看, 中國
緊起直追, 本國應繼續努力, 保持優勢. 
 
三、建議 
會議順利圓滿. 應增進國際學術研究交流, 並鼓勵國內學子參與國際活動,學習
他國之研究方法與態度, 並且了解國際化應具備之條件. 
 
四、攜回資料名稱及內容 
  參與此會議, 攜回資料為會議論文光碟片一片. 
 
六、其它 
感謝國科會之補助款, 使此行得以順利完成任務. 
表 Y04 
 
 
大會議程 
Key Notes Speech:  
Speaker: Georges Gielen 
Katholieke Universiteit Leuven, Belgium 
Title: Design tools and circuit solutions for degradation-resilient analog circuits in nanometer 
CMOS 
 
Speaker:  Abhijit Chatterjee 
Georgia Institute of Technology, USA 
Title:  Cognitive Self-Adaptive Computing and Communication Systems: Test, Control and 
Adaptation 
 
Speaker: Anton Chichkov 
On Semiconductor Corp 
Oudenaarde, Belgium 
Title: Challenges for test and design for test 
 
表 Y04 
Session I: ATPG and Fault Simulation Techniques  
A Fast Untestability Proof for SAT-based ATPG 38  
Daniel Tille, Rolf Drechsler  
The Impact of EFSM Composition on Functional ATPG 44  
Davide Bresolin, Giuseppe Di Guglielmo, Franco Fummi, Graziano Pravadelli, Tiziano Villa  
An Efficient Fault Simulation Technique for Transition Faults in Non-Scan Sequential Circuits 50  
Alberto Bosio, Paolo Bernardi, Patrick Girard, Serge Pravossoudovich, Matteo Sonza Reorda  
Session II: Asynchronous Circuit Design  
Self-Timed Full Adder Designs Based on Hybrid Input Encoding 56  
Balasubramanian P, Edwards D. A., Brej C.  
Optimization Concepts for Self-Healing Asynchronous Circuits 62  
Thomas Panhofer, Werner Friesenbichler, Martin Delvai  
Asynchronous Two-Level Logic of Reduced Cost 68  
Igor Lemberski, Petr Fišer  
Session III: RF and High Speed Circuit Design  
Low-Voltage Low-Power Double Bulk Mixer for Direct Conversion Receiver in 65nm CMOS 74  
Kurt Schweiger, Heimo Uhrmann, Horst Zimmermann  
Low Voltage LNA Implementations in 90 nm CMOS Technology for Multistandard GNSS 78  
Jacek Grądzki, Tomasz Borejko, Witold A. Pleskacz  
BIST-Assisted Wideband Digital Compensation for MB-UWB Transmitters 84  
Shyam Kumar Devarakond, Shreyas Sen and Abhijit Chatterjee  
Session IV: Architecture and Symbolic RTL Synthesis  
Architecture Model for Approximate Palindrome Detection 90  
Tomas Martinek, Jan Vozenilek, Matej Lexa  
Packet Header Analysis and Field Extraction for Multigigabit Networks 96  
Petr Kobiersky, Jan Korenek, Libor Polcak  
A Symbolic RTL Synthesis for LUT-based FPGAs. 102  
Stanisław Deniziak, Mariusz Wiśniewski  
表 Y04 
Session VII: Industrial Session  
MTPP - Modular Traffic Processing Platform 170  
Jiri Halak, Sven Ubik  
Simulation and Planning Method for On-Chip Power Distribution – An Industry Perspective 174  
Qing K. Zhu, Vincent Bars  
Experience in Virtual Testing of RSD Cyclic A/D Converters 178  
Miloslav Kubař, Ondřej Šubrt, Pravoslav Martinek, Jiří Jakovenko  
A 1GHz-GBW Operational Amplifier for DVB-H Receivers in 65nm CMOS 182  
Heimo Uhrmann, Franz Schlögl, Kurt Schweiger, Horst Zimmermann  
Session VIII: Student Session: RF and High Speed Circuits  
0.5V 160-MHz 260uW All Digital Phase-Locked Loop 186  
Jen-Chieh Liu, Hong-Yi Huang, Wei-Bin Yang, Kuo-Hsing Cheng  
A CMOS Amplitude Detector for RF-BIST and Calibration 190  
Sleiman Bou Sleiman, Mohammed Ismail  
A 0.18 μm CMOS UWB LNA with New Feedback Configuration for Optimization Low Noise, 194 High Gain 
and Small Area  
Y. C. Chang, H. L. Kao, C. H. Kao, C. H. Yang, Jeffrey S. Fu, Nemai C. Karmakar, L. C. Chang  
Session IX: Student Session: Miscellaneous  
Hardware Solution of Chaos Based Image Encryption 198  
Jiri Giesl, Ladislav Behal, Karel Vlcek  
Diagnosis of Faulty Units in Regular Graphs under the PMC Model 202  
Miroslav Mánik, Elena Gramatová  
All Digital Baseband 50 Mbps Data Recovery Using 5x Oversampling With 0.9 Data Unit 206 Interval Clock 
Jitter Tolerance  
Sanad Bushnaq, Toru Nakura, Makoto Ikeda, Kunihiro Asada  
Poster Session III  
Contactless Characterization of MEMS Devices Using Optical Microscopy 210  
András Timár, György Bognár  
A Comprehensive Approach for Soft Error Tolerant Four State Logic 214  
Werner Friesenbichler, Thomas Panhofer, Martin Delvai  
High-Level Symbolic Simulation for Automatic Model Extraction 218  
Florent Ouchet, Dominique Borrione, Katell Morin-Allory, Laurence Pierre  
Global Parametric Faults Identification with the Use of Differential Evolution 222  
Piotr Jantos, Damian Grzechca, Jerzy Rutkowski  
Forward and Backward Guarding in Early Output Logic 226  Charlie Brej, Doug Edwards  
表 Y04 
四、攜回資料名稱及內容 
  參與此會議, 攜回資料為會議論文光碟片一片. 
 
六、其它 
感謝國科會之補助款, 使此行得以順利完成任務. 
 
表 Y04 
 
 
大會議程 
 
Keynote Speeches 
  
  
Global Warming - How Power Electronics Can Help in Solving the 
Problem? 
  
Dr. Bimal K. BOSE, Life Fellow-IEEE, The University of 
Tennessee, USA 
  
  
  Image-based Biomedical Systems Modeling and Control 
  
Professor David Dagan FENG, The University of Sydney, 
AUSTRALIA 
  
  
  
Reverse Engineering of Electronic Devices: An Information Forensic 
Paradigm 
  Professor K J Ray LIU, University of Maryland, USA 
  
  
  Advances in Sensor Array Signal Processing 
  
Professor Yuanliang MA, Northwestern Polytechnical 
University, CHINA 
  
  
  
Intelligent Montoring, Fault Diagnosis and Security of Critical Infrastructure 
Systems 
  
Professor Marios POLYCARPOU, University of Cyprus, 
CYPRUS 
  
  
  Feedback: Still the Simplest and Best Solution 
  Professor Sigurd SKOGESTAD, Norwegian University of 
Science and Technology, NORWAY 
  
 
表 Y04 
Tuesday, 26 May 2009  
0830 
- 
0930  
Keynote Speech 
Global Warming - How Power Electronics Can Help in Solving the Problem? 
by Dr. Bimal K. BOSE, Life Fellow-IEEE, The University of Tennessee, USA  
0930 
- 
1030  
Keynote Speech 
Reverse Engineering of Electronic Devices: An Information Forensic Paradigm 
by Professor K J Ray LIU, University of Maryland, USA  
1030-1050 Tea Break  
Technical Sessions - TuA  
 Room A-2-1  TuA1 - Nonlinear Systems and Control II       
 Room A-2-2  TuA2 - Process Control I       
 Room A-2-3  TuA3 - Intelligent and Embedded Systems       
 Room D-2-1  TuA4 - Evolutionary Computing I       
 Room D-2-2  TuA5 - Design of Electronic Components and Systems I       
 Room E-2-1  TuA6 - AC Motor Drive Control I       
 Room H1-2-1  TuA7 - Switch Converters II       
 Room H1-3-1  TuA8 - Waste Management       
 Room H4-2-1  TuA9 - Estimation and Identification II       
1050 
- 
1230  
 Room H4-3-1  TuA10 - Data Processing II       
1230-1330 Lunch  
Distinguished Invited Lecture 
New Stability Results in Nonlinear Time-Varying Systems with Control Applications 
by Professor Zhong-Ping JIANG, Polytechnic Institute of New York University, USA  
Distinguished Invited Lecture 
Towards More Effective Representation of Time-Delay Systems 
by Professor Keqin GU, Southern Illinois University Edwardsville, USA  
Technical Sessions - TuM  
 Room A-2-1  TuM1 - Nonlinear Systems and Control III       
 Room A-2-2  TuM2 - Sensors and Actuators II       
 Room A-2-3  TuM3 - Artificial Neural Network       
 Room D-2-1  TuM4 - Embedded System Design       
 Room D-2-2  TuM5 - Energy Management and Control Systems I       
 Room E-2-1  TuM6 - Wireless System       
 Room H1-2-1  TuM7 - Converter Control II       
 Room H1-3-1  TuM8 - FACTS       
 Room H4-2-1  TuM9 - Control of Intelligent Systems       
 Room H4-3-1  TuM10 - Remote Sensing       
1330 
- 
1550  
 Hall ICH-3  TuMP - Interactive Presentation Session       
1550-1610 Tea Break  
Distinguished Invited Lecture 
Sliding Mode Control and Soft Computing: Interplay and Integration 
by Professor Xinghuo YU, RMIT University, AUSTRALIA  
Distinguished Invited Lecture 
Expiry Date for Power Supply? - Sensor-less Life Prediction of Switching Power Supply 
by Professor Bryan M. H. PONG, The University of Hong Kong, HONG KONG  
Technical Sessions - TuP  
 Room A-2-1  TuP1 - Digital Control Theory and Development       
 Room A-2-2  TuP2 - Cooperative Control       
 Room A-2-3  TuP3 - Fuzzy systems       
 Room D-2-1  TuP4 - Genetic algorithm II       
 Room D-2-2  TuP5 - System Test and Information Processing       
 Room E-2-1  TuP6 - PMSM Control       
 Room H1-2-1  TuP7 - Switch Converters III       
 Room H1-3-1  TuP8 - Power Component and System       
 Room H4-2-1  TuP9 - Image Processing II       
 Room H4-3-1  TuP10 - Audio/Video Processing       
1610 
- 
1810  
 Hall ICH-3  TuPP - Interactive Presentation Session       
1900-2130 Conference Banquet  
