# NSCSCC-2025
2025年龙芯杯
### 参赛作品设计简介
   设计的CPU是一款符合第九届“龙芯杯”全国大学生计算机系统能力培养大赛MIPS赛道个人赛技术方案的、基于MIPS32指令集的、无中断、无异常的处理器核，设计实现了经典的单发射五级流水线结构，时钟频率最高为219MHz，能够实现包括大赛要求在内的39条指令。
   
   设计通过数据前递解决数据冒险，通过流水线暂停解决load相关数据冒险、BaseRAM结构冒险；利用MIPS指令集的延迟槽特性，将分支判断及跳转地址确定提前到译码阶段，从而实现分支跳转指令；设计了简单的2周期分块乘法器实现乘法运算指令；设计了直接映射icache_dram，缓存未命中时需3周期进行取指再输出、缓存命中时可直接输出指令；实现了4周期访存技术，并设计了深度为1的FIFO形式的write_buffer写缓冲器组件以实现加速store指令、还设计了记录近8条写数据的bypass_table旁路表组件以实现加速下次同地址的load指令。此外，处理器还实现了简单的串口通信、内存地址映射与访存控制。
   
   本设计能够成功通过一、三级功能测试，可以在212MHz频率下稳定通过性能测试。


### 决赛汇编设计
  修改nor指令的硬件实现 新的R型指令（当$t2==$3时，$t1=1，否则$t1=0），避免使用跳转指令，造成较大延时。
  
  建议先用稳定的、低频的先提交测试，能通过了再升频。还有建议先在进行决赛汇编前先在比赛仓库上提交好自己觉得会用上的不同版本的代码（不同频率、不同增加的指令），如果只改了汇编asm代码，则在线编译不会需要重新生成bit流，这样时间就会稍微短一点。原本还依据23年的题目，增加了一些功能测试不需要的指令，但按24、25年比赛题目来看，似乎更重视依据题目修改硬件写出针对性的指令，而似乎不太需要补充新指令。
