---
id: 数字逻辑电平
title: 数字逻辑电平
---

## 参考与致谢

> 文章作者：**Power Lin**  
> 原文地址：<https://wiki-power.com>  
> 版权声明：文章采用 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议，转载请注明出处。

## CMOS 与 TTL 电平

|            | $VCC$ | $V_{OH}$         | $V_{IH}$         | $V_{IL}$         | $V_{OL}$         | $GND$ |
| :--------- | :---- | :--------------- | :--------------- | :--------------- | :--------------- | :---- |
| 5V CMOS    | 5.0   | 4.5（0.9\*VCC）  | 3.5（0.7\*VCC）  | 1.5（0.3\*VCC）  | 0.5（0.1\*VCC）  | 0.0   |
| 3.3V CMOS  | 3.3   | 2.97（0.9\*VCC） | 2.31（0.7\*VCC） | 0.99（0.3\*VCC） | 0.33（0.1\*VCC） | 0.0   |
| 2.5V CMOS  | 2.5   | 2.0              | 1.7              | 0.7              | 0.4              | 0.0   |
| 1.8V CMOS  | 1.8   | 1.35             | 1.17             | 0.63             | 0.45             | 0.0   |
| 5V TTL     | 5.0   | 2.4              | 2.0              | 0.8              | 0.4              | 0.0   |
| 3.3V LVTTL | 3.3   | 2.4              | 1.5              | 0.8              | 0.4              | 0.0   |

## SPI 总线

SPI（Serial Peripheral Interface）是一种全双工的同步通信协议，其数据传输速率为 8 Mbit。SPI 有一个主设备，可连接一个或多个从设备。连接欸多设备时，需要用到片选引脚（chip select，CS）。


![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20210911095950.png)

### SPI 的引脚

CS 信号由主设备驱动，用于仲裁 SPI 总线上通信的优先级。当 CS 线上为低电平时，就会激活 SPI 通信。

SDI（serial data in）/SDO（serial data out）描述了相对于主机的数据流的方向，但更多时候在板子上出现的是 MOSI（Master Out Slave In）和 MISO（Master In Slave Out）。对应地，SDO 在主机上是 MOSI，在从机上是 MISO；SDI 在主机上是 MISO，在从机上是 MOSI。

SCLK（serial clock）是由主机驱动的方波时钟信号。SDO 和 SDI 上的信号根据 SCLK 上的时钟信号来进行锁存操作。一个时钟周期传输 1bit 数据，所以传输速率等同于主机产生的时钟频率

### SPI 数据锁存操作

- SPI 数据根据 SCLK 的上升或下降沿进行锁存。
- 锁存数据的边沿，称为临界边沿。


## I2C 总线

