#pragma once


enum Langue {
	VHDL, VERILOG, SYSTEM_VERILOG
};
