<!-- set: ai sw=1 ts=1 sta et -->
<complexblocklist>
 <pb_type name="BLK_TL-PIO_L" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="CEN"    num_pins="1" equivalent="false"/>
  <clock  name="INCLK"  num_pins="1" equivalent="false"/>
  <clock  name="OUTCLK" num_pins="1" equivalent="false"/>
  <input  name="LATCH"  num_pins="1" equivalent="false"/>

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_L.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_L.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_L.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_L.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_L.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_L.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>
   <direct name="CEN"          input="BLK_TL-PIO_L.CEN"          output="BLK_IG-IO_LOCAL.CEN"         />
   <direct name="INCLK"        input="BLK_TL-PIO_L.INCLK"        output="BLK_IG-IO_LOCAL.INCLK"       />
   <direct name="OUTCLK"       input="BLK_TL-PIO_L.OUTCLK"       output="BLK_IG-IO_LOCAL.OUTCLK"      />
   <direct name="LATCH"        input="BLK_TL-PIO_L.LATCH"        output="BLK_IG-IO_LOCAL.LATCH"       />
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_L.io_0_D_IN
    BLK_TL-PIO_L.io_1_D_IN
    BLK_TL-PIO_L.io_0_D_OUT
    BLK_TL-PIO_L.io_1_D_OUT
    BLK_TL-PIO_L.io_0_OUT_ENB
    BLK_TL-PIO_L.io_1_OUT_ENB
    BLK_TL-PIO_L.CEN
    BLK_TL-PIO_L.INCLK
    BLK_TL-PIO_L.OUTCLK
    BLK_TL-PIO_L.LATCH
   </loc>
  </pinlocations>
  <fc in_type="abs" in_val="2" out_type="abs" out_val="2" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_R" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="CEN"    num_pins="1" equivalent="false"/>
  <clock  name="INCLK"  num_pins="1" equivalent="false"/>
  <clock  name="OUTCLK" num_pins="1" equivalent="false"/>
  <input  name="LATCH"  num_pins="1" equivalent="false"/>

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_R.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_R.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_R.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_R.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_R.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_R.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>
   <direct name="CEN"          input="BLK_TL-PIO_R.CEN"          output="BLK_IG-IO_LOCAL.CEN"         />
   <direct name="INCLK"        input="BLK_TL-PIO_R.INCLK"        output="BLK_IG-IO_LOCAL.INCLK"       />
   <direct name="OUTCLK"       input="BLK_TL-PIO_R.OUTCLK"       output="BLK_IG-IO_LOCAL.OUTCLK"      />
   <direct name="LATCH"        input="BLK_TL-PIO_R.LATCH"        output="BLK_IG-IO_LOCAL.LATCH"       />
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_R.io_0_D_IN
    BLK_TL-PIO_R.io_1_D_IN
    BLK_TL-PIO_R.io_0_D_OUT
    BLK_TL-PIO_R.io_1_D_OUT
    BLK_TL-PIO_R.io_0_OUT_ENB
    BLK_TL-PIO_R.io_1_OUT_ENB
    BLK_TL-PIO_R.CEN
    BLK_TL-PIO_R.INCLK
    BLK_TL-PIO_R.OUTCLK
    BLK_TL-PIO_R.LATCH
   </loc>
  </pinlocations>
  <fc in_type="abs" in_val="2" out_type="abs" out_val="2" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_B" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="CEN"    num_pins="1" equivalent="false"/>
  <clock  name="INCLK"  num_pins="1" equivalent="false"/>
  <clock  name="OUTCLK" num_pins="1" equivalent="false"/>
  <input  name="LATCH"  num_pins="1" equivalent="false"/>

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_B.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_B.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_B.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_B.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_B.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_B.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>
   <direct name="CEN"          input="BLK_TL-PIO_B.CEN"          output="BLK_IG-IO_LOCAL.CEN"         />
   <direct name="INCLK"        input="BLK_TL-PIO_B.INCLK"        output="BLK_IG-IO_LOCAL.INCLK"       />
   <direct name="OUTCLK"       input="BLK_TL-PIO_B.OUTCLK"       output="BLK_IG-IO_LOCAL.OUTCLK"      />
   <direct name="LATCH"        input="BLK_TL-PIO_B.LATCH"        output="BLK_IG-IO_LOCAL.LATCH"       />
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_B.io_0_D_IN
    BLK_TL-PIO_B.io_1_D_IN
    BLK_TL-PIO_B.io_0_D_OUT
    BLK_TL-PIO_B.io_1_D_OUT
    BLK_TL-PIO_B.io_0_OUT_ENB
    BLK_TL-PIO_B.io_1_OUT_ENB
    BLK_TL-PIO_B.CEN
    BLK_TL-PIO_B.INCLK
    BLK_TL-PIO_B.OUTCLK
    BLK_TL-PIO_B.LATCH
   </loc>
  </pinlocations>
  <fc in_type="abs" in_val="2" out_type="abs" out_val="2" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_T" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="CEN"    num_pins="1" equivalent="false"/>
  <clock  name="INCLK"  num_pins="1" equivalent="false"/>
  <clock  name="OUTCLK" num_pins="1" equivalent="false"/>
  <input  name="LATCH"  num_pins="1" equivalent="false"/>

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_T.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_T.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_T.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_T.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_T.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_T.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>
   <direct name="CEN"          input="BLK_TL-PIO_T.CEN"          output="BLK_IG-IO_LOCAL.CEN"         />
   <direct name="INCLK"        input="BLK_TL-PIO_T.INCLK"        output="BLK_IG-IO_LOCAL.INCLK"       />
   <direct name="OUTCLK"       input="BLK_TL-PIO_T.OUTCLK"       output="BLK_IG-IO_LOCAL.OUTCLK"      />
   <direct name="LATCH"        input="BLK_TL-PIO_T.LATCH"        output="BLK_IG-IO_LOCAL.LATCH"       />
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_T.io_0_D_IN
    BLK_TL-PIO_T.io_1_D_IN
    BLK_TL-PIO_T.io_0_D_OUT
    BLK_TL-PIO_T.io_1_D_OUT
    BLK_TL-PIO_T.io_0_OUT_ENB
    BLK_TL-PIO_T.io_1_OUT_ENB
    BLK_TL-PIO_T.CEN
    BLK_TL-PIO_T.INCLK
    BLK_TL-PIO_T.OUTCLK
    BLK_TL-PIO_T.LATCH
   </loc>
  </pinlocations>
  <fc in_type="abs" in_val="2" out_type="abs" out_val="2" />
 </pb_type>

</complexblocklist>
