# 芯片设计评审检查清单

## 使用说明

此检查清单用于芯片设计各阶段的评审会议，确保关键要点得到充分讨论和确认。

使用方法：
1. 评审前准备设计文档和本检查清单
2. 评审会议中逐项确认
3. 记录评审意见和行动项
4. 跟踪问题直至解决

---

## 1. 架构设计评审

### 1.1 功能架构
- [ ] **模块划分清晰**: 各模块职责明确，接口定义完整
- [ ] **数据流合理**: 数据从输入到输出的流向清晰
- [ ] **控制流完整**: 状态机、仲裁器、控制逻辑设计
- [ ] **异常处理**: 错误检测、恢复、中断处理机制

### 1.2 性能指标
- [ ] **时钟频率**: 目标频率可实现，有充分余量
- [ ] **吞吐量**: 满足系统需求，瓶颈已识别
- [ ] **延迟**: 关键路径延迟在可接受范围
- [ ] **带宽**: 内部和外部接口带宽充足

### 1.3 功耗预算
- [ ] **功耗分解**: 动态功耗、静态功耗、峰值功耗
- [ ] **功耗估算**: 使用仿真或经验数据估算
- [ ] **功耗优化**: 门控时钟、电源门控等策略
- [ ] **功耗监控**: 片上功耗监控设计

### 1.4 面积估算
- [ ] **逻辑面积**: 综合后门数量估算
- [ ] **存储器面积**: SRAM/ROM/寄存器面积
- [ ] **IP面积**: 各IP核面积汇总
- [ ] **总面积**: 满足目标，有适当余量

### 1.5 接口定义
- [ ] **系统接口**: 与外部系统的接口协议完整
- [ ] **总线协议**: AXI/AHB/APB等总线规范
- [ ] **时钟域**: 各时钟域划分清晰，跨域处理
- [ ] **复位策略**: 全局和局部复位，复位顺序
- [ ] **中断接口**: 中断信号、优先级、处理机制

### 1.6 可测试性
- [ ] **扫描链**: 扫描插入策略，覆盖率目标
- [ ] **MBIST**: 存储器BIST设计
- [ ] **边界扫描**: JTAG/边界扫描支持
- [ ] **调试接口**: 调试端口、追踪信号

---

## 2. RTL设计评审

### 2.1 代码质量
- [ ] **代码风格**: 符合项目编码规范
- [ ] **命名规范**: 信号名清晰，遵循约定
- [ ] **注释充分**: 关键逻辑有注释说明
- [ ] **参数化**: 便于复用和配置

### 2.2 时序设计
- [ ] **时钟域**: 单一时钟域，异步处理清晰
- [ ] **跨域处理**: CDC处理完整，握手信号
- [ ] **复位设计**: 同步复位，复位覆盖
- [ ] **毛刺处理**: 毛刺敏感信号处理

### 2.3 资源使用
- [ ] **组合逻辑**: 避免过大的组合逻辑
- [ ] **存储器使用**: RAM/ROM利用率合理
- [ ] **资源复用**: 可复用模块复用
- [ ] **门控优化**: 不活动模块时钟门控

### 2.4 仿真可综合
- [ ] **Testbench**: 每个模块有独立testbench
- [ ] **仿真脚本**: 自动化仿真脚本
- [ ] **综合无错**: DC/Genus综合无严重错误
- [ ] **LVS通过**: 版图与RTL等价

### 2.5 可维护性
- [ ] **模块化**: 模块大小适中，职责单一
- [ ] **接口清晰**: 模块接口简单明确
- [ ] **文档完整**: 模块功能说明、接口定义
- [ ] **版本控制**: 代码提交历史清晰

---

## 3. 验证计划评审

### 3.1 验证策略
- [ ] **验证方法**: UVM/Directed/随机验证策略
- [ ] **测试场景**: 正常、边界、异常场景
- [ ] **覆盖率目标**: 代码、功能、翻转、断言覆盖率
- [ ] **回归计划**: 回归频率、回归时间

### 3.2 Testbench质量
- [ ] **平台架构**: 参考模型、记分板、monitor
- [ ] **约束随机**: 约束合理，覆盖空间
- [ ] **自检查验**: 自动比较结果，减少人工检查
- [ ] **调试支持**: 丰富的debug信息

### 3.3 仿真环境
- [ ] **仿真工具**: Modelsim/VCS/Xcelium等
- [ ] **仿真速度**: 回归时间可控
- [ ] **并行仿真**: 支持多核并行
- [ ] **波形存储**: 关键波形保存策略

### 3.4 形式验证
- [ ] **属性定义**: SVA/PSL属性定义完整
- [ ] **等价验证**: RTL与门级等价性
- [ ] **关键属性**: 死锁、活锁、关键属性验证

---

## 4. 后端评审

### 4.1 综合
- [ ] **SDC约束**: 时钟、面积、功耗约束完整
- [ ] **综合结果**: QoR满足设计目标
- [ ] **时序报告**: 关键路径、时序余量
- [ ] **资源报告**: 资源使用在预算内

### 4.2 布局布线
- [ ] **时序收敛**: Setup/Hold时间满足
- [ ] **时钟树**: CTS质量，skew可接受
- [ ] **功耗分析**: 动态/静态功耗报告
- [ ] **DRC/LVS**: 物理设计规则检查通过

### 4.3 可制造性
- [ ] **DFM规则**: 天线效应、金属密度等
- [ ] **ECO窗口**: 预留ECO空间
- [ ] **封装兼容**: 焊盘、封装约束

---

## 5. 评审记录

### 5.1 基本信息

| 项目 | 内容 |
|------|------|
| 评审类型 | |
| 评审日期 | |
| 主持人 | |
| 记录人 | |
| 参与人员 | |

### 5.2 评审意见

| ID | 描述 | 严重性 | 负责人 | 状态 |
|----|------|--------|--------|------|
| 1 | | | | |
| 2 | | | | |

严重性：Critical（阻塞性）、Major（重要）、Minor（一般）

### 5.3 评审结论

- [ ] **通过**: 所有关键问题已解决
- [ ] **有条件通过**: 重要问题有缓解措施，限期解决
- [ ] **不通过**: 关键问题未解决，需重新评审

### 5.4 签字确认

| 角色 | 姓名 | 签字 |
|------|------|------|
| 项目经理 | | |
| 架构师 | | |
| 设计负责人 | | |
| 验证负责人 | | |

---

**文档版本**: V1.0
**最后更新**: 2024-01-17
