\section*{プロセス統合}

\subsection*{ベースラインと追加工程}
強誘電（FE）ゲートスタックはポリシリコン形成後に挿入される。追加工程は最小化されており、その概要を表\ref{tab:masks}に示す。図\ref{fig:flow}に、0.18\,$\mu$m ロジックフローにおける配置を示す。

\subsection*{デバイススタック}
TiN / Hf$_{0.5}$Zr$_{0.5}$O$_2$ (10\,nm, ALD) / SiO$_2$ 界面層 / p型Si 基板。

\subsection*{実装上の留意点}
1.8\,V / 3.3\,V CMOS 基板プロセスに対し、1.8\,V FeFET を追加導入した。  
FeFET は 1.8\,V SRAM マクロにおける補助用途を想定しており、大容量メモリではなくバックアップやセキュアキー保持用途に限定する。  
そのためエンデュランス、保持特性、TDDB 信頼性、歩留まりの課題は残るが、大規模スケーリングを狙わない分、技術的難易度は下がる。  

老朽化した 0.18\,$\mu$m ラインを活用し、ALD 成膜装置を追加導入することで対応可能である。  
TiN 電極は既存の 0.18\,$\mu$m バリアスパッタ装置を用い、ロングスローまたはコリメータ方式で形成できる。  
FeFET 形成工程は FEOL の Co サリサイド・ランプアニール後に挿入し、マスク1枚追加で統合可能である。
