Fitter report for UART_Demonstration
Fri Mar 02 14:39:58 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Mar 02 14:39:58 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; UART_Demonstration                          ;
; Top-level Entity Name           ; Uart_Demo_Top                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,446 / 41,910 ( 3 % )                      ;
; Total registers                 ; 2120                                        ;
; Total pins                      ; 15 / 314 ( 5 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,343,936 / 5,662,720 ( 24 % )              ;
; Total RAM Blocks                ; 175 / 553 ( 32 % )                          ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.0%      ;
;     Processor 3            ;   5.9%      ;
;     Processor 4            ;   5.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; AY               ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_vgn1:auto_generated|q_b[0]                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_vgn1:auto_generated|q_b[1]                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                          ; RESULTA          ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|write~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_button_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_button_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_agent|hold_waitrequest                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_button_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_button_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[20]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[20]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[21]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[21]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[23]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[28]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[28]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[29]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[29]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[30]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[30]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[31]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_inst_result[31]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_ipending_reg_irq0                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_ipending_reg_irq0~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mem_baddr[5]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mem_baddr[10]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[4]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[19]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[19]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[23]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[25]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[27]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[27]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[28]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_result[28]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_regnum_b_cmp_D                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_status_reg_pie                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_br_taken_waddr_partial[0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_br_taken_waddr_partial[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_iw[18]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_iw[19]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[8]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[12]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[13]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[15]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[16]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_bht_data[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src1[27]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[22]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[22]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_pc[11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_pc[17]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_br_cond_taken_history[3]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_br_cond_taken_history[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_rot_mask[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_rot_mask[6]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_st_data[24]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_st_data[24]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_valid_from_E~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[36]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[36]~DUPLICATE                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|oci_ienable[0]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|oci_single_step_mode~DUPLICATE                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[2]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[5]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[5]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[18]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[18]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[25]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[25]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[26]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[26]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[27]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[27]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[29]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[29]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[3]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[3]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[4]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[4]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[7]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|writedata[1]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|writedata[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|clr_break_line                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|clr_break_line~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_address_tag_field[4]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_address_tag_field[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_read~reg0                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_read~reg0DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; UART_IO:inst1|UART_IO_pio_led:pio_led|data_out[3]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART_IO:inst1|UART_IO_pio_led:pio_led|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4683 ) ; 0.00 % ( 0 / 4683 )        ; 0.00 % ( 0 / 4683 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4683 ) ; 0.00 % ( 0 / 4683 )        ; 0.00 % ( 0 / 4683 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4274 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 225 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/DE10_Nano/UART_IO/output_files/UART_Demonstration.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,446 / 41,910        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,446                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,704 / 41,910        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 599                   ;       ;
;         [b] ALMs used for LUT logic                         ; 699                   ;       ;
;         [c] ALMs used for registers                         ; 406                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 281 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 23                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 260 / 4,191           ; 6 %   ;
;     -- Logic LABs                                           ; 260                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,183                 ;       ;
;     -- 7 input functions                                    ; 20                    ;       ;
;     -- 6 input functions                                    ; 464                   ;       ;
;     -- 5 input functions                                    ; 485                   ;       ;
;     -- 4 input functions                                    ; 403                   ;       ;
;     -- <=3 input functions                                  ; 811                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 444                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,120                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,009 / 83,820        ; 2 %   ;
;         -- Secondary logic registers                        ; 111 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,023                 ;       ;
;         -- Routing optimization registers                   ; 97                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 15 / 314              ; 5 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 175 / 553             ; 32 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,343,936 / 5,662,720 ; 24 %  ;
; Total block memory implementation bits                      ; 1,792,000 / 5,662,720 ; 32 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.7% / 2.8% / 2.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.4% / 17.0% / 12.0% ;       ;
; Maximum fan-out                                             ; 2047                  ;       ;
; Highest non-global fan-out                                  ; 1370                  ;       ;
; Total fan-out                                               ; 21392                 ;       ;
; Average fan-out                                             ; 4.32                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1304 / 41910 ( 3 % )  ; 62 / 41910 ( < 1 % ) ; 81 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1304                  ; 62                   ; 81                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1534 / 41910 ( 4 % )  ; 74 / 41910 ( < 1 % ) ; 98 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 557                   ; 15                   ; 28                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 611                   ; 37                   ; 52                   ; 0                              ;
;         [c] ALMs used for registers                         ; 366                   ; 22                   ; 18                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 253 / 41910 ( < 1 % ) ; 12 / 41910 ( < 1 % ) ; 17 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 23                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 240 / 4191 ( 6 % )    ; 12 / 4191 ( < 1 % )  ; 15 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 240                   ; 12                   ; 15                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1955                  ; 94                   ; 134                  ; 0                              ;
;     -- 7 input functions                                    ; 17                    ; 3                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 422                   ; 13                   ; 29                   ; 0                              ;
;     -- 5 input functions                                    ; 446                   ; 15                   ; 24                   ; 0                              ;
;     -- 4 input functions                                    ; 369                   ; 18                   ; 16                   ; 0                              ;
;     -- <=3 input functions                                  ; 701                   ; 45                   ; 65                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 396                   ; 34                   ; 14                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 1846 / 83820 ( 2 % )  ; 72 / 83820 ( < 1 % ) ; 91 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 103 / 83820 ( < 1 % ) ; 3 / 83820 ( < 1 % )  ; 5 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 1860                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 89                    ; 3                    ; 5                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 13                    ; 0                    ; 0                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1343936               ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1792000               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 175 / 553 ( 31 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 2 / 112 ( 1 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 2346                  ; 63                   ; 151                  ; 1                              ;
;     -- Registered Input Connections                         ; 2011                  ; 28                   ; 104                  ; 0                              ;
;     -- Output Connections                                   ; 9                     ; 5                    ; 231                  ; 2316                           ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 231                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 22487                 ; 574                  ; 1065                 ; 2359                           ;
;     -- Registered Connections                               ; 8790                  ; 350                  ; 779                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 1                    ; 205                  ; 2149                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 205                   ; 37                   ; 2                    ; 138                            ;
;     -- hard_block:auto_generated_inst                       ; 2149                  ; 30                   ; 138                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 59                    ; 11                   ; 87                   ; 6                              ;
;     -- Output Ports                                         ; 15                    ; 4                    ; 104                  ; 11                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; button[0] ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; button[1] ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; clk       ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; reset     ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; switch[0] ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; switch[1] ; W21   ; 5B       ; 89           ; 23           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; switch[2] ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0] ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1] ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2] ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3] ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4] ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5] ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6] ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7] ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 2 / 68 ( 3 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 7 ( 57 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; led[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; led[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; led[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; led[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; button[1]                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; button[0]                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clk                             ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; led[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; led[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; led[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; switch[2]                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; switch[1]                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; switch[0]                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; led[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; reset                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led[7]   ; Missing drive strength and slew rate ;
; led[6]   ; Missing drive strength and slew rate ;
; led[5]   ; Missing drive strength and slew rate ;
; led[4]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+
; UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                    ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                    ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                              ; N/A                        ;
;     -- M Counter                                                                                            ; 12                         ;
;     -- N Counter                                                                                            ; 2                          ;
;     -- PLL Refclk Select                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                              ; clk~input                  ;
;             -- CLKIN(1) source                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                   ;                            ;
;         -- UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                       ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                       ; On                         ;
;             -- Duty Cycle                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                        ; 0                          ;
;             -- C Counter PRST                                                                               ; 1                          ;
;                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                  ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; |Uart_Demo_Top                                                                                                                          ; 1446.0 (0.3)         ; 1703.5 (0.5)                     ; 280.0 (0.2)                                       ; 22.5 (0.0)                       ; 0.0 (0.0)            ; 2183 (1)            ; 2120 (0)                  ; 0 (0)         ; 1343936           ; 175   ; 2          ; 15   ; 0            ; |Uart_Demo_Top                                                                                                                                                                                                                                                                                                                                                          ; Uart_Demo_Top                                ; work         ;
;    |UART_IO:inst1|                                                                                                                      ; 1303.7 (0.0)         ; 1533.5 (0.0)                     ; 252.3 (0.0)                                       ; 22.5 (0.0)                       ; 0.0 (0.0)            ; 1954 (0)            ; 1949 (0)                  ; 0 (0)         ; 1343936           ; 175   ; 2          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1                                                                                                                                                                                                                                                                                                                                            ; UART_IO                                      ; uart_io      ;
;       |UART_IO_jtag_uart:jtag_uart|                                                                                                     ; 62.3 (17.3)          ; 75.3 (18.3)                      ; 13.0 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (36)            ; 109 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                ; UART_IO_jtag_uart                            ; UART_IO      ;
;          |UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|                                                                    ; 12.4 (0.0)           ; 12.5 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r                                                                                                                                                                                                                                                      ; UART_IO_jtag_uart_scfifo_r                   ; UART_IO      ;
;             |scfifo:rfifo|                                                                                                              ; 12.4 (0.0)           ; 12.5 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                         ; scfifo                                       ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.4 (0.0)           ; 12.5 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                              ; scfifo_3291                                  ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.4 (0.0)           ; 12.5 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                         ; a_dpfifo_5771                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.4 (3.4)            ; 6.5 (3.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                 ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                            ; cntr_vg7                                     ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                 ; altsyncram_7pu1                              ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                   ; cntr_jgb                                     ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                         ; cntr_jgb                                     ; work         ;
;          |UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|                                                                    ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w                                                                                                                                                                                                                                                      ; UART_IO_jtag_uart_scfifo_w                   ; UART_IO      ;
;             |scfifo:wfifo|                                                                                                              ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                         ; scfifo                                       ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                              ; scfifo_3291                                  ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                         ; a_dpfifo_5771                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.9 (2.9)            ; 6.1 (3.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                 ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                            ; cntr_vg7                                     ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                 ; altsyncram_7pu1                              ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                   ; cntr_jgb                                     ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                         ; cntr_jgb                                     ; work         ;
;          |alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|                                                                        ; 20.8 (20.8)          ; 32.4 (32.4)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                          ; alt_jtag_atlantic                            ; work         ;
;       |UART_IO_mm_interconnect_0:mm_interconnect_0|                                                                                     ; 145.4 (0.0)          ; 164.3 (0.0)                      ; 19.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 307 (0)             ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                ; UART_IO_mm_interconnect_0                    ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                ; 6.2 (6.2)            ; 7.3 (7.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                  ; UART_IO_mm_interconnect_0_cmd_demux          ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                        ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                          ; UART_IO_mm_interconnect_0_cmd_demux_001      ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                            ; 17.6 (15.7)          ; 17.6 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                              ; UART_IO_mm_interconnect_0_cmd_mux_001        ; UART_IO      ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ; altera_merlin_arbitrator                     ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                            ; 23.5 (21.6)          ; 26.8 (25.0)                      ; 3.3 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (56)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                              ; UART_IO_mm_interconnect_0_cmd_mux_001        ; UART_IO      ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ; altera_merlin_arbitrator                     ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_router:router|                                                                                      ; 5.9 (5.9)            ; 6.5 (6.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_router:router                                                                                                                                                                                                                                                        ; UART_IO_mm_interconnect_0_router             ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_router_001:router_001|                                                                              ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                ; UART_IO_mm_interconnect_0_router_001         ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                          ; UART_IO_mm_interconnect_0_rsp_demux_001      ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                          ; UART_IO_mm_interconnect_0_rsp_demux_001      ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                    ; 20.5 (20.5)          ; 21.2 (21.2)                      ; 0.9 (0.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                      ; UART_IO_mm_interconnect_0_rsp_mux            ; UART_IO      ;
;          |UART_IO_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                            ; 7.3 (7.3)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                              ; UART_IO_mm_interconnect_0_rsp_mux_001        ; UART_IO      ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_agent_rsp_fifo|                                                            ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|                                                                       ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_avalon_sc_fifo:pio_button_s1_agent_rsp_fifo|                                                                           ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_button_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|                                                                              ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_avalon_sc_fifo:pio_switch_s1_agent_rsp_fifo|                                                                           ; 3.3 (3.3)            ; 3.4 (3.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; UART_IO      ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_agent|                                                                      ; 0.8 (0.8)            ; 1.9 (1.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_agent                                                                                                                                                                                                                                        ; altera_merlin_master_agent                   ; UART_IO      ;
;          |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_agent|                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_agent                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                    ; UART_IO      ;
;          |altera_merlin_slave_agent:onchip_memory2_s1_agent|                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_s1_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; UART_IO      ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 7.2 (7.2)            ; 8.0 (8.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                          ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                                       ; 3.1 (3.1)            ; 14.5 (14.5)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_slave_translator:pio_button_s1_translator|                                                                      ; 2.4 (2.4)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_button_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_slave_translator:pio_led_s1_translator|                                                                         ; 5.6 (5.6)            ; 6.2 (6.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_slave_translator:pio_switch_s1_translator|                                                                      ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_switch_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; UART_IO      ;
;          |altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|                                                                 ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter                                                                                                                                                                                                                                   ; altera_merlin_traffic_limiter                ; UART_IO      ;
;          |altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|                                                          ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter                                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                ; UART_IO      ;
;       |UART_IO_nios2_qsys:nios2_qsys|                                                                                                   ; 1033.5 (901.9)       ; 1201.3 (1035.7)                  ; 181.5 (146.2)                                     ; 13.7 (12.4)                      ; 0.0 (0.0)            ; 1420 (1239)         ; 1645 (1360)               ; 0 (0)         ; 62912             ; 13    ; 2          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                              ; UART_IO_nios2_qsys                           ; UART_IO      ;
;          |UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht                                                                                                                                                                                                                                                         ; UART_IO_nios2_qsys_bht_module                ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                   ; work         ;
;                |altsyncram_vgn1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_vgn1:auto_generated                                                                                                                                                                                                ; altsyncram_vgn1                              ; work         ;
;          |UART_IO_nios2_qsys_dc_data_module:UART_IO_nios2_qsys_dc_data|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_data_module:UART_IO_nios2_qsys_dc_data                                                                                                                                                                                                                                                 ; UART_IO_nios2_qsys_dc_data_module            ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_data_module:UART_IO_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                   ; work         ;
;                |altsyncram_40j1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_data_module:UART_IO_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated                                                                                                                                                                                        ; altsyncram_40j1                              ; work         ;
;          |UART_IO_nios2_qsys_dc_tag_module:UART_IO_nios2_qsys_dc_tag|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_tag_module:UART_IO_nios2_qsys_dc_tag                                                                                                                                                                                                                                                   ; UART_IO_nios2_qsys_dc_tag_module             ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_tag_module:UART_IO_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                         ; altsyncram                                   ; work         ;
;                |altsyncram_f5n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_tag_module:UART_IO_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_f5n1:auto_generated                                                                                                                                                                                          ; altsyncram_f5n1                              ; work         ;
;          |UART_IO_nios2_qsys_dc_victim_module:UART_IO_nios2_qsys_dc_victim|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_victim_module:UART_IO_nios2_qsys_dc_victim                                                                                                                                                                                                                                             ; UART_IO_nios2_qsys_dc_victim_module          ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_victim_module:UART_IO_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                |altsyncram_baj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_victim_module:UART_IO_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                    ; altsyncram_baj1                              ; work         ;
;          |UART_IO_nios2_qsys_ic_data_module:UART_IO_nios2_qsys_ic_data|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_data_module:UART_IO_nios2_qsys_ic_data                                                                                                                                                                                                                                                 ; UART_IO_nios2_qsys_ic_data_module            ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_data_module:UART_IO_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                   ; work         ;
;                |altsyncram_spj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_data_module:UART_IO_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                        ; altsyncram_spj1                              ; work         ;
;          |UART_IO_nios2_qsys_ic_tag_module:UART_IO_nios2_qsys_ic_tag|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_tag_module:UART_IO_nios2_qsys_ic_tag                                                                                                                                                                                                                                                   ; UART_IO_nios2_qsys_ic_tag_module             ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_tag_module:UART_IO_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                         ; altsyncram                                   ; work         ;
;                |altsyncram_ctn1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_tag_module:UART_IO_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_ctn1:auto_generated                                                                                                                                                                                          ; altsyncram_ctn1                              ; work         ;
;          |UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|                                                                ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell                                                                                                                                                                                                                                                ; UART_IO_nios2_qsys_mult_cell                 ; UART_IO      ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                         ; altera_mult_add                              ; work         ;
;                |altera_mult_add_ujt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                     ; altera_mult_add_ujt2                         ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                            ; altera_mult_add_rtl                          ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                   ; ama_multiplier_function                      ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                         ; altera_mult_add                              ; work         ;
;                |altera_mult_add_0kt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                     ; altera_mult_add_0kt2                         ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                            ; altera_mult_add_rtl                          ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                   ; ama_multiplier_function                      ; work         ;
;          |UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|                                                                ; 127.3 (31.6)         ; 161.6 (31.6)                     ; 35.3 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 165 (5)             ; 285 (84)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci                                                                                                                                                                                                                                                ; UART_IO_nios2_qsys_nios2_oci                 ; UART_IO      ;
;             |UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|                             ; 36.9 (0.0)           ; 53.8 (0.0)                       ; 17.9 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                                  ; UART_IO_nios2_qsys_jtag_debug_module_wrapper ; UART_IO      ;
;                |UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|                            ; 4.4 (3.7)            ; 19.0 (17.7)                      ; 14.6 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk                                                      ; UART_IO_nios2_qsys_jtag_debug_module_sysclk  ; UART_IO      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                |UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|                                  ; 30.8 (30.3)          ; 33.3 (32.3)                      ; 3.5 (3.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck                                                            ; UART_IO_nios2_qsys_jtag_debug_module_tck     ; UART_IO      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                |sld_virtual_jtag_basic:UART_IO_nios2_qsys_jtag_debug_module_phy|                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_IO_nios2_qsys_jtag_debug_module_phy                                                                                  ; sld_virtual_jtag_basic                       ; work         ;
;             |UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|                                               ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg                                                                                                                                                                    ; UART_IO_nios2_qsys_nios2_avalon_reg          ; UART_IO      ;
;             |UART_IO_nios2_qsys_nios2_oci_break:the_UART_IO_nios2_qsys_nios2_oci_break|                                                 ; 1.6 (1.6)            ; 15.4 (15.4)                      ; 13.8 (13.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_break:the_UART_IO_nios2_qsys_nios2_oci_break                                                                                                                                                                      ; UART_IO_nios2_qsys_nios2_oci_break           ; UART_IO      ;
;             |UART_IO_nios2_qsys_nios2_oci_debug:the_UART_IO_nios2_qsys_nios2_oci_debug|                                                 ; 4.7 (4.1)            ; 5.9 (5.2)                        ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_debug:the_UART_IO_nios2_qsys_nios2_oci_debug                                                                                                                                                                      ; UART_IO_nios2_qsys_nios2_oci_debug           ; UART_IO      ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_debug:the_UART_IO_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                  ; altera_std_synchronizer                      ; work         ;
;             |UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|                                                       ; 48.0 (48.0)          ; 49.7 (49.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 58 (58)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem                                                                                                                                                                            ; UART_IO_nios2_qsys_nios2_ocimem              ; UART_IO      ;
;                |UART_IO_nios2_qsys_ociram_sp_ram_module:UART_IO_nios2_qsys_ociram_sp_ram|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|UART_IO_nios2_qsys_ociram_sp_ram_module:UART_IO_nios2_qsys_ociram_sp_ram                                                                                                   ; UART_IO_nios2_qsys_ociram_sp_ram_module      ; UART_IO      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|UART_IO_nios2_qsys_ociram_sp_ram_module:UART_IO_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; altsyncram                                   ; work         ;
;                      |altsyncram_99f1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|UART_IO_nios2_qsys_ociram_sp_ram_module:UART_IO_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_99f1:auto_generated                                          ; altsyncram_99f1                              ; work         ;
;          |UART_IO_nios2_qsys_register_bank_a_module:UART_IO_nios2_qsys_register_bank_a|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_a_module:UART_IO_nios2_qsys_register_bank_a                                                                                                                                                                                                                                 ; UART_IO_nios2_qsys_register_bank_a_module    ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_a_module:UART_IO_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                       ; altsyncram                                   ; work         ;
;                |altsyncram_vum1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_a_module:UART_IO_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_vum1:auto_generated                                                                                                                                                                        ; altsyncram_vum1                              ; work         ;
;          |UART_IO_nios2_qsys_register_bank_b_module:UART_IO_nios2_qsys_register_bank_b|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_b_module:UART_IO_nios2_qsys_register_bank_b                                                                                                                                                                                                                                 ; UART_IO_nios2_qsys_register_bank_b_module    ; UART_IO      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_b_module:UART_IO_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                       ; altsyncram                                   ; work         ;
;                |altsyncram_0vm1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_b_module:UART_IO_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_0vm1:auto_generated                                                                                                                                                                        ; altsyncram_0vm1                              ; work         ;
;       |UART_IO_onchip_memory2:onchip_memory2|                                                                                           ; 46.5 (0.7)           ; 65.2 (1.0)                       ; 27.0 (0.3)                                        ; 8.3 (0.0)                        ; 0.0 (0.0)            ; 72 (2)              ; 4 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                      ; UART_IO_onchip_memory2                       ; UART_IO      ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 45.8 (0.0)           ; 64.2 (0.0)                       ; 26.7 (0.0)                                        ; 8.3 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 4 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                            ; altsyncram                                   ; work         ;
;             |altsyncram_q9n1:auto_generated|                                                                                            ; 45.8 (0.8)           ; 64.2 (1.5)                       ; 26.7 (0.7)                                        ; 8.3 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 4 (4)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated                                                                                                                                                                                                                                             ; altsyncram_q9n1                              ; work         ;
;                |decode_ala:decode3|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3                                                                                                                                                                                                                          ; decode_ala                                   ; work         ;
;                |mux_7hb:mux2|                                                                                                           ; 42.0 (42.0)          ; 59.7 (59.7)                      ; 26.0 (26.0)                                       ; 8.3 (8.3)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|mux_7hb:mux2                                                                                                                                                                                                                                ; mux_7hb                                      ; work         ;
;       |UART_IO_pio_button:pio_button|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_pio_button:pio_button                                                                                                                                                                                                                                                                                                              ; UART_IO_pio_button                           ; UART_IO      ;
;       |UART_IO_pio_led:pio_led|                                                                                                         ; 7.1 (7.1)            ; 7.6 (7.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_pio_led:pio_led                                                                                                                                                                                                                                                                                                                    ; UART_IO_pio_led                              ; UART_IO      ;
;       |UART_IO_pio_switch:pio_switch|                                                                                                   ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_pio_switch:pio_switch                                                                                                                                                                                                                                                                                                              ; UART_IO_pio_switch                           ; UART_IO      ;
;       |UART_IO_pll_sys:pll_sys|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_pll_sys:pll_sys                                                                                                                                                                                                                                                                                                                    ; UART_IO_pll_sys                              ; UART_IO      ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                            ; altera_pll                                   ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.7)            ; 8.5 (5.2)                        ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                      ; UART_IO      ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                    ; UART_IO      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                    ; UART_IO      ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.2 (2.7)            ; 8.5 (5.2)                        ; 5.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                 ; altera_reset_controller                      ; UART_IO      ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                    ; UART_IO      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|UART_IO:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                    ; UART_IO      ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.5 (0.0)           ; 72.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                            ; pzdyqx                                       ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.5 (6.5)           ; 72.5 (7.5)                       ; 11.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 75 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                               ; pzdyqx_impl                                  ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 28.0 (12.1)          ; 33.0 (15.2)                      ; 5.0 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                 ; GHVD5181                                     ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 15.9 (15.9)          ; 17.8 (17.8)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                               ; LQYT7093                                     ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.8 (6.8)            ; 7.2 (7.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                             ; KIFI3548                                     ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 11.2 (11.2)          ; 14.8 (14.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                             ; LQYT7093                                     ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                             ; PUDL0439                                     ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 80.5 (0.5)           ; 97.0 (0.5)                       ; 16.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (1)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                      ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 80.0 (0.0)           ; 96.5 (0.0)                       ; 16.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                  ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 80.0 (0.0)           ; 96.5 (0.0)                       ; 16.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                      ; alt_sld_fab                                  ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 80.0 (2.0)           ; 96.5 (4.0)                       ; 16.5 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 96 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                  ; alt_sld_fab_alt_sld_fab                      ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 78.0 (0.0)           ; 92.5 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric            ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 78.0 (55.0)          ; 92.5 (65.8)                      ; 14.5 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (94)            ; 89 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                         ; sld_jtag_hub                                 ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                 ; sld_rom_sr                                   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.5 (10.5)          ; 14.2 (14.2)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Uart_Demo_Top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm               ; sld_shadow_jsm                               ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; led[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switch[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switch[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; button[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switch[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; button[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                            ;                   ;         ;
; reset                                                                                                                                          ;                   ;         ;
;      - UART_IO:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - UART_IO:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - UART_IO:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                            ; 1                 ; 0       ;
; switch[2]                                                                                                                                      ;                   ;         ;
;      - UART_IO:inst1|UART_IO_pio_switch:pio_switch|read_mux_out[2]~0                                                                           ; 0                 ; 0       ;
; switch[1]                                                                                                                                      ;                   ;         ;
;      - UART_IO:inst1|UART_IO_pio_switch:pio_switch|read_mux_out[1]~1                                                                           ; 1                 ; 0       ;
; button[1]                                                                                                                                      ;                   ;         ;
;      - UART_IO:inst1|UART_IO_pio_button:pio_button|read_mux_out[1]~0                                                                           ; 1                 ; 0       ;
; switch[0]                                                                                                                                      ;                   ;         ;
;      - UART_IO:inst1|UART_IO_pio_switch:pio_switch|read_mux_out[0]~2                                                                           ; 0                 ; 0       ;
; button[0]                                                                                                                                      ;                   ;         ;
;      - UART_IO:inst1|UART_IO_pio_button:pio_button|read_mux_out[0]~1                                                                           ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                               ; MLABCELL_X39_Y9_N21        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                               ; MLABCELL_X3_Y5_N42         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N21         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                              ; LABCELL_X4_Y5_N18          ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; LABCELL_X1_Y5_N0           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; LABCELL_X1_Y5_N45          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y9_N57        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                          ; FF_X3_Y5_N35               ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y12_N21        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                          ; MLABCELL_X3_Y5_N45         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                           ; FF_X46_Y12_N56             ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y9_N27        ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LABCELL_X46_Y11_N0         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N36        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; MLABCELL_X47_Y13_N0        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|UART_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                 ; MLABCELL_X47_Y13_N21       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                  ; MLABCELL_X47_Y11_N45       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                             ; LABCELL_X46_Y13_N39        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                      ; LABCELL_X46_Y12_N0         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                               ; LABCELL_X48_Y11_N54        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X50_Y10_N54        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y10_N21        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y10_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y8_N45        ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y8_N54        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                 ; FF_X56_Y10_N8              ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                     ; FF_X56_Y10_N38             ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                            ; FF_X75_Y10_N16             ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                    ; FF_X63_Y7_N2               ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                                    ; FF_X80_Y9_N11              ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                 ; FF_X77_Y9_N53              ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                        ; LABCELL_X55_Y10_N24        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                                        ; LABCELL_X56_Y8_N33         ; 752     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                            ; FF_X63_Y10_N4              ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|Add7~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y8_N54         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_br_pred_not_taken                                                                                                                                                                                                                                                                                            ; MLABCELL_X65_Y11_N36       ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                         ; FF_X63_Y12_N50             ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                           ; LABCELL_X64_Y13_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|D_src1_hazard_E                                                                                                                                                                                                                                                                                                ; LABCELL_X66_Y10_N45        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y11_N51       ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                        ; FF_X66_Y11_N5              ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                        ; FF_X56_Y11_N11             ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[26]~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X67_Y9_N45         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|E_src2[3]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X70_Y11_N36        ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|Equal0~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y11_N51        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|Equal299~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X65_Y10_N54       ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_iw~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y11_N42        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N30        ; 158     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y11_N12       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y11_N24       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                                     ; FF_X60_Y10_N38             ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                              ; FF_X64_Y11_N56             ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                   ; FF_X65_Y11_N44             ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[4]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X67_Y12_N15        ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|jxuir                                                  ; FF_X8_Y4_N34               ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a                                   ; LABCELL_X10_Y7_N51         ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0                                 ; MLABCELL_X6_Y3_N51         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b                                   ; LABCELL_X11_Y7_N45         ; 38      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_sysclk:the_UART_IO_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe                                      ; FF_X2_Y4_N47               ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[14]~10                                                    ; LABCELL_X4_Y4_N24          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[14]~9                                                     ; MLABCELL_X6_Y2_N24         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[24]~19                                                    ; MLABCELL_X3_Y4_N54         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[24]~21                                                    ; MLABCELL_X6_Y2_N27         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[37]~15                                                    ; MLABCELL_X6_Y2_N42         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_IO_nios2_qsys_jtag_debug_module_phy|virtual_state_uir                                                                  ; LABCELL_X4_Y4_N27          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_avalon_reg:the_UART_IO_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                      ; LABCELL_X18_Y7_N54         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_break:the_UART_IO_nios2_qsys_nios2_oci_break|break_readreg[25]~0                                                                                                                                                    ; LABCELL_X7_Y5_N6           ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_break:the_UART_IO_nios2_qsys_nios2_oci_break|break_readreg[25]~1                                                                                                                                                    ; LABCELL_X4_Y4_N48          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_debug:the_UART_IO_nios2_qsys_nios2_oci_debug|resetrequest                                                                                                                                                           ; FF_X10_Y7_N46              ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[0]~1                                                                                                                                                                 ; LABCELL_X10_Y7_N24         ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[16]~0                                                                                                                                                                ; MLABCELL_X8_Y4_N36         ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|MonDReg[18]~2                                                                                                                                                                ; LABCELL_X10_Y7_N27         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|ociram_reset_req                                                                                                                                                             ; LABCELL_X7_Y4_N45          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|ociram_wr_en~0                                                                                                                                                               ; LABCELL_X18_Y7_N15         ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                       ; FF_X50_Y11_N38             ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|always122~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y11_N39       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y10_N42        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|d_writedata[22]~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y8_N33        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                             ; LABCELL_X55_Y8_N36         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y8_N15        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y8_N36         ; 1369    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                             ; FF_X51_Y13_N1              ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]~0                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y11_N39       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y13_N51        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y13_N54        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y13_N45        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                                                                    ; LABCELL_X64_Y13_N21        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3|w_anode1333w[3]~0                                                                                                                                                                                                          ; LABCELL_X50_Y14_N54        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3|w_anode1350w[3]~0                                                                                                                                                                                                          ; LABCELL_X50_Y14_N12        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3|w_anode1360w[3]~0                                                                                                                                                                                                          ; LABCELL_X50_Y14_N6         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3|w_anode1370w[3]~0                                                                                                                                                                                                          ; LABCELL_X50_Y14_N9         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|decode_ala:decode3|w_anode1380w[3]~0                                                                                                                                                                                                          ; LABCELL_X50_Y14_N15        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|wren~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y14_N27        ; 160     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_pio_led:pio_led|data_out[7]~2                                                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y9_N33         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2039    ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; UART_IO:inst1|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                        ; FF_X45_Y9_N5               ; 66      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                           ; FF_X48_Y17_N32             ; 164     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_IO:inst1|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                            ; FF_X48_Y17_N26             ; 166     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 211     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                        ; MLABCELL_X8_Y5_N39         ; 19      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                        ; FF_X10_Y8_N59              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                        ; FF_X10_Y8_N5               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                        ; FF_X10_Y6_N44              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                        ; FF_X10_Y5_N44              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                        ; FF_X9_Y5_N44               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                        ; FF_X10_Y5_N26              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                        ; FF_X10_Y6_N50              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                        ; FF_X8_Y5_N17               ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                     ; FF_X8_Y5_N8                ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                           ; LABCELL_X10_Y8_N57         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N9           ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y2_N27          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                      ; FF_X4_Y2_N49               ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                     ; FF_X4_Y2_N35               ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y2_N24          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y2_N36          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X4_Y2_N48          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X4_Y2_N51          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                             ; LABCELL_X4_Y2_N15          ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y24                    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y1_N59               ; 66      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y4_N54          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X2_Y3_N48          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1           ; LABCELL_X1_Y4_N6           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                           ; LABCELL_X2_Y3_N15          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                          ; MLABCELL_X3_Y3_N42         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                             ; LABCELL_X4_Y3_N15          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~0              ; LABCELL_X2_Y1_N18          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                ; LABCELL_X2_Y1_N0           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; MLABCELL_X3_Y3_N21         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                    ; MLABCELL_X3_Y3_N30         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                    ; MLABCELL_X3_Y3_N33         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X1_Y4_N27          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y4_N12          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y1_N53               ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y1_N5                ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y1_N56               ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X2_Y3_N38               ; 62      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y2_N36          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y1_N38               ; 49      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y4_N54          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                 ;
+--------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2039    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; 1370    ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|A_stall                           ; 752     ;
+-------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                            ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_r:the_UART_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                           ; M10K_X26_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|UART_IO_jtag_uart_scfifo_w:the_UART_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                           ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_bht_module:UART_IO_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_vgn1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; UART_IO_nios2_qsys_bht_ram.mif                 ; M10K_X69_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_data_module:UART_IO_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None                                           ; M10K_X58_Y7_N0, M10K_X58_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_tag_module:UART_IO_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_f5n1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704     ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0     ; UART_IO_nios2_qsys_dc_tag_ram.mif              ; M10K_X58_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_dc_victim_module:UART_IO_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                                           ; M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_data_module:UART_IO_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                           ; M10K_X58_Y13_N0, M10K_X58_Y12_N0, M10K_X58_Y11_N0, M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_ic_tag_module:UART_IO_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_ctn1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; UART_IO_nios2_qsys_ic_tag_ram.mif              ; M10K_X69_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_ocimem:the_UART_IO_nios2_qsys_nios2_ocimem|UART_IO_nios2_qsys_ociram_sp_ram_module:UART_IO_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_99f1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; UART_IO_nios2_qsys_ociram_default_contents.mif ; M10K_X14_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_a_module:UART_IO_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_vum1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; UART_IO_nios2_qsys_rf_ram_a.mif                ; M10K_X69_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_register_bank_b_module:UART_IO_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_0vm1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; UART_IO_nios2_qsys_rf_ram_b.mif                ; M10K_X69_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; UART_IO:inst1|UART_IO_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_q9n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 40000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1280000 ; 40000                       ; 32                          ; --                          ; --                          ; 1280000             ; 160         ; 0     ; UART_IO_onchip_memory2.hex                     ; M10K_X41_Y19_N0, M10K_X49_Y21_N0, M10K_X49_Y19_N0, M10K_X49_Y24_N0, M10K_X41_Y23_N0, M10K_X41_Y21_N0, M10K_X41_Y30_N0, M10K_X38_Y28_N0, M10K_X41_Y29_N0, M10K_X38_Y29_N0, M10K_X69_Y27_N0, M10K_X69_Y26_N0, M10K_X69_Y23_N0, M10K_X41_Y20_N0, M10K_X69_Y22_N0, M10K_X69_Y6_N0, M10K_X76_Y17_N0, M10K_X76_Y12_N0, M10K_X76_Y15_N0, M10K_X76_Y18_N0, M10K_X38_Y22_N0, M10K_X38_Y13_N0, M10K_X26_Y17_N0, M10K_X26_Y23_N0, M10K_X38_Y25_N0, M10K_X5_Y12_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X5_Y11_N0, M10K_X14_Y11_N0, M10K_X41_Y13_N0, M10K_X38_Y15_N0, M10K_X41_Y17_N0, M10K_X41_Y15_N0, M10K_X38_Y16_N0, M10K_X58_Y6_N0, M10K_X38_Y4_N0, M10K_X41_Y8_N0, M10K_X49_Y5_N0, M10K_X41_Y6_N0, M10K_X69_Y20_N0, M10K_X69_Y18_N0, M10K_X49_Y17_N0, M10K_X49_Y15_N0, M10K_X58_Y17_N0, M10K_X26_Y12_N0, M10K_X38_Y6_N0, M10K_X26_Y18_N0, M10K_X14_Y18_N0, M10K_X26_Y9_N0, M10K_X38_Y26_N0, M10K_X41_Y27_N0, M10K_X41_Y25_N0, M10K_X49_Y26_N0, M10K_X49_Y22_N0, M10K_X49_Y11_N0, M10K_X49_Y6_N0, M10K_X49_Y14_N0, M10K_X58_Y5_N0, M10K_X49_Y9_N0, M10K_X58_Y18_N0, M10K_X38_Y10_N0, M10K_X58_Y16_N0, M10K_X26_Y28_N0, M10K_X26_Y29_N0, M10K_X41_Y7_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X41_Y5_N0, M10K_X41_Y9_N0, M10K_X58_Y26_N0, M10K_X69_Y25_N0, M10K_X49_Y25_N0, M10K_X69_Y24_N0, M10K_X41_Y26_N0, M10K_X26_Y15_N0, M10K_X14_Y17_N0, M10K_X14_Y16_N0, M10K_X14_Y15_N0, M10K_X26_Y16_N0, M10K_X49_Y27_N0, M10K_X49_Y30_N0, M10K_X69_Y28_N0, M10K_X69_Y29_N0, M10K_X49_Y29_N0, M10K_X14_Y26_N0, M10K_X14_Y27_N0, M10K_X38_Y27_N0, M10K_X14_Y25_N0, M10K_X14_Y21_N0, M10K_X38_Y9_N0, M10K_X14_Y9_N0, M10K_X14_Y8_N0, M10K_X26_Y8_N0, M10K_X26_Y11_N0, M10K_X26_Y26_N0, M10K_X26_Y27_N0, M10K_X38_Y18_N0, M10K_X38_Y24_N0, M10K_X38_Y17_N0, M10K_X69_Y12_N0, M10K_X69_Y15_N0, M10K_X58_Y15_N0, M10K_X69_Y10_N0, M10K_X69_Y14_N0, M10K_X49_Y8_N0, M10K_X41_Y16_N0, M10K_X49_Y20_N0, M10K_X49_Y10_N0, M10K_X49_Y12_N0, M10K_X49_Y23_N0, M10K_X38_Y19_N0, M10K_X38_Y23_N0, M10K_X41_Y24_N0, M10K_X41_Y22_N0, M10K_X58_Y27_N0, M10K_X49_Y28_N0, M10K_X41_Y28_N0, M10K_X58_Y25_N0, M10K_X58_Y28_N0, M10K_X26_Y20_N0, M10K_X38_Y21_N0, M10K_X14_Y20_N0, M10K_X26_Y19_N0, M10K_X38_Y20_N0, M10K_X14_Y10_N0, M10K_X26_Y6_N0, M10K_X26_Y10_N0, M10K_X26_Y5_N0, M10K_X14_Y6_N0, M10K_X69_Y19_N0, M10K_X76_Y19_N0, M10K_X76_Y20_N0, M10K_X76_Y21_N0, M10K_X58_Y19_N0, M10K_X26_Y22_N0, M10K_X14_Y23_N0, M10K_X14_Y22_N0, M10K_X14_Y24_N0, M10K_X26_Y24_N0, M10K_X58_Y23_N0, M10K_X58_Y21_N0, M10K_X58_Y24_N0, M10K_X58_Y20_N0, M10K_X58_Y22_N0, M10K_X26_Y14_N0, M10K_X38_Y14_N0, M10K_X14_Y14_N0, M10K_X38_Y12_N0, M10K_X38_Y8_N0, M10K_X41_Y14_N0, M10K_X26_Y13_N0, M10K_X41_Y12_N0, M10K_X49_Y13_N0, M10K_X38_Y11_N0, M10K_X49_Y18_N0, M10K_X49_Y16_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X69_Y21_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                             ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_mult_cell:the_UART_IO_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 8,550 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 117 / 13,420 ( < 1 % )  ;
; C2 interconnects                            ; 2,698 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,582 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 405 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,024 / 84,580 ( 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 332 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 359 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 3,427 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 6,285 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 15           ; 0            ; 15           ; 0            ; 0            ; 19        ; 15           ; 0            ; 19        ; 19        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 19           ; 4            ; 19           ; 19           ; 0         ; 4            ; 19           ; 0         ; 0         ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; led[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switch[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switch[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; button[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switch[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; button[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 286.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.8              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                  ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.281             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                      ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.270             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 1.213             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|DRsize.010                                                   ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[15]                                                 ; 1.212             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                  ; 1.203             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                             ; 1.200             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                             ; 1.200             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.198             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                       ; 1.196             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                       ; 1.194             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                             ; 1.191             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.190             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                             ; 1.183             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                       ; 1.179             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.175             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|DRsize.100                                                   ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[35]                                                 ; 1.172             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[2]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[1]                                                  ; 1.149             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                   ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                          ; 1.148             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                ; 1.148             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                             ; 1.148             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                          ; 1.147             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[35]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[34]                                                 ; 1.147             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[18]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[17]                                                 ; 1.145             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.145             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.145             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                            ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.143             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                   ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.143             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                        ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.143             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                 ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.143             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                 ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                          ; 1.143             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 1.142             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|DRsize.000                                                   ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[0]                                                  ; 1.142             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[31]                                                 ; 1.141             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[22]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[21]                                                 ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                ; 1.137             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                          ; 1.135             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[23]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[22]                                                 ; 1.130             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                ; 1.125             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[19]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[18]                                                 ; 1.120             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                ; 1.119             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                          ; 1.118             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.117             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                               ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                          ; 1.108             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.102             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[10]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[9]                                                  ; 1.098             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[12]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[11]                                                 ; 1.098             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                             ; 1.097             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[0]                                                  ; 1.097             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[37]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[36]                                                 ; 1.094             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[14]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[13]                                                 ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]  ; 1.087             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[11]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[10]                                                 ; 1.083             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[5]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[4]                                                  ; 1.074             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[6]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[5]                                                  ; 1.074             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[9]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[8]                                                  ; 1.074             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[13]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[12]                                                 ; 1.074             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 1.074             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.071             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[20]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[19]                                                 ; 1.069             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[28]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[27]                                                 ; 1.069             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[30]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[29]                                                 ; 1.069             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[24]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[23]                                                 ; 1.069             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[26]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[25]                                                 ; 1.069             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[3]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[2]                                                  ; 1.068             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.067             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.060             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[4]                                                        ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[3]                                                  ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.056             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[21]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[20]                                                 ; 1.054             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[17]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[16]                                                 ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                         ; 1.047             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[34]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[33]                                                 ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.045             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[25]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[24]                                                 ; 1.045             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[27]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[26]                                                 ; 1.045             ;
; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[29]                                                       ; UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_jtag_debug_module_wrapper:the_UART_IO_nios2_qsys_jtag_debug_module_wrapper|UART_IO_nios2_qsys_jtag_debug_module_tck:the_UART_IO_nios2_qsys_jtag_debug_module_tck|sr[28]                                                 ; 1.045             ;
; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                   ; UART_IO:inst1|UART_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_IO_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                             ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.028             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.020             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.013             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                         ; 1.007             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.002             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                             ; 0.996             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 0.981             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "UART_Demonstration"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): UART_IO:inst1|UART_IO_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2309 fanout uses global clock CLKCTRL_G0
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'UART_IO/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'UART_IO/synthesis/submodules/UART_IO_nios2_qsys.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register UART_IO:inst1|UART_IO_nios2_qsys:nios2_qsys|UART_IO_nios2_qsys_nios2_oci:the_UART_IO_nios2_qsys_nios2_oci|UART_IO_nios2_qsys_nios2_oci_debug:the_UART_IO_nios2_qsys_nios2_oci_debug|monitor_ready is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst1|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during the Fitter is 2.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Info (144001): Generated suppressed messages file D:/DE10_Nano/UART_IO/output_files/UART_Demonstration.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 2743 megabytes
    Info: Processing ended: Fri Mar 02 14:40:00 2018
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:03:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/DE10_Nano/UART_IO/output_files/UART_Demonstration.fit.smsg.


