Fitter report for pipelined_computer
Tue May 23 21:42:31 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue May 23 21:42:31 2017    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; pipelined_computer                       ;
; Top-level Entity Name              ; pipelined_computer                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,856 / 33,216 ( 12 % )                  ;
;     Total combinational functions  ; 3,351 / 33,216 ( 10 % )                  ;
;     Dedicated logic registers      ; 1,622 / 33,216 ( 5 % )                   ;
; Total registers                    ; 1622                                     ;
; Total pins                         ; 111 / 475 ( 23 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 3,072 / 483,840 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 6 / 70 ( 9 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                              ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                            ; Destination Port ; Destination Port Name ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pipeir:inst_reg|dffe32:instruction|q[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[18] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|dffe32:instruction|q[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 5186 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 5186 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 5186    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/FPGA LAB resources/Quartus Projects/new_pipelined_computer_1280x1080@60/new_pipelined_computer/pipelined_computer.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+---------------------------------------------+-----------------------------------------+
; Resource                                    ; Usage                                   ;
+---------------------------------------------+-----------------------------------------+
; Total logic elements                        ; 3,856 / 33,216 ( 12 % )                 ;
;     -- Combinational with no register       ; 2234                                    ;
;     -- Register only                        ; 505                                     ;
;     -- Combinational with a register        ; 1117                                    ;
;                                             ;                                         ;
; Logic element usage by number of LUT inputs ;                                         ;
;     -- 4 input functions                    ; 2518                                    ;
;     -- 3 input functions                    ; 616                                     ;
;     -- <=2 input functions                  ; 217                                     ;
;     -- Register only                        ; 505                                     ;
;                                             ;                                         ;
; Logic elements by mode                      ;                                         ;
;     -- normal mode                          ; 3118                                    ;
;     -- arithmetic mode                      ; 233                                     ;
;                                             ;                                         ;
; Total registers*                            ; 1,622 / 34,593 ( 5 % )                  ;
;     -- Dedicated logic registers            ; 1,622 / 33,216 ( 5 % )                  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                       ;
;                                             ;                                         ;
; Total LABs:  partially or completely used   ; 275 / 2,076 ( 13 % )                    ;
; User inserted logic elements                ; 0                                       ;
; Virtual pins                                ; 0                                       ;
; I/O pins                                    ; 111 / 475 ( 23 % )                      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                         ;
; Global signals                              ; 2                                       ;
; M4Ks                                        ; 2 / 105 ( 2 % )                         ;
; Total block memory bits                     ; 3,072 / 483,840 ( < 1 % )               ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )                 ;
; Embedded Multiplier 9-bit elements          ; 6 / 70 ( 9 % )                          ;
; PLLs                                        ; 1 / 4 ( 25 % )                          ;
; Global clocks                               ; 2 / 16 ( 13 % )                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                           ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%                            ;
; Peak interconnect usage (total/H/V)         ; 40% / 39% / 42%                         ;
; Maximum fan-out node                        ; pipeir:inst_reg|dffe32:instruction|q[0] ;
; Maximum fan-out                             ; 1751                                    ;
; Highest non-global fan-out signal           ; btn                                     ;
; Highest non-global fan-out                  ; 1605                                    ;
; Total fan-out                               ; 18184                                   ;
; Average fan-out                             ; 3.38                                    ;
+---------------------------------------------+-----------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; btn    ; G26   ; 5        ; 65           ; 27           ; 1           ; 1605                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock  ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; VGA_BLANK_N ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_SYNC_N  ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; clk_vga     ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hsync       ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[0]    ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[10]   ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[11]   ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[12]   ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[13]   ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[14]   ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[15]   ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[16]   ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[17]   ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[18]   ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[19]   ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[1]    ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[20]   ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[21]   ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[22]   ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[23]   ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[24]   ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[25]   ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[26]   ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[27]   ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[28]   ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[29]   ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[2]    ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[30]   ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[31]   ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[32]   ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[33]   ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[34]   ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[35]   ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[36]   ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[37]   ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[38]   ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[39]   ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[3]    ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[40]   ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[41]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[42]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[43]   ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[44]   ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[45]   ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[46]   ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[47]   ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[48]   ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[49]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[4]    ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[50]   ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[51]   ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[52]   ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[53]   ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[54]   ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[55]   ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[5]    ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[6]    ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[7]    ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[8]    ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; seven[9]    ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[0]    ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[1]    ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[2]    ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[3]    ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[4]    ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[5]    ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[6]    ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[7]    ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[8]    ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_b[9]    ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[0]    ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[1]    ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[2]    ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[3]    ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[4]    ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[5]    ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[6]    ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[7]    ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[8]    ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_g[9]    ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[0]    ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[1]    ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[2]    ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[3]    ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[4]    ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[5]    ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[6]    ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[7]    ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[8]    ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vga_r[9]    ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; vsync       ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; vga_r[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; vga_g[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; vga_g[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; sw[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; seven[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; seven[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; seven[22]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; seven[23]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; seven[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; seven[14]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; seven[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; seven[19]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; seven[18]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; seven[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; seven[16]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; seven[17]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; seven[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; seven[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; seven[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; clk_vga                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; vga_g[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; vga_g[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; vga_b[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; vga_b[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; sw[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; vga_r[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; vga_r[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; vga_g[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; vga_b[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; vga_b[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; vga_r[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; vga_g[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; vga_g[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; vga_g[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; vga_r[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; vga_g[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; vga_r[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; vga_r[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; vga_b[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; vga_r[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; vga_g[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; vga_b[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; btn                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; vga_r[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; vga_r[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; vga_b[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; vga_b[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; vga_b[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; vga_b[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; seven[50]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; seven[49]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; seven[52]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; seven[53]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; seven[51]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; seven[45]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; seven[46]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; seven[48]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; seven[47]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; sw[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; seven[55]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; sw[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; sw[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; seven[44]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; seven[43]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; seven[36]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; seven[37]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; seven[54]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; seven[42]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; seven[41]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; seven[40]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; seven[39]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; seven[33]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; seven[32]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; seven[35]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; seven[34]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; seven[31]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; sw[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; seven[38]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; seven[29]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; seven[30]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; sw[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; sw[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; seven[28]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; seven[26]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; sw[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; sw[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; seven[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; seven[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; seven[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; seven[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; seven[15]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; seven[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; seven[27]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; seven[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; seven[21]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; seven[20]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; seven[25]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; seven[24]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                 ;
+----------------------------------+--------------------------------------------------------------------------+
; Name                             ; vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------------------------------------+
; SDC pin name                     ; vga_d|screen|pll_clk|altpll_component|pll                                ;
; PLL mode                         ; Normal                                                                   ;
; Compensate clock                 ; clock0                                                                   ;
; Compensated input/output pins    ; --                                                                       ;
; Self reset on gated loss of lock ; Off                                                                      ;
; Gate lock counter                ; --                                                                       ;
; Input frequency 0                ; 50.0 MHz                                                                 ;
; Input frequency 1                ; --                                                                       ;
; Nominal PFD frequency            ; 25.0 MHz                                                                 ;
; Nominal VCO frequency            ; 524.9 MHz                                                                ;
; VCO post scale                   ; --                                                                       ;
; VCO multiply                     ; --                                                                       ;
; VCO divide                       ; --                                                                       ;
; Freq min lock                    ; 47.62 MHz                                                                ;
; Freq max lock                    ; 95.24 MHz                                                                ;
; M VCO Tap                        ; 0                                                                        ;
; M Initial                        ; 1                                                                        ;
; M value                          ; 21                                                                       ;
; N value                          ; 2                                                                        ;
; Preserve PLL counter order       ; Off                                                                      ;
; PLL location                     ; PLL_1                                                                    ;
; Inclk0 signal                    ; clock                                                                    ;
; Inclk1 signal                    ; --                                                                       ;
; Inclk0 signal type               ; Dedicated Pin                                                            ;
; Inclk1 signal type               ; --                                                                       ;
+----------------------------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+
; vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0 ; clock0       ; 21   ; 10  ; 105.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 1       ; 0       ; vga_d|screen|pll_clk|altpll_component|pll|clk[0] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                     ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipelined_computer                             ; 3856 (1)    ; 1622 (0)                  ; 0 (0)         ; 3072        ; 2    ; 6            ; 0       ; 3         ; 111  ; 0            ; 2234 (1)     ; 505 (0)           ; 1117 (0)         ; |pipelined_computer                                                                                                                                                     ; work         ;
;    |digit:seven_dig|                            ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 9 (0)            ; |pipelined_computer|digit:seven_dig                                                                                                                                     ; work         ;
;       |BCD:bcd0|                                ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|BCD:bcd0                                                                                                                            ; work         ;
;       |BCD:bcd1|                                ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 3 (3)            ; |pipelined_computer|digit:seven_dig|BCD:bcd1                                                                                                                            ; work         ;
;       |BCD:bcd2|                                ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 5 (5)            ; |pipelined_computer|digit:seven_dig|BCD:bcd2                                                                                                                            ; work         ;
;       |seven_segments:seven00|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven00                                                                                                              ; work         ;
;       |seven_segments:seven01|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven01                                                                                                              ; work         ;
;       |seven_segments:seven10|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven10                                                                                                              ; work         ;
;       |seven_segments:seven11|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven11                                                                                                              ; work         ;
;       |seven_segments:seven20|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven20                                                                                                              ; work         ;
;       |seven_segments:seven21|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven21                                                                                                              ; work         ;
;       |seven_segments:seven22|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |pipelined_computer|digit:seven_dig|seven_segments:seven22                                                                                                              ; work         ;
;    |mux2x32:wb_stage|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |pipelined_computer|mux2x32:wb_stage                                                                                                                                    ; work         ;
;    |pipedereg:de_reg|                           ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 112 (112)        ; |pipelined_computer|pipedereg:de_reg                                                                                                                                    ; work         ;
;    |pipeemreg:em_reg|                           ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 34 (34)          ; |pipelined_computer|pipeemreg:em_reg                                                                                                                                    ; work         ;
;    |pipeexe:exe_stage|                          ; 966 (5)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 890 (3)      ; 0 (0)             ; 76 (2)           ; |pipelined_computer|pipeexe:exe_stage                                                                                                                                   ; work         ;
;       |alu:al_unit|                             ; 559 (454)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 550 (445)    ; 0 (0)             ; 9 (9)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit                                                                                                                       ; work         ;
;          |lpm_divide:Div0|                      ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_divide:Div0                                                                                                       ; work         ;
;             |lpm_divide_5dm:auto_generated|     ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_divide:Div0|lpm_divide_5dm:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_fkh:divider|    ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                   |alt_u_div_00f:divider|       ; 77 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (76)      ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider                       ; work         ;
;                      |add_sub_mkc:add_sub_1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_mkc:add_sub_1 ; work         ;
;          |lpm_mult:Mult0|                       ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0                                                                                                        ; work         ;
;             |mult_9v01:auto_generated|          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated                                                                               ; work         ;
;       |cla32:ret_addr|                          ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |pipelined_computer|pipeexe:exe_stage|cla32:ret_addr                                                                                                                    ; work         ;
;       |mux2x32:alu_ina|                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |pipelined_computer|pipeexe:exe_stage|mux2x32:alu_ina                                                                                                                   ; work         ;
;       |mux2x32:alu_inb|                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |pipelined_computer|pipeexe:exe_stage|mux2x32:alu_inb                                                                                                                   ; work         ;
;       |mux2x32:save_pc8|                        ; 308 (308)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 0 (0)             ; 22 (22)          ; |pipelined_computer|pipeexe:exe_stage|mux2x32:save_pc8                                                                                                                  ; work         ;
;    |pipeid:id_stage|                            ; 1959 (22)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 894 (22)     ; 370 (0)           ; 695 (0)          ; |pipelined_computer|pipeid:id_stage                                                                                                                                     ; work         ;
;       |cla32:br_addr|                           ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeid:id_stage|cla32:br_addr                                                                                                                       ; work         ;
;       |mux2x5:des_reg_no|                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipelined_computer|pipeid:id_stage|mux2x5:des_reg_no                                                                                                                   ; work         ;
;       |mux4x32:alu_a|                           ; 711 (711)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (367)    ; 0 (0)             ; 344 (344)        ; |pipelined_computer|pipeid:id_stage|mux4x32:alu_a                                                                                                                       ; work         ;
;       |mux4x32:alu_b|                           ; 712 (712)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 381 (381)    ; 0 (0)             ; 331 (331)        ; |pipelined_computer|pipeid:id_stage|mux4x32:alu_b                                                                                                                       ; work         ;
;       |pipeidcu:cu|                             ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 13 (13)          ; |pipelined_computer|pipeid:id_stage|pipeidcu:cu                                                                                                                         ; work         ;
;       |regfile:rf|                              ; 1027 (1027) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 370 (370)         ; 623 (623)        ; |pipelined_computer|pipeid:id_stage|regfile:rf                                                                                                                          ; work         ;
;    |pipeif:if_stage|                            ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 58 (0)           ; |pipelined_computer|pipeif:if_stage                                                                                                                                     ; work         ;
;       |cla32:pc_plus4|                          ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 26 (26)          ; |pipelined_computer|pipeif:if_stage|cla32:pc_plus4                                                                                                                      ; work         ;
;       |mux4x32:next_pc|                         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 32 (32)          ; |pipelined_computer|pipeif:if_stage|mux4x32:next_pc                                                                                                                     ; work         ;
;       |pipeimem:inst_imem|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeif:if_stage|pipeimem:inst_imem                                                                                                                  ; work         ;
;          |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                                                ; work         ;
;                |altsyncram_pu81:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated                                 ; work         ;
;    |pipeir:inst_reg|                            ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 27 (0)           ; |pipelined_computer|pipeir:inst_reg                                                                                                                                     ; work         ;
;       |dffe32:pc_plus4|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; |pipelined_computer|pipeir:inst_reg|dffe32:pc_plus4                                                                                                                     ; work         ;
;    |pipemem:mem_stage|                          ; 86 (1)      ; 42 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 22 (0)            ; 33 (0)           ; |pipelined_computer|pipemem:mem_stage                                                                                                                                   ; work         ;
;       |io_input_reg:io_input_regx2|             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |pipelined_computer|pipemem:mem_stage|io_input_reg:io_input_regx2                                                                                                       ; work         ;
;       |io_output_reg:io_output_regx2|           ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (15)           ; 9 (9)            ; |pipelined_computer|pipemem:mem_stage|io_output_reg:io_output_regx2                                                                                                     ; work         ;
;       |lpm_ram_dq_dram:dram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                                                              ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                                                              ; work         ;
;             |altsyncram_i0e1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_i0e1:auto_generated                                               ; work         ;
;       |mux2x32:mem_io_dataout_mux|              ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 24 (24)          ; |pipelined_computer|pipemem:mem_stage|mux2x32:mem_io_dataout_mux                                                                                                        ; work         ;
;    |pipemwreg:mw_reg|                           ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 45 (45)          ; |pipelined_computer|pipemwreg:mw_reg                                                                                                                                    ; work         ;
;    |pipepc:prog_cnt|                            ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |pipelined_computer|pipepc:prog_cnt                                                                                                                                     ; work         ;
;       |dffe32:program_counter|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |pipelined_computer|pipepc:prog_cnt|dffe32:program_counter                                                                                                              ; work         ;
;    |vga_display:vga_d|                          ; 527 (0)     ; 253 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (0)      ; 28 (0)            ; 226 (0)          ; |pipelined_computer|vga_display:vga_d                                                                                                                                   ; work         ;
;       |vga:screen|                              ; 527 (297)   ; 253 (54)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (235)    ; 28 (26)           ; 226 (67)         ; |pipelined_computer|vga_display:vga_d|vga:screen                                                                                                                        ; work         ;
;          |RAM_set:ram0|                         ; 34 (34)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 29 (29)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram0                                                                                                           ; work         ;
;          |RAM_set:ram1|                         ; 40 (40)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 32 (32)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram1                                                                                                           ; work         ;
;          |RAM_set:ram2|                         ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 29 (29)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram2                                                                                                           ; work         ;
;          |RAM_set:ram3|                         ; 39 (39)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 33 (33)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram3                                                                                                           ; work         ;
;          |RAM_set:ram4|                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram4                                                                                                           ; work         ;
;          |RAM_set:ram5|                         ; 31 (31)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 28 (28)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram5                                                                                                           ; work         ;
;          |RAM_set:ram6|                         ; 44 (44)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram6                                                                                                           ; work         ;
;          |RAM_set:ram7|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram7                                                                                                           ; work         ;
;          |RAM_set:ram8|                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |pipelined_computer|vga_display:vga_d|vga:screen|RAM_set:ram8                                                                                                           ; work         ;
;          |pll_105:pll_clk|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|vga_display:vga_d|vga:screen|pll_105:pll_clk                                                                                                        ; work         ;
;             |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipelined_computer|vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component                                                                                ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; seven[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; seven[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[32]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[33]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[34]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[35]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[36]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[37]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[38]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[39]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[40]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[41]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[42]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[43]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[44]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[45]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[46]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[47]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[48]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[49]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[50]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[51]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[52]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[53]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[54]   ; Output   ; --            ; --            ; --                    ; --  ;
; seven[55]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; clk_vga     ; Output   ; --            ; --            ; --                    ; --  ;
; hsync       ; Output   ; --            ; --            ; --                    ; --  ;
; vsync       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK_N ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC_N  ; Output   ; --            ; --            ; --                    ; --  ;
; clock       ; Input    ; --            ; --            ; --                    ; --  ;
; btn         ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[17]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[16]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[0]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[8]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[12]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[4]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[15]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[7]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[13]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[5]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[14]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sw[6]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[11]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[3]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[1]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[9]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[10]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; sw[2]       ; Input    ; 0             ; 0             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clock                                                                                                                                   ;                   ;         ;
; btn                                                                                                                                     ;                   ;         ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[7]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[6]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[5]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[4]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[3]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[2]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[1]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[0]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[7]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[6]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[5]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[4]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[3]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[2]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[1]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[0]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[7]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[6]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[5]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[4]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[3]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[2]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[1]                                                                     ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[0]                                                                     ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[0]                                                                                                           ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[0]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[1]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[2]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[3]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[4]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[5]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[6]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[7]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[8]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[9]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|x_cnt[10]                                                                                           ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[9]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[8]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[7]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[6]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[5]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[4]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[3]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[2]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[1]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_r[0]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[9]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[8]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[7]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[6]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[5]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[4]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[3]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[2]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[1]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_g[0]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[9]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[8]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[7]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[6]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[5]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[4]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[3]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[2]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[1]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vga_b[0]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[10]                                                                                           ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[7]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[8]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[9]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[6]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[5]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[4]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[3]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[1]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[2]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|y_cnt[0]                                                                                            ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|hsync                                                                                               ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|vsync                                                                                               ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[3]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mwmem                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[7]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[5]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[4]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[6]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[2]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[1]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[7]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[6]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[5]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[4]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[3]                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[2]                                                                                                           ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram5|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram0|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram1|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram7|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|col3[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram3|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram6|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col2[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col3[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col3[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col3[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col3[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col1[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col5[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col5[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col5[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col5[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col5[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col4[2]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col4[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col4[0]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram2|col4[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col1[4]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col1[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col4[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col1[5]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col1[6]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col2[1]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col3[3]                                                                                ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram4|col3[4]                                                                                ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[0]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ejal                                                                                                            ; 1                 ; 6       ;
;      - pipedereg:de_reg|ealuc[2]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|ealuc[0]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|ealuc[1]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|ealuc[3]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[10]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[4]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eshift                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[7]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[30]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[31]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[25]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[15]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[5]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[11]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[8]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[27]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[16]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[10]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[13]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[21]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[23]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[22]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[6]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[26]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[19]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[29]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[9]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[18]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[20]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[28]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[14]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[17]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[12]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[24]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[3]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[3]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ealuimm                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[9]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[3]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[31]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[31]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[30]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[29]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[6]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[0]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[28]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[27]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[7]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[1]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[8]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|ea[2]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[26]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[25]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[24]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[23]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[22]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[21]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[20]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[19]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[6]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[5]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[5]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[10]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[9]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[8]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[7]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[4]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[4]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[18]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[17]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[16]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[15]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[15]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[14]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[14]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[13]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[13]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[12]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[12]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[11]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[11]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[3]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[2]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[0]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[1]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[1]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|eimm[2]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|eb[2]                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|ewmem                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[7]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[6]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[5]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[4]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[0]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mwreg                                                                                                           ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mrn[0]                                                                                                          ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mrn[4]                                                                                                          ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mrn[3]                                                                                                          ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mrn[2]                                                                                                          ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mrn[1]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ern[2]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ern[4]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ern[1]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ern[0]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ern[3]                                                                                                          ; 1                 ; 6       ;
;      - pipedereg:de_reg|ewreg                                                                                                           ; 1                 ; 6       ;
;      - pipedereg:de_reg|em2reg                                                                                                          ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mm2reg                                                                                                          ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][0]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][0]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][0]                                                                                       ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[0]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][4]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][4]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][7]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][7]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][7]                                                                                       ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[30]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[29]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[28]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[27]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[26]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[25]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[24]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[23]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[22]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[21]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[20]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[19]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[18]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[17]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[16]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[15]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[14]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[13]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[12]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[11]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[10]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[9]                                                                                                         ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[8]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][30]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][30]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][30]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[30]                                                                                                        ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[31]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][31]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][31]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][31]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[31]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][25]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][25]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][25]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[25]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][15]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][15]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][15]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[15]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][5]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][5]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][11]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][11]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][11]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[11]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][8]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][8]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][8]                                                                                       ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[8]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][27]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][27]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][27]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[27]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][16]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][16]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][16]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[16]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][10]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][10]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][10]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[10]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][13]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][13]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][13]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[13]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][21]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][21]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][21]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[21]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][23]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][23]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][23]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[23]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][22]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][22]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][22]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[22]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][6]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][6]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][26]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][26]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][26]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[26]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][19]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][19]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][19]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[19]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][29]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][29]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][29]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[29]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][9]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][9]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][9]                                                                                       ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[9]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][18]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][18]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][18]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[18]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][20]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][20]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][20]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[20]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][28]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][28]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][28]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[28]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][14]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][14]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][14]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[14]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][17]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][17]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][17]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[17]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][12]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][12]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][12]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[12]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][24]                                                                                      ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][24]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][24]                                                                                      ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[24]                                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][3]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][3]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][3]                                                                                       ; 1                 ; 6       ;
;      - pipedereg:de_reg|epc4[1]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][1]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][1]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][1]                                                                                       ; 1                 ; 6       ;
;      - pipeemreg:em_reg|malu[1]                                                                                                         ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][2]                                                                                       ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][2]                                                                                        ; 1                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][2]                                                                                       ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[3]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[2]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[7]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[6]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[5]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[4]                                                                                             ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[0]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[0]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wm2reg                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[4]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[1]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wwreg                                                                                                           ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[3]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[2]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wrn[0]                                                                                                          ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[0]                                                                                             ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[4]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[4]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[7]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[7]                                                                                                         ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[30]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[29]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[28]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[27]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[26]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[25]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[24]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[23]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[22]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[21]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[20]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[19]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[18]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[17]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[16]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[15]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[14]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[13]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[12]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[11]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[10]                                                                                            ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[9]                                                                                             ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[8]                                                                                             ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[30]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[30]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[30]                                                                                                        ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[31]                                                                                            ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[31]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[31]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[31]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[25]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[25]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[25]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[15]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[15]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[15]                                                                                                        ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[5]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[5]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[11]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[11]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[11]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[8]                                                                                                           ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[8]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[8]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[27]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[27]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[27]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[16]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[16]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[16]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[10]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[10]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[10]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[13]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[13]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[13]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[21]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[21]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[21]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[23]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[23]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[23]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[22]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[22]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[22]                                                                                                        ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[6]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[6]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[26]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[26]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[26]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[19]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[19]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[19]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[29]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[29]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[29]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[9]                                                                                                           ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[9]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[9]                                                                                                         ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[18]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[18]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[18]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[20]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[20]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[20]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[28]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[28]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[28]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[14]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[14]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[14]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[17]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[17]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[17]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[12]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[12]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[12]                                                                                                        ; 1                 ; 6       ;
;      - pipeemreg:em_reg|mb[24]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[24]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[24]                                                                                                        ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[3]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[3]                                                                                                         ; 1                 ; 6       ;
;      - pipeir:inst_reg|dffe32:pc_plus4|q[1]                                                                                             ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[1]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[1]                                                                                                         ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|wmo[2]                                                                                                          ; 1                 ; 6       ;
;      - pipemwreg:mw_reg|walu[2]                                                                                                         ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[3]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[2]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[7]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[6]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[5]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[4]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[0]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[30]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[29]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[28]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[27]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[26]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[25]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[24]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[23]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[22]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[21]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[20]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[19]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[18]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[17]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[16]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[15]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[14]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[13]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[12]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[11]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[10]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[9]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[8]                                                                                      ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[31]                                                                                     ; 1                 ; 6       ;
;      - pipepc:prog_cnt|dffe32:program_counter|q[1]                                                                                      ; 1                 ; 6       ;
;      - pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; sw[17]                                                                                                                                  ;                   ;         ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|Decoder0~0                                                                             ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|Decoder0~1                                                                             ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|WideOr15~0                                                                             ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg2[1]                                                                         ; 1                 ; 6       ;
; sw[16]                                                                                                                                  ;                   ;         ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|Decoder0~0                                                                             ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|Decoder0~1                                                                             ; 1                 ; 6       ;
;      - vga_display:vga_d|vga:screen|RAM_set:ram8|WideOr15~0                                                                             ; 1                 ; 6       ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg2[0]~feeder                                                                  ; 1                 ; 6       ;
; sw[0]                                                                                                                                   ;                   ;         ;
; sw[8]                                                                                                                                   ;                   ;         ;
; sw[12]                                                                                                                                  ;                   ;         ;
; sw[4]                                                                                                                                   ;                   ;         ;
; sw[15]                                                                                                                                  ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[7]~feeder                                                                  ; 1                 ; 6       ;
; sw[7]                                                                                                                                   ;                   ;         ;
; sw[13]                                                                                                                                  ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[5]~feeder                                                                  ; 0                 ; 6       ;
; sw[5]                                                                                                                                   ;                   ;         ;
; sw[14]                                                                                                                                  ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[6]~feeder                                                                  ; 0                 ; 6       ;
; sw[6]                                                                                                                                   ;                   ;         ;
; sw[11]                                                                                                                                  ;                   ;         ;
; sw[3]                                                                                                                                   ;                   ;         ;
; sw[1]                                                                                                                                   ;                   ;         ;
; sw[9]                                                                                                                                   ;                   ;         ;
; sw[10]                                                                                                                                  ;                   ;         ;
; sw[2]                                                                                                                                   ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; btn                                                                        ; PIN_G26            ; 1605    ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clock                                                                      ; PIN_N2             ; 1571    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock                                                                      ; PIN_N2             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|pipeidcu:cu|nostall~5                                      ; LCCOMB_X34_Y14_N30 ; 66      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~1                                      ; LCCOMB_X40_Y10_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                     ; LCCOMB_X40_Y10_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~11                                     ; LCCOMB_X40_Y10_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                     ; LCCOMB_X37_Y11_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                     ; LCCOMB_X40_Y10_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~14                                     ; LCCOMB_X37_Y11_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~15                                     ; LCCOMB_X37_Y11_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                     ; LCCOMB_X40_Y10_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                     ; LCCOMB_X40_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                     ; LCCOMB_X37_Y11_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                     ; LCCOMB_X40_Y11_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~20                                     ; LCCOMB_X40_Y11_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~21                                     ; LCCOMB_X40_Y11_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~22                                     ; LCCOMB_X40_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                     ; LCCOMB_X40_Y11_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~24                                     ; LCCOMB_X40_Y10_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                     ; LCCOMB_X40_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~26                                     ; LCCOMB_X40_Y11_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                     ; LCCOMB_X40_Y11_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~28                                     ; LCCOMB_X40_Y11_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                     ; LCCOMB_X40_Y11_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~3                                      ; LCCOMB_X40_Y10_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~30                                     ; LCCOMB_X40_Y11_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                     ; LCCOMB_X40_Y10_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                     ; LCCOMB_X40_Y11_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                     ; LCCOMB_X40_Y11_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                     ; LCCOMB_X40_Y10_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                      ; LCCOMB_X40_Y10_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~6                                      ; LCCOMB_X40_Y10_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~7                                      ; LCCOMB_X36_Y11_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                      ; LCCOMB_X40_Y10_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~2                 ; LCCOMB_X33_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~3                 ; LCCOMB_X33_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~4                 ; LCCOMB_X33_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|write_datamem_enable                                     ; LCCOMB_X34_Y15_N12 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|dffe32:program_counter|q[1]~0                              ; LCCOMB_X35_Y15_N26 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:vga_d|vga:screen|Equal4~2                                      ; LCCOMB_X16_Y15_N26 ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0 ; PLL_1              ; 55      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; clock                                                                      ; PIN_N2   ; 1571    ; Global Clock         ; GCLK2            ; --                        ;
; vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0 ; PLL_1    ; 55      ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; btn                                                          ; 1605    ;
; pipeir:inst_reg|dffe32:instruction|q[17]                     ; 200     ;
; pipeir:inst_reg|dffe32:instruction|q[18]                     ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[19]                     ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[22]                     ; 199     ;
; pipeir:inst_reg|dffe32:instruction|q[20]                     ; 198     ;
; pipeir:inst_reg|dffe32:instruction|q[23]                     ; 198     ;
; pipeir:inst_reg|dffe32:instruction|q[24]                     ; 198     ;
; pipeir:inst_reg|dffe32:instruction|q[25]                     ; 197     ;
; pipedereg:de_reg|ealuimm                                     ; 105     ;
; pipedereg:de_reg|eshift                                      ; 89      ;
; vga_display:vga_d|vga:screen|Add4~6                          ; 83      ;
; vga_display:vga_d|vga:screen|Add5~0                          ; 82      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[1]~41                    ; 79      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[2]~42                    ; 75      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[0]~40                    ; 75      ;
; vga_display:vga_d|vga:screen|Add5~2                          ; 69      ;
; pipedereg:de_reg|eimm[31]                                    ; 68      ;
; pipeid:id_stage|pipeidcu:cu|nostall~5                        ; 66      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[3]~39                    ; 61      ;
; pipedereg:de_reg|ealuc[1]                                    ; 61      ;
; pipedereg:de_reg|ealuc[2]                                    ; 55      ;
; vga_display:vga_d|vga:screen|Add5~1                          ; 50      ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~1                        ; 49      ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~3                        ; 48      ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~2                        ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~5                         ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~4                         ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~3                         ; 48      ;
; pipeid:id_stage|mux4x32:alu_b|Mux7~2                         ; 48      ;
; pipeid:id_stage|pipeidcu:cu|pcsource[1]~7                    ; 47      ;
; pipeid:id_stage|mux4x32:alu_a|Mux30~0                        ; 47      ;
; pipeid:id_stage|pipeidcu:cu|pcsource[0]~8                    ; 45      ;
; pipedereg:de_reg|ealuc[3]                                    ; 40      ;
; pipeemreg:em_reg|malu[7]                                     ; 40      ;
; pipeexe:exe_stage|mux2x32:alu_ina|y[4]~32                    ; 38      ;
; pipedereg:de_reg|ealuc[0]                                    ; 38      ;
; digit:seven_dig|BCD:bcd0|Ones[1]~29                          ; 37      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[0] ; 37      ;
; digit:seven_dig|BCD:bcd1|Ones[1]~29                          ; 37      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[0] ; 37      ;
; digit:seven_dig|BCD:bcd2|Ones[1]~29                          ; 37      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[0] ; 37      ;
; pipedereg:de_reg|ejal                                        ; 36      ;
; digit:seven_dig|BCD:bcd0|Ones[3]~31                          ; 36      ;
; digit:seven_dig|BCD:bcd0|Ones[2]~30                          ; 36      ;
; digit:seven_dig|BCD:bcd1|Ones[3]~31                          ; 36      ;
; digit:seven_dig|BCD:bcd1|Ones[2]~30                          ; 36      ;
; digit:seven_dig|BCD:bcd2|Ones[3]~31                          ; 36      ;
; digit:seven_dig|BCD:bcd2|Ones[2]~30                          ; 36      ;
+--------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+-------------+
; Name                                                                                                                           ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                   ; Location    ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+-------------+
; pipeif:if_stage|pipeimem:inst_imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_pu81:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Dual Clocks  ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; pipelined_instmem.mif ; M4K_X26_Y17 ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_i0e1:auto_generated|ALTSYNCRAM               ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; pipelined_datamem.mif ; M4K_X26_Y16 ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pipeexe:exe_stage|alu:al_unit|lpm_mult:Mult0|mult_9v01:auto_generated|mac_mult5 ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,371 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 52 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 3,369 / 60,840 ( 6 % ) ;
; Direct links               ; 895 / 94,460 ( < 1 % ) ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 2,296 / 33,216 ( 7 % ) ;
; R24 interconnects          ; 84 / 3,091 ( 3 % )     ;
; R4 interconnects           ; 4,146 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.02) ; Number of LABs  (Total = 275) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 10                            ;
; 11                                          ; 4                             ;
; 12                                          ; 7                             ;
; 13                                          ; 7                             ;
; 14                                          ; 11                            ;
; 15                                          ; 21                            ;
; 16                                          ; 181                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 275) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 212                           ;
; 1 Clock                            ; 212                           ;
; 1 Clock enable                     ; 35                            ;
; 2 Clock enables                    ; 114                           ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.05) ; Number of LABs  (Total = 275) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 16                            ;
; 16                                           ; 38                            ;
; 17                                           ; 18                            ;
; 18                                           ; 11                            ;
; 19                                           ; 12                            ;
; 20                                           ; 8                             ;
; 21                                           ; 13                            ;
; 22                                           ; 14                            ;
; 23                                           ; 10                            ;
; 24                                           ; 18                            ;
; 25                                           ; 11                            ;
; 26                                           ; 14                            ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.65) ; Number of LABs  (Total = 275) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 9                             ;
; 3                                               ; 9                             ;
; 4                                               ; 16                            ;
; 5                                               ; 15                            ;
; 6                                               ; 17                            ;
; 7                                               ; 12                            ;
; 8                                               ; 18                            ;
; 9                                               ; 20                            ;
; 10                                              ; 29                            ;
; 11                                              ; 14                            ;
; 12                                              ; 21                            ;
; 13                                              ; 12                            ;
; 14                                              ; 13                            ;
; 15                                              ; 17                            ;
; 16                                              ; 21                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 4                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.39) ; Number of LABs  (Total = 275) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 11                            ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 14                            ;
; 17                                           ; 7                             ;
; 18                                           ; 8                             ;
; 19                                           ; 7                             ;
; 20                                           ; 7                             ;
; 21                                           ; 6                             ;
; 22                                           ; 9                             ;
; 23                                           ; 6                             ;
; 24                                           ; 11                            ;
; 25                                           ; 9                             ;
; 26                                           ; 5                             ;
; 27                                           ; 21                            ;
; 28                                           ; 24                            ;
; 29                                           ; 20                            ;
; 30                                           ; 33                            ;
; 31                                           ; 13                            ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue May 23 21:42:02 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pipelined_computer -c pipelined_computer
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "pipelined_computer"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 21, clock division of 10, and phase shift of 0 degrees (0 ps) for vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 32 registers into blocks of type EC
Warning: PLL "vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|pll" output port clk[0] feeds output pin "clk_vga" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:14
Info: Slack time is -6.852 ns between source register "vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]" and destination register "vga_display:vga_d|vga:screen|vga_r[3]"
    Info: + Largest register to register requirement is 0.223 ns
    Info:   Shortest clock path from clock "vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 55; COMB Node = 'vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|vga_r[3]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Longest clock path from clock "vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 55; COMB Node = 'vga_display:vga_d|vga:screen|pll_105:pll_clk|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|vga_r[3]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Shortest clock path from clock "clock" to source register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 2; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 2048; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Longest clock path from clock "clock" to source register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 2; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 2048; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Micro clock to output delay of source is 0.250 ns
    Info:   Micro setup delay of destination is -0.036 ns
    Info: - Longest register to register delay is 7.075 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]'
        Info: 2: + IC(0.203 ns) + CELL(0.420 ns) = 0.623 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux67~1'
        Info: 3: + IC(0.622 ns) + CELL(0.419 ns) = 1.664 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux68~0'
        Info: 4: + IC(0.290 ns) + CELL(0.271 ns) = 2.225 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux68~1'
        Info: 5: + IC(0.290 ns) + CELL(0.271 ns) = 2.786 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~13'
        Info: 6: + IC(0.127 ns) + CELL(0.438 ns) = 3.351 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~3'
        Info: 7: + IC(0.619 ns) + CELL(0.438 ns) = 4.408 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~12'
        Info: 8: + IC(0.415 ns) + CELL(0.150 ns) = 4.973 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~23'
        Info: 9: + IC(0.145 ns) + CELL(0.419 ns) = 5.537 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~24'
        Info: 10: + IC(0.290 ns) + CELL(0.275 ns) = 6.102 ns; Loc. = Unassigned; Fanout = 30; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~22'
        Info: 11: + IC(0.889 ns) + CELL(0.084 ns) = 7.075 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|vga_r[3]'
        Info: Total cell delay = 3.185 ns ( 45.02 % )
        Info: Total interconnect delay = 3.890 ns ( 54.98 % )
Info: Estimated most critical path is register to register delay of 7.075 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X18_Y15; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|RAM_set:ram6|col2[0]'
    Info: 2: + IC(0.203 ns) + CELL(0.420 ns) = 0.623 ns; Loc. = LAB_X18_Y15; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux67~1'
    Info: 3: + IC(0.622 ns) + CELL(0.419 ns) = 1.664 ns; Loc. = LAB_X18_Y14; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux68~0'
    Info: 4: + IC(0.290 ns) + CELL(0.271 ns) = 2.225 ns; Loc. = LAB_X18_Y14; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux68~1'
    Info: 5: + IC(0.290 ns) + CELL(0.271 ns) = 2.786 ns; Loc. = LAB_X18_Y14; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~13'
    Info: 6: + IC(0.127 ns) + CELL(0.438 ns) = 3.351 ns; Loc. = LAB_X18_Y14; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~3'
    Info: 7: + IC(0.619 ns) + CELL(0.438 ns) = 4.408 ns; Loc. = LAB_X18_Y17; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|Mux71~12'
    Info: 8: + IC(0.415 ns) + CELL(0.150 ns) = 4.973 ns; Loc. = LAB_X18_Y17; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~23'
    Info: 9: + IC(0.145 ns) + CELL(0.419 ns) = 5.537 ns; Loc. = LAB_X18_Y17; Fanout = 1; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~24'
    Info: 10: + IC(0.290 ns) + CELL(0.275 ns) = 6.102 ns; Loc. = LAB_X18_Y17; Fanout = 30; COMB Node = 'vga_display:vga_d|vga:screen|vga_r~22'
    Info: 11: + IC(0.889 ns) + CELL(0.084 ns) = 7.075 ns; Loc. = LAB_X17_Y20; Fanout = 1; REG Node = 'vga_display:vga_d|vga:screen|vga_r[3]'
    Info: Total cell delay = 3.185 ns ( 45.02 % )
    Info: Total interconnect delay = 3.890 ns ( 54.98 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 33% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 91 output pins without output pin load capacitance assignment
    Info: Pin "seven[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[36]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[37]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[38]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[39]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[40]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[41]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[42]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[43]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[44]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[45]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[46]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[47]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[48]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[49]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[50]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[51]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[52]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[53]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[54]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seven[55]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_r[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_g[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_b[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "clk_vga" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin seven[15] has GND driving its datain port
    Info: Pin seven[21] has VCC driving its datain port
    Info: Pin seven[22] has VCC driving its datain port
    Info: Pin seven[23] has VCC driving its datain port
    Info: Pin seven[24] has VCC driving its datain port
    Info: Pin seven[25] has VCC driving its datain port
    Info: Pin seven[26] has VCC driving its datain port
    Info: Pin seven[27] has VCC driving its datain port
    Info: Pin VGA_SYNC_N has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file F:/FPGA LAB resources/Quartus Projects/new_pipelined_computer_1280x1080@60/new_pipelined_computer/pipelined_computer.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 318 megabytes
    Info: Processing ended: Tue May 23 21:42:32 2017
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/FPGA LAB resources/Quartus Projects/new_pipelined_computer_1280x1080@60/new_pipelined_computer/pipelined_computer.fit.smsg.


