# ğŸ“š Teoria Completa do Nanoprocessador Sequencial

## ğŸ“– Ãndice
1. [IntroduÃ§Ã£o aos Processadores](#1-introduÃ§Ã£o-aos-processadores)
2. [Arquitetura do Nanoprocessador](#2-arquitetura-do-nanoprocessador)
3. [MÃ¡quinas de Estados Finitos](#3-mÃ¡quinas-de-estados-finitos)
4. [Ciclo de ExecuÃ§Ã£o de InstruÃ§Ãµes](#4-ciclo-de-execuÃ§Ã£o-de-instruÃ§Ãµes)
5. [Conjunto de InstruÃ§Ãµes](#5-conjunto-de-instruÃ§Ãµes)
6. [Estrutura dos Arquivos do Projeto](#6-estrutura-dos-arquivos-do-projeto)
7. [ImplementaÃ§Ã£o em VHDL](#7-implementaÃ§Ã£o-em-vhdl)
8. [AnÃ¡lise do CÃ³digo Implementado](#8-anÃ¡lise-do-cÃ³digo-implementado)

---

## 1. IntroduÃ§Ã£o aos Processadores

### 1.1 O que Ã© um Processador?
Um **processador** (ou CPU - Central Processing Unit) Ã© o "cÃ©rebro" de qualquer sistema computacional. Ele Ã© responsÃ¡vel por:
- **Buscar** instruÃ§Ãµes da memÃ³ria
- **Decodificar** essas instruÃ§Ãµes
- **Executar** as operaÃ§Ãµes especificadas
- **Armazenar** os resultados

### 1.2 Componentes BÃ¡sicos de um Processador
Todo processador possui elementos fundamentais:

- **ğŸ§  Unidade de Controle (UC)**: Coordena todas as operaÃ§Ãµes
- **ğŸ”¢ Unidade LÃ³gica e AritmÃ©tica (ULA)**: Realiza cÃ¡lculos e operaÃ§Ãµes lÃ³gicas
- **ğŸ“‹ Registradores**: Armazenamento temporÃ¡rio de dados
- **ğŸ”— Barramentos**: Caminhos para transferÃªncia de dados

### 1.3 Tipos de Arquiteturas
- **Von Neumann**: InstruÃ§Ãµes e dados compartilham a mesma memÃ³ria
- **Harvard**: InstruÃ§Ãµes e dados tÃªm memÃ³rias separadas
- **RISC**: Conjunto reduzido de instruÃ§Ãµes simples
- **CISC**: Conjunto complexo de instruÃ§Ãµes

**Nosso nanoprocessador segue a arquitetura Von Neumann com caracterÃ­sticas RISC.**

---

## 2. Arquitetura do Nanoprocessador

### 2.1 VisÃ£o Geral da Arquitetura

```
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                NANOPROCESSADOR                          â”‚
    â”‚                                                         â”‚
    â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”           â”‚
    â”‚  â”‚    PC    â”‚    â”‚    IR    â”‚    â”‚    AC    â”‚           â”‚
    â”‚  â”‚ (8 bits) â”‚    â”‚(16 bits) â”‚    â”‚(16 bits) â”‚           â”‚
    â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜           â”‚
    â”‚                                                         â”‚
    â”‚              â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                       â”‚
    â”‚              â”‚  MÃ¡quina de      â”‚                       â”‚
    â”‚              â”‚  Estados (MEF)   â”‚                       â”‚
    â”‚              â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                       â”‚
    â”‚                                                         â”‚
    â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚
    â”‚  â”‚              MEMÃ“RIA (256x16)                   â”‚    â”‚
    â”‚  â”‚  â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”    â”‚    â”‚
    â”‚  â”‚  â”‚ 00H â”‚ 01H â”‚ 02H â”‚ ... â”‚ FEH â”‚ FFH â”‚     â”‚    â”‚    â”‚
    â”‚  â”‚  â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”˜    â”‚    â”‚
    â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 2.2 Registradores Principais

#### ğŸ“ **PC (Program Counter) - Contador de Programa**
- **Tamanho**: 8 bits (endereÃ§a 256 posiÃ§Ãµes)
- **FunÃ§Ã£o**: Armazena o endereÃ§o da prÃ³xima instruÃ§Ã£o a ser executada
- **Comportamento**: Incrementa automaticamente apÃ³s buscar cada instruÃ§Ã£o

#### ğŸ“‹ **IR (Instruction Register) - Registrador de InstruÃ§Ã£o**
- **Tamanho**: 16 bits
- **FunÃ§Ã£o**: Armazena a instruÃ§Ã£o atual sendo executada
- **Estrutura**:
  ```
  |15    8|7     0|
  |-------|-------|
  |OPCODE |OPERAND|
  ```
  - **Bits 15-8**: CÃ³digo da operaÃ§Ã£o (opcode)
  - **Bits 7-0**: Operando (endereÃ§o ou dado)

#### ğŸ¯ **AC (Accumulator) - Acumulador**
- **Tamanho**: 16 bits
- **FunÃ§Ã£o**: Registrador principal para operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas
- **Comportamento**: Recebe resultados de operaÃ§Ãµes e dados carregados da memÃ³ria

### 2.3 MemÃ³ria
- **Capacidade**: 256 palavras de 16 bits cada
- **EndereÃ§amento**: 8 bits (00H a FFH)
- **Tipo**: Unificada (instruÃ§Ãµes e dados no mesmo espaÃ§o)
- **InicializaÃ§Ã£o**: Arquivo PROGRAM.MIF define o conteÃºdo inicial

---

## 3. MÃ¡quinas de Estados Finitos

### 3.1 Conceito de MEF
Uma **MÃ¡quina de Estados Finitos** Ã© um modelo matemÃ¡tico que descreve o comportamento de um sistema atravÃ©s de:
- **Estados**: SituaÃ§Ãµes especÃ­ficas do sistema
- **TransiÃ§Ãµes**: MudanÃ§as entre estados
- **CondiÃ§Ãµes**: Eventos que causam transiÃ§Ãµes

### 3.2 Tipos de MEF
- **Moore**: SaÃ­das dependem apenas do estado atual
- **Mealy**: SaÃ­das dependem do estado atual e das entradas

**Nosso nanoprocessador usa uma MEF do tipo Moore.**

### 3.3 Estados do Nanoprocessador

```
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚  s_inicia   â”‚
     â”‚ (inicial)   â”‚
     â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
           â”‚
           â–¼
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚    s_le     â”‚â”€â”€â”€â”€â–¶â”‚ s_decodifica    â”‚
     â”‚  (fetch)    â”‚     â”‚ (decode)        â”‚
     â””â”€â”€â”€â”€â”€â–²â”€â”€â”€â”€â”€â”€â”€â”˜     â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
           â”‚                   â”‚
           â”‚                   â–¼
           â”‚             â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
           â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”‚ s_executa_load  â”‚
                         â”‚ (execute LOAD)  â”‚
                         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### ğŸ”„ **s_inicia** (Estado Inicial)
- **FunÃ§Ã£o**: Estado de inicializaÃ§Ã£o apÃ³s reset
- **AÃ§Ãµes**: Nenhuma (registradores jÃ¡ foram zerados)
- **PrÃ³ximo**: Sempre vai para `s_le`

#### ğŸ“– **s_le** (Leitura/Fetch)
- **FunÃ§Ã£o**: Busca a prÃ³xima instruÃ§Ã£o na memÃ³ria
- **AÃ§Ãµes**:
  - Coloca PC no barramento de endereÃ§os
  - Habilita carregamento da instruÃ§Ã£o no IR
  - Habilita incremento do PC
- **PrÃ³ximo**: Sempre vai para `s_decodifica`

#### ğŸ” **s_decodifica** (DecodificaÃ§Ã£o)
- **FunÃ§Ã£o**: Analisa a instruÃ§Ã£o e decide o que fazer
- **AÃ§Ãµes**:
  - Examina o opcode da instruÃ§Ã£o
  - Se for LOAD (02H): prepara endereÃ§o do operando
  - Se nÃ£o for LOAD: volta para buscar prÃ³xima instruÃ§Ã£o
- **PrÃ³ximo**: `s_executa_load` ou `s_le`

#### âš¡ **s_executa_load** (ExecuÃ§Ã£o LOAD)
- **FunÃ§Ã£o**: Executa a instruÃ§Ã£o LOAD
- **AÃ§Ãµes**:
  - Habilita carregamento do dado da memÃ³ria no AC
- **PrÃ³ximo**: Sempre vai para `s_le`

---

## 4. Ciclo de ExecuÃ§Ã£o de InstruÃ§Ãµes

### 4.1 Ciclo ClÃ¡ssico Fetch-Decode-Execute

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚    FETCH     â”‚â”€â”€â”€â–¶â”‚    DECODE    â”‚â”€â”€â”€â–¶â”‚   EXECUTE    â”‚
â”‚  (Buscar)    â”‚    â”‚ (Decodificar)â”‚    â”‚  (Executar)  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–²                                       â”‚
       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 4.2 Exemplo PrÃ¡tico: ExecuÃ§Ã£o de LOAD 10H

**InstruÃ§Ã£o**: `0210` (LOAD endereÃ§o 10H)

#### **Clock 1 - Estado s_le**
```
PC = 00H, IR = 0000H, AC = 0000H
AÃ§Ãµes:
- addrBus â† PC (00H)
- MemÃ³ria[00H] â†’ dataBus (0210H)
- ir_enable = '1' (prepara carregamento do IR)
- pc_enable = '1' (prepara incremento do PC)
```

#### **Clock 2 - Estado s_decodifica**
```
PC = 01H, IR = 0210H, AC = 0000H
AÃ§Ãµes:
- IR(15-8) = 02H â†’ Detecta instruÃ§Ã£o LOAD
- addrBus â† IR(7-0) (10H)
- MemÃ³ria[10H] â†’ dataBus (00AAH)
- PrÃ³ximo estado: s_executa_load
```

#### **Clock 3 - Estado s_executa_load**
```
PC = 01H, IR = 0210H, AC = 0000H
AÃ§Ãµes:
- ac_enable = '1' (carrega dataBus no AC)
- PrÃ³ximo estado: s_le
```

#### **Clock 4 - Estado s_le (prÃ³xima instruÃ§Ã£o)**
```
PC = 01H, IR = 0210H, AC = 00AAH
A instruÃ§Ã£o LOAD foi concluÃ­da!
```

---

## 5. Conjunto de InstruÃ§Ãµes

### 5.1 Formato das InstruÃ§Ãµes
Todas as instruÃ§Ãµes seguem o formato de 16 bits:

```
|15    8|7     0|
|-------|-------|
|OPCODE |OPERAND|
```

### 5.2 InstruÃ§Ã£o LOAD (Implementada na Fase 1)

#### **LOAD** - Carregar da MemÃ³ria
- **Opcode**: `02H`
- **Formato**: `02XX` (onde XX Ã© o endereÃ§o)
- **OperaÃ§Ã£o**: `AC â† MemÃ³ria[XX]`
- **Exemplo**: `0210` carrega o conteÃºdo do endereÃ§o 10H no AC

### 5.3 InstruÃ§Ãµes Futuras (Fases 2 e 3)

#### **STORE** - Armazenar na MemÃ³ria
- **Opcode**: `01H`
- **OperaÃ§Ã£o**: `MemÃ³ria[XX] â† AC`

#### **ADD** - Somar
- **Opcode**: `00H`
- **OperaÃ§Ã£o**: `AC â† AC + MemÃ³ria[XX]`

#### **SUB** - Subtrair
- **Opcode**: `05H`
- **OperaÃ§Ã£o**: `AC â† AC - MemÃ³ria[XX]`

#### **JUMP** - Salto Incondicional
- **Opcode**: `03H`
- **OperaÃ§Ã£o**: `PC â† XX`

#### **JNEG** - Salto se Negativo
- **Opcode**: `04H`
- **OperaÃ§Ã£o**: `Se AC < 0 entÃ£o PC â† XX`

---

## 6. Estrutura dos Arquivos do Projeto

### 6.1 Arquivos Principais

#### **ğŸ“„ nanoProc.vhd**
```
DescriÃ§Ã£o: MÃ³dulo principal do processador
ContÃ©m:
- DefiniÃ§Ã£o da entidade nanoProc
- MÃ¡quina de estados finitos
- LÃ³gica de controle dos registradores
- ConexÃ£o com a memÃ³ria
```

#### **ğŸ“„ DMEMORY.VHD**
```
DescriÃ§Ã£o: MÃ³dulo de memÃ³ria unificada
CaracterÃ­sticas:
- 256 palavras de 16 bits
- Interface sÃ­ncrona
- InicializaÃ§Ã£o via PROGRAM.MIF
- Suporte a leitura e escrita
```

#### **ğŸ“„ TLE_Proc.vhd**
```
DescriÃ§Ã£o: Top-level entity (mÃ³dulo principal)
FunÃ§Ã£o:
- Conecta nanoProc com LCD
- Gerencia sinais de clock
- Interface com a placa FPGA
```

#### **ğŸ“„ LCD_Display.vhd**
```
DescriÃ§Ã£o: Controlador do display LCD
FunÃ§Ã£o:
- Mostra valores dos registradores
- Interface de usuÃ¡rio visual
```

#### **ğŸ“„ PROGRAM.MIF**
```
DescriÃ§Ã£o: Arquivo de inicializaÃ§Ã£o da memÃ³ria
ConteÃºdo:
- Programa de teste
- Dados de exemplo
- Formato hexadecimal
```

### 6.2 Hierarquia do Projeto

```
TLE_Proc (Top Level)
â”œâ”€â”€ nanoProc (Processador)
â”‚   â””â”€â”€ dmemory (MemÃ³ria)
â””â”€â”€ LCD_Display (Interface)
```

---

## 7. ImplementaÃ§Ã£o em VHDL

### 7.1 Conceitos de VHDL Utilizados

#### **Tipos de Dados**
```vhdl
-- Tipo personalizado para estados
TYPE t_estado IS (s_inicia, s_le, s_decodifica, s_executa_load);

-- Vetores de bits
SIGNAL AC : STD_LOGIC_VECTOR(15 DOWNTO 0);  -- 16 bits
SIGNAL PC : STD_LOGIC_VECTOR(7 DOWNTO 0);   -- 8 bits
```

#### **Processos Sequenciais**
```vhdl
-- SensÃ­vel a clock e reset
PROCESS (clock, reset)
BEGIN
    IF (reset = '1') THEN
        -- InicializaÃ§Ã£o
    ELSIF rising_edge(clock) THEN
        -- LÃ³gica sÃ­ncrona
    END IF;
END PROCESS;
```

#### **Processos Combinacionais**
```vhdl
-- SensÃ­vel a mudanÃ§as nos sinais
PROCESS (estado_atual, IR, dataBus)
BEGIN
    -- LÃ³gica combinacional
    CASE estado_atual IS
        WHEN s_inicia =>
            -- AÃ§Ãµes do estado
    END CASE;
END PROCESS;
```

### 7.2 Sinais de Controle

#### **Sinais de Enable (HabilitaÃ§Ã£o)**
- **pc_enable**: Controla quando o PC Ã© incrementado
- **ir_enable**: Controla quando o IR Ã© carregado
- **ac_enable**: Controla quando o AC Ã© carregado

#### **Barramentos**
- **addrBus**: Barramento de endereÃ§os (8 bits)
- **dataBus**: Barramento de dados (16 bits)

#### **Controle de MemÃ³ria**
- **MW (Memory Write)**: Controla escrita na memÃ³ria

---

## 8. AnÃ¡lise do CÃ³digo Implementado

### 8.1 DeclaraÃ§Ãµes e Sinais

```vhdl
-- Tipo para mÃ¡quina de estados
TYPE t_estado IS (s_inicia, s_le, s_decodifica, s_executa_load);

-- Registradores principais
SIGNAL AC, dataBus, IR : STD_LOGIC_VECTOR(15 DOWNTO 0);
SIGNAL PC, addrBus     : STD_LOGIC_VECTOR(7 DOWNTO 0);

-- Controle da mÃ¡quina de estados
SIGNAL estado_atual, proximo_estado : t_estado;

-- Sinais de habilitaÃ§Ã£o
SIGNAL pc_enable, ir_enable, ac_enable : STD_LOGIC;
```

**ExplicaÃ§Ã£o**:
- Define todos os tipos e sinais necessÃ¡rios
- SeparaÃ§Ã£o clara entre dados (16 bits) e endereÃ§os (8 bits)
- Controle explÃ­cito atravÃ©s de sinais de enable

### 8.2 Processo Sequencial Principal

```vhdl
PROCESS (clock, reset)
BEGIN
    IF (reset = '1') THEN
        PC <= X"00";
        IR <= X"0000";
        AC <= X"0000";
        estado_atual <= s_inicia;
    ELSIF rising_edge(clock) THEN
        -- AtualizaÃ§Ã£o condicional dos registradores
        IF (pc_enable = '1') THEN
            PC <= PC + 1;
        END IF;
        IF (ir_enable = '1') THEN
            IR <= dataBus;
        END IF;
        IF (ac_enable = '1') THEN
            AC <= dataBus;
        END IF;
        -- AtualizaÃ§Ã£o do estado
        estado_atual <= proximo_estado;
    END IF;
END PROCESS;
```

**CaracterÃ­sticas importantes**:
- **Reset assÃ­ncrono**: Inicializa imediatamente quando reset='1'
- **Controle condicional**: Registradores sÃ³ mudam se habilitados
- **SincronizaÃ§Ã£o**: Tudo ocorre na borda de subida do clock

### 8.3 Processo Combinacional de Controle

```vhdl
PROCESS (estado_atual, IR, dataBus)
BEGIN
    -- Valores padrÃ£o (evita latches)
    pc_enable <= '0';
    ir_enable <= '0';
    ac_enable <= '0';
    MW <= '0';
    addrBus <= PC;
    proximo_estado <= estado_atual;
    
    CASE estado_atual IS
        WHEN s_inicia =>
            proximo_estado <= s_le;
            
        WHEN s_le =>
            addrBus <= PC;
            ir_enable <= '1';
            pc_enable <= '1';
            proximo_estado <= s_decodifica;
            
        WHEN s_decodifica =>
            IF IR(15 DOWNTO 8) = X"02" THEN
                addrBus <= "00000000" & IR(7 DOWNTO 0);
                proximo_estado <= s_executa_load;
            ELSE
                proximo_estado <= s_le;
            END IF;
            
        WHEN s_executa_load =>
            ac_enable <= '1';
            proximo_estado <= s_le;
    END CASE;
END PROCESS;
```

**Pontos-chave**:
- **Valores padrÃ£o**: Evita inferÃªncia de latches indesejados
- **Estrutura CASE**: Clara separaÃ§Ã£o das aÃ§Ãµes por estado
- **DecodificaÃ§Ã£o**: AnÃ¡lise do opcode para determinar a instruÃ§Ã£o

### 8.4 Fluxo de ExecuÃ§Ã£o Detalhado

#### **1. InicializaÃ§Ã£o (Reset)**
```
Estado: s_inicia
PC = 00H, IR = 0000H, AC = 0000H
PrÃ³ximo: s_le
```

#### **2. Busca de InstruÃ§Ã£o (Fetch)**
```
Estado: s_le
AÃ§Ãµes:
- addrBus = PC (endereÃ§o da instruÃ§Ã£o)
- ir_enable = '1' (carrega instruÃ§Ã£o no prÃ³ximo clock)
- pc_enable = '1' (incrementa PC no prÃ³ximo clock)
PrÃ³ximo: s_decodifica
```

#### **3. DecodificaÃ§Ã£o**
```
Estado: s_decodifica
AÃ§Ãµes:
- Analisa IR(15-8) para identificar opcode
- Se opcode = 02H (LOAD):
  * addrBus = IR(7-0) (endereÃ§o do operando)
  * PrÃ³ximo: s_executa_load
- Se opcode â‰  02H:
  * PrÃ³ximo: s_le (ignora instruÃ§Ã£o)
```

#### **4. ExecuÃ§Ã£o LOAD**
```
Estado: s_executa_load
AÃ§Ãµes:
- ac_enable = '1' (carrega dado no AC)
- O dado vem de dataBus (memÃ³ria)
PrÃ³ximo: s_le
```

### 8.5 Vantagens da ImplementaÃ§Ã£o

#### âœ… **Modularidade**
- SeparaÃ§Ã£o clara entre lÃ³gica sequencial e combinacional
- Estados bem definidos e independentes

#### âœ… **Controle Preciso**
- Registradores sÃ³ mudam quando necessÃ¡rio
- Evita atualizaÃ§Ãµes desnecessÃ¡rias

#### âœ… **Extensibilidade**
- FÃ¡cil adiÃ§Ã£o de novos estados
- Estrutura preparada para novas instruÃ§Ãµes

#### âœ… **Robustez**
- Valores padrÃ£o evitam comportamentos indefinidos
- Reset garante estado inicial conhecido

### 8.6 DiferenÃ§as da VersÃ£o Original

#### **Antes (VersÃ£o Simplista)**
```vhdl
PROCESS (clock, reset)
BEGIN
    IF (reset = '1') THEN
        PC <= X"00";
        IR <= X"0000";
        AC <= X"0000";
    ELSIF clock'EVENT AND clock = '1' THEN
        IR <= dataBus;  -- Sempre carrega
        PC <= PC + 1;   -- Sempre incrementa
    END IF;
END PROCESS;
```

**Problemas**:
- AtualizaÃ§Ã£o incondicional a cada clock
- Sem controle de quando fazer cada operaÃ§Ã£o
- Sem suporte a diferentes instruÃ§Ãµes

#### **Depois (VersÃ£o com MEF)**
```vhdl
-- Controle preciso com sinais de enable
IF (pc_enable = '1') THEN
    PC <= PC + 1;
END IF;
IF (ir_enable = '1') THEN
    IR <= dataBus;
END IF;
-- ... e mÃ¡quina de estados completa
```

**Vantagens**:
- Controle temporal preciso
- Suporte a mÃºltiplas instruÃ§Ãµes
- Base sÃ³lida para expansÃ£o

---

## ğŸ¯ ConclusÃ£o

Este projeto implementa um **nanoprocessador educacional** que demonstra os conceitos fundamentais de arquitetura de computadores:

1. **ğŸ§  Processamento Sequencial**: ExecuÃ§Ã£o passo-a-passo de instruÃ§Ãµes
2. **ğŸ”„ MÃ¡quina de Estados**: Controle sistemÃ¡tico do fluxo de execuÃ§Ã£o
3. **ğŸ“Š GestÃ£o de Recursos**: Uso eficiente de registradores e memÃ³ria
4. **âš¡ SincronizaÃ§Ã£o**: CoordenaÃ§Ã£o temporal via clock

A implementaÃ§Ã£o da **instruÃ§Ã£o LOAD** na Fase 1 estabelece a base para:
- **Fase 2**: AdiÃ§Ã£o de mais instruÃ§Ãµes (STORE, ADD, SUB)
- **Fase 3**: ImplementaÃ§Ã£o de saltos condicionais e incondicionais

O projeto Ã© uma excelente introduÃ§Ã£o ao mundo dos processadores, combinando teoria sÃ³lida com implementaÃ§Ã£o prÃ¡tica em VHDL.
