============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:41:51 pm
  Module:                 ms_serial_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
ms_serial_by4_mul_synth        74        313         0         313    <none> (D) 
  TOP                          74        313         0         313    <none> (D) 
    genblk2.stoch2bin          43        223         0         223    <none> (D) 
      ctr                      31        158         0         158    <none> (D) 
      par_ctr                   9         59         0          59    <none> (D) 
        p1                      3         18         0          18    <none> (D) 
          fa0                   1          9         0           9    <none> (D) 
          ha1                   1          5         0           5    <none> (D) 
          ha0                   1          5         0           5    <none> (D) 
        p0                      3         18         0          18    <none> (D) 
          fa0                   1          9         0           9    <none> (D) 
          ha1                   1          5         0           5    <none> (D) 
          ha0                   1          5         0           5    <none> (D) 
    genblk1[2].genblk1.sng      5         19         0          19    <none> (D) 
      ctr                       4         16         0          16    <none> (D) 
    genblk1[1].genblk1.sng      4         16         0          16    <none> (D) 
      ctr                       3         14         0          14    <none> (D) 
    genblk1[0].genblk1.sng      4         16         0          16    <none> (D) 
      ctr                       3         14         0          14    <none> (D) 

 (D) = wireload is default in technology library
