`timescale 1ns / 1ps
`include "const_defination.v"
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2017/12/23 00:15:01
// Design Name: 
// Module Name: cond
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module cond(
    input wire[`icodeBus] icode,ifun,
    input wire[`digitsBus] dstE,
    input wire sf,of,zf,
    output wire e_cnd
    );
    
    always@(*)
    begin
        
    end
    
endmodule
