// Code generated by instgen. DO NOT EDIT.

package arm64

//go:generate stringer -type ElmType -trimprefix Sa_
const (
	Sa_None ElmType = iota
	// {2}
	Sa_2__Q
	// <amount>
	Sa_amount_1__S__0_3
	// <amount>
	Sa_amount_1__cmode_2_1__0_8_16_24
	// <amount>
	Sa_amount_1__imm6
	// <amount>
	Sa_amount_2__S__0_1
	// <amount>
	Sa_amount_2__cmode_0__8_16
	// <amount>
	Sa_amount_3__S__0_4
	// <amount>
	Sa_amount_4__S__0_2
	// <amount>
	Sa_amount__S
	// <amount>
	Sa_amount__S__0_1
	// <amount>
	Sa_amount__S__0_2
	// <amount>
	Sa_amount__S__0_3
	// <amount>
	Sa_amount__cmode_1__0_8
	// <amount>
	Sa_amount__imm3
	// <amount>
	Sa_amount__imm6
	// <amount>
	Sa_amount__msz
	// <at_op>
	Sa_at_op__op1_CRm_0_op2
	// <brb_op>
	Sa_brb_op__op2
	// <bt>
	Sa_bt__Q
	// <Bt>
	Sa_bt__Rt
	// <Cm>
	Sa_cm__CRm
	// <Cn>
	Sa_cn__CRn
	// <cond>
	Sa_cond_1__cond
	// <cond>
	Sa_cond__cond
	// <Vd>.D[1]
	Sa_const_ARNGIDX_1
	// <Vm>.2H[<index>]
	Sa_const_ARNGIDX_2H
	// <Vm>.4B[<index>]
	Sa_const_ARNGIDX_4B
	// <Zm>.B[<imm>]
	Sa_const_ARNGIDX_B
	// <Vn>.D[<index>]
	Sa_const_ARNGIDX_D
	// <Zm>.H[<imm>]
	Sa_const_ARNGIDX_H
	// <Vn>.S[<index>]
	Sa_const_ARNGIDX_S
	// <Vm>.16B
	Sa_const_ARNG_16B
	// <Vm>.2D
	Sa_const_ARNG_2D
	// <Vn>.4S
	Sa_const_ARNG_4S
	// <Vm>.8H
	Sa_const_ARNG_8H
	// <Pd>.B
	Sa_const_ARNG_B
	// <Zm>.D
	Sa_const_ARNG_D
	// <Zn>.H
	Sa_const_ARNG_H
	// <Zn>.Q
	Sa_const_ARNG_Q
	// <Zda>.S
	Sa_const_ARNG_S
	// #0
	Sa_const_IMM_0
	// #0.0
	Sa_const_IMM_0_0
	// { <Vt>.B, <Vt2>.B, <Vt3>.B }[<index>]
	Sa_const_LISTIDX_B
	// { <Vt>.D, <Vt2>.D }[<index>]
	Sa_const_LISTIDX_D
	// { <Vt>.H, <Vt2>.H }[<index>]
	Sa_const_LISTIDX_H
	// { <Vt>.S, <Vt2>.S }[<index>]
	Sa_const_LISTIDX_S
	// [<Xn|SP>{, <Xm>, LSL #1}]
	Sa_const_MEMEXT_1
	// [<Xn|SP>, <Xm>, LSL #2]
	Sa_const_MEMEXT_2
	// [<Xn|SP>, <Zm>.D, <mod> #3]
	Sa_const_MEMEXT_3
	// [<Xn|SP>{, <Xm>, LSL #4}]
	Sa_const_MEMEXT_4
	// [<Zn>.D{, <Xm>}]
	Sa_const_MEMEXT_D_1
	// [<Xn|SP>, <Zm>.D, <mod> #3]
	Sa_const_MEMEXT_D_2
	// [<Xn|SP>{, <Xm>, LSL #1}]
	Sa_const_MEMEXT_LSL
	// [<Zn>.D, <Zm>.D, SXTW{ <amount>}]
	Sa_const_MEMEXT_SXTW
	// [<Zn>.S{, <Xm>}]
	Sa_const_MEMEXT_S_1
	// [<Xn|SP>, <Zm>.S, <mod> #1]
	Sa_const_MEMEXT_S_2
	// [<Zn>.D, <Zm>.D, UXTW{ <amount>}]
	Sa_const_MEMEXT_UXTW
	// [<Xn|SP>, <Xm>]
	Sa_const_MEMEXT_no_amount
	// [<Xn|SP>, <Xm>]
	Sa_const_MEMEXT_no_arng1
	// [<Xn|SP>, <Xm>]
	Sa_const_MEMEXT_no_arng2
	// [<Xn|SP>, <Xm>]
	Sa_const_MEMEXT_no_ext
	// [<Xn|SP>{,#0}]
	Sa_const_MEMIMM_0
	// [<Zn>.D]
	Sa_const_MEMIMM_D
	// [<Zn>.S{, #<imm>}]
	Sa_const_MEMIMM_S
	// [<Xn|SP>{,#0}]
	Sa_const_MEMIMM_no_arng
	// [<Xn|SP>], #1
	Sa_const_MEMPOSTIMM_1
	// [<Xn|SP>], #12
	Sa_const_MEMPOSTIMM_12
	// [<Xn|SP>], #16
	Sa_const_MEMPOSTIMM_16
	// [<Xn|SP>], #2
	Sa_const_MEMPOSTIMM_2
	// [<Xn|SP>], #24
	Sa_const_MEMPOSTIMM_24
	// [<Xn|SP>], #3
	Sa_const_MEMPOSTIMM_3
	// [<Xn|SP>], #32
	Sa_const_MEMPOSTIMM_32
	// [<Xn|SP>], #4
	Sa_const_MEMPOSTIMM_4
	// [<Xn|SP>], #6
	Sa_const_MEMPOSTIMM_6
	// [<Xn|SP>], #8
	Sa_const_MEMPOSTIMM_8
	// [<Xn|SP>, #-16]!
	Sa_const_MEMPREIMM_n16
	// [<Xn|SP>, #-4]!
	Sa_const_MEMPREIMM_n4
	// [<Xn|SP>, #-8]!
	Sa_const_MEMPREIMM_n8
	// [<Xs>]!
	Sa_const_MEMPREIMM_no_offset
	// <Pg>/M
	Sa_const_PREGM_M
	// <Pg>/Z
	Sa_const_PREGZ_Z
	// ZT0[<offs>]
	Sa_const_REGIDX_ZT0
	// { <Vn>.16B }
	Sa_const_REGLIST1_16B
	// { <Zt>.B }
	Sa_const_REGLIST1_B
	// { <Zt>.D }
	Sa_const_REGLIST1_D
	// { <Zt>.H }
	Sa_const_REGLIST1_H
	// { <Zt>.Q }
	Sa_const_REGLIST1_Q
	// { <Zt>.S }
	Sa_const_REGLIST1_S
	// { <Vn>.16B, <Vn+1>.16B }
	Sa_const_REGLIST2_16B
	// { <Zt1>.B, <Zt2>.B }
	Sa_const_REGLIST2_B
	// { <Zn1>.D-<Zn2>.D }
	Sa_const_REGLIST2_D
	// { <Zn1>.H-<Zn2>.H }
	Sa_const_REGLIST2_H
	// { <Zd1>.Q-<Zd2>.Q }
	Sa_const_REGLIST2_Q
	// { <Zn1>.S-<Zn2>.S }
	Sa_const_REGLIST2_S
	// { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B }
	Sa_const_REGLIST3_16B
	// { <Zt1>.B, <Zt2>.B, <Zt3>.B }
	Sa_const_REGLIST3_B
	// { <Zt1>.D, <Zt2>.D, <Zt3>.D }
	Sa_const_REGLIST3_D
	// { <Zt1>.H, <Zt2>.H, <Zt3>.H }
	Sa_const_REGLIST3_H
	// { <Zt1>.Q, <Zt2>.Q, <Zt3>.Q }
	Sa_const_REGLIST3_Q
	// { <Zt1>.S, <Zt2>.S, <Zt3>.S }
	Sa_const_REGLIST3_S
	// { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B, <Vn+3>.16B }
	Sa_const_REGLIST4_16B
	// { <Zt1>.B, <Zt2>.B, <Zt3>.B, <Zt4>.B }
	Sa_const_REGLIST4_B
	// { <Zn1>.D-<Zn4>.D }
	Sa_const_REGLIST4_D
	// { <Zt1>.H, <Zt2>.H, <Zt3>.H, <Zt4>.H }
	Sa_const_REGLIST4_H
	// { <Zn1>.Q-<Zn4>.Q }
	Sa_const_REGLIST4_Q
	// { <Zn1>.S-<Zn4>.S }
	Sa_const_REGLIST4_S
	// X16
	Sa_const_REG_X16
	// CSYNC
	Sa_const_SPOP_CSYNC
	// DSYNC
	Sa_const_SPOP_DSYNC
	// RCTX
	Sa_const_SPOP_RCTX
	// ZA0<HV>.B[<Ws>, <offs>]
	Sa_const_ZAHVTILEIDX_B
	// <ZAn><HV>.D[<Ws>, <offs>]
	Sa_const_ZAHVTILEIDX_D
	// { <ZAt><HV>.H[<Ws>, <offs>] }
	Sa_const_ZAHVTILEIDX_H
	// <ZAn><HV>.Q[<Ws>, <offs>]
	Sa_const_ZAHVTILEIDX_Q
	// <ZAn><HV>.S[<Ws>, <offs>]
	Sa_const_ZAHVTILEIDX_S
	// ZA0<HV>.B[<Ws>, <offs>]
	Sa_const_ZAHVTILEIDX_ZA0
	// ZA0<HV>.B[<Ws>, <offsf>:<offsl>]
	Sa_const_ZAHVTILESEL_B
	// <ZAn><HV>.D[<Ws>, <offsf>:<offsl>]
	Sa_const_ZAHVTILESEL_D
	// <ZAn><HV>.H[<Ws>, <offsf>:<offsl>]
	Sa_const_ZAHVTILESEL_H
	// <ZAn><HV>.S[<Ws>, <offsf>:<offsl>]
	Sa_const_ZAHVTILESEL_S
	// ZA0<HV>.B[<Ws>, <offsf>:<offsl>]
	Sa_const_ZAHVTILESEL_ZA0
	// ZA.D[<Wv>, <offs>{, VGx2}]
	Sa_const_ZAVECTORIDXVG2_D
	// ZA.H[<Wv>, <offs>{, VGx2}]
	Sa_const_ZAVECTORIDXVG2_H
	// ZA.S[<Wv>, <offs>{, VGx2}]
	Sa_const_ZAVECTORIDXVG2_S
	// ZA.S[<Wv>, <offs>{, VGx2}]
	Sa_const_ZAVECTORIDXVG2_VGx2
	// ZA.D[<Wv>, <offs>{, VGx4}]
	Sa_const_ZAVECTORIDXVG4_D
	// ZA.H[<Wv>, <offs>{, VGx4}]
	Sa_const_ZAVECTORIDXVG4_H
	// ZA.S[<Wv>, <offs>{, VGx4}]
	Sa_const_ZAVECTORIDXVG4_S
	// ZA.D[<Wv>, <offs>{, VGx4}]
	Sa_const_ZAVECTORIDXVG4_VGx4
	// ZA.D[<Wv>, <offsf>:<offsl>, VGx2]
	Sa_const_ZAVECTORSELVG2_D
	// ZA.S[<Wv>, <offsf>:<offsl>{, VGx2}]
	Sa_const_ZAVECTORSELVG2_S
	// ZA.<T>[<Wv>, <offsf>:<offsl>{, VGx2}]
	Sa_const_ZAVECTORSELVG2_VGx2
	// ZA.D[<Wv>, <offsf>:<offsl>, VGx4]
	Sa_const_ZAVECTORSELVG4_D
	// ZA.S[<Wv>, <offsf>:<offsl>{, VGx4}]
	Sa_const_ZAVECTORSELVG4_S
	// ZA.<T>[<Wv>, <offsf>:<offsl>{, VGx4}]
	Sa_const_ZAVECTORSELVG4_VGx4
	// ZA.D[<Wv>, <offsf>:<offsl>]
	Sa_const_ZAVECTORSEL_D
	// ZA.S[<Wv>, <offsf>:<offsl>]
	Sa_const_ZAVECTORSEL_S
	// ZT0
	Sa_const_ZTREG_ZT0
	// { ZT0 }
	Sa_const_ZTREG_ZT0_1
	// <const>
	Sa_const__i1__0
	// <const>
	Sa_const__imm13
	// <const>
	Sa_const__imm4
	// <const>
	Sa_const__imm8
	// <const>
	Sa_const__rot__0_90_180_270
	// <const>
	Sa_const__rot__90_270
	// <const>
	Sa_const__tsize_imm5
	// <const>
	Sa_const__tszh_22_1_tszl_20_2_imm3_18_3
	// <const>
	Sa_const__tszh_23_2_tszl_20_2_imm3_18_3
	// <const>
	Sa_const__tszh_23_2_tszl_9_2_imm3_7_3
	// <d>
	Sa_d__Rd
	// <d>
	Sa_d__Vd
	// <Da>
	Sa_da__Ra
	// <dc_op>
	Sa_dc_op__op1_CRm_op2
	// <Dd>
	Sa_dd__Rd
	// <Dd>
	Sa_dd__Vd
	// <Dm>
	Sa_dm__Rm
	// <Dn>
	Sa_dn_1__Rn
	// <dn>
	Sa_dn__Rdn
	// <Dn>
	Sa_dn__Rn
	// <dn>
	Sa_dn__Vdn
	// <Dt1>
	Sa_dt1__Rt
	// <Dt2>
	Sa_dt2__Rt2
	// <Dt>
	Sa_dt__Rt
	// <extend>
	Sa_extend_1__option__LSL_SXTB_SXTH_SXTW_SXTX_UXTB_UXTH_UXTW_UXTX
	// <extend>
	Sa_extend_1__option__LSL_SXTW_SXTX_UXTW
	// <extend>
	Sa_extend__option__LSL_SXTB_SXTH_SXTW_SXTX_UXTB_UXTH_UXTW_UXTX
	// <extend>
	Sa_extend__option__LSL_SXTW_SXTX_UXTW
	// <extend>
	Sa_extend__option__SXTW_SXTX_UXTW
	// <fbits>
	Sa_fbits_1__immh_immb__32_Uint_immh_immb_64_UInt_immh_immb_128_UInt_immh_immb
	// <fbits>
	Sa_fbits_1__scale
	// <fbits>
	Sa_fbits__immh_immb__32_Uint_immh_immb_64_UInt_immh_immb_128_UInt_immh_immb_SEE_asimdimm
	// <fbits>
	Sa_fbits__scale
	// <Ha>
	Sa_ha__Ra
	// <Hd>
	Sa_hd__Rd
	// <Hm>
	Sa_hm__Rm
	// <Hn>
	Sa_hn_1__Rn
	// <Hn>
	Sa_hn__Rn
	// <Ht>
	Sa_ht__Rt
	// <HV>
	Sa_hv__V__H_V
	// <ic_op>
	Sa_ic_op__op1_CRm_op2
	// <imm1>
	Sa_imm1__imm5
	// <imm2>
	Sa_imm2__imm2
	// <imm2>
	Sa_imm2__imm5b
	// <imm5>
	Sa_imm5__Rt
	// <imm6>
	Sa_imm6__imm6
	// <imm6>
	Sa_imm6__option_2_option_0_S_Rt_2_0
	// <imm8>
	Sa_imm8__a_b_c_d_e_f_g_h
	// <imm>
	Sa_imm_1__N_imms_immr
	// <imm>
	Sa_imm_1__Q__16_32
	// <imm>
	Sa_imm_1__i1
	// <imm>
	Sa_imm_1__i2
	// <imm>
	Sa_imm_1__i3h_20_2_i3l_11_1
	// <imm>
	Sa_imm_1__i3h_22_1_i3l_20_2
	// <imm>
	Sa_imm_1__imm16_hw
	// <imm>
	Sa_imm_1__imm4
	// <imm>
	Sa_imm_1__imm7
	// <imm>
	Sa_imm_1__simm7
	// <imm>
	Sa_imm_2__Q__24_48
	// <imm>
	Sa_imm_2__i2
	// <imm>
	Sa_imm_2__imm16_hw
	// <imm>
	Sa_imm_2__imm7
	// <imm>
	Sa_imm_2__imms_immr
	// <imm>
	Sa_imm_3__N_imms_immr
	// <imm>
	Sa_imm_3__Q__32_64
	// <imm>
	Sa_imm_3__imm7
	// <imm>
	Sa_imm_4__imm7
	// <imm>
	Sa_imm_5__imm7
	// <imm>
	Sa_imm__CRm
	// <imm>
	Sa_imm__CRm_op2
	// <imm>
	Sa_imm__Q__16_32
	// <imm>
	Sa_imm__Q__24_48
	// <imm>
	Sa_imm__Q__32_64
	// <imm>
	Sa_imm__Q__8_16
	// <imm>
	Sa_imm__a_b_c_d_e_f_g_h
	// <imm>
	Sa_imm__b5_b40
	// <imm>
	Sa_imm__i1
	// <imm>
	Sa_imm__i1_tsz
	// <imm>
	Sa_imm__i1_tszh_tszl
	// <imm>
	Sa_imm__i2
	// <imm>
	Sa_imm__i2h_i2l
	// <imm>
	Sa_imm__i3h_20_2_i3l_11_1
	// <imm>
	Sa_imm__i3h_22_1_i3l_18_2
	// <imm>
	Sa_imm__i3h_22_1_i3l_20_2
	// <imm>
	Sa_imm__imm12
	// <imm>
	Sa_imm__imm16
	// <imm>
	Sa_imm__imm2
	// <imm>
	Sa_imm__imm2_tsz
	// <imm>
	Sa_imm__imm3
	// <imm>
	Sa_imm__imm4
	// <imm>
	Sa_imm__imm5
	// <imm>
	Sa_imm__imm6_10_6
	// <imm>
	Sa_imm__imm6_21_6
	// <imm>
	Sa_imm__imm7
	// <imm>
	Sa_imm__imm8
	// <imm>
	Sa_imm__imm8h_imm8l
	// <imm>
	Sa_imm__imm9h_imm9l
	// <imm>
	Sa_imm__imms_immr
	// <imm>
	Sa_imm__simm7
	// <imm>
	Sa_imm__size__1_2_4_8
	// <imm>
	Sa_imm__size__2_4_8_16
	// <imm>
	Sa_imm__size__3_6_12_24
	// <imm>
	Sa_imm__size__4_8_16_32
	// <immr>
	Sa_immr_1__immr
	// <immr>
	Sa_immr__immr
	// <imms>
	Sa_imms_1__imms
	// <imms>
	Sa_imms__imms
	// <index1>
	Sa_index1__imm5
	// <index2>
	Sa_index2__imm5_imm4
	// <index>
	Sa_index_1__Q
	// <index>
	Sa_index_1__i2
	// <index>
	Sa_index_1__i3h_i3l
	// <index>
	Sa_index_1__i4h_11_2_i4l_2_2
	// <index>
	Sa_index_1__i4h_15_1_i4l_12_3
	// <index>
	Sa_index_1__imm5
	// <index>
	Sa_index_1__imm5_4
	// <index>
	Sa_index_1__sz_L_H__H_H_L
	// <index>
	Sa_index_2__Q_S_size_1
	// <index>
	Sa_index_2__i2
	// <index>
	Sa_index_2__imm5_4_3
	// <index>
	Sa_index_3__Q_S
	// <index>
	Sa_index__H_L
	// <index>
	Sa_index__H_L_M
	// <index>
	Sa_index__Q
	// <index>
	Sa_index__Q_S_size
	// <index>
	Sa_index__Q_imm4
	// <index>
	Sa_index__i1
	// <index>
	Sa_index__i2
	// <index>
	Sa_index__i3
	// <index>
	Sa_index__i3h_10_1_i3l_2_2
	// <index>
	Sa_index__i3h_11_2_i3l_2_1
	// <index>
	Sa_index__i3h_11_2_i3l_3_1
	// <index>
	Sa_index__i3h_15_1_i3l_11_2
	// <index>
	Sa_index__i4
	// <index>
	Sa_index__i4h_11_2_i4l_2_2
	// <index>
	Sa_index__i4h_15_1_i4l_12_3
	// <index>
	Sa_index__imm5
	// <index>
	Sa_index__size_H_L__H_H_L
	// <index>
	Sa_index__size_L_H_M__H_L_H_L_M
	// <label>
	Sa_label__imm14
	// <label>
	Sa_label__imm19
	// <label>
	Sa_label__imm26
	// <label>
	Sa_label__immhi_immlo
	// <lsb>
	Sa_lsb
	// <lsb>
	Sa_lsb_1
	// <lsb>
	Sa_lsb_1__imms
	// <lsb>
	Sa_lsb_2
	// <lsb>
	Sa_lsb_3
	// <lsb>
	Sa_lsb__imms
	// <m>
	Sa_m__Rm
	// <m>
	Sa_m__Vm
	// <mask>
	Sa_mask__imm8
	// <mask>
	Sa_mask__mask
	// <mod>
	Sa_mod__msz
	// <mod>
	Sa_mod__xs_14_1__SXTW_UXTW
	// <mod>
	Sa_mod__xs_22_1__SXTW_UXTW
	// <n>
	Sa_n__Rn
	// <n>
	Sa_n__Vn
	// <n|SP>
	Sa_n_sp__Rn
	// <nzcv>
	Sa_nzcv__nzcv
	// <offs>
	Sa_offs
	// <offs>
	Sa_offs_1__o1
	// <offs>
	Sa_offs_2__off3
	// <offs>
	Sa_offs_3
	// <offs>
	Sa_offs_4__off2
	// <offs>
	Sa_offs__o1
	// <offs>
	Sa_offs__off2
	// <offs>
	Sa_offs__off3_14_3
	// <offs>
	Sa_offs__off3_2_3
	// <offs>
	Sa_offs__off3_7_3
	// <offs>
	Sa_offs__off4
	// <offsf>
	Sa_offsf_1
	// <offsf>
	Sa_offsf_1__o1
	// <offsf>
	Sa_offsf_1__off2
	// <offsf>
	Sa_offsf_2__o1
	// <offsf>
	Sa_offsf_2__off2
	// <offsf>
	Sa_offsf_3__o1
	// <offsf>
	Sa_offsf__o1
	// <offsf>
	Sa_offsf__off2
	// <offsf>
	Sa_offsf__off3
	// <offsl>
	Sa_offsl_1
	// <offsl>
	Sa_offsl_1__o1
	// <offsl>
	Sa_offsl_1__off2
	// <offsl>
	Sa_offsl_2__o1
	// <offsl>
	Sa_offsl_2__off2
	// <offsl>
	Sa_offsl_3__o1
	// <offsl>
	Sa_offsl__o1
	// <offsl>
	Sa_offsl__off2
	// <offsl>
	Sa_offsl__off3
	// <op0>
	Sa_op0__o0__2_3
	// op1_Cn_Cm_op2
	Sa_op1_Cn_Cm_op2
	// <op1>
	Sa_op1__op1
	// <op2>
	Sa_op2__op2
	// <option>
	Sa_option
	// <option>
	Sa_option_1
	// <option>
	Sa_option__CRm
	// <option>
	Sa_option__CRm_2_1
	// <pattern>
	Sa_pattern__pattern__uimm5_ALL_MUL3_MUL4_POW2_VL1_VL2_VL3_VL4_VL5_VL6_VL7_VL8_VL16_VL32_VL64_VL128_VL256
	// <Pd1>
	Sa_pd1__Pd
	// <Pd2>
	Sa_pd2__Pd
	// <Pd>
	Sa_pd__Pd
	// <Pdm>
	Sa_pdm__Pdm
	// <Pdn>
	Sa_pdn__Pdn
	// <Pg>
	Sa_pg__Pg_12_3
	// <Pg>
	Sa_pg__Pg_13_4
	// <Pg>
	Sa_pg__Pg_19_4
	// <Pg>
	Sa_pg__Pg_8_4
	// <pimm>
	Sa_pimm_1__imm12
	// <pimm>
	Sa_pimm_2__imm12
	// <pimm>
	Sa_pimm_3__imm12
	// <pimm>
	Sa_pimm_4__imm12
	// <pimm>
	Sa_pimm__imm12
	// <Pm>
	Sa_pm__Pm_15_3
	// <Pm>
	Sa_pm__Pm_19_4
	// <Pm>
	Sa_pm__Pm_8_4
	// <Pn>
	Sa_pn__Pn_12_3
	// <Pn>
	Sa_pn__Pn_13_4
	// <Pn>
	Sa_pn__Pn_8_4
	// <PNd>
	Sa_pnd__PNd
	// <PNg>
	Sa_png__PNg
	// <PNn>
	Sa_pnn__PNn
	// <prfop>
	Sa_prfop__Rt_4_3
	// <prfop>
	Sa_prfop__prfop
	// <pstatefield>
	Sa_pstatefield__op1_op2_CRm
	// <Pt>
	Sa_pt__Pt
	// <Pv>
	Sa_pv__Pv
	// <Qd>
	Sa_qd__Rd
	// <Qn>
	Sa_qn__Rn
	// <Qt1>
	Sa_qt1__Rt
	// <Qt2>
	Sa_qt2__Rt2
	// <Qt>
	Sa_qt__Rt
	// <R>
	Sa_r__b5__W_X
	// <R>
	Sa_r__imm5__W_X
	// <R>
	Sa_r__option__W_X
	// <R>
	Sa_r__sf__W_X
	// <R>
	Sa_r__size__W_X
	// <R>
	Sa_r__sz__W_X
	// <rotate>
	Sa_rotate__rot__0_90_180_270
	// <rotate>
	Sa_rotate__rot__90_270
	// <rprfop>
	Sa_rprfop__Rt_0
	// <Sa>
	Sa_sa__Ra
	// <Sd>
	Sa_sd__Rd
	// <shift>
	Sa_shift_1
	// <shift>
	Sa_shift_1__hw
	// <shift>
	Sa_shift_1__immh_immb
	// <shift>
	Sa_shift_1__immh_immb__128_UInt_immh_immb
	// <shift>
	Sa_shift_1__immh_immb__UInt_immh_immb_64
	// <shift>
	Sa_shift_1__immh_immb__UInt_immh_immb_8_UInt_immh_immb_16_UInt_immh_immb_32_UInt_immh_immb_64
	// <shift>
	Sa_shift_1__immr
	// <shift>
	Sa_shift_1__imms
	// <shift>
	Sa_shift_2__immr
	// <shift>
	Sa_shift_3
	// <shift>
	Sa_shift__hw
	// <shift>
	Sa_shift__imm6
	// <shift>
	Sa_shift__immh_immb
	// <shift>
	Sa_shift__immh_immb__16_UInt_immh_immb_32_UInt_immh_immb_64_UInt_immh_immb_128_UInt_immh_immb_SEE_asimdimm
	// <shift>
	Sa_shift__immh_immb__UInt_immh_immb_8_UInt_immh_immb_16_UInt_immh_immb_32_UInt_immh_immb_64_SEE_asimdimm
	// <shift>
	Sa_shift__immr
	// <shift>
	Sa_shift__imms
	// <shift>
	Sa_shift__sh__LSL_0_LSL_12
	// <shift>
	Sa_shift__sh__LSL_0_LSL_8
	// <shift>
	Sa_shift__shift__ASR_LSL_LSR
	// <shift>
	Sa_shift__shift__ASR_LSL_LSR_ROR
	// <shift>
	Sa_shift__size__8_16_32
	// <simm>
	Sa_simm__S_imm9
	// <simm>
	Sa_simm__imm8
	// <simm>
	Sa_simm__imm9
	// <Sm>
	Sa_sm__Rm
	// <Sn>
	Sa_sn_1__Rn
	// <Sn>
	Sa_sn__Rn
	// <St1>
	Sa_st1__Rt
	// <St2>
	Sa_st2__Rt2
	// <St>
	Sa_st__Rt
	// <systemreg>
	Sa_systemreg__o0_op1_CRn_CRm_op2
	// <T>
	Sa_t_1__Q__2S_4S
	// <T>
	Sa_t_1__Q__4H_8H
	// <T>
	Sa_t_1__Q_sz__2D_2S_4S
	// <T>
	Sa_t_1__Q_sz__4S
	// <T>
	Sa_t_1__imm5__B_D_H_S
	// <T>
	Sa_t_1__size_0__B_H
	// <T>
	Sa_t_1__size_0__D_S
	// <T>
	Sa_t_1__size__D_H_S
	// <T>
	Sa_t_1__sz__2D_2S
	// <T>
	Sa_t_2__Q__8B_16B
	// <T>
	Sa_t__Q
	// <T>
	Sa_t__Q__2S_4S
	// <T>
	Sa_t__Q__4H_8H
	// <T>
	Sa_t__Q__8B_16B
	// <t>
	Sa_t__Rt
	// <T>
	Sa_t__imm13_12_imm13_5_0__B_D_H_S
	// <T>
	Sa_t__imm5_Q__2D_2S_4H_4S_8B_8H_16B
	// <T>
	Sa_t__immh_Q__2D_2S_4H_4S_8B_8H_16B_SEE_asimdimm
	// <T>
	Sa_t__immh_Q__2D_2S_4H_4S_8H_SEE_asimdimm
	// <T>
	Sa_t__size_0__B_H
	// <T>
	Sa_t__size_0__D_S
	// <T>
	Sa_t__size_13_2__B_H_S
	// <T>
	Sa_t__size_1__D_H
	// <T>
	Sa_t__size_23_2__B_H_S
	// <T>
	Sa_t__size_Q__1D_2D_2S_4H_4S_8B_8H_16B
	// <T>
	Sa_t__size_Q__2D_2S_4H_4S_8B_8H_16B
	// <T>
	Sa_t__size_Q__2D_2S_4H_4S_8H
	// <T>
	Sa_t__size_Q__2S_4H_4S_8B_8H_16B
	// <T>
	Sa_t__size_Q__2S_4H_4S_8H
	// <T>
	Sa_t__size_Q__4H_4S_8B_8H_16B
	// <T>
	Sa_t__size_Q__4H_4S_8H
	// <T>
	Sa_t__size_Q__4H_8B_8H_16B
	// <T>
	Sa_t__size_Q__8B_16B
	// <T>
	Sa_t__size__2D
	// <T>
	Sa_t__size__2D_4S_8H
	// <T>
	Sa_t__size__2D_4S_8H_16B
	// <T>
	Sa_t__size__B_D_H_S
	// <T>
	Sa_t__size__D_H_S
	// <T>
	Sa_t__size__H_S
	// <T>
	Sa_t__sz_Q__2D_2S_4S
	// <T>
	Sa_t__sz_Q__2S_4S
	// <T>
	Sa_t__sz__2H
	// <T>
	Sa_t__sz__B_H
	// <T>
	Sa_t__sz__D_S
	// <T>
	Sa_t__tsize__B_H
	// <T>
	Sa_t__tsz__B_D_H_Q_S
	// <T>
	Sa_t__tsz__B_D_H_S
	// <T>
	Sa_t__tszh_22_1_tszl_20_3__B_D_H_S
	// <T>
	Sa_t__tszh_23_2_tszl_20_2__B_D_H_S
	// <T>
	Sa_t__tszh_23_2_tszl_9_2__B_D_H_S
	// <T>
	Sa_t__tszh_tszl__B_H_S
	// <T>
	Sa_t__tszh_tszl__D_H_S
	// <Ta>
	Sa_ta__Q__2S_4S
	// <Ta>
	Sa_ta__Q__4H_8H
	// <Ta>
	Sa_ta__Q__8B_16B
	// <Ta>
	Sa_ta__immh__2D_4S_8H_SEE_asimdimm
	// <Ta>
	Sa_ta__size_Q__1D_2D_2S_4H_4S_8H
	// <Ta>
	Sa_ta__size__1Q_8H
	// <Ta>
	Sa_ta__size__2D_4S
	// <Ta>
	Sa_ta__size__2D_4S_8H
	// <Ta>
	Sa_ta__sz__2D
	// <Ta>
	Sa_ta__sz__2D_4S
	// <targets>
	Sa_targets__op2_2_1__omitted_c_j_jc
	// <Tb>
	Sa_tb__Q__2H_4H
	// <Tb>
	Sa_tb__Q__4H_8H
	// <Tb>
	Sa_tb__Q__8B_16B
	// <Tb>
	Sa_tb__immh_Q__2S_4H_4S_8B_8H_16B_SEE_asimdimm
	// <Tb>
	Sa_tb__size_0__B_H
	// <Tb>
	Sa_tb__size_1__B_S
	// <Tb>
	Sa_tb__size_Q__1D_2D_8B_16B
	// <Tb>
	Sa_tb__size_Q__2S_4H_4S_8B_8H_16B
	// <Tb>
	Sa_tb__size_Q__2S_4H_4S_8H
	// <Tb>
	Sa_tb__size__B_D_H_S
	// <Tb>
	Sa_tb__size__B_H_S
	// <Tb>
	Sa_tb__size__D_H_S
	// <Tb>
	Sa_tb__sz_Q__2S_4H_4S_8H
	// <Tb>
	Sa_tb__sz_Q__2S_4S
	// <Tb>
	Sa_tb__sz__B_H
	// <Tb>
	Sa_tb__sz__D_S
	// <Tb>
	Sa_tb__tsize__D_S
	// <Tb>
	Sa_tb__tszh_tszl__B_H_S
	// <Tb>
	Sa_tb__tszh_tszl__D_H_S
	// <tlbi_op>
	Sa_tlbi_op__op1_CRn_CRm_op2
	// <tlbip_op>
	Sa_tlbip_op__op1_CRn_CRm_op2
	// <Ts>
	Sa_ts_1__imm5__B_H_S
	// <Ts>
	Sa_ts_1__imm5__D
	// <Ts>
	Sa_ts__imm5__B_D_H_S
	// <Ts>
	Sa_ts__imm5__B_H
	// <Ts>
	Sa_ts__imm5__B_H_S
	// <Ts>
	Sa_ts__size__H_S
	// <Ts>
	Sa_ts__sz__D_S
	// <uimm4>
	Sa_uimm4__uimm4
	// <uimm6>
	Sa_uimm6__uimm6
	// <uimm>
	Sa_uimm__imm8
	// <V>
	Sa_v
	// <V>
	Sa_v_1__sz__D_S
	// <V>
	Sa_v_1__sz__S
	// <V>
	Sa_v__imm5__B_D_H_S
	// <V>
	Sa_v__immh__B_D_H_S
	// <V>
	Sa_v__immh__D
	// <V>
	Sa_v__immh__D_H_S
	// <V>
	Sa_v__size__B_D_H_S
	// <V>
	Sa_v__size__B_H_S
	// <V>
	Sa_v__size__D
	// <V>
	Sa_v__size__D_H_S
	// <V>
	Sa_v__size__H_S
	// <V>
	Sa_v__sz__D_S
	// <V>
	Sa_v__sz__H
	// <Va>
	Sa_va__Ra
	// <Va>
	Sa_va__immh__D_H_S
	// <Va>
	Sa_va__size__D_H_S
	// <Va>
	Sa_va__size__D_S
	// <Va>
	Sa_va__sz__D
	// <Vb>
	Sa_vb__immh__B_H_S
	// <Vb>
	Sa_vb__size__B_H_S
	// <Vb>
	Sa_vb__size__H_S
	// <Vb>
	Sa_vb__sz__S
	// <Vd>
	Sa_vd__Rd
	// <Vd>
	Sa_vd__Vd
	// <vl>
	Sa_vl__vl__VLx2_VLx4
	// <Vm>
	Sa_vm_1__M_Rm
	// <Vm>
	Sa_vm__M_Rm
	// <Vm>
	Sa_vm__Rm_19_4
	// <Vm>
	Sa_vm__Rm_20_5
	// <Vm>
	Sa_vm__size_M_Rm
	// <Vn>
	Sa_vn_1__Rn
	// <Vn>
	Sa_vn__Rn
	// <Vn+1>
	Sa_vn_plus_1__Rn
	// <Vn+2>
	Sa_vn_plus_2__Rn
	// <Vn+3>
	Sa_vn_plus_3__Rn
	// <Vt2>
	Sa_vt2__Rt
	// <Vt3>
	Sa_vt3__Rt
	// <Vt4>
	Sa_vt4__Rt
	// <Vt>
	Sa_vt__Rt
	// <W(s+1)>
	Sa_w_s_plus_1
	// <W(t+1)>
	Sa_w_t_plus_1
	// <Wa>
	Sa_wa__Ra
	// <Wd>
	Sa_wd__Rd
	// <Wd|WSP>
	Sa_wd_wsp__Rd
	// <Wdn>
	Sa_wdn__Rdn
	// <width>
	Sa_width
	// <width>
	Sa_width_1
	// <Wm>
	Sa_wm_1__Rm
	// <Wm>
	Sa_wm__Rm
	// <Wn>
	Sa_wn_1__Rn_and_Rm
	// <Wn>
	Sa_wn__Rn
	// <Wn|WSP>
	Sa_wn_wsp__Rn
	// <Ws>
	Sa_ws__Rn_and_Rm
	// <Ws>
	Sa_ws__Rs
	// <Wt1>
	Sa_wt1__Rt
	// <Wt2>
	Sa_wt2__Rt2
	// <Wt>
	Sa_wt__Rt
	// <Wv>
	Sa_wv__Rv
	// <X(s+1)>
	Sa_x_s_plus_1
	// <X(t+1)>
	Sa_x_t_plus_1
	// <Xa>
	Sa_xa__Ra
	// <Xd>
	Sa_xd_1__Rd
	// <Xd>
	Sa_xd__Rd
	// <Xd>
	Sa_xd__Xd
	// <Xd|SP>
	Sa_xd_sp__Rd
	// <Xd|SP>
	Sa_xd_sp__Xd
	// <Xdn>
	Sa_xdn__Rdn
	// <Xm>
	Sa_xm_1__Rm
	// <Xm>
	Sa_xm__Rm
	// <Xm>
	Sa_xm__Xm
	// <Xm|SP>
	Sa_xm_sp__Rm
	// <Xm|SP>
	Sa_xm_sp__Xm
	// <Xn>
	Sa_xn_1__Rn
	// <Xn>
	Sa_xn_1__Rn_and_Rm
	// <Xn>
	Sa_xn_2__Rn
	// <Xn>
	Sa_xn__Rn
	// <Xn|SP>
	Sa_xn_sp__Rn
	// <Xn|SP>
	Sa_xn_sp__Xn
	// <Xs>
	Sa_xs_1__Rs
	// <Xs>
	Sa_xs__Rn_and_Rm
	// <Xs>
	Sa_xs__Rs
	// <Xt1>
	Sa_xt1__Rt
	// <Xt1>
	Sa_xt1__Xt
	// <Xt2>
	Sa_xt2__Rt
	// <Xt2>
	Sa_xt2__Rt2
	// <Xt2>
	Sa_xt2__Xt2
	// <Xt>
	Sa_xt_1__Rt
	// <Xt>
	Sa_xt__Rd
	// <Xt>
	Sa_xt__Rt
	// <Xt>
	Sa_xt__Xt
	// <Xt+1>
	Sa_xt_plus_1__Rt
	// <Xt|SP>
	Sa_xt_sp__Xt
	// <Za>
	Sa_za__Za
	// <ZAd>
	Sa_zad_1__ZAd
	// <ZAd>
	Sa_zad_2__ZAd
	// <ZAd>
	Sa_zad_3__ZAd
	// <ZAd>
	Sa_zad__ZAd
	// <ZAda>
	Sa_zada_1__ZAda
	// <ZAda>
	Sa_zada_2__ZAda
	// <ZAda>
	Sa_zada__ZAda
	// <ZAn>
	Sa_zan_1__ZAn
	// <ZAn>
	Sa_zan_2__ZAn
	// <ZAn>
	Sa_zan_3__ZAn
	// <ZAn>
	Sa_zan__ZAn
	// <ZAt>
	Sa_zat__ZAt
	// <Zd1>
	Sa_zd1_1__D_00_Zd
	// <Zd1>
	Sa_zd1_1__D_0_Zd
	// <Zd1>
	Sa_zd1_1__Zd
	// <Zd1>
	Sa_zd1__Zd_4_3
	// <Zd1>
	Sa_zd1__Zd_4_4
	// <Zd2>
	Sa_zd2_1__D_1_Zd
	// <Zd2>
	Sa_zd2__D_01_Zd
	// <Zd2>
	Sa_zd2__Zd
	// <Zd3>
	Sa_zd3__D_10_Zd
	// <Zd4>
	Sa_zd4_1__D_11_Zd
	// <Zd4>
	Sa_zd4__Zd
	// <Zd>
	Sa_zd__Zd
	// <Zda>
	Sa_zda__Zda
	// <Zdn1>
	Sa_zdn1_1__Zdn
	// <Zdn1>
	Sa_zdn1__Zdn
	// <Zdn2>
	Sa_zdn2__Zdn
	// <Zdn4>
	Sa_zdn4__Zdn
	// <Zdn>
	Sa_zdn__Zdn
	// <Zk>
	Sa_zk__Zk
	// <Zm1>
	Sa_zm1_1__Zm_20_3
	// <Zm1>
	Sa_zm1_1__Zm_9_3
	// <Zm1>
	Sa_zm1__Zm_20_4
	// <Zm1>
	Sa_zm1__Zm_9_4
	// <Zm2>
	Sa_zm2__Zm_20_4
	// <Zm2>
	Sa_zm2__Zm_9_4
	// <Zm4>
	Sa_zm4__Zm_20_3
	// <Zm4>
	Sa_zm4__Zm_9_3
	// <Zm>
	Sa_zm_1__Zm
	// <ZM>
	Sa_zm__M__M_Z
	// <Zm>
	Sa_zm__Zm_18_3
	// <Zm>
	Sa_zm__Zm_19_4
	// <Zm>
	Sa_zm__Zm_20_5
	// <Zm>
	Sa_zm__Zm_9_5
	// <Zn1>
	Sa_zn1_1__Zn
	// <Zn1>
	Sa_zn1__Zn_9_3
	// <Zn1>
	Sa_zn1__Zn_9_4
	// <Zn1>
	Sa_zn1__Zn_9_5
	// <Zn2>
	Sa_zn2__Zn_9_4
	// <Zn2>
	Sa_zn2__Zn_9_5
	// <Zn4>
	Sa_zn4__Zn_9_3
	// <Zn4>
	Sa_zn4__Zn_9_5
	// <Zn>
	Sa_zn__Zn
	// <Zt1>
	Sa_zt1_1__T_00_Zt
	// <Zt1>
	Sa_zt1_1__Zt
	// <Zt1>
	Sa_zt1__T_0_Zt
	// <Zt1>
	Sa_zt1__Zt_4_4
	// <Zt1>
	Sa_zt1__Zt_4_5
	// <Zt2>
	Sa_zt2_1__T_01_Zt
	// <Zt2>
	Sa_zt2__T_1_Zt
	// <Zt2>
	Sa_zt2__Zt_4_4
	// <Zt2>
	Sa_zt2__Zt_4_5
	// <Zt3>
	Sa_zt3__T_10_Zt
	// <Zt3>
	Sa_zt3__Zt
	// <Zt4>
	Sa_zt4__T_11_Zt
	// <Zt4>
	Sa_zt4__Zt_4_3
	// <Zt4>
	Sa_zt4__Zt_4_5
	// <Zt>
	Sa_zt__Zt
)
