TimeQuest Timing Analyzer report for test
Thu Jul 08 20:33:12 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'n_divider:b2v_inst3|opt'
 13. Slow 1200mV 85C Model Setup: 'Tclk'
 14. Slow 1200mV 85C Model Hold: 'n_divider:b2v_inst3|opt'
 15. Slow 1200mV 85C Model Hold: 'Tclk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Tclk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'n_divider:b2v_inst3|opt'
 30. Slow 1200mV 0C Model Setup: 'Tclk'
 31. Slow 1200mV 0C Model Hold: 'n_divider:b2v_inst3|opt'
 32. Slow 1200mV 0C Model Hold: 'Tclk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'Tclk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'n_divider:b2v_inst3|opt'
 46. Fast 1200mV 0C Model Setup: 'Tclk'
 47. Fast 1200mV 0C Model Hold: 'n_divider:b2v_inst3|opt'
 48. Fast 1200mV 0C Model Hold: 'Tclk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Tclk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; test                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10E22C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; n_divider:b2v_inst3|opt ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { n_divider:b2v_inst3|opt } ;
; Tclk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tclk }                    ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 204.04 MHz ; 204.04 MHz      ; n_divider:b2v_inst3|opt ;                                                               ;
; 401.93 MHz ; 250.0 MHz       ; Tclk                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; n_divider:b2v_inst3|opt ; -3.901 ; -36.841       ;
; Tclk                    ; -1.488 ; -11.148       ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; n_divider:b2v_inst3|opt ; 0.427 ; 0.000         ;
; Tclk                    ; 0.471 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; n_divider:b2v_inst3|opt ; -3.201 ; -29.161        ;
; Tclk                    ; -3.000 ; -17.870        ;
+-------------------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                    ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.901 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.822      ;
; -3.897 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.818      ;
; -3.894 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.814      ;
; -3.892 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.812      ;
; -3.861 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.781      ;
; -3.857 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.777      ;
; -3.854 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.773      ;
; -3.852 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.771      ;
; -3.811 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.731      ;
; -3.807 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.727      ;
; -3.766 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.685      ;
; -3.760 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.680      ;
; -3.759 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.679      ;
; -3.752 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.672      ;
; -3.720 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.639      ;
; -3.719 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.638      ;
; -3.712 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.631      ;
; -3.694 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.615      ;
; -3.690 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.611      ;
; -3.672 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.591      ;
; -3.670 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.589      ;
; -3.669 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.588      ;
; -3.662 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.581      ;
; -3.653 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.573      ;
; -3.649 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.569      ;
; -3.641 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.562      ;
; -3.637 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.558      ;
; -3.634 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.554      ;
; -3.632 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.552      ;
; -3.621 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.541      ;
; -3.584 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.503      ;
; -3.561 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.481      ;
; -3.557 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.477      ;
; -3.555 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.475      ;
; -3.553 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.473      ;
; -3.552 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.472      ;
; -3.545 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.465      ;
; -3.516 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.437      ;
; -3.514 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.433      ;
; -3.512 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.433      ;
; -3.512 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.431      ;
; -3.512 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.431      ;
; -3.511 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.430      ;
; -3.510 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.429      ;
; -3.504 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.423      ;
; -3.500 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.420      ;
; -3.499 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.419      ;
; -3.492 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.412      ;
; -3.456 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.377      ;
; -3.452 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 4.373      ;
; -3.420 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.339      ;
; -3.419 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.338      ;
; -3.412 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.082     ; 4.331      ;
; -3.377 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.297      ;
; -3.376 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.296      ;
; -3.375 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.295      ;
; -3.374 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.294      ;
; -3.369 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.393      ; 4.763      ;
; -3.367 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.287      ;
; -3.329 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.392      ; 4.722      ;
; -3.317 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.237      ;
; -3.316 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.236      ;
; -3.315 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.235      ;
; -3.314 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.234      ;
; -3.307 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 4.227      ;
; -3.196 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.392      ; 4.589      ;
; -3.109 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.393      ; 4.503      ;
; -3.079 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.393      ; 4.473      ;
; -3.038 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.392      ; 4.431      ;
; -2.989 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.574     ; 3.416      ;
; -2.987 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.392      ; 4.380      ;
; -2.985 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.574     ; 3.412      ;
; -2.929 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.393      ; 4.323      ;
; -2.901 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.393      ; 4.295      ;
; -2.850 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.575     ; 3.276      ;
; -2.849 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.575     ; 3.275      ;
; -2.848 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.575     ; 3.274      ;
; -2.847 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.575     ; 3.273      ;
; -2.840 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.575     ; 3.266      ;
; -2.374 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.101     ; 3.274      ;
; -1.427 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 2.347      ;
; -1.396 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 2.317      ;
; -1.186 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 2.107      ;
; -1.177 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 2.098      ;
; -1.168 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 2.089      ;
; -1.137 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 2.057      ;
; -1.120 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.323      ; 2.491      ;
; -1.067 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.080     ; 1.988      ;
; -0.926 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 1.846      ;
; -0.908 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.081     ; 1.828      ;
; -0.830 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.322      ; 2.200      ;
; -0.791 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.320      ; 2.159      ;
; -0.725 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.174     ; 1.599      ;
; -0.712 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.172     ; 1.588      ;
; -0.699 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.321      ; 2.068      ;
; -0.686 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.321      ; 2.055      ;
; -0.678 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.321      ; 2.047      ;
; -0.672 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.322      ; 2.042      ;
; -0.670 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.574     ; 1.097      ;
; -0.661 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.323      ; 2.032      ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Tclk'                                                                                                        ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.488 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.408      ;
; -1.359 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.279      ;
; -1.325 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.245      ;
; -1.295 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.215      ;
; -1.253 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.173      ;
; -1.251 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.171      ;
; -1.226 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.146      ;
; -1.213 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.133      ;
; -1.183 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.103      ;
; -1.179 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.099      ;
; -1.153 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.073      ;
; -1.149 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.069      ;
; -1.110 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.030      ;
; -1.107 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.027      ;
; -1.097 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.017      ;
; -1.080 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 2.000      ;
; -1.067 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.987      ;
; -1.062 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.982      ;
; -1.061 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.981      ;
; -1.037 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.957      ;
; -1.033 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.953      ;
; -1.033 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.953      ;
; -1.007 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.927      ;
; -1.003 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.923      ;
; -1.003 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.923      ;
; -0.997 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.391      ;
; -0.961 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.881      ;
; -0.951 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.871      ;
; -0.935 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.855      ;
; -0.934 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.854      ;
; -0.925 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.319      ;
; -0.916 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.836      ;
; -0.915 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.835      ;
; -0.903 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.574     ; 1.330      ;
; -0.901 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.574     ; 1.328      ;
; -0.901 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.821      ;
; -0.892 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.812      ;
; -0.855 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.249      ;
; -0.769 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.163      ;
; -0.756 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.676      ;
; -0.754 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.674      ;
; -0.747 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.667      ;
; -0.745 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.665      ;
; -0.726 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.646      ;
; -0.705 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.099      ;
; -0.693 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.613      ;
; -0.607 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 2.001      ;
; -0.557 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.477      ;
; -0.556 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 1.950      ;
; -0.546 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.466      ;
; -0.544 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.464      ;
; -0.463 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.393      ; 1.857      ;
; -0.377 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.297      ;
; -0.366 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.286      ;
; -0.352 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.272      ;
; -0.350 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.270      ;
; -0.338 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.258      ;
; -0.335 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.255      ;
; -0.332 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.252      ;
; -0.312 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.081     ; 1.232      ;
; -0.002 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; -0.100     ; 0.903      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                    ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.427 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.163      ;
; 0.458 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.193      ;
; 0.465 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.201      ;
; 0.478 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.214      ;
; 0.491 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.226      ;
; 0.529 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.264      ;
; 0.540 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.480      ; 1.274      ;
; 0.640 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.376      ;
; 0.670 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.406      ;
; 0.679 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.483      ; 1.416      ;
; 0.708 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.444      ;
; 0.715 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.451      ;
; 0.741 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.477      ;
; 0.784 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.077      ;
; 0.791 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.526      ;
; 0.804 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.540      ;
; 0.815 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.550      ;
; 0.820 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.480      ; 1.554      ;
; 0.824 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.559      ;
; 0.830 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.480      ; 1.564      ;
; 0.868 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.480      ; 1.602      ;
; 0.893 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.483      ; 1.630      ;
; 0.942 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.008      ; 1.204      ;
; 0.962 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.256      ;
; 0.965 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.258      ;
; 0.996 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.732      ;
; 1.005 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.741      ;
; 1.017 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.752      ;
; 1.018 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.753      ;
; 1.018 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.312      ;
; 1.063 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.799      ;
; 1.077 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.370      ;
; 1.078 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.483      ; 1.815      ;
; 1.102 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.009      ; 1.365      ;
; 1.109 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.845      ;
; 1.171 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.906      ;
; 1.176 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 1.912      ;
; 1.187 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.922      ;
; 1.201 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 1.936      ;
; 1.203 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.483      ; 1.940      ;
; 1.216 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.392     ; 1.036      ;
; 1.229 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.008      ; 1.491      ;
; 1.242 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.007      ; 1.503      ;
; 1.292 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.585      ;
; 1.317 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.481      ; 2.052      ;
; 1.351 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.645      ;
; 1.364 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.482      ; 2.100      ;
; 1.407 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.700      ;
; 1.428 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.721      ;
; 1.433 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.726      ;
; 1.437 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 1.730      ;
; 1.558 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.852      ;
; 1.572 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.101      ; 1.885      ;
; 1.616 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.483      ; 2.353      ;
; 1.642 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.936      ;
; 1.652 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 1.946      ;
; 1.700 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.575      ; 2.487      ;
; 1.770 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.575      ; 2.557      ;
; 1.790 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.574      ; 2.576      ;
; 1.798 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.091      ;
; 1.804 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.097      ;
; 1.808 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.574      ; 2.594      ;
; 1.822 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.115      ;
; 1.886 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 2.180      ;
; 1.904 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.575      ; 2.691      ;
; 1.919 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.212      ;
; 1.926 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.575      ; 2.713      ;
; 1.934 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.227      ;
; 1.945 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.574      ; 2.731      ;
; 1.955 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.247      ;
; 1.964 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.257      ;
; 1.973 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.265      ;
; 1.996 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.289      ;
; 2.003 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.296      ;
; 2.024 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.317      ;
; 2.035 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 2.329      ;
; 2.096 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.389      ;
; 2.110 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.402      ;
; 2.137 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.574      ; 2.923      ;
; 2.155 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.082      ; 2.449      ;
; 2.176 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.575      ; 2.963      ;
; 2.254 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.546      ;
; 2.272 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.564      ;
; 2.282 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.574      ;
; 2.300 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.592      ;
; 2.302 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.594      ;
; 2.341 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.634      ;
; 2.348 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.641      ;
; 2.367 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.660      ;
; 2.381 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.673      ;
; 2.396 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.689      ;
; 2.399 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.691      ;
; 2.409 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.701      ;
; 2.418 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.711      ;
; 2.437 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.729      ;
; 2.449 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.742      ;
; 2.494 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.081      ; 2.787      ;
; 2.536 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.828      ;
; 2.596 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.080      ; 2.888      ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Tclk'                                                                                                        ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.471 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.100      ; 0.783      ;
; 0.606 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.392      ;
; 0.624 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.410      ;
; 0.744 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.532      ;
; 0.747 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.041      ;
; 0.765 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.551      ;
; 0.766 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.059      ;
; 0.772 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.067      ;
; 0.805 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.098      ;
; 0.887 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.673      ;
; 0.923 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.709      ;
; 1.023 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.316      ;
; 1.028 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.814      ;
; 1.052 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.345      ;
; 1.052 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.574      ; 1.838      ;
; 1.061 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.354      ;
; 1.099 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.402      ;
; 1.118 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.420      ;
; 1.136 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.429      ;
; 1.203 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.496      ;
; 1.208 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.501      ;
; 1.230 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.525      ;
; 1.240 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.534      ;
; 1.249 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.549      ;
; 1.265 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.560      ;
; 1.269 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.562      ;
; 1.269 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.562      ;
; 1.276 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.569      ;
; 1.286 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.579      ;
; 1.357 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; -0.393     ; 1.176      ;
; 1.371 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.665      ;
; 1.381 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.674      ;
; 1.386 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; -0.393     ; 1.205      ;
; 1.396 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.689      ;
; 1.405 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.698      ;
; 1.407 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.700      ;
; 1.419 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.712      ;
; 1.512 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.805      ;
; 1.536 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.829      ;
; 1.566 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.859      ;
; 1.608 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 1.901      ;
; 1.759 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.081      ; 2.052      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.170  ; 0.405        ; 0.235          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.340  ; 0.575        ; 0.235          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.341  ; 0.576        ; 0.235          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.341  ; 0.576        ; 0.235          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.341  ; 0.576        ; 0.235          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Tclk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Tclk  ; Rise       ; Tclk                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; 2.206 ; 2.402 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; 1.496 ; 1.773 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; 2.206 ; 2.402 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; -0.996 ; -1.262 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; -0.996 ; -1.262 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; -1.346 ; -1.569 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 6.545  ; 6.459  ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 11.977 ; 11.814 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 11.257 ; 11.049 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 11.693 ; 11.473 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 11.931 ; 11.814 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 11.977 ; 11.721 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 10.616 ; 10.448 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 10.811 ; 10.668 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 10.922 ; 10.691 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 11.118 ; 10.860 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 6.294  ; 6.209  ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 10.212 ; 10.048 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 10.820 ; 10.619 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 11.239 ; 11.025 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 11.471 ; 11.359 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 11.516 ; 11.270 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 10.212 ; 10.048 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 10.399 ; 10.259 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 10.505 ; 10.281 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 10.693 ; 10.444 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                      ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 221.83 MHz ; 221.83 MHz      ; n_divider:b2v_inst3|opt ;                                                               ;
; 437.45 MHz ; 250.0 MHz       ; Tclk                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; n_divider:b2v_inst3|opt ; -3.508 ; -32.864       ;
; Tclk                    ; -1.286 ; -9.111        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; n_divider:b2v_inst3|opt ; 0.399 ; 0.000         ;
; Tclk                    ; 0.434 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; n_divider:b2v_inst3|opt ; -3.201 ; -29.161       ;
; Tclk                    ; -3.000 ; -17.870       ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                     ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.508 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.438      ;
; -3.484 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.415      ;
; -3.481 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.412      ;
; -3.473 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.402      ;
; -3.449 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.379      ;
; -3.446 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.376      ;
; -3.439 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.369      ;
; -3.404 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.333      ;
; -3.363 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.293      ;
; -3.362 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.292      ;
; -3.359 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.289      ;
; -3.356 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.286      ;
; -3.355 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.285      ;
; -3.334 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.263      ;
; -3.328 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.257      ;
; -3.327 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.256      ;
; -3.320 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.249      ;
; -3.289 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.219      ;
; -3.265 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.196      ;
; -3.262 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.193      ;
; -3.260 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.191      ;
; -3.257 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.188      ;
; -3.240 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.169      ;
; -3.238 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.167      ;
; -3.237 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.166      ;
; -3.230 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.159      ;
; -3.221 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.151      ;
; -3.220 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.150      ;
; -3.218 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.148      ;
; -3.217 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.147      ;
; -3.184 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.113      ;
; -3.146 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.075      ;
; -3.144 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.074      ;
; -3.143 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.073      ;
; -3.141 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.071      ;
; -3.139 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.069      ;
; -3.138 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.068      ;
; -3.136 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.066      ;
; -3.136 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.066      ;
; -3.133 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.063      ;
; -3.131 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 4.061      ;
; -3.109 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.040      ;
; -3.106 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.037      ;
; -3.106 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.037      ;
; -3.103 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 4.034      ;
; -3.102 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.031      ;
; -3.100 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.029      ;
; -3.099 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.028      ;
; -3.092 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.021      ;
; -3.077 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 4.006      ;
; -3.015 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 3.944      ;
; -3.014 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 3.943      ;
; -3.007 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.073     ; 3.936      ;
; -2.990 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.920      ;
; -2.989 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.919      ;
; -2.988 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.918      ;
; -2.987 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.917      ;
; -2.987 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.917      ;
; -2.986 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.916      ;
; -2.985 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.915      ;
; -2.984 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.914      ;
; -2.980 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.910      ;
; -2.977 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 3.907      ;
; -2.946 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.373      ; 4.321      ;
; -2.911 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.372      ; 4.285      ;
; -2.793 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.372      ; 4.167      ;
; -2.727 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.373      ; 4.102      ;
; -2.695 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.535     ; 3.162      ;
; -2.694 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.373      ; 4.069      ;
; -2.692 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.535     ; 3.159      ;
; -2.655 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.372      ; 4.029      ;
; -2.584 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.372      ; 3.958      ;
; -2.576 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.536     ; 3.042      ;
; -2.575 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.536     ; 3.041      ;
; -2.574 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.536     ; 3.040      ;
; -2.573 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.536     ; 3.039      ;
; -2.569 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.373      ; 3.944      ;
; -2.566 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.536     ; 3.032      ;
; -2.540 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.373      ; 3.915      ;
; -2.129 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.091     ; 3.040      ;
; -1.294 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 2.224      ;
; -1.220 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 2.151      ;
; -1.047 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.287      ; 2.373      ;
; -1.005 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 1.936      ;
; -0.985 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 1.916      ;
; -0.970 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 1.900      ;
; -0.968 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 1.899      ;
; -0.892 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.071     ; 1.823      ;
; -0.772 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.284      ; 2.095      ;
; -0.757 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 1.687      ;
; -0.745 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.072     ; 1.675      ;
; -0.735 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.283      ; 2.057      ;
; -0.669 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.181     ; 1.527      ;
; -0.657 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.180     ; 1.516      ;
; -0.656 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.283      ; 1.978      ;
; -0.644 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.283      ; 1.966      ;
; -0.632 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.283      ; 1.954      ;
; -0.627 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.286      ; 1.952      ;
; -0.579 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.284      ; 1.902      ;
; -0.577 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.287      ; 1.903      ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Tclk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.286 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 2.216      ;
; -1.131 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 2.061      ;
; -1.080 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 2.010      ;
; -1.078 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 2.008      ;
; -1.039 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.969      ;
; -1.014 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.944      ;
; -1.014 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.944      ;
; -1.005 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.935      ;
; -0.956 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.886      ;
; -0.956 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.886      ;
; -0.952 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.882      ;
; -0.917 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.847      ;
; -0.913 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.843      ;
; -0.888 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.818      ;
; -0.888 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.818      ;
; -0.880 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.810      ;
; -0.879 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.809      ;
; -0.878 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.808      ;
; -0.873 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.803      ;
; -0.830 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.760      ;
; -0.827 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.757      ;
; -0.826 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.756      ;
; -0.791 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.721      ;
; -0.788 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.718      ;
; -0.787 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.717      ;
; -0.764 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.539     ; 1.227      ;
; -0.762 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.692      ;
; -0.762 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.692      ;
; -0.756 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 2.134      ;
; -0.755 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.539     ; 1.218      ;
; -0.752 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.682      ;
; -0.747 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.677      ;
; -0.747 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.677      ;
; -0.738 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.668      ;
; -0.738 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.668      ;
; -0.729 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.659      ;
; -0.692 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 2.070      ;
; -0.634 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 2.012      ;
; -0.600 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.530      ;
; -0.592 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.522      ;
; -0.591 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.521      ;
; -0.584 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.514      ;
; -0.583 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.513      ;
; -0.560 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.490      ;
; -0.556 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 1.934      ;
; -0.505 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 1.883      ;
; -0.430 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.360      ;
; -0.425 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.355      ;
; -0.416 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 1.794      ;
; -0.416 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.346      ;
; -0.375 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 1.753      ;
; -0.290 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.376      ; 1.668      ;
; -0.242 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.172      ;
; -0.232 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.162      ;
; -0.218 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.148      ;
; -0.218 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.148      ;
; -0.207 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.137      ;
; -0.206 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.136      ;
; -0.202 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.132      ;
; -0.183 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.072     ; 1.113      ;
; 0.089  ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; -0.091     ; 0.822      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                     ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.399 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.427      ; 1.056      ;
; 0.417 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 0.684      ;
; 0.438 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.092      ;
; 0.448 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.102      ;
; 0.455 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.425      ; 1.110      ;
; 0.469 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.123      ;
; 0.497 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.150      ;
; 0.509 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.422      ; 1.161      ;
; 0.621 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.428      ; 1.279      ;
; 0.638 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.425      ; 1.293      ;
; 0.662 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.427      ; 1.319      ;
; 0.675 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.425      ; 1.330      ;
; 0.688 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.427      ; 1.345      ;
; 0.695 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.425      ; 1.350      ;
; 0.727 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 0.994      ;
; 0.736 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.389      ;
; 0.738 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.392      ;
; 0.751 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.404      ;
; 0.762 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.422      ; 1.414      ;
; 0.763 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.416      ;
; 0.774 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.422      ; 1.426      ;
; 0.804 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.422      ; 1.456      ;
; 0.821 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.428      ; 1.479      ;
; 0.859 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.126      ;
; 0.891 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.020     ; 1.101      ;
; 0.908 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.176      ;
; 0.911 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.179      ;
; 0.935 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.589      ;
; 0.937 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.591      ;
; 0.951 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.604      ;
; 0.955 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.608      ;
; 0.970 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.624      ;
; 0.983 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.428      ; 1.641      ;
; 0.989 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.256      ;
; 1.012 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.425      ; 1.667      ;
; 1.020 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.017     ; 1.233      ;
; 1.079 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.427      ; 1.736      ;
; 1.081 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.734      ;
; 1.090 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.743      ;
; 1.102 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.756      ;
; 1.105 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.372     ; 0.928      ;
; 1.130 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.428      ; 1.788      ;
; 1.141 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.021     ; 1.350      ;
; 1.154 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.022     ; 1.362      ;
; 1.155 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.422      ;
; 1.213 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.423      ; 1.866      ;
; 1.215 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.483      ;
; 1.254 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.424      ; 1.908      ;
; 1.302 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.569      ;
; 1.319 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.586      ;
; 1.333 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.600      ;
; 1.341 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.608      ;
; 1.397 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.091      ; 1.683      ;
; 1.434 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.702      ;
; 1.472 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.428      ; 2.130      ;
; 1.514 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.782      ;
; 1.535 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.803      ;
; 1.538 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.536      ; 2.269      ;
; 1.586 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.535      ; 2.316      ;
; 1.595 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.536      ; 2.326      ;
; 1.605 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.535      ; 2.335      ;
; 1.619 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.886      ;
; 1.637 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.904      ;
; 1.663 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.930      ;
; 1.687 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.536      ; 2.418      ;
; 1.713 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 1.981      ;
; 1.716 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 1.983      ;
; 1.722 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.535      ; 2.452      ;
; 1.722 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.536      ; 2.453      ;
; 1.754 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.021      ;
; 1.764 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.030      ;
; 1.765 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.032      ;
; 1.783 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.049      ;
; 1.786 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.053      ;
; 1.809 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.076      ;
; 1.860 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.127      ;
; 1.891 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.158      ;
; 1.894 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 2.162      ;
; 1.900 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.166      ;
; 1.919 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.535      ; 2.649      ;
; 1.951 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.073      ; 2.219      ;
; 1.953 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.536      ; 2.684      ;
; 2.037 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.303      ;
; 2.056 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.322      ;
; 2.058 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.324      ;
; 2.077 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.343      ;
; 2.091 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.358      ;
; 2.097 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.363      ;
; 2.113 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.380      ;
; 2.131 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.398      ;
; 2.142 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.408      ;
; 2.159 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.426      ;
; 2.161 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.427      ;
; 2.173 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.439      ;
; 2.183 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.450      ;
; 2.194 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.460      ;
; 2.194 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.461      ;
; 2.218 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.072      ; 2.485      ;
; 2.278 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.544      ;
; 2.310 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.071      ; 2.576      ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Tclk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.091      ; 0.720      ;
; 0.547 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.281      ;
; 0.565 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.299      ;
; 0.670 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.404      ;
; 0.687 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.421      ;
; 0.692 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.965      ;
; 0.713 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.980      ;
; 0.726 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.993      ;
; 0.728 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 0.995      ;
; 0.751 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.018      ;
; 0.797 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.531      ;
; 0.824 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.558      ;
; 0.915 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.649      ;
; 0.938 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.539      ; 1.672      ;
; 0.939 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.206      ;
; 0.970 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.237      ;
; 0.974 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.241      ;
; 1.015 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.284      ;
; 1.020 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.287      ;
; 1.031 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.299      ;
; 1.039 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.306      ;
; 1.047 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.314      ;
; 1.102 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.369      ;
; 1.105 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.372      ;
; 1.112 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.379      ;
; 1.112 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.379      ;
; 1.118 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.385      ;
; 1.138 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.406      ;
; 1.142 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.409      ;
; 1.146 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.413      ;
; 1.146 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.413      ;
; 1.146 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.413      ;
; 1.153 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.420      ;
; 1.161 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.428      ;
; 1.169 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.436      ;
; 1.169 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.436      ;
; 1.177 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.444      ;
; 1.202 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.469      ;
; 1.234 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.501      ;
; 1.240 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.507      ;
; 1.256 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; -0.376     ; 1.075      ;
; 1.260 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.527      ;
; 1.268 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.535      ;
; 1.275 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.542      ;
; 1.283 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.550      ;
; 1.287 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; -0.376     ; 1.106      ;
; 1.311 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.578      ;
; 1.356 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.623      ;
; 1.390 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.657      ;
; 1.439 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.706      ;
; 1.462 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.729      ;
; 1.601 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.072      ; 1.868      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.173  ; 0.403        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.174  ; 0.404        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.174  ; 0.404        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.353  ; 0.583        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Tclk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Tclk  ; Rise       ; Tclk                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; 1.996 ; 2.058 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; 1.326 ; 1.489 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; 1.996 ; 2.058 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; -0.871 ; -1.033 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; -0.871 ; -1.033 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; -1.207 ; -1.315 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 5.928  ; 5.805  ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 10.963 ; 10.619 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 10.250 ; 9.942  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 10.667 ; 10.327 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 10.911 ; 10.619 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 10.963 ; 10.544 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 9.634  ; 9.412  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 9.805  ; 9.619  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 9.938  ; 9.633  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 10.130 ; 9.780  ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 5.680  ; 5.560  ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 9.245  ; 9.030  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 9.834  ; 9.537  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 10.235 ; 9.907  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 10.473 ; 10.191 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 10.522 ; 10.119 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 9.245  ; 9.030  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 9.410  ; 9.229  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 9.537  ; 9.243  ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 9.722  ; 9.384  ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; n_divider:b2v_inst3|opt ; -1.102 ; -8.466        ;
; Tclk                    ; -0.052 ; -0.090        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; n_divider:b2v_inst3|opt ; 0.135 ; 0.000         ;
; Tclk                    ; 0.188 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; Tclk                    ; -3.000 ; -13.675       ;
; n_divider:b2v_inst3|opt ; -1.000 ; -15.000       ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                     ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.102 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 2.053      ;
; -1.098 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 2.049      ;
; -1.085 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 2.038      ;
; -1.084 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 2.033      ;
; -1.081 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 2.034      ;
; -1.080 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 2.029      ;
; -1.066 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 2.017      ;
; -1.062 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 2.013      ;
; -1.043 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.994      ;
; -1.039 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.990      ;
; -1.036 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.985      ;
; -1.032 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.981      ;
; -1.016 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.967      ;
; -1.016 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.967      ;
; -1.013 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.964      ;
; -0.997 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.946      ;
; -0.995 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.944      ;
; -0.991 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.944      ;
; -0.987 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.940      ;
; -0.974 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.923      ;
; -0.974 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.923      ;
; -0.972 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.923      ;
; -0.970 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.921      ;
; -0.968 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.919      ;
; -0.966 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.917      ;
; -0.966 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.915      ;
; -0.965 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.914      ;
; -0.961 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.910      ;
; -0.961 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.912      ;
; -0.954 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.903      ;
; -0.953 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.906      ;
; -0.950 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.899      ;
; -0.949 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.902      ;
; -0.929 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.880      ;
; -0.925 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.876      ;
; -0.924 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.875      ;
; -0.922 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.873      ;
; -0.914 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.867      ;
; -0.914 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.865      ;
; -0.910 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.863      ;
; -0.903 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.852      ;
; -0.895 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.844      ;
; -0.884 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.837      ;
; -0.884 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.835      ;
; -0.880 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.833      ;
; -0.879 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.156      ; 2.022      ;
; -0.876 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.827      ;
; -0.865 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.814      ;
; -0.861 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.154      ; 2.002      ;
; -0.860 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.809      ;
; -0.860 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.038     ; 1.809      ;
; -0.847 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.798      ;
; -0.846 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.797      ;
; -0.845 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.796      ;
; -0.845 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.796      ;
; -0.837 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.788      ;
; -0.817 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.768      ;
; -0.816 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.767      ;
; -0.815 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.766      ;
; -0.815 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.766      ;
; -0.813 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.154      ; 1.954      ;
; -0.807 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.758      ;
; -0.753 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.156      ; 1.896      ;
; -0.747 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.156      ; 1.890      ;
; -0.742 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.154      ; 1.883      ;
; -0.731 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.154      ; 1.872      ;
; -0.678 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.234     ; 1.431      ;
; -0.674 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.234     ; 1.427      ;
; -0.666 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.156      ; 1.809      ;
; -0.654 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.156      ; 1.797      ;
; -0.611 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.236     ; 1.362      ;
; -0.610 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.236     ; 1.361      ;
; -0.609 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.236     ; 1.360      ;
; -0.609 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.236     ; 1.360      ;
; -0.601 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.236     ; 1.352      ;
; -0.418 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.044     ; 1.361      ;
; -0.127 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 1.080      ;
; -0.061 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 1.012      ;
; -0.049 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.148      ; 1.206      ;
; 0.025  ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 0.928      ;
; 0.029  ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 0.924      ;
; 0.082  ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.146      ; 1.073      ;
; 0.086  ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 0.867      ;
; 0.100  ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.145      ; 1.054      ;
; 0.107  ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.034     ; 0.846      ;
; 0.125  ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.148      ; 1.032      ;
; 0.125  ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 0.826      ;
; 0.165  ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 0.786      ;
; 0.176  ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.145      ; 0.978      ;
; 0.180  ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.036     ; 0.771      ;
; 0.185  ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.146      ; 0.970      ;
; 0.186  ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.144      ; 0.967      ;
; 0.188  ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.144      ; 0.965      ;
; 0.224  ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.055     ; 0.730      ;
; 0.237  ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; -0.054     ; 0.718      ;
; 0.242  ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 1.000        ; 0.147      ; 0.914      ;
+--------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Tclk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.052 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 1.002      ;
; -0.021 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.971      ;
; -0.017 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.967      ;
; -0.010 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.960      ;
; 0.025  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.925      ;
; 0.036  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.914      ;
; 0.047  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.903      ;
; 0.047  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.903      ;
; 0.051  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.899      ;
; 0.051  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.899      ;
; 0.056  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.894      ;
; 0.058  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.892      ;
; 0.093  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.857      ;
; 0.094  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.856      ;
; 0.107  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 1.035      ;
; 0.115  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.835      ;
; 0.115  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.835      ;
; 0.117  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.833      ;
; 0.119  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.831      ;
; 0.119  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.831      ;
; 0.119  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.831      ;
; 0.120  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.830      ;
; 0.123  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.827      ;
; 0.124  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.826      ;
; 0.126  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.824      ;
; 0.131  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.819      ;
; 0.149  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.993      ;
; 0.161  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.789      ;
; 0.162  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.788      ;
; 0.169  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.781      ;
; 0.175  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.967      ;
; 0.184  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.766      ;
; 0.192  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.758      ;
; 0.198  ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.236     ; 0.553      ;
; 0.199  ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.751      ;
; 0.199  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.751      ;
; 0.201  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.749      ;
; 0.212  ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.236     ; 0.539      ;
; 0.218  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.924      ;
; 0.242  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.708      ;
; 0.247  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.895      ;
; 0.248  ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.702      ;
; 0.256  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.694      ;
; 0.262  ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.688      ;
; 0.268  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.682      ;
; 0.293  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.849      ;
; 0.295  ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.655      ;
; 0.315  ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.827      ;
; 0.344  ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.606      ;
; 0.349  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.601      ;
; 0.358  ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.592      ;
; 0.360  ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; 0.155      ; 0.782      ;
; 0.396  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.554      ;
; 0.398  ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.552      ;
; 0.404  ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.546      ;
; 0.405  ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.545      ;
; 0.412  ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.538      ;
; 0.415  ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.535      ;
; 0.415  ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.535      ;
; 0.426  ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 1.000        ; -0.037     ; 0.524      ;
; 0.567  ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 1.000        ; -0.044     ; 0.376      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'n_divider:b2v_inst3|opt'                                                                                                                                                                                     ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.135 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.465      ;
; 0.160 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.489      ;
; 0.165 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.494      ;
; 0.165 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.496      ;
; 0.168 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.497      ;
; 0.179 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.508      ;
; 0.188 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.224      ; 0.516      ;
; 0.194 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[0]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.314      ;
; 0.242 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.228      ; 0.574      ;
; 0.268 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.599      ;
; 0.275 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.605      ;
; 0.280 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.611      ;
; 0.285 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.615      ;
; 0.291 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.622      ;
; 0.292 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.623      ;
; 0.302 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.632      ;
; 0.307 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.637      ;
; 0.316 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.436      ;
; 0.321 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.224      ; 0.649      ;
; 0.324 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.653      ;
; 0.328 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.224      ; 0.656      ;
; 0.346 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.224      ; 0.674      ;
; 0.349 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.035      ; 0.488      ;
; 0.355 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.228      ; 0.687      ;
; 0.372 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.494      ;
; 0.377 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.497      ;
; 0.395 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[1]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.517      ;
; 0.402 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.733      ;
; 0.403 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.734      ;
; 0.412 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.552      ;
; 0.414 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.745      ;
; 0.414 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.744      ;
; 0.415 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.745      ;
; 0.428 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.228      ; 0.760      ;
; 0.437 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.768      ;
; 0.455 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.575      ;
; 0.466 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.035      ; 0.605      ;
; 0.470 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; -0.154     ; 0.400      ;
; 0.475 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 0.613      ;
; 0.483 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.812      ;
; 0.485 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.814      ;
; 0.490 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.820      ;
; 0.496 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.225      ; 0.825      ;
; 0.518 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.228      ; 0.850      ;
; 0.530 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.650      ;
; 0.546 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[2]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.669      ;
; 0.555 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.226      ; 0.885      ;
; 0.559 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.227      ; 0.890      ;
; 0.575 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.695      ;
; 0.579 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.699      ;
; 0.595 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.715      ;
; 0.601 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.723      ;
; 0.617 ; romtatal:b2v_inst|count[9] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.044      ; 0.745      ;
; 0.640 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.762      ;
; 0.644 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.766      ;
; 0.667 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.236      ; 0.987      ;
; 0.677 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.228      ; 1.009      ;
; 0.695 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.236      ; 1.015      ;
; 0.721 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.841      ;
; 0.731 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.851      ;
; 0.735 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.234      ; 1.053      ;
; 0.737 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.857      ;
; 0.749 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.236      ; 1.069      ;
; 0.751 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.234      ; 1.069      ;
; 0.759 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.879      ;
; 0.766 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.236      ; 1.086      ;
; 0.768 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|cout                                                                                 ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.890      ;
; 0.773 ; romtatal:b2v_inst|count[8] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.893      ;
; 0.785 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 0.903      ;
; 0.793 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.913      ;
; 0.794 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.914      ;
; 0.799 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.919      ;
; 0.801 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 0.919      ;
; 0.803 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.923      ;
; 0.808 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.234      ; 1.126      ;
; 0.816 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[3]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 0.938      ;
; 0.858 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 0.976      ;
; 0.862 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 0.982      ;
; 0.876 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.234      ; 1.194      ;
; 0.879 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[4]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.038      ; 1.001      ;
; 0.893 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[9]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.236      ; 1.213      ;
; 0.926 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.044      ;
; 0.928 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.046      ;
; 0.935 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.053      ;
; 0.942 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.062      ;
; 0.943 ; romtatal:b2v_inst|count[0] ; romtatal:b2v_inst|count[5]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.063      ;
; 0.944 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.062      ;
; 0.947 ; romtatal:b2v_inst|count[7] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.067      ;
; 0.951 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.069      ;
; 0.959 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.079      ;
; 0.966 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.086      ;
; 0.987 ; romtatal:b2v_inst|count[4] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.105      ;
; 1.001 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.119      ;
; 1.001 ; romtatal:b2v_inst|count[6] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.121      ;
; 1.003 ; romtatal:b2v_inst|count[3] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.121      ;
; 1.008 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[6]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.126      ;
; 1.018 ; romtatal:b2v_inst|count[5] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.036      ; 1.138      ;
; 1.060 ; romtatal:b2v_inst|count[2] ; romtatal:b2v_inst|count[8]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.178      ;
; 1.069 ; romtatal:b2v_inst|count[1] ; romtatal:b2v_inst|count[7]                                                                             ; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 0.000        ; 0.034      ; 1.187      ;
+-------+----------------------------+--------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Tclk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.044      ; 0.316      ;
; 0.246 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.566      ;
; 0.261 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.581      ;
; 0.296 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.420      ;
; 0.306 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.427      ;
; 0.313 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[0] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.634      ;
; 0.327 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.647      ;
; 0.331 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.452      ;
; 0.381 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.701      ;
; 0.400 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.720      ;
; 0.428 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.549      ;
; 0.435 ; n_divider:b2v_inst3|count[7] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.556      ;
; 0.443 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.564      ;
; 0.447 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.768      ;
; 0.449 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.570      ;
; 0.457 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[8] ; Tclk         ; Tclk        ; 0.000        ; 0.236      ; 0.784      ;
; 0.465 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[2] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.588      ;
; 0.499 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.620      ;
; 0.510 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.636      ;
; 0.518 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; n_divider:b2v_inst3|count[5] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; n_divider:b2v_inst3|count[6] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.640      ;
; 0.523 ; n_divider:b2v_inst3|count[4] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.644      ;
; 0.528 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[3] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[4] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.654      ;
; 0.565 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; -0.155     ; 0.494      ;
; 0.572 ; n_divider:b2v_inst3|count[8] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; -0.155     ; 0.501      ;
; 0.577 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.699      ;
; 0.581 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.703      ;
; 0.594 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[5] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[6] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.718      ;
; 0.644 ; n_divider:b2v_inst3|count[1] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.765      ;
; 0.655 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|opt      ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.776      ;
; 0.657 ; n_divider:b2v_inst3|count[3] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.778      ;
; 0.660 ; n_divider:b2v_inst3|count[0] ; n_divider:b2v_inst3|count[7] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.781      ;
; 0.730 ; n_divider:b2v_inst3|count[2] ; n_divider:b2v_inst3|count[1] ; Tclk         ; Tclk        ; 0.000        ; 0.037      ; 0.851      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Tclk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Tclk  ; Rise       ; Tclk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tclk  ; Rise       ; Tclk~input|i                 ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[0] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[1] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[2] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[3] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[4] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[5] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[6] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[7] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|opt      ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; Tclk  ; Rise       ; n_divider:b2v_inst3|count[8] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|inclk[0]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~inputclkctrl|outclk     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; Tclk~input|o                 ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[0]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[1]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[2]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[3]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[4]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[5]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[6]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[7]|clk       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|opt|clk            ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; Tclk  ; Rise       ; b2v_inst3|count[8]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'n_divider:b2v_inst3|opt'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.206  ; 0.436        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.207  ; 0.437        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.207  ; 0.437        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.207  ; 0.437        ; 0.230          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[0]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[1]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[2]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[3]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[4]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[5]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[6]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[7]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[8]                                                                             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|cout                                                                                 ;
; 0.331  ; 0.561        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|altsyncram:data_rtl_0|altsyncram_bp61:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; romtatal:b2v_inst|count[9]                                                                             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt|q                                                                                        ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|inclk[0]                                                                         ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst3|opt~clkctrl|outclk                                                                           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[0]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[1]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[2]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[3]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[4]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[5]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[6]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[7]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[8]|clk                                                                                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|cout|clk                                                                                      ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a2|clk0                                                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a4|clk0                                                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a6|clk0                                                   ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|data_rtl_0|auto_generated|ram_block1a0|clk0                                                   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; n_divider:b2v_inst3|opt ; Rise       ; b2v_inst|count[9]|clk                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; 1.073 ; 1.684 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; 0.774 ; 1.352 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; 1.073 ; 1.684 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; -0.538 ; -1.104 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; -0.538 ; -1.104 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; -0.692 ; -1.275 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 3.064 ; 3.111 ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 5.218 ; 5.392 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 4.875 ; 4.971 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 5.073 ; 5.201 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 5.218 ; 5.392 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 5.204 ; 5.348 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 4.613 ; 4.668 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 4.724 ; 4.802 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 4.734 ; 4.798 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 4.810 ; 4.875 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 2.956 ; 3.001 ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 4.401 ; 4.454 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 4.652 ; 4.744 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 4.843 ; 4.965 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 4.984 ; 5.152 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 4.971 ; 5.110 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 4.401 ; 4.454 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 4.507 ; 4.582 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 4.517 ; 4.579 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 4.590 ; 4.653 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -3.901  ; 0.135 ; N/A      ; N/A     ; -3.201              ;
;  Tclk                    ; -1.488  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  n_divider:b2v_inst3|opt ; -3.901  ; 0.135 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS          ; -47.989 ; 0.0   ; 0.0      ; 0.0     ; -47.031             ;
;  Tclk                    ; -11.148 ; 0.000 ; N/A      ; N/A     ; -17.870             ;
;  n_divider:b2v_inst3|opt ; -36.841 ; 0.000 ; N/A      ; N/A     ; -29.161             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; 2.206 ; 2.402 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; 1.496 ; 1.773 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; 2.206 ; 2.402 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; mode[*]   ; n_divider:b2v_inst3|opt ; -0.538 ; -1.033 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[0]  ; n_divider:b2v_inst3|opt ; -0.538 ; -1.033 ; Rise       ; n_divider:b2v_inst3|opt ;
;  mode[1]  ; n_divider:b2v_inst3|opt ; -0.692 ; -1.275 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 6.545  ; 6.459  ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 11.977 ; 11.814 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 11.257 ; 11.049 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 11.693 ; 11.473 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 11.931 ; 11.814 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 11.977 ; 11.721 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 10.616 ; 10.448 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 10.811 ; 10.668 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 10.922 ; 10.691 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 11.118 ; 10.860 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cout      ; n_divider:b2v_inst3|opt ; 2.956 ; 3.001 ; Rise       ; n_divider:b2v_inst3|opt ;
; o[*]      ; n_divider:b2v_inst3|opt ; 4.401 ; 4.454 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[0]     ; n_divider:b2v_inst3|opt ; 4.652 ; 4.744 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[1]     ; n_divider:b2v_inst3|opt ; 4.843 ; 4.965 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[2]     ; n_divider:b2v_inst3|opt ; 4.984 ; 5.152 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[3]     ; n_divider:b2v_inst3|opt ; 4.971 ; 5.110 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[4]     ; n_divider:b2v_inst3|opt ; 4.401 ; 4.454 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[5]     ; n_divider:b2v_inst3|opt ; 4.507 ; 4.582 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[6]     ; n_divider:b2v_inst3|opt ; 4.517 ; 4.579 ; Rise       ; n_divider:b2v_inst3|opt ;
;  o[7]     ; n_divider:b2v_inst3|opt ; 4.590 ; 4.653 ; Rise       ; n_divider:b2v_inst3|opt ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mode[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Tclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 666      ; 0        ; 0        ; 0        ;
; Tclk                    ; Tclk                    ; 63       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; n_divider:b2v_inst3|opt ; n_divider:b2v_inst3|opt ; 666      ; 0        ; 0        ; 0        ;
; Tclk                    ; Tclk                    ; 63       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Jul 08 20:33:10 2021
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name n_divider:b2v_inst3|opt n_divider:b2v_inst3|opt
    Info (332105): create_clock -period 1.000 -name Tclk Tclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.901
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.901             -36.841 n_divider:b2v_inst3|opt 
    Info (332119):    -1.488             -11.148 Tclk 
Info (332146): Worst-case hold slack is 0.427
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.427               0.000 n_divider:b2v_inst3|opt 
    Info (332119):     0.471               0.000 Tclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -29.161 n_divider:b2v_inst3|opt 
    Info (332119):    -3.000             -17.870 Tclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.508             -32.864 n_divider:b2v_inst3|opt 
    Info (332119):    -1.286              -9.111 Tclk 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 n_divider:b2v_inst3|opt 
    Info (332119):     0.434               0.000 Tclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -29.161 n_divider:b2v_inst3|opt 
    Info (332119):    -3.000             -17.870 Tclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.102              -8.466 n_divider:b2v_inst3|opt 
    Info (332119):    -0.052              -0.090 Tclk 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 n_divider:b2v_inst3|opt 
    Info (332119):     0.188               0.000 Tclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.675 Tclk 
    Info (332119):    -1.000             -15.000 n_divider:b2v_inst3|opt 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4687 megabytes
    Info: Processing ended: Thu Jul 08 20:33:12 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


