module comparator(v,z);

	input [3:0]v;
	output reg z;
	
	always @ (v[3:0])
		case {v[3:0]}
			4'd00 , z = 0,
			4'd01 , z = 0,
			4'd02 , z = 0,
			4'd03 , z = 0,
			4'd04 , z = 0,
			4'd05 , z = 0,
			4'd06 , z = 0,
			4'd07 , z = 0,
			4'd08 , z = 0,
			4'd09 , z = 0,
			4'd10 , z = 1,
			4'd11 , z = 1,
			4'd12 , z = 1,
			4'd13 , z = 1,
			4'd14 , z = 1,
			4'd15 , z = 1;
		endcase

endmodule
	