# Circuits-Combinational-Logic
第三部分


module top_module (
    output out);

    assign out = 1'b0;
endmodule
