41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 611 397 660 348 1 0
8 674 396 723 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 294 415 353 396 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 13 528 120 432
8 12 396 61 347 1 0
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Armendariz, Jake
22 12 54 77 34 0 \NUL
jsarmend
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
22 13 240 122 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 624 456 773 436 0 \NUL
Mux extra credit? YES
22 624 480 782 460 0 \NUL
Adder extra credit? YES
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
8 22 293 71 244 1 1
20 88 280 147 261 0
update
22 772 584 784 564 0 \NUL
0
1 655 404 657 372
1 721 404 720 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 295 405 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 117 500 151 500
1 117 506 139 524
1 117 512 133 548
1 117 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
1 68 268 89 270
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Armendariz, Jake
22 12 54 77 34 0 \NUL
jsarmend
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 274 84 333 65 0
clear
20 445 87 504 68 0
notClr
5 370 100 419 51 0
22 772 584 784 564 0 \NUL
1
22 26 191 79 171 0 \NUL
Page 4:
22 26 258 292 238 0 \NUL
transfers the data to register ALU input 1
22 23 212 400 192 0 \NUL
Reads from the correct Register. Based off the input from 
22 24 233 369 213 0 \NUL
adr1, it choses the corrrect register to read from and 
22 149 161 627 141 0 \NUL
PAGE HEADERS: 4, 5 -- NO ROOM FOR DOC ON THOSE PAGES. Thanks :)
22 30 334 206 314 0 \NUL
Stores data in D-flip-flops. 
22 28 290 326 270 0 \NUL
Uses And, Nor and not gates as a multiplexor
22 444 200 497 180 0 \NUL
Page 5:
22 30 311 227 291 0 \NUL
 to which register to read from
22 443 223 792 203 0 \NUL
Does the same thing as page 4 but it reads from adr2
22 444 249 624 229 0 \NUL
Outputs to the ALU innput 2
22 42 467 727 447 0 \NUL
I made a custom mux and adder. The mux is seperated into two parts on page 2,3 and adder is on page 6
1 330 74 371 75
1 416 75 446 77
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 11 31 127 11 0 \NUL
Armendariz, Jake
22 12 54 77 34 0 \NUL
jsarmend
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 170 170 229 151 0
wadr_1
19 171 97 230 78 0
wadr_0
5 252 185 301 136 0
5 248 111 297 62 0
19 144 127 203 108 0
update
20 638 50 697 31 0
reg0_3
24 606 127 655 55 1 1 1
3 330 129 379 80 1 0
19 412 39 471 20 0
kpad_3
20 673 150 732 131 0
reg0_1
15 547 234 596 185
20 677 106 736 87 0
reg0_2
24 598 190 647 118 1 1 1
19 477 83 536 64 0
kpad_2
19 408 224 467 205 0
kpad_0
19 464 156 523 137 0
kpad_1
20 683 235 742 216 0
reg0_0
24 561 86 610 14 1 1 1
24 602 257 651 185 1 1 1
15 510 62 559 13
15 518 128 567 79
15 537 172 586 123
19 429 248 488 229 0
clear
5 505 266 554 217 0
19 483 195 542 176 0
clear
5 566 204 615 155 0
19 470 124 529 105 0
clear
5 555 137 604 88 0
19 256 48 315 29 0
clear
5 332 67 381 18 0
3 267 149 316 100 0 0
5 218 166 267 117 0
19 146 152 205 133 0
sel
3 289 472 338 423 1 0
5 141 526 190 477 0
19 66 405 125 386 0
wadr_0
19 58 504 117 485 0
wadr_1
15 459 507 508 458
15 462 568 511 519
15 443 398 492 349
15 439 332 488 283
24 519 584 568 512 1 1 1
24 519 512 568 440 1 1 1
24 498 436 547 364 1 1 1
24 510 360 559 288 1 1 1
20 595 557 654 538 0
reg1_0
20 583 475 642 456 0
reg1_1
20 578 423 637 404 0
reg1_2
20 593 334 652 315 0
reg1_3
19 378 485 437 466 0
kpad_1
19 396 573 455 554 0
kpad_0
19 359 315 418 296 0
kpad_3
19 388 415 447 396 0
kpad_2
19 49 469 108 450 0
update
3 191 468 240 419 0 0
19 20 441 79 422 0
sel
5 103 460 152 411 0
19 172 339 231 320 0
clear
5 244 354 293 305 0
19 239 531 298 512 0
clear
5 320 543 369 494 0
19 254 412 313 393 0
clear
5 327 432 376 383 0
19 266 583 325 564 0
clear
5 338 598 387 549 0
22 773 583 785 563 0 \NUL
2
22 10 284 794 264 0 \NUL
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
22 22 311 276 291 0 \NUL
Writes to register 1. Its part of the mux
22 32 213 286 193 0 \NUL
Writes to register 0. Its part of the mux
22 31 238 224 218 0 \NUL
input values are from keypad
22 31 257 257 237 0 \NUL
More information on the next page
1 249 86 227 87
1 253 160 226 160
1 294 86 331 90
1 298 160 331 118
1 376 104 562 52
1 468 29 562 34
1 376 104 607 93
1 376 104 599 156
1 533 73 607 75
1 520 146 599 138
1 607 34 639 40
1 644 138 674 140
1 556 37 575 16
1 620 57 564 103
1 583 147 612 120
1 376 104 603 223
1 464 214 603 205
1 648 205 684 225
1 616 187 593 209
1 678 96 652 75
1 506 241 485 238
1 616 253 551 241
1 567 179 539 185
1 556 112 526 114
1 333 42 312 38
1 575 82 378 42
1 620 123 601 112
1 612 186 612 179
1 268 138 264 141
1 202 142 219 141
1 200 117 268 110
1 313 124 331 104
1 485 307 524 290
1 335 447 520 550
1 335 447 520 478
1 335 447 499 402
1 335 447 511 326
1 122 395 290 433
1 187 501 290 461
1 142 501 114 494
1 508 543 533 514
1 505 482 533 442
1 512 366 489 373
1 565 532 596 547
1 565 460 584 465
1 544 384 579 413
1 556 308 594 324
1 452 563 520 532
1 434 475 520 460
1 444 405 499 384
1 415 305 511 308
1 76 431 104 435
1 149 435 192 429
1 105 459 192 457
1 290 447 237 443
1 245 329 228 329
1 321 518 295 521
1 328 407 310 402
1 339 573 322 573
1 384 573 533 580
1 366 518 533 508
1 290 329 524 356
1 373 407 512 432
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Armendariz, Jake
22 12 54 77 34 0 \NUL
jsarmend
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
3 414 110 463 61 1 0
5 355 124 404 75 0
19 274 56 333 37 0
wadr_1
19 263 107 322 88 0
wadr_0
15 614 245 663 196
15 633 334 682 285
15 588 155 637 106
15 604 54 653 5
24 669 377 718 305 1 1 1
24 651 288 700 216 1 1 1
24 630 198 679 126 1 1 1
24 643 100 692 28 1 1 1
20 723 334 782 315 0
reg2_0
20 717 268 776 249 0
reg2_1
20 721 161 780 142 0
reg2_2
20 716 69 775 50 0
reg2_3
19 526 243 585 224 0
kpad_1
19 527 335 586 316 0
kpad_0
19 492 55 551 36 0
kpad_3
19 521 155 580 136 0
kpad_2
19 217 76 276 57 0
update
3 89 379 138 330 1 0
19 8 327 67 308 0
wadr_1
19 5 362 64 343 0
wadr_0
15 179 426 228 377
15 176 522 225 473
15 163 335 212 286
15 161 234 210 185
24 256 556 305 484 1 1 1
24 238 467 287 395 1 1 1
24 217 377 266 305 1 1 1
24 230 279 279 207 1 1 1
20 309 511 368 492 0
reg3_0
20 304 447 363 428 0
reg3_1
20 314 346 373 327 0
reg3_2
20 310 251 369 232 0
reg3_3
19 112 427 171 408 0
kpad_1
19 110 527 169 508 0
kpad_0
19 79 234 138 215 0
kpad_3
19 108 334 167 315 0
kpad_2
19 7 394 66 375 0
update
19 178 562 237 543 0
notClr
19 564 204 623 185 0
notClr
19 589 291 648 272 0
notClr
19 592 381 651 362 0
notClr
19 581 97 640 78 0
notClr
19 122 386 181 367 0
notClr
19 126 469 185 450 0
notClr
19 126 279 185 260 0
notClr
22 772 584 784 564 0 \NUL
3
22 341 20 470 0 0 \NUL
Writes to register 2
22 30 166 159 146 0 \NUL
Writes to register 3
22 396 418 685 398 0 \NUL
Instead of a multiplexor I just only send the 
22 397 445 740 425 0 \NUL
when wadr_0 and wadr_1 correspond to the right reg
22 394 468 755 448 0 \NUL
If it matches and update is true, the clock becomes true
22 392 497 759 477 0 \NUL
Thus the kpads data is sent into the D flipflop to register
1 650 29 657 30
1 460 85 670 343
1 460 85 652 254
1 460 85 631 164
1 460 85 644 66
1 330 46 415 71
1 401 99 415 99
1 356 99 319 97
1 679 309 683 307
1 660 220 665 218
1 644 128 634 130
1 715 325 724 324
1 697 236 718 258
1 676 146 722 151
1 689 48 717 59
1 583 325 670 325
1 582 233 652 236
1 577 145 631 146
1 548 45 644 48
1 415 85 273 66
1 207 209 244 209
1 135 354 257 522
1 135 354 239 433
1 135 354 218 343
1 135 354 231 245
1 64 317 90 340
1 222 497 270 486
1 225 401 252 397
1 231 307 209 310
1 302 504 310 501
1 284 415 305 437
1 263 325 315 336
1 276 227 311 241
1 166 517 257 504
1 168 417 239 415
1 164 324 218 325
1 135 224 231 227
1 90 354 63 384
1 90 368 61 352
1 182 269 244 275
1 178 376 231 373
1 182 459 252 463
1 234 552 270 552
1 657 96 637 87
1 620 194 644 194
1 645 281 665 284
1 648 371 683 373
38 5
20 713 59 772 40 0
in1_3
24 639 431 688 359 1 1 1
3 528 319 577 270 1 0
19 19 41 78 22 0
reg0_3
20 730 196 789 177 0
in1_1
15 624 512 673 463
20 719 391 778 372 0
in1_2
24 658 235 707 163 1 1 1
24 658 114 707 42 1 1 1
24 669 547 718 475 1 1 1
15 602 66 651 17
15 574 384 623 335
15 590 191 639 142
19 555 556 614 537 0
clear
5 632 572 681 523 0
19 536 239 595 220 0
clear
5 606 259 655 210 0
19 540 433 599 414 0
clear
5 602 448 651 399 0
19 541 98 600 79 0
clear
5 608 132 657 83 0
19 445 300 504 281 0
sel
19 18 86 77 67 0
adr1_1
19 16 68 75 49 0
adr1_0
3 130 81 179 32 0 0
4 215 99 264 50 2 0
19 9 156 68 137 0
adr1_1
19 8 139 67 120 0
adr1_0
3 106 173 155 124 0 0
19 6 241 65 222 0
adr1_1
19 5 222 64 203 0
adr1_0
3 110 244 159 195 0 0
19 10 298 69 279 0
adr1_1
19 7 279 66 260 0
adr1_0
3 100 307 149 258 0 0
5 68 191 117 142 0
5 78 234 127 185 0
3 141 152 190 103 0 0
3 150 218 199 169 0 0
3 132 284 181 235 0 0
19 13 116 72 97 0
reg1_3
19 7 196 66 177 0
reg2_3
19 5 259 64 240 0
reg3_3
22 166 25 274 5 0 \NUL
in1_3 and in1_2
19 15 331 74 312 0
reg0_2
19 9 367 68 348 0
adr1_1
19 14 352 73 333 0
adr1_0
3 131 366 180 317 0 0
4 205 406 254 357 2 0
19 8 435 67 416 0
adr1_1
19 9 416 68 397 0
adr1_0
3 107 458 156 409 0 0
19 5 508 64 489 0
adr1_1
19 5 492 64 473 0
adr1_0
3 123 528 172 479 0 0
19 13 588 72 569 0
adr1_1
19 6 565 65 546 0
adr1_0
3 100 591 149 542 0 0
5 69 476 118 427 0
5 79 537 128 488 0
3 142 437 191 388 0 0
3 159 526 208 477 0 0
3 151 577 200 528 0 0
19 11 397 70 378 0
reg1_2
19 8 471 67 452 0
reg2_2
19 5 547 64 528 0
reg3_2
19 277 39 336 20 0
reg0_1
19 276 84 335 65 0
adr1_1
19 274 66 333 47 0
adr1_0
3 388 79 437 30 0 0
4 484 198 533 149 2 0
19 267 154 326 135 0
adr1_1
19 266 137 325 118 0
adr1_0
3 364 171 413 122 0 0
19 264 239 323 220 0
adr1_1
19 263 220 322 201 0
adr1_0
3 368 242 417 193 0 0
19 268 296 327 277 0
adr1_1
19 265 277 324 258 0
adr1_0
3 358 305 407 256 0 0
5 326 189 375 140 0
5 336 232 385 183 0
3 399 150 448 101 0 0
3 408 216 457 167 0 0
3 390 282 439 233 0 0
19 271 114 330 95 0
reg1_1
19 265 194 324 175 0
reg2_1
19 263 257 322 238 0
reg3_1
22 377 25 485 5 0 \NUL
in1_1 and in1_0
19 272 330 331 311 0
reg0_0
19 267 365 326 346 0
adr1_1
19 272 350 331 331 0
adr1_0
3 389 364 438 315 0 0
4 501 530 550 481 2 0
19 266 433 325 414 0
adr1_1
19 267 414 326 395 0
adr1_0
3 365 456 414 407 0 0
19 263 506 322 487 0
adr1_1
19 263 490 322 471 0
adr1_0
3 381 526 430 477 0 0
19 271 586 330 567 0
adr1_1
19 264 563 323 544 0
adr1_0
3 358 589 407 540 0 0
5 327 474 376 425 0
5 337 535 386 486 0
3 400 435 449 386 0 0
3 417 524 466 475 0 0
3 409 575 458 526 0 0
19 269 395 328 376 0
reg1_0
19 266 470 325 451 0
reg2_0
19 263 545 322 526 0
reg3_0
20 730 512 789 493 0
in1_0
22 6 22 74 2 0 \NUL
Jsarmend
4 85 98 134 49 0 1
4 74 374 123 325 0 1
4 337 96 386 47 0 1
4 332 380 381 331 0 1
22 772 584 784 564 0 \NUL
4
22 658 28 732 8 0 \NUL
ALU input1
22 499 590 651 570 0 \NUL
Jake Armendariz, Lab2
1 574 294 659 80
1 574 294 640 397
1 574 294 659 201
1 704 62 714 49
1 704 183 731 186
1 653 361 620 359
1 636 166 672 165
1 574 294 670 513
1 683 477 670 487
1 720 381 685 379
1 633 547 611 546
1 683 543 678 547
1 607 234 592 229
1 603 423 596 423
1 609 107 597 88
1 672 110 654 107
1 653 427 648 423
1 672 231 652 234
1 529 280 501 290
1 131 42 75 31
1 107 134 64 129
1 111 233 62 231
1 101 268 63 269
1 101 296 66 288
1 69 166 65 146
1 107 162 114 166
1 79 209 61 212
1 124 209 111 205
1 142 113 69 106
1 142 141 152 148
1 151 179 63 186
1 151 207 156 219
1 133 273 146 282
1 133 245 61 249
1 216 60 176 56
1 216 69 187 127
1 216 79 196 193
1 216 88 178 259
1 659 62 261 74
1 132 327 71 321
1 108 419 65 406
1 124 517 61 498
1 101 552 62 555
1 101 580 69 578
1 70 451 64 425
1 108 447 115 451
1 80 512 61 482
1 125 512 124 489
1 143 398 67 387
1 143 426 153 433
1 160 487 64 461
1 160 515 169 503
1 152 566 146 566
1 152 538 61 537
1 206 367 177 341
1 206 376 188 412
1 206 386 205 501
1 206 395 197 552
1 640 379 251 381
1 389 40 333 29
1 365 132 322 127
1 369 231 320 229
1 359 266 321 267
1 359 294 324 286
1 327 164 323 144
1 365 160 372 164
1 337 207 319 210
1 382 207 369 203
1 400 111 327 104
1 400 139 410 146
1 409 177 321 184
1 409 205 414 217
1 391 271 404 280
1 391 243 319 247
1 485 159 434 54
1 485 168 445 125
1 485 178 454 191
1 485 187 436 257
1 390 325 328 320
1 366 417 323 404
1 382 515 319 496
1 359 550 320 553
1 359 578 327 576
1 328 449 322 423
1 366 445 373 449
1 338 510 319 480
1 383 510 382 487
1 401 396 325 385
1 401 424 411 431
1 418 485 322 460
1 418 513 427 501
1 410 564 404 564
1 410 536 319 535
1 502 491 435 339
1 502 500 446 410
1 502 510 463 499
1 502 519 455 550
1 670 495 547 505
1 659 183 530 173
1 672 44 648 41
1 715 495 731 502
1 501 290 529 294
1 501 290 529 308
1 72 58 86 59
1 74 76 86 87
1 70 342 75 335
1 65 357 75 363
1 330 56 338 57
1 332 74 338 85
1 328 340 333 341
1 323 355 333 369
1 378 355 390 353
1 383 71 389 68
1 131 70 131 73
1 120 349 132 355
38 6
20 719 70 778 51 0
in2_3
24 639 431 688 359 1 1 1
3 545 326 594 277 1 0
19 19 41 78 22 0
reg0_3
20 730 196 789 177 0
in2_1
15 624 512 673 463
20 719 389 778 370 0
in2_2
24 658 235 707 163 1 1 1
20 723 516 782 497 0
in2_0
24 658 114 707 42 1 1 1
24 669 547 718 475 1 1 1
15 602 66 651 17
15 574 384 623 335
15 590 191 639 142
19 555 556 614 537 0
clear
5 632 572 681 523 0
19 536 239 595 220 0
clear
5 606 259 655 210 0
19 540 433 599 414 0
clear
5 602 448 651 399 0
19 541 98 600 79 0
clear
5 608 132 657 83 0
19 468 281 527 262 0
sel
19 18 86 77 67 0
adr2_1
19 16 68 75 49 0
adr2_0
3 130 81 179 32 0 0
4 215 99 264 50 2 0
19 8 156 67 137 0
adr2_1
19 8 139 67 120 0
adr2_0
3 106 173 155 124 0 0
19 6 241 65 222 0
adr2_1
19 5 222 64 203 0
adr2_0
3 110 244 159 195 0 0
19 10 298 69 279 0
adr2_1
19 7 279 66 260 0
adr2_0
3 100 307 149 258 0 0
5 68 191 117 142 0
5 78 234 127 185 0
3 141 152 190 103 0 0
3 150 218 199 169 0 0
3 132 284 181 235 0 0
19 13 116 72 97 0
reg1_3
19 7 196 66 177 0
reg2_3
19 5 259 64 240 0
reg3_3
22 166 35 274 15 0 \NUL
in1_3 and in1_2
19 15 331 74 312 0
reg0_2
19 9 368 68 349 0
adr2_1
19 14 352 73 333 0
adr2_0
3 131 366 180 317 0 0
4 205 406 254 357 2 0
19 8 435 67 416 0
adr2_1
19 9 416 68 397 0
adr2_0
3 107 458 156 409 0 0
19 5 508 64 489 0
adr2_1
19 5 492 64 473 0
adr2_0
3 123 528 172 479 0 0
19 13 588 72 569 0
adr2_1
19 5 565 64 546 0
adr2_0
3 100 591 149 542 0 0
5 69 476 118 427 0
5 79 537 128 488 0
3 142 437 191 388 0 0
3 159 526 208 477 0 0
3 151 577 200 528 0 0
19 11 397 70 378 0
reg1_2
19 8 471 67 452 0
reg2_2
19 5 547 64 528 0
reg3_2
19 277 39 336 20 0
reg0_1
19 276 84 335 65 0
adr2_1
19 274 66 333 47 0
adr2_0
3 388 79 437 30 0 0
4 484 198 533 149 2 0
19 267 154 326 135 0
adr2_1
19 266 137 325 118 0
adr2_0
3 364 171 413 122 0 0
19 264 239 323 220 0
adr2_1
19 263 220 322 201 0
adr2_0
3 368 242 417 193 0 0
19 268 296 327 277 0
adr2_1
19 265 277 324 258 0
adr2_0
3 358 305 407 256 0 0
5 326 189 375 140 0
5 336 232 385 183 0
3 399 150 448 101 0 0
3 408 216 457 167 0 0
3 390 282 439 233 0 0
19 271 114 330 95 0
reg1_1
19 265 194 324 175 0
reg2_1
19 263 257 322 238 0
reg3_1
22 377 25 485 5 0 \NUL
in1_1 and in1_0
19 272 330 331 311 0
reg0_0
19 267 365 326 346 0
adr2_1
19 272 350 331 331 0
adr2_0
3 390 364 439 315 0 0
4 501 530 550 481 2 0
19 266 433 325 414 0
adr2_1
19 267 414 326 395 0
adr2_0
3 370 448 419 399 0 0
19 263 506 322 487 0
adr2_1
19 263 490 322 471 0
adr2_0
3 381 526 430 477 0 0
19 271 586 330 567 0
adr2_1
19 264 563 323 544 0
adr2_0
3 358 589 407 540 0 0
5 327 456 376 407 0
5 337 535 386 486 0
3 426 433 475 384 0 0
3 417 524 466 475 0 0
3 409 575 458 526 0 0
19 269 395 328 376 0
reg1_0
19 266 470 325 451 0
reg2_0
19 263 545 322 526 0
reg3_0
22 24 21 89 1 0 \NUL
jsarmend
4 341 382 390 333 0 1
4 79 105 128 56 0 1
4 71 385 120 336 0 1
4 341 95 390 46 0 1
22 772 584 784 564 0 \NUL
5
22 658 28 732 8 0 \NUL
ALU input2
22 461 587 613 567 0 \NUL
Jake Armendariz, Lab2
1 591 301 659 80
1 591 301 640 397
1 591 301 659 201
1 704 62 720 60
1 704 183 731 186
1 653 361 620 359
1 636 166 672 165
1 591 301 670 513
1 715 495 724 506
1 683 477 670 487
1 720 379 685 379
1 633 547 611 546
1 683 543 678 547
1 607 234 592 229
1 603 423 596 423
1 609 107 597 88
1 672 110 654 107
1 653 427 648 423
1 672 231 652 234
1 546 287 524 271
1 131 42 75 31
1 107 134 64 129
1 111 233 62 231
1 101 268 63 269
1 101 296 66 288
1 69 166 64 146
1 107 162 114 166
1 79 209 61 212
1 124 209 111 205
1 142 113 69 106
1 142 141 152 148
1 151 179 63 186
1 151 207 156 219
1 133 273 146 282
1 133 245 61 249
1 216 60 176 56
1 216 69 187 127
1 216 79 196 193
1 216 88 178 259
1 659 62 261 74
1 132 327 71 321
1 108 419 65 406
1 124 517 61 498
1 101 552 61 555
1 101 580 69 578
1 70 451 64 425
1 108 447 115 451
1 80 512 61 482
1 125 512 124 489
1 143 398 67 387
1 143 426 153 433
1 160 487 64 461
1 160 515 169 503
1 152 566 146 566
1 152 538 61 537
1 206 367 177 341
1 206 376 188 412
1 206 386 205 501
1 206 395 197 552
1 640 379 251 381
1 389 40 333 29
1 365 132 322 127
1 369 231 320 229
1 359 266 321 267
1 359 294 324 286
1 327 164 323 144
1 365 160 372 164
1 337 207 319 210
1 382 207 369 203
1 400 111 327 104
1 400 139 410 146
1 409 177 321 184
1 409 205 414 217
1 391 271 404 280
1 391 243 319 247
1 485 159 434 54
1 485 168 445 125
1 485 178 454 191
1 485 187 436 257
1 391 325 328 320
1 371 409 323 404
1 382 515 319 496
1 359 550 320 553
1 359 578 327 576
1 328 431 322 423
1 371 437 373 431
1 338 510 319 480
1 383 510 382 487
1 427 394 325 385
1 427 422 416 423
1 418 485 322 460
1 418 513 427 501
1 410 564 404 564
1 410 536 319 535
1 502 491 436 339
1 502 500 472 408
1 502 510 463 499
1 502 519 455 550
1 670 495 547 505
1 659 183 530 173
1 672 44 648 41
1 524 271 546 301
1 524 271 546 315
1 328 340 342 343
1 342 371 323 355
1 387 357 391 353
1 72 58 80 66
1 74 76 80 94
1 131 70 125 80
1 70 342 72 346
1 65 358 72 374
1 117 360 132 355
1 330 56 342 56
1 332 74 342 84
1 387 70 389 68
38 7
22 208 45 277 25 0 \NUL
Full Adder
19 122 129 181 110 0
in1_0
20 673 532 732 513 0
alu_3
20 696 366 755 347 0
alu_2
20 633 229 692 210 0
alu_1
20 568 151 627 132 0
alu_0
19 105 250 164 231 0
in1_1
19 94 358 153 339 0
in1_2
19 98 511 157 492 0
in1_3
19 131 155 190 136 0
in2_0
19 104 267 163 248 0
in2_1
19 95 378 154 359 0
in2_2
19 97 531 156 512 0
in2_3
35 247 153 296 104 0 0
35 252 273 301 224 0 0
35 358 249 407 200 0 0
35 204 387 253 338 0 0
35 359 406 408 357 0 0
35 211 539 260 490 0 0
35 313 554 362 505 0 0
3 236 209 285 160 0 0
3 402 309 451 260 0 0
3 393 352 442 303 0 0
3 409 449 458 400 0 0
3 403 486 452 437 0 0
4 488 328 537 279 0 0
4 498 469 547 420 0 0
22 290 181 361 161 0 \NUL
Carry out1
22 542 312 613 292 0 \NUL
Carry out2
24 499 194 548 122 1 1 1
24 568 274 617 202 1 1 1
24 610 407 659 335 1 1 1
24 587 571 636 499 1 1 1
20 655 42 714 23 0
add
19 506 26 565 7 0
sel
19 508 53 567 34 0
update
3 595 58 644 9 0 0
19 416 168 475 149 0
add
19 485 250 544 231 0
add
19 464 372 523 353 0
add
19 506 548 565 529 0
add
15 465 150 514 101
15 525 230 574 181
15 567 362 616 313
15 534 518 583 469
19 433 199 492 180 0
notClr
19 492 280 551 261 0
notClr
19 555 410 614 391 0
notClr
19 462 583 521 564 0
notClr
22 557 454 628 434 0 \NUL
Carry out3
22 771 584 783 564 0 \NUL
6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Armendariz, Jake
22 12 54 77 34 0 \NUL
jsarmend
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
22 210 73 619 53 0 \NUL
Uses 4 d flipflops to store bits, this can add two 4 bit numbers.
22 212 95 464 75 0 \NUL
Uses 3 carryouts add the binary digits
1 178 119 248 114
1 187 145 248 142
1 178 119 237 170
1 187 145 237 198
1 161 240 253 234
1 160 257 253 262
1 282 184 359 210
1 298 248 359 238
1 161 240 394 313
1 160 257 394 341
1 448 284 489 289
1 439 327 489 317
1 150 348 205 348
1 151 368 205 376
1 250 362 360 395
1 534 303 360 367
1 534 303 410 410
1 250 362 410 438
1 150 348 404 447
1 151 368 404 475
1 455 424 499 430
1 449 461 499 458
1 154 501 212 500
1 153 521 212 528
1 544 444 314 515
1 257 514 314 543
1 293 128 500 142
1 545 142 569 141
1 404 224 569 222
1 614 222 634 219
1 282 184 403 270
1 298 248 403 298
1 405 381 611 355
1 656 355 697 356
1 359 529 588 519
1 633 519 674 522
1 562 16 596 19
1 564 43 596 47
1 641 33 656 32
1 472 158 500 160
1 562 538 588 537
1 520 362 611 373
1 541 240 569 240
1 511 125 513 124
1 571 205 582 204
1 613 337 624 337
1 580 493 601 501
1 489 189 513 190
1 548 270 582 270
1 601 567 518 573
1 624 403 611 400
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
