{"patent_id": "10-2023-0072712", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0108218", "출원번호": "10-2023-0072712", "발명의 명칭": "인공지능 모델의 가속 연산을 위한 병렬 처리 장치 및 방법", "출원인": "주식회사 딥이티", "발명자": "조용범"}}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공지능 모델의 가속 연산을 위한 병렬 처리 방법에 있어서,(a) 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는제2논리 공간에 구분하여 정렬하는 단계; 및(b) 상기 인공지능 모델의 실행을 위하여 상기 제1논리 공간으로부터 상기 제1연산 유닛의 메모리로 상기 가중치를 복사하고, 상기 제2논리 공간으로부터 상기 제2연산 유닛의 메모리로 상기 가중치를 복사하는 단계,를 포함하는, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 인공지능 모델은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 이루어지고,상기 (a) 단계는,상기 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 상기 복수의 브랜치 각각에 대응하는 상기 가중치를 상기 제1논리 공간 또는 상기 제2논리 공간에 복사하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제1연산 유닛은 CPU(Central Processing Unit)를 포함하고,상기 제2연산 유닛은 FPGA(Field Programmable Gate Array)를 포함하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 (a) 단계는,(a1) 비구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제1논리 공간으로 복사하는 단계; 및(a2) 구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제2논리 공간으로 복사하는 단계,를 포함하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 (b) 단계는,(b1) 상기 제1논리 공간에 저장된 상기 가중치를 SRAM으로 복사하는 단계; 및(b2) 상기 제2논리 공간에 저장된 상기 가중치를 상기 FPGA의 로컬 메모리로 복사하는 단계,를 포함하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제2항에 있어서,(c) 상기 복수의 브랜치 각각의 실행 순서에 따라 상기 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산공개특허 10-2024-0108218-3-을 상기 가중치를 기초로 상기 제1연산 유닛 또는 상기 제2연산 유닛을 선택적으로 이용하여 수행하는 단계,를 더 포함하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 (c) 단계는,상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 상이하면, 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을동시에 수행하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 (c) 단계는,상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을 수행하는 것인, 병렬 처리 방법."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "인공지능 모델의 가속 연산을 위한 병렬 처리 장치에 있어서,인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬하는 가중치 정렬부; 및상기 인공지능 모델의 실행을 위하여 상기 제1논리 공간으로부터 상기 제1연산 유닛의 메모리로 상기 가중치를복사하고, 상기 제2논리 공간으로부터 상기 제2연산 유닛의 메모리로 상기 가중치를 복사하는 가중치 이동부,를 포함하는, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 인공지능 모델은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 이루어지고,상기 가중치 정렬부는,상기 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 상기 복수의 브랜치 각각에 대응하는 상기 가중치를 상기 제1논리 공간 또는 상기 제2논리 공간에 복사하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 제1연산 유닛은 CPU(Central Processing Unit)를 포함하고,상기 제2연산 유닛은 FPGA(Field Programmable Gate Array)를 포함하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 가중치 정렬부는,비구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제1논리 공간으로 복사하고, 구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제2논리 공간으로 복사하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "공개특허 10-2024-0108218-4-제11항에 있어서,상기 가중치 이동부는,상기 제1논리 공간에 저장된 상기 가중치를 SRAM으로 복사하고, 상기 제2논리 공간에 저장된 상기 가중치를 상기 FPGA의 로컬 메모리로 복사하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서,상기 복수의 브랜치 각각의 실행 순서에 따라 상기 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산을 상기 가중치를 기초로 상기 제1연산 유닛 또는 상기 제2연산 유닛을 선택적으로 이용하여 수행하는 연산 수행부,를 더 포함하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 연산 수행부는,상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 상이하면, 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을동시에 수행하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 연산 수행부는,상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을 수행하는 것인, 병렬 처리 장치."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인공지능 모델의 가속 연산을 위한 병렬 처리 장치 및 방법이 개시되며, 본원의 일 실시예에 따른 인공지능 모델 의 가속 연산을 위한 병렬 처리 방법은, (a) 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제 1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬하는 단계 및 (b) 상기 인공지능 모델의 실행을 위하여 상기 제1논리 공간으로부터 상기 제1연산 유닛의 메모리로 상기 가중치를 복사하고, 상기 제2논리 공간으로부터 상기 제2연산 유닛의 메모리로 상기 가중치를 복사하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본원은 인공지능 모델의 가속 연산을 위한 병렬 처리 장치 및 방법에 관한 것이다. 예를 들면, 본원은 합성곱 신경망 모델의 가속 계산을 위한 CPU-FPGA 병렬 처리 기법에 관한 것이다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 기반의 합성곱 신경망(Convolutional Neural Network, CNN) 추론 시, 추론 속도를 빠르게 하기 위해 CPU와 FPGA의 병렬 처리를 적용할 수 있으며, 특히 CPU-FPGA 공동 연산 접근 방식으로 병렬 연산 방식을 적용할 수 있다. 대부분의 CNN은 다중 분기 아키텍처를 자주 사용하기 때문에 CPUFPGA 공동 설계 계산 방법을 통해 하드웨어 가 속을 할 수 있는데, SoC(System on Chip)의 구조에서 하나의 프로세서로만 CNN 추론을 구현하게 되면 연산 리소 스를 많이 낭비하게 된다. 특히, CPU 또는 FPGA로만 연산을 수행하게 되면 연산 리소스의 낭비가 많게 된다. 따라서 CPU와 FPGA가 동시에 연산을 할 수 있는 공동 연산 접근 방식으로 병렬 연산을 하게 되면 리소스 사용에서 높은 효율과 속도를 가질 수 있다. 이와 관련하여 FPGA와 같은 하드웨어는 CNN의 컨볼루션 작업과 같은 고도의 병렬 작업에 CPU보다 더 적합하다. CNN 다중 브랜치 구조에서 컨볼루션 레이어가 많은 브랜치 구조와 상대적으로 컨볼루션 레이어가 적거나 아예 없는 브랜치 구조 사이에는 연산 시간의 차이가 있다. 또한, 연산에 앞서 진행해야 하는 브랜치별 가지치기로 인해 연산 시간 외에도 그룹별 구조적 차이를 가지게 된 다. 구조화 가지치기를 통해 브랜치가 최적화 되었다면 FPGA로 연산하고, 또 다른 구조화되지 않은 가지치기의 브랜치는 CPU로 연산하게 되면 CPU와 FPGA를 동시에 사용할 수 있게 된다. 만약 구조화된 가지치기의 브랜치의 컨볼루션 레이어가 연속 되었다면 FPGA를 이용하여 순차적으로 연산하게 된다. 본원의 배경이 되는 기술은 한국등록특허공보 제10-2169543호에 개시되어 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, CPU-FPGA 공동 설계 방식을 통해 고속 및 높은 하드웨어 활용 특성을 갖는 인공지능 모델 기반의 추론을 구현할 수 있는 인공지능 모델의 가속 연산을 위한 병 렬 처리 장치 및 방법을 제공하려는 것을 목적으로 한다. 다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 실시예에 따른 인공지능 모델의 가속 연산 을 위한 병렬 처리 방법은, (a) 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬하는 단계 및 (b) 상기 인공지능 모델의 실행을 위하 여 상기 제1논리 공간으로부터 상기 제1연산 유닛의 메모리로 상기 가중치를 복사하고, 상기 제2논리 공간으로 부터 상기 제2연산 유닛의 메모리로 상기 가중치를 복사하는 단계를 포함할 수 있다. 또한, 상기 인공지능 모델은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 이루어질 수 있다. 또한, 상기 (a) 단계는, 상기 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 상기 복수의 브랜치 각각에 대응하는 상기 가중치를 상기 제1논리 공간 또는 상기 제2논리 공간에 복사할 수 있다. 또한, 상기 제1연산 유닛은 CPU(Central Processing Unit)를 포함할 수 있다. 또한, 상기 제2연산 유닛은 FPGA(Field Programmable Gate Array)를 포함할 수 있다. 또한, 상기 (a) 단계는, (a1) 비구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제1논리 공간 으로 복사하는 단계 및 (a2) 구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제2논리 공간으 로 복사하는 단계를 포함할 수 있다. 또한, 상기 (b) 단계는, (b1) 상기 제1논리 공간에 저장된 상기 가중치를 SRAM으로 복사하는 단계 및 (b2) 상기 제2논리 공간에 저장된 상기 가중치를 상기 FPGA의 로컬 메모리로 복사하는 단계를 포함할 수 있다. 또한, 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 방법은, (c) 상기 복수의 브랜치 각각의 실행 순서에 따라 상기 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산을 상기 가중치를 기초로 상기 제1연산 유닛 또는 상기 제2연산 유닛을 선택적으로 이용하여 수행하는 단계를 포함할 수 있다. 또한, 상기 (c) 단계는, 상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 상이하면, 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을 동시에 수행할 수 있다. 또한, 상기 (c) 단계는, 상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을 수행할 수 있다. 한편, 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치는, 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정 렬하는 가중치 정렬부 및 상기 인공지능 모델의 실행을 위하여 상기 제1논리 공간으로부터 상기 제1연산 유닛의 메모리로 상기 가중치를 복사하고, 상기 제2논리 공간으로부터 상기 제2연산 유닛의 메모리로 상기 가중치를 복 사하는 가중치 이동부를 포함할 수 있다. 또한, 상기 가중치 정렬부는, 상기 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 상기 복수의 브 랜치 각각에 대응하는 상기 가중치를 상기 제1논리 공간 또는 상기 제2논리 공간에 복사할 수 있다. 또한, 상기 가중치 정렬부는, 비구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제1논리 공간 으로 복사하고, 구조적 프루닝이 적용되는 브랜치에 대응하는 상기 가중치를 상기 제2논리 공간으로 복사할 수 있다. 또한, 상기 가중치 이동부는, 상기 제1논리 공간에 저장된 상기 가중치를 SRAM으로 복사하고, 상기 제2논리 공 간에 저장된 상기 가중치를 상기 FPGA의 로컬 메모리로 복사할 수 있다. 또한, 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치는, 상기 복수의 브랜치 각각 의 실행 순서에 따라 상기 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산을 상기 가중치를 기초로 상기 제1연산 유닛 또는 상기 제2연산 유닛을 선택적으로 이용하여 수행하는 연산 수행부를 포함할 수 있다. 또한, 상기 연산 수행부는, 상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상 기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 상이하면, 상기 제1브랜치 및 상 기 제2브랜치에 대한 연산을 동시에 수행할 수 있다. 또한, 상기 연산 수행부는, 상기 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 상 기 제1브랜치를 수행하는 연산 유닛과 상기 제2브랜치를 수행하는 연산 유닛이 동일하면, 해당 연산 유닛을 이 용한 직렬 컴퓨팅을 통해 상기 제1브랜치 및 상기 제2브랜치에 대한 연산을 수행할 수 있다. 상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예 시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "전술한 본원의 과제 해결 수단에 의하면, CPU-FPGA 공동 설계 방식을 통해 고속 및 높은 하드웨어 활용 특성을 갖는 인공지능 모델 기반의 추론을 구현할 수 있는 인공지능 모델의 가속 연산을 위한 병렬 처리 장치 및 방법 을 제공할 수 있다. 다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분 은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 본원 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\" 또는 \"간접적으로 연결\"되어 있는 경우 도 포함한다. 본원 명세서 전체에서, 어떤 부재가 다른 부재 \"상에\", \"상부에\", \"상단에\", \"하에\", \"하부에\", \"하단에\" 위치 하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원은 인공지능 모델의 가속 연산을 위한 병렬 처리 장치 및 방법에 관한 것이다. 예를 들면, 본원은 합성곱 신경망 모델의 가속 계산을 위한 CPU-FPGA 병렬 처리 기법에 관한 것이다. 도 1은 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치를 포함하는 인공지능 기반 의 연산 시스템의 개략적인 구성도이다. 도 1을 참조하면, 본원의 일 실시예에 따른 인공지능 기반의 연산 시스템은 본원의 일 실시예에 따른 인공 지능 모델의 가속 연산을 위한 병렬 처리 장치(이하, '병렬 처리 장치'라 한다.) 및 컴퓨팅 장치 를 포함할 수 있다. 병렬 처리 장치 및 컴퓨팅 장치 상호간은 네트워크를 통해 통신할 수 있다. 네트워크는 단말 들 및 서버들과 같은 각각의 노드 상호간에 정보 교환이 가능한 연결 구조를 의미하는 것으로, 이러한 네트워크 의 일 예에는, 3GPP(3rd Generation Partnership Project) 네트워크, LTE(Long Term Evolution) 네트워크, 5G 네트워크, WIMAX(World Interoperability for Microwave Access) 네트워크, 인터넷(Internet), LAN(Local Area Network), Wireless LAN(Wireless Local Area Network), WAN(Wide Area Network), PAN(Personal Area Network), wifi 네트워크, 블루투스(Bluetooth) 네트워크, 위성 방송 네트워크, 아날로그 방송 네트워크, DMB(Digital Multimedia Broadcasting) 네트워크 등이 포함되나 이에 한정되지는 않는다. 컴퓨팅 장치는 예를 들면, 스마트폰(Smartphone), 스마트패드(SmartPad), 태블릿 PC등과 PCS(Personal Communication System), GSM(Global System for Mobile communication), PDC(Personal Digital Cellular), PHS(Personal Handyphone System), PDA(Personal Digital Assistant), IMT(International Mobile Telecommunication)-2000, CDMA(Code Division Multiple Access)-2000, W-CDMA(W-Code Division Multiple Access), Wibro(Wireless Broadband Internet) 단말기 같은 모든 종류의 무선 통신 장치일 수 있다. 한편, 도 1에는 병렬 처리 장치가 컴퓨팅 장치와 독립적으로 구비되는 것으로 도시되어 있으나, 이에 만 한정되는 것은 아니고, 본원의 구현예에 따라서 병렬 처리 장치가 컴퓨팅 장치의 하위 구성(모 듈)로서 탑재되어 컴퓨팅 장치에 구비되는 프로세싱 유닛(연산 유닛)을 이용한 인공지능 모델의 가속 연산 을 위하여 후술하는 병렬 처리 기법(예를 들면, CPU-FPGA 공동 연산 접근 기법 등)을 적용하는 형태로 본원에서 개시하는 인공지능 기반의 연산 시스템이 설계되는 것일 수 있다. 또한, 도 1을 참조하면, 컴퓨팅 장치는 제1연산 유닛 및 제2연산 유닛을 구비할 수 있다. 보다 구 체적으로 제1연산 유닛은 CPU(Central Processing Unit)를 포함하고, 제2연산 유닛은 FPGA(Field Programmable Gate Array)를 포함하는 것일 수 있으나, 이에만 한정되는 것은 아니고, 본원의 구현예에 따라 제 1연산 유닛 및 제2연산 유닛 각각은 인공지능 모델의 학습/추론 과정에서 필요한 연산을 처리하기 위한 특성(예를 들면, 병렬 작업에 대한 적합도 등)이 상호 구분되는 다양한 프로세서, 연산 모듈 등을 폭넓게 포함 할 수 있다. 이하에서는 제1연산 유닛이 CPU에 해당하고, 제2연산 유닛이 FPGA 에 해당하는 것으로 가 정하여 본원의 실시예를 설명하도록 한다. 또한, 본원의 실시예에 관한 설명에서 인공지능 모델은 예시적으로, 컨볼루션 뉴럴 네트워크(CNN, convolutional neural network)일 수 있으나, 이에만 한정되는 것은 아니다. 다른 예로, 인공지능 모델은 순환 신경망(RNN, Recurrent Neural Network), 심층 신뢰 신경망(DBN, Deep Belief Network), GAN(Generative Adversarial Network. 생성 대립 신경망), 관계형 신경망 네트워크(RL, Relation Networks), 심층 신경망(Deep Neural Network, DNN), 딥러닝 네트워크 등 종래에 이미 공지되었거나 향후 개발되는 다양한 인공지능 기반의 모델을 폭넓게 포함할 수 있다. 특히, 본원의 실시예에 관한 설명에서 인공지능 모델은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 설계될 수 있으며, 이하에서 상세히 설명하는 바와 같이 병렬 처리 장치는 다중 분기 아키텍처로 이루어진 인공지 능 모델에 포함된 복수의 브랜치 각각에 대하여 적용되는 프루닝(가지치기)의 유형에 따라 인공지능 모델의 연 산을 위한 가중치의 정렬/이동/복사 방식을 상이하게 적용함으로써 이종 연산 유닛을 병렬적으로 활용하여 연산 을 가속화할 수 있다. 도 2는 은 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치에 의한 가중치 정렬 및 이동 과정을 설명하기 위한 개념도이다. 도 2를 참조하면, 병렬 처리 장치는 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬할 수 있다. 보다 구체적으로, 도 2를 참조하면, 인공지능 모델의 연산(추론)을 위한 복수의 가중치는 복수의 그룹(도 2의 Group 1 내지 Group 3 등)으로 그룹화될 수 있고, 이렇게 그룹으로 나눠진 가중치들은 연산을 위해 컴퓨팅 장치 의 메모리에 저장될 수 있다. 예를 들어, 그룹핑된 상태의 초기 가중치가 저장되는 메모리는 컴퓨 팅 장치에 탑재되는 DRAM(Dynamic Random Access Memory)일 수 있으나, 이에만 한정되는 것은 아니고, 메 모리는 다양한 유형의 기억 소자(기억 장치)로 마련될 수 있다. 본원의 일 실시예에 따르면, 병렬 처리 장치는 다중 분기 아키텍처로 구현되는 인공지능 모델의 복수의 브 랜치(Branch) 각각에 대하여 적용되는 프루닝(가지치기)의 유형에 따라 복수의 브랜치 각각에 대응하는 가중치 를 제1논리 공간 또는 제2논리 공간에 복사할 수 있다. 보다 구체적으로 병렬 처리 장치는 비구조적 프루닝이 적용되는 브랜치에 대응하는 가중치(가중치 그룹)를 제1논리 공간으로 복사하고, 구조적 프루닝이 적용되는 브랜치에 대응하는 가중치(가중치 그룹)를 제2논리 공간 으로 복사할 수 있다. 예시적으로 도 2에 도시된 3개의 가중치 그룹 중 Group 1 및 Group 3에 해당하는 가중치 (가중치 그룹)은 비구조적 프루닝이 적용되는 가중치 그룹으로써 CPU Logical Space로 복사되고, 이와 대비하여 Group 2에 해당하는 가중치(가중치 그룹)은 구조적 프루닝이 적용되는 가중치 그룹으로써 FPGA Logical Space로 복사되는 것을 확인할 수 있다. 한편, 본원의 실시예에 관한 설명에서 프루닝은 신경망을 경량화하기 위하여 적용되는 기법으로써, 값이 상대적 으로 작거나(예를 들면, 0에 가까운) 훈련된 정도가 매우 적은 파라미터(개별 가중치)를 제거(생략)하는 작업을 의미하며, 예시적으로 구조적 프루닝(Structured pruning)은 채널 프루닝과 같이 각각의 가중치를 제거하는 것 이 아닌, 특정 구조 단위로 일괄적으로 제거(생략)하는 기법인 반면, 비구조적 프루닝(Unstructured pruning)은 특정 기준을 수립하여 개별적으로 제거(생략) 여부를 결정하는 기법으로 구분될 수 있다. 또한, 도 2를 참조하면, 메모리 내부(달리 말해, DRAM 내부)는 제1연산 유닛에 대응하는 제1논리 공간 (예를 들면, 도 2의 'CPU Logical Space') 및 제2연산 유닛에 대응하는 제2논리 공간(예를 들면, 도 2의 'FPGA Logical Space')로 구분될 수 있다. 이에 따라, 제1연산 유닛 및 제2연산 유닛 각각은 인공지능 모델과 연계된 연산을 수행하기 위해 메모리 내부의 각각 다른 공간을 사용(접근)하게 되며, 인공지능 모델 의 추론 등을 위한 실제 연산 시점(예를 들면, 런타임(Runtime) 등)에 각 연산 유닛의 메모리로 정렬된 가중치 그룹이 복사되어 이동될 수 있다. 즉, 병렬 처리 장치는 인공지능 모델의 실행을 위하여 메모리 내부의 제1논리 공간으로부터 제1연산 유닛의 메모리로 가중치를 복사하고, 메모리 내부의 제2논리 공간으로부터 제2연산 유닛의 메모리 로 가중치를 복사할 수 있다. 보다 구체적으로 병렬 처리 장치는 제1논리 공간에 저장된 가중치를 SRAM(Static Random Access Memory; 211)로 복사하고, 제2논리 공간에 저장된 가중치를 FPGA의 로컬 메모리 로 복사할 수 있다. 또한, 병렬 처리 장치는 인공지능 모델을 이루는 복수의 브랜치 각각의 실행 순서에 따라 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산을 SRAM 또는 FPGA의 로컬 메모리로 복사된 가중치를 이용하 여 제1연산 유닛 또는 제2연산 유닛을 선택적으로 이용하여 수행할 수 있다. 이와 관련하여 도 3은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 구비되는 인공지능 모델을 설명하기 위 한 개념도이다. 도 3을 참조하면, 병렬 처리 장치는 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치(예를 들면, 도 3의 Branch 1 및 Branch 2)에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하는 연산 유닛이 상이하면, 제1브랜치 및 제2브랜치에 대한 연산을 제1연산 유닛과 제2연산 유닛을 병렬 사용하 여 동시에 수행할 수 있다. 또 다른 예로, 병렬 처리 장치는 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치(예를 들 면, 도 3의 Branch 1 및 Branch 2)에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하는 연산 유 닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 제1브랜치 및 제2브랜치에 대한 연산을 연속적으 로 수행할 수 있다.또한, CNN의 브랜치에서 CPU와 FPGA 각각 동작의 시간을 측정하기 위해 비구조적 가지치기의 경우 브랜치 연산 시간을 t_u로, 구조적 가지치기의 경우 브랜치 연산 시간을 t_s로 정의할 수 있고, 다양한 브랜치를 가진 CNN 분기 구조 아키텍처의 경우, 표현할 수 있는 컴퓨팅 시간이 t_s1, t_s2, t_s3, …, t_u1, t_u2, t_u3,… 로 표 현될 수 있다. 또한, 제1브랜치(Branch 1)과 제2브랜치(Branch 2)에서 각각 제1연산 유닛 및 제2연산 유닛을 각각 이 용하여 동시에(병렬적으로) 동작될 때 필요한 연산 시간은 두 연산 유닛을 이용한 개별 연산 시간 중 상대적으 로 긴 시간으로 결정되며, 하기 식 1과 같이 표현 가능하다. [식 1]"}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "만일, 브랜치 1과 브랜치 2에 대한 프로세서가 CPU-CPU 및 FPGA-FPGA에서 연산이 되면(달리 말해, 분기 내 두 구조가 동일하여 동일한 프로세서에서 직렬 컴퓨팅 작업이 수행되는 경우), 최소 시간은 상기 식 1과 다르게 계 산이 되며, 구체적으로 각 분기(브랜치)가 동일한 프로세서에서 연산되는 경우 필요한 계산 시간은 하기 식 2와 같이 결정될 수 있다. [식 2]"}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "또한, 동일한 프로세서의 직렬 연산 시간 T_same과 다른 프로세서의 CPU-FPGA 병렬 연산 시간 T_diff를 비교하 여 분기 1과 분기 2에 대한 최적의 프로세서를 최소값으로 선택할 수 있으며, CPU 및 FPGA 실행 시간은 각 분기 에서 측정되고 T_total은 두 분기의 총 계산 시간이 하기 식 3과 같이 연산될 수 있다. [식 3]"}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "결론적으로, 병렬 처리 장치는 총 계산 시간 T_total의 최소값인 프로세서 조합으로 인공지능 모델의 추론 (예를 들면, CNN 추론 과정)을 수행할 수 있고, 이러한 CPU-FPGA 공동 설계 방식을 통해 고속 및 높은 하드웨어 활용도의 추론을 구현할 수 있게 된다. 도 4는 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치의 개략적인 구성도이다. 도 4를 참조하면, 병렬 처리 장치는 가중치 정렬부, 가중치 이동부 및 연산 수행부를 포함 할 수 있다. 가중치 정렬부는 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬할 수 있다. 구체적으로 가중치 정렬부는 복수의 브랜치를 포함하는 다중 분기 아키텍처로 이루어지는 인공지능 모델 의 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 복수의 브랜치 각각에 대응하는 가중치를 제 1논리 공간 또는 제2논리 공간에 복사할 수 있다. 보다 구체적으로 가중치 정렬부는 비구조적 프루닝이 적용되는 브랜치에 대응하는 가중치를 제1논리 공간 으로 복사하고, 구조적 프루닝이 적용되는 브랜치에 대응하는 가중치를 제2논리 공간으로 복사할 수 있다. 가중치 이동부는 인공지능 모델의 실행을 위하여 제1논리 공간으로부터 제1연산 유닛의 메모리로 가중치를 복사하고, 제2논리 공간으로부터 제2연산 유닛의 메모리로 가중치를 복사할 수 있다. 본원의 일 실시예에 따르면, 가중치 이동부는 제1논리 공간에 저장된 가중치를 SRAM으로 복사하고, 제2논 리 공간에 저장된 가중치를 FPGA의 로컬 메모리로 복사할 수 있다. 연산 수행부는 복수의 브랜치 각각의 실행 순서에 따라 복수의 브랜치 중 어느 하나의 브랜치에 대응하는 연산을 가중치를 기초로 제1연산 유닛 또는 제2연산 유닛을 선택적으로 이용하여 수행할 수 있다.본원의 일 실시예에 따르면, 연산 수행부는 인공지능 모델을 이루는 복수의 브랜치 중 연속적으로 수행 되는 제1브랜치 및 제2브랜치에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하는 연산 유닛이 상이하면, 제1브랜치 및 제2브랜치에 대한 연산을 제1연산 유닛 및 제2연산 유닛을 각각 이용하여 동시 에 수행할 수 있다. 또한, 본원의 일 실시예에 따르면, 연산 수행부는 인공지능 모델을 이루는 복수의 브랜치 중 연속적으 로 수행되는 제1브랜치 및 제2브랜치에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하는 연산 유닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 제1브랜치 및 제2브랜치에 대한 연산을 연속적 으로 수행할 수 있다. 이하에서는 상기에 자세히 설명된 내용을 기반으로, 본원의 동작 흐름을 간단히 살펴보기로 한다. 도 5는 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 방법에 대한 동작 흐름도이다. 도 5에 도시된 인공지능 모델의 가속 연산을 위한 병렬 처리 방법은 앞서 설명된 병렬 처리 장치에 의하여 수행될 수 있다. 따라서, 이하 생략된 내용이라고 하더라도 병렬 처리 장치에 대하여 설명된 내용은 인공 지능 모델의 가속 연산을 위한 병렬 처리 방법에 대한 설명에도 동일하게 적용될 수 있다. 도 5를 참조하면, 단계 S11에서 가중치 정렬부는 (a) 인공지능 모델의 연산을 위한 가중치를 제1연산 유닛 에 대응하는 제1논리 공간 및 제2연산 유닛에 대응하는 제2논리 공간에 구분하여 정렬할 수 있다. 구체적으로 단계 S11에서 가중치 정렬부는 복수의 브랜치를 포함하는 다중 분기 아키텍처로 이루어지는 인 공지능 모델의 복수의 브랜치 각각에 대하여 적용되는 프루닝 유형에 따라, 복수의 브랜치 각각에 대응하는 가 중치를 제1논리 공간 또는 제2논리 공간에 복사할 수 있다. 보다 구체적으로 단계 S11에서 가중치 정렬부는 (a1) 비구조적 프루닝이 적용되는 브랜치에 대응하는 가중 치를 제1논리 공간으로 복사할 수 있다. 또한, 단계 S11에서 가중치 정렬부는 (a2) 구조적 프루닝이 적용되는 브랜치에 대응하는 가중치를 제2논리 공간으로 복사할 수 있다. 다음으로, 단계 S12에서 가중치 이동부는 (b) 인공지능 모델의 실행을 위하여 제1논리 공간으로부터 제1연 산 유닛의 메모리로 가중치를 복사할 수 있다. 또한, 단계 S12에서 가중치 이동부는 인공지능 모델의 실행을 위하여 제2논리 공간으로부터 제2연산 유닛의 메모리로 가중치를 복사할 수 있다. 본원의 일 실시예에 따르면, 단계 S12에서 가중치 이동부는 (b1) 제1논리 공간에 저장된 가중치를 SRAM으 로 복사할 수 있다. 또한, 본원의 일 실시예에 따르면, 단계 S12에서 가중치 이동부는 (b2) 제2논리 공간에 저장된 가중치를 FPGA의 로컬 메모리로 복사할 수 있다. 다음으로, 단계 S13에서 연산 수행부는 (c) 복수의 브랜치 각각의 실행 순서에 따라 복수의 브랜치 중 어 느 하나의 브랜치에 대응하는 연산을 가중치를 기초로 제1연산 유닛 또는 제2연산 유닛을 선택적으로 이용하여 수행할 수 있다. 본원의 일 실시예에 따르면, 단계 S13에서 연산 수행부는 인공지능 모델을 이루는 복수의 브랜치 중 연속 적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하는 연산 유닛이 상이하면, 제1브랜치 및 제2브랜치에 대한 연산을 제1연산 유닛 및 제2연산 유닛을 각각 이용하여 동시에 수행할 수 있다. 또한, 본원의 일 실시예에 따르면, 단계 S13에서 연산 수행부는 인공지능 모델을 이루는 복수의 브랜치 중 연속적으로 수행되는 제1브랜치 및 제2브랜치에 대하여, 제1브랜치를 수행하는 연산 유닛과 제2브랜치를 수행하 는 연산 유닛이 동일하면, 해당 연산 유닛을 이용한 직렬 컴퓨팅을 통해 제1브랜치 및 제2브랜치에 대한 연산을 연속적으로 수행할 수 있다. 상술한 설명에서, 단계 S11 내지 S13은 본원의 구현예에 따라서, 추가적인 단계들로 더 분할되거나, 더 적은 단 계들로 조합될 수 있다. 또한, 일부 단계는 필요에 따라 생략될 수도 있고, 단계 간의 순서가 변경될 수도 있다. 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 방법은 다양한 컴퓨터 수단을 통하여 수 행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예 에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해 서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다. 또한, 전술한 인공지능 모델의 가속 연산을 위한 병렬 처리 방법은 기록 매체에 저장되는 컴퓨터에 의해 실행되 는 컴퓨터 프로그램 또는 애플리케이션의 형태로도 구현될 수 있다. 지금까지 상술한 본원의 일 실시예에 따른 인공지능 기반의 연산 시스템에 대한 설명은, 본원의 구현예에 따라서, 하기에서 서술하는 본원의 다른 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치에 대 한 설명을 통해서 이해될 수 있다. 따라서, 이하, 생략된 내용이라고 하더라도 상술한 본원의 일 실시예에 따른 인공지능 기반의 연산 시스템에 대하여 설명된 내용은 하기의 본원의 다른 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치에 대한 설명에도 동일하게 적용될 수 있다. 본원의 다른 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치(이하, '병렬 처리 장치(미도 시)'라 함.)는 인공지능 모델의 연산을 위한 가중치를 프루닝 유형에 따라 구분된 공간에 복사할 수 있다. 여기 서, 구분된 공간은 CPU 연산 또는 FPGA 연산을 위한 논리 공간을 지칭하는 것일 수 있다. 또한, 병렬 처리 장치(미도시)는 인공지능 모델을 이루는 브랜치의 실행에 따라 상기 가중치를 상기 구분된 공 간에 대응하는 메모리 영역으로 이동시킬 수 있다. 구체적으로, 그룹으로 나눠진 CNN의 가중치들은 연산을 위해 DRAM에 저장될 수 있으며, DRAM 내부에는 CPU 논리 공간(logical space)과 FPGA 논리 공간(logical space)이 구분되어 있어 CPU와 FPGA 연산을 위해 각각 다른 공 간을 사용하게 설계될 수 있다. 또한, 병렬 처리 장치(미도시)에 의할 때, 인공지능 모델의 실제 연산을 위한 CNN 실행 시점(runtime)에 각 프 로세서 메모리로 가중치(weight) 그룹이 이동하여 정렬될 수 있으며, 이 때 정렬 기준은 프루닝(Pruning)의 유 형(달리 말해, 가지치기의 구조 형태이며, 이는 각각 CPU와 FPGA의 공간에서 복사될 수 있다. 또한, 해당 CNN 브랜치(branch)가 실행되게 되면 각 프로세서 공간으로 복사된 가중치(weight) 그룹들은 서로 다른 메모리로 연산을 위해 다시 복사하게 되는데, 비구조적 가지치기의 가중치 그룹은 CPU logical space에서 SRAM으로 이동하게 된다. 반면에, 구조적 가지치기의 가중치 그룹은 FPGA logical space에서 FPGA local 메모리로 이동하게 된다. 또한, CNN의 브랜치에서 CPU와 FPGA 각각 동작의 시간을 측정하기 위해 비구조적 가지치기의 경우 브랜치 연산 시간을 t_u로, 구조적 가지치기의 경우 브랜치 연산 시간을 t_s로 정의할 수 있고, 다양한 브랜치를 가진 CNN 분기 구조 아키텍처의 경우, 표현할 수 있는 컴퓨팅 시간이 t_s1, t_s2, t_s3, …, t_u1, t_u2, t_u3,… 로 표 현될 수 있다. 또한, 제1브랜치(Branch 1)과 제2브랜치(Branch 2)에서 각각 CPU와 FPGA에서 서로 다른 프로세서로 동시에 동작 이 될 때 연산의 시간은 연산 시간이 긴 시간으로 결정되며, 전술한 식 1과 같이 표현 가능하다. 만일, 브랜치1과 브랜치2에 대한 프로세서가 CPU-CPU 및 FPGA-FPGA에서 연산이 되면 최소 시간은 다르게 계산이 되며, 분기 내 두 구조가 동일하여 동일한 프로세서에서 연산이 되면 직렬 컴퓨팅 작업을 수행한다. 각 분기가 동일한 프로세서에서 계산이 되면 계산 시간은 전술한 식 2와 같이 결정될 수 있다. 또한, 동일한 프로세서의 직렬 연산 시간 T_same과 다른 프로세서의 CPU-FPGA 병렬 연산 시간 T_diff를 비교하 여 분기 1과 분기 2에 대한 최적의 프로세서를 최소값으로 선택할 수 있으며, CPU 및 FPGA 실행 시간은 각 분기 에서 측정되고 T_total은 두 분기의 총 계산 시간이 전술한 식 3과 같이 연산될 수 있다. 종합하면, 본원에서 개시하는 병렬 처리 장치(미도시)는 상기 식 1 내지 식 3을 통한 계산을 통해 총 계산 시간 T_total의 최소값인 프로세서 조합으로 CNN 추론 과정에서 연산되며, 이 프로세서로 실행되면 CPU-FPGA 공동 설 계 방식을 통해 고속 및 높은 하드웨어 활용도의 CNN 추론을 구현할 수 있다."}
{"patent_id": "10-2023-0072712", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해 석되어야 한다."}
{"patent_id": "10-2023-0072712", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치를 포함하는 인공지능 기반 의 연산 시스템의 개략적인 구성도이다. 도 2는 은 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치에 의한 가중치 정렬 및 이동 과정을 설명하기 위한 개념도이다. 도 3은 복수의 브랜치를 포함하는 다중 분기 아키텍처로 구비되는 인공지능 모델을 설명하기 위한 개념도이다. 도 4는 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 장치의 개략적인 구성도이다. 도 5는 본원의 일 실시예에 따른 인공지능 모델의 가속 연산을 위한 병렬 처리 방법에 대한 동작 흐름도이다."}
