static T_1 F_1 ( T_2 V_1 , T_1 V_2 )\r\n{\r\nT_3 V_3 = 0 ;\r\nint V_4 , V_5 = 0 ;\r\nT_1 V_6 = 0 ;\r\nV_3 = F_2 ( V_1 , V_7 ) & 0xFFFFFFF0 ;\r\nfor ( V_4 = 0 ; V_4 < F_3 ( V_8 ) ; V_4 ++ ) {\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_8 [ V_4 ] ) ) ;\r\nF_5 ( V_9 ) ;\r\n}\r\nfor ( V_4 = 7 ; V_4 >= 0 ; V_4 -- ) {\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_10 [ V_5 ++ ] | ( ( V_2 >> V_4 ) & 1 ) ) ) ;\r\nF_5 ( V_9 ) ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_10 [ V_5 ++ ] | ( ( V_2 >> V_4 ) & 1 ) ) ) ;\r\nF_5 ( V_9 ) ;\r\n}\r\nV_5 = 0 ;\r\nfor ( V_4 = 7 ; V_4 >= 0 ; V_4 -- ) {\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_10 [ V_5 ++ ] ) ) ;\r\nF_5 ( V_9 ) ;\r\nV_6 |=\r\n( ( ( F_2 ( V_1 , V_7 )\r\n& 0x00010000 ) >> 16 ) << V_4 ) ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_10 [ V_5 ++ ] ) ) ;\r\nF_5 ( V_9 ) ;\r\n}\r\nF_4 ( V_1 , V_7 , 2 ) ;\r\nF_5 ( V_9 ) ;\r\nreturn V_6 ;\r\n}\r\nstatic void F_6 ( T_2 V_1 )\r\n{\r\nT_3 V_3 ;\r\nV_3 = F_2 ( V_1 , V_7 ) & 0xFFFFFFF0 ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_11 | V_12 ) ) ;\r\nF_5 ( V_9 ) ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_11 | V_13 ) ) ;\r\nF_5 ( V_9 ) ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_11 | V_12 ) ) ;\r\nF_5 ( V_9 ) ;\r\nF_4 ( V_1 , V_7 ,\r\n( V_3 | V_11 | V_13 ) ) ;\r\nF_5 ( V_9 ) ;\r\n}\r\nstatic void\r\nF_7 ( T_2 V_1 ,\r\nT_1 V_14 , T_1 * V_15 , T_3 V_16 )\r\n{\r\nT_4 V_4 ;\r\nfor ( V_4 = 0 ; V_4 < V_16 ; V_4 ++ ) {\r\nV_15 [ V_4 ] = F_1 ( V_1 , V_14 ) ;\r\n++ V_14 ;\r\nF_5 ( V_9 ) ;\r\n}\r\n}
