Classic Timing Analyzer report for lap8_pre
Tue Dec 13 00:49:08 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                           ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From      ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 9.546 ns    ; ADDR[0]   ; Q[1]~reg0 ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.375 ns    ; Q[0]~reg0 ; Q[0]      ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.131 ns    ; ENA       ; Q[0]~reg0 ; --         ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;             ;           ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C6        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; tsu                                                                ;
+-------+--------------+------------+---------+-----------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To        ; To Clock ;
+-------+--------------+------------+---------+-----------+----------+
; N/A   ; None         ; 9.546 ns   ; ADDR[0] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 8.658 ns   ; ADDR[0] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 8.439 ns   ; ADDR[7] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 8.434 ns   ; ADDR[0] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 8.369 ns   ; ADDR[6] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 8.263 ns   ; ADDR[3] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 8.247 ns   ; ADDR[5] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 8.212 ns   ; ADDR[0] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 8.204 ns   ; ADDR[0] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 8.145 ns   ; ADDR[0] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 8.024 ns   ; ADDR[2] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 8.016 ns   ; ADDR[3] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 8.008 ns   ; ADDR[2] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 7.949 ns   ; ADDR[2] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 7.834 ns   ; ADDR[6] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 7.755 ns   ; ADDR[7] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 7.623 ns   ; ADDR[0] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 7.572 ns   ; ADDR[5] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 7.512 ns   ; ADDR[7] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 7.493 ns   ; ADDR[3] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 7.476 ns   ; ADDR[5] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 7.352 ns   ; ADDR[5] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 7.266 ns   ; ADDR[2] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 7.206 ns   ; ADDR[4] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 7.124 ns   ; ADDR[4] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 7.091 ns   ; ADDR[7] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 7.039 ns   ; ADDR[7] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 7.000 ns   ; ADDR[2] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 6.954 ns   ; ADDR[3] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 6.903 ns   ; ADDR[5] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 6.879 ns   ; ADDR[6] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 6.813 ns   ; ADDR[3] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 6.696 ns   ; ADDR[6] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 6.591 ns   ; ADDR[6] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 6.589 ns   ; ADDR[7] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 6.505 ns   ; ADDR[3] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 6.115 ns   ; ADDR[4] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 6.085 ns   ; ADDR[6] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 5.154 ns   ; ADDR[2] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 5.037 ns   ; ADDR[4] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 4.947 ns   ; ADDR[4] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 4.939 ns   ; ADDR[4] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 4.873 ns   ; ADDR[5] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 4.865 ns   ; ADDR[2] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 4.748 ns   ; ADDR[1] ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 4.712 ns   ; ADDR[4] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 4.675 ns   ; ADDR[5] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 4.490 ns   ; ADDR[3] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 4.426 ns   ; ADDR[7] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 4.393 ns   ; ADDR[6] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 4.385 ns   ; ADDR[7] ; Q[7]~reg0 ; CLK      ;
; N/A   ; None         ; 4.228 ns   ; ADDR[1] ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 3.574 ns   ; ADDR[1] ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 3.404 ns   ; ADDR[1] ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 3.300 ns   ; ADDR[1] ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 3.011 ns   ; ADDR[1] ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 0.592 ns   ; ENA     ; Q[3]~reg0 ; CLK      ;
; N/A   ; None         ; 0.592 ns   ; ENA     ; Q[5]~reg0 ; CLK      ;
; N/A   ; None         ; 0.361 ns   ; ENA     ; Q[1]~reg0 ; CLK      ;
; N/A   ; None         ; 0.352 ns   ; ENA     ; Q[4]~reg0 ; CLK      ;
; N/A   ; None         ; 0.259 ns   ; ADDR[1] ; Q[0]~reg0 ; CLK      ;
; N/A   ; None         ; 0.213 ns   ; ENA     ; Q[6]~reg0 ; CLK      ;
; N/A   ; None         ; 0.181 ns   ; ENA     ; Q[2]~reg0 ; CLK      ;
; N/A   ; None         ; 0.181 ns   ; ENA     ; Q[7]~reg0 ; CLK      ;
; N/A   ; None         ; 0.099 ns   ; ENA     ; Q[0]~reg0 ; CLK      ;
+-------+--------------+------------+---------+-----------+----------+


+-------------------------------------------------------------------+
; tco                                                               ;
+-------+--------------+------------+-----------+------+------------+
; Slack ; Required tco ; Actual tco ; From      ; To   ; From Clock ;
+-------+--------------+------------+-----------+------+------------+
; N/A   ; None         ; 7.375 ns   ; Q[0]~reg0 ; Q[0] ; CLK        ;
; N/A   ; None         ; 7.241 ns   ; Q[5]~reg0 ; Q[5] ; CLK        ;
; N/A   ; None         ; 7.203 ns   ; Q[6]~reg0 ; Q[6] ; CLK        ;
; N/A   ; None         ; 7.174 ns   ; Q[7]~reg0 ; Q[7] ; CLK        ;
; N/A   ; None         ; 7.089 ns   ; Q[2]~reg0 ; Q[2] ; CLK        ;
; N/A   ; None         ; 6.706 ns   ; Q[3]~reg0 ; Q[3] ; CLK        ;
; N/A   ; None         ; 6.657 ns   ; Q[4]~reg0 ; Q[4] ; CLK        ;
; N/A   ; None         ; 6.367 ns   ; Q[1]~reg0 ; Q[1] ; CLK        ;
+-------+--------------+------------+-----------+------+------------+


+--------------------------------------------------------------------------+
; th                                                                       ;
+---------------+-------------+-----------+---------+-----------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To        ; To Clock ;
+---------------+-------------+-----------+---------+-----------+----------+
; N/A           ; None        ; 0.131 ns  ; ENA     ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; 0.049 ns  ; ENA     ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; 0.049 ns  ; ENA     ; Q[7]~reg0 ; CLK      ;
; N/A           ; None        ; 0.017 ns  ; ENA     ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -0.029 ns ; ADDR[1] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -0.122 ns ; ENA     ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -0.131 ns ; ENA     ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -0.362 ns ; ENA     ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -0.362 ns ; ENA     ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -0.630 ns ; ADDR[1] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -0.998 ns ; ADDR[1] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -1.116 ns ; ADDR[1] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -1.158 ns ; ADDR[1] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -1.206 ns ; ADDR[1] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -3.178 ns ; ADDR[1] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -3.678 ns ; ADDR[6] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -3.709 ns ; ADDR[4] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -3.731 ns ; ADDR[4] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -3.734 ns ; ADDR[5] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -3.797 ns ; ADDR[4] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -3.824 ns ; ADDR[2] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.101 ns ; ADDR[6] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -4.155 ns ; ADDR[7] ; Q[7]~reg0 ; CLK      ;
; N/A           ; None        ; -4.181 ns ; ADDR[4] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.193 ns ; ADDR[4] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.196 ns ; ADDR[7] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -4.260 ns ; ADDR[3] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -4.316 ns ; ADDR[3] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -4.372 ns ; ADDR[7] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -4.432 ns ; ADDR[3] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -4.445 ns ; ADDR[5] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.448 ns ; ADDR[3] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.595 ns ; ADDR[3] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -4.595 ns ; ADDR[4] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -4.631 ns ; ADDR[5] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -4.642 ns ; ADDR[7] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.643 ns ; ADDR[5] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -4.833 ns ; ADDR[6] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.866 ns ; ADDR[5] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -4.902 ns ; ADDR[2] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -4.924 ns ; ADDR[2] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -4.951 ns ; ADDR[5] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.975 ns ; ADDR[6] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -4.978 ns ; ADDR[7] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -5.070 ns ; ADDR[3] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -5.107 ns ; ADDR[7] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.147 ns ; ADDR[2] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -5.185 ns ; ADDR[2] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -5.186 ns ; ADDR[6] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -5.192 ns ; ADDR[6] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.206 ns ; ADDR[5] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.284 ns ; ADDR[7] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.480 ns ; ADDR[0] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -5.599 ns ; ADDR[0] ; Q[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.642 ns ; ADDR[2] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -5.649 ns ; ADDR[7] ; Q[3]~reg0 ; CLK      ;
; N/A           ; None        ; -5.759 ns ; ADDR[6] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -5.847 ns ; ADDR[0] ; Q[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.855 ns ; ADDR[0] ; Q[4]~reg0 ; CLK      ;
; N/A           ; None        ; -5.934 ns ; ADDR[0] ; Q[0]~reg0 ; CLK      ;
; N/A           ; None        ; -6.551 ns ; ADDR[2] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -6.583 ns ; ADDR[3] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -6.894 ns ; ADDR[4] ; Q[6]~reg0 ; CLK      ;
; N/A           ; None        ; -7.974 ns ; ADDR[0] ; Q[5]~reg0 ; CLK      ;
; N/A           ; None        ; -8.204 ns ; ADDR[0] ; Q[6]~reg0 ; CLK      ;
+---------------+-------------+-----------+---------+-----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 13 00:49:07 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lap8_pre -c lap8_pre --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: No valid register-to-register data paths exist for clock "CLK"
Info: tsu for register "Q[1]~reg0" (data pin = "ADDR[0]", clock pin = "CLK") is 9.546 ns
    Info: + Longest pin to register delay is 11.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_40; Fanout = 52; PIN Node = 'ADDR[0]'
        Info: 2: + IC(6.592 ns) + CELL(0.420 ns) = 7.862 ns; Loc. = LCCOMB_X24_Y7_N30; Fanout = 1; COMB Node = 'Mux5~7'
        Info: 3: + IC(0.249 ns) + CELL(0.415 ns) = 8.526 ns; Loc. = LCCOMB_X24_Y7_N18; Fanout = 1; COMB Node = 'Mux5~9'
        Info: 4: + IC(1.769 ns) + CELL(0.438 ns) = 10.733 ns; Loc. = LCCOMB_X9_Y6_N30; Fanout = 1; COMB Node = 'Mux5~11'
        Info: 5: + IC(0.249 ns) + CELL(0.150 ns) = 11.132 ns; Loc. = LCCOMB_X9_Y6_N18; Fanout = 1; COMB Node = 'Mux5~18'
        Info: 6: + IC(0.430 ns) + CELL(0.275 ns) = 11.837 ns; Loc. = LCCOMB_X9_Y6_N16; Fanout = 1; COMB Node = 'Mux5~25'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 11.921 ns; Loc. = LCFF_X9_Y6_N17; Fanout = 1; REG Node = 'Q[1]~reg0'
        Info: Total cell delay = 2.632 ns ( 22.08 % )
        Info: Total interconnect delay = 9.289 ns ( 77.92 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.339 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 8; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.691 ns) + CELL(0.537 ns) = 2.339 ns; Loc. = LCFF_X9_Y6_N17; Fanout = 1; REG Node = 'Q[1]~reg0'
        Info: Total cell delay = 1.526 ns ( 65.24 % )
        Info: Total interconnect delay = 0.813 ns ( 34.76 % )
Info: tco from clock "CLK" to destination pin "Q[0]" through register "Q[0]~reg0" is 7.375 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.364 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 8; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.716 ns) + CELL(0.537 ns) = 2.364 ns; Loc. = LCFF_X24_Y8_N25; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: Total cell delay = 1.526 ns ( 64.55 % )
        Info: Total interconnect delay = 0.838 ns ( 35.45 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.761 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y8_N25; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: 2: + IC(1.963 ns) + CELL(2.798 ns) = 4.761 ns; Loc. = PIN_51; Fanout = 0; PIN Node = 'Q[0]'
        Info: Total cell delay = 2.798 ns ( 58.77 % )
        Info: Total interconnect delay = 1.963 ns ( 41.23 % )
Info: th for register "Q[0]~reg0" (data pin = "ENA", clock pin = "CLK") is 0.131 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.364 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 8; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.716 ns) + CELL(0.537 ns) = 2.364 ns; Loc. = LCFF_X24_Y8_N25; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: Total cell delay = 1.526 ns ( 64.55 % )
        Info: Total interconnect delay = 0.838 ns ( 35.45 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.499 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_89; Fanout = 8; PIN Node = 'ENA'
        Info: 2: + IC(0.840 ns) + CELL(0.660 ns) = 2.499 ns; Loc. = LCFF_X24_Y8_N25; Fanout = 1; REG Node = 'Q[0]~reg0'
        Info: Total cell delay = 1.659 ns ( 66.39 % )
        Info: Total interconnect delay = 0.840 ns ( 33.61 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Tue Dec 13 00:49:08 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


