//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace X86 {
enum {
  NoRegister,
  AH, 	// 1
  AL, 	// 2
  AX, 	// 3
  BH, 	// 4
  BL, 	// 5
  BP, 	// 6
  BPL, 	// 7
  BX, 	// 8
  CH, 	// 9
  CL, 	// 10
  CR0, 	// 11
  CR1, 	// 12
  CR2, 	// 13
  CR3, 	// 14
  CR4, 	// 15
  CR5, 	// 16
  CR6, 	// 17
  CR7, 	// 18
  CR8, 	// 19
  CR9, 	// 20
  CR10, 	// 21
  CR11, 	// 22
  CR12, 	// 23
  CR13, 	// 24
  CR14, 	// 25
  CR15, 	// 26
  CS, 	// 27
  CX, 	// 28
  DH, 	// 29
  DI, 	// 30
  DIL, 	// 31
  DL, 	// 32
  DR0, 	// 33
  DR1, 	// 34
  DR2, 	// 35
  DR3, 	// 36
  DR4, 	// 37
  DR5, 	// 38
  DR6, 	// 39
  DR7, 	// 40
  DS, 	// 41
  DX, 	// 42
  EAX, 	// 43
  EBP, 	// 44
  EBX, 	// 45
  ECX, 	// 46
  EDI, 	// 47
  EDX, 	// 48
  EFLAGS, 	// 49
  EIP, 	// 50
  EIZ, 	// 51
  ES, 	// 52
  ESI, 	// 53
  ESP, 	// 54
  FP0, 	// 55
  FP1, 	// 56
  FP2, 	// 57
  FP3, 	// 58
  FP4, 	// 59
  FP5, 	// 60
  FP6, 	// 61
  FS, 	// 62
  GS, 	// 63
  IP, 	// 64
  MM0, 	// 65
  MM1, 	// 66
  MM2, 	// 67
  MM3, 	// 68
  MM4, 	// 69
  MM5, 	// 70
  MM6, 	// 71
  MM7, 	// 72
  R8, 	// 73
  R8B, 	// 74
  R8D, 	// 75
  R8W, 	// 76
  R9, 	// 77
  R9B, 	// 78
  R9D, 	// 79
  R9W, 	// 80
  R10, 	// 81
  R10B, 	// 82
  R10D, 	// 83
  R10W, 	// 84
  R11, 	// 85
  R11B, 	// 86
  R11D, 	// 87
  R11W, 	// 88
  R12, 	// 89
  R12B, 	// 90
  R12D, 	// 91
  R12W, 	// 92
  R13, 	// 93
  R13B, 	// 94
  R13D, 	// 95
  R13W, 	// 96
  R14, 	// 97
  R14B, 	// 98
  R14D, 	// 99
  R14W, 	// 100
  R15, 	// 101
  R15B, 	// 102
  R15D, 	// 103
  R15W, 	// 104
  RAX, 	// 105
  RBP, 	// 106
  RBX, 	// 107
  RCX, 	// 108
  RDI, 	// 109
  RDX, 	// 110
  RIP, 	// 111
  RIZ, 	// 112
  RSI, 	// 113
  RSP, 	// 114
  SI, 	// 115
  SIL, 	// 116
  SP, 	// 117
  SPL, 	// 118
  SS, 	// 119
  ST0, 	// 120
  ST1, 	// 121
  ST2, 	// 122
  ST3, 	// 123
  ST4, 	// 124
  ST5, 	// 125
  ST6, 	// 126
  ST7, 	// 127
  XMM0, 	// 128
  XMM1, 	// 129
  XMM2, 	// 130
  XMM3, 	// 131
  XMM4, 	// 132
  XMM5, 	// 133
  XMM6, 	// 134
  XMM7, 	// 135
  XMM8, 	// 136
  XMM9, 	// 137
  XMM10, 	// 138
  XMM11, 	// 139
  XMM12, 	// 140
  XMM13, 	// 141
  XMM14, 	// 142
  XMM15, 	// 143
  YMM0, 	// 144
  YMM1, 	// 145
  YMM2, 	// 146
  YMM3, 	// 147
  YMM4, 	// 148
  YMM5, 	// 149
  YMM6, 	// 150
  YMM7, 	// 151
  YMM8, 	// 152
  YMM9, 	// 153
  YMM10, 	// 154
  YMM11, 	// 155
  YMM12, 	// 156
  YMM13, 	// 157
  YMM14, 	// 158
  YMM15, 	// 159
  NUM_TARGET_REGS 	// 160
};
}

// Subregister indices
namespace X86 {
enum {
  NoSubRegister,
  sub_8bit,	// 1
  sub_8bit_hi,	// 2
  sub_16bit,	// 3
  sub_32bit,	// 4
  sub_sd,	// 5
  sub_ss,	// 6
  sub_xmm,	// 7
  NUM_TARGET_SUBREGS = 8
};
}
} // End llvm namespace 
