TimeQuest Timing Analyzer report for ELA
Fri May 20 01:03:54 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ELA                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 73.64 MHz ; 73.64 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -12.579 ; -533.172      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -125.113              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                      ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -12.579 ; buff[5][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.621     ;
; -12.493 ; buff[5][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.535     ;
; -12.407 ; buff[5][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.449     ;
; -12.331 ; buff[0][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.373     ;
; -12.292 ; buff[0][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.334     ;
; -12.266 ; buff[5][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.308     ;
; -12.245 ; buff[0][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.287     ;
; -12.237 ; buff[5][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.279     ;
; -12.217 ; buff[5][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.259     ;
; -12.206 ; buff[1][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.250     ;
; -12.206 ; buff[5][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.248     ;
; -12.206 ; buff[0][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.248     ;
; -12.181 ; buff[3][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.225     ;
; -12.180 ; buff[5][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.222     ;
; -12.162 ; buff[0][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.204     ;
; -12.159 ; buff[0][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.201     ;
; -12.151 ; buff[5][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.193     ;
; -12.131 ; buff[5][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.173     ;
; -12.129 ; buff[5][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.171     ;
; -12.121 ; buff[1][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.165     ;
; -12.120 ; buff[1][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.164     ;
; -12.120 ; buff[5][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.162     ;
; -12.120 ; buff[0][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.162     ;
; -12.095 ; buff[3][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.139     ;
; -12.094 ; buff[5][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.136     ;
; -12.082 ; buff[0][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.124     ;
; -12.078 ; buff[3][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.122     ;
; -12.076 ; buff[0][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.118     ;
; -12.065 ; buff[5][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.107     ;
; -12.062 ; buff[0][6] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.104     ;
; -12.045 ; buff[5][0] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.087     ;
; -12.043 ; buff[5][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.085     ;
; -12.035 ; buff[1][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.079     ;
; -12.034 ; buff[1][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.078     ;
; -12.034 ; buff[5][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.076     ;
; -12.029 ; buff[1][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.073     ;
; -12.009 ; buff[3][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.053     ;
; -11.996 ; buff[0][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.038     ;
; -11.992 ; buff[3][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 13.036     ;
; -11.990 ; buff[0][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.032     ;
; -11.986 ; buff[0][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.028     ;
; -11.982 ; buff[3][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 13.028     ;
; -11.976 ; buff[0][6] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.018     ;
; -11.969 ; buff[0][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.011     ;
; -11.959 ; buff[5][0] ; data_wr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 13.001     ;
; -11.957 ; buff[5][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.999     ;
; -11.949 ; buff[1][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.993     ;
; -11.943 ; buff[1][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.987     ;
; -11.938 ; buff[5][7] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.980     ;
; -11.930 ; buff[0][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.972     ;
; -11.910 ; buff[0][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.952     ;
; -11.906 ; buff[3][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.950     ;
; -11.904 ; buff[5][4] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.946     ;
; -11.900 ; buff[0][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.942     ;
; -11.896 ; buff[3][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.942     ;
; -11.896 ; buff[3][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.942     ;
; -11.890 ; buff[0][6] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.932     ;
; -11.883 ; buff[0][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.925     ;
; -11.875 ; buff[5][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.917     ;
; -11.873 ; buff[5][0] ; data_wr[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.915     ;
; -11.858 ; buff[3][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.904     ;
; -11.857 ; buff[1][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.901     ;
; -11.856 ; buff[5][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.898     ;
; -11.852 ; buff[5][7] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.894     ;
; -11.848 ; buff[1][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.892     ;
; -11.844 ; buff[1][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.888     ;
; -11.844 ; buff[5][2] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.886     ;
; -11.844 ; buff[0][1] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.886     ;
; -11.819 ; buff[3][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.863     ;
; -11.818 ; buff[5][4] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.860     ;
; -11.814 ; buff[0][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.856     ;
; -11.810 ; buff[3][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.856     ;
; -11.810 ; buff[3][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.856     ;
; -11.808 ; buff[0][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.850     ;
; -11.800 ; buff[0][2] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.842     ;
; -11.797 ; buff[0][0] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.839     ;
; -11.789 ; buff[5][1] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.831     ;
; -11.772 ; buff[3][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.818     ;
; -11.770 ; buff[5][5] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.812     ;
; -11.767 ; buff[5][3] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.809     ;
; -11.766 ; buff[5][7] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.808     ;
; -11.762 ; buff[1][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.806     ;
; -11.759 ; buff[1][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.803     ;
; -11.758 ; buff[1][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.802     ;
; -11.758 ; buff[5][2] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.800     ;
; -11.758 ; buff[0][1] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.800     ;
; -11.733 ; buff[3][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.777     ;
; -11.732 ; buff[5][4] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.774     ;
; -11.724 ; buff[3][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.770     ;
; -11.722 ; buff[0][5] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.764     ;
; -11.720 ; buff[0][3] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.762     ;
; -11.716 ; buff[3][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.760     ;
; -11.715 ; buff[3][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.759     ;
; -11.714 ; buff[0][2] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.756     ;
; -11.711 ; buff[0][0] ; data_wr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.753     ;
; -11.704 ; buff[5][6] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.746     ;
; -11.703 ; buff[5][1] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.745     ;
; -11.700 ; buff[0][6] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 12.742     ;
; -11.699 ; buff[1][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 12.743     ;
; -11.686 ; buff[3][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.732     ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                          ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; col[0]          ; col[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; col[1]          ; col[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; col[2]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; col[3]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; col[4]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt[0]          ; cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt[1]          ; cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; row[1]          ; row[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; row[2]          ; row[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; row[3]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state.ODD_RD_WR ; state.ODD_RD_WR ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state.DONE      ; state.DONE      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.754 ; state.IDLE      ; state.ODD_RD_WR ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.759 ; cnt[0]          ; cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.763 ; cnt[0]          ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.771 ; row[2]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.773 ; state.EVEN_RD   ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.792 ; col[0]          ; col[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.794 ; col[0]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.801 ; col[0]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.801 ; col[0]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.962 ; col[1]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 0.965 ; row[1]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 0.967 ; row[1]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 0.968 ; row[1]          ; addr[6]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 1.079 ; state.ODD_RD_WR ; addr[5]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.383      ;
; 1.189 ; col[2]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.191 ; col[2]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.194 ; row[2]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; row[2]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.205 ; col[3]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.233 ; row[3]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.249 ; col[4]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.258 ; col[1]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.261 ; state.EVEN_RD   ; addr[5]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.565      ;
; 1.264 ; col[1]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.570      ;
; 1.268 ; row[1]          ; row[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.276 ; row[1]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.278 ; cnt[1]          ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.586      ;
; 1.401 ; col[0]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.707      ;
; 1.401 ; col[0]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.707      ;
; 1.410 ; col[0]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.716      ;
; 1.411 ; col[0]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.498 ; state.ODD_RD_WR ; state.EVEN_RD   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.804      ;
; 1.502 ; state.EVEN_WR   ; state.DONE      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.507 ; buff[1][7]      ; buff[0][7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.511 ; state.EVEN_RD   ; cnt[0]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.815      ;
; 1.512 ; state.EVEN_RD   ; cnt[1]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.816      ;
; 1.536 ; col[2]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.536 ; col[2]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.539 ; row[4]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.845      ;
; 1.550 ; cnt[0]          ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.858      ;
; 1.598 ; col[0]          ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.915      ;
; 1.667 ; state.EVEN_RD   ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.960      ;
; 1.667 ; state.EVEN_RD   ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.960      ;
; 1.729 ; row[1]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.743 ; row[1]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.049      ;
; 1.744 ; buff[5][7]      ; buff[3][7]      ; clk          ; clk         ; 0.000        ; -0.002     ; 2.048      ;
; 1.771 ; col[3]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.077      ;
; 1.771 ; col[3]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.077      ;
; 1.824 ; row[4]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.827 ; col[1]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.827 ; col[1]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.853 ; buff[1][4]      ; buff[0][4]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.161      ;
; 1.863 ; col[4]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.873 ; state.ODD_RD_WR ; data_wr[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 2.184      ;
; 1.911 ; state.EVEN_RD   ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; -0.013     ; 2.204      ;
; 1.932 ; state.EVEN_RD   ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; -0.013     ; 2.225      ;
; 1.942 ; buff[4][0]      ; buff[1][0]      ; clk          ; clk         ; 0.000        ; -0.009     ; 2.239      ;
; 1.957 ; row[2]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.263      ;
; 1.971 ; row[2]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.277      ;
; 1.978 ; buff[5][2]      ; buff[3][2]      ; clk          ; clk         ; 0.000        ; -0.004     ; 2.280      ;
; 1.980 ; state.EVEN_WR   ; state.EVEN_RD   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.286      ;
; 1.993 ; row[3]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.299      ;
; 2.007 ; row[3]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.313      ;
; 2.022 ; buff[1][2]      ; buff[0][2]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.330      ;
; 2.032 ; col[2]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.053 ; state.ODD_RD_WR ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 2.357      ;
; 2.110 ; state.DONE      ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 2.414      ;
; 2.110 ; state.DONE      ; addr[5]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 2.414      ;
; 2.171 ; state.ODD_RD_WR ; wen~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.477      ;
; 2.174 ; col[4]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.480      ;
; 2.175 ; col[4]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.481      ;
; 2.200 ; col[3]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.506      ;
; 2.202 ; buff[4][4]      ; buff[1][4]      ; clk          ; clk         ; 0.000        ; -0.009     ; 2.499      ;
; 2.203 ; buff[4][1]      ; buff[1][1]      ; clk          ; clk         ; 0.000        ; -0.009     ; 2.500      ;
; 2.235 ; state.EVEN_RD   ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; -0.002     ; 2.539      ;
; 2.269 ; buff[5][3]      ; buff[3][3]      ; clk          ; clk         ; 0.000        ; -0.004     ; 2.571      ;
; 2.297 ; col[0]          ; buff[1][6]      ; clk          ; clk         ; 0.000        ; 0.012      ; 2.615      ;
; 2.330 ; col[1]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.636      ;
; 2.343 ; col[2]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.649      ;
; 2.345 ; buff[5][1]      ; buff[3][1]      ; clk          ; clk         ; 0.000        ; -0.002     ; 2.649      ;
; 2.357 ; cnt[1]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; -0.014     ; 2.649      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[5]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[6]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[7]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[8]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; addr[9]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; addr[9]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[0][7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[1][7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[2][7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[3][7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; buff[4][7]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_rd[*]  ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; 6.267 ; 6.267 ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; 5.900 ; 5.900 ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; 6.284 ; 6.284 ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; 5.302 ; 5.302 ; Rise       ; clk             ;
; in_data[*]  ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  in_data[0] ; clk        ; 0.893 ; 0.893 ; Rise       ; clk             ;
;  in_data[1] ; clk        ; 1.051 ; 1.051 ; Rise       ; clk             ;
;  in_data[2] ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  in_data[3] ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  in_data[4] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  in_data[5] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  in_data[6] ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  in_data[7] ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_rd[*]  ; clk        ; -3.480 ; -3.480 ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; -3.863 ; -3.863 ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; -3.818 ; -3.818 ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; -3.792 ; -3.792 ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; -3.503 ; -3.503 ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; -3.511 ; -3.511 ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; -3.859 ; -3.859 ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; -3.991 ; -3.991 ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; -3.480 ; -3.480 ; Rise       ; clk             ;
; in_data[*]  ; clk        ; -0.627 ; -0.627 ; Rise       ; clk             ;
;  in_data[0] ; clk        ; -0.627 ; -0.627 ; Rise       ; clk             ;
;  in_data[1] ; clk        ; -0.785 ; -0.785 ; Rise       ; clk             ;
;  in_data[2] ; clk        ; -3.829 ; -3.829 ; Rise       ; clk             ;
;  in_data[3] ; clk        ; -4.177 ; -4.177 ; Rise       ; clk             ;
;  in_data[4] ; clk        ; -4.242 ; -4.242 ; Rise       ; clk             ;
;  in_data[5] ; clk        ; -3.474 ; -3.474 ; Rise       ; clk             ;
;  in_data[6] ; clk        ; -4.928 ; -4.928 ; Rise       ; clk             ;
;  in_data[7] ; clk        ; -3.819 ; -3.819 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 7.763  ; 7.763  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 7.772  ; 7.772  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 7.829  ; 7.829  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 7.830  ; 7.830  ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 8.118  ; 8.118  ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 7.804  ; 7.804  ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
; done        ; clk        ; 7.768  ; 7.768  ; Rise       ; clk             ;
; req         ; clk        ; 10.056 ; 10.056 ; Rise       ; clk             ;
; wen         ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; clk        ; 7.763 ; 7.763 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 7.763 ; 7.763 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 7.772 ; 7.772 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 8.148 ; 8.148 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 8.501 ; 8.501 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 7.813 ; 7.813 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 7.829 ; 7.829 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 7.830 ; 7.830 ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 8.118 ; 8.118 ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 8.115 ; 8.115 ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 7.765 ; 7.765 ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 7.765 ; 7.765 ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 8.538 ; 8.538 ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 7.804 ; 7.804 ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 8.522 ; 8.522 ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 8.148 ; 8.148 ; Rise       ; clk             ;
; done        ; clk        ; 7.768 ; 7.768 ; Rise       ; clk             ;
; req         ; clk        ; 9.385 ; 9.385 ; Rise       ; clk             ;
; wen         ; clk        ; 7.789 ; 7.789 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.205 ; -115.710      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -84.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                     ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.205 ; buff[5][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.236      ;
; -3.189 ; buff[0][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.220      ;
; -3.170 ; buff[5][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.201      ;
; -3.165 ; buff[0][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.196      ;
; -3.154 ; buff[0][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.185      ;
; -3.149 ; buff[5][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.180      ;
; -3.135 ; buff[5][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.166      ;
; -3.130 ; buff[5][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.161      ;
; -3.130 ; buff[0][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.161      ;
; -3.129 ; buff[5][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.160      ;
; -3.119 ; buff[0][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.150      ;
; -3.119 ; buff[0][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.150      ;
; -3.114 ; buff[5][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.145      ;
; -3.110 ; buff[1][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.146      ;
; -3.098 ; buff[5][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.129      ;
; -3.095 ; buff[5][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.126      ;
; -3.095 ; buff[0][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.126      ;
; -3.094 ; buff[5][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.125      ;
; -3.087 ; buff[0][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.118      ;
; -3.084 ; buff[0][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.115      ;
; -3.082 ; buff[3][0] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.118      ;
; -3.079 ; buff[5][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.110      ;
; -3.075 ; buff[1][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.111      ;
; -3.063 ; buff[5][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.094      ;
; -3.060 ; buff[5][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.091      ;
; -3.059 ; buff[5][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.090      ;
; -3.052 ; buff[0][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.083      ;
; -3.050 ; buff[3][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.088      ;
; -3.049 ; buff[0][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.080      ;
; -3.047 ; buff[3][0] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.083      ;
; -3.041 ; buff[5][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.072      ;
; -3.041 ; buff[0][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.072      ;
; -3.040 ; buff[1][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.076      ;
; -3.028 ; buff[5][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.059      ;
; -3.025 ; buff[0][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.056      ;
; -3.020 ; buff[1][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.056      ;
; -3.019 ; buff[3][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.057      ;
; -3.018 ; buff[1][3] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.054      ;
; -3.017 ; buff[0][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.048      ;
; -3.016 ; buff[0][6] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.047      ;
; -3.015 ; buff[3][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.053      ;
; -3.015 ; buff[3][1] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.051      ;
; -3.012 ; buff[3][0] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.048      ;
; -3.006 ; buff[5][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.037      ;
; -3.006 ; buff[0][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.037      ;
; -3.001 ; buff[0][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.032      ;
; -2.998 ; buff[3][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.036      ;
; -2.990 ; buff[0][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.021      ;
; -2.985 ; buff[5][1] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.016      ;
; -2.985 ; buff[1][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.021      ;
; -2.984 ; buff[3][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.022      ;
; -2.983 ; buff[1][3] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.019      ;
; -2.982 ; buff[1][2] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.018      ;
; -2.981 ; buff[0][6] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.012      ;
; -2.980 ; buff[3][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.018      ;
; -2.980 ; buff[3][1] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.016      ;
; -2.978 ; buff[5][7] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.009      ;
; -2.971 ; buff[5][0] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.002      ;
; -2.971 ; buff[0][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.002      ;
; -2.970 ; buff[5][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.001      ;
; -2.966 ; buff[5][2] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.997      ;
; -2.966 ; buff[0][1] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.997      ;
; -2.965 ; buff[5][4] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.996      ;
; -2.963 ; buff[3][4] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.001      ;
; -2.961 ; buff[0][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.992      ;
; -2.955 ; buff[0][2] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.986      ;
; -2.955 ; buff[0][0] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.986      ;
; -2.950 ; buff[5][1] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.981      ;
; -2.950 ; buff[1][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.986      ;
; -2.949 ; buff[3][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.987      ;
; -2.948 ; buff[1][3] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.984      ;
; -2.947 ; buff[1][2] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.983      ;
; -2.946 ; buff[0][6] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.977      ;
; -2.946 ; buff[1][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.982      ;
; -2.945 ; buff[3][1] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.981      ;
; -2.943 ; buff[5][7] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.974      ;
; -2.942 ; buff[3][5] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.978      ;
; -2.936 ; buff[5][0] ; data_wr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.967      ;
; -2.935 ; buff[5][5] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.966      ;
; -2.934 ; buff[5][3] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.965      ;
; -2.931 ; buff[5][2] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.962      ;
; -2.931 ; buff[0][1] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.962      ;
; -2.930 ; buff[5][4] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.961      ;
; -2.928 ; buff[3][4] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.966      ;
; -2.926 ; buff[0][5] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.957      ;
; -2.923 ; buff[0][3] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.954      ;
; -2.920 ; buff[0][2] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.951      ;
; -2.920 ; buff[0][0] ; data_wr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.951      ;
; -2.918 ; buff[3][0] ; data_wr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.954      ;
; -2.916 ; buff[5][6] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.947      ;
; -2.915 ; buff[5][1] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.946      ;
; -2.912 ; buff[1][2] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.948      ;
; -2.911 ; buff[1][0] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.947      ;
; -2.908 ; buff[5][7] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.939      ;
; -2.907 ; buff[3][5] ; data_wr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.943      ;
; -2.901 ; buff[5][0] ; data_wr[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.932      ;
; -2.900 ; buff[5][5] ; data_wr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.931      ;
; -2.899 ; buff[5][3] ; data_wr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.930      ;
; -2.896 ; buff[1][4] ; data_wr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.932      ;
; -2.896 ; buff[5][2] ; data_wr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.927      ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                          ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; col[0]          ; col[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; col[1]          ; col[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; col[2]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; col[3]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; col[4]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt[0]          ; cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt[1]          ; cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row[1]          ; row[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row[2]          ; row[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row[3]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.ODD_RD_WR ; state.ODD_RD_WR ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.DONE      ; state.DONE      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; cnt[0]          ; cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; cnt[0]          ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; state.EVEN_RD   ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; row[2]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.261 ; col[0]          ; col[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; col[0]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.265 ; state.IDLE      ; state.ODD_RD_WR ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.269 ; col[0]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.421      ;
; 0.269 ; col[0]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.421      ;
; 0.315 ; row[1]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; col[1]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; row[1]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.326 ; row[1]          ; addr[6]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.339 ; state.ODD_RD_WR ; addr[5]~reg0    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.490      ;
; 0.372 ; col[2]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; row[2]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; row[2]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; col[2]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; col[4]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; col[3]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; row[3]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.389 ; col[1]          ; col[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.395 ; col[1]          ; col[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; state.EVEN_RD   ; addr[5]~reg0    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.548      ;
; 0.399 ; row[1]          ; row[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.403 ; row[1]          ; row[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.434 ; cnt[1]          ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.587      ;
; 0.446 ; col[0]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; col[0]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.452 ; col[0]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; col[0]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.457 ; state.EVEN_WR   ; state.DONE      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.467 ; state.EVEN_RD   ; cnt[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.618      ;
; 0.467 ; state.EVEN_RD   ; cnt[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.618      ;
; 0.468 ; row[4]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.474 ; buff[1][7]      ; buff[0][7]      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.628      ;
; 0.485 ; col[0]          ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; 0.009      ; 0.646      ;
; 0.485 ; cnt[0]          ; state.EVEN_WR   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.638      ;
; 0.502 ; col[2]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; col[2]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; state.ODD_RD_WR ; state.EVEN_RD   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; state.EVEN_RD   ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; -0.010     ; 0.669      ;
; 0.528 ; state.EVEN_RD   ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; -0.010     ; 0.670      ;
; 0.548 ; row[1]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.558 ; buff[5][7]      ; buff[3][7]      ; clk          ; clk         ; 0.000        ; -0.005     ; 0.705      ;
; 0.560 ; col[3]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; col[3]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.575 ; col[4]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; buff[1][4]      ; buff[0][4]      ; clk          ; clk         ; 0.000        ; 0.005      ; 0.734      ;
; 0.579 ; col[1]          ; col[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; col[1]          ; addr[4]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.588 ; state.EVEN_RD   ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; -0.010     ; 0.730      ;
; 0.590 ; row[1]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; buff[4][0]      ; buff[1][0]      ; clk          ; clk         ; 0.000        ; -0.010     ; 0.732      ;
; 0.597 ; state.EVEN_RD   ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; -0.010     ; 0.739      ;
; 0.601 ; row[2]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; row[4]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; buff[5][2]      ; buff[3][2]      ; clk          ; clk         ; 0.000        ; -0.007     ; 0.751      ;
; 0.606 ; row[3]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.614 ; buff[1][2]      ; buff[0][2]      ; clk          ; clk         ; 0.000        ; 0.005      ; 0.771      ;
; 0.618 ; state.ODD_RD_WR ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.627 ; col[2]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.643 ; row[2]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; state.EVEN_WR   ; state.EVEN_RD   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; row[3]          ; row[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; state.ODD_RD_WR ; data_wr[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.818      ;
; 0.664 ; buff[4][4]      ; buff[1][4]      ; clk          ; clk         ; 0.000        ; -0.010     ; 0.806      ;
; 0.665 ; buff[4][1]      ; buff[1][1]      ; clk          ; clk         ; 0.000        ; -0.010     ; 0.807      ;
; 0.680 ; buff[5][3]      ; buff[3][3]      ; clk          ; clk         ; 0.000        ; -0.007     ; 0.825      ;
; 0.695 ; state.ODD_RD_WR ; wen~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.699 ; state.EVEN_RD   ; addr[0]~reg0    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.850      ;
; 0.700 ; col[3]          ; addr[1]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.705 ; col[1]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; col[4]          ; addr[3]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; col[4]          ; addr[2]~reg0    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.708 ; col[0]          ; buff[1][6]      ; clk          ; clk         ; 0.000        ; 0.009      ; 0.869      ;
; 0.720 ; buff[5][1]      ; buff[3][1]      ; clk          ; clk         ; 0.000        ; -0.005     ; 0.867      ;
; 0.724 ; cnt[1]          ; addr[7]~reg0    ; clk          ; clk         ; 0.000        ; -0.012     ; 0.864      ;
; 0.725 ; cnt[1]          ; addr[8]~reg0    ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; cnt[1]          ; addr[6]~reg0    ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; cnt[1]          ; addr[9]~reg0    ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[8]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr[9]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[9]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[1][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[1][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[2][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[2][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[3][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[3][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; buff[4][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; buff[4][7]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_rd[*]  ; clk        ; 2.632  ; 2.632  ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; 2.436  ; 2.436  ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; 2.279  ; 2.279  ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; 2.574  ; 2.574  ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; 2.250  ; 2.250  ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; 2.515  ; 2.515  ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; 2.422  ; 2.422  ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; 2.632  ; 2.632  ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; 2.087  ; 2.087  ; Rise       ; clk             ;
; in_data[*]  ; clk        ; 2.181  ; 2.181  ; Rise       ; clk             ;
;  in_data[0] ; clk        ; -0.234 ; -0.234 ; Rise       ; clk             ;
;  in_data[1] ; clk        ; -0.137 ; -0.137 ; Rise       ; clk             ;
;  in_data[2] ; clk        ; 1.763  ; 1.763  ; Rise       ; clk             ;
;  in_data[3] ; clk        ; 1.856  ; 1.856  ; Rise       ; clk             ;
;  in_data[4] ; clk        ; 1.909  ; 1.909  ; Rise       ; clk             ;
;  in_data[5] ; clk        ; 1.656  ; 1.656  ; Rise       ; clk             ;
;  in_data[6] ; clk        ; 2.181  ; 2.181  ; Rise       ; clk             ;
;  in_data[7] ; clk        ; 1.762  ; 1.762  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_rd[*]  ; clk        ; -1.524 ; -1.524 ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; -1.629 ; -1.629 ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; -1.604 ; -1.604 ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; -1.562 ; -1.562 ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; -1.561 ; -1.561 ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; -1.524 ; -1.524 ; Rise       ; clk             ;
; in_data[*]  ; clk        ; 0.354  ; 0.354  ; Rise       ; clk             ;
;  in_data[0] ; clk        ; 0.354  ; 0.354  ; Rise       ; clk             ;
;  in_data[1] ; clk        ; 0.257  ; 0.257  ; Rise       ; clk             ;
;  in_data[2] ; clk        ; -1.643 ; -1.643 ; Rise       ; clk             ;
;  in_data[3] ; clk        ; -1.736 ; -1.736 ; Rise       ; clk             ;
;  in_data[4] ; clk        ; -1.789 ; -1.789 ; Rise       ; clk             ;
;  in_data[5] ; clk        ; -1.536 ; -1.536 ; Rise       ; clk             ;
;  in_data[6] ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  in_data[7] ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 3.764 ; 3.764 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 3.801 ; 3.801 ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
; done        ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
; req         ; clk        ; 4.452 ; 4.452 ; Rise       ; clk             ;
; wen         ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 3.764 ; 3.764 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 3.801 ; 3.801 ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
; done        ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
; req         ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
; wen         ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.579  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -12.579  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -533.172 ; 0.0   ; 0.0      ; 0.0     ; -125.113            ;
;  clk             ; -533.172 ; 0.000 ; N/A      ; N/A     ; -125.113            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_rd[*]  ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; 6.267 ; 6.267 ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; 5.900 ; 5.900 ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; 6.284 ; 6.284 ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; 5.302 ; 5.302 ; Rise       ; clk             ;
; in_data[*]  ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  in_data[0] ; clk        ; 0.893 ; 0.893 ; Rise       ; clk             ;
;  in_data[1] ; clk        ; 1.051 ; 1.051 ; Rise       ; clk             ;
;  in_data[2] ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  in_data[3] ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  in_data[4] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  in_data[5] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  in_data[6] ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  in_data[7] ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_rd[*]  ; clk        ; -1.524 ; -1.524 ; Rise       ; clk             ;
;  data_rd[0] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
;  data_rd[1] ; clk        ; -1.629 ; -1.629 ; Rise       ; clk             ;
;  data_rd[2] ; clk        ; -1.604 ; -1.604 ; Rise       ; clk             ;
;  data_rd[3] ; clk        ; -1.562 ; -1.562 ; Rise       ; clk             ;
;  data_rd[4] ; clk        ; -1.561 ; -1.561 ; Rise       ; clk             ;
;  data_rd[5] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  data_rd[6] ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
;  data_rd[7] ; clk        ; -1.524 ; -1.524 ; Rise       ; clk             ;
; in_data[*]  ; clk        ; 0.354  ; 0.354  ; Rise       ; clk             ;
;  in_data[0] ; clk        ; 0.354  ; 0.354  ; Rise       ; clk             ;
;  in_data[1] ; clk        ; 0.257  ; 0.257  ; Rise       ; clk             ;
;  in_data[2] ; clk        ; -1.643 ; -1.643 ; Rise       ; clk             ;
;  in_data[3] ; clk        ; -1.736 ; -1.736 ; Rise       ; clk             ;
;  in_data[4] ; clk        ; -1.789 ; -1.789 ; Rise       ; clk             ;
;  in_data[5] ; clk        ; -1.536 ; -1.536 ; Rise       ; clk             ;
;  in_data[6] ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  in_data[7] ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 7.763  ; 7.763  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 7.772  ; 7.772  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 7.829  ; 7.829  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 7.830  ; 7.830  ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 8.118  ; 8.118  ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 7.804  ; 7.804  ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 8.522  ; 8.522  ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
; done        ; clk        ; 7.768  ; 7.768  ; Rise       ; clk             ;
; req         ; clk        ; 10.056 ; 10.056 ; Rise       ; clk             ;
; wen         ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 3.764 ; 3.764 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  addr[8]    ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  addr[9]    ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
; data_wr[*]  ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_wr[0] ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  data_wr[1] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  data_wr[2] ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  data_wr[3] ; clk        ; 3.801 ; 3.801 ; Rise       ; clk             ;
;  data_wr[4] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  data_wr[5] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  data_wr[6] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  data_wr[7] ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
; done        ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
; req         ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
; wen         ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 566967   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 566967   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 20 01:03:54 2022
Info: Command: quartus_sta ELA -c ELA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ELA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.579      -533.172 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -125.113 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.205      -115.710 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -84.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Fri May 20 01:03:54 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


