vhdl xil_defaultlib "AESL_sim_pkg.vhd"
sv xil_defaultlib "ip/xil_defaultlib/axi_analytic_fft_ap_fmul_2_max_dsp_32.v"
sv work "glbl.v"
vhdl xil_defaultlib "axi_analytic_fft_fmul_32ns_32ns_32_4_max_dsp_1.vhd"
vhdl xil_defaultlib "AESL_axi_s_out_data_V.vhd"
vhdl xil_defaultlib "AESL_axi_s_in_data_V.vhd"
vhdl xil_defaultlib "axi_analytic_fft.vhd"
vhdl xil_defaultlib "axi_analytic_fft_regslice_both.vhd"
vhdl xil_defaultlib "axi_analytic_fft.autotb.vhd"

