## Семинар 2

На прошлом семинаре мы разобрали физический уровень, аналоговый уровень (транзисторы), цифровые схемы (логические вентели).

Сегодня так же остаетмся на цифровых схемах, но возьмем чуть выше - цифровые интегральные схемы. На самом деле если уж говорить про след. уровень - микроархитектура процессора, то проц не проектирует логические вентели. Логические вентели собирают в интегральные схемы. Есть нек-рый набор базовых схем, являющихся строительными блоками на уровне микроархитектуры процессора. Сегодня познакомимся с интегральными схемами и разберемся как можно собрать из этого процессор. 

### Комбинационные схемы и последовательные схемы

Комбинационные схемы - значение зависит от входа

Последовательные - значение зависит и от предыдущих => нужно существование памяти

#### Комбинационные схемы
Критерии:
1. Каждый элемент схемы является комбинационной схемы. (хотим лог. ентели объединять в структуры)
2. Соед. элемент в комб. схеме должен быть или входом, или должен подсоединяться к выходам одного из элементов (не может приходить сигнал одновременно из 2 выходов)
3. Отсутствие циклов

![alt text](image-2.png) ![alt text](image-1.png)

Ширина шины - n, n`

#### Цифровые модули - некоторые схемы

Мультиплексор - первый вариант схемы. Придерживаемся схемы за авторством Хэррис

![alt text](image.png)

Для простоты рассмотрим мультиплексор с двумя управлющими сигналами (s1, s2) и четырьям входами (D0, D1, D2, D4)

![alt text](image-3.png) ![alt text](image-4.png) ![alt text](image-5.png)

Хотим симулировать через мультиплексор логический вентель "И"

![alt text](image-6.png)

Следующая схема - декодер(дешифратор). Его идея - Напоминает мультиплексор об n каналах управляющих, но не 2^n входов, а 2^n выходов, управляем через n входов

![alt text](image-7.png)

![alt text](image-8.png)

![alt text](image-9.png)

Демултиплексор - добавляем Y

![alt text](image-10.png)

Коммутатор (мультиплексор является частным случаем коммутатора) => идея - 1 вход соединяем с 1 выходом по разным управляющим шинам

![alt text](image-11.png)


### Арифметические схемы (тоже комбинационные, выход зависит от входа)

#### Компаратор

Она должна сравнить 2 числа и вернуть единичку (1) или нолик (0). (Пусть число - значение на выходе шины)

![alt text](image-12.png) 

Также на прошлом занятии забыли про XOR (искл. Или) (отвечает на вопрос "отличаются ли 2 числа?")

![alt text](image-13.png) ![alt text](image-14.png)

Соответственно НЕ XOR - наоборот, отвечает на вопрос "равны ли 2 числа?"
Есть и компараторы которые сравнивают больше меньше - уменьшают одно из чисел 

![alt text](image-15.png)

#### Сумматоры

Четверть сумматора (XOR): (потому что нужно еще чтобы собрать)

![alt text](image-16.png) ![alt text](image-17.png)

Полусумматор:

![alt text](image-18.png) ![alt text](image-19.png)

Сумматор:

![alt text](image-20.png) ![alt text](image-21.png) ![alt text](image-22.png)

![alt text](image-23.png)

Количество битов - ширина шины памяти

Сумматор и компаратор - 2 арифметических блока, база

Можем разбить цепочку на 2 половинки, независимо вычисляем младшие разряды и старшие разряды (дважды - когда придет битик переноса и когда не придет)

### АЛУ - Арифметика логических устройств

Считаем что на вход приходят 2 бита - А и Б и 2 F (не полный сумматор, если убрать не B, тк нужно Cin доп вход для полного сумматора)

![alt text](image-24.png)

Полный сумматор:

![alt text](image-25.png)

![alt text](image-26.png)

### Схемы

![jopa](image-27.png)

![alt text](image-28.png)

RS-защелка
Сигнал распространяется с конечной скоростью. S=Set, R=Reset

![alt text](image-29.png) 

Генератор импульса - кварцевый генератор

![alt text](image-30.png)

Синхронная RS-Защелка

![alt text](image-31.png)

Синхронная D-Защёлка

![alt text](image-32.png)

![alt text](image-33.png) ![alt text](image-34.png)

Если его соединить с Синхронной D-защелкой (подключить вместо тактового напряжения) - получится D-тригер (Clk - Clock). Бывают разные варианты (с set, reset и тд)

![alt text](image-35.png)

#### Регистр

![alt text](image-36.png) 3-битный регистр