Lab12
第一步：混合的计划赋值，仿真scheduler文件，理解调度阻塞赋值，零延时赋值，非阻塞赋值和监视事件先后顺序的区别

![]()
阻塞和非阻塞区别：https://blog.csdn.net/qq_38374491/article/details/116614515
调度阻塞赋值，零延时赋值，非阻塞赋值和监视事件先后顺序的区别：
      在硬件描述语言（HDL）中，如Verilog和VHDL，调度阻塞赋值、零延时赋值、非阻塞赋值和监视事件是用于描述电路行为的重要概念。它们在模拟电路行为时的执行顺序和效果上有所不同。以下是它们之间的区别：
1. 调度阻塞赋值（Blocking Assignment）：
调度阻塞赋值是在连续赋值语句中使用的一种方式。它使用 "=" 运算符来为信号赋值，这会导致赋值语句的右侧表达式立即求值，并且在赋值完成之前，其他并发语句将被阻塞。这意味着它会按顺序执行，并等待前一个语句完成后再执行下一个语句。
示例：
```verilog
always @(posedge clk) begin
    a = b + c;  // 调度阻塞赋值
    d = a - e;
end
```
2. 零延时赋值（Zero Delay Assignment）：
零延时赋值使用的是 "=" 运算符，与调度阻塞赋值类似，但在并发语句中，它会立即执行，不考虑其他语句的阻塞。这可能会导致时间上的冲突，需要特别注意时序问题。
示例：
```verilog
always @(posedge clk) begin
    a = b + c;  // 零延时赋值
    d = a - e;
end
```
3. 非阻塞赋值（Non-blocking Assignment）：
非阻塞赋值使用的是 "<=" 运算符。它允许多个并发赋值语句在同一时间步骤中执行，而不会阻塞彼此。非阻塞赋值会在当前时间步骤结束时更新被赋值的信号，这在描述时序逻辑时特别有用，可以避免一些典型的竞争条件。
示例：
```verilog
always @(posedge clk) begin
    a <= b + c;  // 非阻塞赋值
    d <= a - e;
end
```
4. 监视事件：
监视事件用于检测信号或条件的变化，以便在事件发生时执行某些操作。在Verilog中，你可以使用敏感列表和`if`语句来监视事件。
示例：
```verilog
always @(posedge clk or posedge reset) begin
    if (reset) begin
        // 在复位时执行操作
    end else begin
        // 在时钟上升沿时执行操作
    end
end
```
第二步：事件控制的敏感变量，对两个模块进行仿真，并综合出电路图，敏感变量列表里如果漏掉了敏感变量，综合的时候会产生锁存
![]()
![]()
第三步：上升和下降延迟，在这个模块中，上升延迟是四个时间单位，下降延迟是三个时间单位，高阻延迟是五个时间单位，所有的延迟都描述的是线或端口的特征，而不是语句本身执行的特征
