>Dmel_RG2
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG3
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG5
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG9
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG18N
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG19
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG22
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG24
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG25
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG28
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG32N
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG34
CTCTGGGCTTCCCCCCTCCCCTC
>Dmel_RG36
CTCTGGGCTCCCCCCCTCCCCTC
>Dmel_RG38N
CTCTGGGCTTCCCCCCTCCCCTC
>Dsim_MD03
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD06
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD105
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD106
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD146
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD15
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD197
CTCTGGGCTCCCCTCCTCCCCTC
>Dsim_MD199
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD201
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD221
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD224
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD225
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD233
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD235
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD238
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD243
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD251
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD255
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD63
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD72
CTCTGGGCTCCCCCCCTCCCCTC
>Dsim_MD73
CTCTGGGCTCCCCCCCTCCCCTC
>Dyak_528_6527
CTCTGGGCTCCCCCCCTCCCCTC
>Dere_528_6527
CTCTGGGCTCCCCCCCTCCCCTC
