`timescale 1ns / 1ps

module DFF_tb;

    reg clk,D;
    wire Q;
    
    DFF uut(
        .clk(clk),
        .D(D),
        .Q(Q)
    );
    
    initial begin 
        clk=0;
        D=0;
        #30 D=1;
        #30 D=0;
        #30 D=1;
        #30 D=0;
        #30 D=1;
        #30 D=0;
        #50 $finish;
    end
    
    always #5 clk=~clk;
        
    
endmodule
