41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 126 342 106 0 \NUL
This page held placeholder senders and recievers
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 264 276 313 204 1 1 1
20 318 234 377 215 0
reg0_0
19 204 234 263 215 0
wtdta0
19 204 252 263 233 0
wtctl0
19 168 288 227 269 0
clear
15 234 222 283 173
5 234 306 283 257 0
24 264 402 313 330 1 1 1
20 318 360 377 341 0
reg0_2
19 204 360 263 341 0
wtdta2
19 204 378 263 359 0
wtctl0
19 168 414 227 395 0
clear
15 234 348 283 299
5 234 432 283 383 0
24 438 276 487 204 1 1 1
20 492 234 551 215 0
reg0_1
19 378 234 437 215 0
wtdta1
19 378 252 437 233 0
wtctl0
19 342 288 401 269 0
clear
15 408 222 457 173
5 408 306 457 257 0
24 438 402 487 330 1 1 1
20 492 360 551 341 0
reg0_3
19 378 360 437 341 0
wtdta3
19 378 378 437 359 0
wtctl0
19 342 414 401 395 0
clear
15 408 348 457 299
5 408 432 457 383 0
22 12 126 191 106 0 \NUL
This page stores register 0
22 12 150 482 130 0 \NUL
The data and control lines come from controllers defined on a later page
1 319 224 310 224
1 265 224 260 224
1 265 242 260 242
1 278 206 280 197
1 235 281 224 278
1 278 272 280 281
1 319 350 310 350
1 265 350 260 350
1 265 368 260 368
1 278 332 280 323
1 235 407 224 404
1 278 398 280 407
1 493 224 484 224
1 439 224 434 224
1 439 242 434 242
1 452 206 454 197
1 409 281 398 278
1 452 272 454 281
1 493 350 484 350
1 439 350 434 350
1 439 368 434 368
1 452 332 454 323
1 409 407 398 404
1 452 398 454 407
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 366 288 415 216 1 1 1
20 420 246 479 227 0
reg1_0
19 306 246 365 227 0
wtdta0
19 306 264 365 245 0
wtctl1
19 270 300 329 281 0
clear
15 336 234 385 185
5 336 318 385 269 0
24 366 414 415 342 1 1 1
20 420 372 479 353 0
reg1_2
19 306 372 365 353 0
wtdta2
19 306 390 365 371 0
wtctl1
19 270 426 329 407 0
clear
15 336 360 385 311
5 336 444 385 395 0
24 540 288 589 216 1 1 1
20 594 246 653 227 0
reg1_1
19 480 246 539 227 0
wtdta1
19 480 264 539 245 0
wtctl1
19 444 300 503 281 0
clear
15 510 234 559 185
5 510 318 559 269 0
24 540 414 589 342 1 1 1
20 594 372 653 353 0
reg1_3
19 480 372 539 353 0
wtdta3
19 480 390 539 371 0
wtctl1
19 444 426 503 407 0
clear
15 510 360 559 311
5 510 444 559 395 0
22 12 126 191 106 0 \NUL
This page stores register 1
22 12 150 482 130 0 \NUL
The data and control lines come from controllers defined on a later page
1 421 236 412 236
1 367 236 362 236
1 367 254 362 254
1 380 218 382 209
1 337 293 326 290
1 380 284 382 293
1 421 362 412 362
1 367 362 362 362
1 367 380 362 380
1 380 344 382 335
1 337 419 326 416
1 380 410 382 419
1 595 236 586 236
1 541 236 536 236
1 541 254 536 254
1 554 218 556 209
1 511 293 500 290
1 554 284 556 293
1 595 362 586 362
1 541 362 536 362
1 541 380 536 380
1 554 344 556 335
1 511 419 500 416
1 554 410 556 419
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 372 276 421 204 1 1 1
20 426 234 485 215 0
reg2_0
19 312 234 371 215 0
wtdta0
19 312 252 371 233 0
wtctl2
19 276 288 335 269 0
clear
15 342 222 391 173
5 342 306 391 257 0
24 372 402 421 330 1 1 1
20 426 360 485 341 0
reg2_2
19 312 360 371 341 0
wtdta2
19 312 378 371 359 0
wtctl2
19 276 414 335 395 0
clear
15 342 348 391 299
5 342 432 391 383 0
24 546 276 595 204 1 1 1
20 600 234 659 215 0
reg2_1
19 486 234 545 215 0
wtdta1
19 486 252 545 233 0
wtctl2
19 450 288 509 269 0
clear
15 516 222 565 173
5 516 306 565 257 0
24 546 402 595 330 1 1 1
20 600 360 659 341 0
reg2_3
19 486 360 545 341 0
wtdta3
19 486 378 545 359 0
wtctl2
19 450 414 509 395 0
clear
15 516 348 565 299
5 516 432 565 383 0
22 12 126 191 106 0 \NUL
This page stores register 2
22 12 150 482 130 0 \NUL
The data and control lines come from controllers defined on a later page
1 427 224 418 224
1 373 224 368 224
1 373 242 368 242
1 386 206 388 197
1 343 281 332 278
1 386 272 388 281
1 427 350 418 350
1 373 350 368 350
1 373 368 368 368
1 386 332 388 323
1 343 407 332 404
1 386 398 388 407
1 601 224 592 224
1 547 224 542 224
1 547 242 542 242
1 560 206 562 197
1 517 281 506 278
1 560 272 562 281
1 601 350 592 350
1 547 350 542 350
1 547 368 542 368
1 560 332 562 323
1 517 407 506 404
1 560 398 562 407
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 402 276 451 204 1 1 1
20 456 234 515 215 0
reg3_0
19 342 234 401 215 0
wtdta0
19 342 252 401 233 0
wtctl3
19 306 288 365 269 0
clear
15 372 222 421 173
5 372 306 421 257 0
24 402 402 451 330 1 1 1
20 456 360 515 341 0
reg3_2
19 342 360 401 341 0
wtdta2
19 342 378 401 359 0
wtctl3
19 306 414 365 395 0
clear
15 372 348 421 299
5 372 432 421 383 0
24 576 276 625 204 1 1 1
20 630 234 689 215 0
reg3_1
19 516 234 575 215 0
wtdta1
19 516 252 575 233 0
wtctl3
19 480 288 539 269 0
clear
15 546 222 595 173
5 546 306 595 257 0
24 576 402 625 330 1 1 1
20 630 360 689 341 0
reg3_3
19 516 360 575 341 0
wtdta3
19 516 378 575 359 0
wtctl3
19 480 414 539 395 0
clear
15 546 348 595 299
5 546 432 595 383 0
22 12 126 191 106 0 \NUL
This page stores register 3
22 12 150 482 130 0 \NUL
The data and control lines come from controllers defined on a later page
1 457 224 448 224
1 403 224 398 224
1 403 242 398 242
1 416 206 418 197
1 373 281 362 278
1 416 272 418 281
1 457 350 448 350
1 403 350 398 350
1 403 368 398 368
1 416 332 418 323
1 373 407 362 404
1 416 398 418 407
1 631 224 622 224
1 577 224 572 224
1 577 242 572 242
1 590 206 592 197
1 547 281 536 278
1 590 272 592 281
1 631 350 622 350
1 577 350 572 350
1 577 368 572 368
1 590 332 592 323
1 547 407 536 404
1 590 398 592 407
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
20 552 294 611 275 0
wtctl0
20 570 276 629 257 0
wtctl1
20 570 258 629 239 0
wtctl2
20 552 240 611 221 0
wtctl3
31 468 306 517 221 0 4
19 348 282 407 263 0
wadr_1
19 348 300 407 281 0
wadr_0
19 324 318 383 299 0
update
5 396 342 445 293 0
22 12 126 297 106 0 \NUL
This page stores the write control controller
22 12 150 579 130 0 \NUL
Whenever update is pressed, this circuit sends the update signal to the proper register
22 12 174 310 154 0 \NUL
depending on what the write address is set to
1 469 284 404 272
1 469 290 404 290
1 553 230 514 248
1 571 248 514 254
1 571 266 514 260
1 553 284 514 266
1 397 317 380 308
1 469 302 442 317
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
20 378 360 437 341 0
wtdta2
31 318 408 367 323 0 2
14 258 432 307 383
19 240 396 299 377 0
sel
19 240 378 299 359 0
kpad_2
19 240 360 299 341 0
alu_2
20 414 234 473 215 0
wtdta0
31 354 282 403 197 0 2
14 294 306 343 257
19 276 270 335 251 0
sel
19 276 252 335 233 0
kpad_0
19 276 234 335 215 0
alu_0
20 648 222 707 203 0
wtdta1
31 588 270 637 185 0 2
14 528 294 577 245
19 510 258 569 239 0
sel
19 510 240 569 221 0
kpad_1
19 510 222 569 203 0
alu_1
20 630 360 689 341 0
wtdta3
31 570 408 619 323 0 2
14 510 432 559 383
19 492 396 551 377 0
sel
19 492 378 551 359 0
kpad_3
19 492 360 551 341 0
alu_3
22 12 126 281 106 0 \NUL
This page stores the write data controller
22 12 150 417 130 0 \NUL
Depending on what select is set to, this circuit will send either
22 12 174 653 154 0 \NUL
the keypad or alu output to the registries; this will only update the registry when update is pressed
1 319 404 304 407
1 319 392 296 386
1 319 368 296 368
1 379 350 364 362
1 319 362 296 350
1 355 278 340 281
1 355 266 332 260
1 355 242 332 242
1 415 224 400 236
1 355 236 332 224
1 589 266 574 269
1 589 254 566 248
1 589 230 566 230
1 649 212 634 224
1 589 224 566 212
1 571 404 556 407
1 571 392 548 386
1 571 368 548 368
1 631 350 616 362
1 571 362 548 350
38 9
20 462 288 521 269 0
in1_0
19 318 324 377 305 0
adr1_1
19 324 342 383 323 0
adr1_0
31 396 324 445 239 0 1
14 348 372 397 323
19 318 306 377 287 0
reg0_0
19 312 288 371 269 0
reg1_0
19 306 270 365 251 0
reg2_0
19 312 252 371 233 0
reg3_0
20 708 288 767 269 0
in1_1
19 564 324 623 305 0
adr1_1
19 570 342 629 323 0
adr1_0
31 642 324 691 239 0 1
14 594 372 643 323
19 564 306 623 287 0
reg0_1
19 558 288 617 269 0
reg1_1
19 552 270 611 251 0
reg2_1
19 558 252 617 233 0
reg3_1
20 474 474 533 455 0
in1_2
19 330 510 389 491 0
adr1_1
19 336 528 395 509 0
adr1_0
31 408 510 457 425 0 1
14 360 558 409 509
19 330 492 389 473 0
reg0_2
19 324 474 383 455 0
reg1_2
19 318 456 377 437 0
reg2_2
19 324 438 383 419 0
reg3_2
20 720 474 779 455 0
in1_3
19 576 510 635 491 0
adr1_1
19 582 528 641 509 0
adr1_0
31 654 510 703 425 0 1
14 606 558 655 509
19 576 492 635 473 0
reg0_3
19 570 474 629 455 0
reg1_3
19 564 456 623 437 0
reg2_3
19 570 438 629 419 0
reg3_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 126 354 106 0 \NUL
This page stores the circuit that controls ALU input 1
22 12 150 540 130 0 \NUL
Depending on the address bits, the corresponding registry value is sent to ALU 1
1 397 320 394 347
1 397 308 380 332
1 397 302 374 314
1 397 284 374 296
1 397 278 368 278
1 397 272 362 260
1 397 266 368 242
1 463 278 442 278
1 643 320 640 347
1 643 308 626 332
1 643 302 620 314
1 643 284 620 296
1 643 278 614 278
1 643 272 608 260
1 643 266 614 242
1 709 278 688 278
1 409 506 406 533
1 409 494 392 518
1 409 488 386 500
1 409 470 386 482
1 409 464 380 464
1 409 458 374 446
1 409 452 380 428
1 475 464 454 464
1 655 506 652 533
1 655 494 638 518
1 655 488 632 500
1 655 470 632 482
1 655 464 626 464
1 655 458 620 446
1 655 452 626 428
1 721 464 700 464
38 10
20 456 246 515 227 0
in2_0
19 312 282 371 263 0
adr2_1
19 318 300 377 281 0
adr2_0
31 390 282 439 197 0 1
14 342 330 391 281
19 312 264 371 245 0
reg0_0
19 306 246 365 227 0
reg1_0
19 300 228 359 209 0
reg2_0
19 306 210 365 191 0
reg3_0
20 702 246 761 227 0
in2_1
19 558 282 617 263 0
adr2_1
19 564 300 623 281 0
adr2_0
31 636 282 685 197 0 1
14 588 330 637 281
19 558 264 617 245 0
reg0_1
19 552 246 611 227 0
reg1_1
19 546 228 605 209 0
reg2_1
19 552 210 611 191 0
reg3_1
20 468 432 527 413 0
in2_2
19 324 468 383 449 0
adr2_1
19 330 486 389 467 0
adr2_0
31 402 468 451 383 0 1
14 354 516 403 467
19 324 450 383 431 0
reg0_2
19 318 432 377 413 0
reg1_2
19 312 414 371 395 0
reg2_2
19 318 396 377 377 0
reg3_2
20 714 432 773 413 0
in2_3
19 570 468 629 449 0
adr2_1
19 576 486 635 467 0
adr2_0
31 648 468 697 383 0 1
14 600 516 649 467
19 570 450 629 431 0
reg0_3
19 564 432 623 413 0
reg1_3
19 558 414 617 395 0
reg2_3
19 564 396 623 377 0
reg3_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 126 354 106 0 \NUL
This page stores the circuit that controls ALU input 2
22 12 150 540 130 0 \NUL
Depending on the address bits, the corresponding registry value is sent to ALU 2
1 391 278 388 305
1 391 266 374 290
1 391 260 368 272
1 391 242 368 254
1 391 236 362 236
1 391 230 356 218
1 391 224 362 200
1 457 236 436 236
1 637 278 634 305
1 637 266 620 290
1 637 260 614 272
1 637 242 614 254
1 637 236 608 236
1 637 230 602 218
1 637 224 608 200
1 703 236 682 236
1 403 464 400 491
1 403 452 386 476
1 403 446 380 458
1 403 428 380 440
1 403 422 374 422
1 403 416 368 404
1 403 410 374 386
1 469 422 448 422
1 649 464 646 491
1 649 452 632 476
1 649 446 626 458
1 649 428 626 440
1 649 422 620 422
1 649 416 614 404
1 649 410 620 386
1 715 422 694 422
38 11
19 24 438 83 419 0
in1_0
19 24 420 83 401 0
in1_2
19 24 402 83 383 0
in1_3
20 150 390 209 371 0
in10A
4 90 432 139 383 1 0
19 24 384 83 365 0
in1_1
19 24 366 83 347 0
in1_2
19 24 348 83 329 0
in1_3
20 150 372 209 353 0
in11A
4 90 378 139 329 1 0
20 432 318 491 299 0
alu_0
31 378 354 427 269 0 1
14 318 378 367 329
19 300 324 359 305 0
in2_0
14 330 306 379 257
19 288 342 347 323 0
in11A
19 276 360 335 341 0
in10A
20 690 318 749 299 0
alu_1
31 636 354 685 269 0 1
14 564 378 613 329
14 588 288 637 239
19 534 342 593 323 0
in11A
19 522 360 581 341 0
in10A
19 558 306 617 287 0
in2_0
19 546 324 605 305 0
in2_1
20 354 468 413 449 0
alu_2
31 300 504 349 419 0 1
14 222 528 271 479
19 222 438 281 419 0
in2_0
14 252 420 301 371
19 192 492 251 473 0
in11A
19 180 510 239 491 0
in10A
19 210 456 269 437 0
in2_1
19 198 474 257 455 0
in2_2
20 720 474 779 455 0
alu_3
14 582 558 631 509
19 546 450 605 431 0
in2_1
19 534 468 593 449 0
in2_2
19 522 486 581 467 0
in2_3
19 558 432 617 413 0
in2_0
19 510 504 569 485 0
in12A
14 588 414 637 365
19 522 522 581 503 0
in11A
19 540 540 599 521 0
in10A
19 24 330 83 311 0
in1_2
19 24 312 83 293 0
in1_3
20 150 354 209 335 0
in12A
4 90 336 139 287 0 0
31 636 510 685 425 0 0
22 12 30 140 10 0 \NUL
Valladares, Joshua
22 12 54 68 34 0 \NUL
jdvallad
22 12 78 150 58 0 \NUL
CSE 12, Winter 2021
22 12 102 330 82 0 \NUL
This page stores the circuit that controls the ALU
22 12 126 618 106 0 \NUL
each bit of the result is determined by the the bits of ALU 2 as well as what is stored in ALU 1
22 12 150 461 130 0 \NUL
the intermediate senders and recievers are used to ensure that if the
22 12 174 546 154 0 \NUL
 number of bits to shift by forces some bits of the result to 0, the bits don't unshift 
22 12 198 289 178 0 \NUL
as the number of bits to shift by increases
1 91 421 80 428
1 91 407 80 410
1 91 393 80 392
1 151 380 136 407
1 91 367 80 374
1 91 353 80 356
1 91 339 80 338
1 151 362 136 353
1 379 314 356 314
1 379 308 376 281
1 379 302 376 281
1 379 296 376 281
1 433 308 424 308
1 379 332 344 332
1 379 338 332 350
1 379 350 364 353
1 637 302 634 263
1 637 296 634 263
1 691 308 682 308
1 637 332 590 332
1 637 338 578 350
1 637 350 610 353
1 637 314 602 314
1 637 308 614 296
1 301 446 298 395
1 355 458 346 458
1 301 482 248 482
1 301 488 236 500
1 301 500 268 503
1 301 464 254 464
1 301 458 266 446
1 301 452 278 428
1 91 297 80 302
1 91 325 80 320
1 151 344 136 311
1 637 470 578 476
1 637 464 590 458
1 637 458 602 440
1 637 452 614 422
1 637 446 634 389
1 637 440 634 389
1 637 434 634 389
1 637 428 634 389
1 637 482 566 494
1 637 488 578 512
1 637 494 596 530
1 637 506 628 533
1 721 464 682 464
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
