我々は先にLDPC符号高速生成システムの提案を行ったが,本論文では,高速化手法の有効性を評価した.LDPC符号は通信性能の限界値に極めて近い性能を引き出すことができる符号として注目を集める一方で,性能の良いLDPC符号の構成方法が確立されていないことと,性能の良いLDPC符号の評価に膨大な処理時間がかかることがLDPC符号の発展における課題となっている.提案システムでは,多目的遺伝的アルゴリズムと高速化手法を用いることで,LDPC符号の持つ問題点をそれぞれ解決する.今回の検証ではハードウェアアクセラレータの有効性を確認することで,先に確認した汎用クラスタの高速化性能と併せて課題を解決できるほどの高速化が可能になる見通しを得た.
This paper reports on the estimation of the system we have proposed for speed-up in generating LDPC codes. LDPC code is attracting attention due to the considerable potential for error correction that approaches the theoretical limits. However, the following things have impeded the implementation of suitable LDPC codes, uncertainty and time-consuming for generating the suitable LDPC codes. We have run simulations for the system with the hardware accelerator we proposed and have confirmed that our approach with hardware accelerator in conjunction with parallel programming is one of a solution to the speed-up.

