

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:33:21 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D2
* Solution:       comb_42 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      114|      114|  1.140 us|  1.140 us|  115|  115|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_505      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   11352|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   484|    4165|   14493|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1258|    -|
|Register         |        -|     -|    5090|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   484|    9255|   27103|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    19|       1|       9|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|   424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|   694|    0|
    |mul_32ns_32ns_64_1_1_U243                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U244                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U245                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U246                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U247                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U248                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U249                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U250                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U251                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U252                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U253                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U254                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U255                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U256                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U257                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U258                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U259                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U260                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U261                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U262                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U263                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U264                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U265                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U266                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U267                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U268                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U269                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U270                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U271                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U272                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U273                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U274                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U275                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U276                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U277                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U278                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U279                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U280                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U281                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U282                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U283                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U284                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U285                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U286                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U287                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U288                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U289                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U290                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U291                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U292                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U293                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U294                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U295                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U296                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U297                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U298                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U299                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U300                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U301                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U302                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U303                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U304                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U305                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U306                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U307                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U308                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U309                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U310                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U311                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U312                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U313                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U314                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U315                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U316                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|    20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|    74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|    74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_505      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|   139|    0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |        0|  140|  1438|  8816|    0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        0|   48|   566|  2792|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+------+-----+
    |Total                                     |                               |        4|  484|  4165| 14493|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln100_fu_1228_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln101_1_fu_1140_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_2_fu_1154_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_3_fu_1160_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_4_fu_1166_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_5_fu_1180_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_6_fu_1504_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln101_7_fu_1186_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_8_fu_1192_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_9_fu_1512_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln101_fu_1134_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln102_1_fu_1252_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_2_fu_1266_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_3_fu_1272_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_4_fu_1278_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_5_fu_1292_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_6_fu_1679_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_7_fu_1298_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_8_fu_1304_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_9_fu_1687_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln102_fu_1246_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln103_1_fu_2503_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_2_fu_2509_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_3_fu_2515_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_4_fu_2529_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_5_fu_2946_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_6_fu_2539_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln103_7_fu_2954_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln103_fu_2497_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln104_1_fu_2471_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_2_fu_2477_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_3_fu_2483_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_4_fu_2886_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_5_fu_2894_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln104_fu_2465_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln105_1_fu_2435_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_2_fu_2441_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_3_fu_2837_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_4_fu_2845_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln105_fu_2429_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln106_1_fu_2355_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln106_2_fu_2369_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln106_3_fu_2379_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln106_fu_2349_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln107_1_fu_1446_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln107_fu_1440_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln108_fu_1430_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln111_10_fu_1811_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln111_11_fu_1841_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_12_fu_1821_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_13_fu_1931_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_14_fu_1941_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_15_fu_1951_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_16_fu_1957_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_17_fu_1967_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_18_fu_1977_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_19_fu_2709_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_1_fu_1736_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln111_20_fu_1987_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_21_fu_2033_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_22_fu_2043_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_23_fu_2053_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_24_fu_2748_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_25_fu_2782_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_26_fu_2763_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_27_fu_2079_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_28_fu_2818_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_29_fu_3098_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_2_fu_1382_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_30_fu_2828_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_31_fu_3144_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_32_fu_3192_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_33_fu_3240_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_34_fu_3321_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln111_35_fu_1835_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_36_fu_3134_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_37_fu_3186_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_38_fu_3234_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_39_fu_2229_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln111_3_fu_1392_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_40_fu_2777_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_41_fu_1784_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_42_fu_2758_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_4_fu_1398_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_5_fu_1408_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_6_fu_1788_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln111_7_fu_1414_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_8_fu_1424_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_9_fu_1805_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln111_fu_1730_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln112_1_fu_2269_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_2_fu_2263_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_3_fu_2280_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_4_fu_2274_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_fu_3358_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln113_1_fu_2313_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln113_2_fu_2324_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln113_fu_2319_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln114_1_fu_2395_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2407_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2401_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln115_1_fu_2849_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2861_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2855_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln116_1_fu_2908_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_2920_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_fu_2914_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln117_1_fu_2968_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln117_2_fu_2980_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_2974_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_fu_2545_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln119_10_fu_2576_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_11_fu_2581_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_12_fu_3389_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln119_1_fu_2551_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_2_fu_2556_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_3_fu_2587_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_4_fu_1456_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_5_fu_1462_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_6_fu_2562_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_7_fu_1468_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln119_8_fu_2567_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_9_fu_2571_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_fu_3024_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln120_1_fu_2593_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_2_fu_2640_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_3_fu_2599_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_4_fu_2605_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_5_fu_2611_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_6_fu_2617_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_7_fu_2623_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_8_fu_2628_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_9_fu_2634_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_3412_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln121_1_fu_2652_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_2_fu_3040_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_3_fu_3044_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_4_fu_3048_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_5_fu_3054_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_2646_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln122_1_fu_3066_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_2_fu_3070_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_3_fu_3075_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2658_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln123_1_fu_3260_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln123_fu_3256_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_3271_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln125_fu_3283_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln95_10_fu_3220_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln95_1_fu_2165_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_2_fu_2179_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_3_fu_2185_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_4_fu_2191_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_5_fu_2197_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_6_fu_2211_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_7_fu_3212_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_8_fu_2217_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_9_fu_2223_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_fu_2159_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln96_10_fu_3172_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln96_1_fu_2095_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_2_fu_2109_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_3_fu_2115_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_4_fu_2121_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_5_fu_2127_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_6_fu_2141_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_7_fu_3164_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_8_fu_2147_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_9_fu_2153_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_fu_2089_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln97_1_fu_1528_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_2_fu_1542_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_3_fu_1548_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_4_fu_1554_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_5_fu_1568_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_6_fu_2680_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_7_fu_2676_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_8_fu_1574_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln97_9_fu_2688_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_fu_1522_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln98_1_fu_1586_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_2_fu_1592_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_3_fu_1598_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_4_fu_1612_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_5_fu_1622_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln98_fu_1580_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln99_1_fu_1640_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln99_2_fu_1654_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_3_fu_2699_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln99_fu_1634_p2      |         +|   0|  0|   71|          64|          64|
    |arr_47_fu_1628_p2        |         +|   0|  0|   64|          64|          64|
    |arr_48_fu_1664_p2        |         +|   0|  0|   64|          64|          64|
    |arr_49_fu_1674_p2        |         +|   0|  0|   71|          64|          64|
    |arr_50_fu_1516_p2        |         +|   0|  0|   64|          64|          64|
    |arr_51_fu_1691_p2        |         +|   0|  0|   64|          64|          64|
    |arr_52_fu_1711_p2        |         +|   0|  0|   71|          64|          64|
    |arr_fu_2693_p2           |         +|   0|  0|   64|          64|          64|
    |out1_w_10_fu_3060_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3080_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3265_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3277_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3289_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3440_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3379_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2330_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2413_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_2866_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_2926_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_2986_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3016_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3399_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3433_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3349_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|11352|       10547|       10547|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  162|         36|    1|         36|
    |grp_fu_528_p0  |   14|          3|   32|         96|
    |grp_fu_528_p1  |   14|          3|   32|         96|
    |grp_fu_532_p0  |   14|          3|   32|         96|
    |grp_fu_532_p1  |   14|          3|   32|         96|
    |grp_fu_536_p0  |   14|          3|   32|         96|
    |grp_fu_536_p1  |   14|          3|   32|         96|
    |grp_fu_540_p0  |   14|          3|   32|         96|
    |grp_fu_540_p1  |   14|          3|   32|         96|
    |grp_fu_544_p0  |   14|          3|   32|         96|
    |grp_fu_544_p1  |   14|          3|   32|         96|
    |grp_fu_548_p0  |   14|          3|   32|         96|
    |grp_fu_548_p1  |   14|          3|   32|         96|
    |grp_fu_552_p0  |   14|          3|   32|         96|
    |grp_fu_552_p1  |   14|          3|   32|         96|
    |grp_fu_556_p0  |   14|          3|   32|         96|
    |grp_fu_556_p1  |   14|          3|   32|         96|
    |grp_fu_560_p0  |   14|          3|   32|         96|
    |grp_fu_560_p1  |   14|          3|   32|         96|
    |grp_fu_564_p0  |   14|          3|   32|         96|
    |grp_fu_564_p1  |   14|          3|   32|         96|
    |grp_fu_568_p0  |   14|          3|   32|         96|
    |grp_fu_568_p1  |   14|          3|   32|         96|
    |grp_fu_572_p0  |   14|          3|   32|         96|
    |grp_fu_572_p1  |   14|          3|   32|         96|
    |grp_fu_576_p0  |   14|          3|   32|         96|
    |grp_fu_576_p1  |   14|          3|   32|         96|
    |grp_fu_580_p0  |   14|          3|   32|         96|
    |grp_fu_580_p1  |   14|          3|   32|         96|
    |grp_fu_584_p0  |   14|          3|   32|         96|
    |grp_fu_584_p1  |   14|          3|   32|         96|
    |grp_fu_588_p0  |   14|          3|   32|         96|
    |grp_fu_588_p1  |   14|          3|   32|         96|
    |grp_fu_592_p0  |   14|          3|   32|         96|
    |grp_fu_592_p1  |   14|          3|   32|         96|
    |grp_fu_596_p0  |   14|          3|   32|         96|
    |grp_fu_596_p1  |   14|          3|   32|         96|
    |grp_fu_600_p0  |   14|          3|   32|         96|
    |grp_fu_600_p1  |   14|          3|   32|         96|
    |grp_fu_604_p0  |   14|          3|   32|         96|
    |grp_fu_604_p1  |   14|          3|   32|         96|
    |grp_fu_608_p0  |   14|          3|   32|         96|
    |grp_fu_608_p1  |   14|          3|   32|         96|
    |grp_fu_612_p0  |   14|          3|   32|         96|
    |grp_fu_612_p1  |   14|          3|   32|         96|
    |grp_fu_616_p0  |   14|          3|   32|         96|
    |grp_fu_616_p1  |   14|          3|   32|         96|
    |grp_fu_620_p0  |   14|          3|   32|         96|
    |grp_fu_620_p1  |   14|          3|   32|         96|
    |grp_fu_624_p0  |   14|          3|   32|         96|
    |grp_fu_624_p1  |   14|          3|   32|         96|
    |grp_fu_628_p0  |   14|          3|   32|         96|
    |grp_fu_628_p1  |   14|          3|   32|         96|
    |grp_fu_632_p0  |   14|          3|   32|         96|
    |grp_fu_632_p1  |   14|          3|   32|         96|
    |grp_fu_636_p0  |   14|          3|   32|         96|
    |grp_fu_636_p1  |   14|          3|   32|         96|
    |grp_fu_640_p0  |   14|          3|   32|         96|
    |grp_fu_640_p1  |   14|          3|   32|         96|
    |grp_fu_644_p0  |   14|          3|   32|         96|
    |grp_fu_644_p1  |   14|          3|   32|         96|
    |grp_fu_648_p0  |   14|          3|   32|         96|
    |grp_fu_648_p1  |   14|          3|   32|         96|
    |grp_fu_652_p0  |   14|          3|   32|         96|
    |grp_fu_652_p1  |   14|          3|   32|         96|
    |grp_fu_656_p0  |   14|          3|   32|         96|
    |grp_fu_656_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1258|        270| 2313|       7129|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln100_reg_4173                                     |  64|   0|   64|          0|
    |add_ln101_2_reg_4103                                   |  64|   0|   64|          0|
    |add_ln101_5_reg_4108                                   |  64|   0|   64|          0|
    |add_ln101_7_reg_4113                                   |  28|   0|   28|          0|
    |add_ln101_8_reg_4118                                   |  28|   0|   28|          0|
    |add_ln102_2_reg_4191                                   |  64|   0|   64|          0|
    |add_ln102_5_reg_4196                                   |  64|   0|   64|          0|
    |add_ln102_7_reg_4201                                   |  28|   0|   28|          0|
    |add_ln102_8_reg_4206                                   |  28|   0|   28|          0|
    |add_ln103_1_reg_4516                                   |  64|   0|   64|          0|
    |add_ln103_4_reg_4521                                   |  64|   0|   64|          0|
    |add_ln103_6_reg_4531                                   |  28|   0|   28|          0|
    |add_ln104_1_reg_4496                                   |  64|   0|   64|          0|
    |add_ln104_3_reg_4501                                   |  64|   0|   64|          0|
    |add_ln105_2_reg_4476                                   |  64|   0|   64|          0|
    |add_ln105_reg_4471                                     |  64|   0|   64|          0|
    |add_ln107_1_reg_4263                                   |  64|   0|   64|          0|
    |add_ln108_reg_4253                                     |  64|   0|   64|          0|
    |add_ln111_15_reg_4349                                  |  66|   0|   66|          0|
    |add_ln111_1_reg_4343                                   |  28|   0|   28|          0|
    |add_ln111_20_reg_4354                                  |  67|   0|   67|          0|
    |add_ln111_22_reg_4364                                  |  66|   0|   66|          0|
    |add_ln111_23_reg_4374                                  |  65|   0|   65|          0|
    |add_ln111_27_reg_4390                                  |  65|   0|   65|          0|
    |add_ln111_30_reg_4583                                  |  66|   0|   66|          0|
    |add_ln111_39_reg_4445                                  |  28|   0|   28|          0|
    |add_ln111_3_reg_4236                                   |  66|   0|   66|          0|
    |add_ln111_5_reg_4242                                   |  66|   0|   66|          0|
    |add_ln111_8_reg_4248                                   |  66|   0|   66|          0|
    |add_ln112_3_reg_4451                                   |  28|   0|   28|          0|
    |add_ln118_reg_4536                                     |  28|   0|   28|          0|
    |add_ln119_3_reg_4542                                   |  28|   0|   28|          0|
    |add_ln119_5_reg_4273                                   |  28|   0|   28|          0|
    |add_ln119_7_reg_4278                                   |  28|   0|   28|          0|
    |add_ln120_2_reg_4548                                   |  28|   0|   28|          0|
    |add_ln121_1_reg_4558                                   |  28|   0|   28|          0|
    |add_ln121_reg_4553                                     |  28|   0|   28|          0|
    |add_ln122_reg_4563                                     |  28|   0|   28|          0|
    |add_ln95_2_reg_4425                                    |  64|   0|   64|          0|
    |add_ln95_6_reg_4430                                    |  64|   0|   64|          0|
    |add_ln95_8_reg_4435                                    |  28|   0|   28|          0|
    |add_ln95_9_reg_4440                                    |  28|   0|   28|          0|
    |add_ln96_2_reg_4405                                    |  64|   0|   64|          0|
    |add_ln96_6_reg_4410                                    |  64|   0|   64|          0|
    |add_ln96_8_reg_4415                                    |  28|   0|   28|          0|
    |add_ln96_9_reg_4420                                    |  28|   0|   28|          0|
    |add_ln97_2_reg_4293                                    |  64|   0|   64|          0|
    |add_ln97_5_reg_4298                                    |  64|   0|   64|          0|
    |add_ln97_8_reg_4303                                    |  28|   0|   28|          0|
    |add_ln97_9_reg_4573                                    |  28|   0|   28|          0|
    |add_ln98_5_reg_4313                                    |  28|   0|   28|          0|
    |ap_CS_fsm                                              |  35|   0|   35|          0|
    |arr_47_reg_4318                                        |  64|   0|   64|          0|
    |arr_48_reg_4338                                        |  64|   0|   64|          0|
    |arr_reg_4578                                           |  64|   0|   64|          0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_505_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4466                                      |  36|   0|   36|          0|
    |mul_ln109_reg_4211                                     |  64|   0|   64|          0|
    |mul_ln111_21_reg_4380                                  |  64|   0|   64|          0|
    |mul_ln111_24_reg_4395                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4613                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4618                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4628                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4633                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4638                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4673                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4658                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4456                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4461                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4588                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4593                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4598                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4603                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4663                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4668                                      |  29|   0|   29|          0|
    |out1_w_reg_4653                                        |  28|   0|   28|          0|
    |tmp_34_reg_4608                                        |   9|   0|    9|          0|
    |trunc_ln100_1_reg_4178                                 |  28|   0|   28|          0|
    |trunc_ln103_2_reg_4526                                 |  28|   0|   28|          0|
    |trunc_ln104_1_reg_4511                                 |  28|   0|   28|          0|
    |trunc_ln104_reg_4506                                   |  28|   0|   28|          0|
    |trunc_ln105_1_reg_4486                                 |  28|   0|   28|          0|
    |trunc_ln105_reg_4481                                   |  28|   0|   28|          0|
    |trunc_ln107_1_reg_4268                                 |  28|   0|   28|          0|
    |trunc_ln108_1_reg_4258                                 |  28|   0|   28|          0|
    |trunc_ln111_11_reg_4231                                |  28|   0|   28|          0|
    |trunc_ln111_2_reg_4216                                 |  28|   0|   28|          0|
    |trunc_ln111_31_reg_4359                                |  28|   0|   28|          0|
    |trunc_ln111_34_reg_4369                                |  56|   0|   56|          0|
    |trunc_ln111_37_reg_4623                                |  36|   0|   36|          0|
    |trunc_ln111_41_reg_4385                                |  28|   0|   28|          0|
    |trunc_ln111_43_reg_4400                                |  28|   0|   28|          0|
    |trunc_ln111_5_reg_4221                                 |  28|   0|   28|          0|
    |trunc_ln111_6_reg_4226                                 |  28|   0|   28|          0|
    |trunc_ln130_1_reg_3787                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3775                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3781                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4491                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4643                                     |  28|   0|   28|          0|
    |trunc_ln97_1_reg_4288                                  |  28|   0|   28|          0|
    |trunc_ln97_4_reg_4568                                  |  28|   0|   28|          0|
    |trunc_ln97_reg_4283                                    |  28|   0|   28|          0|
    |trunc_ln98_2_reg_4308                                  |  28|   0|   28|          0|
    |trunc_ln99_1_reg_4328                                  |  28|   0|   28|          0|
    |trunc_ln99_2_reg_4333                                  |  28|   0|   28|          0|
    |trunc_ln99_reg_4323                                    |  28|   0|   28|          0|
    |zext_ln100_reg_4165                                    |  32|   0|   64|         32|
    |zext_ln102_reg_4183                                    |  32|   0|   64|         32|
    |zext_ln95_10_reg_4038                                  |  32|   0|   64|         32|
    |zext_ln95_11_reg_4048                                  |  32|   0|   64|         32|
    |zext_ln95_12_reg_4058                                  |  32|   0|   64|         32|
    |zext_ln95_13_reg_4068                                  |  32|   0|   64|         32|
    |zext_ln95_14_reg_4077                                  |  32|   0|   64|         32|
    |zext_ln95_15_reg_4085                                  |  32|   0|   64|         32|
    |zext_ln95_16_reg_4092                                  |  32|   0|   64|         32|
    |zext_ln95_17_reg_4098                                  |  32|   0|   64|         32|
    |zext_ln95_1_reg_3926                                   |  32|   0|   64|         32|
    |zext_ln95_2_reg_3935                                   |  32|   0|   64|         32|
    |zext_ln95_3_reg_3946                                   |  32|   0|   64|         32|
    |zext_ln95_4_reg_3958                                   |  32|   0|   64|         32|
    |zext_ln95_5_reg_3971                                   |  32|   0|   64|         32|
    |zext_ln95_6_reg_3985                                   |  32|   0|   64|         32|
    |zext_ln95_7_reg_3999                                   |  32|   0|   64|         32|
    |zext_ln95_8_reg_4013                                   |  32|   0|   64|         32|
    |zext_ln95_9_reg_4027                                   |  32|   0|   64|         32|
    |zext_ln95_reg_3917                                     |  32|   0|   64|         32|
    |zext_ln96_reg_4123                                     |  32|   0|   64|         32|
    |zext_ln97_reg_4134                                     |  32|   0|   64|         32|
    |zext_ln98_reg_4145                                     |  32|   0|   64|         32|
    |zext_ln99_reg_4156                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5090|   0| 5858|        768|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

