$comment
	File created using the following command:
		vcd file Aula13.msim.vcd -direction
$end
$date
	Tue Oct 19 11:26:45 2021
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module aula13_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " ESCRITA_REG_RD $end
$var wire 1 # OPERACAO_ULA $end
$var wire 1 $ REG_RS [31] $end
$var wire 1 % REG_RS [30] $end
$var wire 1 & REG_RS [29] $end
$var wire 1 ' REG_RS [28] $end
$var wire 1 ( REG_RS [27] $end
$var wire 1 ) REG_RS [26] $end
$var wire 1 * REG_RS [25] $end
$var wire 1 + REG_RS [24] $end
$var wire 1 , REG_RS [23] $end
$var wire 1 - REG_RS [22] $end
$var wire 1 . REG_RS [21] $end
$var wire 1 / REG_RS [20] $end
$var wire 1 0 REG_RS [19] $end
$var wire 1 1 REG_RS [18] $end
$var wire 1 2 REG_RS [17] $end
$var wire 1 3 REG_RS [16] $end
$var wire 1 4 REG_RS [15] $end
$var wire 1 5 REG_RS [14] $end
$var wire 1 6 REG_RS [13] $end
$var wire 1 7 REG_RS [12] $end
$var wire 1 8 REG_RS [11] $end
$var wire 1 9 REG_RS [10] $end
$var wire 1 : REG_RS [9] $end
$var wire 1 ; REG_RS [8] $end
$var wire 1 < REG_RS [7] $end
$var wire 1 = REG_RS [6] $end
$var wire 1 > REG_RS [5] $end
$var wire 1 ? REG_RS [4] $end
$var wire 1 @ REG_RS [3] $end
$var wire 1 A REG_RS [2] $end
$var wire 1 B REG_RS [1] $end
$var wire 1 C REG_RS [0] $end
$var wire 1 D REG_RT [31] $end
$var wire 1 E REG_RT [30] $end
$var wire 1 F REG_RT [29] $end
$var wire 1 G REG_RT [28] $end
$var wire 1 H REG_RT [27] $end
$var wire 1 I REG_RT [26] $end
$var wire 1 J REG_RT [25] $end
$var wire 1 K REG_RT [24] $end
$var wire 1 L REG_RT [23] $end
$var wire 1 M REG_RT [22] $end
$var wire 1 N REG_RT [21] $end
$var wire 1 O REG_RT [20] $end
$var wire 1 P REG_RT [19] $end
$var wire 1 Q REG_RT [18] $end
$var wire 1 R REG_RT [17] $end
$var wire 1 S REG_RT [16] $end
$var wire 1 T REG_RT [15] $end
$var wire 1 U REG_RT [14] $end
$var wire 1 V REG_RT [13] $end
$var wire 1 W REG_RT [12] $end
$var wire 1 X REG_RT [11] $end
$var wire 1 Y REG_RT [10] $end
$var wire 1 Z REG_RT [9] $end
$var wire 1 [ REG_RT [8] $end
$var wire 1 \ REG_RT [7] $end
$var wire 1 ] REG_RT [6] $end
$var wire 1 ^ REG_RT [5] $end
$var wire 1 _ REG_RT [4] $end
$var wire 1 ` REG_RT [3] $end
$var wire 1 a REG_RT [2] $end
$var wire 1 b REG_RT [1] $end
$var wire 1 c REG_RT [0] $end
$var wire 1 d RESULTADO [31] $end
$var wire 1 e RESULTADO [30] $end
$var wire 1 f RESULTADO [29] $end
$var wire 1 g RESULTADO [28] $end
$var wire 1 h RESULTADO [27] $end
$var wire 1 i RESULTADO [26] $end
$var wire 1 j RESULTADO [25] $end
$var wire 1 k RESULTADO [24] $end
$var wire 1 l RESULTADO [23] $end
$var wire 1 m RESULTADO [22] $end
$var wire 1 n RESULTADO [21] $end
$var wire 1 o RESULTADO [20] $end
$var wire 1 p RESULTADO [19] $end
$var wire 1 q RESULTADO [18] $end
$var wire 1 r RESULTADO [17] $end
$var wire 1 s RESULTADO [16] $end
$var wire 1 t RESULTADO [15] $end
$var wire 1 u RESULTADO [14] $end
$var wire 1 v RESULTADO [13] $end
$var wire 1 w RESULTADO [12] $end
$var wire 1 x RESULTADO [11] $end
$var wire 1 y RESULTADO [10] $end
$var wire 1 z RESULTADO [9] $end
$var wire 1 { RESULTADO [8] $end
$var wire 1 | RESULTADO [7] $end
$var wire 1 } RESULTADO [6] $end
$var wire 1 ~ RESULTADO [5] $end
$var wire 1 !! RESULTADO [4] $end
$var wire 1 "! RESULTADO [3] $end
$var wire 1 #! RESULTADO [2] $end
$var wire 1 $! RESULTADO [1] $end
$var wire 1 %! RESULTADO [0] $end

$scope module i1 $end
$var wire 1 &! gnd $end
$var wire 1 '! vcc $end
$var wire 1 (! unknown $end
$var wire 1 )! devoe $end
$var wire 1 *! devclrn $end
$var wire 1 +! devpor $end
$var wire 1 ,! ww_devoe $end
$var wire 1 -! ww_devclrn $end
$var wire 1 .! ww_devpor $end
$var wire 1 /! ww_CLOCK_50 $end
$var wire 1 0! ww_ESCRITA_REG_RD $end
$var wire 1 1! ww_OPERACAO_ULA $end
$var wire 1 2! ww_RESULTADO [31] $end
$var wire 1 3! ww_RESULTADO [30] $end
$var wire 1 4! ww_RESULTADO [29] $end
$var wire 1 5! ww_RESULTADO [28] $end
$var wire 1 6! ww_RESULTADO [27] $end
$var wire 1 7! ww_RESULTADO [26] $end
$var wire 1 8! ww_RESULTADO [25] $end
$var wire 1 9! ww_RESULTADO [24] $end
$var wire 1 :! ww_RESULTADO [23] $end
$var wire 1 ;! ww_RESULTADO [22] $end
$var wire 1 <! ww_RESULTADO [21] $end
$var wire 1 =! ww_RESULTADO [20] $end
$var wire 1 >! ww_RESULTADO [19] $end
$var wire 1 ?! ww_RESULTADO [18] $end
$var wire 1 @! ww_RESULTADO [17] $end
$var wire 1 A! ww_RESULTADO [16] $end
$var wire 1 B! ww_RESULTADO [15] $end
$var wire 1 C! ww_RESULTADO [14] $end
$var wire 1 D! ww_RESULTADO [13] $end
$var wire 1 E! ww_RESULTADO [12] $end
$var wire 1 F! ww_RESULTADO [11] $end
$var wire 1 G! ww_RESULTADO [10] $end
$var wire 1 H! ww_RESULTADO [9] $end
$var wire 1 I! ww_RESULTADO [8] $end
$var wire 1 J! ww_RESULTADO [7] $end
$var wire 1 K! ww_RESULTADO [6] $end
$var wire 1 L! ww_RESULTADO [5] $end
$var wire 1 M! ww_RESULTADO [4] $end
$var wire 1 N! ww_RESULTADO [3] $end
$var wire 1 O! ww_RESULTADO [2] $end
$var wire 1 P! ww_RESULTADO [1] $end
$var wire 1 Q! ww_RESULTADO [0] $end
$var wire 1 R! ww_REG_RS [31] $end
$var wire 1 S! ww_REG_RS [30] $end
$var wire 1 T! ww_REG_RS [29] $end
$var wire 1 U! ww_REG_RS [28] $end
$var wire 1 V! ww_REG_RS [27] $end
$var wire 1 W! ww_REG_RS [26] $end
$var wire 1 X! ww_REG_RS [25] $end
$var wire 1 Y! ww_REG_RS [24] $end
$var wire 1 Z! ww_REG_RS [23] $end
$var wire 1 [! ww_REG_RS [22] $end
$var wire 1 \! ww_REG_RS [21] $end
$var wire 1 ]! ww_REG_RS [20] $end
$var wire 1 ^! ww_REG_RS [19] $end
$var wire 1 _! ww_REG_RS [18] $end
$var wire 1 `! ww_REG_RS [17] $end
$var wire 1 a! ww_REG_RS [16] $end
$var wire 1 b! ww_REG_RS [15] $end
$var wire 1 c! ww_REG_RS [14] $end
$var wire 1 d! ww_REG_RS [13] $end
$var wire 1 e! ww_REG_RS [12] $end
$var wire 1 f! ww_REG_RS [11] $end
$var wire 1 g! ww_REG_RS [10] $end
$var wire 1 h! ww_REG_RS [9] $end
$var wire 1 i! ww_REG_RS [8] $end
$var wire 1 j! ww_REG_RS [7] $end
$var wire 1 k! ww_REG_RS [6] $end
$var wire 1 l! ww_REG_RS [5] $end
$var wire 1 m! ww_REG_RS [4] $end
$var wire 1 n! ww_REG_RS [3] $end
$var wire 1 o! ww_REG_RS [2] $end
$var wire 1 p! ww_REG_RS [1] $end
$var wire 1 q! ww_REG_RS [0] $end
$var wire 1 r! ww_REG_RT [31] $end
$var wire 1 s! ww_REG_RT [30] $end
$var wire 1 t! ww_REG_RT [29] $end
$var wire 1 u! ww_REG_RT [28] $end
$var wire 1 v! ww_REG_RT [27] $end
$var wire 1 w! ww_REG_RT [26] $end
$var wire 1 x! ww_REG_RT [25] $end
$var wire 1 y! ww_REG_RT [24] $end
$var wire 1 z! ww_REG_RT [23] $end
$var wire 1 {! ww_REG_RT [22] $end
$var wire 1 |! ww_REG_RT [21] $end
$var wire 1 }! ww_REG_RT [20] $end
$var wire 1 ~! ww_REG_RT [19] $end
$var wire 1 !" ww_REG_RT [18] $end
$var wire 1 "" ww_REG_RT [17] $end
$var wire 1 #" ww_REG_RT [16] $end
$var wire 1 $" ww_REG_RT [15] $end
$var wire 1 %" ww_REG_RT [14] $end
$var wire 1 &" ww_REG_RT [13] $end
$var wire 1 '" ww_REG_RT [12] $end
$var wire 1 (" ww_REG_RT [11] $end
$var wire 1 )" ww_REG_RT [10] $end
$var wire 1 *" ww_REG_RT [9] $end
$var wire 1 +" ww_REG_RT [8] $end
$var wire 1 ," ww_REG_RT [7] $end
$var wire 1 -" ww_REG_RT [6] $end
$var wire 1 ." ww_REG_RT [5] $end
$var wire 1 /" ww_REG_RT [4] $end
$var wire 1 0" ww_REG_RT [3] $end
$var wire 1 1" ww_REG_RT [2] $end
$var wire 1 2" ww_REG_RT [1] $end
$var wire 1 3" ww_REG_RT [0] $end
$var wire 1 4" \ESCRITA_REG_RD~input_o\ $end
$var wire 1 5" \RESULTADO[0]~output_o\ $end
$var wire 1 6" \RESULTADO[1]~output_o\ $end
$var wire 1 7" \RESULTADO[2]~output_o\ $end
$var wire 1 8" \RESULTADO[3]~output_o\ $end
$var wire 1 9" \RESULTADO[4]~output_o\ $end
$var wire 1 :" \RESULTADO[5]~output_o\ $end
$var wire 1 ;" \RESULTADO[6]~output_o\ $end
$var wire 1 <" \RESULTADO[7]~output_o\ $end
$var wire 1 =" \RESULTADO[8]~output_o\ $end
$var wire 1 >" \RESULTADO[9]~output_o\ $end
$var wire 1 ?" \RESULTADO[10]~output_o\ $end
$var wire 1 @" \RESULTADO[11]~output_o\ $end
$var wire 1 A" \RESULTADO[12]~output_o\ $end
$var wire 1 B" \RESULTADO[13]~output_o\ $end
$var wire 1 C" \RESULTADO[14]~output_o\ $end
$var wire 1 D" \RESULTADO[15]~output_o\ $end
$var wire 1 E" \RESULTADO[16]~output_o\ $end
$var wire 1 F" \RESULTADO[17]~output_o\ $end
$var wire 1 G" \RESULTADO[18]~output_o\ $end
$var wire 1 H" \RESULTADO[19]~output_o\ $end
$var wire 1 I" \RESULTADO[20]~output_o\ $end
$var wire 1 J" \RESULTADO[21]~output_o\ $end
$var wire 1 K" \RESULTADO[22]~output_o\ $end
$var wire 1 L" \RESULTADO[23]~output_o\ $end
$var wire 1 M" \RESULTADO[24]~output_o\ $end
$var wire 1 N" \RESULTADO[25]~output_o\ $end
$var wire 1 O" \RESULTADO[26]~output_o\ $end
$var wire 1 P" \RESULTADO[27]~output_o\ $end
$var wire 1 Q" \RESULTADO[28]~output_o\ $end
$var wire 1 R" \RESULTADO[29]~output_o\ $end
$var wire 1 S" \RESULTADO[30]~output_o\ $end
$var wire 1 T" \RESULTADO[31]~output_o\ $end
$var wire 1 U" \REG_RS[0]~output_o\ $end
$var wire 1 V" \REG_RS[1]~output_o\ $end
$var wire 1 W" \REG_RS[2]~output_o\ $end
$var wire 1 X" \REG_RS[3]~output_o\ $end
$var wire 1 Y" \REG_RS[4]~output_o\ $end
$var wire 1 Z" \REG_RS[5]~output_o\ $end
$var wire 1 [" \REG_RS[6]~output_o\ $end
$var wire 1 \" \REG_RS[7]~output_o\ $end
$var wire 1 ]" \REG_RS[8]~output_o\ $end
$var wire 1 ^" \REG_RS[9]~output_o\ $end
$var wire 1 _" \REG_RS[10]~output_o\ $end
$var wire 1 `" \REG_RS[11]~output_o\ $end
$var wire 1 a" \REG_RS[12]~output_o\ $end
$var wire 1 b" \REG_RS[13]~output_o\ $end
$var wire 1 c" \REG_RS[14]~output_o\ $end
$var wire 1 d" \REG_RS[15]~output_o\ $end
$var wire 1 e" \REG_RS[16]~output_o\ $end
$var wire 1 f" \REG_RS[17]~output_o\ $end
$var wire 1 g" \REG_RS[18]~output_o\ $end
$var wire 1 h" \REG_RS[19]~output_o\ $end
$var wire 1 i" \REG_RS[20]~output_o\ $end
$var wire 1 j" \REG_RS[21]~output_o\ $end
$var wire 1 k" \REG_RS[22]~output_o\ $end
$var wire 1 l" \REG_RS[23]~output_o\ $end
$var wire 1 m" \REG_RS[24]~output_o\ $end
$var wire 1 n" \REG_RS[25]~output_o\ $end
$var wire 1 o" \REG_RS[26]~output_o\ $end
$var wire 1 p" \REG_RS[27]~output_o\ $end
$var wire 1 q" \REG_RS[28]~output_o\ $end
$var wire 1 r" \REG_RS[29]~output_o\ $end
$var wire 1 s" \REG_RS[30]~output_o\ $end
$var wire 1 t" \REG_RS[31]~output_o\ $end
$var wire 1 u" \REG_RT[0]~output_o\ $end
$var wire 1 v" \REG_RT[1]~output_o\ $end
$var wire 1 w" \REG_RT[2]~output_o\ $end
$var wire 1 x" \REG_RT[3]~output_o\ $end
$var wire 1 y" \REG_RT[4]~output_o\ $end
$var wire 1 z" \REG_RT[5]~output_o\ $end
$var wire 1 {" \REG_RT[6]~output_o\ $end
$var wire 1 |" \REG_RT[7]~output_o\ $end
$var wire 1 }" \REG_RT[8]~output_o\ $end
$var wire 1 ~" \REG_RT[9]~output_o\ $end
$var wire 1 !# \REG_RT[10]~output_o\ $end
$var wire 1 "# \REG_RT[11]~output_o\ $end
$var wire 1 ## \REG_RT[12]~output_o\ $end
$var wire 1 $# \REG_RT[13]~output_o\ $end
$var wire 1 %# \REG_RT[14]~output_o\ $end
$var wire 1 &# \REG_RT[15]~output_o\ $end
$var wire 1 '# \REG_RT[16]~output_o\ $end
$var wire 1 (# \REG_RT[17]~output_o\ $end
$var wire 1 )# \REG_RT[18]~output_o\ $end
$var wire 1 *# \REG_RT[19]~output_o\ $end
$var wire 1 +# \REG_RT[20]~output_o\ $end
$var wire 1 ,# \REG_RT[21]~output_o\ $end
$var wire 1 -# \REG_RT[22]~output_o\ $end
$var wire 1 .# \REG_RT[23]~output_o\ $end
$var wire 1 /# \REG_RT[24]~output_o\ $end
$var wire 1 0# \REG_RT[25]~output_o\ $end
$var wire 1 1# \REG_RT[26]~output_o\ $end
$var wire 1 2# \REG_RT[27]~output_o\ $end
$var wire 1 3# \REG_RT[28]~output_o\ $end
$var wire 1 4# \REG_RT[29]~output_o\ $end
$var wire 1 5# \REG_RT[30]~output_o\ $end
$var wire 1 6# \REG_RT[31]~output_o\ $end
$var wire 1 7# \CLOCK_50~input_o\ $end
$var wire 1 8# \PC|DOUT[2]~0_combout\ $end
$var wire 1 9# \SOMADOR|Add0~1_sumout\ $end
$var wire 1 :# \SOMADOR|Add0~2\ $end
$var wire 1 ;# \SOMADOR|Add0~5_sumout\ $end
$var wire 1 <# \SOMADOR|Add0~6\ $end
$var wire 1 =# \SOMADOR|Add0~9_sumout\ $end
$var wire 1 ># \SOMADOR|Add0~10\ $end
$var wire 1 ?# \SOMADOR|Add0~17_sumout\ $end
$var wire 1 @# \SOMADOR|Add0~18\ $end
$var wire 1 A# \SOMADOR|Add0~13_sumout\ $end
$var wire 1 B# \MEMORIA_INTRUCAO|memROM~0_combout\ $end
$var wire 1 C# \OPERACAO_ULA~input_o\ $end
$var wire 1 D# \ULA|Add0~130_cout\ $end
$var wire 1 E# \ULA|Add0~1_sumout\ $end
$var wire 1 F# \ULA|Add0~2\ $end
$var wire 1 G# \ULA|Add0~5_sumout\ $end
$var wire 1 H# \ULA|Add0~6\ $end
$var wire 1 I# \ULA|Add0~9_sumout\ $end
$var wire 1 J# \ULA|Add0~10\ $end
$var wire 1 K# \ULA|Add0~13_sumout\ $end
$var wire 1 L# \ULA|Add0~14\ $end
$var wire 1 M# \ULA|Add0~17_sumout\ $end
$var wire 1 N# \ULA|Add0~18\ $end
$var wire 1 O# \ULA|Add0~21_sumout\ $end
$var wire 1 P# \ULA|Add0~22\ $end
$var wire 1 Q# \ULA|Add0~25_sumout\ $end
$var wire 1 R# \ULA|Add0~26\ $end
$var wire 1 S# \ULA|Add0~29_sumout\ $end
$var wire 1 T# \ULA|Add0~30\ $end
$var wire 1 U# \ULA|Add0~33_sumout\ $end
$var wire 1 V# \ULA|Add0~34\ $end
$var wire 1 W# \ULA|Add0~37_sumout\ $end
$var wire 1 X# \ULA|Add0~38\ $end
$var wire 1 Y# \ULA|Add0~41_sumout\ $end
$var wire 1 Z# \ULA|Add0~42\ $end
$var wire 1 [# \ULA|Add0~45_sumout\ $end
$var wire 1 \# \ULA|Add0~46\ $end
$var wire 1 ]# \ULA|Add0~49_sumout\ $end
$var wire 1 ^# \ULA|Add0~50\ $end
$var wire 1 _# \ULA|Add0~53_sumout\ $end
$var wire 1 `# \ULA|Add0~54\ $end
$var wire 1 a# \ULA|Add0~57_sumout\ $end
$var wire 1 b# \ULA|Add0~58\ $end
$var wire 1 c# \ULA|Add0~61_sumout\ $end
$var wire 1 d# \ULA|Add0~62\ $end
$var wire 1 e# \ULA|Add0~65_sumout\ $end
$var wire 1 f# \ULA|Add0~66\ $end
$var wire 1 g# \ULA|Add0~69_sumout\ $end
$var wire 1 h# \ULA|Add0~70\ $end
$var wire 1 i# \ULA|Add0~73_sumout\ $end
$var wire 1 j# \ULA|Add0~74\ $end
$var wire 1 k# \ULA|Add0~77_sumout\ $end
$var wire 1 l# \ULA|Add0~78\ $end
$var wire 1 m# \ULA|Add0~81_sumout\ $end
$var wire 1 n# \ULA|Add0~82\ $end
$var wire 1 o# \ULA|Add0~85_sumout\ $end
$var wire 1 p# \ULA|Add0~86\ $end
$var wire 1 q# \ULA|Add0~89_sumout\ $end
$var wire 1 r# \ULA|Add0~90\ $end
$var wire 1 s# \ULA|Add0~93_sumout\ $end
$var wire 1 t# \ULA|Add0~94\ $end
$var wire 1 u# \ULA|Add0~97_sumout\ $end
$var wire 1 v# \ULA|Add0~98\ $end
$var wire 1 w# \ULA|Add0~101_sumout\ $end
$var wire 1 x# \ULA|Add0~102\ $end
$var wire 1 y# \ULA|Add0~105_sumout\ $end
$var wire 1 z# \ULA|Add0~106\ $end
$var wire 1 {# \ULA|Add0~109_sumout\ $end
$var wire 1 |# \ULA|Add0~110\ $end
$var wire 1 }# \ULA|Add0~113_sumout\ $end
$var wire 1 ~# \ULA|Add0~114\ $end
$var wire 1 !$ \ULA|Add0~117_sumout\ $end
$var wire 1 "$ \ULA|Add0~118\ $end
$var wire 1 #$ \ULA|Add0~121_sumout\ $end
$var wire 1 $$ \ULA|Add0~122\ $end
$var wire 1 %$ \ULA|Add0~125_sumout\ $end
$var wire 1 &$ \PC|DOUT\ [31] $end
$var wire 1 '$ \PC|DOUT\ [30] $end
$var wire 1 ($ \PC|DOUT\ [29] $end
$var wire 1 )$ \PC|DOUT\ [28] $end
$var wire 1 *$ \PC|DOUT\ [27] $end
$var wire 1 +$ \PC|DOUT\ [26] $end
$var wire 1 ,$ \PC|DOUT\ [25] $end
$var wire 1 -$ \PC|DOUT\ [24] $end
$var wire 1 .$ \PC|DOUT\ [23] $end
$var wire 1 /$ \PC|DOUT\ [22] $end
$var wire 1 0$ \PC|DOUT\ [21] $end
$var wire 1 1$ \PC|DOUT\ [20] $end
$var wire 1 2$ \PC|DOUT\ [19] $end
$var wire 1 3$ \PC|DOUT\ [18] $end
$var wire 1 4$ \PC|DOUT\ [17] $end
$var wire 1 5$ \PC|DOUT\ [16] $end
$var wire 1 6$ \PC|DOUT\ [15] $end
$var wire 1 7$ \PC|DOUT\ [14] $end
$var wire 1 8$ \PC|DOUT\ [13] $end
$var wire 1 9$ \PC|DOUT\ [12] $end
$var wire 1 :$ \PC|DOUT\ [11] $end
$var wire 1 ;$ \PC|DOUT\ [10] $end
$var wire 1 <$ \PC|DOUT\ [9] $end
$var wire 1 =$ \PC|DOUT\ [8] $end
$var wire 1 >$ \PC|DOUT\ [7] $end
$var wire 1 ?$ \PC|DOUT\ [6] $end
$var wire 1 @$ \PC|DOUT\ [5] $end
$var wire 1 A$ \PC|DOUT\ [4] $end
$var wire 1 B$ \PC|DOUT\ [3] $end
$var wire 1 C$ \PC|DOUT\ [2] $end
$var wire 1 D$ \PC|DOUT\ [1] $end
$var wire 1 E$ \PC|DOUT\ [0] $end
$var wire 1 F$ \MEMORIA_INTRUCAO|ALT_INV_memROM~0_combout\ $end
$var wire 1 G$ \PC|ALT_INV_DOUT\ [7] $end
$var wire 1 H$ \PC|ALT_INV_DOUT\ [6] $end
$var wire 1 I$ \PC|ALT_INV_DOUT\ [5] $end
$var wire 1 J$ \PC|ALT_INV_DOUT\ [4] $end
$var wire 1 K$ \PC|ALT_INV_DOUT\ [3] $end
$var wire 1 L$ \PC|ALT_INV_DOUT\ [2] $end
$var wire 1 M$ \ALT_INV_OPERACAO_ULA~input_o\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
1"
1#
0&!
1'!
x(!
1)!
1*!
1+!
1,!
1-!
1.!
0/!
10!
11!
14"
15"
16"
17"
18"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
0U"
1V"
0W"
1X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
1u"
0v"
1w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
18#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
1B#
1C#
0D#
1E#
0F#
1G#
0H#
1I#
0J#
1K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
0F$
0M$
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
1N!
1O!
1P!
1Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
1n!
0o!
1p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
11"
02"
13"
x&$
x'$
x($
x)$
x*$
x+$
x,$
x-$
x.$
x/$
x0$
x1$
x2$
x3$
x4$
x5$
x6$
x7$
x8$
x9$
x:$
x;$
x<$
x=$
0>$
0?$
0@$
0A$
0B$
0C$
xD$
xE$
1G$
1H$
1I$
1J$
1K$
1L$
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
0>
0?
1@
0A
1B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
1a
0b
1c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
1"!
1#!
1$!
1%!
$end
#10000
1!
1/!
17#
1C$
0L$
08#
19#
0B#
1F$
0E#
0G#
0I#
0K#
0V"
0X"
0u"
0w"
0p!
0n!
03"
01"
0B
0@
0c
0a
08"
07"
06"
05"
0N!
0O!
0P!
0Q!
0%!
0$!
0#!
0"!
#20000
0!
0"
0/!
00!
04"
07#
#30000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#40000
0!
0/!
07#
#50000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#60000
0!
0/!
07#
#70000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
1=#
1;#
0<#
0=#
#80000
0!
0/!
07#
#90000
1!
1/!
17#
1C$
0L$
08#
19#
#100000
0!
0/!
07#
#110000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#120000
0!
0/!
07#
#130000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
1=#
#140000
0!
0/!
07#
#150000
1!
1/!
17#
0C$
0B$
0A$
1@$
0I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
0=#
1>#
1?#
1=#
0>#
0;#
0?#
#160000
0!
0#
0/!
01!
0C#
07#
1M$
1D#
1E#
1G#
1I#
1K#
1M#
1O#
1Q#
1S#
1U#
1W#
1Y#
1[#
1]#
1_#
1a#
1c#
1e#
1g#
1i#
1k#
1m#
1o#
1q#
1s#
1u#
1w#
1y#
1{#
1}#
1!$
1#$
1%$
0E#
1F#
0G#
1H#
1T"
1S"
1R"
1Q"
1P"
1O"
1N"
1M"
1L"
1K"
1J"
1I"
1H"
1G"
1F"
1E"
1D"
1C"
1B"
1A"
1@"
1?"
1>"
1="
1<"
1;"
1:"
19"
18"
17"
16"
15"
0I#
1J#
12!
13!
14!
15!
16!
17!
18!
19!
1:!
1;!
1<!
1=!
1>!
1?!
1@!
1A!
1B!
1C!
1D!
1E!
1F!
1G!
1H!
1I!
1J!
1K!
1L!
1M!
1N!
1O!
1P!
1Q!
05"
1%!
1$!
1#!
1"!
1!!
1~
1}
1|
1{
1z
1y
1x
1w
1v
1u
1t
1s
1r
1q
1p
1o
1n
1m
1l
1k
1j
1i
1h
1g
1f
1e
1d
0K#
1L#
0Q!
06"
0%!
0M#
1N#
0P!
07"
0$!
0O#
1P#
0O!
08"
0#!
0Q#
1R#
0N!
09"
0"!
0S#
1T#
0M!
0:"
0!!
0U#
1V#
0L!
0;"
0~
0W#
1X#
0K!
0<"
0}
0Y#
1Z#
0J!
0="
0|
0[#
1\#
0I!
0>"
0{
0]#
1^#
0H!
0?"
0z
0_#
1`#
0G!
0@"
0y
0a#
1b#
0F!
0A"
0x
0c#
1d#
0E!
0B"
0w
0e#
1f#
0D!
0C"
0v
0g#
1h#
0C!
0D"
0u
0i#
1j#
0B!
0E"
0t
0k#
1l#
0A!
0F"
0s
0m#
1n#
0@!
0G"
0r
0o#
1p#
0?!
0H"
0q
0q#
1r#
0>!
0I"
0p
0s#
1t#
0=!
0J"
0o
0u#
1v#
0<!
0K"
0n
0w#
1x#
0;!
0L"
0m
0y#
1z#
0:!
0M"
0l
0{#
1|#
09!
0N"
0k
0}#
1~#
08!
0O"
0j
0!$
1"$
07!
0P"
0i
0#$
1$$
06!
0Q"
0h
0%$
05!
0R"
0g
04!
0S"
0f
03!
0T"
0e
02!
0d
#170000
1!
1/!
17#
1C$
0L$
08#
19#
#180000
0!
0/!
07#
#190000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#200000
0!
0/!
07#
#210000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#220000
0!
0/!
07#
#230000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
0=#
1>#
1;#
0<#
1=#
0>#
1?#
0?#
#240000
0!
0/!
07#
#250000
1!
1/!
17#
1C$
0L$
08#
19#
#260000
0!
0/!
07#
#270000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#280000
0!
0/!
07#
#290000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
0=#
1>#
1?#
#300000
0!
0/!
07#
#310000
1!
1/!
17#
0C$
0B$
0A$
0@$
1?$
0H$
1I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
1=#
0>#
0?#
1@#
1A#
1?#
0@#
0=#
0;#
0A#
#320000
0!
0/!
07#
#330000
1!
1/!
17#
1C$
0L$
08#
19#
#340000
0!
0/!
07#
#350000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#360000
0!
0/!
07#
#370000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#380000
0!
0/!
07#
#390000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
1=#
1;#
0<#
0=#
#400000
0!
0/!
07#
#410000
1!
1/!
17#
1C$
0L$
08#
19#
#420000
0!
0/!
07#
#430000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#440000
0!
0/!
07#
#450000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
1=#
#460000
0!
0/!
07#
#470000
1!
1/!
17#
0C$
0B$
0A$
1@$
0I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
0=#
1>#
0?#
1@#
1=#
0>#
0;#
1?#
0@#
1A#
0A#
#480000
0!
0/!
07#
#490000
1!
1/!
17#
1C$
0L$
08#
19#
#500000
0!
0/!
07#
#510000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#520000
0!
0/!
07#
#530000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#540000
0!
0/!
07#
#550000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
0=#
1>#
1;#
0<#
1=#
0>#
0?#
1@#
1A#
1?#
0@#
0A#
#560000
0!
0/!
07#
#570000
1!
1/!
17#
1C$
0L$
08#
19#
#580000
0!
0/!
07#
#590000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#600000
0!
0/!
07#
#610000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
0=#
1>#
0?#
1@#
1A#
#620000
0!
0/!
07#
#630000
1!
1/!
17#
0C$
0B$
0A$
0@$
0?$
1>$
0G$
1H$
1I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
1=#
0>#
1?#
0@#
0A#
1A#
0?#
0=#
0;#
#640000
0!
0/!
07#
#650000
1!
1/!
17#
1C$
0L$
08#
19#
#660000
0!
0/!
07#
#670000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#680000
0!
0/!
07#
#690000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#700000
0!
0/!
07#
#710000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
1=#
1;#
0<#
0=#
#720000
0!
0/!
07#
#730000
1!
1/!
17#
1C$
0L$
08#
19#
#740000
0!
0/!
07#
#750000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#760000
0!
0/!
07#
#770000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
1=#
#780000
0!
0/!
07#
#790000
1!
1/!
17#
0C$
0B$
0A$
1@$
0I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
0=#
1>#
1?#
1=#
0>#
0;#
0?#
#800000
0!
0/!
07#
#810000
1!
1/!
17#
1C$
0L$
08#
19#
#820000
0!
0/!
07#
#830000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#840000
0!
0/!
07#
#850000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
1;#
#860000
0!
0/!
07#
#870000
1!
1/!
17#
0C$
0B$
1A$
0J$
1K$
1L$
18#
0:#
0;#
1<#
0=#
1>#
1;#
0<#
1=#
0>#
1?#
0?#
#880000
0!
0/!
07#
#890000
1!
1/!
17#
1C$
0L$
08#
19#
#900000
0!
0/!
07#
#910000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#920000
0!
0/!
07#
#930000
1!
1/!
17#
1C$
0L$
08#
09#
1:#
0;#
1<#
0=#
1>#
1?#
#940000
0!
0/!
07#
#950000
1!
1/!
17#
0C$
0B$
0A$
0@$
1?$
0H$
1I$
1J$
1K$
1L$
18#
0:#
1;#
0<#
1=#
0>#
0?#
1@#
0A#
1?#
0@#
0=#
0;#
1A#
#960000
0!
0/!
07#
#970000
1!
1/!
17#
1C$
0L$
08#
19#
#980000
0!
0/!
07#
#990000
1!
1/!
17#
0C$
1B$
0K$
1L$
18#
#1000000
