![七级流水线结构图.png](图片/七级流水线结构图.png)
一、MEM1 DTLB
![MEM1 DTLB.png](图片/MEM1%20DTLB.png)
- 主要考察DTLB的输出。

1、Phsy_Daddr
![Phsy_Daddr.png](图片/Phsy_Daddr.png)
```
    由于要Phsy_Daddr用于DCache访问，同时DCache也在MEM1级中，故物理地址是当拍立即得到的。（见上面的图片）。
    这里，D_TLBBuffer是核心，其保证在有虚地址的时候，能够立即返回正确的物理地址的PFN域。
```


2、D_TLBBuffer

![D_TLBBuffer.png](图片/D_TLBBuffer.png)
```
    Buffer本质上是flip-flop。Buffer中存储一个TLB的项,还有一些其他的信号，如Valid,IsInTLB等等。其实更关键的是几个控制信号。
    TLBBuffer_Flush的定义见下，当读写TLB,或者写CP0的ENTRYHI的时候（这个啥意思?）TLBBuffer_Flush为1，也就是说这个时候TLBBuffer清空。
    当然最终送到DTLB的信号为TLBBuffer_Flush_Final,对TLBBuffer_Flush有微调。
    再看D_TLBBuffer_Wr信号。这个信号为1的时候,写TLBBuffer。D_TLBBuffer_Wr信号本身还依赖于一个二状态状态机。
    不要被状态机吓住了。DTLB模块仅仅是TLB模块的一项而已，说白了就是TLB中猜一项送给DTLB。如果正好碰对了，那甚至不需要看TLB。当然很有
可能碰不对，所以会阻塞一下流水线，去访问TLB，要是命中了就把DTLB更新一下。要是连TLB都没命中那就是事故了，要触发例外。状态机就是来解决这个问题的。
    状态机的状态(可以看Nextstate)取决于另一个信号:D_TLBBufferHit的值。这个值是个组合逻辑。时序分析如下:
    (i)第一个时钟周期:如果访问地址确实是落在mapped段，且未命中，这个时候nextstate由Idle->Search,同时立即发出阻塞信号，确保这条指令不会流走。
    (ii)第二个时钟周期:state由Idle->Search,同时D_TLBBuffer_Wr变成1。
    (iii)第三个时钟周期:把新的DTLB_Entry写入DTLB_Buffer,完成更新（不管有没有命中TLB）。后面利用DTLB_Buffer中的IsInTLB项来分析是否触发
TLB缺失例外。注意，新的DTLB_Entry一直由最新的D_VPN2(虚地址)获取，组合逻辑。如果把当前指令卡在MEM1级，自然就不会有变化。
    以上。
```
![TLBBuffer_Flush.png](图片/TLBBuffer_Flush.png)
![D_TLBBuffer_Wr.png](图片/D_TLBBuffer_Wr.png)