<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:59.2259</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0099855</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판 및 그 제조방법</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR  THE SAME</inventionTitleEng><openDate>2024.02.19</openDate><openNumber>10-2024-0021481</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 제1절연층; 상기 제1절연층을 관통하는 관통홀; 상기 관통홀에 배치되며, 상기 제1절연층의 상면 및 하면으로부터 각각 상기 관통홀의 내측으로 리세스된 제1 및 제2홈부를 가지는 비아 도체층; 상기 제1절연층의 적어도 일부를 관통하는 캐비티; 상기 캐비티에 배치되는 전자부품; 및 상기 제1절연층의 적어도 일부를 덮으며, 상기 관통홀 및 상기 캐비티 각각의 적어도 일부를 채우는 제2절연층; 을 포함하는 인쇄회로기판과 그 제조방법에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1절연층;상기 제1절연층을 관통하는 관통홀;상기 관통홀에 배치되며, 상기 제1절연층의 상면 및 하면으로부터 각각 상기 관통홀의 내측으로 리세스된 제1 및 제2홈부를 가지는 비아 도체층;상기 제1절연층의 적어도 일부를 관통하는 캐비티;상기 캐비티에 배치되는 전자부품; 및상기 제1절연층의 적어도 일부를 덮으며, 상기 관통홀 및 상기 캐비티 각각의 적어도 일부를 채우는 제2절연층; 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 비아 도체층은,상기 관통홀의 내벽에 배치된 제1도체층, 및상기 제1도체층으로부터 연장되어 상기 관통홀의 중심부에 배치되며, 상기 제1 및 제2홈부를 물리적으로 분리시키는 제2도체층, 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제1 및 제2도체층은 펄스 도금층(Pulse Plating layer)을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제2절연층은,상기 제1절연층의 상면 상에 배치되며, 상기 제1홈부 및 상기 캐비티 각각의 적어도 일부를 채우는 제2-1절연층, 및상기 제1절연층의 하면 상에 배치되며, 상기 제2홈부의 적어도 일부를 채우는 제2-2절연층, 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 관통홀 및 상기 캐비티는, 서로 이격되어 배치되며, 상기 제1절연층의 상면 및 하면 사이를 각각 관통하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제1절연층의 상면에 배치되는 제1배선층; 및상기 제1절연층의 하면에 배치되는 제2배선층; 을 더 포함하며,상기 비아 도체층은 상기 제1절연층의 상면 및 하면으로 연장 배치되어 상기 제1 및 제2배선층 각각과 전기적으로 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 비아 도체층의 상기 제1절연층의 상면 및 하면으로 연장 배치된 부분은 상기 관통홀의 내벽에 배치된 부분보다 많은 수의 도체층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제2절연층의 상면에 배치되는 제3배선층;상기 제2절연층의 일부를 관통하며, 상기 제1 및 제3배선층을 전기적으로 연결하는 제1비아;상기 제2절연층의 하면에 배치되는 제4배선층; 및상기 제2절연층을 다른 일부를 관통하며, 상기 제2 및 제4배선층을 전기적으로 연결하는 제2비아; 를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제1절연층은 CCL(Copper Clad Laminate)를 포함하며,상기 제2절연층은 ABF(Ajinomoto Build-up Film)을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제1절연층에 관통홀을 형성하는 단계;상기 관통홀에 상기 제1절연층의 상면 및 하면으로부터 각각 상기 관통홀의 내측으로 리세스되는 제1 및 제2홈부를 가지는 비아 도체층을 형성하는 단계;상기 제1절연층에 캐비티를 형성하는 단계;상기 캐비티에 전자부품을 배치하는 단계; 및상기 제1절연층 상에 제2절연층을 적층하여, 상기 관통홀 및 상기 캐비티 각각의 적어도 일부를 상기 제2절연층으로 채우는 단계; 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1절연층 상에 상기 제2절연층을 적층할 때, 상기 관통홀 및 상기 캐비티 각각의 적어도 일부는 상기 제2절연층으로 실질적으로 동시에 채워지는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서,상기 캐비티는 상기 제1절연층을 관통하도록 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 전자부품을 배치하는 단계는,상기 제1절연층의 하측에 테이프를 부착하는 단계, 및상기 캐비티를 통하여 노출되는 상기 테이프 상에 상기 전자부품을 부착하는 단계, 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제2절연층을 적층하는 단계는,상기 제1절연층의 상측에 제2-1절연층을 적층하여, 상기 제1홈부 및 상기 캐비티 각각의 적어도 일부를 채우는 단계,상기 테이프를 제거하는 단계, 및상기 제1절연층의 하측에 제2-2절연층을 적층하여, 상기 제2홈부의 적어도 일부를 채우는 단계, 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서,상기 비아 도체층을 형성하는 단계는,상기 관통홀의 내벽에 제1도체층을 형성하는 단계, 및상기 관통홀의 중심부에 상기 제1도체층으로부터 연장되며 상기 제1 및 제2홈부를 물리적으로 분리시키는 제2도체층을 형성하는 단계, 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제1 및 제2도체층은 펄스 도금으로 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Soo Yun</engName><name>김수연</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Jung Soo</engName><name>김정수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.10</receiptDate><receiptNumber>1-1-2022-0836250-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.28</receiptDate><receiptNumber>1-1-2025-0852802-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220099855.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e4a3b56488616f579188c998661620a8e98e33dec108e25fe9fb2ed972f99da93aa96a715240c791437ee55366c80c112d722af52cb3cdc3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf32a5b41f9e074cebc80c97654d00853d6a2e0afa2aa6cbcd2370cab159129dfb26084567cc9c914af539b7474ed1c63b5cb6c9fd9ea0e122</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>