|FRBC4bit
clk => r_reg[0].CLK
clk => r_reg[1].CLK
clk => r_reg[2].CLK
clk => r_reg[3].CLK
reset => r_reg[0].ACLR
reset => r_reg[1].ACLR
reset => r_reg[2].ACLR
reset => r_reg[3].ACLR
output[0] << r_reg[0].DB_MAX_OUTPUT_PORT_TYPE
output[1] << r_reg[1].DB_MAX_OUTPUT_PORT_TYPE
output[2] << r_reg[2].DB_MAX_OUTPUT_PORT_TYPE
output[3] << r_reg[3].DB_MAX_OUTPUT_PORT_TYPE
max_pulse << Equal0.DB_MAX_OUTPUT_PORT_TYPE


