"use strict";(self.webpackChunkreti_logiche_esercitazioni=self.webpackChunkreti_logiche_esercitazioni||[]).push([[32],{8618:(e,i,n)=>{n.r(i),n.d(i,{assets:()=>a,contentTitle:()=>s,default:()=>l,frontMatter:()=>r,metadata:()=>c,toc:()=>d});var t=n(4848),o=n(8453);const r={sidebar_position:1,description:"",unlisted:!0},s="Introduzione",c={id:"esercitazioni/Verilog/Introduzione",title:"Introduzione",description:"",source:"@site/docs/esercitazioni/Verilog/Introduzione.mdx",sourceDirName:"esercitazioni/Verilog",slug:"/esercitazioni/Verilog/Introduzione",permalink:"/reti-logiche-esercitazioni/esercitazioni/Verilog/Introduzione",draft:!1,unlisted:!0,tags:[],version:"current",sidebarPosition:1,frontMatter:{sidebar_position:1,description:"",unlisted:!0},sidebar:"esercitazioniSidebar"},a={},d=[];function u(e){const i={h1:"h1",header:"header",...(0,o.R)(),...e.components};return(0,t.jsx)(i.header,{children:(0,t.jsx)(i.h1,{id:"introduzione",children:"Introduzione"})})}function l(e={}){const{wrapper:i}={...(0,o.R)(),...e.components};return i?(0,t.jsx)(i,{...e,children:(0,t.jsx)(u,{...e})}):u(e)}},8453:(e,i,n)=>{n.d(i,{R:()=>s,x:()=>c});var t=n(6540);const o={},r=t.createContext(o);function s(e){const i=t.useContext(r);return t.useMemo((function(){return"function"==typeof e?e(i):{...i,...e}}),[i,e])}function c(e){let i;return i=e.disableParentContext?"function"==typeof e.components?e.components(o):e.components||o:s(e.components),t.createElement(r.Provider,{value:i},e.children)}}}]);