http://www.ict.cas.cn/kycg/cg/201110/t20111019_3377784.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
在高性能处理芯片的测试方面，深入研究了3X测试压缩方法、时延/串扰测试方法等，创新地提出了：1）X-Config激励压缩/解压缩技术X-Tolerant响应压缩技术，解决I/O管脚数增长速度远低于集成电路晶体管数的增长速度这一矛盾所造成的测试访问机制和测试时间方面的问题；2）考虑串扰减速效应的精确串扰源时延测试方法，提高测试对复杂时延故障的覆盖率，从而为以摩尔定律增长的芯片的测试质量提供保障。
在高性能处理芯片的设计验证方面，深入研究了处理器半形式化验证方法，创新地提出了：1）多核存储一致性协议的验证方法、覆盖率反馈的处理器半形式化验证技术，有效降低存储一致性验证的时间复杂度、并提高了高层模拟验证的完全性；2）混合SAT求解器，将布尔级的分支定界搜索过程扩展到字位混合级，大幅度提高了高层形式化验证的效率。从而从模拟验证和形式化验证两个方面为设计向高抽象层次/系统集成迁移提供了有效的高层验证技术。
本成果在高性能处理器的设计中进行了应用，包括：
1）针对高性能处理芯片的海量测试数据和时延测试方面的挑战，在龙芯2E、2F芯片的可测试性设计和测试方案中进行了研究成果的应用，实现片上实速测试时钟生成和层次化的测试激励压缩结构。大幅度节省了测试设备存储资源和缩短了测试时间，使用400MHz测试仪完成了1GHz的实速测试，对于龙芯2号的产业化起到了促进作用。
2）多核存储一致性协议的验证方法已实际应用于龙芯3号多核处理器的设计中，解决了多核处理器仿真验证的一个关键难点--访存结果的检测。
3）配合众核Godson-T的芯片设计，进行了设计验证和可测性设计工作，应用了所研究的基于约束的随机验证方法、设计错误注入和错误覆盖率评估方法、多核并行测试方法等。以上成果在IEEE Trans.等重要国际刊物总共发表SCI索引论文10篇/录用2篇，在DAC、ITC、HPCA、VTS、DATE等领域旗舰国际会议上发表分组报告论文44篇，在EI索引国内核心刊物上发表论文12篇。授权国家发明专利4项，受理6项，完成专著2部。
