TimeQuest Timing Analyzer report for digimon
Wed Feb 07 17:35:40 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; digimon                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.84 MHz ; 134.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.416 ; -179.035           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -62.480                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.416 ; vga_hsync_cnt[9]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.337      ;
; -6.416 ; vga_hsync_cnt[9]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.337      ;
; -6.416 ; vga_hsync_cnt[9]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.337      ;
; -6.415 ; vga_hsync_cnt[6]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.336      ;
; -6.415 ; vga_hsync_cnt[6]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.336      ;
; -6.415 ; vga_hsync_cnt[6]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.336      ;
; -6.396 ; vga_hsync_cnt[8]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.317      ;
; -6.396 ; vga_hsync_cnt[8]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.317      ;
; -6.396 ; vga_hsync_cnt[8]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.317      ;
; -6.294 ; vga_hsync_state.front_porch_state ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.215      ;
; -6.294 ; vga_hsync_state.front_porch_state ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.215      ;
; -6.294 ; vga_hsync_state.front_porch_state ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.215      ;
; -6.240 ; vga_hsync_cnt[1]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.161      ;
; -6.240 ; vga_hsync_cnt[1]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.161      ;
; -6.240 ; vga_hsync_cnt[1]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.161      ;
; -6.197 ; vga_hsync_cnt[3]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.118      ;
; -6.197 ; vga_hsync_cnt[3]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.118      ;
; -6.197 ; vga_hsync_cnt[3]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.118      ;
; -6.183 ; vga_hsync_cnt[0]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 7.104      ;
; -6.183 ; vga_hsync_cnt[0]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.104      ;
; -6.183 ; vga_hsync_cnt[0]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.104      ;
; -6.041 ; vga_hsync_cnt[5]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 6.962      ;
; -6.041 ; vga_hsync_cnt[5]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.962      ;
; -6.041 ; vga_hsync_cnt[5]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.962      ;
; -6.038 ; vga_hsync_cnt[4]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 6.959      ;
; -6.038 ; vga_hsync_cnt[4]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.959      ;
; -6.038 ; vga_hsync_cnt[4]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.959      ;
; -5.905 ; vga_hsync_cnt[2]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 6.826      ;
; -5.905 ; vga_hsync_cnt[2]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.826      ;
; -5.905 ; vga_hsync_cnt[2]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.826      ;
; -5.904 ; vga_hsync_cnt[7]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.080     ; 6.825      ;
; -5.904 ; vga_hsync_cnt[7]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.825      ;
; -5.904 ; vga_hsync_cnt[7]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.825      ;
; -5.488 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.409      ;
; -5.487 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.408      ;
; -5.487 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.408      ;
; -5.487 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.408      ;
; -5.487 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.408      ;
; -5.487 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.408      ;
; -5.486 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.407      ;
; -5.486 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.407      ;
; -5.486 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.407      ;
; -5.486 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.407      ;
; -5.485 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.406      ;
; -5.485 ; vga_hsync_cnt[9]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.406      ;
; -5.485 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.406      ;
; -5.484 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.405      ;
; -5.484 ; vga_hsync_cnt[6]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.405      ;
; -5.484 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.405      ;
; -5.468 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.389      ;
; -5.467 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.388      ;
; -5.467 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.388      ;
; -5.467 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.388      ;
; -5.467 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.388      ;
; -5.465 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.386      ;
; -5.465 ; vga_hsync_cnt[8]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.386      ;
; -5.465 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.386      ;
; -5.430 ; vga_hsync_cnt[9]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.351      ;
; -5.429 ; vga_hsync_cnt[6]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.350      ;
; -5.410 ; vga_hsync_cnt[8]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.331      ;
; -5.366 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.287      ;
; -5.365 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.286      ;
; -5.365 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.286      ;
; -5.365 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.286      ;
; -5.365 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.286      ;
; -5.363 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.284      ;
; -5.363 ; vga_hsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.284      ;
; -5.363 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.284      ;
; -5.312 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.233      ;
; -5.311 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.232      ;
; -5.311 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.232      ;
; -5.311 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.232      ;
; -5.311 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.232      ;
; -5.309 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.230      ;
; -5.309 ; vga_hsync_cnt[1]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.230      ;
; -5.309 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.230      ;
; -5.308 ; vga_hsync_state.front_porch_state ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.229      ;
; -5.298 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.218      ;
; -5.287 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.207      ;
; -5.283 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.203      ;
; -5.278 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.198      ;
; -5.269 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.190      ;
; -5.268 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.189      ;
; -5.268 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.189      ;
; -5.268 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.189      ;
; -5.268 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.189      ;
; -5.266 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.187      ;
; -5.266 ; vga_hsync_cnt[3]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.187      ;
; -5.266 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.187      ;
; -5.260 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.180      ;
; -5.255 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.176      ;
; -5.254 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.175      ;
; -5.254 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.175      ;
; -5.254 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.175      ;
; -5.254 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.175      ;
; -5.254 ; vga_hsync_cnt[1]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.175      ;
; -5.252 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.173      ;
; -5.252 ; vga_hsync_cnt[0]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.080     ; 6.173      ;
; -5.252 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.173      ;
; -5.241 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.161      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; vga_hsync~reg0                    ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_vsync~reg0                    ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_vsync_state.zero_state        ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_hsync_state.zero_state        ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.730 ; vga_hsync_state.back_porch_state  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.023      ;
; 0.765 ; vga_vsync_state.active_state      ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.773 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.783 ; vga_vsync_state.back_porch_state  ; vga_vsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.786 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.794 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.828 ; vga_hsync_state.zero_state        ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.121      ;
; 0.829 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.122      ;
; 0.844 ; vga_hsync_state.zero_state        ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.137      ;
; 0.866 ; vga_vsync_state.zero_state        ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.159      ;
; 0.891 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.184      ;
; 0.892 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.185      ;
; 0.897 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.190      ;
; 0.898 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.899 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.192      ;
; 0.900 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.901 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.194      ;
; 0.962 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.963 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.986 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 0.989 ; vga_vsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.282      ;
; 0.992 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.285      ;
; 0.997 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.290      ;
; 1.055 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.347      ;
; 1.059 ; vga_vsync_state.zero_state        ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.352      ;
; 1.089 ; vga_hsync_state.active_state      ; vga_hsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.119 ; vga_hsync_state.front_porch_state ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.127 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.135 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.143 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.437      ;
; 1.145 ; vga_vsync_cnt[8]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.195 ; vga_vsync_state.back_porch_state  ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.488      ;
; 1.196 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.275 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.568      ;
; 1.284 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.576      ;
; 1.284 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.577      ;
; 1.291 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.584      ;
; 1.319 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.612      ;
; 1.327 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.620      ;
; 1.331 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.624      ;
; 1.332 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.625      ;
; 1.358 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.651      ;
; 1.415 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.708      ;
; 1.459 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.752      ;
; 1.465 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.758      ;
; 1.472 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.765      ;
; 1.497 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.789      ;
; 1.498 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.791      ;
; 1.507 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.800      ;
; 1.512 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.805      ;
; 1.555 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.576 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.869      ;
; 1.599 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.892      ;
; 1.612 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.905      ;
; 1.614 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.906      ;
; 1.625 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.918      ;
; 1.638 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.931      ;
; 1.638 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.930      ;
; 1.641 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.934      ;
; 1.648 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.941      ;
; 1.654 ; vga_vsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.947      ;
; 1.661 ; vga_hsync_cnt[7]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.954      ;
; 1.686 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.979      ;
; 1.695 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.988      ;
; 1.703 ; vga_hsync_cnt[3]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.996      ;
; 1.713 ; vga_vsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.006      ;
; 1.714 ; vga_vsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.007      ;
; 1.716 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.009      ;
; 1.717 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.009      ;
; 1.720 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.013      ;
; 1.725 ; vga_hsync_cnt[1]                  ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.018      ;
; 1.745 ; vga_hsync_state.back_porch_state  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.038      ;
; 1.748 ; vga_hsync_cnt[5]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.041      ;
; 1.752 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.045      ;
; 1.764 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.057      ;
; 1.765 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.058      ;
; 1.765 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.058      ;
; 1.766 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.059      ;
; 1.767 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.060      ;
; 1.768 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.061      ;
; 1.769 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.062      ;
; 1.769 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.061      ;
; 1.826 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.119      ;
; 1.856 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.149      ;
; 1.857 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.149      ;
; 1.858 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.150      ;
; 1.886 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.179      ;
; 1.895 ; vga_vsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.188      ;
; 1.897 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.190      ;
; 1.910 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.202      ;
; 1.927 ; vga_vsync_cnt[3]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.219      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.active_state      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync~reg0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[0]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[1]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[2]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[3]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[4]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[5]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[6]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[7]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.active_state      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.back_porch_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.front_porch_state ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.zero_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync~reg0                    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.active_state      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[1]~reg0                   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[7]~reg0                   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[0]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[1]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[2]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[3]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[4]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[6]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[9]                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.active_state      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.back_porch_state  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.front_porch_state ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.zero_state        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync~reg0                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_hsync~reg0                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[0]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[2]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[3]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[4]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[5]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[6]~reg0                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[5]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[7]                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[8]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync~reg0                    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_rgb[0]~reg0                   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_rgb[1]~reg0                   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_rgb[2]~reg0                   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_rgb[3]~reg0                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rgb_data[*]  ; clk        ; 2.625 ; 2.784 ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.054 ; 0.223 ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; 1.781 ; 2.033 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; 1.827 ; 2.070 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; 2.151 ; 2.320 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; 2.149 ; 2.326 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; 2.092 ; 2.288 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; 1.796 ; 2.046 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; 2.625 ; 2.784 ; Rise       ; clk             ;
; rst          ; clk        ; 1.830 ; 2.019 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rgb_data[*]  ; clk        ; 0.305  ; 0.141  ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.305  ; 0.141  ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; -1.326 ; -1.557 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; -1.369 ; -1.591 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; -1.684 ; -1.832 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; -1.684 ; -1.839 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; -1.630 ; -1.803 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; -1.340 ; -1.568 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; -2.157 ; -2.307 ; Rise       ; clk             ;
; rst          ; clk        ; 0.432  ; 0.278  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 6.765 ; 6.685 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 7.157 ; 7.071 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 6.665 ; 6.571 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 6.730 ; 6.637 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 6.714 ; 6.620 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 7.085 ; 6.939 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 6.678 ; 6.587 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 6.940 ; 6.806 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 7.157 ; 7.071 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 6.999 ; 6.873 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 7.158 ; 7.062 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 6.535 ; 6.456 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 6.438 ; 6.346 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 6.438 ; 6.346 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 6.501 ; 6.410 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 6.486 ; 6.393 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 6.836 ; 6.694 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 6.451 ; 6.361 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 6.702 ; 6.571 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 6.909 ; 6.826 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 6.758 ; 6.635 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 6.910 ; 6.817 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.07 MHz ; 145.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.893 ; -162.423          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.480                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.893 ; vga_hsync_cnt[6]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.823      ;
; -5.893 ; vga_hsync_cnt[6]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.823      ;
; -5.893 ; vga_hsync_cnt[6]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.823      ;
; -5.875 ; vga_hsync_cnt[9]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.805      ;
; -5.875 ; vga_hsync_cnt[9]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.805      ;
; -5.875 ; vga_hsync_cnt[9]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.805      ;
; -5.857 ; vga_hsync_cnt[8]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.787      ;
; -5.857 ; vga_hsync_cnt[8]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.787      ;
; -5.857 ; vga_hsync_cnt[8]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.787      ;
; -5.768 ; vga_hsync_state.front_porch_state ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.698      ;
; -5.768 ; vga_hsync_state.front_porch_state ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.698      ;
; -5.768 ; vga_hsync_state.front_porch_state ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.698      ;
; -5.695 ; vga_hsync_cnt[1]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.625      ;
; -5.695 ; vga_hsync_cnt[1]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.625      ;
; -5.695 ; vga_hsync_cnt[1]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.625      ;
; -5.677 ; vga_hsync_cnt[3]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.607      ;
; -5.677 ; vga_hsync_cnt[3]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.607      ;
; -5.677 ; vga_hsync_cnt[3]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.607      ;
; -5.601 ; vga_hsync_cnt[0]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.531      ;
; -5.601 ; vga_hsync_cnt[0]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.531      ;
; -5.601 ; vga_hsync_cnt[0]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.531      ;
; -5.507 ; vga_hsync_cnt[5]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.437      ;
; -5.507 ; vga_hsync_cnt[5]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.437      ;
; -5.507 ; vga_hsync_cnt[5]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.437      ;
; -5.478 ; vga_hsync_cnt[4]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.408      ;
; -5.478 ; vga_hsync_cnt[4]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.408      ;
; -5.478 ; vga_hsync_cnt[4]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.408      ;
; -5.431 ; vga_hsync_cnt[7]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.361      ;
; -5.431 ; vga_hsync_cnt[7]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.361      ;
; -5.431 ; vga_hsync_cnt[7]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.361      ;
; -5.344 ; vga_hsync_cnt[2]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.072     ; 6.274      ;
; -5.344 ; vga_hsync_cnt[2]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.274      ;
; -5.344 ; vga_hsync_cnt[2]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.274      ;
; -5.012 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.942      ;
; -5.012 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.942      ;
; -5.011 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.941      ;
; -5.011 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.941      ;
; -5.011 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.941      ;
; -5.010 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.940      ;
; -5.010 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.940      ;
; -5.009 ; vga_hsync_cnt[6]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.939      ;
; -4.994 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.924      ;
; -4.994 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.924      ;
; -4.993 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.923      ;
; -4.993 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.923      ;
; -4.993 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.923      ;
; -4.992 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.922      ;
; -4.992 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.922      ;
; -4.991 ; vga_hsync_cnt[9]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.921      ;
; -4.976 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.906      ;
; -4.976 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.906      ;
; -4.975 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.905      ;
; -4.975 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.905      ;
; -4.975 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.905      ;
; -4.974 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.904      ;
; -4.974 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.904      ;
; -4.973 ; vga_hsync_cnt[8]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.903      ;
; -4.958 ; vga_hsync_cnt[6]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.888      ;
; -4.940 ; vga_hsync_cnt[9]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.870      ;
; -4.922 ; vga_hsync_cnt[8]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.852      ;
; -4.887 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.817      ;
; -4.887 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.817      ;
; -4.886 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.816      ;
; -4.886 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.816      ;
; -4.886 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.816      ;
; -4.885 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.815      ;
; -4.885 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.815      ;
; -4.884 ; vga_hsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.814      ;
; -4.833 ; vga_hsync_state.front_porch_state ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.763      ;
; -4.814 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.744      ;
; -4.814 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.744      ;
; -4.813 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.743      ;
; -4.813 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.743      ;
; -4.813 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.743      ;
; -4.812 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.742      ;
; -4.812 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.742      ;
; -4.811 ; vga_hsync_cnt[1]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.741      ;
; -4.796 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.726      ;
; -4.796 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.726      ;
; -4.795 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.725      ;
; -4.795 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.725      ;
; -4.795 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.725      ;
; -4.794 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.724      ;
; -4.794 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.724      ;
; -4.793 ; vga_hsync_cnt[3]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.723      ;
; -4.780 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.709      ;
; -4.762 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.691      ;
; -4.760 ; vga_hsync_cnt[1]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.690      ;
; -4.744 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.673      ;
; -4.742 ; vga_hsync_cnt[3]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.672      ;
; -4.741 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.670      ;
; -4.729 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.658      ;
; -4.720 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.650      ;
; -4.720 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.650      ;
; -4.719 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.649      ;
; -4.719 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.649      ;
; -4.719 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.649      ;
; -4.718 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.648      ;
; -4.718 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.648      ;
; -4.717 ; vga_hsync_cnt[0]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.647      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; vga_hsync~reg0                    ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_hsync_state.zero_state        ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vga_vsync~reg0                    ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_vsync_state.zero_state        ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.651 ; vga_hsync_state.back_porch_state  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.919      ;
; 0.711 ; vga_vsync_state.active_state      ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.718 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.730 ; vga_vsync_state.back_porch_state  ; vga_vsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.734 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.741 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.771 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.039      ;
; 0.777 ; vga_hsync_state.zero_state        ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.045      ;
; 0.787 ; vga_hsync_state.zero_state        ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.055      ;
; 0.817 ; vga_vsync_state.zero_state        ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.084      ;
; 0.834 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.101      ;
; 0.836 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.103      ;
; 0.842 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.842 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.843 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.110      ;
; 0.845 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.846 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.113      ;
; 0.878 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.883 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.884 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.151      ;
; 0.887 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.155      ;
; 0.889 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.157      ;
; 0.903 ; vga_vsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.170      ;
; 0.942 ; vga_vsync_state.zero_state        ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.943 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.210      ;
; 0.974 ; vga_hsync_state.active_state      ; vga_hsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.073      ; 1.242      ;
; 0.997 ; vga_hsync_state.front_porch_state ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.265      ;
; 1.030 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.038 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.306      ;
; 1.046 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.053 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.056 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.324      ;
; 1.060 ; vga_vsync_state.back_porch_state  ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.327      ;
; 1.061 ; vga_vsync_cnt[8]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.066 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.334      ;
; 1.143 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.411      ;
; 1.160 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.175 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.443      ;
; 1.178 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.445      ;
; 1.183 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.451      ;
; 1.199 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.467      ;
; 1.247 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.248 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.516      ;
; 1.265 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.533      ;
; 1.265 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.533      ;
; 1.305 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.573      ;
; 1.349 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.617      ;
; 1.369 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.637      ;
; 1.372 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.379 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.647      ;
; 1.387 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.655      ;
; 1.387 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.655      ;
; 1.387 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.655      ;
; 1.427 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.695      ;
; 1.438 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.706      ;
; 1.453 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.721      ;
; 1.467 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.735      ;
; 1.488 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.756      ;
; 1.490 ; vga_vsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.757      ;
; 1.491 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.759      ;
; 1.499 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.767      ;
; 1.509 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.777      ;
; 1.509 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.777      ;
; 1.512 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.780      ;
; 1.515 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.783      ;
; 1.530 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.798      ;
; 1.533 ; vga_vsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.800      ;
; 1.538 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.805      ;
; 1.539 ; vga_hsync_cnt[7]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.807      ;
; 1.539 ; vga_hsync_cnt[1]                  ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.807      ;
; 1.542 ; vga_vsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.809      ;
; 1.553 ; vga_hsync_cnt[3]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.821      ;
; 1.560 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.828      ;
; 1.575 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.843      ;
; 1.599 ; vga_hsync_state.back_porch_state  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.867      ;
; 1.605 ; vga_hsync_cnt[5]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.873      ;
; 1.611 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.879      ;
; 1.612 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.880      ;
; 1.613 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.881      ;
; 1.614 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.882      ;
; 1.615 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.616 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.630 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.897      ;
; 1.637 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.905      ;
; 1.661 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.928      ;
; 1.682 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.950      ;
; 1.686 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.953      ;
; 1.692 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.959      ;
; 1.700 ; vga_vsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.967      ;
; 1.724 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.991      ;
; 1.724 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.992      ;
; 1.727 ; vga_vsync_cnt[3]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.994      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.active_state      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_hsync~reg0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[0]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[1]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[2]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[3]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[4]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[5]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[6]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_rgb[7]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_cnt[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.active_state      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.back_porch_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.front_porch_state ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync_state.zero_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_vsync~reg0                    ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync~reg0                    ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[0]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[1]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[2]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[3]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[4]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[5]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[6]~reg0                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_rgb[7]~reg0                   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_hsync_state.active_state      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[0]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[1]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[2]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[3]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[4]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[5]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[6]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[7]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[8]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[9]                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.active_state      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.back_porch_state  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.front_porch_state ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync_state.zero_state        ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_vsync~reg0                    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[0]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[1]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[2]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[3]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[4]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[5]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[6]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[7]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[8]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_cnt[9]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.back_porch_state  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.front_porch_state ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_vsync_cnt[5]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_vsync_cnt[7]                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_vsync_cnt[8]                  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.active_state      ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync_state.zero_state        ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_hsync~reg0                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rgb_data[*]  ; clk        ; 2.355 ; 2.347 ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.036 ; 0.321 ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; 1.535 ; 1.652 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; 1.578 ; 1.682 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; 1.910 ; 1.913 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; 1.904 ; 1.922 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; 1.856 ; 1.886 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; 1.543 ; 1.664 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; 2.355 ; 2.347 ; Rise       ; clk             ;
; rst          ; clk        ; 1.693 ; 1.993 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rgb_data[*]  ; clk        ; 0.287  ; 0.013  ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.287  ; 0.013  ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; -1.129 ; -1.232 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; -1.168 ; -1.259 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; -1.489 ; -1.480 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; -1.484 ; -1.490 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; -1.439 ; -1.455 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; -1.134 ; -1.242 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; -1.934 ; -1.923 ; Rise       ; clk             ;
; rst          ; clk        ; 0.403  ; 0.166  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 6.161 ; 6.043 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 6.555 ; 6.377 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 6.071 ; 5.938 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 6.136 ; 6.000 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 6.119 ; 5.983 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 6.469 ; 6.269 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 6.082 ; 5.952 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 6.345 ; 6.145 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 6.555 ; 6.377 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 6.392 ; 6.202 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 6.562 ; 6.367 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 5.932 ; 5.817 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 5.844 ; 5.716 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 5.844 ; 5.716 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 5.909 ; 5.777 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 5.892 ; 5.760 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 6.224 ; 6.031 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 5.855 ; 5.729 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 6.107 ; 5.914 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 6.311 ; 6.138 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 6.153 ; 5.970 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 6.319 ; 6.129 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.178 ; -53.262           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -45.550                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.178 ; vga_hsync_cnt[9]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 3.129      ;
; -2.178 ; vga_hsync_cnt[9]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.129      ;
; -2.178 ; vga_hsync_cnt[9]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.129      ;
; -2.172 ; vga_hsync_cnt[6]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 3.123      ;
; -2.172 ; vga_hsync_cnt[6]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.123      ;
; -2.172 ; vga_hsync_cnt[6]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.123      ;
; -2.168 ; vga_hsync_cnt[8]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 3.119      ;
; -2.168 ; vga_hsync_cnt[8]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.119      ;
; -2.168 ; vga_hsync_cnt[8]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.119      ;
; -2.090 ; vga_hsync_cnt[1]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 3.041      ;
; -2.090 ; vga_hsync_cnt[1]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.041      ;
; -2.090 ; vga_hsync_cnt[1]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.041      ;
; -2.072 ; vga_hsync_state.front_porch_state ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 3.023      ;
; -2.072 ; vga_hsync_state.front_porch_state ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.023      ;
; -2.072 ; vga_hsync_state.front_porch_state ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.023      ;
; -2.046 ; vga_hsync_cnt[0]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.997      ;
; -2.046 ; vga_hsync_cnt[0]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.997      ;
; -2.046 ; vga_hsync_cnt[0]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.997      ;
; -2.027 ; vga_hsync_cnt[3]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.978      ;
; -2.027 ; vga_hsync_cnt[3]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.978      ;
; -2.027 ; vga_hsync_cnt[3]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.978      ;
; -1.992 ; vga_hsync_cnt[4]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.943      ;
; -1.992 ; vga_hsync_cnt[4]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.943      ;
; -1.992 ; vga_hsync_cnt[4]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.943      ;
; -1.963 ; vga_hsync_cnt[7]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.914      ;
; -1.963 ; vga_hsync_cnt[7]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.914      ;
; -1.963 ; vga_hsync_cnt[7]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.914      ;
; -1.958 ; vga_hsync_cnt[5]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.909      ;
; -1.958 ; vga_hsync_cnt[5]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.909      ;
; -1.958 ; vga_hsync_cnt[5]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.909      ;
; -1.942 ; vga_hsync_cnt[2]                  ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 1.000        ; -0.036     ; 2.893      ;
; -1.942 ; vga_hsync_cnt[2]                  ; vga_vsync_state.active_state      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.893      ;
; -1.942 ; vga_hsync_cnt[2]                  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.893      ;
; -1.803 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.754      ;
; -1.803 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.754      ;
; -1.802 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.753      ;
; -1.802 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.753      ;
; -1.802 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.753      ;
; -1.801 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.752      ;
; -1.801 ; vga_hsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.752      ;
; -1.800 ; vga_hsync_cnt[9]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.751      ;
; -1.797 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.748      ;
; -1.797 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.748      ;
; -1.796 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.747      ;
; -1.796 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.747      ;
; -1.796 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.747      ;
; -1.795 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.746      ;
; -1.795 ; vga_hsync_cnt[6]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.746      ;
; -1.794 ; vga_hsync_cnt[6]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.745      ;
; -1.793 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.744      ;
; -1.793 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.744      ;
; -1.792 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.743      ;
; -1.792 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.743      ;
; -1.792 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.743      ;
; -1.791 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.742      ;
; -1.791 ; vga_hsync_cnt[8]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.742      ;
; -1.790 ; vga_hsync_cnt[8]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.741      ;
; -1.768 ; vga_hsync_cnt[9]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.719      ;
; -1.762 ; vga_hsync_cnt[6]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.713      ;
; -1.758 ; vga_hsync_cnt[8]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.709      ;
; -1.715 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.666      ;
; -1.715 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.666      ;
; -1.714 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.665      ;
; -1.714 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.665      ;
; -1.714 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.665      ;
; -1.713 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.664      ;
; -1.713 ; vga_hsync_cnt[1]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.664      ;
; -1.712 ; vga_hsync_cnt[1]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.663      ;
; -1.697 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.648      ;
; -1.697 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.648      ;
; -1.696 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.647      ;
; -1.696 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.647      ;
; -1.696 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.647      ;
; -1.695 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.646      ;
; -1.695 ; vga_hsync_state.front_porch_state ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.646      ;
; -1.694 ; vga_hsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.645      ;
; -1.691 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.642      ;
; -1.685 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.636      ;
; -1.681 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.632      ;
; -1.680 ; vga_hsync_cnt[1]                  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.631      ;
; -1.678 ; vga_hsync_cnt[9]                  ; vga_vsync~reg0                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.629      ;
; -1.672 ; vga_hsync_cnt[6]                  ; vga_vsync~reg0                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.623      ;
; -1.671 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.622      ;
; -1.671 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.622      ;
; -1.670 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.621      ;
; -1.670 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.621      ;
; -1.670 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.621      ;
; -1.669 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.620      ;
; -1.669 ; vga_hsync_cnt[0]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.620      ;
; -1.668 ; vga_hsync_cnt[0]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.619      ;
; -1.668 ; vga_hsync_cnt[8]                  ; vga_vsync~reg0                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.619      ;
; -1.662 ; vga_hsync_state.front_porch_state ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.613      ;
; -1.652 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.603      ;
; -1.652 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.603      ;
; -1.651 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.602      ;
; -1.651 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.602      ;
; -1.651 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.602      ;
; -1.650 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.601      ;
; -1.650 ; vga_hsync_cnt[3]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.601      ;
; -1.649 ; vga_hsync_cnt[3]                  ; vga_vsync_state.zero_state        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.600      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; vga_hsync~reg0                    ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_hsync_state.zero_state        ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_vsync~reg0                    ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_vsync_state.zero_state        ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.277 ; vga_hsync_state.back_porch_state  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.306 ; vga_vsync_state.active_state      ; vga_vsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.310 ; vga_vsync_state.sync_pulse_state  ; vga_vsync_state.back_porch_state  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.314 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; vga_vsync_state.back_porch_state  ; vga_vsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.336 ; vga_hsync_cnt[9]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.341 ; vga_hsync_state.zero_state        ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.347 ; vga_hsync_state.zero_state        ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.359 ; vga_vsync_state.zero_state        ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.369 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.372 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.377 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.378 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.384 ; vga_vsync_state.front_porch_state ; vga_vsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.385 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.505      ;
; 0.389 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.391 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.411 ; vga_vsync_state.zero_state        ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.531      ;
; 0.413 ; vga_vsync_state.zero_state        ; vga_vsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.426 ; vga_hsync_state.active_state      ; vga_hsync_state.front_porch_state ; clk          ; clk         ; 0.000        ; 0.037      ; 0.547      ;
; 0.437 ; vga_hsync_state.front_porch_state ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.450 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.453 ; vga_vsync_cnt[8]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.466 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vga_hsync_cnt[7]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; vga_vsync_state.back_porch_state  ; vga_vsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.476 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.508 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.511 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.523 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.active_state      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.528 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.532 ; vga_hsync_cnt[8]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; vga_hsync_cnt[5]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.543 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.666      ;
; 0.591 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.594 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.600 ; vga_vsync_cnt[7]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.609 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.729      ;
; 0.610 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.sync_pulse_state  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.612 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.732      ;
; 0.619 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.739      ;
; 0.628 ; vga_hsync_state.back_porch_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.748      ;
; 0.635 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.756      ;
; 0.649 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.771      ;
; 0.657 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.777      ;
; 0.660 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.661 ; vga_vsync_cnt[0]                  ; vga_vsync_cnt[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.781      ;
; 0.662 ; vga_vsync_cnt[9]                  ; vga_vsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.782      ;
; 0.663 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.783      ;
; 0.666 ; vga_vsync_cnt[1]                  ; vga_vsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.786      ;
; 0.667 ; vga_vsync_cnt[5]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.787      ;
; 0.675 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.795      ;
; 0.676 ; vga_hsync_cnt[1]                  ; vga_hsync_cnt[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.796      ;
; 0.678 ; vga_hsync_cnt[3]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.798      ;
; 0.682 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.802      ;
; 0.683 ; vga_hsync_cnt[7]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.803      ;
; 0.685 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.805      ;
; 0.692 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.812      ;
; 0.696 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.816      ;
; 0.697 ; vga_hsync_state.sync_pulse_state  ; vga_hsync_state.zero_state        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.818      ;
; 0.700 ; vga_hsync_cnt[3]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.820      ;
; 0.714 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.717 ; vga_hsync_cnt[6]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.837      ;
; 0.723 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.843      ;
; 0.726 ; vga_hsync_cnt[2]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.846      ;
; 0.730 ; vga_hsync_cnt[5]                  ; vga_hsync~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.850      ;
; 0.734 ; vga_vsync_cnt[3]                  ; vga_vsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.854      ;
; 0.736 ; vga_vsync_cnt[6]                  ; vga_vsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.746 ; vga_hsync_state.back_porch_state  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.866      ;
; 0.748 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.868      ;
; 0.751 ; vga_hsync_cnt[4]                  ; vga_hsync_cnt[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.871      ;
; 0.753 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.873      ;
; 0.755 ; vga_vsync_cnt[2]                  ; vga_vsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.875      ;
; 0.757 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.758 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.879      ;
; 0.758 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.879      ;
; 0.759 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.880      ;
; 0.759 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.879      ;
; 0.760 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.881      ;
; 0.761 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.882      ;
; 0.762 ; vga_hsync_state.zero_state        ; vga_hsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.763 ; vga_vsync_cnt[4]                  ; vga_vsync_cnt[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.883      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[8]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_cnt[9]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_state.active_state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_state.back_porch_state      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_state.front_porch_state     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync_state.zero_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_hsync~reg0                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[0]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[1]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[2]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[3]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[4]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[5]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[6]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_rgb[7]~reg0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[8]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_cnt[9]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_state.active_state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_state.back_porch_state      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_state.front_porch_state     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync_state.zero_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; vga_vsync~reg0                        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[0]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[1]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[2]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[3]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[4]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[5]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[6]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[7]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[8]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[9]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.back_porch_state      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.front_porch_state     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[1]~reg0                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[7]~reg0                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[0]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[1]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[2]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[3]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[4]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[5]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[6]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[7]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[8]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[9]                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_state.active_state          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_state.back_porch_state      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_state.front_porch_state     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_state.sync_pulse_state      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_state.zero_state            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync~reg0                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.active_state          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.sync_pulse_state      ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.zero_state            ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync~reg0                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[0]~reg0                       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[2]~reg0                       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[3]~reg0                       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[4]~reg0                       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[5]~reg0                       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[6]~reg0                       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[0]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[1]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[2]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[3]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[4]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[5]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[6]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[7]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[8]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_cnt[9]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.back_porch_state|clk  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_hsync_state.front_porch_state|clk ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[1]~reg0|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_rgb[7]~reg0|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[0]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[1]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[2]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[3]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; vga_vsync_cnt[4]|clk                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rgb_data[*]  ; clk        ; 1.159 ; 1.742 ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.010 ; 0.316 ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; 0.850 ; 1.417 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; 0.846 ; 1.418 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; 0.953 ; 1.540 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; 0.973 ; 1.556 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; 0.970 ; 1.546 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; 0.845 ; 1.412 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; 1.159 ; 1.742 ; Rise       ; clk             ;
; rst          ; clk        ; 0.815 ; 1.101 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rgb_data[*]  ; clk        ; 0.145  ; -0.164 ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.145  ; -0.164 ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; -0.654 ; -1.206 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; -0.648 ; -1.205 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; -0.748 ; -1.321 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; -0.768 ; -1.338 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; -0.766 ; -1.329 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; -0.647 ; -1.199 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; -0.952 ; -1.529 ; Rise       ; clk             ;
; rst          ; clk        ; 0.161  ; -0.141 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 3.179 ; 3.228 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 3.347 ; 3.442 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 3.117 ; 3.157 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 3.161 ; 3.203 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 3.149 ; 3.191 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 3.280 ; 3.347 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 3.124 ; 3.165 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 3.225 ; 3.274 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 3.347 ; 3.442 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 3.238 ; 3.292 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 3.338 ; 3.433 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 3.077 ; 3.125 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 3.017 ; 3.056 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 3.017 ; 3.056 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 3.061 ; 3.102 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 3.048 ; 3.089 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 3.175 ; 3.239 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 3.024 ; 3.064 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 3.121 ; 3.168 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 3.242 ; 3.335 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 3.134 ; 3.186 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 3.235 ; 3.327 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.416   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.416   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -179.035 ; 0.0   ; 0.0      ; 0.0     ; -62.48              ;
;  clk             ; -179.035 ; 0.000 ; N/A      ; N/A     ; -62.480             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rgb_data[*]  ; clk        ; 2.625 ; 2.784 ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.054 ; 0.321 ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; 1.781 ; 2.033 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; 1.827 ; 2.070 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; 2.151 ; 2.320 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; 2.149 ; 2.326 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; 2.092 ; 2.288 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; 1.796 ; 2.046 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; 2.625 ; 2.784 ; Rise       ; clk             ;
; rst          ; clk        ; 1.830 ; 2.019 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rgb_data[*]  ; clk        ; 0.305  ; 0.141  ; Rise       ; clk             ;
;  rgb_data[0] ; clk        ; 0.305  ; 0.141  ; Rise       ; clk             ;
;  rgb_data[1] ; clk        ; -0.654 ; -1.206 ; Rise       ; clk             ;
;  rgb_data[2] ; clk        ; -0.648 ; -1.205 ; Rise       ; clk             ;
;  rgb_data[3] ; clk        ; -0.748 ; -1.321 ; Rise       ; clk             ;
;  rgb_data[4] ; clk        ; -0.768 ; -1.338 ; Rise       ; clk             ;
;  rgb_data[5] ; clk        ; -0.766 ; -1.329 ; Rise       ; clk             ;
;  rgb_data[6] ; clk        ; -0.647 ; -1.199 ; Rise       ; clk             ;
;  rgb_data[7] ; clk        ; -0.952 ; -1.529 ; Rise       ; clk             ;
; rst          ; clk        ; 0.432  ; 0.278  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 6.765 ; 6.685 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 7.157 ; 7.071 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 6.665 ; 6.571 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 6.730 ; 6.637 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 6.714 ; 6.620 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 7.085 ; 6.939 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 6.678 ; 6.587 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 6.940 ; 6.806 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 7.157 ; 7.071 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 6.999 ; 6.873 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 7.158 ; 7.062 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; vga_hsync   ; clk        ; 3.077 ; 3.125 ; Rise       ; clk             ;
; vga_rgb[*]  ; clk        ; 3.017 ; 3.056 ; Rise       ; clk             ;
;  vga_rgb[0] ; clk        ; 3.017 ; 3.056 ; Rise       ; clk             ;
;  vga_rgb[1] ; clk        ; 3.061 ; 3.102 ; Rise       ; clk             ;
;  vga_rgb[2] ; clk        ; 3.048 ; 3.089 ; Rise       ; clk             ;
;  vga_rgb[3] ; clk        ; 3.175 ; 3.239 ; Rise       ; clk             ;
;  vga_rgb[4] ; clk        ; 3.024 ; 3.064 ; Rise       ; clk             ;
;  vga_rgb[5] ; clk        ; 3.121 ; 3.168 ; Rise       ; clk             ;
;  vga_rgb[6] ; clk        ; 3.242 ; 3.335 ; Rise       ; clk             ;
;  vga_rgb[7] ; clk        ; 3.134 ; 3.186 ; Rise       ; clk             ;
; vga_vsync   ; clk        ; 3.235 ; 3.327 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_rgb[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vsync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hsync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rgb_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rgb_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_vsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_hsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_vsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_hsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_hsync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6198     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6198     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Feb 07 17:35:38 2018
Info: Command: quartus_sta digimon -c digimon
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'digimon.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.416            -179.035 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.480 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.893
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.893            -162.423 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.480 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.178             -53.262 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.550 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 590 megabytes
    Info: Processing ended: Wed Feb 07 17:35:40 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


