 2
(二)中、英文摘要及關鍵詞 (keywords)。 
 
在本篇論文中，我們採用圓柱座標下的梯形網格當做探討依據，並且進行一系列的PN 二極體模擬。首
先，我們推導在圓柱座標下的PN 二極體的電位、電場、空乏區寬度等公式。並以二維等效電路模擬來
驗證其正確性，並且，探討在PN 陡峭接面下之崩潰電壓的特性公式並且以二維的等效電路來驗證。其
結果驗證模擬值與理論值相符。接著，我們藉由二維元件模擬器探討三閘極金氧半場效電晶的元件特
性，並探討因元件結構所產生的轉角效應，由於元件的電流大小與元件的通道寬度成正比，我們在元
件通道的側壁上加上另外兩面閘極，以達到不降低電路密度而增加元件通道的有效寬度，提高元件的
電流驅動力。從模擬結果中，三閘極結構比單閘極結構有著更好的電流驅動力。最後，我們將元件結
構顯示器與載子濃度顯示器整合於二維元件模擬器當中，讓使用者可以更快速檢驗元件結構的正確性
與快速觀察元件整體的載子分部情形。 
中文關鍵詞: 圓柱座標; 轉角效應; 三閘極; 
In this thesis, we use the cylindrical coordinates to substitute Cartesian coordinates to analyze and simulate 
the circular PN junction. First we develop the analytical equations for electric potential, electric field, 
depletion width and others for the circular PN diode. We use 2-D simulations to verify the validity of the 
analytical equations. Also, we develop the analytical breakdown voltage and compare with 2-D simulations. 
The developed equations are in good agreement with 2-D device simulations. Then, we design a 2-D device 
simulator to simulate the triple-gate MOSFET device characteristic. Then discuss the corner effect of 
triple-gate structure. The triple-gate MOSFET has three surfaces of gate structures which can increase the 
effective channel width of the device to enhance the current drivability of the device without reducing the 
packing density of the circuit. According to the simulation results of the 2-D device, the saturation drain 
current of the triple-gate MOSFET are much better than the single-gate MOSFET. Finally, in order to quickly 
verify the device structure and simulation results, we design a 2-D structure and concentration indicator. The 
structure and concentration indicator can be used to quickly check the 2-D simulation results of the device 
structures and concentration result. 
 
Keywords: circular PN junction; triple-gate MOSFET; corner effects; cylindrical coordinates 
 
(三)報告內容： 
  
前言與研究目的 
 
    功率半導體元件為近幾年被廣泛研究及討論的領域之一，功率半導體仍是許多電力電子系統的主
要驅動力，電力電子在大眾運輸系統、工業與消費性電子、資料處理及通訊應用中，提供了創新及更
具競爭力的重要基礎。過去20年來，更有效率地運用能源、電子系統微型化以及新興的智慧型電源管
理等發展趨勢，是推動革命性功率半導體發展的原動力，未來並將持續推動此一產業的發展。 過去，
電力電子系統的進展共產生了五項主要的創新，包括用於頂級電源領域的光觸發閘流體
(Light-triggered Thyristor, LTT)、高階電源應用的閘控閘流體(Gate Turn-off Thyristor, GTO)、
中階電源應用的絕緣閘雙極電晶體(IGBT)、低階應用的功率金屬氧化場效電晶體 (MOSFET)，以及同樣
針對低階功率領域中獨立系統整合的智慧型電源IC。 此外目前功率元件大多透過平面化製程技術
(Planar process)在矽基板上形成大量的P-N接面，其中擴散摻雜物會因阻擋遮罩層的形狀，導致P-N
 4
之逆偏壓，皆可以降低模擬值與理論公式值之誤差。而以程式模擬PN二極體的崩潰效應時可以發現，
當一陡峭接面之PN二極體如圖(2),因為重參雜邊幾乎無空乏區，所以決定的因素則在冶金接面的半徑
大小，我們透過模擬可發現，在相同濃度參數之下，冶金接面之半徑越大其崩潰電壓也越大如圖(3)，
我們推測，因二極體內部所產生的高電場導致在接面空乏區內衝撞產生出更多電子-電洞對來形成漏電
流，使得元件之耐壓能力相較於圓弧接面半徑大的PN二極體差。 
    另外為了探討三閘極MOSFET的元件特性，我們使用二維元件模擬器進行模擬，而為了讓使用者更
方便快速使用二維元件模擬器，因此建構結構與載子顯示器並整合於二維元件模擬器當中，利用快速
顯示元件結構的功能當，來判斷程式結構的設定是否正確，並藉由載子顯示器的幫助，更迅速了解元
件內部的載子分佈情形，迅速了解元件的特性，讓使用者更方便的使用二維元件模擬器。並且為了能
夠在二維模擬器下看到三維結構的電流特性圖，利用等效電導的概念，計算出通道內每個數值方塊的
等效電導，在代入所設定V DS 電壓模擬出I DS 電流，解決了二維元件模擬器無法觀察三維結構I DS 的問
題，使二維模擬器可以更完整的了解三閘極 MOSFET 的特性。模擬結果可以發現因為電場耦合的效應，
轉角處感受到較強的電場分佈如圖(6)所示，造成通道內的臨限電壓依據不同位置有著不同的大小，使
轉角處的能帶彎曲較為劇烈，有著較低的臨限電壓值，形成載子於轉角處堆積的現象，即所謂的轉角
效應，而隨著通道寬度的改變，通道整體的臨限電壓也會隨之變動，當通道寬度變窄時會向轉角的臨
限電壓值靠近反之則亦然，從這變化當中可以發現當元件尺寸縮小時，轉角效應的影響就更為重要，
當通道寬度變寬時，其轉角所產生的電流對整體電流的影響較小，整體通道的臨限電壓也較大，因此
當MOSFET 通道寬度較小時，轉角所產生的電流佔整體電流的比列就更高，對整體MOSFET 的影響也更
為重要，而此臨限電壓的改變情形，與傳統單閘極 MOSFET元件,如圖(4)的窄通道效應有著相反的結
果。而在電流特性上，三閘極 MOSFET如圖(5)有著更佳優秀的驅動電流，在相同的V GS -V TH 偏壓下，三
閘極MOSFET 都有著比單閘極MOSFET三倍以上的電流增益，顯示出更好的電流驅動能力。綜合上述的結
果，可以發現三閘極MOSFET與傳統單閘 MOSFET 相比，三閘極結構有著更好的元件特性，雖然漏電流
(Leakage current)比傳統單閘極 MOSFET 大，但是卻可以獲得三倍的驅動電流如圖(7)所示，而漏電
流的影響，也可以藉由適當的改變通道摻雜濃度，控制三閘極MOSFET 的漏電流大小在可接受的範圍
內，因此只要根據所設計的元件需求，相信三閘極 MOSFET 可以比傳統單閘極 MOSFET 有著更好的應
用空間。 
                        
   圖1 梯型網狀結構示意圖                          圖2 P型重參雜二極體結構圖  
 
        圖3 二極體v-r圖                                圖4單閘極氧化層MOSFET結構   
 6
[9] K. Mayaram and D. O. Pederson, “Coupling Algorithms for Mixed-Level Circuit and device   Simulation,” IEEE Transactions 
on Computer-Aided Design, vol. 11, no.8, 1992  
 
[10] M. G. C. de Andrade and J. A. Martino, “Threshold voltages of SOI MOSFETs,” Solid-State Electron, vol. 52, no. 12, pp. 
1877–1883, Dec.2008.  
 
[11] D. J. Foster, “Subthreshold currents in CMOS transistors made on oxygenimplanted silicon,” Electronics Letters, 19-17, 684 
(1983)  
 
[12] J. P. Colinge , “Multiple gate SOI MOSFETs,” Solid-State Electron, vol. 48, no. 6, pp. 897–905, Jun. 2004.  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：蔡曜聰 計畫編號：99-2221-E-008-108- 
計畫名稱：圓柱形二維數值模擬之技術開發與多閘極 MOSFET 轉角效應之應用 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 5 100%  
博士生 0 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
