# 扩展一：模16可逆计数流水灯

专业班级：**电信2204班** 

姓名：        **阮振宇** 

学号：        **U202214040**

## 实验名称

模16可逆计数流水灯

## 实验目的

1. 了解并掌握采用可编程逻辑器件实现数字电路与系统的方法

2. 学习并掌握采用Vivado软件开发可编程器件的过程

3. 学习使用verilog HDL描述数字逻辑电路与系统的方法

4. 掌握分层次、分模块的电路设计方法，熟悉使用可编程器件实现数字系统的一般步骤。

## 实验元器件

***电脑软件 Vivado 2022.2***
**ZYNQ 7000**

## 实验原理

采用行为级建模

## 实验任务

使用 verilog HDL 编程实现模16可逆计数流水灯

## 实验记录

### 代码

首先，对系统时钟进行分频，使得LED的闪烁肉眼可见。由于系统时钟设置为125MHz，所以进行25M分频

```verilog
    reg [23:0] cnt;
    reg CP_out;
    always @(posedge CP, negedge CLR_n) begin
        if (CLR_n == 0) CP_out<=0;
        else begin
            if(cnt == 24'd12500000 - 24'd1)
            begin
                CP_out = ~CP_out;
                cnt = 0;
            end
            else
            begin
                cnt <= cnt + 1;
                CP_out <= CP_out;
            end
        end
    end
```

分频后的信号，再进行计数

```verilog
	always @(posedge CP_out, negedge CLR_n) begin
        if (CLR_n == 0) Out<=0;
        else begin
            if (EN == 1) begin
                if (flag == 1) begin
                    if (Out == 4'b1111) Out<=0;
                    else Out <= Out + 4'b0001;
                end
                if (flag == 0) begin
                    if (Out == 4'b0000) Out<=4'b1111;
                    else Out <= Out - 4'b0001;
                end
            end
            else Out <= Out;
        end
    end
```

最终模块为

```verilog
module M_16(
    input CP,
    input CLR_n,
    input EN,
    input flag,
    output reg [3:0] Out
    );

    //分频
    reg [23:0] cnt;
    reg CP_out;
    always @(posedge CP, negedge CLR_n) begin
        if (CLR_n == 0) CP_out<=0;
        else begin
            if(cnt == 24'd12500000 - 24'd1)
            begin
                CP_out = ~CP_out;
                cnt = 0;
            end
            else
            begin
                cnt <= cnt + 1;
                CP_out <= CP_out;
            end
        end
    end

    always @(posedge CP_out, negedge CLR_n) begin
        if (CLR_n == 0) Out<=0;
        else begin
            if (EN == 1) begin
                if (flag == 1) begin
                    if (Out == 4'b1111) Out<=0;
                    else Out <= Out + 4'b0001;
                end
                if (flag == 0) begin
                    if (Out == 4'b0000) Out<=4'b1111;
                    else Out <= Out - 4'b0001;
                end
            end
            else Out <= Out;
        end
    end

endmodule
```

然后，对引脚进行约束，将flag，EN映射到拨杆按钮上，并且用4个LED用

![image-20240228214500225](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228214500225.png)

写激励文件，进行仿真

```verilog
`timescale 1ns/1ps 

module led_test();
    reg CP;
    reg CLR_n;
    reg EN;
    reg flag;
    
    wire [3:0] Out ;
    
    M_16 t1(
        .CP(CP),
        .CLR_n(CLR_n),
        .EN(EN),
        .flag(flag),
        .Out(Out)
    );
    
    initial begin
        CP = 0;
        CLR_n = 1;
        EN = 1;
        flag = 1;
        #10
		CLR_n = 0;
		#10
		CLR_n = 1;
        #10000
        flag = 0;
		#10000
        $stop;
    end
    
    always begin
    #1 CP = ~CP;
    end
   
endmodule
```



### 仿真实验结果分析

flag = 1


![image-20240229154227563](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240229154227563.png)

flag = 0

![image-20240229154254110](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240229154254110.png)



### 实际实验结果分析

将bit流文件下载到开发板上

![image-20240228214315605](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228214315605.png)


## 实验小结

通过本实验，我重新熟悉了verilog语言和modelsim仿真验证的方法，以及vivado的使用方法。