DECL|UDMA_ALT_SELECT|macro|UDMA_ALT_SELECT
DECL|UDMA_ARB_1024|macro|UDMA_ARB_1024
DECL|UDMA_ARB_128|macro|UDMA_ARB_128
DECL|UDMA_ARB_16|macro|UDMA_ARB_16
DECL|UDMA_ARB_1|macro|UDMA_ARB_1
DECL|UDMA_ARB_256|macro|UDMA_ARB_256
DECL|UDMA_ARB_2|macro|UDMA_ARB_2
DECL|UDMA_ARB_32|macro|UDMA_ARB_32
DECL|UDMA_ARB_4|macro|UDMA_ARB_4
DECL|UDMA_ARB_512|macro|UDMA_ARB_512
DECL|UDMA_ARB_64|macro|UDMA_ARB_64
DECL|UDMA_ARB_8|macro|UDMA_ARB_8
DECL|UDMA_ATTR_ALL|macro|UDMA_ATTR_ALL
DECL|UDMA_ATTR_ALTSELECT|macro|UDMA_ATTR_ALTSELECT
DECL|UDMA_ATTR_HIGH_PRIORITY|macro|UDMA_ATTR_HIGH_PRIORITY
DECL|UDMA_ATTR_REQMASK|macro|UDMA_ATTR_REQMASK
DECL|UDMA_ATTR_USEBURST|macro|UDMA_ATTR_USEBURST
DECL|UDMA_CH0_SHAMD5_CIN|macro|UDMA_CH0_SHAMD5_CIN
DECL|UDMA_CH0_SW|macro|UDMA_CH0_SW
DECL|UDMA_CH0_TIMERA0_A|macro|UDMA_CH0_TIMERA0_A
DECL|UDMA_CH10_SW|macro|UDMA_CH10_SW
DECL|UDMA_CH10_TIMERA1_A|macro|UDMA_CH10_TIMERA1_A
DECL|UDMA_CH10_TIMERA3_A|macro|UDMA_CH10_TIMERA3_A
DECL|UDMA_CH10_UARTA1_RX|macro|UDMA_CH10_UARTA1_RX
DECL|UDMA_CH11_SW|macro|UDMA_CH11_SW
DECL|UDMA_CH11_TIMERA1_B|macro|UDMA_CH11_TIMERA1_B
DECL|UDMA_CH11_TIMERA3_B|macro|UDMA_CH11_TIMERA3_B
DECL|UDMA_CH11_UARTA1_TX|macro|UDMA_CH11_UARTA1_TX
DECL|UDMA_CH12_LSPI_RX|macro|UDMA_CH12_LSPI_RX
DECL|UDMA_CH12_SW|macro|UDMA_CH12_SW
DECL|UDMA_CH13_LSPI_TX|macro|UDMA_CH13_LSPI_TX
DECL|UDMA_CH13_SW|macro|UDMA_CH13_SW
DECL|UDMA_CH14_ADC_CH0|macro|UDMA_CH14_ADC_CH0
DECL|UDMA_CH14_SDHOST_RX|macro|UDMA_CH14_SDHOST_RX
DECL|UDMA_CH14_SW|macro|UDMA_CH14_SW
DECL|UDMA_CH15_ADC_CH1|macro|UDMA_CH15_ADC_CH1
DECL|UDMA_CH15_SDHOST_TX|macro|UDMA_CH15_SDHOST_TX
DECL|UDMA_CH15_SW|macro|UDMA_CH15_SW
DECL|UDMA_CH16_ADC_CH2|macro|UDMA_CH16_ADC_CH2
DECL|UDMA_CH16_SW|macro|UDMA_CH16_SW
DECL|UDMA_CH16_TIMERA2_A|macro|UDMA_CH16_TIMERA2_A
DECL|UDMA_CH17_ADC_CH3|macro|UDMA_CH17_ADC_CH3
DECL|UDMA_CH17_SW|macro|UDMA_CH17_SW
DECL|UDMA_CH17_TIMERA2_B|macro|UDMA_CH17_TIMERA2_B
DECL|UDMA_CH18_AES_CIN|macro|UDMA_CH18_AES_CIN
DECL|UDMA_CH18_GPIOA0|macro|UDMA_CH18_GPIOA0
DECL|UDMA_CH18_I2S_RX|macro|UDMA_CH18_I2S_RX
DECL|UDMA_CH18_SW|macro|UDMA_CH18_SW
DECL|UDMA_CH19_AES_COUT|macro|UDMA_CH19_AES_COUT
DECL|UDMA_CH19_GPOIA1|macro|UDMA_CH19_GPOIA1
DECL|UDMA_CH19_I2S_TX|macro|UDMA_CH19_I2S_TX
DECL|UDMA_CH19_SW|macro|UDMA_CH19_SW
DECL|UDMA_CH1_SHAMD5_DIN|macro|UDMA_CH1_SHAMD5_DIN
DECL|UDMA_CH1_SW|macro|UDMA_CH1_SW
DECL|UDMA_CH1_TIMERA0_B|macro|UDMA_CH1_TIMERA0_B
DECL|UDMA_CH20_AES_DIN|macro|UDMA_CH20_AES_DIN
DECL|UDMA_CH20_GPIOA2|macro|UDMA_CH20_GPIOA2
DECL|UDMA_CH20_SW|macro|UDMA_CH20_SW
DECL|UDMA_CH21_AES_DOUT|macro|UDMA_CH21_AES_DOUT
DECL|UDMA_CH21_GPIOA3|macro|UDMA_CH21_GPIOA3
DECL|UDMA_CH21_SW|macro|UDMA_CH21_SW
DECL|UDMA_CH22_CAMERA|macro|UDMA_CH22_CAMERA
DECL|UDMA_CH22_GPIOA4|macro|UDMA_CH22_GPIOA4
DECL|UDMA_CH22_SW|macro|UDMA_CH22_SW
DECL|UDMA_CH23_SDHOST_RX|macro|UDMA_CH23_SDHOST_RX
DECL|UDMA_CH23_SW|macro|UDMA_CH23_SW
DECL|UDMA_CH23_TIMERA2_A|macro|UDMA_CH23_TIMERA2_A
DECL|UDMA_CH23_TIMERA3_A|macro|UDMA_CH23_TIMERA3_A
DECL|UDMA_CH24_SDHOST_TX|macro|UDMA_CH24_SDHOST_TX
DECL|UDMA_CH24_SW|macro|UDMA_CH24_SW
DECL|UDMA_CH24_TIMERA2_B|macro|UDMA_CH24_TIMERA2_B
DECL|UDMA_CH24_TIMERA3_B|macro|UDMA_CH24_TIMERA3_B
DECL|UDMA_CH25_I2CA0_RX|macro|UDMA_CH25_I2CA0_RX
DECL|UDMA_CH25_SSPI_RX|macro|UDMA_CH25_SSPI_RX
DECL|UDMA_CH25_SW|macro|UDMA_CH25_SW
DECL|UDMA_CH26_I2CA0_TX|macro|UDMA_CH26_I2CA0_TX
DECL|UDMA_CH26_SSPI_TX|macro|UDMA_CH26_SSPI_TX
DECL|UDMA_CH26_SW|macro|UDMA_CH26_SW
DECL|UDMA_CH27_GPIOA0|macro|UDMA_CH27_GPIOA0
DECL|UDMA_CH27_SW|macro|UDMA_CH27_SW
DECL|UDMA_CH28_GPIOA1|macro|UDMA_CH28_GPIOA1
DECL|UDMA_CH28_SW|macro|UDMA_CH28_SW
DECL|UDMA_CH29_GPIOA4|macro|UDMA_CH29_GPIOA4
DECL|UDMA_CH29_SW|macro|UDMA_CH29_SW
DECL|UDMA_CH2_SHAMD5_COUT|macro|UDMA_CH2_SHAMD5_COUT
DECL|UDMA_CH2_SW|macro|UDMA_CH2_SW
DECL|UDMA_CH2_TIMERA1_A|macro|UDMA_CH2_TIMERA1_A
DECL|UDMA_CH30_GSPI_RX|macro|UDMA_CH30_GSPI_RX
DECL|UDMA_CH30_I2CA0_RX|macro|UDMA_CH30_I2CA0_RX
DECL|UDMA_CH30_SDHOST_RX|macro|UDMA_CH30_SDHOST_RX
DECL|UDMA_CH30_SW|macro|UDMA_CH30_SW
DECL|UDMA_CH31_GSPI_TX|macro|UDMA_CH31_GSPI_TX
DECL|UDMA_CH31_I2CA0_RX|macro|UDMA_CH31_I2CA0_RX
DECL|UDMA_CH31_SDHOST_TX|macro|UDMA_CH31_SDHOST_TX
DECL|UDMA_CH31_SW|macro|UDMA_CH31_SW
DECL|UDMA_CH3_DES_CIN|macro|UDMA_CH3_DES_CIN
DECL|UDMA_CH3_SW|macro|UDMA_CH3_SW
DECL|UDMA_CH3_TIMERA1_B|macro|UDMA_CH3_TIMERA1_B
DECL|UDMA_CH4_DES_DIN|macro|UDMA_CH4_DES_DIN
DECL|UDMA_CH4_I2S_RX|macro|UDMA_CH4_I2S_RX
DECL|UDMA_CH4_SW|macro|UDMA_CH4_SW
DECL|UDMA_CH4_TIMERA2_A|macro|UDMA_CH4_TIMERA2_A
DECL|UDMA_CH5_DES_DOUT|macro|UDMA_CH5_DES_DOUT
DECL|UDMA_CH5_I2S_TX|macro|UDMA_CH5_I2S_TX
DECL|UDMA_CH5_SW|macro|UDMA_CH5_SW
DECL|UDMA_CH5_TIMERA2_B|macro|UDMA_CH5_TIMERA2_B
DECL|UDMA_CH6_GPIOA2|macro|UDMA_CH6_GPIOA2
DECL|UDMA_CH6_GSPI_RX|macro|UDMA_CH6_GSPI_RX
DECL|UDMA_CH6_SW|macro|UDMA_CH6_SW
DECL|UDMA_CH6_TIMERA3_A|macro|UDMA_CH6_TIMERA3_A
DECL|UDMA_CH7_GPIOA3|macro|UDMA_CH7_GPIOA3
DECL|UDMA_CH7_GSPI_TX|macro|UDMA_CH7_GSPI_TX
DECL|UDMA_CH7_SW|macro|UDMA_CH7_SW
DECL|UDMA_CH7_TIMERA3_B|macro|UDMA_CH7_TIMERA3_B
DECL|UDMA_CH8_SW|macro|UDMA_CH8_SW
DECL|UDMA_CH8_TIMERA0_A|macro|UDMA_CH8_TIMERA0_A
DECL|UDMA_CH8_TIMERA2_A|macro|UDMA_CH8_TIMERA2_A
DECL|UDMA_CH8_UARTA0_RX|macro|UDMA_CH8_UARTA0_RX
DECL|UDMA_CH9_SW|macro|UDMA_CH9_SW
DECL|UDMA_CH9_TIMERA0_B|macro|UDMA_CH9_TIMERA0_B
DECL|UDMA_CH9_TIMERA2_B|macro|UDMA_CH9_TIMERA2_B
DECL|UDMA_CH9_UARTA0_TX|macro|UDMA_CH9_UARTA0_TX
DECL|UDMA_CHCTL_ARBSIZE_1024|macro|UDMA_CHCTL_ARBSIZE_1024
DECL|UDMA_CHCTL_ARBSIZE_128|macro|UDMA_CHCTL_ARBSIZE_128
DECL|UDMA_CHCTL_ARBSIZE_16|macro|UDMA_CHCTL_ARBSIZE_16
DECL|UDMA_CHCTL_ARBSIZE_1|macro|UDMA_CHCTL_ARBSIZE_1
DECL|UDMA_CHCTL_ARBSIZE_256|macro|UDMA_CHCTL_ARBSIZE_256
DECL|UDMA_CHCTL_ARBSIZE_2|macro|UDMA_CHCTL_ARBSIZE_2
DECL|UDMA_CHCTL_ARBSIZE_32|macro|UDMA_CHCTL_ARBSIZE_32
DECL|UDMA_CHCTL_ARBSIZE_4|macro|UDMA_CHCTL_ARBSIZE_4
DECL|UDMA_CHCTL_ARBSIZE_512|macro|UDMA_CHCTL_ARBSIZE_512
DECL|UDMA_CHCTL_ARBSIZE_64|macro|UDMA_CHCTL_ARBSIZE_64
DECL|UDMA_CHCTL_ARBSIZE_8|macro|UDMA_CHCTL_ARBSIZE_8
DECL|UDMA_CHCTL_ARBSIZE_M|macro|UDMA_CHCTL_ARBSIZE_M
DECL|UDMA_CHCTL_DSTINC_16|macro|UDMA_CHCTL_DSTINC_16
DECL|UDMA_CHCTL_DSTINC_32|macro|UDMA_CHCTL_DSTINC_32
DECL|UDMA_CHCTL_DSTINC_8|macro|UDMA_CHCTL_DSTINC_8
DECL|UDMA_CHCTL_DSTINC_M|macro|UDMA_CHCTL_DSTINC_M
DECL|UDMA_CHCTL_DSTINC_NONE|macro|UDMA_CHCTL_DSTINC_NONE
DECL|UDMA_CHCTL_DSTSIZE_16|macro|UDMA_CHCTL_DSTSIZE_16
DECL|UDMA_CHCTL_DSTSIZE_32|macro|UDMA_CHCTL_DSTSIZE_32
DECL|UDMA_CHCTL_DSTSIZE_8|macro|UDMA_CHCTL_DSTSIZE_8
DECL|UDMA_CHCTL_DSTSIZE_M|macro|UDMA_CHCTL_DSTSIZE_M
DECL|UDMA_CHCTL_NXTUSEBURST|macro|UDMA_CHCTL_NXTUSEBURST
DECL|UDMA_CHCTL_SRCINC_16|macro|UDMA_CHCTL_SRCINC_16
DECL|UDMA_CHCTL_SRCINC_32|macro|UDMA_CHCTL_SRCINC_32
DECL|UDMA_CHCTL_SRCINC_8|macro|UDMA_CHCTL_SRCINC_8
DECL|UDMA_CHCTL_SRCINC_M|macro|UDMA_CHCTL_SRCINC_M
DECL|UDMA_CHCTL_SRCINC_NONE|macro|UDMA_CHCTL_SRCINC_NONE
DECL|UDMA_CHCTL_SRCSIZE_16|macro|UDMA_CHCTL_SRCSIZE_16
DECL|UDMA_CHCTL_SRCSIZE_32|macro|UDMA_CHCTL_SRCSIZE_32
DECL|UDMA_CHCTL_SRCSIZE_8|macro|UDMA_CHCTL_SRCSIZE_8
DECL|UDMA_CHCTL_SRCSIZE_M|macro|UDMA_CHCTL_SRCSIZE_M
DECL|UDMA_CHCTL_XFERMODE_AUTO|macro|UDMA_CHCTL_XFERMODE_AUTO
DECL|UDMA_CHCTL_XFERMODE_BASIC|macro|UDMA_CHCTL_XFERMODE_BASIC
DECL|UDMA_CHCTL_XFERMODE_MEM_SGA|macro|UDMA_CHCTL_XFERMODE_MEM_SGA
DECL|UDMA_CHCTL_XFERMODE_MEM_SG|macro|UDMA_CHCTL_XFERMODE_MEM_SG
DECL|UDMA_CHCTL_XFERMODE_M|macro|UDMA_CHCTL_XFERMODE_M
DECL|UDMA_CHCTL_XFERMODE_PER_SGA|macro|UDMA_CHCTL_XFERMODE_PER_SGA
DECL|UDMA_CHCTL_XFERMODE_PER_SG|macro|UDMA_CHCTL_XFERMODE_PER_SG
DECL|UDMA_CHCTL_XFERMODE_PINGPONG|macro|UDMA_CHCTL_XFERMODE_PINGPONG
DECL|UDMA_CHCTL_XFERMODE_STOP|macro|UDMA_CHCTL_XFERMODE_STOP
DECL|UDMA_CHCTL_XFERSIZE_M|macro|UDMA_CHCTL_XFERSIZE_M
DECL|UDMA_CHCTL_XFERSIZE_S|macro|UDMA_CHCTL_XFERSIZE_S
DECL|UDMA_DSTENDP_ADDR_M|macro|UDMA_DSTENDP_ADDR_M
DECL|UDMA_DSTENDP_ADDR_S|macro|UDMA_DSTENDP_ADDR_S
DECL|UDMA_DST_INC_16|macro|UDMA_DST_INC_16
DECL|UDMA_DST_INC_32|macro|UDMA_DST_INC_32
DECL|UDMA_DST_INC_8|macro|UDMA_DST_INC_8
DECL|UDMA_DST_INC_NONE|macro|UDMA_DST_INC_NONE
DECL|UDMA_INT_ERR|macro|UDMA_INT_ERR
DECL|UDMA_INT_SW|macro|UDMA_INT_SW
DECL|UDMA_MODE_ALT_SELECT|macro|UDMA_MODE_ALT_SELECT
DECL|UDMA_MODE_AUTO|macro|UDMA_MODE_AUTO
DECL|UDMA_MODE_BASIC|macro|UDMA_MODE_BASIC
DECL|UDMA_MODE_MEM_SCATTER_GATHER|macro|UDMA_MODE_MEM_SCATTER_GATHER
DECL|UDMA_MODE_PER_SCATTER_GATHER|macro|UDMA_MODE_PER_SCATTER_GATHER
DECL|UDMA_MODE_PINGPONG|macro|UDMA_MODE_PINGPONG
DECL|UDMA_MODE_STOP|macro|UDMA_MODE_STOP
DECL|UDMA_NEXT_USEBURST|macro|UDMA_NEXT_USEBURST
DECL|UDMA_O_CHCTL|macro|UDMA_O_CHCTL
DECL|UDMA_O_DSTENDP|macro|UDMA_O_DSTENDP
DECL|UDMA_O_SRCENDP|macro|UDMA_O_SRCENDP
DECL|UDMA_PRI_SELECT|macro|UDMA_PRI_SELECT
DECL|UDMA_SIZE_16|macro|UDMA_SIZE_16
DECL|UDMA_SIZE_32|macro|UDMA_SIZE_32
DECL|UDMA_SIZE_8|macro|UDMA_SIZE_8
DECL|UDMA_SRCENDP_ADDR_M|macro|UDMA_SRCENDP_ADDR_M
DECL|UDMA_SRCENDP_ADDR_S|macro|UDMA_SRCENDP_ADDR_S
DECL|UDMA_SRC_INC_16|macro|UDMA_SRC_INC_16
DECL|UDMA_SRC_INC_32|macro|UDMA_SRC_INC_32
DECL|UDMA_SRC_INC_8|macro|UDMA_SRC_INC_8
DECL|UDMA_SRC_INC_NONE|macro|UDMA_SRC_INC_NONE
DECL|__UDMA_H__|macro|__UDMA_H__
DECL|pvDstEndAddr|member|volatile void *pvDstEndAddr;
DECL|pvSrcEndAddr|member|volatile void *pvSrcEndAddr;
DECL|tDMAControlTable|typedef|tDMAControlTable;
DECL|uDMATaskStructEntry|macro|uDMATaskStructEntry
DECL|ulControl|member|volatile unsigned long ulControl;
DECL|ulSpare|member|volatile unsigned long ulSpare;
