
# ğŸ² fpgadado

Projeto em **Verilog HDL** para geraÃ§Ã£o de um **dado eletrÃ´nico** com display de 7 segmentos controlado por FPGA.

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o de um mÃ³dulo Verilog sintetizÃ¡vel para a plataforma **Tang Nano 1K**, baseado no FPGA **GW1NZ-LV1** da Gowin Semiconductor. O projeto faz uso de uma sequÃªncia pseudoaleatÃ³ria gerada por um **LFSR (Linear Feedback Shift Register)** para simular um dado de seis faces, exibindo o valor no display de 7 segmentos. Ao pressionar um botÃ£o fÃ­sico ativo em nÃ­vel baixo, o valor exibido Ã© travado por **5 segundos** antes de voltar a atualizar de forma rÃ¡pida.

## ğŸ§© DescriÃ§Ã£o do Projeto

O sistema foi desenvolvido seguindo princÃ­pios de projeto digital em FPGA com linguagem Verilog HDL, abordando:

- GeraÃ§Ã£o de sequÃªncia pseudoaleatÃ³ria com **LFSR**
- DetecÃ§Ã£o de borda para botÃ£o ativo em nÃ­vel baixo
- Divisor de frequÃªncia para atualizaÃ§Ã£o visual do display
- TemporizaÃ§Ã£o de 5 segundos para manter o valor selecionado
- ConversÃ£o de valor binÃ¡rio para padrÃ£o de 7 segmentos (cÃ¡todo comum)

## ğŸ“ Estrutura

- `dice.v` â€“ mÃ³dulo principal do dado eletrÃ´nico
- `README.md` â€“ documentaÃ§Ã£o do projeto
- Arquivos de sÃ­ntese e restriÃ§Ãµes para Gowin FPGA Designer

## ğŸ”Œ Interface de Entradas/SaÃ­das

| Sinal     | DireÃ§Ã£o | DescriÃ§Ã£o                                |
|-----------|---------|------------------------------------------|
| `clk`     | input   | Clock principal (27 MHz)                 |
| `btn_n`   | input   | BotÃ£o de seleÃ§Ã£o (ativo em nÃ­vel baixo)  |
| `seg[6:0]`| output  | SaÃ­da para display de 7 segmentos        |

## ğŸš€ Como Usar

1. Abra o projeto no **Gowin FPGA Designer Education**.
2. Importe o arquivo Verilog e o arquivo de restriÃ§Ãµes de pinos.
3. FaÃ§a a sÃ­ntese, place-and-route e gere o bitstream.
4. Programe a placa **Tang Nano 1K**.
5. Pressione o botÃ£o fÃ­sico para congelar o valor do dado por 5 segundos.

## ğŸ“Œ ObservaÃ§Ãµes

- O valor apresentado no display segue a convenÃ§Ã£o de lÃ³gica para displays **de cÃ¡todo comum** (segmento alto = LED aceso).
- A sequÃªncia Ã© pseudoaleatÃ³ria; nÃ£o Ã© criptograficamente aleatÃ³ria, mas suficiente para aplicaÃ§Ãµes lÃºdicas ou didÃ¡ticas.

## ğŸ“ ReferÃªncias

- FPGA GW1NZ-LV1 da Gowin Semiconductor  
- Verilog HDL e princÃ­pios de sÃ­ntese lÃ³gica  
- TÃ©cnicas de detecÃ§Ã£o de borda e divisores de frequÃªncia

---

## ğŸ“œ LicenÃ§a

Este projeto estÃ¡ disponÃ­vel sob a licenÃ§a permissiva de cÃ³digo aberto.


