AArch64 SM+cachesync-isb
{
  0:X0 = instr:"B .+4"; (* "B l1" *)
  0:X1 = P0:f;
}

P0              ;
STR W0, [X1]    ;
DC CVAU, X1     ;
DSB ISH         ;
IC IVAU, X1     ;
DSB ISH         ;
ISB             ;
BL f            ;
MOV X2, X10     ;
B end           ;
                ;
f: B l0         ;
l1: MOV X10, #2 ;
    RET         ;
l0: MOV X10, #1 ;
    RET         ;
end:            ;

~exists (0:X2 = 1)

