TimeQuest Timing Analyzer report for CPU_ON_DE0
Fri Dec 22 17:38:30 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'ex_mem_addr[0]'
 14. Slow 1200mV 85C Model Hold: 'ex_mem_addr[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ex_mem_addr[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'ex_mem_addr[0]'
 33. Slow 1200mV 0C Model Hold: 'ex_mem_addr[0]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'ex_mem_addr[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'ex_mem_addr[0]'
 51. Fast 1200mV 0C Model Hold: 'ex_mem_addr[0]'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'ex_mem_addr[0]'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU_ON_DE0                                                        ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; ex_mem_addr[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ex_mem_addr[0] } ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                  ;
+-----------+-----------------+----------------+------+
; Fmax      ; Restricted Fmax ; Clock Name     ; Note ;
+-----------+-----------------+----------------+------+
; 51.49 MHz ; 51.49 MHz       ; ex_mem_addr[0] ;      ;
; 55.42 MHz ; 55.42 MHz       ; clk            ;      ;
+-----------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; clk            ; -11.578 ; -698.490      ;
; ex_mem_addr[0] ; -9.210  ; -6751.899     ;
+----------------+---------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Hold Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ex_mem_addr[0] ; -3.738 ; -1151.483     ;
; clk            ; 0.358  ; 0.000         ;
+----------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------+--------+-------------------------+
; Clock          ; Slack  ; End Point TNS           ;
+----------------+--------+-------------------------+
; clk            ; -3.000 ; -115.000                ;
; ex_mem_addr[0] ; -3.000 ; -3.169                  ;
+----------------+--------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; -11.578 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 6.245      ;
; -11.539 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.847      ;
; -11.533 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.696      ;
; -11.532 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 6.199      ;
; -11.494 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 6.161      ;
; -11.493 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.801      ;
; -11.491 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.799      ;
; -11.484 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.707      ;
; -11.466 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.323     ; 6.618      ;
; -11.455 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.763      ;
; -11.439 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.602      ;
; -11.438 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.661      ;
; -11.436 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.659      ;
; -11.429 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.737      ;
; -11.423 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.731      ;
; -11.416 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.241      ;
; -11.412 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 6.079      ;
; -11.409 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.572      ;
; -11.400 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.623      ;
; -11.388 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.224      ;
; -11.379 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.542      ;
; -11.377 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.540      ;
; -11.374 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.597      ;
; -11.373 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.208      ;
; -11.373 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.681      ;
; -11.370 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.195      ;
; -11.368 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.591      ;
; -11.332 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.157      ;
; -11.327 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.162      ;
; -11.325 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.160      ;
; -11.318 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.541      ;
; -11.315 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.478      ;
; -11.306 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.131      ;
; -11.304 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 5.971      ;
; -11.300 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.136      ;
; -11.300 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.125      ;
; -11.294 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.130      ;
; -11.289 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.124      ;
; -11.264 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.100      ;
; -11.263 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.098      ;
; -11.261 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.569      ;
; -11.259 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.422      ;
; -11.257 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.092      ;
; -11.250 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 6.075      ;
; -11.236 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.072      ;
; -11.211 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.997     ; 6.689      ;
; -11.210 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 5.877      ;
; -11.207 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 6.042      ;
; -11.206 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.429      ;
; -11.189 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 5.856      ;
; -11.180 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.559      ;
; -11.180 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 6.016      ;
; -11.147 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.310      ;
; -11.142 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.615      ;
; -11.138 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 5.963      ;
; -11.117 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.997     ; 6.595      ;
; -11.113 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.107     ; 6.481      ;
; -11.112 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.420      ;
; -11.108 ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.109     ; 6.474      ;
; -11.096 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.569      ;
; -11.095 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.258      ;
; -11.095 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.640     ; 5.930      ;
; -11.094 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.567      ;
; -11.087 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.997     ; 6.565      ;
; -11.086 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.465      ;
; -11.085 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.773     ; 5.787      ;
; -11.079 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.178     ; 6.376      ;
; -11.069 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.808     ; 5.736      ;
; -11.068 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 5.904      ;
; -11.058 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.531      ;
; -11.057 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.252     ; 6.280      ;
; -11.056 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.435      ;
; -11.032 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.505      ;
; -11.029 ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.783     ; 5.721      ;
; -11.027 ; ram1:ramC|ram[11][10] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.331     ; 6.171      ;
; -11.026 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.499      ;
; -11.026 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.405      ;
; -11.024 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.403      ;
; -11.024 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.263     ; 6.236      ;
; -11.022 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.997     ; 6.500      ;
; -11.018 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.784     ; 5.709      ;
; -11.014 ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.109     ; 6.380      ;
; -11.011 ; ram1:ramC|ram[9][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.236     ; 6.250      ;
; -10.998 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.167     ; 6.306      ;
; -10.991 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.773     ; 5.693      ;
; -10.989 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.650     ; 5.814      ;
; -10.984 ; ram1:ramC|ram[5][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.135     ; 6.324      ;
; -10.983 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.312     ; 6.146      ;
; -10.982 ; ram1:ramC|ram[21][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.901     ; 6.556      ;
; -10.976 ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.502     ; 6.449      ;
; -10.974 ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.109     ; 6.340      ;
; -10.968 ; ram1:ramC|ram[11][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.175     ; 6.268      ;
; -10.963 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 5.799      ;
; -10.962 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.096     ; 6.341      ;
; -10.961 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.773     ; 5.663      ;
; -10.961 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.997     ; 6.439      ;
; -10.957 ; ram1:ramC|ram[11][7]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.328     ; 6.104      ;
; -10.951 ; ram1:ramC|ram[6][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 1.000        ; -5.370     ; 6.556      ;
; -10.950 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.639     ; 5.786      ;
; -10.947 ; ram1:ramC|ram[23][10] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.670     ; 5.752      ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ex_mem_addr[0]'                                                                                     ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -9.210 ; ram1:ramC|ram[23][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.242     ; 3.841      ;
; -9.206 ; ram1:ramC|ram[9][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.840     ; 4.239      ;
; -9.132 ; ram1:ramC|ram[5][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.573     ; 4.432      ;
; -9.003 ; ram1:ramC|ram[11][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.902     ; 3.974      ;
; -8.861 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.109     ; 3.770      ;
; -8.850 ; ram1:ramC|ram[6][10]  ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.956     ; 4.459      ;
; -8.812 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.071     ; 3.773      ;
; -8.803 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.837     ; 4.471      ;
; -8.775 ; ram1:ramC|ram[23][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.111     ; 4.127      ;
; -8.682 ; ram1:ramC|ram[5][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.160     ; 5.027      ;
; -8.654 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.492     ; 4.544      ;
; -8.646 ; ram1:ramC|ram[6][11]  ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.991     ; 4.608      ;
; -8.621 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.681     ; 3.958      ;
; -8.605 ; ram1:ramC|ram[6][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.345     ; 4.600      ;
; -8.592 ; ram1:ramC|ram[7][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.442     ; 4.023      ;
; -8.585 ; ram1:ramC|ram[6][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.795     ; 4.163      ;
; -8.569 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.643     ; 3.958      ;
; -8.489 ; ram1:ramC|ram[5][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.469     ; 4.483      ;
; -8.473 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[49][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.980     ; 5.210      ;
; -8.464 ; ram1:ramC|ram[23][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.552     ; 3.294      ;
; -8.447 ; ram1:ramC|ram[6][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.585     ; 4.867      ;
; -8.444 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.380     ; 4.082      ;
; -8.441 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[51][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.994     ; 5.171      ;
; -8.399 ; ram1:ramC|ram[11][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.123     ; 3.658      ;
; -8.395 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.342     ; 4.085      ;
; -8.383 ; ram1:ramC|ram[27][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.429     ; 4.336      ;
; -8.371 ; ram1:ramC|ram[6][14]  ; ram1:ramC|ram[59][14] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.046     ; 4.232      ;
; -8.362 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -3.023     ; 4.221      ;
; -8.361 ; ram1:ramC|ram[17][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.506     ; 3.728      ;
; -8.321 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[61][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.110     ; 4.693      ;
; -8.313 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.343     ; 3.988      ;
; -8.301 ; ram1:ramC|ram[8][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.708     ; 3.966      ;
; -8.296 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[59][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.684     ; 5.171      ;
; -8.294 ; ram1:ramC|ram[23][11] ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -3.548     ; 4.199      ;
; -8.289 ; ram1:ramC|ram[9][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.708     ; 4.044      ;
; -8.276 ; ram1:ramC|ram[18][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.476     ; 4.682      ;
; -8.270 ; ram1:ramC|ram[8][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.207     ; 4.403      ;
; -8.264 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.305     ; 3.991      ;
; -8.256 ; ram1:ramC|ram[8][10]  ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.620     ; 4.201      ;
; -8.248 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.867     ; 4.446      ;
; -8.236 ; ram1:ramC|ram[9][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.278     ; 4.463      ;
; -8.235 ; ram1:ramC|ram[18][1]  ; ram1:ramC|ram[61][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.563     ; 5.154      ;
; -8.220 ; ram1:ramC|ram[9][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.012     ; 3.590      ;
; -8.204 ; ram1:ramC|ram[27][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.419     ; 3.658      ;
; -8.193 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -3.231     ; 4.027      ;
; -8.189 ; ram1:ramC|ram[16][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.940     ; 4.622      ;
; -8.181 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.871     ; 3.774      ;
; -8.177 ; ram1:ramC|ram[4][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.597     ; 5.585      ;
; -8.177 ; ram1:ramC|ram[23][9]  ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.739     ; 4.278      ;
; -8.173 ; ram1:ramC|ram[9][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.337     ; 4.676      ;
; -8.164 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[53][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.672     ; 5.211      ;
; -8.158 ; ram1:ramC|ram[16][9]  ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.439     ; 5.059      ;
; -8.134 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.457     ; 4.319      ;
; -8.129 ; ram1:ramC|ram[7][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.305     ; 4.287      ;
; -8.127 ; ram1:ramC|ram[11][5]  ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.007     ; 4.454      ;
; -8.126 ; ram1:ramC|ram[17][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.667     ; 3.841      ;
; -8.122 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[15][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.904     ; 4.722      ;
; -8.117 ; ram1:ramC|ram[25][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.295     ; 3.695      ;
; -8.116 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.622     ; 3.512      ;
; -8.115 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[24][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.486     ; 4.447      ;
; -8.108 ; ram1:ramC|ram[1][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.686     ; 4.885      ;
; -8.099 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.523     ; 4.094      ;
; -8.099 ; ram1:ramC|ram[5][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.070     ; 4.869      ;
; -8.095 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.171     ; 3.942      ;
; -8.092 ; ram1:ramC|ram[7][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.867     ; 4.730      ;
; -8.090 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.918     ; 4.500      ;
; -8.081 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.347     ; 5.047      ;
; -8.075 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.134     ; 3.959      ;
; -8.072 ; ram1:ramC|ram[9][5]   ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.092     ; 4.314      ;
; -8.064 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.584     ; 3.512      ;
; -8.060 ; ram1:ramC|ram[11][4]  ; ram1:ramC|ram[38][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.043     ; 4.732      ;
; -8.055 ; ram1:ramC|ram[11][4]  ; ram1:ramC|ram[49][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.922     ; 5.350      ;
; -8.051 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.679     ; 4.390      ;
; -8.047 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.485     ; 4.094      ;
; -8.046 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.133     ; 3.945      ;
; -8.046 ; ram1:ramC|ram[8][11]  ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.819     ; 4.180      ;
; -8.039 ; ram1:ramC|ram[6][5]   ; ram1:ramC|ram[61][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.365     ; 4.151      ;
; -8.038 ; ram1:ramC|ram[6][6]   ; ram1:ramC|ram[35][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.363     ; 4.475      ;
; -8.037 ; ram1:ramC|ram[17][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.066     ; 4.476      ;
; -8.036 ; ram1:ramC|ram[18][0]  ; ram1:ramC|ram[51][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.417     ; 5.343      ;
; -8.026 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.096     ; 3.962      ;
; -8.026 ; ram1:ramC|ram[5][10]  ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.542     ; 4.549      ;
; -8.024 ; ram1:ramC|ram[29][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.118     ; 4.369      ;
; -8.020 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[48][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.535     ; 4.215      ;
; -8.020 ; ram1:ramC|ram[6][3]   ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.781     ; 3.881      ;
; -8.017 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[51][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.795     ; 4.834      ;
; -8.011 ; ram1:ramC|ram[4][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.025     ; 4.359      ;
; -8.010 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.257     ; 4.081      ;
; -8.006 ; ram1:ramC|ram[32][3]  ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.766     ; 4.882      ;
; -7.999 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.641     ; 4.390      ;
; -7.999 ; ram1:ramC|ram[6][11]  ; ram1:ramC|ram[41][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.413     ; 5.315      ;
; -7.998 ; ram1:ramC|ram[20][11] ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.300     ; 4.651      ;
; -7.994 ; ram1:ramC|ram[5][13]  ; ram1:ramC|ram[24][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.809     ; 5.003      ;
; -7.993 ; ram1:ramC|ram[5][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.927     ; 3.448      ;
; -7.990 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[63][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.577     ; 5.135      ;
; -7.985 ; ram1:ramC|ram[6][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.847     ; 3.656      ;
; -7.980 ; ram1:ramC|ram[4][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.524     ; 4.796      ;
; -7.971 ; ram1:ramC|ram[32][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.832     ; 4.657      ;
; -7.964 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[35][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.871     ; 4.864      ;
; -7.962 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[38][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.378     ; 4.331      ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ex_mem_addr[0]'                                                                                       ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -3.738 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[23][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.400      ; 1.702      ;
; -3.688 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.488      ; 0.840      ;
; -3.466 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.488      ; 1.062      ;
; -3.459 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[5][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.360      ; 0.941      ;
; -3.450 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[23][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.188      ; 1.778      ;
; -3.424 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[9][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.977      ; 1.593      ;
; -3.368 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[9][14]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.603      ; 1.275      ;
; -3.317 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[6][3]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.779      ; 1.002      ;
; -3.303 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.169      ; 1.906      ;
; -3.257 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[23][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.057      ; 1.840      ;
; -3.254 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[5][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.020      ; 1.806      ;
; -3.251 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[9][10]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.612      ; 1.401      ;
; -3.243 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[7][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.209      ; 1.006      ;
; -3.241 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.446      ; 1.245      ;
; -3.223 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.648      ; 1.465      ;
; -3.202 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[11][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.718      ; 1.556      ;
; -3.188 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.998      ; 1.850      ;
; -3.175 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[11][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.555      ; 1.420      ;
; -3.174 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.068      ; 1.934      ;
; -3.170 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[23][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.010      ; 1.880      ;
; -3.168 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[11][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.914      ; 1.786      ;
; -3.164 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[23][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.039      ; 1.915      ;
; -3.155 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.028      ; 1.913      ;
; -3.150 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[23][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.182      ; 2.072      ;
; -3.141 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.998      ; 1.897      ;
; -3.127 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.563      ; 1.476      ;
; -3.111 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[9][11]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.478      ; 1.407      ;
; -3.111 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[11][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.702      ; 1.631      ;
; -3.099 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[23][0]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.222      ; 2.163      ;
; -3.060 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.028      ; 2.008      ;
; -3.053 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[11][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.690      ; 1.677      ;
; -3.042 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[17][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.650      ; 1.648      ;
; -3.024 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.221      ; 1.237      ;
; -2.998 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[21][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.667      ; 1.709      ;
; -2.986 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.619      ; 1.673      ;
; -2.985 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.027      ; 2.082      ;
; -2.977 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.639      ; 1.702      ;
; -2.963 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[17][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.276      ; 1.353      ;
; -2.959 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.648      ; 1.729      ;
; -2.958 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.188      ; 2.270      ;
; -2.957 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[9][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.611      ; 1.694      ;
; -2.954 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.617      ; 1.703      ;
; -2.954 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[23][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.151      ; 2.237      ;
; -2.941 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[11][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.563      ; 1.662      ;
; -2.941 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[7][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.353      ; 1.452      ;
; -2.919 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[6][5]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.889      ; 1.510      ;
; -2.910 ; cpu:cpuC|dBus[13]~en   ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.068      ; 2.198      ;
; -2.896 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.759      ; 1.903      ;
; -2.892 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.554      ; 1.702      ;
; -2.869 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.491      ; 1.662      ;
; -2.867 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.489      ; 1.662      ;
; -2.857 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.595      ; 1.778      ;
; -2.854 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.169      ; 2.355      ;
; -2.849 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[6][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.982      ; 1.673      ;
; -2.844 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.446      ; 1.642      ;
; -2.839 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.706      ; 1.907      ;
; -2.836 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.563      ; 1.767      ;
; -2.832 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[27][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.033      ; 1.241      ;
; -2.802 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.595      ; 1.833      ;
; -2.792 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[11][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.555      ; 1.803      ;
; -2.786 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[17][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.273      ; 1.527      ;
; -2.781 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.221      ; 1.480      ;
; -2.767 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[8][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.819      ; 1.592      ;
; -2.764 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[11][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.552      ; 1.828      ;
; -2.750 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[23][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.188      ; 2.478      ;
; -2.750 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.491      ; 1.781      ;
; -2.740 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.619      ; 1.919      ;
; -2.735 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[29][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.395      ; 1.700      ;
; -2.724 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[23][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.019      ; 2.335      ;
; -2.717 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.639      ; 1.962      ;
; -2.717 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.027      ; 2.350      ;
; -2.715 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.706      ; 2.031      ;
; -2.710 ; cpu:cpuC|dBus[9]~en    ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.617      ; 1.947      ;
; -2.699 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[6][5]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.889      ; 1.730      ;
; -2.689 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 5.188      ; 2.539      ;
; -2.687 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[9][8]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.487      ; 1.840      ;
; -2.684 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[7][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.114      ; 1.470      ;
; -2.670 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[17][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.256      ; 1.626      ;
; -2.666 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[25][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.451      ; 1.825      ;
; -2.666 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[7][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.434      ; 1.808      ;
; -2.654 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[9][4]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.474      ; 1.860      ;
; -2.649 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[29][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.045      ; 1.436      ;
; -2.645 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[9][15]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.485      ; 1.880      ;
; -2.640 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[17][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.297      ; 1.697      ;
; -2.635 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.554      ; 1.959      ;
; -2.626 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.759      ; 2.173      ;
; -2.622 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[16][5]  ; clk            ; ex_mem_addr[0] ; -0.500       ; 3.920      ; 0.838      ;
; -2.621 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[17][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.274      ; 1.693      ;
; -2.621 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[11][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.679      ; 2.098      ;
; -2.621 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.489      ; 1.908      ;
; -2.615 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[2][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.343      ; 1.268      ;
; -2.608 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[11][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.555      ; 1.987      ;
; -2.600 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[9][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.508      ; 1.948      ;
; -2.597 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[6][10]  ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.782      ; 1.725      ;
; -2.592 ; ex_mem_addr[0]         ; ram1:ramC|ram[6][5]   ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.000        ; 7.717      ; 5.125      ;
; -2.589 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[5][15]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.526      ; 1.977      ;
; -2.587 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[22][2]  ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.612      ; 1.565      ;
; -2.584 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[25][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.218      ; 1.674      ;
; -2.581 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[7][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.226      ; 1.685      ;
; -2.580 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[21][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.310      ; 1.770      ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                              ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; 0.358 ; cpu:cpuC|state.dstore ; cpu:cpuC|state.dstore  ; clk            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cpu:cpuC|state.istore ; cpu:cpuC|state.istore  ; clk            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.dload  ; cpu:cpuC|state.dload   ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.add    ; cpu:cpuC|state.add     ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.iload  ; cpu:cpuC|state.iload   ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.outp   ; cpu:cpuC|state.outp    ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.381 ; cpu:cpuC|m_en         ; cpu:cpuC|m_en          ; clk            ; clk         ; 0.000        ; 0.039      ; 0.577      ;
; 0.509 ; cpu:cpuC|tick.t1      ; cpu:cpuC|tick.t2       ; clk            ; clk         ; 0.000        ; 0.060      ; 0.726      ;
; 0.524 ; cpu:cpuC|iReg[10]     ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; cpu:cpuC|iReg[9]      ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.536 ; cpu:cpuC|iReg[7]      ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.550 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; cpu:cpuC|acc[4]       ; cpu:cpuC|dBus[4]~reg0  ; clk            ; clk         ; -0.500       ; 0.699      ; 0.929      ;
; 0.662 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t6       ; clk            ; clk         ; 0.000        ; 0.060      ; 0.879      ;
; 0.683 ; cpu:cpuC|iReg[4]      ; cpu:cpuC|acc[4]        ; clk            ; clk         ; 0.000        ; 0.061      ; 0.901      ;
; 0.688 ; cpu:cpuC|pc[5]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 0.906      ;
; 0.701 ; cpu:cpuC|tick.t4      ; cpu:cpuC|tick.t5       ; clk            ; clk         ; 0.000        ; 0.060      ; 0.918      ;
; 0.731 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.060      ; 0.948      ;
; 0.746 ; cpu:cpuC|tick.t6      ; cpu:cpuC|tick.t7       ; clk            ; clk         ; 0.000        ; 0.060      ; 0.963      ;
; 0.758 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.060      ; 0.975      ;
; 0.774 ; cpu:cpuC|tick.t3      ; cpu:cpuC|tick.t4       ; clk            ; clk         ; 0.000        ; 0.060      ; 0.991      ;
; 0.796 ; cpu:cpuC|tick.t7      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.060      ; 1.013      ;
; 0.839 ; ex_mem_addr[0]        ; cpu:cpuC|acc[1]        ; ex_mem_addr[0] ; clk         ; 0.000        ; 2.301      ; 3.337      ;
; 0.865 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.867 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.085      ;
; 0.879 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.061      ; 1.097      ;
; 0.888 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t3       ; clk            ; clk         ; 0.000        ; 0.060      ; 1.105      ;
; 0.968 ; cpu:cpuC|tick.t0      ; cpu:cpuC|tick.t1       ; clk            ; clk         ; 0.000        ; 0.060      ; 1.185      ;
; 0.973 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 1.000 ; cpu:cpuC|acc[10]      ; cpu:cpuC|dBus[10]~reg0 ; clk            ; clk         ; -0.500       ; 0.705      ; 1.382      ;
; 1.007 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.225      ;
; 1.047 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.265      ;
; 1.074 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.060      ; 1.291      ;
; 1.101 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.060      ; 1.318      ;
; 1.101 ; cpu:cpuC|iReg[2]      ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.322      ;
; 1.116 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.066      ; 1.339      ;
; 1.119 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; 0.066      ; 1.342      ;
; 1.129 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.350      ;
; 1.138 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.359      ;
; 1.138 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.359      ;
; 1.153 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.371      ;
; 1.154 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.372      ;
; 1.157 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.375      ;
; 1.198 ; cpu:cpuC|iReg[5]      ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.059      ; 1.414      ;
; 1.203 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.060      ; 1.420      ;
; 1.212 ; cpu:cpuC|tick.t3      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.275      ; 1.164      ;
; 1.228 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.449      ;
; 1.238 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.brZero  ; clk            ; clk         ; 0.000        ; -0.260     ; 1.135      ;
; 1.242 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.branch  ; clk            ; clk         ; 0.000        ; -0.260     ; 1.139      ;
; 1.242 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.463      ;
; 1.244 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.462      ;
; 1.251 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.469      ;
; 1.251 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.469      ;
; 1.252 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.064      ; 1.473      ;
; 1.259 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.477      ;
; 1.265 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.483      ;
; 1.266 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.484      ;
; 1.281 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; -0.261     ; 1.177      ;
; 1.313 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brNeg   ; clk            ; clk         ; 0.000        ; 0.067      ; 1.537      ;
; 1.323 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.541      ;
; 1.337 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.555      ;
; 1.357 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.060      ; 1.574      ;
; 1.357 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.575      ;
; 1.363 ; cpu:cpuC|tick.t4      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.275      ; 1.315      ;
; 1.364 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.582      ;
; 1.371 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.375 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.060      ; 1.592      ;
; 1.378 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.396 ; cpu:cpuC|iReg[8]      ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.061      ; 1.614      ;
; 1.416 ; cpu:cpuC|iReg[3]      ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.060      ; 1.633      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.419 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.058      ; 1.634      ;
; 1.425 ; cpu:cpuC|acc[15]      ; cpu:cpuC|dBus[15]~reg0 ; clk            ; clk         ; -0.500       ; 0.704      ; 1.806      ;
; 1.437 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.061      ; 1.655      ;
; 1.449 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.060      ; 1.666      ;
; 1.450 ; cpu:cpuC|acc[14]      ; cpu:cpuC|dBus[14]~reg0 ; clk            ; clk         ; -0.500       ; 0.733      ; 1.860      ;
; 1.456 ; cpu:cpuC|m_rw         ; cpu:cpuC|m_rw          ; clk            ; clk         ; 0.000        ; 0.059      ; 1.672      ;
; 1.493 ; cpu:cpuC|acc[9]       ; cpu:cpuC|dBus[9]~reg0  ; clk            ; clk         ; -0.500       ; 0.700      ; 1.870      ;
; 1.503 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; 0.067      ; 1.727      ;
; 1.505 ; cpu:cpuC|iReg[14]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.065      ; 1.727      ;
; 1.535 ; cpu:cpuC|dBus[1]~reg0 ; cpu:cpuC|ledBus[1]     ; clk            ; clk         ; -0.500       ; -0.509     ; 0.703      ;
; 1.536 ; cpu:cpuC|iReg[14]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; 0.066      ; 1.759      ;
; 1.541 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t5       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.749      ;
; 1.541 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t3       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.749      ;
; 1.544 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t6       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.752      ;
; 1.548 ; ex_mem_addr[0]        ; cpu:cpuC|acc[1]        ; ex_mem_addr[0] ; clk         ; -0.500       ; 2.301      ; 3.546      ;
; 1.555 ; cpu:cpuC|iReg[0]      ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; -0.292     ; 1.420      ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_rw          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.add     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brNeg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brPos   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brZero  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.branch  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dstore  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.fetch   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.halt    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.iload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.istore  ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ex_mem_addr[0]'                                                                ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ex_mem_addr[0] ; Rise       ; ex_mem_addr[0]                   ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][8]|datad            ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][11]|datad           ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][8]             ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[55][7]             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][11]            ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][0]              ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[55][15]            ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][13]|datad           ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][13]|datac           ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][9]|datac            ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][12]|datad           ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][13]            ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][9]             ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][12]|datac           ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][6]|datac            ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][12]            ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][6]             ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][8]             ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][0]|dataa             ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][4]|datad            ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][8]|datac            ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][9]             ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][10]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][15]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][2]|datad            ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][3]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][0]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][11]|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][14]|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][1]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][5]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][7]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][13]|datac           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][9]|datac            ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][13]            ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][7]|dataa            ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][7]              ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][10]|datac            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][7]|datac             ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][9]|datac             ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][7]|datad            ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][15]            ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][10]             ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][9]              ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][15]|dataa           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][10]|datad           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][15]|datac           ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][3]              ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][4]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][6]              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][3]|datac             ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][6]|datac             ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[55][13]            ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][15]|datad           ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][7]|datad            ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][12]|datad           ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][12]|datac            ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][12]            ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[63][13]            ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[47][13]|datac           ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[47][13]            ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][12]             ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][7]|datad            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][13]|datac           ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][14]|datad            ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[49][12]|datad           ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][15]|datad            ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][2]|datad             ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][4]|datad             ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][5]|datad             ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][4]|datad            ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][11]|datad            ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][8]|datad             ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][4]             ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][5]             ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~12clkctrl|inclk[0] ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~12clkctrl|outclk   ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[63][10]|datad           ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][1]|datad             ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][10]            ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][15]            ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][2]             ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][3]             ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][0]             ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][11]            ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][14]            ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][1]             ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][5]             ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][7]             ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[7][13]|datad            ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[47][2]|datad            ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][2]              ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][2]|datac            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][2]|datac             ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][7]             ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][3]              ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][6]|datac            ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][5]|datab            ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][2]             ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; 10.910 ; 11.680 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; 7.739  ; 8.137  ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; 10.910 ; 11.680 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; 10.344 ; 10.976 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; 10.569 ; 11.196 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; 10.575 ; 11.234 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; 10.815 ; 11.465 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; 10.869 ; 11.487 ; Rise       ; clk             ;
; reset           ; clk            ; 7.271  ; 7.790  ; Rise       ; clk             ;
; reset           ; clk            ; 4.331  ; 4.837  ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 8.647  ; 9.301  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 5.876  ; 6.224  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 8.487  ; 9.232  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 8.410  ; 9.068  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 8.647  ; 9.301  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 7.184  ; 7.843  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 8.145  ; 8.847  ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 8.663  ; 9.239  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 5.316  ; 5.978  ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 8.236  ; 9.052  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 5.343  ; 5.738  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 8.236  ; 9.052  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 7.877  ; 8.535  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 8.114  ; 8.768  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 7.691  ; 8.346  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 7.945  ; 8.575  ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 8.130  ; 8.706  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 4.796  ; 5.436  ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; -0.879 ; -1.088 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; -0.879 ; -1.088 ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; -2.575 ; -3.190 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; -2.392 ; -2.927 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; -2.405 ; -2.944 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; -2.597 ; -3.146 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; -3.084 ; -3.714 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; -2.361 ; -2.923 ; Rise       ; clk             ;
; reset           ; clk            ; -1.591 ; -2.133 ; Rise       ; clk             ;
; reset           ; clk            ; -1.558 ; -2.161 ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.592  ; 2.216  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.592  ; 2.216  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; -0.144 ; -0.878 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; -0.422 ; -0.983 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.345  ; -0.284 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; -0.010 ; -0.598 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.481 ; -1.143 ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.355  ; 0.748  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; -0.016 ; -0.556 ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.875  ; 2.492  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.875  ; 2.492  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.139  ; -0.611 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 0.177  ; -0.378 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.312  ; -0.299 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.409  ; -0.152 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.400 ; -1.066 ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.622  ; 1.031  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.055  ; -0.413 ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 8.415 ; 8.547 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 8.415 ; 8.547 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 7.947 ; 8.129 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 7.735 ; 7.901 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 7.521 ; 7.692 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 8.094 ; 8.132 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 8.094 ; 8.126 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 7.965 ; 8.132 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 7.675 ; 7.863 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 7.506 ; 7.566 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 7.675 ; 7.863 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 8.176 ; 8.256 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 7.818 ; 7.839 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 7.826 ; 8.046 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 8.055 ; 8.256 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 8.176 ; 8.229 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 6.781 ; 6.892 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 7.603 ; 7.745 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 7.144 ; 7.334 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 7.005 ; 7.105 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 6.781 ; 6.892 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 7.255 ; 7.379 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 7.264 ; 7.386 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 7.255 ; 7.379 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 6.738 ; 6.855 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 6.738 ; 6.855 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 6.951 ; 7.089 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 6.959 ; 7.143 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 6.959 ; 7.143 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 7.161 ; 7.261 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 7.366 ; 7.463 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 7.336 ; 7.530 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 5.542 ; 6.025 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.542 ; 6.025 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 5.542 ; 6.025 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.542 ; 6.025 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 5.996 ;    ;    ; 6.526 ;
; ex_mem_addr[2] ; led[2]      ; 6.903 ;    ;    ; 7.512 ;
; ex_mem_addr[3] ; led[3]      ; 5.752 ;    ;    ; 6.261 ;
; ex_mem_addr[4] ; led[4]      ; 5.702 ;    ;    ; 6.198 ;
; ex_mem_addr[5] ; led[5]      ; 5.692 ;    ;    ; 6.174 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 5.867 ;    ;    ; 6.384 ;
; ex_mem_addr[2] ; led[2]      ; 6.787 ;    ;    ; 7.384 ;
; ex_mem_addr[3] ; led[3]      ; 5.633 ;    ;    ; 6.131 ;
; ex_mem_addr[4] ; led[4]      ; 5.586 ;    ;    ; 6.070 ;
; ex_mem_addr[5] ; led[5]      ; 5.576 ;    ;    ; 6.047 ;
+----------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                   ;
+-----------+-----------------+----------------+------+
; Fmax      ; Restricted Fmax ; Clock Name     ; Note ;
+-----------+-----------------+----------------+------+
; 57.58 MHz ; 57.58 MHz       ; ex_mem_addr[0] ;      ;
; 61.65 MHz ; 61.65 MHz       ; clk            ;      ;
+-----------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; clk            ; -10.295 ; -619.029      ;
; ex_mem_addr[0] ; -8.184  ; -5977.659     ;
+----------------+---------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Hold Summary       ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ex_mem_addr[0] ; -3.316 ; -1015.163     ;
; clk            ; 0.312  ; 0.000         ;
+----------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; clk            ; -3.000 ; -115.000               ;
; ex_mem_addr[0] ; -3.000 ; -3.000                 ;
+----------------+--------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; -10.295 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 6.009      ;
; -10.258 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.552      ;
; -10.252 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.773     ; 5.954      ;
; -10.252 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 6.098      ;
; -10.249 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.970      ;
; -10.240 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.534      ;
; -10.211 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 6.057      ;
; -10.208 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.929      ;
; -10.207 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.630     ; 6.052      ;
; -10.206 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.655      ;
; -10.204 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.918      ;
; -10.204 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.755     ; 5.924      ;
; -10.197 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.911      ;
; -10.180 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.474      ;
; -10.167 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.461      ;
; -10.161 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 6.007      ;
; -10.158 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.879      ;
; -10.154 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 6.000      ;
; -10.153 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 5.999      ;
; -10.151 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.872      ;
; -10.150 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.871      ;
; -10.136 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.430      ;
; -10.135 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.571      ;
; -10.131 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.845      ;
; -10.127 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.762     ; 5.840      ;
; -10.115 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.564      ;
; -10.111 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.547      ;
; -10.110 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.556      ;
; -10.108 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.557      ;
; -10.107 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 5.953      ;
; -10.104 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.825      ;
; -10.076 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.370      ;
; -10.073 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.787      ;
; -10.053 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.489      ;
; -10.051 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.487      ;
; -10.047 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.493      ;
; -10.043 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.030     ; 5.488      ;
; -10.037 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.473      ;
; -10.036 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.899      ;
; -10.030 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.479      ;
; -10.027 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.741      ;
; -10.020 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.469     ; 6.026      ;
; -10.019 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.465      ;
; -10.012 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.458      ;
; -10.010 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 5.856      ;
; -10.007 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.443      ;
; -10.007 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.728      ;
; -9.993  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.624     ; 5.844      ;
; -9.989  ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.435      ;
; -9.976  ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.573     ; 5.878      ;
; -9.972  ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.421      ;
; -9.967  ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.261      ;
; -9.945  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.808      ;
; -9.943  ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.389      ;
; -9.938  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.801      ;
; -9.930  ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.644      ;
; -9.929  ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.469     ; 5.935      ;
; -9.926  ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.375      ;
; -9.922  ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.469     ; 5.928      ;
; -9.910  ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.039     ; 5.346      ;
; -9.908  ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.622      ;
; -9.904  ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.641     ; 5.738      ;
; -9.901  ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.766     ; 5.610      ;
; -9.895  ; ram1:ramC|ram[9][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.742     ; 5.628      ;
; -9.885  ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.163     ; 5.197      ;
; -9.885  ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.573     ; 5.787      ;
; -9.872  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.735      ;
; -9.868  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.613     ; 5.730      ;
; -9.866  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.987     ; 5.854      ;
; -9.866  ; ram1:ramC|ram[11][10] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.778     ; 5.563      ;
; -9.865  ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.629     ; 5.711      ;
; -9.862  ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.754     ; 5.583      ;
; -9.860  ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.152     ; 5.183      ;
; -9.851  ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.181     ; 5.145      ;
; -9.848  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.987     ; 5.836      ;
; -9.846  ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.029     ; 5.292      ;
; -9.844  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.988     ; 5.831      ;
; -9.829  ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.278      ;
; -9.827  ; ram1:ramC|ram[5][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.594     ; 5.708      ;
; -9.820  ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.469     ; 5.826      ;
; -9.819  ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.026     ; 5.268      ;
; -9.817  ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.164     ; 5.128      ;
; -9.814  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.677      ;
; -9.811  ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.761     ; 5.525      ;
; -9.804  ; ram1:ramC|ram[9][6]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.742     ; 5.537      ;
; -9.797  ; ram1:ramC|ram[9][6]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.742     ; 5.530      ;
; -9.796  ; ram1:ramC|ram[6][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.878     ; 5.893      ;
; -9.794  ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.163     ; 5.106      ;
; -9.790  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.987     ; 5.778      ;
; -9.788  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.987     ; 5.776      ;
; -9.787  ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.163     ; 5.099      ;
; -9.784  ; ram1:ramC|ram[5][4]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.606     ; 5.653      ;
; -9.776  ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.573     ; 5.678      ;
; -9.775  ; ram1:ramC|ram[11][10] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.778     ; 5.472      ;
; -9.774  ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.469     ; 5.780      ;
; -9.769  ; ram1:ramC|ram[9][11]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.615     ; 5.629      ;
; -9.769  ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -5.152     ; 5.092      ;
; -9.768  ; ram1:ramC|ram[6][5]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 1.000        ; -4.987     ; 5.756      ;
; -9.768  ; ram1:ramC|ram[11][10] ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.778     ; 5.465      ;
; -9.768  ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -4.612     ; 5.631      ;
+---------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ex_mem_addr[0]'                                                                                      ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -8.184 ; ram1:ramC|ram[9][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.527     ; 3.777      ;
; -8.138 ; ram1:ramC|ram[23][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.813     ; 3.445      ;
; -8.056 ; ram1:ramC|ram[5][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.227     ; 3.949      ;
; -7.950 ; ram1:ramC|ram[11][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.536     ; 3.534      ;
; -7.866 ; ram1:ramC|ram[6][10]  ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.677     ; 3.973      ;
; -7.824 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.717     ; 3.361      ;
; -7.773 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.463     ; 4.033      ;
; -7.771 ; ram1:ramC|ram[6][11]  ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.727     ; 4.144      ;
; -7.756 ; ram1:ramC|ram[23][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.725     ; 3.665      ;
; -7.750 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.671     ; 3.365      ;
; -7.734 ; ram1:ramC|ram[6][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.131     ; 4.116      ;
; -7.716 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.408     ; 3.562      ;
; -7.662 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.184     ; 4.050      ;
; -7.656 ; ram1:ramC|ram[5][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.872     ; 4.507      ;
; -7.638 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.362     ; 3.562      ;
; -7.583 ; ram1:ramC|ram[6][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.496     ; 3.707      ;
; -7.573 ; ram1:ramC|ram[7][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.115     ; 3.578      ;
; -7.559 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[49][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.678     ; 4.679      ;
; -7.555 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[51][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.709     ; 4.650      ;
; -7.534 ; ram1:ramC|ram[6][14]  ; ram1:ramC|ram[59][14] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.770     ; 3.798      ;
; -7.521 ; ram1:ramC|ram[5][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.168     ; 3.987      ;
; -7.501 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.099     ; 3.656      ;
; -7.467 ; ram1:ramC|ram[6][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.326     ; 4.364      ;
; -7.465 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[61][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.823     ; 4.230      ;
; -7.459 ; ram1:ramC|ram[23][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.089     ; 2.942      ;
; -7.450 ; ram1:ramC|ram[27][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.114     ; 3.908      ;
; -7.448 ; ram1:ramC|ram[11][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.726     ; 3.294      ;
; -7.440 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.696     ; 3.816      ;
; -7.439 ; ram1:ramC|ram[17][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.196     ; 3.363      ;
; -7.435 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[59][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.444     ; 4.650      ;
; -7.427 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.053     ; 3.660      ;
; -7.403 ; ram1:ramC|ram[8][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.972     ; 3.944      ;
; -7.396 ; ram1:ramC|ram[9][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.441     ; 3.589      ;
; -7.395 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.079     ; 3.570      ;
; -7.344 ; ram1:ramC|ram[9][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.676     ; 3.240      ;
; -7.339 ; ram1:ramC|ram[9][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.035     ; 4.027      ;
; -7.339 ; ram1:ramC|ram[8][10]  ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.342     ; 3.781      ;
; -7.321 ; ram1:ramC|ram[16][9]  ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.286     ; 4.548      ;
; -7.317 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.033     ; 3.570      ;
; -7.314 ; ram1:ramC|ram[18][1]  ; ram1:ramC|ram[61][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.292     ; 4.610      ;
; -7.300 ; ram1:ramC|ram[8][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.385     ; 3.535      ;
; -7.300 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[53][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.421     ; 4.679      ;
; -7.297 ; ram1:ramC|ram[23][11] ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -3.141     ; 3.756      ;
; -7.289 ; ram1:ramC|ram[18][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.165     ; 4.196      ;
; -7.289 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[15][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.654     ; 4.241      ;
; -7.285 ; ram1:ramC|ram[9][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.112     ; 4.186      ;
; -7.266 ; ram1:ramC|ram[1][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.550     ; 4.350      ;
; -7.256 ; ram1:ramC|ram[27][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.108     ; 3.268      ;
; -7.254 ; ram1:ramC|ram[7][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.026     ; 3.862      ;
; -7.253 ; ram1:ramC|ram[4][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.473     ; 5.003      ;
; -7.251 ; ram1:ramC|ram[6][6]   ; ram1:ramC|ram[35][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.148     ; 4.073      ;
; -7.239 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.529     ; 3.964      ;
; -7.231 ; ram1:ramC|ram[23][9]  ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.398     ; 3.846      ;
; -7.229 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.169     ; 3.882      ;
; -7.228 ; ram1:ramC|ram[17][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.341     ; 3.459      ;
; -7.227 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.534     ; 3.977      ;
; -7.223 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.925     ; 3.552      ;
; -7.222 ; ram1:ramC|ram[16][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.699     ; 4.143      ;
; -7.219 ; ram1:ramC|ram[4][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.429     ; 4.303      ;
; -7.210 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.304     ; 3.160      ;
; -7.201 ; ram1:ramC|ram[25][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.011     ; 3.310      ;
; -7.198 ; ram1:ramC|ram[8][11]  ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.538     ; 3.760      ;
; -7.189 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.470     ; 3.359      ;
; -7.188 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[63][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.358     ; 4.633      ;
; -7.186 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.876     ; 3.564      ;
; -7.178 ; ram1:ramC|ram[6][1]   ; ram1:ramC|ram[51][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.536     ; 4.348      ;
; -7.177 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.243     ; 3.688      ;
; -7.174 ; ram1:ramC|ram[6][3]   ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.497     ; 3.499      ;
; -7.165 ; ram1:ramC|ram[6][5]   ; ram1:ramC|ram[61][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -3.048     ; 3.701      ;
; -7.161 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.483     ; 3.964      ;
; -7.157 ; ram1:ramC|ram[5][9]   ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.812     ; 4.358      ;
; -7.155 ; ram1:ramC|ram[6][0]   ; ram1:ramC|ram[61][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.571     ; 4.296      ;
; -7.153 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.540     ; 4.031      ;
; -7.152 ; ram1:ramC|ram[11][5]  ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.615     ; 3.999      ;
; -7.149 ; ram1:ramC|ram[9][5]   ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.740     ; 3.871      ;
; -7.149 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.879     ; 3.556      ;
; -7.144 ; ram1:ramC|ram[17][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.821     ; 4.046      ;
; -7.143 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[35][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.835     ; 3.592      ;
; -7.140 ; ram1:ramC|ram[32][3]  ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.561     ; 4.401      ;
; -7.137 ; ram1:ramC|ram[20][11] ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.073     ; 4.164      ;
; -7.136 ; ram1:ramC|ram[29][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.879     ; 3.891      ;
; -7.136 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[24][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.138     ; 3.973      ;
; -7.132 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.258     ; 3.160      ;
; -7.130 ; ram1:ramC|ram[6][15]  ; ram1:ramC|ram[59][15] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.379     ; 4.464      ;
; -7.129 ; ram1:ramC|ram[7][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.614     ; 4.238      ;
; -7.124 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.054     ; 4.507      ;
; -7.122 ; ram1:ramC|ram[6][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.571     ; 3.305      ;
; -7.119 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[33][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.418     ; 4.646      ;
; -7.119 ; ram1:ramC|ram[18][0]  ; ram1:ramC|ram[51][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.149     ; 4.774      ;
; -7.116 ; ram1:ramC|ram[4][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.842     ; 3.894      ;
; -7.112 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.830     ; 3.568      ;
; -7.112 ; ram1:ramC|ram[4][11]  ; ram1:ramC|ram[51][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.043     ; 4.169      ;
; -7.111 ; ram1:ramC|ram[4][3]   ; ram1:ramC|ram[33][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.662     ; 4.271      ;
; -7.108 ; ram1:ramC|ram[6][4]   ; ram1:ramC|ram[35][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.603     ; 4.352      ;
; -7.107 ; ram1:ramC|ram[6][15]  ; ram1:ramC|ram[49][15] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.859     ; 4.046      ;
; -7.099 ; ram1:ramC|ram[8][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -2.197     ; 3.688      ;
; -7.095 ; ram1:ramC|ram[6][11]  ; ram1:ramC|ram[41][11] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.152     ; 4.752      ;
; -7.091 ; ram1:ramC|ram[36][9]  ; ram1:ramC|ram[35][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -0.774     ; 4.830      ;
; -7.088 ; ram1:ramC|ram[32][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 1.000        ; -1.635     ; 4.207      ;
; -7.086 ; ram1:ramC|ram[11][4]  ; ram1:ramC|ram[38][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.658     ; 4.225      ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ex_mem_addr[0]'                                                                                        ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -3.316 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.025      ; 0.749      ;
; -3.285 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[23][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.789      ; 1.544      ;
; -3.111 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.025      ; 0.954      ;
; -3.091 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[9][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.483      ; 1.432      ;
; -3.075 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[5][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.881      ; 0.846      ;
; -3.060 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[23][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.607      ; 1.587      ;
; -3.040 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[9][14]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.160      ; 1.160      ;
; -2.976 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[6][3]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.329      ; 0.893      ;
; -2.936 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[9][10]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.166      ; 1.270      ;
; -2.897 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.595      ; 1.738      ;
; -2.896 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.195      ; 1.339      ;
; -2.892 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[7][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.751      ; 0.899      ;
; -2.889 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.979      ; 1.130      ;
; -2.887 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[5][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.457      ; 1.610      ;
; -2.867 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[23][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.489      ; 1.662      ;
; -2.834 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[11][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.211      ; 1.417      ;
; -2.816 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[11][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.286      ;
; -2.808 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.433      ; 1.665      ;
; -2.806 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[9][11]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.041      ; 1.275      ;
; -2.803 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[11][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.377      ; 1.614      ;
; -2.797 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[23][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.449      ; 1.692      ;
; -2.794 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.462      ; 1.708      ;
; -2.769 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[23][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.473      ; 1.744      ;
; -2.767 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.498      ; 1.771      ;
; -2.761 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.341      ;
; -2.753 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[11][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.197      ; 1.484      ;
; -2.750 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[23][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.607      ; 1.897      ;
; -2.737 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.433      ; 1.736      ;
; -2.723 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.796      ; 1.113      ;
; -2.713 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[17][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.166      ; 1.493      ;
; -2.705 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[11][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.185      ; 1.520      ;
; -2.705 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[23][0]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.638      ; 1.973      ;
; -2.702 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.172      ; 1.510      ;
; -2.700 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.169      ; 1.509      ;
; -2.682 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.187      ; 1.545      ;
; -2.676 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.195      ; 1.559      ;
; -2.660 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[9][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.164      ; 1.544      ;
; -2.657 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[21][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.167      ; 1.550      ;
; -2.657 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.462      ; 1.845      ;
; -2.652 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[17][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.838      ; 1.226      ;
; -2.619 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.053      ; 1.474      ;
; -2.617 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[6][5]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.420      ; 1.343      ;
; -2.611 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.462      ; 1.891      ;
; -2.602 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[11][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.074      ; 1.512      ;
; -2.596 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.149      ; 1.593      ;
; -2.590 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[7][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.868      ; 1.318      ;
; -2.579 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.608      ; 2.069      ;
; -2.568 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[23][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.576      ; 2.048      ;
; -2.557 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.545      ;
; -2.556 ; cpu:cpuC|dBus[13]~en   ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.498      ; 1.982      ;
; -2.549 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.000      ; 1.491      ;
; -2.538 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.245      ; 1.747      ;
; -2.532 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[27][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.608      ; 1.116      ;
; -2.520 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.582      ;
; -2.518 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[6][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.501      ; 1.523      ;
; -2.518 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.198      ; 1.720      ;
; -2.517 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.979      ; 1.502      ;
; -2.514 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.796      ; 1.322      ;
; -2.511 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.149      ; 1.678      ;
; -2.504 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.595      ; 2.131      ;
; -2.499 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.172      ; 1.713      ;
; -2.488 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[11][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.063      ; 1.615      ;
; -2.479 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[17][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.835      ; 1.396      ;
; -2.476 ; cpu:cpuC|dBus[9]~en    ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.169      ; 1.733      ;
; -2.465 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.187      ; 1.762      ;
; -2.465 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.053      ; 1.628      ;
; -2.443 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[11][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.060      ; 1.657      ;
; -2.433 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[29][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.928      ; 1.535      ;
; -2.424 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[8][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.319      ; 1.435      ;
; -2.412 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[6][5]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.420      ; 1.548      ;
; -2.411 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[9][8]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.052      ; 1.681      ;
; -2.406 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.462      ; 2.096      ;
; -2.403 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[23][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.455      ; 2.092      ;
; -2.390 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[25][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.989      ; 1.639      ;
; -2.378 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.198      ; 1.860      ;
; -2.376 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[23][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.608      ; 2.272      ;
; -2.374 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[9][4]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.036      ; 1.702      ;
; -2.368 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[17][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.819      ; 1.491      ;
; -2.364 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[29][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.623      ; 1.299      ;
; -2.364 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[7][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.939      ; 1.615      ;
; -2.363 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[9][15]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.046      ; 1.723      ;
; -2.363 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[7][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.659      ; 1.336      ;
; -2.352 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.608      ; 2.296      ;
; -2.346 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.000      ; 1.694      ;
; -2.344 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.758      ;
; -2.343 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[17][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.834      ; 1.531      ;
; -2.342 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[17][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.856      ; 1.554      ;
; -2.338 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[9][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.066      ; 1.768      ;
; -2.333 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[11][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.062      ; 1.769      ;
; -2.319 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[16][5]  ; clk            ; ex_mem_addr[0] ; -0.500       ; 3.525      ; 0.746      ;
; -2.318 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.245      ; 1.967      ;
; -2.317 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[6][10]  ; clk            ; ex_mem_addr[0] ; -0.500       ; 4.331      ; 1.554      ;
; -2.317 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[2][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 3.908      ; 1.131      ;
; -2.317 ; ex_mem_addr[0]         ; ram1:ramC|ram[6][5]   ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.000        ; 7.024      ; 4.707      ;
; -2.314 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[9][13]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.070      ; 1.796      ;
; -2.306 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[25][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.790      ; 1.524      ;
; -2.300 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[5][13]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.907      ; 1.647      ;
; -2.299 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[11][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 4.178      ; 1.919      ;
; -2.296 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[27][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.608      ; 1.352      ;
; -2.290 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[0][2]   ; clk            ; ex_mem_addr[0] ; -0.500       ; 3.884      ; 1.134      ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                               ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; 0.312 ; cpu:cpuC|state.dstore ; cpu:cpuC|state.dstore  ; clk            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cpu:cpuC|state.istore ; cpu:cpuC|state.istore  ; clk            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.dload  ; cpu:cpuC|state.dload   ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.add    ; cpu:cpuC|state.add     ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.iload  ; cpu:cpuC|state.iload   ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.outp   ; cpu:cpuC|state.outp    ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.333 ; cpu:cpuC|m_en         ; cpu:cpuC|m_en          ; clk            ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.458 ; cpu:cpuC|tick.t1      ; cpu:cpuC|tick.t2       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.656      ;
; 0.472 ; cpu:cpuC|iReg[9]      ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.054      ; 0.670      ;
; 0.473 ; cpu:cpuC|iReg[10]     ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.484 ; cpu:cpuC|iReg[7]      ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.054      ; 0.682      ;
; 0.495 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.497 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.541 ; cpu:cpuC|acc[4]       ; cpu:cpuC|dBus[4]~reg0  ; clk            ; clk         ; -0.500       ; 0.646      ; 0.851      ;
; 0.604 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t6       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.802      ;
; 0.616 ; cpu:cpuC|iReg[4]      ; cpu:cpuC|acc[4]        ; clk            ; clk         ; 0.000        ; 0.055      ; 0.815      ;
; 0.616 ; cpu:cpuC|pc[5]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 0.814      ;
; 0.639 ; cpu:cpuC|tick.t4      ; cpu:cpuC|tick.t5       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.837      ;
; 0.664 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.053      ; 0.861      ;
; 0.678 ; cpu:cpuC|tick.t6      ; cpu:cpuC|tick.t7       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.876      ;
; 0.683 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.053      ; 0.880      ;
; 0.699 ; cpu:cpuC|tick.t3      ; cpu:cpuC|tick.t4       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.897      ;
; 0.724 ; cpu:cpuC|tick.t7      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.054      ; 0.922      ;
; 0.782 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.054      ; 0.980      ;
; 0.784 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.054      ; 0.982      ;
; 0.786 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.054      ; 0.984      ;
; 0.815 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t3       ; clk            ; clk         ; 0.000        ; 0.054      ; 1.013      ;
; 0.828 ; ex_mem_addr[0]        ; cpu:cpuC|acc[1]        ; ex_mem_addr[0] ; clk         ; 0.000        ; 2.112      ; 3.124      ;
; 0.877 ; cpu:cpuC|tick.t0      ; cpu:cpuC|tick.t1       ; clk            ; clk         ; 0.000        ; 0.054      ; 1.075      ;
; 0.879 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.077      ;
; 0.907 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.105      ;
; 0.943 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.141      ;
; 0.956 ; cpu:cpuC|acc[10]      ; cpu:cpuC|dBus[10]~reg0 ; clk            ; clk         ; -0.500       ; 0.648      ; 1.268      ;
; 0.970 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.053      ; 1.167      ;
; 0.980 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.053      ; 1.177      ;
; 1.020 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.222      ;
; 1.022 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.059      ; 1.225      ;
; 1.022 ; cpu:cpuC|iReg[2]      ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.055      ; 1.221      ;
; 1.027 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.229      ;
; 1.028 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.230      ;
; 1.028 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.226      ;
; 1.030 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.228      ;
; 1.031 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; 0.059      ; 1.234      ;
; 1.034 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.232      ;
; 1.069 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.053      ; 1.266      ;
; 1.081 ; cpu:cpuC|tick.t3      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.322      ; 1.067      ;
; 1.105 ; cpu:cpuC|iReg[5]      ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.053      ; 1.302      ;
; 1.114 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.316      ;
; 1.115 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.313      ;
; 1.115 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.313      ;
; 1.120 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.318      ;
; 1.124 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.322      ;
; 1.125 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.327      ;
; 1.125 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.323      ;
; 1.130 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.328      ;
; 1.133 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.058      ; 1.335      ;
; 1.142 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.brZero  ; clk            ; clk         ; 0.000        ; -0.236     ; 1.050      ;
; 1.144 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.branch  ; clk            ; clk         ; 0.000        ; -0.236     ; 1.052      ;
; 1.144 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; -0.237     ; 1.051      ;
; 1.187 ; cpu:cpuC|tick.t4      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.322      ; 1.173      ;
; 1.190 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.388      ;
; 1.199 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.397      ;
; 1.201 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brNeg   ; clk            ; clk         ; 0.000        ; 0.060      ; 1.405      ;
; 1.212 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.410      ;
; 1.217 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.415      ;
; 1.221 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.419      ;
; 1.226 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.424      ;
; 1.229 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.053      ; 1.426      ;
; 1.252 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.054      ; 1.450      ;
; 1.282 ; cpu:cpuC|iReg[8]      ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.055      ; 1.481      ;
; 1.285 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.054      ; 1.483      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.302 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.051      ; 1.497      ;
; 1.311 ; cpu:cpuC|iReg[3]      ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.054      ; 1.509      ;
; 1.315 ; cpu:cpuC|m_rw         ; cpu:cpuC|m_rw          ; clk            ; clk         ; 0.000        ; 0.054      ; 1.513      ;
; 1.327 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.054      ; 1.525      ;
; 1.347 ; cpu:cpuC|acc[15]      ; cpu:cpuC|dBus[15]~reg0 ; clk            ; clk         ; -0.500       ; 0.647      ; 1.658      ;
; 1.359 ; cpu:cpuC|acc[14]      ; cpu:cpuC|dBus[14]~reg0 ; clk            ; clk         ; -0.500       ; 0.673      ; 1.696      ;
; 1.373 ; cpu:cpuC|iReg[14]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.058      ; 1.575      ;
; 1.376 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; 0.060      ; 1.580      ;
; 1.393 ; cpu:cpuC|acc[9]       ; cpu:cpuC|dBus[9]~reg0  ; clk            ; clk         ; -0.500       ; 0.645      ; 1.702      ;
; 1.399 ; cpu:cpuC|iReg[14]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; 0.059      ; 1.602      ;
; 1.404 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.dstore  ; clk            ; clk         ; 0.000        ; -0.236     ; 1.312      ;
; 1.406 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t5       ; clk            ; clk         ; 0.000        ; 0.044      ; 1.594      ;
; 1.406 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t3       ; clk            ; clk         ; 0.000        ; 0.044      ; 1.594      ;
; 1.410 ; cpu:cpuC|state.istore ; cpu:cpuC|tick.t6       ; clk            ; clk         ; 0.000        ; 0.044      ; 1.598      ;
; 1.419 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; -0.236     ; 1.327      ;
; 1.427 ; cpu:cpuC|iReg[0]      ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; -0.267     ; 1.304      ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_rw          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.add     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brNeg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brPos   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brZero  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.branch  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dstore  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.fetch   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.halt    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.iload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.istore  ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ex_mem_addr[0]'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ex_mem_addr[0] ; Rise       ; ex_mem_addr[0]                   ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[49][12]|datad           ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][9]             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][2]             ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][13]            ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][3]             ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][12]|datad           ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][15]|datac           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][12]|datac            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][9]|datac             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[28][7]             ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][15]            ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][12]|datac           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][14]|datac            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][7]             ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][12]             ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][9]              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][6]|datac            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][7]|datad            ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][14]             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][9]|datac            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[41][8]|datad            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][5]|datab            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][13]|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][8]|datac            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][1]|datac             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][6]|datac             ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][5]             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][0]|datad            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][11]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][14]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][5]|datad            ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][12]            ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][8]             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][2]|datac             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][3]|datac             ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][6]             ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][9]             ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[28][2]             ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][2]              ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][3]              ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][13]            ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[49][12]            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][12]             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][9]              ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][1]              ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][6]              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][1]|datad            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][13]|datad            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][7]|datad             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][10]|datac            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][2]              ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ramC|ram[52][9]|datad            ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[42][11]            ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][15]|datad           ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][2]|datad            ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][3]|datad            ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[49][0]|datad            ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[49][13]|datad           ;
; 0.126  ; 0.126        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ramC|ram[52][2]|datad            ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][0]             ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][10]|datad           ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][4]|datad            ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][7]|datad            ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][0]|datad             ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[32][7]             ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][1]              ;
; 0.128  ; 0.128        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ramC|ram[52][13]|datad           ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][11]|datad            ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][6]              ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][10]             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~12clkctrl|inclk[0] ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~12clkctrl|outclk   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][8]|datad             ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[32][12]            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][0]              ;
; 0.130  ; 0.130        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ramC|ram[52][3]|datad            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][4]|datad            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][12]            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[60][10]            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][11]             ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[6][8]              ;
; 0.131  ; 0.131        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[7][0]              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[41][14]|datad           ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][15]|datad            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][4]|datad             ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][5]|datac             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[32][14]            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~27clkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|Decoder0~27clkctrl|outclk   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[32][3]             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[60][9]             ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[32][0]             ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[42][8]             ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][9]|datac            ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][6]             ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[41][12]|datad           ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[59][13]|datac           ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ram1:ramC|ram[52][1]             ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[59][12]            ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------------+----------------+-------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+-------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; 9.809 ; 10.352 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; 7.026 ; 7.359  ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; 9.809 ; 10.352 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; 9.203 ; 9.730  ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; 9.506 ; 9.970  ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; 9.474 ; 9.963  ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; 9.619 ; 10.128 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; 9.680 ; 10.196 ; Rise       ; clk             ;
; reset           ; clk            ; 6.443 ; 6.920  ; Rise       ; clk             ;
; reset           ; clk            ; 3.766 ; 4.217  ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 7.675 ; 8.155  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 5.272 ; 5.536  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 7.578 ; 8.091  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 7.428 ; 7.963  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 7.675 ; 8.155  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 6.339 ; 6.828  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 7.241 ; 7.770  ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 7.630 ; 8.104  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 4.694 ; 5.229  ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 7.333 ; 7.948  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 4.873 ; 5.137  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 7.333 ; 7.948  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 7.029 ; 7.564  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 7.276 ; 7.756  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 6.811 ; 7.316  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 7.154 ; 7.617  ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 7.231 ; 7.705  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 4.295 ; 4.822  ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; -0.868 ; -1.008 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; -0.868 ; -1.008 ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; -2.273 ; -2.776 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; -2.096 ; -2.534 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; -2.113 ; -2.563 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; -2.290 ; -2.715 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; -2.737 ; -3.253 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; -2.073 ; -2.510 ; Rise       ; clk             ;
; reset           ; clk            ; -1.365 ; -1.823 ; Rise       ; clk             ;
; reset           ; clk            ; -1.258 ; -1.789 ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.317  ; 2.013  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.317  ; 2.013  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; -0.105 ; -0.630 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; -0.298 ; -0.799 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.355  ; -0.100 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.058  ; -0.404 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.382 ; -0.880 ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.302  ; 0.800  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.098  ; -0.321 ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.517  ; 2.212  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.517  ; 2.212  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.132  ; -0.431 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 0.131  ; -0.342 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.269  ; -0.225 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.420  ; -0.030 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.342 ; -0.881 ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.501  ; 1.037  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.096  ; -0.298 ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 7.857 ; 7.972 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 7.857 ; 7.972 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 7.391 ; 7.586 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 7.207 ; 7.364 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 7.040 ; 7.178 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 7.512 ; 7.635 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 7.512 ; 7.635 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 7.415 ; 7.582 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 7.156 ; 7.329 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 6.958 ; 7.116 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 7.156 ; 7.329 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 7.563 ; 7.736 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 7.256 ; 7.367 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 7.330 ; 7.503 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 7.507 ; 7.701 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 7.563 ; 7.736 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 5.268 ; 5.694 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.268 ; 5.694 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 5.268 ; 5.694 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.268 ; 5.694 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 6.381 ; 6.502 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 7.112 ; 7.252 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 6.660 ; 6.872 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 6.553 ; 6.692 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 6.381 ; 6.502 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 6.763 ; 6.959 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 6.823 ; 6.960 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 6.763 ; 6.959 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 6.330 ; 6.464 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 6.330 ; 6.464 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 6.496 ; 6.692 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 6.525 ; 6.692 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 6.525 ; 6.692 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 6.674 ; 6.838 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 6.836 ; 7.032 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 6.850 ; 7.055 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 5.172 ; 5.588 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.172 ; 5.588 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 5.172 ; 5.588 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.172 ; 5.588 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 5.577 ;    ;    ; 6.025 ;
; ex_mem_addr[2] ; led[2]      ; 6.509 ;    ;    ; 7.050 ;
; ex_mem_addr[3] ; led[3]      ; 5.355 ;    ;    ; 5.805 ;
; ex_mem_addr[4] ; led[4]      ; 5.309 ;    ;    ; 5.739 ;
; ex_mem_addr[5] ; led[5]      ; 5.301 ;    ;    ; 5.735 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 5.468 ;    ;    ; 5.906 ;
; ex_mem_addr[2] ; led[2]      ; 6.411 ;    ;    ; 6.942 ;
; ex_mem_addr[3] ; led[3]      ; 5.256 ;    ;    ; 5.695 ;
; ex_mem_addr[4] ; led[4]      ; 5.211 ;    ;    ; 5.632 ;
; ex_mem_addr[5] ; led[5]      ; 5.204 ;    ;    ; 5.628 ;
+----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -7.018 ; -381.486      ;
; ex_mem_addr[0] ; -5.826 ; -3756.454     ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Hold Summary       ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ex_mem_addr[0] ; -2.340 ; -620.773      ;
; clk            ; 0.050  ; 0.000         ;
+----------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; ex_mem_addr[0] ; -3.000 ; -497.111               ;
; clk            ; -3.000 ; -150.304               ;
+----------------+--------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                         ;
+--------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+
; -7.018 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.618      ;
; -6.981 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.581      ;
; -6.968 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.568      ;
; -6.943 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.634      ;
; -6.930 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.906      ;
; -6.930 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.831      ;
; -6.910 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.510      ;
; -6.906 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.597      ;
; -6.893 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.584      ;
; -6.893 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.869      ;
; -6.893 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.794      ;
; -6.887 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.777     ; 3.577      ;
; -6.880 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.856      ;
; -6.880 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.781      ;
; -6.878 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.572      ;
; -6.875 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.558      ;
; -6.874 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.492     ; 3.849      ;
; -6.874 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.567     ; 3.774      ;
; -6.871 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.562      ;
; -6.861 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.552      ;
; -6.858 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.834      ;
; -6.858 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.759      ;
; -6.848 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.824      ;
; -6.848 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.749      ;
; -6.841 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.535      ;
; -6.838 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.521      ;
; -6.835 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.526      ;
; -6.828 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.522      ;
; -6.825 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.508      ;
; -6.822 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.798      ;
; -6.822 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.723      ;
; -6.812 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.711      ;
; -6.806 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.500      ;
; -6.803 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.403      ;
; -6.803 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.486      ;
; -6.796 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.490      ;
; -6.793 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.476      ;
; -6.785 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.575     ; 3.677      ;
; -6.775 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.674      ;
; -6.770 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.461      ;
; -6.770 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.464      ;
; -6.767 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.450      ;
; -6.766 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.366      ;
; -6.762 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.661      ;
; -6.757 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.733      ;
; -6.757 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.658      ;
; -6.756 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.569     ; 3.654      ;
; -6.753 ; ram1:ramC|ram[23][12] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.353      ;
; -6.740 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.639      ;
; -6.730 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.629      ;
; -6.705 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.399      ;
; -6.704 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[12] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.603      ;
; -6.702 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.385      ;
; -6.699 ; ram1:ramC|ram[23][11] ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.867     ; 3.299      ;
; -6.692 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.383      ;
; -6.679 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.655      ;
; -6.679 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.580      ;
; -6.669 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.783     ; 3.353      ;
; -6.661 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.385     ; 3.743      ;
; -6.656 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.498     ; 3.625      ;
; -6.656 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.573     ; 3.550      ;
; -6.651 ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.854     ; 3.264      ;
; -6.650 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.481     ; 3.636      ;
; -6.640 ; ram1:ramC|ram[21][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.341     ; 3.766      ;
; -6.640 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.774     ; 3.333      ;
; -6.639 ; ram1:ramC|ram[11][4]  ; cpu:cpuC|acc[10] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.568     ; 3.538      ;
; -6.627 ; ram1:ramC|ram[23][6]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.773     ; 3.321      ;
; -6.626 ; ram1:ramC|ram[23][5]  ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.776     ; 3.317      ;
; -6.624 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.385     ; 3.706      ;
; -6.624 ; ram1:ramC|ram[23][7]  ; cpu:cpuC|acc[9]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.784     ; 3.307      ;
; -6.623 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.488     ; 3.602      ;
; -6.614 ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.854     ; 3.227      ;
; -6.613 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.844     ; 3.236      ;
; -6.613 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.481     ; 3.599      ;
; -6.613 ; ram1:ramC|ram[11][5]  ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.491     ; 3.589      ;
; -6.613 ; ram1:ramC|ram[9][5]   ; cpu:cpuC|acc[7]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.566     ; 3.514      ;
; -6.611 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.385     ; 3.693      ;
; -6.603 ; ram1:ramC|ram[21][11] ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.341     ; 3.729      ;
; -6.601 ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.854     ; 3.214      ;
; -6.600 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.481     ; 3.586      ;
; -6.599 ; ram1:ramC|ram[23][10] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.796     ; 3.270      ;
; -6.596 ; ram1:ramC|ram[9][11]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.483     ; 3.580      ;
; -6.594 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[6]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.482     ; 3.579      ;
; -6.590 ; ram1:ramC|ram[21][11] ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.341     ; 3.716      ;
; -6.589 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.385     ; 3.671      ;
; -6.586 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[5]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.851     ; 3.202      ;
; -6.584 ; ram1:ramC|ram[11][10] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.580     ; 3.471      ;
; -6.580 ; ram1:ramC|ram[13][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -2.808     ; 4.239      ;
; -6.579 ; ram1:ramC|ram[23][8]  ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.854     ; 3.192      ;
; -6.579 ; ram1:ramC|ram[5][6]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.385     ; 3.661      ;
; -6.578 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[11] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.481     ; 3.564      ;
; -6.578 ; ram1:ramC|ram[9][6]   ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.557     ; 3.488      ;
; -6.578 ; ram1:ramC|ram[11][11] ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.495     ; 3.550      ;
; -6.577 ; ram1:ramC|ram[29][5]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.279     ; 3.765      ;
; -6.576 ; ram1:ramC|ram[11][7]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.578     ; 3.465      ;
; -6.576 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[14] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.844     ; 3.199      ;
; -6.574 ; ram1:ramC|ram[5][12]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.441     ; 3.600      ;
; -6.573 ; ram1:ramC|ram[23][9]  ; cpu:cpuC|acc[13] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.778     ; 3.262      ;
; -6.568 ; ram1:ramC|ram[9][4]   ; cpu:cpuC|acc[8]  ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.481     ; 3.554      ;
; -6.563 ; ram1:ramC|ram[23][4]  ; cpu:cpuC|acc[15] ; ex_mem_addr[0] ; clk         ; 0.500        ; -3.844     ; 3.186      ;
+--------+-----------------------+------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ex_mem_addr[0]'                                                                                      ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -5.826 ; ram1:ramC|ram[23][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.503     ; 2.231      ;
; -5.805 ; ram1:ramC|ram[9][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.283     ; 2.430      ;
; -5.690 ; ram1:ramC|ram[5][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.094     ; 2.504      ;
; -5.662 ; ram1:ramC|ram[11][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.284     ; 2.286      ;
; -5.603 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.406     ; 2.158      ;
; -5.596 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.227     ; 2.638      ;
; -5.529 ; ram1:ramC|ram[23][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.390     ; 2.160      ;
; -5.508 ; ram1:ramC|ram[23][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.396     ; 2.390      ;
; -5.460 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.170     ; 2.251      ;
; -5.439 ; ram1:ramC|ram[5][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.814     ; 2.894      ;
; -5.404 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.002     ; 2.656      ;
; -5.386 ; ram1:ramC|ram[9][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.154     ; 2.253      ;
; -5.382 ; ram1:ramC|ram[7][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.001     ; 2.289      ;
; -5.377 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.979     ; 2.359      ;
; -5.340 ; ram1:ramC|ram[17][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.061     ; 2.187      ;
; -5.304 ; ram1:ramC|ram[23][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.645     ; 1.913      ;
; -5.303 ; ram1:ramC|ram[21][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.963     ; 2.361      ;
; -5.291 ; ram1:ramC|ram[5][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.008     ; 2.561      ;
; -5.272 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.953     ; 2.280      ;
; -5.270 ; ram1:ramC|ram[11][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.388     ; 2.136      ;
; -5.263 ; ram1:ramC|ram[9][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.925     ; 2.607      ;
; -5.259 ; ram1:ramC|ram[27][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.986     ; 2.527      ;
; -5.247 ; ram1:ramC|ram[27][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.002     ; 2.153      ;
; -5.208 ; ram1:ramC|ram[9][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.180     ; 2.306      ;
; -5.198 ; ram1:ramC|ram[17][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.937     ; 2.282      ;
; -5.175 ; ram1:ramC|ram[25][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.913     ; 2.170      ;
; -5.159 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.827     ; 2.293      ;
; -5.157 ; ram1:ramC|ram[9][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.354     ; 2.057      ;
; -5.157 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.110     ; 2.008      ;
; -5.153 ; ram1:ramC|ram[17][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.132     ; 2.275      ;
; -5.140 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.825     ; 2.276      ;
; -5.122 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[24][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.988     ; 2.624      ;
; -5.112 ; ram1:ramC|ram[29][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.814     ; 2.576      ;
; -5.111 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.592     ; 2.480      ;
; -5.108 ; ram1:ramC|ram[7][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.894     ; 2.492      ;
; -5.105 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.933     ; 2.989      ;
; -5.105 ; ram1:ramC|ram[7][13]  ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.635     ; 2.739      ;
; -5.104 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.201     ; 2.181      ;
; -5.095 ; ram1:ramC|ram[17][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.768     ; 2.596      ;
; -5.085 ; ram1:ramC|ram[27][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.811     ; 2.295      ;
; -5.083 ; ram1:ramC|ram[11][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.094     ; 2.010      ;
; -5.075 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[48][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.663     ; 2.475      ;
; -5.067 ; ram1:ramC|ram[29][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.824     ; 2.204      ;
; -5.066 ; ram1:ramC|ram[25][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.809     ; 2.278      ;
; -5.059 ; ram1:ramC|ram[19][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.489     ; 2.478      ;
; -5.055 ; ram1:ramC|ram[31][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.567     ; 2.449      ;
; -5.045 ; ram1:ramC|ram[23][5]  ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.624     ; 2.252      ;
; -5.044 ; ram1:ramC|ram[1][6]   ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.552     ; 2.770      ;
; -5.037 ; ram1:ramC|ram[1][3]   ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.576     ; 2.482      ;
; -5.032 ; ram1:ramC|ram[9][5]   ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.414     ; 2.449      ;
; -5.032 ; ram1:ramC|ram[53][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.511     ; 2.482      ;
; -5.032 ; ram1:ramC|ram[11][5]  ; ram1:ramC|ram[30][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.339     ; 2.524      ;
; -5.031 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.489     ; 2.375      ;
; -5.023 ; ram1:ramC|ram[31][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.119     ; 2.158      ;
; -5.016 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.273     ; 2.576      ;
; -5.008 ; ram1:ramC|ram[23][8]  ; ram1:ramC|ram[46][8]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.446     ; 2.563      ;
; -5.005 ; ram1:ramC|ram[23][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.576     ; 2.246      ;
; -4.999 ; ram1:ramC|ram[47][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.661     ; 2.299      ;
; -4.993 ; ram1:ramC|ram[29][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.808     ; 2.206      ;
; -4.984 ; ram1:ramC|ram[25][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.632     ; 2.621      ;
; -4.981 ; ram1:ramC|ram[31][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.551     ; 2.451      ;
; -4.974 ; ram1:ramC|ram[11][4]  ; ram1:ramC|ram[38][4]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.349     ; 2.682      ;
; -4.971 ; ram1:ramC|ram[11][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.319     ; 2.469      ;
; -4.968 ; ram1:ramC|ram[21][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.030     ; 2.216      ;
; -4.967 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[38][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.775     ; 2.265      ;
; -4.965 ; ram1:ramC|ram[5][13]  ; ram1:ramC|ram[24][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.575     ; 2.880      ;
; -4.960 ; ram1:ramC|ram[27][1]  ; ram1:ramC|ram[30][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.917     ; 2.860      ;
; -4.960 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[0][0]   ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.298     ; 2.350      ;
; -4.958 ; ram1:ramC|ram[5][1]   ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.266     ; 1.946      ;
; -4.958 ; ram1:ramC|ram[53][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.495     ; 2.484      ;
; -4.957 ; ram1:ramC|ram[23][7]  ; ram1:ramC|ram[48][7]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.168     ; 2.720      ;
; -4.953 ; ram1:ramC|ram[29][0]  ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.529     ; 2.702      ;
; -4.952 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[38][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.559     ; 2.466      ;
; -4.950 ; ram1:ramC|ram[47][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.644     ; 2.214      ;
; -4.943 ; ram1:ramC|ram[11][6]  ; ram1:ramC|ram[50][6]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.131     ; 2.090      ;
; -4.928 ; ram1:ramC|ram[21][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.141     ; 1.695      ;
; -4.927 ; ram1:ramC|ram[9][0]   ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.810     ; 2.395      ;
; -4.925 ; ram1:ramC|ram[47][3]  ; ram1:ramC|ram[38][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.645     ; 2.301      ;
; -4.924 ; ram1:ramC|ram[29][0]  ; ram1:ramC|ram[48][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.991     ; 2.996      ;
; -4.919 ; ram1:ramC|ram[11][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.929     ; 2.259      ;
; -4.907 ; ram1:ramC|ram[27][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.631     ; 2.545      ;
; -4.901 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[62][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.913     ; 2.989      ;
; -4.901 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[62][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.175     ; 2.655      ;
; -4.901 ; ram1:ramC|ram[23][10] ; ram1:ramC|ram[34][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.935     ; 2.467      ;
; -4.898 ; ram1:ramC|ram[9][0]   ; ram1:ramC|ram[48][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.272     ; 2.689      ;
; -4.897 ; ram1:ramC|ram[5][0]   ; ram1:ramC|ram[28][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.716     ; 2.459      ;
; -4.893 ; ram1:ramC|ram[21][13] ; ram1:ramC|ram[0][13]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.843     ; 2.319      ;
; -4.892 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[58][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.823     ; 3.128      ;
; -4.891 ; ram1:ramC|ram[1][9]   ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.275     ; 2.524      ;
; -4.886 ; ram1:ramC|ram[11][10] ; ram1:ramC|ram[34][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.719     ; 2.668      ;
; -4.885 ; ram1:ramC|ram[7][3]   ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.888     ; 1.958      ;
; -4.883 ; ram1:ramC|ram[23][0]  ; ram1:ramC|ram[56][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.324     ; 2.618      ;
; -4.871 ; ram1:ramC|ram[19][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.404     ; 2.428      ;
; -4.868 ; ram1:ramC|ram[5][0]   ; ram1:ramC|ram[48][0]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.178     ; 2.753      ;
; -4.867 ; ram1:ramC|ram[23][13] ; ram1:ramC|ram[54][13] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.600     ; 2.322      ;
; -4.865 ; ram1:ramC|ram[37][9]  ; ram1:ramC|ram[38][9]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.329     ; 2.444      ;
; -4.863 ; ram1:ramC|ram[21][1]  ; ram1:ramC|ram[12][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.129     ; 1.988      ;
; -4.863 ; ram1:ramC|ram[43][3]  ; ram1:ramC|ram[34][3]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.242     ; 2.582      ;
; -4.860 ; ram1:ramC|ram[5][10]  ; ram1:ramC|ram[46][10] ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -2.067     ; 2.626      ;
; -4.858 ; ram1:ramC|ram[25][1]  ; ram1:ramC|ram[38][1]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.500        ; -1.939     ; 2.920      ;
+--------+-----------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ex_mem_addr[0]'                                                                                        ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+
; -2.340 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[23][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.219      ; 0.919      ;
; -2.271 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.675      ; 0.444      ;
; -2.171 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[23][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.087      ; 0.956      ;
; -2.151 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[9][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.985      ; 0.874      ;
; -2.142 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[17][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.675      ; 0.573      ;
; -2.135 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[5][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.597      ; 0.502      ;
; -2.110 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[9][14]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.773      ; 0.703      ;
; -2.073 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[23][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.020      ; 0.987      ;
; -2.071 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[9][10]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.774      ; 0.743      ;
; -2.050 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[5][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.972      ; 0.962      ;
; -2.039 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.077      ; 1.078      ;
; -2.034 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.793      ; 0.799      ;
; -2.027 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[23][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.994      ; 1.007      ;
; -2.017 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.652      ; 0.675      ;
; -2.013 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.026      ; 1.053      ;
; -2.009 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[23][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.008      ; 1.039      ;
; -2.004 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[11][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.715      ; 0.751      ;
; -1.996 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[7][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.490      ; 0.534      ;
; -1.995 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.001      ; 1.046      ;
; -1.994 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.981      ; 1.027      ;
; -1.990 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[9][11]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.703      ; 0.753      ;
; -1.981 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[11][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.922      ; 0.981      ;
; -1.980 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[23][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.086      ; 1.146      ;
; -1.977 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[23][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.981      ; 1.044      ;
; -1.973 ; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[11][10] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.804      ; 0.871      ;
; -1.965 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[23][0]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.109      ; 1.184      ;
; -1.965 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[23][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.001      ; 1.076      ;
; -1.954 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[11][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.794      ; 0.880      ;
; -1.944 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.705      ; 0.801      ;
; -1.918 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[17][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.774      ; 0.896      ;
; -1.916 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.790      ; 0.914      ;
; -1.914 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.777      ; 0.903      ;
; -1.898 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.775      ; 0.917      ;
; -1.898 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[9][3]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.772      ; 0.914      ;
; -1.894 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[11][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.785      ; 0.931      ;
; -1.893 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[21][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.788      ; 0.935      ;
; -1.880 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.000      ; 1.160      ;
; -1.876 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.084      ; 1.248      ;
; -1.875 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.490      ; 0.655      ;
; -1.865 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[17][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.556      ; 0.731      ;
; -1.860 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[9][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.793      ; 0.973      ;
; -1.857 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[23][4]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.061      ; 1.244      ;
; -1.849 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[11][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.722      ; 0.913      ;
; -1.844 ; cpu:cpuC|dBus[13]~en   ; ram1:ramC|ram[23][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.026      ; 1.222      ;
; -1.843 ; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.715      ; 0.912      ;
; -1.833 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.765      ; 0.972      ;
; -1.828 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.711      ; 0.923      ;
; -1.825 ; ex_mem_addr[0]         ; ram1:ramC|ram[17][5]  ; ex_mem_addr[0] ; ex_mem_addr[0] ; -0.500       ; 4.661      ; 2.356      ;
; -1.816 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[9][6]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.765      ; 0.989      ;
; -1.811 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.827      ; 1.056      ;
; -1.809 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[7][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.574      ; 0.805      ;
; -1.797 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[9][7]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.711      ; 0.954      ;
; -1.794 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.660      ; 0.906      ;
; -1.791 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[27][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.410      ; 0.659      ;
; -1.788 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[11][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.717      ; 0.969      ;
; -1.778 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[23][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.995      ; 1.257      ;
; -1.777 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[23][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.077      ; 1.340      ;
; -1.773 ; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.795      ; 1.062      ;
; -1.770 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[5][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.705      ; 0.975      ;
; -1.766 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[21][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.652      ; 0.926      ;
; -1.763 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[11][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.712      ; 0.989      ;
; -1.760 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[17][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.555      ; 0.835      ;
; -1.755 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[23][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.086      ; 1.371      ;
; -1.755 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[9][5]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.790      ; 1.075      ;
; -1.748 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[29][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.625      ; 0.917      ;
; -1.748 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[9][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.777      ; 1.069      ;
; -1.743 ; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[11][7]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.795      ; 1.092      ;
; -1.738 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[9][8]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.710      ; 1.012      ;
; -1.723 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[9][15]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.707      ; 1.024      ;
; -1.719 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[23][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.000      ; 1.321      ;
; -1.715 ; cpu:cpuC|dBus[9]~en    ; ram1:ramC|ram[9][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.775      ; 1.100      ;
; -1.712 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[25][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.490      ; 0.818      ;
; -1.710 ; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[9][4]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.698      ; 1.028      ;
; -1.703 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[25][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.633      ; 0.970      ;
; -1.702 ; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[17][14] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.543      ; 0.881      ;
; -1.702 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[7][2]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.627      ; 0.965      ;
; -1.702 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[23][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 3.084      ; 1.422      ;
; -1.691 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[17][11] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.551      ; 0.900      ;
; -1.687 ; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[9][0]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.718      ; 1.071      ;
; -1.685 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[29][15] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.422      ; 0.777      ;
; -1.685 ; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[11][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.716      ; 1.071      ;
; -1.684 ; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[7][1]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.439      ; 0.795      ;
; -1.682 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[17][13] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.567      ; 0.925      ;
; -1.682 ; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[11][5]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.715      ; 1.073      ;
; -1.678 ; ex_mem_addr[0]         ; ram1:ramC|ram[6][5]   ; ex_mem_addr[0] ; ex_mem_addr[0] ; 0.000        ; 4.391      ; 2.713      ;
; -1.669 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[11][9]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.776      ; 1.147      ;
; -1.668 ; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[11][6]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.716      ; 1.088      ;
; -1.666 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[9][13]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.724      ; 1.098      ;
; -1.665 ; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[5][13]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.613      ; 0.988      ;
; -1.648 ; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[5][9]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.586      ; 0.978      ;
; -1.640 ; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[7][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.499      ; 0.899      ;
; -1.637 ; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[11][1]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.827      ; 1.230      ;
; -1.636 ; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[27][2]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.622      ; 1.026      ;
; -1.635 ; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[5][15]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.685      ; 1.090      ;
; -1.630 ; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[21][3]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.581      ; 0.991      ;
; -1.628 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[5][12]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.660      ; 1.072      ;
; -1.625 ; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[27][12] ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.410      ; 0.825      ;
; -1.621 ; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[5][11]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.606      ; 1.025      ;
; -1.617 ; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[5][8]   ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.608      ; 1.031      ;
; -1.611 ; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[17][8]  ; clk            ; ex_mem_addr[0] ; 0.000        ; 2.556      ; 0.985      ;
+--------+------------------------+-----------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                               ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+
; 0.050 ; cpu:cpuC|acc[4]       ; cpu:cpuC|dBus[4]~reg0  ; clk            ; clk         ; -0.500       ; 0.830      ; 0.484      ;
; 0.187 ; cpu:cpuC|state.dstore ; cpu:cpuC|state.dstore  ; clk            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu:cpuC|state.istore ; cpu:cpuC|state.istore  ; clk            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; cpu:cpuC|state.dload  ; cpu:cpuC|state.dload   ; clk            ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:cpuC|state.add    ; cpu:cpuC|state.add     ; clk            ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:cpuC|state.iload  ; cpu:cpuC|state.iload   ; clk            ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:cpuC|state.outp   ; cpu:cpuC|state.outp    ; clk            ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.189 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.189 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.199 ; cpu:cpuC|m_en         ; cpu:cpuC|m_en          ; clk            ; clk         ; 0.000        ; 0.024      ; 0.307      ;
; 0.272 ; cpu:cpuC|iReg[9]      ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; cpu:cpuC|tick.t1      ; cpu:cpuC|tick.t2       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; cpu:cpuC|iReg[10]     ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.280 ; cpu:cpuC|iReg[7]      ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.287 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.289 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.408      ;
; 0.289 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.408      ;
; 0.290 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.409      ;
; 0.293 ; cpu:cpuC|iReg[11]     ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.412      ;
; 0.312 ; cpu:cpuC|acc[10]      ; cpu:cpuC|dBus[10]~reg0 ; clk            ; clk         ; -0.500       ; 0.832      ; 0.748      ;
; 0.343 ; ex_mem_addr[0]        ; cpu:cpuC|acc[1]        ; ex_mem_addr[0] ; clk         ; 0.000        ; 1.260      ; 1.727      ;
; 0.351 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t6       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.469      ;
; 0.358 ; cpu:cpuC|iReg[4]      ; cpu:cpuC|acc[4]        ; clk            ; clk         ; 0.000        ; 0.036      ; 0.478      ;
; 0.362 ; cpu:cpuC|pc[5]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.481      ;
; 0.367 ; cpu:cpuC|tick.t4      ; cpu:cpuC|tick.t5       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.485      ;
; 0.386 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.388 ; cpu:cpuC|tick.t6      ; cpu:cpuC|tick.t7       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.507      ;
; 0.400 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.519      ;
; 0.404 ; cpu:cpuC|tick.t3      ; cpu:cpuC|tick.t4       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.523      ;
; 0.422 ; cpu:cpuC|tick.t7      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.540      ;
; 0.459 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.462 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.469 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t3       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.476 ; cpu:cpuC|state.halt   ; cpu:cpuC|state.fetch   ; clk            ; clk         ; 0.000        ; 0.034      ; 0.594      ;
; 0.480 ; cpu:cpuC|tick.t3      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.521      ; 0.605      ;
; 0.512 ; cpu:cpuC|tick.t0      ; cpu:cpuC|tick.t1       ; clk            ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.523 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.541 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.660      ;
; 0.550 ; cpu:cpuC|acc[14]      ; cpu:cpuC|dBus[14]~reg0 ; clk            ; clk         ; -0.500       ; 0.847      ; 1.001      ;
; 0.561 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.680      ;
; 0.569 ; cpu:cpuC|acc[9]       ; cpu:cpuC|dBus[9]~reg0  ; clk            ; clk         ; -0.500       ; 0.830      ; 1.003      ;
; 0.569 ; cpu:cpuC|acc[15]      ; cpu:cpuC|dBus[15]~reg0 ; clk            ; clk         ; -0.500       ; 0.831      ; 1.004      ;
; 0.575 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[0]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.589 ; cpu:cpuC|tick.t4      ; cpu:cpuC|m_en          ; clk            ; clk         ; -0.500       ; 0.521      ; 0.714      ;
; 0.614 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.733      ;
; 0.616 ; cpu:cpuC|iReg[2]      ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.617 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.736      ;
; 0.619 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.738      ;
; 0.619 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.622 ; cpu:cpuC|pc[4]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.741      ;
; 0.625 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; 0.037      ; 0.746      ;
; 0.626 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.747      ;
; 0.626 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.747      ;
; 0.631 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.655 ; cpu:cpuC|iReg[5]      ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.033      ; 0.772      ;
; 0.661 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.brZero  ; clk            ; clk         ; 0.000        ; -0.137     ; 0.608      ;
; 0.665 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.branch  ; clk            ; clk         ; 0.000        ; -0.137     ; 0.612      ;
; 0.666 ; cpu:cpuC|state.sw     ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.785      ;
; 0.669 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.788      ;
; 0.673 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.792      ;
; 0.673 ; cpu:cpuC|pc[3]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.792      ;
; 0.679 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[1]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.681 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.800      ;
; 0.683 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[0]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.804      ;
; 0.684 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.803      ;
; 0.685 ; cpu:cpuC|pc[2]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.804      ;
; 0.690 ; cpu:cpuC|state.fetch  ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.037      ; 0.811      ;
; 0.694 ; cpu:cpuC|iReg[13]     ; cpu:cpuC|state.sw      ; clk            ; clk         ; 0.000        ; -0.138     ; 0.640      ;
; 0.697 ; cpu:cpuC|iReg[3]      ; cpu:cpuC|aBus[3]       ; clk            ; clk         ; -0.500       ; 0.469      ; 0.770      ;
; 0.706 ; cpu:cpuC|acc[2]       ; cpu:cpuC|dBus[2]~reg0  ; clk            ; clk         ; -0.500       ; 0.613      ; 0.923      ;
; 0.712 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.831      ;
; 0.717 ; cpu:cpuC|state.dload  ; cpu:cpuC|acc[1]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.836      ;
; 0.718 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brNeg   ; clk            ; clk         ; 0.000        ; 0.038      ; 0.840      ;
; 0.723 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[2]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.842      ;
; 0.730 ; cpu:cpuC|tick.t2      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.848      ;
; 0.737 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.856      ;
; 0.737 ; cpu:cpuC|pc[0]        ; cpu:cpuC|aBus[0]       ; clk            ; clk         ; -0.500       ; 0.582      ; 0.923      ;
; 0.741 ; cpu:cpuC|pc[1]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.860      ;
; 0.748 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[4]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.867      ;
; 0.751 ; cpu:cpuC|m_rw         ; cpu:cpuC|m_rw          ; clk            ; clk         ; 0.000        ; 0.037      ; 0.872      ;
; 0.752 ; cpu:cpuC|pc[0]        ; cpu:cpuC|pc[5]         ; clk            ; clk         ; 0.000        ; 0.035      ; 0.871      ;
; 0.759 ; cpu:cpuC|tick.t5      ; cpu:cpuC|tick.t0       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.877      ;
; 0.771 ; cpu:cpuC|iReg[8]      ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.035      ; 0.890      ;
; 0.771 ; cpu:cpuC|tick.t4      ; cpu:cpuC|m_rw          ; clk            ; clk         ; -0.500       ; 0.411      ; 0.786      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[8]        ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[7]        ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[10]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[9]        ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[11]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[12]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[13]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[14]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|state.mload  ; cpu:cpuC|acc[15]       ; clk            ; clk         ; 0.000        ; 0.034      ; 0.893      ;
; 0.775 ; cpu:cpuC|acc[6]       ; cpu:cpuC|dBus[6]~reg0  ; clk            ; clk         ; -0.500       ; 0.850      ; 1.229      ;
; 0.779 ; cpu:cpuC|iReg[3]      ; cpu:cpuC|pc[3]         ; clk            ; clk         ; 0.000        ; 0.034      ; 0.897      ;
; 0.783 ; cpu:cpuC|state.fetch  ; cpu:cpuC|state.halt    ; clk            ; clk         ; 0.000        ; 0.034      ; 0.901      ;
; 0.798 ; cpu:cpuC|acc[8]       ; cpu:cpuC|dBus[8]~reg0  ; clk            ; clk         ; -0.500       ; 0.834      ; 1.236      ;
; 0.825 ; cpu:cpuC|iReg[14]     ; cpu:cpuC|state.mload   ; clk            ; clk         ; 0.000        ; 0.037      ; 0.946      ;
; 0.827 ; cpu:cpuC|iReg[15]     ; cpu:cpuC|state.brPos   ; clk            ; clk         ; 0.000        ; 0.038      ; 0.949      ;
; 0.833 ; cpu:cpuC|tick.t6      ; cpu:cpuC|m_rw          ; clk            ; clk         ; -0.500       ; 0.411      ; 0.848      ;
+-------+-----------------------+------------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ex_mem_addr[0]'                                                       ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ex_mem_addr[0] ; Rise       ; ex_mem_addr[0]         ;
; -0.471 ; -0.471       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][8]|datad  ;
; -0.470 ; -0.470       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][11]|datad ;
; -0.467 ; -0.467       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][12]|datad ;
; -0.466 ; -0.466       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][8]   ;
; -0.466 ; -0.466       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][1]|datad  ;
; -0.465 ; -0.465       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][11]  ;
; -0.462 ; -0.462       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][12]  ;
; -0.461 ; -0.461       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][1]   ;
; -0.453 ; -0.453       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][0]|datad  ;
; -0.449 ; -0.449       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][9]   ;
; -0.448 ; -0.448       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][0]   ;
; -0.446 ; -0.446       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][9]|datac  ;
; -0.445 ; -0.445       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[55][7]   ;
; -0.444 ; -0.444       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[55][15]  ;
; -0.440 ; -0.440       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][14]|datad ;
; -0.440 ; -0.440       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][5]|datad  ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][14]  ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][5]   ;
; -0.429 ; -0.429       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[1][10]   ;
; -0.429 ; -0.429       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][7]|dataa  ;
; -0.428 ; -0.428       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][15]|dataa ;
; -0.427 ; -0.427       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][13]  ;
; -0.427 ; -0.427       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][7]|datad  ;
; -0.426 ; -0.426       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[1][10]|datac  ;
; -0.426 ; -0.426       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][10]|datad ;
; -0.424 ; -0.424       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][14]   ;
; -0.424 ; -0.424       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][5]    ;
; -0.424 ; -0.424       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][13]|datac ;
; -0.423 ; -0.423       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][12]   ;
; -0.423 ; -0.423       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][2]    ;
; -0.423 ; -0.423       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][9]    ;
; -0.422 ; -0.422       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][7]   ;
; -0.422 ; -0.422       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][3]    ;
; -0.422 ; -0.422       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][6]    ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][10]  ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][10]   ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][1]    ;
; -0.421 ; -0.421       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][14]|datac  ;
; -0.421 ; -0.421       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][5]|datac   ;
; -0.420 ; -0.420       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[31][3]   ;
; -0.420 ; -0.420       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][12]|datac  ;
; -0.420 ; -0.420       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][2]|datac   ;
; -0.420 ; -0.420       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][9]|datac   ;
; -0.419 ; -0.419       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][11]  ;
; -0.419 ; -0.419       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][12]  ;
; -0.419 ; -0.419       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[1][15]|datad  ;
; -0.419 ; -0.419       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][3]|datac   ;
; -0.419 ; -0.419       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][6]|datac   ;
; -0.418 ; -0.418       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][0]   ;
; -0.418 ; -0.418       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[1][2]|datad   ;
; -0.418 ; -0.418       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][10]|datac  ;
; -0.418 ; -0.418       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][13]|datad  ;
; -0.418 ; -0.418       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][1]|datac   ;
; -0.418 ; -0.418       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][7]|datad   ;
; -0.417 ; -0.417       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[31][3]|datac  ;
; -0.416 ; -0.416       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][8]   ;
; -0.416 ; -0.416       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][11]|datac ;
; -0.416 ; -0.416       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][12]|datac ;
; -0.416 ; -0.416       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][15]|datad  ;
; -0.416 ; -0.416       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][4]|datad   ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][15]  ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][1]   ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[23][4]   ;
; -0.415 ; -0.415       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][0]|datac  ;
; -0.415 ; -0.415       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[47][8]|datad  ;
; -0.414 ; -0.414       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[1][15]   ;
; -0.414 ; -0.414       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][0]|datad   ;
; -0.414 ; -0.414       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][11]|datad  ;
; -0.414 ; -0.414       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[9][8]|datad   ;
; -0.413 ; -0.413       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[1][2]    ;
; -0.413 ; -0.413       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][13]   ;
; -0.413 ; -0.413       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][7]    ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[1][3]|datad   ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][8]|datac  ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[57][5]|datad  ;
; -0.412 ; -0.412       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][15]|datac ;
; -0.412 ; -0.412       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][1]|datac  ;
; -0.412 ; -0.412       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][4]|datac  ;
; -0.411 ; -0.411       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][8]   ;
; -0.411 ; -0.411       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][15]   ;
; -0.411 ; -0.411       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][4]    ;
; -0.410 ; -0.410       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][6]   ;
; -0.410 ; -0.410       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[47][8]   ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][10]|datad ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][13]|datad ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[47][3]|datad  ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[55][13]|datad ;
; -0.409 ; -0.409       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][0]    ;
; -0.409 ; -0.409       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][11]   ;
; -0.409 ; -0.409       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[9][8]    ;
; -0.409 ; -0.409       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][2]|datad  ;
; -0.409 ; -0.409       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][3]|datad  ;
; -0.409 ; -0.409       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][9]|datad  ;
; -0.408 ; -0.408       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[1][3]    ;
; -0.408 ; -0.408       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][12]  ;
; -0.408 ; -0.408       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[21][9]   ;
; -0.408 ; -0.408       ; 0.000          ; High Pulse Width ; ex_mem_addr[0] ; Fall       ; ram1:ramC|ram[57][5]   ;
; -0.408 ; -0.408       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[21][8]|datac  ;
; -0.408 ; -0.408       ; 0.000          ; Low Pulse Width  ; ex_mem_addr[0] ; Rise       ; ramC|ram[23][14]|datad ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|aBus[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|acc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|dBus[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iReg[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|iar[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|ledBus[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; cpu:cpuC|m_rw          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.add     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brNeg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brPos   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.brZero  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.branch  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.dstore  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.fetch   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.halt    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.iload   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cpu:cpuC|state.istore  ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-----------------+----------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+----------------+-------+-------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; 6.142 ; 7.176 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; 4.298 ; 5.072 ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; 6.142 ; 7.176 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; 5.848 ; 6.795 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; 5.932 ; 6.994 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; 5.947 ; 6.909 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; 6.132 ; 7.138 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; 6.235 ; 7.159 ; Rise       ; clk             ;
; reset           ; clk            ; 4.080 ; 4.920 ; Rise       ; clk             ;
; reset           ; clk            ; 2.152 ; 2.832 ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 5.062 ; 6.110 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 3.482 ; 4.264 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 4.993 ; 6.110 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 4.938 ; 5.877 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 5.062 ; 6.028 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 4.164 ; 5.126 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 4.717 ; 5.798 ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 5.128 ; 5.984 ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 3.226 ; 4.143 ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 4.334 ; 5.384 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.608 ; 3.390 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 4.334 ; 5.384 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 4.064 ; 5.003 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 4.188 ; 5.154 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 3.964 ; 4.946 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 4.105 ; 5.134 ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 4.309 ; 5.182 ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 2.376 ; 3.239 ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; -0.383 ; -1.078 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; -0.383 ; -1.078 ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; -1.444 ; -2.327 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; -1.342 ; -2.166 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; -1.353 ; -2.213 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; -1.454 ; -2.306 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; -1.772 ; -2.708 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; -1.350 ; -2.173 ; Rise       ; clk             ;
; reset           ; clk            ; -0.905 ; -1.693 ; Rise       ; clk             ;
; reset           ; clk            ; -0.498 ; -1.315 ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 1.678  ; 0.944  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 1.678  ; 0.944  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.076  ; -0.936 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; -0.063 ; -0.980 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.343  ; -0.636 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.098  ; -0.813 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.132 ; -1.136 ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 0.782  ; 0.003  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.063  ; -0.779 ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.305  ; 1.571  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.305  ; 1.571  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.703  ; -0.309 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 0.716  ; -0.146 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.839  ; -0.111 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.850  ; -0.061 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 0.432  ; -0.509 ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.478  ; 0.630  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.636  ; -0.185 ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 5.046 ; 5.158 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 5.046 ; 5.158 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 4.670 ; 4.847 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 4.564 ; 4.754 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 4.438 ; 4.628 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 4.924 ; 4.888 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 4.924 ; 4.745 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 4.721 ; 4.888 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 4.538 ; 4.714 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 4.538 ; 4.437 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 4.514 ; 4.714 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 4.960 ; 4.936 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 4.752 ; 4.598 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 4.643 ; 4.829 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 4.765 ; 4.936 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 4.960 ; 4.823 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 3.363 ; 4.076 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.363 ; 4.076 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 3.363 ; 4.076 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.363 ; 4.076 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 4.030 ; 4.064 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 4.595 ; 4.669 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 4.230 ; 4.365 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 4.164 ; 4.190 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 4.030 ; 4.064 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 4.335 ; 4.337 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 4.335 ; 4.347 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 3.991 ; 4.028 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 3.991 ; 4.028 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 4.118 ; 4.158 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 4.151 ; 4.271 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 4.151 ; 4.300 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 4.351 ; 4.271 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 4.475 ; 4.378 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 4.380 ; 4.506 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 3.577 ;    ;    ; 4.311 ;
; ex_mem_addr[2] ; led[2]      ; 4.211 ;    ;    ; 5.066 ;
; ex_mem_addr[3] ; led[3]      ; 3.413 ;    ;    ; 4.157 ;
; ex_mem_addr[4] ; led[4]      ; 3.401 ;    ;    ; 4.113 ;
; ex_mem_addr[5] ; led[5]      ; 3.393 ;    ;    ; 4.108 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 3.499 ;    ;    ; 4.227 ;
; ex_mem_addr[2] ; led[2]      ; 4.141 ;    ;    ; 4.991 ;
; ex_mem_addr[3] ; led[3]      ; 3.343 ;    ;    ; 4.080 ;
; ex_mem_addr[4] ; led[4]      ; 3.331 ;    ;    ; 4.037 ;
; ex_mem_addr[5] ; led[5]      ; 3.323 ;    ;    ; 4.033 ;
+----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+-----------+-----------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold      ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-----------+----------+---------+---------------------+
; Worst-case Slack ; -11.578   ; -3.738    ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -11.578   ; 0.050     ; N/A      ; N/A     ; -3.000              ;
;  ex_mem_addr[0]  ; -9.210    ; -3.738    ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7450.389 ; -1151.483 ; 0.0      ; 0.0     ; -647.415            ;
;  clk             ; -698.490  ; 0.000     ; N/A      ; N/A     ; -150.304            ;
;  ex_mem_addr[0]  ; -6751.899 ; -1151.483 ; N/A      ; N/A     ; -497.111            ;
+------------------+-----------+-----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; 10.910 ; 11.680 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; 7.739  ; 8.137  ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; 10.910 ; 11.680 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; 10.344 ; 10.976 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; 10.569 ; 11.196 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; 10.575 ; 11.234 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; 10.815 ; 11.465 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; 10.869 ; 11.487 ; Rise       ; clk             ;
; reset           ; clk            ; 7.271  ; 7.790  ; Rise       ; clk             ;
; reset           ; clk            ; 4.331  ; 4.837  ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 8.647  ; 9.301  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 5.876  ; 6.224  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 8.487  ; 9.232  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 8.410  ; 9.068  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 8.647  ; 9.301  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 7.184  ; 7.843  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 8.145  ; 8.847  ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 8.663  ; 9.239  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 5.316  ; 5.978  ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 8.236  ; 9.052  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 5.343  ; 5.738  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 8.236  ; 9.052  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 7.877  ; 8.535  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 8.114  ; 8.768  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 7.691  ; 8.346  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 7.945  ; 8.575  ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 8.130  ; 8.706  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 4.796  ; 5.436  ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+-----------------+----------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+----------------+--------+--------+------------+-----------------+
; ex_mem_addr[*]  ; clk            ; -0.383 ; -1.008 ; Rise       ; clk             ;
;  ex_mem_addr[0] ; clk            ; -0.383 ; -1.008 ; Rise       ; clk             ;
;  ex_mem_addr[1] ; clk            ; -1.444 ; -2.327 ; Rise       ; clk             ;
;  ex_mem_addr[2] ; clk            ; -1.342 ; -2.166 ; Rise       ; clk             ;
;  ex_mem_addr[3] ; clk            ; -1.353 ; -2.213 ; Rise       ; clk             ;
;  ex_mem_addr[4] ; clk            ; -1.454 ; -2.306 ; Rise       ; clk             ;
;  ex_mem_addr[5] ; clk            ; -1.772 ; -2.708 ; Rise       ; clk             ;
; mem_mux_sw      ; clk            ; -1.350 ; -2.173 ; Rise       ; clk             ;
; reset           ; clk            ; -0.905 ; -1.693 ; Rise       ; clk             ;
; reset           ; clk            ; -0.498 ; -1.315 ; Fall       ; clk             ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.592  ; 2.216  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.592  ; 2.216  ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.076  ; -0.630 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; -0.063 ; -0.799 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.355  ; -0.100 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.098  ; -0.404 ; Rise       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; -0.132 ; -0.880 ; Rise       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.355  ; 0.800  ; Rise       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.098  ; -0.321 ; Rise       ; ex_mem_addr[0]  ;
; ex_mem_addr[*]  ; ex_mem_addr[0] ; 2.875  ; 2.492  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[0] ; ex_mem_addr[0] ; 2.875  ; 2.492  ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[1] ; ex_mem_addr[0] ; 0.703  ; -0.309 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[2] ; ex_mem_addr[0] ; 0.716  ; -0.146 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[3] ; ex_mem_addr[0] ; 0.839  ; -0.111 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[4] ; ex_mem_addr[0] ; 0.850  ; -0.030 ; Fall       ; ex_mem_addr[0]  ;
;  ex_mem_addr[5] ; ex_mem_addr[0] ; 0.432  ; -0.509 ; Fall       ; ex_mem_addr[0]  ;
; mem_mux_sw      ; ex_mem_addr[0] ; 1.622  ; 1.037  ; Fall       ; ex_mem_addr[0]  ;
; reset           ; ex_mem_addr[0] ; 0.636  ; -0.185 ; Fall       ; ex_mem_addr[0]  ;
+-----------------+----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 8.415 ; 8.547 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 8.415 ; 8.547 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 7.947 ; 8.129 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 7.735 ; 7.901 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 7.521 ; 7.692 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 8.094 ; 8.132 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 8.094 ; 8.126 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 7.965 ; 8.132 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 7.675 ; 7.863 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 7.506 ; 7.566 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 7.675 ; 7.863 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 8.176 ; 8.256 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 7.818 ; 7.839 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 7.826 ; 8.046 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 8.055 ; 8.256 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 8.176 ; 8.229 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 5.657 ; 6.152 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk            ; 4.030 ; 4.064 ; Rise       ; clk             ;
;  HEX0[0]  ; clk            ; 4.595 ; 4.669 ; Rise       ; clk             ;
;  HEX0[1]  ; clk            ; 4.230 ; 4.365 ; Rise       ; clk             ;
;  HEX0[2]  ; clk            ; 4.164 ; 4.190 ; Rise       ; clk             ;
;  HEX0[3]  ; clk            ; 4.030 ; 4.064 ; Rise       ; clk             ;
; HEX1[*]   ; clk            ; 4.335 ; 4.337 ; Rise       ; clk             ;
;  HEX1[0]  ; clk            ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  HEX1[3]  ; clk            ; 4.335 ; 4.347 ; Rise       ; clk             ;
; HEX2[*]   ; clk            ; 3.991 ; 4.028 ; Rise       ; clk             ;
;  HEX2[0]  ; clk            ; 3.991 ; 4.028 ; Rise       ; clk             ;
;  HEX2[3]  ; clk            ; 4.118 ; 4.158 ; Rise       ; clk             ;
; HEX3[*]   ; clk            ; 4.151 ; 4.271 ; Rise       ; clk             ;
;  HEX3[0]  ; clk            ; 4.151 ; 4.300 ; Rise       ; clk             ;
;  HEX3[3]  ; clk            ; 4.351 ; 4.271 ; Rise       ; clk             ;
;  HEX3[4]  ; clk            ; 4.475 ; 4.378 ; Rise       ; clk             ;
;  HEX3[5]  ; clk            ; 4.380 ; 4.506 ; Rise       ; clk             ;
; led[*]    ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Rise       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Rise       ; ex_mem_addr[0]  ;
; led[*]    ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Fall       ; ex_mem_addr[0]  ;
;  led[0]   ; ex_mem_addr[0] ; 3.294 ; 4.002 ; Fall       ; ex_mem_addr[0]  ;
+-----------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 5.996 ;    ;    ; 6.526 ;
; ex_mem_addr[2] ; led[2]      ; 6.903 ;    ;    ; 7.512 ;
; ex_mem_addr[3] ; led[3]      ; 5.752 ;    ;    ; 6.261 ;
; ex_mem_addr[4] ; led[4]      ; 5.702 ;    ;    ; 6.198 ;
; ex_mem_addr[5] ; led[5]      ; 5.692 ;    ;    ; 6.174 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; ex_mem_addr[1] ; led[1]      ; 3.499 ;    ;    ; 4.227 ;
; ex_mem_addr[2] ; led[2]      ; 4.141 ;    ;    ; 4.991 ;
; ex_mem_addr[3] ; led[3]      ; 3.343 ;    ;    ; 4.080 ;
; ex_mem_addr[4] ; led[4]      ; 3.331 ;    ;    ; 4.037 ;
; ex_mem_addr[5] ; led[5]      ; 3.323 ;    ;    ; 4.033 ;
+----------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ex_mem_addr[0]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ex_mem_addr[1]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ex_mem_addr[2]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ex_mem_addr[3]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ex_mem_addr[4]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ex_mem_addr[5]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; mem_mux_sw              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 2538     ; 11926    ; 738      ; 5        ;
; ex_mem_addr[0] ; clk            ; 7756     ; 7756     ; 0        ; 0        ;
; clk            ; ex_mem_addr[0] ; 0        ; 34304    ; 0        ; 34304    ;
; ex_mem_addr[0] ; ex_mem_addr[0] ; 21888    ; 21888    ; 21888    ; 21888    ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 2538     ; 11926    ; 738      ; 5        ;
; ex_mem_addr[0] ; clk            ; 7756     ; 7756     ; 0        ; 0        ;
; clk            ; ex_mem_addr[0] ; 0        ; 34304    ; 0        ; 34304    ;
; ex_mem_addr[0] ; ex_mem_addr[0] ; 21888    ; 21888    ; 21888    ; 21888    ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 7538  ; 7538 ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 22 17:38:28 2023
Info: Command: quartus_sta CPU_ON_DE0 -c CPU_ON_DE0
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1024 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU_ON_DE0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ex_mem_addr[0] ex_mem_addr[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.578      -698.490 clk 
    Info (332119):    -9.210     -6751.899 ex_mem_addr[0] 
Info (332146): Worst-case hold slack is -3.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.738     -1151.483 ex_mem_addr[0] 
    Info (332119):     0.358         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -115.000 clk 
    Info (332119):    -3.000        -3.169 ex_mem_addr[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.295      -619.029 clk 
    Info (332119):    -8.184     -5977.659 ex_mem_addr[0] 
Info (332146): Worst-case hold slack is -3.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.316     -1015.163 ex_mem_addr[0] 
    Info (332119):     0.312         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -115.000 clk 
    Info (332119):    -3.000        -3.000 ex_mem_addr[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.018      -381.486 clk 
    Info (332119):    -5.826     -3756.454 ex_mem_addr[0] 
Info (332146): Worst-case hold slack is -2.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.340      -620.773 ex_mem_addr[0] 
    Info (332119):     0.050         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -497.111 ex_mem_addr[0] 
    Info (332119):    -3.000      -150.304 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4622 megabytes
    Info: Processing ended: Fri Dec 22 17:38:30 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


