2019 - 2020
Métodos, Técnicas e Algoritmos Dedicados ao Projeto de Circuitos Integrados Digitais
Descrição: Este projeto de pesquisa tem por foco a otimização de projetos de circuitos integrados digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de métodos, técnicas e algoritmos dedicados ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores tanto no nível topológico (síntese lógica) quanto no nível de leiaute.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (2)  / Doutorado: (4) . Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante / VINICIUS VALDUGA DE ALMEIDA CAMARGO - Integrante.
2016 - 2019
Geração e otimização de circuitos digitais através de técnicas, algoritmos e metodologias automatizadas eficientes
Descrição: Esta proposta tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free, onde não há uma biblioteca de células pré-definida e pré-caracterizada. Esta abordagem alternativa para a construção automatizada de circuitos digitais visa a concepção de circuito integrados eficientes.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2) . Integrantes: Felipe de Souza Marques - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante.
2015 - Atual
Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataques por Canais Laterais
Descrição: As últimas décadas presenciam uma necessidade crescente por sistemas computacionais que garantam o sigilo de informações, seja durante o processamento ou armazenamento. Hoje são comuns atividades como compras, transações bancárias, consulta a informações pessoais e reserva de passagens usando a Internet. O uso de redes abertas exige a transmissão protegida de dados confidenciais. O projeto de sistemas integrados em um único chip (em inglês, SoCs) que atendam a restrições de segurança, tais como smart cards, requer protocolos especiais de comunicação e o emprego de criptografia, a ciência que se baseia na aritmética para ocultar informações. Embora a maioria dos algoritmos atuais seja robusta a ataques baseados na matemática da criptografia empregada, uma nova classe de técnicas de criptoanálise pode ser usada contra suas implementações. Estes são os chamados Ataques por Canais Escondidos ou Laterais (do inglês, Side Channel Attacks, ou SCA), que permitem correlacionar informações sigilosas tal como uma chave criptográfica com propriedades físicas tais como tempo de processamento, consumo de potência e radiação eletromagnética de dispositivos eletrônicos. Este projeto visa investigar a segurança de arquiteturas criptográficas em relação à fuga de informações por canais laterais. Com este propósito são destacadas 4 frentes de ação neste projeto: (i) investigação de algoritmos de Inteligência Artificial (IA) para identificação e extração do consumo alvo em traços de consumo de potência; (ii) investigação de arquiteturas de hardware imune a DPA; (iii) Investigação de plataformas de prototipação de sistemas computacionais de baixo custo para medição de consumo de potência e emissão de radiação eletromagnética e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Como resultados esperados da execução deste projeto, são arquiteturas imunes a DPA, uma plataforma de prototipação de baixo custo e também a avaliação da robustez das arquiteturas analisadas, pretende-se ampliar os laços de cooperação entre a UFPEL e os pesquisadores da PUCRS e IFSUL. Pelo que será exposto no texto, pretende-se demonstrar a relevância da execução deste projeto para o avanço científico e tecnológico nas áreas de concentração do projeto e também para a expansão e qualificação das competências brasileiras em áreas estratégicas, como a Microeletrônica.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1)  / Doutorado: (5) . Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Integrante / Rafael I. Soares - Coordenador.
2014 - 2016
Otimização do projeto de ASICs através de técnicas e algoritmos eficientes para mapeamento tecnológico e para geração automatizada de células lógicas
Descrição: Este projeto tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (4) . Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2014 - 2015
Otimização do projeto de circuitos integrados através do uso de técnicas e algoritmos eficientes para geração automatizada de células lógicas e mapeamento tecnológico
Descrição: Este projeto aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free através da investigação e do desenvolvimento de métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes, da investigação de estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas, e do desenvolvimento de métodos e algoritmos eficientes de estimativas para os diversos custos de mapeamento. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (5) . Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Soares da Rosa Junior - Coordenador.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2011 - 2017
Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico
Descrição: O principal objetivo do projeto é construir a base para um fluxo genérico para mapeamento tecnológico, capaz de flexibilizar a aplicação de diferentes estratégias de mapeamento. Deste modo, o fluxo deve permitir o uso de diferentes estruturas de dados para representar um circuito lógico, tais como: árvores, diagramas de decisão binária (BDD), grafos acíclicos direcionados (DAG), grafos AND-INV (AIG), ou algum outro tipo de estrutura. Além disso, este ambiente deve viabilizar o uso de diferentes estratégias de cobertura e permitir a fácil inclusão de novos módulos e métodos para estimativas de custos de funções booleanas e redes de transistores.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (4) . Integrantes: Felipe de Souza Marques - Coordenador / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.Número de produções C, T & A: 6
2011 - 2014
Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais
Descrição: Esse projeto de pesquisa tem por objetivo principal desenvolver a base de um mapeador genérico de circuitos digitais. Entende-se por genérico um ambiente que possa facilmente migrar para diferentes bases de dados do tipo grafos usualmente aplicadas nesta classe de ferramenta de CAD, sendo elas, árvore binária, diagrama de decisão binária (BDD), grafo acíclico direto (DAG), grafo AND-INV (AIG), ou outro. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos de estimativas de custo para funções Booleanas, redes de chaves e portas lógicas.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (4)  / Doutorado: (2) . Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Leomar Rosa Jr - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.Número de produções C, T & A: 11
2009 - 2013
Synaptic Project - FP7 European Community (Interinstitucional)
Descrição: This project addresses the ?Design of Semiconductor Components and Electronic Based Miniaturised Systems? by development of ?methods and tools to cope with the design challenges in the next generations of technologies? and focuses on the objective ?design for manufacturability taking into account increased variability of new processes?. In particular, the project targets the optimization of manufacturability and the reduction of systematic variations in nanometer technologies through exploitation of regularity at the architectural, structural, and geometrical levels. We propose the creation of a methodology and associated suite of design tools which extract regularity at the architectural and structural level and automate the creation of regular compound cells which implement the functionality of the extracted templates.
The Synaptic  consortium started in Nov.2009, for three years of collaboration, and is composed of leading institutions, including four European technology companies (Nangate A/S, ST Microelectronics, Thales Group and Leading Edge S.N.C.), a European world-leading research institute in the field of nanoeletronics (IMEC ? Belgium), and three academic institutions (Universitat Politècnica de Catalunya ? Spain, Politecnico di Milano ? Italy and UFRGS ? Brazil). This project will enable European industry to play a leading role in the definition of next-generation design methodologies.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante / Osvaldo Martinello Jr - Integrante.Financiador(es): FP7 European Community - Auxílio
										financeiro.
2009 - 2010
Projeto de Circuitos Integrados Considerando Efeitos Sub-Micrônicos em Tecnologias Avançadas - FINEP/CAPES (Interinstitucional)
Descrição: O objetivo deste projeto é a ligação da prática de projeto de bibliotecas e circuitos integrados com teorias sobre métodos para tornar circuitos integrados robustos a efeitos sub-micrônicos. Serão investigados efeitos como NBTI, TDDB, leakage com interação de mecanismos, well-proximity effect, tolerância a radiação, eletromigração, etc. Estes efeitos serão tratados no nível de bibliotecas de células e será avaliado seu impacto sobre o desempenho e os custos de projetos completos de circuitos integrados.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (2)  / Doutorado: (1) . Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Eduardo Flores da Silva - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Financiadora de Estudos e Projetos - Auxílio
										financeiro.
2008 - 2009
Otimização do Projeto de ASICs Através do Mapeamento Tecnológico sem o uso de Bibliotecas de Referências - CNPq
Descrição: O projeto tem por objetivo principal investigar e desenvolver métodos de síntese lógica baseados em técnicas library-free aplicando estimativas de custos ao conjunto de células de possível interesse para composição do circuito digital.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1) . Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de produções C, T & A: 5
2007 - 2016
Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados - CNPq (Interinstitucional)
Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa "Nangate-UFRGS Research Lab" nas instalações do Instituto de Informática da UFRGS.
A linha de pesquisa é definida como "Mapeamento Tecnológico". O foco do grupo é o mapeamento tecnológico sem o uso de biblioteca pré-caracterizadas como referência (conceito "library-free"). Este tipo de mapeamento exige a geração automática de portas lógicas, que serão utilizadas em um circuito integrado específico (ASIC). Diferentes algoritmos e critérios de custos estão sendo investigados.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (6)  / Doutorado: (3) . Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Leomar Rosa Jr - Integrante.Financiador(es): Nangate A/S - Auxílio
										financeiro.