L 400 900 600 900 3
L 400 300 600 300 3
A 40 600 400 -48 97 3
A 140 600 400 -48 97 3
A 600 700 400 270 76 3
A 600 500 400 90 -76 3
L 300 900 300 1200 3
L 300 300 300 0 3
V 1050 600 50 6
P 1100 600 1300 600 1
{
T 1000 600 5 8 0 0 0
pin1=OUT
}
P 300 100 0 100 1
{
T 300 100 5 8 0 0 0
pin2=IN0
}
P 300 300 0 300 1
{
T 300 300 5 8 0 0 0
pin3=IN1
}
P 300 500 0 500 1
{
T 300 500 5 8 0 0 0
pin4=IN2
}
P 300 700 0 700 1
{
T 300 700 5 8 0 0 0
pin5=IN3
}
P 300 900 0 900 1
{
T 300 900 5 8 0 0 0
pin6=IN4
}
P 300 1100 0 1100 1
{
T 300 1100 5 8 0 0 0
pin7=IN5
}
T 400 0 5 8 0 0 0
device=xnor
T 400 100 5 8 0 0 0
VERILOG_PORTS=POSITIONAL
