<?xml version="1.0"?>
<source_file>
    <module>
        <name>bias_addr_gen</name>
        <id>2294</id>
        <source_path>bias_addr_gen.h</source_path>
        <source_line>7</source_line>
        <source_column>1</source_column>
        <port>
            <name>clk</name>
            <direction>in</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>clk</rtl_port_name>
        </port>
        <port>
            <name>rstn</name>
            <direction>in</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>rstn</rtl_port_name>
        </port>
        <port>
            <name>init</name>
            <direction>in</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>init</rtl_port_name>
        </port>
        <port>
            <name>out_feature_width</name>
            <direction>in</direction>
            <datatype W="16">sc_uint</datatype>
            <rtl_port_name>out_feature_width</rtl_port_name>
        </port>
        <port>
            <name>out_feature_height</name>
            <direction>in</direction>
            <datatype W="16">sc_uint</datatype>
            <rtl_port_name>out_feature_height</rtl_port_name>
        </port>
        <port>
            <name>out_feature_channel</name>
            <direction>in</direction>
            <datatype W="16">sc_uint</datatype>
            <rtl_port_name>out_feature_channel</rtl_port_name>
        </port>
        <port>
            <name>bias_read_base_addr</name>
            <direction>in</direction>
            <datatype W="32">sc_uint</datatype>
            <rtl_port_name>bias_read_base_addr</rtl_port_name>
        </port>
        <port>
            <name>bias_en</name>
            <direction>in</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>bias_en</rtl_port_name>
        </port>
        <port>
            <name>start_rising</name>
            <direction>in</direction>
            <datatype W="1">sc_uint</datatype>
            <rtl_port_name>start_rising</rtl_port_name>
        </port>
        <port>
            <name>data_en</name>
            <direction>in</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>data_en</rtl_port_name>
        </port>
        <port>
            <name>bias_addr</name>
            <direction>out</direction>
            <datatype W="32">sc_uint</datatype>
            <rtl_port_name>bias_addr</rtl_port_name>
        </port>
        <port>
            <name>bias_addr_valid</name>
            <direction>out</direction>
            <datatype W="1">bool</datatype>
            <rtl_port_name>bias_addr_valid</rtl_port_name>
        </port>
        <signal>
            <name>ox_enable</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>ox_enable</rtl_port_name>
        </signal>
        <signal>
            <name>ox_cnt</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>ox_cnt</rtl_port_name>
        </signal>
        <signal>
            <name>ox_clear</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>ox_clear</rtl_port_name>
        </signal>
        <signal>
            <name>ox_cnt_max</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>ox_cnt_max</rtl_port_name>
        </signal>
        <signal>
            <name>oy_enable</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>oy_enable</rtl_port_name>
        </signal>
        <signal>
            <name>oy_cnt</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>oy_cnt</rtl_port_name>
        </signal>
        <signal>
            <name>oy_clear</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>oy_clear</rtl_port_name>
        </signal>
        <signal>
            <name>oy_cnt_max</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>oy_cnt_max</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable</rtl_port_name>
        </signal>
        <signal>
            <name>of_cnt</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>of_cnt</rtl_port_name>
        </signal>
        <signal>
            <name>of_clear</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_clear</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_1d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_1d</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_2d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_2d</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_3d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_3d</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_4d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_4d</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_5d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_5d</rtl_port_name>
        </signal>
        <signal>
            <name>of_enable_6d</name>
                        <datatype W="1">sc_uint</datatype>
            <rtl_port_name>of_enable_6d</rtl_port_name>
        </signal>
        <signal>
            <name>of_cnt_max</name>
                        <datatype W="16">sc_uint</datatype>
            <rtl_port_name>of_cnt_max</rtl_port_name>
        </signal>
        <signal>
            <name>concate_data</name>
                        <datatype>
                <name>c2_Ulong_$</name>
                <id>2916</id>
            </datatype>
            <rtl_port_name>concate_data</rtl_port_name>
        </signal>
        <signal>
            <name>relu_data</name>
                        <datatype>
                <array>32</array>
                <datatype W="16">sc_int</datatype>
                <rtl_port_name>relu_data_[32]</rtl_port_name>
            </datatype>
        </signal>
        <signal>
            <name>relu_valid</name>
                        <datatype>
                <array>32</array>
                <datatype W="1">bool</datatype>
                <rtl_port_name>relu_valid_[32]</rtl_port_name>
            </datatype>
        </signal>
        <signal>
            <name>bias_addr_update</name>
                        <datatype W="1">bool</datatype>
            <rtl_port_name>bias_addr_update</rtl_port_name>
        </signal>
        <ctor_params>
            <param>
                <name/>
                <datatype>
                    <name>sc_core::sc_module_name</name>
                    <id>2277</id>
                </datatype>
                <rtl_port_name/>
            </param>
        </ctor_params>
    </module>
	<exit_status>0</exit_status>
</source_file>
