# Sort-Lab

Este repositorio es un diseño de VHDL para ordenamiento de datos

## Se hizo uso de

- Registros de 4 bits.
- Una máquina de estados para el controlador.

La arquitectura que se utilizó para el diseño toma en cuenta un controlador y
un datapath para realizar el ordenamiento de los datos como tal.

Las simulaciones realizadas fueron hechas sobre una FPGA

![Simulación](/image/simulation.png "Simulado en una FPGA")
