/*
Encabezado
*/
module icache (
input clk_i,
//puerto de lectura
input [5:0] rdaddr_i.
output [31:0]inst_o

);
//definir la memoria
reg [31:0]memoria[0:63]

enmodule 