  
 
2
 移動估算陣列之內建自我測試/回復電路架
構之實體製作、模擬分析與測試驗證，進
而評估整體H.264 系統之功率消耗與執行
效率。 
 
三、 研究方法 
圖1為本專題研究計畫之主架構圖，整體架構
動作流程簡述如下： 
A 二進制/餘數轉換器 
由於本計劃基於餘數理論，所以在以餘數為基
底之移動估算陣列中皆使用餘數來計算，因此
在 此 估 算 陣 列 中 沒 有 所 謂 的 進 位 延 遲
（Carry-Free），所以可以藉此加快電路的運算
速度。此部份將介紹二進制資料轉換為餘數資
料的方法，並且設計快速轉換演算法以及此演
算法的硬體電路設計。本計劃共使用五組的餘
數項（modulus set），分別為：255、257、511、
513以及127，在這些模數項中，其通式皆為
2 1n − 或 2 1n + （其中 n 為任意整數）二種模數
（Modulus）演算法。 
 
B 以餘數為基底之移動估算陣列電路設計 
在H.264影像壓縮標準中，運算量最高的地方在
移動估算陣列單元，而此單元主要目的是要求
出影像區塊的移動向量（Motion Vector ; MV），
此向量主要的目的是要說明影像區塊再下一個
單位時間往那個方向移動。而移動估算單元是
由一堆處理單元陣列組成，當然處理單元陣列
就是由一堆PE所組成。且本計劃以餘數數字系
統為基底下來達到高速移動估算陣列的目的，
所以必須將PE重新設計。此部分首先先介紹如
何利用移動估算陣列單元求得移動向量，接著
介紹處理基於餘數的單元陣列（Residue-Based 
PE Array ） 以 及 基 於 餘 數 的 PE 架 構
（Residue-Based PE Architecture）。本計畫利用
MAD的方法求出移動向量，因此以下先介紹
MAD的演算法： 
 
1 1
0 0
( , ) | ( , ) ( , ) |
N N
i j
MAD m n x i j y i m j n
− −
= =
= − + +∑ ∑  
（1） 
 
其中 i ， j  為計算影像區塊的MAD值區域的範
圍 ； ( , )x i j  為 現 在 畫 面 的 明 度 的 值 ；
( , )y i m j n+ + 為參考畫面的明度的值。我們針對
一 個 搜 尋 的 範 圍 （ 設 定 搜 尋 範 圍 p 為
( , ) 1p m n− ≤ ≤ −  ），去計算範圍內所有的MAD
值即可找出移動向量MV，也就是最小的MAD
（m,n），MV表示如下： 
 
MV = arg{min. MAD（m,n） } –p m,n p≦ ≦ -1          
（2） 
 
圖2所示為以餘數為基底之運算單元陣列架構
設計圖。 
 
C 餘數比較器研究設計 
關於餘數比較器，本計劃以其演算法來介紹此
觀念。 當要比較兩個數時，可以由其奇偶數的
特性來判斷其大小。所以，當兩個同樣奇偶性
的數相減時，會得到一個偶數；而不同的奇偶
性的數相減會得到一個奇數。由此，我們可以
分析兩情況: 
 
如果 ,               for A B   
,     for A B 
A B
C
M A B
− ≥⎧= ⎨ + − <⎩                （3） 
 
其中M 為任意模數 
1. 當A≥B  : 則 A和B有相同的奇偶性且C是一個
偶數或者A和B有不同的奇偶性且C是一個奇
數。 
2. 當A<B時 : 則A和B有相同的奇偶性且C是一
個奇數或者A和B有不同的奇偶性且C是一個
偶數。 
因此，我們首先要判斷A和B的奇偶性是否相
同，接著再判斷C的奇偶性，就可以得到A和B
的大小了。則本計畫將使用此奇偶特性並利用
餘數來比較MAD值的大小。 
在餘數比較器中，我們只需要使用四組的餘
數項來比較大小，則本計劃因為需要偵測錯誤
以及修正錯誤，所以多加了一個冗餘的餘數
項，因此以下演算法說明了在任意四個連續且
互質的模數項下如何分析比較兩個值的大小。
假設任意資料A，B相對應於本計劃的連續模數
集 合 1 1(2 1, 2 1, 2 1, 2 1)n n n n+ +− + − + 的 值 為
1 1 2 2( , ', , ')A A A A 以及 1 1 2 2( , ', , ')B B B B  。則我們利
用 上 述 兩 個 集 合 來 得 到 另 一 個 集 合
1 1 2 2( , ', , ')C C C C ， 其 中 1 1 1 2 1nC A B −= − 、
  
 
4
較電路來比較他們所得到的值是否一樣，進而
達到偵錯的目的。 
本計劃利用 ( )1 2,S S 來討論會產生的三種
狀況，其中 ( ) ( )
4 51 2 1 4 2 5, | | , | |M MS S R Z R Z= − − ： 
1. ( )1 2, (0, 0)S S = 。 
此時表示沒有發生任何運算上的錯誤即五
個移動估算陣列皆正確，因此能夠把資料直
接送出，把餘數轉換成原先二進制的數目。 
2. ( )1 2, (0, X)S S = 或者 ( )1 2, (X, 0)S S = 。 
a. ( )1 2, (0, X)S S =  
由於 1S 為零，即代表 1R 與 4Z 不相等但是 2R
卻與 5Z 相等，因此可以判斷出 5Z 在運算上
出了問題，所以移動估算陣列（Mod127）此
運算電路出了問題。 
b. ( )1 2, (X, 0)S S =  
依此類推， 2S 為零即代表 2R 與 5Z 不相等但
是 1R 卻與 4Z 相等，因此可以判斷出 4Z 在運
算 上 出 了 問 題 ， 所 以 移 動 估 算 陣 列
（Mod513）此運算電路出了問題。 
其中，X 為任意整數，當X 有值時表示發生
錯誤；當狀況二發生時，表示 1Z 到 3Z 皆無問
題，所以本計劃可以使用 1Z 到 3Z 的資料並利
用此資料回復成二進制的資料。 
3. ( )1 2 1 2, (X , X )S S = 。 
在狀況三時，因為 1 2(X , X )皆不為零，且因
為發生錯誤的可能只有一個移動估算陣列
可發生錯誤，因此我們可以判定 4Z 以及 5Z
皆正確，而 1Z 到 3Z 必有一個移動估算陣列
出錯。因此當發生此狀況時，再利用以下
步驟來完成錯誤偵測： 
a. 因已知 4Z 與 5Z 為正確移動估算陣列，由於
只要有三個正確的餘數的值就能回復到正確
的二進制資料，因此在資料回復到二進制資料
時可以選擇 4Z 與 5Z 和 1Z 到 3Z 中一個一個移
動估算陣列做回復動作，如此就會產生三組的
資 料 ， 即 4 5 1( , , )Z Z Z 、 4 5 2( , , )Z Z Z 與
4 5 3( , , )Z Z Z 三組。 
b. 將這產生出來的三組資料兩兩比對，因為正
確的資料值會相同，所以三筆資料中，一定會
有其中一組資料和另兩組資料不同，如此就能
比對出正確的移動估算陣列。 
由（10）數學式可以設計THRE-B的架構。由
此可以知道其中組成的電路有模數電路
（Mod）、加法器以及乘法器。利用此電路可
以將Mod a、Mod b以及Mod c經由上述THRE-B
演算法得到X經由Mod d處理過後的餘數資
料，方便本計劃利用於比對餘數資料的正確性
來加以確定移動估算陣列是否正確。 
 
E 錯誤修正 
在錯誤修正此部份主要延續上節所談到的錯誤
偵測所完成的工作。也就是說，在錯誤偵測將
偵測完的資訊蒐集完後，即產生相對應的訊息
給此節所要討論的錯誤修正電路。在錯誤修正
電路設計部分，主要有一個Decision電路、四
個MRC （Mixed-Radix Conversion）電路、一個
多工器（MUX）以及一個Compare （CP）電路。
如圖4。其中，Decision電路主要是要利用錯誤
偵測電路的輸出（ 1Z 到 5Z 與 1S 、 2S ）來判斷
決定以哪些資料來回復原本的二進制資料，其
中 1Z 到 5Z 是移動估算陣列運算完的餘數資
料，則 1S 與 2S 使Decision電路產生一個Control
信號，如果 ( )1 2,S S 有任一個為零，表示是在上
節錯誤偵測所介紹的狀況一或狀況二的情況
下，即代表 1Z 到 3Z 的移動估算陣列是沒有錯誤
發生的，所以此時Control信號給”0”信號，MUX
選擇MRC1的路徑將餘數資料轉換成二進制資
料（Binary Data）後輸出；當 ( )1 2,S S 皆有值時，
Control訊號線為”1”，此時MUX選擇CP電路的
輸出，且此狀況為上ㄧ節錯誤偵測所介紹的狀
況三。此狀況較麻煩需要多組比較，且因為本
計劃針對一個移動估算陣列錯誤的情況下來做
設計，所以 4Z 與 5Z 必為正確的狀況，則錯誤必
定發生在 1Z 到 3Z ，因此利用 4 5 1( , , )Z Z Z 、
4 5 2( , , )Z Z Z 與 4 5 3( , , )Z Z Z 此 三 組 資 訊 進 入
MRC2~MRC4回復成二進制資料後利用CP電路
交叉比對。在CP電路中錯誤的資訊必定會出現
兩次，因此只要選擇與另外兩個資料不同的資
料即可當作最後正確的Binary Data並輸出即完
成Fault Correct的工作。 
在MRC電路設計部分，因為MRC使資料從餘
數轉換到二進制的過程中，是以一種管線階層
（Pipeline Level）的方式來做轉換，每一層在
同一個時脈會同時計算他們那一層所要做的計
  
 
6
上升到96%。而本計畫並期許將電路最佳化
後，使得電路的邏輯閘將更小，因而提供更高
的可靠度，預計將可以達到約98%的系統可靠
度。相較於原本的92%，本計畫所提出的應用
於影像編碼之高速內建自我偵測/修正架構設計
不但執行速度較一般的移動估算電路快，且可
靠度又可接近100%。因此本計畫提供了更精
確，更高效率，且更高可靠度之影像編碼系統。 
 
五、 參考文獻 
[1] Tung-Hsing Wu, Yi-Lin Tsai, and Soon-Jyh Chang “An 
Efficient Design-for-Testability Scheme for Motion 
Estimation in H.264/AVC,” VLSI Design, Automation 
and Test, 2007. VLSI-DAT 2007. International 
Symposium on , pp. 1-4 ,April. 2007. 
[2] I. E. G. Richardson, H.264 and MPEG-4 video 
compression: Video Coding for Next Generation 
Multimedia. Chichester, UK: John Wiley & Sons, 2003. 
[3] S. Y .Yap and J. V. McCanny, “A VLSI Architecture for 
Variable Block Size Video Motion Estimation,” IEEE 
Trans. on Circuits and Systems, vol.5 1, no.7, pp. 
384-389, July 2004. 
[4] R. A. Patel, M. Benaissa, N. Powell, and S. Boussakta 
“ELMMA: A NEW LOW POWER HIGH-SPEED 
ADDER FOR RNS,” Signal Processing Systems, 2004. 
SIPS 2004. IEEE Workshop on , pp. 95-100 ,2004 
[5] M.N. Mahesh and M. Mehendale, “Low power 
realization of residue number system based FIR filters,” 
in 13th Int. Conf. VLSI Design, Calcutta, India, pp. 
30-33, Jan. 2000. 
[6] G. Dimitrakopoulos, et al., “A family of parallel-prefix 
modulo 2n - 1 adders,” in IEEE Int. Conf. ASAP, The 
Hague, Netherlands, pp. 315-325, Jun. 2003. 
[7] A.A. Hiasat, “High-speed and reduced-area modular 
adder structures for RNS,” IEEE Trans. Computers, vol. 
51, no. 1, pp. 84-9, Jan. 2002. 
[8] R.A. Patel, Student Member, IEEE,M. Benaissa, Senior 
Member, IEEE, and S. Boussakta, Senior Member, IEEE 
“Fast Modulo 2n – (2n-2 + 1) Addition: A New Class of 
Adder for RNS,” IEEE Trans. Computers, Vol. 56 , Issue: 
4 , pp 572-576, April. 2007 
[9] A.A. Hiasat, “High-Speed and Reduced-Area Modular 
Adder Structures for RNS,” IEEE Trans. Computers, vol. 
51, no. 1, pp. 84-89, Jan. 2002. 
[10] A.A. Hiasat, “New Efficient Structure for a Modular 
Multiplier for RNS,” IEEE Trans. Computers, vol. 49, 
no. 2, pp. 170-4, Feb. 2000. 
[11] Donglin Li, Mingzeng Hu’ and Otmane Ait Mohamed, 
“Built-In Self-Test Design of Motion Estimation 
Computing Array,” in proc. IEEE Northeast Workshop 
on Circuits and Systems (NEWCAS’04), pp. 349-352, 
June. 2004. 
[12] L.-L. Yang and L. Hanzo, “A Residue Number System 
Based Parallel Communication Scheme Using 
Orthogonal Signaling (I. System Outline),” IEEE Trans. 
Vehicular Techology, vol. 51, no. 6, pp. 1534-1546, Nov. 
2002. 
[13] Donglin, Li., Mingzeng Hu, Mohamed and O.A., 
“Built-in self-test design of motion estimation 
computing array,” Proc. IEEE NEWCAS. pp. 349-352, 
June, 2004. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                                                                98 年 05 月 12 日 
報告人姓名  許鈞瓏 
 
服務機構 
及職稱 
 
國立東華大學電機系 副教授 
 
時間 
會議地點 
2009.4.28-2009.4.29 
 中國大陸-四川省成都市 
本會核定 
補助文號 
補助編號: 
 
會議 
名稱 
(中文)  2009 年 IEEE 電路與系統測試與診斷國際學術會議 
(英文) 2009 IEEE Circuits and Systems International Conference on Testing 
and Diagnosis 
發表 
論文 
題目 
1) C-Testable Motion Estimation Design for Video Coding Systems 
2) Low-Cost BISDC Design for Motion Estimation Computing Array 
報告內容應包括下列各項： 
一、參加會議經過 
詳見第 2~4 頁 
 
二、與會心得與建議 
    詳見第 4 頁 
 
三、攜回資料名稱及內容 
    詳見第 4 頁 
 
四、致謝 
詳見第 4 頁 
 
五、發表之論文 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 3
邀請演講。二場的 Invited Talk 題目分別為 Creatinine and neopterin biosensors for 
diagnosis of renal function and cellular immunity 與 The development and future of SoC 
test。在 Prof. Bin-Da Liu 的演講中主要提及利用兩種低成本的方式針對生物醫學工程中
的生物訊號偵測器(biosensors)進行測試，其中兩種低成本的方式分別為 Extended-gate 
field-effect transistor (EGFET)與 Portable potentiostat。另一方面，在 Prof. Yu Peng 的演講
中主要針對目前發展蓬勃的 SOC 進行測試分析、方法之討論與 SOC 中如何解決進行測
試時的大量測試資料、功率消耗與測試時間等等。 
Invited Talk 結束後是整個會議 Oral presentation session 的開始。兩場的 special 
session 中，由於筆者擔任其中一場的 session chair，而筆者的論文必須在另一場 special 
session 發表，因此，筆者安排筆者博士班的學生進行 Oral presentation。由於主持與生
物醫學晶片設計相關的 special session，因此令筆者對生物醫學工程中的電路與系統設
計有近一步的認識，因此，讓筆者深深的了解到在生物醫學工程的領域中，若加入高度
可靠性的測試電路時，可讓生物醫學晶片達到高正確性。最後在 session 結束後，筆者
並與國外學者進行交流並討論論文研究內容，獲益良多。 
 
2009-4-29 
今天議程由早上八點半開始到中午十二點整結束。在今日的議程中共有六個 Oral 
presentation session，因此筆者在各個 Oral presentation session 的會場中來回穿梭，與各
國的 Author 進行研究交流，進一步討論著本日會議中的論文。然而讓筆者特別注意的
為”A HW/SW co-verification technique for field programmable gate array”。本篇論文讓筆
者了解對於 FPGA 電路系統的軟硬體設計以及測試所需要考量的相關問題，印象深刻。
另外，由於筆者本身也進行容錯設計之研究，因此今天的議程中筆者對於 ”Fault tolerant 
