TimeQuest Timing Analyzer report for decode_seg_test
Fri Nov 30 19:25:03 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'frequency_divider:u_clk_500|clkout'
 13. Hold: 'clk'
 14. Hold: 'frequency_divider:u_clk_500|clkout'
 15. Minimum Pulse Width: 'clk'
 16. Minimum Pulse Width: 'frequency_divider:u_clk_500|clkout'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; decode_seg_test                                    ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM1270T144C5                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; frequency_divider:u_clk_500|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequency_divider:u_clk_500|clkout } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Fmax Summary                                                             ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 116.39 MHz ; 116.39 MHz      ; clk                                ;      ;
; 240.96 MHz ; 240.96 MHz      ; frequency_divider:u_clk_500|clkout ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Setup Summary                                               ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -7.592 ; -188.866      ;
; frequency_divider:u_clk_500|clkout ; -3.150 ; -25.339       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Hold Summary                                                ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -2.297 ; -2.297        ;
; frequency_divider:u_clk_500|clkout ; 1.755  ; 0.000         ;
+------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------------------------------+
; Minimum Pulse Width Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -2.289 ; -2.289        ;
; frequency_divider:u_clk_500|clkout ; 0.234  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.592 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.259      ;
; -7.542 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.209      ;
; -7.448 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.115      ;
; -7.398 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.065      ;
; -7.378 ; frequency_divider:u_clk_500|cnt[14] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.045      ;
; -7.368 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.035      ;
; -7.329 ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.996      ;
; -7.328 ; frequency_divider:u_clk_500|cnt[14] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.995      ;
; -7.325 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.992      ;
; -7.323 ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.990      ;
; -7.300 ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.967      ;
; -7.279 ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.946      ;
; -7.273 ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.940      ;
; -7.250 ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.917      ;
; -7.228 ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.895      ;
; -7.224 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.891      ;
; -7.194 ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.861      ;
; -7.192 ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.859      ;
; -7.187 ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.854      ;
; -7.181 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.848      ;
; -7.178 ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.157 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.824      ;
; -7.154 ; frequency_divider:u_clk_500|cnt[14] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.821      ;
; -7.146 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|clkout  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.813      ;
; -7.144 ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.811      ;
; -7.142 ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.809      ;
; -7.137 ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.804      ;
; -7.134 ; frequency_divider:u_clk_500|cnt[15] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.801      ;
; -7.113 ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.780      ;
; -7.111 ; frequency_divider:u_clk_500|cnt[14] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.778      ;
; -7.105 ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.772      ;
; -7.102 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.769      ;
; -7.099 ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.766      ;
; -7.094 ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.761      ;
; -7.091 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.758      ;
; -7.084 ; frequency_divider:u_clk_500|cnt[15] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.751      ;
; -7.076 ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.743      ;
; -7.064 ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.731      ;
; -7.063 ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.730      ;
; -7.062 ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.729      ;
; -7.057 ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.724      ;
; -7.056 ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.723      ;
; -7.053 ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.720      ;
; -7.044 ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.711      ;
; -7.042 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.709      ;
; -7.033 ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.700      ;
; -7.031 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|clkout  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.698      ;
; -7.015 ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.682      ;
; -7.014 ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.681      ;
; -7.007 ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.674      ;
; -7.004 ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.671      ;
; -7.003 ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.670      ;
; -6.990 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.657      ;
; -6.987 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.654      ;
; -6.980 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.647      ;
; -6.977 ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.644      ;
; -6.976 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.643      ;
; -6.976 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.643      ;
; -6.970 ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.637      ;
; -6.968 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.635      ;
; -6.968 ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.635      ;
; -6.965 ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.632      ;
; -6.963 ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.630      ;
; -6.961 ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.628      ;
; -6.958 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.625      ;
; -6.943 ; frequency_divider:u_clk_500|cnt[8]  ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.610      ;
; -6.927 ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.594      ;
; -6.925 ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.592      ;
; -6.920 ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.587      ;
; -6.910 ; frequency_divider:u_clk_500|cnt[15] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.577      ;
; -6.893 ; frequency_divider:u_clk_500|cnt[8]  ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.560      ;
; -6.889 ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.556      ;
; -6.888 ; frequency_divider:u_clk_500|cnt[18] ; frequency_divider:u_clk_500|cnt[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.555      ;
; -6.888 ; frequency_divider:u_clk_500|cnt[14] ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.555      ;
; -6.875 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.542      ;
; -6.872 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.539      ;
; -6.870 ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.537      ;
; -6.867 ; frequency_divider:u_clk_500|cnt[15] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.534      ;
; -6.865 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.532      ;
; -6.862 ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.529      ;
; -6.857 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.524      ;
; -6.852 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.519      ;
; -6.846 ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.513      ;
; -6.840 ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.507      ;
; -6.839 ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.506      ;
; -6.838 ; frequency_divider:u_clk_500|cnt[18] ; frequency_divider:u_clk_500|cnt[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.505      ;
; -6.833 ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.500      ;
; -6.833 ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.500      ;
; -6.832 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.499      ;
; -6.829 ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.496      ;
; -6.827 ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.494      ;
; -6.824 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.491      ;
; -6.810 ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.477      ;
; -6.800 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.467      ;
; -6.797 ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.464      ;
; -6.791 ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.458      ;
; -6.790 ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.457      ;
; -6.789 ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|clkout  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.456      ;
; -6.787 ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.454      ;
; -6.786 ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.453      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'frequency_divider:u_clk_500|clkout'                                                                                                                                                                   ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -3.150 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.817      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.906 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.573      ;
; -2.427 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.094      ;
; -2.412 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 3.079      ;
; -1.776 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.443      ;
; -1.769 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.436      ;
; -1.627 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.294      ;
; -1.626 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.293      ;
; -1.624 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.291      ;
; -1.622 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.289      ;
; -1.616 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.283      ;
; -1.614 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.281      ;
; -1.610 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.277      ;
; -1.606 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.273      ;
; -1.600 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[0] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 1.000        ; 0.000      ; 2.267      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                    ;
+--------+-------------------------------------+-------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.297 ; frequency_divider:u_clk_500|clkout  ; frequency_divider:u_clk_500|clkout  ; frequency_divider:u_clk_500|clkout ; clk         ; 0.000        ; 3.819      ; 2.119      ;
; -1.797 ; frequency_divider:u_clk_500|clkout  ; frequency_divider:u_clk_500|clkout  ; frequency_divider:u_clk_500|clkout ; clk         ; -0.500       ; 3.819      ; 2.119      ;
; 2.825  ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 3.046      ;
; 3.649  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[1]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 3.870      ;
; 3.667  ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 3.888      ;
; 3.915  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.136      ;
; 4.073  ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.294      ;
; 4.343  ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[9]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.564      ;
; 4.426  ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[2]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.647      ;
; 4.466  ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.687      ;
; 4.475  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[1]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.696      ;
; 4.479  ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[3]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.700      ;
; 4.509  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[0]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.730      ;
; 4.509  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.730      ;
; 4.547  ; frequency_divider:u_clk_500|cnt[8]  ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.768      ;
; 4.613  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.834      ;
; 4.643  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[0]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.864      ;
; 4.646  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.867      ;
; 4.653  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[15] ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.874      ;
; 4.656  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.877      ;
; 4.688  ; frequency_divider:u_clk_500|cnt[27] ; frequency_divider:u_clk_500|cnt[27] ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.909      ;
; 4.703  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.924      ;
; 4.735  ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.956      ;
; 4.757  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[9]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.978      ;
; 4.761  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 4.982      ;
; 4.812  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|clkout  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.033      ;
; 4.815  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[3]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.036      ;
; 4.823  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[14] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.044      ;
; 4.838  ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.059      ;
; 4.856  ; frequency_divider:u_clk_500|cnt[25] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.077      ;
; 4.859  ; frequency_divider:u_clk_500|cnt[26] ; frequency_divider:u_clk_500|cnt[27] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.080      ;
; 4.876  ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[13] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.097      ;
; 4.886  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[24] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.107      ;
; 4.891  ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.112      ;
; 4.939  ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[3]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.160      ;
; 4.945  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[3]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.166      ;
; 4.953  ; frequency_divider:u_clk_500|cnt[20] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.174      ;
; 4.962  ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.183      ;
; 4.994  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.215      ;
; 5.020  ; frequency_divider:u_clk_500|cnt[7]  ; frequency_divider:u_clk_500|cnt[7]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.241      ;
; 5.025  ; frequency_divider:u_clk_500|cnt[10] ; frequency_divider:u_clk_500|cnt[10] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.246      ;
; 5.038  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[12] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.259      ;
; 5.054  ; frequency_divider:u_clk_500|cnt[21] ; frequency_divider:u_clk_500|cnt[21] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.275      ;
; 5.054  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[2]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.275      ;
; 5.065  ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.286      ;
; 5.093  ; frequency_divider:u_clk_500|cnt[23] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.314      ;
; 5.118  ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.339      ;
; 5.124  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.345      ;
; 5.162  ; frequency_divider:u_clk_500|cnt[22] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.383      ;
; 5.173  ; frequency_divider:u_clk_500|cnt[21] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.394      ;
; 5.184  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[2]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.405      ;
; 5.193  ; frequency_divider:u_clk_500|cnt[15] ; frequency_divider:u_clk_500|cnt[15] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.414      ;
; 5.234  ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.455      ;
; 5.237  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[0]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.458      ;
; 5.240  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.461      ;
; 5.247  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[15] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.468      ;
; 5.250  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.471      ;
; 5.255  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.476      ;
; 5.261  ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[17] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.482      ;
; 5.262  ; frequency_divider:u_clk_500|cnt[11] ; frequency_divider:u_clk_500|cnt[11] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.483      ;
; 5.280  ; frequency_divider:u_clk_500|cnt[22] ; frequency_divider:u_clk_500|cnt[22] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.501      ;
; 5.300  ; frequency_divider:u_clk_500|cnt[20] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.521      ;
; 5.341  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[0]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.562      ;
; 5.344  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.565      ;
; 5.351  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[15] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.572      ;
; 5.351  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[9]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.572      ;
; 5.354  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.575      ;
; 5.357  ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[7]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.578      ;
; 5.379  ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.600      ;
; 5.385  ; frequency_divider:u_clk_500|cnt[0]  ; frequency_divider:u_clk_500|cnt[6]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.606      ;
; 5.403  ; frequency_divider:u_clk_500|cnt[2]  ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.624      ;
; 5.406  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|clkout  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.627      ;
; 5.417  ; frequency_divider:u_clk_500|cnt[24] ; frequency_divider:u_clk_500|cnt[14] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.638      ;
; 5.424  ; frequency_divider:u_clk_500|cnt[5]  ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.645      ;
; 5.424  ; frequency_divider:u_clk_500|cnt[3]  ; frequency_divider:u_clk_500|cnt[5]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.645      ;
; 5.431  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[0]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.652      ;
; 5.441  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[15] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.662      ;
; 5.442  ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[10] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.663      ;
; 5.444  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.665      ;
; 5.447  ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[7]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.668      ;
; 5.455  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[9]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.676      ;
; 5.455  ; frequency_divider:u_clk_500|cnt[22] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.676      ;
; 5.460  ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[7]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.681      ;
; 5.468  ; frequency_divider:u_clk_500|cnt[19] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.689      ;
; 5.483  ; frequency_divider:u_clk_500|cnt[18] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.704      ;
; 5.510  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|clkout  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.731      ;
; 5.514  ; frequency_divider:u_clk_500|cnt[6]  ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.735      ;
; 5.519  ; frequency_divider:u_clk_500|cnt[19] ; frequency_divider:u_clk_500|cnt[19] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.740      ;
; 5.521  ; frequency_divider:u_clk_500|cnt[12] ; frequency_divider:u_clk_500|cnt[14] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.742      ;
; 5.527  ; frequency_divider:u_clk_500|cnt[4]  ; frequency_divider:u_clk_500|cnt[8]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.748      ;
; 5.536  ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.757      ;
; 5.538  ; frequency_divider:u_clk_500|cnt[8]  ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.759      ;
; 5.539  ; frequency_divider:u_clk_500|cnt[16] ; frequency_divider:u_clk_500|cnt[16] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.760      ;
; 5.545  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|cnt[9]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.766      ;
; 5.569  ; frequency_divider:u_clk_500|cnt[17] ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.790      ;
; 5.578  ; frequency_divider:u_clk_500|cnt[8]  ; frequency_divider:u_clk_500|cnt[4]  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.799      ;
; 5.600  ; frequency_divider:u_clk_500|cnt[1]  ; frequency_divider:u_clk_500|clkout  ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.821      ;
; 5.602  ; frequency_divider:u_clk_500|cnt[9]  ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.823      ;
; 5.609  ; frequency_divider:u_clk_500|cnt[18] ; frequency_divider:u_clk_500|cnt[18] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.830      ;
; 5.610  ; frequency_divider:u_clk_500|cnt[13] ; frequency_divider:u_clk_500|cnt[26] ; clk                                ; clk         ; 0.000        ; 0.000      ; 5.831      ;
+--------+-------------------------------------+-------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'frequency_divider:u_clk_500|clkout'                                                                                                                                                                   ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.755 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 1.976      ;
; 1.756 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 1.977      ;
; 1.758 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 1.979      ;
; 1.758 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 1.979      ;
; 2.046 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[0] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.267      ;
; 2.052 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.273      ;
; 2.056 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.277      ;
; 2.060 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.281      ;
; 2.062 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.283      ;
; 2.068 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.289      ;
; 2.070 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.291      ;
; 2.072 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.293      ;
; 2.073 ; decode_seg:u_decode_seg|cath_control[0] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.294      ;
; 2.215 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.436      ;
; 2.222 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 2.443      ;
; 2.858 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|cath_control[2] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.079      ;
; 2.862 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[3]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.083      ;
; 2.869 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.090      ;
; 2.873 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|cath_control[1] ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.094      ;
; 2.879 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[1]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.100      ;
; 2.880 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.101      ;
; 2.882 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[2]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.103      ;
; 2.882 ; decode_seg:u_decode_seg|cath_control[2] ; decode_seg:u_decode_seg|digit_cath[0]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.103      ;
; 3.352 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[5]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.573      ;
; 3.352 ; decode_seg:u_decode_seg|cath_control[1] ; decode_seg:u_decode_seg|digit_cath[4]   ; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 0.000        ; 0.000      ; 3.573      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|clkout  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|clkout  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[24] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[24] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[25] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[25] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[26] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[26] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[27] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[27] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; frequency_divider:u_clk_500|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|clkout|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|clkout|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[20]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[20]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[21]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[21]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[22]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[22]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[23]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[23]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[24]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[24]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[25]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_clk_500|cnt[25]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_clk_500|cnt[26]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'frequency_divider:u_clk_500|clkout'                                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|cath_control[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[0]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[0]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[1]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[1]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[2]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[2]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[3]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[3]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[4]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[4]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[5]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; decode_seg:u_decode_seg|digit_cath[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_clk_500|clkout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_clk_500|clkout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|cath_control[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[0]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[0]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[1]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[1]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[2]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[2]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[3]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[3]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[4]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[4]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[5]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u_clk_500|clkout ; Rise       ; u_decode_seg|digit_cath[5]|clk          ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; rst       ; frequency_divider:u_clk_500|clkout ; -1.661 ; -1.661 ; Rise       ; frequency_divider:u_clk_500|clkout ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; rst       ; frequency_divider:u_clk_500|clkout ; 2.226 ; 2.226 ; Rise       ; frequency_divider:u_clk_500|clkout ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                   ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; digit_cath[*]  ; frequency_divider:u_clk_500|clkout ; 10.628 ; 10.628 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[0] ; frequency_divider:u_clk_500|clkout ; 10.317 ; 10.317 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[1] ; frequency_divider:u_clk_500|clkout ; 9.773  ; 9.773  ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[2] ; frequency_divider:u_clk_500|clkout ; 10.608 ; 10.608 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[3] ; frequency_divider:u_clk_500|clkout ; 10.440 ; 10.440 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[4] ; frequency_divider:u_clk_500|clkout ; 9.127  ; 9.127  ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[5] ; frequency_divider:u_clk_500|clkout ; 10.628 ; 10.628 ; Rise       ; frequency_divider:u_clk_500|clkout ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; digit_cath[*]  ; frequency_divider:u_clk_500|clkout ; 9.127  ; 9.127  ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[0] ; frequency_divider:u_clk_500|clkout ; 10.317 ; 10.317 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[1] ; frequency_divider:u_clk_500|clkout ; 9.773  ; 9.773  ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[2] ; frequency_divider:u_clk_500|clkout ; 10.608 ; 10.608 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[3] ; frequency_divider:u_clk_500|clkout ; 10.440 ; 10.440 ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[4] ; frequency_divider:u_clk_500|clkout ; 9.127  ; 9.127  ; Rise       ; frequency_divider:u_clk_500|clkout ;
;  digit_cath[5] ; frequency_divider:u_clk_500|clkout ; 10.628 ; 10.628 ; Rise       ; frequency_divider:u_clk_500|clkout ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 938      ; 0        ; 0        ; 0        ;
; frequency_divider:u_clk_500|clkout ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 35       ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 938      ; 0        ; 0        ; 0        ;
; frequency_divider:u_clk_500|clkout ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:u_clk_500|clkout ; frequency_divider:u_clk_500|clkout ; 35       ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Fri Nov 30 19:25:01 2018
Info: Command: quartus_sta decode_seg_test -c decode_seg_test
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'decode_seg_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name frequency_divider:u_clk_500|clkout frequency_divider:u_clk_500|clkout
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.592            -188.866 clk 
    Info (332119):    -3.150             -25.339 frequency_divider:u_clk_500|clkout 
Info (332146): Worst-case hold slack is -2.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.297              -2.297 clk 
    Info (332119):     1.755               0.000 frequency_divider:u_clk_500|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.234               0.000 frequency_divider:u_clk_500|clkout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4808 megabytes
    Info: Processing ended: Fri Nov 30 19:25:03 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


