<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>TLB、PCID与ASID的故事 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="TLB、PCID与ASID的故事" />
<meta property="og:description" content="TLB、PCID与ASID的故事 最近学习过程中了解到TLB和PCID、ASID等概念，突然发现自己将TLB与Cache的概念容易搞混。于是深入了解这几个名词和关系，本周做一些总结。本文的各部分内容分布如下：
TLB的引入TLB与CachePCID和ASID的引入与作用 一、TLB的引入 1.1 二级页表的地址访问 让我们想象这样的应用场景：CPU执行指令时，直接访问的是虚拟地址，若想获取到内存的真实数据时，需要先将虚拟地址转化为物理地址，然后由CPU访问物理地址指向的内存空间，读取内存数据。
上述过程中，虚拟地址到物理地址的转化过程是有较大的性能消耗的。我们以二级页表为例分析地址转换过程中对内存的访问。接下来我们分析地址转化过程中涉及到的组件以及访问内存的次数：
内存：存放大量的页目录表、页表
MMU：利用硬件实现虚拟地址到物理地址的转换。完成以下四步，不需要编写指令指示MMU去做。（前提是操作系统要维护页表项的正确性，每次分配内存时填写相应的页表项，每次释放内存时清除相应的页表项，在必要的时候分配或释放整个页表）
取出保存在TTB寄存器(translation table base register)的第一级页表(translation table)的基地址，这个基地址指的是PA，也就是说页表是直接按照这个地址保存在物理内存中的。以TTB中的内容为基地址，以VA[31:20]为索引值在一级页表中查找出一项，该页表项中保存着第二级页表(coarse page table)的基地址，这同样是物理地址，也就是说第二级页表也是直接按这个地址存储在物理内存中的。以VA[19:12]为索引值在第二级页表中查出一项，这个表项中就保存着物理页面的基地址。有了物理页面的基地址之后，加上VA[11:0]这个偏移量(2^12=4KB)就可以取出相应地址上的数据。 这四步被称作Translation Table Walk。这个过程中访问内存中一级页面、内存中二级页面、物理页面，一次寻址其实是三次访问物理内存。这里提供一个快速计算内存访问次数的方法：
多级页表的访问次数(假设无快表)：N级页表访问一个逻辑地址需要N&#43;1次内存访问。 1.2 TLB的引入 由1.1可知，多级页表的访问需要较大的开销。TLB（translation lookaside buffer，又称转换后援缓冲器、转换旁路缓冲区、快表）的引入可以减少多级页表对内存的访问。对TLB的介绍如下：
TLB是关联的快速内存。TLB条目由两部分组成：键（标签）和值。当关联内存根据给定值查找时，它会同时与所有键进行比较。TLB是MMU中的一块高速缓存，其中存储了当前最可能被访问到的页表项，其内容是部分页表项的一个副本。只有在TLB无法完成地址翻译任务时，才会到内存中查询页表，执行Translation Table Walk，这样就减少了页表查询导致的处理器性能下降。 1.3 TLB机制下的地址访问 在引入TLB之后，TLB和页表共同提供地址映射资源。此时，CPU访问虚拟地址的硬件操作顺序如下（可参考下图）：
CPU内核发出虚拟地址请求读数据，TLB(translation lookaside buffer)接收到该地址。 如果TLB里缓存了当前虚拟地址的页表项就不必做translation table walk了。如果TLB中没有缓存，就去物理内存中读出页表项保存在TLB中。将页号和帧号增加到TLB中。 如果TLB中的条目已满，那么操作系统会选择一个来替换。 页表项中不仅保存着物理页面的基地址，还保存着权限和是否允许cache的标志。MMU首先检查权限位，如果没有访问权限，就引发一个异常给CPU内核。然后检查是否允许cache。 如果允许cache就启动cache和CPU内核互操作，则以虚拟地址为索引到cache中查找是否缓存了要读取的数据。 如果cache中已经缓存了该数据（称为cache hit）则直接返回给CPU内核。如果cache中没有缓存该数据（称为cache miss），则发出PA从物理内存中读取数据并缓存到cache中，同时返回给CPU内核。但cache并不是只去CPU内核所需要的数据，而是把相邻的数据都去上来缓存，这称为一个cache line。 如果不允许cache，那直接发出PA从物理内存中读取数据到CPU内核。 二、TLB与CPU Cache 2.1 CPU Cache相关 CPU Cache的引入是为了缩小CPU和RAM之间的速度不匹配，高速缓存单元插在分页单元和主内存之间（可参考1.3图或2.1图，由于Cache的位置不一定，因此两图都可作为参考），它包含一个硬件高速缓存内存和一个高速缓存控制器。高速缓存内存存放内存中真正的行。高速缓存控制器存放一个表项数组，每个表项对应高速缓存内存中的一个行。
2.2 TLB与Cache的比较 阅读几篇文章之后，本人对CPU Cache和TLB进行以下比较。实际上，TLB也可以认为是页表的Cache。
三、ASID与PCID的引入与作用 由于TLB保存的是进程的一部分页表，操作系统中存在多个进程，每个进程都由自己虚拟地址空间。那么在进程切换的时候，TLB中存放的到底是切换之前的进程页表？还是切换之后的进程页表？为了避免冲突，操作系统在进程切换的时候会进行TLB刷新。下述内容是与TLB刷新有关的问题。
3.1 Global TLB和non-global TLB 现代OS都将地址空间分为内核空间和用户空间。内核空间ring 0访问，用户空间ring 3访问。内核空间内容基本各个进程（包括内核线程）都差不多，内核地址空间是一样的，因此对于这部分地址翻译，无论进程如何切换，内核地址空间转换到物理地址的关系是永远不变的，在进程的时候，不需要清掉。对于用户空间，各个进程的内容都不太一样，保留只会造成混乱，需要清掉。
在这种思路引导下，CPU在加载CR3的时候，只会清掉不带Global标志的用户空间页表TLB，而不会动带有global标志的内核页表项。一个新的进程会开始一个半新的TLB，效能提高不少。
3.2 ASID 类似于Global TLB和non-global TLB的思想。有的TLB在每个TLB条目中还保存地址空间标识码（address-space identifier，ASID）。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/58357545c44f45ae1a35df22e9172408/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2019-11-17T11:51:33+08:00" />
<meta property="article:modified_time" content="2019-11-17T11:51:33+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">TLB、PCID与ASID的故事</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="TLBPCIDASID_0"></a>TLB、PCID与ASID的故事</h2> 
<p>最近学习过程中了解到TLB和PCID、ASID等概念，突然发现自己将TLB与Cache的概念容易搞混。于是深入了解这几个名词和关系，本周做一些总结。本文的各部分内容分布如下：</p> 
<ol><li>TLB的引入</li><li>TLB与Cache</li><li>PCID和ASID的引入与作用</li></ol> 
<h4><a id="TLB_8"></a>一、TLB的引入</h4> 
<h5><a id="11__10"></a>1.1 二级页表的地址访问</h5> 
<p>让我们想象这样的应用场景：CPU执行指令时，直接访问的是虚拟地址，若想获取到内存的真实数据时，需要先将虚拟地址转化为物理地址，然后由CPU访问物理地址指向的内存空间，读取内存数据。</p> 
<p>上述过程中，虚拟地址到物理地址的转化过程是有较大的性能消耗的。我们以二级页表为例分析地址转换过程中对内存的访问。接下来我们分析地址转化过程中涉及到的组件以及访问内存的次数：</p> 
<div align="center"> 
 <img src="https://images2.imgbox.com/a9/92/aI3JJW35_o.png" height="" width="70%" alt=""> 
</div> 
<ul><li> <p>内存：存放大量的页目录表、页表</p> </li><li> <p>MMU：利用硬件实现虚拟地址到物理地址的转换。完成以下四步，不需要编写指令指示MMU去做。（前提是操作系统要维护页表项的正确性，每次分配内存时填写相应的页表项，每次释放内存时清除相应的页表项，在必要的时候分配或释放整个页表）</p> 
  <ul><li>取出保存在TTB寄存器(translation table base register)的第一级页表(translation table)的基地址，这个基地址指的是PA，也就是说页表是直接按照这个地址保存在物理内存中的。</li><li>以TTB中的内容为基地址，以VA[31:20]为索引值在一级页表中查找出一项，该页表项中保存着第二级页表(coarse page table)的基地址，这同样是物理地址，也就是说第二级页表也是直接按这个地址存储在物理内存中的。</li><li>以VA[19:12]为索引值在第二级页表中查出一项，这个表项中就保存着物理页面的基地址。</li><li>有了物理页面的基地址之后，加上VA[11:0]这个偏移量(2^12=4KB)就可以取出相应地址上的数据。</li></ul> <p>这四步被称作Translation Table Walk。这个过程中访问内存中一级页面、内存中二级页面、物理页面，一次寻址其实是三次访问物理内存。这里提供一个快速计算内存访问次数的方法：</p> </li></ul> 
<pre><code>多级页表的访问次数(假设无快表)：N级页表访问一个逻辑地址需要N+1次内存访问。
</code></pre> 
<h5><a id="12_TLB_36"></a>1.2 TLB的引入</h5> 
<p>由1.1可知，多级页表的访问需要较大的开销。TLB（translation lookaside buffer，又称转换后援缓冲器、转换旁路缓冲区、快表）的引入可以减少多级页表对内存的访问。对TLB的介绍如下：</p> 
<ul><li>TLB是关联的快速内存。TLB条目由两部分组成：键（标签）和值。当关联内存根据给定值查找时，它会同时与所有键进行比较。</li><li>TLB是MMU中的一块高速缓存，其中存储了当前最可能被访问到的页表项，其内容是部分页表项的一个副本。只有在TLB无法完成地址翻译任务时，才会到内存中查询页表，执行Translation Table Walk，这样就减少了页表查询导致的处理器性能下降。</li></ul> 
<h5><a id="13_TLB_45"></a>1.3 TLB机制下的地址访问</h5> 
<p>在引入TLB之后，TLB和页表共同提供地址映射资源。此时，CPU访问虚拟地址的硬件操作顺序如下（可参考下图）：</p> 
<ul><li>CPU内核发出虚拟地址请求读数据，TLB(translation lookaside buffer)接收到该地址。 
  <ul><li>如果TLB里缓存了当前虚拟地址的页表项就不必做translation table walk了。</li><li>如果TLB中没有缓存，就去物理内存中读出页表项保存在TLB中。将页号和帧号增加到TLB中。 
    <ul><li>如果TLB中的条目已满，那么操作系统会选择一个来替换。</li></ul> </li></ul> </li><li>页表项中不仅保存着物理页面的基地址，还保存着权限和是否允许cache的标志。MMU首先检查权限位，如果没有访问权限，就引发一个异常给CPU内核。然后检查是否允许cache。 
  <ul><li>如果允许cache就启动cache和CPU内核互操作，则以虚拟地址为索引到cache中查找是否缓存了要读取的数据。 
    <ul><li>如果cache中已经缓存了该数据（称为cache hit）则直接返回给CPU内核。</li><li>如果cache中没有缓存该数据（称为cache miss），则发出PA从物理内存中读取数据并缓存到cache中，同时返回给CPU内核。但cache并不是只去CPU内核所需要的数据，而是把相邻的数据都去上来缓存，这称为一个cache line。</li></ul> </li><li>如果不允许cache，那直接发出PA从物理内存中读取数据到CPU内核。</li></ul> </li></ul> 
<div align="center"> 
 <img src="https://images2.imgbox.com/99/92/g6dXTP3f_o.png" height="" width="70%" alt=""> 
</div> 
<h4><a id="TLBCPU_Cache_66"></a>二、TLB与CPU Cache</h4> 
<h5><a id="21_CPU_Cache_67"></a>2.1 CPU Cache相关</h5> 
<p>CPU Cache的引入是为了缩小CPU和RAM之间的速度不匹配，高速缓存单元插在分页单元和主内存之间（可参考1.3图或2.1图，由于Cache的位置不一定，因此两图都可作为参考），它包含一个硬件高速缓存内存和一个高速缓存控制器。高速缓存内存存放内存中真正的行。高速缓存控制器存放一个表项数组，每个表项对应高速缓存内存中的一个行。</p> 
<div align="center"> 
 <img src="https://images2.imgbox.com/4e/03/H19uaV5G_o.png" height="" width="70%" alt=""> 
</div> 
<h5><a id="22_TLBCache_73"></a>2.2 TLB与Cache的比较</h5> 
<p>阅读几篇文章之后，本人对CPU Cache和TLB进行以下比较。实际上，TLB也可以认为是页表的Cache。<br> <img src="https://images2.imgbox.com/88/1f/KEPUVB5E_o.png" alt="在这里插入图片描述"></p> 
<h4><a id="ASIDPCID_82"></a>三、ASID与PCID的引入与作用</h4> 
<p>由于TLB保存的是进程的一部分页表，操作系统中存在多个进程，每个进程都由自己虚拟地址空间。那么在进程切换的时候，TLB中存放的到底是切换之前的进程页表？还是切换之后的进程页表？为了避免冲突，操作系统在进程切换的时候会进行TLB刷新。下述内容是与TLB刷新有关的问题。</p> 
<h5><a id="31_Global_TLBnonglobal_TLB_86"></a>3.1 Global TLB和non-global TLB</h5> 
<p>现代OS都将地址空间分为内核空间和用户空间。内核空间ring 0访问，用户空间ring 3访问。内核空间内容基本各个进程（包括内核线程）都差不多，内核地址空间是一样的，因此对于这部分地址翻译，无论进程如何切换，内核地址空间转换到物理地址的关系是永远不变的，在进程的时候，不需要清掉。对于用户空间，各个进程的内容都不太一样，保留只会造成混乱，需要清掉。</p> 
<p>在这种思路引导下，CPU在加载CR3的时候，只会清掉不带Global标志的用户空间页表TLB，而不会动带有global标志的内核页表项。一个新的进程会开始一个半新的TLB，效能提高不少。</p> 
<h5><a id="32_ASID_92"></a>3.2 ASID</h5> 
<p>类似于Global TLB和non-global TLB的思想。有的TLB在每个TLB条目中还保存地址空间标识码（address-space identifier，ASID）。</p> 
<p>ASID可用来唯一标识进程，并为进程提供地址空间保护。当TLB试图解析虚拟页号时，它确保当前运行进程的ASID与虚拟页相关的ASID相匹配。如果不匹配，那么就作为TLB失效。</p> 
<p>除了提供地址空间保护外，ASID允许TLB同时包含多个进程的条目。如果TLB不支持独立的ASID，每次选择一个页表时（例如，上下文切换时），TLB就必须被冲刷（flushed）或删除，以确保下一个进程不会使用错误的地址转换。</p> 
<h5><a id="33_PCID_100"></a>3.3 PCID</h5> 
<p>PCID的功能和ASID类似。ASID主要在ARM。</p> 
<p>PCID（进程上下文标识符）是在Westmere架构引入的新特性。简单来说，在此之前，TLB是单纯的VA到PA的转换表，进程1和进程2的VA对应的PA不同，不能放在一起。加上PCID后，转换变成”VA和进程上下文ID“到PA的转换表，放在一起完全没有问题了。这样进程1和进程2的页表可以和谐的在TLB中共处。</p> 
<h4><a id="_108"></a>四、参考文章和问题</h4> 
<p>参考文章：</p> 
<p><a href="https://www.cnblogs.com/alantu2018/p/9000777.html" rel="nofollow">TLB的作用及工作过程</a></p> 
<p><a href="https://zhuanlan.zhihu.com/p/32718446?edition=yidianzixun&amp;utm_source=yidianzixun&amp;yidian_docid=0I4sei8y" rel="nofollow">什么是TLB和PCID？为什么要有PCID？为什么Linux现在才开始使用它？</a></p> 
<p><a href="https://blog.csdn.net/u013007900/article/details/50189873">操作系统概念（第八章） 内存管理（二）</a></p> 
<p><a href="https://groups.google.com/forum/m/#!topic/mechanical-sympathy/L9mHTbeQLNU" rel="nofollow">PCID is now a critical performance/security feature on x86</a></p> 
<p><a href="https://www.geeksforgeeks.org/whats-difference-between-cpu-cache-and-tlb/" rel="nofollow">What’s difference between CPU Cache and TLB?</a></p> 
<p><a href="https://www.jianshu.com/p/51c2286a6268" rel="nofollow">两级页表</a></p> 
<p>问题：</p> 
<p>CR3和TTB的关系？TTB基址？</p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/ea1e22d490fda2661689823464e770ec/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">qt报错</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/d73d7864df4bc1870d16cbccdf3d338a/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">python--查看函数帮助文档及快捷键使用</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>