<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:36.1436</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2011.01.12</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7030907</applicationNumber><claimCount>4</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.10.10</openDate><openNumber>10-2025-0144488</openNumber><originalApplicationDate>2011.01.12</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7002184</originalApplicationNumber><originalExaminationRequestDate>2025.09.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.16</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/133</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247002184</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 소형화된 트랜지스터에서, 게이트 절연층은 그 두께가 감소되어야 하지만, 게이트 절연층이 산화 실리콘막의 단층인 경우에, 게이트 절연층을 얇게 하는 것에는 터널링 전류, 즉 게이트 리크 전류의 증가로 인해 물리적 제한이 생긴다. 게이트 절연층용으로 비유전율이 10보다 큰 하이-k 막을 사용하여, 소형화된 트랜지스터의 게이트 리크 전류가 감소된다. 산화물 반도체층과 접하는 제2 절연층의 것보다 비유전율이 큰 제1 절연층으로서 하이-k 막을 사용하여, 게이트 절연층의 두께는 산화 실리콘막으로 환산한 게이트 절연층의 두께보다 얇게 될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2011.08.11</internationOpenDate><internationOpenNumber>WO2011096271</internationOpenNumber><internationalApplicationDate>2011.01.12</internationalApplicationDate><internationalApplicationNumber>PCT/JP2011/050792</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고,상기 제1 트랜지스터의 게이트 전극과, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽과, 상기 용량 소자의 한쪽 전극이 전기적으로 접속되고,상기 반도체 장치는,상기 제1 트랜지스터의 채널 형성 영역과, 불순물 영역을 포함하는 실리콘층과, 상기 제1 트랜지스터의 상기 채널 형성 영역의 상방에 위치하는 영역을 포함하고, 또한 상기 제1 트랜지스터의 상기 게이트 전극으로서의 기능을 갖는 제1 도전층과,상기 제1 도전층의 측면과 접하는 영역을 포함하는 제1 절연층과,상기 제1 절연층의 상방에 위치하는 영역과, 상기 제1 도전층의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽으로서의 기능과, 상기 용량 소자의 상기 한쪽 전극으로서의 기능을 갖는 제2 도전층과,상기 제1 트랜지스터의 상기 불순물 영역과 항상 도통하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서의 기능을 갖는 제3 도전층과,상기 제2 도전층과 중첩되는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제4 도전층과,상기 제1 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층과,상기 제2 도전층의 상면과 접하는 영역을 포함하는 제2 절연층과,상기 제2 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 산화물 반도체층의 상방에 위치하는 영역을 포함하는 제3 절연층과,상기 제3 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제5 도전층과,상기 제4 도전층의 상면과 접하는 영역을 포함하고, 또한 상기 제5 도전층의 상면과 접하는 영역을 포함하는 제4 절연층을 포함하고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제4 도전층 중, 상기 제2 절연층과 중첩되지 않는 영역은, 상기 제3 절연층을 개재하여 상기 제2 도전층과 중첩되고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제5 도전층은, 상기 제2 절연층과 중첩되는 영역을 포함하고, 또한 상기 제3 절연층과 중첩되는 영역을 포함하고,상기 제2 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제3 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제4 도전층과 상기 제5 도전층은, 동일한 재료를 포함하고,상기 제1 트랜지스터의 상기 채널 형성 영역은, 상기 제5 도전층과 중첩되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고,상기 제1 트랜지스터의 게이트 전극과, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽과, 상기 용량 소자의 한쪽 전극이 전기적으로 접속되고,상기 반도체 장치는,상기 제1 트랜지스터의 채널 형성 영역과, 불순물 영역을 포함하는 실리콘층과, 상기 제1 트랜지스터의 상기 채널 형성 영역의 상방에 위치하는 영역을 포함하고, 또한 상기 제1 트랜지스터의 상기 게이트 전극으로서의 기능을 갖는 제1 도전층과,상기 제1 도전층의 측면과 접하는 영역을 포함하는 제1 절연층과,상기 제1 절연층의 상방에 위치하는 영역과, 상기 제1 도전층의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽으로서의 기능과, 상기 용량 소자의 상기 한쪽 전극으로서의 기능을 갖는 제2 도전층과,상기 제1 트랜지스터의 상기 불순물 영역과 항상 도통하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서의 기능을 갖는 제3 도전층과,상기 제2 도전층과 중첩되는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제4 도전층과,상기 제1 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층과,상기 제2 도전층의 상면과 접하는 영역을 포함하는 제2 절연층과,상기 제2 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 산화물 반도체층의 상방에 위치하는 영역을 포함하는 제3 절연층과,상기 제3 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제5 도전층과,상기 제4 도전층의 상면과 접하는 영역을 포함하고, 또한 상기 제5 도전층의 상면과 접하는 영역을 포함하는 제4 절연층을 포함하고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제4 도전층 중, 상기 제2 절연층과 중첩되지 않는 영역은, 상기 제3 절연층을 개재하여 상기 제2 도전층과 중첩되고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제5 도전층은, 상기 제2 절연층과 중첩되는 영역을 포함하고, 또한 상기 제3 절연층과 중첩되는 영역을 포함하고,상기 제2 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제3 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제4 도전층과 상기 제5 도전층은, 동일한 재료를 포함하고,상기 제1 트랜지스터의 상기 채널 형성 영역은, 상기 제5 도전층과 중첩되지 않고,상기 제4 도전층은, 상기 제1 도전층과 중첩되는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고,상기 제1 트랜지스터의 게이트 전극과, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽과, 상기 용량 소자의 한쪽 전극이 전기적으로 접속되고,상기 반도체 장치는,상기 제1 트랜지스터의 채널 형성 영역과, 불순물 영역을 포함하는 실리콘층과, 상기 제1 트랜지스터의 상기 채널 형성 영역의 상방에 위치하는 영역을 포함하고, 또한 상기 제1 트랜지스터의 상기 게이트 전극으로서의 기능을 갖는 제1 도전층과,상기 제1 도전층의 측면과 접하는 영역을 포함하는 제1 절연층과,상기 제1 절연층의 상방에 위치하는 영역과, 상기 제1 도전층의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽으로서의 기능과, 상기 용량 소자의 상기 한쪽 전극으로서의 기능을 갖는 제2 도전층과,상기 제1 트랜지스터의 상기 불순물 영역과 항상 도통하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서의 기능을 갖는 제3 도전층과,상기 제2 도전층과 중첩되는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제4 도전층과,상기 제1 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층과,상기 제2 도전층의 상면과 접하는 영역을 포함하는 제2 절연층과,상기 제2 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 산화물 반도체층의 상방에 위치하는 영역을 포함하는 제3 절연층과,상기 제3 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제5 도전층과,상기 제4 도전층의 상면과 접하는 영역을 포함하고, 또한 상기 제5 도전층의 상면과 접하는 영역을 포함하는 제4 절연층을 포함하고,상기 산화물 반도체층은, In-O계 산화물 반도체를 포함하고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제4 도전층 중, 상기 제2 절연층과 중첩되지 않는 영역은, 상기 제3 절연층을 개재하여 상기 제2 도전층과 중첩되고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제5 도전층은, 상기 제2 절연층과 중첩되는 영역을 포함하고, 또한 상기 제3 절연층과 중첩되는 영역을 포함하고,상기 제2 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제3 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제4 도전층과 상기 제5 도전층은, 동일한 재료를 포함하고,상기 제1 트랜지스터의 상기 채널 형성 영역은, 상기 제5 도전층과 중첩되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고,상기 제1 트랜지스터의 게이트 전극과, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽과, 상기 용량 소자의 한쪽 전극이 전기적으로 접속되고,상기 반도체 장치는,상기 제1 트랜지스터의 채널 형성 영역과, 불순물 영역을 포함하는 실리콘층과,상기 제1 트랜지스터의 상기 채널 형성 영역의 상방에 위치하는 영역을 포함하고, 또한 상기 제1 트랜지스터의 상기 게이트 전극으로서의 기능을 갖는 제1 도전층과,상기 제1 도전층의 측면과 접하는 영역을 포함하는 제1 절연층과,상기 제1 절연층의 상방에 위치하는 영역과, 상기 제1 도전층의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽으로서의 기능과, 상기 용량 소자의 상기 한쪽 전극으로서의 기능을 갖는 제2 도전층과,상기 제1 트랜지스터의 상기 불순물 영역과 항상 도통하고, 또한 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서의 기능을 갖는 제3 도전층과,상기 제2 도전층과 중첩되는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제4 도전층과,상기 제1 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층과,상기 제2 도전층의 상면과 접하는 영역을 포함하는 제2 절연층과,상기 제2 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 산화물 반도체층의 상방에 위치하는 영역을 포함하는 제3 절연층과,상기 제3 절연층의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제5 도전층과,상기 제4 도전층의 상면과 접하는 영역을 포함하고, 또한 상기 제5 도전층의 상면과 접하는 영역을 포함하는 제4 절연층을 포함하고,상기 산화물 반도체층은, In-O계 산화물 반도체를 포함하고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제4 도전층 중, 상기 제2 절연층과 중첩되지 않는 영역은, 상기 제3 절연층을 개재하여 상기 제2 도전층과 중첩되고,상기 제2 트랜지스터의 채널 길이 방향의 단면에서 보았을 때, 상기 제5 도전층은, 상기 제2 절연층과 중첩되는 영역을 포함하고, 또한 상기 제3 절연층과 중첩되는 영역을 포함하고,상기 제2 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제3 도전층은, 상기 산화물 반도체층과 접하는 영역을 포함하고,상기 제4 도전층과 상기 제5 도전층은, 동일한 재료를 포함하고,상기 제1 트랜지스터의 상기 채널 형성 영역은, 상기 제5 도전층과 중첩되지 않고,상기 제4 도전층은, 상기 제1 도전층과 중첩되는 영역을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>ENDO, Yuta</engName><name>엔도 유따</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SAITO, Takayuki</engName><name>사이또 다까유끼</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자끼 슌뻬이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990002028</code><country>대한민국</country><engName>LEE, JUNG HEE</engName><name>이중희</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980004828</code><country>대한민국</country><engName>CHANG, Soo Kil</engName><name>장수길</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2010.02.05</priorityApplicationDate><priorityApplicationNumber>JP-P-2010-024860</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.09.16</receiptDate><receiptNumber>1-1-2025-1060760-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257030907.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933104015e29aa5af8fad863a592e2ba2395fbc31854404496c423a0c14cceda3c034b615e1a3479417c70cfe82f95255f40e011b7baf5dc67</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf103729edc42411609948871101fce82fb8a028791897a9339144e87405a3128299671fda24bd9a43b9b3822264225707a81c8e133df24d15</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>