# sv-uvm-labs
這份專案透過System Verilog實作了簡單的硬體，並透過UVM的架構來搭建驗證環境
## adder
https://edaplayground.com/x/Px73
