Timing Analyzer report for 19_PD_VHDL
Thu Apr 11 11:17:21 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 22. Slow 1200mV 85C Model Removal: 'clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Removal: 'clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 49. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 55. Fast 1200mV 0C Model Removal: 'clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processors 3-4         ;   1.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Thu Apr 11 11:17:20 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 28.48 MHz  ; 28.48 MHz       ; clk                                    ;      ;
; 259.94 MHz ; 259.94 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -34.117 ; -1302.685     ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.847  ; -9.762        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -1.957  ; -16.583       ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.433 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.453 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.032 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.332 ; -388.704      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.815 ; -4.890        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 1.075 ; 0.000         ;
; clk                                    ; 1.483 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -524.937      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.332  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                              ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -34.117 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.574     ;
; -33.921 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.378     ;
; -33.772 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.229     ;
; -33.748 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.205     ;
; -33.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.141     ;
; -33.552 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.009     ;
; -33.548 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.456      ; 35.005     ;
; -33.488 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.456      ; 34.945     ;
; -33.403 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.456      ; 34.860     ;
; -33.339 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.456      ; 34.796     ;
; -33.179 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.456      ; 34.636     ;
; -33.115 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.456      ; 34.572     ;
; -31.933 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.455      ; 33.389     ;
; -31.737 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 33.193     ;
; -31.588 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 33.044     ;
; -31.364 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 32.820     ;
; -29.788 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.455      ; 31.244     ;
; -29.592 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 31.048     ;
; -29.443 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 30.899     ;
; -29.219 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 30.675     ;
; -26.583 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.455      ; 28.039     ;
; -26.387 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.455      ; 27.843     ;
; -26.238 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.455      ; 27.694     ;
; -26.014 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.455      ; 27.470     ;
; -23.696 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 24.678     ;
; -23.500 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 24.482     ;
; -23.351 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 24.333     ;
; -23.127 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 24.109     ;
; -13.738 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.683     ;
; -13.737 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.682     ;
; -13.587 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 14.531     ;
; -13.369 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.314     ;
; -13.368 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.313     ;
; -13.305 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.250     ;
; -13.304 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 14.249     ;
; -13.218 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 14.162     ;
; -13.154 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 14.098     ;
; -11.554 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 12.498     ;
; -11.553 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 12.497     ;
; -11.403 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 12.346     ;
; -9.409  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 10.353     ;
; -9.408  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 10.352     ;
; -9.258  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 10.201     ;
; -6.589  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 7.449      ;
; -6.338  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 7.198      ;
; -6.314  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 7.174      ;
; -6.204  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 7.148      ;
; -6.203  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 7.147      ;
; -6.158  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 7.018      ;
; -6.112  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.525      ;
; -6.053  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 6.996      ;
; -5.929  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.342      ;
; -5.889  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 6.302      ;
; -5.883  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.296      ;
; -5.822  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.235      ;
; -5.746  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.159      ;
; -5.706  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 6.119      ;
; -5.666  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 6.526      ;
; -5.660  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 6.073      ;
; -5.605  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.101     ; 6.505      ;
; -5.599  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 6.012      ;
; -5.595  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 6.008      ;
; -5.555  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.141     ; 6.415      ;
; -5.523  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 5.936      ;
; -5.465  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.588     ; 5.878      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.374  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.787      ;
; -5.372  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 5.785      ;
; -5.354  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.101     ; 6.254      ;
; -5.353  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.141     ; 6.213      ;
; -5.330  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.101     ; 6.230      ;
; -5.324  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.588     ; 5.737      ;
; -5.321  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.141     ; 6.181      ;
; -5.306  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.719      ;
; -5.306  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.719      ;
; -5.280  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.141     ; 6.140      ;
; -5.274  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.588     ; 5.687      ;
; -5.242  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.588     ; 5.655      ;
; -5.238  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.141     ; 6.098      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.604      ;
; -5.189  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.588     ; 5.602      ;
; -5.174  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.101     ; 6.074      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.145  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.588     ; 5.558      ;
; -5.142  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.141     ; 6.002      ;
; -5.141  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.588     ; 5.554      ;
; -5.138  ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]                      ; clk          ; clk         ; 1.000        ; -0.068     ; 6.071      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.847 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.767      ;
; -2.456 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.376      ;
; -2.330 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.250      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.383 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.303      ;
; -1.172 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.591      ;
; -1.102 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.022      ;
; -1.060 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.479      ;
; -0.986 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.906      ;
; -0.941 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.861      ;
; -0.941 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.861      ;
; -0.933 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.352      ;
; -0.913 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.332      ;
; -0.847 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.266      ;
; -0.833 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.252      ;
; -0.778 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.197      ;
; -0.709 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.629      ;
; -0.704 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.624      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.637 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.056      ;
; -0.598 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.518      ;
; -0.584 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.428      ; 3.003      ;
; -0.582 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.502      ;
; -0.499 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.419      ;
; -0.457 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.377      ;
; -0.362 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.282      ;
; -0.353 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.273      ;
; -0.045 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.965      ;
; -0.043 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.963      ;
; -0.040 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.960      ;
; -0.026 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.946      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.957 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.947      ; 2.961      ;
; -1.930 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.928      ;
; -1.920 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.918      ;
; -1.902 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.905      ;
; -1.901 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.902      ;
; -1.885 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.887      ;
; -1.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.874      ;
; -1.865 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.862      ;
; -1.860 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.861      ;
; -1.843 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.846      ;
; -1.841 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.965      ;
; -1.833 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.834      ;
; -1.809 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.812      ;
; -1.803 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.927      ;
; -1.737 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.738      ;
; -1.622 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.625      ;
; -1.596 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.593      ;
; -1.586 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.583      ;
; -1.581 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.582      ;
; -1.569 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.917      ; 2.542      ;
; -1.551 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.945      ; 2.552      ;
; -1.528 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.946      ; 2.531      ;
; -1.520 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.644      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.445 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.452 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.492 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.500 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.504 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.508 ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                             ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.511 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.527 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.531 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.824      ;
; 0.542 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.553 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.559 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.872      ;
; 0.606 ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.393      ;
; 0.607 ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.394      ;
; 0.614 ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.401      ;
; 0.615 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.402      ;
; 0.618 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.560      ; 1.390      ;
; 0.622 ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.409      ;
; 0.624 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.575      ; 1.411      ;
; 0.636 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.560      ; 1.408      ;
; 0.662 ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.449      ;
; 0.670 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.983      ;
; 0.684 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.686 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.691 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.984      ;
; 0.698 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.702 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.702 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.703 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.996      ;
; 0.705 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.706 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|key1Prev                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.709 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.715 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.716 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.029      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.527 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.820      ;
; 0.533 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.826      ;
; 0.536 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.829      ;
; 0.538 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.831      ;
; 0.738 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 2.695      ;
; 0.833 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.126      ;
; 0.838 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 2.795      ;
; 0.886 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 2.843      ;
; 0.897 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.190      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.934 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.892      ;
; 0.984 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.716      ; 2.942      ;
; 0.991 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 2.948      ;
; 1.012 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.305      ;
; 1.019 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.312      ;
; 1.045 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.338      ;
; 1.084 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.377      ;
; 1.113 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 3.070      ;
; 1.179 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 3.136      ;
; 1.181 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.474      ;
; 1.214 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.507      ;
; 1.265 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.715      ; 3.222      ;
; 1.365 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.658      ;
; 1.366 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.659      ;
; 1.393 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.686      ;
; 1.486 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.779      ;
; 1.547 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.840      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 1.989 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.282      ;
; 2.024 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.317      ;
; 2.760 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 3.053      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.032 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.192      ; 2.254      ;
; 1.058 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.279      ;
; 1.070 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.291      ;
; 1.099 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.319      ;
; 1.103 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.189      ; 2.322      ;
; 1.112 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.192      ; 2.334      ;
; 1.125 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.161      ; 2.316      ;
; 1.126 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.346      ;
; 1.261 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.481      ;
; 1.340 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.561      ;
; 1.372 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.192      ; 2.594      ;
; 1.378 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.599      ;
; 1.382 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.602      ;
; 1.399 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.620      ;
; 1.408 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.191      ; 2.629      ;
; 1.416 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.188      ; 2.634      ;
; 1.419 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.639      ;
; 1.433 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.192      ; 2.655      ;
; 1.439 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.659      ;
; 1.445 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.189      ; 2.664      ;
; 1.446 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.666      ;
; 1.450 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.192      ; 2.672      ;
; 1.474 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.190      ; 2.694      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.086     ; 3.247      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.082     ; 3.246      ;
; -2.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.088     ; 3.239      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.086     ; 3.241      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 3.241      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.087     ; 3.240      ;
; -2.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.081     ; 3.246      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.245      ;
; -2.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.240      ;
; -2.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.074     ; 3.240      ;
; -2.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.074     ; 3.240      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 3.244      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.244      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.244      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.244      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.067     ; 3.245      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
; -2.096 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.086     ; 3.011      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
; -0.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.440      ; 3.246      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.727      ; 3.044      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.483 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.286      ;
; 1.483 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.286      ;
; 1.483 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.286      ;
; 1.483 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.286      ;
; 1.483 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.286      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.358      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.358      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.358      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.358      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.591      ; 2.358      ;
; 2.037 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.330      ;
; 2.037 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.330      ;
; 2.037 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.330      ;
; 2.037 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.330      ;
; 2.109 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.402      ;
; 2.109 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.402      ;
; 2.109 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.402      ;
; 2.109 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.402      ;
; 2.131 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.093      ; 2.436      ;
; 2.131 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.093      ; 2.436      ;
; 2.131 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.093      ; 2.436      ;
; 2.131 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.093      ; 2.436      ;
; 2.131 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.093      ; 2.436      ;
; 2.169 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.093      ; 2.474      ;
; 2.169 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.093      ; 2.474      ;
; 2.203 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.093      ; 2.508      ;
; 2.203 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.093      ; 2.508      ;
; 2.203 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.093      ; 2.508      ;
; 2.203 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.093      ; 2.508      ;
; 2.203 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.093      ; 2.508      ;
; 2.241 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.093      ; 2.546      ;
; 2.241 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.093      ; 2.546      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.586      ; 3.043      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 0.000        ; 0.589      ; 3.046      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.582      ; 3.039      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.246 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.589      ; 3.047      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.579      ; 3.040      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.579      ; 3.040      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.585      ; 3.046      ;
; 2.258 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 0.000        ; 0.575      ; 3.045      ;
; 2.258 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 0.000        ; 0.575      ; 3.045      ;
; 2.258 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.569      ; 3.039      ;
; 2.258 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.574      ; 3.044      ;
; 2.259 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.568      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.567      ; 3.039      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.564      ; 3.036      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.568      ; 3.040      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.568      ; 3.040      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.568      ; 3.040      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.568      ; 3.040      ;
; 2.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.568      ; 3.040      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 31.24 MHz  ; 31.24 MHz       ; clk                                    ;      ;
; 272.63 MHz ; 272.63 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -31.011 ; -1194.041     ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.668  ; -8.893        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -1.751  ; -14.778       ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.382 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.402 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.815 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.052 ; -339.732      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.608 ; -3.648        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.877 ; 0.000         ;
; clk                                    ; 1.345 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -524.937      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.182  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -31.011 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.439      ; 32.452     ;
; -30.805 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.439      ; 32.246     ;
; -30.676 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.439      ; 32.117     ;
; -30.675 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.439      ; 32.116     ;
; -30.608 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.439      ; 32.049     ;
; -30.488 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.929     ;
; -30.469 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.910     ;
; -30.402 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.843     ;
; -30.340 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.781     ;
; -30.273 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.714     ;
; -30.152 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.593     ;
; -30.085 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.439      ; 31.526     ;
; -29.036 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.436      ; 30.474     ;
; -28.830 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.436      ; 30.268     ;
; -28.701 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.436      ; 30.139     ;
; -28.513 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.436      ; 29.951     ;
; -27.088 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.436      ; 28.526     ;
; -26.882 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.436      ; 28.320     ;
; -26.753 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.436      ; 28.191     ;
; -26.565 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.436      ; 28.003     ;
; -24.127 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.436      ; 25.565     ;
; -23.921 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.436      ; 25.359     ;
; -23.792 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.436      ; 25.230     ;
; -23.604 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.436      ; 25.042     ;
; -21.532 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 22.526     ;
; -21.326 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 22.320     ;
; -21.197 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 22.191     ;
; -21.009 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 22.003     ;
; -12.493 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.449     ;
; -12.434 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.390     ;
; -12.303 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 13.256     ;
; -12.157 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.113     ;
; -12.098 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.054     ;
; -12.090 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.046     ;
; -12.031 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 12.987     ;
; -11.967 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 12.920     ;
; -11.900 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 12.853     ;
; -10.518 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 11.471     ;
; -10.459 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 11.412     ;
; -10.328 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.052     ; 11.278     ;
; -8.570  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 9.523      ;
; -8.511  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 9.464      ;
; -8.380  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.052     ; 9.330      ;
; -6.184  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.129     ; 7.057      ;
; -5.890  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.129     ; 6.763      ;
; -5.852  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.129     ; 6.725      ;
; -5.776  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.129     ; 6.649      ;
; -5.657  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 6.105      ;
; -5.609  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 6.562      ;
; -5.550  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 6.503      ;
; -5.490  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.938      ;
; -5.461  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.909      ;
; -5.456  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.904      ;
; -5.419  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.052     ; 6.369      ;
; -5.382  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.830      ;
; -5.322  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.770      ;
; -5.289  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.737      ;
; -5.260  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.708      ;
; -5.225  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.091     ; 6.136      ;
; -5.200  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.648      ;
; -5.181  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.629      ;
; -5.149  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.129     ; 6.022      ;
; -5.136  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.129     ; 6.009      ;
; -5.121  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.569      ;
; -5.068  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.516      ;
; -4.999  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.447      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.947  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.395      ;
; -4.931  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.091     ; 5.842      ;
; -4.924  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.554     ; 5.372      ;
; -4.898  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.129     ; 5.771      ;
; -4.897  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.345      ;
; -4.897  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.345      ;
; -4.893  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.091     ; 5.804      ;
; -4.867  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.554     ; 5.315      ;
; -4.849  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.129     ; 5.722      ;
; -4.839  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.287      ;
; -4.819  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.131     ; 5.690      ;
; -4.817  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.091     ; 5.728      ;
; -4.797  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.129     ; 5.670      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.780  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.228      ;
; -4.757  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.554     ; 5.205      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.751  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.199      ;
; -4.748  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.554     ; 5.196      ;
; -4.741  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.129     ; 5.614      ;
; -4.730  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 5.178      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.668 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.598      ;
; -2.283 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.213      ;
; -2.172 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.102      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.245 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.175      ;
; -1.055 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.412      ;
; -0.999 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.929      ;
; -0.963 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.320      ;
; -0.892 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.822      ;
; -0.838 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.768      ;
; -0.838 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.768      ;
; -0.810 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.167      ;
; -0.798 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.155      ;
; -0.773 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.130      ;
; -0.745 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 3.103      ;
; -0.680 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 3.037      ;
; -0.639 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.569      ;
; -0.602 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.532      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.548 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.366      ; 2.906      ;
; -0.496 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.365      ; 2.853      ;
; -0.472 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.402      ;
; -0.471 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.401      ;
; -0.398 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.328      ;
; -0.371 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.301      ;
; -0.252 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.182      ;
; -0.215 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.145      ;
; 0.055  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.875      ;
; 0.056  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.874      ;
; 0.060  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.870      ;
; 0.071  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.859      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.751 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.821      ;
; -1.715 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.780      ;
; -1.712 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.776      ;
; -1.708 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.778      ;
; -1.701 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.941      ; 2.768      ;
; -1.672 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.740      ;
; -1.672 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.737      ;
; -1.671 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.735      ;
; -1.664 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.732      ;
; -1.646 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.939      ; 2.824      ;
; -1.640 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.709      ;
; -1.632 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.700      ;
; -1.612 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.940      ; 2.791      ;
; -1.608 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.678      ;
; -1.552 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.941      ; 2.619      ;
; -1.427 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.497      ;
; -1.391 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.456      ;
; -1.389 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.919      ; 2.434      ;
; -1.389 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.453      ;
; -1.384 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.452      ;
; -1.349 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.942      ; 2.417      ;
; -1.328 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.940      ; 2.507      ;
; -1.326 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.943      ; 2.396      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.398 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.398 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.400 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.457 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.461 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.730      ;
; 0.461 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.730      ;
; 0.468 ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                             ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.474 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.492 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.497 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.764      ;
; 0.507 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.775      ;
; 0.515 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.783      ;
; 0.524 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.811      ;
; 0.547 ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.538      ; 1.280      ;
; 0.548 ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.540      ; 1.283      ;
; 0.552 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.538      ; 1.285      ;
; 0.552 ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]                                                                                      ; clk          ; clk         ; 0.000        ; 0.540      ; 1.287      ;
; 0.560 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.524      ; 1.279      ;
; 0.561 ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.540      ; 1.296      ;
; 0.567 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.538      ; 1.300      ;
; 0.578 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.524      ; 1.297      ;
; 0.606 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.892      ;
; 0.608 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.876      ;
; 0.619 ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.352      ;
; 0.630 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.897      ;
; 0.637 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.904      ;
; 0.645 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.647 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.916      ;
; 0.648 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.650 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.917      ;
; 0.653 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|key1Prev                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.655 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.524      ; 1.374      ;
; 0.664 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                 ; clk          ; clk         ; 0.000        ; 0.090      ; 0.949      ;
; 0.665 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.092      ; 0.952      ;
; 0.665 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.666 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.666 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.485 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.752      ;
; 0.492 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.759      ;
; 0.495 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.762      ;
; 0.496 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.763      ;
; 0.550 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.402      ;
; 0.643 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.495      ;
; 0.683 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.535      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.767 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.619      ;
; 0.768 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.035      ;
; 0.776 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.628      ;
; 0.785 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.637      ;
; 0.834 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.101      ;
; 0.900 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.167      ;
; 0.943 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.210      ;
; 0.944 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.796      ;
; 0.949 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.216      ;
; 0.953 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.805      ;
; 1.017 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.284      ;
; 1.027 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.627      ; 2.879      ;
; 1.044 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.311      ;
; 1.080 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.347      ;
; 1.210 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.477      ;
; 1.211 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.478      ;
; 1.234 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.501      ;
; 1.316 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.583      ;
; 1.375 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.642      ;
; 1.802 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.069      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 1.807 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.074      ;
; 2.475 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.742      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.815 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.170      ; 2.015      ;
; 0.841 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.040      ;
; 0.850 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.049      ;
; 0.880 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.167      ; 2.077      ;
; 0.882 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.081      ;
; 0.887 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.170      ; 2.087      ;
; 0.895 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.145      ; 2.070      ;
; 0.897 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.096      ;
; 1.020 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.168      ; 2.218      ;
; 1.093 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.292      ;
; 1.125 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.170      ; 2.325      ;
; 1.133 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.168      ; 2.331      ;
; 1.139 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.338      ;
; 1.152 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.351      ;
; 1.157 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.356      ;
; 1.164 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.166      ; 2.360      ;
; 1.180 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.379      ;
; 1.186 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.170      ; 2.386      ;
; 1.191 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.167      ; 2.388      ;
; 1.191 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.390      ;
; 1.195 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.170      ; 2.395      ;
; 1.196 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.395      ;
; 1.212 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.169      ; 2.411      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.052 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.077     ; 2.977      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.978      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.073     ; 2.977      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.977      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.077     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.072     ; 2.977      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.977      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.973      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.972      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.972      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.971      ;
; -2.047 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.067     ; 2.971      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.067     ; 2.971      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.067     ; 2.971      ;
; -2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.979      ;
; -1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.783      ;
; -1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.783      ;
; -1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.783      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
; -0.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.377      ; 2.977      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
; 0.877 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.638      ; 2.740      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.345 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.095      ;
; 1.345 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.095      ;
; 1.345 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.095      ;
; 1.345 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.095      ;
; 1.345 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.095      ;
; 1.408 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.158      ;
; 1.408 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.158      ;
; 1.408 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.158      ;
; 1.408 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.158      ;
; 1.408 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.555      ; 2.158      ;
; 1.862 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.129      ;
; 1.862 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.129      ;
; 1.862 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.129      ;
; 1.862 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.072      ; 2.129      ;
; 1.925 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.192      ;
; 1.925 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.192      ;
; 1.925 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.192      ;
; 1.925 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.072      ; 2.192      ;
; 1.947 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.084      ; 2.226      ;
; 1.947 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.084      ; 2.226      ;
; 1.947 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.084      ; 2.226      ;
; 1.947 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.084      ; 2.226      ;
; 1.947 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.084      ; 2.226      ;
; 1.978 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.257      ;
; 1.978 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.257      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.555      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.994 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 0.000        ; 0.554      ; 2.743      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.548      ; 2.740      ;
; 1.998 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.543      ; 2.736      ;
; 1.998 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.543      ; 2.736      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 1.999 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.541      ; 2.735      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.545      ; 2.741      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 0.000        ; 0.540      ; 2.741      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 0.000        ; 0.540      ; 2.741      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.535      ; 2.736      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.740      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.531      ; 2.732      ;
; 2.009 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.736      ;
; 2.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.084      ; 2.289      ;
; 2.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.084      ; 2.289      ;
; 2.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.084      ; 2.289      ;
; 2.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.084      ; 2.289      ;
; 2.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.084      ; 2.289      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.735      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.530      ; 2.736      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.736      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.736      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.736      ;
; 2.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.736      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.517      ; 2.743      ;
; 2.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.320      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -13.921 ; -361.873      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.650  ; -0.730        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -0.331  ; -2.368        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.169 ; 0.000         ;
; clk                                                                                            ; 0.178 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.396 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.536 ; -78.605       ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.184  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.402 ; 0.000         ;
; clk                                    ; 0.649 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -461.420      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.363  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.921 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.187      ; 15.095     ;
; -13.856 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.187      ; 15.030     ;
; -13.784 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.958     ;
; -13.765 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.939     ;
; -13.735 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.909     ;
; -13.700 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.874     ;
; -13.687 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.861     ;
; -13.670 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.844     ;
; -13.628 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.802     ;
; -13.598 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.772     ;
; -13.531 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.705     ;
; -13.501 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.187      ; 14.675     ;
; -12.988 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.186      ; 14.161     ;
; -12.923 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.186      ; 14.096     ;
; -12.851 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.186      ; 14.024     ;
; -12.754 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.186      ; 13.927     ;
; -12.091 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.186      ; 13.264     ;
; -12.026 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.186      ; 13.199     ;
; -11.954 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.186      ; 13.127     ;
; -11.857 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.186      ; 13.030     ;
; -10.711 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; 0.186      ; 11.884     ;
; -10.646 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; 0.186      ; 11.819     ;
; -10.574 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; 0.186      ; 11.747     ;
; -10.477 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; 0.186      ; 11.650     ;
; -9.438  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.015     ; 10.410     ;
; -9.373  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.015     ; 10.345     ;
; -9.301  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.015     ; 10.273     ;
; -9.204  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0] ; clk          ; clk         ; 1.000        ; -0.015     ; 10.176     ;
; -5.299  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.267      ;
; -5.291  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.259      ;
; -5.215  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.183      ;
; -5.143  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.111      ;
; -5.135  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.103      ;
; -5.113  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.081      ;
; -5.105  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.073      ;
; -5.059  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.027      ;
; -5.029  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.997      ;
; -4.366  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 5.333      ;
; -4.358  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.020     ; 5.325      ;
; -4.282  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.020     ; 5.249      ;
; -3.469  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.436      ;
; -3.461  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.428      ;
; -3.385  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.352      ;
; -2.281  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.209      ;
; -2.197  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.125      ;
; -2.196  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.124      ;
; -2.089  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.056      ;
; -2.081  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.048      ;
; -2.033  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.961      ;
; -2.005  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1] ; clk          ; clk         ; 1.000        ; -0.020     ; 2.972      ;
; -1.978  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.721      ;
; -1.899  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.642      ;
; -1.890  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.633      ;
; -1.888  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.631      ;
; -1.876  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.619      ;
; -1.862  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.790      ;
; -1.853  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.596      ;
; -1.844  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.787      ;
; -1.841  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.769      ;
; -1.809  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.552      ;
; -1.800  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.543      ;
; -1.786  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.529      ;
; -1.763  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.506      ;
; -1.762  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.505      ;
; -1.760  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.703      ;
; -1.759  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.702      ;
; -1.757  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.685      ;
; -1.756  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.684      ;
; -1.728  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.471      ;
; -1.703  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.631      ;
; -1.695  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.058     ; 2.624      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.678  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.421      ;
; -1.672  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.415      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.399      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.399      ;
; -1.656  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.584      ;
; -1.641  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.244     ; 2.384      ;
; -1.638  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.244     ; 2.381      ;
; -1.613  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.356      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.599  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.342      ;
; -1.596  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.539      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.590  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.333      ;
; -1.580  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                            ; clk          ; clk         ; 1.000        ; -0.244     ; 2.323      ;
; -1.577  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.320      ;
; -1.577  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.244     ; 2.320      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.650 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.600      ;
; -0.487 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.437      ;
; -0.419 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.369      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.966      ;
; 0.075  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.875      ;
; 0.103  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.557      ;
; 0.107  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.843      ;
; 0.153  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.797      ;
; 0.153  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.797      ;
; 0.195  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.465      ;
; 0.228  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.432      ;
; 0.236  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.424      ;
; 0.249  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.411      ;
; 0.249  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.701      ;
; 0.261  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.689      ;
; 0.264  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.396      ;
; 0.285  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.665      ;
; 0.295  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.655      ;
; 0.337  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.323      ;
; 0.340  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.610      ;
; 0.360  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.590      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.368  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.292      ;
; 0.404  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.409  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.541      ;
; 0.421  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.683      ; 1.239      ;
; 0.542  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.408      ;
; 0.547  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.403      ;
; 0.547  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.403      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.394      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.331 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.315      ;
; -0.323 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.308      ;
; -0.304 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.288      ;
; -0.302 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.288      ;
; -0.296 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.281      ;
; -0.295 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.407      ; 1.282      ;
; -0.279 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.264      ;
; -0.276 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.261      ;
; -0.268 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.253      ;
; -0.266 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.252      ;
; -0.252 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.403      ; 1.298      ;
; -0.252 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.238      ;
; -0.237 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.403      ; 1.283      ;
; -0.234 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.220      ;
; -0.232 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.216      ;
; -0.172 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.156      ;
; -0.145 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.129      ;
; -0.143 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.129      ;
; -0.140 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.394      ; 1.113      ;
; -0.122 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.107      ;
; -0.115 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.405      ; 1.100      ;
; -0.092 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.406      ; 1.078      ;
; -0.090 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.403      ; 1.136      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.169 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.096      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.338      ;
; 0.220 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.147      ;
; 0.220 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.341      ;
; 0.223 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.344      ;
; 0.255 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.182      ;
; 0.264 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.192      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.278 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.814      ; 1.206      ;
; 0.300 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.227      ;
; 0.305 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.232      ;
; 0.334 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.261      ;
; 0.341 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.462      ;
; 0.353 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.474      ;
; 0.363 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.813      ; 1.290      ;
; 0.391 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.512      ;
; 0.401 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.522      ;
; 0.411 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.532      ;
; 0.431 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.552      ;
; 0.475 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.596      ;
; 0.480 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.601      ;
; 0.532 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.535 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.656      ;
; 0.543 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.664      ;
; 0.586 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.707      ;
; 0.616 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.737      ;
; 0.803 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.924      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.943      ;
; 1.097 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 1.218      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.178 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[7]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[6]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.203 ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                             ; simple_struct:u0|usart:usart_0|rx_counter[12]                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.211 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.214 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.220 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND                                                                              ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.233 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.361      ;
; 0.247 ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.568      ;
; 0.247 ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.568      ;
; 0.252 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.229      ; 0.565      ;
; 0.257 ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.236      ; 0.577      ;
; 0.258 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.236      ; 0.578      ;
; 0.259 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.387      ;
; 0.259 ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.236      ; 0.579      ;
; 0.259 ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.580      ;
; 0.261 ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.236      ; 0.581      ;
; 0.262 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.267 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.229      ; 0.580      ;
; 0.268 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.091      ; 1.579      ;
; 0.270 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|controller:controller_0|key1Prev                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.280 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.043      ; 0.407      ;
; 0.284 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.396 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.515      ; 0.941      ;
; 0.414 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.501      ; 0.945      ;
; 0.415 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 0.958      ;
; 0.421 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 0.965      ;
; 0.434 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 0.977      ;
; 0.436 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 0.980      ;
; 0.440 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.512      ; 0.982      ;
; 0.452 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 0.995      ;
; 0.473 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 1.016      ;
; 0.504 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.515      ; 1.049      ;
; 0.504 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.048      ;
; 0.524 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 1.067      ;
; 0.526 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.070      ;
; 0.528 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.072      ;
; 0.532 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 1.075      ;
; 0.542 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 1.085      ;
; 0.543 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.087      ;
; 0.544 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.088      ;
; 0.548 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.515      ; 1.093      ;
; 0.550 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.512      ; 1.092      ;
; 0.552 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.511      ; 1.093      ;
; 0.558 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.513      ; 1.101      ;
; 0.563 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.514      ; 1.107      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.536 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.478      ;
; -0.533 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.483      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.478      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.477      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.477      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.477      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.476      ;
; -0.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.476      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.482      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.484      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.477      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.477      ;
; -0.525 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.477      ;
; -0.524 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.028     ; 1.483      ;
; -0.524 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.028     ; 1.483      ;
; -0.524 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.028     ; 1.483      ;
; -0.524 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.028     ; 1.483      ;
; -0.348 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.298      ;
; -0.348 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.298      ;
; -0.348 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.298      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
; 0.184 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.689      ; 1.482      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
; 0.402 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.820      ; 1.336      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.649 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.245      ; 0.978      ;
; 0.649 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.245      ; 0.978      ;
; 0.649 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.245      ; 0.978      ;
; 0.649 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.245      ; 0.978      ;
; 0.649 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.245      ; 0.978      ;
; 0.693 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.245      ; 1.022      ;
; 0.693 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.245      ; 1.022      ;
; 0.693 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.245      ; 1.022      ;
; 0.693 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.245      ; 1.022      ;
; 0.693 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.245      ; 1.022      ;
; 0.876 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.876 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.876 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.876 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.997      ;
; 0.920 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 1.041      ;
; 0.920 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 1.041      ;
; 0.920 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 1.041      ;
; 0.920 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.041      ;
; 0.921 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.044      ; 1.049      ;
; 0.921 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.044      ; 1.049      ;
; 0.921 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.049      ;
; 0.921 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.049      ;
; 0.921 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.044      ; 1.049      ;
; 0.942 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.070      ;
; 0.942 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.070      ;
; 0.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.986 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.114      ;
; 0.986 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.114      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.242      ; 1.336      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.339      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.332      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.237      ; 1.332      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.237      ; 1.332      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.238      ; 1.334      ;
; 1.016 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.338      ;
; 1.016 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 0.000        ; 0.238      ; 1.338      ;
; 1.016 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.336      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.232      ; 1.333      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.231      ; 1.332      ;
; 1.017 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.228      ; 1.329      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.232      ; 1.334      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.333      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.334      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.334      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.334      ;
; 1.018 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.334      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -34.117   ; 0.169 ; -2.332   ; 0.402   ; -3.000              ;
;  clk                                                                                            ; -34.117   ; 0.178 ; -2.332   ; 0.649   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -1.957    ; 0.396 ; N/A      ; N/A     ; 0.182               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.847    ; 0.169 ; -0.815   ; 0.402   ; -1.487              ;
; Design-wide TNS                                                                                 ; -1329.03  ; 0.0   ; -393.594 ; 0.0     ; -533.859            ;
;  clk                                                                                            ; -1302.685 ; 0.000 ; -388.704 ; 0.000   ; -524.937            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -16.583   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -9.762    ; 0.000 ; -4.890   ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 23           ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 23           ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 208      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 208      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Thu Apr 11 11:17:19 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -34.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.117           -1302.685 clk 
    Info (332119):    -2.847              -9.762 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.957             -16.583 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.032               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -2.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.332            -388.704 clk 
    Info (332119):    -0.815              -4.890 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.075               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.483               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -524.937 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.332               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -31.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -31.011           -1194.041 clk 
    Info (332119):    -2.668              -8.893 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.751             -14.778 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.815               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -2.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.052            -339.732 clk 
    Info (332119):    -0.608              -3.648 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.877
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.877               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.345               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -524.937 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.182               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.921
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.921            -361.873 clk 
    Info (332119):    -0.650              -0.730 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -0.331              -2.368 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case hold slack is 0.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.169               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.178               0.000 clk 
    Info (332119):     0.396               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -0.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.536             -78.605 clk 
    Info (332119):     0.184               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.649               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -461.420 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.363               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4793 megabytes
    Info: Processing ended: Thu Apr 11 11:17:21 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


