智慧型視覺陣列感測系統及具學習能力之 
細胞非線性陣列晶片系統之研究 
The Research on Intelligent bio-inspired Visual Arrays Sensory 
Systems and Learnable Cellular Nonlinear Network Chip Design 
 
一、中文摘要 
在本三年度計畫中，我們成功地研發
了下列智慧型視覺晶片(1)模擬兔子視網膜
開瞬間暫態中樞神經細胞之仿視網膜晶
片；(2)縱向運動偵測晶片；(3)仿方向選擇
細胞之平面運動偵測晶片； (4)20x20 
RMCNN 類 神 經 網 路 晶 片 ； (5)9x9 
ARMCNN 自發性比例式類神經網路晶
片。這些晶片可實現運動偵測、模擬視網
膜功能、類神經影像處理等功能，可應用
於影像處理、人工視網膜、智慧型偵測器
等領域。 
 
關鍵詞：矽視網膜、視網膜晶片、智慧型
感測器、運動偵測、細胞化類神經網路、
學習式類神經網路、細胞非線性網、大鄰
近層細胞非線性網路 
 
Abstract 
 
    We have developed six chips in this 
project. They are (1) a neuromorphic chip 
that imitates the ON Brisk Transient 
Ganglion Cell of the rabbit’s retina, (2) a 
z-motion sensor chip, (3) a focal plane 
motion sensor based on Directionally 
Selective Ganglion Cell of retina, (4) a 20x20 
RMCNN chip, and (5) a 9x9 ARMCNN chip. 
The chips realize the function of motion 
detection, retinal function simulation, analog 
image processing. They have potential to be 
used in the applications of image processing, 
visual prosthesis, artificial retina, and smart 
sensing system. 
 
Keywords: silicon retina、neuromorphic chip, 
pre-image-processing chip、RMCNN、cellular 
nonlinear network 、 large-neighborhood 
cellular nonlinear network 
 
一、研究成果 
(1) 模擬兔子視網膜開瞬間暫態中樞神經
細胞之仿視網膜晶片 
生物的視網膜是很精巧的影像偵測系
統，其精巧影像前處理系統以及高效率的
平行處理能力是目前人造的影像系統所難
望其項背的。尤其是高等動物像是哺乳動
物的視網膜，更有專家學者認為其內的細
胞是腦細胞功能的延伸，不只是一般的電
生理傳導系統而已。在哺乳類動物的視網
膜中展現了強大的影像處理能力，即使還
有許多運作功能仍屬未知，但在已知研究
裡，哺乳動物的視網膜擁有極佳的時間-空
間濾波能力，能將視覺世界的影像精細的
時間/空間特徵切割，並且以極穩健的的差
動訊號方式將訊息傳達至腦部視覺區進行
進一步的影像處理以構成視覺。透過與匈
牙利 Roska 教授團隊的國際合作，我們取
得了視網膜細胞電路模型的詳盡資料，以
利後續晶片之設計與研究。 
由於在生物測量有很多技術上的限
制，為了要瞭解視網膜細胞的詳細運作情
形，特地將視網膜細胞的電路模型以電子
電路實現，藉由電子電路易於量測的特性
協助我們更進一步瞭解生物視網膜的。在
此特別挑選兔子的一種視網膜中樞細胞
（Ganglion cell）以及其相關的細胞電路以
電子電路模擬之。這種細胞名為 ON Brisk 
Transient Ganglion Cell 特徵是對於影像的
開始（Turn ON）有急促的暫態反應，因為
其細胞電路最簡單，所以可以推論這個細
胞電路的模型是較接近真實細胞反應的。
同時因為生物細胞精巧的對稱性，當 ON 
Brisk Transient Ganglion Cell 驗證無誤後，
OFF Brisk Transient Ganglion Cell即能確立
其架構與電路。而當 ON 與 OFF Brisk 
Transient Ganglion Cell 都被設計出來後，
即可以廣泛地應用在影像的運動偵測方
面，因此這個晶片是相當具有研究與實用
價值的。 
 首先根據生物量測的結果建立了如圖
1.1 所示之巨觀模型，接著進一步根據該巨
觀模型設計相關的單元電路，由於單元電
路的細節過於龐大，因此以圖 1.2 之電路簡
圖顯示。將該單元電路設計成為一 32x32
單元之感測陣列，用以驗證其電路特性是
否與生物量測圖形相符合，並進一步觀察
想的情形下總體32軸 correlation 之結果
應達到最大值，如圖2.2模擬結果所示。圖
中X軸為模擬的縱向運動速度(為對真實速
度正規化 normalization的結果，故無單
位)，Y軸為correlation結果(最大值為1)，曲
線頂點對應到的速度即為所偵測出來的縱
向速度。 
在 Z-motion 偵測器電路設計中, 每一軸的
上 correlation 是建立在由細胞陣列(Retina 
cell array)形成的線性陣列上 .每一軸 
Retina cell 分布在以 50um 間距的 50 個等
距的環上。因實體面積限制,若令 X軸為第
1軸細胞陣列,有 4軸(1、9、17、25軸)的
細胞陣列分布為自內圈 2 至第 50 圈。第 3
軸貣每隔兩軸(除 9、17、25 軸以外)細胞
分布為內圈 4至第 50,而剩下的軸為內圈 8
至 50。 整個 chip 共有 1448 個 Retina 
cells。本設計是針對物體運動造成其影像
縮放量為 1 : 2(放大兩倍) 或 2 : 1(縮小兩
倍)的比例來設計 correlation pair。我們原則
上將內圈和外圈的 retina cell 所在位置為
1:2 的 cell 設成為 correlation pair,例如 
(2,4),(3,6), … , (n,2n)皆為 correlation pair。
如圖 2.3 所有 32 軸上任一對 correlation 
pair 之 retina cell output 訊號，個別拉到一
對 Current and Past Field latch(CPF latch)，
分別儲存移動前後的影像，在從個別的
CPF 成對地拉到一個 expansion correlator
和一個  contraction correlator。本設計之 
correlator 電路會比較在某一時刻 retina 
cell 二元值(binary)輸出值(current Field, or 
CF) 與經過延遲之前的另一個 retina cell 
(Past Field, or PF) 二元輸出值，PF2 之 
past-field latch 所存的是某一段 delay 前的 
pixel cell output。當兩輸入為同值時， 
correlator 輸出 1，反之為 0。而 Expansion 
與Contraction correlator之output 將被鎖存 
在 shift latch array，於之後一貣由 shift latch 
(shift register)輸出到計算單元做 MLE 計
算。在本次的架構，我們 MLE 的計算將放
置於晶片外部。若取內圈第 n 個為 current 
field 而 2n 為 past field，我們偵測影像收縮
或是物體遠離；反之，若取內圈 n 為 past 
field 而 2n current field，我們偵測影像放大
或是物體靠近。晶片的實體佈局圖繪於圖
2.4。 
 (3) 仿方向選擇細胞之平面運動偵測晶
片 
視網膜是人類視覺系統中最前端的前
處理器，它具有許多優異的特性，如高動
態範圍(High Dynamic Range)、影像增強
等；於是已有相當多的仿視網膜晶片發表
於文獻中，這些晶片把視網膜之模型或是
運作原理實現於電路中，以增強晶片的功
能。我們在透過與國外生物學家的交流
中，認識了一種名為 Directionally Selective 
Ganglion Cell(運動方向選擇細胞,以下簡寫
為 DSGC)的視網膜細胞，它只會對於移動
的物體產生反應，且並非對所有方向的運
動都有反應；特定的某種 DSGC 只會對某
個方向的運動有反應。該種細胞於 1960 年
代就已經被發現，但由於生物科技在當時
並不成熟，它的工作原理、運作的架構都
是人類未知的領域。直到近年，生物科技
的進步讓生物學家已經可以建立 DSGC 初
步的運作模型(Behavior Model)。由於本實
驗室鑽研視網膜電路多年，建立了與國外
頂尖生物學家的合作關係，在與他們的討
論過程中，激發了我們利用 DSGC 這種細
胞的模型來實現運動偵測電路的想法，希
望藉由工程學與生物學的激盪能夠發展出
更新的科技。 
1. 生物模型簡介 
 圖 3.1 是簡化之後的 DSGC 模型，圖
中有三個相連的 DSGC，圓圈 E 代表
Excitation，當該細胞 turn-on 或 turn-off 時，
會送出一激發訊號給相對應的 DSGC，除
了送到相同位置的 DSGC 外，激發訊號也
會送到隔壁的 DSGC 作為抑制訊號，如圖
中的方塊 I 所示(代表 Inhibition,抑制)。所
以當物體從左到右移動時， 
會先激發 E 訊號，然後到達下一個細胞的
時候才會把抑制信號往左送，所以最後
DSGC 會產生輸出[激發跟抑制信號不同步
所以激發信號可成功激發 DSGC，如圖
3.2(a)]。若物體的移動是從右到左，則會先
送出激發信號給隔壁的細胞，然後才產生
激發信號，由於抑制信號是由 E 細胞透過
可偵測運動方向之智慧型影像感測器，晶
片內包含仿視網膜處理電路，具有高光學
動態範圍、抗雜訊等優點。運動演算法則
發想自生物模型，並加以簡化，實現於晶
片中，晶片影像感測器陣列大小為 32x32，
晶片最高可操作頻率為 20MHz，晶片未來
將應用於指向裝置如光學滑鼠等等。 
(4)20x20 RMCNN 類神經網路晶片 
在比例式記憶體方面，我們已製作出次
大鄰近層細胞非線性網路電路架構的晶片
如圖 4.1，且圖 4.2 為輸入以及輸出的圖
案，此乃屬於大鄰近層模板之功能，圖內
箭頭往內的中心長度會比箭頭往外的看貣
來較長，在量測結果的確如此，雖然在下
圖有個畫素不對稱，是由於製程飄移的緣
故。並且由於突觸的部分被分成兩部分，
其直流電流所經過的路徑打斷，因此可以
不需要任何元件而可以節省功率，因此在
電路待命的時候，只需要 2 mW，此大鄰近
層非線性網路最主要目標之一，降低了功
率消耗，因此新的架構可以有更佳的效能
且簡單，更能夠實現一個大型陣列的大鄰
近層非線性網路通用機器。 
  
(5)9x9 ARMCNN 自發性比例式類神經網路
晶片 
除了 RMCNN 晶片外，我們藉著事先
將輸入訊號存入細胞元電容上，同時將細
胞元增益調到大於一， 使其有正回授效
應，這型比例式記憶體細胞化類神經網路
稱為自發性比例式記憶體細胞化類神經網
路（ARMCNN），我們已完成其測詴晶片，
圖 5.1 為晶片之照相。 
經由模擬驗證發現，學習過的中文圖形
一二四皆能正確地進行辨識以及回復，如
圖 5.2 所示，而且 ARMCNN 的辨識率與
RMCNN 相比獲得大幅提昇，如圖 5.3 所
示，此外系統之辨識率並可由雙細胞類神
經網路來作預測，如圖 5.4 所示。 
 
二、計畫成果統計 
項目 篇數/人數 
SCI 期刊論文數 2 
國際會議論文數 3 
畢業博士班人數 4 
畢業碩士班人數 3 
 
三、參考文獻 
[1] B. Roska and F.S. Werblin, “Vertical 
Interactions across Ten Parallel Stacked 
Representations in Mammalian Retina,” 
Nature, Vol. 410, pp. 583-587, 2001. 
[2] Chung-Yu Wu and Sheng-Hao Chen, 
"The Design and Analysis of a CMOS 
Low-Power, Large-Neighborhood CNN 
with Propagating Connections," IEEE 
Trans. Circuits and Systems I: Regular 
Papers to be published. 
[3] Li-Ju Lin, Chung-Yu Wu, Botond 
Roska, Frank Werblin, David Bálya, and 
Támas Roska,” A Neuromorphic Chip 
That Imitates the ON Brisk Transient 
Ganglion Cell Set in the Retinas of 
Rabbits,” IEEE Sensor Journal, vol. 7, 
pp. 1248-1261, Sept. 2007. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 1.8 關兩極細胞(OFFBIP)之波形比較。 
 
 
 
圖 1.9 Amacrine 細胞之波形比較。 
 
 
圖 1.10 中樞神經細胞之波形比較。 
 
 
 
圖 1.11 開兩極細胞之時間可調性。 
 
 
 
圖 1.12 關兩極細胞之時間可調性。 
 
 
 
圖 1.13 Amacrine 細胞之時間可調性。 
 
 
圖 1.14 中樞神經細胞之時間可調性。 
 
0
0.2
0.4
0.6
0.8
1
1.2
1.4
1.6
1.8
1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31
Position (Pixel)
A
m
p
li
tu
d
e
 (
V
)
2.1V
2.2V
2.3V
2.4V
2.5V
 
 
圖 1.15 水平細胞之空間可調性。 
 
   圖2.3  correlator 電路 
 
 
    圖 2.4 Z-motion 偵測晶片之佈局圖 
 
E
DSGC
2
EE
DSGC
0
DSGC
3
I I I
Preferred Direction
 
圖 3.1 簡化之 DSGC 模型。 
 
 
(a)      (b) 
圖 3.2 (a)當物體運動是在 Preferred 
Direction 運動時,(b)在反方向運動時的示
意圖。 
 
 
Current 
Frame
(移移移)
Previou
s Frame
(移移移)
移移移移
1(移)
0(移)
 
圖 3.3 演算法範例 
 
Retinal 
Processing
Circuit
Register
CF
D
clk
Q
Q
Register
PF
D
clk
Q
Q
CFQ
PFQ
im_load
CFQ
PFQ
to four 
neighboring 
pixels inh_CF
inh_PF
to four 
neighboring 
pixels
off
on
 
圖 3.4 Pixel 架構圖，產生 turn-on/turn-off
部分。 
 
M
U
X
control
0
1
M
U
X
control
0
1
on
PFQ
CFQ
inh_CF_u
(inhibition from 
the upper pixel)
inh_PF_d
(inhibition from 
the lower pixel)
up(+Y)
M
U
X
control
0
1
on
inh_CF_d
(inhibition from 
the lower pixel)
inh_PF_u
(inhibition from 
the upper pixel)
down(-Y)
M
U
X
control
0
1
on
inh_CF_l
(inhibition from 
the left pixel)
inh_PF_r
(inhibition from 
the right pixel)
left(-X)
M
U
X
control
0
1
on
inh_CF_r
(inhibition from 
the right pixel)
inh_PF_l
(inhibition from 
the left pixel)
right(+X)
Excitation
inhibition
圖 3.5  Pixel 架構圖。 
 
 
圖 3.6 邊緣方向萃取示意圖。 
20x20
array
shift registers and
template generating circuit
d
ec
o
d
er
Multiplexer
 
圖 4.1 20x20 之大鄰近層細胞非線性網路
晶片。 
 
 
(a) 
B A
 
(b) 
圖 4.2(a)驗證人類視覺錯覺的雙箭號圖
示，(b) 晶片輸出之人類視覺錯覺的雙箭號
圖示結果。 
 
      
 
圖 5.1 9x9之自發性比例式細胞非線性
（ARMCNN）網路晶片之照相。 
 
 
圖 5.2 模擬 ARMCNN 學習中文圖形一二
四後再輸入一具雜訊之圖形四進行辨識之
驗證結果。圖形讀出為 pixel-by- pixel
依序由左至右，再從 Row 1 至 Row 9。 
 
 
出席國際學術會議心得報告 
                                                             
計畫編號 96-2221-E-009-178- 
計畫名稱 智慧型視覺陣列感測系統及具學習能力之細胞非線性陣列晶片系統之研究
出國人員姓名 
服務機關及職稱 
王文傑 
交通大學電子所博士班學生 
會議時間地點 5/18~5/21 , 2008, Seattle, USA 
會議名稱 
（中文）IEEE 國際電路與系統研討會 
（英文）2008 IEEE International Symposium on Circuits and Systems 
發表論文題目 The Design of Integrated 3-GHz to 11-GHz CMOS Transmitter for Full-Band Ultra-Wideband (UWB) Applications 
 
一、 參加會議經過 
我於台灣時間 5月 18日星期日搭機前往美國，於當地時間 5月 18日傍晚，抵達今
年 ISCAS之會議地點––西雅圖(Seattle)。西雅圖的緯度甚高，此時的日落時間約為晚間 9
點半，而約早上四點多就已破曉。由於這一個會議是在電路與系統研究方面一項重要的
年度國際會議，與會的人數非常眾多。會議於 5/18日開始，然而白天的時間為另需報名
之 Tutorials，5/18日晚間，則為會議之Welcome Reception。5/19~5/21為此會議的 Technical 
Session，這幾天先後挑選了與本身研究相關的報告： 
z Amplifier I、II、III、IV 
z Millimeter-Wave & Optical Communications 
z Wireless Communication Circuits I, II,  
z Wireless Circuits & Systems I, II, III 
z Data Converters I、II、III 
z UWB Circuits 
我要報告的論文於 5/21日的 Technical Section：UWB Circuits。報告的時間約在中午
時分。下午會議結束之後，繼續參加由大會舉辦的 Farewell Party，並參觀西雅圖著名的
地標 Space Needle。由於搭乘航空公司時程的因素，5/22~5/23則前往西雅圖市西南方的
Olympic National Park，並於 5/24凌晨 1點搭乘班機返回，並於台灣時間 5/25早晨 5點
返抵台灣。 
 
二、 與會心得 
這次會議中認識了幾位與我研究領域相關的朋友，除了本國的朋友外，也認識幾位
外國朋友，也對研究上的一些問題作了一些心得的交換。透過參與這一個會議能夠和許
多的老師以及朋友認識，並瞭解這一領域在國際上各學校的研究現況，並分享彼此的研
究經驗，是一個非常難得的機會，也因為如此，讓我成長了許多。 
 
三、 建議 
出席國際會議報告 
 
 
一、 參加會議經過 
於 11 月 3 日星期一早晨搭機前往日本，並於 11 月 3 日午間到達會場，並完成報
到註冊手續。這幾天先後聆聽了與類比電路相關的報告，可用於未來神經網路或
是生醫電子相關研究： 
01. Multi-stage A/D Converters session 
02. Advanced Power Management session 
03. Analog Circuit Technique session 
04. Electronics for Health session 
報告人
姓名 
  陳勝豪 報告日期   97 年 12 月 30 日 
系所 
及年級 
 電子所博六 
連絡 
電話 
03-5712121-59450 電子信箱 Shawn.ee92g@nctu.edu.tw 
會議 
期間 
11/3~11/5 , 2008 會議地點 Fukuoka, Japan 
會議 
名稱 
（中文）2008 IEEE 亞洲固態電路研討會 
（英文）2008 IEEE Asian Solid-State Circuit Conference 
出席國際會議報告 
 
 
一、 參加會議經過 
於 11 月 3 日星期一早晨搭機前往日本，並於 11 月 3 日午間到達會場，並完成報
到註冊手續。在這三天的會議中參加了許多 session，對於類神經網路的概念以及
其電路實現方法有許多新的認識。 
 
 
 
 
報告人
姓名 
  陳煒明 報告日期   97 年 12 月 29 日 
系所 
及年級 
 電子所博一 
連絡 
電話 
03-5712121-59450 電子信箱 m9211617@alab.ee.nctu.edu.tw 
會議 
期間 
11/3~11/5 , 2008 會議地點 Fukuoka, Japan 
會議 
名稱 
（中文）2008 IEEE 亞洲固態電路研討會 
（英文）2008 IEEE Asian Solid-State Circuit Conference 
出席國際會議報告 
 
 
一、 參加會議經過 
於 11 月 3 日星期一搭機前往日本福岡，於 11 月 3 日午間到達會場，並完成報到
註冊手續。主要議程集中於 11 月 4 與 5 日。 
二、 與會心得 
ASSCC 是 IEEE solid-state society 於亞洲舉版之重要研討會，該 society 為 IC 設計
專精的一個學會，此次參加，我的學習重點集中於我的研究主題-生醫晶片設計部
報告人
姓名 
  楊文嘉 報告日期   97 年 12 月 15 日 
系所 
及年級 
 電子所博五 
連絡 
電話 
03-5712121-59450 電子信箱 m9111635@alab.ee.nctu.edu.tw 
會議 
期間 
11/3~11/5 , 2008 會議地點 日本福岡 
會議 
名稱 
（中文）2008 IEEE 亞洲固態電路研討會 
（英文）2008 IEEE Asian Solid-State Circuit Conference(ASSCC) 
(3) 無線收發器。 
若我們能夠對於上述這些重要電路，發展自己 IP，相信對發展生醫產業有很大幫
助。 
三、 攜回資料名稱與內容 
2008 PROCEEDINGS OF TECHNICAL PAPERS 論文摘要集 
2008 PROCEEDINGS OF TECHNICAL PAPERS CD 
LOIP LOIM LOQM LOQp
VB1
INP
INM
VDD
L1 L2
R1 R2
L3 L4
R3 R4
RB1 RB2
CB2
CB1
M1 M2 M3 M4
M9 M10 M11 M12
M5 M6 M7 M8
M1,2,5,6
M3,4,7,8
L1-L4
R1-R4
RB1-RB2
CB1-CB2
7.2 / 0.12
5.4 / 0.12
4.14 nH
603 Ω
50 Ω
1.1 pF
M9,11
M10,12
16.2 / 0.12
5.4 / 0.12
Figure 3.  Circuit diagram of the CML 2:1 frequency divider with 
inductance peaking technique.
IFIM
IFIP
LOIP
LOIM
VB3
VB2
IFQM
IFQP
LOQM
LOQP
OP
OM OP OM
LOP
LOM
IFP
IFM
LOP
LOM
IFP
IFM
L5
R5
L6
R6
VDD
MIXOUTP MIXOUTM
I-Path Mixer Q-Path Mixer
M13 M14
M15 M16 M17 M18
M19 M20
CB3
CB4
CB5
CB6
RB3 RB4
RB5RB6 VDD VDD
M15-M18
L5-L6
RB3-RB6
VB2
28.8 / 0.12
28.8 / 0.12
4.16 nH
20.6 kΩ
0.68 V
R5-R6
96 / 0.36
100 Ω
M13-M14
M19-M20
VB3 0.85 V
CB3-CB6 1.1 pF
VB4 0.41 V
VB4VB4
N1 N2
Figure 4.  Circuit diagram of the quadrature up-conversion mixer.
M21
M22 M23
M24
L7
R7
L8
L9
VDD
L10
CPAD1
C1 C2
RB7
VB4
VDD
IN
M22
L7
86.4/ 0.12
115.2 / 0.12
2.37 nH
M24
27 / 0.12
21.6 / 0.12
M21
M23
L8 0.557 nH
L9 1.33 nH
5.096 nH
790 fF
1.85 pF
20.6 kΩ
43 fF
L10
C1
C2
RB7
CPAD1
0.6 VVB4
OUT
IN OUT
INP
INM Single-Ended
RF Amplifier
Single-Ended RF Amplifier + Output Buffer
OUTP
OUTMOutput
Buffer
55 ΩR7
Figure 5.   Circuit diagram of balanced RF amplifier. 
divided by the 2:1 frequency divider to obtain the quadrature 
LO signals from 3 GHz to 11 GHz. Besides, the quadrature IF 
input signals are generated through the 90° phase shifter that is 
realized by poly-phase filter. The differential RF signals from 
the output of the quadrature mixer are amplified through a 
balanced RF amplifier to drive the output load. The off-chip 
transformers XFMRIF and XFMRCLK are used to perform 
single ended to differential transformation for the IF signal 
and the clock signal, respectively. Meanwhile, the off-chip 
transformer XFMRRF is used to deal with differential to single 
ended transformation for the RF output signal. 
Detailed operational principles of the 2:1 frequency 
divider, quadrature up-conversion mixer, balanced RF 
amplifier, and poly-phase filter are described in the following 
subsections. 
A. 2:1 Frequency Divider  
The circuit diagram of the current-mode logic (CML) 2:1 
frequency divider is shown in Fig. 3. The frequency divider is 
based on the master-slave D-type flip-flop in which the 
inverted outputs of the slave stage are connected to the inputs 
of the master stage. M1–M4 and M9–M10 form the master stage 
whereas M5–M8 and M11–M12 form the slave stage. CB1 and 
CB2 are the input ac coupling capacitors. M9–M11 are biased 
through the resistors RB1–RB2. The value of RB1 and RB2 are 
chosen as 50 ȍ so that the simple input matching can be 
realized for high frequency input signals. 
Due to the parasitic capacitors at the drains of M1–M8, the 
impedance at these nodes is reduced with the increasing of 
operating frequency. Because the impedance of the inductor 
increases with the increase of frequency, the inductance 
peaking configuration is adopted as the load of the frequency 
divider to compensate the influence of parasitic capacitors [4]. 
The load resistors R1–R4 are added to increase the low 
frequency gain. However, the values of R1–R4 are limited by 
the voltage headroom. In this frequency divider, L1–L4 are 
chosen as 4.14 nH and R1–R4 are chosen as 603 ȍ. The four 
outputs of the frequency divider behave as quadrature LO 
signals for quadrature up-conversion mixer that is to be 
discussed in the following. 
B. Quadrature Up-Conversion Mixer  
Fig. 4 illustrates the circuit diagram of the quadrature up-
conversion mixer including I–path and Q–path Mixers. With 
the quadrature signal operation, the single sideband (SSB) 
mixer is realized. Based on the operational principles of 
Gilbert mixers [5], the double-balanced active mixer in each 
path consists of a transconductance or driver stage, which is a 
differential pair, and two switching pairs that are driven by the 
strong LO signals. M13–M14 are biased in the saturation region 
and performed as the differential input transconductance stage 
which is used to convert the IF voltage signal to current signal. 
The converted current signals are fed to the switching pairs. 
The switching pairs are composed of M15–M18 which are 
biased in the triode region. The current signals are switched 
between the two outputs alternatively according to the phase 
of the LO signals. The commutation of the IF signal in 
accordance to the LO signal realize the function of mixer.  
With the advantage of differential configuration, the 
leakage of LO and IF can be reduced in this double balanced 
mixer. M19–M20 work as current source and inject currents to 
the nodes N1–N2. With the current bleeding technique realized 
by M19–M20, the conversion gain can be enhanced. CB3–CB6
are ac coupling capacitors, and RB3–RB6 are large resistors to 
bias the transistors. The technique of inductor peaking is also 
applied to the load of the SSB mixer to extend the operation 
frequency further. In this design, L5–L6 are chosen as 4.16 nH 
and R5–R6 are chosen as 100 ȍ. The mixer of each path 
consumes 8.1 mA from 1.2-V power supply.  
2710
Authorized licensed use limited to: IEEE Xplore. Downloaded on January 22, 2009 at 03:32 from IEEE Xplore.  Restrictions apply.
Figure 9.   The linearity performance of the 7th band of the UWB 
transmitter. 
Figure 10.   The conversion gain and OP–1dB of the 14-band UWB 
transmitter.  
TABLE I. PERFORMANCE SUMMARIES AND PRIVIOUSLY 
PUBLISHED WORKS
Technology
Supply Voltage
Bandwidth
Average Gain
Gain Ripple
Average IP1dB
Average OP1dB
Mixer
Po
w
er
Divider
RF Amplifier
Chip Area
Note
0.13 μm 1P8M CMOS
1.2 V
3 GHz ~ 11 GHz
12.8 dB
̈́ʳ1.4 dB
-12.2 dBm
-0.4 dBm
2.9 mA (3.5 mW)
16.2 mA (19.4 mW)
25.2 mA (30.2 mW)
53.1 mW
 1930 ͪ 1635 μm2
14 Bands
This work
Poly-Phase Filter
Total
0
 * −2.8 dBm is estimated from its OIP3 of 7.2 dBm
90nm CMOS
1.1 V
3.1 GHz ~ 9.5 GHz
-
ˀ
-
-2.8 dBm *
-
131 mW **
-
12 Bands
[2]
0.13 mm CMOS
1.5 V
3 GHz ~ 5 GHz
-
ˀ
-
5 dBm
97.5 mW
-
3 Bands
[3]
-
 **  including synthesizer as well in the transmit mode
quadrature up-conversion mixer. From these simulation 
results, this transmitter satisfies the required linearity 
performance and can cover the 14-band operations.  
From the supply voltage of 1.2 V, the power dissipations 
of the frequency divider, quadrature up-conversion mixer and 
balanced RF amplifier are 3.5 mW, 19.4 mW and 30.2 mW, 
respectively. The total power dissipation is about 53.1 mW. In 
Table I, the performance of the designed transmitter is 
summarized and compared with the performance of the 
previously published works. The power dissipation of this 
work is much smaller than [2] [3]. This is the first integrated 
UWB transmitter covering 14 bands. The linearity 
performance of this work is comparable to other works [2] [3] 
and meets the requirement of UWB applications [1].  
IV. CONCLUSION 
The integrated CMOS transmitter for 14-band MB-OFDM 
UWB applications has been proposed and designed. The 
technique of inductance peaking is adopted to widen the 
operating frequency band so that 14 bands of UWB systems 
can be covered at the same time. The average conversion gain 
is around 12.8 dB with the gain ripple of ±1.4 dB. The average 
OP–1dB is about –0.4 dBm that satisfies the linearity 
requirement of the UWB transmitter. The experimental chip 
has been designed and under fabrication.  
ACKNOWLEDGMENT
The authors would like to thank the United 
Microelectronics Corporation (UMC) for the fabrication of 
testing chip. The authors would also like to thank Ansoft 
Taiwan for the support of tools HFSS and Designer/Nexxim.  
REFERENCES
[1] B. Razavi, et al., “A UWB CMOS transceiver,” IEEE J. Solid-State 
Circuits, vol. 40, no. 12, pp. 2555–2562, Dec. 2005.  
[2] A. Tanaka, H. Okada, H. Kodma, and H. Ishikawa, “A 1.1V 3.1-to-
9.5GHz MB-OFDM UWB Transceiver in 90nm CMOS,” in IEEE 
ISSCC Dig. Tech. Papers, Feb. 2006, pp. 398–407.  
[3] C. Sandner, et al., “A WiMedia/MBOA-Compliant CMOS transceiver 
for UWB,” IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2787–
2794, Dec. 2006.  
[4] T. H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits,
New York: Cambridge Univ. Press, 1998.  
[5] B. Gilbert, “A precise four quadrant multiplier with subnanosecond 
response,” IEEE J. Solid-State Circuits, vol. SC–3, pp. 365–373, Dec. 
1968.  
[6] F. Behbahani, Y. Kishigami, J. Leete, and A. A. Abidi, “CMOS mixers 
and polyphase filters for large image rejection,” IEEE J. Solid-State 
Circuits, vol. 36, no. 6, pp. 873–887, June 2001.  
[7] C.-Y. Chou, and C.-Y. Wu, “The design of wideband and low-power 
CMOS active polyphase filter and its application in RF double-
quadrature receiver,” IEEE Trans. CAS–I: Regular Papers, vol. 52, no. 
5, pp. 825–833, May 2005.  
2712
Authorized licensed use limited to: IEEE Xplore. Downloaded on January 22, 2009 at 03:32 from IEEE Xplore.  Restrictions apply.
