41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
19 162 84 221 65 0
reg0_3
19 318 84 377 65 0
reg1_3
19 162 84 221 65 0
reg0_3
19 330 108 389 89 0
reg1_2
19 486 108 545 89 0
reg2_2
19 642 108 701 89 0
reg3_2
19 342 132 401 113 0
reg1_1
19 342 132 401 113 0
reg1_1
19 498 132 557 113 0
reg2_1
19 654 132 713 113 0
reg3_1
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 5 548 375 528 0 \NUL
These are only present so circuit simulates without error
22 5 572 277 552 0 \NUL
Remove these once logic is implemented
22 5 596 253 576 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
20 717 146 776 127 0
reg0_3
24 660 188 709 116 1 1 1
15 623 142 672 93
5 623 221 672 172 0
19 559 206 618 187 0
clear
20 721 262 780 243 0
reg0_2
20 721 383 780 364 0
reg0_1
20 729 505 788 486 0
reg0_0
24 664 304 713 232 1 1 1
15 627 258 676 209
5 609 327 658 278 0
19 545 312 604 293 0
clear
24 665 425 714 353 1 1 1
15 614 378 663 329
5 632 448 681 399 0
19 533 470 592 451 0
clear
24 670 547 719 475 1 1 1
15 623 504 672 455
5 615 598 664 549 0
19 548 583 607 564 0
clear
19 60 267 119 248 0
kpad_2
19 30 162 89 143 0
kpad_3
19 90 521 149 502 0
kpad_0
31 96 191 145 106 0 2
31 131 297 180 212 0 2
31 108 440 157 355 0 2
31 155 551 204 466 0 2
19 43 410 102 391 0
kpad_1
19 208 291 267 272 0
wadr_1
19 209 337 268 318 0
wadr_0
14 40 212 89 163
14 72 318 121 269
14 56 461 105 412
14 90 573 139 524
19 12 185 71 166 0
sel
19 38 291 97 272 0
sel
19 52 545 111 526 0
sel
19 17 434 76 415 0
sel
3 344 330 393 281 1 0
5 284 306 333 257 0
5 286 352 335 303 0
19 207 315 266 296 0
update
19 318 196 377 177 0
wadr_1
19 319 242 378 223 0
wadr_0
3 454 235 503 186 1 0
5 394 211 443 162 0
5 396 257 445 208 0
19 317 220 376 201 0
update
19 226 431 285 412 0
wadr_1
19 227 477 286 458 0
wadr_0
3 362 470 411 421 1 0
5 302 446 351 397 0
5 304 492 353 443 0
19 225 455 284 436 0
update
19 224 538 283 519 0
wadr_1
19 225 584 284 565 0
wadr_0
3 360 577 409 528 1 0
5 300 553 349 504 0
5 302 599 351 550 0
19 223 562 282 543 0
update
19 76 497 135 478 0
alu_0
19 42 385 101 366 0
alu_1
19 58 241 117 222 0
alu_2
19 30 138 89 119 0
alu_3
22 324 40 434 20 0 \NUL
Register 0 Logic
22 339 168 509 148 0 \NUL
Clock Logic for Register 0
22 135 186 279 166 0 \NUL
Keypad or ALU inputs
22 132 209 313 189 0 \NUL
dependent on Select switch
1 674 118 669 117
1 624 196 615 196
1 669 196 674 184
1 706 136 718 136
1 678 234 673 233
1 610 302 601 302
1 655 302 678 300
1 679 355 660 353
1 633 423 589 460
1 678 423 679 421
1 684 477 669 479
1 616 573 604 573
1 661 573 684 543
1 710 252 722 252
1 711 373 722 373
1 716 495 730 495
1 86 152 97 151
1 132 257 116 257
1 99 400 109 400
1 146 511 156 511
1 109 436 102 436
1 132 293 118 293
1 86 187 97 187
1 156 547 136 548
1 68 175 97 175
1 109 424 73 424
1 108 535 156 535
1 94 281 132 281
1 264 281 285 281
1 263 305 345 305
1 265 327 287 327
1 345 291 330 281
1 345 319 332 327
1 142 145 661 136
1 177 251 665 252
1 154 394 666 373
1 201 505 671 495
1 374 186 395 186
1 373 210 455 210
1 375 232 397 232
1 455 196 440 186
1 455 224 442 232
1 282 421 303 421
1 281 445 363 445
1 283 467 305 467
1 363 431 348 421
1 363 459 350 467
1 280 528 301 528
1 279 552 361 552
1 281 574 303 574
1 361 538 346 528
1 361 566 348 574
1 500 210 661 154
1 390 305 665 270
1 408 445 666 391
1 406 552 671 513
1 97 145 86 128
1 132 251 114 231
1 109 394 98 375
1 156 505 132 487
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
20 716 150 775 131 0
reg1_3
20 718 265 777 246 0
reg1_2
20 722 378 781 359 0
reg1_1
20 724 512 783 493 0
reg1_0
24 660 188 709 116 1 1 1
15 595 133 644 84
5 623 212 672 163 0
19 559 197 618 178 0
clear
24 664 304 713 232 1 1 1
15 610 260 659 211
5 622 327 671 278 0
19 558 312 617 293 0
clear
24 665 425 714 353 1 1 1
15 612 372 661 323
5 632 448 681 399 0
19 533 470 592 451 0
clear
24 670 547 719 475 1 1 1
15 623 504 672 455
5 616 599 665 550 0
19 547 585 606 566 0
clear
19 60 267 119 248 0
kpad_2
19 30 162 89 143 0
kpad_3
19 90 521 149 502 0
kpad_0
31 96 191 145 106 0 2
31 131 297 180 212 0 2
31 108 440 157 355 0 2
31 155 551 204 466 0 2
19 43 410 102 391 0
kpad_1
19 208 291 267 272 0
wadr_1
19 209 337 268 318 0
wadr_0
14 40 212 89 163
14 72 318 121 269
14 56 461 105 412
14 90 573 139 524
19 12 185 71 166 0
sel
19 38 291 97 272 0
sel
19 52 545 111 526 0
sel
19 17 434 76 415 0
sel
3 344 330 393 281 1 0
5 284 306 333 257 0
19 207 315 266 296 0
update
19 321 193 380 174 0
wadr_1
19 322 239 381 220 0
wadr_0
3 457 232 506 183 1 0
5 397 208 446 159 0
19 320 217 379 198 0
update
19 226 431 285 412 0
wadr_1
19 227 477 286 458 0
wadr_0
3 362 470 411 421 1 0
5 302 446 351 397 0
19 225 455 284 436 0
update
19 224 538 283 519 0
wadr_1
19 225 584 284 565 0
wadr_0
3 360 577 409 528 1 0
5 300 553 349 504 0
19 223 562 282 543 0
update
19 88 495 147 476 0
alu_0
19 45 387 104 368 0
alu_1
19 59 244 118 225 0
alu_2
19 29 138 88 119 0
alu_3
22 323 40 433 20 0 \NUL
Register 1 Logic
22 315 162 485 142 0 \NUL
Clock Logic for Register 1
22 135 186 279 166 0 \NUL
Keypad or ALU inputs
22 132 209 313 189 0 \NUL
dependent on Select switch
1 624 187 615 187
1 669 187 674 184
1 678 234 656 235
1 623 302 614 302
1 668 302 678 300
1 679 355 658 347
1 633 423 589 460
1 678 423 679 421
1 684 477 669 479
1 617 574 603 575
1 662 574 684 543
1 86 152 97 151
1 132 257 116 257
1 99 400 109 400
1 146 511 156 511
1 109 436 102 436
1 132 293 118 293
1 86 187 97 187
1 156 547 136 548
1 68 175 97 175
1 109 424 73 424
1 108 535 156 535
1 94 281 132 281
1 264 281 285 281
1 263 305 345 305
1 345 291 330 281
1 142 145 661 136
1 177 251 665 252
1 154 394 666 373
1 201 505 671 495
1 377 183 398 183
1 376 207 458 207
1 458 193 443 183
1 282 421 303 421
1 281 445 363 445
1 363 431 348 421
1 280 528 301 528
1 279 552 361 552
1 361 538 346 528
1 503 207 661 154
1 390 305 665 270
1 408 445 666 391
1 406 552 671 513
1 717 140 706 136
1 710 252 719 255
1 711 373 723 368
1 725 502 716 495
1 281 574 361 566
1 363 459 283 467
1 265 327 345 319
1 458 221 378 229
1 674 118 641 108
1 156 505 144 485
1 109 394 101 377
1 132 251 115 234
1 97 145 85 128
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
20 724 145 783 126 0
reg2_3
20 725 259 784 240 0
reg2_2
20 726 383 785 364 0
reg2_1
20 730 507 789 488 0
reg2_0
24 660 188 709 116 1 1 1
15 612 143 661 94
5 623 212 672 163 0
19 559 197 618 178 0
clear
24 664 304 713 232 1 1 1
15 610 260 659 211
5 622 327 671 278 0
19 558 312 617 293 0
clear
24 665 425 714 353 1 1 1
15 611 380 660 331
5 632 448 681 399 0
19 533 470 592 451 0
clear
24 670 547 719 475 1 1 1
15 626 502 675 453
5 616 599 665 550 0
19 547 585 606 566 0
clear
19 60 267 119 248 0
kpad_2
19 30 162 89 143 0
kpad_3
19 90 521 149 502 0
kpad_0
31 96 191 145 106 0 2
31 131 297 180 212 0 2
31 108 440 157 355 0 2
31 155 551 204 466 0 2
19 43 410 102 391 0
kpad_1
19 208 291 267 272 0
wadr_1
14 40 212 89 163
14 72 318 121 269
14 56 461 105 412
14 90 573 139 524
19 12 185 71 166 0
sel
19 38 291 97 272 0
sel
19 52 545 111 526 0
sel
19 17 434 76 415 0
sel
3 344 330 393 281 1 0
19 207 315 266 296 0
update
19 322 192 381 173 0
wadr_1
3 458 231 507 182 1 0
19 321 216 380 197 0
update
19 226 431 285 412 0
wadr_1
3 362 470 411 421 1 0
19 225 455 284 436 0
update
19 224 538 283 519 0
wadr_1
3 360 577 409 528 1 0
19 223 562 282 543 0
update
19 323 238 382 219 0
wadr_0
5 396 253 445 204 0
5 281 358 330 309 0
5 296 496 345 447 0
5 300 600 349 551 0
19 206 343 265 324 0
wadr_0
19 224 481 283 462 0
wadr_0
19 222 585 281 566 0
wadr_0
19 91 497 150 478 0
alu_0
19 44 387 103 368 0
alu_1
19 59 244 118 225 0
alu_2
19 31 139 90 120 0
alu_3
22 324 39 434 19 0 \NUL
Register 2 Logic
22 315 162 485 142 0 \NUL
Clock Logic for Register 2
22 135 186 279 166 0 \NUL
Keypad or ALU inputs
22 132 209 313 189 0 \NUL
dependent on Select switch
1 624 187 615 187
1 669 187 674 184
1 678 234 656 235
1 623 302 614 302
1 668 302 678 300
1 679 355 657 355
1 633 423 589 460
1 678 423 679 421
1 684 477 672 477
1 617 574 603 575
1 662 574 684 543
1 86 152 97 151
1 132 257 116 257
1 99 400 109 400
1 146 511 156 511
1 109 436 102 436
1 132 293 118 293
1 86 187 97 187
1 156 547 136 548
1 68 175 97 175
1 109 424 73 424
1 108 535 156 535
1 94 281 132 281
1 263 305 345 305
1 142 145 661 136
1 177 251 665 252
1 154 394 666 373
1 201 505 671 495
1 377 206 459 206
1 281 445 363 445
1 279 552 361 552
1 504 206 661 154
1 390 305 665 270
1 408 445 666 391
1 406 552 671 513
1 674 118 658 118
1 725 135 706 136
1 710 252 726 249
1 711 373 727 373
1 716 495 731 497
1 442 228 459 220
1 379 228 397 228
1 262 333 282 333
1 378 182 459 192
1 264 281 345 291
1 327 333 345 319
1 282 421 363 431
1 342 471 363 459
1 280 471 297 471
1 280 528 361 538
1 346 575 361 566
1 278 575 301 575
1 97 145 87 129
1 132 251 115 234
1 100 377 109 394
1 156 505 147 487
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
20 723 146 782 127 0
reg3_3
20 727 262 786 243 0
reg3_2
20 725 383 784 364 0
reg3_1
20 733 505 792 486 0
reg3_0
24 660 188 709 116 1 1 1
15 612 143 661 94
5 623 212 672 163 0
19 559 197 618 178 0
clear
24 664 304 713 232 1 1 1
15 610 260 659 211
5 622 327 671 278 0
19 558 312 617 293 0
clear
24 665 425 714 353 1 1 1
15 611 380 660 331
5 632 448 681 399 0
19 533 470 592 451 0
clear
24 670 547 719 475 1 1 1
15 626 502 675 453
5 616 599 665 550 0
19 547 585 606 566 0
clear
19 60 267 119 248 0
kpad_2
19 30 162 89 143 0
kpad_3
19 90 521 149 502 0
kpad_0
31 96 191 145 106 0 2
31 131 297 180 212 0 2
31 108 440 157 355 0 2
31 155 551 204 466 0 2
19 43 410 102 391 0
kpad_1
19 208 291 267 272 0
wadr_1
14 40 212 89 163
14 72 318 121 269
14 56 461 105 412
14 90 573 139 524
19 12 185 71 166 0
sel
19 38 291 97 272 0
sel
19 52 545 111 526 0
sel
19 17 434 76 415 0
sel
3 344 330 393 281 1 0
19 207 315 266 296 0
update
19 320 199 379 180 0
wadr_1
3 456 238 505 189 1 0
19 319 223 378 204 0
update
19 226 431 285 412 0
wadr_1
3 362 470 411 421 1 0
19 225 455 284 436 0
update
19 224 538 283 519 0
wadr_1
3 360 577 409 528 1 0
19 223 562 282 543 0
update
19 321 245 380 226 0
wadr_0
19 206 343 265 324 0
wadr_0
19 224 481 283 462 0
wadr_0
19 222 585 281 566 0
wadr_0
19 88 497 147 478 0
alu_0
19 39 386 98 367 0
alu_1
19 62 241 121 222 0
alu_2
19 28 137 87 118 0
alu_3
22 324 40 434 20 0 \NUL
Register 3 Logic
22 315 162 485 142 0 \NUL
Clock Logic for Register 3
22 135 186 279 166 0 \NUL
Keypad or ALU inputs
22 132 209 313 189 0 \NUL
dependent on Select switch
1 624 187 615 187
1 669 187 674 184
1 678 234 656 235
1 623 302 614 302
1 668 302 678 300
1 679 355 657 355
1 633 423 589 460
1 678 423 679 421
1 684 477 672 477
1 617 574 603 575
1 662 574 684 543
1 86 152 97 151
1 132 257 116 257
1 99 400 109 400
1 146 511 156 511
1 109 436 102 436
1 132 293 118 293
1 86 187 97 187
1 156 547 136 548
1 68 175 97 175
1 109 424 73 424
1 108 535 156 535
1 94 281 132 281
1 263 305 345 305
1 142 145 661 136
1 177 251 665 252
1 154 394 666 373
1 201 505 671 495
1 375 213 457 213
1 281 445 363 445
1 279 552 361 552
1 502 213 661 154
1 390 305 665 270
1 408 445 666 391
1 406 552 671 513
1 674 118 658 118
1 376 189 457 199
1 264 281 345 291
1 282 421 363 431
1 280 528 361 538
1 377 235 457 227
1 262 333 345 319
1 280 471 363 459
1 278 575 361 566
1 716 495 734 495
1 711 373 726 373
1 710 252 728 252
1 706 136 724 136
1 97 145 84 127
1 132 251 118 231
1 109 394 95 376
1 156 505 144 487
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
31 87 214 136 129 0 1
14 41 268 90 219
19 408 231 467 212 0
adr2_1
19 411 253 470 234 0
adr2_0
19 3 218 62 199 0
adr1_1
19 13 241 72 222 0
adr1_0
31 287 434 336 349 0 1
14 238 489 287 440
19 207 441 266 422 0
adr1_1
19 216 462 275 443 0
adr1_0
31 289 218 338 133 0 1
14 243 278 292 229
19 209 228 268 209 0
adr1_1
19 223 251 282 232 0
adr1_0
31 75 421 124 336 0 1
14 27 482 76 433
19 3 428 62 409 0
adr1_1
19 10 451 69 432 0
adr1_0
19 8 196 67 177 0
reg0_3
19 7 176 66 157 0
reg1_3
19 16 153 75 134 0
reg2_3
19 23 133 82 114 0
reg3_3
19 1 404 60 385 0
reg0_2
19 1 383 60 364 0
reg1_2
19 3 362 62 343 0
reg2_2
19 7 340 66 321 0
reg3_2
19 204 207 263 188 0
reg0_1
19 206 183 265 164 0
reg1_1
19 205 161 264 142 0
reg2_1
19 215 139 274 120 0
reg3_1
19 204 420 263 401 0
reg0_0
19 204 399 263 380 0
reg1_0
19 204 380 263 361 0
reg2_0
19 214 356 273 337 0
reg3_0
20 147 178 206 159 0
in1_3
20 136 385 195 366 0
in1_2
20 347 182 406 163 0
in1_1
20 348 398 407 379 0
in1_0
31 486 212 535 127 0 1
14 427 279 476 230
19 415 440 474 421 0
adr2_1
19 418 462 477 443 0
adr2_0
31 493 421 542 336 0 1
14 434 488 483 439
19 602 231 661 212 0
adr2_1
19 605 253 664 234 0
adr2_0
31 680 212 729 127 0 1
14 621 279 670 230
19 584 448 643 429 0
adr2_1
19 589 464 648 445 0
adr2_0
31 682 443 731 358 0 1
14 622 486 671 437
19 406 207 465 188 0
reg0_3
19 405 186 464 167 0
reg1_3
19 412 162 471 143 0
reg2_3
19 421 140 480 121 0
reg3_3
19 412 419 471 400 0
reg0_2
19 411 396 470 377 0
reg1_2
19 421 375 480 356 0
reg2_2
19 422 351 481 332 0
reg3_2
19 600 206 659 187 0
reg0_1
19 604 179 663 160 0
reg1_1
19 603 157 662 138 0
reg2_1
19 613 135 672 116 0
reg3_1
19 599 427 658 408 0
reg0_0
19 600 406 659 387 0
reg1_0
19 604 388 663 369 0
reg2_0
19 616 370 675 351 0
reg3_0
20 537 177 596 158 0
in2_3
20 735 406 794 387 0
in2_0
20 733 177 792 158 0
in2_1
20 546 384 605 365 0
in2_2
22 324 40 460 20 0 \NUL
Read Register Logic
22 10 292 142 272 0 \NUL
 Bit 3 of ALU input 1
22 8 508 140 488 0 \NUL
 Bit 2 of ALU input 1
22 186 515 318 495 0 \NUL
 Bit 0 of ALU input 1
22 207 300 339 280 0 \NUL
 Bit 1 of ALU input 1
22 594 514 726 494 0 \NUL
 Bit 0 of ALU input 2
22 387 517 519 497 0 \NUL
 Bit 2 of ALU input 2
22 591 303 723 283 0 \NUL
 Bit 1 of ALU input 2
22 383 301 515 281 0 \NUL
 Bit 3 of ALU input 2
22 65 581 251 561 0 \NUL
dependent on Adr1 switches
22 83 557 240 537 0 \NUL
Different reigster inputs
22 463 584 649 564 0 \NUL
dependent on Adr2 switches
22 481 560 638 540 0 \NUL
Different reigster inputs
1 88 210 87 243
1 59 208 88 192
1 88 198 69 231
1 288 430 284 464
1 263 431 288 412
1 288 418 272 452
1 290 214 289 253
1 265 218 290 196
1 290 202 279 241
1 76 417 73 457
1 59 418 76 399
1 76 405 66 441
1 79 123 88 156
1 72 143 88 162
1 63 166 88 168
1 64 186 88 174
1 76 381 57 394
1 76 375 57 373
1 76 369 59 352
1 63 330 76 363
1 271 129 290 160
1 261 151 290 166
1 262 173 290 172
1 290 178 260 197
1 260 410 288 394
1 260 370 288 382
1 288 388 260 389
1 270 346 288 376
1 133 168 148 168
1 121 375 137 375
1 335 172 348 172
1 333 388 349 388
1 473 254 487 208
1 487 196 467 243
1 487 190 464 221
1 480 463 494 417
1 494 405 474 452
1 494 399 471 430
1 667 254 681 208
1 681 196 661 243
1 681 190 658 221
1 668 461 683 439
1 683 427 645 454
1 683 421 640 438
1 477 130 487 154
1 468 152 487 160
1 461 176 487 166
1 462 197 487 172
1 494 363 478 341
1 494 369 477 365
1 494 375 467 386
1 494 381 468 409
1 681 154 669 125
1 681 160 659 147
1 681 166 660 169
1 681 172 656 196
1 683 385 672 360
1 683 391 660 378
1 683 397 656 396
1 683 403 655 417
1 538 167 532 166
1 728 397 736 396
1 734 167 726 166
1 547 374 539 375
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 113 10 0 \NUL
Yasar, Sameer
22 12 54 61 34 0 \NUL
syasar
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
35 217 163 266 114 0 0
35 79 161 128 112 0 0
4 269 262 318 213 0 0
3 209 284 258 235 0 0
3 210 237 259 188 0 0
20 275 148 334 129 0
alu_0
19 10 130 69 111 0
in1_0
19 8 157 67 138 0
in2_0
20 326 247 385 228 0
cin_1
19 145 255 204 236 0
in1_0
19 144 283 203 264 0
in2_0
35 78 341 127 292 0 0
4 268 442 317 393 0 0
3 208 464 257 415 0 0
20 276 323 335 304 0
alu_1
19 8 312 67 293 0
in1_1
19 7 340 66 321 0
in2_1
19 149 356 208 337 0
cin_1
20 325 427 384 408 0
cin_2
19 144 435 203 416 0
in1_1
19 143 463 202 444 0
in2_1
35 220 338 269 289 0 0
3 219 402 268 353 0 0
10 120 400 137 383 0 0
35 441 159 490 110 0 0
4 631 260 680 211 0 0
3 571 282 620 233 0 0
20 639 141 698 122 0
alu_2
19 371 130 430 111 0
in1_2
19 370 158 429 139 0
in2_2
19 512 174 571 155 0
cin_2
20 688 245 747 226 0
cin_3
19 507 253 566 234 0
in1_2
19 506 281 565 262 0
in2_2
35 583 156 632 107 0 0
3 582 220 631 171 0 0
10 483 218 500 201 0 0
35 455 358 504 309 0 0
4 645 459 694 410 0 0
3 585 481 634 432 0 0
20 653 340 712 321 0
alu_3
19 385 329 444 310 0
in1_3
19 384 357 443 338 0
in2_3
19 526 373 585 354 0
cin_3
20 702 444 761 425 0
cin_4
19 521 452 580 433 0
in1_3
19 520 480 579 461 0
in2_3
35 597 355 646 306 0 0
3 596 419 645 370 0 0
10 497 417 514 400 0 0
19 599 580 658 561 0
cin_4
7 693 594 742 545 0 1
14 152 184 201 135
22 361 37 430 17 0 \NUL
ALU Logic
22 638 527 699 507 0 \NUL
Overflow
22 182 76 736 56 0 \NUL
Source: https://izatxamir.wordpress.com/2010/02/01/4-bit-binary-full-adder-logic-gate/
22 36 514 295 494 0 \NUL
If inputs are different, corresponding bit
22 36 536 309 516 0 \NUL
will be 1. If both are 1, carry bit goes over
22 34 560 308 540 0 \NUL
to next bit. If both are 0, corresponding bit
22 35 583 357 563 0 \NUL
 will be 0 if carry bit is also 0, otherwise it'll be 1.
1 125 136 211 226
1 270 223 256 212
1 270 251 255 259
1 125 136 218 124
1 276 138 263 138
1 66 120 80 122
1 80 150 64 147
1 315 237 327 237
1 201 245 210 245
1 210 273 200 273
1 269 431 254 439
1 79 330 63 330
1 314 417 326 417
1 200 425 209 425
1 209 453 199 453
1 79 302 64 302
1 221 299 124 316
1 265 377 269 403
1 205 346 220 363
1 221 327 205 346
1 124 316 128 391
1 129 391 220 391
1 277 313 266 313
1 632 249 617 257
1 442 148 426 148
1 677 235 689 235
1 563 243 572 243
1 572 271 562 271
1 442 120 427 120
1 584 117 487 134
1 628 195 632 221
1 568 164 583 181
1 584 145 568 164
1 487 134 491 209
1 492 209 583 209
1 640 131 629 131
1 646 448 631 456
1 456 347 440 347
1 691 434 703 434
1 577 442 586 442
1 586 470 576 470
1 456 319 441 319
1 598 316 501 333
1 642 394 646 420
1 582 363 597 380
1 598 344 582 363
1 501 333 505 408
1 506 408 597 408
1 654 330 643 330
1 694 569 655 570
1 218 152 198 159
1 211 198 198 159
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
