<?xml version="1.0" encoding="UTF-8"?>
<project name="JAN25_20sin_7FPS" board="Mojo V3" language="Verilog">
  <files>
    <src>my_clk.v</src>
    <src>mems_spi.v</src>
    <src>spi_slave.v</src>
    <src>avr_interface.v</src>
    <src>mems_control.v</src>
    <src top="true">mojo_top.v</src>
    <src>serial_tx.v</src>
    <src>cclk_detector.v</src>
    <src>serial_rx.v</src>
    <src>mems_rom.v</src>
    <ucf>mojo.ucf</ucf>
  </files>
</project>
